AD5316RBRUZ-RL7

四通道、10位nanoDAC， 内置2 ppm/基准电压源和I2C接口 AD5316R 产品特性 功能框图 低漂移2.5V片内基准电压源：2 ppm/(典型值) 小型封装：3 mm 3 mm、16引脚LFCSP VDD GND VREF AD5316R VLOGIC INPUT REGISTER DAC REGISTER STRING DAC A SCL SDA A1 VOUTA BUFFER INTERFACE LOGIC A0 INPUT REGISTER DAC REGISTER STRING DAC B VOUTB BUFFER INPUT REGISTER DAC REGISTER STRING DAC C VOUTC BUFFER INPUT REGISTER DAC REGISTER STRING DAC D VOUTD BUFFER LDAC RESET POWER-ON RESET GAIN = ×1/×2 RSTSEL GAIN POWERDOWN LOGIC 图1. 应用 数字增益和失调电压调整 可编程衰减器 工业自动化 数据采集系统 概述 表1. 相关器件 AD5316R属于nanoDAC®系列，是一款低功耗、四通道、10 接口 SPI 位缓冲电压输出DAC。该器件内置2.5 V、2 ppm/˚C内部基 准电压源(默认使能)和增益选择引脚，满量程输出为2.5 V (增益=1)或5 V(增益=2)。它采用2.7 V至5.5 V单电源供电， 通过设计保证单调性，并具有小于0.1% FSR的增益误差和 1.5 mV的失调误差性能。提供3 mm X 3 mm LFCSP和TSSOP 封装。 AD5316R还内置一个上电复位电路和一个RSTSEL引脚， RSTSEL引脚将确保DAC输出上电至零电平或中间电平， 直到执行一次有效的写操作为止。这些器件具有各通道独 立掉电特性，在掉电模式下，器件在3 V时的功耗降至4 μA。 AD5316R采用多功能双线式串行接口，时钟速率最高达 400 kHz，包含一个为1.8 V/3 V/5 V逻辑电平准备的V LOGIC 引脚。 I2 C 1 代号 内部 外部 内部 外部 12位 AD5684R AD5684 AD5694R AD5694 10位 AD5317R AD5317 AD53161 AD5316R和AD5316引脚不兼容、软件不兼容。 产品特色 1. 精确直流性能 总不可调整误差：±0.1% FSR(最大值) 失调误差：±1.5 mV(最大值) 增益误差：±0.1% FSR(最大值) 2. 低漂移2.5 V片内基准电压源。 典型温度系数为2 ppm/ 最大温度系数为5 ppm/ 3. 两种封装选择。 3 mm 3 mm、16引脚LFCSP 16引脚TSSOP Rev. B Document Feedback Information furnished by Analog Devices is believed to be accurate and reliable. However, no responsibility is assumed by Analog Devices for its use, nor for any infringements of patents or other rights of third parties that may result from its use. Specifications subject to change without notice. No license is granted by implication or otherwise under any patent or patent rights of Analog Devices. Trademarks and registered trademarks are the property of their respective owners. One Technology Way, P.O. Box 9106, Norwood, MA 02062-9106, U.S.A. Tel: 781.329.4700 ©2012–2014 Analog Devices, Inc. All rights reserved. Technical Support www.analog.com ADI中文版数据手册是英文版数据手册的译文，敬请谅解翻译中可能存在的语言组织或翻译错误，ADI不对翻译中存在的差异或由此产生的错误负责。如需确认任何词语的准确性，请参考ADI提供 的最新英文版数据手册。 10819-001 总不可调整误差(TUE)：±0.1% FSR(最大值) 失调误差：±1.5 mV(最大值) 增益误差：±0.1% FSR(最大值) 高驱动能力：20 mA，0.5 V(供电轨) 用户可选增益：1或2(GAIN引脚) 复位到零电平或中间电平(RSTSEL引脚) 1.8 V逻辑兼容 400 kHz I2C兼容型串行接口 4个可用I2C地址 低毛刺：0.5 nV-s 鲁棒的HBM(额定值为3.5 kV)和FICDM ESD(额定值为1.5 kV) 性能 低功耗：3.3 mW (3 V) 2.7 V至5.5 V电源供电 温度范围：−40至+105 2.5V REFERENCE AD5316R 目录 特性..................................................................................................... 1 I2C从机地址 ...............................................................................18 应用..................................................................................................... 1 串行操作.....................................................................................18 功能框图 ............................................................................................ 1 写操作 .........................................................................................18 概述..................................................................................................... 1 读操作 .........................................................................................19 产品特色 ............................................................................................ 1 多DAC回读序列 .......................................................................19 修订历史 ............................................................................................ 2 掉电工作模式 ............................................................................20 技术规格 ............................................................................................ 3 加载DAC(硬件LDAC引脚) ....................................................20 交流特性....................................................................................... 4 LDAC 屏蔽寄存器....................................................................21 时序特性....................................................................................... 5 硬件复位引脚(RESET) ............................................................21 绝对最大额定值............................................................................... 6 复位选择引脚(RSTSEL) ..........................................................21 热阻 ............................................................................................... 6 内部基准电压源设置...............................................................22 ESD警告........................................................................................ 6 回流焊 .........................................................................................22 引脚配置和功能描述 ...................................................................... 7 热滞...................................................................................................22 典型性能参数 ................................................................................... 8 应用信息.....................................................................................23 术语...................................................................................................14 微处理器接口 ............................................................................23 工作原理 ..........................................................................................16 AD5316R与ADSP-BF531接口 ................................................23 数模转换器 ................................................................................16 布局指南.....................................................................................23 传递函数.....................................................................................16 电流隔离接口 .................................................................................23 DAC架构 ....................................................................................16 外形尺寸.....................................................................................24 串行接口.....................................................................................17 订购指南 ..........................................................................................24 写命令和更新命令 ...................................................................17 修订历史 2014年2月—修订版A至修订版B 2012年7月—修订版0至修订版A 更改表2 .............................................................................................. 3 更改特性部分 ................................................................................... 1 更改表7 .............................................................................................. 9 更改表2中的相对精度参数 ........................................................... 3 删除图7；重新排序 ........................................................................ 8 更改表2中的差分非线性参数....................................................... 3 删除长期温度漂移部分和图48....................................................22 更改“订购指南”..............................................................................24 2012年7月—修订版0：初始版 Rev. B | Page 2 of 24 AD5316R 技术规格 除非另有说明，VDD = 2.7 V to 5.5 V；VREF = 2.5 V；1.8 V ≤ VLOGIC ≤ 5.5 V；RL = 2 kΩ；CL = 200 pF；所有规格均相对于TMIN至TMAX而言。 表2. 参数 静态性能3 分辨率 相对精度 差分非线性 零代码误差 失调误差 满量程误差 增益误差 总不可调整误差 最小值 短路电流6 供电轨上的负载阻抗7 上电时间 基准输出 输出电压8 基准TC9 输出阻抗4 输出电压噪声4 输出电压噪声密度4 负载调整率(源电流)4 负载调整率(吸电流)4 输出电流负载能力4 线性调整率4 热滞4 逻辑输入4 输入电流 输入低电压VINL 输入高电压VINH 引脚电容 ±0.12 ±0.5 ±0.5 1.5 ±1.5 ±0.1 ±0.1 ±0.1 ±0.2 0.4 +0.1 +0.01 ±0.02 ±0.01 ±1 ±1 0.15 ±2 ±3 ±2 0 0 VREF 2 × VREF 2 10 容性负载稳定性 阻性负载5 负载调整率 最大值 10 失调误差漂移4 增益温度系数4 直流电源抑制比4 直流串扰4 输出特性4 输出电压范围 典型值 1 80 80 40 25 2.5 2.4975 2 0.04 12 240 20 40 ±5 100 125 25 单位 Bits LSB LSB mV mV % of FSR % of FSR % of FSR % of FSR µV/°C ppm mV/V µV µV/mA µV V V nF nF kΩ µV/mA µV/mA mA Ω µs 2.5025 5 ±2 0.3 × VLOGIC 0.7 × VLOGIC 2 Rev. B | Page 3 of 24 测试条件/注释1, 2 通过设计保证单调性 DAC寄存器载入全0 DAC寄存器载入全1 外部基准电压源，增益 = 2，TSSOP 内部基准电压源，增益 = 1，TSSOP 用FSR/表示 DAC代码 = 中间电平；VDD = 5 V 单通道、满量程输出变化引起 负载电流变化引起 (各通道)掉电引起 增益 = 1 增益 = 2(参见图25) RL = ∞ RL = 1 kΩ DAC编码 = 中间电平 5 V ± 10%; −30 mA ≤ IOUT ≤ +30 mA 3 V ± 10%; −20 mA ≤ IOUT ≤ +20 mA 见图25 退出掉电模式；VDD = 5 V V ppm/°C Ω µV p-p nV/√Hz µV/mA µV/mA mA µV/V ppm ppm TA时 参见“术语”部分 µA V V pF 每引脚 0.1 Hz至10 Hz TA时，f = 10 kHz，CL = 10 nF TA时 TA时 VDD ≥ 3 V TA时 第一个周期 其它周期 AD5316R 参数 逻辑输出(SDA) 4 输出低电压VOL 悬空态输出电容 电源要求 VLOGIC ILOGIC VDD 最小值 典型值 最大值 单位 测试条件/注释1, 2 0.4 V pF ISINK = 3 mA 5.5 3 5.5 5.5 V µA V V 0.7 1.3 4 6 mA mA µA µA 4 1.8 2.7 VREF + 1.5 IDD 正常模式10 0.59 1.1 1 全掉电模式11 增益 = 1 增益 = 2 VIH = VDD, VIL = GND, VDD = 2.7 V至5.5 V 内部基准电压源关闭 内部基准电压源开启，满量程 −40°C至+85°C −40°C至+105°C 1 温度范围：−40至+105。 AD5316R和AD5316引脚不兼容、软件不兼容。 3 除非另有说明，直流规格均在输出端无负载的情况下测得。上行死区(10 mV)仅存在于VREF = VDD且增益 = 1时或VREF/2 = VDD且增益 = 2时。线性度计算使用缩 减的代码范围：4至1020。 4 通过设计和特性保证，但未经生产测试。 5 通道A和通道B的合并输出电流最高达30 mA。类似地，在结温高达110下，通道C和通道D的合并输出电流最高达30 mA。 6 VDD = 5 V。器件包含限流功能，旨在保护器件免受暂时性过载条件影响。限流期间可能会超过结温。在规定的最大结温以上工作可能会影响器件的可靠性。 7 从任一供电轨吸取负载电流时，相对于该供电轨的输出电压裕量受输出器件的25 Ω典型通道电阻限制。例如，当吸电流为1 mA时，最小输出电压 = 25 Ω × 1 mA = 25 mV(见图25)。 8 初始精度预焊回流为±750 ；输出电压包括预调理漂移的影响。参见“回流焊”部分。 9 基准电压源在两个温度进行调整和测试，且表征温度范围为−40至+105。基准电压源温度系数采用黑盒法计算。详情见“术语”部分。 10 接口未启用。所有DAC启用。DAC输出端无负载。 11 所有DAC掉电。 2 交流特性 除非另有说明，VDD = 2.7 V to 5.5 V；VREF = 2.5 V；1.8 V ≤ VLOGIC ≤ 5.5 V；RL = 2 kΩ；CL = 200 pF；所有规格均相对于TMIN至 TMAX而言。 表3. 参数1, 2 输出电压建立时间 压摆率 数模转换毛刺脉冲 数字馈通 数字串扰 模拟串扰 DAC间串扰 总谐波失真4 输出噪声频谱密度 输出噪声 最小值 典型值 5 0.8 0.5 0.13 0.1 0.2 0.3 −80 300 6 最大值 7 1 通过设计和特性保证，但未经生产测试。 参见术语部分。 3 温度范围：−40至+105；典型值25。 4 以数字方式生成频率为1 kHz的正弦波。 2 Rev. B | Page 4 of 24 单位 µs V/µs nV-sec nV-sec nV-sec nV-sec nV-sec dB nV/√Hz µV p-p 测试条件/注释3 ¼到¾量程建立到±1 LSB 主进位跃迁1 LSB变化 TA 下, BW = 20 kHz, VDD = 5 V, fOUT = 1 kHz DAC代码 = 中间电平，10 kHz，增益 = 2 0.1 Hz至10 Hz AD5316R 时序特性 除非另有说明，VDD = 2.7 V至5.5 V；1.8 V ≤ VLOGIC ≤ 5.5 V；所有规格均相对于TMIN至TMAX而言。 表4. 参数1 t1 t2 t3 t4 t5 t6 3 t7 t8 t9 t10 4 t114, 5 t12 t13 tSP 6 C B5 最小值 2.5 0.6 1.3 0.6 100 0 0.6 0.6 1.3 0 20 + 0.1CB 20 400 0 最大值 0.9 300 300 50 400 单位 µs µs µs µs ns µs µs µs µs ns ns ns ns ns pF 描述 SCL cycle time tHIGH, SCL高电平时间 tLOW, SCL低电平时间 tHD,STA, 起始/重复起始保持时间 tSU,DAT, 数据建立时间 tHD,DAT, 数据保持时间 tSU,STA, 重复起始建立时间 tSU,STO, 停止条件建立时间 tBUF, 一个结束条件和起始条件之间的总线空闲时间 tR, 接收时SCL和SDA的上升时间 tF, 发送/接收时SCL和SDA的下降时间 LDAC 脉冲宽度 SCL上升沿到LDAC上升沿 抑制尖峰的脉冲宽度 各条总线的容性负载 1 参见图2。 通过设计和特性保证，但未经生产测试。 3 主器件必须为SDA信号(参考SCL信号的VIH最小值)提供至少300 ns的保持时间，以便桥接SCL下降沿的未定义区域。 4 tR 和tF是在0.3 DD至0.7 DD范围内测得。 5 CB 是一条总线的总电容(单位：pF)。 6 SCL和SDA输入的输入滤波可抑制小于50 ns的噪声尖峰。 2 时序图 START CONDITION REPEATED START CONDITION STOP CONDITION SDA t9 t10 t11 t4 t3 SCL t4 t6 t2 t5 t7 t1 t8 t12 t13 LDAC1 t12 LDAC2 10819-002 NOTES 1ASYNCHRONOUS 2SYNCHRONOUS LDAC UPDATE MODE. LDAC UPDATE MODE. 图2. 双线式串行接口时序图 Rev. B | Page 5 of 24 AD5316R 绝对最大额定值 除非另有说明，TA = 25。 热阻 表5. θJA针对最差条件；即器件焊接在电路板上以实现表贴封 参数 VDD 至GND VLOGIC 至GND VOUT 至GND VREF 至GND 数字输入电压至GND1 SDA和SCL至GND 工作温度范围 存储温度范围 结温 回流焊峰值温度， 无铅(J-STD-020) ESD 人体模型(HBM) 场感应充电器件模型 (FICDM) 1 额定值 −0.3 V至+7 V −0.3 V至+7 V −0.3 V至 VDD + 0.3 V −0.3 V至 VDD + 0.3 V −0.3 V至 VLOGIC + 0.3 V −0.3 V至 +7 V −40°C至+105°C −65°C至+150°C 125°C 260°C 装。此值采用密封型JEDEC标准4层电路板测得。对于 LFCSP封装，裸露焊盘必须连接到GND。 表6. 热阻 封装类型 16引脚 LFCSP 16引脚 TSSOP θJA 70 112.6 单位 °C/W °C/W ESD警告 ESD(静电放电)敏感器件。 带电器件和电路板可能会在没有察觉的情况下放 电。尽管本产品具有专利或专有保护电路，但在遇 到高能量ESD时，器件可能会损坏。因此，应当采 取适当的ESD防范措施，以避免器件性能下降或功 能丧失。 3.5 kV 1.5 kV 不含SDA和SCL。 注意，超出上述绝对最大额定值可能会导致器件永久性损 坏。这只是额定最值，不表示在这些条件下或者在任何其 它超出本技术规范操作章节中所示规格的条件下，器件能 够正常工作。长期在绝对最大额定值条件下工作会影响器 件的可靠性。 Rev. B | Page 6 of 24 AD5316R 引脚配置和功能描述 VOUTA 1 12 A1 GND 2 11 SCL GAIN 8 LDAC 7 SDA 6 VOUTD 5 RESET 14 A1 13 SCL 12 A0 VOUTC 6 11 VLOGIC VOUTD 7 10 GAIN SDA 8 9 LDAC VDD 5 9 VLOGIC VOUTC 4 15 VOUTA 3 GND 4 10 A0 VDD 3 16 RSTSEL VREF 1 VOUTB 2 AD5316R TOP VIEW (Not to Scale) 10819-007 13 RESET 14 RSTSEL 16 VOUTB 15 VREF AD5316R NOTES 1. THE EXPOSED PAD MUST BE TIED TO GND. 10819-006 TOP VIEW (Not to Scale) 图3. 16引脚LFCSP的引脚配置 图4. 16引脚TSSOP引脚配置 表7. 引脚功能描述 LFCSP 1 2 3 引脚编号 TSSOP 3 4 5 引脚名称 VOUTA GND VDD 4 5 6 6 7 8 VOUTC VOUTD SDA 7 9 LDAC 8 10 GAIN 9 10 11 12 13 11 12 13 14 15 VLOGIC A0 SCL A1 RESET 14 16 RSTSEL 15 1 VREF 16 17 2 N/A VOUTB EPAD 描述 DAC A的模拟输出电压。输出放大器能以轨到轨方式工作。 器件上所有电路的接地基准点。 电源输入引脚。该器件可以采用2.7 V至5.5 V电源供电， 电源应通过并联的10 电容和0.1 电容去耦至GND。 DAC C的模拟输出电压。输出放大器能以轨到轨方式工作。 DAC D的模拟输出电压。输出放大器能以轨到轨方式工作。 串行数据输入。该引脚与SCL线配合使用，将数据输入或输出24位输入移位寄存器。 SDA是一种双向开漏数据线，应通过一个外部上拉电阻上拉至电源。 LDAC 支持两种工作模式：异步更新模式和同步更新模式。 发送脉冲使该引脚变为低电平后，当输入寄存器有新数据时，可以更新任意或全部 DAC寄存器；所有DAC输出均同时更新。也可以将该引脚永久接为低电平。 增益选择引脚。当该引脚与GND相连时，所有四个DAC的输出范围均为0 V至VREF。 当该引脚与VDD相连时，所有四个DAC的输出范围均为0 V至2 x VREF。 数字电源。电压范围为1.8 V至5.5 V。 地址输入引脚。设置7位从机地址的第一个LSB。 串行时钟线。该引脚与SDA线配合使用，将数据输入或输出24位输入移位寄存器。 地址输入引脚。设置7位从机地址的第二个LSB。 异步复位输入。RESET输入对下降沿敏感。当RESET有效时(低电平)，输入寄存器和 DAC寄存器更新为零电平或中间电平，具体取决于RSTSEL引脚的状态。当RESET为 低电平时，所有LDAC脉冲都被忽略。若不使用该引脚，则将其与VLOGIC永久相连。 上电复位引脚。将该引脚连接至GND时，可将所有四个DAC上电至零电平。 将该引脚连接至VLOGIC时，可将所有四个DAC上电至中间电平。 基准电压。AD5316R集成了一个内部基准电压。当使用内部基准电压时， VREF即为基准输出引脚。当使用外部基准电压时，VREF即为基准输入引脚。 默认情况下使用内部基准电压，该引脚为基准输出。 DAC B的模拟输出电压。输出放大器能以轨到轨方式工作。 裸露焊盘。裸露焊盘必须连接到GND。 Rev. B | Page 7 of 24 AD5316R 典型性能参数 2.5020 VDD = 5V DEVICE 1 DEVICE 2 DEVICE 3 DEVICE 4 DEVICE 5 2.5015 2.5010 VDD = 5V TA = 25°C VREF (V) 2.5005 2.5000 1 2.4995 2.4990 –20 0 20 40 60 80 100 120 TEMPERATURE (°C) CH1 2µV 10819-112 2.4980 –40 10819-212 2.4985 M1.0s 图8. 内部基准电压源噪声(0.1 Hz至10 Hz) 图5. 内部基准电压与温度的关系 90 2.5000 VDD = 5V 80 2.4999 VDD = 5V TA = 25°C 70 VREF (V) NUMBER OF UNITS 2.4998 60 50 40 30 2.4997 2.4996 2.4995 20 0 0.5 1.0 1.5 2.0 2.5 3.0 3.5 4.0 4.5 5.0 TEMPERATURE DRIFT (ppm/°C) 2.4993 –0.005 10819-250 0 –0.003 –0.001 0.001 0.003 图6. 基准电压输出温度漂移直方图 图9. 内部基准电压与负载电流的关系 2.5002 1600 1400 TA = 25°C DEVICE 1 VDD = 5V TA = 25°C 2.5000 2.4998 VREF (V) 1200 1000 800 DEVICE 3 2.4996 2.4994 600 2.4992 400 200 0 10 2.4990 2.5 100 1k 10k 100k FREQUENCY (Hz) 1M 图7. 内部基准电压源噪声谱密度与频率的关系 Rev. B | Page 8 of 24 3.0 3.5 4.0 4.5 5.0 SUPPLY VOLTAGE (V) 图10. 内部基准电压与电源电压的关系 5.5 10819-117 DEVICE 2 10819-111 NSD (nV/ Hz) 0.005 ILOAD (A) 10819-113 2.4994 10 AD5316R 10 0.5 8 6 0.3 ERROR (LSB) INL (LSB) 4 0.1 –0.1 2 INL 0 DNL –2 –4 VDD = 5V TA = 25°C INTERNAL REFERENCE = 2.5V 0 156 312 468 624 780 936 CODE 10819-118 –0.5 –8 V = 5V DD TA = 25°C –10 0 0.5 1.0 1.5 2.0 2.5 3.0 3.5 4.0 4.5 5.0 VREF (V) 图11. INL 10819-125 –6 –0.3 图14. INL误差和DNL误差与VREF 的关系 0.5 10 8 6 0.3 ERROR (LSB) DNL (LSB) 4 0.1 –0.1 2 INL 0 DNL –2 –4 –6 VDD = 5V TA = 25°C INTERNAL REFERENCE = 2.5V 0 156 312 468 624 780 936 CODE 0.08 6 0.06 4 0.04 ERROR (% of FSR) 8 INL DNL –2 –4 –6 4.2 4.7 5.2 0.02 0 FULL-SCALE ERROR GAIN ERROR –0.02 –0.04 VDD = 5V –0.08 T = 25°C A INTERNAL REFERENCE = 2.5V –0.10 –40 –20 0 20 40 –10 –40 10 60 TEMPERATURE (°C) 110 60 80 100 TEMPERATURE (°C) 图13. INL误差和DNL误差与温度的关系 图16. 增益误差和满量程误差与温度的关系 Rev. B | Page 9 of 24 120 10819-127 –0.06 VDD = 5V TA = 25°C INTERNAL REFERENCE = 2.5V 10819-124 ERROR (LSB) 0.10 –8 3.7 图15. INL误差和DNL误差与电源电压的关系 10 0 3.2 SUPPLY VOLTAGE (V) 图12. DNL 2 VDD = 5V TA = 25°C INTERNAL REFERENCE = 2.5V –10 2.7 10819-119 –0.5 –8 10819-126 –0.3 AD5316R 0.10 1.2 0.8 0.6 ZERO-CODE ERROR 0.2 OFFSET ERROR 0 –40 –20 0 20 40 60 80 100 120 TEMPERATURE (°C) 0.06 0.05 0.04 0.03 0.02 0.01 0 –40 0.08 0.08 TOTAL UNADJUSTED ERROR (% of FSR) 0.10 0.04 GAIN ERROR 0 FULL-SCALE ERROR –0.04 4.7 5.2 10819-129 –0.06 SUPPLY VOLTAGE (V) 80 100 120 0.04 0.02 0 –0.02 –0.04 –0.06 V = 5V –0.08 T DD= 25°C A INTERNAL REFERENCE = 2.5V –0.10 2.7 3.2 3.7 4.2 4.7 5.2 SUPPLY VOLTAGE (V) 图21. TUE与电源电压的关系(增益=1) 0 TOTAL UNADJUSTED ERROR (% of FSR) 1.5 1.0 0.5 ZERO-CODE ERROR 0 OFFSET ERROR –0.5 VDD = 5V TA = 25°C INTERNAL REFERENCE = 2.5V –1.5 2.7 3.2 3.7 4.2 4.7 5.2 SUPPLY VOLTAGE (V) 10819-130 ERROR (mV) 60 0.06 图18. 增益误差和满量程误差与电源电压的关系 –1.0 40 –0.01 –0.02 –0.03 –0.04 –0.05 –0.06 –0.07 –0.08 VDD = 5V –0.09 T = 25°C A INTERNAL REFERENCE = 2.5V –0.10 0 156 312 468 624 780 CODE 图22. TUE与代码的关系 图19. 零编码误差和失调误差与电源电压的关系 Rev. B | Page 10 of 24 936 1023 10819-133 ERROR (% of FSR) 0.06 VDD = 5V –0.08 T = 25°C A INTERNAL REFERENCE = 2.5V –0.10 2.7 3.2 3.7 4.2 20 图20. TUE与温度的关系 0.10 –0.02 0 TEMPERATURE (°C) 图17. 零代码误差和失调误差与温度的关系 0.02 –20 10819-132 0.4 0.07 10819-128 ERROR (mV) 1.0 VDD = 5V 0.09 TA = 25°C INTERNAL REFERENCE = 2.5V 0.08 10819-131 TOTAL UNADJUSTED ERROR (% of FSR) VDD = 5V 1.4 T = 25°C A INTERNAL REFERENCE = 2.5V AD5316R 7 VDD = 5V TA = 25°C EXTERNAL REFERENCE = 2.5V 25 VDD = 5V 6 TA = 25°C INTERNAL REFERENCE = 2.5V 5 GAIN = 2 20 0xFFFF 15 VOUT (V) HITS 4 10 0xC000 3 0x8000 2 0x4000 1 0x0000 0 5 560 580 600 620 640 IDD (mA) –2 –0.06 10819-135 540 –0.04 –0.02 图23. 采用外部基准电压源时的IDD 直方图(5 V) 0.02 0.04 0.06 0.04 0.06 图26. 5 V时的源电流和吸电流能力 5 VDD = 5V 30 T = 25°C A INTERNAL REFERENCE = 2.5V 25 VDD = 3V TA = 25°C EXTERNAL REFERENCE = 2.5V 4 GAIN = 1 0xFFFF 3 20 0xC000 VOUT (V) 15 2 0x8000 1 0x4000 10 0 5 0x0000 –1 1000 1020 1040 1060 1080 1100 1120 1140 IDD FULL SCALE (mA) –2 –0.06 10819-136 0 –0.04 –0.02 0 0.02 LOAD CURRENT (A) 图24. 采用内部基准电压源时的IDD 直方图(VREF = 2.5 V，增益 = 2) 10819-139 HITS 0 LOAD CURRENT (A) 10819-138 –1 0 图27. 3 V时的源电流和吸电流能力 1.0 1.4 0.8 1.2 0.6 0.2 CURRENT (mA) SINKING, 2.7V SINKING, 5V 0 –0.2 SOURCING, 5V –0.4 5 10 15 0.8 0.6 EXTERNAL REFERENCE, FULL-SCALE 20 25 LOAD CURRENT (mA) 30 图25. 上裕量/下裕量与负载电流的关系 0 –40 10 60 TEMPERATURE (°C) 图28. 电源电流与温度的关系 Rev. B | Page 11 of 24 110 10819-140 –1.0 0 ZERO CODE 0.2 SOURCING, 2.7V –0.8 1.0 0.4 –0.6 10819-200 ΔVOUT (V) 0.4 FULL-SCALE AD5316R 4.0 3.5 3.0 2.5008 VOUTA VOUTB VOUTC VOUTD 2.5003 VOUT (V) VOUT (V) 2.5 2.0 2.4998 1.5 2.4993 80 160 320 TIME (µs) 2.4988 10819-141 VDD = 5V 0.5 TA = 25°C INTERNAL REFERENCE = 2.5V ¼ TO ¾ SCALE 0 10 20 40 CHANNEL B TA = 25°C VDD = 5.25V INTERNAL REFERENCE = 2.5V CODE = 0x7FFF TO 0x8000 ENERGY = 0.227206nV-sec 0 2 4 6 12 0.003 VOUTB VOUTC VOUTD 5 0.03 3 0.02 2 0.01 1 0 0 VDD (V) 4 VOUT AC-COUPLED (V) 0.002 0.04 0.001 0 –0.001 –1 15 10 TIME (µs) –0.002 0 10 15 20 25 TIME (µs) 图33 模拟串扰(VOUT A) 图30. 上电复位至0 V 3 5 10819-145 5 10819-142 TA = 25°C INTERNAL REFERENCE = 2.5V –0.01 –10 –5 0 VOUTA VOUTB VOUTC VOUTD T GAIN = 2 2 VOUT (V) 1 GAIN = 1 0 –5 VDD = 5V TA = 25°C INTERNAL REFERENCE = 2.5V 0 5 TIME (µs) 10 VDD = 5V TA = 25°C EXTERNAL REFERENCE = 2.5V CH1 10µV M1.0s A CH1 802mV 图34. 0.1 Hz至10 Hz输出噪声图，2.5 V外部基准电压源 图31. 退出掉电模式进入中间电平 Rev. B | Page 12 of 24 10819-146 1 10819-143 VOUT (V) 10 图32. 数模转换毛刺脉冲 VOUTA VOUTB VOUTC VOUTD VDD 0.05 8 TIME (µs) 图29. 建立时间 0.06 6 10819-144 1.0 AD5316R 20 T VDD = 5V TA = 25°C INTERNAL REFERENCE = 2.5V 0 –20 THD (dBV) –40 1 –60 –80 –100 –120 –140 VDD = 5V TA = 25°C INTERNAL REFERENCE = 2.5V A CH1 802mV 0 2000 4000 6000 8000 10000 12000 14000 16000 18000 20000 FREQUENCY (Hz) 图37. 1 kHz时的总谐波失真 图35. 0.1 Hz至10 Hz输出噪声图，2.5 V内部基准电压源 4.0 1600 VDD = 5V TA = 25°C 1400 INTERNAL REFERENCE = 2.5V FULL-SCALE MIDSCALE ZERO-SCALE 3.9 3.8 1200 0nF 0.1nF 0.22nF 4.7nF 10nF VDD = 5V TA = 25°C INTERNAL REFERENCE = 2.5V 3.7 VOUT (V) 1000 800 600 3.6 3.5 3.4 3.3 400 3.2 200 3.1 100 1k 10k FREQUENCY (Hz) 100k 1M 图36. 噪声频谱密度 3.0 1.590 1.595 1.600 1.605 1.610 1.615 1.620 TIME (ms) 图38. 建立时间与容性负载的关系 Rev. B | Page 13 of 24 1.625 1.630 10819-150 0 10 10819-148 NSD (nV/ Hz) 10819-149 M1.0s –180 10819-147 CH1 10µV –160 AD5316R 术语 相对精度或积分非线性(INL) 输出电压建立时间 相对精度或积分非线性(INL)是指DAC输出与通过DAC端 输出电压建立时间是指对于一个 ¼至 ¾满量程输入变化， 点的传递函数直线之间的最大偏差，单位为LSB。图11表 DAC输出建立为指定电平所需的时间量。 示典型INL与编码的关系曲线图。 数模转换毛刺脉冲 差分非线性(DNL) 数模转换毛刺脉冲是DAC寄存器中的输入代码变化时注入 差分非线性是指任意两个相邻编码之间所测得变化值与理 到模拟输出的脉冲。在数字输入代码主进位发生1LSB转换 想的1 LSB变化值之间的差异。最大±1 LSB的额定差分非线 (0x7FFF到0x8000)时测量，它一般定义为以nV-sec为单位 性可确保单调性。AD5316R通过设计保证单调性。图12表 的毛刺面积(见图32)。 示典型DNL与编码的关系曲线图。 数字馈通 零代码误差 数字馈通衡量从DAC的数字输入注入到DAC的模拟输出的 零代码误差衡量将零电平码(0x0000)载入DAC寄存器时的 脉冲，但在DAC输出未更新时进行测量。单位为nV-秒， 输出误差。理想情况下，输出应为0 V。在AD5316R中，零 测量数据总线上发生满量程编码变化时的情况，即全0至 代码误差始终为正值，因为在DAC和输出放大器中的失调 全1，反之亦然。 误差的共同作用下，DAC输出不能低于0 V。零代码误差用 噪声谱密度(NSD) mV表示。图17所示为零编码误差与温度的关系图。 噪声频谱密度衡量内部产生的随机噪音。随机噪声表示为 满量程误差 频谱密度(nV/√Hz)，通过将DAC加载到中间电平然后测量 满量程误差衡量将满量程代码(0xFFFF)载入DAC寄存器时 输出端噪声测得。单位为nV/√Hz。图36表示噪声频谱密度 的输出误差。理想情况下，输出应为VDD − 1 LSB。该误差 曲线。 表示为满量程范围的百分比(% FSR)。图16所示为满量程误 直流串扰 差与温度的关系图。 直流串扰是一个DAC输出电平因响应另一个DAC输出变化 增益误差 而发生的直流变化。其测量方法是让一个DAC发生满量程 增益误差衡量DAC的量程误差，它是指DAC传递特性的 输出变化(或软件关断并上电)，同时监控另一个保持中间 斜率与理想值之间的偏差，用满量程范围的百分比表示 电平的DAC。单位为μV。 (% FSR)。 负载电流变化引起的直流串扰用来衡量一个DAC的负载 增益温度系数 电流变化对另一个保持中间电平的DAC的影响。单位为 增益温度系数用来衡量增益误差随温度的变化，用ppm μV/mA。 FSR/表示。 数字串扰 失调误差 数字串扰是指一个输出为中间电平的DAC，其输出因响应 失调误差是指传递函数线性区内VOUT(实际)和VOUT(理想)之 另一个DAC的输入寄存器的满量程编码变化(全0至全1或 间的差值，用mV表示。该值可以为正，也可为负。 相反)而引起的毛刺脉冲，以nV-sec表示。 失调误差漂移 模拟串扰 失调误差漂移衡量失调误差随温度的变化，用μV/表示。 模拟串扰是指一个DAC的输出因响应另一个DAC输出的变 化引起毛刺脉冲，若要测量模拟串扰，其方法是向一个输 直流电源抑制比(PSRR) DC PSRR表示电源电压变化对DAC输出的影响大小，PSRR 是指DAC在中间电平输出的条件下VOUT变化量与VDD变化 量之比，用mV/V表示。VREF保持在2.5 V，而VDD的变化范围 入寄存器加载满量程编码变化(全0至全1，或相反)，然后 执行软件LDAC并监控数字编码未改变的DAC的输出。毛 刺面积用nV-sec表示。 为±10%。 Rev. B | Page 14 of 24 AD5316R DAC间串扰 基准电压温度系数(TC) DAC间串扰是指一个DAC的输出因响应另一个DAC的数字 基准电压源TC衡量基准输出电压随温度的变化。基准电压 编码变化和后续的模拟输出变化，而引起的毛刺脉冲，其 源TC利用黑盒法计算，该方法将温度系数(TC)定义为基准 测量方法是使用写入和更新命令让一个通道发生满量程编 电压输出在给定温度范围内的最大变化，用ppm/表示，计 码变化(全0到全1，或相反)，同时监控处于中间电平的另 算公式如下： 一个通道的输出。毛刺的能量用nV-sec表示。   V6 REFmax − VREFmin TC =   × 10  VREFnom × TempRange  总谐波失真(THD) 总谐波失真(THD)是指理想正弦波与使用DAC时其衰减形 式的差别。正弦波用作DAC的参考，而THD用来衡量DAC 输出端存在的谐波。单位为dB。 其中： VREFmax是在整个温度范围内测量的最大基准电压输出。 VREFmin是在整个温度范围内测量的最小基准电压输出。 VREFnom是标称基准输出电压2.5 V。 TempRange为额定温度范围：−40至+105°C。 Rev. B | Page 15 of 24 AD5316R 工作原理 数模转换器 电阻串结构如图40所示。电阻串上的每个电阻的值均为 AD5316R是 一 款 四 通 道 、 10位 、 串 行 输 入 、 电 压 输 出 R。载入DAC寄存器的代码决定抽取电阻串上哪一个节点 DAC，内置基准电压源，采用2.7 V至5.5 V电源供电。数据 的电压，以馈入输出放大器。抽取电压的方法是将连接电 通 过 双 线 式 串 行 接 口 以 24位 字 格 式 写 入 AD5316R。 阻串与放大器的开关之一闭合。由于AD5316R是一串电 AD5316R内置一个上电复位电路，确保DAC输出上电至已 阻，因此可以保证单调性。 知的输出状态。它们也有软件掉电模式，可以将典型功耗 VREF 降至1 。 R 传递函数 R 内部基准电压源默认使能。DAC的输入编码为直接二进 制，使用外部基准电压源时的理想输出电压为： VOUT VREF TO OUTPUT AMPLIFIER R D × Gain  =N  2  其中： VREF为外部基准电压的值。 R Gain是输出放大器的增益，默认设置为1。可使用增益选 择引脚将其设置为1或2。当GAIN引脚与GND相连时，所 R 10819-053 有四个DAC的输出范围均为0 V至VREF。当该引脚与VDD相连 时，所有四个DAC的输出范围均为0 V至2 x VREF。 D是载入DAC寄存器的二进制编码的十进制等效值(0至 1023)。 内部基准电压 AD5316R的片内基准电压源在上电时开启，可以通过写 N为DAC分辨率(10位)。 入控制寄存器予以禁用。更多信息见内部基准电压源设 DAC架构 置部分。 DAC架构由一个电阻串DAC和一个输出放大器构成。图39 为DAC架构框图。 内置的2.5 V、2 ppm/基准电压源满量程输出为2.5 V或5 V， 具体取决于GAIN引脚的状态。内部基准电压由VREF引脚提 VREF 供。该经过缓冲的基准电压源能够驱动高达10 mA的外部 2.5V REF 负载。 REF (+) DAC REGISTER RESISTOR STRING REF (–) GND 输出放大器 VOUTX GAIN (GAIN = 1 OR 2) 图39. DAC单通道架构框图 输出缓冲放大器可以在其输出端产生轨到轨电压，输出范 10819-052 INPUT REGISTER 图40. 电阻串结构 围为0 V至VDD。实际范围取决于VREF的值、GAIN引脚、失 调误差和增益误差。GAIN引脚选择输出的增益。 • 如果此引脚连接到GND，所有四个输出的增益均为1， 且输出范围为0 V至VREF。 • 如果此引脚连接到GND，所有四个输出的增益均为2， 且输出范围为0 V至2 x VREF。 输出放大器能驱动连接至GND的一个与2 nF电容并联的1 kΩ 负载。压摆率为0.8 V/， ¼到¾量程建立时间为5 。 Rev. B | Page 16 of 24 AD5316R 串行接口 表9. 地址位和选定的DAC AD5316R采 用 双 线 式 I 2 C兼 容 型 串 行 接 口 ( 参 见 Philips DAC D 0 0 0 0 0 0 0 1 1 … 1 Semiconductor于2000年1月发布的《I C总线规范》2.1版)。 2 典型写序列的时序图参见图2。AD5316R可作为从器件连接 到I2C总线，受主器件的控制。AD5316R支持标准(100 kHz)和 快速(400 kHz)数据传输模式。不支持10位寻址或广播寻址。 输入移位寄存器 AD5316R的输入移位寄存器为24位宽。数据在串行时钟输 入SCL的控制下首先作为24-bit字载入器件MSB中。输入移 位寄存器由一个8位命令字节和一个16位数据字组成(见图 41)。前八个MSB构成命令字节。 • 前四位命令字节为命令位(C3、C2、C1和C0)，控制器 1 件的工作模式(见表8)。 DAC A 1 0 1 0 1 0 1 0 1 … 1 选定的DAC通道1 DAC A DAC B DAC A和DAC B DAC C DAC A和DAC C DAC B和DAC C DAC A, DAC B,和DAC C DAC D DAC A和DAC D … 所有DACs 可使用地址位来选择任意组合的DAC通道。 8位命令字节后跟两位数字字节，包含数据字。数据字包 • 后四位命令字节为地址位(DAC D、DAC C、DAC B和 括10位输入代码和6个无关位(见图41)。这些数据位在24个 DAC A，通过命令选择工作的DAC(见表9)。 SCL下降沿被送入输入寄存器。 表8. 命令定义 命令可以在单个DAC通道、任意两个或三个DAC通道或全 C3 0 0 命令位 C2 C1 0 0 0 0 C0 0 1 0 0 1 0 0 0 0 0 0 1 0 1 1 1 1 X1 1 0 0 1 1 X1 1 0 1 0 1 X1 部四个DAC通道上执行，具体取决于所选的地址位(参见 命令 无操作 写入输入寄存器n (取决于LDAC) 以输入寄存器n的内容更新 DAC寄存器n 写入并更新DAC通道n DAC掉电/上电 硬件LDAC屏蔽寄存器 软件复位(上电复位) 内部基准电压源设置寄存器 保留 表9)。 写命令和更新命令 有关LDAC功能的详情，请参见加载DAC(硬件LDAC引脚) 部分。 写入输入寄存器n(取决于LDAC) 命令0001允许用户逐个写入各个DAC的专用输入寄存器。 当 LDAC为 低 电 平 时 ， 输 入 寄 存 器 是 透 明 的 ( 如 果 不 由 LDAC屏蔽寄存器控制)。 以输入寄存器n的内容更新DAC寄存器n X = 无关位。 命令0010会在DAC寄存器/输出中加载由地址位(参见表9) 选定的输入寄存器内容并直接更新DAC输出。 写入和更新DAC通道n(与LDAC无关) 命令0011允许用户写入DAC寄存器并直接更新DAC输出， 与LDAC引脚状态无关。 DB23 DB22 DB21 DB20 DB19 DB18 DB17 DB16 DB15 DB14 DB13 DB12 DB11 DB10 C3 C2 C1 COMMAND C0 DAC D DAC C DAC B DAC A DAC ADDRESS COMMAND BYTE D9 D8 D7 D6 D5 D4 DB9 DB8 DB7 DB6 DB5 DB4 DB3 DB2 DB1 DB0 D3 D2 D1 D0 X X X X X X DAC DATA DAC DATA DATA HIGH BYTE DATA LOW BYTE 图41. 输入移位寄存器内容 Rev. B | Page 17 of 24 10819-300 1 地址位 DAC C DAC B 0 0 0 1 0 1 1 0 1 0 1 1 1 1 0 0 0 0 … … 1 1 AD5316R I2C从机地址 3. 数据按9个时钟脉冲(8个数据位和1个应答位)的顺序通过 AD5316R有一个7位I2C从机地址。五个MSB为00011，两个 串行总线发送。SDA线上的数据转换必须发生在SCL低 LSB (A1和A0)则由A1和A0地址引脚的状态设定。通过更改 电平期间，并且在SCL高电平期间保持稳定。 4. 读取或写入所有数据位之后，停止条件随即建立。在写 A1和A0硬连线，用户可以将多达四个AD5316R器件集成到 入模式下，主器件在第10个时钟脉冲期间拉高SDA线， 一条总线上(参见表10)。 以建立停止条件。在读取模式下，主机会向第9个时钟 表10. 器件地址选择 A1引脚连接 GND GND VLOGIC VLOGIC A0引脚连接 GND VLOGIC GND VLOGIC A1位 0 0 1 1 脉冲发送不应答(即SDA线保持高电平)。主机在第10个 A0位 0 1 0 1 时钟脉冲前将SDA线拉低，然后在第10个时钟脉冲期间 再次拉高，以建立停止条件。 写操作 写入AD5316R时，用户必须先写入启动命令和地址字节 串行操作 (R/W= 0)，接着DAC通过拉低SDA做出应答，表示其已做好 I2C兼容型双线式串行总线协议按如下方式工作： 接收数据准备。AD5316R需要用于DAC的两字节数据，以 1. 当SDA线上发生高低转换而SCL处于高电平时，主机通 及控制各种DAC功能的一个命令字节。因此，必须有三个 过建立起始条件而启动数据传输。之后的字节是地址字 字节的数据写入DAC，即命令字节、最高有效数据字节和 节，由7位从机地址组成。 最低有效数据字节，如图42所示。所有这些数据字节得到 2. 与发送地址对应的从机通过在第9个时钟脉冲期间拉低 AD5316R应答后，随即出现停止条件。 SDA来做出响应(这称为应答位)。在这个阶段，在选定 器件等待从输入移位寄存器读写数据期间，总线上的所 有其它器件保持空闲状态。 1 9 1 9 SCL 0 SDA 1 0 1 0A1 A0 DB23 R/W DB22 DB21 DB20 DB19 DB18 DB17 ACK BY AD5316R START BY MASTER DB16 ACK BY AD5316R FRAME 1 SLAVE ADDRESS FRAME 2 COMMAND BYTE 1 9 1 9 SCL (CONTINUED) DB15 DB14 DB13 DB12 DB11 DB10 FRAME 3 MOST SIGNIFICANT DATA BYTE DB9 DB8 DB7 ACK BY AD5316R 图42. I 2C写操作 Rev. B | Page 18 of 24 DB6 DB5 DB4 DB3 DB2 FRAME 4 LEAST SIGNIFICANT DATA BYTE DB1 DB0 ACK BY STOP BY AD5316R MASTER 10819-303 SDA (CONTINUED) AD5316R 读操作 多DAC回读序列 从AD5316R回读数据时，用户必须先写入启动命令和地址字 从多个AD5316R DAC回读数据时，用户必须先写入地址字 节(R/W = 0)，接着DAC通过拉低SDA做出应答，表示其已做 节(R/W = 0)，接着DAC通过拉低SDA做出应答，表示其已 好接收数据准备。该地址字节之后必须是命令字节，命令字 做好数据接收准备。该地址字节之后必须是命令字节，后 节决定后跟的读命令和要读取的指针地址，并同样由DAC 者同样由DAC做出应答。用户选择第一条通道以便使用命 做出应答。用户可以利用命令字节配置通道以便回读一个或 令字节来回读。 多个DAC寄存器的内容，并设置要激活的回读命令。 然后，主机发出重复起始条件并利用R/W = 1重新发送地址。 然后，主机发出重复起始条件并利用R/W = 1重新发送地址。 此操作由DAC做出应答，表示其已做好数据发送准备。然 此操作由DAC做出应答，表示其已做好数据发送准备。然 后，器件以MSB优先方式从DAC输入寄存器n(通过命令字 后，器件从DAC读取两个字节的数据，如图43所示。主机 节选定)读取前两个字节的数据，如图43所示。接着回读的 发出NACK条件，后跟STOP条件，以完成读取序列。如果 两个字节是DAC输入寄存器n + 1的内容，再接着回读的字 选择了多个DAC，则默认回读通道A。 节是DAC输入寄存器n + 2的内容。器件会以这种自动递增 的方式从DAC输入寄存器读取数据，直到NACK之后出现 停止条件。如果读取的是DAC输入寄存器D的内容，则接 着读取的两个字节数据是DAC输入寄存器A的内容。 1 9 1 9 SCL 1 SDA 1 0 A1 0 A0 R/W 0 DB23 DB22 DB21 DB20 DB19 DB18 DB17 DB16 ACK BY AD5316R START BY MASTER ACK BY AD5316R FRAME 1 SLAVE ADDRESS FRAME 2 COMMAND BYTE 1 9 1 9 SCL REPEATED START BY MASTER SCL (CONTINUED) SDA (CONTINUED) 1 0 A1 0 A0 R/W 0 DB15 DB14 DB13 DB12 DB11 DB10 ACK BY AD5316R FRAME 3 SLAVE ADDRESS 1 DB7 DB5 DB4 DB3 DB2 FRAME 5 LEAST SIGNIFICANT DATA BYTE n DB1 DB8 ACK BY MASTER FRAME 4 MOST SIGNIFICANT DATA BYTE n 9 DB6 DB9 DB0 1 DB15 9 DB14 DB13 DB12 ACK BY MASTER 图43. I 2C读操作 Rev. B | Page 19 of 24 DB11 DB10 FRAME 6 MOST SIGNIFICANT DATA BYTE n + 1 DB9 DB8 NACK BY MASTER STOP BY MASTER 10819-304 1 SDA AD5316R 掉电工作模式 命令0100用于掉电功能。AD5316R支持三种独立的掉电模 AMPLIFIER DAC VOUTX 式(参见表11)。这些掉电模式可通过软件编程，方法是设 置输入移位寄存器中的位DB7至位DB0(参见表12)。每个 POWER-DOWN CIRCUITRY 工作模式的对应关系。 表11. 工作模式 工作模式 正常工作 关断模式 1 kΩ接GND 100 kΩ接GND 三态 RESISTOR NETWORK 10819-058 DAC通道对应两个位。表11列出了这两个位的状态与器件 图44. 关断模式下的输出级 PDx1 0 PDx0 0 在关断模式有效时，偏置发生器、输出放大器、电阻串以 0 1 1 1 0 1 不受关断模式的影响，且该模式下可更新DAC寄存器。当 及其它相关线性电路全部关断。然而，DAC寄存器的内容 VDD = 5 V时，退出掉电模式所需时间通常为2.5 。 要进一步降低功耗，可以关闭片上基准电压源(见内部基准 通过在输入移位寄存器中设置相应位，可以关断任意或所 有DAC(DAC A至DAC D)，使其进入选定模式。表12列出 电压源设置部分)。 加载DAC(硬件LDAC引脚) 了掉电/上电期间输入移位寄存器的内容。 当输入移位寄存器中的位PDx1和位PDx0(其中x为选定 的DAC)均设为0时，器件正常工作，5 V时正常模式功耗为 1.1 mA。当位PDx1、位PDx0之一或两者均设置为1时，器件 AD5316R DAC具有由两个寄存器库组成的双缓冲接口：输 入寄存器和DAC寄存器。用户可以写入任意组合的输入寄 存器(参见表9)。DAC寄存器更新由LDAC引脚控制。 进入关断模式。在关断模式下，5 V时电源电流降至4 μA。 OUTPUT AMPLIFIER 该模式下输出级从放大器输出切换为已知值的电阻网络， VREF 10-BIT DAC LDAC DAC REGISTER VOUTX 此时器件的输出阻抗是已知的。 表11列出了三种关断选项。输出通过1 kΩ电阻或100 kΩ电阻 内部连接到GND，或者保持开路状态(三态)。图44显示了 此输出级。 SCL SDA INPUT SHIFT REGISTER 10819-059 INPUT REGISTER 图45. 单个DAC的输入加载电路示意图 表12. 关断/上电操作的24位输入移位寄存器内容1 DB23 DB21 (MSB) DB22 0 1 0 命令位(C3至C0) 1 DB20 0 DB19至DB16 X 地址位 (无关位) DB15 至 DB8 X 无关 DB7 DB6 PDD1 PDD0 掉电选择， DAC D X = 无关位。 Rev. B | Page 20 of 24 DB5 DB4 PDC1 PDC0 掉电选择， DAC C DB3 DB2 PDB1 PDB0 掉电选择， DAC B DB0 DB1 (LSB) PDA1 PDA0 掉电选择， DAC A AD5316R DAC同步更新(LDAC保持低电平) 表13. LDAC覆写定义 加载LDAC寄存器 若需即时更新DAC，则利用命令0001将数据输入输入寄存 器时LDAC保持低电平。被寻址的输入寄存器和DAC寄存 器均会在第24个时钟周期上更新，并且输出开始发生变化 (见表14)。 DAC迟延更新(LDAC变为低电平) LDAC 位 (DB3至DB0) 0 1 1 若需延迟更新DAC，则利用命令0001将数据输入输入寄存 LDAC引脚 LDAC 操作 1或0 X1 由LDAC引脚决定。 DAC通道已更新。 (DAC通道视LDAC引脚为1) X = 无关位。 器时LDAC保持高电平。在第24个时钟周期后通过拉低 硬件复位引脚(RESET) LDAC，异步更新所有DAC输出。此时在LDAC的下降沿进 RESET是低电平有效复位引脚，可用于将输出清零至零电 行更新。 平或中间电平。用户可通过复位选择引脚(RSTSEL)来选择 清零代码值。RESET必须至少保持30 ns的低电平才能完成 LDAC屏蔽寄存器 该操作。 命令0101用于该软件LDAC功能。若执行此命令，则地址 位将被忽略。使用命令0101写入DAC将加载4位LDAC屏蔽 寄存器(DB3至DB0)。LDAC屏蔽寄存器的位DB3对应于 当RESET信号变回高电平后，输出会保持为清零值，直到设 置新值。当RESET引脚为低电平时，无法用新值更新输出。 DAC D；位DB2对应于DAC C；位DB1对应于DAC B；位 还有一个软件可执行的复位功能，它可将DAC复位至上电 DB0对应于DAC A。 复位代码。命令0110用于该软件复位功能(见表8)。上电复 这些位的默认值为0，即LDAC引脚正常工作。将任意位设 位期间，LDAC或RESET上的所有事件都会被忽略。 为1时，可强制所选的DAC通道忽略LDAC引脚上发生的高 复位选择引脚(RSTSEL) 低跃迁，不管硬件LDAC引脚的状态如何。在用户希望选 AD5316R具有上电复位电路，可以在上电时控制输出电 择由哪个通道来响应LDAC引脚的应用中，这种灵活性非 压。当RSTSEL引脚连接到GND，则输出上电至零电平(注 常有用。 意这在DAC的线性区域之外)。当RSTSEL引脚连接到VDD， 利用LDAC屏蔽寄存器，用户可以更加灵活地控制硬件 则输出上电至中间电平。输出一直保持在RSTSEL引脚设置 LDAC引脚(参见表13)。如果将某一DAC通道的LDAC位 的电平，直到对DAC执行有效的写序列。 (DB3至DB0)设为0，则意味着允许硬件LDAC引脚控制该 通道的更新。 表14. 写命令和LDAC引脚真值表1 命令 0001 描述 写入输入寄存器n(取决于LDAC) 0010 以输入寄存器n的内容更新DAC寄存器n 0011 写入并更新DAC通道n 1 2 硬件LDAC 引脚状态 VLOGIC GND 2 VLOGIC GND VLOGIC GND 输入寄存器 内容 数据更新 数据更新 无变化 无变化 数据更新 数据更新 DAC寄存器内容 无变化(无更新) 数据更新 用输入寄存器内容更新 用输入寄存器内容更新 更新 更新 当硬件LDAC引脚上发生高电平至低电平转换时，始终会以LDAC屏蔽寄存器未屏蔽(阻止)的通道上输入寄存器的内容来更新DAC寄存器的内容。 当LDAC引脚永久接为低电平时，LDAC屏蔽位会被忽略。 Rev. B | Page 21 of 24 AD5316R 内部基准电压源设置 热滞 内部基准电压源在上电时默认开启。要降低功耗，可以关 热滞是指当温度从环境温度变冷再变热之后回到环境温度 闭片内基准电压源。命令0111用于设置内部基准电压源。 时基准电压上出现的电压差。 若需关闭内部基准电压源，可通过命令0111设置输入移位 寄存器的软件可编程位DB0，如表16所示。表15显示DB0 位的状态与工作模式的对应关系。 热滞数据如图47所示。其测量条件是从环境温度变为−40， 然后变为+105，再回到环境温度。然后，测得两次环境温 度下测量结果之间的偏差VREF(如图47中的蓝色部分所示)。 表15. 内部基准电压源设置寄存器 接着，立即重复相同的温度切换和测量，其结果如图47中 内部基准电压源 设置寄存器(位DB0) 0 1 的红色部分所示。 操作 基准电压源开启(默认) 基准电压源关闭 9 8 7 与所有IC基准电压电路一样，基准电压值存在焊接工艺引 6 入的偏移。ADI公司执行称为预调理的可靠性测试，以最 5 大程度地减少将器件焊接到电路板而造成的影响。表2的 HITS 回流焊 输出电压规格包含此可靠性测试的影响。 FIRST TEMPERATURE SWEEP SUBSEQUENT TEMPERATURE SWEEPS 4 3 图46显示了通过可靠性测试(预调理)测得的回流焊(SHR) 2 0 –200 60 POSTSOLDER HEAT REFLOW 50 PRESOLDER HEAT REFLOW –150 –100 –50 DISTORTION (ppm) 0 50 10819-062 1 影响。 图47 热滞 HITS 40 30 20 0 2.498 2.499 2.500 2.501 2.502 VREF (V) 10819-060 10 图46. SHR基准电压偏移 表16. 内部基准电压源设置命令的24位输入移位寄存器内容1 DB23 (MSB) 0 1 DB22 DB21 1 1 命令位(C3至C0) DB20 1 DB19至DB16 X 地址位(无关位) X = 无关位。 Rev. B | Page 22 of 24 DB15至DB1 X 无关 DB0 (LSB) 1或0 基准电压源设置寄存器 AD5316R 应用信息 微处理器接口 为了改善散热、电气和板级性能，需将LFCSP封装底部的 AD5316R通过一条串行总线实现与微处理器的接口，这条 裸露焊盘焊接到PCB上相应的散热焊盘上。为进一步改善 总线使用与DSP处理器和微控制器兼容的标准协议。通信 散热性能，PCB焊盘区可以设计一些散热通孔。 通道需要一个双线式接口，由一个时钟信号和一个数据信 可以扩大器件上的GND平面(如图49所示)，以提供自然散 号组成。 热效应。 AD5316R与ADSP-BF531接口 AD5316R AD5316R的I2C接口用于轻松连接符合工业标准的DSP和微 控制器。图48显示AD5316R连接到ADI公司的Blackfin®处理 器 。 Blackfin处 理 器 集 成 一 个 I 2 C端 口 ， 可 直 接 连 接 到 AD5316R的I2C引脚。 AD5316R 10819-166 GND PLANE BOARD ADSP-BF531 LDAC RESET 电流隔离接口 在许多过程控制应用中，需要在控制器与受控单元之间提 供一个隔离栅，以保护和隔离控制电路遭受可能发生的任 图48. AD5316R与ADSP-BF531接口 何危险的共模电压。 布局布线指南 在任何注重精度的电路中，精心考虑电源和接地回路布局 都有助于确保达到规定的性能。安装AD5316R所用的PCB 应经过专门设计，使AD5316R位于模拟平面。 AD5316R应当具有足够大的10 µF电源旁路电容，与每个电 源上的0.1 µF电容并联，并且尽可能靠近封装，最好是正对 着该器件。10 µF电容应为钽珠型电容。0.1 µF电容应具有低 有效串联电阻(ESR)和低有效串联电感(ESL)，如高频时提 ADI公司iCoupler®产品可提供超过2.5 kV的电压隔离。AD5316R 采用串行加载结构，使接口线路数量保持在最小值，因此 成为隔离接口的理想选择。图50显示使用ADuM1400时与 AD5316R的4通道隔离接口。欲了解更多信息，请访问 http://www.analog.com/zh/icouplers。 CONTROLLER SERIAL CLOCK IN 供低阻抗接地路径的普通陶瓷型电容，以便处理内部逻辑 SERIAL DATA OUT 开关所引起的瞬态电流。 在一个电路板上使用多个器件的系统中，提供一定的散热 RESET OUT 能力通常有助于功率耗散。 AD5316R LFCSP型在器件底部具有裸露焊盘，该焊盘与器 件的GND电源相连。为了获得最佳性能，在设计母板和安 LOAD DAC OUT 装器件封装时需要有一些特殊考虑。 ADuM1400 VIA VIB VIC VID ENCODE DECODE ENCODE DECODE ENCODE DECODE ENCODE DECODE 图50. 隔离接口 Rev. B | Page 23 of 24 VOA VOB VOC VOD TO SCL TO SDA TO RESET TO LDAC 10819-167 PF9 PF8 图49. 焊盘与电路板的连接 SCL SDA 10819-164 GPIO1 GPIO2 AD5316R 外形尺寸 PIN 1 INDICATOR 0.30 0.23 0.18 0.50 BSC 13 PIN 1 INDICATOR 16 1 12 1.75 1.60 SQ 1.45 EXPOSED PAD 9 TOP VIEW 0.80 0.75 0.70 4 5 8 0.50 0.40 0.30 FOR PROPER CONNECTION OF THE EXPOSED PAD, REFER TO THE PIN CONFIGURATION AND FUNCTION DESCRIPTIONS SECTION OF THIS DATA SHEET. 0.05 MAX 0.02 NOM COPLANARITY 0.08 0.20 REF SEATING PLANE 0.25 MIN BOTTOM VIEW 08-16-2010-E 3.10 3.00 SQ 2.90 COMPLIANT TO JEDEC STANDARDS MO-220-WEED-6. 图51. 16引脚引脚架构芯片级封装[LFCSP_WQ] 3 mm x 3 mm，超薄体 (CP-16-22) 尺寸单位：mm 5.10 5.00 4.90 16 9 4.50 4.40 4.30 6.40 BSC 1 8 PIN 1 1.20 MAX 0.15 0.05 0.30 0.19 0.65 BSC COPLANARITY 0.10 0.20 0.09 8° 0° SEATING PLANE 0.75 0.60 0.45 COMPLIANT TO JEDEC STANDARDS MO-153-AB 图52. 16引脚超薄紧缩小型封装[TSSOP] (RU-16) 尺寸单位：mm 订购指南 型号 1 AD5316RBCPZ-RL7 AD5316RBRUZ AD5316RBRUZ-RL7 1 分辨率 10位 10位 10位 温度范围 −40°C至+105°C −40°C至+105°C −40°C至+105°C 精度 (INL) ±0.5 LSB ±0.5 LSB ±0.5 LSB 基准电压源 温度系数 (ppm/°C) ±5 (最大值) ±5 (最大值) ±5 (最大值) Z = 符合RoHS标准的器件。 I2C指最初由Philips Semiconductors(现为NXP Semiconductors)开发的一种通信协议。 ©2012–2013 Analog Devices, Inc. All rights reserved. Trademarks and registered trademarks are the property of their respective owners. D10819sc-0-2/13(B) Rev. B | Page 24 of 24 封装描述 16引脚LFCSP_WQ 16引脚TSSOP 16引脚TSSOP 封装选项 CP-16-22 RU-16 RU-16 标识 DJT