8/10/12位、高带宽、
并行接口乘法DAC
AD5424/AD5433/AD5445
特性
概述
2.5 V至5.5 V电源供电
快速并行接口写入周期：17 ns
更新速率：20.4 MSPS
INL：±1 LSB(12位DAC)
乘法带宽：10 MHz
±10 V基准电压输入
扩展温度范围：–40°C至+125°C
20引脚TSSOP和芯片级(4 mm × 4 mm)封装
8/10/12位电流输出DAC
升级到AD7524/AD7533/AD7545
引脚兼容的8/10/12位芯片级DAC
保证单调性
四象限乘法
上电复位，具有掉电检测功能
回读功能
功耗：0.4 μA(典型值)
AD5424/AD5433/AD54451分别是CMOS、8/10/12位、电流
输出数模转换器(DAC)。这些器件采用2.5 V至5.5 V电源供
电，适合电池供电应用及许多其它应用。利用这些DAC的
数据回读功能，用户可以通过DB引脚读取DAC寄存器的内
容。上电时，内部寄存器和锁存以0填充，DAC输出处于
零电平。
这些器件采用CMOS亚微米工艺制造，能够提供出色的四
象限乘法特性，大信号乘法带宽最高可达10 MHz。
满量程输出电流由所施加的外部基准输入电压(V REF )决
定。与外部电流至电压精密放大器配合使用时，集成的反
馈电阻(RFB)可提供温度跟踪和满量程电压输出。
这些器件在乘法带宽性能上是AD5424/AD5433/AD5445的
升级产品，但具有锁存接口，并且无法在透明模式下使用。
应用
AD5424采 用 20引 脚 LFCSP和 16引 脚 TSSOP小 型 封 装 ，
便携式电池供电应用
波形发生器
模拟处理
仪器仪表应用
可编程放大器和衰减器
数字控制校准
可编程滤波器和振荡器
复合视频
超声
增益、失调和电压调整
AD5433/AD5445 DAC则采用20引脚LFCSP和TSSOP小型
封装。
提供EVAL-AD5445SDZ评估板来评估DAC性能。欲了解更
多信息，请参阅UG-333评估板用户指南。
1
美国专利第5,689,257号。
功能框图
VDD
AD5424/
AD5433/
AD5445
POWER-ON
RESET
CS
R/W
VREF
R
RFB
IOUT1
8-/10-/12-BIT
R-2R DAC
IOUT2
DAC REGISTER
GND
DB0
DB7/DB9/DB11
DATA
INPUTS
03160-001
INPUT LATCH
图1.
Rev. D
Document Feedback
Information furnished by Analog Devices is believed to be accurate and reliable. However, no
responsibility is assumed by Analog Devices for its use, nor for any infringements of patents or other
rights of third parties that may result from its use. Specifications subject to change without notice. No
license is granted by implication or otherwise under any patent or patent rights of Analog Devices.
Trademarks and registered trademarks are the property of their respective owners.
One Technology Way, P.O. Box 9106, Norwood, MA 02062-9106, U.S.A.
Tel: 781.329.4700 ©2005–2013 Analog Devices, Inc. All rights reserved.
Technical Support
www.analog.com
ADI中文版数据手册是英文版数据手册的译文，敬请谅解翻译中可能存在的语言组织或翻译错误，ADI不对翻译中存在的差异或由此产生的错误负责。如需确认任何词语的准确性，请参考ADI提供
的最新英文版数据手册。
AD5424/AD5433/AD5445
目录
特性....................................................................................................1
电路工作原理 .......................................................................... 18
应用....................................................................................................1
双极性操作 .............................................................................. 19
概述....................................................................................................1
单电源应用 .............................................................................. 20
功能框图 ...........................................................................................1
正输出电压 .............................................................................. 20
修订历史 ...........................................................................................2
加法增益................................................................................... 21
技术规格 ...........................................................................................3
DAC用作分压器或可编程增益器件 .................................. 21
时序特性 ...........................................................................................5
基准电压源选择...................................................................... 22
绝对最大额定值..............................................................................6
放大器选择 .............................................................................. 22
ESD警告.......................................................................................6
并行接口................................................................................... 23
引脚配置和功能描述 .....................................................................7
微处理器接口 .......................................................................... 23
典型性能参数 ............................................................................... 10
PCB布局和电源去耦................................................................... 24
术语 ........................................................................................... 17
外形尺寸 ........................................................................................ 25
工作原理 ........................................................................................ 18
订购指南................................................................................... 26
修订历史
2013年4月—修订版C至修订版D
2009年8月—修订版A至修订版B
更改图4和表4 ..................................................................................7
更新外形尺寸 ............................................................................... 28
更改图6和表5 ..................................................................................8
更改订购指南 ............................................................................... 29
更改图8和表6 ..................................................................................9
更新外形尺寸 ............................................................................... 25
更改订购指南 ............................................................................... 26
2005年3月—修订版0至修订版A
格式更新 ....................................................................................通篇
更改技术规格 ..................................................................................4
2012年12月—修订版B至修订版C
更改图49 ........................................................................................ 17
更改“概述”部分...............................................................................1
更改图50 ........................................................................................ 18
表1增加注释2 ..................................................................................4
更改图51、图52和图54 .............................................................. 19
表4和图4增加EPAD注释...............................................................7
增加“微处理器接口”部分 .......................................................... 22
表5和图6增加EPAD注释...............................................................8
增加图59 ........................................................................................ 24
表6和图8增加EPAD注释...............................................................9
增加图60 ........................................................................................ 25
删除“AD5424/AD5433/AD5445评估板”部分和
“评估板电源”部分 ....................................................................... 23
2003年10月—初始版：修订版0
删除图59；重新排序 .................................................................. 24
删除图60和图61 ........................................................................... 25
更改订购指南 ............................................................................... 26
删除图62和表12；重新排序 ..................................................... 26
Rev. D | Page 2 of 28
AD5424/AD5433/AD5445
技术规格
VDD = 2.5 V至5.5 V，VREF = 10 V，IOUT2 = 0 V；Y级温度范围：−40°C至+125°C。所有规格均相对于TMIN至TMAX而言，
除非另有说明。直流性能利用OP177测量，交流性能利用AD8038测量，除非另有说明。
表1.
参数
静态性能
AD5424
分辨率
相对精度
差分非线性
AD5433
分辨率
相对精度
差分非线性
AD5445
分辨率
相对精度
差分非线性
增益误差
增益误差温度系数1
输出漏电流1
基准输入1
基准输入范围
VREF输入电阻
RFB电阻
输入电容
代码零电平
代码满量程
数字输入/输出1
输入高电压VIH
输入低电压VIL
输出高电压VOH
最小值
典型值 最大值
单位
测试条件
8
±0.25
±0.5
Bits
LSB
LSB
保证单调性
10
±0.5
±1
Bits
LSB
LSB
保证单调性
12
±1
–1/+2
±10
±10
±20
Bits
LSB
LSB
mV
ppm FSR/°C
nA
nA
数据 = 0×0000，TA = 25°C，IOUT1
数据 = 0×0000，T = −40°C至+125°C，IOUT1
±10
10
10
12
12
V
kΩ
kΩ
输入电阻TC = –50 ppm/°C
输入电阻TC = –50 ppm/°C
3
5
6
8
pF
pF
±5
8
8
1.7
0.6
VDD − 1
VDD − 0.5
输出低电压VOL
输入漏电流IIL
输入电容
动态性能1
基准乘法带宽
输出电压建立时间
FS测量精度为±16 mV
FS测量精度为±4 mV
FS测量精度为±1 mV
数字延迟
10%至90%建立时间
数模转换毛刺脉冲
乘法馈通误差
4
0.4
0.4
1
10
10
30
35
80
20
15
2
70
48
V
V
V
V
V
V
µA
pF
MHz
60
70
120
40
30
ns
ns
ns
ns
ns
nV-s
dB
dB
Rev. D | Page 3 of 28
保证单调性
VDD = 4.5 V至5 V，ISOURCE = 200 µA
VDD = 2.5 V至3.6 V，ISOURCE = 200 µA
VDD = 4.5 V至5 V，ISINK = 200 µA
VDD = 2.5 V至3.6 V，ISINK = 200 µA
VREF = ±3.5 V；DAC加载全1
VREF = ±3.5 V，RLOAD = 100 Ω，DAC锁存
交替加载0和1
接口延迟时间
上升和下降时间，VREF = 10 V，RLOAD = 100 Ω
主进位跃迁1 LSB变化，VREF = 0 V
DAC锁存加载全0，VREF = ±3.5 V
参考 = 1 MHz
参考 = 10 MHz
AD5424/AD5433/AD5445
参数
输出电容
IOUT1
最小值
IOUT2
数字馈通
模拟THD
数字THD
50 kHz fOUT
输出噪声频谱密度2
SFDR性能(宽带)
时钟 = 10 MHz
500 kHz fOUT
100 kHz fOUT
50 kHz fOUT
时钟 = 25 MHz
500 kHz fOUT
100 kHz fOUT
50 kHz fOUT
SFDR性能(窄带)
时钟 = 10 MHz
500 kHz fOUT
100 kHz fOUT
50 kHz fOUT
时钟 = 25 MHz
500 kHz fOUT
100 kHz fOUT
50 kHz fOUT
交调失真(IMD)
时钟 = 10 MHz
f1 = 400 kHz, f2 = 500 kHz
f1 = 40 kHz, f2 = 50 kHz
时钟 = 25 MHz
f1 = 400 kHz, f2 = 500 kHz
f1 = 40 kHz, f2 = 50 kHz
电源要求
电源电压范围
IDD
典型值 最大值
单位
测试条件
12
25
22
10
1
pF
pF
pF
pF
nV-s
加载全0
加载全１
加载全0
加载全１
馈通至DAC输出(CS高电平，
交替加载全0和全1)
VREF = 3.5 V p-p，加载全1，f = 100 kHz
时钟 = 10 MHz，VREF = 3.5 V
81
dB
65
25
dB
nV√Hz
55
63
65
dB
dB
dB
50
60
62
dB
dB
dB
1
2
在1 kHz条件下
AD5445, VREF = 3.5 V
AD5445, VREF = 3.5 V
73
80
82
dB
dB
dB
70
75
80
dB
dB
dB
AD5445, VREF = 3.5 V
65
72
dB
dB
51
65
dB
dB
2.5
0.4
电源灵敏度
17
30
25
12
5.5
0.6
5
0.001
V
µA
µA
%/%
通过设计保证，但未经生产测试。
规格利用OP27测得。
Rev. D | Page 4 of 28
TA = 25°C，逻辑输入 = 0 V或VDD
逻辑输入 = 0 V或VDD，T= −40°C至+125°C
∆V DD = ±5%
AD5424/AD5433/AD5445
时序特性
所有输入信号均指定tr = tf = 1 ns(10%至90%的VDD)，并从(VIL + VIH)/2电平开始。VDD = 2.5 V至5.5 V，VREF = 10 V，IOUT2 = 0 V；
Y级温度范围：−40°C至+125°C；所有规格均相对于TMIN至TMAX而言，除非另有说明。
表2.
参数1
t1
t2
t3
t4
t5
t6
t7
t8
t9
VDD = 4.5 V至5.5 V
0
0
10
6
0
5
7
10
20
5
10
单位
ns(最小值)
ns(最小值)
ns(最小值)
ns(最小值)
ns(最小值)
ns(最小值)
ns(最小值)
ns(典型值)
ns(最大值)
ns(典型值)
ns(最大值)
测试条件/注释
R/W至CS建立时间
R/W至CS保持时间
CS 低电平时间(写周期)
数据建立时间
数据保持时间
R/W高电平至CS低电平
CS 最小高电平时间
数据访问时间
总线释放时间
通过设计保证，但未经生产测试。
R/W
CS
DATA
t7
t3
t4
t2
t6
t2
t1
t9
t8
t5
DATA VALID
DATA VALID
图2. 时序图
Rev. D | Page 5 of 28
03160-002
1
VDD = 2.5 V至5.5 V
0
0
10
6
0
5
9
20
40
5
10
AD5424/AD5433/AD5445
绝对最大额定值
除非另有说明，TA = 25°C。
注意，超出上述绝对最大额定值可能会导致器件永久性损
表3.
参数
VDD至GND
VREF、RFB至GND
IOUT1、IOUT2至GND
逻辑输入和输出1
工作温度范围
扩展工业温度范围(Y级)
存储温度范围
结温
16引脚TSSOP θJA热阻
20引脚TSSOP θJA热阻
20引脚LFCSP θJA热阻
引脚温度，焊接(10秒)
IR回流焊峰值温度(低于20秒)
1
额定值
–0.3 V至+7 V
–12 V至+12 V
–0.3 V至+7 V
–0.3 V至VDD + 0.3 V
–40°C至+125°C
–65°C至+150°C
150°C
150°C/W
143°C/W
135°C/W
300°C
235°C
坏。这只是额定最值，不表示在这些条件下或者在任何其
它超出本技术规范操作章节中所示规格的条件下，器件能
够正常工作。长期在绝对最大额定值条件下工作会影响器
件的可靠性。
ESD警告
ESD(静电放电)敏感器件。
带电器件和电路板可能会在没有察觉的情况下放电。
尽管本产品具有专利或专有保护电路，但在遇到高能
量ESD时，器件可能会损坏。因此，应当采取适当的
ESD防范措施，以避免器件性能下降或功能丧失。
DBx、CS和R/W上的过压由内部二极管箝位。
Rev. D | Page 6 of 28
AD5424/AD5433/AD5445
15 VREF
14 VDD
DB7 4
DB6 5
AD5424
(Not to Scale)
GND
DB7
DB6
DB5
DB4
13 R/W
12 CS
11 DB0 (LSB)
DB4 7
10 DB1
DB3 8
9 DB2
03160-004
DB5 6
1
2
3
4
5
AD5424
TOP VIEW
(Not to Scale)
15
14
13
12
11
R/W
CS
NC
NC
NC
DB3 6
DB2 7
DB1 8
DB0 9
NC 10
GND 3
NOTES
1. NC = NO CONNECT.
2. THE EXPOSED PAD MUST BE CONNECTED TO AGND.
图4. AD5424引脚配置(LFCSP)
图3. AD5424引脚配置(TSSOP)
表4. AD5424引脚功能描述
TSSOP
1
2
3
4至11
12
引脚编号
LFCSP
19
20
1
2至9
10至13
14
引脚名称
IOUT1
IOUT2
GND
DB7至DB0
NC
CS
描述
DAC电流输出。
DAC模拟地。此引脚通常应连接到系统的模拟地。
地。
并行数据位7至0。
内部不连接。
片选输入引脚。低电平有效。与R/W一起使用，将并行数据加载到输入锁存器或
从DAC寄存器读取数据。CS上升沿加载数据。
读/写。低电平时，与CS一起使用来加载并行数据。高电平时，
与CS一起使用来回读DAC寄存器的内容。
正电源输入。这些器件可采用2.5 V至5.5 V电源供电。
DAC基准电压输入引脚。
DAC反馈电阻引脚。通过连接到外部放大器输出，
建立DAC的电压输出。
裸露焊盘。裸露焊盘必须连接到AGND。
13
15
R/W
14
15
16
16
17
18
VDD
VREF
RFB
不适用
EPAD
Rev. D | Page 7 of 28
03160-105
16 RFB
IOUT2 2
20
19
18
17
16
IOUT1 1
IOUT2
IOUT1
RFB
VREF
VDD
引脚配置和功能描述
19 VREF
GND 3
18 VDD
DB9 4
17 R/W
DB7 6
AD5433
(Not to Scale)
16 CS
15 NC
14 NC
DB5 8
13 DB0 (LSB)
DB4 9
12 DB1
DB3 10
11 DB2
NC = NO CONNECT
AD5433
TOP VIEW
(Not to Scale)
15
14
13
12
11
R/W
CS
NC
NC
DB0
NOTES
1. NC = NO CONNECT.
2. THE EXPOSED PAD MUST BE CONNECTED TO AGND.
03160-006
DB6 7
1
2
3
4
5
DB5 6
DB4 7
DB3 8
DB2 9
DB1 10
DB8 5
GND
DB9
DB8
DB7
DB6
图5. AD5433引脚配置(TSSOP)
图6. AD5433引脚配置(LFCSP)
表5. AD5433引脚功能描述
TSSOP
1
2
3
4至13
14, 15
16
引脚编号
LFCSP
19
20
1
2至11
12, 13
14
引脚名称
IOUT1
IOUT2
GND
DB9至DB0
NC
CS
描述
DAC电流输出。
DAC模拟地。此引脚通常应连接到系统的模拟地。
地。
并行数据位9至0。
内部不连接。
片选输入引脚。低电平有效。与R/W一起使用，将并行数据加载到输入锁存器或
从DAC寄存器读取数据。CS上升沿加载数据。
读/写。低电平时，与CS一起使用来加载并行数据。
高电平时，与CS一起使用来回读DAC寄存器的内容。
正电源输入。这些器件可采用2.5 V至5.5 V电源供电。
DAC基准电压输入引脚。
DAC反馈电阻引脚。通过连接到外部放大器输出，建立DAC的电压输出。
裸露焊盘。裸露焊盘必须连接到AGND。
17
15
R/W
18
19
20
不适用
16
17
18
VDD
VREF
RFB
EPAD
Rev. D | Page 8 of 28
03160-107
20 RFB
IOUT2 2
20
19
18
17
16
IOUT1 1
IOUT2
IOUT1
RFB
VREF
VDD
AD5424/AD5433/AD5445
VREF
GND 3
18
VDD
DB11 4
17
R/W
DB10 5
AD5445
CS
15
DB0 (LSB)
DB8 7
14
DB1
DB7 8
13
DB2
DB6 9
12
DB3
DB5 10
11
DB4
(Not to Scale)
03160-008
16
DB9 6
GND
DB11
DB10
DB9
DB8
1
2
3
4
5
AD5445
TOP VIEW
(Not to Scale)
15
14
13
12
11
R/W
CS
DB0
DB1
DB2
NOTES
1. THE EXPOSED PAD MUST BE CONNECTED TO AGND.
图7. AD5445引脚配置(TSSOP)
03160-109
RFB
19
20
19
18
17
16
20
IOUT2 2
DB7 6
DB6 7
DB5 8
DB4 9
DB3 10
IOUT1 1
IOUT2
IOUT1
RFB
VREF
VDD
AD5424/AD5433/AD5445
图8. AD5445引脚配置(LFCSP)
表6. AD5445引脚功能描述
TSSOP
1
2
3
4至15
16
引脚编号
LFCSP
19
20
1
2至13
14
引脚名称
IOUT1
IOUT2
GND
DB11至DB0
CS
描述
DAC电流输出。
DAC模拟地。此引脚通常应连接到系统的模拟地。
system.
接地引脚。
并行数据位11至0。
片选输入引脚。低电平有效。与R/W一起使用，将并行数据加载到输入锁存器或
从DAC寄存器读取数据。CS上升沿加载数据。
17
15
R/W
读/写。低电平时，与CS一起使用来加载并行数据。
高电平时，与CS一起使用来回读DAC寄存器的内容。
18
19
20
不适用
16
17
18
VDD
VREF
RFB
EPAD
正电源输入。这些器件可采用2.5 V至5.5 V电源供电。DAC基准电压输入引脚。
DAC反馈电阻引脚。
通过连接到外部放大器输出，建立DAC的电压输出。
裸露焊盘。裸露焊盘必须连接到AGND。
Rev. D | Page 9 of 28
AD5424/AD5433/AD5445
典型工作特性
0.20
0.20
TA = 25°C
VREF = 10V
VDD = 5V
0.10
0.10
0.05
0.05
0
–0.05
0
–0.10
–0.15
–0.15
50
100
150
200
250
CODE
–0.20
03160-010
0
0
50
0.3
0.2
0.1
0.1
0
–0.1
0
–0.1
–0.2
–0.2
–0.3
–0.3
–0.4
–0.4
400
600
800
1000
CODE
–0.5
03160-011
200
0
200
400
600
800
1000
03160-014
DNL (LSB)
0.2
0
TA = 25°C
VREF = 10V
VDD = 5V
0.4
4000
03160-015
0.3
INL (LSB)
250
0.5
TA = 25°C
VREF = 10V
VDD = 5V
0.4
CODE
图13. DNL与代码的关系(10位DAC)
图10. INL与代码的关系(10位DAC)
1.0
1.0
TA = 25°C
VREF = 10V
VDD = 5V
0.8
0.6
0.6
0.4
0.2
0.2
DNL (LSB)
0.4
0
–0.2
0
–0.2
–0.4
–0.4
–0.6
–0.6
–0.8
–0.8
0
500
1000
TA = 25°C
VREF = 10V
VDD = 5V
0.8
1500
2000
2500
3000
3500
CODE
4000
03160-012
INL (LSB)
200
图12. DNL与代码的关系(8位DAC)
0.5
–1.0
150
CODE
图9. INL与代码的关系(8位DAC)
–0.5
100
03160-013
–0.05
–0.10
–0.20
TA = 25°C
VREF = 10V
VDD = 5V
0.15
DNL (LSB)
INL (LSB)
0.15
–1.0
0
500
1000
1500
2000
2500
3000
3500
CODE
图14. DNL与代码的关系(12位DAC)
图11. INL与代码的关系(12位DAC)
Rev. D | Page 10 of 28
AD5424/AD5433/AD5445
0.6
2.0
0.5
1.5
0.4
MAX INL
0.2
TA = 25°C
VDD = 5V
0.1
MAX DNL
0
–0.5
0
MIN INL
–1.0
–0.1
MIN DNL
MIN INL
6
7 5
8
9
10
REFERENCE VOLTAGE
–2.0
0.5
0.7
0.8
0.9
1.0
1.1
1.2
1.3
1.4
1.5
2.0
1.5
VBIAS (V)
图15. INL与基准电压的关系，AD5445
图18. 线性度与IOUT 2上VBIAS 电压的关系，AD5445
4
–0.40
TA = 25°C
VDD = 5V
–0.45
TA = 25°C
VREF = 2.5V
VDD = 3V
3
2
MAX DNL
MAX INL
1
–0.50
0
LSB
DNL (LSB)
0.6
03160-019
4
03160-020
3
03160-016
2
03160-021
–1.5
–0.2
–0.3
0.5
LSB
INL (LSB)
0.3
TA = 25°C
VREF = 0V
VDD = 3V
MAX INL
1.0
–0.55
–1
–2
–0.60
MIN DNL
MIN DNL
MIN INL
–3
–0.65
–4
2
3
4
6
7 5
8
9
10
REFERENCE VOLTAGE
–5
03160-017
–0.70
0
0.5
4
0.4
0.3
VDD = 5V
VOLTAGE (mV)
0
VDD = 2.5V
–1
1.0
1.2
1.4
1.6
1.8
TA = 25°C
VREF = 0V
VDD = 3V AND 5V
GAIN ERROR
0.1
0
–0.1
OFFSET ERROR
–0.2
–2
–0.3
VREF = 10V
–40
–20
–0.4
0
20
40
60
80
TEMPERATURE (°C)
100
120
140
03160-018
ERROR (mV)
1
–5
–60
0.8
0.2
2
–4
0.6
图19. 线性度与IOUT 2上VBIAS 电压的关系，AD5445
5
–3
0.4
VBIAS (V)
图16. DNL与基准电压的关系，AD5445
3
0.2
–0.5
0.5
0.6
0.7
0.8
0.9
1.0
1.1
1.2
1.3
1.4
VBIAS (V)
图20. 增益和失调误差与IOUT 2上VBIAS 电压的关系
图17. 增益误差与温度的关系
Rev. D | Page 11 of 28
AD5424/AD5433/AD5445
0.5
8
0.4
7
0.3
6
GAIN ERROR
0.1
0
–0.1
OFFSET ERROR
–0.2
VDD = 5V
4
3
2
TA = 25°C
VREF = 2.5V
VDD = 3V AND 5V
0
0.2
0.4
0.6
0.8
1.0
1.2
1.4
1.6
1.8
2.0
VBIAS (V)
0
2
VDD = 2.5V
0
0.5
1.0
1.5
2.0
2.5
3.0
3.5
4.0
4.5
5.0
VOLTAGE (V)
图21. 增益和失调误差与IOUT 2上VBIAS 电压的关系
3
VDD = 3V
1
03160-022
–0.4
03160-025
–0.3
–0.5
5
CURRENT (mA)
VOLTAGE (mV)
0.2
图24. 电源电流与逻辑输入电压的关系(驱动DB0至DB11，
所有其他数字输入无电源)
1.6
TA = 25°C
VREF = 0V
VDD = 5V
MAX INL
1.4
1.2
IOUT1 VDD 5V
1.0
IOUT LEAKAGE (nA)
MAX DNL
0
–1
0.6
0.4
–2
0.2
MIN INL
1.0
1.5
2.0
2.5
VBIAS (V)
0
–40
–20
60
80
100
120
0.50
TA = 25°C
VREF = 2.5V
VDD = 5V
0.45
0.40
MAX DNL
2
VDD = 5V
0.35
CURRENT ( A)
1
0
MAX INL
–1
MIN DNL
–2
ALL 0s
0.30
ALL 1s
0.25
0.20
VDD = 2.5V
0.15
–3
MIN INL
ALL 1s
ALL 0s
0.10
–4
0.05
1.0
1.5
VBIAS (V)
2.0
03160-024
LSB
40
图25. IOUT 1漏电流与温度的关系
4
–5
0.5
20
TEMPERATURE (°C)
图22. 线性度与IOUT 2上VBIAS 电压的关系，AD5445
3
0
03160-026
MIN DNL
03160-023
–3
0.5
IOUT1 VDD 3V
0.8
图23. 线性度与IOUT 2上VBIAS 电压的关系，AD5445
0
–60
–40
–20
0
20
40
60
80
100
TEMPERATURE (°C)
图26. 电源电流与温度的关系
Rev. D | Page 12 of 28
120
140
03160-027
LSB
1
AD5424/AD5433/AD5445
3
TA = 25°C
LOADING ZS TO FS
TA = 25°C
VDD = 5V
AD5445
VDD = 5V
0
8
GAIN (dB)
6
–3
VDD = 3V
4
–6
VDD = 2.5V
2
1
10
100
1k
10k
100k
1M
10M
100M
FREQUENCY (Hz)
–9
10k
03160-028
0
0.045
ALL ON
DB11
DB10
DB9
DB8
DB7
DB6
DB5
DB4
DB3
DB2
DB1
DB0
10
100
1k
0x7FF TO 0x800
OUTPUT VOLTAGE (V)
TA = 25°C
VDD = 5V
VREF = ±3.5V
INPUT
CCOMP = 1.8pF
AD8038 AMPLIFIER
AD5445 DAC
10k
100k
1M
10M
100M
0.030
0.025
VDD = 3V
0.020
0.015
0x800 TO 0x7FF
0.010
VDD = 3V
0.005
0
–0.005
–0.010
VDD = 5V
0
20
40
60
80
100
120
140
160
180
200
TIME (ns)
图31. 半量程转换，VREF = 0 V
图28. 基准乘法带宽与频率和代码的关系
–1.68
0.2
0
VDD = 5V
OUTPUT VOLTAGE (V)
–1.70
–0.2
–0.4
TA = 25°C
VDD = 5V
VREF = ±3.5V
CCOMP = 1.8pF
AD8038 AMPLIFIER
AD5445 DAC
1
10
100
–1.71
–1.72
VDD = 3V
–1.73
VDD = 5V
–1.74
VDD = 3V
–1.75
–1.76
0x800 TO 0x7FF
1k
10k
100k
1M
FREQUENCY (Hz)
10M
100M
03160-030
–0.6
TA = 25°C
VREF = 3.5V
AD8038 AMPLIFIER
CCOMP = 1.8pF
0x7FF TO 0x800
–1.69
GAIN (dB)
100M
TA = 25°C
VREF = 0V
AD8038 AMPLIFIER
CCOMP = 1.8pF
VDD = 5V
0.035
FREQUENCY (Hz)
–0.8
10M
0.040
ALL OFF
1
1M
图30. 基准乘法带宽与频率和补偿电容的关系
03160-029
GAIN (dB)
TA = 25°C
LOADING
ZS TO FS
100k
FREQUENCY (Hz)
图27. 电源电流与更新速率的关系
6
0
–6
–12
–18
–24
–30
–36
–42
–48
–54
–60
–66
–72
–78
–84
–90
–96
–102
VREF = ±2V, AD8038 CC 1.47pF
VREF = ±2V, AD8038 CC 1pF
VREF = ±0.15V, AD8038 CC 1pF
VREF = ±0.15V, AD8038 CC 1.47pF
VREF = ±3.51V, AD8038 CC 1.8pF
–1.77
0
20
40
60
80
100
120
140
160
TIME (ns)
图32. 半量程转换，VREF = 3.5 V
图29. 基准乘法带宽—加载全1
Rev. D | Page 13 of 28
180
200
03160-033
IDD (mA)
10
03160-031
12
03160-032
14
AD5424/AD5433/AD5445
1.8
100
TA = 25°C
MCLK = 1MHz
1.6
80
VIH
1.2
1.0
SFDR (dB)
VIL
0.8
MCLK = 200kHz
60
MCLK = 0.5MHz
40
0.6
TA = 25°C
VREF = 3.5V
AD8038 AMPLIFIER
AD5445
20
0.2
3.0
3.5
4.0
VOLTAGE (V)
4.5
5.0
5.5
0
03160-062
0
2.5
0
20
40
120
140
160
180
200
90
TA = 25°C
VDD = 3V
AMP = AD8038
0
80
MCLK = 5MHz
70
–20
MCLK = 10MHz
60
SFDR (dB)
–40
–60
50
MCLK = 25MHz
40
30
FULL SCALE
–80
20
ZERO SCALE
–100
TA = 25°C
VREF = 3.5V
AD8038 AMPLIFIER
AD5445
10
10
100
1k
10k
100k
1M
10M
FREQUENCY (Hz)
03160-034
0
1
0
100
200
300
400
500
600
700
800
900
1000
03160-037
PSRR (dB)
100
图36. 宽带SFDR与fOUT 频率的关系
20
12
fOUT (kHz)
图37. 宽带SFDR与fOUT 频率的关系
图34. 电源抑制比与频率的关系
0
–60
TA = 25°C
VDD = 3V
VREF = 3.5V p-p
–65
TA = 25°C
VDD = 5V
AMP = AD8038
AD5445
65k CODES
–10
–20
–30
SFDR (dB)
–70
–75
–40
–50
–60
–80
–70
–85
–90
–80
–90
1
10
100
1k
10k
FREQUENCY (Hz)
100k
1M
03160-035
THD + N (dB)
80
fOUT (kHz)
图33. 阈值电压与电源电压的关系
–120
60
03160-036
0.4
03160-038
THRESHOLD VOLTAGE (V)
1.4
0
2
4
6
8
10
FREQUENCY (MHz)
图38. 宽带SFDR，fOUT = 100 kHz，时钟 = 25 MHz
图35. THD和噪声与频率的关系
Rev. D | Page 14 of 28
AD5424/AD5433/AD5445
0
20
TA = 25°C
VDD = 5V
AMP = AD8038
AD5445
65k CODES
–10
–20
0
–20
–40
SFDR (dB)
SFDR (dB)
–30
TA = 25°C
VDD = 3V
AMP = AD8038
AD5445
65k CODES
–50
–60
–40
–60
–70
–80
–80
0
0.5
1.0
1.5
2.0
2.5
3.0
3.5
4.0
4.5
5.0
FREQUENCY (MHz)
–120
50
03160-039
90
100
110
120
130
140
150
0
TA = 25°C
VDD = 5V
AMP = AD8038
AD5445
65k CODES
–10
–20
TA = 25°C
VDD = 3V
AMP = AD8038
AD5445
65k CODES
–10
–20
–30
–30
–40
–40
(dB)
–50
–50
–60
–60
–70
–70
–80
–80
–90
0.5
1.0
1.5
2.0
2.5
3.0
3.5
4.0
4.5
5.0
FREQUENCY (MHz)
–100
200
03160-040
0
250
300
350
400
450
500
550
600
650
700
FREQUENCY (kHz)
图40. 宽带SFDR，fOUT = 50 kHz，时钟 = 10 MHz
03160-043
SFDR (dB)
80
图42. 窄带SFDR，fOUT = 100 kHz，MCLK = 25 MHz
0
图43. 窄带IMD，fOUT = 400 kHz、500 kHz，时钟 = 10 MHz
0
0
TA = 25°C
VDD = 3V
AMP = AD8038
AD5445
65k CODES
–10
–20
–30
TA = 25°C
VDD = 3V
AMP = AD8038
AD5445
65k CODES
–10
–20
–30
–40
(dB)
–40
–50
–50
–60
–60
–70
–70
–80
–80
–90
–90
–100
250
300
350
400
450
500
550
600
650
700
750
FREQUENCY (kHz)
03160-041
SFDR (dB)
70
FREQUENCY (kHz)
图39. 宽带SFDR，fOUT = 500 kHz，时钟 = 10 MHz
–90
60
–100
图41. 窄带频谱响应，fOUT = 500 kHz，时钟 = 25 MHz
70
75
80
85
90
95
100
105
110
115
120
FREQUENCY (kHz)
图44. 窄带IMD，fOUT = 90 kHz、100 kHz，时钟 = 10 MHz
Rev. D | Page 15 of 28
03160-044
–100
03160-042
–100
–90
AD5424/AD5433/AD5445
0
0
TA = 25°C
VDD = 5V
AMP = AD8038
AD5445
65k CODES
–10
–20
–30
–20
–30
–40
(dB)
–50
–60
–50
–60
MCLK 10MHz
VDD 5V
–70
–70
–80
–80
–90
–100
20
25
30
35
40
45
50
55
60
65
70
FREQUENCY (kHz)
03160-045
–90
–100
0
TA = 25°C
VDD = 5V
AMP = AD8038
AD5445
65k CODES
–20
–30
–50
–60
–70
–80
–90
50
100
150
200
250
300
350
400
FREQUENCY (kHz)
03160-046
(dB)
–40
0
20
40
60
80
100
120
140
160
180
200
FREQUENCY (kHz)
图47. 宽带IMD，fOUT = 60 kHz、50 kHz，时钟 = 10 MHz
图45. 窄带IMD，fOUT = 40 kHz、50 kHz，时钟 = 10 MHz
–10
0
图46. 宽带IMD，fOUT = 90 kHz、100 kHz，时钟 = 25 MHz
Rev. D | Page 16 of 28
03160-047
(dB)
–40
–100
TA = 25°C
VDD = 5V
AMP = AD8038
AD5445
65k CODES
–10
AD5424/AD5433/AD5445
术语
相对精度
数字馈通
相对精度或端点非线性度是指DAC输出与通过DAC端点的
当该器件未被选中时，器件数字输入端上的高频逻辑活动
传递函数直线之间的最大偏差。在调整零电平和满量程后
可以通过器件进行容性耦合，以此表现为IOUT引脚以及进
测量，通常以LSB表示，或以满量程读数的百分比表示。
入后续电路的噪声。这种噪声就是数字馈通。
差分非线性
乘法馈通误差
差分非线性是指任意两个相邻编码之间所测得变化值与理
这是由向DAC中载入全0时从DAC基准输入以容性方式馈
想的1 LSB变化值之间的差异。工作温度范围内最大–1 LSB
通到DAC IOUT1引脚而引起的误差。
的额定差分非线性可确保单调性。
总谐波失真(THD)
增益误差
DAC由交流基准源驱动。THD表示DAC输出的谐波均方根
增益误差或满量程误差衡量理想DAC和实际器件之间的输
和与基波的比值。通常仅包括低阶谐波，如二阶至五阶。
出误差。对于这些DAC而言，理想的最大输出是VREF − 1 LSB。
THD = 20 log
DAC的增益误差可通过外部电阻调节为0。
输出漏电流
输出漏电流表示当DAC梯形开关关闭时，流经它们的电
流。对于I OUT 1引脚而言，可通过DAC加载全0然后测量
IOUT1的电流，测得输出漏电流值。当DAC加载全1时，流
过IOUT2的电流最小。
(V2 2 + V3 2 +V4 2 + V5 2 )
V1
数字交调失真
二阶交调失真(IMD)衡量DAC以数字方式产生的fa和fb音，
以及2fa – fb与2fb – fa的二阶积。
无杂散动态范围(SFDR)
SFDR指DAC的可用动态范围，超出此范围，杂散噪声就
输出电容
会干扰基波信号或使其失真。它用基波与DC至全奈奎斯
IOUT1或IOUT2至AGND的电容。
特带宽(DAC采样速率的一半或fS/2)范围内的最大谐波或非
输出电流建立时间
谐波相关杂散的幅值之差来衡量。窄带SFDR衡量任意窗口
输出电流建立时间是指对于满量程输入变化，输出稳定在
范围内的SFDR，本例中为基波的50%。数字SFDR衡量信
指定电平所需的时间。对于这些器件而言，额定值为100 Ω
号为数字生成的正弦波时，DAC的可用动态范围。
电阻接地。
该建立时间包括从CS上升沿到满量程输出电荷的数字延迟。
数模转换毛刺脉冲
表示当输入改变状态时，电荷从数字输入注入到模拟输出
的量。数模转换毛刺脉冲通常规定为毛刺的面积，用pA-s
或nV-s表示，具体取决于毛刺是作为电流信号还是作为电
压信号来测量的。
Rev. D | Page 17 of 28
AD5424/AD5433/AD5445
工作原理
AD5424、AD5433和AD5445是8/10/12位电流输出型DAC，
其中D为载入DAC数字字的小数表示，而n为DAC分辨率。
由标准反相R-2R梯形配置组成。图48给出了8位AD5424的
D = 0至255(8位AD5424)
简化示意图。匹配反馈电阻RFB的值为R。R典型值为10 kΩ
= 0至1023(10位AD5433)
(最小值8 kΩ和最大值12 kΩ)。若IOUT1和IOUT2保持相同的电
位，则无论数字输入代码是多少，每个梯形引脚上均有持
续电流流过，从而VREF上的输入电阻始终具有恒定的额定
= 0至4095(12位AD5445)
请注意，输出电压极性与直流基准电压的VREF极性相反。
值R。DAC输出(IOUT)取决于代码，产生不同的电阻值和电
这些DAC设计为在正/负基准电压下工作。VDD电源引脚仅
容值。选择外部放大器时，需考虑DAC在放大器反相输入
用于内部数字逻辑，以驱动DAC开关的通断状态。
节点上产生的阻抗变化。
这 些 DAC还 设 计 用 于 接 受 交 流 基 准 输 入 信 号 ， 范 围 为
R
–10 V至+10 V。
R
2R
2R
2R
2R
S1
S2
S3
S8
使用固定10 V基准电压源时，图49所示电路具有单极性0 V
2R
R
IOUT2
DAC DATA LATCHES
AND DRIVERS
至–10 V输出电压摆幅。当VIN为交流信号时，电路执行二象
RFBA
IOUT1
限乘法。
03160-048
R
VREF
表7列出单极性工作模式下的数字代码和期望输出电压之
间的关系(AD5424，8位器件)。
图48. 简化梯形图
可访问DAC的VREF、RFB、IOUT1和IOUT2引脚，使器件功能特
表7. 单极性代码表
别丰富，并允许配置为多种不同的工作模式，如单极性输
数字输入
1111 1111
1000 0000
0000 0001
0000 0000
出模式、四象限乘法双极性模式或单电源工作模式等。请
注意，匹配的开关与内部RFB反馈电阻串联。如果用户尝试
测量RFB，必须为VDD供电，确保连续性。
模拟输出(V)
–VREF (255/256)
–VREF (128/256) = –VREF/2
VREF (1/256)
VREF (0/256) = 0
电路工作原理
VDD
单极性模式
R2
只需一个运算放大器，即可轻松配置这些器件来提供二象
RFB
VDD
限乘法操作或单极性输出电压摆幅，如图49所示。
当输出放大器以单极性模式连接时，输出电压可由下式
VREF
R1
VREF
AD5424/
AD5433/
AD5445
R/W
得出：
CS
C1
IOUT1
A1
IOUT2
VOUT =
0 TO –VREF
GND
AGND
NOTES:
1. R1 AND R2 USED ONLY IF GAIN ADJUSTMENT IS REQUIRED.
2. C1 PHASE COMPENSATION (1pF TO 2pF) MAY BE REQUIRED
IF A1 IS A HIGH SPEED AMPLIFIER.
图49. 单极性工作原理
Rev. D | Page 18 of 28
03160-049
DATA
INPUTS
AD5424/AD5433/AD5445
R3
20kΩ
R2
VDD
VREF
AD5424/
AD5433/
AD5445
R/W CS
DATA
INPUTS
RFB
C1
IOUT1
R4
10kΩ
A1
IOUT2
A2
VOUT = –VREF TO +VREF
GND
AGND
NOTES:
1. R1 AND R2 ARE USED ONLY IF GAIN ADJUSTMENT IS REQUIRED.
ADJUST R1 FOR VOUT = 0V WITH CODE 10000000 LOADED TO DAC.
2. MATCHING AND TRACKING IS ESSENTIAL FOR RESISTOR PAIRS R3 AND R4.
3. C1 PHASE COMPENSATION (1pF TO 2pF) MAY BE REQUIRED IF A1/A2 IS
A HIGH SPEED AMPLIFIER.
03160-050
VDD
R1
VREF
±10V
R5
20kΩ
图50. 双极性运算(四象限)
双极性操作
稳定性
在某些应用中，可能需要产生全四象限乘法功能，或双极
对于电流转电压配置，DAC的IOUT和运算放大器的反相节
性输出摆幅。通过使用另一个外部放大器和一些外部电阻
点必须尽可能彼此靠近连接，且必须采用合适的PCB布局
便可轻松实现，如图50所示。在该电路中，第二个放大器
技术。因为每个代码变化对应于一个阶跃函数，所以如果
A2提供的增益为2。利用基准电压提供的偏置电压使外部
运算放大器的GBP有限且反相节点处存在过大的寄生电
放大器偏置，便可实现全四象限乘法操作。此电路的传递
容，则会出现增益峰值。该寄生电容在开环响应中引入一
函数显示，当输入数据(D)从代码零(VOUT = − VREF)递增至中
个极点，它可能会在闭环应用中引起响铃振荡或不稳定。
间电平(VOUT = 0 V)，再递增至满量程(VOUT = +VREF)时，就
会产生正负输出电压。
可选的补偿电容C1能够与RFB并联增加稳定性，如图49和
图50所示。C1值过小可能会在输出端产生响铃振动，而过
VOUT = (V REF × D / 2 n −1 ) − V REF
大则可能会对建立时间带来不利影响。必须凭经验选择
其中D为载入DAC数字字的小数表示，而n为DAC分辨率。
C1，但通常1 pF至2 pF就足以补偿。
D = 0至255(8位AD5424)
= 0至1023(10位AD5433)
= 0至4095(12位AD5445)
当VIN为交流信号时，电路执行四象限乘法。
表8列出双极性工作模式下的数字代码和期望输出电压之
间的关系(AD5424，8位器件)。
表8. 双极性代码表
数字输入
1111 1111
1000 0000
0000 0001
0000 0000
模拟输出(V)
+VREF (127/128)
0
–VREF (127/128)
–VREF (128/128)
Rev. D | Page 19 of 28
AD5424/AD5433/AD5445
单电源应用
-
VDD
R1
R2
电流模式工作原理
图51中的电流模式电路是采用2.5 V至5 V单电源供电的典
型电路。I OUT 2(因此I OUT 1)正偏，偏置量为施加于V BIAS 的
RFB
VIN
IOUT1
DAC
IOUT2
量。此配置下的输出电压可通过以下公式计算：
VDD
A1
VREF
VOUT
VOUT = [D × (RFB/RDAC) × (VBIAS − VIN)] + VBIAS
NOTES:
1. ADDITIONAL PINS OMITTED FOR CLARITY
2. C1 PHASE COMPENSATION (1pF TO 2pF) MAY BE REQUIRED
IF A1 IS A HIGH SPEED AMPLIFIER.
由于D在0到255 (AD5424)、0到1023 (AD5433)或0到4095
(AD5445)范围内变化，因此输出电压也在下式范围内变化：
VOUT = VBIAS to VOUT = 2VBIAS − VIN
03160-052
GND
图52. 单电源电压切换模式工作原理
必须注意，由于DAC梯形开关不再具有相同的源极至漏极
VBIAS应当为低阻抗源，可在IOUT2引脚端正确输出所有吸电
流和源电流的变化。
驱动电压，因此VIN只能接受低电压。这就导致各开关的导
通电阻不同，从而降低DAC的线性度。参见图18至图23。
此外，V IN不能超过负电压以下0.3 V，否则内部二极管将
VDD
导通，超过器件的最大额定值。在这类应用中，DAC将失
VDD
VIN
VREF
DAC
RFB
C1
IOUT1
IOUT2
去全部范围的乘法功能。
A1
正输出电压
VOUT
GND
请注意，输出电压极性与直流基准电压的VREF极性相反。
为了获得正电压输出，由于存在电阻容差误差，与通过反
相放大器的输出反转相比，向DAC输入施加负基准电压的
方式更好。为了生成负基准电压，运算放大器可以对基准
VBIAS
电压进行电平转换，使基准的VOUT引脚虚拟接地，且基准
03160-051
的GND引脚为–2.5 V，如图53所示。
VDD = 5V
图51. 单电源电流模式工作原理
ADR03
VOUT VIN
必须注意，由于DAC梯形开关不再具有相同的源极至漏极
驱动电压，因此VIN只能接受低电压。这就导致各开关的导
GND
+5V
通电阻不同，从而降低DAC的线性度。
VDD
–2.5V
电压开关模式工作原理
图52显示这些DAC在电压开关模式下的工作原理。基准电
–5V
压VIN施加于IOUT1引脚，IOUT2连接至AGND，且VREF引脚
提供输出电压。在该配置中，正基准电压产生正输出电
压，使单电源工作成为可能。DAC输出电压具有恒定阻抗
(DAC梯形电阻)，因此需要使用运算放大器缓冲输出电
压。基准输入不再具有恒定输入阻抗，而是随代码而变
化。因此，应当采用低阻抗源驱动电压输入。
Rev. D | Page 20 of 28
C1
RFB
IOUT1
VREF
IOUT2
VOUT = 0V TO +2.5V
GND
NOTES:
1ADDITIONAL PINS OMITTED FOR CLARITY.
2C1 PHASE COMPENSATION (1pF TO 2pF) MAY BE REQUIRED,
IF A1 IS A HIGH SPEED AMPLIFIER.
图53. 以最少器件数实现正电压输出
03160-053
NOTES:
1. ADDITIONAL PINS OMITTED FOR CLARITY
2. C1 PHASE COMPENSATION (1pF TO 2pF) MAY BE REQUIRED
IF A1 IS A HIGH SPEED AMPLIFIER.
AD5424/AD5433/AD5445
提高增益
随着D降低，输出电压升高。对于小数值的D，重要的是
在要求输出电压大于VIN的应用中，可使用一个额外的外部
确保放大器不出现饱和，同时达到要求的精度。
放大器来提高增益，也可通过单级配置实现。应考虑DAC
例如，图55电路中采用二进制代码0x10 (00010000)驱动的8
薄膜电阻温度系数的影响。仅将一个电阻与RFB电阻串联会
导致温度系数失配，造成更大的增益温度系数误差。图54
中的电路是增加电路增益所推荐的方法。R1、R2和R3应具
有相似的温度系数，但无需与DAC的温度系数相匹配。在
要求增益大于1的电路中，推荐使用这种方法。
位DAC(即十进制的16)应当使输出电压为16 x VIN。不过，
如果DAC线性度额定值为±0.5 LSB，则D事实上可以在15.5/256
到16.5/256的范围内具有任意的权重，因此可能的输出电
压范围为15.5 VIN到16.5 VIN—误差为3%，哪怕DAC本身的
最大误差为0.2%。
VDD
VDD
VIN
VREF
8-/10-/12-BIT
DAC
RFB
IOUT1
VOUT
IOUT2
R2
NOTES:
1. ADDITIONAL PINS OMITTED FOR CLARITY
2. C1 PHASE COMPENSATION (1pF TO 2pF) MAY BE
REQUIRED IF A1 IS A HIGH SPEED AMPLIFIER.
VREF
IOUT2
R3
GND
VDD
IOUT1
GND
GAIN =
R1 =
R2 + R3
R2
R2R3
R2 + R3
VOUT
NOTE:
ADDITIONAL PINS OMITTED FOR CLARITY
图54. 提高电流输出DAC的增益
DAC用作分压器或可编程增益器件
03160-055
VIN
R1
C1
RFB
03160-054
VDD
图55. 电流导引DAC用作分压器或可编程增益器件
电流导引DAC非常灵活，因此可用于许多不同的应用。如
在分压器电路中，DAC漏电流也是一个潜在的误差源。必
果这类DAC作为运算放大器的反馈器件连接，且RFB用作输
须使用来自运算放大器并流经DAC，且方向相反的电流抵
入电阻，如图55所示，则输出电压与数字输入小数D成
消漏电流。由于输入VREF引脚的电流仅有小数D部分被路
反比。
由至IOUT1引脚，输出电压必须根据下式而改变：
若D = 1 − 2−n，则输出电压为：
VOUT = –VIN/D = –VIN/(1 − 2 )
–n
DAC漏电流导致的输出误差电压 = (漏电流 x R)/D
其中R表示VREF引脚的DAC电阻。
对于10 nA的DAC漏电流有：R = 10 kΩ，并且增益(即1/D)
为16，误差电压为1.6 mV。
Rev. D | Page 21 of 28
AD5424/AD5433/AD5445
表9. 适用的ADI精密基准电压源
产品型号
ADR01
ADR01
ADR02
ADR02
ADR03
ADR03
ADR06
ADR06
ADR431
ADR435
ADR391
ADR395
输出电压(V)
10
10
5
5
2.5
2.5
3
3
2.5
5
2.5
5
初始容差(%)
0.05
0.05
0.06
0.06
0.10
0.10
0.10
0.10
0.04
0.04
0.16
0.10
温度漂移(ppm/°C)
3
9
3
9
3
9
3
9
3
3
9
9
ISS (mA)
1
1
1
1
1
1
1
1
0.8
0.8
0.12
0.12
输出噪声(µV p-p)
20
20
10
10
6
6
10
10
3.5
8
5
8
封装
SOIC-8
TSOT-23, SC70
SOIC-8
TSOT-23, SC70
SOIC-8
TSOT-23, SC70
SOIC-8
TSOT-23, SC70
SOIC-8
SOIC-8
TSOT-23
TSOT-23
表10. 适用的ADI精密运算放大器
产品型号
OP97
OP1177
AD8551
AD8603
AD8628
电源电压(V)
±2至±20
±2.5至±15
2.7至5
1.8至6
2.7至6
VOS(最大值)(µV)
25
60
5
50
5
IB最大值(nA)
0.1
2
0.05
0.001
0.1
0.1 Hz至10 Hz
噪声(μV p-p)
0.5
0.4
1
2.3
0.5
电源电流(µA)
600
500
975
50
850
封装
SOIC-8
MSOP, SOIC-8
MSOP, SOIC-8
TSOT
TSOT, SOIC-8
表11. 适用的ADI高速运算放大器
产品型号
AD8065
AD8021
AD8038
AD9631
电源电压(V)
5至24
±2.5至±12
3至12
±3至±6
ACL时带宽(MHz)
145
490
350
320
VOS(最大值)(µV)
1500
1000
3000
10000
压摆率(V/µs)
180
120
425
1300
IB最大值(nA)
6000
10500
750
7000
封装
SOIC-8, SOT-23, MSOP
SOIC-8, MSOP
SOIC-8, SC70-5
SOIC-8
基准电压源选择
放大器选择
选择与AD5424/AD5433/AD5445系列电流输出DAC一起使
电流导引模式的基本要求是放大器具有低输入偏置电流和
用的基准电压源时，要注意基准电压源的输出电压和温度
低输入失调电压。运算放大器的输入失调电压要乘以电路
系数规格。该参数不仅影响满量程误差，还可影响线性度
的可变增益(由于存在DAC的代码相关输出电阻)。由于放
(INL和DNL)性能。基准电压源温度系数必须与系统精度规
大器的输入电压出现失调，因而两个相邻数字小数之间的
格一致。例如，8位系统要求在0°C至50°C温度范围内将整
噪声增益变化会使输出电压产生步进变化。此输出电压变
体规格保持在1 LSB以内，表示随温度变化的最大系统漂移
化与两个代码间所需的输出变化相叠加，引起差分线性误
必须低于78 ppm/°C。
差；如果该误差足够大，可能会导致DAC非单调。一般而
一个在同样温度范围内整体规格低于2 LSB的12位系统则要
求最大漂移为10 ppm/°C。通过选择具有低输出温度系数的
言，为了确保沿各代码步进时保持单调性，输入失调电压
应小于1/4 LSB。
精密基准电压源，可将此误差源降到最低。表9列出了ADI
运算放大器的输入偏置电流也会在电压输出上产生失调，
公司可用的某些基准值，适合与此范围的电流输出DAC一
其原因是偏置电流会流经反馈电阻RFB。大多数运算放大器
起使用。
的输入偏置电流都足够低，以防止12位应用中的误差过大。
运算放大器的共模抑制对电压切换电路很重要，因为其会
在电路的电压输出端产生代码相关误差。大多数运算放大
器在8/10/12位分辨率下都有适当的共模抑制能力。
Rev. D | Page 22 of 28
AD5424/AD5433/AD5445
如果DAC开关由真正的宽带低阻抗信号源(VIN和AGND)驱
8xC51与AD5424/AD5433/AD5445接口
动，就会迅速建立。因此，电压开关DAC电路的压摆率和
图57显示AD5424/AD5433/AD5445与8xC51系列DSP的接
建立时间主要由输出运算放大器决定。若要获得此配置中
口。为了便于外部数据存储器访问，应使能地址锁存器使
的最小建立时间，重点是将DAC的VREF节点(此应用中为电
能(ALE)模式。在访问外部存储器期间，地址的低位字节
压输出节点)的电容降至最低。这可通过使用低输入电容缓
通过此输出脉冲锁存。AD0至AD7是复用低阶地址和数据
冲放大器和精心的电路板设计来实现。
总线，发出1时需要很强的内部上拉电阻。在访问外部存
大部分单电源电路都将接地作为模拟信号范围的一部分，
这便要求使用一个能够处理轨到轨信号的放大器。ADI提
供大量的单电源放大器。
储器期间，A8至A15是高阶地址字节。这些端口是开漏
型，因而发出1时也需要很强的内部上拉电阻。
A8 TO A15
ADDRESS BUS
并行接口
AD5445。利用控制线CS和R/W，可以写入或读取DAC寄
ADDRESS
DECODER
存器。拉低CS和R/W时，发生写事件，数据线上的数据填
入移位寄存器，CS上升沿锁存数据，并将锁存的数据字传
R/W
AD0 TO AD7
DATA BUS
*ADDITIONAL PINS OMITTED FOR CLARITY
DAC寄存器加载，返回输入寄存器，输出到数据线上，控
图57. 8xC51与AD5424/AD5433/AD5445接口
制器可回读以用于验证或诊断目的。
ADSP-BF5xx与AD5424/AD5433/AD5445接口
微处理器接口
图58显示AD5424/AD5433/AD5445与ADSP-BF5xx系列DSP
ADSP-21xx与AD5424/AD5433/AD5445接口
图56显示AD5424/AD5433/AD5445与用作存储器映射器件
的 ADSP-21xx系 列 DSP接 口 。 根 据 DSP的 时 钟 速 度 ，
AD5424/AD5433/AD5445与ADSP-21xx的接口可能需要一个
等待状态。该等待状态可通过ADSP-21xx的数据存储器等
待状态控制寄存器设置(详情参见ADSP-21xx系列的用户
手册)。
的典型接口。处理器的异步存储器写周期驱动DAC的数字
输入。AMSx线实际上是四条存储器选择线。内部ADDR线
解码为AMS3-0，然后这些线路作为片选插入。接口的其余
部分是标准的握手操作。
ADDR1 TO
ADRR19
AD5424/
AD5433/
AD5445*
ADSP-BF5xx
ADDRESS BUS
AMSx
AD5424/
AD5433/
AD5445*
ADSP-21xx*
ADDRESS
DECODER
ADDRESS BUS
ADDRESS
DECODER
CS
AWE
R/W
CS
WR
DB0 TO DB11
R/W
DATA 0 TO
DATA 23
DB0 TO DB11
DATA BUS
*ADDITIONAL PINS OMITTED FOR CLARITY
DATA BUS
*ADDITIONAL PINS OMITTED FOR CLARITY
图58. ADSP-BF5xx与AD5424/AD5433/AD5445接口
03160-056
DATA 0 TO
DATA 23
图56. ADSP-21xx与AD5424/AD5433/AD5445接口
Rev. D | Page 23 of 28
03160-057
ADDR0 TO
ADRR13
DMS
DB0 TO DB11
8-BIT
LATCH
ALE
须包含CS的下降沿和上升沿，确保数据载入DAC寄存器，
R/W为高电平而CS为低电平时，发生读事件。新数据从
CS
WR
输到DAC寄存器。DAC锁存器不是透明的，因此写序列必
且其模拟等效内容反映在DAC输出端。
AD5424/
AD5433/
AD5445*
8051*
03160-063
数 据 以 8/10/12位 并 行 字 格 式 载 入 AD5424/AD5433/
AD5424/AD5433/AD5445
PCB布局和电源去耦
在任何注重精度的电路中，精心考虑电源和接地回路布局
时钟等快速开关信号应利用数字地屏蔽起来，以免向电路
都有助于确保达到规定的性能。AD5424/AD5433/AD5445
板上的其它器件辐射噪声，并且绝不应靠近基准输入。
的印制电路板应采用模拟部分与数字部分分离设计，并限
避免数字信号与模拟信号交叠。电路板相对两侧上的走线
制在某些电路板区域内。如果DAC所在系统中有多个器件
应当彼此垂直，这样做有助于减小电路板上的馈通效应。
要求AGND至DGND连接，则只能在一个点上进行连接。
微带线技术是目前的最佳选择，但这种技术对于双面电路
星形接地点应尽可能靠近器件。
板未必总是可行。采用这种技术时，电路板的元件侧专用
这些DAC应具有足够大的电源旁路电容10 µF，与电源上的
于接地层，而信号走线则布设在焊接侧。
0.1 µF电容并联，并且尽可能靠近封装，最好是正对着器件。
采用紧凑、最小引线长度的PCB布局设计是很好的做法。
0.1 µF电容应具有低有效串联电阻(ESR)和低有效串联电感
输入的引线应尽可能短，以将IR压降和杂散电感降至最小。
(ESI)，如高频时提供低阻抗接地路径的普通陶瓷型电容，
以便处理内部逻辑开关所引起的瞬态电流。电源处也应当
运用低ESR 1 µF至10 µF钽电容或电解电容，以便尽可能减
少瞬态干扰，并滤除低频纹波。
VREF与RFB之间的PCB金属走线也应当匹配，使增益误差达
到最小。为了最大程度优化高频性能，电流至电压放大器
应尽可能靠近器件。
表12. AD54xx和AD55xx器件概览
产品型号
AD5424
AD5426
AD5428
AD5429
AD5450
AD5432
AD5433
AD5439
AD5440
AD5451
AD5443
AD5444
AD5415
AD5405
AD5445
AD5447
AD5449
AD5452
AD5446
AD5453
AD5553
AD5556
AD5555
AD5557
AD5543
AD5546
AD5545
AD5547
分辨率
8
8
8
8
8
10
10
10
10
10
12
12
12
12
12
12
12
12
14
14
14
14
14
14
16
16
16
16
DAC编号
1
1
2
2
1
1
1
2
2
1
1
1
2
2
2
2
2
1
1
1
1
1
2
2
1
1
2
2
INL(LSB)
±0.25
±0.25
±0.25
±0.25
±0.25
±0.5
±0.5
±0.5
±0.5
±0.25
±1
±0.5
±1
±1
±1
±1
±1
±0.5
±1
±2
±1
±1
±1
±1
±2
±2
±2
±2
接口
并行
串行
并行
串行
串行
串行
并行
串行
并行
串行
串行
串行
串行
并行
并行
并行
串行
串行
串行
串行
串行
并行
串行
并行
串行
并行
串行
并行
封装
RU-16, CP-20
RM-10
RU-20
RU-10
RJ-8
RM-10
RU-20, CP-20
RU-16
RU-24
RJ-8
RM-10
RM-8
RU-24
CP-40
RU-20, CP-20
RU-24
RU-16
RJ-8, RM-8
RM-8
UJ-8, RM-8
RM-8
RU-28
RM-8
RU-38
RM-8
RU-28
RU-16
RU-38
Rev. D | Page 24 of 28
特性
10 MHz带宽，17 ns CS脉冲宽度
10 MHz带宽，50 MHz串行
10 MHz带宽，17 ns CS脉冲宽度
10 MHz带宽，50 MHz串行
10 MHz带宽，50 MHz串行
10 MHz带宽，50 MHz串行
10 MHz带宽，17 ns CS脉冲宽度
10 MHz带宽，50 MHz串行
10 MHz带宽，17 ns CS脉冲宽度
10 MHz带宽，50 MHz串行
10 MHz带宽，50 MHz串行
50 MHz串行接口
10 MHz带宽，50 MHz串行
10 MHz带宽，17 ns CS脉冲宽度
10 MHz带宽，17 ns CS脉冲宽度
10 MHz带宽，17 ns CS脉冲宽度
10 MHz带宽，50 MHz串行
10 MHz带宽，50 MHz串行
10 MHz带宽，50 MHz串行
10 MHz带宽，50 MHz串行
4 MHz带宽，50 MHz串行时钟
4 MHz带宽，20 ns WR脉冲宽度
4 MHz带宽，50 MHz串行时钟
4 MHz带宽，20 ns WR脉冲宽度
4 MHz带宽，50 MHz串行时钟
4 MHz带宽，20 ns WR脉冲宽度
4 MHz带宽，50 MHz串行时钟
4 MHz带宽，20 ns WR脉冲宽度
AD5424/AD5433/AD5445
外形尺寸
5.10
5.00
4.90
16
9
4.50
4.40
4.30
6.40
BSC
1
8
PIN 1
1.20
MAX
0.15
0.05
0.30
0.19
0.65
BSC
COPLANARITY
0.10
0.20
0.09
0.75
0.60
0.45
8°
0°
SEATING
PLANE
COMPLIANT TO JEDEC STANDARDS MO-153-AB
图59. 16引脚超薄紧缩小型封装[TSSOP]
(RU-16)
图示尺寸单位：mm
6.60
6.50
6.40
20
11
4.50
4.40
4.30
1
6.40 BSC
10
PIN 1
0.65
BSC
1.20 MAX
0.15
0.05
COPLANARITY
0.10
0.30
0.19
0.20
0.09
SEATING
PLANE
8°
0°
COMPLIANT TO JEDEC STANDARDS MO-153-AC
图60. 20引脚超薄紧缩小型封装[TSSOP]
(RU-20)
图示尺寸单位：mm
Rev. D | Page 25 of 28
0.75
0.60
0.45
AD5424/AD5433/AD5445
PIN 1
INDICATOR
4.10
4.00 SQ
3.90
0.30
0.25
0.18
0.50
BSC
PIN 1
INDICATOR
20
16
15
1
EXPOSED
PAD
2.30
2.10 SQ
2.00
11
0.80
0.75
0.70
5
10
0.20 MIN
BOTTOM VIEW
0.05 MAX
0.02 NOM
COPLANARITY
0.08
0.20 REF
SEATING
PLANE
6
FOR PROPER CONNECTION OF
THE EXPOSED PAD, REFER TO
THE PIN CONFIGURATION AND
FUNCTION DESCRIPTIONS
SECTION OF THIS DATA SHEET.
08-16-2010-B
TOP VIEW
0.65
0.60
0.55
COMPLIANT TO JEDEC STANDARDS MO-220-WGGD-1.
图61. 20引脚引脚架构芯片级封装[LFCSP_WQ]
4 mm × 4 mm超薄四方体
(CP-20-6)
图示尺寸单位：mm
订购指南
型号1
AD5424YRU
AD5424YRU-REEL
AD5424YRU-REEL7
AD5424YRUZ
AD5424YRUZ-REEL
AD5424YRUZ-REEL7
AD5424YCPZ
AD5424YCPZ-REEL7
AD5433YRU
AD5433YRU-REEL
AD5433YRU-REEL7
AD5433YRUZ
AD5433YRUZ-REEL
AD5433YRUZ-REEL7
AD5433YCPZ
AD5445YRU
AD5445YRU-REEL
AD5445YRU-REEL7
AD5445YRUZ
AD5445YRUZ-REEL
AD5445YRUZ-REEL7
AD5445YCPZ
EVAL-AD5445SDZ
1
分辨率(位)
8
8
8
8
8
8
8
8
10
10
10
10
10
10
10
12
12
12
12
12
12
12
INL (LSB)
±0.25
±0.25
±0.25
±0.25
±0.25
±0.25
±0.25
±0.25
±0.5
±0.5
±0.5
±0.5
±0.5
±0.5
±0.5
±1
±1
±1
±1
±1
±1
±1
温度范围
−40°C至+125°C
−40°C至+125°C
−40°C至+125°C
−40°C至+125°C
−40°C至+125°C
−40°C至+125°C
−40°C至+125°C
−40°C至+125°C
−40°C至+125°C
−40°C至+125°C
−40°C至+125°C
−40°C至+125°C
−40°C至+125°C
−40°C至+125°C
−40°C至+125°C
−40°C至+125°C
−40°C至+125°C
−40°C至+125°C
−40°C至+125°C
−40°C至+125°C
−40°C至+125°C
−40°C至+125°C
Z = 符合RoHS标准的器件。
Rev. D | Page 26 of 28
封装描述
16引脚 TSSOP
16引脚 TSSOP
16引脚 TSSOP
16引脚 TSSOP
16引脚 TSSOP
16引脚 TSSOP
20引脚 LFCSP_WQ
20引脚 LFCSP_WQ
20引脚 TSSOP
20引脚 TSSOP
20引脚 TSSOP
20引脚 TSSOP
20引脚 TSSOP
20引脚 TSSOP
20引脚 LFCSP_WQ
20引脚 TSSOP
20引脚 TSSOP
20引脚 TSSOP
20引脚 TSSOP
20引脚 TSSOP
20引脚 TSSOP
20引脚 LFCSP_WQ
评估板
封装选项
RU-16
RU-16
RU-16
RU-16
RU-16
RU-16
CP-20-6
CP-20-6
RU-20
RU-20
RU-20
RU-20
RU-20
RU-20
CP-20-6
RU-20
RU-20
RU-20
RU-20
RU-20
RU-20
CP-20-6
AD5424/AD5433/AD5445
注释
Rev. D | Page 27 of 28
AD5424/AD5433/AD5445
注释
©2005–2013 Analog Devices, Inc. All rights reserved. Trademarks and
registered trademarks are the property of their respective owners.
D03160sc-0-4/13(D)
Rev. D | Page 28 of 28
很抱歉，暂时无法提供与“AD5445YRU-REEL7”相匹配的价格&库存，您可以联系我们找货
免费人工找货
工商网监
湘ICP备2023018690号
