工业电流/电压输出驱动器，
输出范围可编程
AD5750/AD5750-1/AD5750-2
特性
可编程输出电流范围有如下五种：4 mA至20 mA、0 mA至
电流输出范围：4 mA至20 mA、0 mA至20 mA、0 mA至24 mA、
20 mA、0 mA至24 mA、±20 mA和±24 mA。单极性电流范
±20 mA和±24 mA。
围提供2%的超范围特性。
总不可调整误差(TUE)：满量程范围(FSR)的±0.03%
输出温漂：±5 ppm/°C(典型值)
电压输出范围：0 V至5 V、0 V至10 V、±5 V和±10 V，提供20%
的超范围特性
通过配置单独的引脚可以提供四种输出电压范围：0 V至5 V、
0 V至10 V、±5 V或±10 V。所有电压范围均提供20%的超范围
特性。
总不可调整误差(TUE)：±0.02% FSR
模拟输出有短路和开路保护功能，可以驱动1 μF的容性负载
输出温漂：±3 ppm/°C(典型值)
和0.1 H的感性负载。
灵活的串行数字接口
该器件的工作电压范围是±12 V至±24 V。输出环路顺从电压
片内输出故障检测
分组差错校验(PEC)
范围是0 V至AVDD − 2.75 V。
异步CLEAR(清零)功能
灵活的串行接口兼容SPI和MICROWIRE，可以在3线模式
灵活的上电状态(0 V或三态)
下工作，从而极大地降低隔离应用的数字隔离要求。而
电源电压范围
且，该接口具有可选择的PEC特性，使用CRC-8差错校
AVDD：+12 V (± 10%)至+24 V (± 10%)
验，适用于可能发生数据通信故障的工业环境。
AVSS：−12 V (± 10%)至−24 V (± 10%)
该器件还具有上电复位功能，用于确保器件在已知状态下
输出环路顺从电压：AVDD – 2.75 V
温度范围：−40°C至+105°C
上电(0 V或三态)，并且具有异步CLEAR引脚，用于将输出电
32引脚5 mm × 5 mm LFCSP封装
压设置为零电平/中间电平，或者是选定的电流范围的下
限值。
应用
过程控制
HW SELECT引脚用于在上电时将器件编程模式配置为硬件
执行器控制
编程或软件编程。
PLC(可编程控制器)
表1. 相关器件
概述
AD5750/AD5750-1/AD5750-2是单通道、低成本、高精
度、电压/电流输出驱动器，输出范围可通过硬件或软件编
产品型号
AD5422
AD5751
程。软件输出范围可通过SPI/MICROWIRE™兼容的串行接
口进行设置。AD5750/AD5750-1/AD5750-2设计用于PLC和
工业过程控制应用。AD5750/AD5750-1/AD5750-2的模拟
AD5420
描述
单通道、16位、串行输入、内置电流源和
电压输出DAC
工业电流/电压(I/V)输出驱动器，单电源供
电，最大供电电压为55 V，输出范围可编程
单通道、16位、串行输入、4 mA至20 mA电
流源DAC
输入由一个低电压、单电源供电的数模转换器(DAC)提
供，对该模拟输入进行内部调理以提供所需的输出电流/电
压范围。AD5750-1/AD5750-2提供0 V至2.5 V模拟输入范围，
AD5750提供0 V至4.096 V模拟输入范围。
Rev. F
Document Feedback
Information furnished by Analog Devices is believed to be accurate and reliable. However, no
responsibility is assumed by Analog Devices for its use, nor for any infringements of patents or other
rights of third parties that may result from its use. Specifications subject to change without notice. No
license is granted by implication or otherwise under any patent or patent rights of Analog Devices.
Trademarks and registered trademarks are the property of their respective owners.
One Technology Way, P.O. Box 9106, Norwood, MA 02062-9106, U.S.A.
Tel: 781.329.4700 ©2009–2014 Analog Devices, Inc. All rights reserved.
Technical Support
www.analog.com
ADI中文版数据手册是英文版数据手册的译文，敬请谅解翻译中可能存在的语言组织或翻译错误，ADI不对翻译中存在的差异或由此产生的错误负责。如需确认任何词语的准确性，请参考ADI提供
的最新英文版数据手册。
AD5750/AD5750-1/AD5750-2
目录
特性...................................................................................................1
OUTEN .................................................................................... 26
应用...................................................................................................1
软件控制.................................................................................. 26
概述...................................................................................................1
硬件控制.................................................................................. 28
修订历史 ..........................................................................................2
传递函数.................................................................................. 28
功能框图 ..........................................................................................3
特性详解 ....................................................................................... 29
技术规格 ..........................................................................................4
输出故障报警—软件模式 ................................................... 29
时序特性.....................................................................................8
输出故障报警—硬件模式 ................................................... 29
绝对最大额定值.......................................................................... 10
电压输出短路保护 ................................................................ 29
ESD警告................................................................................... 10
异步清零(CLEAR) ................................................................. 29
引脚配置和功能描述 ................................................................. 11
外部电流设置电阻 ................................................................ 30
典型工作特性 .............................................................................. 13
可编程超量程模式 ................................................................ 30
电压输出.................................................................................. 13
分组差错校验(PEC) .............................................................. 30
电流输出.................................................................................. 17
应用信息 ....................................................................................... 31
术语................................................................................................ 22
瞬变电压保护 ......................................................................... 31
工作原理 ....................................................................................... 23
散热考虑.................................................................................. 31
软件模式.................................................................................. 23
布局布线指南 ......................................................................... 31
电流输出架构 ......................................................................... 25
电流隔离接口 ......................................................................... 32
驱动感性负载 ......................................................................... 25
微处理器接口 ......................................................................... 32
AD5750/AD5750-1/AD5750-2的上电状态 ....................... 25
外形尺寸 ....................................................................................... 33
上电时的默认寄存器............................................................ 26
订购指南.................................................................................. 33
复位功能.................................................................................. 26
修订历史
2014年9月 — 修订版E至修订版F
2010年7月—修订版B至修订版C
更改表2中的精度、内部RSET参数..............................................6
在电压输出特性中增加漏电流参数(表2) ................................5
更改表4 ......................................................................................... 10
更改图4 ........................................................................................ 11
更改图46 ....................................................................................... 20
更改“异步清零(CLEAR)”部分 ................................................. 29
更改“散热考虑”部分.................................................................. 31
在电流输出特性中增加漏电流参数(表2) ................................6
2010年6月—修订版A至修订版B
更改表1 ............................................................................................1
更改表2、电源要求 ..................................................................... 7
更新“外形尺寸”........................................................................... 33
2009年8月——修订版0至修订版A
更改“订购指南”........................................................................... 33
增加AD5750-1 .........................................................................通篇
更改特性和概述部分 ....................................................................1
2012年6月—修订版D至修订版E
更改图3 ............................................................................................9
更改“状态位读取操作”部分..................................................... 28
更新外形尺寸部分 ..................................................................... 33
更改表2 ............................................................................................4
更改工作原理部分和图51 ........................................................ 23
更改图52和表6标题 ................................................................... 24
更改电流输出架构部分和
2012年4月—修订版C至修订版D
AD5750/AD5750-1的上电状态 ................................................ 25
增加AD5750-2 .........................................................................通篇
更改传递函数部分 ..................................................................... 28
更改表2 ............................................................................................4
更改可编程超范围模式部分.................................................... 30
更新外形尺寸部分 ..................................................................... 33
更改订购指南部分 ..................................................................... 33
更改订购指南部分 ..................................................................... 33
2009年7月—修订版0：初始版
Rev. F | Page 2 of 36
AD5750/AD5750-1/AD5750-2
功能框图
DVCC GND
AVDD GND COMP1 COMP2
AD5750/AD5750-1/AD5750-2
CLEAR
CLRSEL
SCLK/OUTEN*
SDIN/R0*
SYNC/RSET*
SDO/VFAULT *
HW SELECT
VSENSE+
INPUT SHIFT
REGISTER
AND
CONTROL
LOGIC
VOUT RANGE
SCALING
VOUT
VOUT
SHORT FAULT
STATUS
REGISTER
VSENSE–
VIN
R2
R3
VDD
VREF
RESET
IOUT RANGE
SCALING
REXT1
REXT2
IOUT
RSET
Vx**
OVERTEMP
NC/IFAULT *
VSS
VOUT SHORT FAULT
IOUT OPEN FAULT
POWERON RESET
AD2/R1*
AD1/R2*
AD0/R3*
IOUT
OPEN FAULT
AVSS
* DENOTES SHARED PIN. SOFTWARE MODE DENOTED BY REGULAR TEXT, HARDWARE MODE
DENOTED BY ITALIC TEXT. FOR EXAMPLE, FOR FAULT/ TEMP PIN, IN SOFTWARE MODE, THIS
PIN TAKES ON FAULT FUNCTION. IN HARDWARE MODE, THIS PIN TAKES ON TEMP FUNCTION.
** Vx IS AN INTERNAL BIAS VOLTAGE (CAN BE GROUND OR OTHER VOLTAGE) THAT IS USED
TO GENERATE THE INTERNAL SENSE CURRENTS NEEDED FOR THE CURRENT OUTPUTS.
图1.
Rev. F | Page 3 of 36
07268-001
FAULT/ TEMP*
AD5750/AD5750-1/AD5750-2
技术规格
AVDD/AVSS = ±12 V (± 10%)至±24 V (± 10%)，DVCC = 2.7 V至5.5 V，GND = 0 V。IOUT：RLOAD = 300 Ω。除非另有说明，所有规格
均相对于TMIN至TMAX而言。
表2.
参数1
输入电压范围
输入漏电流
基准输入
基准输入电压
输入漏电流
电压输出
输出电压范围
输出电压超范围
精度
总不可调整误差(TUE)
B级2
A级2
相对精度(INL)
双极性零刻度误差(中间量程的失调)
双极性零刻度误差温度系数3
零刻度误差
最小值
−1
典型值
0至4.096
0至2.5
最大值
单位
V
+1
µA
4.096
V
2.5
V
1.25
V
−1
+1
µA
0
0
5
10
V
V
−5
−10
+5
+10
V
V
0
0
−6
−12
−2.5
6
12
+6
+12
+2.5
V
V
V
V
V
+0.1
+0.05
+0.3
+0.1
+0.02
+10
+8
+5
+4
% FSR
% FSR
% FSR
% FSR
% FSR
mV
mV
mV
mV
ppm FSR/°C
mV
mV
mV
mV
−0.1
−0.05
−0.3
−0.1
−0.02
−10
−8
−5
−4
−10
−8
−5
−4
±0.02
±0.05
±0.005
±0.5
±0.3
±1.5
±0.5
±0.3
+10
+8
+5
+4
Rev. F | Page 4 of 36
测试条件/注释
输出端无负载
AD5750
AD5750-1/AD5750-2
AD5750；外部基准电压源必须与此
处所述完全相同；否则，精度误差
会表现为输出端的误差
AD5750-2；外部基准电压源需要与
此处所述完全相同；否则，精度误
差会表现为输出端的误差
AD5750-1；外部基准电压源需要与
此处所述完全相同；否则，精度误
差会表现为输出端的误差
AVDD需要具有至少1.3 V的裕量，或者
大于11.3 V
AVDD/AVSS需要具有至少1.3 V的裕量，
或者大于±11.3 V
可编程超范围；参见“特性详解”部分
TA = 25°C
TA = 25°C
±10 V范围
TA = 25°C，±10 V范围
±5 V范围
TA = 25°C，±5 V范围
所有双极性范围
±10 V范围
TA = 25°C，±10 V范围
±5 V范围
TA = 25°C，±5 V范围
AD5750/AD5750-1/AD5750-2
参数1
零电平误差温度系数3
零刻度/失调误差
失调误差温度系数3
增益误差
最小值
−5
−4
−3
−2.2
直流输出阻抗
漏电流
0 V至5 V范围，¼至¾阶跃
0 V至5 V范围，40 mV输入阶跃
压摆率
输出噪声
输出电流超范围
±0.015
最大值
+0.05
单位
ppm FSR/°C
mV
mV
mV
mV
ppm FSR/°C
% FSR
+0.07
+0.04
% FSR
% FSR
+0.05
ppm FSR/°C
% FSR
+5
+4
+3
+2.2
±0.5
±0.015
+0.04
+0.07
% FSR
% FSR
ppm FSR/°C
1.3
V
mA
kΩ
1
1
2
nF
nF
µF
±1.5
15
1
测试条件/注释
所有双极性范围
0 V至10 V范围
TA = 25°C，0 V至10 V范围
0 V至5 V范围
TA = 25°C，0 V至5 V范围
所有单极性范围
所有双极性/单极性范围，
AD5750和AD5750-1
AD5750-2
TA = 25°C，AD5750、AD5750-1和
AD5750-2
所有双极性/单极性范围，AD5750和
AD5750-1
TA = 25°C，AD5750和AD5750-1
AD5750
输出端无负载
TA = 25°C
0.12
0
0
4
−20
−24
0
0
4
需要外部补偿电容；
参见“驱动感性负载”部分
7
4.5
2
2.5
45.5
165
−65
Ω
nA
µs
µs
V/µs
µV rms
µV rms
nV/√Hz
dB
10
µV/V
输出禁用；泄漏至地
指定2 kΩ || 220 pF，±0.05%
指定2 kΩ || 220 pF，±0.05%
指定2 kΩ || 220 pF
0.1 Hz至10 Hz带宽
100 kHz带宽
10 kHz时测量；指定2 kΩ || 220 pF
200 mV、50 Hz/60 Hz正弦波叠加于
电源电压上
输出端无负载
mA
mA
mA
mA
mA
mA
mA
mA
参见“特性详解”部分
参见“特性详解”部分
参见“特性详解”部分
−110
输出噪声频谱密度
交流电源抑制比(AC PSRR)
直流电源抑制比(DC PSRR)
电流输出
输出电流范围
±0.3
±2
−0.05
−0.04
−0.07
满量程误差温度系数3
电压输出特性3
裕量
短路电流
负载
容性负载稳定性
RLOAD = ∞
RLOAD = 2 kΩ
RLOAD = ∞
±0.5
−0.05
−0.07
−0.04
增益误差温度系数3
满量程误差
典型值
±1
+110
24
20
20
+20
+24
24.5
20.4
20.4
Rev. F | Page 5 of 36
AD5750/AD5750-1/AD5750-2
参数1
精度(内部RSET)
总不可调整误差(TUE)
B级2
A级2
相对精度(INL)
失调误差
最小值
−0.2
−0.1
−0.5
−0.3
−0.02
−0.03
−16
−10
−50
−26
失调误差温度系数3
双极性零误差
双极性零温度系数3
增益误差
−35
−24
满量程温度系数3
精度(外部RSET)
总不可调整误差(TUE)
B级2
±0.03
±0.15
±0.01
±0.015
+5
+8
±3
+15
±0.5
−0.2
−0.25
−0.03
增益温度系数3
满量程误差
典型值
−0.2
−0.125
最大值
单位
+0.2
+0.1
+0.5
+0.3
+0.02
+0.03
+16
% FSR
% FSR
% FSR
% FSR
% FSR
% FSR
µA
+10
+50
+26
µA
µA
µA
ppm FSR/°C
µA
µA
ppm FSR/°C
% FSR
+35
+24
+0.2
±0.006
±8
±0.02
±4
+0.25
+0.03
+0.2
+0.125
% FSR
% FSR
ppm FSR/°C
% FSR
% FSR
ppm FSR/°C
相对精度(INL)
−0.1
−0.08
−0.3
−0.1
−0.02
−0.03
−14
±0.015
失调误差
+0.03
+14
% FSR
µA
−11
−20
+5
+11
+20
+15
µA
µA
µA
ppm FSR/°C
µA
µA
ppm FSR/°C
% FSR
% FSR
ppm FSR/°C
% FSR
% FSR
ppm FSR/°C
A级2
失调误差温度系数3
双极性零误差
双极性零温度系数3
增益误差
增益温度系数
满量程误差
满量程温度系数3
±0.03
±0.02
±0.01
+8
±2
−32
−22
−0.08
−0.07
−0.1
−0.07
+12
±0.5
±0.02
±1
±0.02
±2
+0.1
+0.08
+0.3
+0.1
+0.02
% FSR
% FSR
% FSR
% FSR
% FSR
+32
+22
+0.08
+0.07
+0.1
+0.07
Rev. F | Page 6 of 36
测试条件/注释
TA = 25°C
TA = 25°C
单极性范围
双极性范围
输出范围：4 mA至20 mA、0 mA至
20 mA、0 mA至24 mA
TA = 25°C
±20 mA、±24 mA范围
TA = 25°C
所有输出范围
±20 mA、±24 mA范围
TA = 25°C
输出范围：4 mA至20 mA、
0 mA至20 mA、0 mA至24 mA
±20 mA、±24 mA范围
TA = 25°C
所有输出范围
所有输出范围
TA = 25°C
所有输出范围
TA = 25°
TA = 25°C
输出范围：4 mA至20 mA、
0 mA至20 mA、0 mA至24 mA
±20 mA、±24 mA范围
输出范围：4 mA至20 mA、
0 mA至20 mA、0 mA至24 mA
TA = 25°C
±20 mA、±24 mA范围
TA = 25°C
所有输出范围
所有输出范围
TA = 25°C
所有输出范围
TA = 25°C
所有输出范围
所有输出范围
TA = 25°C
所有输出范围
AD5750/AD5750-1/AD5750-2
参数1
电流输出特性3
电流环路顺从电压
阻性负载
感性负载
建立时间
4 mA至20 mA，满量程阶跃
4 mA至20 mA，120 µA阶跃
直流电源抑制比(DC PSRR)
输出阻抗
漏电流
VOUT/VSENSE−误差
数字输入
输入高电压VIH
输入低电压VIL
输入电流
引脚电容
数字输出3
FAULT, IFAULT, TEMP, VFAULT
输出低电压VOL
输出高电压VOH
SDO
输出低电压VOL
输出高电压VOH
高阻抗输出电容
高阻抗漏电流
电源要求
AVDD
AVSS
DVCC
输入电压
AIDD
1
2
3
最小值
0
典型值
最大值
AVDD − 2.75
参见测试条件/注释栏
参见测试条件/注释栏
8.5
1.2
1
130
−12
0.9994
+12
1.0006
2
0.8
+1
−1
5
0.4
0.6
3.6
0.5
DVCC − 0.5
0.5
DVCC − 0.5
3
单位
V
选择此参数时应确保不超过顺从电压
需要具有较高电感值的合适电容；
参见“驱动感性负载”部分
µs
µs
µA/V
MΩ
nA
Gain
输出禁用；泄漏至地
VSENSE−变化引起的VOUT电压误差；
指定为增益，例如：如果VSENSE−
改变1 V，VOUT将改变0.9994 V
符合JEDEC标准
每引脚
每引脚
V
V
V
10 kΩ上拉电阻，至DVCC
2.5 mA时
10 kΩ上拉电阻，至DVCC
吸电流200 µA
源电流200 µA
±10%
±10%
−1
+1
12
−12
24
−24
V
V
4.4
5.5
5.6
V
mA
AISS
5.2
5.2
2.0
6.2
6.2
2.5
mA
mA
mA
DICC
功耗
2.0
2.5
2.5
0.3
108
3.5
3
3
1
mA
mA
mA
mA
mW
温度范围：−40°C至+105°C；+25°C(典型值)。
规格包括全温度范围内的增益误差和失调误差，以及在TA = 125°C下工作1000小时后出现的漂移。
通过特性保证，但未经生产测试。
Rev. F | Page 7 of 36
250 Ω负载
250 Ω负载
V
V
µA
pF
V
V
pF
µA
2.7
测试条件/注释
输出端无负载，输出禁用，R3、R2、
R1、R0 = 0、1、0、1；RSET = 0
电流输出使能
电压输出使能
输出端无负载，输出禁用，
R3、R2、R1、R0 = 0、1、0、1；
RSET = 0，AD5750和AD5750-1
AD5750-2
电流输出使能
电压输出使能
VIH = DVCC, VIL = GND
AVDD/AVSS = ±24 V，输出端无负载
AD5750/AD5750-1/AD5750-2
时序特性
AVDD/AVSS = ±12 V (± 10%)至±24 V (± 10%)，DVCC = 2.7 V至5.5 V，GND = 0 V。VOUT：RLOAD = 2 kΩ，CL = 200 pF，
IOUT：RLOAD = 300 Ω。除非另有说明，所有规格均相对于TMIN至TMAX而言。
表3.
参数1, 2
在TMIN、TMAX的限值 单位
描述
t1
t2
t3
t4
t5
t6
t7
t8
t9, t10
t11
t12
t13
20
8
8
5
10
5
5
5
1.5
5
40
10
SCLK周期时间
SCLK高电平时间
SCLK低电平时间
SYNC下降沿到SCLK下降沿建立时间
第16个SCLK下降沿到SYNC上升沿(如果使用PEC，则为第24个SCLK下降沿)
SYNC最小高电平时间(写入模式)
数据建立时间
数据保持时间
CLEAR脉冲低电平/高电平激活时间
SYNC最小高电平时间(读取模式)
SCLK上升沿到SDO有效(SDO CL= 15 pF)
RESET脉冲低电平时间
1
2
ns(最小值)
ns(最小值)
ns(最小值)
ns(最小值)
ns(最小值)
ns(最小值)
ns(最小值)
ns(最小值)
µs(最大值)
ns(最小值)
ns(最大值)
ns(最小值)
通过特性保证，但未经生产测试。
所有输入信号均指定tR = tF = 5 ns(DVCC的10%到90%)并从1.2 V电平起开始计时。
Rev. F | Page 8 of 36
AD5750/AD5750-1/AD5750-2
时序图
t1
SCLK
1
2
16
t3
t6
t2
t4
t5
SYNC
t8
t7
SDIN
D15
D0
CLEAR
t10
t9
VOUT
07268-003
RESET
t13
图2. 写入模式时序图
SCLK
SYNC
SDIN
t11
A2
A1
A0
R=1
0
R3
R2
R1
R0
CLRSEL OUTEN
CLEAR
RSET
RESET
0
0
SDO
X
X
X
X
X
R3
R2
R1
图3. 回读模式时序图
Rev. F | Page 9 of 36
R0
CLRSEL OUTEN
RSET
PEC
ERROR
OVER
TEMP
IOUT
FAULT
VOUT
FAULT
07268-004
t12
AD5750/AD5750-1/AD5750-2
绝对最大额定值
除非另有说明，TA = 25°C。100 mA以下的瞬态电流不会造
注意，超出上述绝对最大额定值可能会导致器件永久性
成SCR闩锁。
损坏。这只是额定最值，并不能以这些条件或者在任何其
表4.
它超出本技术规范操作章节中所示规格的条件下，推断器
参数
额定值
件能否正常工作。长期在绝对最大额定值条件下工作会影
AVDD至GND
AVSS至GND
AVDD至AVSS
DVCC至GND
VSENSE+至GND
VSENSE−至GND
数字输入至GND
−0.3 V至+30 V
+0.3 V至−28 V
−0.3 V至+58 V
−0.3 V至+7 V
AVSS至AVDD
±5.0 V
−0.3 V至DVCC + 0.3 V或
+7 V(取较小者)
−0.3 V至DVCC + 0.3 V或
+7 V(取较小者)
−0.3 V至+7 V
−0.3 V至+7 V
AVSS至AVDD
−40°C至+105°C
−65°C至+150°C
125°C
响器件的可靠性。
数字输出至GND
VREF至GND
VIN至GND
VOUT、IOUT至GND
工业温度范围
存储温度范围
结温(TJ最大值)
32引脚LFCSP封装
θJA热阻
引脚温度
焊接
ESD(人体模型)
1
ESD警告
ESD(静电放电)敏感器件。
带电器件和电路板可能会在没有察觉的情况下放电。
尽管本产品具有专利或专有保护电路，但在遇到高
能量ESD时，器件可能会损坏。因此，应当采取适当
的ESD防范措施，以避免器件性能下降或功能丧失。
42°C/W
JEDEC工业标准
J-STD-020
3 kV
仿真数据基于带散热通孔的JEDEC 2S2P板获得。
Rev. F | Page 10 of 36
AD5750/AD5750-1/AD5750-2
32
31
30
29
28
27
26
25
NC/IFAULT
FAULT/TEMP
RESET
HW SELECT
NC
NC
NC
NC
引脚配置和功能描述
1
2
3
4
5
6
7
8
AD5750/
AD5750-1/
AD5750-2
TOP VIEW
(Not to Scale)
24
23
22
21
20
19
18
17
VSENSE+
VOUT
VSENSE–
AVSS
COMP1
COMP2
IOUT
AVDD
NOTES
1. NC = NO CONNECT.
2. THE EXPOSED PADDLE IS TIED TO AVSS.
07268-005
AD2/R1
AD1/R2
AD0/R3
REXT2
REXT1
VREF
VIN
GND
9
10
11
12
13
14
15
16
SDO/VFAULT
CLRSEL
CLEAR
DVCC
GND
SYNC/RSET
SCLK/OUTEN
SDIN/R0
图4. 引脚配置
表5. 引脚功能描述
引脚编号
1
引脚名称
SDO/VFAULT
2
CLRSEL
3
CLEAR
4
5
6
DVCC
GND
SYNC/RSET
7
SCLK/OUTEN
8
SDIN/R0
9
AD2/R1
10
AD1/R2
描述
串行数据输出(SDO)。在软件模式下，此引脚用于在回读模式中从输入移位寄存器逐个输出数据。数据
在SCLK上升沿逐个输出，而且在SCLK下降沿有效。此引脚为CMOS输出。
短路故障报警(VFAULT)。在硬件模式下，此引脚用作短路故障报警引脚，并会在检测到短路错误时置位
低电平。此引脚为开漏输出，必须连接到上拉电阻。
在硬件或软件模式下，此引脚用于选择清零值(零刻度或中间量程)。在软件模式下，此引脚与内部
CLRSEL位取逻辑“或”。
高电平有效输入。置位此引脚可将输出电流/电压设置为选定范围(用户可选)的零电平码或中间电平码。
CLEAR引脚与内部clear位取逻辑“或”。
在软件模式下，上电期间CLEAR引脚电平决定电压通道的上电状态，该通道可以设置为0 V或三态有效。详
情参见“异步清零(CLEAR)”部分。
数字电源。
接地连接。
上升沿锁存(SYNC)。在软件模式下，上升沿并行将输入移位寄存器数据载入AD5750/AD5750-1/AD5750-2，
同时更新输出。
电阻选择(RSET)。在硬件模式下，此引脚选择是使用内部电流检测电阻，还是使用外部电流检测电阻。
如果RSET = 0，则选择外部检测电阻；如果RSET = 1，则选择内部检测电阻。
串行时钟输入(SCLK)。在软件模式下，数据在SCLK下降沿读入输入移位寄存器。此引脚的工作时钟速率
最高达50 MHz。
输出使能(OUTEN)。在硬件模式下，此引脚用作输出使能引脚。
串行数据输入(SDIN)。在软件模式下，数据必须在SCLK下降沿有效。
范围解码位(R0)。在硬件模式下，此引脚与R2、R1和R3一起用于选择器件的输出电流/电压范围设置。
器件寻址位(AD2)。在软件模式下，此引脚与AD1和AD0配合使用，允许一条总线上最多可以寻址八个
器件。
范围解码位(R1)。在硬件模式下，此引脚与R2、R0和R3一起用于选择器件的输出电流/电压范围设置。
器件寻址位(AD1)。在软件模式下，此引脚与AD2和AD0配合使用，允许一条总线上最多可以寻址八个
器件。
范围解码位(R2)。在硬件模式下，此引脚与R0、R1和R3一起用于选择器件的输出电流/电压范围设置。
Rev. F | Page 11 of 36
AD5750/AD5750-1/AD5750-2
引脚编号 引脚名称
11
AD0/R3
12, 13
14
15
16
17
18
19, 20
REXT2, REXT1
VREF
VIN
GND
AVDD
IOUT
COMP2,
COMP1
21
22
23
24
25, 26,
27, 28
29
30
31
AVSS
VSENSE−
VOUT
VSENSE+
NC
32
NC/IFAULT
HW SELECT
RESET
FAULT/TEMP
EPAD
描述
器件寻址位(AD0)。在软件模式下，此引脚与AD1和AD2配合使用，允许一条总线上最多可以寻址八个
器件。
范围解码位(R3)。在硬件模式下，此引脚与R0、R1和R2一起用于选择器件的输出电流/电压范围设置。
REXT1和REXT2引脚之间可以连接一个15 kΩ外部电流设置电阻，用于改善IOUT温度漂移性能。
缓冲基准电压输入。
缓冲模拟输入(0 V至4.096 V)。
接地连接。
正模拟电源。
电流输出。
电压输出缓冲的可选补偿电容连接。这些引脚用于驱动输出端的较高容性负载。这些引脚还可以减少输
出端的过冲。选择COMP1和COMP2引脚之间连接的电容值时必须谨慎，因为该值会直接影响输出的建立
时间。详情参见“驱动较大容性负载”部分。
负模拟电源。
负电压输出负载连接的检测连接。为保证正确操作，此引脚必须保持在到地电压的±3.0 V范围内。
缓冲模拟输出电压。
正电压输出负载连接的检测连接。
不连接。可与GND相连。
此引脚用于将器件配置为硬件模式或软件模式。HW SELECT = 0选择软件控制，HW SELECT = 1选择硬件控制。
将器件复位至其上电状态。
故障报警(FAULT)。在软件模式下，此引脚用作通用故障报警引脚。检测到开路、短路、过温错误或PEC
接口错误时，此引脚置位低电平。此引脚为开漏输出，必须连接到上拉电阻。
过温故障(TEMP)。在硬件模式下，此引脚用作过温故障引脚。检测到过温错误时，此引脚置位低电平。
此引脚为开漏输出，必须连接到上拉电阻。
无连接(NC)。在软件模式下，此引脚无连接。或者，此引脚与GND相连。
开路故障报警(IFAULT)。在硬件模式下，此引脚用作开路故障报警引脚。检测到开路错误时，此引脚置
位低电平。此引脚为开漏输出，必须连接到上拉电阻。
裸露焊盘与AVSS相连。
Rev. F | Page 12 of 36
AD5750/AD5750-1/AD5750-2
典型工作特性
电压输出
0.10
0.08
0.0010
0.06
0.0005
0.04
0
0.02
–0.0005
–0.0010
–0.04
–0.0015
–0.06
+5V
+10V
±5V
±10V
0
0.585
–0.08
1.170
1.755
2.341
2.926
3.511
4.096
VIN (V)
–0.10
FULL-SCALE ERROR (%FSR)
0.02
0.001
0
–0.001
–0.002
–0.003
0.01
0
–0.01
–0.02
–0.03
–0.004
–40
25
–0.04
07268-106
INTEGRAL NONLINEARITY ERROR (%FSR)
0.03
0.002
–0.005
105
TEMPERATURE (°C)
+5V RANGE, FULL-SCALE ERROR
+10V RANGE, FULL-SCALE ERROR
±5V RANGE, FULL-SCALE ERROR
±10V RANGE, FULL-SCALE ERROR
–40
2.5
BIPOLAR ZERO ERROR (mV)
–0.002
+5V
+10V
±5V
±10V
–0.008
–0.010
1.5
1.0
±10V ZERO ERROR
0.5
0
–0.5
–1.0
–1.5
±5V ZERO ERROR
–2.0
0
0.585
1.170
1.755
2.341
2.926
3.511
VIN (V)
4.096
07268-107
TUE (%FSR)
0
–0.006
AVDD = +24V
AVSS = –24V
2.0
0.002
–0.004
105
图9. 满量程误差与温度的关系
AVDD = +24V
AVSS = –24V
0.004
25
TEMPERATURE (°C)
图6. 积分非线性误差与温度的关系
0.006
105
图8. 总不可调整误差(TUE)与温度的关系
+5V LINEARITY, NO LOAD
+10V LINEARITY, NO LOAD
±5V LINEARITY, NO LOAD
±10V LINEARITY, NO LOAD
0.003
25
TEMPERATURE (°C)
图5. 积分非线性误差与VIN 的关系
0.005
AVDD = +24V
0.004 AVSS = –24V
–40
07268-109
–0.0025
+5V POSITIVE TUE, NO LOAD
+10V POSITIVE TUE, NO LOAD
±5V POSITIVE TUE, NO LOAD
±10V POSITIVE TUE, NO LOAD
+5V NEGATIVE TUE, NO LOAD
+10V NEGATIVE TUE, NO LOAD
±5V NEGATIVE TUE, NO LOAD
±10V NEGATIVE TUE, NO LOAD
–2.5
–40
25
105
TEMPERATURE (°C)
图10. 双极性零误差与温度的关系
图7. 总不可调整误差(TUE)与VIN 的关系
Rev. F | Page 13 of 36
07268-110
–0.0020
–0.0030
0
–0.02
07268-108
TUE (%FSR)
AVDD = +24V
0.0015 AVSS = –24V
07268-105
INTEGRAL NONLINEARITY ERROR (%FSR)
0.0020
AD5750/AD5750-1/AD5750-2
0.020
0.10
AVDD = +24V
AVSS = –24V
0.015
0.08
0.06
0.04
TUE (%FSR)
0.005
0
–0.005
–0.010
–0.020
–0.025
0.02
0
–0.02
–0.04
+5V GAIN, NO LOAD
+10V GAIN, NO LOAD
±5V GAIN, NO LOAD
±10V GAIN, NO LOAD
–40
–0.06
–0.08
25
105
TEMPERATURE (°C)
–0.10
±24.0
±26.4
图14. 总不可调整误差(TUE)与电源电压的关系
1.2
2.5
AVDD = +24V
2.0 AVSS = –24V
OUTPUT UNLOADED
1.5
1.0
1.0
HEADROOM (V)
0.5
0
–0.5
–1.0
0.8
±10V VDD HEADROOM, LOAD OFF
0.6
0.4
–1.5
–2.5
–3.0
+5V RANGE
+10V RANGE
±5V RANGE
±10V RANGE
0.2
–40
25
105
TEMPERATURE (°C)
0
105
图15. AVDD 裕量，±10 V范围，输出设置为10 V，无负载
0.05
+5V LINEARITY, NO LOAD
+10V LINEARITY, NO LOAD
±5V LINEARITY, NO LOAD
±10V LINEARITY, NO LOAD
0.04
OUTPUT VOLTAGE DELTA (V)
0.002
25
TEMPERATURE (°C)
图12. 零刻度误差(失调误差)与温度的关系
0.003
–40
07268-115
–2.0
07268-112
0.001
0
–0.001
–0.002
+5V RANGE
±10V RANGE
0.03
0.02
0.01
0
–0.01
–0.02
–0.03
–0.003
+11.2/–10.8
±15.0
±24.0
±26.4
SUPPLY VOLTAGES (AVDD/AVSS)
07268-113
–0.04
–0.05
–15 –13 –11 –9 –7 –5 –3 –1
1
3
5
7
9
11 13 15
SOURCE/SINK CURRENT (mA)
图16. 输出放大器的源电流和吸电流能力
图13. 积分非线性误差与电源电压的关系
Rev. F | Page 14 of 36
07268-116
ZERO-SCALE ERROR (mV)
±15.0
SUPPLY VOLTAGES (AVDD/AVSS)
图11. 增益误差与温度的关系
INTEGRAL NONLINEARITY ERROR (%FSR)
+11.2/–10.8
07268-114
–0.015
07268-111
GAIN ERROR (%FSR)
0.010
+5V POSITIVE TUE, NO LOAD
+10V POSITIVE TUE, NO LOAD
±5V POSITIVE TUE, NO LOAD
±10V POSITIVE TUE, NO LOAD
+5V NEGATIVE TUE, NO LOAD
+10V NEGATIVE TUE, NO LOAD
±5V NEGATIVE TUE, NO LOAD
±10V NEGATIVE TUE, NO LOAD
AD5750/AD5750-1/AD5750-2
12
10
1
VOLTAGE (V)
8
6
4
2
–3
7
12 2
17
22
27
TIME (µs)
CH1 5.00V
CH2 20.0mV BW M1.0µs
A CH1
3.00V
07268-120
0
–8
07268-117
2
图20. VOUT 使能毛刺，负载 = 2 kΩ || 1 nF
图17. 满刻度正阶跃
12
10
VOLTAGE (V)
8
6
2
–3
7
12 2
17
22
1s/DIV
07268-118
5µV/DIV
0
–8
07268-121
4
27
TIME (µs)
图21. 峰峰值噪声(0.1 Hz至10 Hz带宽)
图18. 满刻度负阶跃
40
35
30
20
15
10
0
100µV/DIV
–5
–1.0
–0.5
0
0.5
1.0
1.5
2.0
2.5
TIME (ms)
1s/DIV
图19. 上电时VOUT 与时间的关系，负载 = 2 kΩ || 200 pF
图22. 峰峰值噪声(100 kHz带宽)
Rev. F | Page 15 of 36
07268-122
5
07268-119
VOUT (mV)
25
AD5750/AD5750-1/AD5750-2
4.0
1.0
3.5
0.8
3.0
VDD
2.0
0.4
1.5
0.2
1.0
VOUT
0
0.5
0
–1.5
VOUT (V)
0.6
–1.0
–0.5
0
0.5
1.0
1.5
TIME (ms)
–0.2
2.0
07268-123
VDD (V)
2.5
图23. 上电时VDD 和VOUT 与时间的关系
Rev. F | Page 16 of 36
AD5750/AD5750-1/AD5750-2
电流输出
0.010
0
–0.002
–0.004
–0.006
+4mA TO +20mA
0mA TO +20mA
0mA TO +24mA
±20mA
±24mA
–0.008
0
0.585
1.170
1.755
2.341
2.926
3.511
4.096
VIN (V)
±15.0
±24.0
±26.4
+4mA TO +20mA
0mA TO +20mA
0mA TO +24mA
±20mA
±24mA
AVDD = +24V
AVSS = –24V
TUE (%FSR)
0.002
0
–0.004
+4mA TO +20mA
0mA TO +20mA
0mA TO +24mA
±20mA
±24mA
0
0.585
1.170
–0.006
1.755
2.341
2.926
3.511
4.096
VIN (V)
–0.008
07268-125
0
0.585
1.170
1.755
2.341
2.926
3.511
4.096
VIN (V)
图25. 积分非线性误差与VIN 的关系(内部RSET 电阻)
图28. 总不可调整误差(TUE)与VIN 的关系(外部RSET 电阻)
0.015
+4mA TO +20mA EXTERNAL RSET LINEARITY
0mA TO +20mA EXTERNAL RSET LINEARITY
0mA TO +24mA EXTERNAL RSET LINEARITY
±20mA EXTERNAL R SET LINEARITY
±24mA EXTERNAL R SET LINEARITY
+4mA TO +20mA
0mA TO +20mA
0mA TO +24mA
±20mA
±24mA
AVDD = +24V
AVSS = –24V
0.010
0.005
TUE (%FSR)
0.002
0
–0.002
0
–0.005
–0.004
–0.006
–0.010
–0.010
+11.2/–10.8
±15.0
±24.0
±26.4
SUPPLY VOLTAGES (AVDD/AVSS)
07268-126
–0.008
图26. 积分非线性误差、电流模式、外部RSET 检测电阻
–0.015
0
0.585
1.170
1.755
2.341
2.926
3.511
VIN (V)
图29. 总不可调整误差与VIN 的关系(内部RSET 电阻)
Rev. F | Page 17 of 36
4.096
07268-129
INTEGRAL NONLINEARITY ERROR (%FSR)
+11.2/–10.8
–0.002
–0.010
INTEGRAL NONLINEARITY ERROR (%FSR)
–0.008
0.004
–0.008
0.004
–0.006
0.006
–0.006
0.006
–0.004
0.008
–0.004
0.008
–0.002
0.010
–0.002
0.010
0
图27. 积分非线性误差、电流模式、内部RSET 检测电阻
0
–0.012
0.002
SUPPLY VOLTAGES (AVDD/AVSS)
AVDD = +24V
AVSS = –24V
0.002
0.004
–0.010
图24. 积分非线性误差与VIN 的关系(外部RSET 电阻)
0.004
0.006
07268-128
–0.010
+4mA TO +20mA INTERNAL RSET LINEARITY
0mA TO +20mA INTERNAL RSET LINEARITY
0mA TO +24mA INTERNAL RSET LINEARITY
±20mA INTERNAL R SET LINEARITY
±24mA INTERNAL R SET LINEARITY
0.008
07268-127
0.002
INTEGRAL NONLINEARITY ERROR (%FSR)
AVDD = +24V
AVSS = –24V
07268-124
INTEGRAL NONLINEARITY ERROR (%FSR)
0.004
AD5750/AD5750-1/AD5750-2
0.02
0
–0.02
–0.06
–0.08
–0.10
+4mA TO +20mA EXTERNAL RSET NEGATIVE TUE
0mA TO +20mA EXTERNAL RSET NEGATIVE TUE
0mA TO +24mA EXTERNAL RSET NEGATIVE TUE
±20mA EXTERNAL R SET NEGATIVE TUE
±24mA EXTERNAL R SET NEGATIVE TUE
+11.2/–10.8
±15.0
±24.0
±26.4
SUPPLY VOLTAGES (AVDD/AVSS)
0.004
0.002
0
–0.002
–0.004
–0.006
–0.008 AVDD = +24V
AVSS = –24V
–0.010
–40
0.10
0.06
0.10
+4mA TO +20mA INTERNAL RSET POSITIVE TUE
0mA TO +20mA INTERNAL RSET POSITIVE TUE
0mA TO +24mA INTERNAL RSET POSITIVE TUE
±20mA INTERNAL R SET POSITIVE TUE
±24mA INTERNAL R SET POSITIVE TUE
0.08
0.06
TUE (%FSR)
0.02
0
–0.02
–0.04
–0.06
–0.08
–0.10
±15.0
±24.0
±26.4
SUPPLY VOLTAGES (AVDD/AVSS)
0.008
–0.08
–0.10
0.10
0.08
0.06
0.04
0.002
0.02
TUE (%FSR)
0.004
0
–0.002
105
–0.006
–0.06
–0.008 AVDD = +24V
AVSS = –24V
–0.010
–40
–0.08
图32. INL与温度的关系(内部RSET 检测电阻)
+4mA TO +20mA EXTERNAL R SET POSITIVE TUE
0mA TO +20mA EXTERNAL R SET POSITIVE TUE
0mA TO +24mA EXTERNAL R SET POSITIVE TUE
±20mA EXTERNAL R SET POSITIVE TUE
±24mA EXTERNAL R SET POSITIVE TUE
0
–0.04
TEMPERATURE (°C)
25
–0.02
–0.004
105
–40
图34. 总不可调整误差(TUE)与温度的关系(内部RSET 检测电阻)
+4mA TO +20mA INTERNAL RSET LINEARITY
0mA TO +20mA INTERNAL RSET LINEARITY
0mA TO +24mA INTERNAL RSET LINEARITY
±20mA INTERNAL R SET LINEARITY
±24mA INTERNAL R SET LINEARITY
25
+4mA TO +20mA INTERNAL RSET NEGATIVE TUE
0mA TO +20mA INTERNAL RSET NEGATIVE TUE
0mA TO +24mA INTERNAL RSET NEGATIVE TUE
±20mA INTERNAL R SET NEGATIVE TUE
±24mA INTERNAL R SET NEGATIVE TUE
TEMPERATURE (°C)
07268-132
LINEARITY (%FSR)
0.006
0
–0.02
–0.06
图31. 总不可调整误差(TUE)，电流模式，内部RSET 检测电阻
0.010
0.02
–0.04
+4mA TO +20mA INTERNAL RSET NEGATIVE TUE
0mA TO +20mA INTERNAL RSET NEGATIVE TUE
0mA TO +24mA INTERNAL RSET NEGATIVE TUE
±20mA INTERNAL R SET NEGATIVE TUE
±24mA INTERNAL R SET NEGATIVE TUE
+11.2/–10.8
+4mA TO +20mA INTERNAL RSET POSITIVE TUE
0mA TO +20mA INTERNAL RSET POSITIVE TUE
0mA TO +24mA INTERNAL RSET POSITIVE TUE
±20mA INTERNAL R SET POSITIVE TUE
±24mA INTERNAL R SET POSITIVE TUE
0.04
07268-131
TUE (%FSR)
0.04
105
图33. INL与温度的关系(外部RSET 检测电阻)
图30. 总不可调整误差(TUE)，电流模式，外部RSET 检测电阻
0.08
25
TEMPERATURE (°C)
07268-133
–0.04
07268-130
TUE (%FSR)
0.04
0.006
+4mA TO +20mA EXTERNAL RSET LINEARITY
0mA TO +20mA EXTERNAL RSET LINEARITY
0mA TO +24mA EXTERNAL RSET LINEARITY
±20mA EXTERNAL R SET LINEARITY
±24mA EXTERNAL R SET LINEARITY
07268-134
0.06
0.008
–0.10
+4mA TO +20mA EXTERNAL R SET NEGATIVE TUE
0mA TO +20mA EXTERNAL R SET NEGATIVE TUE
0mA TO +24mA EXTERNAL R SET NEGATIVE TUE
±20mA EXTERNAL R SET NEGATIVE TUE
±24mA EXTERNAL R SET NEGATIVE TUE
–40
25
TEMPERATURE (°C)
105
07268-135
0.08
0.010
+4mA TO +20mA EXTERNAL RSET POSITIVE TUE
0mA TO +20mA EXTERNAL RSET POSITIVE TUE
0mA TO +24mA EXTERNAL RSET POSITIVE TUE
±20mA EXTERNAL R SET POSITIVE TUE
±24mA EXTERNAL R SET POSITIVE TUE
LINEARITY (%FSR)
0.10
图35. 总不可调整误差(TUE)与温度的关系(外部RSET 检测电阻)
Rev. F | Page 18 of 36
AD5750/AD5750-1/AD5750-2
0
–2
–4
–40
25
105
TEMPERATURE (°C)
FULL-SCALE ERROR (%FSR)
0
–5
–10
25
105
TEMPERATURE (°C)
FULL-SCALE ERROR (%FSR)
±24mA, EXTERNAL R SET
–1
–2
±20mA, EXTERNAL R SET
–0.01
–0.02
±20mA EXTERNAL R SET
±24mA EXTERNAL R SET
–40
25
25
105
TEMPERATURE (°C)
105
0.02
+4mA TO +20mA INTERNAL RSET
0mA TO +20mA INTERNAL RSET
0mA TO +24mA INTERNAL RSET
±20mA INTERNAL R SET
±24mA INTERNAL R SET
0.01
0
–0.01
–0.02
–0.03
–0.04
–0.05
AVDD = +24V
AVSS = –24V
07268-138
BIPOLAR ZERO-SCALE ERROR (µA)
+4mA TO +20mA EXTERNAL RSET
0mA TO +20mA EXTERNAL RSET
0mA TO +24mA EXTERNAL RSET
0
0.04
–40
105
AVDD = +24V
0.01 AVSS = –24V
0.03
0
–5
25
图40. 满刻度误差与温度的关系(外部RSET 检测电阻)
2
–4
–40
TEMPERATURE (°C)
3
1
AVDD = +24V
AVSS = –24V
0.02
–0.04
图37. 零刻度误差与温度的关系(内部RSET 检测电阻)
–3
–5
–0.03
±20mA INTERNAL R SET
±24mA INTERNAL R SET
07268-137
ZERO-SCALE ERROR (µA)
5
–40
–4
0.03
10 AVDD = +24V
AVSS = –24V
–20
±24mA, INTERNAL R SET
0.04
15
–15
–3
图39. 双极性零电平误差与温度的关系(内部RSET 检测电阻)
+4mA TO +20mA INTERNAL RSET
0mA TO +20mA INTERNAL RSET
0mA TO +24mA INTERNAL RSET
20
–2
TEMPERATURE (°C)
图36. 零刻度误差与温度的关系(外部RSET 检测电阻)
25
±20mA, INTERNAL R SET
–1
–6
07268-136
–6
±20mA EXTERNAL R SET
±24mA EXTERNAL R SET
0
07268-139
2
1
07268-140
ZERO-SCALE ERROR (µA)
4
2
+4mA TO +20mA EXTERNAL RSET
0mA TO +20mA EXTERNAL RSET
0mA TO +24mA EXTERNAL RSET
图38. 双极性零电平误差与温度的关系(外部RSET 检测电阻)
–0.06
AVDD = +24V
AVSS = –24V
–40
25
105
TEMPERATURE (°C)
图41. 满刻度误差与温度的关系(内部RSET 检测电阻)
Rev. F | Page 19 of 36
07268-141
AVDD = +24V
AVSS = –24V
BIPOLAR ZERO-SCALE ERROR (µA)
6
AD5750/AD5750-1/AD5750-2
0.005
6
VDD (V)
8
0
0.000006
0.000004
0.000002
IOUT
–0.000002
–0.000004
2
–0.000006
0
–40
25
105
07268-142
±20mA EXTERNAL R SET
±24mA EXTERNAL R SET
AVDD = +24V
AVSS = –24V
TEMPERATURE (°C)
VDD
–2
–10
–8
0
2
4
6
10
8
–0.000010
–2
–4
–6
IOUT (µA)
0
–0.02
–8
–10
–0.04
–12
–0.06
–14
–0.10
–2
0
+4mA TO +20mA INTERNAL RSET
0mA TO +20mA INTERNAL RSET
0mA TO +24mA INTERNAL RSET
±20mA INTERNAL R SET
±24mA INTERNAL R SET
0.02
–0.08
–4
图45. VDD 和输出电流(IOUT )与上电时间的关系
–16
AVDD = +24V
AVSS = –24V
–40
25
105
TEMPERATURE (°C)
–18
–2
07268-143
GAIN ERROR (%FSR)
0.04
–6
–1
0
1
2
3
4
5
6
7
8
TIME (µs)
图43. 增益误差与温度的关系(内部RSET 检测电阻)
07268-146
0.06
–0.000008
TIME (ms)
图42. 增益误差与温度的关系(外部RSET 检测电阻)
0.08
0
4
–0.005
–0.015
0.000008
10
0.010
–0.010
0.000010
IOUT (A)
0.015
GAIN ERROR (%FSR)
12
+4mA TO +20mA EXTERNAL RSET
0mA TO +20mA EXTERNAL RSET
0mA TO +24mA EXTERNAL RSET
07268-145
0.020
图46. 输出电流(IOUT )与输出使能时间的关系
1.4
0.025
1.2
AVDD COMPLIANCE
0.020
CURRENT (A)
0.8
AVSS COMPLIANCE
0.6
0.015
0.010
0.4
0
–40
25
105
TEMPERATURE (°C)
图44. IOUT = 10.8 mA并选择±24 mA范围时，
所测输出顺从电压与温度的关系
0
–12
–6
1
8
14
21
28
34
41
48
TIME (µs)
图47. 4 mA至20 mA输出电流阶跃
Rev. F | Page 20 of 36
54
61
68
07268-147
0.005
0.2
07268-144
COMPLIANCE (V)
1.0
AD5750/AD5750-1/AD5750-2
6
3000
5
2500
AIDD/AISS (mA)
DVCC = 5V
1500
1000
1
0
–2
0
0.5
1.0
1.5
2.0
2.5
3.0
3.5
4.0
4.5
LOGIC LEVEL (V)
5.0
07268-148
DVCC = 3V
图48. DICC 与逻辑输入电压的关系
5
AIDD
4
3
2
1
0
–1
–2
±15.0
±24.0
±26.4
AVDD/AVSS (V)
07268-149
AISS
±10.8
–3
AISS
±10.8
±15.0
±24.0
±26.4
AVDD/AVSS (V)
图50. AIDD /AISS 与AVDD /AVSS 的关系(IOUT = 0 mA)
6
AIDD/AISS (mA)
2
–1
500
–3
3
图49. AIDD /AISS 与AVDD /AVSS 的关系(VOUT = 0 V)
Rev. F | Page 21 of 36
07268-150
DICC (µA)
2000
0
AIDD
4
AD5750/AD5750-1/AD5750-2
术语
总不可调整误差(TUE)
零刻度误差
总不可调整误差(TUE)是指包括以下所有误差在内的总输
零刻度误差是指实际零刻度模拟输出与理想零刻度输出的
出误差：INL误差、失调误差、增益误差和随电源电压、
偏差，用毫伏(mV)表示。
温度和时间变化而出现的输出漂移。TUE采用满量程范围
的百分比表示(% FSR)。
零刻度TC
零刻度温度系数(TC)衡量零刻度误差随温度的变化，用
ppm FSR/°C表示。
相对精度或积分非线性(INL)
积分非线性(INL)是指输出驱动器的输出与通过其传递函数
两个端点的直线之间的最大偏差，单位为% FSR。从图5可
以看出典型INL与输入电压的关系。
失调误差
失调误差衡量传递函数线性区内实际VOUT和理想VOUT
之间的差值，用毫伏(mV)表示。该值可以为正，也可为负。
双极性零误差
双极性零刻度误差是指所选双极性范围内半量程输出(0 V/
0 mA)的实际值之间的偏差。从图10可以看出双极性零电平
误差与温度的关系。
输出电压建立时间
输出电压建立时间是指对于一个半量程输入变化，输出建
立到指定精度水平所需的时间量。
压摆率
双极性零温度系数(TC)
双极性零温度系数(TC)衡量双极性零误差随温度的变化，
用ppm FSR/°C表示。
器件的压摆率是对输出电压变化率的限制。输出压摆速度
通常受限于其输出端使用的放大器压摆率。压摆率是输出
信号10％至90％之间的测量值，用V/μs表示。
满量程误差
满量程误差是实际满量程模拟输出与理想满量程输出的偏
差，用满量程范围的百分比(% FSR)表示。
电流环路顺从电压
电流环路顺从电压是指输出电流与编程值相等情况下
IOUT引脚的最大电压。
满刻度温度系数(TC)
满量程温度系数(TC)衡量满量程误差随温度的变化，用
ppm FSR/°C表示。
上电毛刺能量
上电毛刺能量是AD5750/AD5750-1/AD5750-2上电时注入
模拟输出的脉冲，定义为毛刺的面积，用nV-sec表示。
增益误差
增益误差衡量输出的量程误差，是指输出传递特性的斜率
与理想值之间的偏差，用满量程范围的百分比表示(% FSR)。
电源抑制比(PSRR)
PSRR表示电源电压变化对输出的影响大小。
从图11可以看出增益误差与温度的关系。
增益误差温度系数(TC)
增益误差温度系数(TC)衡量增益误差随温度的变化，用
ppm FSR/°C表示。
Rev. F | Page 22 of 36
AD5750/AD5750-1/AD5750-2
工作原理
图 51和 图 52分 别 显 示 的 是 输 出 模 块 系 统 中 AD5750/
AD5750/AD5750-1/AD5750-2是单通道、高精度、电压/电
流输出驱动器，输出范围可通过硬件或软件编程。软件输
AD5750-1/AD5750-2在软件模式和硬件模式下的典型配
出范围可通过SPI/MICROWIRE兼容的串行接口进行设置。
置。HW SELECT引脚用于选择器件是配置为软件模式，还
AD5750/AD5750-1/AD5750-2的模拟输入由一个低电压、
是硬件模式。AD5750/AD5750-1/AD5750-2的模拟输入由
单电源供电的DAC提供，对该模拟输入进行内部调理以提
AD506x或AD566x等低电压、单电源供电的DAC提供，
供所需的输出电流/电压范围。AD5750-1/AD5750-2提供0 V至
DAC的输出范围为0 V至4.096 V。DAC的电源和基准电压以
2.5 V模拟输入范围，AD5750提供0 V至4.096 V模拟输入范围。
及AD5750/AD5750-1/AD5750-2的基准电压可以由ADR392
等基准电压源提供。AD5750/AD5750-1/AD5750-2可以采
可编程输出电流范围有如下五种：+4 mA至+20 mA、0 mA
用最高±26.4 V的电源供电。
至+20 mA、0 mA至+24 mA、±20 mA和±24 mA。
软件模式
通过配置单独的引脚可以提供四种输出电压范围：0 V至
在电流模式下，可通过软件选择的输出范围包括：±20 mA、
+5 V、0 V至+10 V、±5 V或±10 V。所有电压范围均提供20%
±24 mA、0 mA至+20 mA、+4 mA至+20 mA和0 mA至+24 mA。
的超范围特性。4-20 mA、0-20 mA和0-24 mA电流范围提供
2%的超范围特性。电流输出和电压输出通过独立引脚提
在电压模式下，可通过软件选择的输出范围包括：0 V至+5 V、
供，一次只能使能一个输出。输出范围可通过编程控制寄
0 V至+10 V、±5 V或±10 V。
存器中的R3至R0位进行选择(参见表7和表8)。
VDD AGND VSS
AD5750/
AD5750-1/
AD5750-2
ADR392
SCLK
MCU
SDI/DIN
SDO
SYNC1
VDD
AVDD
GND AVSS
VSENSE+
VSENSE–
VREF
REFIN
VIN
AD506x
AD566x
VOUT
RANGE
SCALE
VOUT
0V TO +5V, 0V TO +10V,
±5V, ±10V
IOUT
RANGE
SCALE
SCLK
SDIN
SDO
SYNC
SERIAL
INTERFACE
VOUT SHORT FAULT
IOUT OPEN FAULT
OVERTEMP FAULT
IOUT
0mA TO +20mA,
0mA TO +24mA,
+4mA TO +20mA
±20mA, ±24mA
STATUS REGISTER
HW SELECT
FAULT
图51. 软件模式下的典型系统配置(未显示开漏输出所需的上拉电阻)
Rev. F | Page 23 of 36
07268-045
ADP1720
AD5750/AD5750-1/AD5750-2
VDD AGND VSS
AD5750/
AD5750-1/
AD5750-2
ADP1720
ADR392
SCLK
VDD
SDI/DIN
SDO
MCU
SYNC1
AVDD
GND AVSS
VSENSE+
VSENSE–
VREF
REFIN
VOUT
RANGE
SCALE
VIN
AD506x
AD566x
VOUT
0V TO +5V, 0V TO +10V,
±5V, ±10V
IOUT
RANGE
SCALE
DVCC
IOUT
0mA TO +20mA,
0mA TO +24mA,
+4mA TO +20mA
±20mA, ±24mA
HW SELECT
OUTEN
R3
R2
R1
VFAULT
IFAULT
R0
07268-046
TEMP
OUTPUT RANGE
SELECT PINS
图52. 硬件模式下的典型系统配置，采用内置DAC基准电压源(未显示开漏输出所需的上拉电阻)
表6. 建议与AD5750、AD5750-1和AD5750-2配合使用的器件
DAC
AD5660
AD5664R
AD5668
AD5060
AD5064
AD5662
AD5664
1
2
基准电压源
内部
内部
内部
ADR434
ADR434
ADR392 2
ADR3922
电源
ADP1720 1
不适用
不适用
ADP17201
不适用
ADR3922
不适用
精度
12位INL
不适用
不适用
16位INL
不适用
12位INL
不适用
描述
中端系统、单通道、内部基准电压源
中端系统、四通道、内部基准电压源
中端系统、八通道、内部基准电压源
高端系统、单通道、外部基准电压源
高端系统、四通道、外部基准电压源
中端系统、单通道、外部基准电压源
中端系统、四通道、外部基准电压源
ADP1720的输入范围最高可达28 V。
ADR392的输入范围最高可达15 V。
Rev. F | Page 24 of 36
AD5750/AD5750-1/AD5750-2
电流输出架构
电流和电压通过独立引脚输出，且不能同时输出。这让用
模拟输入VIN引脚的电压输入(AD5750为0 V至4.096 V，
户可以将电流和电压输出引脚连接在一起，并将终端系统
AD5750-1/AD5750-2为0 V至2.5 V)可以转换成电流(见图53)，
配置为单通道输出。
然后电流镜像到供电轨，使应用仅发生相对内置基准电压
的电流源输出；或者，电压输入经过缓冲和比例缩放，输
出可通过软件选择的单极性或双极性电压范围(见图54)。
基准电压源用于为输出范围和增益调整提供内部失调。可
驱动较大容性负载
通过在COMP1和COMP2引脚之间增加一个无极性补偿电
容，电压输出放大器能够驱动最高1 µF的容性负载。
如果不使用该补偿电容，最高可驱动20 nF容性负载。必须
选输出范围可通过数字接口进行编程。
为 C COMP 电 容 选 择 合 适 的 值 。 虽 然 此 电 容 允 许 AD5750/
RANGE DECODE
FROM INTERFACE
R2
AD5750-1/AD5750-2驱动较大容性负载并可减少过冲，但
R3
VDD
是会增加器件的建立时间，因此会影响系统带宽。此电容
IOUT
RANGE
SCALING
VIN
VREF
值的考虑范围为100 pF至4 nF，具体取决于建立时间、过冲
REXT1
REXT2
IOUT
RSET
和带宽之间的折衷权衡。
AD5750/AD5750-1/AD5750-2的上电状态
Vx
上电时，AD5750/AD5750-1/AD5750-2检测载入的是硬件
R1
模式还是软件模式，并相应地设置上电条件。
R4
07268-047
VSS
IOUT
OPEN FAULT
图53. 电流输出配置
则电压输出通道置于三态模式。在这两种情况下，电流输
VSENSE+
出通道均会在上电时预设为三态条件(0 mA)。这样允许用户
VOUT
根据需要将电压输出端和电流输出端连接在一起。
VOUT
SHORT FAULT
VSENSE–
07268-048
VREF
VOUT RANGE
SCALING
的状态。如果器件上电时CLEAR引脚被拉高，则电压输出
端输出一个有效0 V。如果器件上电时CLEAR引脚被拉低，
RANGE DECODE
FROM INTERFACE
VIN
(0V TO 4.096V)
在软件SPI模式下，输出端的上电状态取决于CLEAR引脚
图54. 电压输出
要将器件置于正常工作模式，用户必须将控制寄存器中的
OUTEN位置1以使能输出，并在同一写操作中使用R3至R0
范围位来设置输出范围配置。如果在此写操作期间CLEAR
驱动感性负载
引脚仍处于高电平(有效)，器件会自动清零至由可编程范
在驱动感性负载或非明确定义的负载时，需要在IOUT与
围和CLR SEL引脚或CLRSEL位定义的正常清零状态。(详情
GND之间连接一个0.01 µF电容，以确保能够稳定地驱动超
过50 mH的负载。不存在最大电容限值。负载的容性成分可
能造成建立变慢。
参见“异步清零(CLEAR)”部分)。CLEAR引脚必须处于低电
平，才能使器件工作在正常模式下。
CLEAR引 脚 通 常 由 微 控 制 器 直 接 驱 动 。 如 果 AD5750/
电压输出放大器
AD5750-1/AD5750-2的电源与微控制器电源相互独立，应
电压输出放大器能够产生单极性和双极性两种输出电压，
在DVCC上连接一个弱上拉电阻或对地连接一个下拉电阻，
能够驱动1 kΩ并联1.2 µF的负载(在COMP1和COMP2引脚上
从而确保无需使用微控制器也能获得正确的上电条件。对
连接有外部补偿电容)。输出放大器的源电流和吸电流能力
于大多数应用，在CLEAR引脚上连接一个10 kΩ的上拉/下拉
如图16所示。压摆率为2 V/µs。
电阻就足够了。
器件内部VOUT和VSENSE+引脚之间以及VSENSE−引脚和
如果选择的是硬件模式，则器件上电时预设为由R3至R0范
器件内部地之间都连接一个2.5 MΩ电阻。如果出现故障，
围位和OUTEN或CLEAR引脚状态所定义的状态。在硬件
这些电阻可确保放大器环路闭合，让AD5750/AD5750-1/
模式下给器件上电时，建议将输出端保持为禁用。
AD5750-2不会进入开环状态，从而保护器件。
VSENSE−引脚可以在相对于远端负载接地点的±3 V共模范围
内工作。
Rev. F | Page 25 of 36
AD5750/AD5750-1/AD5750-2
上电时的默认寄存器
OUTEN
AD5750/AD5750-1/AD5750-2上电复位电路确保所有寄存
在软件模式下，可以使用控制寄存器中的OUTEN位来使
器均加载零码。
能或禁用输出。禁用输出时，电流通道和电压通道均会变
在软件SPI模式下，器件上电时会禁用所有输出(OUTEN位 = 0)。
为三态。用户必须设置OUTEN位来使能输出，同时设置
输出范围配置。
用户必须将控制寄存器中的OUTEN位置1以使能输出，并
在同一写操作中使用R3至R0位来设置输出范围配置。
在硬件模式下，可以使用OUTEN引脚来使能或禁用输
出。禁用输出时，电流通道和电压通道均会变为三态。用
如果选择的是硬件模式，则器件上电时预设为由R3至R0位
户必须控制OUTEN引脚，以使能输出。更改输出范围
和OUTEN引脚状态所定义的条件。在硬件模式下给器件
时，建议禁用输出。
上电时，建议将输出端保持为禁用。
软件控制
复位功能
通过将HW SELECT引脚连接到地可以使能软件控制。在软
在软件模式下，器件可使用RESET引脚(低电平有效)或复
件模式下，AD5750/AD5750-1/AD5750-2可以通过工作时钟
位位(reset = 1)进行复位。复位操作将禁用电流输出和电压
速率最高达50 MHz的多功能三线式串行接口进行控制。该接
输出，并使其处于上电状态。用户必须写入OUTEN位以
口与SPI、QSPI™、MICROWIRE和DSP标准兼容。
使能输出，并在同一写操作中设置输出范围配置。RESET
引脚为对电平敏感的输入引脚；只要引脚处于低电平，器
输入移位寄存器
件就会一直处于复位模式。向控制寄存器中写入复位命令
输入移位寄存器为16位宽。数据在串行时钟输入SCLK的控
后，复位位清零。
制下首先作为16位字载入器件MSB中。数据在SCLK的下降
沿读入。输入移位寄存器包括16个控制位，如表7所示。
在硬件模式下，不存在复位操作。如果在硬件模式下使用
此写操作的时序图如图2所示。输入移位寄存器的前三位
器件，RESET引脚应连接高电平。
用 于 设 置 印 刷 电 路 板 (PCB)上 的 AD5750/AD5750-1/
AD5750-2器件的硬件地址。每个电路板上最多可以寻址八
个器件。
在任何写操作期间，位D11、位D1和位D0必须始终置0。
表7. 写操作的输入移位寄存器内容—控制寄存器
MSB
D15
A2
D14
A1
D13
A0
D12
R/W
D11
0
D10
R3
D9
R2
D8
R1
D7
R0
D6
CLRSEL
D5
OUTEN
D4
Clear
表8. 输入移位寄存器描述
位
A2, A1, A0
R/W
描述
与AD2、AD1和AD0外部引脚配合使用，以确定系统控制器要寻址的具体器件。
A2
A1
A0
功能
0
0
0
对引脚AD2 = 0、引脚AD1 = 0且引脚AD0 = 0的器件进行寻址。
0
0
1
对引脚AD2 = 0、引脚AD1 = 0且引脚AD0 = 1的器件进行寻址。
0
1
0
对引脚AD2 = 0、引脚AD1 = 1且引脚AD0 = 0的器件进行寻址。
0
1
1
对引脚AD2 = 0、引脚AD1 = 1且引脚AD0 = 1的器件进行寻址。
1
0
0
对引脚AD2 = 1、引脚AD1 = 0且引脚AD0 = 0的器件进行寻址。
1
0
1
对引脚AD2 = 1、引脚AD1 = 0且引脚AD0 = 1的器件进行寻址。
1
1
0
对引脚AD2 = 1、引脚AD1 = 1且引脚AD0 = 0的器件进行寻址。
1
1
1
对引脚AD2 = 1、引脚AD1 = 1且引脚AD0 = 1的器件进行寻址。
表示对寻址寄存器的读或写操作。
Rev. F | Page 26 of 36
D3
RSET
D2
Reset
D1
0
LSB
D0
0
AD5750/AD5750-1/AD5750-2
位
R3, R2, R1, R0
CLRSEL
OUTEN
Clear
RSET
Reset
描述
与RSET配合来选择输出配置。
RSET R3
R2
R1
R0
输出配置
0
0
0
0
0
4 mA至20 mA(外部15 kΩ电流检测电阻)。
0
0
0
0
1
0 mA至20 mA(外部15 kΩ电流检测电阻)。
0
0
0
1
0
0 mA至24 mA(外部15 kΩ电流检测电阻)。
0
0
0
1
1
±20 mA(外部15 kΩ电流检测电阻)。
0
0
1
0
0
±24 mA(外部15 kΩ电流检测电阻)。
0
0
1
0
1
0 V至5 V。
0
0
1
1
0
0 V至10 V。
0
0
1
1
1
±5 V。
0
1
0
0
0
±10 V。
0
1
0
0
1
0 V至6.0 V(20%超范围)。
0
1
0
1
0
0 V至12.0 V(20%超范围)。
0
1
0
1
1
±6.0 V(20%超范围)。
0
1
1
0
0
±12.0 V(20%超范围)。
0
1
1
0
1
±2.5 V。
0
1
1
1
0
不适用；若选中，则输出在0 V和−1 V之间驱动。
0
1
1
1
1
不适用；若选中，则输出在0 V和−1 V之间驱动。
1
0
0
0
0
4 mA至20 mA(内部电流检测电阻)。
1
0
0
0
1
0 mA至20 mA(内部电流检测电阻)。
1
0
0
1
0
0 mA至24 mA(内部电流检测电阻)。
1
0
0
1
1
±20 mA(内部电流检测电阻)。
1
0
1
0
0
±24 mA(内部电流检测电阻)。
1
0
1
0
1
0 V至5 V。
1
0
1
1
0
0 V至10 V。
1
0
1
1
1
±5 V。
1
1
0
0
0
±10 V。
1
1
0
0
1
0 V至6.0 V(20%超范围)。
1
1
0
1
0
0 V至12.0 V(20%超范围)。
1
1
0
1
1
±6.0 V(20%超范围)。
1
1
1
0
0
±12.0 V(20%超范围)。
1
1
1
0
1
3.92 mA至20.4 mA(内部电流检测电阻)。
1
1
1
1
0
0 mA至20.4 mA(内部电流检测电阻)。
1
1
1
1
1
0 mA至24.5 mA(内部电流检测电阻)。
将清零模式设置为零刻度或中间量程。参见“异步清零(CLEAR)”部分。
CLRSEL
功能
0
清零至0 V。
1
在单极性模式下，清零至中间电平；在双极性模式下，清零至零电平。
输出使能位。必须将此位设置为1，以使能输出。
软件清零位，高电平有效。
选择内部/外部电流检测电阻。
RSET
功能
1
选择内部电流检测电阻；与R3至R0位一起使用来选择输出范围。
0
选择外部电流检测电阻；与R3至R0位一起使用来选择输出范围。
将器件复位至其上电状态。
Rev. F | Page 27 of 36
AD5750/AD5750-1/AD5750-2
状态位读操作
硬件控制
对状态位的读操作可以作为正常写操作的一部分来启动。
通过将HW SELECT引脚连接到DVCC可以使能硬件控制。在
该读操作通过选择正确的器件地址(A2、A1、A0)，然后将
此模式下，R3、R2、R1和R0引脚与RSET引脚一同用于配
R/W位设为1来激活。默认情况下，会禁用SDO引脚。
置输出范围，如表8所示。
AD5750/AD5750-1/AD5750-2寻址完成并将R/W设为1后，
SDO引脚使能，数据在SCLK的第五个上升沿输出。数据在
SDO上逐个输出后，一个SYNC的上升沿再次禁用(三态)
SDO引脚。在同一读取周期中，可同时读取状态寄存器数
据(参见表9)和控制寄存器数据。写操作的位D10至位D0包
含的数据仍然有效，需要时可用来改变AD5750/AD5750-1/
AD5750-2的工作模式。
在硬件模式下，不存在状态寄存器。故障状态(开路、短路
和过温)通过IFAULT、VFAULT和TEMP引脚来指示。如果
出现任意上述故障，则特定故障引脚会置位低电平。
IFAULT、VFAULT和TEMP均为开漏输出，因此可以连接
在一起，以允许用户生成一个中断，通知系统控制器有故
障情况发生。如果通过此种方式进行硬件连接，则无法区
分系统中发生的具体是那种故障。
状态位由三个只读位构成，用于在发生输出端开路或短
路、过温错误或接口错误等特定故障时通知用户。如果发
生任意上述故障，硬件FAULT引脚也会置位低电平，用作
控制器的硬件中断。
传递函数
AD5750/AD5750-1/AD5750-2内置信号调理模块，可将模
拟输入电压映射到通过经过编程的输出范围。可用模拟输
入范围为0 V至4.096 V (AD5750)和0 V至2.5 V (AD5750-1/
有关故障状态的完整说明，请参见“特性详解”部分。
AD5750-2)。
对于所有的输出范围，AD5750/AD5750-1/AD5750-2均可
实现直接线性映射传递函数；其中，0 V映射到所选范围的
下限；4.096 V(AD5750-1/AD5750-2则是2.5 V)映射到所选范
围的上限。
表9. 读操作的输入移位寄存器内容—状态寄存器
MSB
D15
A2
D14
A1
D13
A0
D12
1
D11
0
D10
R3
D9
R2
D8
R1
D7
R0
D6
CLRSEL
D5
OUTEN
D4
RSET
表10. 状态位选项
位
PEC Error
OVER TEMP
IOUT Fault
VOUT Fault
描述
如果CRC-8差错校验检测到接口错误，该位置1。参见“特性详解”部分。
当AD5750/AD5750-1/AD5750-2内核温度超过约150°C时，该位置1。
如果IOUT引脚发生开路，该位置1。
如果VOUT引脚发生短路，该位置1。
Rev. F | Page 28 of 36
D3
PEC
Error
D2
OVER
TEMP
D1
IOUT
Fault
LSB
D0
VOUT
Fault
AD5750/AD5750-1/AD5750-2-2
特性详解
输出故障报警—软件模式
输出的内部电路不使用具有窗口限值的比较器，因为这
在软件模式下，AD5750/AD5750-1/AD5750-2配有一个
样需要在故障输出变为有效之前产生一个实际的输出错
FAULT引脚；此引脚为开漏输出，允许将多个AD5750/
误。事实上，该信号是在输出级中的内部放大器的剩余
AD5750-1/AD5750-2器件的FAULT引脚一起连接到一个上
驱动能力小于约1 V时产生。因此，故障输出在快达到顺
拉电阻，从而实现全局故障检测。在软件模式下，FAULT
从电压限值之前就会变为有效。由于是在输出放大器的
引脚在以下任一故障情形下强制处于低电平有效状态：
反馈环路内进行比较，因此其开环增益可保持输出精度
• 由于电路开环或电源电压不足，IOUT端的电压试图升
至顺从电压范围以上。产生故障输出的内部电路不使用
具有窗口限值的比较器，因为这样需要在故障输出变为
有效之前产生一个实际的输出错误。事实上，该信号是
在输出级中的内部放大器的剩余驱动能力小于约1 V时产
生。因此，故障输出在快达到顺从电压限值之前就会变
为有效。由于是在输出放大器的反馈环路内进行比较，因
不变，并且在故障输出变为有效之前不会发生输出误差。
如果检测到此故障，IFAULT引脚会强制处于低电平状态。
• 在电压输出引脚(VOUT)上检测到短路。短路电流限值
为15 mA。如果检测到此故障，VFAULT引脚会强制处于
低电平状态。
• AD5750/AD5750-1/AD5750-2内核温度超过约150°C。如
检测到此种错误，TEMP引脚将被强制处于低电平状态。
此其开环增益可保持输出精度不变，并且在故障输出变
电压输出短路保护
为有效之前不会发生输出误差。
正常工作时，电压输出吸电流和源电流最高为12 mA并保持
• 在电压输出引脚(VOUT)上检测到短路。短路电流限值
为15 mA。
指定的操作。电压输出传送的最大电流约为15 mA；这是短
路电流。
• 因分组差错校验(PEC)失败而检测到接口错误。参见“分
组差错校验”部分。
异步清零(CLEAR)
CLEAR是高电平有效清零引脚，允许输出清零至零电平码
• AD5750/AD5750-1/AD5750-2内核温度超过约150°C。
或中间电平码，用户可通过CLRSEL引脚或输入移位寄存
输出故障报警—硬件模式
器 的 CLRSEL位 选 择 ， 如 表 8所 示 。 (清 零 选 择 特 性 是
在硬件模式下，AD5750/AD5750-1/AD5750-2配有以下三
CLRSEL引脚和CLRSEL位的逻辑“或”功能。)电流环路输出
个故障引脚：VFAULT、IFAULT和TEMP。这些引脚均为
清零至其可编程范围的最低值。当CLEAR信号变回低电平
开漏输出，允许将多个AD5750/AD5750-1/AD5750-2的故
后，输出会返回到其之前的编程值或经过重新编程的新值。
障引脚一起连接到一个上拉电阻，从而实现全局故障检测。
清零操作还可通过控制寄存器中的清零命令来执行(见表11)。
在硬件控制模式下，这些故障引脚在以下任一故障情形下
强制处于有效状态：
• 检测到开路错误。由于电路开环或电源电压不足，
IOUT端的电压试图升至顺从电压范围以上。产生故障
表11. CLRSEL选项
CLRSEL
0
单极性输出电压范围
0V
1
中间电平
输出清零值
单极性电流输出范围
双极性输出范围
负满量程
零电平；
例如，4 mA至20 mA范围的4 mA；
0 mA至20 mA范围的0 mA
0V
中间电平；
例如，4 mA至20 mA范围的12 mA；
0 mA至20 mA范围的10 mA
Rev. F | Page 29 of 36
双极性电流输出范围
零电平；
例如，±24 mA范围的−24 mA
中间电平；
例如，±24 mA范围的0 mA
AD5750/AD5750-1/AD5750-2
外部电流设置电阻
分组差错校验(PEC)
图1中，RSET是一个内部检测电阻，构成电压-电流转换电
为验证噪声环境下数据接收是否正确，AD5750/AD5750-1/
路的一部分。内部电流检测电阻的标称值为15 kΩ。为了在
AD5750-2提供了一个基于8位(CRC-8)循环冗余校验的差错
电流模式下实现超量程能力，用户还可将内部电流检测电
校验选项。负责控制AD5750/AD5750-1/AD5750-2的器件
阻选择为14.7 kΩ，从而提供2%的标称超范围能力。此特性
应使用下列多项式生成8位帧校验序列：
适用于0 mA至+20 mA、+4 mA至+20 mA和±20 mA电流范围。
输出电流值在全温度范围内的稳定性取决于RSET值的稳定
C(x) = x8 + x2 + x1 + 1
此序列会添加到数据字末尾，即在SYNC变为高电平之前
性。要提高输出电流在全温度范围内的稳定性，方法之一
有24个数据位会发送到AD5750/AD5750-1/AD5750-2。收到
是在AD5750/AD5750-1/AD5750-2的REXT1和REXT2引脚连
24位数据帧后，AD5750/AD5750-1/AD5750-2会在SYNC变
接一个外部低漂移电阻，从而替代内部电阻。外部电阻通
为高电平时执行差错校验。如果校验成功，数据就会写入
过输入移位寄存器进行选择。如果不使用外部电阻选项，
所选寄存器。如果差错校验失败，则FAULT引脚变为低电
REXT1和REXT2引脚应保持悬空。
平，同时状态寄存器的D3位置1。读取该寄存器后，此错
误标志会自动清除，FAULT引脚再次变为高电平。
可编程超量程模式
AD5750/AD5750-1/AD5750-2在大多数可用范围上支持超
UPDATE ON SYNC HIGH
SYNC
范围模式。超范围通过相应地配置R3、R2、R1和R0位(或
SCLK
在电压模式下，超范围通常为20%，因此可编程输出范围
变为0 V至6 V、0 V至12 V、±6 V和±12 V。模拟输入保持
D15
(MSB)
力仅适用于以下三个输出范围：0 mA至20 mA、0 mA至24 mA
和4 mA至20 mA。对于这些范围，模拟输入同样保持不变
(AD5750为0 V至4.096 V，AD5750-1/AD5750-2为0 V至2.5 V)。
16-BIT DATA
SDIN
16-BIT DATA TRANSER—NO ERROR CHECKING
不变。
在电流模式下，超范围通常为2%。电流模式下的超范围能
D0
(LSB)
UPDATE AFTER SYNC HIGH
ONLY IF ERROR CHECK PASSED
SYNC
SCLK
D23
(MSB)
SDIN
FAULT
D8
(LSB)D7
16-BIT DATA
D0
8-BIT FCS
FAULT GOES LOW IF
ERROR CHECK FAILS
16-BIT DATA TRANSER WITH ERROR CHECKING
图55. PEC差错校验时序图
Rev. F | Page 30 of 36
07268-049
引脚)进行选择。
AD5750/AD5750-1/AD5750-2
应用信息
瞬变电压保护
布局布线指南
AD5750/AD5750-1/AD5750-2内置ESD保护二极管，可防止
在任何注重精度的电路中，精心考虑电源和接地回路布局
器件在正常工作条件下受损。但是，工业控制环境会使
都有助于确保达到规定的性能。安装AD5750/AD5750-1/
I/O电路遭受高得多的瞬变。为了防止过高瞬态电压影响
AD5750-2所 用 的 PCB应 经 过 专 门 设 计 ， 使 AD5750/
AD5750/AD5750-1/AD5750-2，可能需要外部功率二极管
AD5750-1/AD5750-2位于模拟平面。
和浪涌电流限制电阻，如图56所示。对电阻值的约束条件
AD5750/AD5750-1/AD5750-2应当具有足够大的10 μF电源旁
是，在正常工作期间，IOUT的输出电平必须保持在其顺
从电压限值(AVDD – 2.75 V)以内，并且这两个保护二极管和
电阻必须具有适当的额定功率。如果需要，可添加瞬态电
压抑制器来进一步增强防护。
路电容，与每个电源上的0.1 μF电容并联，并且尽可能靠近
封装，最好是正对着该器件。10 μF电容最好为钽电容。0.1 μF
电 容 应 具 有 低 有 效 串 联 电 阻 (ESR)和 低 有 效 串 联 电 感
(ESI)，如高频时提供低阻抗接地路径的普通陶瓷型电容，
以便处理内部逻辑开关所引起的瞬态电流。
AVDD
在一个电路板上使用多个器件的系统中，提供一定的散热
AVDD
能力通常有助于功率耗散。
IOUT
AD5750/AD5750-1/AD5750-2在器件底部具有裸露焊盘，
RP
AVSS
该焊盘与器件的AVSS电源相连。为了获得最佳性能，在设
RLOAD
07268-050
AD5750/
AD5750-1/
AD5750-2
计母板和安装器件封装时需要有一些特殊考虑。为了改善
散热、电气和板级性能，需将封装底部的裸露焊盘焊接到
图56. 输出瞬变电压保护
PCB上相应的散热焊盘上。为进一步改善散热性能，PCB
散热考虑
了解功耗对于封装和结温的影响情况非常重要。内部结温
焊盘区可以设计一些散热通孔。
不应超过125°C。AD5750/AD5750-1/AD5750-2采用32引脚
可以扩大器件上的AVSS平面(如图57所示)，以提供自然散
5 mm × 5 mm LFCSP封装。热阻θJA为42°C/W。必须确保器件
热效应。
工作条件不会引起结温超标。
最差条件是指AD5750/AD5750-1/AD5750-2工作电压超过
AVDD (26.4 V)，并且直接驱动最大电流(24 mA)至地。此外，
AD5750/
AD5750-1/
AD5750-2
还应考虑到AD5750/AD5750-1/AD5750-2的静态电流，其
标称值约为4 mA。
下列公式用于估算在这些最差条件下的最大功耗，以及确
AVSS
PLANE
功耗 = 26.4 V × 28 mA = 0.7392 W
BOARD
温度增加 = 42°C × 0.7392 W = 31°C
图57. 焊盘与电路板的连接
最大环境温度 = 125°C − 31°C = 94°C
这些数据假设已采用“布局布线指南”部分所述的正确布局
和接地方法，以将功耗降至最低。
Rev. F | Page 31 of 36
07268-051
定最大环境温度：
AD5750/AD5750-1/AD5750-2
电流隔离接口
微处理器接口
在许多过程控制应用中，需要在控制器与受控单元之间提
AD5750/AD5750-1/AD5750-2的微处理器接口是通过串行
供一个隔离栅，以保护和隔离控制电路遭受可能发生的任
总线，使用与微控制器和DSP处理器兼容的协议。通信通
何危险的共模电压。ADI公司的iCoupler®系列产品可提供
道为一个3线(最少)式接口，由一个时钟信号、一个数据信
超过5.0 kV的电压隔离。AD5750/AD5750-1/AD5750-2采用
号和一个SYNC组成。AD5750/AD5750-1/AD5750-2需要16位
串行加载结构，使接口线路数量保持最少，因此成为隔离
数据字，数据在SCLK的下降沿时有效。
接口应用的理想选择。图58所示为使用ADuM1400的4通道
隔离接口。更多信息请访问：http://www.analog.com/icouplers。
1ADDITIONAL
VID
PINS OMITTED FOR CLARITY.
DECODE
VOA
TO
SCLK
VOB
TO
SDIN
VOC
TO
SYNC
VOD
TO
CLEAR
07268-052
CONTROL OUT
VIC
DECODE
SYNC OUT
DECODE
VIB
DECODE
SERIAL
DATA OUT
ENCODE
VIA
ENCODE
SERIAL
CLOCK OUT
ENCODE
ADuM14001
ENCODE
CONTROLLER
图58. 隔离接口
Rev. F | Page 32 of 36
AD5750/AD5750-1/AD5750-2
外形尺寸
0.30
0.25
0.18
32
25
1
24
0.50
BSC
TOP VIEW
0.80
0.75
0.70
8
16
0.05 MAX
0.02 NOM
COPLANARITY
0.08
0.20 REF
SEATING
PLANE
3.25
3.10 SQ
2.95
EXPOSED
PAD
17
0.50
0.40
0.30
PIN 1
INDICATOR
9
BOTTOM VIEW
0.25 MIN
FOR PROPER CONNECTION OF
THE EXPOSED PAD, REFER TO
THE PIN CONFIGURATION AND
FUNCTION DESCRIPTIONS
SECTION OF THIS DATA SHEET.
COMPLIANT TO JEDEC STANDARDS MO-220-WHHD.
112408-A
PIN 1
INDICATOR
5.10
5.00 SQ
4.90
图59. 32引脚引脚架构芯片级封装[LFCSP_WQ]
5 mm × 5 mm超薄四方体
(CP-32-7)
尺寸单位：mm
订购指南
型号1
AD5750ACPZ
AD5750ACPZ-REEL7
AD5750BCPZ
AD5750BCPZ-REEL7
EVAL-AD5750EBZ
AD5750-1ACPZ
AD5750-1ACPZ-REEL
AD5750-1ACPZ-REEL7
AD5750-1BCPZ
AD5750-1BCPZ-REEL
AD5750-1BCPZ-REEL7
AD5750-2BCPZ
AD5750-2BCPZ-RL7
1
TUE精度(%)
±0.3
±0.3
±0.1
±0.1
模拟输入
范围(V)
0至4.096
0至4.096
0至4.096
0至4.096
外部基准
电压(V)
4.096
4.096
4.096
4.096
温度范围
−40°C至+105°C
−40°C至+105°C
−40°C至+105°C
−40°C至+105°C
±0.3
±0.3
±0.3
±0.1
±0.1
±0.1
±0.1
±0.1
0至2.5
0至2.5
0至2.5
0至2.5
0至2.5
0至2.5
0至2.5
0至2.5
1.25
1.25
1.25
1.25
1.25
1.25
2.5
2.5
−40°C至+105°C
−40°C至+105°C
−40°C至+105°C
−40°C至+105°C
−40°C至+105°C
−40°C至+105°C
−40°C至+105°C
−40°C至+105°C
Z = 符合RoHS标准的器件。
Rev. F | Page 33 of 36
封装描述
32引脚 LFCSP_WQ
32引脚 LFCSP_WQ
32引脚 LFCSP_WQ
32引脚 LFCSP_WQ
评估板
32引脚 LFCSP_WQ
32引脚 LFCSP_WQ
32引脚 LFCSP_WQ
32引脚 LFCSP_WQ
32引脚 LFCSP_WQ
32引脚 LFCSP_WQ
32引脚 LFCSP_WQ
32引脚 LFCSP_WQ
封装选项
CP-32-7
CP-32-7
CP-32-7
CP-32-7
CP-32-7
CP-32-7
CP-32-7
CP-32-7
CP-32-7
CP-32-7
CP-32-7
CP-32-7
AD5750/AD5750-1/AD5750-2
注释
Rev. F | Page 34 of 36
AD5750/AD5750-1/AD5750-2
注释
Rev. F | Page 35 of 36
AD5750/AD5750-1/AD5750-2
注释
©2009–2014 Analog Devices, Inc. All rights reserved. Trademarks and
registered trademarks are the property of their respective owners.
D07268sc-0-9/14(F)
Rev. F | Page 36 of 36
工商网监
湘ICP备2023018690号
