16位、2.5 MSPS PulSAR
15.5 mW ADC，采用LFCSP封装
AD7985
产品特性
应用框图
16位分辨率、无失码
5V
吞吐速率：2.5 MSPS(TURBO高)，2.0 MSPS(TURBO低)
低功耗
15.5 mW(2.5 MSPS，外部基准电压源)
0V
TO
28 mW(2.5 MSPS，内部基准电压源)
BVDD AVDD,
DVDD
VIO
TURBO
IN+
VREF
积分非线性(INL)：典型值±0.7 LSB，最大值±1.5 LSB
1.8V
TO
2.7V
2.5V
AD7985
IN–
SDI
SCK
SDO
SNR
CNV
GND REF
88.5 dB(片内基准电压源)
VIO
3- OR 4-WIRE
INTERFACE:
SPI, CS,
DAISY CHAIN
(TURBO = LOW)
10µF
4.096 V内部基准电压：典型漂移量为±10 ppm/
07947-001
90 dB(外部基准电压源)
NOTES
1. GND REFERS TO REFGND, AGND, AND DGND.
伪差分模拟输入电压范围
图1.
0 V至VREF(VREF可高达5.0 V)
概述
可使用任一输入范围
无流水线延迟
AD7985是一款16位、2.5 MSPS逐次逼近型模数转换器(SAR
逻辑接口：1.8 V/2.5 V/2.7 V
ADC)。它内置一个低功耗、高速、16位采样ADC、一个
串行接口：SPI/QSPI兼容
内部转换时钟、一个内部基准电压源(和缓冲)、纠错电路
以菊花链形式连接多个ADC和忙闲指示功能
以及一个多功能串行接口端口。在CNV上升沿，AD7985
20引脚、4 mm 4 mm LFCSP (QFN)封装
对IN+与IN-之间的模拟输入电压差进行采样，范围从0 V至
REF。该器件具有两种采样模式：极高采样速率turbo模式
应用
(TURBO为高电平)；低功耗正常模式(TURBO为低电平)，
电池供电设备
适用于低功耗应用，其功耗与吞吐量呈比例关系。
通信
自动测试设备
正常模式(TURBO为低电平)下，SPI兼容型串行接口还能
数据采集系统
够利用SDI输入，将几个ADC以菊花链形式串联到单三线
医疗仪器
式总线上，并提供一个可选的忙闲指示。采用独立电源
(VIO)时，它与1.8 V、2.5 V和2.7 V电源兼容。
AD7985采用20引脚LFCSP封装，工作温度范围为−40至+85。
表1. MSOP、LFCSP、14/16/18位PulSAR® ADC1
类型
14位
16位
18位
100 kSPS
AD7940
AD7680
AD7683
AD7684
250 kSPS
AD79422
AD76852
AD76872
AD7694
AD76912
400 kSPS至500 kSPS
AD79462
AD76862
AD76882
AD76932
AD76902
≥1000 kSPS
ADC驱动器
AD79802
AD79832
AD79853
AD79822
AD79842
AD79863
ADA4941-1
ADA4841-x
AD8021
ADA4941-1
ADA4841-x
AD8021
欲选择最新的PulSAR ADC和ADC驱动器，请访问www.analog.com。
与标有此尾注的其它所有器件引脚兼容。
3
AD7985与AD7986引脚兼容。
1
2
Rev. A
Information furnished by Analog Devices is believed to be accurate and reliable. However, no
responsibility is assumed by Analog Devices for its use, nor for any infringements of patents or other
rights of third parties that may result from its use. Specifications subject to change without notice. No
license is granted by implication or otherwise under any patent or patent rights of Analog Devices.
Trademarks and registered trademarks are the property of their respective owners.
One Technology Way, P.O. Box 9106, Norwood, MA 02062-9106, U.S.A.
www.analog.com
Tel: 781.329.4700
Fax: 781.461.3113 ©2009-2010 Analog Devices, Inc. All rights reserved.
ADI中文版数据手册是英文版数据手册的译文，敬请谅解翻译中可能存在的语言组织或翻译错误，ADI不对翻译中存在的差异或由此产生的错误负责。如需确认任何词语的准确性，请参考ADI提
供的最新英文版数据手册。
AD7985
目录
特性......................................................................................................1
模拟输入..................................................................................... 15
应用......................................................................................................1
驱动放大器选择........................................................................ 15
应用框图 .............................................................................................1
基准电压输入 ............................................................................ 16
概述......................................................................................................1
电源 ............................................................................................. 16
修订历史 .............................................................................................2
数字接口 .......................................................................................... 17
技术规格 .............................................................................................3
数据读取选项 ............................................................................ 18
时序规格........................................................................................5
CS 模式(三线式且无繁忙指示) ............................................. 19
绝对最大额定值................................................................................6
CS 模式(三线式且有繁忙指示) ............................................. 20
ESD警告.........................................................................................6
CS 模式(四线式且无繁忙指示) ............................................. 21
引脚配置和功能描述 .......................................................................7
CS 模式(四线式且有繁忙指示) ............................................. 22
典型性能参数 ....................................................................................9
链模式(无繁忙指示) ................................................................ 23
术语................................................................................................... 12
链模式(有繁忙指示) ................................................................ 24
工作原理 .......................................................................................... 13
应用信息 .......................................................................................... 25
电路信息..................................................................................... 13
布局 ............................................................................................. 25
转换器操作 ................................................................................ 13
评估AD7985性能 ...................................................................... 25
转换工作模式 ............................................................................ 13
外形尺寸 .......................................................................................... 27
典型连接图 ................................................................................ 14
订购指南..................................................................................... 27
修订历史
2010年8月—修订版0至修订版A
更改表4转换时间：CNV上升沿至数据可用 .............................5
2009年9月-版本0：初始版
Rev. A | Page 2 of 28
AD7985
技术规格
除非另有说明，AVDD = DVDD = 2.5 V，BVDD = 5 V，VIO = 1.8 V至2.7 V，VREF = 4.096 V，TA = −40至+85。
表2.
参数
分辨率
模拟输入
电压范围
绝对输入电压
25时漏电流
输入阻抗
精度
无失码
差分非线性误差(DNL)
积分非线性误差(INL)
跃迁噪声
增益误差(TMIN至TMAX)2
增益误差温漂
零电平误差(TMIN至TMAX)2
零温漂
电源灵敏度
吞吐速率
转换速率
瞬态响应
交流精度
动态范围
信噪比(SNR)
无杂散动态范围(SFDR)
总谐波失真4(THD)
信纳比
(SINAD)
采样动态性能
−3 dB输入带宽
孔径延迟
测试条件/注释
最小值
16
(IN+) − (IN−)
IN+
IN−
采集阶段
0
−0.1
−0.1
典型值
最大值
单位
位
VREF
VREF + 0.1
+0.1
V
V
V
nA
250
参见模拟输入部分
16
−0.99
−1.50
−15
−0.99
AVDD = 2.5 V ± 5%
±0.50
±0.7
0.8
±2
±0.8
±0.08
0.55
90
0
2
Rev. A | Page 3 of 28
+0.99
位
LSB1
LSB1
LSB1
LSB1
ppm/°C
mV
ppm/°C
dB3
MSPS
ns
87.5
89.0
87.0
89
90
88.5
dB3
dB3
dB3
89.0
90.0
dB3
103
−100
dB3
dB3
90.5
dB3
19
0.7
MHz
ns
LSB表示最低有效位。±4.096 V输入范围时，1 LSB = 62.5 。
参见术语部分。这些规格包括整个温度范围内的波动，但不包括外部基准电压源的误差贡献。
3
除非另–有说明，所有用分贝(dB)表示的规格均参考满量程输入FSR，并用低于满量程0.5 dB的输入信号进行测试。
4
生产时在fIN = 1 kHz下执行全面测试。
1
+15
2.5
100
满量程阶跃
VREF = 4.096 V，内部基准电压
VREF = 5.0 V，外部基准电压
fIN = 20 kHz, VREF = 4.096 V，内
部基准电压
fIN = 20 kHz, VREF = 5.0 V，外部
基准电压
fIN = 20 kHz
fIN = 20 kHz, VREF = 4.096 V，内
部基准电压
fIN = 20 kHz, VREF = 4.096 V
+0.99
+1.50
AD7985
表3.
参数
内部基准电压源
输出电压
温度漂移
线性调整率
开启建立时间
REFIN输出电压
REFIN输出电阻
外部基准电压源
电压范围
耗用电流
基准电压缓冲器
REFIN输入电压范围
REFIN输入电流
数字输入
逻辑电平
VIL
VIH
IIL
IIH
数字输出
数据格式
流水线延迟
测试条件/注释
PDREF为低电平
TA = 25°C
−40°C至+85°C
AVDD = 2.5 V ± 5%
CREF = 10
REFIN = 0.1
当温度为25 时的REFIN
VOL
VOH
电源
AVDD, DVDD
BVDD
VIO
待机电流1, 2
功耗
带有内部基准源
ISINK = +500 µA
ISOURCE = −500 µA
带有外部基准源
温度范围3
额定性能
最小值
典型值
最大值
单位
4.081
4.096
±10
±50
40
1.2
6
4.111
V
ppm/°C
ppm/V
ms
V
kΩ
5.1
500
V
µA
1.2
160
V
µA
PDREF为高电平，REFIN为低电平
2.4
−0.3
0.9 × VIO
−1
−1
额定性能
AVDD = DVDD = VIO = 2.5 V
串行16位直接二进制
转换完成后立即提供
转换结果
0.4
VIO − 0.3
2.375
4.75
1.8
2.5吞吐速率量
2.0吞吐速率量
2.5吞吐速率量
2.0吞吐速率量
TMIN至TMAX
−40
1
根据需要，所有数字输入强制接VIO或GND。
在采集阶段。
3
欲了解温度范围，请联系ADI公司销售代表。
2
Rev. A | Page 4 of 28
0.1 × VIO
VIO + 0.3
+1
+1
V
V
µA
µA
V
V
2.5
5.0
2.5
1.0
2.625
5.25
2.7
V
V
V
µA
28
25
15.5
12
33
30
17
13
mW
mW
mW
mW
+85
°C
AD7985
时序规格
除非另有说明1，AVDD = DVDD = 2.5 V，BVDD = 5 V，VIO = 1.8 V至2.7 V，VREF = 4.096 V，TA = −40至+85。
表4.
参数
转换时间：
CNV上升沿至数据可用
采集时间
转换间隔时间
CNV脉冲宽度
转换期间数据读取
采样期间从上一个SCK下降沿到
CNV上升沿的静默时间
SCK周期
SCK低电平时间
SCK高电平时间
SCK下降沿至数据仍然有效
SCK下降沿至数据有效延迟时间
CNV或SDI低电平至SDO D15 MSB有效
CNV或SDI高电平或最后一个SCK下降
沿至SDO高阻态
CNV上升沿至SDI有效建立时间
CNV上升沿至SDI有效保持时间
CNV上升沿至SCK有效建立时间
CNV上升沿至SCK有效保持时间
SCK下降沿至SDI有效设置时间
SCK下降沿至SDI有效保持时间
SDI高电平至SDO高电平
测试条件/注释
Turbo模式/正常模式
tACQ
tCYC
tCNVH
tDATA
tQUIET
Turbo模式/正常模式
CS 模式
Turbo模式/正常模式
最小值
典型值
最大值
320/420
80
400/500
10
190/290
20
tSCK
tSCK
tSCKL
tSCKH
tHSDO
tDSDO
tEN
tDIS
9
11
3.5
3.5
2
CS 模式
tSSDICNV
tHSDICNV
tHSDICNV
tSSCKCNV
tHSCKCNV
tSSDISCK
tHSDISCK
tDSDOSDI
CS 模式
链模式
链模式
链模式
链模式
链模式
链模式(有繁忙指示)
CS 模式
链模式
单位
ns
ns
ns
ns
ns
ns
4
5
8
ns
ns
ns
ns
ns
ns
ns
ns
15
ns
ns
ns
ns
ns
ns
ns
ns
4
0
0
5
5
2
3
负载条件参见图2和图3。
IOL
10% VIO
90% VIO
tDELAY
TO SDO
CL
20pF
500µA
IOH
tDELAY
VIH1
VIL1
1.4V
1MINIMUM
VIH1
VIL1
VIH AND MAXIMUM VIL USED. SEE DIGITAL INPUTS
SPECIFICATIONS IN TABLE 3.
图2. 数字接口时序的负载电路
图3. 时序的电平
Rev. A | Page 5 of 28
07947-003
500µA
07947-002
1
符号
tCONV
AD7985
绝对最大额定值
注意，超出上述绝对最大额定值可能会导致器件永久性损
表5.
参数
模拟输入
IN+, IN−至GND 1
电源电压
REF, BVDD 至GND, REFGND
AVDD, DVDD, VIO 至GND
AVDD, DVDD 至VIO
数字输入至GND
数字输出至GND
存储温度范围
结温
θJA热阻
20引脚 LFCSP (QFN)
引脚温度
气相(60秒)
红外(15秒)
1
额定值
坏。这只是额定最值，不表示在这些条件下或者在任何其
它超出本技术规范操作章节中所示规格的条件下，器件能
−0.3 V至V REF + 0.3 V
或±130 mA
−0.3 V至+6.0 V
−0.3 V至 +2.7 V
−6 V 至+3 V
−0.3 V至VIO + 0.3 V
−0.3 V至VIO + 0.3 V
−65°C至+150°C
150°C
够正常工作。长期在绝对最大额定值条件下工作会影响器
件的可靠性。
ESD警告
ESD(静电放电)敏感器件。
带电器件和电路板可能会在没有察觉的情况下放
电。尽管本产品具有专利或专有保护电路，但在遇
到高能量ESD时，器件可能会损坏。因此，应当采
取适当的ESD防范措施，以避免器件性能下降或功
能丧失。
30.4°C/W
215°C
220°C
有关IN+和IN−的解释，请参见“模拟输入”部分。
Rev. A | Page 6 of 28
AD7985
20
19
18
17
16
REFIN
BVDD
AGND
AGND
AVDD
引脚配置和功能描述
1
2
3
4
5
PIN 1
INDICATOR
AD7985
TOP VIEW
(Not to Scale)
15 TURBO
14 SDI
13 CNV
12 SCK
11 DVDD
NOTES
1. THE EXPOSED PAD IS NOT CONNECTED
INTERNALLY. FOR INCREASED
RELIABILITY OF THE SOLDER JOINTS, IT
IS RECOMMENDED THAT THE PAD BE
SOLDERED TO THE SYSTEM
GROUND PLANE.
07947-004
IN+
PDREF
VIO
SDO
DGND
6
7
8
9
10
REF
REF
REFGND
REFGND
IN–
图4. 引脚配置
表6. 引脚功能描述
引脚编号 引脚名称
1, 2
REF
类型 1
AI
描述
基准输出/输入电压。
PDREF为低电平时，使能内部基准源与缓冲，在此引脚上产生4.096 V电压。
PDREF为高电平时，内部基准源与缓冲禁用，允许使用电压最高为5.0 V的外部电源电压基准。
无论是否有内部基准电压与缓冲，都需要进行去耦。此引脚参考REFGND引脚，应使用靠近
REFGND引脚的10 μF电容去耦。
3, 4
5
6
7
REFGND
IN−
IN+
PDREF
AI
AI
AI
DI
8
9
10
11
12
13
VIO
SDO
DGND
DVDD
SCK
CNV
P
DO
P
P
DI
DI
14
SDI
DI
串行数据输入。此输入具有多个功能。它选择ADC接口模式如下：如果SDI在CNV上升沿期间为
低电平，则选择链模式。链模式下，SDI用作数据输入，以将两个或更多ADC的转换结果以菊花
链方式传输到单一SDO线路上。SDI上的数字数据电平通过SDO输出，延迟16个SCK周期。
如果SDI在CNV上升沿期间为高电平，则选择CS模式。CS模式下，SDI或CNV在低电平时均可使能
串行输出信号。当转换完成时，如果SDI或CNV为低电平，繁忙指示功能被使能。
15
TURBO
DI
转换模式选择。当TURBO为高电平时达到最大吞吐速率(2.5 MSPS)，并且两次转换期间ADC不会
关断。当TURBO为低电平时，最大吞吐速率较低(2.0 MSPS)，并且两次转换期间关断ADC。
16
17, 18
AVDD
AGND
P
P
输入模拟电源。标称值为2.5 V。
模拟电源接地。
基准输入模拟地。
模拟输入地检测 。连接此引脚至模拟接地层或远端接地检测 。
模拟输入。该引脚参考IN −。电压范围(也即IN+与IN−的差值)为0 V至VREF。
内部基准电压省电 输入。当此引脚处于低电平时，使能内部基准电压源。此引脚为高电平时，
内部基准电压关断，必须使用外部基准电压。
输入/输出接口数字电源。此引脚的标称电源电压与主机接口电源电压相同(1.8 V、2.5 V或2.7 V)。
串行数据输出。转换结果通过此引脚输出。它与SCK同步。
数字电源地。
数字电源。标称值为2.5 V。
串行数据时钟输入。器件被选择时，转换结果通过此时钟移出。
转换输入。此输入具有多个功能。在前沿可启动转换并选择器件的接口模式：链模式或CS模式。
CS模式下，CNV为低电平时SDO引脚使能。链模式下，数据应在CNV为高电平时读取。
Rev. A | Page 7 of 28
AD7985
引脚编号 引脚名称
19
BVDD
类型 1
P
20
REFIN
AI/O
21
裸露焊盘
EP
1
描述
基准电压缓冲器电源。标称值为5.0 V。若使用5 V外部基准电压缓冲器达到最大SNR性能，
则必须通过REFIN引脚接地关断基准电压缓冲器。外部基准电压缓冲器必须连接BVDD引脚。
内部基准电压输出/基准电压缓冲输入。
当PDREF为低电平时，内部带隙基准电压源在该引脚上产生一个典型值为1.2 V的电压，
该电压需采用典型值为0.1 的电容外部去耦。
当PDREF为高电平时，使用外部基准电压源为该引脚提供典型值为1.2 V的电压。
当PDREF为高电平并且REFIN为低电平时，片内基准电压缓冲器和带隙基准电压源被关断。
外部基准电压源必须连接REF和BVDD。
底部焊盘不在内部连接。为提高焊接接头的可靠性，建议将焊盘焊接到系统地层。
AI = 模拟输入，AI/O = 双向模拟，DI = 数字输入，DO = 数字输出，而P = 电源。
Rev. A | Page 8 of 28
AD7985
典型性能参数
除非另有说明，AVDD = DVDD = VIO = 2.5 V，BVDD = 5.0 V，VREF = 5.0 V，外部基准电压(PDREF为高电平，REFIN为低电平)。
1.25
1.00
POSITIVE INL = +0.38LSB
NEGATIVE INL = –0.46LSB
1.00
POSITIVE DNL = +0.19LSB
NEGATIVE DNL = –0.20LSB
0.75
0.75
0.50
0.25
DNL (LSB)
INL (LSB)
0.50
0
–0.25
0.25
0
–0.25
–0.50
–0.50
–0.75
0
16,384
32,768
49,152
65,536
CODE
–1.00
07947-105
–1.25
0
16,384
49,152
65,536
CODE
图5. 积分非线性与代码的关系
60,000
32,768
07947-108
–0.75
–1.00
图8. 差分非线性与代码的关系
60,000
57,138
53,522
50,000
38,843
40,000
30,000
COUNTS
40,000
COUNTS
48,730
50,000
26,249
20,000
30,000
20,000
15,645
11,888
0
2537
122
7FFC 7FFD 7FFE 7FFF
8000
8001
8002
33
0
8003
8004
CODE IN HEX
0
07947-106
800
479
50,000
46,649
45,000
49,585
50,000
6
0
图9. 直流输入的直方图(码转换，外部基准电压)
60,000
43,622
40,000
35,000
33,064
COUNTS
40,000
31,957
30,000
20,000
30,000
25,000
20,474
20,000
15,598
15,000
10,000
8455
10,000
0
11
7024
565
5000
403
8
0
7FFB 7FFC 7FFD 7FFE 7FFF 8000 8001 8002 8003 8004 8005
CODE IN HEX
07947-107
COUNTS
2
CODE IN HEX
图6. 直流输入的直方图(码中心，外部基准电压)
0
0
7FFB 7FFC 7FFD 7FFE 7FFF 8000 8001 8002 8003 8004
图7. 直流输入的直方图(码中心，内部基准电压)
0
2947
0
1662
90
30
CODE IN HEX
图10. 直流输入的直方图(码转换，内部基准电压)
Rev. A | Page 9 of 28
0
7FFC 7FFD 7FFE 7FFF 8000 8001 8002 8003 8004 8005
07947-110
0
10,000
6150
07947-109
10,000
AD7985
–40
–40
AMPLITUDE (dB)
–60
–80
–100
–120
–60
–80
–100
–120
–140
–140
–160
–160
0
250
500
750
1000
1250
FREQUENCY (kHz)
–180
07947-111
–180
fS = 2.5MSPS
fIN = 20kHz
SNR = 88.45dB
THD = –103.42dB
SINAD = 88.32dB
–20
SNR = 89.87dB
THD = –102.76dB
SINAD = 89.66dB
0
250
750
1000
1250
FREQUENCY (kHz)
图11. FFT曲线(外部基准电压)
图14. FFT曲线(内部基准电压)
100
95
16
–90
15
–95
100
90
14
THD (dB)
SNR
95
SFDR
ENOB
ENOB (Bits)
SNR, SINAD (dB)
500
07947-114
–20
AMPLITUDE (dB)
0
fS = 2.5MSPS
fIN = 20kHz
–100
90
SFDR (dB)
0
SINAD
85
–105
13
85
THD
3.00
3.25
3.50
3.75
4.00
4.25
4.50
4.75
12
5.00
REFERENCE VOLTAGE (V)
–110
2.50
2.75
3.00
3.25
3.50
3.75
4.00
4.25
4.50
4.75
80
5.00
07947-115
2.75
07947-112
80
2.50
REFERENCE VOLTAGE (V)
图12. SNR、SINAD和ENOB与基准电压的关系
图15. THD和SFDR与基准电压的关系
–85
95
90
–90
THD (dB)
80
–95
–100
75
65
1
10
100
FREQUENCY (kHz)
1000
图13. SINAD与频率的关系
–110
1
10
100
FREQUENCY (kHz)
图16. THD与频率的关系
Rev. A | Page 10 of 28
1000
07947-116
–105
70
07947-113
SINAD (dB)
85
AD7985
2.0
94
1.8
93
1.6
OPERATING CURRENT (mA)
95
91
90
89
88
87
1.0
0.8
IBVDD
0.6
IREF
0.4
0.2
–9
–8
–7
–6
–5
–4
–3
–2
–1
0
INPUT LEVEL (dBFS)
0
–55
07947-117
85
–10
1.2
–35
5
25
45
65
85
105
125
TEMPERATURE (°C)
图17. SNR与输入电平的关系
图19. 工作电流与温度的关系
14
2.0
1.8
IAVDD
12
1.6
SUPPLY CURRENT (µA)
IDVDD
1.4
IVIO
1.2
1.0
0.8
IBVDD
0.6
IREF
0.4
8
6
4
IAVDD + IDVDD + IVIO
0.2
0
2.375
10
2
2.425
2.475
2.525
2.575
AVDD AND DVDD VOLTAGE (V)
2.625
07947-118
OPERATING CURRENT (mA)
–15
07947-119
86
1.4
图18. 工作电流与电源电压的关系
0
–55
–35
–15
5
25
45
65
85
TEMPERATURE (°C)
图20. 关断电流与温度的关系
Rev. A | Page 11 of 28
105
125
07947-120
SNR (dB)
92
IAVDD
AD7985
术语
孔径延迟
无噪声代码分辨率
孔径延迟用于衡量采集性能，指从CNV输入的上升沿到输
无噪声代码分辨率是指这样一个位数，如果超过该位数，则
入信号被保持以用于转换的时间。
无法明确无误地解析各个代码，它以位来表示，计算如下：
无噪声代码分辨率 = log2(2N/峰峰值噪声)
差分非线性误差(DNL)
在一个理想ADC中，码跃迁相距1 LSB。DNL是指实际值与
此理想值的最大偏差。经常用保证无失码的分辨率来描述
这一规格。
信噪比(SNR)
SNR指实际输入信号的均方根值与奈奎斯特频率以下除谐
波和直流以外所有其它频谱成分的均方根和之比，用分贝
(dB)表示。
动态范围
动态范围指满量程的均方根值与输入短接在一起时测得的
总均方根噪声之比，用分贝(dB)表示。它使用−60 dBFS下的
信号测得，因此包括所有噪声源和DNL伪像。
信纳比(SINAD)
SINAD指实际输入信号的均方根值与奈奎斯特频率以下包
括谐波但直流除外的所有其它频谱成分的均方根和之比，
有效位数(ENOB)
用分贝(dB)表示。
ENOB指利用正弦波输入测得的分辨率。它以位来表示，
与SINAD的关系如下所示：
无杂散动态范围(SFDR)
SFDR指输入信号与峰值杂散信号的均方根幅值之差，用分
ENOB = (SINADdB − 1.76)/6.02
贝(dB)表示。
有效分辨率
总谐波失真(THD)
有效分辨率用位来表示，计算如下：
THD指前五个谐波成分的均方根和与满量程输入信号的均
有效分辨率 = log2(2N/均方根输入噪声)
方根值之比，用分贝(dB)表示。
增益误差
当模拟电压低于标称满量程1时(对于0 V至5 V范围，应在
4.999886 V)，发生最后一个码跃迁(从111 跃迁至111 )。增
益误差指最后一个跃迁的实际电平与第一个跃迁的实际电
瞬态响应
瞬态响应是指施加满量程阶跃信号之后，ADC对输入进行
精确采集所需的时间。
零点误差
平之差与二者的理想电平之差的偏差。
理想中间值电压(即0 V)与产生中间值输出码(即0 LSB)的实
积分非线性误差(INL)
INL是指每个码与一条从负满量程画到正满量程的直线偏
际电压之差称为零点误差。
差。用作负满量程的该点出现在第一个码跃迁之前的½
LSB处。正满量程定义为超出最后一个码跃迁1的一个电
平。从各码的中心到该直线的距离即为偏差(见图22)。
Rev. A | Page 12 of 28
AD7985
工作原理
IN+
MSB
LSB
32,768C
16,384C
4C
2C
C
SWITCHES CONTROL
SW+
C
BUSY
REF
COMP
REFGND
32,768C
16,384C
4C
2C
C
CONTROL
LOGIC
OUTPUT CODE
C
LSB
SW–
CNV
07947-005
MSB
IN–
图21. ADC原理示意图
电路信息
当转换阶段开始时，SW+和SW-首先断开。然后，两个电
AD7985是一款快速、低功耗、单电源、精密16位ADC，
容阵列从模拟输入端断开，连接到REFGND输入。因此，
使用逐次逼近型架构，提供多种工作模式，以便根据应用
采集阶段结束时捕获的输入(IN+和IN−)之间的差分电压施
优 化 性 能 。 在 Turbo模 式 下 ， AD7985每 秒 能 够 转 换
加于比较器输入端，导致比较器不平衡。在REFGND与
2,500,000个样本(2.5 MSPS)。
REF之间切换电容阵列的各元件，比较器输入将按照二进
AD7985为用户提供片内采样保持，没有任何流水线延迟，
制加权电压步进(VREF/2、VREF/4 . . . VREF/65,536)变化。控制
堪称多路复用多通道应用的理想之选。
AD7985可与任何1.8 V至2.7 V数字逻辑系列接口，提供节省
空间的20引脚LFCSP封装，可灵活配置。它与18位AD7986
引脚兼容。
逻辑从MSB开始切换这些开关，以便使比较器重新回到平
衡状态。完成此过程后，器件返回采集阶段，而控制逻辑
将产生ADC输出码和繁忙信号指示。
AD7985具有一个片上转换时钟，因此转换过程不需要串行
时钟SCK。
转换器操作
AD7985是一款基于电荷再分配DAC的逐次逼近型ADC。
图21显示了该ADC的简化电路图。容性DAC包含两个相同
的16位二进制加权电容阵列，分别连接到比较器的两个输
入端。
转换工作模式
AD7985具 有 两 种 工 作 模 式 ： Turbo模 式 和 正 常 模 式 。
Turbo转换模式(TURBO高电平)具有高达2.5 MSPS的最高转
换速率，并且在两次转换之间不会关断。Turbo模式下的
第一次转换应当忽略，因为它包含无意义数据。对于需要
在采集阶段，与比较器输入端相连的阵列端子通过SW+和
SW-连接到AGND。所有独立开关都连接到模拟输入端。
因此，电容阵列用作采样电容，并采集IN+和IN−输入端的
较低功耗以及采样速率略低的应用，正常模式(TURBO低
电平)具有最高2.0 MSPS的转换速率，并且两次转换之间会
关断。正常模式下第一次转换即包含有用的数据。
模拟信号。当采集阶段完成且CNV输入变为高电平时，就
会启动转换阶段。
Rev. A | Page 13 of 28
AD7985
传递函数
表7. 输出码和理想输入电压
描述
FSR – 1 LSB
中间电平+ 1 LSB
中间电平
中间电平– 1 LSB
–FSR + 1 LSB
–FSR
111 ... 111
111 ... 110
111 ... 101
1
2
000 ... 010
数字输出码
（十六进制）
0xFFFF1
0x8001
0x8000
0x7FFF
0x0001
0x00002
这也是超量程模拟输入（VIN+ − VIN−大于VREF – REFGND）对应的代码。
这也是欠量程模拟输入（VIN+ − VIN−低于REFGND）对应的代码。
典型连接图
000 ... 001
–FSR + 1 LSB
–FSR + 0.5 LSB
+FSR – 1 LSB
+FSR – 1.5 LSB
ANALOG INPUT
图23所示的例子为采用多个电源时AD7985的建议连接图。
图22. ADC理想传递函数
5V
V+
BVDD AVDD,
DVDD
15Ω
0V TO VREF
2.5V
IN+
2.7nF
AD7985
IN–
V–
1.8V
TO
2.7V
VIO
TURBO
SDI
SCK
SDO
REF
GND
CNV
VIO
3- OR 4-WIRE
INTERFACE:
SPI, CS,
DAISY CHAIN
(TURBO = LOW)
10µF
NOTES
1. GND REFERS TO REFGND, AGND, AND DGND.
图23. 采用多个电源的典型应用电路
Rev. A | Page 14 of 28
07947-007
000 ... 000
–FSR
模拟输入，
VREF = 4.096 V
4.095938 V
2.048063 V
2.048 V
2.047938 V
62.5 µV
0V
07947-006
ADC CODE (STRAIGHT BINARY)
AD7985的理想传递特性如图22和表7所示。
AD7985
模拟输入
驱动放大器选择
图24显示了AD7985输入结构的等效电路。
虽然AD7985很容易驱动，但驱动放大器必须满足下列要求：
两个二极管D1和D2为模拟输入IN+和IN−提供ESD保护。
• 驱动放大器所产生的噪声必须足够低，以保持AD7985
需要注意，模拟输入信号的电压值不能比基准输入电压
的SNR和转换噪声性能。来自驱动器的噪声由RIN和CIN
(REF)高0.3V以上。如果模拟输入信号的电压超过这一水
所构成的AD7985模拟输入电路单极低通滤波器进行滤
平，二极管将呈正偏并开始传导电流。这些二极管可以处
波，或者由外部滤波器(如有)进行滤波。AD7985的典型
理最高130 mA的正偏电流。然而，如果输入缓冲器的供电
噪声为50 ，因此放大器引起的SNR性能降低为：
电压(例如：缓冲器的V+和V−模拟输入信号)可能最终比供
电轨高出0.3 V。此时，(例如输入缓冲器短路)限流可以保护
SNR LOSS
器件。
REF
D1
IN+ OR IN–
其中：
RIN
CIN
f–3dB为AD7985的输入带宽(20 MHz)，单位为兆赫，或者是输
D2
入滤波器(如有)的截止频率。
07947-008
CPIN
50
= 20 log
π
2
50 + f −3dB (Ne N )2
2
REFGND
N为放大器的噪声增益(例如，缓冲器配置时为1)。
eN为运算放大器的等效输入噪声电压，单位为nV/√Hz。
图24. 等效模拟输入电路
模拟输入结构支持IN+和IN−之间真差分信号的采样。借助
• 对于交流应用，驱动器的THD性能应与AD7985相当。
这些差分输入，可以抑制两个输入端的共模信号。
• 对于多通道、多路复用应用，驱动放大器和AD7985模
在采集阶段，模拟输入(IN+和IN−)的阻抗可以看成是由RIN
拟输入电路必须使电容阵列以16位水平(0.0015%，15 ppm)
和CIN串联构成的网络与电容CPIN的并联组合。CPIN主要包
建立满量程阶跃。在驱动放大器的数据手册中，更常见
括引脚电容。RIN典型值为400 Ω，是由串联电阻与开关的导
的是规定0.1%至0.01%的建立时间。该值可能与16位水
通电阻构成的集总元件。CIN典型值为30 pF，主要包括ADC
平的建立时间显著不同，因此选择之前应进行验证。
采样电容。
表8. 推荐的驱动放大器
在采样阶段，开关闭合时，输入阻抗受限于CPIN。RIN和CIN
放大器
AD8021
AD8022
ADA4899-1
AD8014
构成一个单极低通滤波器，可以降低不良混叠效应并限制
噪声。
当驱动电路的源阻抗较低时，可以直接驱动AD7985。高源
阻抗会显著影响交流特性，特别是THD。直流特性对输入
阻抗的敏感度相对较低。最大的源阻抗取决于可容许的总
谐波失真(THD)。THD性能下降程度是源阻抗和最大输入
频率的函数。
Rev. A | Page 15 of 28
典型应用
极低噪声、高频
低噪声、高频
超低噪声、高频
低功耗、高频
AD7985
基准电压输入
基准电压源去耦
AD7985允许选择极低温度漂移的内部基准电压源、外部基
AD7985基准电压输入REF具有动态输入阻抗，需谨慎进行
准电压源或外部缓冲基准电压源。
REF和REFGND引脚间去耦。布局部分描述了如何做到这
AD7985的内部基准电压源提供出色的性能，可以用于几乎
一点。
所有应用。
使用外部基准电压时，极低的阻抗源(例如使用AD8031或
AD8605的基准电压源缓冲器)和10 (X5R，0805尺寸)陶瓷芯
内部基准电压，REF = 4.096 V(PDREF低电平)
要使用内部基准电压，PDREF输入必须为低电平。这可以
片电容有助于优化性能。
使能片内带隙基准电压源和缓冲器，从而在REF引脚获得
如果使用无缓冲基准电压，去耦值取决于所使用的基准电
4.096 V基准电压(REFIN为1.2 V)。
压 源 。 例 如 ， 使 用 低 温 漂 基 准 电 压 源 ADR43x时 ， 22
内部基准电压源提供温度补偿的4.096 V电压，基准电压经过
(X5R，1206尺寸)陶瓷芯片电容可实现最佳性能。
调整，典型温漂为10 ppm/。
如果需要，可以使用低至2.2的基准电压去耦电容，它对性
使能内部基准电压源时，REFIN的输出电阻为6 kΩ。有必要
能(特别是DNL)的影响极小。
使用至少100 nF电容值的陶瓷电容对该引脚去耦。REFIN输
无论何种情况，REF与REFGND引脚之间都不需要额外的
出电阻和去耦电容组成RC滤波器，有助于降低噪声。
低值陶瓷去耦电容(如100 nF)。
由于REFIN的输出阻抗典型值为6 kΩ，相对湿度(在其他工
电源
业污染物中)可直接影响基准电压源的漂移特性。通常使用
AD7985具有四个电源引脚：模拟电源(AVDD)、缓冲电源
一个保护环减少这种情况下的漂移影响。但AD7985的细引
(BVDD)、数字电源(DVDD)和数字输入/输出接口电源
脚间距使得该方法难以实施。在这类工业应用以及其他类
(VIO)。VIO可以与1.8 V至2.7 V的任何逻辑直接接口。为减
型的应用中，一种解决方案是使用符合标准的涂层，如
少所需的电源数，VIO、DVDD和AVDD引脚可以连在一
Dow Corning® 1-2577或HumiSeal® 1B73。
起。电源无需以特定的时序启动。此外，AD7985该器件在
外部1.2 V基准电压源和内部缓冲器(PDREF高电平)
很宽的频率范围内对电源变化非常不敏感。
要使用带内部缓冲的外部基准电压源，PDREF必须为高电
正常模式下，AD7985在每个转换阶段结束时自动关断，因
平。这样会关断内部基准电压源，使1.2 V基准电压施加于
此功耗与采样速率成线性比例关系。这使得该器件非常适
REFIN，在REF引脚产生典型值为4.096 V的电压。
合低采样速率(甚至几SPS)和电池供电的应用。
10
外部基准电压源(PDREF高电平，REFIN低电平)
与REF相同的电位。例如，假设REF = 2.5 V，则BVDD应绑
定为2.5 V。
直接使用外部基准电压源的优势如下：
• 使用更大的基准电压(5 V)而非典型内部基准电压(4.096 V)，
1
0.1
IBVDD
IAVDD
IDVDD
IVIO
IVREF
可获得更佳的SNR和动态范围(大约能优化1.7 dB)。该值
计算如下：
0.01
0.1
4.096
SNR = 20 log
5. 0
1
SAMPLING RATE (MSPS)
图25. 正常模式下工作电流与采样速率的关系
• 关断内部基准电压源(PDREF高电平)时可降低功耗。
Rev. A | Page 16 of 28
07947-121
电平，并且REFIN应绑定为低电平。BVDD也应当驱动至
OPERATING CURRENT (mA)
要直接对REF引脚施加外部基准电压，PDREF应绑定为高
AD7985
数字接口
尽管引脚数很少，AD7985在串行接口模式上仍具有灵活性。
CS模式下，AD7985与SPI、MICROWIRE、QSPI和数字主
机兼容。CS模式下，AD7985可使用三线式或四线式接口。
如果ADC转换结束时CNV或SDI为低电平(参见图29和图
33)，则CS模式下使能繁忙指示特性。TURBO的两个数字
接口都必须保持低电平。
三线式接口使用CNV、SCK和SDO信号，可将线路连接减
当CNV为低电平时，回读可以发生在转换或采集阶段，也
至最少，在隔离应用中非常有用。四线式接口使用SDI、
可分散在整个采集和转换阶段，详见以下各部分。
CNV、SCK和SDO信号，用于启动转换的CNV与回读时序
推荐使用非连续SCK时钟，因为选择器件时CNV为低电
(SDI)独立，这在低抖动采样或同步采样应用中很有用。
平，并且SCK一活动就开始输出数据。
链模式下，AD7985提供菊花链特性，利用SDI输入可在类
请注意，在下面各部分中，时序图表示转换期间的数字活
似移位寄存器的单条数据线上实现多个ADC的级联。链模
动(SCK、CNV、SDI和SDO)。但是，由于可能发生性能降
式仅在正常模式下可用(TURBO为低电平)。
低情况，数字活动只应发生在安全读取数据时间tDATA之
器件工作模式取决于CNV上升沿出现时的SDI电平。如果
前；AD7985提供了纠错电路，可以校正此时间内的错误位
SDI为高电平，选择CS模式；而如果SDI为低电平，则选择
判断。从tDATA到tCONV的时间内则不会进行纠错，转换结果
链模式。SDI保持时间是当SDI和CNV连接在一起时，始终
可能会被破坏。
选择链模式。
类似地，从SCK最后一个下降沿到CNV上升沿的时间tQUIET
正常模式下，AD7985提供在数据位前强制加入起始位的选
必 须 保 持 无 数 字 活 动 的 状 态 。 用 户 应 在 t DATA 之 前 配 置
项。此起始位可用作繁忙信号指示，以中断数字主机并触
AD7985并启动繁忙指示(若正常模式中有此需要)。
发数据读取。如果无繁忙指示，用户必须在回读前等待最
SCK在采样时刻附近跃迁时，也可能会破坏采样。因此，
大转换时间。
在CNV上升沿的大约前20 ns和后10 ns，建议使数字引脚保
持安静；只要可能，就应使用非连续SCK时钟，避免潜在
的性能降低问题。
Rev. A | Page 17 of 28
AD7985
数据读取选项
若要确定如何分割特定SCK频率的读取操作，请参考下述
AD7985具有三个不同的数据读取选项。转换时有一个读取
示例读取(n − 1)次转换的数据。
选项，在采集和转换阶段分割读取操作(见图28和图29)，
Turbo模式(2.5 MSPS)：
以及正常模式下可在采集时读取。所需的SCK频率很大程
fSCK = 70 MHz; tDATA = 190 ns
度上由所使用的读取选项决定。
Number_SCK_Edges = 70 MHz × 190 ns = 13.3
(n)次转换期间读取13位，(n)次采集期间读取3位。
转换期间读取，快速主机(Turbo模式或正常模式)
(n)次转换期间读取时，转换结果为(n − 1)次转换的结果。
读取的截止时间为tDATA，此时间非常短促，因此主机必须
正常模式(2.0 MSPS)：
fSCK = 45 MHz; tDATA = 290 ns
使用快速SCK时钟。
Number_SCK_Edges = 45 MHz × 290 ns = 13.05
所需的SCK频率可通过下式计算：
f SCK
(n)次转换期间读取13位，(n)次采集期间读取3位。
Number _ SCK _ Edges
≥
t DATA
对于较慢的吞吐速率，时间限制由用户要求的吞吐速率决
若要确定最小SCK频率，请参考下述示例读取(n − 1)次转换
的数据。
定，主机可以任何速度运行。与采集期间读取相似，对于
较慢的主机，数据访问必须发生在采集阶段，可以延伸至
转换阶段。
Turbo模式(2.5 MSPS)：
请注意，转换全程的数据访问要求将CNV引脚驱动至高电
Number_SCK_Edges = 16; tDATA = 190 ns
平以启动新的转换，CNV为高电平时不允许进行数据访
fSCK = 16/190 ns = 84.2 MHz
问。因此，使用这种方法时，主机必须执行两次突发数据
正常模式(2.0 MSPS)：
Number_SCK_Edges = 16; tDATA = 290 ns
访问。
采集期间读取，任意速度主机(Turbo模式或正常模式)
fSCK = 16/290 ns = 55.2 MHz
tDATA与tCONV之间的时间为I/O静默时间，期间不应发生数字
活动，否则会破坏敏感的位判断。
(n)次采集期间读取时，转换结果为(n − 1)次转换的结果。正
常模式下可获得最大吞吐速率(2.0 MSPS)，但在Turbo模式
下无法获得2.5 MSPS吞吐速率。
分割读取，任意速度主机(Turbo模式或正常模式)
提供分割读取选项，允许降低SCK速度，该选项下数据访
对于最高吞吐速率，唯一的时间限制是读取应发生在tACQ
(最小值)时间内。对于较慢的吞吐速率，时间限制由用户
问始于电流采集(n)阶段，并延伸至转换(n)阶段。转换结
要求的吞吐速率决定，主机可以任何速度运行。因此，对
果针对(n − 1)次转换。
于较慢的主机，数据访问必须发生在采集阶段。
与转换期间读取相似，分割读取的截止时间为tDATA。对于
最高吞吐速率，唯一的时间限制是分割读取应发生在tACQ
(最小值)+ (tDATA − tQUIET)时间内。SCK下降沿至CNV上升阶
段的时间为采集静默时间tQUIET。
Rev. A | Page 18 of 28
AD7985
CS 模式（三线式且无繁忙指示）
平，接着在最大可能转换时间内保持高电平，以避免生成
在将单个AD7985连接到SPI兼容数字主机时，通常会使用
繁忙信号指示。
此模式。连接图如图26所示，相应的时序如图27所示。
转换完成后，AD7985进入采集阶段并关断。CNV变为低
将SDI连接到VIO时，CNV上的上升沿启动转换，选择CS
电平时，MSB输出至SDO。剩余数据位在随后的SCK下降
模式，并强制SDO进入高阻态。启动转换后，无论CNV为
沿逐个输出。数据在SCK的上升沿和下降沿均有效。虽然
何状态，转换都会执行到完成为止。这点非常有用，例如
上升沿可以用于捕捉数据，但使用SCK下降沿的数字主机
可用于拉低CNV来选择其它SPI器件，如模拟多路复用
能实现更快的读取速率，只要它具有合理的保持时间。在
器；不过，在最小转换时间逝去前，CNV必须返回高电
第16个SCK下降沿之后，或者当CNV变为高电平时（以最
先出现者为准），SDO返回高阻态。
图26. CS模式(三线式且无繁忙指示)连接图(SDI高电平)
图27. CS模式(三线式且无繁忙指示)串行接口时序(SDI高电平)
Rev. A | Page 19 of 28
AD7985
CS 模式(三线式且有繁忙指示)
转换完成时，SDO从高阻态变为低阻态。结合SDO线路上
在将单个AD7985连接到具有中断输入的兼容SPI的数字控
的上拉，此转换可用作中断信号，以启动由数字主机控制
制器主机时，通常会使用此模式。它仅在正常转换模式下
的数据回读。AD7985接着进入采集阶段并关断状态。数据
可用(TURBO为低电平)。连接图如图28所示，相应的时序
位则在随后的SCK下降沿逐个输出，MSB优先。数据在
如图29所示。
SCK的上升沿和下降沿均有效。虽然上升沿可以用于捕捉
数据，但使用SCK下降沿的数字主机能实现更快的读取速
将SDI连接到VIO时，CNV上的上升沿启动转换，选择CS
率，只要它具有合理的保持时间。在可选的第17个SCK下
模式，并强制SDO进入高阻态。无论CNV状态如何，SDO
降沿之后，SDO返回高阻态。
都会保持高阻态，直至转换完成。最小转换时间之前，
CNV可用于选择其它SPI器件，如模拟多路复用器，但
如果同时选择多个AD7985器件，输出引脚可在不造成损坏
CNV必须在最小转换时间逝去前返回低电平，接着在最大
或引起闩锁的情况下处理此竞争。同时，建议此连接尽可
可能转换时间内保持低电平，以保证生成繁忙信号指示。
能短暂，以限制额外功耗。
CONVERT
VIO
CNV
VIO
SDI
DIGITAL HOST
47kΩ
AD7985
DATA IN
SDO
IRQ
TURBO
07947-011
SCK
CLK
图28. CS模式(三线式且有繁忙指示)连接图(SDI高电平)
TURBO = 0
SDI = 1
tCYC
tCNVH
CNV
ACQUISITION
tCONV
tACQ
CONVERSION
ACQUISITION
(I/O QUIET
TIME)
tSCK
tQUIET
tSCKL
1
2
3
15
tHSDO
16
17
tSCKH
tDSDO
SDO
D15
D14
tDIS
D1
图29. CS模式(三线式且有繁忙指示)串行接口时序(SDI高电平)
Rev. A | Page 20 of 28
D0
07947-012
SCK
AD7985
CS 模式(四线式且无繁忙指示)
转换时间逝去前返回高电平，接着在最大可能转换时间内
将多个AD7985器件连接到SPI兼容数字主机时，通常会使
保持高电平，以避免生成繁忙信号指示。
用此模式。使用两个AD7985器件的连接图示例如图30所
转换完成后，AD7985进入采集阶段并关断。每个ADC结
示，相应的时序如图31所示。
果 可 通 过 将 SDI输 入 拉 低 来 读 取 ， 从 而 将 MSB输 出 至
将SDI置为高电平时，CNV上的上升沿启动转换，选择CS
SDO。剩余数据位则在随后的SCK下降沿逐个输出。数据
模式，并强制SDO进入高阻态。此模式下，CNV在转换阶
在SCK的上升沿和下降沿均有效。虽然上升沿可以用于捕
段和随后的数据回读期间保持高电平。(SDI和CNV为低电
捉数据，但使用SCK下降沿的数字主机能实现更快的读取
平时，SDO变为低电平。)最小转换时间之前，SDI可用于
速率，只要它具有合理的保持时间。在第16个SCK下降沿
选择其它SPI器件，如模拟多路复用器，但SDI必须在最小
之后，SDO返回高阻态，可读取另一个AD7985。
CS2
CS1
CONVERT
CNV
SDI
CNV
AD7985
SDO
AD7985
SDI
SCK
DIGITAL HOST
SDO
SCK
07947-013
DATA IN
CLK
图30. CS模式(四线式且无繁忙指示)连接图
tCYC
tCONV
tCONV
tDATA
tDATA
CNV
tACQ
ACQUISITION
(n – 1)
CONVERSION (n – 1)
(I/O QUIET
TIME)
ACQUISITION (n)
(I/O QUIET
TIME)
(I/O QUIET
TIME)
CONVERSION (n)
ACQUISITION
(n + 1)
tHSDICNV
SDI
tSSDICNV
tQUIET
14
15
14
2
15
tDSDO
tEN
2
1
END DATA (n – 2)
0
15
tHSDO
16
tSCK
tHSDO
tEN
SDO
1
16
14
13
BEGIN DATA (n – 1)
图31. CS模式(四线式且无繁忙指示)串行接口时序
Rev. A | Page 21 of 28
2
1
tDIS END DATA (n – 1)
0
tDIS
07947-014
SCK
AD7985
CS 模式(四线式且有繁忙指示)
选择其它SPI器件，如模拟多路复用器，但SDI必须在最小
在将单个AD7985连接到具有中断输入的SPI兼容数字主机
转换时间逝去前返回低电平，接着在最大可能转换时间内
时，以及用于采样模拟输入的CNV与用于选择数据读取的
保持低电平，以保证生成繁忙信号指示。
信号需要相互保持独立时，通常会使用此模式。该独立性
转换完成时，SDO从高阻态变为低阻态。结合SDO线路上
在需要CNV低抖动的应用中尤其重要。该模式仅在正常转
的上拉，此转换可用作中断信号，以启动由数字主机控制
换模式下可用(TURBO为低电平)。连接图如图32所示，相
的数据回读。AD7985接着进入采集阶段并关断状态。数据
应的时序如图33所示。
位则在随后的SCK下降沿逐个输出，MSB优先。数据在
将SDI置为高电平时，CNV上的上升沿启动转换，选择CS
SCK的上升沿和下降沿均有效。虽然上升沿可以用于捕捉
模式，并强制SDO进入高阻态。此模式下，CNV在转换阶
数据，但使用SCK下降沿的数字主机能实现更快的读取速
段和随后的数据回读期间保持高电平。(SDI和CNV为低电
率，只要它具有合理的保持时间。在可选的第17个SCK下
平时，SDO变为低电平。)最小转换时间之前，SDI可用于
降沿之后，或者当SDI变为高电平时(以最先发生者为准)，
SDO返回高阻态。
CS1
CONVERT
VIO
CNV
AD7985
SCK
DATA IN
SDO
IRQ
TURBO
07947-015
SDI
DIGITAL HOST
47kΩ
CLK
图32. CS模式(四线式且有繁忙指示)连接图
TURBO = 0
tCYC
CNV
ACQUISITION
tCONV
tACQ
CONVERSION
ACQUISITION
(I/O QUIET
TIME)
tSSDICNV
SDI
tSCK
tHSDICNV
tSCKL
1
2
3
tHSDO
tEN
SDO
15
16
17
tSCKH
tDSDO
tDIS
D15
D14
图33. CS模式(四线式且有繁忙指示)串行接口时序
Rev. A | Page 22 of 28
D1
D0
07947-016
SCK
tQUIET
AD7985
链模式(无繁忙指示)
转换完成后，MSB输出至SDO，而AD7985进入采集阶段并
此模式可用于在三线式串行接口上以菊花链形式连接多个
关断。存储在内部移位寄存器中的剩余数据位则在随后的
AD7985器件。它仅在正常转换模式下可用(TURBO为低电
SCK下降沿逐个输出。对于每个ADC，SDI为内部移位寄存
平)。这一特性有助于减少器件数量和线路连接，例如在隔
器提供输入，并通过SCK下降沿逐个输出。链内每个ADC
离式多转换器应用或接口能力有限的系统中。数据回读与
首先输出数据MSB，回读N个ADC需要16个时钟。数据在
读取移位寄存器相似。使用两个AD7985器件的连接图示例
SCK的上升沿和下降沿均有效。虽然上升沿可以用于捕捉
如图34所示，相应的时序如图35所示。
数据，但使用SCK下降沿的数字主机能实现更快的读取速
SDI和CNV为低电平时，SDO变为低电平。将SCK置为低
率，从而在链中容纳更多AD7985器件，只要数字主机具有
合理的保持时间。最大转换速率可因总回读时间而降低。
电平时，CNV上的上升沿启动转换，选择链模式，并禁用
繁忙指示。此模式下，CNV在转换阶段和随后的数据回读
期间保持高电平。
CONVERT
SDI
AD7985
A
SCK
CNV
SDO
SDI
DIGITAL HOST
AD7985
B
SCK
TURBO
DATA IN
SDO
TURBO
07947-017
CNV
CLK
图34. 链模式(无繁忙指示)连接图
TURBO = 0
SDIA = 0
tCYC
CNV
ACQUISITION
tCONV
tACQ
CONVERSION
ACQUISITION
tSCK
tSCKL
tQUIET
SCK
1
2
3
14
15
tSSDISCK
tHSCKCNV
16
17
18
DA15
DA14
30
31
32
D A1
D A0
tSCKH
tHSDISCK
tEN
SDOA = SDIB
DA15
DA14
DA13
DA 1
DA 0
DB15
DB14
DB13
D B1
DB 0
SDOB
图35. 链模式(无繁忙指示)串行接口时序
Rev. A | Page 23 of 28
07947-018
tHSDO
tDSDO
AD7985
链模式(有繁忙指示)
链内所有ADC完成转换后，将最靠近数字主机的ADC的
此模式可用于在三线式串行接口上以菊花链形式连接多个
SDO引脚(参见图36中标示为C的ADC AD7985)驱动为高电平。
AD7985器件，同时提供繁忙指示。它仅在正常转换模式下
SDO上的这一转换可用作繁忙指示，以触发由数字主机控
可用(TURBO为低电平)。这一特性有助于减少器件数量和
制的数据回读。AD7985接着进入采集阶段并关断状态。存
线路连接，例如在隔离式多转换器应用或接口能力有限的
储在内部移位寄存器中的剩余数据位则在随后的SCK下降
系统中。数据回读与读取移位寄存器相似。使用三个
沿以MSB优先方式逐个输出。对于每个ADC，SDI为内部
AD7985器件的连接图示例如图36所示，相应的时序如图37
移位寄存器提供输入，并通过SCK下降沿逐个输出。链内
所示。
每个ADC首先输出数据MSB，回读N个ADC需要16 x N + 1
SDI和CNV为低电平时，SDO变为低电平。将SCK置为高
个时钟。虽然上升沿可以用于捕捉数据，但使用SCK下降
沿的数字主机能实现更快的读取速率，从而在链中容纳更
电平时，CNV上的上升沿启动转换，选择链模式，并使能
多AD7985器件，只要数字主机具有合理的保持时间。
繁忙指示功能。此模式下，CNV在转换阶段和随后的数据
回读期间保持高电平。
CONVERT
SDI
CNV
AD7985
A
SCK
SDO
SDI
CNV
AD7985
B
SCK
TURBO
SDO
SDI
DIGITAL HOST
AD7985
C
SCK
TURBO
SDO
DATA IN
IRQ
TURBO
07947-019
CNV
CLK
图36. 链模式(有繁忙指示)连接图
TURBO = 0
tCYC
ACQUISITION
tCONV
tACQ
ACQUISITION
CONVERSION
tSSCKCNV
SCK
tHSCKCNV
tSCKH
1
tEN
SDOA = SDIB
SDOB = SDIC
2
tSSDISCK
3
4
15
16
17
18
19
31
32
33
34
35
tSCKL
tHSDISCK
DA15 DA14 DA13
tDSDOSDI
tSCK
DA1
48
49
tDSDOSDI
D A0
tHSDO
tDSDO
tDSDOSDI
DB15 DB14 DB13
DB1
DB0 DA15 DA14
DA1
DA 0
DC15 DC14 DC13
DC1
DC0 DB15 DB14
DB1
DB0 DA15 DA14
tDSDOSDI
SDOC
47
tDSDOSDI
图37. 链模式(有繁忙指示)串行接口时序
Rev. A | Page 24 of 28
D A1
DA0
07947-020
CNV = SDIA
AD7985
应用信息
布局
最后，AD7985的电源VDD和VIO应通过陶瓷电容去耦，其
AD7985所在的印刷电路板(PCB)应采用模拟部分与数字部
值通常为100 nF，靠近AD7985放置，并用短而宽的走线连
分分离设计，并限制在电路板的一定区域内。AD7985的模
接，以提供低阻抗路径并减小电源线路上的毛刺噪声影响。
拟信号位于左侧，数字信号位于右侧，这种引脚排列可以
简化设计。
评估AD7985性能
AD7985评估板(EVAL-AD7985EBZ)的文档中给出了AD7985
避免在器件下方布设数字线路，否则会将噪声耦合至芯片
的其它推荐布局布线。评估板套件包括装配完善且经过测
管芯，除非在AD7985下方铺一个接地层用作屏蔽。诸如
试的评估板、文档以及在PC上通过EVAL-CED1Z评估板控
CNV或时钟之类的快速开关信号不应靠近模拟信号路径。
制评估板的软件。
应避免数字信号与模拟信号交叠。
至少应使用一个接地层。数字和模拟部分可以共用或分割
使用接地层。对于后一种情况，接地层应在AD7985器件下
方连接。
AD7985的基准电压输入REF具有动态输入阻抗，应进行去
耦，并使寄生电感最小。实现方法是将基准电压源的去耦
陶瓷电容靠近（理想情况是正对）REF和REFGND引脚放
置，并用较宽的低阻抗走线进行连接。
Rev. A | Page 25 of 28
AD7985
AVDD
BVDD
REF
REF
REF
PADDLE
1
2
GND
GND
GND
GND
3
4
DVDD
5
GND
6
GND
07947-030
GND
VIO
图38. AD7985的示例布局(顶层)
5V
EXTERNAL
REFERENCE
(ADR435 OR ADR445)
REF
REF
REF
CREF
AVDD CAVDD
CBVDD BVDD
GND
GND
GND
GND
GND
CDVDD
DVDD
GND
GND
VIO
CVIO
VIO
07947-031
GND
图39. AD7985的示例布局(底层)
Rev. A | Page 26 of 28
AD7985
外形尺寸
0.60 MAX
4.00
BSC SQ
0.60 MAX
15
PIN 1
INDICATOR
20
16
1
PIN 1
INDICATOR
3.75
BSC SQ
0.50
BSC
2.65
2.50 SQ
2.35
EXPOSED
PAD
(BOTTOM VIEW)
5
1.00
0.85
0.80
12° MAX
SEATING
PLANE
0.80 MAX
0.65 TYP
0.30
0.23
0.18
0.05 MAX
0.02 NOM
COPLANARITY
0.08
0.20 REF
10
6
0.25 MIN
FOR PROPER CONNECTION OF
THE EXPOSED PAD, REFER TO
THE PIN CONFIGURATION AND
FUNCTION DESCRIPTIONS
SECTION OF THIS DATA SHEET.
COMPLIANT TO JEDEC STANDARDS MO-220-VGGD-1
090408-B
0.50
0.40
0.30
TOP VIEW
11
图40. 20引脚引脚架构芯片级封装[LFCSP_VQ]
4 mm 4 mm超薄四方体
(CP-20-4)
图示尺寸单位：mm
订购指南
模型 1, 2, 3
AD7985BCPZ
AD7985BCPZ-RL7
EVAL-AD7985EBZ
EVAL-CED1Z
温度范围
−40°C至+85°C
−40°C至+85°C
封装描述
20引脚引脚架构芯片级封装[LFCSP_VQ]，卷盘
20引脚引脚架构芯片级封装[LFCSP_VQ]，7卷带和卷盘
评估板
转换器评估与开发板
Z = 符合RoHS标准的器件。
EVAL-AD7985EBZ可单独用作评估板，或与EVAL-CED1Z配合用于评估/演示。
3
EVAL-CED1Z允许PC对所有带EB标志后缀的ADI评估板进行控制并与之通信。
1
2
Rev. A | Page 27 of 28
封装选项
CP-20-4
CP-20-4
订购数量
490
1,500
AD7985
注释
©2009-2010 Analog Devices, Inc. All rights reserved. Trademarks and
registered trademarks are the property of their respective owners.
D07947sc-0-8/10(A)
Rev. A | Page 28 of 28
工商网监
湘ICP备2023018690号
