ADAU1401YSTZ

SigmaDSP 28/56位音频处理器， 内置2个ADC和4个DAC ADAU1401 特性 概述 28/56位、50 MIPS数字音频处理器 2个ADC：SNR为100 dB，THD + N为−83 dB 4个DAC：SNR为104 dB，THD + N为−90 dB 完全独立工作 从串行EEPROM自引导 辅助ADC配有4路输入多路复用器，用于模拟控制 GPIO用于数字控制和输出 可利用SigmaStudio图形工具实现完全编程 28位 × 28位乘法器，内置56位累加器，可实现完全双精度 处理 时钟振荡器可从晶振产生主时钟 PLL可从64 × fS、256 × fS、384 × fS或512 × fS时钟产生主时钟 灵活的串行数据输入/输出端口支持I2S兼容型、左对齐、 右对齐和TDM模式 支持高达192 kHz的采样速率 片内集成电压调节器，兼容3.3 V系统 48引脚塑封LQFP封装 ADAU1401是一款完整的单芯片音频系统，内置28/56位音 应用 将参数的当前状态从ADAU1401写回EEPROM，以便下次 多媒体扬声器系统 MP3播放器扬声器埠 汽车音响主机 迷你型立体声系统 数字电视 演播室监听系统 扬声器分频器 乐器音效处理器 座椅音响系统(飞机/长途汽车) 运行程序时重新调用。 频DSP、ADC、DAC及便于微控制器控制的控制接口。信 号处理技术包括均衡、分频、低音增强、多频段动态处 理、延迟补偿、扬声器补偿和立体声声像加宽，可用来弥 补扬声器、功放和听音环境的实际限制，从而明显改善音 质体验。 这种信号处理技术堪比高端演播室设备所用的技术。大部 分处理采用完全56位双精度模式完成，因而低电平信号性 能极佳。ADAU1401是一款完全可编程的DSP。借助方便 易用的SigmaStudio™软件，用户可以利用双二阶滤波器、 动态处理器、电平控制和GPIO接口控制等模块，以图形 方式配置自定义信号处理流程。 ADAU1401程序可以在上电时通过其自引导机制从串行 EEPROM加载，或者从外部微控制器加载。关断时，可以 两个Σ-Δ型ADC和四个Σ-Δ型DAC提供98.5 dB的模拟输入至 模拟输出动态范围。各ADC的THD + N为−83 dB，各DAC 的THD + N为−90 dB。利用数字输入和输出端口，可以与 其它ADC和DAC实现无缝连接。ADAU1401通过I2C®总线 或四线式SPI端口进行通信。 Rev. B Information furnished by Analog Devices is believed to be accurate and reliable. However, no responsibility is assumed by Analog Devices for its use, nor for any infringements of patents or other rights of third parties that may result from its use. Specifications subject to change without notice. No license is granted by implication or otherwise under any patent or patent rights of Analog Devices. Trademarks and registered trademarks are the property of their respective owners. One Technology Way, P.O. Box 9106, Norwood, MA 02062-9106, U.S.A. Tel: 781.329.4700 www.analog.com Fax: 781.461.3113 ©2007–2011 Analog Devices, Inc. All rights reserved. ADI中文版数据手册是英文版数据手册的译文，敬请谅解翻译中可能存在的语言组织或翻译错误，ADI不对翻译中存在的差异或由此产生的错误负责。如需确认任何词语的准确性，请参考ADI提供 的最新英文版数据手册。 ADAU1401 目录 特性.....................................................................................................1 RAM和寄存器 ................................................................................31 应用.....................................................................................................1 地址映射.....................................................................................31 概述.....................................................................................................1 参数RAM....................................................................................31 修订历史 ............................................................................................3 数据RAM....................................................................................31 功能框图 ............................................................................................4 读取/写入数据格式..................................................................31 技术规格 ............................................................................................5 控制寄存器映射.............................................................................33 模拟性能.......................................................................................5 控制寄存器详解.............................................................................35 数字输入/输出 ............................................................................7 2048至2055(0x0800至0x0807)—接口寄存器 ......................35 电源 ...............................................................................................7 2056 (0x808)—GPIO引脚设置寄存器 ..................................36 温度范围.......................................................................................7 2057至2060(0x809至0x80C)—辅助ADC数据寄存器........37 PLL和振荡器................................................................................7 2064至2068(0x0810至0x814)—安全加载数据寄存器 .......38 调节器 ...........................................................................................8 2069至2073(0x0815至0x819)—安全加载地址寄存器 .......38 数字时序规格 ..............................................................................8 2074至2075(0x081A至0x081B)—数据采集寄存器 ............39 绝对最大额定值.............................................................................11 2076 (0x081C)—DSP内核控制寄存器..................................40 热阻 .............................................................................................11 2078 (0x081E)—串行输出控制寄存器 .................................41 ESD警告......................................................................................11 2079 (0x081F)—串行输入控制寄存器 .................................42 引脚配置和功能描述 ....................................................................12 2080至2081(0x0820至0x0821)—多用途引脚配置寄存器...........43 典型工作特性 .................................................................................15 2082 (0x0822)—辅助ADC和电源控制 .................................44 系统框图 ..........................................................................................16 2084 (0x0824)—辅助ADC使能 ..............................................44 工作原理 ..........................................................................................17 2086 (0x0826)—振荡器关断 ...................................................44 初始化 ..............................................................................................18 2087 (0x0827)—DAC设置 .......................................................44 上电时序.....................................................................................18 多用途引脚......................................................................................45 控制寄存器设置........................................................................18 辅助ADC ....................................................................................45 程序/参数加载推荐程序 .........................................................18 通用输入/输出引脚..................................................................45 降低功耗模式 ............................................................................18 串行数据输入/输出端口 .........................................................45 使用振荡器 ................................................................................19 布局布线建议 .................................................................................48 设置主时钟/PLL模式...............................................................19 器件放置.....................................................................................48 电压调节器 ................................................................................20 接地 .............................................................................................48 音频ADC..........................................................................................21 典型应用原理图.............................................................................49 音频DAC..........................................................................................22 自引导模式 ................................................................................49 控制端口 ..........................................................................................23 I2C控制........................................................................................50 I2C端口........................................................................................24 SPI控制 .......................................................................................51 SPI端口 .......................................................................................27 外形尺寸 ..........................................................................................52 自引导 .........................................................................................28 订购指南.....................................................................................52 信号处理 ..........................................................................................30 数字格式.....................................................................................30 编程 .............................................................................................30 Rev. B | Page 2 of 52 ADAU1401 修订历史 2011年1月—修订版A至修订版B 更改图1 ..............................................................................................4 更改图7和表11 ...............................................................................12 更改图20和图21 .............................................................................25 更改“EEPROM格式”部分 ............................................................28 删除表21；重新排序 ....................................................................29 插入图28；重新排序 ....................................................................29 更改图27 ..........................................................................................27 更改图37 ..........................................................................................49 2008年4月—修订版0至修订版A 更改图39 ..........................................................................................51 更改图1 ..............................................................................................4 更改表11 ..........................................................................................12 更改图38 ..........................................................................................50 2007年7月—修订版0：初始版 更换图8至图11 ...............................................................................15 重命名“工作原理”部分.................................................................17 更改“初始化”部分 .........................................................................18 更改“设置主时钟/PLL模式”部分 ...............................................19 更换图22至图25 .............................................................................26 Rev. B | Page 3 of 52 ADAU1401 功能框图 DIGITAL DIGITAL ANALOG ANALOG PLL PLL LOOP VDD GROUND VDD GROUND MODE FILTER 3 3 3 2 2 CRYSTAL 3.3V 1.8V REGULATOR ADAU1401 2 CLOCK OSCILLATOR PLL 2 FILTA/ ADC_RES DAC STEREO ADC 28-/56-BIT, 50MIPS AUDIO PROCESSOR CORE 40ms DELAY MEMORY 2 RESET/ MODE SELECT CONTROL INTERFACE AND SELFBOOT 8-BIT AUX ADC 8-CH DIGITAL INPUT DAC FILTD/CM 4-CHANNEL ANALOG OUTPUT 8-CH DIGITAL OUTPUT GPIO INPUT/OUTPUT MATRIX 5 3 RESET SELFBOOT I2C/SPI DIGITAL IN AND WRITEBACK OR GPIO 3 3 AUX ADC DIGITAL OUT OR GPIO OR GPIO 图1 Rev. B | Page 4 of 52 06752-001 2-CHANNEL ANALOG INPUT ADAU1401 技术规格 除非另有说明，AVDD = 3.3 V、DVDD = 1.8 V、PVDD = 3.3 V、IOVDD = 3.3 V、主时钟输入 = 12.288 MHz。 模拟性能 25°C(环境)温度下保证达到额定性能。 表1 参数 ADC输入 通道数 分辨率 满量程输入 信噪比 A加权 动态范围 A加权 总谐波失真加噪声 通道间增益不匹配 串扰 直流偏置 增益误差 DAC输出 通道数 分辨率 满量程模拟输出 信噪比 A加权 动态范围 A加权 总谐波失真加噪声 串扰 通道间增益不匹配 增益误差 直流偏置 基准电压源 绝对电压(CM) 辅助ADC 满量程模拟输入 INL DNL 失调 输入阻抗 最小值 典型值 最大值 单位 2 24 100 (283) 位 µA rms (µA p-p) 100 dB 100 −83 25 −82 1.5 dB dB mdB dB V % 测试条件/注释 立体声输入 具有20 kΩ(18 kΩ外部 + 2 kΩ内部) 串联电阻的2 V rms输入 相对于满量程模拟输入为−60 dB 95 1.4 −11 250 1.6 +11 4 24 0.9 (2.5) 位 104 dB 104 −90 dB dB 相对于满量程模拟输入为−3 dB 模拟通道间串扰 2个立体声输出通道 V rms (V p-p) 相对于满量程模拟输出为−60 dB 99 −100 25 dB mdB % V −10 1.4 1.5 250 +10 1.6 1.4 1.5 1.6 V 2.8 3.0 0.5 1.0 15 30 3.1 V LSB LSB mV kΩ 17.8 42 Rev. B | Page 5 of 52 相对于满量程模拟输出为−1 dB 模拟通道间串扰 ADAU1401 130°C（环境）温度下保证达到额定性能。 表2 参数 ADC输入 通道数 分辨率 满量程输入 信噪比 A加权 动态范围 A加权 总谐波失真加噪声 通道间增益不匹配 串扰 直流偏置 增益误差 DAC输出 通道数 分辨率 满量程模拟输出 信噪比 A加权 动态范围 A加权 总谐波失真加噪声 串扰 通道间增益不匹配 增益误差 直流偏置 基准电压源 绝对电压(CM) 辅助ADC 满量程模拟输入 INL DNL 失调 输入阻抗 最小值 典型值 最大值 单位 2 24 100 (283) 位 100 dB 100 −83 dB dB 测试条件/注释 立体声输入 µA rms (µA p-p) 具有20 kΩ(18 kΩ外部 + 2 kΩ内部) 串联电阻的2 V rms输入 相对于满量程模拟输入为−60 dB 92 1.4 −11 25 −82 1.5 250 1.6 +11 mdB dB V % 4 24 0.9 (2.5) 位 104 dB 104 −90 dB dB 相对于满量程模拟输入为−3 dB 模拟通道间串扰 2个立体声输出通道 V rms (V p-p) 相对于满量程模拟输出为−60 dB 98 −100 25 dB mdB % V −10 1.4 1.5 250 +10 1.6 1.4 1.5 1.6 V 2.8 3.0 0.5 1.0 15 30 3.1 V LSB LSB mV kΩ 17.8 42 Rev. B | Page 6 of 52 相对于满量程模拟输出为−1 dB 模拟通道间串扰 ADAU1401 数字输入/输出 表3 参数 输入高电压(VIH) 输入低电压(VIL) 输入高漏电流(IIH) 输入低漏电流(IIL) 双向引脚上拉低电流 MCLKI输入高漏电流(IIH) MCLKI输入低漏电流(IIL) 高电平输出电压(VOH，IOH= 2 mA) 低电平输出电压(VOL，IOL= 2 mA) 输入电容 GPIO输出驱动 1 最小值 典型值 最大值1 2.0 IOVDD 0.8 1 1 150 3 3 2.0 0.8 5 2 单位 V V µA µA µA µA µA V V pF mA 备注 不包括MCLKI 不包括MCLKI和双向引脚 最大值规格测量条件为：温度范围−40°C至+130°C(壳温)、DVDD范围1.62 V至1.98 V、AVDD范围2.97 V至3.63 V。 电源 表4 参数 电源电压 模拟电压 数字电压 PLL电压 IOVDD电压 最小值 典型值 最大值1 3.3 1.8 3.3 3.3 电源电流 模拟电流(AVDD和PVDD) 数字电流 (DVDD) 模拟电流(复位) 数字电流(复位) 功耗 工作(AVDD、DVDD、PVDD)2 复位，所有电源 50 40 35 1.5 电源抑制比(PSRR) AVDD上1 kHz、200 mV p-p信号 单位 V V V V 85 60 55 4.5 mA mA mA mA 286.5 118 mW mW 50 dB 1 最大值规格测量条件为：温度范围−40°C至+130°C(壳温)、DVDD范围1.62 V至1.98 V、AVDD范围2.97 V至3.63 V。 2 功耗不包括IOVDD功耗，因为从该电源吸取的电流取决于数字输出引脚的负载。 温度范围 表5 参数 保证功能 最小值 −40 典型值 最大值1 +105 单位 °C(环境) 最小值 MCLK_Nom − 20% 典型值 最大值1 MCLK_Nom + 20% 20 单位 MHz ms mmho PLL和振荡器 表6. PLL和振荡器1 参数 PLL工作范围 PLL锁定时间 晶振跨导(gm) 1 78 最大值规格测量条件为：温度范围−40°C至+130°C(壳温)、DVDD范围1.62 V至1.98 V、AVDD范围2.97 V至3.63 V。 Rev. B | Page 7 of 52 ADAU1401 调节器 表7. 调节器1 参数 DVDD电压 1 最小值 1.7 典型值 1.8 最大值1 1.84 单位 V 调节器规格利用电路中的Zetex Semiconductors FZT953晶体管计算。 数字时序规格 表8. 数字时序1 限值 参数 主时钟 tMP tMP tMP tMP 串行端口 tBIL tBIH tLIS tLIH tSIS tSIH tLOS tLOH tTS tSODS tSODM SPI端口 fCCLK tCCPL tCCPH tCLS tCLH tCLPH tCDS tCDH tCOD 2 I C端口 fSCL tSCLH tSCLL tSCS tSCH tDS tSCR tSCF tSDR tSDF tBFT tMIN tMAX 单位 描述 36 48 73 291 244 366 488 1953 ns ns ns ns MCLKI周期，512 × fS模式 MCLKI周期，384 × fS模式 MCLKI周期，256 × fS模式 MCLKI周期，64 × fS模式 5 40 40 ns ns ns ns ns ns ns ns ns ns ns INPUT_BCLK低电平脉冲宽度 INPUT_BCLK高电平脉冲宽度 INPUT_LRCLK建立时间；至INPUT_BCLK上升 INPUT_LRCLK保持时间；自INPUT_BCLK上升起 SDATA_INx建立时间；至INPUT_BCLK上升 SDATA_INx保持时间；自INPUT_BCLK上升起 从机模式下OUTPUT_LRCLK建立时间 从机模式下OUTPUT_LRCLK保持时间 OUTPUT_BCLK下降至OUTPUT_LRCLK时序偏斜 从机模式下SDATA_OUTx延迟时间；自OUTPUT_BCLK下降起 主机模式下SDATA_OUTx延迟时间；自OUTPUT_BCLK下降起 MHz ns ns ns ns ns ns ns ns CCLK频率 CCLK低电平脉冲宽度 CCLK高电平脉冲宽度 CLATCH建立时间；至CCLK上升 CLATCH保持时间；自CCLK上升起 CLATCH高电平脉冲宽度 CDATA建立时间；至CCLK上升 CDATA保持时间；自CCLK上升起 COUT延迟时间；自CCLK下降起 kHz µs µs µs µs ns ns ns ns ns SCL频率 SCL高电平 SCL低电平 建立时间；与重复起始条件相关 保持时间；此周期结束后，产生首次时钟 数据建立时间 SCL上升时间 SCL下降时间 SDA上升时间 SDA下降时间 总线空闲时间；停止与起始之间的时间 40 40 10 10 10 10 10 10 6.25 80 80 0 100 80 0 80 101 400 0.6 1.3 0.6 0.6 100 300 300 300 300 0.6 Rev. B | Page 8 of 52 ADAU1401 限值 tMIN 参数 多用途引脚和复位 tGRT tGFT tGIL tRLPW 1 tMAX 单位 描述 50 50 1.5 × 1/fS ns ns µs ns GPIO上升时间 GPIO下降时间 GPIO输入延迟；到内核读取高/低值的时间 RESET 低电平脉冲宽度 20 所有时序规格均相对于串行输入端口和串行输出端口的默认状态(I2S)而言(参见表66)。 数字时序图 tLIH tBIH INPUT_BCLK tBIL tLIS INPUT_LRCLK tSIS SDATA_INx LEFT-JUSTIFIED MODE MSB MSB–1 tSIH tSIS SDATA_INx I2S MODE MSB tSIH tSIS tSIS SDATA_INx RIGHT-JUSTIFIED MODE LSB MSB tSIH tSIH 8-BIT CLOCKS (24-BIT DATA) 12-BIT CLOCKS (20-BIT DATA) 06752-002 14-BIT CLOCKS (18-BIT DATA) 16-BIT CLOCKS (16-BIT DATA) 图2. 串行输入端口时序 tCLS tCLH tCCPH CLATCH tCLPH tCCPL CCLK CDATA tCDH tCDS tCOD 图3. SPI端口时序 Rev. B | Page 9 of 52 06752-004 COUT ADAU1401 tDS tSCH tSCH SDA tSCR tSCLH tSCLL tSCS tSCF 06752-005 SCL tBFT 图4. I 2C端口时序 tLCH tBIH tTS OUTPUT_BCLK tBIL tLOS OUTPUT_LRCLK SDATA_OUTx LEFT-JUSTIFIED MODE tSODS tSODM MSB MSB–1 tSODS tSODM SDATA_OUTx I2S MODE MSB tSODS tSODM SDATA_OUTx RIGHT-JUSTIFIED MODE MSB LSB 8-BIT CLOCKS (24-BIT DATA) 12-BIT CLOCKS (20-BIT DATA) 06752-003 14-BIT CLOCKS (18-BIT DATA) 16-BIT CLOCKS (16-BIT DATA) 图5. 串行输出端口时序 tMP RESET tRLPW 图6. 主时钟和RESET时序 Rev. B | Page 10 of 52 06752-006 MCLKI ADAU1401 绝对最大额定值 热阻 表9 参数 DVDD至GND AVDD至GND IOVDD至GND 数字输入 最高结温 存储温度范围 焊接(10秒) 额定值 0 V至2.2 V 0 V至4.0 V 0 V至4.0 V DGND − 0.3 V，IOVDD + 0.3 V 135°C −65°C至+150°C 300°C θJA针对最差条件，即器件焊接在电路板上以实现表贴封 装。 表10. 热阻 封装类型 48引脚LQFP θJA 72 θJC 19.5 单位 °C/W ESD警告 注意，超出上述绝对最大额定值可能会导致器件永久性损 坏。这只是额定最值，不表示在这些条件下或者在任何其 它超出本技术规范操作章节中所示规格的条件下，器件能 够正常工作。长期在绝对最大额定值条件下工作会影响器 件的可靠性。 Rev. B | Page 11 of 52 ESD(静电放电)敏感器件。 带电器件和电路板可能会在没有察觉的情况下放电。 尽管本产品具有专利或专有保护电路，但在遇到高能 量ESD时，器件可能会损坏。因此，应当采取适当的 ESD防范措施，以避免器件性能下降或功能丧失。 ADAU1401 AGND PLL_MODE0 PLL_MODE1 CM FILTD AGND VOUT3 VOUT2 VOUT1 VOUT0 FILTA AVDD 引脚配置和功能描述 48 47 46 45 44 43 42 41 40 39 38 37 AGND 1 ADC0 2 ADC_RES 3 ADC1 4 RESET 5 PIN 1 INDICATOR ADAU1401 TOP VIEW (Not to Scale) SELFBOOT 6 ADDR0 7 36 AVDD 35 PLL_LF 34 PVDD 33 PGND 32 MCLKI 31 OSCO 30 RSVD MP4 8 29 MP5 MP2 9 28 MP1 10 MP0 11 MP3 27 MP8 26 DGND 12 MP9 25 DGND 06752-007 DVDD SCL/CCLK SDA/COUT CLATCH/WP ADDR1/CDATA/WB MP11 IOVDD VDRIVE MP10 MP6 MP7 DVDD 13 14 15 16 17 18 19 20 21 22 23 24 图7. 48引脚LQFP的引脚配置 表11. 引脚功能描述 引脚编号 引脚名称 类型1 1, 37, 42 AGND PWR 2 ADC0 A_IN 模拟音频输入0。满量程100 μA rms输入。电流输入使得输入电压电平可通过外部电 阻进行比例缩放。18 kΩ电阻提供2 V rms满量程输入。 3 ADC_RES A_IN ADC基准电流。ADC的满量程电流可以通过一个在此引脚与地之间连接的外部18 kΩ 电阻进行设置。详情参见“音频ADC”部分。 4 ADC1 A_IN 模拟音频输入1。满量程100 μA rms输入。电流输入使得输入电压电平可通过外部电 阻进行比例缩放。18 kΩ电阻提供2 V rms满量程输入。详情参见“音频ADC”部分。 5 RESET D_IN 低电平有效复位输入。ADAU1401在高低转换沿上触发复位，在低高转换沿上退出复 位。有关初始化的更多信息，参见“上电时序”部分。 6 SELFBOOT D_IN 启用/禁用自引导。SELFBOOT选择控制端口(低电平)或自引导(高电平)。当ADAU1401 退出复位时，将此引脚设置为高电平会启动自引导操作。此引脚可以直接连到控制 电压，或者通过电阻上拉/下拉。详情参见“自引导”部分。 7 ADDR0 D_IN I 2 C和 SPI地 址 0。 此 引 脚 与 ADDR1一 起 使 用 ， 允 许 同 一 I 2 C总 线 上 最 多 使 用 四 个 ADAU1401，或者两个IC使用一个公共SPI CLATCH信号。详情参见“I2C端口”部分。 8 MP4 D_IO 多用途GPIO或串行输入端口LRCLK (INPUT_LRCLK)。详情参见“多用途引脚”部分。 9 MP5 D_IO 多用途GPIO或串行输入端口BCLK (INPUT_BCLK)。详情参见“多用途引脚”部分。 10 MP1 D_IO 多用途GPIO或串行输入端口数据1 (SDATA_IN0)。详情参见“多用途引脚”部分。 11 MP0 D_IO 多用途GPIO或串行输入端口数据0 (SDATA_IN1)。详情参见“多用途引脚”部分。 12, 25 DGND PWR 数字接地引脚。AGND、DGND和PGND引脚可以在一个公共接地层上直接相连。 DGND应通过一个100 nF电容去耦至DVDD引脚。 描述 模拟接地引脚。AGND、DGND和PGND引脚可以在一个公共接地层上直接相连。 AGND应通过一个100 nF电容去耦至AVDD引脚。 Rev. B | Page 12 of 52 ADAU1401 引脚名称 类型1 描述 13, 24 DVDD PWR 1.8 V数字电源。既可以由外部提供，也可以利用片内1.8 V调节器从3.3 V电源产生。 DVDD应通过一个100 nF电容去耦至DGND。 14 MP7 D_IO 多用途GPIO或串行输出端口数据1 (SDATA_OUT1)。详情参见“多用途引脚”部分。 15 MP6 D_IO 多用途GPIO、串行输出端口数据0或TDM数据输出(SDATA_OUT0)。详情参见“多用途 引脚”部分。 16 MP10 D_IO 多用途GPIO或串行输出端口LRCLK (OUTPUT_LRCLK)。详情参见“多用途引脚”部分。 17 VDRIVE A_OUT 1.8 V调节器的驱动电压。电压调节器外部PNP晶体管的基极由VDRIVE驱动。详情参见 “电压调节器”部分。 18 IOVDD PWR 输入和输出引脚的电源。此引脚的电压设置数字输入引脚上应当看到的最高输入电 压。此引脚还是控制端口和MP引脚的数字输出信号的电源。IOVDD应始终设置为 3.3 V。此引脚吸取的电流是可变的，因为它取决于数字输出的负载。 19 MP11 D_IO 多用途GPIO或串行输出端口BCLK (OUTPUT_BCLK)。详情参见“多用途引脚”部分。 20 ADDR1/CDATA/WB D_IN ADDR1：I2C地址1。此引脚与ADDR0一起设置IC的I2C地址，以便能在同一I2C总线上使 用四个ADAU1401。详情参见“I2C端口”部分。 引脚编号 CDATA：SPI数据输入。详情参见“SPI端口”部分。 WB：EEPROM回写触发器。此引脚的上升(默认)或下降(如果EEPROM消息如此设置)沿 触发从接口寄存器到外部EEPROM的回写操作。此功能可用来在关断时保存参数数 据。详情参见“自引导”部分。 21 CLATCH/WP D_IO CLATCH：SPI锁存信号。在SPI处理开始时必须变为低电平，在处理结束时必须变为高 电平。完成每次SPI处理所需的CCLK引脚周期数可能不同，取决于SPI处理开始时发送 的地址和读/写位。详情参见“SPI端口”部分。 WP：自引导EEPROM写保护。在自引导模式下，此引脚为开集输出。ADAU1401将此 引脚拉低以使能对外部EEPROM的写操作。应将此引脚拉高至3.3 V。详情参见“自引 导”部分。 22 SDA/COUT D_IO SDA：I2C数据。此引脚为双向开集。连接到此引脚的线路应有2.2 kΩ上拉电阻。详情 参见“I2C端口”部分。 COUT：此SPI数据输出用于回读寄存器和存储器位置。当SPI读取非活动时，它处于三 态。详情参见“SPI端口”部分。 23 SCL/CCLK D_IO SCL：I2C时钟。在I2C控制模式下，此引脚始终为开集输入。在自引导模式下，此引脚 为开集输出(I2C主机)。连接到此引脚的线路应有2.2 kΩ上拉电阻。详情参见“I2C端口” 部分。 CCLK：SPI时钟。此引脚既可以连续工作，也可以在SPI处理间隙关断。详情参见“SPI 端口”部分。 26 MP9 D_IO/A_IO 多用途GPIO、串行输出端口数据3(SDATA_OUT3)或辅助ADC输入0。详情参见“多用途 引脚”部分。 27 MP8 D_IO/A_IO 多用途GPIO、串行输出端口数据2(SDATA_OUT2)或辅助ADC输入3。详情参见“多用途 引脚”部分。 28 MP3 D_IO/A_IO 多用途GPIO、串行输入端口数据3(SDATA_IN3)或辅助ADC输入2。详情参见“多用途引 脚”部分。 29 MP2 D_IO/A_IO 多用途GPIO、串行输入端口数据2(SDATA_IN2)或辅助ADC输入1。详情参见“多用途引 脚”部分。 30 RSVD X 保留。直接接地或通过下拉电阻接地。 31 OSCO D_OUT 晶振电路输出。此引脚与晶振之间应连接一个100 Ω阻尼电阻。此输出不应用来将一 个时钟直接驱动至另一个IC。如果不使用晶振，此引脚应断开。详情参见“使用振荡 器”部分。 32 MCLKI D_IN 主时钟输入。MCLKI既可以连接到3.3 V时钟信号，也可以是来自晶振电路的输入。详 情参见“设置主时钟/PLL模式”部分。 33 PGND PWR PLL接地引脚。AGND、DGND和PGND引脚可以在一个公共接地层上直接相连。PGND 应通过一个100 nF电容去耦至PVDD。 Rev. B | Page 13 of 52 ADAU1401 引脚编号 引脚名称 类型1 描述 34 PVDD PWR PLL和辅助ADC模拟部分的3.3 V电源。此引脚应通过一个100 nF电容去耦至PGND。 35 PLL_LF A_OUT PLL环路滤波器连接。需要将两个电容和一个电阻连接到此引脚，如图15所示。详情 参见“设置主时钟/PLL模式”部分。 36, 48 AVDD PWR 3.3 V模拟电源。此引脚应通过一个100 nF电容去耦至AGND。 38, 39 PLL_MODE0, PLL_MODE1 D_IN PLL模式设置。PLL_MODE0和PLL_MODE1设置主时钟PLL的输出频率。详情参见“ 设置主时钟/PLL模式”部分。 40 CM A_OUT 1.5 V共模基准电压。此引脚与地之间应连接一个47 μF去耦电容，以降低ADC与DAC之 间的串扰。电容的材料不重要。此引脚可用于偏置外部模拟电路，前提是这些电路不 从该引脚吸取电流(例如，当CM连接到运算放大器的同相输入端时)。 41 FILTD A_OUT DAC滤波器去耦引脚。此引脚与地之间应连接一个10 μF电容。电容材料不重要。此引 脚的电压为1.5 V。 43 to 46 VOUT3 A_OUT VOUT DAC输出。满量程输出电压为0.9 V rms。此输出可以配合有源或无源输出重构滤 波器使用。详情参见“音频DAC”部分。 44 VOUT2 A_OUT VOUT2 DAC输出。满量程输出电压为0.9 V rms。此输出可以配合有源或无源输出重构 滤波器使用。详情参见“音频DAC”部分。 45 VOUT1 A_OUT VOUT1 DAC输出。满量程输出电压为0.9 V rms。此输出可以配合有源或无源输出重构 滤波器使用。详情参见“音频DAC”部分。 46 VOUT0 A_OUT VOUT0 DAC输出。满量程输出电压为0.9 V rms。此输出可以配合有源或无源输出重构 滤波器使用。详情参见“音频DAC”部分。 47 FILTA A_OUT ADC滤波器去耦引脚。此引脚与地之间应连接一个10 μF电容。电容材料不重要。此引 脚的电压为1.5 V。 1 PWR = 电源/地，A_IN = 模拟输入，D_IN = 数字输入，A_OUT = 模拟输出，D_IO = 数字输入/输出，D_IO/A_IO = 数字输入/输出或模拟输入/输出。 Rev. B | Page 14 of 52 ADAU1401 典型工作特性 0.10 0.20 fS = 48kHz 0.15 fS = 48kHz 0.08 0.06 0.10 0.04 GAIN (dB) GAIN (dB) 0.05 0 –0.05 0.02 0 –0.02 –0.04 –0.10 06752-008 –0.20 0 2 4 6 8 10 12 14 16 18 20 06752-010 –0.06 –0.15 –0.08 –0.10 22 0 5 10 图8. ADC通带滤波器响应 10 –10 –20 –20 –30 –30 GAIN (dB) –10 –40 –50 –40 –50 –60 –70 –70 –80 –80 06752-009 –60 –90 0 5 10 15 20 25 30 35 40 fS = 48kHz 0 fS = 48kHz 45 06752-011 0 GAIN (dB) 20 图10. DAC通带滤波器响应 10 –100 15 FREQUENCY (kHz) FREQUENCY (kHz) –90 –100 0 2 4 6 8 10 12 14 FREQUENCY (kHz) FREQUENCY (kHz) 图9. ADC阻带滤波器响应 图11. DAC阻带滤波器响应 Rev. B | Page 15 of 52 16 18 20 ADAU1401 系统框图 3.3V 100nF 100nF 100nF 100nF 10µF + 10µF + IOVDD 18kΩ AUDIO ADC INPUT SIGNALS 18kΩ 18kΩ 3.3V TO 1.8V REGULATOR CIRCUIT PVDD AVDD DVDD ADC0 VDRIVE VOUT0 ADC1 VOUT1 DAC OUTPUT FILTERS (ACTIVE OR PASSIVE) ADC_RES VOUT2 + 10µF FILTA VOUT3 100nF FILTD ADCs 10µF MP0 MULTIPURPOSE PIN INTERFACES + 100nF MP1 MP2 DACs ADAU1401 MP3 CM MP4 10µF MP5 + 100nF MP6 MP7 MP8 MP9 MP10 ADDR0 MP11 ADDR1/CDATA/WB CLATCH/WP 3.3V SDA/COUT 475Ω 3.3nF 56nF SCL/CCLK PLL_LF PLL_MODE0 PLL SETTINGS EEPROM, MICROCONTROLLER, AND/OR SELFBOOT LOGIC SELFBOOT PLL_MODE1 MCLKI RESET RESET LOGIC 3MHz TO 25MHz 22pF OSCO AGND DGND PGND RSVD 06752-012 22pF 100Ω 图12. 系统框图 Rev. B | Page 16 of 52 ADAU1401 工作原理 ADAU1401的内核是一款针对音频处理而优化的28位DSP SigmaDSP®。除了设计和调整信号流外，还可以使用该工 (双精度处理为56位)。程序和参数RAM可以利用定制音频 具 配 置 所 有 DSP寄 存 器 ， 以 及 将 新 程 序 写 入 外 部 处理信号流加载，使用ADI公司的SigmaStudio图形编程软 EEPROM。任何人只要具备数字或模拟音频处理知识，就 件可以构建信号流。参数RAM中存储的值控制各信号处理 可以利用SigmaStudio图形界面轻松设计一个DSP信号流， 模块，如均衡滤波器、动态处理器、音频延迟和混频器电 并将其移植到目标应用中。同时，它还为经验丰富的DSP 平等。安全加载特性支持透明地进行参数更新，并能防止 编程人员提供了充分的灵活性和编程能力，使其能深入地 输出信号出现咔嚓声。 控制设计。在SigmaStudio中，用户可以连接图形模块(如 程 序 RAM、 参 数 RAM和 寄 存 器 内 容 可 以 保 存 于 外 部 EEPROM中，ADAU1401在启动时可以从外部EEPROM自 引导。在这种独立模式下，参数可以通过片上多用途引脚 双二阶滤波器、动态处理器、混频器和延迟等)、编译设计 以及通过控制端口将程序和参数文件加载到ADAU1401存 储器。在提供的库中包括下列信号处理模块： 控制。ADAU1401可以接受开关、电位计、旋转编码器和 • 单精度和双精度双二阶滤波器 IR接收器的控制。关断时，音量和音调设置等参数可以保 • 带峰值或均方根检波功能的处理器，用于单声道和多声 道动态处理 存到EEPROM，然后在上电时再次加载。 ADAU1401可以在数字、模拟或混合输入输出下工作。立 体声ADC和四个DAC各具有至少+100 dB的SNR和至少−83 dB的THD + N。灵活的8通道串行数据输入/输出端口可以 与各种ADC、DAC、通用DSP、S/PDIF接收器和发送器、 采样速率转换器实现无缝互连。ADAU1401的串行端口可 以配置为I2S、左对齐、右对齐或TDM串行端口兼容模式。 • 混频器和分路器 • 单音和噪声发生器 • 固定和可变增益 • 响度 • 延迟 • 立体声增强 • 动态低音增强 利用12个多用途(MP)引脚，ADAU1401可以接收外部控制 • 噪声和单音源 信号输入，以及向系统中的其它器件输出标志或控制信 • FIR滤波器 号。MP引脚可以配置为数字I/O、4通道辅助ADC的输入 • 电平检测器 或串行数据I/O端口。作为输入，MP引脚可以连接到按 • GPIO控制和调理 钮、开关、旋转编码器、电位计、IR接收器或其它外部电 路，以控制内部信号处理程序。配置为输出时，这些引脚 可以用来驱动LED、控制其它IC，或者连接到应用中的其 它外部电路。 ADAU1401有一个先进的控制端口，支持完整地读取/写入 所有存储器位置。它还具有控制寄存器，可以全面地控制 芯片的配置和串行模式。ADAU1401可以配置为SPI或I2C 控制，或者从外部EEPROM自引导。 我们还在开发更多处理模块。针对矩阵解码、低音增强和 环绕声虚拟器等应用，ADI公司也提供专有算法和第三方 算法。有关这些算法的授权事宜，请联系ADI公司。 ADAU1401采用1.8 V数字电源和3.3 V模拟电源供电。使用 片上电压调节器时，器件可以采用3.3 V单电源供电。它在 单芯片集成电路上制造，采用48引脚LQFP封装，工作温度 范围为−40°C至+105°C。 片上振荡器可以连接到外部晶振，以便产生主时钟。此 外，利用主时钟锁相环(PLL)，ADAU1401可以采用不同速 度的时钟工作。PLL可以从64 × fS、256 × fS、384 × fS或512 × fS的输入产生内核的内部主时钟。 可 以 使 用 SigmaStudio软 件 通 过 控 制 端 口 来 设 置 和 控 制 Rev. B | Page 17 of 52 ADAU1401 初始化 本部分介绍ADAU1401的正确设置程序。下列五个步骤概 表12列出了将ADAU1401引导至应用的工作状态所需的典 括了IC的初始化程序： 型时间，假设使用400 kHz I2C时钟加载完整程序、参数集 和所有寄存器(约8.5 kB)。实际上，多数应用不需要填充 1. 给ADAU1401加电。 RAM，因此引导时间(表12的第3栏)较短。 2. 等待PLL锁定。 3. 加载SigmaDSP程序和参数。 控制寄存器设置 4. 设置寄存器(包括多用途引脚和数字接口)。 下列寄存器必须按照本部分所述进行设置，以便初始化 5. 关闭转换器的默认静音功能、清除数据寄存器、初始化 ADAU1401。这些设置是IC在48 kHz模拟输入/输出下工作 DAC设置寄存器(相关设置参见“控制寄存器设置”部分)。 所需的最低基本设置。根据具体应用，可能需要设置其它 如果只是测试模拟音频贯通情况(ADC到DAC)，可以跳过 寄存器。更多设置参见“RAM和寄存器”部分。 第3步和第4步，并使用默认内部程序。 DSP内核控制寄存器(地址2076) 上电时序 将位[4:2](ADM、DAM和CR)的各位设为1。 ADAU1401有一个内置上电时序，它在上电时或器件退出 DAC设置寄存器(地址2087) 复位时初始化所有内部RAM的内容。在RESET的正边沿， 将位[0:1] (DS[1:0])设为01。 内部程序引导ROM的内容被复制到内部程序RAM存储 程序/参数加载推荐程序 器，参数RAM用相关引导ROM中的值(全0)填充，所有寄 在直接写入模式下将大量数据写入程序或参数RAM时，应 存器初始化为0。默认引导ROM程序将音频数据从输入复 禁用处理器内核，防止音频输出中出现难听的噪声。 制到输出，但不进行处理(见图13)。在此程序中，串行数 字输入0和输入1通过DAC0、DAC1和串行数字输出0、输 出1输出。ADC0和ADC1通过DAC2和DAC3输出。数据存 储器在上电时也会清零。在初始化完成之前，不应向控制 端口写入新值。 ADC和DAC静音。音量将逐渐下降。 2. 将内核控制寄存器的位2(低电平有效)设为1。这将使 SigmaDSP累加器、数据输出寄存器和数据输入寄存器 清零。 表12. 上电时间 3. 使用突发模式写操作填充程序RAM。 初始化 时间 85 ms 23 ms 21 ms 16 ms 11 ms 程序/参数/寄存器 引导最长时间(I2C) 175 ms 175 ms 175 ms 175 ms 175 ms 4. 使用突发模式写操作填充参数RAM。 总计 260 ms 198 ms 196 ms 191 ms 186 ms 5. 将内核控制寄存器的位2至位4复位。 DAC0 DAC1 PLL启动时间持续MCLKI引脚时钟的218个周期。此时间自 RESET的上升沿开始测量，长度为10.7 ms(24.576 MHz (512 × fS)输入时钟)至85.3 ms(3.072 MHz (64 × fS)输入时钟)。PLL 启动后，ADAU1401引导周期的持续时间约为42 μs(f S为 48 kHz时)。用户应避免在启动期间写入或读取ADAU1401。 对于12.288 MHz的MCLK输入，全部初始化序列(PLL启动 加引导周期)约需21 ms。当器件退出复位时，PLL_MODE0 和PLL_MODE1引脚将立即设置时钟模式。复位与内部时 SDATA_OUT0 SDATA_IN0 ADC0 DAC2 ADC1 DAC3 06752-013 MCLKI输入 3.072 MHz (64 × fS) 11.289 MHz (256 × fS) 12.288 MHz (256 × fS) 18.432 MHz (384 × fS) 24.576 MHz (512 × fS) 1. 将内核控制寄存器的位3和位4(低电平有效)设为1，使 图13. 默认程序信号流 降低功耗模式 ADAU1401芯片的多个部分可以根据需要开启或关闭，以 便降低功耗。这些部分包括ADC、DAC和基准电压。 钟的下降沿同步。 Rev. B | Page 18 of 52 ADAU1401 通过写入辅助ADC和电源控制寄存器，可以关闭各模拟部 如果设计中不使用振荡器，可以将它关断以降低功耗。当 分。默认情况下，启用ADC、DAC和基准电压)所有位设 系统中已经存在系统主时钟时，就可以将其关断。默认情 为0)。向各个寄存器中的相应位写入1，可以将其关闭。 况下，振荡器开启。向振荡器关断寄存器的OPD位写入1 ADC关断模式会使两个ADC均关断，各DAC则可以独立关 时，振荡器关断)见表60)。 断。当ADC关断时，可以节省约15 mA的电流；每个DAC 设置主时钟/PLL模式 关断则可以节省约4 mA的电流。基准电压为ADC和DAC供 ADAU1401的MCLKI输入提供给PLL，PLL产生50 MIPS 电，只有当所有ADC和DAC均关断时才能关断。设置控制 SigmaDSP内核时钟。在正常工作中，MCLKI的输入必须为 寄存器的位6和位7后可以关断基准电压。 下列频率之一：64 × fS、256 × fS、384 × fS或512 × fS，其中fS 使用振荡器 为 输 入 采 样 速 率 。 PLL模 式 通 过 PLL_MODE0和 ADAU1401可以使用片上振荡器来产生主时钟。振荡器采 PLL_MODE1进行设置，如表13所示。如果ADAU1401设置 用256 × fS的主时钟工作，当fS为48 kHz时，主时钟为12.288 为接收双倍速率信号)使用内核控制寄存器将每个采样的程 MHz；当fS为44.1 kHz时，主时钟为11.2896 MHz。振荡器 序步骤数减少2倍)，则主时钟频率必须为32 × fS、128 × fS、 电路中的晶体应为工作在基频的AT切割并联谐振器。图14 192 × fS或256 × fS。如果ADAU1401设置为接收四倍速率信 显示了正常工作时的推荐外部电路。 号)使用内核控制寄存器将每个采样的程序步骤数减少4 倍)，则主时钟频率必须为16 × fS、64 × fS、96 × fS或128 × ADAU1401 100Ω OSCO f S 。 上 电 时 ， MCLKI引 脚 上 必 须 存 在 时 钟 信 号 ， 这 样 MCLKI 表13. PLL模式 C2 ADAU1401才能完成初始化程序。 06752-014 C1 晶振并联电容应为7 pF，其负载电容应为约18 pF，但该电 MCLKI输入 64 × fS 256 × fS 384 × fS 512 × fS 路支持最高25 pF的负载。C1和C2负载电容的值可以根据 若要改变时钟模式，必须同时复位ADAU1401。如果在工 晶振负载电容计算，公式如下： 作中改变模式，输出信号中将产生咔嚓声或爆音。 Figure 14. Crystal Oscillator Circuit OSCO上的100 Ω阻尼电阻使振荡器的电压摆幅约为2.2 V。 CL = PLL_MODE0 0 0 1 1 PLL_MODE1 0 1 0 1 PLL_MODEx引脚的状态应在RESET保持低电平时改变。 C1 × C2 + C stray C1 + C2 PLL环路滤波器应连接到PLL_LF引脚。如图15所示，此引 其中，Cstray为该电路的杂散电容，通常假设为约2 pF到 脚包括三个无源元件：2个电容和1个电阻。这些元件的值 5 pF。 无 需 太 精 确 ， 电 阻 的 容 差 可 达 10%， 电 容 的 容 差 可 达 OSCO不应用于将晶振信号直接驱动至其它IC，此信号是 20%。图15所示的3.3 V信号可以连接到芯片的AVDD电源。 一个模拟正弦波，不适用于驱动数字输入。若要利用 3.3V ADAU1401来向系统中的其它IC提供主时钟，有两种方 法。第一种方法是使用OSCO信号上的高阻抗输入数字缓 475Ω 3.3nF 56nF 种方法时，到缓冲器输入的走线长度应尽可能短。第二种 方法是使用来自串行输出端口的时钟。引脚MP11可以设 置为内部内核时钟的分频输出)主)时钟。如果在多用途引 脚 配 置 寄 存 器 (2081)中 将 该 引 脚 设 置 为 串 行 输 出 端 口 (OUTPUT_BCLK)，并且在串行输出控制寄存器(2078)中将 该端口设置为主机，则所需的输出频率也可以在串行输出 控制寄存器的位[OBF]中设置)见表49)。 Rev. B | Page 19 of 52 ADAU1401 PLL_LF 06752-015 冲器)与第二种方法相比，不推荐使用这种方法)。使用这 Figure 15. PLL Loop Filter ADAU1401 电压调节器 ADAU1401的数字电压必须设置为1.8 V。该芯片内置一个 选择调节器晶体管时，必须考虑两个要求：晶体管的电流 片上电压调节器，以便器件能够用于没有1.8 V电源，但有 放大系数(hFE或beta)至少应为100，并且晶体管的集电极必 3.3 V电源的系统中。这种情况下，所需的外部器件为一个 须能够散除工作时(将3.3 V调节为1.8 V)产生的热量。 PNP晶体管、一个电阻和几个旁路电容。只需要一个引脚 ADAU1401的最大数字电流为60 mA，确定晶体管最小功 VDRIVE来支持该调节器。 耗的公式如下： (3.3 V − 1.8 V) × 60 mA = 90 mW 电压调节器的推荐设计如图16所示。该配置中显示的10 μF 和100 nF电容是推荐的旁路电容，但不是正常工作所必需。 有许多采用SOT-23或SOT-223小型封装的晶体管满足这些 DVDD引脚应有各自的100 nF旁路电容，但两个DVDD引脚 要求，比如Zetex Semiconductors的FZT953。 3.3V 是系统主电压，1.8 V产生于晶体管的集电极，并连接到 10µF DVDD引脚。VDRIVE连接到PNP晶体管的基极。如果设 + 计中不使用调节器，VDRIVE可以接地。 1kΩ 100nF ADAU1401 DVDD VDRIVE 图16. 电压调节器配置 Rev. B | Page 20 of 52 06752-016 只需要一个大电容(10 μF至47 μF)。采用这种配置时，3.3 V 音频ADC ADAU1401有2个Σ-Δ型ADC，ADC的信噪比(SNR)为100 与ADC0和ADC1引脚串联的电阻值(内部加外部)可以通过 dB，总谐波失真加噪声(THD + N)为−83 dB。 下式计算： 立体声音频ADC为电流输入，因此输入端需一个电压转电 流电阻。这意味着，系统输入信号的电压电平可以设置为 任意电平，只需要调整输入电阻以提供正确的满量程电流 输入。ADC0、ADC1输入引脚和ADC_RES均有2 kΩ的内部 电阻以保护ESD。在ADC输入引脚上直接看到的电压为 1.5 V共模电压。 连接到ADC_RES的外部电阻设置ADC的满量程电流输入。 表14列出了共模信号输入电平在48 kHz采样速率下的外部 电阻值和总电阻值。表中所示的满量程均方根输入电压为 0.9 V，因为此输入电平的满量程信号等于DAC的满量程输 出。 表14. ADC输入电阻值 ADC_RES接18 kΩ外部电阻时(总共20 kΩ，因为它与内部2 kΩ串联)，ADC的满量程输入为100 μA rms。只有当所用的 采样速率不是48 kHz时，才需要改变ADC_RES电阻。 连接到ADC0/ADC1的电压转电流电阻设置ADC的满量程 电压输入。在100 μA rms的满量程电流输入下，2.0 V rms 满量程RMS 输入电压(V) 0.9 1.0 2.0 ADC_RES 值(kΩ) 18 18 18 ADC0/ADC1 电阻值(kΩ) 7 8 18 ADC0/ADC1总输入 电阻值(外部+内部) (kΩ) 9 10 20 信号和外部18 kΩ电阻(与2 kΩ内部电阻串联)产生ADC的满 图17所示为2.0 V rms输入信号和fS = 48 kHz时ADC输入的典 量程输入。这些电阻与ADC_RES电阻的匹配精度对ADC的 型配置。47 μF电容用于交流耦合信号，使输入偏置1.5 V。 运作十分重要。对于这三个电阻，推荐容差为1%。 ADAU1401 如果不使用ADC的ADC0和/或ADC1通道，则可以不连接 47µF 18kΩ ADC0 相应的输入引脚。 47µF 18kΩ 电流设置电阻与采样速率成线性比例关系，因为ADC具有 一路开关电容输入。ADC_RES电阻的总值(2 kΩ内部电阻 加外部电阻)与采样速率fS_NEW的关系如下： ADC1 18kΩ ADC_RES 图17. 音频ADC输入配置 Rev. B | Page 21 of 52 06752-017 下面的电阻值计算假设采样速率为48 kHz。推荐的输入和 ADAU1401 音频DAC ADAU1401有4个Σ-Δ型DAC，DAC的SNR为104 dB，THD 在该配置中，运算放大器AD8606的V+和V−引脚分别设置 + N为−90 dB，满量程输出为0.9 V rms (2.5 V p-p)。 为VDD和地。 DAC采用反相配置。如果输入至输出不需要信号反相，则 为使DAC正确初始化，DAC设置寄存器(地址2087)的位 可以通过两种方法恢复信号：一是输出滤波器使用反相配 [DS]应设为01。 置，二是在SigmaDSP程序流中反转信号。 560Ω 滤波器可能会提供更好的音频性能，但一个50 kHz转折频 FILTER_OUT 5.6nF 率的单极点、无源、低通滤波器即足以滤除DAC带外噪 声，如图18所示。图19显示了一个三极点、有源、低通滤 图18. 无源DAC输出滤波器 波器，与无源滤波器相比，其滚降更陡，阻带衰减更佳。 + C8 470µF 47µF 150pF 604Ω AD8606 3.3nF FILTER_OUT 图19. 有源DAC输出滤波器 Rev. B | Page 22 of 52 49.9kΩ 06752-019 4.75kΩ 4.75kΩ + DAC_OUT 06752-018 DAC_OUT + 47µF DAC输出可以通过有源或无源重构滤波器滤波。虽然有源 ADAU1401 控制端口 ADAU1401有三种控制模式： 须为双字节，因为ADAU1401内的存储器位置是可以直接 • I C控制 寻址的，其大小超过了单字节寻址的范围。后续的所有字 • SPI控制 节(从字节3开始)包含数据，如控制端口数据、程序数据或 • 自引导(无外部控制器) 参数数据。每个字的字节数取决于写入数据的类型。特定 ADAU1401具有一个4线SPI控制端口和一个2线I2C总线控 类型写操作的确切格式如表22至表31所示。 制端口。各端口均可以用来设置RAM和寄存器。如果上电 ADAU1401有多种机制来实时更新信号处理参数，同时不 时SELFBOOT引脚为低电平，则器件默认采用I C模式，但 会引起爆音或咔嚓声。如果需要下载大数据块，可以暂停 通过将CLATCH/WP引脚拉低三次，就可以将其置于SPI控 DSP内核的输出(使用DSP内核控制寄存器(地址2076)的CR 制 模 式 。 如 果 上 电 时 SELFBOOT引 脚 为 高 电 平 ， 则 位)，下载新数据，然后重新启动器件。这通常是在启动时 ADAU1401在启动时从外部EEPROM加载程序、参数和寄 的引导序列中或向RAM加载新程序时执行。如果只需要更 存器设置。 改几个参数，则无需暂停程序便可加载。为了避免实时加 控制端口能够对所有可寻址的存储器和寄存器执行全面的 载参数时产生不良副作用，SigmaDSP提供了安全加载寄存 读写操作。大多数信号处理参数是通过利用控制端口向参 器。安全加载寄存器可以缓冲完整的参数集(例如双二阶滤 数RAM写入新值来控制。其它功能则是通过写入寄存器来 波器的5个系数)，然后在一个音频帧内将这些参数传输到 编程，如静音和输入/输出模式控制等。 活动程序中。安全加载模式使用内部逻辑来防止DSP内核 2 2 所有地址都可以在单地址模式下或突发模式下进行访问。 与控制端口竞争。 一个控制端口写操作的首字节(字节0)包含7位芯片地址和 控制端口引脚是多功能引脚，具体功能取决于器件的工作 R/W位 。 接 下 来 的 两 个 字 节 ( 字 节 1和 字 节 2) 共 同 构 成 模式。表15列出了这些功能。 ADAU1401内存储器或寄存器位置的子地址。此子地址必 表15. 控制端口引脚和SELFBOOT引脚的功能 引脚 SCL/CCLK SDA/COUT ADDR1/CDATA/WB CLATCH/WP ADDR0 I2C模式 SPI模式 自引导 SCL—输入 SDA—开集输出 ADDR1—输入 未用输入—接地或接IOVDD ADDR0—输入 CCLK—输入 COUT—输出 CDATA—输入 CLATCH—输入 ADDR0—输入 SCL—输出 SDA—开集输出 WB—回写触发器 WP—EEPROM写保护、开集输出 未用输入—接地或接IOVDD Rev. B | Page 23 of 52 ADAU1401 I2C端口 寻址 ADAU1401支持2线串行(I C兼容)微处理器总线驱动多个外 开始时，I2C总线上的各器件均处于空闲状态，并监控SDA 设。两个引脚——串行数据(SDA)和串行时钟(SCL)——承 和SCL线有无起始条件和适当的地址。I2C主机通过建立起 载ADAU1401与系统I2C主控制器之间的信息。在I2C模式 始条件而启动数据传输；起始条件要求SDA发生高低转 下，ADAU1401始终是总线上的从机，意味着它不能启动 换，同时SCL保持高电平。这表示随后将出现地址/数据 数据传输。每个从机都通过一个唯一的地址识别。表16显 流。总线上的所有器件都对起始条件做出响应，并对接下 示了地址字节的格式。ADAU1401从机地址由ADDR0和 来的8个位(7位地址加R/W位)以MSB优先方式移位。在第9 ADDR1引脚设置。地址存在于I2C写操作的前7位。此字节 个时钟脉冲期间，能够识别所发送地址的器件通过将数据 的LSB设置读或写操作。逻辑电平1对应于读操作，逻辑电 线拉低来做出响应。此第9位称为应答位。此时，所有其 平0对应于写操作。地址的位5和位6通过将ADAU1401的 它器件从总线退出，返回空闲状态R/W位决定数据的方 ADDRx引脚连接到逻辑电平0或逻辑电平1来设置。包括引 向。如果第一个字节的LSB为逻辑0，则意味着主机将信息 脚设置和read/write (R/W)位的完整字节地址如表17所示。 写入外设，而逻辑1则意味着主机将在写入子地址并重复 2 突发模式寻址可以用于将大量数据写入相邻的存储器位 置。在这种模式下，子地址会在字边界处自动递增。这种 递增在单字写入后自动发生，除非遇到停止条件。 ADAU1401寄存器和RAM的宽度为1字节到5字节不等，因 起始地址之后从外设读取信息。数据传输将持续到发生停 止条件。停止条件是指在SCL处于高电平时，SDA上发生 低电平至高电平跃迁。图20显示了I2C写操作的时序，图21 显示了I2C读操作的时序。 此自动递增特性知道子地址与目标寄存器(或存储器位置) 数据传输过程中的任何阶段都可以检测停止和起始条件。 字长之间的映射关系。数据传输总是由停止条件终止。 如果这些条件的置位打破了正常的读写操作顺序， SDA和SCL的各自线路上应连接一个2.2 kΩ上拉电阻。这些 信号线上的电压不应高于IOVDD(3.3 V)。 位1 1 位2 1 位3 0 位4 1 送的子地址无效，ADAU1401不会发送应答，而是直接返 位5 ADDR1 位6 ADDR0 表17. ADAU1401 I C地址 2 ADDR1 0 0 0 0 1 1 1 1 ADDR0 0 0 1 1 0 0 1 1 R/W 0 1 0 1 0 1 0 1 期间，用户只应发送一个起始条件或一个停止条件，或者 先发送单一停止条件，再发送单一起始条件。如果用户发 表16. ADAU1401 I2C地址字节格式 位0 0 ADAU1401将立即跳出到空闲状态。在给定的SCL高电平 位7 R/W 回到空闲状态。在自动递增模式下，如果用户地址超过了 最高子地址，则器件会采取以下其中一种措施。在读取模 式下，ADAU1401输出最高子地址寄存器的内容，直到主 从机地址 0x68 0x69 0x6A 0x6B 0x6C 0x6D 0x6E 0x6F 机发送不应答，表示读取结束。不应答条件是指在SCL的 第9个时钟脉冲期间，SDA线未被拉低。在写入模式下， ADAU1401不会将无效字节的数据载入任何子地址寄存 器，而是发送不应答，然后返回空闲状态。 Rev. B | Page 24 of 52 ADAU1401 SCL 1 0 SDA 1 START BY MASTER 0 1 0 ADDR SEL R/W ACK BY ADAU1401 ACK BY ADAU1401 FRAME 1 CHIP ADDRESS BYTE FRAME 2 SUBADDRESS BYTE 1 SCL (CONTINUED) ACK BY ADAU1401 FRAME 3 SUBADDRESS BYTE 2 ACK BY ADAU1401 FRAME 4 DATA BYTE 1 STOP BY MASTER 图20. I 2C写入ADAU SCL SDA START BY MASTER 0 1 1 0 1 0 ADDR SEL R/W ACK BY ADAU1401 ACK BY ADAU1401 FRAME 1 CHIP ADDRESS BYTE FRAME 2 SUBADDRESS BYTE 1 SCL (CONTINUED) SDA (CONTINUED) ADR SEL FRAME 3 SUBADDRESS BYTE 2 ACK BY ADAU1401 R/W ACK BY ADAU1401 REPEATED START BY MASTER FRAME 4 CHIP ADDRESS BYTE SCL (CONTINUED) FRAME 5 READ DATA BYTE 1 ACK BY MASTER FRAME 6 READ DATA BYTE 2 图21. I 2C读取ADAU1401的时序 Rev. B | Page 25 of 52 ACK BY MASTER STOP BY MASTER 06752-021 SDA (CONTINUED) 06752-020 SDA (CONTINUED) ADAU1401 I2C的读写操作 图22给出了单字写操作的时序。在每第9个时钟脉冲， 图25给出了突发模式读序列的时序。该图显示了一个目标 ADAU1401都会通过拉低SDA来发送应答。 读 取 寄 存 器 为 2字 节 的 例 子 。 每 读 完 两 个 字 节 后 ， 图23给出了突发模式写序列的时序。该图显示了一个目标 ADAU1401递增其子地址，因为请求的子地址对应于2字节 寄存器为2字节的例子。每写完两个字节后，ADAU1401知 字长的寄存器或存储器区域。其它地址的字长可能是1字 道应递增其子地址寄存器，因为请求的子地址对应于2字 节到5字节。ADAU1401总是解码子地址并设置自动递增电 节字长的寄存器或存储器区域。 路，使得地址在读取适当数量的字节之后递增。 单字读操作的时序如图24所示。注意第一个R/W位为0， 图22至图25使用了以下缩写： S = 起始位 表示写操作。这是因为仍然需要写入子地址，以便设置内 P = 停止位 部地址。在ADAU1401确认接收到子地址后，主机必须发 AM = 主机应答 送一个重复起始命令，然后再发送R/W位设为1(表示读操 AS = 从机应答 作)的芯片地址字节。这将导致ADAU1401 SDA反向，并开 始向主机回传数据。然后，主机在每第9个脉冲做出响 S CHIP ADDRESS, R/W = 0 AS SUBADDRESS HIGH AS SUBADDRESS LOW AS DATA BYTE 1 AS DATA BYTE 2 AS DATA BYTE N P 06752-022 应，向ADAU1401发送应答脉冲。 S CHIP ADDRESS, R/W = 0 AS SUBADDRESS HIGH SUBADDRESS LOW AS DATAWORD 1, BYTE 1 AS AS DATAWORD 1, BYTE 2 DATAWORD 2, BYTE 1 AS AS DATAWORD 2, BYTE 2 AS P 06752-023 图22. 单字I 2C写格式 S CHIP ADDRESS, R/W = 0 AS SUBADDRESS HIGH AS SUBADDRESS LOW AS S CHIP ADDRESS, R/W = 1 AS DATA BYTE 1 AM DATA BYTE 2 AM DATA BYTE N P 06752-024 图23. 突发模式I 2C写格式 S CHIP ADDRESS, R/W = 0 AS SUBADDRESS HIGH AS SUBADDRESS LOW AS S CHIP ADDRESS, R/W = 1 图25. 突发模式I 2C读格式 Rev. B | Page 26 of 52 AS DATAWORD 1, BYTE 1 AM DATAWORD 1, BYTE 2 AM P 06752-025 图24. 单字I 2C读格式 ADAU1401 SPI端口 表18. ADAU1401 SPI地址字节格式 ADAU1401默认采用I2C模式，但通过将CLATCH/WP引脚 位0 0 拉低三次，就可以将其置于SPI控制模式。SPI端口使用4线 接口(包括CLATCH、CCLK、CDATA和COUT信号)，并且 始终是一个从机端口。CLATCH信号在处理开始时应变为 低电平，在处理结束时应变为高电平。CCLK信号在低高 转 换 时 锁 存 CDATA。 COUT数 据 在 CCLK下 降 沿 移 出 ADAU1401，应在CCLK上升沿输入一个接收器件，如微控 位1 0 位2 0 位3 0 位4 0 位5 0 位6 ADDR0 子地址 12位子地址字解码为一个存储器或寄存器的位置。此子地 址即为相应RAM位置或寄存器的位置。子地址的MSB通过 填充0来使字长为2个字节。 制器等。CDATA信号承载串行输入数据，COUT信号承载 数据字节 串行输出数据。在请求执行读操作之前，COUT信号处于 数据字节数取决于所访问的寄存器或存储器。在突发模式 三态。这样，其它SPI兼容外设可以共享同一回读线路。 写入中，初始子地址之后是连续的数据序列，以供写入连 所有SPI处理都具有表19所示的相同基本格式。时序图见图 续的存储器/寄存器位置。连续工作模式的数据格式详见 3。所有数据都应以MSB优先方式写入。只有经过完全复 “读取/写入数据格式”部分的表23和表25。 位后，ADAU1401才能退出SPI模式。 图26给出了对参数RAM执行单次SPI写操作的示例时序 芯片地址R/W 图。图27给出了单次SPI读操作的示例时序图。在字节3开 SPI处理的首字节包含7位芯片地址和R/W位。芯片地址由 始时，COUT引脚从三态变为高电平。本例中，字节0至字 ADDR0引脚设置。这使得两个ADAU1401可以共用一个 节2包含地址和R/W位，后续字节承载数据。 CLATCH信号，同时各自仍然独立工作。当ADDR0为低电 平时，芯片地址为0000000；当它为高电平时，芯片地址为 0000001(见表18)。首字节的LSB决定SPI处理是读操作(逻辑 电平1)还是写操作(逻辑电平0)。 表19. 通用控制字格式 字节 0 chip_adr[6:0], R/W 字节 1 0000, subadr[11:8] 字节 2 subadr[7:0] 字节 3 data Byte 4 1 data 持续到数据结束。 CLATCH CDATA BYTE 0 BYTE 1 BYTE 2 06752-026 CCLK BYTE 3 图26. SPI写入ADAU1401的时序(单次写模式) CLATCH CCLK CDATA COUT BYTE 1 BYTE 0 BYTE 2 HIGH-Z DATA 图27. SPI读取ADAU1401的时序(单次读模式) Rev. B | Page 27 of 52 DATA HIGH-Z 06752-027 1 位7 R/W ADAU1401 自引导 EEPROM格式 上电时，ADAU1401可以加载外部EEPROM中保存的程序 EEPROM数据包含一系列消息。每个离散的消息属于表20 和一组参数。该功能以及辅助ADC和多用途引脚使系统无 中定义的7种类型之一，由一系列单字节或多字节组成。 需微控制器。要完成自引导，启动时SELFBOOT引脚应设 第一个字节定义消息类型。字节以MSB优先方式写入。多 为高电平，ADAU1401充当I C总线上的主机。ADAU1401 数消息属于块写入(0x01)类型，用于写入ADAU1401程序 无法在SPI模式下自引导。 RAM、参数RAM和控制寄存器。 程序和参数所需的最大EEPROM为9248字节，或略多于8.5 消息类型之后是消息正文，应以0x00字节开始，这是芯片 kB。以上数值不包括寄存器设置或开销字节，但这些因素 地址。像所有其它控制端口处理一样，芯片地址之后是一 不会导致字节数明显增加。只有当程序RAM(1024 × 5字节)、 个2字节寄存器/存储器地址域。 参数RAM(1024 × 4字节)和接口寄存器(8 × 4字节)全满时， 图28的示例说明了从EEPROM地址0开始的EEPROM中应当 才需要这么多的存储器空间。多数应用不会使用全部程序 存储什么内容。在该示例中，接口寄存器首先被设置为控 2 和参数RAM，因此8 kB EEPROM足够使用。 制端口写模式(第1行)，然后是18个无操作(no-op)字节(第2 当SELFBOOT和WP引脚被设为高电平时，便会在RESET上 行至第4行)，使得接口寄存器数据出现在EEPROM的第2 升沿触发自引导操作。ADAU1401从EEPROM读取程序、 页。接下来是写操作表头(第4行)以及32字节的接口寄存器 参数和寄存器设置。ADAU1401完成自引导后，附加消息 数 据 ( 第 5行 至 第 8行 ) 。 最 后 是 程 序 RAM数 据 ， 从 可以通过I C总线发送到ADAU1401，但在自引导应用中， ADAU1401地址0x04 0x00开始写入(第9行至第11行)。本例 这通常是不需要的。在该模式下，写操作的I2C器件地址为 中，程序长度为70字或350字节，EEPROM中还包括332个 0x68，读操作为0x69。当芯片处于该模式时，ADDRx引脚 字节，但未显示于图28中。 具有不同的功能；因此，可以忽略这些引脚的设置。 回写 如果WP被设为低电平，则ADAU1401不会自引导。此引脚 当WB引脚被触发时，发生回写操作，数据从ADAU1401写 保持低电平时，EEPROM可以进行在线编程。要使能对 入EEPROM。此功能一般用于在系统断电之前将音量设置 EEPROM的写操作，须将WP引脚拉低(它通常有一个上拉 和其他参数设置保存到EEPROM。当器件处于自引导模式 电阻)，但这又会禁用自引导功能，直到WP引脚变回高电 时，WB引脚的上升沿触发回写操作，除非自引导消息序 平为止。 列中包括一条将WB设置为对下降沿敏感(0x05)的消息。只 在自引导和回写期间，ADAU1401是I2C总线上的主机。虽 会发生一次写操作，除非自引导消息序列中包括一条设置 2 然采用自引导的应用一般不会有微控制器连接到控制线， 多次写操作(0x04)的消息。当回写操作被触发，可以写入 但务必注意，自引导或回写期间不得有其他器件试图写入 EEPROM时，WP引脚变为低电平。 I2C总线。ADAU1401产生的SCL等于8 × fS；因此，当fS为48 ADAU1401只能将接口寄存器的内容回写到EEPROM。这 kHz时，SCL以384 kHz的速率运行。根据I C规范，SCL的 些寄存器通常由DSP程序设置，但在将内核控制寄存器的 占空比为3/8。 位 6置 1后 ， 也 可 以 直 接 写 入 。 应 当 保 存 的 参 数 设 置 在 2 ADAU1401从 EEPROM芯 片 地 址 0xA1读 取 数 据 。 某 些 SigmaStudio中配置。 EEPROM的地址LSB可通过引脚配置；大多数情况下，这 些引脚应连接低电平以设置该地址。 Rev. B | Page 28 of 52 ADAU1401 回写功能将ADAU1401接口寄存器中的数据写入自引导 ADAU1401写入EEPROM芯片地址0xA0。某些EEPROM的 EEPROM的第2页，即地址32至地址63。从EEPROM地址26 地址LSB可通过引脚配置；大多数情况下，这些引脚应连 开始(接口寄存器数据从地址32开始)，应将6个字节写入 接低电平以将该地址设置为0xA0。 EEPROM： 消 息 字 节 (0x01)、 2个 长 度 字 节 、 芯 片 地 址 从ADAU1401回写的最大字节数为35(8个4字节接口寄存器 (0x00)和接口寄存器的2字节子地址(0x08 0x00)。将接口寄 加上3字节的EEPROM寻址开销)。当SCL工作频率为384 存器数据写入EEPROM之前，必须向DSP内核控制寄存器 kHz时，回写操作触发后大约需要73 μs才能完成。应当确 发送一条消息，使能对接口寄存器的写操作。此消息应存 保系统有充足的电源，以便回写操作有足够的时间来完 储在EEPROM地址0。消息之间可以使用无操作(No-op)消 成，特别是当WB信号由下降电源电压触发时。 息(0x03)，确保符合这些条件。 表20. EEPROM消息类型 消息ID 0x00 0x01 消息类型 结束 写入 0x02 0x03 0x04 0x05 0x06 延迟 不执行任何操作 设置多次回写 将WB设置为对下降沿敏感 结束并等待回写 0x01 0x00 WRITE 0x03 0x05 LENGTH 0x03 后续字节 无 2个字节指示消息长度， 然后是相应数量的数据字节 2个字节 无 无 无 无 0x00 0x08 DEVICE ADDRESS 0x03 0x03 0x1C CORE CONTROL REGISTER ADDRESS 0x03 0x00 0x40 CORE CONTROL REGISTER DATA 0x03 0x03 0x03 0x03 0x03 0x03 0x08 0x00 NO-OP BYTES 0x03 0x03 0x03 0x03 0x03 NO-OP BYTES 0x03 0x03 NO-OP BYTES 0x00 0x01 0x00 WRITE 0x00 0x00 0x23 LENGTH 0x00 0x00 0x00 DEVICE ADDRESS INTERFACE REGISTER ADDRESS 0x00 0x00 0x00 0x00 0x00 0x00 0x00 0x00 0x00 0x00 0x00 0x00 0x00 0x00 0x00 INTERFACE REGISTER DATA 0x00 0x00 0x00 0x00 0x00 INTERFACE REGISTER DATA 0x00 0x00 0x00 0x00 0x00 INTERFACE REGISTER DATA 0x00 0x00 0x00 0x00 0x00 INTERFACE REGISTER DATA 0x01 0x001 WRITE 0x00 0x61 LENGTH 0x00 0x00 DEVICE ADDRESS 0x01 0x00 0x04 PROGRAM RAM ADDRESS 0x00 PROGRAM RAM DATA 0x00 0xE8 0x01 0x00 0x08 0x00 0x00 0x00 0x00 0x00 0x01 PROGRAM RAM DATA (CONTINUES FOR 332 MORE BYTES) 图28. EEPROM数据示例 Rev. B | Page 29 of 52 06752-039 PROGRAM RAM DATA ADAU1401 信号处理 ADAU1401旨在提供立体声或多声道回放系统常用的全部 至−1.0范围内的24位输出。图29以二进制和dB形式显示了 音频信号处理功能。信号处理流程利用SigmaStudio软件设 数据流中各点的最高信号电平。 计，它支持图形化输入和实时控制所有信号处理功能。 许多信号处理功能采用完整的56位双精度算法数据编码。 DSP内核的输出和输出字长为24位。处理器使用4个额外的 DATA IN 1.23 (0dB) 裕量位，内部增益最高可达24 dB而不会削波。通过在DSP 信号流中调低初始输入信号，可以实现更高增益。 SERIAL PORT 1.23 (0dB) SIGNAL PROCESSING (5.23 FORMAT) 5.23 (24dB) DIGITAL CLIPPER 5.23 (24dB) 1.23 (0dB) 06752-028 4-BIT SIGN EXTENSION 图29. 数字精度和削波结构 数字格式 编程 DSP系统通常使用标准数字格式。小数系统指定为A.B格 上电时，ADAU1401的默认程序将未经处理的输入信号传 式，其中A表示小数点左边的位数，B表示小数点右边的位 送到输出端(如图13所示)，但输出默认静音(见“上电时序” 数。 部分)。每个音频采样有1024个指令周期，因此大约有50 ADAU1401的参数和数据值使用相同的数字格式，格式如 样周期都会执行所有1024个指令。通过降低每个采样的指 下： MIPS可用。SigmaDSP以流导向方式运行，意味着每个采 令数(在内核控制寄存器中设置)，ADAU1401也可以接受 数字格式： 5.23 双倍速率或四倍速率的输入。 线性范围：−16.0至(+16.0 − 1 LSB) 利用ADI公司的图形工具SigmaStudio(图30)，可以对该器 示例： 件轻松编程。用户无需具有编写DSP代码的知识。有关 1000 0000 0000 0000 0000 0000 0000 = −16.0 SigmaStudio的更多信息，请访问：www.analog.com。 1110 0000 0000 0000 0000 0000 0000 = −4.0 1111 1000 0000 0000 0000 0000 0000 = −1.0 1111 1110 0000 0000 0000 0000 0000 = −0.25 1111 1111 0011 0011 0011 0011 0011 = −0.1 1111 1111 1111 1111 1111 1111 1111 = (比0.0小1 LSB) 0000 0000 0000 0000 0000 0000 0000 = 0.0 0000 0000 1100 1100 1100 1100 1101 = 0.1 0000 0010 0000 0000 0000 0000 0000 = 0.25 0000 1000 0000 0000 0000 0000 0000 = 1.0 0010 0000 0000 0000 0000 0000 0000 = 4.0 0111 1111 1111 1111 1111 1111 1111 = (16.0 − 1 LSB). 06752-029 串行端口接受最多24位的输入，通过符号扩展为DSP内核 的完整28位。这样，内部增益最高可达24 dB而不会发生内 部削波。 图30. SigmaStudio屏幕截图 DSP内核输出端与DAC或串行端口输出端之间有一个数字 削波电路(见图29)，它截除信号的高4位以产生1.0(减1 LSB) Rev. B | Page 30 of 52 ADAU1401 RAM和寄存器 表21. RAM映射和读/写模式 存储器 参数RAM 程序RAM 1 大小 1024 × 32 1024 × 40 地址范围 0至1023（0x0000至0x03FF） 1024至2047（0x0400至0x07FF） 读取 是 是 写入 是 是 写入模式 直接写入1、安全加载写入 直接写入1 应首先清除内部寄存器，以免出现咔嚓声/爆音。 地址映射 数据RAM 表21显示了RAM映射，表32显示了ADAU1401寄存器映 ADAU1401数据RAM用于存储处理用的音频数据字。大部 射。地址空间涵盖一组寄存器和2个RAM：一个保存信号 分时候，该过程对用户是透明的。数据RAM空间的大小为 处理参数，另一个保存程序指令。程序RAM和参数RAM 2k字，用户无法直接从控制端口寻址该空间。 在上电时从片上引导ROM初始化(见“上电时序”部分)。 执行需要大量数据RAM空间的块(例如延迟)时，应考虑数 除了装有默认程序的程序RAM(见“初始化”部分)以外，其 据RAM利用情况。SigmaDSP内核以单采样增量处理延迟 它RAM和所有寄存器的默认值都是全0。 时间，因此，用户可用的总延迟池等于2048乘以采样周 参数RAM 期。当fS为48 kHz时，可用的延迟池最大值约为43 ms。实 参数RAM为32位宽，占用地址0至地址1023。每个参数的 际上，用户并没有如此多的数据存储器可用，因为设计中 MSB前都填充四个0，从而将28位字扩展为4字节宽。上电 的每个模块都会使用若干数据存储器位置以供处理。在大 时，参数RAM初始化为全0。参数RAM的数据格式为二进 制补码5.23，这意味着系数范围是+16.0(减1 LSB)至−16.0， 多数DSP程序中，这不会显著影响总延迟时间。SigmaStudio编译器管理数据RAM，并会指出设计所需的地址数量 1.0代表二进制字0000 1000 0000 0000 0000 0000 0000或十六 是否超过可用的最大数量。 进制数字0x00 0x80 0x00 0x00。 读取/写入数据格式 写入参数RAM的方法有以下两种：直接读/写和安全加载 控制端口的读/写格式以字节为导向，以便能够轻松设置常 用的微控制器芯片。为了适应字节导向的格式，数据域的 写入。 MSB前添加0，以将数据字扩展为8位。例如，写入参数 直接读/写 直接读/写方法允许直接访问程序RAM和参数RAM。使用 突发模式寻址加载新RAM时，通常使用这种工作模式。这 种模式下，内核控制寄存器的清除寄存器位应设为0，以 免输出中出现咔嚓声或爆音。请注意，这种模式可以在程 序执行过程中使用，但由于内核与控制端口之间不存在握 RAM的28位字添加4个前置0，变成32位(4字节)；写入程序 RAM的40位字则不添加0，因为它已经是5字节。这些填充 0的数据域被追加到一个3字节域，后者包括一个7位芯片 地址、一个读/写位和一个11位RAM/寄存器地址。根据前 三个字节提供的地址，控制端口知道要处理多少个数据字 节。 手，因此在控制写操作期间DSP内核无法使用参数RAM， 单位置写命令的总字节数从4字节(控制寄存器写操作)到8 导致音频流中出现咔嚓声和爆音。 字节(程序RAM写操作)不等。可以适应突发模式来填充连 安全加载写入 续的寄存器或RAM位置。突发模式写操作从写入第一个要 参数RAM地址/数据最多可加载5个安全加载寄存器，然后 在RAM空闲时将数据传输到请求的地址。当活动程序材料 通过ADAU1401播放时，可以使用这种方法进行动态更 新。例如，当RAM空闲时，一个双二阶部分可以在一个音 频帧中完成更新。这种方法无法用于写入程序RAM或控制 寄存器。 写入的RAM或寄存器位置的地址和数据开始，接下来不是 像单地址写操作那样结束控制端口处理(I2C模式下是发送 停止命令，SPI模式下是将CLATCH信号拉高)，而是立即 写入下一个数据字，不必提供其地址。ADAU1401控制端 口自动递增每次写操作的地址，甚至能跨越不同RAM和寄 存器的边界。表23和表25显示了突发模式写操作的例子。 Rev. B | Page 31 of 52 ADAU1401 表22. 参数RAM读/写格式 单地址) 字节 0 chip_adr[6:0], W/R 字节 1 000000, param_adr[9:8] 字节 2 param_adr[7:0] 字节 3 0000, param[27:24] 字节 [4:6] param[23:0] 表23. 参数RAM块读/写格式(突发模式) 字节 0 chip_adr[6:0], W/R 字节 1 000000, param_adr[9:8] 字节 2 param_adr[7:0] 字节 3 0000, param[27:24] 字节 [4:6] param[23:0] 字节 [7:10] 字节 [11:14] param_adr + 1 param_adr + 2 字节 [8:12] 字节 [13:17] prog_adr + 1 prog_adr + 2 表24. 程序RAM读/写格式(单地址) 字节 0 chip_adr[6:0], W/R 字节 1 字节 2 字节 [3:7] 00000, prog_adr[10:8] prog_adr[7:0] prog[39:0] 表25. 程序RAM块读/写格式(突发模式) 字节 0 chip_adr[6:0], W/R 字节 1 00000, prog_adr[10:8] 字节 2 prog_adr[7:0] 字节 [3:7] prog[39:0] 表26. 控制寄存器读/写格式(内核、串行输出0、串行输出1) 字节 0 chip_adr[6:0], W/R 字节 1 0000, reg_adr[11:8] 字节 2 reg_adr[7:0] 字节 3 data[15:8] 字节 4 data[7:0] 表27. 控制寄存器RAM读/写格式(RAM配置、串行输入) 字节 0 chip_adr[6:0], W/R 字节 1 0000, reg_adr[11:8] 字节 2 reg_adr[7:0] 字节 3 data[7:0] 表28. 数据采集寄存器写格式 字节 0 chip_adr[6:0], W/R 1 2 字节 1 0000, data_capture_adr[11:8] 字节 2 data_capture_adr[7:0] 字节 3 000, progCount[10:6] 1 字节 4 progCount[5:0]1, regSel[1:0] 2 progCount[10:0]是数据采集发生时程序计数器的值(值表由SigmaStudio编译器产生)。 regSel[1:0]选择四个寄存器之一(参见“2074至2075 (0x081A to 0x081B)—数据采集寄存器”部分)。 表29. 数据采集(控制端口回读)寄存器读格式 字节 0 chip_adr[6:0], W/R 字节 1 0000, data_capture_adr[11:8] 字节 2 data_capture_adr[7:0] 字节 [3:5] data[23:0] 表30. 安全加载地址寄存器写格式 字节 0 chip_adr[6:0], W/R 字节 1 0000, safeload_adr[11:8] 字节 2 safeload_adr[7:0] 字节 3 000000, param_adr[9:8] 字节 4 param_adr[7:0] 表31. 安全加载数据寄存器写格式 字节 0 chip_adr[6:0], W/R 字节 1 0000, safeload_adr[11:8] 字节 2 safeload_adr[7:0] 字节 3 00000000 Rev. B | Page 32 of 52 字节 4 0000, data[27:24] 字节 [5:7] data[23:0] ADAU1401 控制寄存器映射 表32. 寄存器映射1 MSB 寄存器地址 字节 名称 十六进制 十进制 数 接口0[31:16] 0x0800 2048 4 接口0[15:0] 接口0[31:16] 0x0801 2049 4 接口0[15:0] 接口0[31:16] 0x0802 2050 4 接口0[15:0] 接口0[31:16] 0x0803 2051 4 接口0[15:0] 接口0[31:16] 0x0804 2052 4 接口0[15:0] 接口0[31:16] 0x0805 2053 4 接口0[15:0] 接口0[31:16] 0x0806 2054 4 接口0[15:0] 接口0[31:16] 0x0807 2055 4 接口0[15:0] 0x0808 0x0809 0x080A 0x080B 0x080C 0x080D 2056 2057 2058 2059 2060 2061 2 2 2 2 2 5 0x080E 2062 5 0x080F 2063 5 0x0810 2064 5 0x0811 2065 5 0x0812 2066 5 0x0813 2067 5 0x0814 2068 5 0x0815 0x0816 0x0817 0x0818 0x0819 0x081A 0x081B 0x081C 0x081D 0x081E 0x081F 2069 2070 2071 2072 2073 2074 2075 2076 2077 2078 2079 2 2 2 2 2 2 2 2 1 2 1 GPIO引脚设置 辅助ADC数据0 辅助ADC数据1 辅助ADC数据2 辅助ADC数据3 保留[39:32] 保留[31:16] 保留[15:0] 保留[39:32] 保留[31:16] 保留[15:0] 保留[39:32] 保留[31:16] 保留[15:0] 安全加载数据0[39:32] 安全加载数据0[31:16] 安全加载数据0[15:0] 安全加载数据0[39:32] 安全加载数据0[31:16] 安全加载数据0[15:0] 安全加载数据0[39:32] 安全加载数据0[31:16] 安全加载数据0[15:0] 安全加载数据0[39:32] 安全加载数据0[31:16] 安全加载数据0[15:0] 安全加载数据0[39:32] 安全加载数据0[31:16] 安全加载数据0[15:0] 安全加载地址0 安全加载地址1 安全加载地址2 安全加载地址3 安全加载地址4 数据采集0 数据采集1 DSP内核控制 保留 串行输出控制 串行输入控制 D31 D30 D29 D28 D27 D26 D25 D24 D15 0 IF15 0 IF15 0 IF15 0 IF15 0 IF15 0 IF15 0 IF15 0 IF15 0 0 0 0 0 D14 0 IF14 0 IF14 0 IF14 0 IF14 0 IF14 0 IF14 0 IF14 0 IF14 0 0 0 0 0 D13 0 IF13 0 IF13 0 IF13 0 IF13 0 IF13 0 IF13 0 IF13 0 IF13 0 0 0 0 0 D12 0 IF12 0 IF12 0 IF12 0 IF12 0 IF12 0 IF12 0 IF12 0 IF12 0 0 0 0 0 D11 IF27 IF11 IF27 IF11 IF27 IF11 IF27 IF11 IF27 IF11 IF27 IF11 IF27 IF11 IF27 IF11 MP11 AA11 AA11 AA11 AA11 D10 IF26 IF10 IF26 IF10 IF26 IF10 IF26 IF10 IF26 IF10 IF26 IF10 IF26 IF10 IF26 IF10 MP10 AA10 AA10 AA10 AA10 D9 IF25 IF09 IF25 IF09 IF25 IF09 IF25 IF09 IF25 IF09 IF25 IF09 IF25 IF09 IF25 IF09 MP09 AA09 AA09 AA09 AA09 D8 IF24 IF08 IF24 IF08 IF24 IF08 IF24 IF08 IF24 IF08 IF24 IF08 IF24 IF08 IF24 IF08 MP08 AA08 AA08 AA08 AA08 RSVD RSVD RSVD RSVD RSVD RSVD RSVD RSVD RSVD RSVD RSVD RSVD RSVD RSVD RSVD RSVD RSVD RSVD RSVD RSVD RSVD RSVD RSVD RSVD RSVD RSVD RSVD RSVD RSVD RSVD RSVD RSVD RSVD RSVD RSVD RSVD RSVD RSVD RSVD RSVD RSVD RSVD RSVD RSVD RSVD RSVD RSVD RSVD SD31 SD30 SD29 SD28 SD27 SD26 SD25 SD24 SD15 SD14 SD13 SD12 SD11 SD10 SD09 SD08 SD31 SD30 SD29 SD28 SD27 SD26 SD25 SD24 SD15 SD14 SD13 SD12 SD11 SD10 SD09 SD08 SD31 SD30 SD29 SD28 SD27 SD26 SD25 SD24 SD15 SD14 SD13 SD12 SD11 SD10 SD09 SD08 SD31 SD30 SD29 SD28 SD27 SD26 SD25 SD24 SD15 SD14 SD13 SD12 SD11 SD10 SD09 SD08 SD31 SD15 0 0 0 0 0 0 0 RSVD SD30 SD14 0 0 0 0 0 0 0 RSVD SD29 SD13 0 0 0 0 0 0 0 GD1 SD28 SD12 0 0 0 0 0 0 0 GD0 0 0 OLRP OBP SD27 SD11 SA11 SA11 SA11 SA11 SA11 PC09 PC09 RSVD SD26 SD10 SA10 SA10 SA10 SA10 SA10 PC08 PC08 RSVD SD25 SD09 SA09 SA09 SA09 SA09 SA09 PC07 PC07 RSVD SD24 SD08 SA08 SA08 SA08 SA08 SA08 PC06 PC06 AACW M/S OBF1 OBF0 OLF1 Rev. B | Page 33 of 52 D39 D23 D38 D22 D37 D21 D36 D20 D35 D19 D34 D18 D33 D17 LSB D32 D16 D7 IF23 IF07 IF23 IF07 IF23 IF07 IF23 IF07 IF23 IF07 IF23 IF07 IF23 IF07 IF23 IF07 MP07 AA07 AA07 AA07 AA07 RSVD RSVD RSVD RSVD RSVD RSVD RSVD RSVD RSVD SD39 SD23 SD07 SD39 SD23 SD07 SD39 SD23 SD07 SD39 SD23 SD07 SD39 SD23 SD07 SA07 SA07 SA07 SA07 SA07 PC05 PC05 GPCW RSVD OLF0 0 D6 IF22 IF06 IF22 IF06 IF22 IF06 IF22 IF06 IF22 IF06 IF22 IF06 IF22 IF06 IF22 IF06 MP06 AA06 AA06 AA06 AA06 RSVD RSVD RSVD RSVD RSVD RSVD RSVD RSVD RSVD SD38 SD22 SD06 SD38 SD22 SD06 SD38 SD22 SD06 SD38 SD22 SD06 SD38 SD22 SD06 SA06 SA06 SA06 SA06 SA06 PC04 PC04 IFCW RSVD FST 0 D5 IF21 IF05 IF21 IF05 IF21 IF05 IF21 IF05 IF21 IF05 IF21 IF05 IF21 IF05 IF21 IF05 MP05 AA05 AA05 AA05 AA05 RSVD RSVD RSVD RSVD RSVD RSVD RSVD RSVD RSVD SD37 SD21 SD05 SD37 SD21 SD05 SD37 SD21 SD05 SD37 SD21 SD05 SD37 SD21 SD05 SA05 SA05 SA05 SA05 SA05 PC03 PC03 IST RSVD TDM 0 D4 IF20 IF04 IF20 IF04 IF20 IF04 IF20 IF04 IF20 IF04 IF20 IF04 IF20 IF04 IF20 IF04 MP04 AA04 AA04 AA04 AA04 RSVD RSVD RSVD RSVD RSVD RSVD RSVD RSVD RSVD SD36 SD20 SD04 SD36 SD20 SD04 SD36 SD20 SD04 SD36 SD20 SD04 SD36 SD20 SD04 SA04 SA04 SA04 SA04 SA04 PC02 PC02 ADM RSVD MSB2 ILP D3 IF19 IF03 IF19 IF03 IF19 IF03 IF19 IF03 IF19 IF03 IF19 IF03 IF19 IF03 IF19 IF03 MP03 AA03 AA03 AA03 AA03 RSVD RSVD RSVD RSVD RSVD RSVD RSVD RSVD RSVD SD35 SD19 SD03 SD35 SD19 SD03 SD35 SD19 SD03 SD35 SD19 SD03 SD35 SD19 SD03 SA03 SA03 SA03 SA03 SA03 PC01 PC01 DAM RSVD MSB1 IBP D2 IF18 IF02 IF18 IF02 IF18 IF02 IF18 IF02 IF18 IF02 IF18 IF02 IF18 IF02 IF18 IF02 MP02 AA02 AA02 AA02 AA02 RSVD RSVD RSVD RSVD RSVD RSVD RSVD RSVD RSVD SD34 SD18 SD02 SD34 SD18 SD02 SD34 SD18 SD02 SD34 SD18 SD02 SD34 SD18 SD02 SA02 SA02 SA02 SA02 SA02 PC00 PC00 CR RSVD MSB0 M2 D1 IF17 IF01 IF17 IF01 IF17 IF01 IF17 IF01 IF17 IF01 IF17 IF01 IF17 IF01 IF17 IF01 MP01 AA01 AA01 AA01 AA01 RSVD RSVD RSVD RSVD RSVD RSVD RSVD RSVD RSVD SD33 SD17 SD01 SD33 SD17 SD01 SD33 SD17 SD01 SD33 SD17 SD01 SD33 SD17 SD01 SA01 SA01 SA01 SA01 SA01 RS01 RS01 SR1 RSVD OWL1 M1 D0 IF16 IF00 IF16 IF00 IF16 IF00 IF16 IF00 IF16 IF00 IF16 IF00 IF16 IF00 IF16 IF00 MP00 AA00 AA00 AA00 AA00 RSVD RSVD RSVD RSVD RSVD RSVD RSVD RSVD RSVD SD32 SD16 SD00 SD32 SD16 SD00 SD32 SD16 SD00 SD32 SD16 SD00 SD32 SD16 SD00 SA00 SA00 SA00 SA00 SA00 RS00 RS00 SR0 RSVD OWL0 M0 Default 0x0000 0x0000 0x0000 0x0000 0x0000 0x0000 0x0000 0x0000 0x0000 0x0000 0x0000 0x0000 0x0000 0x0000 0x0000 0x0000 0x0000 0x0000 0x0000 0x0000 0x0000 0x00 0x0000 0x0000 0x00 0x0000 0x0000 0x00 0x0000 0x0000 0x00 0x0000 0x0000 0x00 0x0000 0x0000 0x00 0x0000 0x0000 0x00 0x0000 0x0000 0x00 0x0000 0x0000 0x0000 0x0000 0x0000 0x0000 0x0000 0x0000 0x0000 0x0000 0x00 0x0000 0x00 ADAU1401 MSB 寄存器地址 字节 十六进制 十进制 数 0x0820 2080 3 0x0821 2081 3 0x0822 2082 2 0x0823 0x0824 0x0825 0x0826 0x0827 1 2083 2084 2085 2086 2087 2 2 2 2 2 名称 MP引脚配置0[23:16] MP引脚配置0[15:0] MP引脚配置0[23:16] MP引脚配置0[15:0] 辅助ADC 和电源控制 保留 辅助ADC使能 保留 振荡器关断 DAC设置 LSB D39 D31 D30 D29 D28 D27 D26 D25 D24 D23 D15 D14 D13 D12 D11 D10 D9 D8 D7 MP53 MP33 MP32 MP31 MP30 MP23 MP22 MP21 MP20 MP13 MP113 MP93 MP92 MP91 MP90 MP83 MP82 MP81 MP80 MP73 RSVD RSVD RSVD RSVD RSVD RSVD FIL1 FIL0 AAPD D38 D22 D6 MP52 MP12 MP112 MP72 VBPD D37 D21 D5 MP51 MP11 MP111 MP71 VRPD D36 D20 D4 MP50 MP10 MP110 MP70 RSVD D35 D19 D3 MP43 MP03 MP103 MP63 D0PD D34 D18 D2 MP42 MP02 MP102 MP62 D1PD D33 D17 D1 MP41 MP01 MP101 MP61 D2PD D32 D16 D0 MP40 MP00 MP100 MP60 D3PD Default 0x00 0x0000 0x00 0x0000 0x0000 RSVD AAEN RSVD RSVD RSVD RSVD RSVD RSVD RSVD RSVD RSVD RSVD RSVD RSVD RSVD RSVD RSVD RSVD RSVD RSVD RSVD RSVD RSVD RSVD RSVD RSVD RSVD RSVD OPD RSVD RSVD RSVD RSVD RSVD DS1 RSVD RSVD RSVD RSVD DS0 0x0000 0x0000 0x0000 0x0000 0x0000 RSVD RSVD RSVD RSVD RSVD RSVD RSVD RSVD RSVD RSVD RSVD RSVD RSVD RSVD RSVD RSVD RSVD RSVD RSVD RSVD RSVD RSVD RSVD RSVD RSVD RSVD RSVD RSVD RSVD RSVD RSVD RSVD RSVD RSVD RSVD 阴影表示寄存器未填充这些位置，因此这些位置中不存在控制位。 Rev. B | Page 34 of 52 RSVD RSVD RSVD RSVD RSVD ADAU1401 控制寄存器详解 2048至2055(0x0800至0x0807)—接口寄存器 接口寄存器在自引导模式下使用，用来保存需要写入外部 边沿(可以设置为上升沿或下降沿)触发ADAU1401将接口 EEPROM的参数。下一次复位或上电时，ADAU1401从 寄存器的当前内容写入EEPROM。详情参见“自引导”部 EEPROM恢复这些参数。因此，音量和EQ设置等系统参数 分。 可以在关断时保存，然后在下次系统开启时恢复。 在DSP内核控制寄存器中设置接口寄存器控制端口写入模 共有8个32位接口寄存器，可以保存8个28位(加填充0)参 式(IFCW)后，用户就可以直接写入接口寄存器。这种模式 数。这些寄存器保存的参数通过图形编程工具选择。在每 下，写入寄存器中的数据来自控制端口，而不是DSP内 个采样周期，这些寄存器都会用相应的参数RAM数据更新 核。 一次。 表33. 接口寄存器位映射 D31 D15 0 IF15 D30 D14 0 IF14 D29 D13 0 IF13 D28 D12 0 IF12 D27 D11 IF27 IF11 D26 D10 IF26 IF10 D25 D9 IF25 IF09 D24 D8 IF24 IF08 D23 D7 IF23 IF07 D22 D6 IF22 IF06 表34 位名称 IF[27:0] 描述 接口寄存器28位参数 Rev. B | Page 35 of 52 D21 D5 IF21 IF05 D20 D4 IF20 IF04 D19 D3 IF19 IF03 D18 D2 IF18 IF02 D17 D1 IF17 IF01 D16 D0 IF16 IF00 Default 0x0000 0x0000 ADAU1401 2056 (0x808)—GPIO引脚设置寄存器 此寄存器允许用户通过控制端口设置GPIO引脚。在内核 式(GPCW)后，就可以直接写入或读取该寄存器的高电平 控制寄存器中设置GPIO引脚设置寄存器控制端口写入模 或低电平设置。此寄存器每个LRCLK帧(1/fS)更新一次。 表35. GPIO引脚设置寄存器位映射 D15 0 D14 0 D13 0 D12 0 D11 MP11 D10 MP10 D9 MP09 D8 MP08 D7 MP07 D6 MP06 表36 位名称 MP[11:0] 描述 通过SPI或I2C控制时设置多用途引脚 Rev. B | Page 36 of 52 D5 MP05 D4 MP04 D3 MP03 D2 MP02 D1 MP01 D0 MP00 默认值 0x0000 ADAU1401 2057至2060(0x809至0x80C)—辅助ADC数据寄存 器 这些寄存器保存4通道辅助ADC产生的数据。这些ADC具 格式参数字，4个MSB和12个LSB设为0。满量程码255产生 有8位精度，如果通过辅助ADC和电源控制寄存器的位FIL 1.0的值。在DSP内核控制寄存器中设置辅助ADC数据寄存 [1:0]选择滤波，其精度可扩展为12位。SigmaDSP以1.11格 器控制端口写入模式(AACW)后，就可以直接写入这些寄 式数据字读取此数据，范围为0至1.0。此数据字映射到5.23 存器。 表37. 辅助ADC数据寄存器位映射 D15 0 D14 0 D13 0 D12 0 D11 AA11 D10 AA10 D9 AA09 D8 AA08 D7 AA07 D6 AA06 表38 位名称 AA[11:0] 描述 辅助ADC输出数据，MSB优先 Rev. B | Page 37 of 52 D5 AA05 D4 AA04 D3 AA03 D2 AA02 D1 AA01 D0 AA00 默认值 0x0000 ADAU1401 2064至2068(0x0810至0x814)—安全加载数据寄 存器 许多应用要求微控制器实时控制信号处理参数，如滤波器 过一个内核指令(共1024个)加载到参数RAM中。因此，为 系数、混频器增益、多通道虚拟参数或动态处理曲线等。 了确保SigmaDSP始终至少有5个周期可用，程序总长度应 例如，当控制双二阶滤波器时，所有参数必须同时更新， 以1019周期(1024减5)为限。启动安全加载传输位置1后， 这样可以防止滤波器对一两个音频帧用新旧混杂的系数执 安全加载保证在一个LRCLK周期(fS = 48 kHz时为21 μs)内发 行滤波，从而避免暂时不稳定现象和需要较长时间才能消 生。 失的瞬变。为此，ADAU1401使用安全加载数据寄存器将5 个28位值同时加载到目标参数RAM地址。之所以使用5个 寄存器，是因为一个双二阶滤波器使用5个系数，而且正 如之前所述，需要通过一次处理完成全部更新。 安全加载逻辑自动将数据从上次安全加载操作以来已经写 入的那些安全加载寄存器加载到RAM。例如，如果RAM 中有两个参数需要更新，则5个安全加载寄存器中仅有2个 必须写入。启动安全加载传输位置位后，只有这两个寄存 执行安全加载操作的第一步是将参数地址写入一个安全加 器中的数据被发送到RAM，其它三个寄存器不会被发送到 载地址寄存器(2069至2073)。要写入的10位数据字是执行 RAM，可以保持旧值或无效值。 安全加载的参数RAM地址。写入此地址后，就可以将28位 表39. 安全加载地址和数据寄存器映射 数据字写入相应的安全加载数据寄存器(2064至2068)。 安全加载 寄存器 0 1 2 3 4 这些写操作的数据格式详见表30和表31。表39显示了各地 址寄存器如何映射到相应的数据寄存器。 加载地址和数据寄存器后，在内核控制寄存器中设置启动 安全加载传输位，以启动RAM加载。各安全加载寄存器通 安全加载地址 寄存器 2069 2070 2071 2072 2073 安全加载 数据寄存器 2064 2065 2066 2067 2068 表40. 安全加载寄存器位映射 D31 D15 D30 D14 D29 D13 D28 D12 D27 D11 D26 D10 D25 D9 D24 D8 SD31 SD15 SD30 SD14 SD29 SD13 SD28 SD12 SD27 SD11 SD26 SD10 SD25 SD09 SD24 SD08 D39 D23 D7 SD39 SD23 SD07 D38 D22 D6 SD38 SD22 SD06 D37 D21 D5 SD37 SD21 SD05 D36 D20 D4 SD36 SD20 SD04 D35 D19 D3 SD35 SD19 SD03 D34 D18 D2 SD34 SD18 SD02 D33 D17 D1 SD33 SD17 SD01 D32 D16 D0 SD32 SD16 SD00 默认值 0x00 0x0000 0x0000 D2 SA02 D1 SA01 D0 SA00 默认值 0x0000 表41 位名称 SD[39:0] 描述 安全加载数据。 需要载入RAM或寄存器的数据(程序、参数、寄存器内容)。 2069至2073(0x0815至0x819)—安全加载地址寄存器 表42. 安全加载地址寄存器位映射 D15 0 D14 0 D13 0 D12 0 D11 SA11 D10 SA10 D9 SA09 D8 SA08 D7 SA07 D6 SA06 D5 SA05 D4 SA04 表43 位名称 SA[11:0] 描述 安全加载地址。需要载入RAM或寄存器的数据地址。 Rev. B | Page 38 of 52 D3 SA03 ADAU1401 2074至2075(0x081A至0x081B)—数据采集寄存 器 利用ADAU1401的数据采集功能，可以将信号处理流程中 采集的数据为5.19二进制补码格式，它来自4个LSB截断后 任意节点的数据发送到两个可读寄存器中的一个。此功能 的内部5.23数据字。 可用于监控和显示有关内部信号电平或比较器/限幅器活动 的信息。 设置数据采集所必须写入的数据由10位程序计数索引和2 位寄存器选择域连接而成。对应于信号处理流程中需监控 对于每个数据采集寄存器，必须设置采集计数和寄存器选 的目标点的采集计数和寄存器选择值，可以在程序编译器 择。采集计数是0到1023的数值，对应于采集发生时的程 的输出文件中找到。采集寄存器可以通过读取位置2074和 序步骤编号。寄存器选择域设置DSP内核中的四个寄存器 位置2075进行访问。读写数据采集寄存器的格式如表28和 之一，以便在程序计数器达到此步骤时将该信息传输到数 表29所示。 据采集寄存器。 表44. 安全加载数据寄存器位映射 D15 0 D14 0 D13 0 D12 0 D11 PC09 D10 PC08 D9 PC07 D8 PC06 D7 PC05 D6 PC04 表45 位名称 PC[9:0] RS[1:0] 描述 10位程序计数器地址 选择要传输到数据采集输出的寄存器 RS[1:0] 寄存器 乘法器X输入(Mult_X_input) 00 乘法器Y输入(Mult_Y_input) 01 乘法器-累加器输出(MAC_out) 10 累加器反馈(Accum_fback) 11 Rev. B | Page 39 of 52 D5 PC03 D4 PC02 D3 PC01 D2 PC00 D1 RS01 D0 RS00 默认值 0x0000 ADAU1401 2076 (0x081C)—DSP内核控制寄存器 表46. DSP内核控制寄存器位映射 D15 RSVD D14 RSVD D13 GD1 D12 GD0 D11 RSVD D10 RSVD D9 RSVD D8 AACW D7 GPCW D6 IFCW D5 IST D4 ADM D3 DAM D2 CR D1 SR1 表47. DSP内核控制寄存器 位名称 GD[1:0] AACW GPCW IFCW IST ADM DAM CR SR[1:0] 描述 GPIO去抖控制。设置用作GPIO输入的多用途引脚的去抖时间。 GD[1:0] 时间(ms) 00 20 01 40 10 10 11 5 辅助ADC数据寄存器控制端口写入模式。 此位设为1时，数据可以从控制端口直接写入辅助ADC数据寄存器(2057至2060)， 辅助ADC数据寄存器忽略多用途引脚的设置。 GPIO引脚设置寄存器控制端口写入模式。 此位设为1时，用户可以直接从控制端口写入GPIO引脚设置寄存器(2056)， 此寄存器忽略多用途引脚的输入设置。 接口寄存器控制端口写入模式。 此位设为1时，数据可以从控制端口直接写入接口寄存器(2048至2055)。 在该状态下，接口寄存器不从SigmaDSP程序写入。 启动安全加载传输。此位设为1将启动对参数RAM的安全加载传输。 操作完成时，此位自动清零。安全加载寄存器共有5对(地址/数据)， 只有那些自上次安全加载事件以来已经写入的寄存器才会被传输到参数RAM。 ADC静音。此位可以使ADC的输出静音。此位默认值为0， 低电平有效；要从ADC发送音频信号，必须将其置1。 DAC静音。此位可以使DAC的输出静音。 此位默认值为0，低电平有效；要从DAC发送音频信号，必须将其置1。 内部寄存器清零。 此位默认值为0，低电平有效。要使信号通过SigmaDSP内核，必须将其置1。 采样速率。这些位设置每个采样的DSP指令数，以及ADAU1401工作时的采样速率。 默认设置为1×，每个音频采样有1024个指令。 此设置应与48 kHz和44.1 kHz等采样速率一起使用。 采用2×设置时，每帧的指令数减半至512，ADC和DAC以96 kHz标称采样速率工作。 采用4×设置时，每个周期有256个指令，转换器以192 kHz采样速率工作。 SR[1:0] 00 01 10 11 设置 1×(1024指令) 2×(512指令) 4×(256指令) 保留 Rev. B | Page 40 of 52 D0 SR0 Default 0x0000 ADAU1401 2078 (0x081E)—串行输出控制寄存器 表48. 串行输出控制寄存器位映射 D15 0 D14 0 D13 OLRP D12 OBP D11 M/S D10 OBF1 D9 OBF0 D8 OLF1 D7 OLF0 D6 FST D5 TDM D4 MSB2 D3 MSB1 D2 MSB0 D1 OWL1 D0 OWL0 Default 0x0000 表49 位名称 OLRP OBP M/S OBF[1:0] OLF[1:0] FST TDM MSB[2:0] OWL[1:0] 描述 OUTPUT_LRCLK极性。此位设为0时，左声道数据在OUTPUT_LRCLK为低电平时输出， 右声道数据在OUTPUT_LRCLK为高电平时输出。 此位设为1时，右声道数据在OUTPUT_LRCLK为低电平时输出， 左声道数据在OUTPUT_LRCLK为高电平时输出。 OUTPUT_BCLK极性。此位控制输出数据在位时钟的哪一个边沿输出。 此位设为0时，数据在OUTPUT_BCLK的下降沿改变； 此位设为1时，数据在上升沿改变。 OUTPUT_BCLK频率(仅限主机模式)。 输出端口用作时钟主机时，这些位设置输出位时钟的频率； 位时钟是内部1024 × fS时钟（fS = 48 kHz时为49.152 MHz）的分频输出。 OUTPUT_BCLK频率（仅限主机模式）。 输出端口用作时钟主机时，这些位设置输出位时钟的频率； 位时钟是内部1024 × fS 时钟（fS = 48 kHz时为49.152 MHz）的分频输出。 OBF[1:0] 设置 00 内部时钟/16 内部时钟/8 01 内部时钟/4 10 内部时钟/2 11 OUTPUT_LRCLK频率(仅限主机模式）。 输出端口用作时钟主机时，这些位设置OUTPUT_LRCLK引脚上的输出字时钟的频率； 字时钟是内部1024 × fS时钟（fS = 48 kHz时为49.152 MHz）的分频输出。 OLF[1:0] 设置 内部时钟/1024 00 内部时钟/512 01 10 内部时钟/256 11 保留 帧同步类型。此位设置OUTPUT_LRCLK引脚上的信号类型。 此位设为0时，信号是50%占空比的字时钟； 此位设为1时，信号是数据帧开始时持续一个位时钟的脉冲。 TDM使能。 此位设为1时，输出端口从四路串行立体声输出变为SDATA_OUT0引脚(MP6)上的一路8通道TDM输出流。 MSB位置。这三位设置数据MSB相对于LRCLK边沿的位置。 ADAU1401的数据输出始终是MSB优先。 MSB[2:0] 设置 000 延迟1 延迟0 001 延迟8 010 延迟12 011 延迟16 100 保留 101 保留 111 输出字长。这些位设置输出数据字的字长。 LSB之后的所有位设为0。 OWL[1:0] 00 01 10 11 设置 24 20 16 保留 Rev. B | Page 41 of 52 ADAU1401 2079 (0x081F)—串行输入控制寄存器 表50. 串行输入控制寄存器位映射 D7 0 D6 0 D5 0 D4 ILP D3 IBP D2 M2 D1 M1 D0 M0 Default 0x00 表51 位名称 ILP 描述 IBP INPUT_BCLK极性。此位控制输入数据在位时钟的哪一个边沿改变，以及在哪一个边沿输入。此位设为0 时，数据在INPUT_BCLK的下降沿改变；此位设为1时，数据在上升沿改变。 M[2:0] INPUT_LRCLK极性。此位设为0时，SDATA_INx引脚上的左声道数据在INPUT_LRCLK为低电平时输入，右 声道数据在INPUT_LRCLK为高电平时输入。此位设为1时，这些通道的输入时序相反。在TDM模式下，此 位设为0时，数据从INPUT_LRCLK引脚下降沿后的下一个适当的BCLK沿（在此寄存器的位3中设置）开始 输入；此位设为1时，输入数据在字时钟(INPUT_LRCLK)上升沿后的BCLK沿有效。INPUT_LRCLK也可以不 用时钟，而是采用脉冲输入工作。这种情况下，ADAU1401利用脉冲的第一个边沿启动数据帧。此极性 位设为0时，应使用低电平脉冲；设为1时，应使用高电平脉冲。 串行输入模式。这两位控制输入端口期望收到的数据格式。此控制寄存器的位3和位4会覆盖位[2:0]的设 置，因此，为在某些模式下能够正常工作，所有四位必须一同改变。这些模式的时钟图见图32、图33和 图34。注意，对于左对齐和右对齐模式，LRCLK极性先高后低，与ILP的默认设置相反。 当这些位设为接受TDM输入时，ADAU1401数据在ILP定义的边沿后开始。ADAU1401 TDM数据流应通过 SDATA_IN0引脚输入。图35显示了一个TDM流，它具有高转低触发的LRCLK，数据在BCLK的下降沿改 变。ADAU1401要求各数据槽的MSB从槽开始起延迟一个BCLK，就像在立体声I2S格式中一样。在TDM模 式下，通道0至通道3是帧的前半部分，通道4至通道7是帧的后半部分。图36显示的是一个采用脉冲字时 钟工作的TDM流示例，用于在辅助模式下与ADI公司的编解码器接口。要在这种模式下使用输入或输出 串行端口，ADAU1401的帧应设置为从LRCLK的上升沿开始，在BCLK的下降沿改变数据，并从字时钟开 始起将MSB位置延迟一个BCLK。 M[2:0] 000 001 010 011 100 101 110 111 设置 I 2S 左对齐 TDM 右对齐，24位 右对齐，20位 右对齐，18位 右对齐，16位 保留 Rev. B | Page 42 of 52 ADAU1401 2080至2081(0x0820至0x0821)—多用途引脚配置 寄存器 寄存器中各半字节设置的功能。各引脚4位配置的MSB用 利用这些寄存器(2080至2081)，可以将各多用途引脚设置 于反转引脚的输入或输出。各MP引脚的内部上拉电阻(约 为不同的功能。两个3字节寄存器分为12个4位(半字节)部 10 kΩ)在该引脚用作数字输入(GPIO输入或串行数据端口 分，每个部分控制一个MP引脚。表54列出了MP引脚配置 输入)时使能。 表52. 寄存器2080位映射 D15 D14 D13 D12 D11 D10 D9 D8 MP33 MP32 MP31 MP30 MP23 MP22 MP21 MP20 D23 D7 MP53 MP13 D22 D6 MP52 MP12 D21 D5 MP51 MP11 D20 D4 MP50 MP10 D19 D3 MP43 MP03 D18 D2 MP42 MP02 D17 D1 MP41 MP01 D16 D0 MP40 MP00 默认值 0x00 0x0000 D19 D3 MP103 MP63 D18 D2 MP102 MP62 D17 D1 MP101 MP61 D16 D0 MP100 MP60 默认值 0x00 0x0000 表53. 寄存器2081位映射 D15 D14 D13 D12 D11 D10 D9 D8 MP93 MP92 MP91 MP90 MP83 MP82 MP81 MP80 D23 D7 MP113 MP73 D22 D6 MP112 MP72 表54 位名称 MPx[3:0] 描述 设置各多用途引脚的功能。 MPx[3:0] 设置 辅助ADC输入(见表63) 1111 保留 1110 保留 1101 串行数据端口—反转(见表65) 1100 开集输出—反转 1011 GPIO输出—反转 1010 GPIO输入、无去抖—反转 1001 1000 GPIO输入、去抖—反转 0111 N/A 0110 保留 0101 保留 0100 串行数据端口(见表65) 0011 开集输出 0010 GPIO输出 0001 GPIO输入、无去抖 0000 GPIO输入、去抖 Rev. B | Page 43 of 52 D21 D5 MP111 MP71 D20 D4 MP110 MP70 ADAU1401 2082 (0x0822)—辅助ADC和电源控制 表55. 辅助ADC和电源控制位映射 D15 RSVD D14 RSVD D13 RSVD D12 RSVD D11 RSVD D10 RSVD D9 FIL1 D8 FIL0 D7 AAPD D6 VBPD D5 VRPD D4 RSVD D3 D0PD D2 D1PD D1 D2PD D0 D3PD 默认值 0x0000 表56 位名称 FIL[1:0] 描述 辅助ADC滤波 FIL[1:0] 设置 00 4位迟滞(12位电平) 5位迟滞(12位电平) 01 滤波器和迟滞旁路 10 低通滤波器旁路 11 ADC关断(两个ADC) 基准电压缓冲器关断 基准电压源关断 DAC0关断 DAC1关断 DAC2关断 DAC3关断 AAPD VBPD VRPD D0PD D1PD D2PD D3PD 2084 (0x0824)—辅助ADC使能 表57. 辅助ADC使能位映射 D15 AAEN D14 RSVD D13 RSVD D12 RSVD D11 RSVD D10 RSVD D9 RSVD D8 RSVD D7 RSVD D6 RSVD D5 RSVD D4 RSVD D3 RSVD D2 RSVD D1 RSVD D0 RSVD 默认值 0x0000 D10 RSVD D9 RSVD D8 RSVD D7 RSVD D6 RSVD D5 RSVD D4 RSVD D3 RSVD D2 OPD D1 RSVD D0 RSVD 默认值 0x0000 D7 RSVD D6 RSVD D5 RSVD D4 RSVD D3 RSVD D2 RSVD D1 DS1 D0 DS0 表58 位名称 AAEN 描述 使能辅助ADC 2086 (0x0826)—振荡器关断 表59. 振荡器关断位映射 D15 RSVD D14 RSVD D13 RSVD D12 RSVD D11 RSVD 表60 位名称 OPD 描述 使能辅助ADC 2087 (0x0827)—DAC设置 为使DAC正确初始化，此寄存器的位DS[1:0]应设为01。 表61. DAC设置位映射 D15 RSVD D14 RSVD D13 RSVD D12 RSVD D11 RSVD D10 RSVD D9 RSVD D8 RSVD 表62 位名称 DS[1:0] 描述 DAC设置。 DS[1:0] 00 01 10 11 设置 保留 初始化DAC 保留 保留 Rev. B | Page 44 of 52 默认值 0x0000 ADAU1401 多用途引脚 ADAU1401具有12个多用途(MP)引脚，可以对其独立编 程，以用作串行数据输入、串行数据输出、SigmaDSP内核 的数字控制输入/输出或4通道辅助ADC的输入。这些引脚 使得ADAU1401能够与外部ADC和DAC配合使用。它们还 能接受模拟或数字输入，以便控制音量等设置，或者利用 输出数字信号驱动LED指示灯。每个MP引脚均内置一个 15 kΩ上拉电阻。 辅助ADC ADAU1401有一个4通道、8位辅助ADC，它可以与电位计 配合使用来控制音量、音调或DSP程序中的其它参数设 置。各通道以音频采样频率(fS)进行采样。此ADC的满量程 输入为3.0 V，因此步进大小约为12 mV(3.0 V/256步)。ADC 的输入阻抗约为30 kΩ。表63显示了哪四个MP引脚映射到 辅助ADC的四个通道。将1111写入多用途引脚配置寄存器 的相应部分，即可使能辅助ADC。 表63. 多用途引脚辅助ADC映射 多用途引脚 MP0 MP1 MP2 MP3 MP4 MP5 MP6 MP7 MP8 MP9 MP10 MP11 功能 N/A N/A ADC1 ADC2 N/A N/A N/A N/A ADC3 ADC0 N/A N/A 通用输入/输出引脚 通用输入/输出(GPIO)引脚可以用作输入或输出。这些引 脚是可读引脚，可以通过控制接口或直接由SigmaDSP内核 设置。设置为输入时，这些引脚可以与按钮开关或旋转编 将辅助ADC使能寄存器(见表58)的AAEN位设为1时，辅助 码器一起使用来控制DSP程序设置。数字输出可用来驱动 ADC开启。 LED或外部逻辑，以指示内部信号的状态并控制其它器 ADC输入端的噪声可能会使数字输出不断改变若干LSB。 件。这种用途的例子包括指示信号过载、信号有无和按钮 如果使用辅助ADC来控制音量，这种改变会引起增益轻微 按下确认等。 波动。为了避免这种现象，应在辅助ADC和电源控制寄存 设置为输出时，各引脚通常可以驱动2 mA电流，这足以直 器(2082)中使能低通滤波器或迟滞，让辅助ADC具备相应 接驱动某些高效率LED。标准LED需要大约20 mA的电流， 的功能，如表56所示。辅助ADC使能时，滤波器默认使 可以利用外部电阻或缓冲器从GPIO输出驱动。由于许多 能。从辅助ADC寄存器读取数据时，此滤波提供2字节的 引脚同时驱动或吸收大量电流会引起问题，因此在应用设 数据(12位数据加上零填充LSB)。 计中，应注意避免将高效率LED直接连到许多或全部MPx AUX ADC INPUT PIN 引脚。如果需要使用许多LED，应使用外部驱动器。 20kΩ S2 当GPIO引脚设置为开集输出时，应将其上拉至最高3.3 V 1.8pF 电压(IOVDD电压)。 S1 串行数据输入/输出端口 06752-030 10kΩ ADAU1401灵活的串行数据输入和输出端口可以设置为以2 图 31. 辅助ADC输入电路 通道格式或8通道TDM流格式接收或发送数据。数据以二 图31给出了辅助ADC的输入电路。开关S1使能辅助ADC， 进制补码、MSB优先格式进行处理。在2通道流中，左声 它由辅助ADC使能寄存器的位15设置。采样开关S2以音频 道数据域始终先于右声道数据域。在TDM模式下，时隙0 采样频率工作。 至时隙3是音频帧的前半部分，时隙4至时隙7是音频帧的 DSP内核控制寄存器中的AACW置1后，就可以直接写入辅 助ADC数据寄存器。这种模式下，不是将模拟输入的电压 写入寄存器，而是从控制端口写入寄存器中的数据。 PVDD提供辅助ADC模拟输入所需的3.3 V电源。辅助ADC 的数字内核采用1.8 V DVDD信号供电。 Rev. B | Page 45 of 52 后半部分。TDM模式所用的多用途引脚更少，从而可以留 出更多引脚来执行其它功能。串行模式在串行输出和串行 输入控制寄存器中设置。 ADAU1401 串行数据时钟需要与ADAU1401主时钟输入同步。 配置通过串行输出控制寄存器控制(表49)。输入端口的时 输入控制寄存器可以控制时钟极性和数据输入模式。有效 钟只能用作从机，输出端口的时钟则可以设置为主机或从 数据格式包括I2S、左对齐、右对齐(24/20/18/16位)和8通道 TDM。在除右对齐模式以外的所有其它模式下，串行端口 机。INPUT_LRCLK (MP4)和INPUT_BCLK (MP5)引脚用于 为 SDATA_INx(MP0至 MP3) 信 号 提 供 时 钟 ， 支持最多24位的任意位数。多余的位不会导致错误，但会 OUTPUT_LRCLK (MP10)和OUTPUT_BCLK (MP11)引脚用 被内部截断。为使右对齐模式正确工作，每个音频帧必须 于为SDATA_OUTx(MP6至MP9)信号提供时钟。 恰好有64 BCLK。TDM数据是SDATA_IN0的输入。在TDM 如果将一个外部ADC作为从机连接到ADAU1401，则应同 模式下，LRCLK可以作为50/50占空比时钟或一位宽脉冲输 时使用输入和输出端口时钟。OUTPUT_LRCLK (MP10)和 入ADAU1401。 OUTPUT_BCLK (MP11)引脚必须设置为主机模式，并且外 在TDM模式下，对于48 kHz和96 kHz数据，ADAU1401可 接到INPUT_LRCLK (MP4)、INPUT_BCLK (MP5)引脚和外 以是一个主机，但对于192 kHz数据则不行。表64列出了串 行输出端口的工作模式。 fS 48 kHz 96 kHz 192 kHz SDATA_INx引 脚 (MP0至 MP3) 中 的 一 个 引 脚 输 入 SigmaDSP。 表64. 串行输出端口主机/从机模式能力 2通道模式 (I2S、左对齐、 右对齐) 主机和从机 主机和从机 主机和从机 部ADC时钟输入引脚。数据从外部ADC输出，通过四个 与 外 部 DAC的 连 接 由 输 出 端 口 引 脚 专 门 处 理 。 OUTPUT_LRCLK和OUTPUT_BCLK引脚可以设置为主机 8通道TDM 主机和从机 主机和从机 仅从机 或从机，SDATA_OUTx引脚用于将数据从SigmaDSP输出 到外部DAC。 表66给出了标准音频数据格式的正确配置。 利用输出控制寄存器，用户可以控制时钟极性、时钟频 表65. 多用途引脚串行数据端口功能 率、时钟类型和数据格式。在除右对齐模式以外的所有其 多用途引脚 MP0 MP1 MP2 MP3 MP4 MP5 MP6 MP7 MP8 MP9 MP10 MP11 它模式下(MSB延迟8、12或16位)，串行端口支持最多24位 的任意位数。多余的位不会导致错误，但会被内部截断。 为使右对齐模式正确工作，LSB必须与LRCLK的边沿对 齐。所有串行端口控制寄存器的默认设置对应于2通道I2S 模式。除非另有说明，所有寄存器设置同时适用于主机模 式和从机模式。 串行数据端口模式下各多用途引脚的功能如表65所示。引 脚MP0至MP5支持ADAU1401的数字数据输入，引脚MP6 至MP11处理DSP的数字数据输出。串行数据输入端口的配 置在串行输入控制寄存器中设置(表51)，相应输出端口的 功能 SDATA_IN0/TDM_IN SDATA_IN1 SDATA_IN2 SDATA_IN3 INPUT_LRCLK(仅限从机) INPUT_BCLK(仅限从机) SDATA_OUT0/TDM_OUT SDATA_OUT1 SDATA_OUT2 SDATA_OUT3 OUTPUT_LRCLK(主机或从机) OUTPUT_BCLK(主机或从机) 表66. 数据格式配置 格式 LRCLK极性 LRCLK 类型 I S(图32) 帧在下降沿开始 时钟 数据在下降沿改变 从LRCLK边沿起延迟1 BCLK 左对齐(图33) 帧在上升沿开始 时钟 数据在下降沿改变 与LRCLK边沿对齐 右对齐(图34) 帧在上升沿开始 时钟 数据在下降沿改变 从LRCLK边沿起延迟8、12或16 BCLK 采用时钟的TDM(图35) 帧在下降沿开始 时钟 数据在下降沿改变 从字时钟开始起延迟1 BCLK 采用脉冲的TDM(图36) 帧在上升沿开始 脉冲 数据在下降沿改变 从字时钟开始起延迟1 BCLK 2 BCLK极性 Rev. B | Page 46 of 52 MSB位置 ADAU1401 LEFT CHANNEL LRCLK RIGHT CHANNEL BCLK LSB MSB LSB MSB 06752-031 SDATA 1/FS 图32. I 2S模式：每通道16位到24位 MSB LSB MSB LSB 06752-032 SDATA RIGHT CHANNEL LEFT CHANNEL LRCLK BCLK 1/FS 图33. 左对齐模式：每通道16位到24位 RIGHT CHANNEL SDATA MSB LSB MSB LSB 06752-033 LEFT CHANNEL LRCLK BCLK 1/FS 图34. 右对齐模式：每通道16位到24位 LRCLK 256 BCLKs BCLK DATA 32 BCLKs SLOT 1 SLOT 2 SLOT 3 SLOT 4 SLOT 5 SLOT 6 SLOT 7 SLOT 8 LRCLK MSB–1 MSB–2 06752-034 BCLK MSB DATA 图35. TDM模式 LRCLK BCLK MSB TDM MSB TDM CH 0 8TH CH SLOT 0 SLOT 1 SLOT 2 SLOT 3 SLOT 4 SLOT 5 SLOT 6 SLOT 7 06752-035 SDATA 32 BCLKs 图36. 采用脉冲字时钟的TDM模式 Rev. B | Page 47 of 52 ADAU1401 布局布线建议 器件放置 ADC输入电压转电流电阻和ADC电流设置电阻应尽可能靠 晶振电路(图14)中的所有走线应尽可能短，以使杂散电容 近2、3、4输入引脚放置。 最小。此外，应避免将长电路板走线连接到任何此类元 每个模拟、数字、PLL电源/地对都推荐使用100 nF旁路电 件，防止影响晶振启动和工作。 容，所有这些电容应尽可能靠近ADAU1401放置。电路板 接地 上的3.3 V和1.8 V电源信号各自也应通过一个大容量电容 应用布局中应使用单一接地层。模拟信号路径中的元件应 (10 μF至47 μF)旁路。 远离数字信号放置。 Rev. B | Page 48 of 52 ADAU1401 典型应用原理图 自引导模式 06752-036 U1 ADAU1401 图37. 自引导模式原理图 Rev. B | Page 49 of 52 ADAU1401 I2C控制 图38. I 2C控制原理图 Rev. B | Page 50 of 52 06752-037 U1 ADAU1401 ADAU1401 SPI控制 06752-038 U1 ADAU1401 图39. SPI控制原理图 Rev. B | Page 51 of 52 ADAU1401 外形尺寸 0.75 0.60 0.45 9.20 9.00 SQ 8.80 1.60 MAX 37 48 36 1 PIN 1 SEATING PLANE 0.20 0.09 7° 3.5° 0° 0.08 COPLANARITY (PINS DOWN) 25 12 13 24 VIEW A 0.50 BSC LEAD PITCH VIEW A ROTATED 90° CCW COMPLIANT TO JEDEC STANDARDS MS-026-BBC 0.27 0.22 0.17 051706-A 0.15 0.05 7.20 7.00 SQ 6.80 TOP VIEW 1.45 1.40 1.35 图40. 48引脚LQFP封装(ST-48) 尺寸单位：mm 订购指南 型号1 ADAU1401YSTZ ADAU1401YSTZ-RL EVAL-ADAU1401EBZ 1 温度范围 −40°C至+105°C −40°C至+105°C 封装描述 48引脚LQFP 48引脚LQFP，13"卷带和卷盘 评估板 Z = 符合RoHS标准的器件。 ©2007–2011 Analog Devices, Inc. All rights reserved. Trademarks and registered trademarks are the property of their respective owners. D06752sc-0-1/11(B) Rev. B | Page 52 of 52 封装选项 ST-48 ST-48