100 MHz至1000 MHz
集成宽带接收机
ADRF6850
特性
概述
IQ正交解调器
ADRF6850是一款高度集成的宽带正交解调器、频率合
成器和可变增益放大器(VGA)。该器件工作在100 MHz至1000
MHz的频率范围，适用于窄带和宽带通信应用，能够执
行从中频(IF)直接到基带频率的正交解调。
集成小数N分频PLL和VCO
增益控制范围：60 dB
输入频率范围：100 MHz至1,000 MHz
输入P1dB：+12 dBm(0 dB增益时)
ADRF6850解调器包括一个集成VCO的高模数小数N分频
频率合成器，其频率分辨率优于1 Hz，前端VGA提供60 dB的
增益控制范围。
输入IP3：+22.5 dBm(0 dB增益时)
噪声系数：11 dB(>39 dB增益时)，49 dB(0 dB增益时)
基带1 dB带宽：250 MHz(宽带模式)，
所有片内寄存器均通过用户可选的SPI或I2C接口进行控
制。该器件采用3.15 V至3.45 V单电源供电。
50 MHz(窄带模式)
SPI/I2C串行接口
电源：+3.3 V/350 mA
应用
宽带通信
蜂窝通信
卫星通信
功能框图
VCC1
VCC2
VCC3
VCC4
VCC5
VCC6
VCC7
VCC8
VCC9
LOMON
LOMON
IBB
IBB
CCOMP1
CCOMP2
CCOMP3
60dB
GAIN CONTROL
RANGE
RFI
RFI
0°/90°
DRIVER
RFDIV
VCO
CORE
VTUNE
RFCM
VGAIN
VOCM
SEQUENCED
GAIN
INTERFACE
QBB
QBB
RSET
REFERENCE
REFIN
×2
DOUBLER
5-BIT
DIVIDER
÷2
+
PHASE
FREQUENCY
DETECTOR
–
CHARGE
PUMP
CURRENT SETTING
N-COUNTER
SDI/SDA
CLK/SCL
SDO
CS
SPI/
I2C
INTERFACE
THIRD-ORDER
FRACTIONAL
INTERPOLATOR
FRACTIONAL
REGISTER
RFCP4 RFCP3 RFCP2 RFCP1
MODULUS
225
CP
LF3
LF2
LDET
TESTLO
TESTLO
INTEGER
REGISTER
GND
MUXOUT
09316-001
ADRF6850
图1.
Rev. 0
Information furnished by Analog Devices is believed to be accurate and reliable. However, no
responsibility is assumed by Analog Devices for its use, nor for any infringements of patents or other
rights of third parties that may result from its use. Specifications subject to change without notice. No
license is granted by implication or otherwise under any patent or patent rights of Analog Devices.
Trademarks and registered trademarks are the property of their respective owners.
One Technology Way, P.O. Box 9106, Norwood, MA 02062-9106, U.S.A.
www.analog.com
Tel: 781.329.4700
Fax: 781.461.3113
©2010 Analog Devices, Inc. All rights reserved.
ADI中文版数据手册是英文版数据手册的译文，敬请谅解翻译中可能存在的语言组织或翻译错误，ADI不对翻译中存在的差异或由此产生的错误负责。如需确认任何词语的准确性，请参考ADI提供
的最新英文版数据手册。
ADRF6850
目录
特性.....................................................................................................1
I2C接口........................................................................................20
应用.....................................................................................................1
SPI接口 .......................................................................................22
概述.....................................................................................................1
编程模式.....................................................................................24
功能框图 ............................................................................................1
寄存器映射......................................................................................26
修订历史 ............................................................................................2
寄存器映射汇总........................................................................26
技术规格 ............................................................................................3
寄存器位功能描述 ...................................................................27
时序特性.......................................................................................5
建议上电序列 .................................................................................30
绝对最大额定值...............................................................................7
初始寄存器写序列 ...................................................................30
ESD警告........................................................................................7
评估板 ..............................................................................................31
引脚配置和功能描述 ......................................................................8
概述 .............................................................................................31
典型性能参数 .................................................................................10
硬件说明.....................................................................................31
工作原理 ..........................................................................................18
PCB原理图 .................................................................................33
概览 .............................................................................................18
PCB布局图 .................................................................................34
PLL频率合成器和VCO ...........................................................18
物料清单.....................................................................................35
正交解调器 ................................................................................20
外形尺寸 ..........................................................................................36
可 变 增 益 放 大 器 (VG A) ......................................................20
订购指南.....................................................................................36
修订历史
2010年10月—修订版0：初始版
Rev. 0 | Page 2 of 36
ADRF6850
技术规格
除非另有说明，VCC = 3.3 V，环境温度(TA) = 25°C，ZS = 50 Ω，ZL = 100 Ω差分，PLL环路带宽 = 50 kHz，REFIN = 13.5 MHz，
PFD = 27 MHz，基带频率 = 20 MHz，窄带模式。
表1.
参数
RF输入
工作频率范围
输入P1dB
输入IP3
输入IP2
噪声系数(NF)
最大增益
最小增益
增益一致性误差1
增益斜率
VGAIN输入阻抗
回损
参考特性
输入频率
REFIN输入灵敏度
REFIN输入电容
REFIN输入电流
电荷泵
ICP吸/源电流
高值
低值
绝对精度
VCO
增益
频率合成器规格
频率增量
鉴频鉴相器
杂散
相位噪声
积分相位噪声
测试条件/注释
RFI, RFI, VGAIN引脚
最小值
典型值
最大值
单位
1000
+12
−48
+22.5
−38
+40
−20
49
MHz
dBm
dBm
dBm
dBm
dBm
dBm
dB
11
60
0
0.5
25
20
15
dB
dB
dB
dB
mV/dB
kΩ
dB
100
0 dB增益
60 dB增益
0 dB增益
60 dB增益
0 dB增益, 单端输入
60 dB增益, 单端输入
0 dB增益
39 dB增益
ZS = 50 Ω单端，ZL = 100 Ω差分
ZS = 50 Ω单端，ZL = 100 Ω差分
VGAIN 从200 mV到1.3 V
相对于ZS = 50 Ω，100 MHz至1 GHz
REFIN引脚
R 2分频分频器使能
R 2分频分频器禁用
10
10
0.4
CP和RSET引脚
可编程
RSET = 4.7 kΩ
RSET = 4.7 kΩ
KVCO
环路带宽 = 50 kHz
300
165
VCC
10
±100
5
312.5
2.5
mA
µA
%
15
MHz/V
1
10
整数边界 < 环路带宽
相对于载波的偏移大于10 MHz
LO频率 = 1000 MHz
@ 10 Hz偏移
@ 100 Hz偏移
@ 1 kHz偏移
@ 10 kHz偏移
@ 100 kHz偏移
@ 1 MHz偏移
>10 MHz偏移
积分带宽1 kHz到8 MHz
Rev. 0 | Page 3 of 36
MHz
MHz
V p-p
pF
µA
30
Hz
MHz
−55
−70
dBc
dBc
−75
−80
−90
−98
−110
−136
−149
0.26
dBc/Hz
dBc/Hz
dBc/Hz
dBc/Hz
dBc/Hz
dBc/Hz
dBc/Hz
°rms
ADRF6850
参数
频率建立
无自动校准情况下的最大频率步
进
基带输出
最大摆幅
共模范围
输出阻抗
输出直流失调
1 dB带宽
宽带模式
窄带模式
IQ平衡
幅度
宽带模式
窄带模式
相位
宽带模式
窄带模式
IQ输出阻抗不匹配
群延迟偏差
宽带模式
窄带模式
LO至IQ泄漏
RF至IQ泄漏
监控输出
标称输出功率
逻辑输入
输入高电压VINH
输入低电压VINL
输入高电压VINH
输入低电压VINL
输入电流IINH/IINL
输入电容CIN
逻辑输出
输出高电压VOH
输出低电压VOL
电源
测试条件/注释
任意步长，最大频率误差 = 1 kHz
无自动校准程序情况下的频率步进；寄存器
CR24，Bit 0 = 1
IBB, IBB, QBB, QBB, VOCM引脚
驱动ZL = 100 Ω差分
典型值
260
最大值
单位
100
kHz
28
±20
V p-p
V
Ω
mV
2.5
250
50
MHz
MHz
基带频率 ≤ 250 MHz
基带频率 ≤ 33.2 MHz
±0.1
±0.1
dB
dB
基带频率 ≤ 250 MHz
基带频率 ≤ 33.2 MHz
基带频率 = 10 MHz
±0.5
±0.25
±0.3
度
度
%
基带频率 ≤ 210 MHz
基带频率 ≤ 250 MHz
基带频率 ≤ 33.2 MHz
1
2
4
相对于IQ输出水平
LOMON和LOMON引脚
0.25
0.35
0.2
−40
−60
−60
−40
ns
ns
ns
dBm
dBm
dBm
dBc
−24
dBm
1.2
差分
RFI端接于Z
I
= 50 Ω
S
SDI/SDA, CLK/SCL, CS引脚
CS
CS
SDI/SDA
SDI/SD
CS, SDI/SDA,
CS, SDI/SDA,
SDO、LDET引脚；IOH = 500 μA
SDO、LDET引脚；IOL = 500 μA
SDA (SDI/SDA)引脚；IOL = 3 mA
VCC1, VCC2, VCC3, VCC4, VCC5, VCC6, VCC7, VCC8, 和
VCC9引脚
通道增益与通道增益的线性拟合之间的差异。
Rev. 0 | Page 4 of 36
1.1
±1
10
V
V
V
V
µA
pF
0.4
0.4
V
V
V
3.45
440
+85
V
mA
°C
0.6
2.1
2.8
−40
.
1.6
1.4
3.15
电压范围
电源电流
工作温度
1
最小值
3.3
350
ADRF6850
时序特性
I2C接口时序
表2.
参数1
SCL时钟频率
SCL高电平脉冲宽度
SCL低电平脉冲宽度
起始条件保持时间
起始条件建立时间
数据建立时间
数据保持时间
停止条件建立时间
数据有效时间
数据有效应答时间
总线空闲时间
限值
400
600
1300
600
600
100
300
600
900
900
1300
单位
kHz(最大值)
ns(最小值)
ns(最小值)
ns(最小值)
ns(最小值)
ns(最小值)
ns(最小值)
ns(最小值)
ns(最大值)
ns(最大值)
ns(最小值)
参见图2。
tVD;DAT AND
tVD;ACK (ACK SIGNAL ONLY)
tSU;DAT
tBUF
SDA
tSU;STA
tHD;STA
tSU;STO
tLOW
SCL
S
START
CONDITION
1/fSCL
tHD;DAT
S
tHIGH
P
STOP
CONDITION
图2. I 2C端口时序图
Rev. 0 | Page 5 of 36
S
09316-002
1
符号
fSCL
tHIGH
tLOW
tHD;STA
tSU;STA
tSU;DAT
tHD;DAT
tSU;STO
tVD;DAT
tVD;ACK
tBUF
ADRF6850
SPI接口时序
表3.
参数1
CLK频率
CLK高电平脉冲宽度
CLK低电平脉冲宽度
起始条件保持时间
数据建立时间
数据保持时间
停止条件建立时间
SDO访问时间
CS至SDO高阻态
限值
20
15
15
5
10
5
5
15
25
单位
MHz(最大值)
ns(最小值)
ns(最小值)
ns(最小值)
ns(最小值)
ns(最小值)
ns(最小值)
ns(最小值)
ns(最大值)
参见图3。
t3
CS
t1
CLK
t6
t2
SDI
t4
t5
SDO
t7
图3. SPI端口时序图
Rev. 0 | Page 6 of 36
t8
09316-003
1
符号
fCLK
t1
t2
t3
t4
t5
t6
t7
t8
ADRF6850
绝对最大额定值
表4. 绝对最大额定值
参数
电源电压引脚(VCC1、VCC2、VCC3、VCC4、
VCC5、VCC6、VCC7、VCC8和VCC9)
模拟输入/输出
数字输入/输出
RFI、RFI、RFCM
θJA(裸露焊盘焊接到下方)
最高结温
存储温度范围
额定值
−0.3 V至+4.0 V
−0.3 V至+4.0 V
−0.3 V至+4.0 V
0 V to 3.0 V
26°C/W
125°C
−65°C to +150°C
注意，超出上述绝对最大额定值可能会导致器件永久性
损坏。这只是额定最值，并不能以这些条件或者在任何
其它超出本技术规范操作章节中所示规格的条件下，推
断器件能否正常工作。长期在绝对最大额定值条件下工
作会影响器件的可靠性。
ESD警告
ESD(静电放电)敏感器件。
带电器件和电路板可能会在没有察觉的情况下放电。
尽管本产品具有专利或专有保护电路，但在遇到高
能量ESD时，器件可能会损坏。因此，应当采取适当
的ESD防范措施，以避免器件性能下降或功能丧失。
Rev. 0 | Page 7 of 36
ADRF6850
56
55
54
53
52
51
50
49
48
47
46
45
44
43
GND
RFI
GND
RFCM
GND
RFI
GND
VCC9
GND
GND
GND
GND
GND
VGAIN
引脚配置和功能描述
PIN 1
INDICATOR
ADRF6850
TOP VIEW
R (Not to Scale)
42
41
40
39
38
37
36
35
34
33
32
31
30
29
VCC8
GND
LDET
MUXOUT
VTUNE
GND
VCC7
CCOMP3
CCOMP2
CCOMP1
GND
VCC6
CLK/SCL
SDI/SDA
NOTES
1. CONNECT EXPOSED PAD TO GROUND PLANE VIA
A LOW IMPEDANCE PATH.
09316-004
VCC4
VCC5
REFIN
REFIN
GND
GND
GND
TESTLO
TESTLO
GND
LOMON
LOMON
CS
SDO
15
16
17
18
19
20
21
22
23
24
25
26
27
28
VCC1 1
IBB 2
IBB 3
QBB 4
QBB 5
GND 6
VOCM 7
GND 8
SET 9
LF3 10
CP 11
LF2 12
VCC2 13
VCC3 14
图4. 引脚配置
表5. 引脚功能描述
引脚编号
1, 13, 14, 15, 16,
31, 36, 42, 49
6, 8, 19, 20, 21,
24, 32, 37, 41,
44, 45, 46, 47,
48, 50, 52, 54, 56
2, 3, 4, 5
引脚名称
VCC1至 VCC9
描述
正电源。将3.3 V电源施加于所有VCCx引脚。用电源去耦电容给各引脚去耦。
GND
模拟地。连接至低阻抗接地层。
差分同相和正交基带输出。这些低阻抗输出可将2.5 V p-p驱动到100 Ω差分负载。
7
IBB, IBB, QBB,
QBB
VOCM
33
34
35
38
9
CCOMP1
CCOMP2
CCOMP3
VTUNE
RSET
11
CP
27
CS
29
SDI/SDA
30
CLK/SCL
28
17
18
SDO
REFIN
REFIN
基带共模电压输入。交流耦合基带输出引脚时，VOCM应接地。也可以施加外部电压，直
流耦合基带输出引脚时可能有用。注意，必须相应地设置寄存器CR29的Bit 6。
内部补偿节点。此引脚必须用一个100 nF电容去耦至地。
内部补偿节点。此引脚必须用一个100 nF电容去耦至地。
内部补偿节点。此引脚必须用一个100 nF电容去耦至地。
.
VCO的控制输入。此电压决定输出频率，从对CP输出电压的滤波而获得。
电荷泵电流设置。在此引脚与地之间连一个电阻可设置最大电荷泵输出电流。ICP与RSET的
关系为：
23.5
ICPmax =
RSET
其中，RSET = 4.7 kΩ，ICP max = 5 mA。
电荷泵输出。使能时，此引脚提供±ICP到外部环路滤波器，后者又驱动内部VCO。
片选。CMOS输入。当CS为高电平时，存储在移位寄存器内的数据将载入31个寄存器中
的一个。在I2C模式下，当CS为高电平时，器件的从机地址为0x78；当CS为低电平时，
从机地址为0x58。
SPI端口的串行数据输入，I2C端口的串行数据输入/输出。在SPI模式下，此输入为高阻抗
CMOS数据输入，数据以8位字载入。在I2C模式下，此引脚为双向端口。
SPI/I2C端口的串行时钟输入。此串行时钟用来将串行数据逐个输入寄存器。此输入为高阻
抗CMOS输入。
SPI端口的串行数据输出。寄存器状态可以通过SDO数据输出线以8位字回读。
.
参考输入。交流耦合此高阻抗CMOS输入。
参考输入信号。此引脚应接地。
Rev. 0 | Page 8 of 36
ADRF6850
引脚编号
51, 55
引脚名称
RFI, RFI
53
RFCM
25, 26
LOMON,
LOMON
10, 12
40
LF3/LF2
LDET
39
22, 23
43
MUXOUT
TESTLO, TESTLO
VGAIN
EP
描述
RF输入。50 Ω内部偏置RF输入。对于单端操作，RFI必须交流耦合到信号源，RFI必须交流
耦合到接地层。
RF输入共模。在单端模式下驱动输入时，应连接到RFI。使用巴伦以差分方式驱动输入时，
应将此引脚连接到巴伦输出线圈的公共端。RFCM去耦到接地层。
差分监控输出。这些引脚以四种不同的功率水平提供内部本振频率(1× LO)的副本：−6 dBm、
−12 dBm、−18 dBm、−24 dBm。这些开集输出必须利用外部电阻端接到VCCx。这些输出
可以通过串行端口编程禁用，不用时应连接到VCCx。
用于快速锁定的额外环路滤波器引脚。使用这些引脚可缩短锁定时间。
锁定检测。当PLL频率锁定时，此引脚提供一个高电平有效输出。锁定检测时序由寄存器CR14
(位7)和寄存器CR23(位3)控制。
多路复用输出。此输出为测试输出，仅用于诊断。此引脚应保持开路。
差分测试输入。仅供内部使用。这些引脚应接地。
VGA增益输入。用0 V至1.5 V的电压驱动此引脚。此电压控制VGA的增益。如果VGA增益模
式极性位(CR30的位2)置0，则0 V输入设置0 dB的VGA增益，1.5 V输入设置+60 dB的VGA
增益。如果VGA增益模式极性位设为1，则0 V输入设置+60 dB的VGA增益，1.5 V输入设置
0 dB的VGA增益。
裸露焊盘。应通过低阻抗路径将裸露焊盘连接到接地层。
.
Rev. 0 | Page 9 of 36
ADRF6850
典型性能参数
标称条件为：25°C、3.30 V和最差频率。最差条件为：最差温度、电源电压和频率。
RF
RF
RF
RF
RF
10
IP1dB (dBm)
0
50
= 100MHz
= 300MHz
= 550MHz
= 800MHz
= 1000MHz
NOMINAL
WORST-CASE
45
40
OCCURRENCE (%)
20
–10
–20
–30
35
30
25
20
15
–40
09316-011
0
10
20
30
40
0
60
9.0
INPUT P1dB AT CHANNEL GAIN OF 0dB (dBm)
60
3.30V, 25°C
3.15V, –40°C
3.45V, –40°C
3.15V, 85°C
3.45V, 85°C
NOMINAL
WORST-CASE
55
50
OCCURRENCE (%)
45
–10
–20
–30
–40
40
35
30
25
20
15
09316-012
10
0
图9. 输入1dB压缩点(IP1dB)分布，通道
增益为60 dB，标称条件和最差条件
20
+25°C
–40°C
–40°C
+85°C
+85°C
RF
RF
RF
RF
RF
10
0
IP1dB (dBm)
–10
–20
–30
–10
–20
–30
–40
–50
–50
10
20
30
40
50
CHANNEL GAIN (dB)
60
09316-034
–40
0
图7. 输入1dB压缩点(IP1dB)与通道增益、电源和
温度的关系，RF输入频率 = 1,000 MHz，窄带模式
= 100MHz
= 300MHz
= 550MHz
= 800MHz
= 1000MHz
–60
–10
0
10
20
30
40
CHANNEL GAIN (dB)
50
60
70
09316-033
3.30V,
3.15V,
3.45V,
3.15V,
3.45V,
–46.8
INPUT P1dB AT CHANNEL GAIN OF 60dB (dBm)
图6. 输入1dB压缩点(IP1dB)与通道增益、电源和
温度的关系，RF输入频率 = 100 MHz，窄带模式
20
–47.2
CHANNEL GAIN (dB)
–47.6
0
60
–48.0
50
–48.4
40
–48.8
30
–49.2
20
–49.6
10
5
–50.4
0
09316-009
10
–50
IP1dB (dB)
9.8 10.2 10.6 11.0 11.4 11.8 12.2 12.6 13.0 13.4
图8. 输入1dB压缩点(IP1dB)分布，通道
增益为0 dB，标称条件和最差条件
0
–60
9.4
CHANNEL GAIN (dB)
10
–60
8.6
图5. 输入1dB压缩点(IP1dB)与通道增益和RF
输入频率的关系，标称条件，窄带模式
20
IP1dB (dBm)
50
5
–50.0
–60
09316-008
10
–50
图10. 输入1dB压缩点(IP1dB)与通道增益
和RF输入频率的关系，VOCM = 1.2 V，标称条件，窄带模式
Rev. 0 | Page 10 of 36
ADRF6850
RF
RF
RF
RF
RF
10
INPUT IP3 (dBm)
10
–10
–20
–30
–10
–20
–30
–50
–40
0
10
20
30
40
50
60
70
CHANNEL GAIN (dB)
–50
10
70
= 20MHz
= 50MHz
= 100MHz
= 200MHz
= 250MHz
–30
50
60
70
NOMINAL
WORST-CASE
40
30
20
–40
09316-010
0
10
20
30
40
50
0
19.6 20.0 20.4 20.8 21.2 21.6 22.0 22.4 22.8 23.2 23.6 24.0
IIP3 AT CHANNEL GAIN = 0dB (dBm)
60
图15. 输入IP3分布，通道增益为0 dB，标称条件和
最差条件
CHANNEL GAIN (dB)
图12. 输入1dB压缩点(IP1dB)与通道增益和IQ
输出频率的关系，LO = 1000 MHz，标称条件，宽带模式
35
30
20
10
= 100MHz
= 300MHz
= 550MHz
= 800MHz
= 1000MHz
NOMINAL
WORST-CASE
30
25
OCCURRENCE (%)
RF
RF
RF
RF
RF
09316-035
10
–50
0
–10
–20
20
15
10
–30
5
–40
09316-015
INPUT IP3 (dBm)
40
50
–20
–50
30
60
–10
–60
20
0
10
20
30
40
50
60
0
–40.4 –40.0 –39.6 –39.2 –38.8 –38.4 –38.0 –37.6 –37.2 –36.8 –36.4 –36.0
70
IIP3 AT CHANNEL GAIN = 60dB (dBm)
CHANNEL GAIN (dB)
图16. 输入IP3分布，通道增益为60 dB，标称条件和
最差条件
图13. 输入IP3与通道增益和RF输入频率的关系，
标称条件
Rev. 0 | Page 11 of 36
09316-036
IP1dB (dBm)
0
10
图14. 输入IP3与通道增益和RF输入频率的关系，
最差条件
OCCURRENCE (%)
IQ
IQ
IQ
IQ
IQ
0
CHANNEL GAIN (dB)
图11. 输入1dB压缩点(IP1dB)与通道增益和RF
输入频率的关系，VOCM = 1.6 V，标称条件，窄带模式
20
= 100MHz
= 300MHz
= 550MHz
= 800MHz
= 1000MHz
0
–40
–60
–10
RF
RF
RF
RF
RF
20
09316-057
IP1dB (dBm)
0
30
= 100MHz
= 300MHz
= 550MHz
= 800MHz
= 1000MHz
09316-016
20
ADRF6850
30
70
20
60
50
10
INPUT IP2 (dBm)
–10
–20
–40
–50
–10
30
20
10
0
IQ
IQ
IQ
IQ
IQ
FREQUENCIES = 16MHz AND 19MHz
FREQUENCIES = 46MHz AND 49MHz
FREQUENCIES = 96MHz AND 99MHz
FREQUENCIES = 196MHz AND 199MHz
FREQUENCIES = 246MHz AND 249MHz
0
10
20
30
40
–10
DIRECT IIP2
DOWN-CONVERTED IIP2
–20
50
60
70
CHANNEL GAIN (dB)
–30
–10
0
10
20
09316-014
–30
09316-037
INPUT IP3 (dBm)
40
0
30
40
50
图17. 输入IP3与通道增益和IQ输出频率的关系，
宽带模式，标称条件
60
20
RF
RF
RF
RF
RF
50
NOISE FIGURE (dB)
0
–10
–20
–50
–10
FREQUENCIES = 16MHz AND 19MHz
FREQUENCIES = 46MHz AND 49MHz
FREQUENCIES = 96MHz AND 99MHz
FREQUENCIES = 196MHz AND 199MHz
FREQUENCIES = 246MHz AND 249MHz
0
10
20
30
40
30
20
10
0
50
60
70
CHANNEL GAIN (dB)
0
10
20
30
40
50
60
60
RF
RF
RF
RF
RF
50
NOISE FIGURE (dB)
50
40
30
20
10
0
= 100MHz
= 300MHz
= 550MHz
= 800MHz
= 1000MHz
40
30
20
0
10
20
30
40
50
60
0
70
09316-024
10
DIRECT IIP2
DOWN-CONVERTED IIP2
09316-013
INPUT IP2 (dBm)
70
图21. 噪声系数与通道增益和RF输入频率的关系，
窄带模式，标称条件
70
–20
–10
60
CHANNEL GAIN (dB)
图18. 输入IP3与通道增益和IQ输出频率的关系，
宽带模式，最差条件
–10
= 100MHz
= 300MHz
= 550MHz
= 800MHz
= 1000MHz
09316-023
IQ
IQ
IQ
IQ
IQ
40
09316-038
INPUT IP3 (dBm)
10
–40
70
图20. 输入IP2与通道增益的关系，
宽带模式，最差条件
30
–30
60
CHANNEL GAIN (dB)
0
10
20
30
40
50
60
CHANNEL GAIN (dB)
CHANNEL GAIN (dB)
图22. 噪声系数与通道增益和RF输入频率的关系，
窄带模式，最差条件
图19. 输入IP2与通道增益的关系，宽带模式，标称条件
Rev. 0 | Page 12 of 36
70
ADRF6850
70
60
RF
RF
RF
RF
RF
60
50
CHANNEL GAIN (dB)
NOISE FIGURE (dB)
50
40
30
20
= 100MHz
= 300MHz
= 550MHz
= 800MHz
= 1000MHz
40
30
20
10
10
0
10
20
30
40
50
60
70
CHANNEL GAIN (dB)
09316-007
–10
09316-045
0
60
50
50
40
40
OCCURRENCE (%)
0.8
1.0
1.2
1.4
30
20
10
NOMINAL
WORST-CASE
30
20
40
1.0
= 100MHz
= 300MHz
= 550MHz
= 800MHz
= 1000MHz
0.5
30
20
10
0
10
20
30
40
50
60
62.2
62.0
61.8
3.15V, 85°C
3.45V, 85°C
0
–0.5
–1.0
–1.5
09316-025
0
3.30V, 25°C
3.15V, –40°C
3.45V, –40°C
–2.0
100
70
CHANNEL GAIN (dB)
09316-021
50
图27. 通道增益范围分布，标称条件和
最差条件
CHANNEL GAIN (dB)
RF
RF
RF
RF
RF
61.6
CHANNEL GAIN RANGE (dB)
图24. 噪声系数分布与通道增益的关系，
窄带模式，最差条件
60
61.4
0
61.2
70
61.0
60
60.8
50
60.6
40
60.4
30
CHANNEL GAIN (dB)
60.2
20
59.6
10
09316-046
0
09316-006
10
60.0
NOISE FIGURE (dB)
0.6
图26. 通道增益与VGAIN 和RF输入频率的关系，
标称条件
60
NOISE FIGURE (dB)
0.4
VGAIN (V)
图23. 噪声系数分布与通道增益的关系，
窄带模式，标称条件
0
0.2
59.8
0
0
200
300
400
500
600
700
RF INPUT FREQUENCY (MHz)
图25. 噪声系数与通道增益和RF输入频率的关系，
宽带模式，标称条件
800
900
图28. 最小通道增益与RF输入频率、电源和
温度的关系
Rev. 0 | Page 13 of 36
1000
ADRF6850
3
20
15
10
09316-019
5
1
0
–1
–2
–3
1.2
1.0
0.8
0.6
0.4
0
0.2
–0.2
–0.4
–0.6
–0.8
–1.0
–1.2
–1.4
–1.6
–1.8
–2.0
–2.2
0
2
图32. 通道增益一致性误差与VGAIN 和RF输入频率的关系，
标称条件
0
3.15V, 85°C
3.45V, 85°C
RETURN LOSS (dB)
–5
62.0
61.5
61.0
60.5
60.0
100
200
300
400
500
600
700
800
900
–10
–15
–20
–25
–35
100
1000
0
25
NOMINAL
WORST-CASE
INTEGER BOUNDARY SPURS (dBc)
–10
20
15
10
500
600
700
800
900
1000
INTEGER BOUNDARY SPUR AT 9.6kHz OFFSET
INTEGER BOUNDARY SPUR AT 19.2kHz OFFSET
INTEGER BOUNDARY SPUR AT 38.4kHz OFFSET
–20
–30
–40
–50
–60
–70
–80
–100
100
62.2
62.0
61.8
61.6
61.4
61.2
61.0
60.8
60.6
60.4
60.2
0
60.0
400
–90
09316-017
5
59.8
300
图33. 输入回损与RF输入频率和通道增益的关系，
标称条件
图30. 最大通道增益与RF输入频率、
电源和温度的关系
59.6
200
RF INPUT FREQUENCY (MHz)
RF INPUT FREQUENCY (MHz)
OCCURRENCE (%)
VGAIN = 0V
VGAIN = 0.5V
VGAIN = 1.0V
VGAIN = 1.5V
–30
09316-018
MAXIMUM CHANNEL GAIN (dB)
62.5
3.30V, 25°C
3.15V, –40°C
3.45V, –40°C
0 0.1 0.2 0.3 0.4 0.5 0.6 0.7 0.8 0.9 1.0 1.1 1.2 1.3 1.4 1.5
VGAIN (V)
MINIMUM CHANNEL GAIN (dB)
图29. 最小通道增益分布，标称条件和
最差条件
63.0
= 100MHz
= 300MHz
= 550MHz
= 800MHz
= 1000MHz
09316-039
OCCURRENCE (%)
25
RF
RF
RF
RF
RF
09316-005
CHANNEL GAIN CONFORMANCE ERROR (dB)
NOMINAL
WORST-CASE
200
300
400
500
600
700
800
900
1000
LO FREQUENCY (MHz)
MAXIMUM CHANNEL GAIN (dB)
图34. 整数边界杂散与LO频率、通道增益、
电源和温度的关系
图31. 最大通道增益分布，标称条件和
最差条件
Rev. 0 | Page 14 of 36
09316-044
30
ADRF6850
TABLE OF DISTRIBUTION DATA:
OFFSET FREQUENCY (Hz):
10
100
1k
10k
100k
1M
10M
TYPICAL RANGE (dBc/Hz):
–75/–85 –78/–89 –84/–95 –97/–100 –110/–113 –136/–138 –149/–153
0
WORST-CASE RANGE (dBc/Hz): –72/–82 –74/–89 –89/–96 –97/–100 –110/–112 –136/–138 –149/–152
–60
–70
–80
–40
–60
PHASE NOISE (dBc/Hz)
VGAIN = 1.5V
–80
VGAIN ≤ 1.0V
–100
–100
–110
–120
–130
–140
–150
200
300
400
500
600
700
800
900
1000
LO FREQUENCY (MHz)
09316-049
–120
100
–90
–160
10
图35. 偏移载波13.5 MHz时的参考杂散与LO
频率、通道增益、电源和温度的关系
100
1k
10k
100k
0.4
3.30V; +25°C
3.15V; +85°C
3.45V; +85°C
3.15V; –40°C
3.45V; –40°C
RMS JITTER (Degrees)
PFD SPUR (dBc)
–20
–40
VGAIN = 1.5V
–80
VGAIN ≤ 1.0V
10M
图38. 相位噪声性能，包括LO频率 = 1,000 MHz时的分布表，
标称条件和最差条件
0
–60
1M
OFFSET FREQUENCY (Hz)
09316-051
REFERENCE SPUR (dBc)
–20
0.3
0.2
0.1
200
300
400
500
600
700
800
900
1000
LO FREQUENCY (MHz)
0
100
09316-048
–120
100
200
100
1k
10k
100k
1M
400
500
600
700
800
900
1000
LO FREQUENCY (MHz)
图36. 偏移载波27 MHz时的PFD杂散与LO
频率、通道增益、电源和温度的关系
TABLE OF DISTRIBUTION DATA:
OFFSET FREQUENCY (Hz):
10
300
09316-041
–100
图39. 积分相位噪声与LO频率、
电源和温度的关系
30
10M
TYPICAL RANGE (dBc/Hz):
–91/–100 –99/–111 –107/–115 –118/–121 –129/–132 –150/–154 –151/–153
WORST-CASE RANGE (dBc/Hz): –90/–105 –95/–108 –105/–116 –118/–121 –128/–131 –151/–154 –151/–153
NOMINAL
WORST-CASE
25
–60
OCCURRENCE (%)
–70
–90
–100
–110
20
15
10
–120
–130
5
–150
0
–160
–170
10
0.19
0.21
0.23
0.25
0.27
0.29
RMS JITTER (Degrees)
100
1k
10k
100k
OFFSET FREQUENCY (Hz)
1M
10M
图37. 相位噪声性能，包括LO频率 = 100 MHz时的分布表，
标称条件和最差条件
Rev. 0 | Page 15 of 36
0.31
0.33
图40. 积分相位噪声分布，LO频率 = 1,000 MHz，
标称条件和最差条件
09316-040
–140
09316-052
PHASE NOISE (dBc/Hz)
–80
ADRF6850
1G
30
BEST CASE
TYPICAL
WORST CASE
100M
25
OCCURRENCE (%)
ACQUISITION
TO 1kHz
1M
100k
10k
1k
100 START OF ACQUISITION
ON CR0 WRITE
10
CR23[3] = 1
图41. 典型、最佳与最差跳频下的PLL频率建立时间，
锁定检测如图所示，标称条件
14
14
OCCURRENCE (%)
16
12
10
8
6
0.090
0.095
0.100
0.080
0.085
0.070
0.075
0.065
8
6
2
2
–6
–2
2
6
10
14
18
22
26
30
OUTPUT DC OFFSET (mV)
0
–0.45 –0.35 –0.25 –0.15 –0.05 0.05
0.15
0.25
0.35
0.45
IQ PHASE BALANCE (Degrees)
图45. IQ相位平衡，窄带模式，标称条件
图42. I和Q输出的输出直流失调分布，
标称条件
0
5
–10
1× LO FEEDTHROUGH (dBm)
0
–5
–10
–15
–20
WB MODE
NB MODE= 50MHz
NB MODE = 43MHz
NB MODE = 37MHz
NB MODE= 30MHz
1
–20
–30
VGAIN = 1.5V
–40
–50
–60
–70
–80
VGAIN = 0V, 0.5V, 1V
–90
10
100
IQ OUTPUT FREQUENCY (MHz)
1000
09316-047
OUTPUT POWER (dB)
0.055
0.060
10
4
–30
0.1
0.050
12
4
–25
0.045
18
16
0
–18 –14 –10
0.040
20
I OUTPUT
Q OUTPUT
09316-050
OCCURRENCE (%)
18
ABSOLUTE IQ AMPLITUDE BALANCE (dB)
图44. 绝对IQ幅度平衡，窄带模式，标称条件
09316-026
20
0.030
0.035
TIME (µs)
0
0.020
0.025
100 150 200 250 300 350 400 450 500 550
0.010
0.015
50
0
0
5
CR23[3] = 0
LDET
0.01
–50
10
09316-031
LDET
15
0.005
0.1
20
09316-042
1
09316-055
ERROR FREQUENCY (Hz)
10M
–100
100
200
300
400
500
600
700
800
900
LO FREQUENCY (MHz)
图46. 1× LO馈通与LO频率、VGAIN 、电源和
温度的关系，窄带模式
图43. 归一化IQ输出带宽，窄带和宽带模式，
标称条件
Rev. 0 | Page 16 of 36
1000
0
0
–20
–20
1× LO FEEDTHROUGH (dBm)
–40
–60
–80
–100
VGAIN = 1.5V
–40
VGAIN = 1.3V
–60
–80
VGAIN = 0V, 0.5V, 1V
200
300
400
500
600
700
800
900
–120
330
1000
09316-022
–120
100
09316-029
–100
430
530
LO FREQUENCY (MHz)
730
830
930
图50. 1× LO馈通与LO频率、VGAIN 、电源和
温度的关系，应用300 MHz的四阶滤波器，宽带模式
0
0
–20
–20
1× RF TO IQ LEAKAGE (dBc)
4× LO FEEDTHROUGH (dBm)
图47. 2× LO馈通与LO频率、VGAIN 、电源和
温度的关系，窄带模式
–40
–60
–80
–40
VGAIN = 1.5V
–60
–80
–100
–120
100
09316-030
–100
200
300
400
500
600
700
800
900
VGAIN = 0V, 0.5V, 1V
–120
100
1000
200
300
LO FREQUENCY (MHz)
25
400
500
600
700
800
900
1000
RF FREQUENCY (MHz)
图48. 4× LO馈通与LO频率、VGAIN 、电源和
温度的关系，窄带模式
图51. 1× RF馈通与RF输入频率、VGAIN 、电源和
温度的关系，窄带模式
0
NOMINAL
WORST-CASE
–20
15
10
09316-020
5
–46.5
–46.0
–45.5
–45.0
–44.5
–44.0
–43.5
–43.0
–42.5
–42.0
–41.5
–41.0
–40.5
–40.0
–39.5
–39.0
–38.5
–38.0
–37.5
–37.0
–36.5
–36.0
0
VGAIN = 1.0V
–40
VGAIN = 1.5V
VGAIN = 1.3V
–60
–80
–100
–120
VGAIN = 0V, 0.5V, 1V
–140
330
430
09316-027
1× RF TO IQ LEAKAGE (dBc)
20
OCCURRENCE (%)
630
LO FREQUENCY (MHz)
09316-028
2× LO FEEDTHROUGH (dBm)
ADRF6850
530
630
730
830
930
RF FREQUENCY (MHz)
1× LO FEEDTHOUGH (dBm)
图52. 1× RF馈通与RF输入频率、VGAIN 、电源和
温度的关系，应用300 MHz的四阶滤波器，宽带模式
图49. 1× LO馈通分布，标称和最差条件，
LO频率 > 300 MHz，窄带模式
Rev. 0 | Page 17 of 36
ADRF6850
FROM
REFIN
PIN
概览
ADRF6850器件可以分为以下几个基本构建模块：
5-BIT
R-DIVIDER
÷2
TO
PFD
图54. 参考输入路径
PLL频率合成器和VCO
正交解调器
可变增益放大器(VGA)
I2C/SPI接口
PFD频率公式如下
fPFD = fREFIN × [(1 + D)/(R × (1 + T))]
(1)
其中：
fREFIN为参考输入频率；
D为倍频器位；
R为二进制5位可编程参考分频器的编程分频比(1至32)；
T为÷2位(0或1)。
以下部分将详细介绍各个模块。
PLL频率合成器和VCO
概览
锁相环(PLL)包括一个25位固定模数的小数N分频频率合
成器，整个频率范围内的频率分辨率小于1 Hz。它还有一
个集成电压控制振荡器(VCO)，其基波输出频率范围为
2,000 MHz至4,000 MHz。一个RF分频器(由寄存器CR28
的位[2:0]控制)将频率范围的下限扩展到400 MHz以下。然
后，此400 MHz至4000 MHz频率输出被施加于一个4分频
正交电路，以便向正交解调器提供100 MHz至1000 MHz的
本振(LO)。
RF小数N分频器
RF小数N分频器可以在PLL反馈路径中提供一个23至
4095的分频比。小数N分频器与LO频率的关系参见以下
部分所述。
INT与FRAC的关系
利用整数(INT)和小数(FRAC)值，可以产生间隔为鉴频
鉴相器(PFD)频率的分数的输出频率。更多信息参见“设
置正确的LO频率”部分。
LO频率公式如下
参考输入部分
参考输入级如图53所示。SW1和SW2为常闭开关。SW3
常开。启动关断程序后，SW3闭合，SW1和SW2断开，
确保关断期间REFIN引脚无负载。
POWER-DOWN
CONTROL
100kΩ
SW2
REFIN NC
BUFFER
SW1
SW3
NC
TO
R-DIVIDER
09316-060
NC
图53. 参考输入级
LO = fPFD × (INT + (FRAC/225))/2 × 2RFDIV
其中：
LO为本振频率；
fPFD为PFD频率；
INT为所需分频系数的整数部分，由CR6和CR7寄存器控
制；
FRAC为所需分频系数的小数部分，由CR0至CR3寄存器
控制；
RFDIV为寄存器CR28位[2:0]的设置，控制位于PLL输出
端的分频器的设置。
参考输入路径
RF N-DIVIDER
片内参考倍频器可以使输入参考信号频率加倍，这可用
于提高PFD比较频率。提高PFD频率可改善系统的噪声
性 能 。 PFD频 率 加 倍 一 般 可 使 带 内 相 位 噪 声 性 能 改
善3 dBc/Hz。
FROM VCO
OUTPUT
DIVIDERS
N = INT + FRAC/225
TO
PFD
N-COUNTER
THIRD-ORDER
FRACTIONAL
INTERPOLATOR
INT
REG
利用5位R分频器，可以细分输入参考频率(REFIN)以产生
PFD的参考时钟。分频比可以为1至32。
参考输入路径还有一个额外的2分频(÷2)功能，可进一步
细分频率。
(2)
FRAC
VALUE
09316-062
•
•
•
•
×2
DOUBLER
09316-061
工作原理
图55. RF小数N分频器
鉴频鉴相器(PFD)和电荷泵
PFD接受R分频器和N计数器的输入，产生与二者的相位
和频率差成比例的输出(简化原理图见图56)。PFD内置
一个固定延迟元件，用来设置反冲防回差脉冲宽度，确
保PFD传递函数无死区。
Rev. 0 | Page 18 of 36
ADRF6850
UP
Q1
寄存器CR0更新时，VCO和频段选择电路会自动选择正
确的VCO和频段，这称为自动校准。自动校准时间由寄
存器CR25设置。
U1
+IN
CLR1
DELAY
HI
CHARGE
PUMP
U3
自动校准时间 = (BSCDIV × 24)/PFD
CP
其中：
BSCDIV = 寄存器CR25的位[7:0]；
PFD = PFD频率。
CLR2
DOWN
D2
Q2
当PFD频率为27 MHz且BSCDIV为112时，自动校准时间
为100 μs。
09316-063
U2
–IN
图56. PFD简化原理图
锁定检测(LDET)
LDET(引脚40)指示PLL是否实现了误差频率小于1 kHz的锁
定。写入寄存器CR0时，新的PLL采集周期开始，LDET
信号变为低电平。实现锁定时，此信号变为高电平。
注意，PFD频率改变时，必须重新计算BSCDIV。建议自
动校准时间为100 μs。在此时间内，VCO VTUNE与环路滤
波器的输出断开，连接到内部基准电压。图58所示为典
型的频率采集曲线。
1G
100M
ADRF6850中的VCO内核由三个独立的VCO组成，各
VCO具有16个重叠频段，这种48频段配置使得VCO频率
范围达到2000 MHz至4000 MHz。三个VCO由一个可编
程分频器(RFDIV，受寄存器CR28的位[2:0]控制)外部分
频。此分频器提供1、2、4或8的分频比，从而提供250 MHz
(2000 MHz/8)至4000 MHz (4000 MHz/1)的频率范围。需要
仅400 MHz的下限。4分频正交电路提供100 MHz至1000 MHz
的完整LO频率范围。图57所示为VTUNE与LO频率的扫描关
系图，显示了100 MHz至1000 MHz的LO频率范围时三个
VCO的重叠和各VCO内的多个重叠频段。注意，此图包
括利用RFDIV分频器对VCO基频进一步分频的情况；因
此，在完整LO频率范围内，各VCO用于四种不同的情
况。三个16频段VCO和一个RFDIV分频器可以覆盖很宽
的频率范围，VCO灵敏度(KVCO)无需非常高，相位噪声
和杂散性能也不会变差。
FREQUENCY ERROR (Hz)
电压控制振荡器(VCO)
AUTOCAL
TIME (µs)
1M
100k
ACQUISITION TO 1kHz
10k
1k
100
1
0
50
100
150
200
250
300
350
400
450
500
TIME (µs)
图58. PLL采集
自动校准后，恢复正常PLL操作，一般在260 μs内采集到
频率误差在1 kHz内的正确频率。对于最大100 kHz的累积
步进，可以通过寄存器CR24的位0关闭自动校准。这样
就可以在无自动校准的情况下进行100 kHz或以下的累积
PLL采集，显著缩短采集时间(参见图59)。
1G
100M
FREQUENCY ERROR (Hz)
2.3
2.1
1.9
1.7
1.5
1.3
10M
1M
100k
ACQUISITION TO 1kHz
10k
1k
100
10
1.1
1
200
300
400
500
600
700
LO FREQUENCY (MHz)
800
900
1000
09316-056
VTUNE (V)
10M
10
2.5
0.9
100
(3)
09316-054
D1
图57. VTUNE 与LO频率的关系
Rev. 0 | Page 19 of 36
0
20
40
60
80
100
120
140
160
180
TIME (µs)
图59. 无自动校准的PLL采集(100 kHz步进)
200
09316-053
HI
ADRF6850
步骤1. 从表6得知，2RFDIV = 2。
VTUNE在频段内和频段间变化时，VCO的KV随之变化。
图60显示了KVCO在500 MHz至1000 MHz的LO基频范围内
的变化。注意，KVCO对应的是LO频率，而非VCO频率。
利用ADISimPLLTM计算环路滤波器带宽和个别环路滤波
器元件时，可以使用图60。ADISimPLL是ADI公司开发
的一种仿真器，用来辅助PLL设计，特别是环路滤波器
的设计。根据一组特定的输入条件，它能算出相位噪
声、积分相位噪声、采集时间等参数。ADISimPLL可以
从www.analog.com下载。
步骤2. N = (2 × 2 × 330E+6)/(27E+6) = 48.88888889.
N分频值由整数(INT)部分和小数(FRAC)部分组成，
如下式所示：
N = INT + FRAC/225
(5)
INT = 48，FRAC = 29,826,162。
然后必须根据寄存器映射设置相应的寄存器，确保寄存
器CR0是最后编程的寄存器，因为此写操作将启动一个
新的PLL采集周期。
25
正交解调器
VCO SENSITIVITY (MHz/V)
20
正交解调器可以通过寄存器CR29的位0使能。它有一个
可工作在窄带或宽带模式的输出滤波器，工作模式通过
寄存器CR29的位3选择。宽带模式的1 dB滤波器截止频率为
250 MHz。窄带模式具有30 MHz至50 MHz可选的滤波器
截止频率，该截止频率通过寄存器CR29的位[5:4]设置。
将寄存器CR29的位6设为1，可以设置1.4 V (VOCM)的内部
直流偏置电压。若要选择外部直流偏置电压，应将寄存
器CR29的位6设为0，并且用所需的外部偏置电压驱动引
脚7 VOCM。
15
10
0
500
550
600
650
700
750
800
850
900
950
1000
LO FREQUENCY (MHz)
09316-059
5
可变增益放大器(VGA)
图60. KVCO 与LO频率的关系
解调器输入端的可变增益放大器(VGA)既可单端驱动，
也可差分驱动。
设置正确的LO频率
设置正确的LO频率包括两个步骤。用户可以根据所需的
LO频率和PFD频率，计算PLL所需的N分频比和RFDIV
值。
若要单端驱动，应将引脚53 RFCM连接到引脚51 RFI，
并且用10 nF电容将这两个引脚去耦至地。通过引脚55 RFI
驱动输入信号。
1. 根据下面的查找表(表6)计算用来设置寄存器CR28位
[2:0]的RFDIV值。另请参见表24。
若要差分驱动，应使用巴伦，通过巴伦的平衡输出驱动
RFI和RFI引脚，并且将RFCM引脚连接到巴伦公共输出
端。应将RFCM去耦至地。
表6. RFDIV查找表
LO频率(MHz)
500至1000
250至500
125至250
100至125
RFDIV = 寄存器CR28[2:0]
000 = 1分频
001 = 2分频
010 = 4分频
011 = 8分频
2. 利用下式计算N分频器的值：
N = (2RFDIV × 2 × LO)/(fPFD)
(4)
其中：
N为N分频值；
RFDIV为寄存器CR28位[2:0]的设置；
LO为本振频率；
fPFD为PFD频率；
VGA增益范围约为60 dB，通过改变VGAIN电压(0 V至1.5 V)
来实现。典型性能参数部分给出了有关VGA增益性能的
更多信息。如果VGA增益模式极性位(CR30的位2)置0，
则VGAIN的0 V输入设置0 dB的VGA增益，1.5 V输入设
置+60 dB的VGA增益。如果VGA增益模式极性位设为1，则
VGAIN的0 V输入电压设置+60 dB的VGA增益，1.5 V输
入设置0 dB的VGA增益。
将寄存器CR30的位0设为0，可以关断VGA；将该位设为1，
可以使VGA上电。
I2C接口
此公式是公式2的不同表达形式。
设置正确的LO频率示例
假设PFD频率为27 MHz，所需的LO频率为330 MHz。
ADRF6850支持双线I2C兼容型串行总线驱动多个外设。
该器件上电进入I2C模式，但未锁定此模式。要保持I2C
模式，建议用户将CS线连接到3.3 V或GND，从而禁用SPI
模式。
Rev. 0 | Page 20 of 36
ADRF6850
5. R/W位决定数据的方向。如果第一个字节的LSB为逻
辑0，则表示主机将信息写入外设，如果为逻辑1，则
表示主机将从外设读取信息。
串行数据(SDA)和串行时钟(SCL)输入承载任何连接到总
线的器件之间的信息。每个从机都通过一个唯一的地址
识别。对于读操作和写操作(0x78和0x58)，ADRF6850均
有两个可能的7位从机地址。7位从机地址的MSB设为
1。从机地址的位5由CS引脚(引脚27)设置。从机地址的
Bits[4:0]设为11000。从机地址由一个8位字的7位MSB组
成。该字的LSB设置读或写操作(见图61)。逻辑1对应于
读操作，逻辑0对应于写操作。
ADRF6850在总线上用作标准从机器件。SDA引脚上的
数据为8位，支持7位地址加R/W位。ADRF6850具有34个
子地址以支持用户访问内部寄存器；因此，它将第一个
字节解释器件地址，将第二个字节解释为起始子地址。
它支持自动递增模式，数据可以读出或写入起始子地址
及后续各地址，而无需手动寻址后续子地址。数据传输
总是由停止条件终止。用户也可以逐个访问任一子地址
寄存器，而无需更新所有寄存器。
要控制总线上的器件，必须遵循下列规则：
1. 主机通过建立起始条件而启动数据传输；起始条件要
求SDA发生高低转换，同时SCL保持高电平。这表示
随后将出现地址/数据流。
数据传输过程中的任何阶段都可以检测停止和起始条
件。如果这些条件的置位打破了正常的读写操作顺序，
则将造成器件立即跳出到空闲状态。如果用户发送的子
地址无效，ADRF6850不会发送应答，而是直接返回到
空闲状态。不应答条件是指在第9个时钟脉冲期间，SDA
线未被拉低。写入和读取数据传输示例参见图62和图63，
时序方案参见图64，更详细时序图参见图2。
2. 所有外设都对起始条件做出响应，并对接下来的8个
位(7位地址加R/W位)移位。这些位以MSB到LSB的
方式传输。
3. 在第9个时钟脉冲期间，能够识别所发送地址的外设
通过将数据线拉低来做出响应。这就是所谓应答位。
4. 所有其它器件从总线退出，保持空闲状态。在空闲条
件下，器件监控SDA和SCL线，等待起始条件和正确
的传输地址。
1
A5
MSB = 1
SET BY
PIN 27
0
0
0
0
0
X
0 = WR
1 = RD
09316-064
R/W
CTRL
SLAVE ADDRESS[6:0]
图61. 从机地址配置
SLAVE ADDR, LSB = 0 (WR) A(S) SUBADDR
A(S) DATA A(S)
DATA A(S)
P
09316-067
S
S = START BIT
A(S) = ACKNOWLEDGE BY SLAVE
P = STOP BIT
图62. I 2C写数据传输
SLAVE ADDR, LSB = 0 (WR) A(S) SUBADDR
A(S) S SLAVE ADDR, LSB = 1 (RD) A(S) DATA
A(M)
DATA A(M) P
P = STOP BIT
A(M) = NO ACKNOWLEDGE BY MASTER
A(M) = ACKNOWLEDGE BY MASTER
09316-065
S
S = START BIT
A(S) = ACKNOWLEDGE BY SLAVE
图63. I 2C读数据传输
START BIT
SDA
SLAVE ADDRESS
A6
SUBADDRESS
A5
A7
STOP BIT
DATA
A0
D7
D0
S
WR
SLAVE
ADDR[4:0]
ACK
ACK
SUBADDR[6:1]
图64. I 2C数据传输时序
Rev. 0 | Page 21 of 36
ACK
DATA[6:1]
P
09316-066
SCL
ADRF6850
SPI接口
脚是读取模式的专用输出。该器件采用从机模式工作，
并需要在CLK引脚施加外部串行时钟。利用该串行接
口，器件可以与所提供串行时钟与串行数据同步的系统
进行接口。
ADRF6850支持SPI协议，但器件上电进入I C模式。要选
择并锁定SPI模式，必须向CS引脚发送3个脉冲，如图65
所示。锁定SPI模式后，在器件保持上电期间无法解除
锁定。要复位串行接口，必须关断器件然后再次上电。
2
图66显示了对ADRF6850执行写操作的示例。利用一个
24位写入命令，数据在CLK的上升沿输入寄存器。前8位
表示写入命令(0xD4)，其后8位是寄存器地址，最后8位
是要写入特定寄存器的数据。图67显示了读操作的一个
例子。此例中，首先使用一个缩短的16位写入命令来选
择 要 执 行 读 操 作 的 寄 存 器 ， 前 8位 表 示 写 入 命 令
(0xD4)，后8位表示特定寄存器。然后，CS线第二次变
为低电平，以便利用一个16位读取命令从选定的寄存器
检索数据，前8位表示读取命令(0xD5)，后8位表示要读
取的寄存器的内容。图3给出了SPI读操作和写操作的时
序。
CS引脚控制I2C或SPI接口的选择。图65显示了锁定SPI模
式所需的选择过程。要利用SPI协议与器件通信，必须
向CS引脚发送3个脉冲。在第三个上升沿，器件选择并
锁定SPI协议。与大部分SPI标准相同，CS引脚在与器件
进行SPI通信期间必须保持低电平，在所有其它时间保
持高电平。
SPI串行接口功能
ADRF6850的SPI串行接口由CS、SDI(SDI/SDA)、CLK
(CLK/SCL)和SDO引脚组成。当串行时钟和数据线连接
有多个器件时，CS用于选择其中一个器件。CLK用于将
数据输入和输出器件。SDI线用于写入寄存器。SDO引
CS
(STARTING
HIGH)
A
B
C
SPI LOCKED ON
THIRD RISING EDGE
CS
(STARTING
LOW)
A
B
SPI FRAMING
EDGE
C
SPI LOCKED ON
THIRD RISING EDGE
图65. 选择SPI协议
Rev. 0 | Page 22 of 36
SPI FRAMING
EDGE
09316-077
串行接口选择
ADRF6850
•••
CS
•••
CLK
D7
D6
D5
START
D4
D3
D2
D1
D0
D7
D6
D5
D4
WRITE
COMMAND [0xD4]
D3
D2
D1
D0
D2
D1
D0
•••
REGISTER
ADDRESS
CS
(CONTINUED)
•
•
•
CLK
(CONTINUED)
•
•
•
SDI
(CONTINUED)
•
•
•
D7
D6
D5
D4
D3
09316-068
SDI
STOP
DATA
BYTE
图66. SPI字节写入示例
•••
CS
•••
CLK
SDI
D7
D6
D5
START
D4
D3
D2
D1
D0
D7
D6
D5
D4
WRITE
COMMAND [0xD4]
D3
D2
D1
D0
•••
REGISTER
ADDRESS
CS
SDI
D7
D6
D5
D4
D3
D2
D1
D0
X
X
X
X
X
X
X
X
SDO
X
X
X
X
X
X
X
X
D7
D6
D5
D4
D3
D2
D1
D0
START
READ
COMMAND [0xD5]
DATA
BYTE
图67. SPI字节读取示例
Rev. 0 | Page 23 of 36
STOP
09316-069
CLK
ADRF6850
编程模式
电荷泵电流
ADRF6850具有34个8位寄存器，允许对许多功能进行编
程控制。其中只有31个寄存器是可写的。SPI和I2C接口
均可用来对寄存器编程。接口和时序的详细信息参见图
61至图67。寄存器说明见表8至表27。
寄存器CR9的位[7:4]用于设置电荷泵的电流。当RSET值
为4.7 kΩ时，最大电荷泵电流为5 mA。计算公式如下：
ADRF6850有多个设置采用双缓冲，包括FRAC值、INT
值、RFDIV值、5位R分频器值、参考倍频器、R ÷2分频器
和电荷泵电流设置。这意味着，该器件要使用任何双缓
冲设置的新值，必须发生两个事件。首先，通过写入适
当的寄存器，将新值锁存至器件中。然后，必须对寄存
器CR0执行一次新的写操作。写入寄存器CR0后，就会
发生新的PLL采集。
例如，更新小数值涉及到写入寄存器CR3、CR2、CR1和
CR0。首先应写入寄存器CR3，然后写入寄存器CR2和寄
存器CR1，最后写入寄存器CR0。新采集开始于写入寄
存器CR0之后。双缓冲确保了写入的位不会在写入寄存
器CR0前生效。
12位整数值
寄 存 器 CR7和 CR6设 置 反 馈 分 频 系 数 (N)的 整 数 值
(INT)，详情参见公式5。INT值是一个12位数，MSB通
过寄存器CR7的位[3:0]设置，LSB通过寄存器CR6的位
[7:0]设置。LO频率设置如公式2所示。公式4是此公式的
另一种情形，说明了如何设置N分频器值。注意，这些
寄存器是双缓冲型。
25位小数值
寄 存 器 CR3至 CR0设 置 反 馈 分 频 系 数 (N)的 小 数 值
(FRAC)，详情参见公式5。FRAC值是一个25位数，MSB
通过寄存器CR3的位0设置，LSB通过寄存器CR0的位0设
置。LO频率设置如公式2所示。同样，公式4是此公式的
另一种情形，说明了如何设置N分频器值。注意，这些
寄存器是双缓冲型。
RFDIV值
RFDIV值取决于LO频率的值。RFDIV值可以从表6选
择。将所选的RFDIV值以及LO频率、PFD频率代入公式
4，计算正确的N分频器值。
ICP max = 23.5/RSET
电荷泵电流具有从325 μA到5 mA的16种设置。
关断/上电控制位
4个可编程上电和关断控制位如下：
• 寄存器CR12的位2，PLL(包括VCO)的主电源控制
位。此位一般设置为默认值0，以允许PLL上电。
• 寄存器CR27的位2，控制LO监控输出LOMON和
LOMON。默认值为0，监控输出关断。将此位设为1
时，监控输出上电至−6 dBm、−12 dBm、−18 dBm或
−24 dBm，具体由寄存器CR27的位[1:0]控制。
• 寄存器CR29的位0，控制正交解调器的电源。默认值
为0，解调器关断。写入1可以使解调器上电。
• 寄存器CR30的位0。此位控制VGA电源，必须设为1
才能使VGA上电。
锁定检测(LDET)
锁定检测是通过设置寄存器CR23的位4为1来使能。寄存
器CR23的位3和寄存器CR14的位7共同设置PFD需要产生
多少升/降脉冲后，LDET引脚才能宣布锁定检测成功(变
为高电平)。选项有2048、3072和4096个脉冲。
默认设置为3072个脉冲，此时寄存器CR23的位3等于0，
寄存器CR14的位7等于0。将寄存器CR23的位3设为1，
并将寄存器CR14的位7设为0时，选择更激进的设置——2048
个脉冲，此时锁定检测时间缩短50 μs(对于27 MHz的PFD频
率)。但应注意，这不会影响1
kHz误差频率的采集时
间。当寄存器CR14的位7设为1时，选择4096个脉冲的设
置。为实现最佳操作，应将寄存器CR23的位2设为0，此
位将PFD升/降脉冲设置为较低的精度。
基带VOCM基准电压
寄存器CR29的位6决定基带输出使用内部还是外部共模
基准电压。当基带输出交流耦合时，必须选择内部基准
电压，也就是将寄存器CR29的位6设为1，并将引脚7
VOCM接地。
参考输入路径
参考输入路径由参考倍频器、5位分频器和2分频功能组
成(参见图54)。倍频器通过寄存器CR10的位5设置。5位
分频器通过寄存器CR5的位4使能，分频比通过寄存器
CR10的位[4:0]设置。R ÷2分频器通过寄存器CR10的位6设置。
注意，这些寄存器是双缓冲型。
Rev. 0 | Page 24 of 36
(6)
ADRF6850
当基带输出直流耦合时，很可能需要外部偏置，除非所
提供的内部直流偏置在合适的范围内，与后续器件的性
能规格相匹配。若要选择外部偏置，应将寄存器CR29的
位 6设 为 0， 并 且 用 所 需 的 外 部 偏 置 电 压 驱 动 引 脚 7
VOCM。
表7. 基带滤波器设置
CR29[5:4]
00
01
10
11
滤波器截止频率(MHz)
50
43
37
30
窄带和宽带滤波器模式
VGA增益模式极性
默认情况下，选择基带输出信号路径的输出缓冲器中的
二阶低通滤波器，基带输出处于窄带模式。通过设置寄
存器CR29的位[5:4]，可以将此滤波器的截止频率设为
50 MHz、43 MHz、37 MHz或30 MHz。将寄存器CR29的
位3设为1时，旁路此滤波器并选择宽带模式。
VGA增益的极性由寄存器CR30的位2设置。将寄存器
CR30的位2设为0时，选择正增益斜率，VGAIN = 0 V设置0
dB的VGA增益，VGAIN = 1.5 V设置60 dB的VGA增益。将
寄存器CR30的位2设为1时，选择负增益斜率。
Rev. 0 | Page 25 of 36
ADRF6850
寄存器映射
表8. 寄存器映射汇总
寄存器地址(十六进制)
0x00
0x01
0x02
0x03
0x04
0x05
0x06
0x07
0x08
0x09
0x0A
0x0B
0x0C
0x0D
0x0E
0x0F
0x10
0x11
0x12
0x13
0x14
0x15
0x16
0x17
0x18
0x19
0x1A
0x1B
0x1C
0x1D
0x1E
0x1F
0x20
0x21
寄存器名称
CR0
CR1
CR2
CR3
CR4
CR5
CR6
CR7
CR8
CR9
CR10
CR11
CR12
CR13
CR14
CR15
CR16
CR17
CR18
CR19
CR20
CR21
CR22
CR23
CR24
CR25
CR26
CR27
CR28
CR29
CR30
CR31
CR32
CR33
类型
读/写
读/写
读/写
读/写
读/写
读/写
读/写
读/写
读/写
读/写
读/写
读/写
读/写
读/写
读/写
读/写
读/写
读/写
读/写
读/写
读/写
读/写
读/写
读/写
读/写
读/写
读/写
读/写
读/写
读/写
读/写
只读
只读
只读
Rev. 0 | Page 26 of 36
描述
小数字4
小数字3
小数字2
小数字1
保留
参考5位R分频器使能
整数字2
整数字1
保留
电荷泵电流设置
参考频率控制
保留
PLL上电
保留
锁定检测控制2
保留
保留
保留
保留
保留
保留
保留
保留
锁定检测控制1
自动校准
自动校准定时器
保留
LO监控输出
LO选择
解调器电源和滤波器选择
VGA
保留
保留
版本代码
ADRF6850
寄存器位功能描述
表9. 寄存器CR0(地址0x00)小数字4
Bit
7
6
5
4
3
2
1
0
1
描述
小数字F71
小数字F61
小数字F51
小数字F41
小数字F31
小数字F21
小数字F11
小数字F0 (LSB)1
双缓冲。写入寄存器CR0时加载。
表10. 寄存器CR1(地址0x01)小数字3
Bit
7
6
5
4
3
2
1
0
1
描述
小数字F151
小数字F141
小数字F131
小数字F121
小数字F111
小数字F101
小数字F91
小数字F81
双缓冲。写入寄存器CR0时加载。
表11. 寄存器CR2(地址0x02)小数字2
Bit
7
6
5
4
3
2
1
0
1
描述
小数字F231
小数字F221
小数字F211
小数字F201
小数字F191
小数字F181
小数字F171
小数字F161
双缓冲。写入寄存器CR0时加载。
表12. 寄存器CR3(地址0x03)小数字1
Bit
7
6
5
4
3
2
1
0
1
描述
保留
保留
保留
保留
保留
保留
保留
小数字F24 (MSB)1
表13. 寄存器CR5(地址0x05)参考5位R分频器使能
Bit
7
6
5
4
3
2
1
0
1
描述
保留
保留
保留
5位R分频器使能1
0 = 禁用5位R分频器(默认)
1 = 使能5位R分频器
保留
保留
保留
保留
双缓冲。写入寄存器CR0时加载。
表14. 寄存器CR6(地址0x06)整数字2
Bit
7
6
5
4
3
2
1
0
1
描述
整数字N71
整数字N61
整数字N51
整数字N41
整数字N31
整数字N21
整数字N11
整数字N01
双缓冲。写入寄存器CR0时加载。
表15. 寄存器CR7(地址0x07)整数字1
Bit
[7:4]
3
2
1
0
1
描述
MUXOUT控制
0000 = 三态
0001 = 逻辑高电平
0010 = 逻辑低电平
1101 = RCLK/2
1110 = NCLK/2
整数字N111
整数字N101
整数字N91
整数字81
双缓冲。写入寄存器CR0时加载。
双缓冲。写入寄存器CR0时加载。
Rev. 0 | Page 27 of 36
ADRF6850
表16. 寄存器CR9(地址0x09)，电荷泵电流设置
表18. 寄存器CR12(地址0x0C)，PLL上电
Bit
[7:4]
Bit
7
6
5
4
3
2
3
2
1
0
1
描述
电荷泵电流1
0000 = 0.31 mA (默认)
0001 = 0.63 mA
0010 = 0.94 mA
0011 = 1.25 mA
0100 = 1.57 mA
0101 = 1.88 mA
0110 = 2.19 mA
0111 = 2.50 mA
1000 = 2.81 mA
1001 = 3.13 mA
1010 = 3.44 mA
1011 = 3.75 mA
1100 = 4.06 mA
1101 = 4.38 mA
1110 = 4.69 mA
1111 = 5.00 mA
保留
保留
保留
保留
双缓冲。写入寄存器CR0时加载。
表17. 寄存器CR10(地址0x0A)，参考频率控制
Bit
7
6
5
[4:0]
1
描述
保留1
R 2分频分频器使能1
0 = 旁路R 2分频分频器
1 = 使能R 2分频分频器
R倍频器使能1
0 = 禁用倍频器(默认)
1 = 使能倍频器
5位R分频器设置1
00000 = 32分频(默认)
00001 = 1分频
00010 = 2分频
…
11110 = 30分频
11111 = 31分频
双缓冲。写入寄存器CR0时加载。
1
0
描述
保留
保留
保留
保留
保留
PLL关断
0 = PLL上电(默认)
1 = PLL关断
保留
保留
表19. 寄存器CR14(地址0x0E)，锁定检测控制2
Bit
7
6
5
4
3
2
1
0
描述
锁定检测升/降计数2
0 = 2048/3072升/降脉冲
1 = 4096升/降脉冲
保留
保留
保留
保留
保留
保留
保留
表20. 寄存器CR23(地址0x17)，锁定检测控制1
Bit
7
6
5
4
3
2
1
0
Rev. 0 | Page 28 of 36
描述
保留
保留
保留
锁定检测使能
0 = 锁定检测禁用(默认)
1 = 锁定检测使能
锁定检测升/降计数
寄存器CR14[7] = 0：
0 = 3072升/降脉冲
1 = 2048升/降脉冲
锁定检测精度
0 = 低、粗(16 ns)
1 = 高、精(6 ns)
保留
保留
ADRF6850
表21. 寄存器CR24(地址0x18)，自动校准
表25. 寄存器CR29(地址0x1D)，解调器电源和滤波器选择
Bit
7
6
5
4
3
2
1
0
Bit
7
6
描述
保留
保留
保留
保留
保留
保留
保留
禁用自动校准
0 = 使能自动校准(默认)
1 = 禁用自动校准
[5:4]
3
表22. 寄存器CR25(地址0x19)，自动校准定时器
Bit
[7:0]
描述
自动校准定时器
表23. 寄存器CR27(地址0x1B)，LO监控输出
Bit
7
6
5
4
3
2
[1:0]
描述
保留
保留
保留
保留
保留
监控输出上电
0 = 关断(默认)
1 = 上电
驱动50 Ω的监控输出电源
00 = -24 dBm(默认)
01 = −18 dBm
10 = −12 dBm
11 = −6 dBm
2
1
0
表26. 寄存器CR30(地址0x1E)，VGA
Bit
7
6
5
4
3
2
1
0
表24. 寄存器CR28(地址0x1C)，LO选择
Bit
7
6
5
4
3
[2:0]
描述
保留
保留
保留
保留
保留，置1
RFDIV
000 = 1分频；LO = 500 MHz至1000 MHz
001 = 2分频；LO = 250 MHz至500 MHz
010 = 4分频；LO = 125 MHz至250 MHz
011 = 8分频；LO = 100 MHz至125 MHz
描述
保留
内部基带(VOCM)选择
0 = 选择外部基带(VOCM)基准电压
1 = 选择内部基带(VOCM)基准电压
窄带滤波器截止频率
00 = 50 MHz
01 = 43 MHz
10 = 37 MHz
11 = 30 MHz
基带宽带/窄带模式
0 = 窄带模式
1 = 宽带模式
保留，置0
保留，置0
解调器上电
0 = 关断(默认)
1 = 上电
描述
保留
保留
保留
保留
保留
VGA增益模式极性
0 = 正增益斜率
1 = 负增益斜率
保留
VGA上电
0 = 关断
1 = 上电
表27. 寄存器CR33(地址0x21)，版本代码1
Bit
7
6
5
4
3
2
1
0
1
描述
版本代码
版本代码
版本代码
版本代码
版本代码
版本代码
版本代码
版本代码
只读寄存器。
Rev. 0 | Page 29 of 36
ADRF6850
建议上电序列
初始寄存器写序列
器件通电后，应遵守以下的写序列，特别是对于保留的
寄存器设置。注意，寄存器CR33、CR32和CR31为只读
寄存器。还应注意，所有可写寄存器都应在上电时写
入。有关所有寄存器的详细信息，参见“寄存器映射”部
分。
1.
3.
将0x00写入寄存器CR15。保留寄存器。
17.
将0x00写入寄存器CR14。锁定检测控制2。
18.
将0x08写入寄存器CR13。保留寄存器。
19.
将0x18写入寄存器CR12。PLL上电。
20.
将0x00写入寄存器CR11。保留寄存器。
21.
将0x21写入寄存器CR10。使能参考路径倍频器，
旁路5位分频器和R 2分频分频器。
将0x00写入寄存器CR30。将VGA电源设为关断，
22.
将VGA增益斜率设为正。
2.
16.
将0x70写入寄存器CR9。对于推荐的环路滤波器元
将0x41写入寄存器CR29。解调器上电。选择基带
件值、RSET = 4.7 kΩ和50 kHz的环路带宽，电荷泵
窄带模式，并将截止频率设为50 MHz。选择内部基
电流设为2.5 mA。
带VOCM基准电压。
23.
将0x00写入寄存器CR8。保留寄存器。
将0x0X写入寄存器CR28。RFDIV取决于要使用的
24.
将0x0X写入寄存器CR7。根据“工作原理”部分的公
LO 频率值，应根据表6设置。注意，寄存器CR28
的位3设为1。
式4和公式5设置。
25.
将0xXX写入寄存器CR6。根据“工作原理”部分的公
式4和公式5设置。
4.
将0x00写入寄存器CR27。LO监控进入关断状态。
5.
将0x00写入寄存器CR26。保留寄存器。
26.
将0x00写入寄存器CR5。禁用5位参考分频器。
6.
将0x70写入寄存器CR25。对于27 MHz的PFD频
27.
将0x01写入寄存器CR4。保留寄存器。
28.
将0x0X写入寄存器CR3。根据“工作原理”部分的公
率，将自动校准时间设为100 μs。如果PFD频率不
式4和公式5设置。
同，应根据公式3设置CR25。
7.
将0x38写入寄存器CR24。使能自动校准。
8.
将0x70写入寄存器CR23。使能锁定检测，并将锁
定检测计数器设为3072个升/降脉冲。
9.
将0x00写入寄存器CR22。保留寄存器。
10.
将0x00写入寄存器CR21。保留寄存器。
29.
将0xXX写入寄存器CR2。根据“工作原理”部分的公
式4和公式5设置。
30.
将0xXX写入寄存器CR1。根据“工作原理”部分的公
式4和公式5设置。
31.
将0xXX写入寄存器CR0。根据“工作原理”部分的公
11.
将0x00写入寄存器CR20。保留寄存器。
式4和公式5设置。为使所有双缓冲位写操作生
12.
将0x00写入寄存器CR19。保留寄存器。
效，寄存器CR0必须是最后写入的寄存器。
13.
将0x60写入寄存器CR18。保留寄存器。
32.
监控LDET输出或等待260 μs，确保PLL锁定。
14.
将0x00写入寄存器CR17。保留寄存器。
33.
将0x01写入寄存器CR30。将VGA设置为上电。
15.
将0x00写入寄存器CR16。保留寄存器。
Rev. 0 | Page 30 of 36
ADRF6850
评估板
和56 pF电容的并联组合进一步去耦，后两个电容应尽可
能靠近DUT放置，以便实现良好的本地去耦。所有这些
电容的阻抗应很低，并且在较宽频率范围内保持稳定。
表贴多层陶瓷芯片(MLCC) II类电容提供非常低的ESL和
ESR，有助于高效去耦电源噪声。此类电容还具有良好
的温度稳定性和老化特性。电容随施加的偏置电压而变
化。外壳尺寸较大的电容，其容值随所施加偏置电压的
变化较小，ESR也较低，但ESL较高。0402尺寸的56 pF电容与
0603尺寸的100 nF电容的组合可以实现很好的平衡，56 pF
电容可以位于PCB顶端，尽可能靠近电源引脚放置；100 nF
电容可以位于PCB底端，并且非常靠近电源引脚。X5R
和X7R电容就是此类电容的例子，建议用于去耦。
概述
评估板设计用于帮助用户评估ADRF6850的性能。它包
含以下部分：
•
ADRF6850 DUT。这是一个集成小数N分频PLL和VCO的
I/Q解调器。
•
SPI和I2C接口连接器。
• 基带输出连接器
• 四阶低通环路滤波器电路
•
13.5 MHz参考时钟，以及驱动板外部参考输入的功能。
•
支持TESTLO差分信号输入的电路，包括直流偏置电
路。
•
监控LOMON输出的电路。
•
用于电源、VGAIN输入和单端RF输入的SMA连接器。
评估板附带相关的软件，以便用户能够对ADRF6850轻
松编程。
SPI和I2C接口
SPI接口连接器是一个9路D型连接器，可以连接到PC的
打印机端口。图68所示为必须与所提供软件一起使用的
PC线缆图。
硬件说明
还可以通过利用I2C插座连接器来使用I2C接口，这是一
个标准I2C连接器。I2C总线主机提供+3.3 V的电源。信号线
需要上拉电阻。CS引脚可用于设置ADRF6850的从机地
址。CS为高电平时，从机地址为0x78；CS为低电平时，
从机地址为0x58。
欲了解更多信息，参见图69的电路图。
电源
外部+3.3 V电源(DUT + 3.3 V)为ADRF6850上的9个VCCx
电源和13.5 MHz时钟参考供电。
建议电源去耦
外部+3.3 V电源由一个10 μF电容初步去耦，然后由100 nF
9
2
3
4
5
9-WAY
FEMALE
D-TYPE
CLK
1
2 14
DATA
3 15
LE
4 16
5 17
18
6
GND
19
7
20
8
21
9
10 22
11
12
13
PC
23
24
25
25-WAY
MALE
D-TYPE
TO PC
PRINTER PORT
图68. SPI PC线缆图
Rev. 0 | Page 31 of 36
09316-070
1
6
7
8
ADRF6850
基带输出和VOCM
流偏置是评估板使用的默认选项。
I和Q基带输出对通过SMA连接器连接到评估板，二
者交流耦合到输出连接器。VOCM（用于设置共模输
出电压）接地，内部基带(VOCM)基准电压通过寄存器
CR29的位6选择。如果将此位设为0而选择外部基带
(VOCM)基准电压，则需要通过J6施加一个电压，并且
删除R20。
LOMON输出
环路滤波器
电荷泵输出端有一个四阶环路滤波器；为了充分滤除
N分频器所用Σ-Δ调制器的噪声，必须使用该滤波
器。电荷泵电流设置为中间刻度值2.5 mA且使用片内
VCO时，环路带宽约为50 kHz，相位裕量为55°。环路滤
波器中建议使用C0G电容，因为它们的电介质吸收很
低，而这是实现快速精确的建立时间所必需的。使用
非C0G电容可能导致PLL建立时间瞬变中出现长尾现
象。
这些引脚是差分LO监控输出，提供内部LO频率的副
本(1× LO)。50 Ω负载的单端功率可以设置为−24 dBm、
−18 dBm、−12 dBm或−6 dBm。这些开集输出必须端
接到3.3 V。由于两路输出都必须端接50 Ω，因此提供
了两个选项来端接到3.3 V：利用板上50 Ω电阻和通过
串联电感（或铁氧体磁珠）；对于后一选项，50 Ω端
接电阻通过测量仪器确定。
CCOMPx引脚
CCOMPx是内部补偿节点，必须用一个100 nF电容去耦
至地。
MUXOUT
MUXOUT是测试输出，可以监控不同的内部节点。
它是一个CMOS输出级，无需端接。
参考输入
锁定检测(LDET)
参考输入可以通过13.5 MHz Jauch时钟发生器提供，
或通过连接器J7所连的外部时钟提供。参考输入的频
率范围为10 MHz至300 MHz，PFD频率最大值为30 MHz。
利用片内参考频率倍频器将13.5 MHz时钟提高到27 MHz，
可以优化相位噪声性能。
锁定检测是CMOS输出，表示PLL的状态。高电平表
示已锁定，低电平表示失去锁定。
TESTLO输入
这些引脚是差分测试输入，提供多种调试选项。此评
估板允许利用外部4× LO信号驱动这些引脚，然后将该
信号施加于Anaren巴伦以提供差分输入信号。
驱动TESTLO引脚时，可以旁路PLL，解调器可以直
接通过此外部LO信号驱动。LO信号的频率必须是工
作频率的4倍。这些输入还需要一个直流偏置。3.3 V直
RF输入（RFI、RFCM和RFI）
RFI和RFI是50 Ω内部偏置RF输入。对于评估板所演示
的单端操作，RFI必须交流耦合到信号源，RFI必须交
流耦合到接地层。RFCM是RF输入共模引脚，在单端
模式下驱动输入时，应将其连接到RFI。使用巴伦以
差分方式驱动输入时，应将此引脚连接到巴伦输出线
圈的公共端。
VGAIN
VGAIN引脚设置VGA的增益。VGAIN电压范围为0
1.5 V，相应的VGA增益范围为0 dB至+60 dB。
Rev. 0 | Page 32 of 36
V至
ADRF6850
PCB原理图
09316-058
图69. 应用电路
Rev. 0 | Page 33 of 36
ADRF6850
PCB布局图
09316-071
09316-072
贴片
09316-076
图73. 评估板，底端贴片
09316-073
图70. 评估板，顶端器件
09316-075
09316-074
图74. 评估板，电源—第三层
图71. 评估板，顶端—第一层
图75. 评估板，底端—第四层
图72. 评估板，接地—第二层
Rev. 0 | Page 34 of 36
ADRF6850
物料清单
表28. 材料清单
数量.
1
1
索引标识符
DUT
Y2
描述
ADRF6850 LFCSP，56引脚8 mm × 8 mm
VCO, 13.5 MHz
制造厂商
Analog Devices
Jauch
1
1
2
10
连接器，9引脚，D-sub插头，D-SUB9MR
连接器，I2C，SEMCONN插座
电容，10 μF，25 V，钽，TAJ-C
电容，56 pF，50 V，陶瓷，C0G，0402
ITW McMurdo
Digikey
AVX
AVX
电容，100 nF，25 V，X7R，陶瓷，0603
AVX
FEC 317287
1
1
4
2
2
1
4
12
2
SPI
I2 C
C1, C34
C4, C6, C10, C12, C14, C16, C40,
C48, C53, C55
C5, C7, C11, C13, C15, C17, C22,
C27, C47, C49 to C52, C54
C3
C35
C2, C21, C38, C39
C44, C46
C43, C56
C18
C30 to C33
J2 to J12, J14
J20, J21
产品型号
ADRF6850BCPZ
0 13.50-VX7-G-3.3-1T1-LF
FEC 1071806
5-1761185-1-ND
FEC 197518
FEC 1658861
电容，1.8 nF，50 V，C0G，陶瓷，0603
电容，68 nF，50 V，NPO，陶瓷，1206
电容，1 nF，50 V，C0G，陶瓷，0603
电容，100 pF，50 V，C0G，陶瓷，0402
电容，10 nF，50 V，X7R，陶瓷，0402
电容，10 pF，50 V，C0G，陶瓷，0402
电容，10 μF，6.3 V，X5R，陶瓷，0603
SMA末端装接连接器
跳线，3引脚加分流
Murata
Kemet
Murata
Murata
Murata
Murata
Phycomp
Johnson/Emerson
Harwin
2
2
2
1
2
1
2
2
3
L1, L2
L3, L4
R20, R36
R13
R14, R39
R1
R3, R4
R17, R18
R35, R44, R45
电感，20 nH，0402，LQW系列
电感，10 μH，0805，LQM系列
电阻，0 Ω，1/16 W，1%，0402
电阻，4.7 kΩ，1/10 W，1%，0603
电阻，1.2 kΩ，1/10 W，5%，0603
电阻，220 Ω，1/16 W，1%，0603
电阻，200 Ω，1/16 W，5%，0402
电阻，0603，间隔（不安装）
电阻，51 Ω，1/16 W，1%，0402
Murata
Murata
Vishay Draloric
Multicomp
Phycomp
Multicomp
Vishay Dale
FEC 1402814
FEC 1535582
FEC 8819920
FEC 8819572
FEC 1414575
FEC 8819564
FEC 1458902
142-0701-851
FEC 148533 +
FEC 150411
LQW15AN20N
LQM21FN1N100M
FEC 1158241
FEC 1576293
FEC 9233393
FEC 9330801
FEC 1514682
Multicomp
FEC 1358008
4
2
R48 to R51
R60, R61
电阻，330 Ω，1/10 W，5%，0805
电阻，100 Ω，1/10 W，5%，0805
Vishay Draloric
Bourns
2
7
R46, R47
CS, LDET, MUXOUT, VTUNE, SCLK,
SDA, SDO
BAL1
电阻，10 kΩ，1/16 W，1%，0402
测试点，1引脚，0.035英寸直径
Phycomp
Not inserted
FEC 1739223
Digi Key
RR12P100DTR-ND
FEC 9239359
巴伦，0805，50 Ω至100 Ω平衡（1.3 GHz
至3.1 GHz）
Anaren
14
1
Rev. 0 | Page 35 of 36
BD1631J50100A00
ADRF6850
外形尺寸
8.10
8.00 SQ
7.90
0.30
0.23
0.18
0.60 MAX
0.60
MAX
43
56
42
PIN 1
INDICATOR
7.85
7.75 SQ
7.65
PIN 1
INDICATOR
1
0.50
BSC
EXPOSED
PAD
5.25
5.10 SQ
4.95
14
29
1.00
0.85
0.80
12° MAX
0.80 MAX
0.65 TYP
28
15
BOTTOM VIEW
0.05 MAX
0.02 NOM
COPLANARITY
0.20 REF
0.08
SEATING
PLANE
0.25 MIN
6.50 REF
FOR PROPER CONNECTION OF
THE EXPOSED PAD, REFER TO
THE PIN CONFIGURATION AND
FUNCTION DESCRIPTIONS
SECTION OF THIS DATA SHEET.
081809-B
TOP VIEW
0.50
0.40
0.30
COMPLIANT TO JEDEC STANDARDS MO-220-VLLD-2
图76. 56引脚引脚架构芯片级封装[LFCSP_VQ]
8 mm x 8 mm超薄四方体(CP-56-5)
图示尺寸单位：mm
订购指南
型号1
ADRF6850BCPZ
ADRF6850BCPZ-R7
EVAL-ADRF6850EB1Z
1
温度范围
−40°C 至+85 °C
−40°C 至+85 °C
封装描述
56引脚引脚架构芯片级封装[LFCSP_VQ]，卷盘
56引脚引脚架构芯片级封装[LFCSP_VQ]，7″卷带和卷盘
56引脚引脚架构芯片级封装[LFCSP_VQ]，7″卷带和卷盘
Z = RoHS兼容器件。
I2C指最初由Philips Semiconductors(现为NXP Semiconductors)开发的一种通信协议。
©2010 Analog Devices, Inc. All rights reserved. Trademarks and
registered trademarks are the property of their respective owners.
D09316sc-0-10/10(0)
Rev. 0 | Page 36 of 36
.
封装选项
CP-56-5
CP-56-5
工商网监
湘ICP备2023018690号
