LS4393_TO-92

LS4393 Single N-Channel JFET switch Linear Systems replaces discontinued Siliconix PN4393 FEATURES  DIRECT REPLACEMENT FOR SILICONIX PN4393  LOW ON RESISTANCE  rDS(on) ≤ 100Ω  LOW GATE OPERATING CURRENT  ID(off) = 5pA  FAST SWITCHING  t(ON) ≤= 15ns  LS4393 Benefits: ABSOLUTE MAXIMUM RATINGS1 @ 25°C (unless otherwise noted)  Low Error Voltage Maximum Temperatures  High-Speed Analog Circuit Performance Storage Temperature  ‐65°C to +200°C  Negligible “Off-Error,” Excellent Accuracy Good Frequency Response, Low Glitches Operating Junction Temperature  ‐55°C to +200°C  Eliminates Additional Buffering Maximum Power Dissipation  Continuous Power Dissipation   350mW  LS4393 Applications: MAXIMUM CURRENT Analog Switches Gate Current (Note 1)  IG = 50mA  Choppers, Sample-and-Hold MAXIMUM VOLTAGES  Normally “On” Switches, Current Limiters Gate to Drain Voltage /  Gate to Source Voltage  ‐40V  LS4393 ELECTRICAL CHARACTERISTICS @ 25°C (unless otherwise noted) SYMBOL  CHARACTERISTIC  MIN  TYP.  MAX  UNITS  CONDITIONS  BVGSS  Gate to Source Breakdown Voltage  ‐40  ‐‐  ‐‐    IG = ‐1µA,   VDS = 0V  V  VGS(off)  Gate to Source Cutoff Voltage  ‐0.5  ‐‐  ‐3  VDS = 20V, ID = 1nA  VGS(F)  Gate to Source Forward Voltage  ‐‐  0.7  1                     IG =  1mA,   VDS = 0V  VDS(on)  Drain to Source On Voltage  ‐‐  0.25  0.4  VGS = 0V,   ID = 3mA  VDS(on)  Drain to Source On Voltage  ‐‐  0.3  ‐‐    VGS = 0V,   ID = 6mA  VDS(on)  Drain to Source On Voltage  ‐‐  0.35  ‐‐    VGS = 0V,   ID = 12mA  IDSS  Drain to Source Saturation Current2  5  ‐‐  60  mA  VDS = 20V, VGS = 0V  IGSS  Gate Reverse Current  ‐‐  ‐5  ‐1000    VGS = ‐20V,  VDS = 0V    IG  Gate Operating Current  ‐‐  ‐5  ‐‐  VDG = 15V,  ID = 10mA  pA    ‐‐  5  100  VDS = 20V,   VGS = ‐5V    Drain Cutoff Current  ID(off)  ‐‐  5  ‐‐  VDS = 20V,   VGS = ‐7V    ‐‐  5  ‐‐  VDS = 20V,   VGS = ‐12V  rDS(on)  Drain to Source On Resistance  ‐‐  ‐‐  100  Ω  VGS = 0V,   ID = 1mA  LS4393 DYNAMIC ELECTRICAL CHARACTERISTICS @ 25°C (unless otherwise noted)  SYMBOL  CHARACTERISTIC  TYP  MIN  MAX  UNITS  CONDITIONS  The LS4393 features many of the superior characteristics of JFETs which make it a good choice for demanding analog switching applications and for specialized amplifier circuits. gfs  gos  rds(on)  Ciss  Crss  Crss  Crss  en  SYMBOL  td(on)  tr  td(off)  tf  Equivalent Input Noise Voltage  CHARACTERISTIC    Turn On Time    Turn Off Time  Click To Buy Forward Transconductance  Output Conductance  Input Capacitance    Reverse Transfer Capacitance  6  ‐‐  ‐‐  mS  µS  Ω      pF  25  ‐‐  12  3.5  3.4  3.0  3  TYP  2  2  6  13  ‐‐  ‐‐  ‐‐  ‐‐  ‐‐  ‐‐  MIN  ‐‐  ‐‐  ‐‐  ‐‐  ‐‐  Drain to Source On Resistance  ‐‐  100  16  5  ‐‐  ‐‐  ‐‐  MAX  15  5  50  30  nV/√Hz  UNITS      ns    CONDITIONS  VDS = 20V,  ID = 1mA,  f = 1kHz  VDS = 20V,  ID = 1mA,  f = 1kHz  VGS = 0V,  ID = 0A,  f = 1kHz  VDS = 20V,   VGS = 0V,  f = 1MHz  VDS = 0V,   VGS = ‐5V,  f = 1MHz  VDS = 0V,   VGS = ‐7V,  f = 1MHz  VDS = 0V,   VGS = ‐12V,  f = 1MHz  VDS = 10V,  ID = 10mA,  f = 1kHz  LS4393 SWITCHING ELECTRICAL CHARACTERISTICS @ 25°C (unless otherwise noted)      VDD = 10V,   VGS(H) = 0V  Notes: 1. Absolute ratings are limiting values above which serviceability may be impaired               2. Pulse test: PW ≤ 300µs, Duty Cycle ≤ 3%  LS4393 SWITCHING CIRCUIT PARAMETERS                                                                                                                                         SWITCHING CIRCUIT    TO-92 (Bottom View) RL  3200Ω    ID(on)  3mA          Available Packages:       LS4393 in TO-92       LS4393 in bare die.       Contact Micross for full package and die dimensions       VGS(L)  ‐5V  Micross Components Europe Tel: +44 1603 788967 Email: chipcomponents@micross.com Web: http://www.micross.com/distribution Information furnished by Linear Integrated Systems and Micross Components is believed to be accurate and reliable. However, no responsibility is assumed for its use; nor for any infringement of patents or other rights of third parties which may result from its use. No license is granted by implication or otherwise under any patent or patent rights of Linear Integrated Systems.