物料型号:CDCF2509
器件简介:CDCF2509是一款3.3V相位锁定环时钟驱动器,专为同步动态随机存取存储器(SDRAM)设计。
它使用相位锁定环(PLL)精确对齐频率和相位,将反馈(FBOUT)输出与时钟(CLK)输入信号同步。
该器件在3.3V电源下工作,并提供集成的系列阻尼电阻,非常适合驱动点对点负载。
引脚分配:
- CLK (24): 时钟输入,提供由CDCF2509时钟驱动器分发的时钟信号。
- FBIN (13): 反馈输入,提供PLL的反馈信号。
- 1G (11): 输出银行使能,控制1Y(0:4)输出。
- 2G (14): 输出银行使能,控制2Y(0:3)输出。
- FBOUT (12): 反馈输出,当外部连接到FBIN时,完成PLL的反馈回路。
- 1Y(0:4) (3,4,5,8,9): 时钟输出,提供CLK的低偏差副本。
- 2Y(0:3) (21,20,17,16): 时钟输出,提供CLK的低偏差副本。
- AVCC (23): 电源,为模拟电路提供电源参考。
- AGND (1): 模拟电路的地参考。
- VCC (2,10,15,22): 电源。
- GND (6,7,18,19): 地。
参数特性:
- 工作频率范围:25MHz至140MHz。
- 静态相位误差分布在66MHz至133MHz时为±125ps。
- 66MHz至133MHz时的抖动(cyc-cyc)已注册DIMM规范Rev 0.9。
- 设计满足PC133 SDRAM同步DRAM应用。
功能详解:
- CDCF2509不需要外部RC网络,PLL的环路滤波器集成在芯片上,最小化了组件数量、占用的板空间和成本。
- 每个输出银行可通过控制(1G和2G)输入分别启用或禁用。
- 输出信号的占空比调整为50%,与CLK的占空比无关。
应用信息:
- 针对高速时钟分布设计的应用报告,如文档号SLMA003和SCAA039所述。
封装信息:
- TA:小外形(PW)封装,适用于0°C至85°C的温度范围,标记为CDCF2509PWR。