CH569W

CH569/CH565 数据手册 V1.0 概述 CH569 和 CH565 微控制器使用 RISC-V3A 内核，支持 RISC-V 指令的 IMAC 子集。片上采取 128 位数据宽 度的 DMA 以支持多个高速外设的高带宽需求，实现大数据量的高速传输。外设包括 USB3.0 超速、USB2.0 高速主机和设备控制器及收发器 PHY、千兆以太网控制器、专用高速 SerDes 控制器及收发器 PHY、SD/EMMC 接口控制器、加解密模块、高速并行接口、数字视频接口 DVP 等，可广泛应用于流媒体、即时存储、超高 速 FIFO、通讯延长、安防监控等应用场景。 功能 l l l 内核 支持 RV32IMAC 指令集组合，硬件乘法和除法 快速可编程中断控制器+快速中断响应 静态分支预测、冲突处理机制 低功耗两级流水线 最高 120MHz 系统主频 系统存储 448KB 用户应用程序存储区 CodeFlash 32KB 用户数据存储区 DataFlash 24KB 系统引导程序存储区 BootLoader 8KB 系统非易失配置信息存储区 InfoFlash 32/64/96KB 可配置的 128 位宽 SRAM（RAMX） 16KB 的 32 位宽 SRAM（RAMS） 电源及低功耗 - 支持低功耗模式 - 支持部分 GPIO、USB、以太网信号唤醒 l l 定时器及 PWMX 3 组 26 位定时器， 支持定时、计数、信号捕捉、PWM 调制输出 TMR1 和 TMR2 支持 DMA 4 组扩展 PWM 输出，占空比可调 通用异步串口 UART： - 4 组 UART，最高波特率 7.5Mbps，兼容 16C550 - 内置 FIFO，多个触发级 l 串行外设 SPI - 2 组 SPI 接口，支持主从(Master/Slave)模式 - 内置 FIFO，支持 DMA l 主动并口：8 位数据，15 位地址总线 l 通用 I/O 端口 - 49 个普通 IO，8 个可设置电平或边沿中断 - 部分引脚具有复用及映射功能 l 其他：看门狗、SysTick、调试接口等 l l 超速 USB3.0 控制器及收发器（内置 PHY） 支持 USB3.0 Host/Device 模式、OTG 功能 支持控制、批量、中断、实时/同步传输 主机支持 USB3.0 HUB 支持 U1/U2/U3 低功耗状态 高速 USB2.0 控制器及收发器（内置 PHY） - 支持 USB2.0 Host/Device 模式 - 支持控制、批量、中断、实时/同步传输 - 支持数据收发双缓冲 l 千兆以太网控制器 ETH - 符合 IEEE 802.3 协议规范 - 提供 RGMII 和 RMII 接口，连接外置的 PHY - 通过 PHY，支持 10/100/1000Mbps 的传输速率 l EMMC 控制器 - 符合 SD3.0 规范的 UHS-ISDR50 模式并向下兼容 - 符合 EMMC 卡 4.4 和 4.5.1 规范，兼容 5.0 规范 - 支持 1/4/8 线数据通讯，最高 96MHz 通讯时钟 l 高速并行接口 HSPI - 8/16/32 位数据宽度可配置 - 内置 FIFO，支持 DMA，双缓冲收发 - 最快传输速度约为 3.8Gbps（32 位@120MHz） l 数字视频接口 DVP - 可配置 8/10/12 位数据宽度 - 支持 YUV、RGB、JPEG 压缩数据 l ECEC 加密模块 - 支持 AES/SM4 算法，8 种组合加解密模式 - 支持 SRAM/EMMC/HSPI 外设接口数据加解密 l 远距离 SerDes 控制器及收发器（内置 PHY） - 8b/10b 编解码，1.2Gbps 高速差分信号通讯 - 通过一对差分网线 600Mbps 传输距离达 90m l 芯片 ID 号：唯一 64bit ID 识别号 l 封装：QFN68、QFN40 CH569/565 数据手册 1 http://wch.cn 第 1 章 引脚信息 1.1 引脚排列 UD+ UDV33USB SSTXA SSTXB V12USB SSRXA SSRXB V12CORE PA19/HRCLK PA18/HRACT PA8/TXD1/BRD# PA7/BD7/RXD1 PA6/TXD0_/BD6/HRVLD PA5/HD0/BD5/RXD0_ VDDIO PA4/HD1/TMR2/PWM1/BD4 GPIO/* E: ETH M: EMMC H: HS PI B: BUS8 G: SERDES 34 33 32 31 30 29 28 27 26 25 24 23 22 21 20 19 18 注 1：0#引脚是 QFN 封装的底板。 30 29 28 27 26 25 24 23 22 21 PB13/MOSI1 PB12/SCK1/RTS PB11/SCS1/CTS V12CORE VDDIO PB4/TXD3 PB3/TMR2_/RXD3 PB16/DD9 PB14/MISO1/DD11 PB15/RST#/TMR1/PWM0/DD10 PB17/DD8 PB18/DD7 PB19/DD6 PB20/DD5 PB21/DD4 PA0/DD3 PA1/DD2 PA2/DD1/RXD2 PA3/TXD2/DD0 PA4/TMR2/PWM1/DVSYN UDV33USB SSTXA SSTXB V12USB SSRXA SSRXB VDDIO PA6/TXD0_/DPCLK PA5/DHSYN/RXD0_ PA9/TMR0 PA13/SCK V33LDO V12CORE V33GX GXM GXP XO XI UD+ 1 2 3 4 5 6 7 8 9 10 31 32 33 34 35 36 37 38 39 40 GND 34 33 32 31 30 29 28 27 26 25 24 23 22 21 20 19 18 0 UD+ UDV33USB SSTXA SSTXB V12USB SSRXA SSRXB V12CORE PA19 PA18 PA8/TXD1/BRD# PA7/BD7/RXD1 PA6/TXD0_/BD6/DPCLK PA5/BD5/DHSYN/RXD0_ VDDIO PA4/TMR2/PWM1/BD4/DVSYN GPIO/* E: ETH M: EMMC D: DVP B: BUS8 G: SERDES PB2/ETXD3/PWM3/BA2 PB1/EMDCK/PWM2/BA1 PB0/EMDIO/TMR1_/BA0 PB14/MSDCK/MISO1/BA14/DD11 PB15/RST#/TMR1/PWM0/DD10 PB16/MCMD/DD9 PA17 PB17/MD0/DD8 PB18/MD1/DD7 PB19/MD2/DD6 PB20/MD3/DD5 PB21/MD4/DD4 PA0/MD5/BD0/DD3 PA1/MD6/BD1/DD2 PA2/MD7/BD2/DD1/RXD2 PA3/TXD2/BD3/DD0 PA23 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 GND PA21 PA22 PA9/TMR0/BWR# PA10/TCK PA11/TIO PA12/SCS PA13/SCK PA14/MOSI PA15/MISO VDDIO V33LDO V12CORE V33GX GXM GXP XO XI 0 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 PB13/MOSI1/BA13/ERXDV PB12/SCK1/RTS/BA12/ERXD0 PB24 PB11/BA11/ERXD1/SCS1/CTS PB23 PB10/DTR/BA10/ERXD2 PB22 PB9/BA9/ERXD3/DCD PB8/BA8/ERXC/RI VDDIO PB7/ETXC/BA7/DSR PA16/ETCKI PB6/ETXEN/TXD0/BA6 PB5/ETXD0/BA5/RXD0 PB4/ETXD1/TXD3/BA4 PB3/ETXD2/TMR2_/BA3/RXD3 PA20/EMCO 51 50 49 48 47 46 45 44 43 42 41 40 39 38 37 36 35 0 PB2/ETXD3/HD18/PWM3/BA2 PB1/EMDCK/HD17/PWM2/BA1 PB0/EMDIO/HD16/TMR1_/BA0 PB14/MSDCK/HD15/MISO1/BA14 PB15/RST#/HD14/TMR1/PWM0 PB16/MCMD/HD13 PA17/HD12 PB17/MD0/HD11 PB18/MD1/HD10 PB19/MD2/HD9 PB20/MD3/HD8 PB21/MD4/HD7 PA0/MD5/HD6/BD0 PA1/MD6/HD5/BD1 PA2/MD7/HD4/BD2/RXD2 PA3/HD3/TXD2/BD3 PA23/HTRDY 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 PA21/HTVLD PA22/HD2 PA9/HTREQ/TMR0/BWR# PA10/TCK/HTACK PA11/TIO/HTCLK PA12/SCS PA13/SCK PA14/MOSI PA15/MISO VDDIO V33LDO V12CORE V33GX GXM GXP XO XI GND 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 PB13/HD31/MOSI1/BA13/ERXDV PB12/HD30/SCK1/RTS/BA12/ERXD0 PB24 PB11/HD29/BA11/ERXD1/SCS1/CTS PB23 PB10/HD28/DTR/BA10/ERXD2 PB22 PB9/HD27/BA9/ERXD3/DCD PB8/HD26/BA8/ERXC/RI VDDIO PB7/ETXC/HD25/BA7/DSR PA16/HD24/ETCKI PB6/ETXEN/HD23/TXD0/BA6 PB5/ETXD0/HD22/BA5/RXD0 PB4/ETXD1/HD21/TXD3/BA4 PB3/ETXD2/HD20/TMR2_/BA3/RXD3 PA20/EMCO/HD19 51 50 49 48 47 46 45 44 43 42 41 40 39 38 37 36 35 图 1-1 CH569 和 CH565 引脚分布 20 19 18 17 16 15 14 13 12 11 CH569/565 数据手册 2 http://wch.cn 1.2 型号对比 表 1-1 CH569 和 CH565 产品资源分配 型号 CH569W CH565W 资源 用户闪存 数据闪存 引导闪存 SRAM（RAMX+RAMS） 通用 I/O 通用定时器 定 时 看门狗 器 SysTick PWMX+PWM UART SPI（主+从） 主动并口 千兆以太网（ETH-GMAC） 数字图像接口（DVP） EMMC AES/SM4 加密 高速并行接口（HSPI） 超速 USB3.0 高速 USB2.0 高速 SerDes 调试接口 闪 存 448KB 49 3 4 + 3 4 2 √ √ × √ √ √ √ √ √ √ 448KB 32KB 24KB 32/64/96KB + 16KB 49 3 √ √ 4 + 3 4 2 √ √ √ √ √ × √ √ √ √ CH565M 448KB 22 3 2 + 3 3 1 × × √ × √ × √ √ √ × 1.3 引脚描述 1.3.1 CH569 引脚定义 表 1-2 CH569 引脚定义 引 脚 号 引脚 名称 类型 主功能（复位后）/ 复用功能及映射 0 1 2 3 4 5 6 7 8 GND UD+ UDV33USB SSTXA SSTXB V12USB SSRXA SSRXB P USB2.0 USB2.0 P USB3.0 USB3.0 P USB3.0 USB3.0 GND DP DN V33USB SSTXA SSTXB V12USB SSRXA SSRXB 9 V12CORE P V12CORE 10 PA19 I/O 11 PA18 I/O PA19 /HRCLK PA18 功能描述 公共接地端（底板） USB2.0 信号线 D+ USB2.0 信号线 DUSB PHY 的 3.3V 电源输入，外接电容 0.1uF USB3.0 超速信号线 TXA USB3.0 超速信号线 TXB USB PHY 的 1.2V 电源输入，外接电容 0.1uF USB3.0 超速信号线 RXA USB3.0 超速信号线 RXB 系统的 1.2V 内核电压输入，需连接到另一个 V12CORE 引 脚，外接电容 0.1uF PA19：通用双向数字 I/O 引脚 HRCLK：高速并行接口接收采样时钟输入 PA18：通用双向数字 I/O 引脚 CH569/565 数据手册 3 /HRACT 12 PA8 I/O PA8 /TXD1/BRD# 13 PA7 I/O PA7 /BD7/RXD1 14 PA6 I/O PA6 /TXD0_/BD6/HRVLD 15 PA5 I/O PA5 /HD0/BD5/RXD0_ 16 VDDIO P VDDIO 17 PA4 I/O PA4 /HD1/TMR2/PWM1/BD4 18 PA23 I/O PA23 /HTRDY 19 PA3 I/O PA3 /HD3/TXD2/BD3 20 PA2 I/O PA2 /MD7/HD4/BD2/RXD2 21 PA1 I/O PA1 /MD6/HD5/BD1 22 PA0 I/O PA0 /MD5/HD6/BD0 23 PB21 I/O PB21 /MD4/HD7 24 PB20 I/O PB20 /MD3/HD8 25 PB19 I/O PB19 /MD2/HD9 26 PB18 I/O PB18 http://wch.cn HRACT：高速并行接口的发送请求信号输入 PA8：通用双向数字 I/O 引脚 TXD1：UART1 外设的 TXD 引脚输出 BRD#：主动并口的读控制信号输出，低有效 PA7：通用双向数字 I/O 引脚 BD7：主动并口数据线 7 RXD1：UART1 外设的 RXD 引脚输入 PA6：通用双向数字 I/O 引脚 TXD0_：UART0 外设的 TXD 功能引脚映射 BD6：主动并口数据线 6 HRVLD：高速并行接口的数据发送状态引脚输入 PA5：通用双向数字 I/O 引脚 HD0：高速并行接口数据线 0 BD5：主动并口数据线 5 RXD0_：UART0 外设的 RXD 功能引脚映射 I/O 电源 3.3V 输入，外接电容 0.1uF PA4：通用双向数字 I/O 引脚 HD1：高速并行接口数据线 1 TMR2：定时器 2 外设的输入捕获及 PWM 输出引脚 PWM1：PWMX 外设通道 1 输出 BD4：主动并口数据线 4 PA23：通用双向数字 I/O 引脚 HTRDY：高速并行接口检测接收状态引脚输入 PA3：通用双向数字 I/O 引脚 HD3：高速并行接口数据线 3 TXD2：UART2 外设的 TXD 引脚输出 BD3：主动并口数据线 3 PA2：通用双向数字 I/O 引脚 MD7：EMMC 外设数据线 7 HD4：高速并行接口数据线 4 BD2：主动并口数据线 2 RXD2：UART2 外设的 RXD 引脚输入 PA1：通用双向数字 I/O 引脚 MD6：EMMC 外设数据线 6 HD5：高速并行接口数据线 5 BD1：主动并口数据线 1 PA0：通用双向数字 I/O 引脚 MD5：EMMC 外设数据线 5 HD6：高速并行接口数据线 6 BD0：主动并口数据线 0 PB21：通用双向数字 I/O 引脚 MD4：EMMC 外设数据线 4 HD7：高速并行接口数据线 7 PB20：通用双向数字 I/O 引脚 MD3：EMMC 外设数据线 3 HD8：高速并行接口数据线 8 PB19：通用双向数字 I/O 引脚 MD2：EMMC 外设数据线 2 HD9：高速并行接口数据线 9 PB18：通用双向数字 I/O 引脚 CH569/565 数据手册 4 /MD1/HD10 27 PB17 I/O 28 PA17 I/O 29 PB16 I/O 30 PB15 I/O 31 PB14 I/O 32 PB0 I/O 33 PB1 I/O 34 PB2 I/O 35 PA20 I/O 36 PB3 I/O 37 PB4 I/O 38 PB5 I/O http://wch.cn MD1：EMMC 外设数据线 1 HD10：高速并行接口数据线 10 PB17：通用双向数字 I/O 引脚 PB17 MD0：EMMC 外设数据线 0 /MD0/HD11 HD11：高速并行接口数据线 11 PA17 PA17：通用双向数字 I/O 引脚 /HD12 HD12：高速并行接口数据线 12 PB16：通用双向数字 I/O 引脚 PB16 MCMD：EMMC 外设命令信号线 /MCMD/HD13 HD13：高速并行接口数据线 13 PB15：通用双向数字 I/O 引脚 RST#：外部复位输入引脚，低有效 PB15 HD14：高速并行接口数据线 14 /RST#/HD14/TMR1/PWM0 TMR1：定时器 1 外设的输入捕获及 PWM 输出引脚 PWM0：PWMX 外设通道 0 输出 PB14：通用双向数字 I/O 引脚 MSDCK：EMMC 外设的时钟信号线输出 PB14 /MSDCK/HD15/MISO1 HD15：高速并行接口数据线 15 MISO1：SPI1 外设的主机输入从机输出 MISO 引脚 /BA14 BA14：主动并口地址线 14 PB0：通用双向数字 I/O 引脚 EMDIO：以太网控制器 SMI 接口数据引脚 PB0 /EMDIO/HD17/TMR1_ HD17：高速并行接口数据线 17 TMR1_：定时器 1 外设的输入捕获及 PWM 输出引脚映射 /BA0 BA0：主动并口地址线 0 PB1：通用双向数字 I/O 引脚 EMDCK：以太网控制器 SMI 接口时钟输出引脚 PB1 HD17：高速并行接口数据线 17 /EMDCK/HD17/PWM2/BA1 PWM2：PWMX 外设通道 2 输出 BA1：主动并口地址线 1 PB2：通用双向数字 I/O 引脚 ETXD3：以太网控制器 MII 接口发送数据线 3 PB2 HD18：高速并行接口数据线 18 /ETXD3/HD18/PWM3/BA2 PWM3：PWMX 外设通道 3 输出 BA2：主动并口地址线 2 PA20：通用双向数字 I/O 引脚 PA20 EMCO：以太网控制器时钟输出引脚 /EMCO/HD19 HD19：高速并行接口数据线 19 PB3：通用双向数字 I/O 引脚 ETXD2：以太网控制器 MII 接口发送数据线 2 PB3 HD20：高速并行接口数据线 20 /ETXD2/HD20/TMR2_ TMR2_：定时器 2 外设的输入捕获及 PWM 输出引脚映射 /BA3/RXD3 BA3：主动并口地址线 3 RXD3：UART3 外设的 RXD 引脚输入 PB4：通用双向数字 I/O 引脚 PB4 ETXD1：以太网控制器 MII 接口发送数据线 1 /ETXD1/HD21/TXD3 HD21：高速并行接口数据线 21 /BA4 TXD3：UART3 外设的 TXD 引脚输出 BA4：主动并口地址线 4 PB5 PB5：通用双向数字 I/O 引脚 CH569/565 数据手册 5 /ETXD0/HD22/BA5 /RXD0 39 PB6 I/O 40 PA16 I/O 41 PB7 I/O 42 VDDIO P 43 PB8 I/O 44 PB9 I/O 45 PB22 I/O 46 PB10 I/O 47 PB23 I/O 48 PB11 I/O 49 PB24 I/O 50 PB12 I/O 51 PB13 I/O http://wch.cn ETXD0：以太网控制器 MII 接口发送数据线 0 HD22：高速并行接口数据线 22 BA5：主动并口地址线 5 RXD0：UART0 外设的 RXD 引脚输入 PB6：通用双向数字 I/O 引脚 ETXEN：以太网控制器 MII 接口发送数据有效引脚输出 PB6 HD23：高速并行接口数据线 23 /ETXEN/HD23/TXD0/BA6 TXD0：UART0 外设的 TXD 引脚输出 BA6：主动并口地址线 6 PA16：通用双向数字 I/O 引脚 PA16 HD24：高速并行接口数据线 24 /HD24/ETCKI ETCKI：以太网控制器的 125M 时钟输入引脚 PB7：通用双向数字 I/O 引脚 ETXC：以太网控制器 MII 接口发送时钟引脚输出 PB7 HD25：高速并行接口数据线 25 /ETXC/HD25/BA7 BA7：主动并口地址线 7 /DSR DSR：UART0 外设 MODEM 信号的 DSR 引脚 VDDIO I/O 电源 3.3V 输入，外接电容 0.1uF PB8：通用双向数字 I/O 引脚 HD26：高速并行接口数据线 26 PB8 BA8：主动并口地址线 8 /HD26/BA8/ERXC/RI ERXC：以太网控制器 MII 接口接收时钟输入引脚 RI：UART0 外设 MODEM 信号的 RI 引脚 PB9：通用双向数字 I/O 引脚 HD27：高速并行接口数据线 27 PB9 BA9：主动并口地址线 9 /HD27/BA9/ERXD3/DCD ERXD3：以太网控制器 MII 接口接收数据线 3 DCD：UART0 外设 MODEM 信号的 DCD 引脚 PB22 PB22：通用双向数字 I/O 引脚 PB10：通用双向数字 I/O 引脚 HD28：高速并行接口数据线 28 PB10 DTR：UART0 外设 MODEM 信号的 DTR 引脚 /HD28/DTR/BA10/ERXD2 BA10：主动并口地址线 10 ERXD2：以太网控制器 MII 接口接收数据线 2 PB23 PB23：通用双向数字 I/O 引脚 PB11：通用双向数字 I/O 引脚 HD29：高速并行接口数据线 29 PB11 BA11：主动并口地址线 11 /HD29/BA11/ERXD1 ERXD1：以太网控制器 MII 接口接收数据线 1 /SCS1/CTS SCS1：SPI1 外设的片选信号 SCS 引脚 CTS：UART0 外设 MODEM 信号的 CTS 引脚 PB24 PB24：通用双向数字 I/O 引脚 PB12：通用双向数字 I/O 引脚 HD30：高速并行接口数据线 30 PB12 SCK1：SPI1 外设的时钟信号 SCK 引脚 /HD30/SCK1/RTS RTS：UART0 外设 MODEM 信号的 RTS 引脚 /BA12/ERXD0 BA12：主动并口地址线 12 ERXD0：以太网控制器 MII 接口接收数据线 0 PB13 PB13：通用双向数字 I/O 引脚 /HD31/MOSI1/BA13 HD31：高速并行接口数据线 31 CH569/565 数据手册 6 /ERXDV PA21 /HTVLD PA22 /HD2 52 PA21 I/O 53 PA22 I/O 54 PA9 I/O PA9 /HTREQ/TMR0/BWR# 55 PA10 I/O PA10 /TCK/HTACK 56 PA11 I/O PA11 /TIO/HTCLK 57 PA12 I/O 58 PA13 I/O 59 PA14 I/O 60 PA15 I/O 61 62 63 64 65 66 67 68 VDDIO V33LDO V12CORE V33GX GXM GXP XO XI P P P P SDP SDP O I PA12 /SCS PA13 /SCK PA14 /MOSI PA15 /MISO VDDIO V33LDO V12CORE V33GX GXM GXP XO XI http://wch.cn MOSI1：SPI1 外设的主机输出从机输入 MOSI 引脚 BA13：主动并口地址线 13 ERXDV：以太网控制器 MII 接口接收数据有效引脚输入 PA21：通用双向数字 I/O 引脚 HTVLD：高速并行接口的数据发送状态引脚输出 PA22：通用双向数字 I/O 引脚 HD2：高速并行接口数据线 2 PA9：通用双向数字 I/O 引脚 HTREQ：高速并行接口的发送请求信号输出 TMR0：定时器 0 外设的输入捕获及 PWM 输出引脚 BWR#：主动并口的写控制信号输出，低有效 PA10：通用双向数字 I/O 引脚 TCK：Debug 功能的时钟输入引脚 HTACK：高速并行接口的接收状态引脚输出 PA11：通用双向数字 I/O 引脚 TIO：Debug 功能的数据输入输出硬件 HTCLK：高速并行接口的通讯时钟引脚输出 PA12：通用双向数字 I/O 引脚 SCS：SPI0 外设的片选信号 SCS 引脚 PA13：通用双向数字 I/O 引脚 SCK：SPI0 外设的时钟信号 SCK 引脚 PA14：通用双向数字 I/O 引脚 MOSI：SPI0 外设的主机输出从机输入 MOSI 引脚 PA15：通用双向数字 I/O 引脚 MISO：SPI0 外设的主机输入从机输出 MISO 引脚 I/O 电源 3.3V 输入，外接电容 0.1uF 内部 LDO 电源的 3.3V 输入，外接电容 0.1uF 系统的 1.2V 内核电压输出，外接电容 3.3uF SerDes PHY 的 3.3V 输入，外接电容 0.1uF SerDes 差分信号线 GXM SerDes 差分信号线 GXP 外部高速晶体振荡器反相输出端 外部高速晶体振荡器输入端 1.3.2 CH565 引脚定义 表 1-3 CH565 引脚定义 引脚号 CH565W CH565M 0 1 2 3 4 5 6 7 0 40 1 2 3 4 5 6 引脚 名称 类型 主功能（复位后）/ 复用功能及映射 GND UD+ UDV33USB SSTXA SSTXB V12USB SSRXA P USB2.0 USB2.0 P USB3.0 USB3.0 P USB3.0 GND DP DN V33USB SSTXA SSTXB V12USB SSRXA 功能描述 公共接地端（底板） USB2.0 信号线 D+ USB2.0 信号线 DUSB PHY 的 3.3V 电源输入，外接电容 0.1uF USB3.0 超速信号线 TXA USB3.0 超速信号线 TXB USB PHY 的 1.2V 电源输入，外接电容 0.1uF USB3.0 超速信号线 RXA CH569/565 数据手册 7 8 7 SSRXB USB3.0 9 27 V12CORE P 10 11 - PA19 PA18 I/O I/O 12 - PA8 I/O 13 - PA7 I/O 14 9 PA6 I/O 15 10 PA5 I/O 16 8 VDDIO P 17 11 PA4 I/O 18 - PA23 I/O 19 12 PA3 I/O 20 13 PA2 I/O 21 14 PA1 I/O 22 15 PA0 I/O 23 16 PB21 I/O 24 17 PB20 I/O 25 18 PB19 I/O SSRXB http://wch.cn USB3.0 超速信号线 RXB 系统的 1.2V 内核电压输入，需连接到另一个 V12CORE 引 V12CORE 脚，外接电容 0.1uF PA19 PA19：通用双向数字 I/O 引脚 PA18 PA18：通用双向数字 I/O 引脚 PA8：通用双向数字 I/O 引脚 PA8 TXD1：UART1 外设的 TXD 引脚输出 /TXD1/BRD# BRD#：主动并口的读控制信号输出，低有效 PA7：通用双向数字 I/O 引脚 PA7 BD7：主动并口数据线 7 /BD7/RXD1 RXD1：UART1 外设的 RXD 引脚输入 PA6：通用双向数字 I/O 引脚 PA6 TXD0_：UART0 外设的 TXD 功能引脚映射 /TXD0_/BD6/DPCLK BD6：主动并口数据线 6 DPCLK：数字视频接口时钟信号输入 PA5：通用双向数字 I/O 引脚 PA5 BD5：主动并口数据线 5 /BD5/DHSYN/RXD0_ DHSYN：数字视频接口行同步信号输入 RXD0_：UART0 外设的 RXD 功能引脚映射 VDDIO I/O 电源 3.3V 输入，外接电容 0.1uF PA4：通用双向数字 I/O 引脚 TMR2：定时器 2 外设的输入捕获及 PWM 输出引脚 PA4 /TMR2/PWM1/BD4 PWM1：PWMX 外设通道 1 输出 BD4：主动并口数据线 4 /DVSYN DVSYN：数字视频接口帧同步信号输入 PA23 PA23：通用双向数字 I/O 引脚 PA3：通用双向数字 I/O 引脚 TXD2：UART2 外设的 TXD 引脚输出 PA3 /TXD2/BD3/DD0 BD3：主动并口数据线 3 DD0：数字视频接口数据线 0 PA2：通用双向数字 I/O 引脚 MD7：EMMC 外设数据线 7 PA2 BD2：主动并口数据线 2 /MD7/BD2/DD1 DD1：数字视频接口数据线 1 /RXD2 RXD2：UART2 的 RXD 引脚输入 PA1：通用双向数字 I/O 引脚 PA1 MD6：EMMC 外设数据线 6 /MD6/BD1/DD2 BD1：主动并口数据线 1 DD2：数字视频接口数据线 2 PA0：通用双向数字 I/O 引脚 PA0 MD5：EMMC 外设数据线 5 /MD5/BD0/DD3 BD0：主动并口数据线 0 DD3：数字视频接口数据线 3 PB21：通用双向数字 I/O 引脚 PB21 MD4：EMMC 外设数据线 4 /MD4/DD4 DD4：数字视频接口数据线 4 PB20：通用双向数字 I/O 引脚 PB20 MD3：EMMC 外设数据线 3 /MD3/DD5 DD5：数字视频接口数据线 5 PB19 PB19：通用双向数字 I/O 引脚 CH569/565 数据手册 8 /MD2/DD6 26 19 PB18 I/O PB18 /MD1/DD7 27 20 PB17 I/O PB17 /MD0/DD8 28 - PA17 I/O PA17 29 23 PB16 I/O PB16 /MCMD/DD9 I/O PB15 /RST#/TMR1/PWM0 /DD10 I/O PB14 /MSDCK/MISO1 /BA14/DD11 30 31 21 22 PB15 PB14 32 - PB0 I/O PB0 /EMDIO/TMR1_ /BA0 33 - PB1 I/O PB1 /EMDCK/PWM2/BA1 34 - PB2 I/O PB2 /ETXD3/PWM3/BA2 35 - PA20 I/O PA20 /EMCO 36 24 PB3 I/O PB3 /ETXD2/TMR2_ /BA3/RXD3 37 25 PB4 I/O PB4 /ETXD1/TXD3/BA4 38 - PB5 I/O PB5 /ETXD0/BA5/RXD0 39 - PB6 I/O PB6 http://wch.cn MD2：EMMC 外设数据线 2 DD6：数字视频接口数据线 6 PB18：通用双向数字 I/O 引脚 MD1：EMMC 外设数据线 1 DD7：数字视频接口数据线 7 PB17：通用双向数字 I/O 引脚 MD0：EMMC 外设数据线 0 DD8：数字视频接口数据线 8 PA17：通用双向数字 I/O 引脚 PB16：通用双向数字 I/O 引脚 MCMD：EMMC 外设命令信号线 DD9：数字视频接口数据线 9 PB15：通用双向数字 I/O 引脚 RST#：外部复位输入引脚，低有效 TMR1：定时器 1 外设的输入捕获及 PWM 输出引脚 PWM0：PWMX 外设通道 0 输出 DD10：数字视频接口数据线 10 PB14：通用双向数字 I/O 引脚 MSDCK：EMMC 外设的时钟信号线输出 MISO1：SPI1 外设的主机输入从机输出 MISO 引脚 BA14：主动并口地址线 14 DD10：数字视频接口数据线 11 PB0：通用双向数字 I/O 引脚 EMDIO：以太网控制器 SMI 接口数据引脚 TMR1_：定时器 1 外设的输入捕获及 PWM 输出引脚映射 BA0：主动并口地址线 0 PB1：通用双向数字 I/O 引脚 EMDCK：以太网控制器 SMI 接口时钟输出引脚 PWM2：PWMX 外设通道 2 输出 BA1：主动并口地址线 1 PB2：通用双向数字 I/O 引脚 ETXD3：以太网控制器 MII 接口发送数据线 3 PWM3：PWMX 外设通道 3 输出 BA2：主动并口地址线 2 PA20：通用双向数字 I/O 引脚 EMCO：以太网控制器时钟输出引脚 PB3：通用双向数字 I/O 引脚 ETXD2：以太网控制器 MII 接口发送数据线 2 TMR2_：定时器 2 外设的输入捕获及 PWM 输出引脚映射 BA3：主动并口地址线 3 RXD3：UART3 外设的 RXD 引脚输入 PB4：通用双向数字 I/O 引脚 ETXD1：以太网控制器 MII 接口发送数据线 1 TXD3：UART3 的 TXD 引脚输出 BA4：主动并口地址线 4 PB5：通用双向数字 I/O 引脚 ETXD0：以太网控制器 MII 接口发送数据线 0 BA5：主动并口地址线 5 RXD0：UART0 外设的 RXD 引脚输入 PB6：通用双向数字 I/O 引脚 CH569/565 数据手册 9 40 - PA16 I/O 41 - PB7 I/O 42 26 VDDIO P 43 - PB8 I/O 44 - PB9 I/O 45 - PB22 I/O 46 - PB10 I/O 47 - PB23 I/O 48 28 PB11 I/O 49 - PB24 I/O 50 29 PB12 I/O 51 30 PB13 I/O 52 53 - PA21 PA22 I/O I/O 54 31 PA9 I/O 55 - PA10 I/O 56 - PA11 I/O 57 - PA12 I/O http://wch.cn /ETXEN/TXD0/BA6 ETXEN：以太网控制器 MII 接口发送数据有效引脚输出 TXD0：UART0 外设的 TXD 引脚输出 BA6：主动并口地址线 6 PA16 PA16：通用双向数字 I/O 引脚 /ETCKI ETCKI：以太网控制器的 125M 时钟输入引脚 PB7：通用双向数字 I/O 引脚 PB7 ETXC：以太网控制器 MII 接口发送时钟引脚输出 /ETXC/BA7/DSR BA7：主动并口地址线 7 DSR：UART0 外设 MODEM 信号的 DSR 引脚 VDDIO I/O 电源 3.3V 输入，外接电容 0.1uF PB8：通用双向数字 I/O 引脚 PB8 BA8：主动并口地址线 8 /BA8/ERXC/RI ERXC：以太网控制器 MII 接口接收时钟输入引脚 RI：UART0 外设 MODEM 信号的 RI 引脚 PB9：通用双向数字 I/O 引脚 PB9 BA9：主动并口地址线 9 /BA9/ERXD3/DCD ERXD3：以太网控制器 MII 接口接收数据线 3 DCD：UART0 外设 MODEM 信号的 DCD 引脚 PB22 PB22：通用双向数字 I/O 引脚 PB10：通用双向数字 I/O 引脚 PB10 DTR：UART0 外设 MODEM 信号的 DTR 引脚 /DTR/BA10/ERXD2 BA10：主动并口地址线 10 ERXD2：以太网控制器 MII 接口接收数据线 2 PB23 PB23：通用双向数字 I/O 引脚 PB11：通用双向数字 I/O 引脚 BA11：主动并口地址线 11 PB11 ERXD1：以太网控制器 MII 接口接收数据线 1 /BA11/ERXD1 SCS1：SPI1 外设的片选信号 SCS 引脚 /SCS1/CTS CTS：UART0 外设 MODEM 信号的 CTS 引脚 PB24 PB24：通用双向数字 I/O 引脚 PB12：通用双向数字 I/O 引脚 SCK1：SPI1 外设的时钟信号 SCK 引脚 PB12 RTS：UART0 外设 MODEM 信号的 RTS 引脚 /SCK1/RTS BA12：主动并口地址线 12 /BA12/ERXD0 ERXD0：以太网控制器 MII 接口接收数据线 0 PB13：通用双向数字 I/O 引脚 PB13 MOSI1：SPI1 外设的主机输出从机输入 MOSI 引脚 /MOSI1/BA13 BA13：主动并口地址线 13 /ERXDV ERXDV：以太网控制器 MII 接口接收数据有效引脚输入 PA21 PA21：通用双向数字 I/O 引脚 PA22 PA22：通用双向数字 I/O 引脚 PA9：通用双向数字 I/O 引脚 PA9 TMR0：定时器 0 外设的输入捕获及 PWM 输出引脚 /TMR0/BWR# BWR#：主动并口的写控制信号输出，低有效 PA10 PA10：通用双向数字 I/O 引脚 /TCK TCK：Debug 功能的时钟输入引脚 PA11 PA11：通用双向数字 I/O 引脚 /TIO TIO：Debug 功能的数据输入输出硬件 PA12 PA12：通用双向数字 I/O 引脚 /SCS SCS：SPI0 外设的片选信号 SCS 引脚 CH569/565 数据手册 10 58 32 PA13 I/O 59 - PA14 I/O 60 - PA15 I/O 61 62 63 64 65 66 67 68 33 34 35 36 37 38 39 VDDIO V33LDO V12CORE V33GX GXM GXP XO XI P P P P SDP SDP O I PA13 /SCK PA14 /MOSI PA15 /MISO VDDIO V33LDO V12CORE V33GX GXM GXP XO XI 注： (1) I：输入；O：输出；I/O：输入输出。 (2) P：电源。 (3) USB：USB 信号。 (4) SDP：SerDes PHY 信号。 http://wch.cn PA13：通用双向数字 I/O 引脚 SCK：SPI0 外设的时钟信号 SCK 引脚 PA14：通用双向数字 I/O 引脚 MOSI：SPI0 外设的主机输出从机输入 MOSI 引脚 PA15：通用双向数字 I/O 引脚 MISO：SPI0 外设的主机输入从机输出 MISO 引脚 I/O 电源 3.3V 输入，外接电容 0.1uF 内部 LDO 电源的 3.3V 输入，外接电容 0.1uF 系统的 1.2V 内核电压输出，外接电容 3.3uF SerDes PHY 的 3.3V 输入，外接电容 0.1uF SerDes 差分信号线 GXM SerDes 差分信号线 GXP 外部高速晶体振荡器反相输出端 外部高速晶体振荡器输入端 CH569/565 数据手册 11 http://wch.cn 第 2 章 系统结构及存储器 2.1 系统结构 图 2-1 系统框图 RAMS 16KB MUX XROM 32bits DMA2 Arbiter CPU SPI0/1 SYS CAP PWM RXD TXD CTS/RTS/DSR /RI/DCD/DTR SCK/SCS MOSI/MISO PA PB MSDCK MCMD MD0-MD7 Timer*3 (Cap/PWM) UART*4 SPI*2 GPIO EMMC INT INT INT INT INT INT RTX CLK RTX CTRL HD0-HD31 HSPI (CH565 none) INT DPCLK DHSYN DVSYN DD0-DD11 DVP (CH569 none) INT ECDC INT AHB (Address, Wdata, Rdata, Control, Status), Interrupt Arbiter TMR1/2 ROM (32/128bits) 96/64/32KB ROM_CTRL INT 32bits CPU RISC-V 32bits RAMX 32/64/96KB 128bits USB2.0 CPU USB3.0 DMA1 Arbiter ETH SERDES DVP SPI0/1 TMR1/2 EMMC DMA4X HPIF ECDC INT INT INT INT USB2.0 CTRL UD+ UD- USB2.0 USB PHY USB3.0 CTRL USB3.0 SSTXA SSTXB SSRXA SSRXB ETH GMAC SerDes(1G) SerDes PHY GXM GXP 图 2-1 是系统内部结构框图。在 32bit 系统总线（AHB）上挂载了 RISC-V 内核，DMA1/DMA2 仲裁 控制器、ROM 控制模块、SRAM 以及各种外设模块。内核通过系统总线访问各个外设或模块，并接收外 部中断信号触发中断服务。系统默认 32K 字节大小的 ROM 代码全速零等待运行，保障指令取址速度和 系统主频一致。用户可以使用的 SRAM 区域分为 RAMS 和 RAMX 区域，其中 RAMX 大小可以通过接口配置， 多余区域将用于 ROM 代码的 SRAM 映射范围。 l RAMS：共 16K 字节大小，32 位宽访问的 SRAM，寻址范围 0x20000000～0x20003FFF l RAMX：可配置 32K/64K/96K 字节大小，128 位宽访问的高速 SRAM，寻址范围 0x20020000～0x20037FFF l DMA1：建立了 RAMX 和 CPU、普通外设、高速外设之间的访问。高速外设包括：EMMC、HSPI、ECDC、 USB2.0、USB3.0、ETH、SerDes、DVP。 CH569/565 数据手册 l 12 http://wch.cn DMA2：建立了 RAMS 和 CPU、普通外设之间的访问。普通外设包括 Timer1、Timer2、SPI0、SPI1 注 1：CH569 微控制器系统没有 DVP 外设模块，CH565 微控制器系统没有 HSPI 模块，其他资源一致。 注 2：高速外设只能访问 RAMX 区域，应用代码需要注意高速外设寄存器配置的 DMA 地址范围。 2.2 存储器映射 系统总线的寻址空间主要包括：非易失存储区（CODE） 、静态存储区（RAMS 和 RAMX） 、外设、 外部总线等几个区域。详细分配参考图 2-2 所示。 图 2-2 存储器映射 0x4001 0000 Reserved 0x4000 E400 0x4000 E000 0x4000 D400 0x4000 C000 0x4000 B400 0xFFFF FFFFF 0xE010 0000 0xE000 0000 0x4000 B000 Reserved 0x4000 A400 RISC-V3A Private Peripherals 0x4000 A000 Reserved 0x8008 0000 0x4000 9000 BUS8 (32KB) 0x8000 0000 0x4000 8400 0x4000 8000 Reserved 0x4000 7400 0x4001 0000 0x4000 7000 Peripheral 0x4000 6400 0x4000 0000 0x4000 6000 0x4000 5400 Reserved 0x4000 5000 0x2003 8000 0x4000 4800 RAMX (32KB/64KB/96KB) 0x2000 0000 Code running low speed 0x4000 3800 RAMS (16KB) 0x4000 3400 0x4000 3000 0x4000 2C00 0x4000 2800 0x4000 2400 FLASH 0x4000 2000 0x4000 1400 CodeFlash Code running with 0 wait (32KB/64KB/96KB) 0x4000 4000 Reserved Reserved 0x0008 0000 0x4000 4400 0x4000 3C00 0x2002 0000 0x2000 4000 0x4000 9400 0x4000 1000 0x0000 0000 0x4000 0000 线性地址空间 DVP Reserved ETH Reserved SERDES Reserved EMMC Reserved USBHS Reserved USBSS Reserved ECDC Reserved HSPI Reserved PWMX Reserved SPI1 SPI0 UART3 UART2 UART1 UART0 Reserved TMR2 TMR1 TMR0 Reserved SYS Reserved 外设分配 表 2-1 存储器映射区域地址 地址范围 用途 描述 CH569/565 数据手册 13 0x00000000-0x0007FFFF 0x00080000-0x1FFFFFFF 0x20000000-0X20003FFF 0x20004000-0x2001FFFF 0x20020000-0x20037FFF 0x20038000-0x3FFFFFFF 0x40000000-0x4000FFFF 0x40010000-0x7FFFFFFF 0x80000000-0x80007FFF 0x80008000-0xFFFFFFFF http://wch.cn 片上非易失性存储器 保留 RAMS，通常用于存储数据 保留 RAMX，用于高速外设的 DMA 数据存取 保留 各种功能模块或外设 保留 外部总线 保留 Flash 存储器(512KB) 16KB 通用 SRAM 32/64/96KB 可配置 SRAM 各种外设地址空间 32KB - 2.2.1 片上非易失存储区映射 非易失存储区主要包括 CodeFlash、 DataFlash、 BootLoader、 InfoFlash 几个部分， 其中 InfoFlash 存储了厂商数据，一般在出厂前有厂家写入配置信息，见表 2-2 说明。 表 2-2 非易失性信息描述 字段 [31:30] 29 28 [27:12] [11:10] [9:8] 名称 USER_MEM LOCKUP_RST_EN RESERVED2 RESERVED2 RESERVED3 RESERVED4 7 CODE_READ_EN 6 BOOT_EN 5 DEBUG_EN 4 RESET_EN [3:0] RESERVED5 描述 系统的 RAMX/ROM 容量重定义配置。 00：RAMX 32KB + ROM 96KB 01：RAMX 64KB + ROM 64KB 1x：RAMX 96KB + ROM 32KB 注：上述 ROM 空间支持全速零等待运行，若 code 大小超出上述 ROM 空间，则超出部分的 code 将以约 1/8 的低速运行。 内核 LOCKUP 复位系统使能。 1：内核产生 LOCKUP 时，复位系统； 0：内核产生 LOCKUP 时，不复位系统。 保留。 保留。 保留。 保留。 外部编程器读 FLASH 使能。 1：允许外部编程器读取 FLASH（代码开放） ； 0：禁止外部编程器读取 FLASH（代码保护） 。 Bootloader 功能使能。 1：使能 BOOT 引导程序； 0：禁止 BOOT 引导程序。 调试接口使能。 1：使能调试接口功能； 0：禁用调试接口功能。 注：使用调试功能时，必须要禁止外部复位， 否则调试功能无法正常使用。 外部复位使能。 1：允许来自 PB15 的外部复位输入，PB15 用 作系统外部复位引脚； 0：禁用来自 PB15 的外部复位输入，PB15 用 作普通 GPIO。 保留。 默认值 10b 0 0 FFFFh 00b 10b 0 1 0 0 0101b CH569/565 数据手册 14 http://wch.cn 2.2.2 片上 DATA 区域映射 表 2-3 片上静态存储区分配 地址范围 0x20000000-0x20003FFF 0x20020000-0x20027FFF 0x20020000-0x2002FFFF 0x20020000-0x20037FFF 描述 RAMS 区，CPU 存取变量及低速外设存取 DMA 数据。 USER_MEM=00b 时，高速外设 DMA 寻址的 RAMX 区 USER_MEM=01b 时，高速外设 DMA 寻址的 RAMX 区 USER_MEM=1xb 时，高速外设 DMA 寻址的 RAMX 区 大小 16KB 32KB 64KB 96KB 系统内部含有丰富的 SRAM 资源供 CPU 存取变量及堆栈数据，同时满足各个外设的 DMA 数据存取 需求。内部的 SRAM 资源主要分成两类：一类主要用于 CPU 存取变量和低速外设 DMA 数据存取的 RAMS； 另一类主要用于高速外设 DMA 数据存取的 RAMX（SRAM1+SRAM2） 。CPU、SPI、TMR 通过正确设置 DMA 地 址可以访问 RAMS 和 RAMX 所有资源，但是，其他所有的高速外设的 DMA 只能使用 RAMX 资源，不再和 CPU 访存行为产生竞争。应用代码在使用不同外设时需要注意数据存取的地址分配。 RAMS 区域访问位宽 32bits，起始地址 0x20000000，总共 16KB；RAMX 区域访问位宽 128bits，起 始地址 0x20020000，大小取决于用户配置字 USER_MEM 的设定，支持 32KB/64KB/96KB 三种容量弹性 选择。 2.2.3 唯一 ID 号及 Flash 操作 每个芯片出厂时都具有唯一的 ID 号，即芯片身份识别号。该 ID 数据及其校验和共 8 字节，存 储于芯片内部只读区域中，具体操作请参考例子程序。 关于 DataFlash 和 CodeFlash 区域的操作，将提供库函数，请参考例子程序。 2.2.4 外设地址分配 系统提供了 18 个外设和 1 个外部总线接口，每个外设占用一定的地址空间，外设寄存器的实际 访问地址为：基地址+偏移地址。在后续章节中，寄存器的地址按基地址和偏移地址分开说明。 下表为后续章节寄存器描述中“访问”的解释说明： 寄存器位属性 RF RO RZ WO WA WZ RW RWA RW1 RW0 RW1T 属性描述 只读属性，读取值为固定值，不受复位影响。 只读属性，由硬件改变。 只读属性，读操作后自动清 0。 只写属性（不可读，读取值不确定） 只写属性，安全模式下可写入。 只写属性，写操作后自动位清 0。 可读，可写。 可读，安全模式下可写入。 可读，写 1 有效，写 0 无效。 可读，写 0 有效，写 1 无效。 可读，写 0 无效，写 1 翻转。 CH569/565 数据手册 15 http://wch.cn 第 3 章 系统控制 3.1 电源控制 系统的电源控制设计为区域划分单独供电。所以外部需要提供多个 3.3V 电压源，以保证内核、 GPIO、内部 LDO、内置 USB PHY 以及内置的高速 SerDes PHY 的正常运行。 l VDDIO：系统 IO 端口电源输入，多组 VDDIO 共同为所有 IO 端口供电。 l V33LDO：系统内部 LDO 电压调整器模块的电源输入。 l V12CORE：内核的 1.2V 电压输出和输入。 l V33GX：SerDes 模块收发器供电端。 l V33USB、V12USB：USB3.0 和 USB2.0 模块收发器供电端。 系统复位后，微控制器处于正常运行状态。当 CPU 不需要继续运行，或者某些功能模块不需要使 用时，可以关闭这些模块的时钟或独立电源，以降低功耗。 3.2 复位控制 系统提供了 4 种复位形式：上电复位、手工复位、软件复位和看门狗复位。仅上电复位会导致系 统重新加载配置信息，并重新加载程序代码到 SRAM 中。寄存器 R8_RST_BOOT_STAT 记录最近一次复位 的复位源。寄存器 R8_GLOB_RESET_KEEP 只在上电复位时被复位，而不受其它复位形式影响。 3.2.1 上电复位 当电源上电时，芯片内部 POR 模块会产生上电复位时序，并延时以等待电源稳定。在运行过 程中，当电源电压低于 Vlvr 时，芯片内部 LVR 模块会产生低压复位直到电压回升，并延时以等待 电源稳定。3-1 为上电复位过程以及低压复位过程。 图 3-1 上电复位 Vlvr VDD33 Trpor Trpor RESET DELAY INTERNAL RESET 3.2.2 手工复位 外部手工复位由外部加到 RST#引脚的低电平产生。当外部的低电平复位信号持续时间大于最小 复位脉冲宽度(Trst)时，将触发系统复位，并经过 Tmr 时间完成复位过程。 CH569/565 数据手册 16 http://wch.cn 图 3-2 外部复位 VDD33 RST# Trst Tmr RESET DELAY INTERNAL RESET 3.2.3 软件复位 系统提供了两种内部软件复位方式，以便在某些特定情况下，不需要外部干预进行软件复位。 1）设置复位配置寄存器 R8_RST_WDOG_CTRL 的 RB_SOFTWARE_RESET 位为 1 即可，该位将自动清 0。 2）通过配置内核的中断配置寄存器 PFIC_CFGR 的 SYSRESET 位置 1 复位系统，具体参考对应章节。 3.2.4 看门狗复位 看门狗功能是基于一个 8 位的递增计数器，计数时钟时基为 Fsys/524288。当开启了看门狗超时 复位功能（RB_WDOG_RST_EN=1） ，一旦此计数器溢出会触发系统复位。 3.2.5 复位特性 复位参数请参考 19 章。 3.3 时钟控制 系统工作需要外部提供 30MHz 的高速时钟信号 HSE，包括外部晶体/陶瓷谐振器产生或者外部高 速时钟送入。 如图 3-3 所示，30MHz 时钟在系统内部被送入 USB PHY 模块，此模块将产生几个时钟频率，包括 125MHz 时钟用于 USB3.0 控制器及以太网模块内部时钟来源，60MHz 时钟用于 USB2.0 控制器，480MHz 时钟作为 PLL 时钟频率 Fpll。 l 系统总线时钟 HCLK 来源于 Fpll 分频或者 HSE 分频，由 R8_CLK_CFG_CTRL 和 R8_CLK_PLL_DIV 寄存 器配置决定，其频率大小为 Fsys(Tsys)。HCLK 时钟作用于系统所有寄存器和 SRAM 的访问、各外设 模块数字逻辑运行、DMA、内核各单元运行等部分。 l 高速并行接口 HSPI 模块，使用 HCLK 时钟实现数据发送，输出 HTCLK 频率等于 Fsys。 l 高速 SerDes PHY 的参考时钟 FSDSP 来源 HSE 或者 Fpll 的 16 分频，FSDSP 经倍频产生 SerDes 控制器所 需的时钟 FSDS 供 SerDes 收发数据。 l 以太网控制器所需的 125MHz/25MHz/2.5MHz 三个时钟来源于内部 125MHz 时钟或者外部 ETCKI 引 脚输入的 125MHz 时钟，由 R8_CLK_MOD_AUX 寄存器配置决定。同时软件可配置由 EMCO 引脚输出 三个时钟用于连接外部的以太网 PHY。 l 各外设模块时钟可以独立进行打开或关闭。为降低芯片功耗，可以关闭不使用的功能模块时钟。 CH569/565 数据手册 17 http://wch.cn 具体参考 R8_SLP_CLK_OFF0 和 R8_SLP_CLK_OFF1 寄存器的描述。 图 3-3 时钟树结构 UART0/1/2/3 PWMX TRM0/1/2 SPI0/1 SERDES PHY R8_SLP_CLK_OFF0/1 SERDES RB_SLP_CLK_SERDES /8 SysTick MUX Core/DMA/SRAM /16 30MHz R8_CLK_ PLL_DIV MUX 480MHz USB PHY RB_CLK_SEL_PLL ECDC RB_SLP_CLK_ECDC EMMC RB_SLP_CLK_EMMC USBHS RB_SLP_CLK_USBHS USBSS RB_SLP_CLK_USBSS 60MHz 125MHz Fsys max = 120MHz HSE 30MHz HCLK 125MHz 25MHz ETH RB_SLP_CLK_ETH RB_SLP_CLK_DVP DVP RB_SLP_CLK_DVP RB_SLP_CLK_HSPI HSPI RB_SLP_CLK_HSPI DIV MUX Ext_125M 2.5MHz RB_INT_125M_EN RB_EXT_125M_EN EMCO MUX RB_MCO_EN ERXC RB_SLP_CLK_ETH ETXC DPCLK HRCLK HTCLK Fsys 3.4 系统时钟配置 系统默认使用(HSE/2)作为系统时钟，即 15MHz。应用代码通过配置寄存器 R8_CLK_CFG_CTRL 和 R8_CLK_PLL_DIV 值，可以得到 2MHz～120MHz 范围的 Fsys。 当 RB_CLK_SEL_PLL=1 时，系统时钟为 480MHz 分频，分频系数为 R8_CLK_PLL_DIV。 当 RB_CLK_SEL_PLL=0 时，系统时钟为 30MHz 分频，分频系数为 R8_CLK_PLL_DIV。 CH569/565 数据手册 18 http://wch.cn 在配置系统时钟时，需注意以下事项： 1）在配置 R8_CLK_CFG_CTRL 时，位[7:6]必须为 01b，否则该寄存器配置无效。 2）在配置 R8_CLK_PLL_DIV 时，位[7:6]必须为 10b，否则该寄存器配置无效。 3）系统时钟源在从 30MHz 切换到 480MHz 之前，必须先将分频系数设置正确，如果直接切换时钟源， 高频时钟可能使系统不可预知的异常。 3.5 低功耗模式及唤醒 系统复位结束后，微控制器处于正常工作模式，当 MCU 不需要运行时，可以进入低功耗模式来节 省功耗。系统提供 3 档低功耗模式：空闲模式、暂停模式和睡眠模式。 l 空闲模式：即所有外设保持正常运行，内核停止运行，时钟系统及外设模块正常运转。当检测到 唤醒事件后，可以立即唤醒，最短唤醒时间。如果有不需要使用的外设，可以关闭相应的外设时 钟控制位，降低部分功耗。 l 暂停模式：即在空闲模式的基础上，PLL 停止工作，时钟系统不再运转，相关外设都停止。可以 降低大部分功耗。检测到唤醒事件后，首先唤醒系统时钟，然后再唤醒内核，系统重新开始运行。 l 睡眠模式：在暂停模式基础上，停止晶振振荡，达到最低功耗。此模式唤醒需要等待晶振稳定才 能正常工作，所有需要较长的唤醒时间。 低功耗模式下，系统支持部分 GPIO 端口唤醒、高速 USB2.0 唤醒、超速 USB3.0 唤醒及以太网唤 醒等四种唤醒方式，参考 R8_SLP_WAKE_CTRL 寄存器。下表详细描述了三种低功耗模式的特征及其唤 醒途径： 表 3-1 低功耗模式 模式 特征 进入条件 唤醒事件 外设均正常运行，内核停止运行（内 设置内核 PFIC_SCTLR 寄存器的 SleepDeep 核时钟停止） ，时钟系统正常运转， 所有 字段为 0。 空闲模式 但可以通过外设时钟控制位选择关 唤醒源 设置唤醒条件后执行__WFI()或__WFE()。 闭各外设的时钟。 设置内核 PFIC_SCTLR 寄存器的 SleepDeep 内核停止运行，PLL 停止工作，时钟 所有 暂停模式 字段为 1。RB_SLP_USBHS_PWRDN 置 1。 系统不再运转，相关外设都停止。 唤醒源 设置唤醒条件后执行__WFI()或__WFE()。 设置内核 PFIC_SCTLR 寄存器的 SleepDeep 内核停止运行，PLL 停止工作，外部 字段为 1。 RB_SLP_USBHS_PWRDN 置 1。 USB3.0 所有 睡眠模式 晶振停振。达到系统最低功耗。 控制器进入低功耗（参考例程） 。 唤醒源 设置唤醒条件后执行__WFI()或__WFE()。 3.6 寄存器描述 系统控制相关寄存器基地址：0x40001000 名称 R8_SAFE_ACCESS_SIG R8_CHIP_ID R8_SAFE_ACCESS_ID R8_WDOG_COUNT 表 3-2 系统控制相关寄存器列表 偏移地址 描述 0x00 安全访问标记寄存器 0x01 芯片 ID 寄存器 0x02 安全访问 ID 寄存器 0x03 看门狗计数器寄存器 复位值 0x00 0x02 0x00 CH569/565 数据手册 19 R8_GLOB_ROM_CFG R8_RST_BOOT_STAT R8_RST_WDOG_CTRL R8_GLOB_RESET_KEEP R8_CLK_PLL_DIV R8_CLK_CFG_CTRL R8_CLK_MOD_AUX R8_SLP_CLK_OFF0 R8_SLP_CLK_OFF1 R8_SLP_WAKE_CTRL R8_SLP_POWER_CTRL R16_SERD_ANA_CFG1 R32_SERD_ANA_CFG2 0x04 0x05 0x06 0x07 0x08 0x0A 0x0B 0x0C 0x0D 0x0E 0x0F 0x20 0x24 http://wch.cn ROM 配置寄存器 BOOT 状态寄存器 复位配置寄存器 复位保持寄存器 PLL 输出时钟分频寄存器 时钟配置寄存器 时钟辅助寄存器 睡眠控制寄存器 0 睡眠控制寄存器 1 唤醒控制寄存器 低功耗电源管理寄存器 SerDes PHY 模拟参数配置寄存器 1 SerDes PHY 模拟参数配置寄存器 2 0x80 0xXX 0x00 0x00 0x42 0x80 0x00 0x00 0x00 0x00 0x00 0x005A 0x00423015 安全访问标记寄存器（R8_SAFE_ACCESS_SIG） 位 名称 访问 [7:0] R8_SAFE_ACCESS_SIG WO [6:4] RB_SAFE_ACC_TIMER RO [1:0] RB_SAFE_ACC_MODE RO 描述 复位值 安全访问标记寄存器。 部分寄存器(访问属性为 RWA)为保护寄存器，必 须进入安全访问模式才能进行读写操作。对该寄 0 存器先写入 0x57，再写入 0xA8，即可进入安全 访问模式，并且限时约 16 个主时钟周期(Tsys)， 超过则自动保护。可以写入其它任意值强制直接 退出安全访问模式，回到保护状态。 当前安全访问时间计数。 0 当前安全访问模式状态： 11：安全模式，可访问属性 RWA 寄存器； 0 其他：非安全模式，禁止保护寄存器的写操作。 芯片 ID 寄存器（R8_CHIP_ID） 位 [7:0] 名称 R8_CHIP_ID 访问 RF 用于识别芯片号。 描述 复位值 - 描述 复位值 02h 安全访问 ID 寄存器（R8_SAFE_ACCESS_ID） 位 [7:0] 名称 R8_SAFE_ACCESS_ID 访问 RF 固定值 02h。 看门狗计数器寄存器（R8_WDOG_COUNT） 位 名称 访问 [7:0] R8_WDOG_COUNT RW 描述 复位值 可预置初值的看门狗计数器，一直自动递增，可 从 0xFF 循环到 0x00 再继续。 0 计数时基 = Fsys/524288。 ROM 配置寄存器（R8_GLOB_ROM_CFG） 位 [7:5] 4 名称 Reserved RB_ROM_CODE_OFS 访问 描述 复位值 RWA 保留。[7:6]必须写 10b，读为 0。 0 RWA 配置用户代码在 FlashROM 中的起始偏移地址， 0 CH569/565 数据手册 20 3 RB_ROM_CODE_WE RWA 2 RB_ROM_DATA_WE RWA 1 RB_CODE_RAM_WE RWA 0 RB_ROM_EXT_RE RO http://wch.cn 该值仅在上电复位时才能清 0，不受其他复位影 响。 1：0x04000； 0：0x00000。 Flash ROM 代码和数据区擦除/写使能。 1：可编程/擦除； 0：写保护。 Flash ROM 数据区擦除/写使能。 1：可编程/擦除； 0：写保护。 代码 SRAM 区写使能位。 1：写使能； 0：写保护。 外部编程器读 Flash ROM 使能。 1：读使能； 0：读保护。 0 0 0 0 BOOT 状态寄存器（R8_RST_BOOT_STAT） 位 访问 描述 复位值 Reserved RO 11b 5 RB_BOOT_LOADER RO 4 RB_CFG_DEBUG_EN RO 3 RB_CFG_BOOT_EN RO 2 RB_CFG_RESET_EN RO RB_RESET_FLAG RO 保留。 引导程序状态。 1：引导程序状态（BootLoader） ； 0：用户程序状态。 调试使能控制状态。 1：使能； 0：禁止。 引导程序使能控制状态： 1：使能； 0：禁止。 外部复位引脚（RST#）使能控制状态。 1：外部输入低电平信号复位； 0：禁止。 最近一次复位状态。 00：软件复位。来源：内部软件请求复位并 且 RB_BOOT_LOADER=0。 01：上电复位。来源：芯片工作电压低于门槛电压。 10：看门狗复位。来源：看门狗计数器溢出。 11：手动复位。来源：RST#脚输入低电平。 [7:6] [1:0] 名称 0 0 1 0 xx 复位配置寄存器（R8_RST_WDOG_CTRL） 位 [7:4] 名称 Reserved 3 RB_WDOG_INT_FLAG 2 RB_WDOG_INT_EN 1 RB_WDOG_RST_EN 0 RB_SOFTWARE_RESET 访问 描述 复位值 RO 保留。其中[7:6]必须写 01b。 0 看门狗计数器溢出标志。 1：发生了看门狗计数溢出，即检测到寄存器 RW1 R8_WDOG_COUNT 递增 0xFF 到 0x00； 0 0：看门狗计数未溢出。 写 1 清 0 或重新加载看门狗计数器值自动清 0。 看门狗计数器溢出中断使能。 RWA 1：使能看门狗计数器溢出中断； 0 0：禁止看门狗计数器溢出中断。 看门狗计数溢出复位使能。 RWA 1：计数器溢出时产生复位； 0 0：计数器溢出时不复位。 WA/ 系统软件复位，自动清零： 0 WZ 1：系统复位； 0：无动作。 CH569/565 数据手册 21 http://wch.cn 复位保持寄存器（R8_GLOB_RESET_KEEP） 位 名称 访问 描述 复位值 [7:0] R8_GLOB_RESET_KEEP RW 复位保持寄存器，只有上电复位才能复位此寄存 器的值，此寄存器不受手动复位、软件复位或者 看门狗复位影响。 0 PLL 输出时钟分频寄存器（R8_CLK_PLL_DIV） 位 [7:0] 名称 R8_CLK_PLL_DIV 访问 RWA 描述 低 4 位有效，[7:6]位必须写 01b，最小值 2。 复位值 42h 时钟配置寄存器（R8_CLK_CFG_CTRL） 位 [7:2] 名称 访问 Reserved RWA 1 RB_CLK_SEL_PLL RWA 0 RB_CLK_PLL_SLEEP RWA 描述 保留，[7:6]必须写 10b。 系统时钟源选择。 1：来源 USB PHY 提供的 480MHz； 0：来源外部晶振 30MHz。 PLL 睡眠控制。 1：PLL 睡眠； 0：PLL 正常工作。 复位值 100000b 0 0 时钟辅助寄存器（R8_CLK_MOD_AUX） 位 [7:5] 名称 Reserved 访问 描述 复位值 RWA 保留。 0 MCO 引脚输出使能控制位： 4 RB_MCO_EN RWA 0 1：使能； 0：禁止。 MCO 引脚输出时钟选择。 00：输出 125MHz 时钟； 0 [3:2] RB_MCO_SEL_MSK RWA 01：输出 25MHz 时钟； 1x：输出 2.5MHz 时钟。 外部 125MHz 时钟用于以太网的使能。 1 RB_EXT_125M_EN RWA 0 1：使能； 0：禁止。 USB PHY 125MHz 时钟用于以太网的使能位： 0 RB_INT_125M_EN RWA 0 1：使能； 0：禁止。 注：RB_EXT_125M_EN 和 RB_INT_125M_EN 只能选择一个时钟使能，如果要切换，需要先把一个禁止再 使能另一个时钟。 睡眠控制寄存器 0（R8_SLP_CLK_OFF0） 位 名称 访问 7 RB_SLP_CLK_UART3 RWA 6 RB_SLP_CLK_UART2 RWA 5 RB_SLP_CLK_UART1 RWA 4 RB_SLP_CLK_UART0 RWA 描述 UART3 时钟控制。 1：关闭； UART2 时钟控制。 1：关闭； UART1 时钟控制。 1：关闭； UART0 时钟控制。 0：开启。 0：开启。 0：开启。 复位值 0 0 0 0 CH569/565 数据手册 22 3 RB_SLP_CLK_PWMX RWA 2 RB_SLP_CLK_TMR2 RWA 1 RB_SLP_CLK_TMR1 RWA 0 RB_SLP_CLK_TMR0 RWA 1：关闭； PWM 时钟控制。 1：关闭； TMR2 时钟控制。 1：关闭； TMR1 时钟控制。 1：关闭； TMR0 时钟控制。 1：关闭； http://wch.cn 0：开启。 0：开启。 0：开启。 0：开启。 0：开启。 0 0 0 0 睡眠控制寄存器 1(R8_SLP_CLK_OFF1) 位 名称 访问 描述 复位值 DVP 控制器时钟控制。 0 7 RB_SLP_CLK_DVP RO 1：关闭； 0：开启。 SerDes 控制器时钟控制。 0 6 RB_SLP_CLK_SERD RWA 1：关闭； 0：开启。 USB3.0 控制器时钟控制。 0 5 RB_SLP_CLK_USBSS RWA 1：关闭； 0：开启。 USB2.0 控制器时钟控制。 4 RB_SLP_CLK_USBHS RWA 0 1：关闭； 0：开启。 高速并口控制器时钟控制。 3 RB_SLP_CLK_HSPI RWA 0 1：关闭； 0：开启。 EMMC 时钟控制。 2 RB_SLP_CLK_EMMC RWA 0 1：关闭； 0：开启。 SPI1 时钟控制。 1 RB_SLP_CLK_SPI1 RWA 0 1：关闭； 0：开启。 SPI0 时钟控制。 0 RB_SLP_CLK_SPI0 RWA 0 1：关闭； 0：开启。 注：CH569 微控制器，没有 DVP 功能，所以 RB_SLP_CLK_DVP 控制位保留，写无效。CH565 微控制器， 没有 HSPI 功能，所以 RB_SLP_CLK_HSPI 控制位保留，写无效。 唤醒控制寄存器（R8_SLP_WAKE_CTRL） 位 [7:6] 名称 Reserved 5 RB_SLP_ETH_WAKE 4 RB_SLP_GPIO_WAKE 3 RB_SLP_CLK_ECDC 2 RB_SLP_CLK_ETH 1 RB_SLP_USBSS_WAKE 访问 描述 RO 保留。 以太网低功耗下唤醒使能控制。 RWA 1：使能以太网唤醒功能； 0：禁止以太网唤醒功能。 GPIO 端口低功耗下唤醒使能控制。 RWA 1：使能 GPIO 唤醒功能； 0：禁止 GPIO 唤醒功能。 加密模块时钟关闭控制。 RWA 1：关闭加密模块时钟； 0：开启加密模块时钟。 以太网时钟关闭控制。 RWA 1：关闭以太网时钟； 0：开启以太网时钟。 USB3.0 低功耗下唤醒使能控制。 RWA 1：使能 USB3.0 唤醒功能； 复位值 0 0 0 0 0 0 CH569/565 数据手册 0 23 RB_SLP_USBHS_WAKE RWA http://wch.cn 0：禁止 USB3.0 唤醒功能。 USB2.0 低功耗下唤醒使能控制。 1：使能 USB2.0 唤醒功能 0：禁止 USB2.0 唤醒功能 0 低功耗电源管理寄存器（R8_SLP_POWER_CTRL） 位 [7:1] 0 名称 Reserved RB_SLP_USBHS_PWRDN 访问 描述 R0 保留。 USBHS 模块电源控制。 RWA 1：模块下电； 0：正常上电。 复位值 0 0 SerDes PHY 模拟参数配置寄存器 1（R16_SERD_ANA_CFG1） 位 名称 [15:10] Reserved 访问 描述 复位值 R0 保留。 SerDes PHY 的 GXM 脚测试使能。 1：内部测试模式。GXM 输出内部电压值，不再 作为收发数据串行口； 0：SerDes 工作模式。GXM 作为收发数据串行口。 SerDes PHY 的参考时钟源选择。 1： 选择 USB PHY480MHz 的 16 分频作为参考时钟； 0：选择 30MHz 晶振作为参考时钟。 SerDes PHY 内置 PLL 配置位 0 9 RB_SERD_DN_TST RWA 8 RB_SERD_30M_SEL RWA [7:0] RB_SERD_PLL_CFG RWA 0 0 5Ah SerDes PHY 模拟参数配置寄存器 2（R32_SERD_ANA_CFG2） 位 名称 [31:25] Reserved [24:0] RB_SERD_TRX_CFG 访问 描述 复位值 R0 保留。 0 SerDes PHY 的收发参数配置。 RWA 具 体 配 置 值 需 根 据 传 输 速 度 调 整 ， 请 参 考 423015h SerDes 软件例程提供的配置。 CH569/565 数据手册 24 http://wch.cn 第 4 章 中断控制器（PFIC） 系统内置快速可编程中断控制器（PFIC– Programmable Fast Interrupt Controller） ，最多支 持 255 个中断向量。当前系统管理了 21 个外设中断通道和 5 个内核中断通道，其他中断源保留。 4.1 主要特性 l 21+3个可单独屏蔽中断，每个中断请求都有独立的触发和屏蔽位、状态位 l 提供一个不可屏蔽中断NMI l 特有快速中断进出机制，硬件自动压栈和恢复，无需指令开销 l 特有快速中断响应机制，4 路可编程直达中断向量地址 4.2 系统定时器 内核自带了一个 64 位递减型计数器（SysTick） ，支持 HCLK 或者 HCLK/8 作为时基，具有较高优 先级，校准后可用于时间基准。 4.3 中断和异常的向量表 表 4-1 系列产品向量表 编号 优先级 0 1 2 3 4-11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 -3 -2 -1 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 类型 名称 固定 固定 固定 可编程 可编程 可编程 可编程 可编程 可编程 可编程 可编程 可编程 可编程 可编程 可编程 可编程 可编程 可编程 可编程 可编程 可编程 Reset NMI EXC SysTick SWI WDOG TMR0 GPIO SPI0 USBSS LINK TMR1 TMR2 UART0 USBHS EMMC DVP HSPI SPI1 UART1 UART2 描述 复位 不可屏蔽中断 异常中断 保留 系统定时器中断 保留 软件中断 保留 看门狗超时复位中断 定时器 0 中断 GPIO 端口中断 SPI0 中断 USB3.0 中断 USB3.0 链路层中断 定时器 1 中断 定时器 2 中断 串口 0 中断 USB2.0 中断 EMMC 中断 DVP 中断 HSPI 中断 SPI1 中断 串口 1 中断 串口 2 中断 入口地址 0x00000000 0x00000004 0x00000008 0x0000000C 0x00000030 0x00000038 0x00000040 0x00000044 0x00000048 0x0000004C 0x00000050 0x00000054 0x00000058 0x0000005C 0x00000060 0x00000064 0x00000068 0x0000006C 0x00000070 0x00000074 0x00000078 0x0000007C CH569/565 数据手册 32 33 34 35 36 18 19 20 21 22 可编程 可编程 可编程 可编程 可编程 25 UART3 SerDes ETH PMT ECDC http://wch.cn 串口 3 中断 SerDes 控制器中断 以太网中断 以太网电源管理中断 加密模块中断 0x00000080 0x00000084 0x00000088 0x0000008C 0x00000090 4.4 寄存器描述 4.4.1 PFIC 寄存器描述 PFIC 相关寄存器物理基地址：0xE000E000 名称 R32_PFIC_ISR1 R32_PFIC_ISR2 R32_PFIC_IPR1 R32_PFIC_IPR2 R32_PFIC_ITHRESDR R32_PFIC_FIBADDRR R32_PFIC_CFGR R32_PFIC_GISR R32_PFIC_FIOFADDRR0 R32_PFIC_FIOFADDRR1 R32_PFIC_FIOFADDRR2 R32_PFIC_FIOFADDRR3 R32_PFIC_IENR1 R32_PFIC_IENR2 R32_PFIC_IRER1 R32_PFIC_IRER2 R32_PFIC_IPSR1 R32_PFIC_IPSR2 R32_PFIC_IPRR1 R32_PFIC_IPRR2 R32_PFIC_IACTR1 R32_PFIC_IACTR2 R32_PFIC_IPRIORx R32_PFIC_SCTLR 表 4-2 PFIC 相关寄存器列表 偏移地址 描述 0x00 0x04 0x20 0x24 0x40 0x44 0x48 0x4C 0x60 0x64 0x68 0x6C 0x100 0x104 0x180 0x184 0x200 0x204 0x280 0x284 0x300 0x304 0x400 0xD10 PFIC 中断使能状态寄存器 1 PFIC 中断使能状态寄存器 2 PFIC 中断挂起状态寄存器 1 PFIC 中断挂起状态寄存器 2 PFIC 中断优先级阈值配置寄存器 PFIC 快速中断服务基地址寄存器 PFIC 中断配置寄存器 PFIC 中断全局状态寄存器 PFIC 快速中断 0 偏移地址寄存器 PFIC 快速中断 1 偏移地址寄存器 PFIC 快速中断 2 偏移地址寄存器 PFIC 快速中断 3 偏移地址寄存器 PFIC 中断使能设置寄存器 1 PFIC 中断使能设置寄存器 2 PFIC 中断使能清除寄存器 1 PFIC 中断使能清除寄存器 2 PFIC 中断挂起设置寄存器 1 PFIC 中断挂起设置寄存器 2 PFIC 中断挂起清除寄存器 1 PFIC 中断挂起清除寄存器 2 PFIC 中断激活状态寄存器 1 PFIC 中断激活状态寄存器 2 PFIC 中断优先级配置寄存器 PFIC 系统控制寄存器 PFIC 中断使能状态寄存器 1（PFIC_ISR1） 位 名称 访问 描述 31#及以下中断当前使能状态。 [31:12] INTSTA RO 1：当前编号中断已使能； 0：当前编号中断未启用。 保留。 [11:0] Reserved RO Reset、NMI、EXC 中断忽略，下同。 PFIC 中断使能状态寄存器 2（PFIC_ISR2） 复位值 0x00000000 0x00000000 0x00000000 0x00000000 0x00000000 0x00000000 0x00000000 0x00000000 0x00000000 0x00000000 0x00000000 0x00000000 0x00000000 0x00000000 0x00000000 0x00000000 0x00000000 0x00000000 0x00000000 0x00000000 0x00000000 0x00000000 0x00000000 0x00000000 复位值 0 0 CH569/565 数据手册 位 26 名称 访问 [31:28] Reserved RO [27:0] INTENSTA RO 描述 保留。 32#及以上中断当前使能状态。 1：当前编号中断已使能； 0：当前编号中断未启用。 PFIC 中断挂起状态寄存器 1（PFIC_IPR1） 位 名称 访问 [31:12] PENDSTA RO [11:0] Reserved RO RO [27:0] PENDSTA RO RO [7:0] RW THRESHOLD 描述 保留。 32#及以上中断当前挂起状态。 1：当前编号中断已挂起； 0：当前编号中断未挂起。 PFIC 中断优先级阈值配置寄存器（PFIC_ITHRESDR） 位 名称 访问 [31:8] Reserved 描述 31#及以下中断当前挂起状态。 1：当前编号中断已挂起； 0：当前编号中断未挂起。 保留。 PFIC 中断挂起状态寄存器 2（PFIC_IPR2） 位 名称 访问 [31:28] Reserved http://wch.cn 复位值 0 0 复位值 0 0 复位值 0 0 描述 复位值 保留。 中断优先级阈值设置值。 低于当前设置值的中断优先级值，当挂起时不执 行中断服务；此寄存器为 0 时表示阈值寄存器功 能无效。 [7:4]：优先级阈值。 [3:0]：保留，固定为 0，写无效。 0 0 PFIC 快速中断服务基地址寄存器（PFIC_FIBADDRR） 位 名称 访问 描述 复位值 快速中断响应的目标跳转地址高 4 位。 [31:28] BASEADDR RW 与 PFIC_FIOFADDRR*共同构成对应编号的快速 0 中断向量（中断服务程序的 32 位跳转地址）。 [27:0] Reserved RO 保留。 0 PFIC 中断配置寄存器（PFIC_CFGR） 位 名称 访问 [31:16] KEYCODE WO [15:8] Reserved 7 SYSRESET RO WO 描述 复位值 对应不同的目标控制位，需要同步写入相应的安 全访问标识数据才能修改，读出数据固定为 0。 KEY1 = 0xFA05； 0 KEY2 = 0xBCAF； KEY3 = 0xBEEF。 保留。 0 系统复位（同步写入 KEY3） 。自动清 0。 0 CH569/565 数据手册 27 6 PFICRESET WO 5 EXCRESET WO 4 EXCSET WO 3 NMIRESET WO 2 NMISET WO 1 NESTCTRL RW 0 HWSTKCTRL RW PFIC 中断全局状态寄存器（PFIC_GISR） 位 名称 访问 [31:10] Reserved RO 9 GPENDSTA RO 8 GACTSTA RO [7:0] NESTSTA RO http://wch.cn 写 1 有效，写 0 无效。 PFIC 控制模块复位，自动清 0。 写 1 有效，写 0 无效。 异常中断清除挂起（同步写入 KEY2） 。 写 1 有效，写 0 无效。 异常中断挂起（同步写入 KEY2） 。 写 1 有效，写 0 无效。 NMI 中断清除挂起（同步写入 KEY2） 。 写 1 有效，写 0 无效。 NMI 中断挂起（同步写入 KEY2） 。 写 1 有效，写 0 无效。 嵌套中断使能控制： 1：关闭； 0：打开（同步写入 KEY1） 。 硬件压栈使能控制： 1：关闭； 0：打开（同步写入 KEY1） 。 0 0 0 0 0 0 0 描述 复位值 保留。 当前是否有中断处于挂起： 1：有； 0：没有。 当前是否有中断被执行： 1：有； 0：没有。 当前中断嵌套状态，目前支持 2 级嵌套，[1:0] 有效。 3：第 2 级中断中； 1：第 1 级中断中； 0：没有中断发生； 其他：不可能情况。 0 0 0 0 PFIC 快速中断 0 偏移地址寄存器（PFIC_FIOFADDRR0） 位 名称 访问 描述 复位值 [31:24] IRQID0 RW 快速中断 0 的编号。 0 快速中断 0 服务程序低 24 位地址，其中低 20 [23:0] OFFADDR0 RW 0 位配置有效，[23:20]固定为 0。 PFIC 快速中断 1 偏移地址寄存器（PFIC_FIOFADDRR1） 位 名称 访问 描述 复位值 [31:24] IRQID1 RW 快速中断 1 的编号。 0 快速中断 1 服务程序低 24 位地址，其中低 20 [23:0] OFFADDR1 RW 0 位配置有效，[23:20]固定为 0。 PFIC 快速中断 2 偏移地址寄存器（PFIC_FIOFADDRR2） 位 名称 访问 描述 复位值 [31:24] IRQID2 RW 快速中断 2 的编号。 0 快速中断 2 服务程序低 24 位地址，其中低 20 [23:0] OFFADDR2 RW 0 位配置有效，[23:20]固定为 0。 CH569/565 数据手册 28 PFIC 快速中断 3 偏移地址寄存器（PFIC_FIOFADDRR3） 位 名称 访问 [31:24] IRQID3 RW [23:0] OFFADDR3 RW 描述 复位值 快速中断 3 的编号。 快速中断 3 服务程序低 24 位地址，其中低 20 位配置有效，[23:20]固定为 0。 0 PFIC 中断使能设置寄存器 1（PFIC_IENR1） 位 名称 访问 [31:12] INTEN RW1 [11:0] Reserved RO http://wch.cn 描述 31#及以下中断使能控制。 1：当前编号中断使能； 0：无影响。 保留。 PFIC 中断使能设置寄存器 2（PFIC_IENR2） 位 名称 访问 描述 [31:28] Reserved RO 保留。 32#及以上中断使能控制。 [27:0] INTEN RW1 1：当前编号中断使能； 0：无影响。 PFIC 中断使能清除寄存器 1（PFIC_IRER1） 位 名称 访问 [31:12] INTRESET RW1 [11:0] Reserved RO 描述 31#及以下中断关闭控制。 1：当前编号中断关闭； 0：无影响。 保留。 PFIC 中断使能清除寄存器 2（PFIC_IRER2） 位 名称 访问 描述 [31:28] Reserved RO 保留。 32#及以上中断关闭控制。 [27:0] INTRESET RW1 1：当前编号中断关闭； 0：无影响。 PFIC 中断挂起设置寄存器 1（PFIC_IPSR1） 位 名称 访问 描述 31#及以下中断挂起设置。 [31:12] PENDSET RW1 1：当前编号中断挂起； 0：无影响。 [11:0] Reserved RO 保留。 PFIC 中断挂起设置寄存器 2（PFIC_IPSR2） 位 名称 访问 描述 0 复位值 0 0 复位值 0 0 复位值 0 0 复位值 0 0 复位值 0 0 复位值 CH569/565 数据手册 29 [31:28] Reserved RO [27:0] PENDSET RW1 http://wch.cn 保留。 32#及以上中断挂起设置。 1：当前编号中断挂起； 0：无影响。 0 0 PFIC 中断挂起清除寄存器 1（PFIC_IPRR1） 位 名称 访问 描述 31#及以下中断挂起清除。 [31:12] PENDRESET RW1 1：当前编号中断清除挂起状态； 0：无影响。 [11:0] Reserved RO 保留。 注：对于 Reset、NMI、EXC 编号的中断上述寄存器无效。 复位值 0 0 PFIC 中断挂起清除寄存器 2（PFIC_IPRR2） 位 名称 访问 描述 [31:28] Reserved RO 保留。 32#及以上中断挂起清除。 [27:0] PENDRESET RW1 1：当前编号中断清除挂起状态； 0：无影响。 PFIC 中断激活状态寄存器 1（PFIC_IACTR1） 位 名称 访问 [31:12] IACTS RW1 [11:0] Reserved RO 复位值 0 0 描述 复位值 31#及以下中断执行状态。 1：当前编号中断执行中； 0：当前编号中断没执行。 保留。 0 0 PFIC 中断激活状态寄存器 2（PFIC_IACTR2） 位 名称 访问 描述 [31:28] Reserved RO 保留。 32#及以上中断执行状态。 [27:0] IACTS RW1 1：当前编号中断执行中； 0：当前编号中断没执行。 复位值 0 0 PFIC 中断优先级配置寄存器（PFIC_IPRIORx） （x=0-63） 控制器支持 256 个中断（0-255） ，每个中断使用 8bit 来设置控制优先级。 31 24 23 16 15 8 7 IPRIOR63 … IPRIORx … IPRIOR0 0 PRIO_255 PRIO_254 PRIO_253 PRIO_252 … … … … PRIO_(4x+3) PRIO_(4x+2) PRIO_(4x+1) PRIO_(4x) … … … … PRIO_3 PRIO_2 PRIO_1 PRIO_0 CH569/565 数据手册 位 [2047:2040] … [31:24] [23:16] [15:8] [7:0] 30 名称 http://wch.cn 访问 描述 复位值 IP_255 … IP_3 IP_2 IP_1 RW … RW RW RW 0 … 0 0 0 IP_0 RW 同 IP_0 描述。 … 同 IP_0 描述。 同 IP_0 描述。 同 IP_0 描述。 编号 0 中断优先级配置： [7:4]：优先级控制位。 [3:0]：保留，固定为 0，写无效。 优先级数值越小则优先级越高。只有 2 级中断嵌 套，即只能抢占 1 次。 0 PFIC 系统控制寄存器（PFIC_SCTLR） 位 名称 访问 描述 复位值 [31:6] Reserved RO 保留。 0 5 SETEVENT WO 设置事件，可以唤醒 WFE 的情况。 0 当发生事件或者中断挂起状态时，可以从 WFE 指令后唤醒系统，如果未执行 WFE 指令，将在下 次执行该指令后立即唤醒系统。 4 SEVONPEND RW 0 1：启用的事件和所有中断（包括未开启中断） 都能唤醒系统； 0：只有启用的事件和启用的中断可以唤醒系统。 将 WFI 指令当成是 WFE 执行。 3 WFITOWFE RW 1：将之后的 WFI 指令当做 WFE 指令； 0 0：无作用。 控制系统的低功耗模式： 2 SLEEPDEEP RW 0 1：deepsleep 0：sleep 控制离开中断服务程序后，系统状态： 1 SLEEPONEXIT RW 1：系统进入低功耗模式； 0 0：系统进入主程序。 0 Reserved RO 保留。 0 4.4.2 SysTick 寄存器描述 STK 相关寄存器物理基地址：0xE000F000 名称 R32_STK_CTLR R32_STK_CNTL R32_STK_CNTH R32_STK_CMPLR R32_STK_CMPHR R32_STK_CNTFG 表 4-3 STK 相关寄存器列表 偏移地址 描述 0x00 系统计数控制寄存器 0x04 系统计数器低位寄存器 0x08 系统计数器高位寄存器 0x0C 计数重加载低位寄存器 0x10 计数重加载高位寄存器 0x14 计数器计数标志寄存器 系统计数控制寄存器（STK_CTLR） 位 名称 访问 描述 复位值 0x00000000 0x00000000 0x00000000 0x00000000 0x00000000 0x00000000 复位值 CH569/565 数据手册 [31:9] Reserved 31 RO 8 STRELOAD W1 [7:3] Reserved RO 2 STCLK RW 1 STIE RW 0 STE RW 系统计数器低位寄存器（STK_CNTL） 位 名称 访问 [31:0] CNTL RW 系统计数器高位寄存器（STK_CNTH） 位 名称 访问 http://wch.cn 保留。 重装载控制，写 1 将计数重加载寄存器（64 位） 数值更新到当前计数器寄存器中。 保留。 计数器时钟源选择： 1：HCLK 做时基； 0：HCLK/8 做计数时基。 计数器中断使能控制位： 1：使能计数器中断； 0：无计数器中断。 系统计数器使能控制位： 1：启动系统计数器 STK； 0：关闭系统计数器 STK，计数器停止计数。 0 0 0 0 0 0 描述 复位值 当前计数器计数值低 32 位。计数递减。 当 CNT[63:0]值减为 0 时，置位 STK 中断标志。 0 描述 复位值 当前计数器计数值高 32 位。计数递减。 [31:0] CNTH RW 当 CNT[63:0]值减为 0 时，置位 STK 中断标志。 注：寄存器 STK_CNTL 和寄存器 STK_CNTH 共同构成了 64 位递增的系统计数器。 计数重加载低位寄存器（STK_CMPLR） 位 名称 访问 描述 [31:0] CMPL RW 设置重加载计数器值低 32 位。 0 复位值 0 计数重加载高位寄存器（STK_CMPHR） 位 名称 访问 描述 [31:0] CMPH RW 设置重加载计数器值高 32 位。 注：寄存器 STK_CMPLR 和寄存器 STK_CMPHR 共同构成了 64 位计数器比较值。 复位值 0 计数器计数标志寄存器（STK_CNTFG） 位 名称 访问 描述 复位值 [31:2] Reserved RO 保留。 0 1 CNTIF RW0 计数器减为 0 标志。写 0 清除，写 1 无效。 0 系统软件中断使能位。 0 SWIE RW 1：打开软件中断，同时触发软件中断服务； 0 0：关闭软件中断。 注：SWIE=1 将执行软件中断服务，如果不在中断服务中关闭 SWIE 功能，离开中断服务将再次触发软 件中断服务。 CH569/565 数据手册 32 http://wch.cn 第 5 章 通用 I/O 和复用功能 5.1 GPIO 简介 系统提供了 2 组 GPIO 端口 PA 和 PB，共 49 个通用输入输出引脚，部分引脚具有中断、复用及映 射功能。 每个 GPIO 端口有一个 32 位方向配置寄存器 R32_Px_DIR， 一个 32 位输入数据寄存器 R32_Px_PIN， 一个 32 位数据输出寄存器 R32_Px_OUT，一个 32 位数据复位寄存器 R32_Px_CLR，一个 32 位上拉配置 寄存器 R32_Px_PU，一个 32 位开漏输出和下拉使能寄存器 R32_Px_PD，一个 32 位驱动能力配置寄存 器 R32_Px_DRV，一个 32 位低斜率输出和施密特输入寄存器 R32_Px_SMT。 PA 端口中，PA[0]-PA[23]位有效，对应芯片上 24 个 GPIO 引脚；PB 端口中，PB[0]-PB[24]位有 效，对应芯片上 25 个 GPIO 引脚；其中 8 个 I/O 引脚具有中断功能，并可实现睡眠唤醒功能，它们分 别是：PA2/PA3/PA4 和 PB3/PB4/PB11/PB12/PB15。 每个 I/O 端口位可以自由编程，但是 I/O 端口寄存器必须按 8 位、16 位或者 32 位字访问。如果 引脚的复用功能没有开启，则做为通用 I/O 口使用。 下图是 GPIO 内部结构框图： 图 5-1 GPIO 内部结构图 V33IO V33IO 70K Data_Bus D SET Q R32_Px_PU CK Write R32_Px_OUT CLR Q I/O R32_Px_DRV Write R32_Px_CLR R32_Px_PU PowerOnReset Read R32_Px_OUT 70K R32_Px_DIR R32_Px_SMT GND R32_Px_IN GND // 每个 GPIO 口都可以配置成 5 种模式，具体见下表： PA_SMT X 1 0 无施密特 触发 支持施密 特触发 1 低斜率 0 快速 表 5-1 GPIO 引脚模式配置 模式 Px_DIR 浮空输入/高阻输入 0 带上拉电阻的输入 0 带下拉电阻的输入 0 带上拉电阻的施密特输入 0 带下拉电阻的施密特输入 0 推挽输出，驱动能力 8mA 级别 1 推挽输出，驱动能力 16mA 级别 1 推挽输出，驱动能力 8mA 级别 1 Px_PU 0 1 0 1 0 X X X PA_PD 0 0 1 0 1 0 0 0 Px_DRV X X X X X 0 1 0 CH569/565 数据手册 33 http://wch.cn 推挽输出，驱动能力 16mA 级别 开漏输出，驱动能力 8mA 级别 开漏输出，驱动能力 16mA 级别 X 1 1 1 X X X 0 1 1 1 0 1 5.2 外部中断/唤醒 芯片的 8 个 I/O 管脚 PA2/PA3/PA4 和 PB3/PB4/PB11/PB12/PB15 具有中断功能，并可实现睡眠唤 醒。为了使用外部中断，端口位必须配置成输入模式。并提供 4 种触发模式：高电平、低电平、上 升沿、下降沿。 唤醒功能需要打开端口位的中断使能 R8_GPIO_INT_ENABLE，并开启寄存器 R8_SLP_WAKE_CTRL 中 的 GPIO 唤醒控制位 RB_SLP_GPIO_WAKE。 5.3 GPIO 的复用与重映射 5.3.1 复用功能 部分 I/O 引脚具有复用功能，上电后默认所有 I/O 引脚均为通用 I/O 功能，启用不同功能模块后， 相应引脚被配置成各自功能模块对应的功能引脚。 如果一个管脚复用多个功能，并且多个功能都已开启，那么复用功能的优先级顺序请参考 1.3 节 引脚的“复用功能及映射”列表中功能顺序，优先级从高到低。 例如：PA0 脚复用为 MD5/HD6/BD0，则 EMMC 的数据线功能优先，主动并口数据线功能最低。这样 可以在多个复用功能中，将功能优先级最低的部分不需使用引脚启用相对更高优先级的复用功能。 以下各表列出了各个功能模块所使用的 I/O 引脚配置。 表 5-2 定时器 x TMR0/1/2/3 引脚 功能配置 GPIO 配置 TMRx 输入捕捉通道 x 输出 PWM 通道 x 输入（浮空/上拉/下拉） 推挽输出 表 5-3 UARTx 接口 UART0/1/2/3 引脚 TXDx RXDx RTS,DTR CTS,DSR,RI,DCD 功能配置 串口发送 x 串口接收 x MODEM 信号输入或 RS485 控制 MODEM 信号输入 GPIO 配置 推挽输出 上拉输入（推荐）或浮空输入 推挽输出 上拉输入（推荐）或浮空输入 表 5-3 SPIx 接口 SPI0/1 引脚 SCKx MOSIx MISOx 功能配置 主模式时钟输出 从模式时钟输入 全双工模式-主模式 全双工模式-从模式 半双工模式-主模式 半双工模式-从模式 全双工模式-主模式 全双工模式-从模式 GPIO 配置 推挽输出 输入（浮空/上拉/下拉） 推挽输出 输入（浮空/上拉/下拉） 未用到，可做通用 I/O 未用到，可做通用 I/O 输入（浮空/上拉/下拉） 输入（推荐上拉，片选后硬件自动切为推挽输出） 或推挽输出（禁止用于总线连接方式） CH569/565 数据手册 SCS HSPI 引脚 HTCLK,HTREQ,HTVLD, HTACK HTRDY, HRCLK,HRACT,HRVLD HD0～HD31 34 半双工模式-主模式 半双工模式-从模式 主模式片选输出 从模式片选输入 http://wch.cn 输入或推挽输出，软件切换 输入（推荐上拉，片选后硬件自动切为推挽输出） 推挽输出（可换用其他引脚） 上拉输入（推荐）或浮空输入 表 5-4 高速并行接口 功能配置 GPIO 配置 控制输出信号 推挽输出 控制输入信号 下拉输入（推荐）或浮空输入 数据信号 浮空输入 表 5-5 DVP 接口 DVP 引脚 DVSYNC,DHSYNC DPCLK DD0～DD31 功能配置 同步信号输入 时钟信号输入 数据信号 GPIO 配置 上拉输入（推荐）或浮空输入 上拉输入（推荐）或浮空输入 上拉输入（推荐）或浮空输入 表 5-6 EMMC 接口 EMMC 引脚 MSDCK MCMD MD0～MD7 功能配置 时钟信号输出 命令信号输出 数据信号 GPIO 配置 推挽输出 推挽输出 上拉输入（推荐）或浮空输入 表 5-7 以太网接口 MII 引脚 ETXD0～ETXD3 ERXD0～ERXD3 ERXDV,ERXC ETXC,ETXEN EMDIO EMDCK ETCKI EMCO 功能配置 以太网发送数据信号 以太网接收数据信号 控制及时钟信号输入 控制及时钟信号输出 SMI 管理数据 SMI 管理时钟 以太网时钟输入 以太网时钟输出 GPIO 配置 推挽输出 上拉输入（推荐）或浮空输入 上拉输入（推荐）或浮空输入 推挽输出 上拉输入（推荐）或浮空输入 推挽输出 上拉输入（推荐）或浮空输入 推挽输出 表 5-8 BUS8 接口 BUS8 引脚 BRD#,BWR# BD0～BD7,BA0～BA14 高速模拟引脚 UD+,UDSSTXA,SSTXB SSRXA,SSRXB GXM,GXP 功能配置 总线控制 总线数据，地址 GPIO 配置 推挽输出 上拉输入（推荐）或浮空输入 表 5-9 高速模拟信号接口 功能配置 浮空输入 连接内部 USB PHY 浮空输入 浮空输入 连接内部 SerDes PHY 浮空输入 GPIO 配置 5.3.2 功能引脚重映射 为了让外设功能同时使用率达到最优，可以通过设置 R8_PIN_ALTERNATE 寄存器将一些功能硬件 CH569/565 数据手册 35 http://wch.cn 重映射到其他引脚上。系统支持 UART0、TMR1、TMR2 外设引脚的重映射，具体参考下表： 表 5-10 重映射引脚 外设功能 默认引脚 重映射引脚 UART0 TMR1/PWM5 TMR2/PWM6 PB5/PB6 PB15 PA4 PA5/PA6 PB0 PB3 5.4 寄存器描述 GPIO 相关寄存器物理基地址为：0x40001000 名称 R8_GPIO_INT_FLAG R8_GPIO_INT_ENABLE R8_GPIO_INT_MODE R8_GPIO_INT_POLAR R32_PA_DIR R32_PA_PIN R32_PA_OUT R32_PA_CLR R32_PA_PU R32_PA_PD R32_PA_DRV R32_PA_SMT R32_PB_DIR R32_PB_PIN R32_PB_OUT R32_PB_CLR R32_PB_PU R32_PB_PD R32_PB_DRV R32_PB_SMT R8_PIN_ALTERNATE 表 5-11 偏移地址 0x1C 0x1D 0x1E 0x1F 0x40 0x44 0x48 0x4C 0x50 0x54 0x58 0x5C 0x60 0x64 0x68 0x6C 0x70 0x74 0x78 0x7C 0x12 GPIO 相关寄存器列表 描述 GPIO 中断标志寄存器 GPIO 中断使能寄存器 GPIO 中断触发模式寄存器 GPIO 中断极性寄存器 PA 端口方向设置寄存器 PA 端口数据输入寄存器 PA 端口数据输出寄存器 PA 端口数据复位寄存器 PA 端口上拉使能寄存器 PA 端口开漏输出和输入下拉使能寄存器 PA 端口驱动能力配置寄存器 PA 端口低斜率输出和施密特输入寄存器 PB 端口方向设置寄存器 PB 端口数据输入寄存器 PB 端口数据输出寄存器 PB 端口数据复位寄存器 PB 端口上拉配置寄存器 PB 端口开漏输出和输入下拉配置寄存器 PB 端口驱动能力配置寄存器 PB 端口低斜率输出和施密特输入寄存器 复用重映射配置寄存器 GPIO 中断标志寄存器（R8_GPIO_INT_FLAG） 位 名称 访问 描述 PB15 引脚中断标志位，写 1 清零。 7 RB_GPIO_PB15_IF RW1 1：有中断； 0：无中断。 PB12 引脚中断标志位，写 1 清零。 6 RB_GPIO_PB12_IF RW1 1：有中断； 0：无中断。 PB11 引脚中断标志位，写 1 清零。 5 RB_GPIO_PB11_IF RW1 1：有中断； 0：无中断。 PB4 引脚中断标志位，写 1 清零。 4 RB_GPIO_PB4_IF RW1 1：有中断； 0：无中断。 PB3 引脚中断标志位，写 1 清零。 3 RB_GPIO_PB3_IF RW1 1：有中断； 0：无中断。 2 RB_GPIO_PA4_IF RW1 PA4 引脚中断标志位，写 1 清零。 复位值 0x00 0x00 0x00 0x00 0x00000000 0x00XXXXXX 0x00000000 0x00000000 0x00000000 0x00000000 0x00000000 0x00000000 0x00000000 0x0XXXXXXX 0x00000000 0x00000000 0x00000000 0x00000000 0x00000000 0x00000000 0x00 复位值 0 0 0 0 0 0 CH569/565 数据手册 36 1 RB_GPIO_PA3_IF RW1 0 RB_GPIO_PA2_IF RW1 1：有中断； 0：无中断。 PA3 引脚中断标志位，写 1 清零。 1：有中断； 0：无中断。 PA2 引脚中断标志位，写 1 清零。 1：有中断； 0：无中断。 GPIO 中断使能寄存器（R8_GPIO_INT_ENABLE） 位 名称 访问 描述 PB15 引脚中断使能。 7 RB_GPIO_PB15_IE RW 1：使能相应中断； 0：禁止相应中断。 PB12 引脚中断使能。 6 RB_GPIO_PB12_IE RW 1：使能相应中断； 0：禁止相应中断。 PB11 引脚中断使能。 5 RB_GPIO_PB11_IE RW 1：使能相应中断； 0：禁止相应中断。 PB4 引脚中断使能。 4 RB_GPIO_PB4_IE RW 1：使能相应中断； 0：禁止相应中断。 PB3 引脚中断使能。 3 RB_GPIO_PB3_IE RW 1：使能相应中断； 0：禁止相应中断。 PA4 引脚中断使能。 2 RB_GPIO_PA4_IE RW 1：使能相应中断； 0：禁止相应中断。 PA3 引脚中断使能。 1 RB_GPIO_PA3_IE RW 1：使能相应中断； 0：禁止相应中断。 PA2 引脚中断使能。 0 RB_GPIO_PA2_IE RW 1：使能相应中断； 0：禁止相应中断。 GPIO 中断触发模式寄存器（R8_GPIO_INT_MODE） 位 名称 访问 描述 PB15 引脚中断模式选择。 7 RB_GPIO_PB15_IM RW 1：边沿触发； 0：电平触发。 PB12 引脚中断模式选择。 6 RB_GPIO_PB12_IM RW 1：边沿触发； 0：电平触发。 PB11 引脚中断模式选择。 5 RB_GPIO_PB11_IM RW 1：边沿触发； 0：电平触发。 PB4 引脚中断模式选择。 4 RB_GPIO_PB4_IM RW 1：边沿触发； 0：电平触发。 PB3 引脚中断模式选择。 3 RB_GPIO_PB3_IM RW 1：边沿触发； 0：电平触发。 PA4 引脚中断模式选择。 2 RB_GPIO_PA4_IM RW 1：边沿触发； 0：电平触发。 1 RB_GPIO_PA3_IM RW PA3 引脚中断模式选择。 http://wch.cn 0 0 复位值 0 0 0 0 0 0 0 0 复位值 0 0 0 0 0 0 0 CH569/565 数据手册 0 RB_GPIO_PA2_IM 37 RW http://wch.cn 1：边沿触发； 0：电平触发。 PA2 引脚中断模式选择。 1：边沿触发； 0：电平触发。 GPIO 中断极性寄存器（R8_GPIO_INT_POLAR） 位 名称 访问 描述 PB15 引脚中断极性选择。 7 RB_GPIO_PB15_IP RW 1：高电平/上升沿； 0：低电平/下降沿。 PB12 引脚中断极性选择。 6 RB_GPIO_PB12_IP RW 1：高电平/上升沿； 0：低电平/下降沿。 PB11 引脚中断极性选择。 5 RB_GPIO_PB11_IP RW 1：高电平/上升沿； 0：低电平/下降沿。 PB4 引脚中断极性选择。 4 RB_GPIO_PB4_IP RW 1：高电平/上升沿； 0：低电平/下降沿。 PB3 引脚中断极性选择。 3 RB_GPIO_PB3_IP RW 1：高电平/上升沿； 0：低电平/下降沿。 PA4 引脚中断极性选择。 2 RB_GPIO_PA4_IP RW 1：高电平/上升沿； 0：低电平/下降沿。 PA3 引脚中断极性选择。 1 RB_GPIO_PA3_IP RW 1：高电平/上升沿； 0：低电平/下降沿。 PA2 引脚中断极性选择。 0 RB_GPIO_PA2_IP RW 1：高电平/上升沿； 0：低电平/下降沿。 PA 端口方向设置寄存器（R32_PA_DIR） 位 名称 访问 描述 [31:24] Reserved R0 保留。 PA 引脚当前输入输出方向。 [23:0] R32_PA_DIR RW 1：输出模式； 0：输入模式。 0 复位值 0 0 0 0 0 0 0 0 复位值 0 0 PA 端口输入数据寄存器（R32_PA_PIN） 位 名称 访问 描述 复位值 [31:24] Reserved R0 保留。 0 PA 引脚当前电平状态。 1：高电平； 0：低电平。 [23:0] R32_PA_PIN RO 0 注：仅在方向寄存器(R32_PA_DIR)对应位为 0 时，该位值有效。 PA 端口输出数据寄存器（R32_PA_OUT） 位 名称 访问 描述 复位值 CH569/565 数据手册 38 [31:24] Reserved R0 [23:0] R32_PA_OUT RW PA 端口数据复位寄存器（R32_PA_CLR） 位 名称 访问 [31:24] Reserved R0 [23:0] R32_PA_CLR WZ http://wch.cn 保留。 PA 引脚输出电平状态。 1：输出高电平； 0：输出低电平。 注：仅在方向寄存器(R32_PA_DIR)对应位为 1 时，该位值有效。 0 描述 复位值 保留。 PA 引脚输出低电平。 1：输出低电平； 0：无作用。 注：当某位置 1 时，寄存器 R32_PA_OUT 对应位 将清 0。 0 PA 端口上拉配置寄存器（R32_PA_PU） 位 名称 访问 描述 [31:24] Reserved R0 保留。 PA 引脚上拉功能使能。 [23:0] R32_PA_PU RW 1：使能引脚上拉； 0：关闭引脚上拉。 PA 端口开漏输出和输入下拉使能寄存器（R32_PA_PD） 位 名称 访问 描述 [31:24] Reserved R0 保留。 引脚方向为输出模式时： 1：使能引脚开漏输出； 0：关闭引脚开漏输出。 [23:0] R32_PA_PD RW 引脚方向为输入模式时： 1：使能引脚下拉； 0：关闭引脚下拉。 PA 端口驱动能力配置寄存器（R32_PA_DRV） 位 名称 访问 描述 [31:24] Reserved R0 保留。 PA 引脚输出驱动能力。 [23:0] R32_PA_DRV RW 1：驱动电流最大 16mA； 0：驱动电流最大 8mA。 PA 端口低斜率输出和施密特输入寄存器（R32_PA_SMT） 位 名称 访问 描述 [31:24] Reserved R0 保留。 引脚方向为输出模式时： 1：使能引脚低斜率输出； [23:0] R32_PA_SMT RW 0：关闭引脚低斜率输出。 引脚方向为输入模式时： 1：使能引脚施密特触发器输入； 0 0 复位值 0 0 复位值 0 0 复位值 0 0 复位值 0 1 CH569/565 数据手册 39 http://wch.cn 0：关闭引脚施密特触发器输入。 PB 端口方向设置寄存器（R32_PB_DIR） 位 名称 访问 描述 [31:25] Reserved R0 保留。 PB 引脚当前输入输出方向。 [24:0] R32_PB_DIR RW 1：输出模式； 0：输入模式。 PB 端口输入数据寄存器（R32_PB_PIN） 位 名称 访问 [31:25] Reserved R0 [24:0] R32_PB_PIN RO 复位值 0 0 描述 复位值 保留。 PB 引脚当前电平状态。 1：高电平； 0：低电平。 注：仅在方向寄存器(R32_PB_DIR)对应位为 0 时，该位值有效。 0 0 PB 端口输出数据寄存器（R32_PB_OUT） 位 名称 访问 描述 复位值 [31:25] Reserved R0 保留。 0 PB 引脚输出电平状态。 1：输出高电平； 0：输出低电平。 [24:0] R32_PB_OUT RW 0 注：仅在方向寄存器(R32_PB_DIR)对应位为 1 时，该位值有效。 PB 端口数据复位寄存器（R32_PB_CLR） 位 名称 访问 [31:25] Reserved R0 [24:0] R32_PB_CLR WZ 描述 复位值 保留。 PB 引脚输出低电平。 1：输出低电平； 0：无作用。 注：当某位置 1 时，寄存器 R32_PB_OUT 对应位 将清 0。 0 PB 端口上拉配置寄存器（R32_PB_PU） 位 名称 访问 描述 [31:25] Reserved R0 保留。 PB 引脚上拉功能使能。 [24:0] R32_PB_PU RW 1：使能引脚上拉； 0：关闭引脚上拉。 PB 端口开漏输出和输入下拉使能寄存器（R32_PB_PD） 位 名称 访问 描述 [31:25] Reserved R0 保留。 引脚方向为输出模式时： [24:0] R32_PB_PD RW 1：使能引脚开漏输出； 0：关闭引脚开漏输出。 0 复位值 0 0 复位值 0 0 CH569/565 数据手册 40 http://wch.cn 引脚方向为输入模式时： 1：使能引脚下拉； 0：关闭引脚下拉。 PB 端口驱动能力配置寄存器（R32_PB_DRV） 位 名称 访问 [31:25] Reserved R0 [24:0] R32_PB_DRV RW 描述 复位值 保留。 PB 引脚输出驱动能力。 1：驱动电流最大 16mA； 0：驱动电流最大 8mA。 PB 端口低斜率输出和施密特输入寄存器（R32_PB_SMT） 位 名称 访问 描述 [31:25] Reserved R0 保留。 引脚方向为输出模式时： 1：使能引脚低斜率输出； 0：关闭引脚低斜率输出。 [24:0] R32_PB_SMT RW 引脚方向为输入模式时： 1：使能引脚施密特触发器输入； 0：关闭引脚施密特触发器输入。 复用重映射配置寄存器（R8_PIN_ALTERNATE） 位 名称 访问 描述 [7:5] Reserved RO 保留。 UART0 重映射配置。 4 RB_PIN_UART0 RW 1：RXD0/TXD0 到 PA5/PA6 脚； 0：RXD0/TXD0 到 PB5/PB6 脚。 3 Reserved RO 保留。 TIMER2 重映射配置。 2 RB_PIN_TMR2 RW 1：TMR2/PWM6/CAP2 到 PB3 脚； 0：TMR2/PWM6/CAP2 到 PA4 脚。 TIMER1 重映射配置。 1 RB_PIN_TMR1 RW 1：TMR1/PWM5/CAP1 到 PB0 脚； 0：TMR1/PWM5/CAP1 到 PB15 脚。 以太网收发接口配置。 0 RB_PIN_MII RW 1：以太网采用 RGMII 接口； 0：以太网采用 RMII 接口。 0 0 复位值 0 1 复位值 0 0 0 0 0 1 CH569/565 数据手册 41 http://wch.cn 第 6 章 串行外设接口（SPI） SPI 是一种全双工串行接口，总线上连接有一个主机和若干从机，同一时刻，仅有一对主从在通 讯。 通常 SPI 接口由 4 个引脚组成： SPI 片选引脚(SCS)、 SPI 时钟引脚(SCK)、 SPI 串行数据引脚 MISO(主 机输入/从机输出引脚)和 SPI 串行数据引脚 MOSI(主机输出/从机输入引脚)。 6.1 主要特征 系统提供了 2 路 SPI 接口，其功能和操作都一致。 l 支持主机模式和从机模式 l 兼容串行外设接口(SPI)规范 l 支持模式 0 和模式 3 数据传输方式 l 8 位数据传输方式，数据位序可选：低位在前或高位在前 l 时钟频率最高接近 Fsys 一半 l 8 字节 FIFO 空间，多种传输标志通知 l 从机模式下支持首字节为命令模式或数据流模式 l 支持 DMA 数据传输 6.2 SPI 数据传输格式 SPI 支持模式 0 和模式 3 两种传输格式。可以通过设置 SPI 模式配置寄存器(R8_SPIx_CTRL_MOD) 的 RB_SPI_MST_SCK_MOD 位来进行选择。 模式 0：时钟空闲电平为低电平，并在时钟第 1 个边沿开始采样（上升沿采样） 。RB_SPI_MST_SCK_MOD=0 图 6-1 SPI 模式 0 传输格式 Cycle 1 2 3 4 5 6 7 8 MSB 6 5 4 3 2 1 LSB 6 5 4 3 2 1 LSB CLK MOSI MISO MSB MSB* 模式 3：时钟空闲电平为高电平，并在时钟第 2 个边沿开始采样（上升沿采样） 。RB_SPI_MST_SCK_MOD=1 图 6-2 SPI 模式 3 传输格式 Cycle 1 2 3 4 5 6 7 8 MSB 6 5 4 3 2 1 LSB MSB 6 5 4 3 2 1 CLK MOSI MISO LSB* LSB CH569/565 数据手册 42 http://wch.cn 6.3 SPI 功能描述 6.3.1 SPI 主机模式 SPI 主机模式下，在 SCK 引脚产生串行时钟，片选引脚可以指定为任意 I/O 引脚。 配置步骤： 1.设置 SPI 主机模式时钟分频寄存器(R8_SPIx_CLOCK_DIV)，配置 SPI 时钟速度； 2.设置 SPI 模式配置寄存器(R8_SPIx_CTRL_MOD)的 RB_SPI_MODE_SLAVE 位为 0， 配置 SPI 为主机模式； 3.设置 SPI 模式配置寄存器(R8_SPIx_CTRL_MOD)的 RB_SPI_MST_SCK_MOD 位，根据连接的设备需求设 置为模式 0 或模式 3； 4.设置 SPI 模式配置寄存器(R8_SPIx_CTRL_MOD)的 RB_SPI_FIFO_DIR 位，配置 FIFO 方向，若为 1 则 当前 FIFO 方向为数据输入，若为 0 则当前 FIFO 方向为数据输出。 5.设置 SPI 模式配置寄存器(R8_SPIx_CTRL_MOD)的 RB_SPI_MOSI_OE 位和 RB_SPI_SCK_OE 位为 1， RB_SPI_MISO_OE 位为 0， 并设置 PA 口方向寄存器(R32_PB_DIR)中 MOSI 引脚和 SCK 引脚对应的位为 1， MISO 引脚对应的位为 0，将 MOSI 引脚和 SCK 引脚方向配置为输出，MISO 引脚方向配置为输入； 数据发送过程： 1.设置 SPI 模式配置寄存器(R8_SPIx_CTRL_MOD)的 RB_SPI_FIFO_DIR 位为 0，配置 FIFO 方向为输出； 2.写 R16_SPIx_TOTAL_CNT 寄存器，设置要发送的数据长度； 3.写 R8_SPIx_FIFO 寄存器，往 FIFO 里写要发送的数据，如果 R8_SPIx_FIFO_COUNT 小于 FIFO 大小则 可以继续往 FIFO 写数据； 4.所有数据写入 FIFO 后，等待 R16_SPIx_TOTAL_CNT 寄存器为 0，则说明数据发送完成，如果发送一 字节，也可以等待 R8_SPIx_FIFO_COUNT 为 0，则说明 FIFO 中没有数据即数据已发送完毕。 数据接收过程： 1.设置 SPI 模式配置寄存器(R8_SPIx_CTRL_MOD)的 RB_SPI_FIFO_DIR 位为 1，配置 FIFO 方向为输入； 2.写 R16_SPIx_TOTAL_CNT 寄存器，设置要接收的数据长度； 3.等待 R8_SPIx_FIFO_COUNT 寄存器不为 0，则说明接收到返回数据； 4.读取 R8_SPIx_FIFO 中的值即为接收到的数据。 6.3.2 SPI 从机模式 SPI 从机模式下，SCK 引脚用于接收连接的 SPI 主机的串行时钟，需要选择硬件片选引脚。 配置步骤： 1.设置 SPI 模式配置寄存器(R8_SPIx_CTRL_MOD)的 RB_SPI_MODE_SLAVE 位为 1， 配置 SPI 为从机模式； 2.根据需要设置配置寄存器(R8_SPIx_CTRL_MOD)的 RB_SPI_SLV_CMD_MOD 位，选择从机首字节模式或 数据流模式； 3.设置 SPI 模式配置寄存器(R8_SPIx_CTRL_MOD)的 RB_SPI_FIFO_DIR 位，配置 FIFO 方向，若为 1 则 当前 FIFO 方向为数据输入，若为 0 则当前 FIFO 方向为数据输出； 4.设置 R8_SPI0_CTRL_MOD 的 RB_SPI_MOSI_OE 和 RB_SPI_SCK_OE 为 0，RB_SPI_MISO_OE 为 1，并设置 GPIO 方向配置寄存器(R32_PA/PB_DIR)使 MOSI 引脚、SCK 引脚和 SCS 引脚为输入，MISO 引脚为输入 （支持总线下多个从机连接，被片选后 MISO 会自动切换为输出，也支持一主一从）或输出（仅用于 CH569/565 数据手册 43 http://wch.cn 一主一从对连） 。在 SPI 从机模式下 MISO 的 I/O 引脚方向，除了能够由 GPIO 方向配置寄存器设为输 出之外，还支持 SPI 片选有效期间自动切换为输出，但其输出数据由 RB_SPI_MISO_OE 选择，为 1 时 输出 SPI 数据，为 0 时输出 GPIO 数据输出寄存器的数据。建议，设置 MISO 引脚为输入，使 MISO 在 片选无效时不输出，便于多机操作时共享 SPI 总线； 5. 可选的，设置 SPI0 从机模式预置数据寄存器 R8_SPI0_SLAVE_PRE，用于被片选后首次自动加载到 缓冲区中用于对外输出。当 8 个时钟过去之后（即首个数据字节在主从双方之间交换完毕） ，控制器 得到外部 SPI 主机发来的首字节数据（命令码） ，外部 SPI 主机交换得到 R8_SPI0_SLAVE_PRE 中的预 置数据 （状态值） 。 R8_SPI0_SLAVE_PRE 的位 7 将在 SPI 片选有效后的 SCK 低电平期间自动加载到 MISO 引脚上，对于 SPI 模式 0（CLK 默认为低电平） ，如果预置了 R8_SPI0_SLAVE_PRE 的位 7，那么外部 SPI 主机将在 SPI 片选有效但尚未传输数据时，就能够通过查询 MISO 引脚得到 R8_SPI0_SLAVE_PRE 的位 7 的预置值，从而通过仅仅有效一下 SPI 片选就能快速获得 R8_SPI0_SLAVE_PRE 的位 7 的值（通常是 向主机提供一个忙状态，便于主机快速查询） ； 6.可选步骤，如果启用 DMA，那么需将收发缓冲区起始地址写入 R16_SPI_DMA_BEG，结束地址（不含） 写入 R16_SPI_DMA_END，必须在设置完 RB_SPI_FIFO_DIR 后才能置位 RB_SPI_DMA_ENABLE。 数据发送过程： 1.设置 SPI 模式配置寄存器(R8_SPIx_CTRL_MOD)的 RB_SPI_FIFO_DIR 位为 0，配置 FIFO 方向为输出； 2.将发送数据写入到 FIFO 寄存器(R8_SPIx_FIFO)中，由外部 SPI 主机决定何时取走数据；如果是启 用 DMA，则由 DMA 自动加载 FIFO 完成此步骤； 3.查询 R8_SPI0_FIFO_COUNT，如果未满则继续向 FIFO 写入待发送的数据。 数据接收过程： 1.设置 SPI 模式配置寄存器(R8_SPIx_CTRL_MOD)的 RB_SPI_FIFO_DIR 位为 1，配置 FIFO 方向为输入； 2.查询 R8_SPI0_FIFO_COUNT，如果不空则说明已接收到数据，通过读取 R8_SPI0_FIFO 取走数据；如 果是启用 DMA，则由 DMA 自动读取 FIFO 完成此步骤； 3.单个字节的数据接收，也可以不使用 FIFO，可以直接读取 R8_SPI0_BUFFER。 6.4 寄存器描述 SPI0 相关寄存器物理基地址为：0x40004000 SPI1 相关寄存器物理基地址为：0x40004400 名称 R8_SPI0_CTRL_MOD R8_SPI0_CTRL_CFG R8_SPI0_INTER_EN R8_SPI0_CLOCK_DIV R8_SPI0_SLAVE_PRE R8_SPI0_BUFFER R8_SPI0_RUN_FLAG R8_SPI0_INT_FLAG R8_SPI0_FIFO_COUNT 表 6-1 SPI0 相关寄存器列表 偏移地址 描述 0x00 SPI0 模式配置寄存器 0x01 SPI0 配置寄存器 0x02 SPI0 中断使能寄存器 SPI0 主机模式时钟分频寄存器 0x03 SPI0 设备模式预置数据寄存器 0x04 SPI0 数据缓冲区 0x05 SPI0 工作状态寄存器 0x06 SPI0 中断标志寄存器 0x07 SPI0 收发 FIFO 计数寄存器 复位值 0x02 0x00 0x00 0x10 0xXX 0x00 0x00 0x00 CH569/565 数据手册 44 R16_SPI0_TOTAL_CNT R8_SPI0_FIFO R8_SPI0_FIFO_COUNT1 R32_SPI0_DMA_NOW R32_SPI0_DMA_BEG R32_SPI0_DMA_END 0x0C 0x10 0x13 0x14 0x18 0x1C http://wch.cn SPI0 收发数据长度寄存器 SPI0 FIFO 寄存器 SPI0 收发 FIFO 计数寄存器 SPI0 DMA 缓冲区当前地址 SPI0 DMA 缓冲区起始地址 SPI0 DMA 缓冲区结束地址 0x0000 0xXX 0x00 0xXXXX 0xXXXX 0xXXXX 表 6-2 SPI1 相关寄存器列表 名称 R8_SPI1_CTRL_MOD R8_SPI1_CTRL_CFG R8_SPI1_INTER_EN R8_SPI1_CLOCK_DIV R8_SPI1_SLAVE_PRE R8_SPI1_BUFFER R8_SPI1_RUN_FLAG R8_SPI1_INT_FLAG R8_SPI1_FIFO_COUNT R16_SPI1_TOTAL_CNT R8_SPI1_FIFO R8_SPI1_FIFO_COUNT1 R32_SPI1_DMA_NOW R32_SPI1_DMA_BEG R32_SPI1_DMA_END 偏移地址 0x00 0x01 0x02 0x03 0x04 0x05 0x06 0x07 0x0C 0x10 0x13 0x14 0x18 0x1C 描述 SPI1 模式配置寄存器 SPI1 配置寄存器 SPI1 中断使能寄存器 SPI1 主机模式时钟分频寄存器 SPI1 设备模式预置数据寄存器 SPI1 数据缓冲区 SPI1 工作状态寄存器 SPI1 中断标志寄存器 SPI1 收发 FIFO 计数寄存器 SPI1 收发数据长度寄存器 SPI1 FIFO 寄存器 SPI1 收发 FIFO 计数寄存器 SPI1 DMA 缓冲区当前地址 SPI1 DMA 缓冲区起始地址 SPI1 DMA 缓冲区结束地址 SPI 模式配置寄存器（R8_SPIx_CTRL_MOD）(x=0/1) 位 名称 访问 7 RB_SPI_MISO_OE RW 6 RB_SPI_MOSI_OE RW 5 RB_SPI_SCK_OE RW 4 RB_SPI_FIFO_DIR RW RB_SPI_SLV_CMD_MOD RW RB_SPI_MST_SCK_MOD RW 3 复位值 0x02 0x00 0x00 0x10 0xXX 0x00 0x00 0x00 0x0000 0xXX 0x00 0xXXXX 0xXXXX 0xXXXX 描述 MISO 引脚输出使能（可在 2 线模式数据线切换 方向使用）。 1：MISO 引脚输出使能； 0：MISO 引脚输出禁止。 MOSI 引脚输出使能。 1：MOSI 引脚输出使能； 0：MOSI 引脚输出禁止。 SCK 引脚输出使能。 1：SCK 引脚输出使能； 0：SCK 引脚输出禁止。 FIFO 方向设置。 1：输入模式(指示接收数据)； 0：输出模式(指示发送数据)。 SPI 从机模式首字节方式选择。 1：首字节命令模式； 0：数据流模式。 在首字节命令模式下，当接收到 SPI 片选有效后 的首字节数据后，将视为命令码，且标志寄存器 中的 RB_SPI_IF_FST_BYTE 位将置 1。 该位仅在从机模式下有效。 主机模式时钟空闲方式选择。 1：模式 3（空闲时 SCK 为高电平）； 复位值 0 0 0 0 0 0 CH569/565 数据手册 45 2 RB_SPI_2WIRE_MOD RW 1 RB_SPI_ALL_CLEAR RW 0 RB_SPI_MODE_SLAVE RW 0：模式 0（空闲时 SCK 为低电平）。 该位仅在主机模式下有效。 从机模式 2 线或 3 线 SPI 模式配置位： 1：2 线模式/半双工（SCK,MISO） ； 0：3 线模式/全双工（SCK,MOSI,MISO） 。 FIFO/计数器/中断标志寄存器清零。 1：强制清空或清零； 0：不清除。 SPI 主从模式选择位： 1：从机模式； 0：主机模式。 SPI 配置寄存器（R8_SPIx_CTRL_CFG）(x=0/1) 位 名称 访问 [7:6] Reserved http://wch.cn 描述 0 1 0 复位值 R0 保留。 0 SPI 数据位序选择。 0 5 RB_SPI_BIT_ORDER RW 1：低位在前； 0：高位在前。 使能访问 BUFFER/FIFO 自动清除标志位 4 RB_SPI_AUTO_IF RW RB_SPI_IF_BYTE_END 的功能。 0 1：使能； 0：禁止。 3 Reserved R0 保留。 0 DMA 地址循环使能。 2 RB_SPI_DMA_LOOP RW 0 1：循环； 0：单次。 1 Reserved R0 保留。 0 DMA 功能使能。 0 RB_SPI_DMA_ENABLE RW 0 1：使能 DMA； 0：禁止 DMA。 注：如果使能 DMA 地址循环模式功能，当 DMA 地址增加到设置的末尾地址时，自动循环指向设置的 首地址，而不需要重新设置 DMA 起始地址寄存器(R16_SPIx_DMA_BEG) 和 DMA 结束地址寄存器 (R16_SPIx_DMA_END)。 SPI 中断使能寄存器（R8_SPIx_INTER_EN）(x=0/1) 位 名称 访问 描述 复位值 从机模式的首字节命令模式下，首字节接收中断 7 RB_SPI_IE_FST_BYTE RW 使能。 0 1：使能中断； 0：禁止中断。 [6:5] Reserved R0 保留。 0 FIFO 溢出（接收时 FIFO 满或发送时 FIFO 4 RB_SPI_IE_FIFO_OV RW 空）中断使能。 0 1：使能中断； 0：禁止中断。 DMA 结束中断使能。 3 RB_SPI_IE_DMA_END RW 0 1：使能中断； 0：禁止中断。 FIFO 使用过半中断使能。 2 RB_SPI_IE_FIFO_HF RW 0 1：使能中断； 0：禁止中断。 SPI 单字节传输完成中断使能。 1 RB_SPI_IE_BYTE_END RW 0 1：使能中断； 0：禁止中断。 SPI 全部字节传输完成中断使能。 0 RB_SPI_IE_CNT_END RW 0 1：使能中断； 0：禁止中断。 SPI 主机模式时钟分频寄存器（R8_SPIx_CLOCK_DIV）(x=0/1) CH569/565 数据手册 位 [7:0] 46 名称 R8_SPI_CLOCK_DIV 访问 RW 描述 主机模式分频系数，最小值为 2 SPI 时钟频率 FSPI = 主频 Fsys/分频系数。 SPI 设备模式预置数据寄存器（R8_SPIx_SLAVE_PRE） 位 名称 访问 [7:0] R8_SPIx_SLAVE_PRE RW R8_SPIx_BUFFER RW 描述 从机模式下，预置的首个返回数据。 用于接收首字节数据后的返回数据。 SPI 数据缓冲区（R8_SPIx_BUFFER）(x=0/1) 位 名称 访问 [7:0] http://wch.cn 描述 SPI 数据发送和接收缓冲区 复位值 10h 复位值 10h 复位值 X SPI 工作状态寄存器（R8_SPIx_RUN_FLAG）(x=0/1) 位 名称 访问 描述 复位值 从机模式被片选状态。 0 7 RB_SPI_SLV_SELECT RO 1：正被选中； 0：没被选中。 从机模式被片选后首次加载状态。 6 RB_SPI_SLV_CS_LOAD RO 1：正在加载 R8_SPIx_SLAVE_PRE； 0 0：尚未加载或者已完成（可修改预加载值） 。 FIFO 准备完成状态。 1：FIFO 就绪（R16_SPIx_TOTAL_CNT 非 0，且接 0 5 RB_SPI_FIFO_READY RO 收时 FIFO 未满或发送时 FIFO 不空） 0：FIFO 未准备好。 从机模式下命令接收完成状态位，即交换完首字 节数据。 0 4 RB_SPI_SLV_CMD_ACT RO 1：刚刚交换完成的是首字节； 0：首字节尚未交换或不是首字节。 [3:0] Reserved R0 保留。 0 SPI 中断标志寄存器（R8_SPIx_INT_FLAG）(x=0/1) 位 名称 访问 描述 复位值 从机模式下，接收到首字节标志，写 1 清 0。 7 RB_SPI_IF_FST_BYTE RW1 0 1：已接收到； 0：未接收到。 当前 SPI 空闲状态。 6 RB_SPI_FREE RO 1 1：空闲； 0：非空闲。 5 Reserved RO 保留。 0 FIFO 溢出（接收时 FIFO 满或发送时 FIFO 空） 4 RB_SPI_IF_FIFO_OV RW1 标志位，写 1 清 0。 0 1：溢出； 0：未溢出。 DMA 完成标志，写 1 清 0。 3 RB_SPI_IF_DMA_END RW1 0 1：已完成； 0：未完成。 FIFO 使 用 过 半 （ 接 收 时 FIFO>=4 或 发 送 时 FIFO=4 或 PWM 模式 2 RB_TMR_IE_FIFO_HF RW FIFO=4 或 PWM 模式 FIFO