.
HY3118/HY3116
Datasheet
24-Bit Analog-to-Digital Convert
High Resolution ΣΔADC
With Rail-to-Rail OPAMP
© 2008-2016 HYCON Technology Corp.
www.hycontek.com
DS-HY3118-V09_TC
page1
HY3118/HY3116
24-Bit Analog-to-Digital Convert
High Resolution ΣΔADC
Table of Contents
1.
特點 .............................................................................................................................. 6
2.
簡介 .............................................................................................................................. 7
3.
引腳定義 ....................................................................................................................... 8
4.
3.1.
產品引腳圖 .......................................................................................................................................... 8
3.2.
I/O 引腳定義 ........................................................................................................................................ 8
3.2.1.
SSOP package marker information .................................................................................................. 9
3.2.2.
MSOP package marker information ................................................................................................. 9
應用電路 ..................................................................................................................... 10
4.1.
5.
6.
橋式感測器 ........................................................................................................................................ 10
暫存器列表 ................................................................................................................. 11
.
5.1.
暫存器列表 ........................................................................................................................................ 11
5.2.
暫存器說明 ........................................................................................................................................ 12
5.2.1.
SYS Register System configuration control register (8bit) ............................................................. 12
5.2.2.
ADC1 Register ADC configuration control register 1(8bit) (ADC input select) ............................... 12
5.2.3.
ADC2 Register ADC configuration control register 2(8bit) ............................................................. 13
5.2.4.
ADC3 Register ADC configuration control register 3(8bit) ............................................................. 14
5.2.5.
ADC4 Register ADC configuration control register 3(8bit) ............................................................. 14
5.2.6.
ADO Register ADC Output Code(24bit) ......................................................................................... 15
電氣特性 ..................................................................................................................... 16
6.1.
ABSOLUTE MAXIMUM RATINGS.................................................................................................... 16
6.2.
ELECTRICAL CHARACTERISTICS ................................................................................................. 17
6.3.
OPAMP, Electrical Specification........................................................................................................ 21
7.
ENOB AND NOISE-FREE .......................................................................................... 22
8.
I2C 通訊協議............................................................................................................... 24
© 2008-2016 HYCON Technology Corp
www.hycontek.com
DS-HY3118-V09_TC
page2
HY3118/HY3116
24-Bit Analog-to-Digital Convert
High Resolution ΣΔADC
8.1.
9.
I2C 通訊時序圖.................................................................................................................................. 24
OVERVIEW ................................................................................................................ 30
9.1.
系統工作頻率與低功耗 ( Frequency vs. Low Power mode ) ............................................................ 30
9.2.
VDDA 電源 ( Low Dropout Regulator ) ............................................................................................ 31
9.3.
REFO 參考電壓 ( Reference Voltage ) ............................................................................................. 31
9.4.
輸入通道多工器與中斷 IRQ ( Input Channel Multiplex with IRQ ).................................................... 32
9.5.
參考電壓輸入與參考電壓 ( Reference Voltage input Chancel with VREF ) ..................................... 33
9.6.
測量信號輸入通道與可編程信號放大器 ( Signal Input Channel with PGA ) ..................................... 35
9.7.
梳狀濾波器 ( COMB Filter ) .............................................................................................................. 37
9.8.
數據轉換格式 ( Data Conversion Format ) ....................................................................................... 39
9.9.
軌對軌運算放大器 ( Rail-to-Rail OPAMP ) ....................................................................................... 40
.
10. 訂貨資訊 ..................................................................................................................... 41
11. 封裝型式資訊 .............................................................................................................. 42
11.1. SSOP16 ............................................................................................................................................ 42
11.1.1. Package Dimensions ...................................................................................................................... 42
11.1.2. Tube Dimensions ............................................................................................................................ 43
11.1.3. Tape & Reel Information ................................................................................................................. 44
11.1.3.1. Reel Dimensions-Type 1……………..………………..…………… .......................................... 44
11.1.3.2. Carrier Tape Dimensions........................................................................................................ 44
11.1.3.3. Pin1 direction ......................................................................................................................... 44
11.1.3.4. Reel Dimensions-Type 2………………………………………….……...................................... 45
11.1.3.5. Carrier Tape Dimensions........................................................................................................ 45
11.1.3.6. Pin1 direction ......................................................................................................................... 45
11.2. MSOP10 ........................................................................................................................................... 46
11.2.1. Package Dimensions ...................................................................................................................... 46
11.2.2. Tape & Reel Information ................................................................................................................. 47
11.2.2.1. Reel Dimensions-Type 1…………..……………..………………… .......................................... 47
11.2.2.2. Carrier Tape Dimensions........................................................................................................ 47
© 2008-2016 HYCON Technology Corp
www.hycontek.com
DS-HY3118-V09_TC
page3
HY3118/HY3116
24-Bit Analog-to-Digital Convert
High Resolution ΣΔADC
11.2.2.3. Pin1 direction ......................................................................................................................... 47
11.2.2.4. Reel Dimensions-Type 2……………..………………………..… ............................................. 48
11.2.2.5. Carrier Tape Dimensions........................................................................................................ 48
11.2.2.6. Pin1 direction ......................................................................................................................... 48
12. 修訂記錄 ..................................................................................................................... 49
.
© 2008-2016 HYCON Technology Corp
www.hycontek.com
DS-HY3118-V09_TC
page4
HY3118/HY3116
24-Bit Analog-to-Digital Convert
High Resolution ΣΔADC
注意：
1、 本說明書中的內容，隨著產品的改進，有可能不經過預告而更改。請客戶及時到本公司網站下載更新
http://www.hycontek.com。
2、 本規格書中的圖形、應用電路等，因第三方工業所有權引發的問題，本公司不承擔其責任。
3、 本產品在單獨應用的情況下，本公司保證它的性能、典型應用和功能符合說明書中的條件。當使用在客戶
的產品或設備中，以上條件我們不作保證，建議客戶做充分的評估和測試。
4、 請注意輸入電壓、輸出電壓、負載電流的使用條件，使 IC 內的功耗不超過封裝的容許功耗。對於客戶在超
出說明書中規定額定值使用產品，即使是瞬間的使用，由此所造成的損失，本公司不承擔任何責任。
5、 本產品雖內置防靜電保護電路，但請不要施加超過保護電路性能的過大靜電。
6、 本規格書中的產品，未經書面許可，不可使用在要求高可靠性的電路中。例如健康醫療器械、防災器械、
車輛器械、車載器械及航空器械等對人體產生影響的器械或裝置，不得作為其部件使用。
7、 本公司一直致力於提高產品的品質和可靠度，但所有的半導體產品都有一定的失效概率，這些失效概率可
能會導致一些人身事故、火災事故等。當設計產品時，請充分留意冗餘設計並採用安全指標，這樣可以避
免事故的發生。
8、 本規格書中內容，未經本公司許可，嚴禁用於其他目的之轉載或複製。
.
© 2008-2016 HYCON Technology Corp
www.hycontek.com
DS-HY3118-V09_TC
page5
HY3118/HY3116
24-Bit Analog-to-Digital Convert
High Resolution ΣΔADC
1. 特點
傳感器的前置訊號處理設計
內建直流偏壓設計，可選擇 0,±1/8, ±1/4 , ±3/8,
具有 24-bitΣΔADC 類比數位轉換器
±1/2,±5/8, ±3/4, ±7/8 倍 VREF 的偏置電壓
內置訊軌對軌(Rail-to-rail) OPAMP.
RMS Noise :
內置 VDDA 輸出可達 10mA 的傳感器驅動
1. 10 SPS 輸出速率時為 100nV (Gain = 128)
2. 7680 SPS 輸出速率時為 37uV (Gain = 1)
電源
外部晶體震盪器輸入或內部高精度 RC 震盪
3. 16 bit Noise-Free 的解析度 (Gain = 128，
器工作時脈切換選擇
VREF= 3.3V)
I2C 數據傳輸介面
參考電壓輸入可選擇使用輸入緩衝器
操作環境範圍
IRQ 功能
Rail-to-Rail OPAMP (HY3118 only)
數位電壓：2.2V to 3.6V
模擬電壓：2.4V to 3.6V
軌對軌信號輸入設計
操作電流：
具 1mA 輸出與輸入電流能力
內置線性穩壓器 VDDA 與參考電壓 REFO
1. 全速操作 1050uA(不含 OPAMP)
VDDA 可輸出電壓 2.4V、2.7V、3.0V 或 3.3V
2. 超低 Sleep 電流 1uA
操作溫度範圍 –40°C to +85°C
REFO 可輸出電壓 1.2V 或 1.5V
晶片內部方塊圖
I2C 傳輸介面
.
具標準或非標準通訊格式
FSCL = 400KHz
非標準模式具 ADC IRQ 功能
Sleep/Wake 功能(暫存器控制)
應用
Weight Scale
Strain Gauge
Pressure Scale
Industrial Process Control
封裝型式
24-bitsΣΔADC
內建前置放大器(PGA)，可選擇增益 ×1, ×2,
×4, ×8, ×16, ×32, ×64, ×128。
SSOP16
MSOP10
可選擇不同的數據轉換輸出速率，最高可達
7680Sps。同時具備 10SPS 數據轉換輸出
速率時，可抑制 50/60Hz 的訊號干擾
Model No. Architecture
Input
Channels
ENOB
(Bits)
HY3116
Sigma-Delta
2
20
HY3118
Sigma-Delta
4
20
© 2008-2016 HYCON Technology Corp
www.hycontek.com
RMS
System
Sample
Noise
Clock
Rate(Max)
100nV
Int. 327kHz/1Mhz 7680SPS
(10SPS)
100nV Int. 327kHz/1Mhz
7680SPS
(10SPS) Ext.4.9152MHz
Rail-to-Rail
OPAMP
DC Offset Set Interface Package
NO
4 bits
IIC
MSOP10
YES
4 bits
IIC
SSOP 16
DS-HY3118-V09_TC
page6
HY3118/HY3116
24-Bit Analog-to-Digital Convert
High Resolution ΣΔADC
2. 簡介
HY3118/HY3116 是一個高精度、低雜訊、低功率的 24-bit Analog-to-Digital 轉換器(ADC)，
其內置的超低雜訊的可程編程前置放大器(PGA)，在 1 倍的放大倍率下 ADC 具有 21bit 的有
效位數，而在增益 128 倍時最小分變訊號為 100nV 且增益的溫度系數小於 5 ppm/℃。另外，
還具有有兩組全差動訊號輸入通道、一組全差動參考電壓輸入通道、低雜訊放大器、參考電
壓輸入緩衝器、訊號輸入通道多工選擇器、可抑制 50/60 Hz 訊號干擾設計、輸入訊號零點直
流偏壓調整器等等功能。
在這顆晶片內還具有高性能可規劃輸出電壓的 VDDA 電壓源、低溫飄系數參考電壓源
( low drift internal band gap reference )、可選擇外部時脈輸入或使用內建 RC 震盪時脈做為
工作頻率之功能、軌對軌 ( Rail-to-rail ) 低雜訊 OPAMP 及 I2C 等通訊介面。
此晶片可以使用內部 RC 震盪器或者外接震盪器進行操作，ADC 的數據轉換速度具有
10SPS ( 可抑制 50/60 Hz 訊號干擾 ) 到最快 7680 SPS。晶片功耗部分依數據轉換速率不
同存在不同的電流消耗，標準的操作電流為 1050uA 而休眠電流小於 1uA，而晶片的休眠與
喚醒方式採用 I2C 通訊介面控制特殊暫存器來達成。
此系列產品依功能別則可分為 SSOP16 與 MSOP10 兩種封裝型式。
LDO[1:0]
.
VDDA
REFO
LDO
Bandgap
Reference
CKIN
REFOS
/5
/15
CKOUT
320
KHz
SCL
DCSET[3:0]
HS
ADGN[1:0]
AN1
000
AN2
001
AN3
010
AN4
011
REFO 100
OPO
101
VSSA 110
0.1xVDD 111
SDA
ENOP
+
AN3
-
AN4
OP
OPO
PGA[2:0]
OSR
SI2 order
ΣΔAD
PGA
1bit
AN1
AN1
AN2
AN3
AN4
REFO
OPO
VSSA
0.1xVDD
OSCS
1MHz
ENADC
INN[2:0]
AN2
VDD
Comb Filter2
24bit
ADCO[23:0]
FRb
SI+
000
001
010
011
100
VRNS
VRPS
101
110
V12 VDDA
111
VSSA V12
INP[2:0]
VSSA
REFP
01
REFN
VSS
01
圖 1 晶片內部方塊圖
© 2008-2016 HYCON Technology Corp
www.hycontek.com
DS-HY3118-V09_TC
page7
HY3118/HY3116
24-Bit Analog-to-Digital Convert
High Resolution ΣΔADC
3. 引腳定義
3.1. 產品引腳圖
16
VDD
VDDA
1
10
VDD
VSSA
2
15
SCL
VSSA
2
9
SCL
OPO
3
14
SDA
AIN1
3
8
SDA
AIN1
4
13
CKOUT
AIN2
4
7
VSS
AIN2
5
12
CKIN
REFO
5
6
REFP
AIN3
6
11
VSS
AIN4
7
10
REFN
REFO
8
9
REFP
HY3116
1
HY3118
VDDA
圖 3 MSOP10 引腳圖
圖 2 SSOP16 引腳圖
3.2. I/O 引腳定義
“I”輸入,“O”輸出,“S”史密斯觸發,“P”電壓源,“A”類比通道
引腳
名稱
引腳特性
功能說明
格式. 緩衝
SSOP16
MSOP10
1
1
VDDA
P
P
Analog Power Supply: 2.4~3.6V
2
2
VSSA
P
P
Analog Ground
3
-
OPO
O
A
Operational Amplifier
4
3
AIN1
I
A
Analog Input1
5
4
AIN2
I
A
Analog Input2
6
-
AIN3
I
A
Analog Input3
7
-
AIN4
I
A
Analog Input4
8
5
REFO
O
A
Voltage Reference Output
9
6
REFP
I
A
Reference Input (Positive)
REFN
I
A
Reference Input (Negative)
1
10
-*
11
7
VSS
P
P
Digital Ground
12
-
CKIN
I
A
ADC Clock Input
13
-
CKOUT
O
A
ADC Clock Output
14
8
SDA
I/O
S
I2C Data(Open-drain)
15
9
SCL
I/O
S
I2C CLK(Open-drain)
16
10
VDD
P
P
Digital Power Supply: 2.2~3.6V
1
* REFN 與 VSS 在 MSOP10 封裝時，連接在一起。
表 1 引腳定義與功能說明
© 2008-2016 HYCON Technology Corp
www.hycontek.com
DS-HY3118-V09_TC
page8
HY3118/HY3116
24-Bit Analog-to-Digital Convert
High Resolution ΣΔADC
3.2.1. SSOP 封裝片標記信息
XXXX
HY3118
XXXXXX
紘康 Logo + 生產識別碼
產品名稱 : HY3118
產品批號
PIN 1 MARK
3.2.2. MSOP 封裝片標記信息
XXX
3118
.
紘康 Logo + 生產識別碼
產品名稱：3118
PIN 1 MARK
© 2008-2016 HYCON Technology Corp
www.hycontek.com
DS-HY3118-V09_TC
page9
HY3118/HY3116
24-Bit Analog-to-Digital Convert
High Resolution ΣΔADC
4. 應用電路
4.1. 橋式感測器
VDD
AIN4
AIN3
VDDA
0.1uF
REFP
VDD
0.1uF
10k
AIN1
10k
MCU
SDA
HY3118
0.1uF
AIN2
SCL
REFN
REFO
0.1uF
VSSA
VSS
VSS
.
圖 4 橋式感測器應用電路
© 2008-2016 HYCON Technology Corp
www.hycontek.com
DS-HY3118-V09_TC
page10
HY3118/HY3116
24-Bit Analog-to-Digital Convert
High Resolution ΣΔADC
5. 暫存器列表
5.1. 暫存器列表
暫存器
名稱
SYS
讀/寫
000h
上電復位
ADC1
讀/寫
001h
上電復位
ADC2
讀/寫
010h
上電復位
ADC3
讀/寫
011h
上電復位
ADC4
讀/寫
100h
上電復位
ADOH
讀/寫
上電復位
ADOM
讀/寫
101h
上電復位
ADOL
讀/寫
上電復位
位址
7
VRPS[1]
R/W
0
OSCS[1]
R/W
0
LDO[1]
R/W
0
6
APO
R/W
0
VRPS[0]
R/W
0
OSCS[0]
R/W
0
LDO[0]
R/W
0
5
IRQEN
R/W
0
INP[2]
R/W
0
VRNS[1]
R/W
0
FRb
R/W
0
REFO
R/W
0
R
0
R
0
R
0
R
0
R
0
R
0
R
0
R
0
R
0
位元組
4
3
2
1
0
ENADC
ENLDO
ENREFO
ENOP
R/W
R/W
R/W
R/W
0
0
0
0
INP[1]
INP[0]
INN[2]
INN[1]
INN[0]
R/W
R/W
R/W
R/W
R/W
0
0
0
0
0
VRNS[0] DCSET[3] DCSET[2] DCSET[1] DCSET[0]
R/W
R/W
R/W
R/W
R/W
0
0
0
0
0
PGA[2]
PGA[1]
PGA[0]
ADGN[1]
ADGN[0]
R/W
R/W
R/W
R/W
R/W
0
0
0
0
0
HS
OSR[2]
OSR[1]
OSR[0]
R/W
R/W
R/W
R/W
0
0
0
0
ADOH
R
R
R
R
R
0
0
0
0
0
ADOM
R
R
R
R
R
0
0
0
0
0
ADOL
ADST
R
R
R
R
R
0
0
0
0
0
“-”：未使用, “R/W”：可讀寫, “R”：唯讀, “！”：保持 0
.
表 2 控制暫存器列表
© 2008-2016 HYCON Technology Corp
www.hycontek.com
DS-HY3118-V09_TC
page11
HY3118/HY3116
24-Bit Analog-to-Digital Convert
High Resolution ΣΔADC
5.2. 暫存器說明
5.2.1. SYS Register
System configuration control register (8bit)
暫存器
位址
名稱
SYS
讀/寫
上電復位
000h
7
-
6
APO
R/W
0
5
IRQEN
R/W
0
位元組
4
3
ENADC
ENLDO
R/W
R/W
0
0
2
ENREFO
R/W
0
1
ENOP
R/W
0
0
-
表 3 SYS 控制暫存器
APO[0] Auto Power off
ENLDO[0] Enable LDO control
Disable
Disable
Enable
Enable
IRQEN[0] SDA interrupt function
ENREFO[0] Enable REFO control
Disable SDA interrupt function
Disable
Enable SDA interrupt function
Enable
ENADC[0] ADC control
ENOP[0] Enable rail-to-rail OPAMP
Disable
Disable
Enable
Enable
5.2.2. ADC1 Register ADC configuration control register 1(8bit) (ADC input select)
暫存器
位址
001h
名稱
ADC1
讀/寫
上電復位
7
-
6
-
.5
INN[2]
R/W
0
位元組
4
3
INN[1]
INN[0]
R/W
R/W
0
0
2
INP[2]
R/W
0
1
INP [1]
R/W
0
0
INP [0]
R/W
0
表 4 ADC1 控制暫存器
INN[2:0] Negative input voltage selection
INP[2:0]
Positive input voltage selection
AIN1
AIN1
AIN2
AIN2
AIN3
AIN3
AIN4
AIN4
REFO
REFO
OPO
OPO
VSSA
VSSA
0.1xVDD
0.1xVDD
© 2008-2016 HYCON Technology Corp
www.hycontek.com
DS-HY3118-V09_TC
page12
HY3118/HY3116
24-Bit Analog-to-Digital Convert
High Resolution ΣΔADC
5.2.3. ADC2 Register ADC configuration control register 2(8bit)
暫存器
位址
010h
名稱
ADC2
讀/寫
上電復位
7
VRPS[1]
R/W
0
6
VRPS[0]
R/W
0
位元組
4
3
VRNS[0]
DCSET[3]
R/W
R/W
0
0
5
VRNS[1]
R/W
0
2
DCSET[2]
R/W
0
1
DCSET[1]
R/W
0
0
DCSET[0]
R/W
0
表 5 ADC2 控制暫存器
VRPS[1:0] Possitive reference voltage selection
DCSET[3:0] DC offset input voltage selection
Vrefp (Unbuffered)
(VREF = REFP-REFN)
VDDA
0 VREF
Vrefp (buffered)
+1/8 VREF
Internal reference voltage V12
+1/4 VREF
+3/8 VREF
VRNS[1:0] Negative reference voltage selection
Vrefn (Unbuffered)
+1/2 VREF
VSSA
+5/8 VREF
Vrefn (buffered)
+3/4 VREF
Internal reference voltage V12
+7/8 VREF
0 VREF
-1/8 VREF
-1/4 VREF
-3/8 VREF
-1/2 VREF
-5/8 VREF
-3/4 VREF
-7/8 VREF
.
© 2008-2016 HYCON Technology Corp
www.hycontek.com
DS-HY3118-V09_TC
page13
HY3118/HY3116
24-Bit Analog-to-Digital Convert
High Resolution ΣΔADC
5.2.4. ADC3 Register ADC configuration control register 3(8bit)
暫存器
位址
名稱
ADC3
讀/寫
上電復位
011h
7
OSCS[1]
R/W
0
6
OSCS[0]
R/W
0
位元組
4
3
PGA[2]
PGA[1]
R/W
R/W
0
0
5
FRb
R/W
0
2
PGA[0]
R/W
0
1
ADGN[1]
R/W
0
0
ADGN[0]
R/W
0
表 6 ADC3 控制暫存器
OSCS[1:0] Oscillator source select
PGA[2:0] Input signal gain for modulator
Internal oscillator 327KHz
PGA Disable
Internal oscillator 1000KHz
Gain = 8
External oscillator divider by 15
Reservations
External oscillator divider by 5
Gain = 16
Reservations
FRb [0] Full reference range select
Full reference range input
Reservations
1/2 reference range input
Reservations
Gain = 32
ADGN[1:0] Input signal gain for modulator
.
Gain = 1
Gain = 2
Reservations
Gain = 4
5.2.5. ADC4 Register ADC configuration control register 3(8bit)
暫存器
位址
100h
位元組
名稱
ADC4
讀/寫
上電復位
7
LDO[1]
R/W
0
6
LDO[0]
R/W
0
5
REFO
R/W
0
4
HS
R/W
0
3
OSR[2]
R/W
0
2
OSR[1]
R/W
0
1
OSR[0]
R/W
0
0
-
表 7 ADC4 控制暫存器
LDO[1:0]
LDO output voltage selection
OSR[2:0] ADC output rate select
3.3V
2560sps
/ 7680sps (128)
3.0V
1280sps / 3840sps (256)
2.7V
640sps / 1920sps (512)
2.4V
320sps / 960sps (1024)
REFO[0] Reference voltage selection
160sps / 480sps (2048)
REFO= 1.2V
80sps / 240sps (4096)
REFO = 1.5V
40sps / 120sps (8192)
10sps / 30sps (32768)
HS[0] High conversion rate
Slow sampling rate (327KHz)
High sampling rate (1000K Hz)
© 2008-2016 HYCON Technology Corp
www.hycontek.com
DS-HY3118-V09_TC
page14
HY3118/HY3116
24-Bit Analog-to-Digital Convert
High Resolution ΣΔADC
5.2.6. ADO Register
ADC Output Code(24bit)
暫存器
位址
101h
名稱
ADOH
讀/寫
上電復位
ADOM
讀/寫
上電復位
ADOL
讀/寫
上電復位
7
6
5
R
0
R
0
R
0
R
0
R
0
R
0
R
0
R
0
R
0
位元組
4
3
ADOH
R
R
0
0
ADOM
R
R
0
0
ADOL
R
R
0
0
2
1
0
R
0
R
0
R
0
R
0
R
0
R
0
R
0
R
0
ADST
R
0
表 8 ADO 控制暫存器
ADO[23:1] ADC output Code
ADST[0] ADC output Code Status
ADOH[7:0] ADC output Code of ADO[23:16]
Information has been read
ADOM[7:0] ADC output Code of ADO[15:8]
Information is not read
ADOL[7:1] ADC output Code of ADO[7:1]
.
© 2008-2016 HYCON Technology Corp
www.hycontek.com
DS-HY3118-V09_TC
page15
HY3118/HY3116
24-Bit Analog-to-Digital Convert
High Resolution ΣΔADC
6. 電氣特性
6.1. ABSOLUTE MAXIMUM RATINGS
Description
HY3118/HY3116
UNIT
VDD to VSS
–0.3 to +3.6
V
VDD to VSSA
–0.3 to +3.6
V
VSSA to VSS
–0.3 to +0.3
V
100, Momentary
mA
Input Current
10, Continuous
mA
–0.3 to VDDA + 0.3
V
–0.3 to VDD + 0.3
V
+150
°C
Operating Temperature Range
–40 to +85
°C
Storage Temperature Range
–60 to +150
°C
Analog Input Voltage to VSSA
Digital Input Voltage to VSS
Maximum Junction Temperature
表 9a 電氣特性表
.
© 2008-2016 HYCON Technology Corp
www.hycontek.com
DS-HY3118-V09_TC
page16
HY3118/HY3116
24-Bit Analog-to-Digital Convert
High Resolution ΣΔADC
6.2. ELECTRICAL CHARACTERISTICS
All specifications at TA = –40°C to +85°C, VDDA = VDD = REFP = +3V, REFN = VSSA, and PGA*Gain=128, unless otherwise noted.
HY3118/HY3116
PARAMETER
CONDITIONS
MIN
TYP
MAX
UNIT
Analog Inputs
Full-Scale Input Voltage
(VINP – VINN)
VREF =VDDA,
±0.5*VREF/(PGA*Gain)
V
VDDA=3.3V, VREF =1V,
±0.9*VREF/(PGA*Gain)
V
Full-Scale Input Voltage
(VINP – VINN)
Negative Signal Input (VINN)
VSSA-0.1
VDDA
V
Positive Signal Input (VINP)
VSSA-0.1
VDDA
V
Common-Mode Input Range
VSSA-0.1
VDDA
V
System Performance
Resolution
No Missing Codes
23
Bits
Internal oscillator 1000KHz,
OSR=32768, HS[0]=1b
Internal oscillator 327KHz,
30
SPS
10
SPS
fCLK/61440
SPS
fCLK/491520
SPS
4
Conversions
.
OSR=32768, , HS[0]=0b
Data Rate
External Oscillator
(1)
,
HS[0]=1b, Speed=High
External Oscillator
(1)
,
HS[0]=0b, Speed=Low
Digital Filter Settling Time
Full Settling
Differential Input, End-Point Fit, G = 1,
Integral Nonlinearity (INL)
VIN=0.9*VR, delta VR~1.2V
±30
±100
ppm
Gain=1,
±50
ppm of FS
Gain=128,
±3
ppm of FS
Gain=1
2
uV/°C
Gain=128,
20
nV/°C
Input Offset Error
Input Offset Drift
Reference Buffer off,
Input common voltage=VDDA/2
5
Gain Drift
Reference Buffer on,
Input common voltage=VDDA/2
50
ppm/°C
90
dB
±1Hz, fDATA = 10SPS External Oscillator
90
dB
at DC, Input Voltage=VDDA/2± 0.1V
75
dB
fIN = 50Hz or 60Hz
Internal Oscillator
Normal-Mode Rejection
(1)
Common-Mode Rejection
© 2008-2016 HYCON Technology Corp
www.hycontek.com
DS-HY3118-V09_TC
page17
HY3118/HY3116
24-Bit Analog-to-Digital Convert
High Resolution ΣΔADC
fDATA = 10SPS , Gain=128,
100
nV, rms
fDATA = 7680SPS , Gain=1,
3700
nV, rms
at DC,VDDA=3V±0.1V, Gain=1
60
dB
at DC,VDDA=3V±0.1V, Gain=128
95
dB
Input-Referred Noise
Power-Supply Rejection
Voltage Reference Input
Voltage Reference Input
(VREF)
VREF = REFP – REFN
VDDA
V
VSS-0.1
VDDA/2
V
VDDA/2
VDDA+0.1
V
Negative Reference Input
(REFN)
Positive Reference Input
(REFP)
Voltage Reference Input
Current
Input buffer on
10
nA
IL = 0mA, ENLDO[0]=1b, LDO[1:0]=00b
45
uA
LDO[1:0]=00b
3.3
V
IL = 0.1mA,
LDO[1:0]=01b
3.0
V
ENLDO[0]=1b,
LDO[1:0]=10b
.
2.7
V
VDD≧VDDA+0.2V
LDO[1:0]=11b
2.4
V
LDO[1:0]=00b
130
mV
LDO[1:0]=01b
140
mV
IL = 10mA,
LDO[1:0]=10b
155
mV
ENLDO[0]=1b,
LDO[1:0]=11b
175
mV
TA=-40[1:0℃
50
PPM/[
±0.2
%/V
45
uA
Power System
VDDA operation current
VDDA output voltage
VDDA Dropout voltage
IL = 0.1mA,
VDDA temperature drift
ENLDO[0]=1b,
LDO[1:0]=11b
IL = 0.1mA,
VDDA voltgage drift
ENLDO[0]=1b,
LDO[1:0]=11b
REFO operation current
VDD=2.5V~3.6V
IL = 0mA, ENREFO[0]=1b, REFO[0]=1b
IL = 10uA,
REFO[0]=0b
1.2
V
ENREFO[0]=1b
REFO[0]=1b
1.5
V
REFO output voltage, VREFO
REFO output voltage
with load
IL = ±200uA, ENREFO[0]=1b
0.98
1.02
VREFO
IL = 10uA,
REFO temperature drift
ENREFO[0]=1b
© 2008-2016 HYCON Technology Corp
www.hycontek.com
TA=-40EFO[0
50
PPM/E
DS-HY3118-V09_TC
page18
HY3118/HY3116
24-Bit Analog-to-Digital Convert
High Resolution ΣΔADC
IL = 10uA,
REFO voltgage drift
ENREFO[0]=1b
VDDA=2.4V~3.6V
100
uV/V
Internal RC Oscillator
Low speed oscillator frequency Internal oscillator, 327KHz, TA=25℃
290
327
360
KHz
Low speed oscillator
VDD=2.2V~3.6V
0.5
%
2
%
Voltage drift
Low speed oscillator
TA=-40ature
temperature drift
High speed oscillator frequency Internal oscillator, 1000KHz, TA=25℃
900
1000
1100
KHz
High speed oscillator
VDD=2.2V~3.6V
1
%
TA=-40ature
2
%
Voltage drift
High speed oscillator
temperature drift
Digital
Digital inputs_SCL
0.7 VDD
VDD + 0.1
V
Digital inputs_S
0.7 VDD
3.7
V
VSS
0.2 VSS
V
VIH
Logic Levels
.
VIL
VOH
IOH = 1mA
VOL
IOL = 1mA
Input Leakage
V
VDD – 0.4
0.2 VDD
0 < VIN < VDD
V
0.1
nA
4.9152
MHz
External Clock Input Frequency
(fCLKIN)
Serial Clock Input Frequency
(fSCLK)
5
MHz
(1). HY3116 不支援外部震盪器功能.
表 9b 電氣特性表
© 2008-2016 HYCON Technology Corp
www.hycontek.com
DS-HY3118-V09_TC
page19
HY3118/HY3116
24-Bit Analog-to-Digital Convert
High Resolution ΣΔADC
All specifications at VDD=3.6V, internal VDDA, Internal Oscillator enable, unless otherwise noted.
HY3118/HY3116
PARAMETER
CONDITIONS
MIN
TYP
UNIT
MAX
Power Supply
Power-Supply Voltage
(VDDA, VDD)
2.4
3.6
V
VDDA=2.4V, Gain=1
180
μA
VDDA=2.4V, Gain=128
530
μA
VDDA=3.0V, Gain=1
180
μA
VDDA=3.0V, Gain=128
550
μA
Analog Supply Current I,
VDDA=3.3V, Gain=1
180
μA
Internal oscillator 327KHz,
VDDA=3.3V, Gain=128
570
μA
OSR=32768, HS[0]=0b,
Reference input buffer
fDATA = 10SPS
(VRPS[1:0]=VRNS[1:0]=10b)
30
μA
VDDA=2.4V, Gain=1
440
μA
VDDA=2.4V, Gain=128
1110
μA
Analog Supply Current II,
VDDA=3.0V, Gain=1
450
μA
Internal oscillator 1000KHz,
VDDA=3.0V, Gain=128
1150
μA
OSR=32768, HS[0]=1b,
VDDA=3.3V, Gain=1
460
μA
fDATA = 30SPS
VDDA=3.3V, Gain=128
1180
μA
VDDA=2.4V, Gain=1
270
μA
VDDA=2.4V, Gain=128
630
μA
VDDA=3.0V, Gain=1
276
μA
650
μA
Analog Supply Current III,
.
External Oscillator 4.9152MHz, VDDA=3.0V, Gain=128
OSR=32768, HS[0]=0b,
VDDA=3.3V, Gain=1
280
μA
fDATA = 10SPS
VDDA=3.3V, Gain=128
670
μA
VDDA=2.4V, Gain=1
520
μA
VDDA=2.4V, Gain=128
1150
μA
VDDA=3.0V, Gain=1
560
μA
1215
μA
Analog Supply Current IV,
External Oscillator 4.9152MHz, VDDA=3.0V, Gain=128
OSR=32768, HS[0]=1b,
VDDA=3.3V, Gain=1
570
μA
fDATA = 30SPS
VDDA=3.3V, Gain=128
1240
μA
ENLDO[0]=ENADC[0]= VDD = 2.4V
0.6
μA
ENOP[0]=0b,
0.75
μA
Power down current
VDD = 3.6V
表 9c 電氣特性表
© 2008-2016 HYCON Technology Corp
www.hycontek.com
DS-HY3118-V09_TC
page20
HY3118/HY3116
24-Bit Analog-to-Digital Convert
High Resolution ΣΔADC
6.3. OPAMP, Electrical Specification
All specifications at VDD=3V, internal VDDA, Internal Oscillator enable, unless otherwise noted.
Sym.
Parameter
VDDA
Power supply
VOUT
Output range
Test Conditions
Min.
Typ.
Max.
unit
2.4
3.6
V
0
VDDA
V
0
VDDA
V
Input common
VINC
range
IOA
OA current
Each OA
μA
70
VDDA = 3.0V,
Output current
0.3V < Output voltage < VDDA-0.3V
IOA_LOAD
1
mA
0.5
mA
1000
pF
loading (push or
VDDA = 2.4V,
pull)
0.3V < Output voltage < VDDA-0.3V
Max output
CLOAD
capacitor load
Reference input
RFB
resistance
Ω
5K
Switch turn on
RSW
.
resistance
300
Ω
SR
ADC input clock Loading R=10K, C=100pF
0.6
V/ms
GOPEN
Open loop gain
Loading C=100pF
100
dB
bandwidth
Loading C=100pF
1000
KHz
PM
Phase margin
Loading C=100pF
68
Deg
GM
Gain margin
18
dB
NVIN
AINx Input refer Vin= 1.2V, 1KHz
220
nV/V0=
noise
75
nV/Vn=
Unit gain
UGB
VOS
Vin= 1.2V, 10KHz
Offset error
±25
mV
Power supply
PSRR
rejection ratio
Vout=1.2V, ΔVDD = 100mV, at DC
70
dB
Vout=1.2V, ΔVIN= 100mV, at DC
70
dB
Common mode
CMRR
rejection ratio
© 2008-2016 HYCON Technology Corp
www.hycontek.com
DS-HY3118-V09_TC
page21
HY3118/HY3116
24-Bit Analog-to-Digital Convert
High Resolution ΣΔADC
7. ENOB and Noise-Free
下表列出典型的雜訊規格表與 Gain 及 DATA RATE 等關係。測試條件設定在 DD=3.3V，
VDDA=3.0V，ADC 參考電壓差為 VDDA/2，ADC 等效輸入阻抗以 1K Loadcell 短路下，
取樣 1024 筆資料所得測試結果。
ΣΔADC Noise Performance with Output rate/GAIN at VDDA=3.0V, VREF=1.5V
Output rate
(sps)
10
Max. Vin(mV)
=0.9*VREF (1)
Gain = PGA × ADGN
ENOB
(RMS Bit)
RMS Noise
(nV)
Noise Free
(Bit)
PEAK-TO-PEAK Noise
(nV)
2389
1246
690
347
120
105
17.54
17.56
17.33
17.29
16.80
16.00
15699
7810
4594
2345
829
729
100
15.23
619
7045
3439
1960
1009
312
267
245
39153
21075
11539
5664
1810
1474
1352
36854
20172
10915
5332
1685
1416
1363
15.96
16.02
15.92
15.81
15.47
14.78
13.89
13.48
13.38
13.30
13.25
12.93
12.23
11.40
13.57
13.51
13.31
13.36
12.95
12.27
11.35
47382
22550
12163
6518
2069
1665
1554
262213
140432
74202
38456
12057
9772
8694
247636
128579
73940
35838
11822
9466
8969
±1350
±675
±338
±169
±42
±21
1
2
4
8
32
64
=
=
=
=
=
=
1
1
1
8
32
32
×
×
×
×
×
×
1
2
4
1
1
2
20.26
20.20
20.05
20.04
19.59
18.79
±11
128
=
32
×
4
17.82
18.70
±1350
1
=
1
×
1
18.73
±675
2
=
1
×
2
18.54
±338
4
=
1
×
4
80
18.50
±169
8
=
8
×
1
18.19
±42
32 = 32 ×
1
17.42
±21
64 = 32 ×
2
16.55
±11
128 = 32 ×
4
16.22
±1350
1
=
1
×
1
16.11
±675
2
=
1
×
2
15.99
±338
4
=
1
×
4
2560
16.01
±169
8
=
8
×
1
15.66
±42
32 = 32 ×
1
14.95
±21
64 = 32 ×
2
14.08
±11
128 = 32 ×
4
16.31
±1350
1
=
1
×
1
16.18
±675
2
=
1
×
2
16.07
±338
4
=
1
×
4
7680
16.10
±169
8
=
8
×
1
15.76
±42
32 = 32 ×
1
15.01
±21
64 = 32 ×
2
14.07
±11
128 = 32 ×
4
(1) Max.Vin (mV) is the max. input voltage of single end to analog ground (AVSS).
.
表 10 轉換頻率與倍數特性表
© 2008-2016 HYCON Technology Corp
www.hycontek.com
DS-HY3118-V09_TC
page22
HY3118/HY3116
24-Bit Analog-to-Digital Convert
High Resolution ΣΔADC
RMS Noise 與 Peak-to-Peak Noise 是指輸入端晶片本身所產生的 Noise，RMS
Noise 是指晶片 ADC 的輸入 Noise，而本規格所使用的 Peak-to-Peak Noise 是在 1000
筆內(±3.3 個標準差)的最大與最小 Noise 的差值。
ENOB =
In RMSFSR
Noise
Noise - Free Bits =
In 2
In Peak-toFSR
-Peak Noise
In 2
RMS Noise Diagram
RMS Noise Diagram
300
Gain=1
Output rate ~ 10sps
4
3
Output Code (LSB)
Occurrence
250
5
Gain=1
Output rate ~ 10sps
200
150
100
2
1
0
-1
-2
-3
50
-4
0
-5
-5
-4
-3
-2
-1
0
1
2
3
4
5
1
201
Output Code (LSB)
401
601
LSB base on 21-bit output
1001
LSB base on 21-bit output
圖 5 RMS Noise Diagram
圖 6 Output Code Diagram
RMS Noise Diagram
RMS Noise Diagram
400
350
801
Time (reading number)
5
.
Gain=128
Output rate ~ 10sps
Gain=128
Output rate ~ 10sps
4
3
Output Code (LSB)
Occurrence
300
250
200
150
100
2
1
0
-1
-2
-3
50
-4
-5
0
-5
-4
-3
-2
-1
0
1
2
3
4
5
LSB base on 18-bit output
圖 7 RMS Noise Diagram
© 2008-2016 HYCON Technology Corp
www.hycontek.com
1
201
401
601
801
1001
Time (reading number)
Output Code (LSB)
LSB base on 18-bit output
圖 8 Output Code Diagram
DS-HY3118-V09_TC
page23
HY3118/HY3116
24-Bit Analog-to-Digital Convert
High Resolution ΣΔADC
8. I2C 通訊協議
VCC
支援 ADC IRQ 向量
兩線式通訊介面
fSCL=400KHz
地址定義 0xA0h
低功耗通訊介面
HY3118/HY3116
IRQ / SDA
10KΩ
MCU
10KΩ
SCL
圖 9 通訊介面連接示意圖
通訊方式採用彈性化的 I2C 的架構，使用時可規劃成 ADC 轉換完畢後具有 IRQ 通知
或無 IRQ 通知以達到不同的應用方式。當通訊協議設置在無 IRQ 模式，對於 ADC 轉換
完成的讀取時間必須由使用者自行計算；當通訊協議設置在具 IRQ 模式，則 ADC 轉換
完成會有 IRQ 的脈衝信號。
IRQ 的脈衝信號會由 I2C 通訊引腳的 SDA 來產生，設置在此模式時 SDA 在資料傳
送結束後引腳會因外部上拉電阻而處於高電位，待 ADC 轉換完成後會在 SDA 產生一個
低電位的脈衝信號以達到通知用戶的目的。當 SDA 為低電位時，其消耗電流則依上拉電
阻值與 VCC 電壓所計算。
在未啟動 IRQ 模式時，使用者可以讀取暫存器 ADO[ADST]的狀態來判斷 ADC 輸出
.
資料是否已經讀取過，而 ADC 輸出資料與 ADO[ADST]的狀態更新時間只發生在未對
ADO 暫存器讀取時；因此在未啟動 IRQ 模式下，當 ADC 中斷發生時，若正好在讀取
ADO 暫存器，則 ADC 的輸出資料與 ADO[ADST]的狀態將保留上一次狀態而不會被更
新。
晶片地址固定在 0xA0 即是 device address[6:0] = 1010000b。
8.1. I2C 通訊時序圖
HY3118/HY3116 的 I2C 從機端通訊格式說明如下圖所示，其細分為：
a. 有效資料定義 ( Data Validity )
b. 開始與停止定義 ( Start and Stop Definition )
c. ACK 回應信號定義 ( ACK Definition )
d. IRQ 中斷信號定義 ( IRQ Definition )
e. 波形描述定義 ( Wave Definition )
f. 暫存器的寫入 ( Write Register )
g. 暫存器的讀取 ( Read Register )
h. 重新讀取暫存器 ( Reread Register )
i. 暫存器的寫入確認 ( Write Register then Read Register )
j. 中斷 IRQ 的 ADO 暫存器讀取 ( IRQ Read Register )
k. 復位晶片 (Call Chip Reset)
© 2008-2016 HYCON Technology Corp
www.hycontek.com
DS-HY3118-V09_TC
page24
HY3118/HY3116
24-Bit Analog-to-Digital Convert
High Resolution ΣΔADC
有效资料定義（Data Validity Definition）
SCL LINE
SDA LINE
穩定資料
（Data Stable）
資料“1”
（Data“1”）
穩定資料
（Data Stable）
資料“0”
（Data“0”）
圖 10 通訊 I2C 有效資料波形
開始與停止定義（Start and Stop Definition）
.
開始
（Start）
停止
（Stop）
圖 11 通訊 I2C 開始與停止波形
ACK 回應信號定義（ACK Definition）
SCL LINE
1
7
8
＊1
9
SDA LINE
開始
（Start）
＊1
回應
（ACKNOWLEDGE）
主控端（Master）向從機端（Slave）發送 SCL 信號 的至第8個時鐘時，主控端的 SDA 引
腳必須由輸出狀態轉為輸入狀態，以接收從機端產生的回應（ACK）信號。
從機端（Slave）設置具ADC IRQ中斷信號功能時，主控端的 SDA 引腳必須設置為輸入狀
態，以待接收從機端產生的 IRQ 低電位脈衝信號。
圖 12 通訊 I2C 回應信號波形 (ACK)
© 2008-2016 HYCON Technology Corp
www.hycontek.com
DS-HY3118-V09_TC
page25
HY3118/HY3116
24-Bit Analog-to-Digital Convert
High Resolution ΣΔADC
MACK 傳送信號定義（ MACK Definition ）
＊1
SCL LINE
8
7
1
9
SDA LINE
傳送
MACK
（ MASTER ACKNOWLEDGE ）
開始
（ Start ）
＊ 1
MACK發生在讀取Word Address=05h (ADO), 須連續讀取3bytes資料輸出時, 當DATA2/DATA3要輸出
資料前, 須在第9個CLOCK上升緣之前, 由主控端(Master)控制SDA為輸出引腳, 設定輸出為Low, 通知從
機端(Slave)得以繼續輸出DATA2/DATA3資料.
圖 13 通訊 I2C 傳送信號波形 (MACK)
IRQ 中斷信號定義（IRQ Definition）
SCL LINE
＊1
.
SDA LINE
＊1
回應
（ACK）
停止
（Stop）
IRQ 中斷
（ADC）
開始
（Start）
圖 14 通訊 I2C 中斷信號波形 ( IRQ )
© 2008-2016 HYCON Technology Corp
www.hycontek.com
DS-HY3118-V09_TC
page26
HY3118/HY3116
24-Bit Analog-to-Digital Convert
High Resolution ΣΔADC
波形描述定義（Wave Definition）
Stop
ACK
R/W
Start
Device Address
SCL LINE
SDA LINE
停止（Stop）
回應（ACK）
Stop
ACK
Write
Start
Device Address
寫入（Write）
“0”
“0”或“1”
“1”
“0”或“1”
“0”
“0”或“1”
開始（Start）
“1”
SDA LINE
圖 15 波形描述定義
暫存器的寫入（Write Register）
.
＊2
Word Address
SDA LINE
Stop
Write
Start
Device Address
Word Data
＊3
ACK
LSB
MSB
ACK
LSB
MSB
ACK
LSB
R/W
MSB
＊2
＊3
當寫入的 Word Address 大於 04h，將得不到 ACK 回應且Word Address 的值不會被改變 I2C 通訊終止操作，必須先 Stop 再重新 Start 才可繼續進行通訊。
此4個位元寫入的值必須為“0”，以免晶片發生誤動作。
圖 16 通訊 I2C 暫存器的寫入
暫存器的讀取（ Read Register）
＊6
Word
Data 1
＊3
SDA LINE
＊4
＊5
NACK
LS B
當讀取的 Word Address 在 00h ~ 04 h 之間， 傳回的資料只有 Word Data 1；
Word
Data 3
MS B
MAC K
LS B
MS B
MAC K
LS B
MS B
AC K
R/ W
LS B
MS B
＊6
AC K
LS B
＊5
MS B
AC K
R/ W
LS B
MS B
＊4
Word
Data 2
St o p
Read
Device
Address
St ar t
Word
Address
Write
St art
Device
Address
。
當讀取 Word Address 在 05h（ ADO ） 的值， 則傳回的資料有 Word Data 1＋ Word Data 2＋ Word Data 3。當需要傳回Data2/Data3資料, 則MACK須由主控端設定為Low
當讀取的 Word Address 大於 06h， 將得不到 ACK 回應且 Word Address 的值不會被改變 I2 C 通訊終止操作 ， 必須先 Stop 再重新 Start 才可繼續進行通訊。
圖 17 通訊 I2C 暫存器的讀取
© 2008-2016 HYCON Technology Corp
www.hycontek.com
DS-HY3118-V09_TC
page27
HY3118/HY3116
24-Bit Analog-to-Digital Convert
High Resolution ΣΔADC
重新讀取暫存器（ Reread Register）
＊6
＊3
SDA LINE
＊4
＊5
＊5
NACK
LS B
Word
Data 3
＊4
MS B
M AC K
LS B
Word
Data 2
Word
Data 3
St op
Read
Start
Word
Data 1
MS B
M AC K
LS B
MS B
AC K
R/ W
LS B
MS B
AC K
LS B
MS B
AC K
R/ W
LS B
MS B
Device
Address
Word
Data 2
St o p
Word
Data 1
Read
Device
Address
S t ar t
Word
Address
Writ e
S t art
Device
Address
＊7
SDA LINE
NACK
LS B
MS B
M ACK
LS B
MS B
M ACK
LS B
MS B
ACK
R/ W
LS B
MS B
＊7
當讀取過指定的 Word Address ， 再次讀取時無須重新指定 Word Address 即可進行讀取 。
圖 18 通訊 I2C 重新讀取暫存器
暫存器的寫入確認
（ Write Register then Read Register）
Stop
Writ e
Start
Device Address
＊1
Word Address
Word Data
＊2
SDA LINE
ACK
St op
Word
Data 3
LSB
.
MSB
Word
Data 2
ACK
LSB
Read
Word
Data 1
MSB
ACK
R/ W
LSB
MSB
St art
Device
Address
＊7
＊3
SDA LINE
NACK
LS B
MS B
MACK
LS B
MS B
MACK
LS B
MS B
ACK
R/ W
LS B
MS B
＊7
＊4
當寫入過指定 Word Address 的 Word Data， 接著進行讀取時無須再次指定 Word Address 即可進行讀取 。
圖 19 通訊 I2C 暫存器的寫入確認
© 2008-2016 HYCON Technology Corp
www.hycontek.com
DS-HY3118-V09_TC
page28
HY3118/HY3116
24-Bit Analog-to-Digital Convert
High Resolution ΣΔADC
中斷 IRQ的 ADO 暫存器讀取（ IRQ Read Register）
＊6
ADC
Interrupt
Start
Word
Data
Word
ADC0(00h)
Stop
Write
Start
Device
Address
SDA LINE
I RQ
＊6
ADO[15:8]
ADO[23:16]
Stop
Device
Address
Read
Word
ADO( 05h)
Start
Write
Start
Device
Address
ACK
LS B
MS B
AC K
LSB
MS B
AC K
R/ W
LSB
M SB
ADC
Interrupt
ADO[7:0]
SDA LINE
NACK
LS B
Stop
Word
Data 3
Word
Data 2
Word
Data 1
MS B
M ACK
LS B
MS B
MACK
LS B
MS B
ACK
R/ W
LS B
MS B
Read
Start
Device
Address
ACK
LS B
MS B
ACK
R/ W
LS B
MS B
I RQ
ADC
Interrupt
SDA LINE
NACK
LS B
MS B
M ACK
LS B
MS B
M ACK
LS B
MS B
ACK
R/ W
LS B
MS B
IRQ
圖 20 中斷 IRQ 的 ADO 暫存器讀取
復位晶片 （ Call Chip Reset ）
St op
Star t
00 h
06 h
.
SDA LINE
AC K
LS B
MSB
AC K
LS B
MSB
圖 21 通訊 I2C 復位晶片
© 2008-2016 HYCON Technology Corp
www.hycontek.com
DS-HY3118-V09_TC
page29
HY3118/HY3116
24-Bit Analog-to-Digital Convert
High Resolution ΣΔADC
9. Overview
9.1. 系統工作頻率與低功耗 ( Frequency vs. Low Power mode )
可選擇內部或外部震盪器
OSCS[1:0]
HS[0]
低速 RC 震盪器 327KHz
高速 RC 震盪器 1000KHz
327KHz RC
外接震盪器經除頻 5 倍分頻器
1000KHz RC
外接震盪器經除頻 15 倍分頻器
可編程工作頻率及 ΣΔADC 取樣頻率
÷15
除
頻
器
低功耗模式設計
四
選
一
多
工
器
系統時脈源
System Clock
( OSC )
÷5
晶片休眠模式
自動關閉模式(Auto Power Off)
圖 22 系統時脈方塊圖
透過設置暫存器 OSCS[1:0] 選擇系統時脈（同 ADC 的取樣頻率）以產生系統工作
頻率 OSC。另外，當 ΣΔADC 的取樣頻率操作在 327KHz 以上時，必須將暫存器 HS[0]
設置為 “1” 以得切換至高速模式。當 ΣΔADC 切換至高速模式時，會增加晶片耗電流。
暫存器
OSC
OSCS[1:0]
00
01
10
11
HS[0]
0
1
0/1
0/1
1000KHz
EXO ÷ 15
EXO ÷ 5
System Clock
327KHz
.
ADC Sample Rate
0/1：System Clock 除頻後超過 327KHz 時，設置 “1”。
EXO：外部震盪器頻率
表 11 系統工作時脈與 ADC 取樣頻率
當考慮 AC 電源產生的 50/60Hz 干擾時，需選用外部震盪頻率源且建議外接晶體震
盪器 Crystal 的頻率為 4.9152MHz。主要原因在於內部 RC 震盪器具有 5% 的誤差，
會導致抑制 AC 電源干擾設計效果不佳。
晶片具有兩種低功耗的模式，分別為自動關閉與休眠模式。
使用者預計在最近一筆 ADC 資料轉出後關閉晶片即可啟用自動關閉模式：
測量模式下將 APO[0] 設置 “1” 以啟用自動關閉功能。
APO[0] 設置 “1” 後，ADC 會在最近一次轉換輸出 ADO[23:0]並自動將 ENLDO[0] 與
ENADC[0] 設置 “0” 以關閉晶片電源使晶片進入休眠模式。
I2C 通訊介面本身為低功耗設計，需注意具上拉電阻引腳不可處於低電位。
休眠模式消耗電流會降至 1uA 以下，使用者按以下說明進行設置即可使得晶片進入該模式：
暫存器 ENADC[0] 設置 “0”，關閉內/外震盪器。
暫存器 ENOP[0]、ENLDO[0] 與 ENREFO[0] 設置 “0” ，關閉運算放大器 OPAMP、
VDDA 與 REFO。
I2C 通訊介面本身為低功耗設計，需注意具上拉電阻引腳不可處於低電位
© 2008-2016 HYCON Technology Corp
www.hycontek.com
DS-HY3118-V09_TC
page30
HY3118/HY3116
24-Bit Analog-to-Digital Convert
High Resolution ΣΔADC
9.2. VDDA 電源 ( Low Dropout Regulator )
10mA 負載驅動能力
可外部輸入電壓方式設計
可編程輸出電壓
低溫度係數
低溫飄係數的可編程輸出線性穩壓器 VDDA，其為 ADC、OPAMP、輸入緩衝器的
電壓源且具有可編程輸出電壓及 10mA 負載能力的特色，加上採用低溫飄係數電路設計
故非常適合用於驅動小電流的傳感器。
當測量系統需要使用共同電源時，亦可關閉 VDDA 而採用外部輸入電壓方式來驅動。
將 ENLDO[0] 設置 “1” 即可啟用 VDDA，且透過暫存器 LDO[1:0] 可選擇 VDDA 的輸
出電壓值。
暫存器
ENLDO[0]*
LDO
1
LDO[1:0]
VDDA*
1
1
1
1
1
0
0
0
0
00
01
10
11
00
01
10
11
3.3V
3.0V
2.7V
2.4V
off/EXT
1
* off/EXT：VDDA 無輸出電壓，此時容許外部輸入電壓
表 12 VDDA 輸出電壓值設置表
9.3. REFO 參考電壓 ( Reference Voltage )
200uA 負載驅動能力
可編程輸出電壓
.
可外部輸入電壓方式設計
低溫度係數
低溫飄係數的可編程輸出 REFO 參考電壓，其為類比電路共地電源且具有可編程輸
出電壓及 200uA 負載能力的特色，加上採用低溫飄係數電路設計故適合用於當成參考電
壓源。
當測量系統需要使用共同參考電源時，亦可關閉 REFO 而採用外部輸入電壓方式來
驅動。將 ENREFO[0] 設置 “1” 即可啟用 REFO，且透過暫存器 REFO[0] 可選擇 REFO
的輸出電壓值。
暫存器
REFO
ENREFO[0]*
REFO[0]
REFO*
1
1
1
1
0
0
0
1
0
1
1.2V
1.5V
off/EXT
1
* off/EXT：REFO 無輸出電壓，此時容許外部輸入電壓
表 13 REFO 輸出電壓值設置表
© 2008-2016 HYCON Technology Corp
www.hycontek.com
DS-HY3118-V09_TC
page31
HY3118/HY3116
24-Bit Analog-to-Digital Convert
High Resolution ΣΔADC
9.4. 輸入通道多工器與中斷 IRQ ( Input Channel Multiplex with IRQ )
彈性化的測量與參考信號輸入多工器
ADC 轉換數據箝制輸出的穩定時間計算
輸入多工器網路切換設計與 ADC 轉換數據
ADC 轉換數據完成回應 IRQ 功能
箝制功能
VRPS[1:0]
VRNS[1:0]
INP[2:0]
INN[2:0]
AIN1
AIN2
000
001
AIN1
SI＋
AIN2
010
AIN3
010
AIN4
011
AIN4
011
ACM
100
ACM
100
OPO
101
OPO
101
VSS
110
VSS
110
111
0.1*vdd
00
01
REFPB
10
ACM
11
REFN
00
001
AIN3
0.1*vdd
REFP
VDDA
000
SI－
REFP
REFP
REFPB
111
REFN
REFN
VSSA
01
REFNB
10
ACM
11
VRP
VRN
REFNB
測量信號輸入網路
參考電壓輸入網路
圖 23 輸入通道多工器
信號輸入具彈性化多工器網路切換設計，當輸入網路控制器發生切換後內置的資料轉
.
換箝制器將發生作用，該箝制器主要作用是使得 ADO[23:0]暫存器等待 ADC 轉換數據穩
定後資料才被更新，而資料更新穩定時間的計算方式如下：
1
1
ADC
≅ 128 × ADC + 4 × ADC ……………………………………………………..(式 1)
t Stable
f OSCS
f OSR
ADC
t Stable
: ADC網路切換後的穩定時間
ADC
f OSCS
: ADC取樣頻率
ADC
f OSR
：ADC轉換頻率
此時，若將 ADC4[7:0] 的 IRQEN 設置 1，則當 ADC 資料轉換完畢後會將數據
寫入 ADO[23:0] 並於 SDA 引腳產生 IRQ 信號。IRQ 信號為一低電位脈衝信號，當
主控端接收到此脈衝信號後即可讀取 ADO[23:0] 暫存器的內容。
必須注意，輸入通道多工器的設置一旦進行切換、正輸負輸入短路或交換、參考電壓
ADC
變更，都需要 tStable
的時間 ADC 才會輸出正確的轉換數據或產生中斷回應 IRQ。
© 2008-2016 HYCON Technology Corp
www.hycontek.com
DS-HY3118-V09_TC
page32
HY3118/HY3116
24-Bit Analog-to-Digital Convert
High Resolution ΣΔADC
9.5. 參考電壓輸入與參考電壓 ( Reference Voltage input Chancel with VREF )
全差動信號輸入設計
軌對軌信號輸入電壓準位
( Rail-to-Rail )
低溫飄係數 ( Low-Drift )
與低噪聲設計
(Low-Noise)
可編程參考電壓衰減倍率
具輸入緩衝器設計
輸入阻抗匹配關係
圖 24 參考電壓輸入與衰減器
參考電壓具全差動輸入設計，且內置的可編程輸入衰減器具低飄移 ( Low-Drift )、低
噪聲( Low-Noise ) 的特性。
參考電壓輸入透過輸入多工器 VRPS[1:0] 與 VRNS[1:0]可選擇合適的信號輸入通道。
如下表所示：
暫存器
通道
VRPS[1:0] / VRNS[1:0]
.
00
01
10
11
VRP
REFP
VDDA
REFPB
V12
*1
VRN
REFN
VSSA
REFNB
V12
*1
V12: internal reference voltage 1.2V.
表 14 測量信號輸入設置對照表
參考電壓由引腳 REFP 與 REFN 輸入後產生△VREF 電壓差，再經可編程參考電壓
衰減器控制暫存器 FRb[0] 選擇衰減倍率產生 ΣΔADC 的產考電壓 VREF，且 REFP 輸
入電壓必須高於 REFN。
暫存器
GREF
Gain
FRb[0]
0
1
1
1/2
表 15 參考電壓輸入衰減器倍率對照表
參考電壓 VREF 計算如下：
∆VREF = VREFP − VREFN ………………………………………………………………..(式
2)
VREF = GREF × ∆VREF ……………………………………………………………....(式
3)
DVREF : 外部輸入引腳產生的電壓差值
VREFP、VREFN：外部輸入引腳電壓值（VREFP > VREFN）
GREF：參考電壓輸入衰減器
VREF：ADC內部參考電壓值
© 2008-2016 HYCON Technology Corp
www.hycontek.com
DS-HY3118-V09_TC
page33
HY3118/HY3116
24-Bit Analog-to-Digital Convert
High Resolution ΣΔADC
另外，REFP / REFN 的輸入阻抗設計值為 500KΩ，且 REFP 或 REFN 的輸入電壓
不可小於 VSS -100mV，也不可超過 VDDA +100mV；透過設置 VRP / VRN 的輸入為
REFPB / REFNB 可增加 REFP 跟 REFN 的輸入阻抗，但必須注意當使用輸入緩衝器
時 REFP 輸入電壓不得小於 1.2V；而 REFN 輸入電壓不得大於 VDDA - 1.2V。
信號端
VRP
VRN
引腳端
REFP
VSSA - 0.1V ≦ REFP ≦ VDDA + 0.1V
REFN
VSSA - 0.1V ≦ REFN ≦ VDDA + 0.1V
REFPB
VSSA + 0.15V ≦ REFN ≦ VDDA – 1.2V
REFNB
VSSA + 1.2V ≦ REFP ≦ VDDA – 0.15V
表 16 參考電壓輸入限制特性表
.
© 2008-2016 HYCON Technology Corp
www.hycontek.com
DS-HY3118-V09_TC
page34
HY3118/HY3116
24-Bit Analog-to-Digital Convert
High Resolution ΣΔADC
9.6. 測量信號輸入通道與可編程信號放大器 ( Signal Input Channel with PGA )
全差動信號輸入設計
可編程輸入信號放大倍率
軌對軌信號輸入電壓準位 ( Rail-to-Rail )
輸入信號零點偏移設計
低溫飄係數 ( Low-Drift ) 與低噪聲設計
最小分辨信號 100nVRMS
( Low-Noise )
INP[2:0]
INN[2:0]
ADGN[1:0]
PGA[2:0]
AIN1
AIN2
AIN3
AIN4
ACM
OPO
VSS
0.1*vdd
000
001
010
011
100
101
110
111
INP
SI+
SI-
PGA
ADGN
000
001
010
011
100
101
110
111
x½,x1,x3,x4
AIN1
AIN2
AIN3
AIN4
ACM
OPO
VSS
0.1*vdd
INN
圖 25 信號輸入與放大器
信號量測具全差動輸入設計亦可實現單端信號測量應用，且內置的可編程輸入放大器
.
PGA 具低飄移 ( Low-Drift )、低噪聲( Low-Noise ) 的特性，當信號放大倍率達 128 倍
（ PGA 設置 32 倍、ΣΔAD 設置 4 倍）時，最小的信號輸入分辨率可達 100nVRMS 。
輸入信號透過多工器可分別連接至 SI+ 或 SI- 通道，多工器的控制暫存器為
INP[2:0] 與 INN[2:0]。
暫存器
通道
INP[2:0] / INN[2:0]
000
001
010
011
100
101
110
111
SI＋
AIN1
AIN2
AIN3
AIN4
REFO
OPO
VSSA
0.1*VDD
SI－
AIN1
AIN2
AIN3
AIN4
REFO
OPO
VSSA
0.1*VDD
表 17 測量信號輸入設置對照表
輸入信號的放大倍率則由 PGA 與 ΣΔAD 的增益組成，而放大倍率的選擇與輸入電
壓的範圍，如表 18、表 19、表 20 所示，不同的 PGA 與 ΣΔAD 的增益組成所產生的
輸入阻抗如表 21 所示：
暫存器
PGA
Gain
PGA[2:0]
000
001
010
011
100
101
110
111
off
8
-
16
-
-
-
32
表 18 輸入信號 PGA 放大倍率對照表
暫存
器
ΣΔA
D
Gain
© 2008-2016 HYCON Technology Corp
www.hycontek.com
ADGN[1:0]
00
01
10
11
1
2
-
4
DS-HY3118-V09_TC
page35
HY3118/HY3116
24-Bit Analog-to-Digital Convert
High Resolution ΣΔADC
表 19 輸入信號 ΣΔAD 放大倍率對照表
信號端
SI+
引腳端
SI-
AIN0
AIN1
VSSA - 0.1V ≦ AIN0 ~ AIN3 ≦ VDDA + 0.1V
AIN2
AIN3
VDDA
2.3V ≦ VDDA ≦ 3.6V
REFO
1.0V ≦ REFO ≦ 1.5V
表 20 參考電壓輸入限制特性表
Sensor output
Gain
=
PGA
×
ADGN
×
FRb
1
=
1
×
1
×
1
200
2
=
1
×
2
×
1
100
4
=
1
×
4
×
1
32
32
=
8
×
4
×
1
4
64
=
16
×
.4
×
1
2
128
=
32
×
4
×
1
1
impedance(KΩ)
表 21 輸入阻抗對照表
+23 bit = 7FFFFFh
+ 7/8 VREF
輸入信號滿量程發生溢位
+ 3/4 VREF
ADC 溢位
ADC 未溢位
+ 5/8 VREF
VREF
輸入信號滿量程未溢位
+ 1/2 VREF
+ 3/8 VREF
輸入信號範圍
( Full Scale )
+ 1/4 VREF
+ 1/8 VREF
0
- 1/8 VREF
- 1/4 VREF
- 3/8 VREF
VREF
另外，為了因應不同測量的應用輸入
信號皆具有零點偏移功能 ( 平移調整 )；
即是透過改變輸入信號零點的位置，以
改善因為傳感器輸入偏移電壓過大而導
致最大測量範圍溢出的現象。下圖為一
測量訊號取 16-bit( ±15-bit ) 的示意圖，
輸入信號未做零點偏移調整時在滿量程
部分存在溢位現象，而在做了調整 -1/4
VREF 零點偏移準位後可使得測量信號
滿量程時不會發生溢位。
輸入信號範圍
( Full Scale )
+15 bit = 7FFFh
-15 bit = 8000h
- 1/2 VREF
- 5/8 VREF
- 2/4 VREF
- 7/8 VREF
-23 bit = 800000h
圖 26 取 16-bit 有效位發生溢位的處理方式示意圖
© 2008-2016 HYCON Technology Corp
www.hycontek.com
DS-HY3118-V09_TC
page36
HY3118/HY3116
24-Bit Analog-to-Digital Convert
High Resolution ΣΔADC
9.7. 梳狀濾波器 ( COMB Filter )
三階梳狀濾波器
可編程的超取樣頻率
AC 頻率干擾抑制設計
ΣΔADC 採用三階的數位濾波器設計，透過設置 OSR[2:0] 可得到不同的數據轉換頻
率。
暫存器
OSR[2:0]
OSR
OSR
000
001
010
011
100
101
110
111
128
256
512
1024
2048
4096
8192
32768
表 22 超取樣頻率除頻表
OSCS / HS
00
01
10
11
OSCS[1:0]
OSR
OSR[2:0]
0
1
1
0
HS[0]
000
2500
7812.5
7680
2560
EXO：外接 4.9152MHz
001
1250
3906.2
3840
1280
石英震盪器
010
625
1953.1
1920
640
011
312.5
976.5
960
320
100
156.2
488.2
480
160
101
78.1
244.1
240
80
110
39
122
120
40
111
9.7
30.5
30
10
.
表 23 ΣΔADC 超取樣轉換頻率對照表
如果外接震盪器使用 4.9152MHz 的震盪器則 ΣΔADC 數據轉換有 2560、640、80
和 10Hz 的輸出頻率。圖 27 10SPS 頻率響應圖抑制了 AC 電源的 50/60Hz 干擾。
© 2008-2016 HYCON Technology Corp
www.hycontek.com
DS-HY3118-V09_TC
page37
HY3118/HY3116
24-Bit Analog-to-Digital Convert
High Resolution ΣΔADC
圖 28 80SPS 頻率響應圖
圖 27 10SPS 頻率響應圖
.
圖 29 10/80SPS 頻率響應圖
© 2008-2016 HYCON Technology Corp
www.hycontek.com
圖 30 10SPS 頻率響應放大圖
DS-HY3118-V09_TC
page38
HY3118/HY3116
24-Bit Analog-to-Digital Convert
High Resolution ΣΔADC
9.8. 數據轉換格式 ( Data Conversion Format )
ADO 暫存器
兩極性輸出
24-bit 資料長度
二補數格式
ADO 暫存器為存放梳狀濾波器轉換完成的數據，其存放外部輸入訊號的轉換值於
ADO[23:0]。圖 31 為 ADO[23:0]的數據格式，其 ADO[23:1]為 ADC 的轉換輸出而 ADO[0]
位元為 ADO 被讀取的狀態旗標 ADST[0]；下圖為 ADO[23:0]的數據格式。
ADO[23:0]
ADCL[6:0]
ADCM[14:7]
ADCH[23:15]
高位元
MSB
低位元
LSB
Analog to Digital Convert Data 23-bit
23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8
符號位
7 6 5 4 3 2 1 0
ADST
資料更新判斷旗標
0：已讀取
1：未讀取
數據轉換長度 16bit ( ±15-bit)
數據轉換長度 17bit ( ±16-bit)
………………
圖 31 ADO 資料轉換格式
ADO[23:0]
等效待測信號
十六進制
二進制
7F FF FE
0111-1111 1111-1111 1111-111x
△11*(1/2 )
00 00 02
0000-0000 0000-0000 0000-001x
0
00 00 00
0000-0000 0000-0000 0000-000x
-0000-000 )
FF FF FE
1111-1111 1111-1111 1111-111x
-111
80 00 00
1000-0000 0000-0000 0000-000x
△進制
兩極性輸出
22
二補數格式
22
.
表 24 ADO[23:0]與輸入信號關係表
© 2008-2016 HYCON Technology Corp
www.hycontek.com
DS-HY3118-V09_TC
page39
HY3118/HY3116
24-Bit Analog-to-Digital Convert
High Resolution ΣΔADC
9.9. 軌對軌運算放大器 ( Rail-to-Rail OPAMP )
軌對軌信號輸入設計
具 1mA 輸出與輸入電流能力
軌對軌運算放大器 Rail-to-Rail OPAMP 設計，其具 90dB 的直流增溢 ( DC gain )
及 70dB 的 CMRR 設計，最大可推動 1uF 的電容負載而運算放大器的輸入信號的電
壓範圍出如下表所示。
信號
OPAMP 輸入電壓範圍
OPAMP
OPP
VSSA ≦ OPP ≦ VDDA
OPN
VSSA ≦ OPN ≦ VDDA
表 25 參考電壓輸入限制特性表
另外，運算放大器 OPO 的輸出電壓小於 0.3V 或是大於 VDDA - 0.3V。此時，運
算放大器的輸出阻抗就會增加，下圖是將運算放大器接成單倍增益緩衝器 ( unit gain
buffer ) 時 OPO 輸出電壓呈現的輸出阻抗變化曲線圖。
Ron
Max
.
Min
0.3
VDDA-0.3
Vout
圖 32 OPO 輸出組抗變化圖
使用軌對軌運算放大器時，使用者只要將暫存器 ENOP[0] 設置 “1” 即可啟用。在
使用運算放大器的同時必須注意確認 VDDA 是處於開啟的狀態，且透過暫存器
INP[2:0]、INN[2:0] 的設置才能使得 ADC 測量到 OPO 的輸出信號。
© 2008-2016 HYCON Technology Corp
www.hycontek.com
DS-HY3118-V09_TC
page40
HY3118/HY3116
24-Bit Analog-to-Digital Convert
High Resolution ΣΔADC
10. 訂貨資訊
下單品名 1
HY3118-E016
1
封裝型式
SSOP
封裝型式
出貨包裝
個裝
材料
描述方式
形式
數量
組成
Tube
100
Green
引腳數
16
E
016
HY3118-E016
SSOP
16
E
016
Tape & Reel
2500
Green
HY3116-M010
MSOP
10
M
010
Tape & Reel
3000
Green
MSL2
3
MSL-3
3
MSL-3
3
MSL-3
產品名稱 – 封裝型式描述方式（標準品）
例如：您的需求是 HY3118 封裝片 SSOP16 出貨，則下單品名為 HY3118-E016，
且需以 Tube 出貨，則除下單品名外，請特別註明出貨包裝形式為 Tube
例如：您的需求是 HY3116 封裝片 MSOP10 出貨，則下單品名為 HY3116-M010，
且需以 Tape & Reel 出貨，則除下單品名外，請特別註明出貨包裝形式為 Tape
& Reel
2
MSL:
濕度敏感性等級係依據 IPC/JEDEC J-STD-020 的規範加以試驗分級，並參考
IPC/JEDEC J-STD-033 的標準處理、包裝、運輸與使用。
3
Green (RoHS & no Cl/Br):
.
HYCON 產品皆為 Green Product，符合 RoHS 指令，REACH 高關注物質(SVHC)
以及無鹵素相關規定。
© 2008-2016 HYCON Technology Corp
www.hycontek.com
DS-HY3118-V09_TC
page41
HY3118/HY3116
24-Bit Analog-to-Digital Convert
High Resolution ΣΔADC
11. 封裝型式資訊
11.1. SSOP16
11.1.1. Package Dimensions
D
9
b
e
8
0.25
.
A
A2
c
1
E
E1
16
GAUGE PLANE
SEATING PLANE
A1
L
SYMBOLS
MIN
NOM
MAX
A
-
-
1.75
A1
0.10
0.15
0.25
A2
-
-
1.50
b
0.20
-
0.30
c
0.18
-
0.25
D
4.80
4.90
5.00
E1
3.81
3.91
3.99
E
5.79
5.99
6.20
L
0.41
-
1.27
e
θ°
0
0.635 BASIC
-
8
Note:
1. All dimensions refer to JEDEC OUTLINE MO-137.
2. Do not include Mold Flash or Protrusions.
3. Unit : mm
© 2008-2016 HYCON Technology Corp
www.hycontek.com
DS-HY3118-V09_TC
page42
HY3118/HY3116
24-Bit Analog-to-Digital Convert
High Resolution ΣΔADC
11.1.2. Tube Dimensions
.
© 2008-2016 HYCON Technology Corp
www.hycontek.com
DS-HY3118-V09_TC
page43
HY3118/HY3116
24-Bit Analog-to-Digital Convert
High Resolution ΣΔADC
11.1.3. Tape & Reel Information
11.1.3.1. Reel Dimensions-Type 1……………..………………..………………….. Unit : mm
A
W1
11.1.3.2. Carrier Tape Dimensions
P2
D0
.
F
W
E
P0
B0
K0
A0
P1
R0.30MAX
Reel
SYMBOLS
Carrier Tape Dimensions
Dimensions
A
W1
A0
B0
K0
P0
P1
P2
E
F
D0
W
Spec.
330
12.5
6.90
5.40
2.00
4.00
8.00
2.00
1.75
5.50
1.50
12.00
Tolerance
+6/-3
+1.5/-0 ±0.10 ±0.10 ±0.10 ±0.10 ±0.10 ±0.05 ±0.10 ±0.05 +0.1/-0
±0.30
Note: 10 Sprocket hole pitch cumulative tolerance is ±0.20mm.
Unit : mm
11.1.3.3. Pin1 direction
© 2008-2016 HYCON Technology Corp
www.hycontek.com
DS-HY3118-V09_TC
page44
HY3118/HY3116
24-Bit Analog-to-Digital Convert
High Resolution ΣΔADC
11.1.3.4. Reel Dimensions-Type 2………………………………………….……….. Unit : mm
A
W1
11.1.3.5. Carrier Tape Dimensions
P2
D0
F
W
E
P0
B0
.
K0
A0
P1
R0.30MAX
Reel
SYMBOLS
Carrier Tape Dimensions
Dimensions
A
W1
A0
B0
K0
P0
P1
P2
E
F
D0
W
Spec.
330
12.5
6.50
5.20
2.10
4.00
8.00
2.00
1.75
5.50
1.50
12.00
Tolerance
+6/-3
+1.5/-0 ±0.10 ±0.10 ±0.10 ±0.10 ±0.10 ±0.05 ±0.10 ±0.05 +0.1/-0
±0.30
Note: 10 Sprocket hole pitch cumulative tolerance is ±0.20mm.
Unit : mm
11.1.3.6. Pin1 direction
© 2008-2016 HYCON Technology Corp
www.hycontek.com
DS-HY3118-V09_TC
page45
HY3118/HY3116
24-Bit Analog-to-Digital Convert
High Resolution ΣΔADC
11.2. MSOP10
11.2.1. Package Dimensions
D
1
E
6
E1
10
5
.
A
c
A2
0.25
e
b
A1
GAUGE PLANE
SEATING PLANE
L
L1
SYMBOLS
MIN
NOM
MAX
*Note:
A
-
-
1.10
1.All dimensions refer to JEDEC OUTLINE MO -187.
A1
0.00
0.10
0.15
2.Do not include Mold Flash or Protrusions.
A2
0.75
0.85
0.95
Unit : mm
b
0.17
0.20
0.27
c
0.08
0.15
0.23
D
3.00 BASIC
E1
3.00 BASIC
E
4.90 BASIC
L
0.40
0.60
L1
0.95 REF
e
0.50 BASIC
θ°
0
© 2008-2016 HYCON Technology Corp
www.hycontek.com
-
0.80
8
DS-HY3118-V09_TC
page46
HY3118/HY3116
24-Bit Analog-to-Digital Convert
High Resolution ΣΔADC
11.2.2. Tape & Reel Information
11.2.2.1. Reel Dimensions-Type 1…………..……………..……………………….. Unit : mm
A
W1
11.2.2.2. Carrier Tape Dimensions
P2
D0
E
P0
W
F
8ºMAX
.
P1
B0
Reel
SYMBOLS
K0
8ºMAX
A0
Carrier Tape Dimensions
Dimensions
A
W1
A0
B0
K0
P0
P1
P2
E
F
D0
W
Spec.
330
12.5
5.30
3.40
1.40
4.00
8.00
2.00
1.75
5.50
1.50
12.00
Tolerance
±2.00
±1.50
±0.10 ±0.10 ±0.10 ±0.10 ±0.10 ±0.05 ±0.10 ±0.05 +0.1/-0
±0.20
Note: 10 Sprocket hole pitch cumulative tolerance is ±0.20mm.
Unit : mm
11.2.2.3. Pin1 direction
© 2008-2016 HYCON Technology Corp
www.hycontek.com
DS-HY3118-V09_TC
page47
HY3118/HY3116
24-Bit Analog-to-Digital Convert
High Resolution ΣΔADC
11.2.2.4. Reel Dimensions-Type 2……………..………………………..………….. Unit : mm
A
W1
11.2.2.5. Carrier Tape Dimensions
P2
D0
E
P0
W
F
8ºMAX
B0
.
P1
Reel
SYMBOLS
K0
8ºMAX
A0
Carrier Tape Dimensions
Dimensions
A
W1
A0
B0
K0
P0
P1
P2
E
F
D0
W
Spec.
330
12.5
5.20
3.30
1.20
4.00
8.00
2.00
1.75
5.50
1.50
12.00
Tolerance
±2.00
±1.50
±0.10 ±0.10 ±0.10 ±0.10 ±0.10 ±0.05 ±0.10 ±0.05 +0.1/-0
±0.30
Note: 10 Sprocket hole pitch cumulative tolerance is ±0.20mm.
Unit : mm
11.2.2.6. Pin1 direction
© 2008-2016 HYCON Technology Corp
www.hycontek.com
DS-HY3118-V09_TC
page48
HY3118/HY3116
24-Bit Analog-to-Digital Convert
High Resolution ΣΔADC
12. 修訂記錄
以下描述本文件差異較大的地方，而標點符號與字形的改變不在此描述範圍。
版本
頁次
V01
V02
V03
All
All
All
V04
4
15
V05
4
19
39
21
23
24-26
39
32-33
9
41
43
44~45
47~48
V06
V07
V08
V09
變更摘要
初版發行
描述與功能修訂
增加產品比較表
修改 REFO 名稱
修改電氣特性內容
增加 ADO[ADST]使用說明
增加訂貨資訊內容
修正錯別字描述
更正特點內容中的產品對照表
增加 Internal RC Oscillator 規格表
修正比較表, ENOB 錯誤描述
更新表 10 轉換頻率與倍數特性表單位
MSOP10 封裝形式修訂
.
增加說明, 晶片地址”固定”
增加圖 13 通訊 I2C 傳送信號波形(MACK)內容
更新圖 17~圖 21 說明(ACK --> MACK)
更新 SSOP16 封裝型式資訊
新增輸入阻抗對照表
新增封裝型式與正印說明
更新 Green (RoHS & no Cl/Br)
新增 Tube Dimensions
新增 Tape & Reel Information
新增 Tape & Reel Information
© 2008-2016 HYCON Technology Corp
www.hycontek.com
DS-HY3118-V09_TC
page49
工商网监
湘ICP备2023018690号
