AD5121BCPZ10-RL7

单通道、128/256位、I2C/SPI、 非易失性数字电位计 AD5121/AD5141 特性 功能框图 10 kΩ和100 kΩ电阻可选 VLOGIC VDD INDEP 电阻容差：8%(最大值) 游标电流：±6 mA AD5121/ AD5141 POWER-ON RESET 低温度系数：35 ppm/°C 宽带宽：3 MHz RDAC RESET 快速启动时间：< 75 μs 线性增益设置模式 SDI/SDA 独立逻辑电源：1.8 V至5.5 V SERIAL INTERFACE 7/8 EEPROM MEMORY SYNC/ADDR0 宽工作温度范围：−40°C至+125°C 封装：3 mm × 3 mm LFCSP W B SCLK/SCL 单电源及双电源供电 A INPUT REGISTER DIS 4 kV ESD保护 GND 应用 VSS WP 10940-001 SDO/ADDR1 图1. 便携式电子设备的电平调整 LCD面板亮度和对比度控制 可编程滤波器、延迟和时间常数 可编程电源 表1. 该系列产品型号 概述 AD5121/AD5141电位计为128/256位调整应用提供一种非易 失性解决方案，保证±8%的低电阻容差误差，A、B和W引 脚提供最高±6 mA的电流密度。 低电阻容差和低标称温度系数简化了开环应用和需要容差 匹配的应用。 线性增益设置模式允许对数字电位计端子RAW和RWB两串电 阻之间的电阻值独立编程，使电阻匹配非常精确。 宽带宽和低总谐波失真(THD)确保对于交流信号具有最佳 性能，适合滤波器设计。 在电阻阵列末端的游标电阻低，仅40 Ω，允许进行引脚到引 脚连接。 型号 AD51231 AD5124 AD5124 AD51431 AD5144 AD5144 AD5144A AD5122 AD5122A AD5142 AD5142A AD5121 AD5141 1 通道 四通道 四通道 四通道 四通道 四通道 四通道 四通道 双通道 双通道 双通道 双通道 单通道 单通道 位置 128 128 128 256 256 256 256 128 128 256 256 128 256 接口 I2C SPI/I2C SPI I2C SPI/I2C SPI I2C SPI I2C SPI I2C SPI/I2C SPI/I2C 封装 LFCSP LFCSP TSSOP LFCSP LFCSP TSSOP TSSOP LFCSP/TSSOP LFCSP/TSSOP LFCSP/TSSOP LFCSP/TSSOP LFCSP LFCSP 两个电位计和两个可变电阻器。 游标电阻值可通过一个SPI/I C兼容数字接口设置，也可利 用该接口回读游标寄存器和EEPROM内容。 2 AD5121/AD5141采用紧凑型16引脚、3 mm × 3 mm LFCSP 封装。保证工作温度范围为−40°C至+125°C的扩展工业温 度范围。 Rev. A Document Feedback Information furnished by Analog Devices is believed to be accurate and reliable. However, no responsibility is assumed by Analog Devices for its use, nor for any infringements of patents or other rights of third parties that may result from its use. Specifications subject to change without notice. No license is granted by implication or otherwise under any patent or patent rights of Analog Devices. Trademarks and registered trademarks are the property of their respective owners. One Technology Way, P.O. Box 9106, Norwood, MA 02062-9106, U.S.A. Tel: 781.329.4700 ©2012 Analog Devices, Inc. All rights reserved. Technical Support www.analog.com ADI中文版数据手册是英文版数据手册的译文，敬请谅解翻译中可能存在的语言组织或翻译错误，ADI不对翻译中存在的差异或由此产生的错误负责。如需确认任何词语的准确性，请参考ADI提供 的最新英文版数据手册。 AD5121/AD5141 目录 特性.................................................................................................. 1 应用.................................................................................................. 1 概述.................................................................................................. 1 功能框图 ......................................................................................... 1 修订历史 ......................................................................................... 2 技术规格 ......................................................................................... 3 电气特性—AD5121 ................................................................. 3 电气特性—AD5141 ................................................................. 6 接口时序规格 ........................................................................... 9 移位寄存器和时序图............................................................ 10 绝对最大额定值.......................................................................... 12 热阻 .......................................................................................... 12 ESD警告................................................................................... 12 引脚配置和功能描述 ................................................................. 13 典型性能参数 .............................................................................. 14 测试电路 ....................................................................................... 19 工作原理 ....................................................................................... 20 RDAC寄存器和EEPROM..................................................... 20 输入移位寄存器..................................................................... 20 串行数据数字接口选择，DIS ............................................ 20 SPI串行数据接口 ................................................................... 20 I2C串行数据接口 ................................................................... 22 I2C地址..................................................................................... 22 高级控制模式 ......................................................................... 23 EEPROM或RDAC寄存器保护 ............................................ 24 载入RDAC输入寄存器(LRDAC)........................................ 24 INDEP引脚.............................................................................. 24 RDAC架构............................................................................... 27 对可变电阻进行编程............................................................ 27 对电位计分压器进行编程 ................................................... 28 端电压范围 ............................................................................. 29 上电时序.................................................................................. 29 布局和电源偏置..................................................................... 29 外形尺寸 ....................................................................................... 30 订购指南.................................................................................. 30 修订历史 2012年12月—修订版0至修订版A 更改表10 ....................................................................................... 22 2012年10月—修订版0：初始版 Rev. A | Page 2 of 32 AD5121/AD5141 技术规格 电气特性—AD5121 除非另有说明，VDD = 2.3 V至5.5 V，VSS = 0 V；VDD = 2.25 V至2.75 V，VSS = −2.25 V至−2.75 V；VLOGIC = 1.8 V至5.5 V，−40°C < TA < +125°C。 表2. 参数 直流特性—可变电阻器模式(全部RDAC) 分辨率 电阻积分非线性2 电阻差分非线性2 标称电阻容差 电阻温度系数3 游标电阻3 底部量程或顶部量程 直流特性—电位计驱动器模式 (全部RDAC) 积分非线性4 差分非线性4 满量程误差 零刻度误差 分压器温度系数3 符号 测试条件/注释 N R-INL R-DNL AB/RAB AB/RAB RW 最小值 典型值1 最大值 7 RAB = 10 kΩ VDD ≥ 2.7 V VDD < 2.7 V RAB = 100 kΩ VDD ≥ 2.7 V VDD < 2.7 V 6 单位 位 −1 −2.5 ±0.1 ±1 +1 +2.5 LSB LSB −0.5 −1 −0.5 −8 +0.5 +1 +0.5 +8 代码 = 满量程 代码 = 零电平 RAB = 10 kΩ RAB = 100 kΩ ±0.1 ±0.25 ±0.1 ±1 35 LSB LSB LSB % ppm/°C 55 130 125 400 Ω Ω RAB = 10 kΩ RAB = 100 kΩ 40 60 80 230 Ω Ω RBS 或R TS INL RAB = 10 kΩ RAB = 100 kΩ −0.5 −0.25 −0.25 ±0.1 ±0.1 ±0.1 +0.5 +0.25 +0.25 LSB LSB LSB RAB = 10 kΩ RAB = 100 kΩ −1.5 −0.5 −0.1 ±0.1 +0.5 LSB LSB DNL VWFSE VWZSE W /VW 6 RAB = 10 kΩ RAB = 100 kΩ 代码 = 半量程 Rev. A | Page 3 of 32 1 0.25 ±5 1.5 0.5 LSB LSB ppm/°C AD5121/AD5141 参数 电阻端 最大连续电流 端电压范围5 电容A、电容B3 电容W3 共模漏电流3 数字输入 输入逻辑3 高 低 输入迟滞3 输入电流3 输入电容3 数字输出 输出高电压3 输出低电平3 符号 负电源电流 EEPROM存储电流3、6 EEPROM读取电流3、7 逻辑电源电流 功耗8 电源抑制比 最小值 RAB = 10 kΩ RAB = 100 kΩ −6 −1.5 VSS 典型值1 最大值 单位 IA, IB, 和I W CA, CB CW VINH f = 1 MHz，针对GND测量， 代码 = 半量程 RAB = 10 kΩ RAB = 100 kΩ f = 1 MHz，针对GND测量， 代码 = 半量程 RAB = 10 kΩ RAB = 100 kΩ V A = V W = VB −500 VLOGIC = 1.8 V至2.3 V VLOGIC = 2.3 V至5.5 V 0.8 × VLOGIC 0.7 × VLOGIC VINL VHYST IIN CIN VOH VOL +6 +1.5 VDD pF pF 12 5 ±15 pF pF nA +500 0.2 × VLOGIC 0.1 × VLOGIC ±1 5 RPULL-UP = 2.2 kΩ至VLOGIC ISINK = 3 mA ISINK = 6 mA, VLOGIC > 2.3 V VLOGIC IDD ISS IDD_EEPROM_ST或E IDD_EEPROM_READ ILOGIC PDISS PSRR 单电源，V SS = GND 双电源， V SS < GND VIH = VLOGIC或 VIL = GND VDD = 5.5 V VDD = 2.3 V VIH = VLOGIC或 VIL = GND VIH = VLOGIC或 VIL = GND VIH = VLOGIC或 VIL = GND VIH = VLOGIC或 VIL = GND VIH = VLOGIC或 VIL = GND ∆VDD/∆VSS = VDD ± 10%， 代码 = 满量程 Rev. A | Page 4 of 32 2.3 ±2.25 1.8 2.25 −5.5 0.7 400 −0.7 2 320 1 3.5 −66 V V V V µA pF 0.4 0.6 +1 V V V µA pF 5.5 ±2.75 VDD VDD V V V V 5.5 µA nA µA mA µA nA µW dB 2 VSS = GND mA mA V 25 12 −1 三态漏电流 三态输出电容 电源 单电源电压范围 双电源电压范围 逻辑电源电压范围 正电源电流 测试条件/注释 120 −60 AD5121/AD5141 参数 动态特性9 带宽 总谐波失真 电阻噪声密度 VW建立时间 耐久性10 符号 测试条件/注释 BW −3 dB RAB = 10 kΩ RAB = 100 kΩ VDD/VSS = ±2.5 V, VA = 1 V rms, VB = 0 V, f = 1 kHz RAB = 10 kΩ RAB = 100 kΩ 代码 = 半量程，TA = 25°C, f = 10 kHz RAB = 10 kΩ RAB = 100 kΩ VA = 5 V，V B = 0 V， 零电平至满量程， ±0.5 LSB误差带 RAB = 10 kΩ RAB = 100 kΩ TA = 25°C THD eN_WB tS 最小值 典型值1 最大值 单位 3 0.43 MHz MHz −80 −90 dB dB 7 20 nV/√Hz nV/√Hz 2 12 1 µs µs 百万周期 千周期 年 100 50 数据保留期11 典型值代表25°C、VDD = 5 V、VSS = 0 V且VLOGIC = 5 V时的读数平均值。 2 电阻积分非线性(R-INL)误差是指在最大电阻和最小电阻游标位置之间测得的值与理想值的偏差。R-DNL衡量连续抽头位置之间相对于理想位置的相对阶跃变化。 最大游标电流限制在(0.7 × VDD)/RAB。 3 通过设计和特性保证，但未经生产测试。 4 INL和DNL在VWB处测得，条件是将RDAC配置为类似于电压输出DAC的电位计分压器。VA = VDD且VB = 0 V。单调性工作条件保证DNL规格限值为±1 LSB(最大值)。 5 电阻端A、电阻端B和电阻端W彼此没有极性限制。双电源供电支持以地为参考的双极性信号调整。 6 与工作电流不同，EEPROM编程的电源电流持续约30 ms。 7 与工作电流不同，EEPROM读取的电源电流持续约20 µs。 8 PDISS可通过(IDD × VDD) + (ILOGIC × VLOGIC)计算。 9 所有动态特性均采用VDD/VSS = ±2.5 V且VLOGIC = 2.5 V。 10 耐久性在−40°C至+125°C时依据JEDEC 22标准方法A117认定为100,000个周期。 11 根据JEDEC 22标准方法A117，保持期限相当于125°C结温时的寿命。保持期限(基于1 eV的激活能)随Flash/EE存储器的结温递减。 1 Rev. A | Page 5 of 32 AD5121/AD5141 电气特性—AD5141 除非另有说明，VDD = 2.3 V至5.5 V，VSS = 0 V；VDD = 2.25 V至2.75 V，VSS = −2.25 V至−2.75 V；VLOGIC = 1.8 V至5.5 V，−40°C < TA < +125°C。 表3. 参数 直流特性—可变电阻器模式(全部RDAC) 分辨率 电阻积分非线性2 电阻差分非线性2 标称电阻容差 电阻温度系数3 游标电阻3 底部量程或顶部量程 符号 测试条件/注释 N R-INL R-DNL AB/RAB AB/RAB RW 最小值 8 RAB = 10 kΩ VDD ≥ 2.7 V VDD < 2.7 V RAB = 100 kΩ VDD ≥ 2.7 V VDD < 2.7 V 6 差分非线性4 满量程误差 零刻度误差 分压器温度系数3 单位 位 −2 −5 ±0.2 ±1.5 +2 +5 LSB LSB −1 −2 −0.5 −8 ±0.1 ±0.5 ±0.2 ±1 35 +1 +2 +0.5 +8 LSB LSB LSB % ppm/°C 55 130 125 400 Ω Ω 40 60 80 230 Ω Ω 代码 = 满量程 代码 = 零电平 RAB = 10 kΩ RAB = 100 kΩ RBS或R TS RAB = 10 kΩ RAB = 100 kΩ 直流特性—电位计驱动器模式 (全部RDAC) 积分非线性4 典型值1 最大值 INL RAB = 10 kΩ RAB = 100 kΩ −1 −0.5 −0.5 ±0.2 ±0.1 ±0.2 +1 +0.5 +0.5 LSB LSB LSB RAB = 10 kΩ RAB = 100 kΩ −2.5 −1 −0.1 ±0.2 +1 LSB LSB DNL VWFSE VWZSE W /VW 6 RAB = 10 kΩ RAB = 100 kΩ 代码 = 半量程 Rev. A | Page 6 of 32 1.2 0.5 ±5 3 1 LSB LSB ppm/°C AD5121/AD5141 参数 电阻端 最大连续电流 端电压范围5 电容A、电容B3 电容W3 共模漏电流3 数字输入 输入逻辑3 高 低 输入迟滞3 输入电流3 输入电容3 数字输出 输出高电压3 输出低电平3 符号 负电源电流 EEPROM存储电流3、6 EEPROM读取电流3、7 逻辑电源电流 功耗8 电源抑制比 最小值 RAB = 10 kΩ RAB = 100 kΩ −6 −1.5 VSS 典型值1 最大值 单位 IA, IB和IW CA, CB CW VINH f = 1 MHz，针对GND测量， 代码 = 半量程 RAB = 10 kΩ RAB = 100 kΩ f = 1 MHz，针对GND测量， 代码 = 半量程 RAB = 10 kΩ RAB = 100 kΩ VA = V W = V B −500 VLOGIC = 1.8 V至2.3 V VLOGIC = 2.3 V至5.5 V 0.8 × VLOGIC 0.7 × VLOGIC VINL VHYST IIN CIN VOH VOL +6 +1.5 VDD pF pF 12 5 ±15 pF pF nA +500 0.2 × VLOGIC 0.1 × VLOGIC ±1 5 RPULL-UP = 2.2 kΩ至VLOGIC ISINK = 3 mA ISINK = 6 mA, VLOGIC > 2.3V VLOGIC IDD ISS IDD_EEPROM_ST或E IDD_EEPROM_READ ILOGIC PDISS PSR 单电源，VSS = GND 双电源，V SS < GND VIH = VLOGIC 或 VIL = GND VDD = 5.5 V VDD = 2.3 V VIH = VLOGIC 或 VIL = GND VIH = VLOGIC 或 VIL = GND VIH = VLOGIC 或 VIL = GND VIH = VLOGIC 或 VIL = GND VIH = VLOGIC 或 VIL = GND ∆VDD/∆VSS = VDD ± 10%， 代码 = 满量程 Rev. A | Page 7 of 32 2.3 ±2.25 1.8 2.25 −5.5 0.7 400 −0.7 2 320 1 3.5 −66 V V V V µA pF 0.4 0.6 +1 V V V µA pF 5.5 ±2.75 VDD VDD V V V V 5.5 µA nA µA mA µA nA µW dB 2 VSS = GND mA mA V 25 12 −1 三态漏电流 三态输出电容 电源 单电源电压范围 双电源电压范围 逻辑电源电压范围 正电源电流 测试条件/注释 120 −60 AD5121/AD5141 参数 动态特性9 带宽 总谐波失真 电阻噪声密度 VW建立时间 耐久性10 符号 测试条件/注释 BW −3 dB RAB = 10 kΩ RAB = 100 kΩ VDD/VSS = ±2.5 V, VA = 1 V rms, VB = 0 V, f = 1 kHz RAB = 10 kΩ RAB = 100 kΩ 代码 = 半量程，TA = 25°C， f = 10 kHz RAB = 10 kΩ RAB = 100 kΩ VA = 5 V, VB = 0 V， 零电平至满量程， ±0.5 LSB误差带 RAB = 10 kΩ RAB = 100 kΩ TA = 25°C THD eN_WB tS 最小值 典型值1 最大值 单位 3 0.43 MHz MHz −80 −90 dB dB 7 20 nV/√Hz nV/√Hz 2 12 1 µs µs 百万周期 千周期 年 100 50 数据保留期11 典型值代表25°C、VDD = 5 V、VSS = 0 V且VLOGIC = 5 V时的读数平均值。 电阻积分非线性误差(R-INL)是指在最大电阻和最小电阻游标位置之间测得的值与理想值的偏差。R-DNL衡量连续抽头位置之间相对于理想位置的相对阶跃变化。 最大游标电流限制在(0.7 × VDD)/RAB。 3 通过设计和特性保证，但未经生产测试。 4 INL和DNL在VWB处测得，条件是将RDAC配置为类似于电压输出DAC的电位计分压器。VA = VDD且VB = 0 V。单调性工作条件保证DNL规格限值为±1 LSB(最大值)。 5 电阻端A、电阻端B和电阻端W彼此没有极性限制。双电源供电支持以地为参考的双极性信号调整。 6 与工作电流不同，EEPROM编程的电源电流持续约30 ms。 7 与工作电流不同，EEPROM读取的电源电流持续约20 µs。 8 PDISS可通过(IDD × VDD) + (ILOGIC × VLOGIC)计算。 9 所有动态特性均采用VDD/VSS = ±2.5 V且VLOGIC = 2.5 V。 10 耐久性在−40°C至+125°C时依据JEDEC 22标准方法A117认定为100,000个周期。 11 根据JEDEC 22标准方法A117，保持期限相当于125℃结温时的寿命。保持期限(基于1 eV的激活能)随Flash/EE存储器的结温递减。 1 2 Rev. A | Page 8 of 32 AD5121/AD5141 接口时序规格 除非另有说明，VLOGIC = 1.8 V至5.5 V，所有规格均相对于TMIN至TMAX而言。 表4. SPI接口 参数1 t1 t2 t3 测试条件/注释 VLOGIC > 1.8 V VLOGIC = 1.8 V VLOGIC > 1.8 V VLOGIC = 1.8 V VLOGIC > 1.8 V VLOGIC = 1.8 V t4 t5 t6 t7 t8 2 t9 3 t10 1 2 3 最小值 典型值 最大值 单位 20 ns 30 ns 10 ns 15 ns 10 ns 15 ns 10 ns 5 ns 5 ns 10 ns 20 ns 50 ns 500 ns 描述 SCLK周期时间 SCLK高电平时间 SCLK低电平时间 SYNC到SCLK下降沿建立时间 数据建立时间 数据保持时间 SYNC 上升沿到下一个SCLK下降沿忽略 最小SYNC高电平时间 SCLK上升沿到SDO有效 SYNC 上升沿至SDO引脚禁用 所有输入信号均指tr = tf = 1 ns/V(10%至90%的VDD)条件下并从(VIL + VIH)/2电平起开始计时。 对于存储器命令操作，请参见tEEPROM_PROGRAM和tEEPROM_READBACK(见表6)。 RPULL_UP = 2.2 kΩ至VDD且带有168 pF的电容负载。 表5. I2C接口 参数1 fSCL 2 t1 t2 t3 t4 t5 t6 t7 t8 t9 t10 t11 t11A 测试条件/注释 标准模式 快速模式 标准模式 快速模式 标准模式 快速模式 标准模式 快速模式 标准模式 快速模式 标准模式 快速模式 标准模式 快速模式 标准模式 快速模式 标准模式 快速模式 标准模式 快速模式 标准模式 快速模式 标准模式 快速模式 标准模式 最小值 典型值 最大值 单位 100 kHz 400 kHz 4.0 µs 0.6 µs 4.7 µs 1.3 µs 250 ns 100 ns 0 3.45 µs 0 0.9 µs 4.7 µs 0.6 µs 4 µs 0.6 µs 4.7 µs 1.3 µs 4 µs 0.6 µs 1000 ns 20 + 0.1 CL 300 ns 300 ns 20 + 0.1 CL 300 ns 1000 ns 20 + 0.1 CL 300 ns 1000 ns 快速模式 20 + 0.1 CL 300 ns Rev. A | Page 9 of 32 描述 串行时钟频率 SCL高电平时间，tHIGH SCL低电平时间，tLOW 数据建立时间，tSU; DAT 数据保持时间，tHD; DAT 重复起始条件的建立时间，tSU; STA 起始条件的保持时间(重复)，tHD; STA 一个停止条件与一个起始条件之间的总线空闲时间tBUF 停止条件的建立时间，tSU; STO SDA信号的上升时间，tRDA SDA信号的下降时间，tFDA SCL信号的上升时间，tRCL 重复起始条件和应答位后的SCL信号上升时间， tRCL1(图3未显示) AD5121/AD5141 参数1 t12 tSP3 1 2 3 测试条件/注释 标准模式 快速模式 快速模式 最小值 典型值 最大值 300 20 + 0.1 CL 300 0 50 单位 ns ns ns 描述 SCL信号的下降时间，tFCL 抑制尖峰的脉冲宽度(图3未显示) 最大总线电容限制在400 pF。 SDA和SCL时序通过输入滤波器使能来测量。关闭输入滤波器可提高传输速率，但对器件的EMC特性有不利影响。 SCL和SDA输入的输入滤波在快速模式下可抑制小于50 ns的噪声尖峰。 表6. 控制引脚 参数 t1 t2 t3 tEEPROM_PROGRAM1 tEEPROM_READBACK tPOWER_UP2 tRESET 1 2 最小值 典型值 最大值 1 50 0.1 10 15 50 7 30 75 30 单位 µs ns µs ms µs µs µs 描述 到LRDAC下降沿的终结命令 LRDAC最短低电平时间 RESET 低电平时间 存储器编程时间(图6未显示) 存储器回读时间(图6未显示) EEPROM上电恢复时间(图6未显示) EEPROM复位恢复时间(图6未显示) EEPROM编程时间取决于温度和EEPROM写入周期。温度越低且写入周期越长，时序性能就越高。 VDD − VSS等于2.3 V后的最长时间。 移位寄存器和时序图 C3 C2 C1 C0 A3 A2 A1 DB8 DB7 A0 D7 DB0 (LSB) D6 D5 D4 D3 D2 D0 D1 10940-004 DB15 (MSB) DATA BITS CONTROL BITS ADDRESS BITS 图2. 输入移位寄存器内容 t11 t12 t6 t8 t2 SCL t6 t5 t1 t4 t10 t3 t9 10940-005 SDA t7 P S S P 图3. I 2C串行接口时序图(典型写序列) t4 t1 t2 t7 SCLK t3 t8 SYNC t5 C3 C2 C1 C0 D7 D6 D5 SDO C3* C2* C1* C0* D7* D6* D5* t6 D2 D1 D0 D2* D1* D0* t9 *PREVIOUS COMMAND RECEIVED. 图4. SPI串行接口时序图，CPOL = 0，CPHA = 1 Rev. A | Page 10 of 32 t10 10940-006 SDI AD5121/AD5141 t4 t1 t2 t7 SCLK t3 t8 SYNC t5 C3 C2 C1 C0 D7 D6 D5 SDO C3* C2* C1* C0* D7* D6* D5* t6 D2 D1 D0 D2* D1* D0* t9 t10 *PREVIOUS COMMAND RECEIVED. 10940-007 SDI 图5. SPI串行接口时序图，CPOL = 1，CPHA = 0 SCLK SPI INTERFACE SYNC SCL I2C INTERFACE SDA P t1 t2 t3 RESET 图6. 控制引脚时序图 Rev. A | Page 11 of 32 10940-008 LRDAC AD5121/AD5141 绝对最大额定值 除非另有说明，TA = 25°C。 表7. 参数 VDD 至GND VSS 至GND VDD 至VSS VLOGIC至GND VA, VW, VB至GND IA, IW, IB 脉冲驱动1 频率> 10 kHz RAW = 10 kΩ RAW = 100 kΩ 频率≤ 10 kHz RAW = 10 kΩ RAW = 100 kΩ 数字输入 工作温度范围(TA)3 最大结温(TJmax) 存储温度范围 回流焊 峰值温度 峰值温度时间 封装功耗 1 2 3 额定值 −0.3 V至+7.0 V +0.3 V至 −7.0 V 7V −0.3 V至V DD + 0.3 V或 +7.0 V(取较小者) VSS − 0.3 V, VDD + 0.3 V或 +7.0 V(取较小者) 注意，超出上述绝对最大额定值可能会导致器件永久性 损坏。这只是额定最值，并不能以这些条件或者在任何其 它超出本技术规范操作章节中所示规格的条件下，推断器 件能否正常工作。长期在绝对最大额定值条件下工作会影 响器件的可靠性。 热阻 θJA由JEDEC JESD51标准定义，其取值取决于测试板和测试 环境。 表8. 热阻 封装类型 16引脚 LFCSP ±6 mA/d 2 ±1.5 mA/d2 1 θJA 89.51 θJC 3 单位 °C/W JEDEC 2S2P测试板，静止空气(0 m/s气流)。 ESD警告 ±6 mA/√d ±1.5 mA/√d2 −0.3 V至V LOGIC + 0.3 V或 +7 V(取较小者) −40°C至+125°C 150°C −65°C至+150°C 2 260°C 20秒至40秒 (TJ max − TA)/θJA 最大端电流受以下几个方面限制：开关的最大电流处理能力、封装的 最大功耗以及给定电阻条件下可在A、B和W端中任何两个之间施加的 最大电压。 d = 脉冲占空系数。 包括对EEPROM存储器进行编程。 Rev. A | Page 12 of 32 ESD(静电放电)敏感器件。 带电器件和电路板可能会在没有察觉的情况下放电。 尽管本产品具有专利或专有保护电路，但在遇到高 能量ESD时，器件可能会损坏。因此，应当采取适当 的ESD防范措施，以避免器件性能下降或功能丧失。 AD5121/AD5141 12 SDI/SDA 11 SCLK/SCL 10 VLOGIC 9 VDD NOTES 1. INTERNALLY CONNECT THE EXPOSED PAD TO VSS. 10940-009 DIS 8 RESET 7 TOP VIEW (Not to Scale) VSS 5 B 4 AD5121/ AD5141 SYNC/ADDR0 6 W 3 13 WP PIN 1 INDICATOR GND 1 A 2 14 SDO/ADDR1 16 LRDAC 15 INDEP 引脚配置和功能描述 图7. 引脚配置 表9. 引脚功能描述 引脚编号 1 2 3 4 5 6 引脚名称 GND A W B VSS SYNC/ADDR0 7 RESET 8 9 10 11 DIS VDD VLOGIC SCLK/SCL 12 SDI/SDA 13 WP 14 SDO/ADDR1 15 INDEP 16 LRDAC EPAD 描述 接地引脚，逻辑地基准点。 RDAC的A端。VSS ≤ VA ≤ VDD。 RDAC的游标端。VSS ≤ VW ≤ VDD。 RDAC的B端。VSS ≤ VB ≤ VDD. 负电源。此引脚应通过0.1 µF陶瓷电容和10 µF电容去耦。 可编程地址(ADDR0)用于多个封装解码，DIS = 1。 同步数据输入，低电平有效。SYNC返回高电平时，数据加载至RDAC寄存器，DIS = 0。 硬件复位引脚。从EEPROM刷新RDAC寄存器。RESET在逻辑低电平时激活。 若不使用该引脚，则将RESET与VLOGIC相连。 数字接口选择(SPI/I2C选择)。DIS = 0 (GND)时为SPI，DIS = 1 (VLOGIC)时为I2C。该引脚不可浮空。 正电源。此引脚应通过0.1µF陶瓷电容和10 µF电容去耦。 逻辑电源；1.8 V至VDD。此引脚应通过0.1 µF陶瓷电容和10 µF电容去耦。 SPI串行时钟线(SCLK)。数据在逻辑低电平转换时读入。 I2C串行时钟线(SCL)。数据在逻辑低电平转换时读入。 DIS = 1时为串行数据输入/输出(SDA)。 DIS = 0时为串行数据输入(SDI)。 可选写保护。该引脚阻止任何改变RDAC和EEPROM当前内容的操作，但将EEPROM的内容重新载入 RDAC寄存器的操作除外。WP于逻辑低电平时激活。若不使用该引脚，则将WP与VLOGIC相连。 可编程地址(ADDR1)用于多个封装解码(DIS = 1时)。 串行数据输出(SDO)。它是一个开漏输出引脚，当DIS = 0时它需要一个外部上拉电阻。 上电时的线性增益设置模式。各电阻串均从其相关存储器位置载入。若INDEP使能，则它无法通过软件 禁用。 载入RDAC。将输入寄存器中的内容传送到RDAC寄存器。该操作允许以异步方式更新RDAC。LRDAC在 低电平时激活。若不使用该引脚，则将LRDAC与VLOGIC相连。 裸露焊盘在内部连接至VSS。 Rev. A | Page 13 of 32 AD5121/AD5141 典型性能参数 0.5 0.4 0.3 0.2 0.1 0 0.1 R-DNL (LSB) R-INL (LSB) 0.2 10kΩ, +125°C 10kΩ, +25°C 10kΩ, –40°C 100kΩ, +125°C 100kΩ, +25°C 100kΩ, –40°C 0 –0.1 –0.1 –0.2 –0.3 –0.2 –0.4 –0.5 –0.4 0 100 200 CODE (Decimal) –0.6 10940-012 10kΩ, +125°C 10kΩ, +25°C 10kΩ, –40°C 0 0.20 0.10 0.15 0.05 0 R-DNL (LSB) 0.05 0 –0.05 –0.10 10kΩ, +125°C 10kΩ, +25°C 10kΩ, –40°C 100kΩ,+125°C 100kΩ, +25°C 100kΩ, –40°C –0.20 0 –0.10 –0.15 –0.20 –0.25 50 100 CODE (Decimal) –0.30 10940-013 –0.15 –0.05 10kΩ, +125°C 10kΩ, +25°C 10kΩ, –40°C 0 100 图12. R-DNL与代码的关系(AD5121) 0.10 10kΩ, –40°C 10kΩ, +25°C 10kΩ, +125°C 100kΩ, –40°C 100kΩ, +25°C 100kΩ, +125°C 0.2 50 CODE (Decimal) 图9. R-INL与代码的关系(AD5121) 0.3 100kΩ, +125°C 100kΩ, +25°C 100kΩ, –40°C 0.05 0 DNL (LSB) 0.1 0 –0.1 –0.05 –0.10 –0.15 –0.20 –0.2 0 100 200 CODE (Decimal) 10940-014 –0.3 –0.25 –0.30 10kΩ, –40°C 10kΩ, +25°C 10kΩ, +125°C 0 100 100kΩ, –40°C 100kΩ, +25°C 100kΩ, +125°C 200 CODE (Decimal) 图13. DNL与代码的关系(AD5141) 图10. INL与代码的关系(AD5141) Rev. A | Page 14 of 32 10940-017 R-INL (LSB) 200 图11. R-DNL与代码的关系(AD5141) 0.10 INL (LSB) 100 CODE (Decimal) 图8. R-INL与代码的关系 (AD5141) –0.25 100kΩ, +125°C 100kΩ, +25°C 100kΩ, –40°C 10940-016 –0.5 10940-015 –0.3 AD5121/AD5141 0.15 0.06 10kΩ, –40°C 10kΩ, +25°C 10kΩ, +125°C 100kΩ, –40°C 100kΩ, +25°C 100kΩ, +125°C 0.10 100kΩ, –40°C 100kΩ, +25°C 100kΩ, +125°C 0.02 0 DNL (LSB) 0.05 INL (LSB) 10kΩ, –40°C 10kΩ, +25°C 10kΩ, +125°C 0.04 0 –0.05 –0.02 –0.04 –0.06 –0.08 –0.10 –0.10 50 –0.14 10940-018 0 100 CODE (Decimal) 0 50 450 RHEOSTAT MODE TEMPERATURE COEFFICIENT (ppm/°C) 350 300 250 200 150 100 50 350 300 250 200 150 100 50 0 0 0 50 100 150 200 255 AD5141 0 25 50 75 CODE (Decimal) 100 127 AD5121 图15. 电位计模式温度系数((ΔVW /VW )/ΔT × 10 6)与代码的关系 800 700 IDD, IDD, IDD, VDD = 2.3V VDD = 3.3V VDD = 5V ILOGIC, VLOGIC = 2.3V ILOGIC, VLOGIC = 3.3V ILOGIC, VLOGIC = 5V –50 0 50 100 150 200 255 AD5142 0 25 50 75 CODE (Decimal) 100 127 AD5122 图18. 可变电阻器模式温度系数((ΔRWB /RWB )/ΔT × 10 6)与代码的关系 1200 VDD = VLOGIC VSS = GND I2C, VLOGIC = 1.8V I2C, VLOGIC = 2.3V I2C, VLOGIC = 3.3V I2C, VLOGIC = 5V I2C, VLOGIC = 5.5V SPI, VLOGIC = 1.8V SPI, VLOGIC = 2.3V SPI, VLOGIC = 3.3V SPI, VLOGIC = 5V SPI, VLOGIC = 5.5V 1000 ILOGIC CURRENT (µA) 400 300 800 600 400 200 0 –40 10 60 TEMPERATURE (°C) 110 125 0 0 1 2 3 4 INPUT VOLTAGE (V) 图19. ILOGIC 电流与数字输入电压的关系 图16. 电源电流与温度的关系 Rev. A | Page 15 of 32 5 10940-023 200 100 10940-020 CURRENT (nA) 600 500 10940-122 –50 10kΩ 100kΩ 400 10940-019 POTENTIOMETER MODE TEMPERATURE COEFFICIENT (ppm/°C) 图17. DNL与代码的关系(AD5121) 100kΩ 10kΩ 400 100 CODE (Decimal) 图14. INL与代码的关系(AD5121) 450 10940-021 –0.12 –0.15 AD5121/AD5141 0 0 0x80 (0x40) –10 0x40 (0x20) 0x20 (0x10) 0x8 (0x04) –30 0x8 (0x04) –30 0x10 (0x08) GAIN (dB) GAIN (dB) –20 0x80 (0x40) –10 0x40 (0x20) 0x20 (0x10) –20 0x10 (0x08) 0x4 (0x02) 0x2 (0x01) –40 0x1 (0x00) 0x4 (0x02) 0x2 (0x01) 0x1 (0x00) –40 –50 0x00 –60 0x00 –70 –50 –80 AD5121/AD5141 AD5121/AD5141 1k 10k 100k 1M 10M FREQUENCY (Hz) –90 10 100 –50 0 10M –20 –30 THD + N (dB) –70 –80 –40 –50 –60 –80 200 2k 20k 200k FREQUENCY (Hz) –90 0.001 10940-025 –100 20 0.01 1 0.1 VOLTAGE (V rms) 图24. 总谐波失真加噪声(THD + N)与幅度的关系 图21. 总谐波失真加噪声(THD + N)与频率的关系 20 VDD/VSS = ±2.5V fIN = 1kHz CODE = HALF SCALE NOISE FILTER = 22kHz 10940-028 –70 –90 10 VDD/VSS = ±2.5V RAB = 10kΩ 0 0 –10 –20 PHASE (Degrees) –20 –40 –60 –30 –40 –50 –60 –70 –80 100 1k –80 10k 100k 1M 10M FREQUENCY (Hz) 10940-026 –100 10 QUARTER SCALE MIDSCALE FULL-SCALE –90 10 QUARTER SCALE MIDSCALE FULL-SCALE 100 VDD/VSS = ±2.5V RAB = 100kΩ 1k 10k 100k 1M FREQUENCY (Hz) 图25. 归一化相位平坦度与频率的关系，RAB = 100 kΩ 图22. 归一化相位平坦度与频率的关系，RAB = 10 kΩ Rev. A | Page 16 of 32 10940-029 THD + N (dB) 1M 10kΩ 100kΩ –10 –60 PHASE (Degrees) 100k 图23. 100 kΩ增益与频率和代码的关系 10kΩ 100kΩ VDD/VSS = ±2.5V VA = 1V rms VB = GND CODE = HALF SCALE NOISE FILTER = 22kHz 10k FREQUENCY (Hz) 图20. 10 kΩ增益与频率和代码的关系 –40 1k 10940-123 100 10940-022 –60 10 AD5121/AD5141 300 200 0.8 0.0015 0.6 0.0010 0.4 0.0005 100 0 1 2 3 4 5 VOLTAGE (V) 0.2 0 –600 –500 –400 –300 –200 –100 10940-030 0 1.0 0 7 400 500 0 600 –30 5 4 –40 –50 –60 3 –70 2 20 40 0 10 20 60 80 100 120 AD5141 30 40 CODE (Decimal) 50 60 AD5121 –90 10 0x80 TO 0x7F, 100kΩ 0x80 TO 0x7F, 10kΩ 0.7 10k 100k 1M 10M 图30. 电源抑制比(PSRR)与频率的关系 0.020 VDD/VSS = ±2.5V VA = VDD VB = VSS 0.015 RELATIVE VOLTAGE (V) 0.6 0.5 0.4 0.3 0.2 0.1 0.010 0.005 0 –0.005 –0.010 5 10 TIME (µs) 15 10940-032 0 –0.020 0 500 1000 TIME (ns) 图31. 数字馈通 图28. 最大转换毛刺 Rev. A | Page 17 of 32 1500 2000 10940-035 –0.015 0 –0.1 1k FREQUENCY (Hz) 图27. 最大带宽与代码和净电容的关系 0.8 100 10940-031 0 10940-034 –80 1 RELATIVE VOLTAGE (V) 300 –20 6 0 200 10kΩ 100kΩ –10 PSRR (dB) BANDWIDTH (MHz) 8 100 图29. 电阻寿命漂移 10kΩ + 0pF 10kΩ + 75pF 10kΩ + 150pF 10kΩ + 250pF 100kΩ + 0pF 100kΩ + 75pF 100kΩ + 150pF 100kΩ + 250pF 9 0 RESISTOR DRIFT (ppm) 图26. 增量式游标导通电阻与VDD 的关系 10 CUMULATIVE PROBABILITY 400 1.2 0.0020 PROBABILITY DENSITY 500 WIPER ON RESISTANCE (Ω) 0.0025 100kΩ, V DD = 2.3V 100kΩ, V DD = 2.7V 100kΩ, V DD = 3V 100kΩ, V DD = 3.6V 100kΩ, V DD = 5V 100kΩ, V DD = 5.5V 10kΩ, V DD = 2.3V 10kΩ, V DD = 2.7V 10kΩ, V DD = 3V 10kΩ, V DD = 3.6V 10kΩ, V DD = 5V 10kΩ, V DD = 5.5V 10940-033 600 AD5121/AD5141 0 10kΩ 100kΩ 7 SHUTDOWN MODE ENABLED 6 THEORETICAL IMAX (mA) –20 –60 –80 5 4 3 2 10kΩ –100 1 100 1k 10k 100k FREQUENCY (Hz) 1M 10M 图32. 关断隔离与频率的关系 0 0 50 100 0 25 50 75 CODE (Decimal) 150 200 100 图33. 最大理论电流与代码的关系 Rev. A | Page 18 of 32 250 AD5141 125 AD5121 10940-037 100kΩ –120 10 10940-036 GAIN (dB) –40 AD5121/AD5141 测试电路 图34至图38定义了“技术规格”部分使用的测试条件。 NC VA IW V+ = VDD ±10% B V+ VMS A PSRR (dB) = 20 LOG W B 10940-038 VMS RSW = DUT V+ = VDD 1LSB = V+/2N B VMS B 图35. 电位计分压器非线性误差(INL、DNL) IW = VDD/RNOMINAL DUT W VW B RW = VMS1/IW NC = NO CONNECT 10940-040 VMS1 + – VSS TO VDD 图38. 增量导通电阻 NC A 0.1V ISW ISW A = NC 10940-039 V+ W ΔVDD% CODE = 0x00 W DUT ΔVMS 图37. 电源灵敏度与电源抑制比(PSS与PSRR) 图34. 电阻积分非线性误差(可变电阻器操作；R-INL，R-DNL) A PSS (%/%) = ( 图36. 游标电阻 Rev. A | Page 19 of 32 ΔVDD ) ΔVMS% 0.1V 10940-045 NC = NO CONNECT ~ VDD 10940-041 DUT A W AD5121/AD5141 工作原理 AD5121/AD5141数字可编程电位计均设计用作真可变电阻， 用于处理端电压范围为VSS < VTERM < VDD的模拟信号。电阻 游标位置取决于RDAC寄存器内容。RDAC寄存器用作暂存 寄存器，允许无限制地更改电阻设置。辅助寄存器(输入寄 存器)可用于预载入RDAC寄存器数据。 串行数据数字接口选择，DIS 可利用I2C或SPI接口(取决于具体型号)设置任意位，实现针 对RDAC寄存器的编程。找到所需的游标位置后，可以将 该值存储在EEPROM存储器中。以后上电时游标位置始终 会恢复到该位置。存储EEPROM数据大约需要18 ms；在这 段时间内，器件会锁定并不会应答任何新命令，因而可防 止出现任何更改。 AD5121/AD5141配有四线式SPI兼容型数字接口 (SDI、 SYNC、SDO和SCLK)。写序列通过将SYNC线置为低电平 来启动。SYNC引脚必须保持低电平，直到从SDI引脚载入 完整的数据字。数据在SCLK下降沿转换期间载入，如图4 所示。当SYNC返回高电平时，器件根据表16中的说明对 串行数据字进行解码。 RDAC寄存器和EEPROM AD5121/AD5141在 SYNC处 于 高 电 平 时 不 需 要 连 续 的 SCLK。器件使能时，为了最大程度地降低数字输入缓冲器 的功耗，应在VLOGIC供电轨附近操作所有串行接口引脚。 RDAC寄存器直接控制数字电位计游标的位置。例如，当 RDAC寄存器载入0x80(AD5141，256抽头)时，游标连接到 可变电阻的满量程。RDAC寄存器是一种标准逻辑寄存 器，不存在更改次数限制。 可使用数字接口来写入和读取RDAC寄存器(见表16)。 可使用命令9将RDAC寄存器的内容存储到EEPROM中(见 表16)。因此，在任何日后开关电源时序中，RDAC寄存器 会始终设置为该位置。可使用命令3回读保存到EEPROM 中的数据(见表16)。 或者，也可以使用命令1单独写入EEPROM(见表16)。 输入移位寄存器 对于AD5121/AD5141，输入移位寄存器为16位宽，如图2 所示。16位字由4个控制位后跟4个地址位以及8个数据位 组成。 AD5121/AD5141 LFSCP提供接口选择的灵活性。当数字接 口选择(DIS)引脚连接低电平时，则启动SPI模式。当DIS引 脚连接高电平时，则启动I2C模式。 SPI串行数据接口 SYNC中断 在AD5121/AD5141的独立写序列中，SYNC线在16个SCLK 的下降沿保持低电平，而在SYNC拉高时进行指令解码。 然而，若SYNC线保持为低电平的周期不足16个SCLK下降 沿，则忽略输入移位寄存器中的内容，写序列视为无效。 SDO引脚 串行数据输出引脚(SDO)用于两种目的：使用命令3回读控 制、EEPROM、RDAC和输入寄存器的内容(见表11和表16)， 以及将AD5121/AD5141连接为菊花链模式。 SDO引脚包含内部开漏输出，后者需要一个外部上拉电 阻。当拉低SYNC时，SDO引脚使能，数据在SCLK的上升 沿读出SDO。 若从AD5121 RDAC或EEPROM寄存器中读取数据(或写入 AD5121 RDAC或EEPROM寄存器)，则最低数据位(位0)被 忽略。 数据以MSB优先(位15)方式加载。四个控制位决定软件命 令的功能，见表11和表16。 Rev. A | Page 20 of 32 AD5121/AD5141 菊花链连接 为避免数据被误读(例如，由噪声导致)，该器件包括一个 内部计数器，当时钟下降沿数据不是8的倍数时，器件忽 略该命令。合法的时钟数为16、24或32。当SYNC返回高 电平时，计数器复位。 菊花链形式可以最大程度地减少控制IC的端口引脚数量要 求。如图39所示，必须将一个封装的SDO引脚连接到下一 个封装的SDI引脚。由于后续器件之间的线路存在传播延 迟，因此可能需要延长时钟周期。当两个AD5121/AD5141 器件以菊花链形式连接时，需要32位数据。前16位分配至 U2，后16位分配至U1，如图40所示。保持SYNC引脚为低 电平，直到全部32位数据都读入相应的串行寄存器中。然 后，SYNC引脚被拉高，以完成该操作。典型连接见图39。 VLOGIC AD5121/ AD5141 MOSI SDI VLOGIC AD5121/ AD5141 RP 2.2kΩ SDI SDO U1 RP 2.2kΩ U2 SDO SCLK SYNC SCLK 10940-046 SYNC DAISY-CHAIN MICROCONTROLLER MISO SCLK SS 图39. 菊花链配置 SCLK 1 2 16 17 18 32 SYNC DB15 DB0 DB0 DB15 INPUT WORD FOR U1 INPUT WORD FOR U2 SDO_U1 DB0 DB15 UNDEFINED DB15 DB0 INPUT WORD FOR U2 图40. 菊花链配置框图 Rev. A | Page 21 of 32 10940-047 MOSI AD5121/AD5141 I2C串行数据接口 3. 读取或写入所有数据位之后，停止条件随即建立。在写 入模式下，主器件在第10个时钟脉冲期间拉高SDA线， 以建立停止条件。在读取模式下，主机会向第9个时钟 脉冲发送不应答(即SDA线保持高电平)。主机在第10个 时钟脉冲前将SDA线拉低，然后在第10个时钟脉冲期间 再次拉高，以建立停止条件。 AD5141具有一个双线式I C兼容串行接口，这些器件可作 为从机连接到I2C总线，受主机的控制。典型写序列的时序 图参见图3。 2 AD5141支持标准(100 kHz)和快速(400 kHz)数据传输模式。 不支持10位寻址和广播寻址。 I2C地址 双线式串行总线协议按如下方式工作： AD5141提供两个不同的引脚地址选项，如表10所示。 1. 主机通过建立起始条件而启动数据传输；起始条件即为 SDA线上发生高低转换而SCL处于高电平时。之后的字 节是地址字节，由7位从机地址和一个R/W位组成。与 发送地址对应的从机通过在第9个时钟脉冲期间拉低 SDA来做出响应(这称为应答位)。在这个阶段，在选定 器件等待从移位寄存器读写数据期间，总线上的所有其 它器件保持空闲状态。 如果R/W位为高，则主机由从机读取数据。不过，如果 R/W位设为低电平，则主机对从机写入。 2. 数据按9个时钟脉冲(8个数据位和1个应答位)的顺序通过 串行总线发送。SDA线上的数据转换必须发生在SCL低 电平期间，并且在SCL高电平期间保持稳定。 表10. 24引脚LFCSP器件地址选择 ADDR0引脚 ADDR1引脚 VLOGIC VLOGIC VLOGIC 无连接1 无连接1 无连接1 GND GND GND 1 无连接 无连接1 GND VLOGIC 无连接1 GND VLOGIC 无连接1 GND 1 7位I2C器件地址 0100000 0100010 0100011 0101000 0101010 0101011 0101100 0101110 0101111 双极性模式下(VSS < 0 V)或低电压模式下(VLOGIC = 1.8 V)不可用。 表11. 简单命令操作真值表 命令编号 0 1 控制位 [DB15:DB12] C3 C2 C1 C0 0 0 0 0 0 0 0 1 地址位 [DB11:DB8]1 A3 A2 A1 A0 X X X X 0 0 0 0 D7 X D7 2 0 0 1 0 0 0 0 0 3 0 0 1 1 X 0 0 9 10 14 15 0 0 1 1 1 1 0 1 1 1 1 0 1 1 1 0 X X X 0 X X X 0 0 0 X 0 1 D6 X D6 数据位[DB7:DB0]1 D5 D4 D3 D2 D1 X X X X X D5 D4 D3 D2 D1 D0 X D0 D7 D6 D5 D4 D3 D2 D1 D0 0 X X X X X X D1 D0 0 0 X 0 X X X X X X X X X X X X X X X X X X X X X X X X X X X X 1 0 X D0 X = 无关位。 Rev. A | Page 22 of 32 操作 NOP：无操作 将串行寄存器数据内容 写入RDAC 将串行寄存器数据内容 写入输入寄存器 回读内容 D1 D0 数据 0 1 EEPROM 1 1 RDAC 复制RDAC寄存器内容至EEPROM 复制EEPROM内容至RDAC 软件复位 软件关断 D0 条件 0 正常模式 1 关断模式 AD5121/AD5141 高级控制模式 低游标电阻特性 AD5121/AD5141数字电位计提供一组用户编程特性，满足 各种通用调节器件种类繁多的应用需求(见表16和表18)。 AD5121/AD5141包含两个命令，当端点处达到满量程或零 电平时，可降低端点之间的游标电阻。这些额外位置称为 “底部量程(BS)”和“顶部量程(TS)”。处于顶部量程时，A端 和W端之间的电阻称为RTS。与此类似，B端和W端之间的 底部量程电阻称为RBS。 关键编程特性如下： • • • • • • • • 输入寄存器 线性增益设置模式 低游标电阻特性 线性增量和减量指令 ±6 dB增量和减量指令 突发模式(仅I2C) 复位 关断模式 当处于这些位置时，RDAC寄存器内容不发生改变。有两 种方法可退出顶部量程或底部量程：使用命令12或命令13 (见表16)；或者载入新数据至RDAC寄存器，包括增量/减 量操作和关断命令。 当使能线性增益设置模式时，表12和表13分别表示顶部量 程和底部量程位置的真值表。 输入寄存器 AD5121/AD5141的每一个RDAC寄存器均含有一个输入寄 存器。该寄存器允许预载入相应RDAC寄存器的值。 该特性支持一个或所有RDAC寄存器同时进行同步和异步 更新。 表12. 顶部量程真值表 RAW RAB 若新数据载入RDAC寄存器，则该RDAC寄存器将自动覆盖 相应输入寄存器的内容。 线性增益设置模式 AD5121/AD5141采 用 专 利 架 构 ， 可 独 立 控 制 每 串 电 阻 (RAW和RWB)。若要使能该特性，可使用命令16(见表16) 设置控制寄存器的位D2(见表18)。 相对电位计模式的互补型电阻(RAW = RAB − RWB)而言，该操 作模式能够控制电位计，使其作为连接同一点(端点W)的 两个独立可变电阻器使用。 该特性使能每通道的第二路输入和RDAC寄存器，如表16 所示；然而，实际RDAC内容保持不变。同样的操作对电 位计和线性增益设置模式均有效。 线性增益设置模式中，若拉高INDEP引脚，则器件上电， 并加载每通道保存在相应存储器位置的数值(见表17)。 INDEP引脚和D2位从内部连接逻辑OR门；只要任意一个 为1，则器件便无法在电位计模式下工作。 RAW RTS 电位器模式 RWB RAB RAW RAB 电位器模式 RWB RBS 表13. 底部量程真值表 这些寄存器可通过命令2写入，并通过命令3读出(见表16)。 可通过LRDAC引脚以异步方式，或通过命令8以同步方式 将输入寄存器内容转移到RDAC寄存器(见表16)。 线性增益设置模式 RWB RAB RAW RTS 线性增益设置模式 RWB RBS 线性增量和减量指令 增量和减量命令(表16中的命令4和命令5)对线性阶跃调节 应用而言非常有用。这些命令通过允许控制器向器件发送 一个增量或减量命令，简化微控制器的软件编码。这种调 节可以是独立进行的，也可以结合电位计进行，此时所有 游标位置同时改变。 对于增量命令而言，执行命令4将自动将游标移动到下一 段电阻位置。该命令可在单通道或多通道下执行。 ±6 dB增量和减量指令 两个编程指令产生可通过独立电位计或组合电位计控制的 游标位置对数抽头增量或减量，此时所有RDAC寄存器位 置均同步改变。+6 dB增量由命令6激活，−6 dB减量由命令7 激活(见表16)。例如，从零电平位置开始并执行命令6十 次，则会将游标以6 dB阶跃移动至满量程位置。当游标位置 靠近最大设置时，最后6 dB的增量指令会导致游标移动到满 量程位置(见表14)。 Rev. A | Page 23 of 32 AD5121/AD5141 以+6 dB增加游标位置会使RDAC寄存器值翻倍，而以−6 dB 降低游标位置则会使该寄存器值减半。在AD5121/AD5141 内部，器件使用移位寄存器使数据位左移或右移，以便得 到±6 dB增量或减量。这些功能对各种音频/视频电平调节而 言非常有用，尤其是白光LED的亮度设定，因为相比较小 的调整，人眼对较大的调整更为敏感。 表14. 左移和右移功能详情，阶跃值为±6 dB增量或减量 左移(+6 dB/阶跃） 0000 0000 0000 0001 0000 0010 0000 0100 0000 1000 0001 0000 0010 0000 0100 0000 1000 0000 1111 1111 右移(−6 dB/阶跃） 1111 1111 0111 1111 0011 1111 0001 1111 0000 1111 0000 0111 0000 0011 0000 0001 0000 0000 0000 0000 表15. 关断模式的真值表 A2 0 1 1 线性增益设置模式 AW WB N/A1 开路 开路 N/A1 电位器模式 AW WB 开路 RBS N/A1 N/A1 N/A表示不适用。 EEPROM或RDAC寄存器保护 通过禁用EEPROM和RDAC寄存器更新，可保护这些寄存 器。可通过软件或硬件实现该特性。若这些寄存器由软件 提供保护，则设置位D0和/或位D1(见表18)即可单独保护 RDAC和EEPROM寄存器。 若寄存器由硬件提供保护，则拉低WP引脚。若执行命令 时拉低WP引脚，则不使能保护特性，直到命令执行完毕。 当RDAC受到保护时，允许的唯一操作是将EEPROM中的 内容复制到RDAC寄存器。 载入RDAC输入寄存器(LRDAC) 通过使能突发模式，多个数据字节可连续发送至器件。命 令字节之后，器件会将连续字节看作第一个命令的数据 字节。 LRDAC 软件或硬件将数据从输入寄存器传输到RDAC寄存 器中(以此更新游标位置)。默认情况下，输入寄存器值与 RDAC寄存器相同；因此，仅更新使用命令2更新过的输入 寄存器。 通过产生一个重复开始或停止-开始条件，即可发送一个新 的命令。 软件LRDAC、命令8允许更新单个RDAC寄存器，或一次更 新所有通道(见表16)。这是一次同步更新。 通过设置控制寄存器的位D3可激活突发模式(见表18)，若 执行复位或掉电操作，则自动复位。 硬件LRDAC完全是异步的，并且将所有输入寄存器的内容 复制到相关的RDAC寄存器中。若执行了某个命令，则为 了避免破坏数据，器件将忽略所有LRDAC引脚的转换。 突发模式(仅I2C) 复位 AD5121/AD5141可以通过软件由执行命令14(见表16)或通 过RESET硬件引脚上的低电平脉冲来进行复位。复位命令 会将EEPROM的内容载入RDAC寄存器，大约需要30 µs。 EEPROM在出厂时预加载至中间电平，因此首次上电时为 中间电平。若RESET引脚未使用，则将RESET连接至VDD。 关断模式 INDEP引脚 若上电时拉高INDEP引脚，则器件工作在线性增益设置模 式下，并且每串电阻(RAW和RWB)均载入EEPROM的存储值(见 表17)。若拉低引脚，则器件上电为电位计模式。 INDEP引脚和D2位从内部连接逻辑OR门；只要任意一个 为1，则器件便无法在电位计模式下工作(见表18)。 执行软件关断命令(命令15，见表16)或将LSB (D0)设为1， 即可将AD5121/AD5141置于关断模式。这一特性将RDAC 置于特殊状态。当处于关断模式时，RDAC寄存器内容不 发生改变。但在关断模式下，表16中所列命令均支持。执 行命令15(见表16)或将LSB (D0)设为0可退出关断模式。 Rev. A | Page 24 of 32 AD5121/AD5141 表16. 高级命令操作真值表 控制位 [DB15:DB12] C2 C1 C0 0 0 0 0 0 1 地址位 [DB11:DB8]1 A3 A2 A1 A0 X X X X 0 A2 0 A0 D7 X D7 D6 X D6 数据位[DB7:DB0]1 D5 D4 D3 D2 D1 X X X X X D5 D4 D3 D2 D1 D0 X D0 命令编号 0 1 C3 0 0 2 0 0 1 0 0 A2 0 A0 D7 D6 D5 D4 D3 D2 D1 D0 3 0 0 1 1 X A2 A1 A0 X X X X X X D1 D0 4 5 6 7 8 0 0 0 0 0 1 1 1 1 1 0 0 0 0 1 0 0 1 1 0 A3 A3 A3 A3 A3 A2 A2 A2 A2 A2 0 0 0 0 0 A0 A0 A0 A0 A0 X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X 1 0 1 0 X 9 0 1 1 1 0 A2 0 A0 X X X X X X X 1 10 11 0 1 1 0 1 0 1 0 0 0 A2 A2 0 0 A0 A0 X D7 X D6 X D5 X D4 X D3 X D2 X D1 0 D0 12 1 0 0 1 A3 A2 0 A0 1 X X X X X X D0 13 1 0 0 1 A3 A2 0 A0 0 X X X X X X D0 14 15 1 1 0 1 1 0 1 0 X A3 X A2 X 0 X A0 X X X X X X X X X X X X X X X D0 16 1 1 0 1 X X X X X X X X D3 D2 D1 D0 1 操作 NOP：无操作 将串行寄存器数据内容 写入RDAC 将串行寄存器数据内容 写入输入寄存器 回读内容 D1 D0 数据 0 0 输入寄存器 0 1 EEPROM 1 0 控制寄存器 1 1 RDAC 线性RDAC增量 线性RDAC减量 +6 dB RDAC增量 −6 dB RDAC减量 复制输入寄存器内容至 RDAC(软件LRDAC) 复制RDAC寄存器内容至 EEPROM 复制EEPROM内容至RDAC 将串行寄存器数据内容写入 EEPROM 顶部量程 D0 = 0；正常模式 D0 = 1；关断模式 底部量程 D0 = 1；进入 D0 = 0；退出 软件复位 软件关断 D0 = 0；正常模式 D0 = 1；器件置于关断模式 复制串行寄存器数据至控制 寄存器 X = 无关位。 表17. 地址位 A3 1 0 0 0 0 0 1 A2 X1 0 1 0 0 0 A1 X1 0 0 0 1 1 A0 X1 0 0 1 0 1 电位器模式 输入寄存器 RDAC寄存器 所有通道 所有通道 RDAC RDAC 不适用 不适用 不适用 不适用 不适用 不适用 不适用 不适用 线性增益设置模式 输入寄存器 RDAC寄存器 所有通道 所有通道 RWB RWB RAW RAW 不适用 不适用 不适用 不适用 不适用 不适用 X = 无关位。 Rev. A | Page 25 of 32 保存的RDAC 存储器 不适用 RDAC/RWB 不适用 RAW MSB容差 LSB容差 AD5121/AD5141 表18. 控制寄存器Bit功能描述 位的名称 D0 D1 D2 D3 描述 RDAC寄存器写保护 0 = 游标位置冻结至EEPROM存储器值 1 = 允许通过数字接口更新游标位置(默认) EEPROM编程使能 0 = EEPROM编程禁用 1 = 使能器件的EEPROM编程(默认) 线性设置模式/电位计模式 0 = 电位计模式(默认) 1 = 线性增益设置模式 突发模式(仅I2C) 0 = 禁用(默认) 1 = 使能(停止或重复启动条件后不禁用) Rev. A | Page 26 of 32 AD5121/AD5141 RDAC架构 可变电阻编程 为了实现最佳性能，ADI公司的所有数字电位计均采用了 RDAC分段专利架构。具体而言，AD5121/AD5141采用三 级分段方法，如图41所示。AD5121/AD5141的游标开关设 计采用传输门CMOS拓扑，以及从VDD和VSS获得的门电压。 可变电阻器操作—±8%电阻容差 STS A W RH B RH RM A W W B B 图42. 可变电阻器模式配置 A端和B端之间的标称电阻R AB为10 kΩ或100 kΩ，并具有 128/256个可供游标端访问的触点。RDAC锁存器中的7/8位 数据经过解码，用于选择128/256种可能的游标设置之一。 确定W端和B端间的数字编程输出电阻的通用公式如下： RM RL W RL 7-BIT/8-BIT ADDRESS DECODER A 10940-049 A 只有两个端用作可变电阻时，AD5121/AD5141采用可变电 阻器模式工作。不用的一端可以悬空或者连接到W端，如 图42所示。 AD5121: RM RH 从0x00到0x7F (1) 从0x00到0xFF (2) RM RH AD5141: SBS 10940-048 B 图41. AD5121/AD5141简化RDAC电路 顶部量程/底部量程架构 此外，AD5121/AD5141包含新的位置，减少端之间的电阻。 这些位置称为“底部量程”和“顶部量程”。采用底部量程时， 游标电阻典型值从130 Ω降至60 Ω (RAB = 100 kΩ)。采用顶部 量程时，A端和W端之间的电阻减少1 LSB，总电阻则降至 60 Ω (RAB = 100 kΩ)。 其中： D为载入7/8位RDAC寄存器的二进制代码的十进制等效值。 RAB是端到端电阻。 RW是游标电阻。 在电位计模式中，与机械电位计相似，端点W和端点A之 间RDAC电阻也产生一个数字可控互补电阻RWA。RWA还会 产生最大8%的绝对电阻误差。RWA从最大电阻值开始，随 着载入锁存器的数据增大而减小。 此操作的通用公式如下： AD5121: 从0x00到0x7F (3) 从0x00到0xFF (4) AD5141: 其中： D为载入7/8位RDAC寄存器的二进制代码的十进制等效值。 RAB是端到端电阻。 RW是游标电阻。 Rev. A | Page 27 of 32 AD5121/AD5141 若器件配置为线性增益设置模式，则W端和A端之间的电 阻直接与载入相应RDAC寄存器的代码成比例。此操作的 通用公式如下： 也就是说，若从地址0x02回读的数据为00000010，且从地 址0x03回读的数据为10110000，则端到端电阻可通过下式 计算： AD5121: 对于存储器映射地址0x02，DB[7] = 0 = 负，且DB[6:0] = 0000010 = 2。 D × R AB + RW 128 从0x00到0x7F D × R AB + RW 256 从0x00到0xFF (5) 对于存储器映射地址0x03，DB[7:0] = 10110000 = 176 × 2−8 = 0.6875，因此容差 = −2.6875%，且RAB = 9.731 kΩ。 AD5141: R AW (D) = (6) 电位计分压器编程 电压输出操作 其中： D为载入7/8位RDAC寄存器的二进制代码的十进制等效值。 RAB是端到端电阻。 RW是游标电阻。 数字电位计很容易在游标至B和游标至A处产生分压器，其 电压与A至B处的输入电压成比例，如图43所示。 VA 在底部量程或顶部量程条件下，总共存在40 Ω的有限游标 电阻。无论器件的设置如何，都应将A端和B端、W端和A 端以及W端和B端之间的电流限制为±6 mA的最大连续电流 或表7中规定的脉冲电流。否则，内部开关触点可能会出 现性能下降，甚至是发生损坏。 A W VB VOUT B 10940-050 R AW (D) = 图43. 电位计模式配置 将A端连接到5 V且B端连接到地时，可在游标W至B端处产 生0 V至5 V的输出电压。以下通用公式定义针对施加于A端 和B端的任意有效输入电压，VW处相对于地的输出电压： 计算实际端到端电阻 电阻容差在出厂测试过程中存储到内部存储器中。因此， 可计算实际端到端电阻，针对校准、容差匹配和精密应用 极具价值。 VW (D ) = 百分比电阻容差以定点格式并采用16位符号幅度二进制形 式 存 储 。 符 号 位 (0为 负 ， 1为 正 )和 整 数 部 分 位 于 地 址 0x02，如表19所示。地址0x03包含小数部分，如表19所示。 R (D ) RWB (D ) × VA + AW × VB RAB RAB (7) 其中： RWB(D)可从公式1和公式2获得。 RAW(D)可从公式3和公式4获得。 在分压器模式下使用数字电位计，可提高整个温度范围内 的操作精度。与可变电阻器模式不同，输出电压主要取决 于内部电阻RAW和RWB的比值，而非绝对值。因此，温度漂 移降到5 ppm/°C。 表19. 端到端电阻容差字节 存储器映射地址 0x02 0x03 DB7 符号 2−1 DB6 26 2−2 DB5 25 2−3 Rev. A | Page 28 of 32 数据字节 DB4 DB3 24 23 −4 2 2−5 DB2 22 2−6 DB1 21 2−7 DB0 20 2−8 AD5121/AD5141 端电压范围 布局布线和电源偏置 AD5121/AD5141内置ESD二极管来提供保护功能。这些二 极管还设置端工作电压的电压边界。A端、B端或W端超过 VDD的正信号会被正偏二极管箝位。VA、VW和VB之间没有 极性限制，但不得超过VDD或低于VSS。 使用紧凑且引线长度最短的布局设计始终是一种较好的做 法。这样可确保尽量做到直接输入，实现最小导线长度。 接地路径应具有低电阻、低电感。用优质电容将电源旁路 也是一种较好的做法。电源处应运用低等效串联电阻(ESR) 的1 μF至10 μF钽电容或电解电容，以便尽可能减少瞬态干 扰，并滤除低频纹波。图45所示为AD5121/AD5141的基本 电源旁路配置。 VDD A VDD VSS 10940-051 B VSS 图44. 由VDD和VSS设置的最大端电压 + C3 10µF C1 0.1µF + C4 10µF C2 0.1µF VDD VLOGIC AD5121/ AD5141 Rev. A | Page 29 of 32 C6 10µF + VLOGIC VDD GND 上电时序 由于会用二极管来限制A端、B端和W端(见图44)处的顺从 电压，因此必须先给VDD供电，然后再向A端、B端和W端 施加电压。否则，该二极管会正偏，以致VDD意外上电。理 想的上电时序为VSS、VDD、VLOGIC、数字输入、VA、VB和 VW。只要在VSS、VDD和VLOGIC之后上电，VA、VB、VW和数 字输入的上电顺序就无关紧要。无论电源的上电时序和斜 坡速率如何，一旦VLOGIC上电，上电预设即会激活，该功 能会将EEPROM值恢复到RDAC寄存器。 C5 0.1µF 10940-052 W 图45. 电源旁路 AD5121/AD5141 外形尺寸 0.30 0.23 0.18 0.50 BSC PIN 1 INDICATOR 16 13 1 12 1.75 1.60 SQ 1.45 EXPOSED PAD 9 0.50 0.40 0.30 TOP VIEW 0.80 0.75 0.70 4 8 BOTTOM VIEW 0.05 MAX 0.02 NOM COPLANARITY 0.08 0.20 REF SEATING PLANE 5 0.25 MIN FOR PROPER CONNECTION OF THE EXPOSED PAD, REFER TO THE PIN CONFIGURATION AND FUNCTION DESCRIPTIONS SECTION OF THIS DATA SHEET. COMPLIANT TO JEDEC STANDARDS MO-220-WEED-6. 08-16-2010-E PIN 1 INDICATOR 3.10 3.00 SQ 2.90 图46. 16引脚引脚架构芯片级封装[LFCSP_WQ] 3 mm x 3 mm，超薄体 (CP-16-22) 尺寸单位：mm 订购指南 型号1, 2 AD5121BCPZ10-RL7 AD5121BCPZ100-RL7 AD5141BCPZ10-RL7 AD5141BCPZ100-RL7 EVAL-AD5141DBZ 1 2 RAB (kΩ) 10 100 10 100 分辨率 128 128 256 256 接口 SPI/I2C SPI/I2C SPI/I2C SPI/I2C 温度范围 −40°C至+125°C −40°C至+125°C −40°C至+125°C −40°C至+125°C Z = 符合RoHS标准的器件 评估板附带10 kΩ的电阻RAB；不过，评估板兼容所有适用电阻值大小。 Rev. A | Page 30 of 32 封装描述 16引脚 LFCSP_WQ 16引脚 LFCSP_WQ 16引脚 LFCSP_WQ 16引脚 LFCSP_WQ 评估板 封装选项 CP-16-22 CP-16-22 CP-16-22 CP-16-22 标识 DHE DHF DHC DHD AD5121/AD5141 注释 Rev. A | Page 31 of 32 AD5121/AD5141 注释 ©2012 Analog Devices, Inc. All rights reserved. Trademarks and registered trademarks are the property of their respective owners. D10940sc-0-12/12(A) Rev. A | Page 32 of 32