4/6通道
数字电位计
AD5204/AD5206
产品特性
256位
多路独立可编程通道
AD5204—4通道
AD5206—6通道
电位计的替代产品
端接电阻：10 kΩ、50 kΩ、100 kΩ
三线式SPI兼容型串行数据输入
采用+2.7 V至+5.5 V单电源或±2.7 V双电源供电
上电预设为中间电平
功能框图
AD5204
CS
CLK
SDO
DO
A2
A1
A0
D7
A1
D7
EN
VDD
W1
RDAC
LATCH
1
ADDR
DEC
D0
B1
R
SER
REG
A4
D7
W4
概述
AD5204/AD5206分别是4/6通道、256位、数字控制可变电
阻(VR)器件，可实现与电位计或可变电阻相同的电子调整
功能。AD5204/AD5206的各通道均内置一个带游标触点的
固定电阻，该游标触点在载入SPI兼容串行输入寄存器的数
字码所确定的点位分接该固定电阻值。游标与固定电阻任
一端点之间的电阻值，随传输至VR锁存器中的数字码呈线
性变化。在A端子与游标或B端子与游标之间，可变电阻提
供一个完全可编程电阻值。A端至B端电阻是固定值(10 kΩ、
50 kΩ或100 kΩ)，其标称温度系数为700 ppm/°C。
每个VR均有各自的VR锁存器，用来保存其编程电阻值。
这些VR锁存器由一个内部串行转并行移位寄存器更新，该
移位寄存器从一个标准三线式串行输入数字接口加载数
据。由11个数据位构成的数据字传输至串行输入寄存器。
当CS选通返回至逻辑高电平时，前3位经解码后可确定哪
个VR锁存器加载了最后8位数据字。利用串行寄存器相对
端的串行数据输出引脚(仅AD5204)，就可以简单的菊花链
形式将多个VR连接，而无需额外的外部解码逻辑。
D0
DI
8
GND
D0
POWER-ON
PRESET
RDAC
LATCH
4
B4
R
VSS
SHDN
PR
06884-001
机械电位计的替代产品
仪器仪表：增益、失调电压调整
可编程电压至电流转换
可编程滤波器、延迟、时间常数
线路阻抗匹配
SDI
图1.
AD5206
CS
CLK
A2
A1
A0
D7
A1
D7
EN
W1
RDAC
LATCH
1
ADDR
DEC
D0
VDD
B1
R
SER
REG
A6
D7
W6
SDI
DI
RDAC
LATCH
6
D0
8
GND
D0
POWER-ON
PRESET
B6
R
VSS
06884-002
应用
图2.
可选复位引脚(PR)通过将0x80载入VR锁存器来迫使所有的
AD5204游标移到中间电平位置。
AD5204/AD5206提供24引脚表面贴装SOIC、TSSOP和PDIP
三种封装。AD5204还采用了32引脚、5 mm × 5 mm LFCSP
封装。所有器件的保证工作温度范围均为−40°C至+85°C扩
展工业温度范围。有关单通道、双通道和四通道器件的更
多信息，请参见AD8400/AD8402/AD8403 数据手册。
Rev. C
Information furnished by Analog Devices is believed to be accurate and reliable. However, no
responsibility is assumed by Analog Devices for its use, nor for any infringements of patents or other
rights of third parties that may result from its use. Specifications subject to change without notice. No
license is granted by implication or otherwise under any patent or patent rights of Analog Devices.
Trademarks and registered trademarks are the property of their respective owners.
One Technology Way, P.O. Box 9106, Norwood, MA 02062-9106, U.S.A.
Tel: 781.329.4700
www.analog.com
Fax: 781.461.3113 ©1999–2010 Analog Devices, Inc. All rights reserved.
ADI中文版数据手册是英文版数据手册的译文，敬请谅解翻译中可能存在的语言组织或翻译错误，ADI不对翻译中存在的差异或由此产生的错误负责。如需确认任何词语的准确性，请参考ADI提供
的最新英文版数据手册。
AD5204/AD5206
目录
特性.................................................................................................. 1
应用.................................................................................................. 1
概述.................................................................................................. 1
功能框图 ......................................................................................... 1
修订历史 ......................................................................................... 2
技术规格 ......................................................................................... 3
电气特性.................................................................................... 3
时序图 ............................................................................................. 5
绝对最大额定值............................................................................ 6
ESD警告..................................................................................... 6
引脚配置和功能描述 ................................................................... 7
典型性能参数 .............................................................................. 10
工作原理 ....................................................................................... 12
可变电阻编程 .............................................................................. 13
可变电阻器操作..................................................................... 13
电位计分压器编程 ..................................................................... 14
电压输出操作 ......................................................................... 14
数字接口 ....................................................................................... 15
测试电路 ....................................................................................... 16
外形尺寸 ....................................................................................... 17
订购指南.................................................................................. 18
修订历史
2010年7月—修订版B至修订版C
更改表2的数字输入和输出电压至GND参数......................... 6
更改订购指南 .............................................................................. 18
2009年5月—修订版A至修订版B
更改表1 ........................................................................................... 3
更改绝对最大额定值 ................................................................... 6
更改图7 ........................................................................................... 8
更改表4 ........................................................................................... 8
2007年11月—修订版0至修订版A
更新格式 ...................................................................................通篇
增加32引脚LFCSP封装..........................................................通篇
将RBA改为RAB ...........................................................................通篇
更改绝对最大额定值 ................................................................... 6
更改工作原理部.......................................................................... 12
更新外形尺寸 .............................................................................. 17
更改订购指南 .............................................................................. 18
1999年9月—修订版0：初始版
Rev. C | Page 2 of 20
AD5204/AD5206
技术规格
电气特性
除非另有说明，VDD = 5 V ± 10%或3 V ± 10%，VSS = 0 V，VA = VDD，VB = 0 V，−40°C < TA < +85°C。
表1 .
参数
直流特性——可变电阻器模式2
电阻差分非线性3
电阻非线性误差3
标称电阻容差4
电阻温度系数
标称电阻匹配
符号
条件
最小值 典型值1 最大值
单位
R-DNL
R-INL
∆R AB
∆R AB/∆T
∆R/R AB
RWB, VA= 无连接
RWB, VA= 无连接
TA = 25°C
VAB = VDD, 游标 = 无连接
通道1到通道2、通道3和通道4，或到
通道5和通道6；VAB = VDD
IW = 1 V/R, VDD = 5 V
−1
−2
−30
游标电阻
直流特性——电位计分压器模式2
RW
分辨率
差分非线性5
积分非线性5
分压器温度系数
满量程误差
零刻度误差
电阻端
电压范围6
电容7 Ax、Bx
电容7 Wx
关断电流8
共模泄漏
数字输入和输出
输入逻辑高电平
输入逻辑低电平
输出逻辑高电平
输出逻辑低电平
输入电流
输入电容7
电源
单电源电压范围
双电源电压范围
正电源电流
负电源电流
功耗9
电源灵敏度
动态特性7, 10
−3 dB带宽
N
DNL
INL
∆V W/∆T
VWFSE
VWZSE
VA, VB, VW
CA, CB
CW
IA_SD
ICM
8
−1
−2
代码 = 0x40
代码 = 0x7F
代码 = 0x00
VDD范围
VDD/VSS 范围
IDD
ISS
PDISS
PSS
VSS = 0 V
VW建立时间(10 kΩ/50 kΩ/100 kΩ)
电阻噪声电压
tS
eN_WB
1.5
50
100
Ω
±0.25
±0.5
15
−1
1
+1
+2
+1
+2
+30
0
2
VDD
45
60
0.01
1
VA = VB = VW = 0, VDD = +2.7 V, VSS = −2.5 V
VDD = 5 V/3 V
VDD = 5 V/3 V
RPULL–UP = 1 kΩ至5 V
IOL = 1.6 mA, VLOGIC = 5 V
VIN = 0 V或 5V
总谐波失真
700
0.25
LSB
LSB
%
ppm/°C
%
VSS
f = 1 MHz，针对GND测量，代码 = 0x40
f = 1 MHz，针对GND测量，代码 = 0x40
VIH
VIL
VOH
VOL
IIL
CIL
BW_10K
BW_50K
BW_100K
THDW
−2
0
±0.25
±0.5
5
2.4/2.1
0.8/0.6
4.9
0.4
±1
5
2.7
±2.3
5.5
±2.7
60
60
0.3
0.005
位
LSB
LSB
ppm/°C
LSB
LSB
V
pF
pF
μA
nA
V
V
V
V
μA
pF
V
V
μA
μA
mW
%/%
VIH = 5 V或V IL = 0 V
VSS = −2.5 V, VDD = +2.7 V
VIH = 5 V或V IL = 0 V
∆V DD = 5 V ± 10%
12
12
RAB = 10 kΩ
RAB = 50 kΩ
RAB = 100 kΩ
VA = 1.414 V rms，VB = 0 V(直流)，
f = 1 kHz
VA = 5 V, VB = 0 V, ±1 LSB误差带
RWB = 5 kΩ, f = 1 kHz, PR = 0
721
137
69
0.004
kHz
kHz
kHz
%
2/9/18
9
μs
nV/√Hz
Rev. C | Page 3 of 20
0.0002
AD5204/AD5206
参数
接口时序特性7, 11, 12
输入时钟脉冲宽度
数据建立时间
数据保持时间
CLK至SDO传播延迟13
CS 建立时间
CS 高电平脉冲宽度
复位脉冲宽度
CLK下降到CS下降设置
CLK下降到CS上升保持时间
CS 上升到时钟上升建立时间
符号
条件
最小值 典型值1 最大值
单位
tCH, tCL
tDS
tDH
tPD
tCSS
tCSW
tRS
tCSH0
tCSH1
tCS1
时钟高电平或低电平
20
5
5
1
15
40
90
0
0
10
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
RL = 2 kΩ , CL < 20 pF
1
150
典型规格表示25°C和VDD = 5 V时的平均读数。
适用于所有VRs。
3
电阻位置非线性误差(R-INL)是指在最大电阻和最小电阻游标位置之间测得的值与理想值的偏差。R-DNL衡量连续抽头位置之间相对于理想位置的相对阶跃变化。
器件保证单调性。参见图28所示的测试电路。IW = VDD/R针对VDD = 3 V和VDD = 5 V。
4
VAB = VDD，游标(VW) = 无连接。
5
INL和DNL在VW处测得，条件是将RDAC配置为类似于电压输出DAC的电位计分压器。VA = VDD且VB = 0 V。单调性工作条件保证DNL规格限值为±1 LSB(最大值)。
参见图27所示的测试电路。
6
电阻端A、端B和游标W彼此没有极性限制。
7
通过设计保证，但未经生产测试。
8
对Ax端进行测量。关断模式下所有Ax端处于开路状态。
9
PDISS可通过(IDD × VDD)计算。CMOS逻辑电平输入实现最小功耗。
10
所有动态特性均采用VDD = 5 V。
11
适用于所有器件。
12
测得值位置见时序图(图3至图5)。所有输入控制电压均指定tR = tF = 2.5 ns(10％到90％，3 V)并从1.5 V电平起开始计时。开关特性利用VDD = 3 V和VDD = 5 V进行测量。
13
传播延迟取决于VDD、RL和CL的值(参见工作原理部分)。
2
Rev. C | Page 4 of 20
AD5204/AD5206
时序图
SDI
1
A2 A1 A0 D7 D6 D5 D4 D3 D2 D1 D0
0
CLK
1
0
CS
RDAC LATCH LOAD
1
0
06884-003
VOUT
VDD
0V
图3. 时序图
SDI
(DATA IN)
SDO
(DATA OUT)
1
0
Ax OR Dx
CS
tDH
tDS
1
Ax OR Dx
Ax OR Dx
0
0
tPD_MAX
tCH
1
CLK
Ax OR Dx
tCSH0
tCSS
1
tCS1
tCSH1
tCL
tCSW
0
tS
0V
图4. 详细时序图
1
PR
VOUT
tRS
0
VDD
0V
tS
±1 LSB
±1 LSB ERROR BAND
图5. AD5204预设时序图
Rev. C | Page 5 of 20
06884-004
±1 LSB
±1 LSB ERROR BAND
06884-005
VOUT
VDD
AD5204/AD5206
绝对最大额定值
除非另有说明，TA = 25°C。
注意，超出上述绝对最大额定值可能会导致器件永久性
损坏。这只是额定最值，并不能以这些条件或者在任何其
它超出本技术规范操作章节中所示规格的条件下，推断器
件能否正常工作。长期在绝对最大额定值条件下工作会影
响器件的可靠性。
表2.
参数
VDD至GND
VSS至GND
VDD至V SS
VA, VB, VW至GND
IA, IB, IW
脉冲驱动1
连续
10 kΩ端到端电阻
50 kΩ和100 kΩ端到端电阻
数字输入和输出电压至GND
工作温度范围
最大结温(TJmax)
存储温度
回流焊
峰值温度
峰值温度时间
封装功耗
热阻θJA2
PDIP (N-24-1)
SOIC (RW-24)
TSSOP (RU-24)
LFCSP (CP-32-3)
额定值
−0.3 V至+7 V
0 V至−7 V
7V
VSS, VDD
ESD警告
ESD(静电放电)敏感器件。
±20 mA
±11 mA
±2.5 mA
−0.3 V至(VDD + 0.3 V)或7 V
(取较小者)
−40°C至+85°C
150°C
−65°C至+150°C
260°C
20秒至40秒
(TJ 最大值 − TA)/θJA
63°C/W
52°C/W
50°C/W
32.5°C/W
1 最大端电流受以下几个方面限制：开关的最大电流处理能力、封装的最
大功耗以及给定电阻条件下可在A、B和W端中任何两个之间施加的最大
电压。
2 热阻(JEDEC 4层(2S2P)板)。焊盘焊接至电路板。
Rev. C | Page 6 of 20
带电器件和电路板可能会在没有察觉的情况下放电。尽
管本产品具有专利或专有保护电路，但在遇到高能量
ESD时，器件可能会损坏。因此，应当采取适当的ESD
防范措施，以避免器件性能下降或功能丧失。
AD5204/AD5206
NC
1
24
B4
NC
2
23
W4
GND
3
22
A4
CS
4
21
B2
PR
5
20
W2
VDD
6
19
A2
SHDN
7
18
A1
SDI
8
17
W1
CLK
9
16
B1
SDO 10
15
A3
VSS 11
14
W3
NC 12
13
B3
AD5204
TOP VIEW
(Not to Scale)
NC = NO CONNECT
06884-006
引脚配置和功能描述
图6. AD5204 SOIC/TSSOP/PDIP引脚配置
图3. AD5204 SOIC/TSSOP/PDIP引脚功能描述
引脚编号
1, 2, 12
3
4
名称
NC
GND
CS
5
6
7
8
9
10
11
13
14
15
16
17
18
19
20
21
22
23
24
PR
VDD
SHDN
SDI
CLK
SDO
VSS
B3
W3
A3
B1
W1
A1
A2
W2
B2
A4
W4
B4
说明
未连接。
地。
片选输入(低电平有效)。当CS回到高电平时，串行输入寄存器中的数据基于地址位进行解码，
并载入目标RDAC锁存器。
预设至中间电平(低电平有效)。此引脚设置RDAC寄存器0x80。
正电源。此引脚额定工作电压为3 V和5 V。它等于|VDD| + |VSS| < 5.5 V。
A端开路关断(输入低电平有效)。此引脚控制VR 1至VR 4。
串行数据输入。数据以MSB优先方式输入。
串行时钟输入。此引脚由正边沿触发。
串行数据输出。此引脚为开漏晶体管，需要上拉电阻。
负电源。此引脚额定工作电压为0 V和−2.7 V。它等于|VDD| + |VSS| < 5.5 V。
B端RDAC 3。
游标RDAC 3。地址 = 0102。
A端RDAC 3。
B端RDAC 1。
游标RDAC 1。地址 = 0002。
A端RDAC 1。
A端RDAC 2。
游标RDAC 2。地址 = 0012。
B端RDAC 2。
A端RDAC 4。
游标RDAC 4。地址 = 0112。
B端RDAC 4。
Rev. C | Page 7 of 20
GND
CS
VDD
PR
SHDN
SDI
CLK
SDO
AD5204/AD5206
32 31 30 29 28 27 26 25
24
NC
23
NC
22
NC
21
NC
20
B4
B3 6
19
W4
W3 7
18
A4
A3 8
17
NC
PIN 1
INDICATOR
NC 2
NC 3
AD5204
NC 4
TOP VIEW
(Not to Scale)
NC 5
B2
NC
W2
A2
A1
W1
10 11 12 13 14 15 16
B1
NC
9
NOTES
1. NC = NO CONNECT.
2. THE LFCSP PACKAGE HAS AN EXPOSED
PADDLE THAT SHOULD BE CONNECTED TO
GND AND THE ASSOCIATED PCB
GROUND PLATE.
06884-053
VSS 1
图7. AD5204 LFCSP引脚配置
表4. AD5204 LFCSP引脚功能描述
引脚编号 名称
1
VSS
2至5、9、 NC
16、17、
21至24
6
B3
7
W3
8
A3
10
B1
11
W1
12
A1
13
A2
14
W2
15
B2
18
A4
19
W4
20
B4
25
GND
26
CS
27
28
29
30
31
32
PR
VDD
SHDN
SDI
CLK
SDO
说明
负电源。此引脚额定工作电压为0 V和-2.7 V。它等于|VDD| + |VSS| < 5.5 V。
未连接。
B端RDAC 3。
游标RDAC 3。地址 = 0102。
A端RDAC 3。
B端RDAC 1。
游标RDAC 1。地址 = 0002。
A端RDAC 1。
A端RDAC 2。
游标RDAC 2。地址 = 0012。
B端RDAC 2。
A端RDAC 4。
游标RDAC 4。地址 = 0112。
B端RDAC 4。
地。
片选输入(低电平有效)。当CS回到高电平时，串行输入寄存器中的数据基于地址位进行解码，
并载入目标RDAC锁存器。
预设至中间电平(低电平有效)。此引脚设置RDAC寄存器0x80。
正电源。此引脚额定工作电压为3 V和5 V。它等于|VDD| + |VSS| < 5.5 V。
A端开路关断(输入低电平有效)。此引脚控制VR 1至VR 4。
串行数据输入。数据以MSB优先方式输入。
串行时钟输入。此引脚由正边沿触发。
串行数据输出。此引脚为开漏晶体管，需要上拉电阻。
Rev. C | Page 8 of 20
A6
1
24
B4
W6
2
23
W4
B6
3
22
A4
GND
4
21
B2
CS
5
20
W2
VDD
6
19
A2
SDI
7
18
A1
CLK
8
17
W1
VSS
9
16
B1
B5 10
15
A3
W5 11
14
W3
A5 12
13
B3
AD5206
TOP VIEW
(Not to Scale)
NC = NO CONNECT
06884-019
AD5204/AD5206
图8. AD5206 SOIC/TSSOP/PDIP引脚配置
表5. AD5206引脚功能描述
引脚编号
1
2
3
4
5
名称
A6
W6
B6
GND
CS
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
VDD
SDI
CLK
VSS
B5
W5
A5
B3
W3
A3
B1
W1
A1
A2
W2
B2
A4
W4
B4
说明
A端RDAC 6。
游标RDAC 6。地址 = 1012。
B端RDAC 6。
地。
片选输入(低电平有效)。当CS回到高电平时，串行输入寄存器中的数据基于地址位进行解码，
并载入目标RDAC锁存器。
正电源。此引脚额定工作电压为3 V和5 V。它等于|VDD| + |VSS| < 5.5 V。
串行数据输入。数据以MSB优先方式输入。
串行时钟输入。此引脚由正边沿触发。
负电源。此引脚额定工作电压为0 V和−2.7 V。它等于|VDD| + |VSS| < 5.5 V。
B端RDAC 5。
游标RDAC 5。地址 = 1002。
A端RDAC 5。
B端RDAC 3。
游标RDAC 3。地址 = 0102。
A端RDAC 3。
B端RDAC 1。
游标RDAC 1。地址 = 0002。
A端RDAC 1。
A端RDAC 2。
游标RDAC 2。地址 = 0012。
B端RDAC 2。
A端RDAC 4。
游标RDAC 4。地址 = 0112。
B端RDAC 4。
Rev. C | Page 9 of 20
AD5204/AD5206
典型性能参数
120
VDD/VSS = 2.7V/0V
100
NORMALIZED GAIN (dB)
SWITCH RESISTANCE ( )
110
90
80
70
60
VDD/VSS = 5.5V/0V
VDD/VSS = ±2.7V
10kΩ
0
–2
–4
VDD = ±2.7V
VSS = –2.7V
VA = 100mV rms
DATA = 0x80
50kΩ
VA
100kΩ
OP42
50
0
1.0
2.0
3.0
4.0
5.0
6.0
COMMON MODE (V)
1k
0
–6.00
–6
–6.01
–12
–18
10kΩ
–6.05
–6.06
GAIN (dB)
GAIN (dB)
–6.02
50kΩ
VDD = +2.7V
VSS = –2.7V
VA = 100mV rms
DATA = 0x80
TA = 25°C
100kΩ
–24
–30
–36
–42
VA
–48
–6.07
OP42
–6.08
–54
VB = 0V
1k
10k
100k
FREQUENCY (Hz)
–60
1k
06884-008
–6.09
100
1M
图12. −3 dB带宽与端接电阻的关系，±2.7 V双电源供电
–5.99
–6.04
100k
FREQUENCY (Hz)
图9. 增量游标导通电阻与电压的关系
–6.03
10k
06884-010
–1.0
DATA = 0x80
DATA = 0x40
DATA = 0x20
DATA = 0x10
DATA = 0x08
DATA = 0x04
DATA = 0x02
DATA = 0x01
VDD = +2.7V
VSS = –2.7V
VA = 100mV rms
TA = 25°C
VA
OP42
10k
100k
1M
06884-011
–2.0
1M
06884-012
30
–3.0
06884-007
40
FREQUENCY (Hz)
图13. 带宽与代码的关系，10 kΩ版本
图10. 增益平坦度与频率的关系
0
–6
10kΩ
–2
–4
VDD = 2.7V
VSS = 0V
VA = 100mV rms
DATA = 0x80
TA = 25°C
2.7V
–18
GAIN (dB)
0
50kΩ
100kΩ
OP42
–30
–36
–48
+1.5V
1k
–24
–42
–54
10k
100k
1M
FREQUENCY (Hz)
06884-009
NORMALIZED GAIN (dB)
–12
图11. −3 dB带宽与端接电阻的关系，2.7 V单电源供电
–60
1k
DATA = 0x80
DATA = 0x40
DATA = 0x20
DATA = 0x10
DATA = 0x08
DATA = 0x04
DATA = 0x02
DATA = 0x01
VDD = +2.7V
VSS = –2.7V
VA = 100mV rms
TA = 25°C
VA
OP42
10k
100k
FREQUENCY (Hz)
图14. 带宽与代码的关系，50 kΩ版本
Rev. C | Page 10 of 20
AD5204/AD5206
0
8
DATA = 0x80
DATA = 0x40
–12
DATA = 0x10
–24
DATA = 0x08
–30
DATA = 0x04
–36
DATA = 0x02
–42
DATA = 0x01
–48
–54
–60
1k
VA
VDD = +2.7V
VSS = –2.7V
VA = 100mV rms
TA = 25°C
6
5
4
3
2
1
OP42
10k
100k
1M
FREQUENCY (Hz)
IDD, VDD/VSS = 5.5V/0V, DATA = 0x55
ISS, VDD/VSS = ±2.7V, DATA = 0x55
IDD, VDD/VSS = 5V/0V, DATA = 0xFF
ISS, VDD/VSS = ±2.7V, DATA = 0xFF
IDD, VDD/VSS = 2.7V/0V, DATA = 0xFF
IDD, VDD/VSS = ±2.7V/0V, DATA = 0x55
0
10k
06884-013
GAIN (dB)
SUPPLY CURRENT (mA)
DATA = 0x20
–18
TA = 25°C
7
100k
1M
10M
FREQUENCY (Hz)
图15. 带宽与代码的关系，100 kΩ版本
06884-016
–6
图18. 电源电流与时钟频率的关系
2.5
60
TA = 25°C
50
VSS = –3.0V ± 10%
40
1.5
SINGLE SUPPLY
VDD = VSS
PSRR (dB)
TRIP POINT (V)
2.0
DUAL SUPPLY
VSS = 0V
1.0
VDD = 5.0V ± 10%
30
VDD = 3.0V ± 10%
20
0.5
3
4
5
6
SUPPLY VOLTAGE VDD (V)
0
10
TA = 25°C
0.1
1
THD + NOISE (%)
IDD AT VDD/VSS = 5.5V/0V
IDD AT VDD/VSS = ±2.7V
0.01
100k
VDD = +2.7V
VSS = –2.7V
TA = 25°C
RAB = 10k
NONINVERTING TEST CIRCUIT
0.001
0.01
INVERTING TEST CIRCUIT
IDD AT VDD/VSS = 2.7V/0V
0
1
2
3
4
5
INCREMENTAL INPUT LOGIC VOLTAGE (V)
6
06884-015
SUPPLY CURRENT (mA)
100k
图19. 电源抑制比与频率的关系
10
0.001
10k
1
ISS AT VDD/VSS = ±2.7V
0.1
1k
FREQUENCY (Hz)
图16. 数字输入跳变点与电源电压的关系
100
100
06884-017
2
06884-018
1
06884-014
0
10
图17. 电源电流与输入逻辑电压的关系
0.0001
10
100
1k
10k
FREQUENCY (Hz)
图20. 总谐波失真加噪声与频率的关系
Rev. C | Page 11 of 20
AD5204/AD5206
操作
端，使得VR结构仅消耗漏电流。在关断模式下，VR锁存
器设置得以保持，当器件从电源关断回到工作模式时，VR
设置恢复以前的电阻值。
RS
SHDN
表6. 串行数据——字格式
B10
A2
MSB
210
地址
B9
A1
B8
A0
LSB
28
B7
D7
MSB
27
B6
D6
B5
D5
数据
B4 B3
D4 D3
B2
D2
B1
D1
B0
D0
LSB
20
AD5204/AD5206的地址分配见表10，由此可确定接收位B7
至B0中的串行寄存器数据的VR锁存器的位置。VR输出可
以随机更改，一次一个。AD5204通过置位PR引脚预设为
中间电平，以便简化上电时的故障状况恢复。两款器件均
内置上电预设功能，可在上电时将游标置于中间电平预设
状态。此外，AD5204具有电源关断引脚(SHDN)，用于将
RDAC置于零功耗状态，其中Ax端开路，游标Wx连接到Bx
Rev. C | Page 12 of 20
D7
D6
D5
D4
D3
D2
D1
D0
RDAC
LATCH
AND
DECODER
Ax
RS
RS
Wx
RS
图21. AD5204/AD5206等效RDAC电路
Bx
06884-044
AD5204是4通道、256位数字控制VR器件，AD5206是6通
道、256位数字控制VR器件，更改VR编程设置是通过将11位
串行数据字送入SDI引脚来实现的。此数据字由3个地址位
(MSB优先)和8个数据位(MSB优先)组成。表6给出了串行寄
存器数据字格式。
AD5204/AD5206
可变电阻编程
变阻器操作
A端和B端间RDAC的标称电阻有三种：10 kΩ、50 kΩ和
100 kΩ。产品型号的最后一位决定标称电阻值；例如，10 kΩ =
10和100 kΩ = 100。可变电阻的标称电阻(RAB)有256个触点，
通过游标端和B端触点访问。RDAC锁存器中的8位数据字
经过解码，用于选择256种可能的设置之一。游标的第一
个连接开始于B端，对应数据0x00。B端连接存在45 Ω游标
接触电阻。第二个连接(对于10 kΩ器件)是第一个抽头，位于
84 Ω [= RAB (标称电阻)/256 + RW = 84 Ω + 45 Ω]处，对应数
据0x01。第三个连接是下一个抽头点，代表78 + 45 = 123 Ω，
对应数据0x02。随着每个LSB数据值的增加，游标沿电阻
梯向上移动，直至到达最终抽头点位置，此时电阻达
10,006 Ω。游标不直接连接到A端。图21给出了RDAC等效电
路的简化图。
确定Wx端和Bx端间的数字编程输出电阻的通用传递函数是
RWB (Dx) = (Dx)/256 × RAB + RW
(1)
其中Dx为8位RDACx锁存器中的数据，R AB为标称端到端
电阻。
例如，如果VB = 0 V且A端处于开路状态，那么对于RDAC锁
存码，将如表7所示设置输出电阻值(施加于10 kΩ电位计)。
表7. 针对RDAC锁存码的输出电阻值—VB = 0 V且A端 = 开路
D(十进制)
255
128
1
0
RWB (Ω)
10006
5045
84
45
输出状态
满量程
中间电平(PR = 0条件)
1 LSB
零电平(游标触点电阻)
在零电平条件下，总共存在45 Ω的有限游标电阻。无论器件
的设置如何，都应将A端和B端、游标W和A端以及游标W
和B端之间的电流限制为±5.65 mA(10 kΩ)的最大连续电流、
±1.35 mA(50 kΩ和100 kΩ)或±20 mA脉冲电流。否则，内部
开关触点可能会出现性能下降，甚至发生损坏。
与RDAC所取代的机械电位计相似，RDAC完全对称。游标
W和A端间的电阻也产生一个数字可控电阻RWA。这些端子
使用过程中，B端应连接到游标。RWA电阻值设置从最大电
阻值开始，随着锁存器所加载的数据值增加而降低。此操
作的通用传递公式是
RWA (Dx) = (256 − Dx)/256 × RAB + RW
(2)
其中Dx为8位RDACx锁存器中的数据，R AB为标称端到端
电阻。
例如，如果VA = 0 V且B端连接游标W，那么对于RDAC锁存
码，将如表8所示设置输出电阻值。
表8. 针对RDAC锁存码的输出电阻值—
VA = 0 V且B端连接游标W
D(十进制)
255
128
1
0
RWA (Ω)
84
5045
10006
10045
输出状态
满量程
中间电平(PR = 0条件)
1 LSB
零电平
通道间RAB典型分布的匹配度在±1%以内。然而，器件间匹
配度依工艺批次而定，变化幅度为±30%。RAB随温度变化
的温度系数为700 ppm/°C。
Rev. C | Page 13 of 20
AD5204/AD5206
电位计分压器编程
电压输出操作
CLK
SDO*
A1
D7
EN
DO
A2
A1
A0
D7
ADDR
DEC
W1
RDAC
LATCH
1
D0
B1
R
AD5204/AD5206
SER
REG
(3)
在分压器模式下使用数字电位计，可提高整个温度范围内
的操作精度。这种模式下，输出电压取决于内部电阻的比
例，而不是绝对值，因此漂移性能改善到15 ppm/°C。
SDI
DI
A4/A6
D7
D0
W4/W6
RDAC
LATCH
4/6
8
D0
B4/B6
R
SHDN*
DGND
PR
图22. 功能框图
Rev. C | Page 14 of 20
*AD5204 ONLY
06884-047
VW (Dx) = Dx/256 × VAB + VB
VDD
CS
数字电位计很容易产生与施加于给定端的输入电压成比例
的输出电压。例如，将A端连接5 V，并将B端接地后，游标
处产生输出电压，数值可以是从0 V至+5 V以下1 LSB范围内
的任意值。电压每个LSB等于经过256位分辨率电位分压器
分压的A端与B端间的电压。针对A端和B端间施加的任何
给定输入电压，确定相对于地的输出电压的通用公式为
AD5204/AD5206
数字接口
串行数据输出(SDO)引脚内置一个开漏N沟道FET，需要一
个上拉电阻将数据传输到下一个包的SDI引脚。该上拉电
阻 的 端 电 压 可 以 大 于 AD5204的 V DD 电 源 电 压 。 例 如 ，
AD5204可以工作在VDD = 3.3 V，与下一器件接口的上拉电
阻可以设置为5 V。这样，单条处理器串行数据线就可以通过
菊花链连接多个RDAC。
若使用上拉电阻串联下一器件的SDI引脚，则需延长时钟
周期。为使数据传输成功，必须考虑器件之间菊花链节点
(连接SDO与SDI)的容性负载。使用菊花链时，CS应保持低
电平，直到每个包的所有位都已输入各自的串行寄存器，
确保地址和数据位处于正确的解码位置。假设两个AD5204
四通道RDAC以菊花链形式连接，则要求22位地址和数据
符合表6中的数据字格式。关断期间(SHDN)，SDO输出引
脚进入关断(逻辑高电平状态)位置，使上拉电阻不产生功
耗。SDO等效输出电路见图24。
表10. 地址解码表
A2
0
0
0
0
1
1
A1
0
0
1
1
0
0
AD5204/AD5206
CS
SHDN
L
H
H
P
L
H
H
X
P
H
H
X
X
H
X
H
L
H
H
X
X
H
H
P
H
H
L
1
RDAC 1
RDAC 2
RDAC 4/
RDAC 6
SERIAL
REGISTER
SDI
图 23. 等效输入控制逻辑
目标RDAC锁存器加载串行数据字的最后8位，完成一次
DAC更新。要更改全部4个VR设置，必须输入4个独立的8
位数据字。
SHDN
CS
SDO
SERIAL
REGISTER
D
Q
GND
CK RS
CLK
寄存器活动
无SR效应；使能SDO引脚。
PR
06884-049
PR
ADDR
DECODE
CLK
表9. 输入逻辑控制真值表1
CS
锁存器解码
RDAC 1
RDAC 2
RDAC 3
RDAC 4
RDAC 5(仅AD5206)
RDAC 6(仅AD5206)
技术规格表中的数据建立和保持时间决定数据有效时间要
求。当CS变为高电平时，输入串行寄存器的数据字的最后
11位被保持。当CS变为高电平时，地址解码器选通，四个
或六个正边沿触发的RDAC锁存器中的一个使能(详情参见
图23)。
SDI
CLK
L
A0
0
1
0
1
0
1
06884-048
AD5204/AD5206均内置一个3线式串行输入控制接口。三
路输入分别是时钟(CLK)、片选输入(CS)和串行数据输入
(SDI)。正边沿敏感型CLK输入需要干净的转换，以免将错
误数据送入串行输入寄存器。标准逻辑系列非常合适。如
果使用机械开关进行产品评估，应通过正反器或其它合适
的途径去抖。图22更详细地显示了内部数字电路的细节。
当CS变为低电平有效时，在每个正时钟沿将数据载入串行
寄存器(见表9)。使用正电源(VDD)和负电源(VSS)时，逻辑
电平依然以数字地为参考(GND)。
图24. AD5204的SDO输出详细原理图
从SDI引脚移入一位。
输入的第11位从SDO引脚移出。
基于A2、A1、A0解码结果将SR数据
载入RDAC锁存器(表10)。
无操作
将所有RDAC锁存器设置到中间电平，
游标居中，SDO锁存器清零。
将所有RDAC锁存器锁存为0x80。
所有电阻A端开路，游标W连接B端，
关闭SDO输出晶体管。
所有数字引脚(CS、SDI、SDO、PR、SHDN和CLK)受一系
列输入电阻和并联齐纳ESD结构的保护(见图25)。
P = 正边沿，X = 无关，SR = 移位寄存器。
Rev. C | Page 15 of 20
AD5204/AD5206
测试电路
VA
V+
~
V+ = VDD ± 10%
W
06884-050
LOGIC
B
PSRR (dB) = 20 log
VMS
VSS
PSS (%/%) =
图25. 数字引脚的ESD保护
DD
∆VMS%
∆VDD%
图30. 电源灵敏度测试电路(PSS、PSRR)
A, B, W
B
DUT
VOUT
OP279
OFFSET
GND
06884-051
5V
W
VIN
06884-040
A
VSS
∆V
( ∆VMS )
06884-039
340kΩ
A
VDD
OFFSET BIAS
图26. 电阻端子的ESD保护
图31. 反相可编程增益测试电路
5V
V+
V+ = VDD
1LSB = V+/256
VIN
W
B
VMS
图27. 电位计分压器非线性误差测试电路(INL、DNL)
W
A
OFFSET
GND
06884-036
A
VOUT
OP279
B
DUT
OFFSET BIAS
06884-041
DUT
图32. 同相可编程增益测试电路
NO CONNECT
A
IW
VIN
B
图 33. 增益与频率关系测试电路
B
WHERE VW1 = VMS WHEN IW = 0
AND VW2 = VMS WHEN IW = 1/R
VMS
VDD
RSW =
W
VW2 – [VW1 + IW(RAWII RBW)]
RW =
IW
B
06884-052
V+
V+
06884-042
–15V
DUT
I = 1V/RNOMINAL
DUT W
A
VW
W
VOUT
OP42
B
2.5V
图28. 电阻位置非线性误差
(可变电阻器操作；R-INL，R-DNL)
IMS
DUT
OFFSET
GND
06884-037
VMS
+15V
W
图29. 游标电阻测试电路
0.1V
ISW
CODE = 0x00
ISW
+
–
0.1V
VSS TO VDD
图34. 增量导通电阻测试电路
Rev. C | Page 16 of 20
06884-043
DUT
A
W
AD5204/AD5206
外形尺寸
1.280 (32.51)
1.250 (31.75)
1.230 (31.24)
24
13
1
0.280 (7.11)
0.250 (6.35)
0.240 (6.10)
12
0.325 (8.26)
0.310 (7.87)
0.300 (7.62)
0.100 (2.54)
BSC
0.060 (1.52)
MAX
0.210 (5.33)
MAX
0.015
(0.38)
MIN
0.150 (3.81)
0.130 (3.30)
0.115 (2.92)
0.022 (0.56)
0.018 (0.46)
0.014 (0.36)
0.195 (4.95)
0.130 (3.30)
0.115 (2.92)
0.015 (0.38)
GAUGE
PLANE
SEATING
PLANE
0.430 (10.92)
MAX
0.005 (0.13)
MIN
0.014 (0.36)
0.010 (0.25)
0.008 (0.20)
0.070 (1.78)
0.060 (1.52)
0.045 (1.14)
071006-A
COMPLIANT TO JEDEC STANDARDS MS-001
CONTROLLING DIMENSIONS ARE IN INCHES; MILLIMETER DIMENSIONS
(IN PARENTHESES) ARE ROUNDED-OFF INCH EQUIVALENTS FOR
REFERENCE ONLY AND ARE NOT APPROPRIATE FOR USE IN DESIGN.
CORNER LEADS MAY BE CONFIGURED AS WHOLE OR HALF LEADS.
图35. 24引脚塑料双列直插式封装[PDIP]
窄体(N-24-1)
图示尺寸单位：inch和(mm)
15.60 (0.6142)
15.20 (0.5984)
24
13
7.60 (0.2992)
7.40 (0.2913)
12
2.65 (0.1043)
2.35 (0.0925)
0.30 (0.0118)
0.10 (0.0039)
COPLANARITY
0.10
10.65 (0.4193)
10.00 (0.3937)
1.27 (0.0500)
BSC
0.51 (0.0201)
0.31 (0.0122)
SEATING
PLANE
0.75 (0.0295)
45°
0.25 (0.0098)
8°
0°
0.33 (0.0130)
0.20 (0.0079)
COMPLIANT TO JEDEC STANDARDS MS-013-AD
CONTROLLING DIMENSIONS ARE IN MILLIMETERS; INCH DIMENSIONS
(IN PARENTHESES) ARE ROUNDED-OFF MILLIMETER EQUIVALENTS FOR
REFERENCE ONLY AND ARE NOT APPROPRIATE FOR USE IN DESIGN.
图36. 24引脚标准小型封装[SOIC_W]
宽体 (RW-24)
图示尺寸单位：毫米和(英寸)
Rev. C | Page 17 of 20
1.27 (0.0500)
0.40 (0.0157)
06-07-2006-A
1
AD5204/AD5206
7.90
7.80
7.70
24
13
4.50
4.40
4.30
1
12
6.40 BSC
PIN 1
0.65
BSC
0.15
0.05
1.20
MAX
0.30
0.19
SEATING
PLANE
0.10 COPLANARITY
0.75
0.60
0.45
8°
0°
0.20
0.09
COMPLIANT TO JEDEC STANDARDS MO-153-AD
图37. 24引脚超薄紧缩小型封装[TSSOP]
(RU-24)
图示尺寸单位：mm
0.60 MAX
5.00
BSC SQ
0.60 MAX
PIN 1
INDICATOR
0.50
BSC
4.75
BSC SQ
0.50
0.40
0.30
12° MAX
SEATING
PLANE
0.80 MAX
0.65 TYP
0.30
0.23
0.18
32 1
EXPOSED
PAD
(BOTTOM VIEW)
17
16
9
3.45
3.30 SQ
3.15
8
0.25 MIN
3.50 REF
0.05 MAX
0.02 NOM
COPLANARITY
0.08
0.20 REF
FOR PROPER CONNECTION OF
THE EXPOSED PAD, REFER TO
THE PIN CONFIGURATION AND
FUNCTION DESCRIPTIONS
SECTION OF THIS DATA SHEET.
COMPLIANT TO JEDEC STANDARDS MO-220-VHHD-2
112408-A
TOP
VIEW
1.00
0.85
0.80
PIN 1
INDICATOR
25
24
图38. 32引脚引脚架构芯片级封装[LFCSP_VQ]
5 mm x 5 mm超薄体(CP-32-3)
图示尺寸单位：mm
订购指南
型号1, 2
AD5204BN10
AD5204BR10
AD5204BR10-REEL
AD5204BRZ10
AD5204BRZ10-REEL
AD5204BRU10
AD5204BRU10-REEL7
AD5204BRUZ10
AD5204BRUZ10-REEL7
AD5204BCPZ10-REEL
AD5204BCPZ10-REEL7
AD5204BN50
AD5204BR50
AD5204BR50-REEL
AD5204BRZ50
kΩ
10
10
10
10
10
10
10
10
10
10
10
50
50
50
50
温度范围
−40°C至+85°C
−40°C至+85°C
−40°C至+85°C
−40°C至+85°C
−40°C至+85°C
−40°C至+85°C
−40°C至+85°C
−40°C至+85°C
−40°C至+85°C
−40°C至+85°C
−40°C至+85°C
−40°C至+85°C
−40°C至+85°C
−40°C至+85°C
−40°C至+85°C
封装描述
封装选项
24引脚塑料双列直插式封装[PDIP]
24引脚标准小型封装[SOIC_W]
24引脚标准小型封装[SOIC_W]
24引脚标准小型封装[SOIC_W]
24引脚标准小型封装[SOIC_W]
24引脚超薄紧缩小型封装[TSSOP]
24引脚超薄紧缩小型封装[TSSOP]
24引脚超薄紧缩小型封装[TSSOP]
24引脚超薄紧缩小型封装[TSSOP]
32引脚引脚架构芯片级封装[LFCSP_VQ]
32引脚引脚架构芯片级封装[LFCSP_VQ]
24引脚塑料双列直插式封装[PDIP]
24引脚标准小型封装[SOIC_W]
24引脚标准小型封装[SOIC_W]
24引脚标准小型封装[SOIC_W]
N-24-1
RW-24
RW-24
RW-24
RW-24
RU-24
RU-24
RU-24
RU-24
CP-32-3
CP-32-3
N-24-1
RW-24
RW-24
RW-24
Rev. C | Page 18 of 20
AD5204/AD5206
型号1, 2
AD5204BRZ50-REEL
AD5204BRU50
AD5204BRU50-REEL
AD5204BRU50-REEL7
AD5204BRUZ50
AD5204BRUZ50-REEL7
AD5204BN100
AD5204BR100
AD5204BR100-REEL
AD5204BRZ100
AD5204BRZ100-REEL
AD5204BRU100
AD5204BRU100-REEL7
AD5204BRUZ100
AD5204BRUZ100-R7
AD5206BN10
AD5206BR10
AD5206BR10-REEL
AD5206BRZ10
AD5206BRZ10-REEL
AD5206BRU10
AD5206BRU10-REEL7
AD5206BRUZ10
AD5206BRUZ10-RL7
AD5206BN50
AD5206BR50
AD5206BR50-REEL
AD5206BRZ50
AD5206BRU50
AD5206BRU50-REEL
AD5206BRU50-REEL7
AD5206BRUZ50
AD5206BRUZ50-REEL7
AD5206BN100
AD5206BR100
AD5206BR100-REEL
AD5206BRZ100
AD5206BRU100
AD5206BRU100-REEL7
AD5206BRUZ100
AD5206BRUZ100-RL7
1
2
kΩ
50
50
50
50
50
50
100
100
100
100
100
100
100
100
100
10
10
10
10
10
10
10
10
10
50
50
50
50
50
50
50
50
50
100
100
100
100
100
100
100
100
温度范围
−40°C至+85°C
−40°C至+85°C
−40°C至+85°C
−40°C至+85°C
−40°C至+85°C
−40°C至+85°C
−40°C至+85°C
−40°C至+85°C
−40°C至+85°C
−40°C至+85°C
−40°C至+85°C
−40°C至+85°C
−40°C至+85°C
−40°C至+85°C
−40°C至+85°C
−40°C至+85°C
−40°C至+85°C
−40°C至+85°C
−40°C至+85°C
−40°C至+85°C
−40°C至+85°C
−40°C至+85°C
−40°C至+85°C
−40°C至+85°C
−40°C至+85°C
−40°C至+85°C
−40°C至+85°C
−40°C至+85°C
−40°C至+85°C
−40°C至+85°C
−40°C至+85°C
−40°C至+85°C
−40°C至+85°C
−40°C至+85°C
−40°C至+85°C
−40°C至+85°C
−40°C至+85°C
−40°C至+85°C
−40°C至+85°C
−40°C至+85°C
−40°C至+85°C
封装描述
24引脚标准小型封装[SOIC_W]
24引脚超薄紧缩小型封装[TSSOP]
24引脚超薄紧缩小型封装[TSSOP]
24引脚超薄紧缩小型封装[TSSOP]
24引脚超薄紧缩小型封装[TSSOP]
24引脚超薄紧缩小型封装[TSSOP]
24引脚塑料双列直插式封装[PDIP]
24引脚标准小型封装[SOIC_W]
24引脚标准小型封装[SOIC_W]
24引脚标准小型封装[SOIC_W]
24引脚标准小型封装[SOIC_W]
24引脚超薄紧缩小型封装[TSSOP]
24引脚超薄紧缩小型封装[TSSOP]
24引脚超薄紧缩小型封装[TSSOP]
24引脚超薄紧缩小型封装[TSSOP]
24引脚塑料双列直插式封装[PDIP]
24引脚标准小型封装[SOIC_W]
24引脚标准小型封装[SOIC_W]
24引脚标准小型封装[SOIC_W]
24引脚标准小型封装[SOIC_W]
24引脚超薄紧缩小型封装[TSSOP]
24引脚超薄紧缩小型封装[TSSOP]
24引脚超薄紧缩小型封装[TSSOP]
24引脚超薄紧缩小型封装[TSSOP]
24引脚塑料双列直插式封装[PDIP]
24引脚标准小型封装[SOIC_W]
24引脚标准小型封装[SOIC_W]
24引脚标准小型封装[SOIC_W]
24引脚标准小型封装[SOIC_W]
24引脚标准小型封装[SOIC_W]
24引脚标准小型封装[SOIC_W]
24引脚标准小型封装[SOIC_W]
24引脚标准小型封装[SOIC_W]
24引脚塑料双列直插式封装[PDIP]
24引脚标准小型封装[SOIC_W]
24引脚标准小型封装[SOIC_W]
24引脚标准小型封装[SOIC_W]
24引脚超薄紧缩小型封装[TSSOP]
24引脚超薄紧缩小型封装[TSSOP]
24引脚超薄紧缩小型封装[TSSOP]
24引脚超薄紧缩小型封装[TSSOP]
AD5204/AD5206均内置5,925个晶体管。芯片尺寸为92 mil × 114 mil，或10,488 sq. mil。
Z = 符合RoHS标准的器件。
Rev. C | Page 19 of 20
封装选项
RW-24
RU-24
RU-24
RU-24
RU-24
RU-24
N-24-1
RW-24
RW-24
RW-24
RW-24
RU-24
RU-24
RU-24
RU-24
N-24-1
RW-24
RW-24
RW-24
RW-24
RU-24
RU-24
RU-24
RU-24
N-24-1
RW-24
RW-24
RW-24
RW-24
RW-24
RW-24
RW-24
RW-24
N-24-1
RW-24
RW-24
RW-24
RU-24
RU-24
RU-24
RU-24
AD5204/AD5206
注释
©1999–2010 Analog Devices, Inc. All rights reserved. Trademarks and
registered trademarks are the property of their respective owners.
D06884sc-0-7/10(C)
Rev. C | Page 20 of 20
工商网监
湘ICP备2023018690号
