AD5311RBRMZ-RL7

10位nanoDAC，采用SPI/I2C接口， 内置2 ppm/°C片内基准电压源 AD5310R/AD5311R 功能框图 产品特性 VREF VLOGIC POWER-ON RESET REF DAC REGISTER 10-BIT DAC RESET INPUT CONTROL LOGIC SYNC SCLK LDAC POWER-ON RESET SDA SCL AD5311R REF 10-BIT DAC INPUT CONTROL LOGIC 概述 VDD 2.5V REF RESET AD5310R/AD5311R采用多功能SPI或I C接口，包括一个异 步REST引脚和一个兼容1.8 V的VLOGIC引脚。 RESISTOR NETWORK GND VREF DAC REGISTER AD5310R/AD5311R的内部上电复位电路确保当内部输出 缓冲器配置为正常模式时，DAC寄存器上电时写入零电 平。这些器件具有掉电特性，掉电模式下功耗降至2 µA (5 V时)。 VOUT POWER-DOWN CONTROL LOGIC SDI VLOGIC AD5310R/AD5311R均属于nanoDAC®系列，分别是低功 耗、单通道、10位缓冲电压输出DAC。这些器件内部集成 默认2.5 V基准电压源，提供2 ppm/°C漂移。输出范围可编 程设置为0 V至VREF或0 V至2 x VREF。采用2.7 V至5.5 V单电 源 供 电 ， 通 过 设 计 保 证 单 调 性 。 这 些 器 件 提 供 10引 脚 MSOP封装。 OUTPUT BUFFER 图1. AD5310R 应用 过程控制 数据采集系统 数字增益和失调电压调整 可编程电压源 光学模块 AD5310R 2.5V REF 11956-001 LDAC VDD A0 OUTPUT BUFFER POWER-DOWN CONTROL LOGIC VOUT RESISTOR NETWORK 11956-002 高相对精度(INL)：±0.5 LSB（最大值） 低漂移2.5 V基准电压源：2 ppm/℃（典型值） 可选输出范围：2.5 V或5 V 总不可调整误差(TUE)：0.06% FSR（最大值） 失调误差：±1.5 mV（最大值） 增益误差：±0.05% FSR（最大值） 低毛刺：0.1 nV-sec 高驱动能力：20 mA 低功耗：1.2 mW (3.3 V) 独立逻辑电源：1.8 V至5.5 V 宽工作温度范围：−40°C至+105°C 鲁棒的4 kV HBM ESD保护 GND 图2. AD5311R 表1. 相关器件 接口 SPI 参考 内部 外部 内部 外部 IC 2 1 12位 10 位 AD5681R AD53101 AD53111 AD5310R和AD5311R分别与AD5310和AD5311引脚兼容或软件兼容。 2 Rev. A 产品特色 1. 2. 高相对精度(INL)：±0.5 LSB (最大值)。 低漂移2.5 V片内基准电压源：温度系数为5 ppm/°C (最大值)。 Document Feedback Information furnished by Analog Devices is believed to be accurate and reliable. However, no responsibility is assumed by Analog Devices for its use, nor for any infringements of patents or other rights of third parties that may result from its use. Specifications subject to change without notice. No license is granted by implication or otherwise under any patent or patent rights of Analog Devices. Trademarks and registered trademarks are the property of their respective owners. One Technology Way, P.O. Box 9106, Norwood, MA 02062-9106, U.S.A. Tel: 781.329.4700 ©2014 Analog Devices, Inc. All rights reserved. Technical Support www.analog.com ADI中文版数据手册是英文版数据手册的译文，敬请谅解翻译中可能存在的语言组织或翻译错误，ADI不对翻译中存在的差异或由此产生的错误负责。如需确认任何词语的准确性，请参考ADI提供 的最新英文版数据手册。 AD5310R/AD5311R 目录 产品特性 ...........................................................................................1 传递函数.....................................................................................17 应用....................................................................................................1 DAC架构 ....................................................................................17 概述....................................................................................................1 串行接口 .........................................................................................18 功能框图 ...........................................................................................1 AD5310R SPI串行数据接口 ...................................................18 产品特色 ...........................................................................................1 菊花链模式兼容性 ...................................................................18 修订历史 ...........................................................................................2 AD5311R I2C串行数据接口....................................................19 技术规格 ...........................................................................................3 命令 .............................................................................................21 交流特性.......................................................................................4 加载DAC(硬件LDAC引脚).....................................................22 时序特性.......................................................................................5 硬件REST ...................................................................................22 绝对最大额定值..............................................................................8 AD5311R I2C读操作.................................................................22 热阻 ...............................................................................................8 热滞 .............................................................................................23 ESD警告........................................................................................8 上电时序.....................................................................................23 引脚配置和功能描述 .....................................................................9 布局布线指南............................................................................23 典型性能参数 ................................................................................11 外形尺寸 .........................................................................................24 术语..................................................................................................16 订购指南.....................................................................................24 工作原理 .........................................................................................17 数模转换器 ................................................................................17 修订历史 2014年1月—修订版0：初始版 2014年1月—修订版0至修订版A 更改“产品特性”部分..................................................................... 1 删除表2的尾注2、尾注3、尾注5和尾注6；重新排序 ..........3 删除表3的尾注3 ..............................................................................4 删除表4的尾注1；重新排序 ........................................................5 更改表6 .............................................................................................8 删除“回流焊”部分和图44，重新排序 .....................................23 Rev. A | Page 2 of 24 AD5310R/AD5311R 技术规格 除非另有说明，VDD = 2.7 V至5.5 V，RL = 2 kΩ至GND，CL = 200 pF至GND，2.5 V ≤ VREF ≤ VDD，1.8 V ≤ VLOGIC ≤ 5.5 V (VLOGIC = 1.8 V至5.5 V?)，−40°C < TA < +105°C。 表2. 参数 静态性能 1 分辨度 相对精度(INL) 差分非线性(DNL) 零代码误差 失调误差 满量程误差 增益误差 总不可调整误差(TUE) 最小值 ±0.5 ±0.5 1.25 ±1.5 ±0.075 ±0.05 ±0.16 ±0.14 ±0.075 ±0.06 ±1 ±1 ±1 0.2 0 0 短路电流 供电轨上的负载阻抗2 基准输出 输出电压 基准电压源TC 3 输出阻抗 输出电压噪声 输出电压噪声密度 容性负载稳定性 负载调整率(源) 负载调整率(吸) 输出电流负载能力 电压调整率 热滞 VREF 2 × VREF 单位 位 LSB LSB mV mV % FSR % FSR % FSR % FSR % FSR % FSR µV/°C µV/°C ppm/°C mV/V 10 V V nF nF kΩ µV/mA 10 µV/mA 2 10 容性负载稳定性 阻性负载 负载调整率 最大值 10 零代码误差漂移 失调误差漂移 增益温度系数 直流电源抑制比(PSRR) 输出特性 输出电压范围 典型值 1 20 50 mA Ω 2.5025 5 V ppm/°C Ω µV p-p nV/√Hz µF µV/mA µV/mA mA µV/V ppm ppm 20 2.4975 2 0.05 16.5 240 5 50 30 ±5 80 125 25 Rev. A | Page 3 of 24 测试条件/注释 DAC寄存器载入全0 DAC寄存器载入全1 内部基准电压源，增益 = 1 内部基准电压源，增益 = 2 外部基准电压源，增益 = 1 外部基准电压源，增益 = 2 DAC代码 = 中间电平，VDD = 5 V ± 10% 增益 = 1 增益 = 2 RL = ∞ RL = 2 kΩ CL = 0 µF VDD = 5 V, DAC代码 = 中间电平； −30 mA ≤ IOUT ≤ 30 mA VDD = 3 V, DAC代码 = 中间电平； −20 mA ≤ IOUT ≤ 20 mA 环境温度 参见“术语”部分 0.1 Hz至10 Hz 环境温度下；f = 10 kHz，CL = 10 nF RL = 2 kΩ 环境温度；V DD ≥ 3 V 环境温度 VDD ≥ 3 V 环境温度 第一个周期 其它周期 AD5310R/AD5311R 参数 逻辑输入 输入电流IIN 输入低电压VINL 输入高电压VINH 引脚电容CIN 逻辑输出(SDA) 输出低电压VOL 输出高电压VOH 引脚电容 电源要求 VLOGIC ILOGIC VDD 最小值 典型值 最大值 单位 测试条件/注释 ±1 ±4 0.3 × VLOGIC µA µA V V pF 每引脚 SDA和SCL引脚 (AD5311R) 0.4 V V pF 5.5 3 5.5 5.5 V µA V V 500 180 2 µA µA µA 0.7 × VLOGIC 2 VLOGIC − 0.4 4 1.8 0.25 2.7 VREF + 1.5 IDD 正常模式 4 350 110 掉电模式 5 AD5311R ISINK = 200 μA ISOURCE = 200 μA VIH = VLOGIC 或V IL = GND 增益 = 1 增益 = 2 VIH = VDD, VIL = GND 使能内部基准电压源 禁用内部基准电压源 1 线性度计算使用缩减的数据范围：代码8至代码1024，输出无负载。 从任一供电轨吸取负载电流时，相对于该供电轨的输出电压裕量受输出器件的20 Ω典型通道电阻限制。例如，吸取1 mA时，最小输出电压且20 Ω负载下，1 mA 产生20 mV。参见图29。 3 基准电压源温度系数采用黑盒法计算。详情见“术语”部分。 4 接口未启用。DAC启用。代码 = 零电平，DAC输出无负载。 5 DAC掉电。 2 交流特性 除非另有说明1，VDD = 2.7 V至5.5 V，RL = 2 kΩ至GND，CL = 200 pF至GND，2.5 V ≤ VREF ≤ VDD，1.8 V ≤ VLOGIC ≤ VDD，−40°C < TA < +105°C。 表3. 参数 2 输出电压建立时间 压摆率 数模转换毛刺脉冲 数字馈通 总谐波失真(THD) 输出噪声频谱密度 输出噪声 信噪比(SNR) 无杂散动态范围(SFDR) 信纳比(SINAD) 1 2 典型值 5 0.7 0.1 0.1 −83 200 6 90 88 82 最大值 7 单位 µs V/µs nV-sec nV-sec dB nV/√Hz µV p-p dB dB dB 温度范围为−40°C至+105°C，典型值25°C。 参见术语部分。 Rev. A | Page 4 of 24 条件/注释 增益 = 1，¼到¾量程建立到±0.25 LSB 主进位±1 LSB变化，增益 = 1 VREF = 2 V ± 0.1 V p-p, f = 10 kHz DAC代码 = 中间电平，f = 10 kHz 0.1 Hz至10 Hz；内部基准电压源 环境温度下；BW = 20 kHz，VDD = 5 V，fOUT = 1 kHz 环境温度下；BW = 20 kHz，VDD = 5 V，fOUT = 1 kHz 环境温度下；BW = 20 kHz，VDD = 5 V，fOUT = 1 kHz AD5310R/AD5311R 时序特性 AD5310R 除非另有说明，VDD = 2.7 V至5.5 V，VLOGIC = 1.8 V至5.5 V，−40°C < TA < +105°C。 表4. 1 参数 SCLK周期时间 SCLK高电平时间 SCLK低电平时间 SYNC 到SCLK下降沿建立时间 数据建立时间 数据保持时间 SCLK下降沿到SYNC上升沿 最小SYNC高电平时间 SYNC下降沿到SCLK下降沿忽略 SYNC上升沿到LDAC下降沿 LDAC低电平脉冲宽度 RESET低电平最小脉冲宽度 RESET脉冲启动时间 基准电压源上电时间（图3中未显示） 退出关断时间（图3中未显示） 1.8 V ≤ VLOGIC ≤ 2.7 V 最小值 典型值 最大值 33 16 16 15 5 5 15 20 16 25 20 75 150 600 6 符号 t1 t2 t3 t4 t5 t6 t7 t8 t9 t10 t11 t12 t13 tREF_POWER_UP 2 tSHUTDOWN 3 2.7 V ≤ VLOGIC ≤ 5.5 V 最小值 典型值 最大值 20 10 10 10 5 5 10 20 10 25 15 75 150 600 6 所有输入信号均指定tR = tF = 1 ns/V（10%到90%的VDD）并从(VIL + VIH)/2电平起开始计时。 VDD = 2.7 V之后令器件上电时，时序应相同。 3 退出掉电模式进入正常工作模式所需的时间，SYNC上升沿到DAC中间电平值的90%，且输出端无负载。 1 2 t4 t9 t7 t1 t2 SCLK t3 t8 SYNC t5 SDI DB15 DB14 DB13 DB12 DB2 DB1 t6 DB0 t10 t11 LDAC t12 RESET 11956-003 t13 VOUT 图3. SPI时序图，与模式1和模式2兼容(参见AN-1248应用笔记) Rev. A | Page 5 of 24 单位 ns ns ns ns ns ns ns ns ns ns ns ns ns µs µs AD5310R/AD5311R AD5311R 除非另有说明，VDD = 2.7 V至5.5 V，VLOGIC = 1.8 V至5.5 V，−40°C < TA < +105°C。 表5. 参数 1 串行时钟频率 SCL高电平时间，tHIGH SCL低电平时间，tLOW 数据建立时间，tSU；DAT 数据保持时间，tHD；DAT 重复起始条件的建立时间，tSU; STA (重复)起始条件保持时间，tHD；STA 停止条件和起始条件之间的总线空闲时间，tBUF 停止条件的建立时间，tSU; STO SDA信号的上升时间，tR SDA信号的下降时间，tF SCL信号的上升时间，tR SCL信号的下降时间，tF 抑制尖峰的脉冲宽度(图4未显示) LDAC下降沿到SCL下降沿 LDAC脉冲宽度(同步模式) LDAC脉冲宽度(异步模式) RESET脉冲宽度 基准电压源上电时间(图4中未显示) 退出关断时间(图4中未显示) 符号 fSCL 2 t1 t2 t3 t4 t5 t6 t7 t8 t9 t10 t11 t12 tSP t13 t14 t15 t16 tREF_POWER_UP 3 tSHUTDOWN 4 最小值 典型值 最大值 400 0.6 1.3 100 0 0.6 0.6 1.3 0.6 20 20 × (VDD/5.5 V) 20 20 × (VDD/5.5 V) 0 400 400 20 75 单位 kHz µs µs ns µs µs µs µs µs ns ns ns ns ns ns ns ns ns µs µs 0.9 300 300 300 300 50 600 6 最大总线电容限制在400 pF。所有输入信号均在tR = tF = 1 ns/V(10%到90%的VDD)情况下标定并从(VIL + VIH)/2电平起开始计时。 SDA和SCL时序通过输入滤波器使能来测量。关闭输入滤波器可提高传输速率，但对器件的EMC特性有不利影响。 3 VDD = 2.7 V之后令器件上电时，时序应相同。 4 退出掉电模式进入正常工作模式所需的时间。 1 2 t12 t11 t6 t8 t2 SCL t10 t9 t1 t5 t3 t4 SDA START OR REPEATED START CONDITION REPEATED START CONDITION 图4. I 2C串行接口时序图 Rev. A | Page 6 of 24 STOP CONDITION 11956-004 t7 AD5310R/AD5311R SCL SDA ACK STOP CONDITION t14 t15 t13 LDAC t16 RESET 图5. I 2C、LDAC和RESET时序 Rev. A | Page 7 of 24 11956-005 ASYNCHRONOUS DAC UPDATE SYNCHRONOUS DAC UPDATE AD5310R/AD5311R 绝对最大额定值 除非另有说明，TA = 25°C。 表6. 参数 VDD至GND VLOGIC至GND VOUT至GND VREF至GND 数字输入电压至GND 工作温度范围 工业 存储温度范围 结温(T J max) 功耗 ESD1 FICDM2 1 2 额定值 −0.3 V至+7 V −0.3 V至+7 V −0.3 V至V DD + 0.3 V或+7 V (取较小者) −0.3 V至V DD + 0.3 V或+7 V (取较小者) −0.3 V至V DD + 0.3 V或+7 V (取较小者) −40°C至+105°C −65°C至+150°C 135°C (TJ − T A)/θJA 4 kV 1.25 kV 注意，等于或超出上述绝对最大额定值可能会导致产品永 久性损坏。这只是额定最值，并不能以这些条件或者在任 何其它超出本技术规范操作章节中所示规格的条件下，推 断产品能否正常工作。长期在超出最大额定值条件下工作 会影响产品的可靠性。 热阻 θJA由JEDEC JESD51标准定义，其取值取决于测试板和测试 环境。 表7. 热阻 封装类型 10引脚MSOP 1 2 θJA 1351 θJC N/A2 单位 °C/W JEDEC 2S2P测试板，静止空气(0 m/s气流)。 N/A表示不适用。 ESD警告 ESD(静电放电)敏感器件。 人体模型(HBM)分类。 场感应充电装置模型类别。 带电器件和电路板可能会在没有察觉的情况下放电。 尽管本产品具有专利或专有保护电路，但在遇到高能 量ESD时，器件可能会损坏。因此，应当采取适当的 ESD防范措施，以避免器件性能下降或功能丧失。 Rev. A | Page 8 of 24 AD5310R/AD5311R VDD 1 10 VOUT VLOGIC 2 9 VREF 8 SDI 7 SYNC 6 SCLK RESET 3 LDAC 4 GND 5 AD5310R TOP VIEW (Not to Scale) 11956-006 引脚配置和功能描述 图6. AD5310R引脚配置 表8. AD5310R引脚功能描述 引脚编号 1 2 3 引脚名称 VDD VLOGIC RESET 说明 4 LDAC 5 6 7 8 9 GND SCLK SYNC SDI VREF 10 VOUT 加载DAC。 LDAC 支持异步模式(见图3)。发送脉冲使该引脚变为低电平后，当输入寄存器有新数据时， 可以更新DAC寄存器。此引脚可以永久连接到低电平，这种情况下，当有新数据写入输入寄存器时， DAC寄存器会自动更新。 接地基准。 串行时钟输入。数据在串行时钟输入的下降沿读入移位寄存器。数据以最高50 MHz的速率传输。 同步数据输入。当SYNC变为低电平时，SCLK和SDI缓冲器以及输入移位寄存器使能。 串行数据输入。数据在SCLK的下降沿进行采样。 基准电压输入/输出。默认情况下，此引脚为基准电压输出。 建议通过一个10 nF电容将此引脚去耦至GND。 DAC的模拟输出电压。输出放大器能以轨到轨方式工作。 电源输入引脚。工作电压范围为2.7 V至5.5 V。将此电源去耦至GND。 数字电源。电压范围为1.8 V至5.5 V。将此电源去耦至GND。 硬件复位引脚。RESET输入对低电平敏感。当RESET为低电平时，器件复位，忽略外部引脚。 输入和DAC寄存器载入零电平值，控制寄存器载入默认值。此引脚如果不用，可以接至VLOGIC。 Rev. A | Page 9 of 24 AD5310R/AD5311R VDD 1 10 VLOGIC 2 9 VREF 8 SDA 7 SCL 6 A0 LDAC 4 GND 5 AD5311R TOP VIEW (Not to Scale) 11956-007 RESET 3 VOUT 图7. AD5311R引脚配置 表9. AD5311R引脚功能描述 引脚编号 1 2 3 引脚名称 VDD VLOGIC RESET 4 LDAC 5 6 7 8 9 10 GND A0 SCL SDA VREF VOUT 说明 电源输入引脚。工作电压范围为2.7 V至5.5 V。将此电源去耦至GND。 数字电源。电压范围为1.8 V至5.5 V。将此电源去耦至GND。 硬件复位引脚。RESET输入对低电平敏感。当RESET为低电平时，器件复位，忽略外部引脚。 输入和DAC寄存器载入零电平值，控制寄存器载入默认值。此引脚如果不用，可以接至VLOGIC。 加载DAC。将输入寄存器中的内容传送到DAC寄存器。支持两种工作模式：异步和同步，如图5所示。 此引脚可以永久连接到低电平，这种情况下，当有新数据写入输入寄存器时，DAC更新。 接地基准。 用于多个封装解码的可编程地址(ADDR1)。该地址可以即时更改。 串行时钟线。 串行数据输入/输出。 基准电压输入/输出。此引脚默认用作基准输出。建议通过一个10 nF电容将此引脚去耦至GND。 DAC的模拟输出电压。输出放大器能以轨到轨方式工作。 Rev. A | Page 10 of 24 AD5310R/AD5311R 0.5 0.5 0.4 0.4 0.3 0.3 0.2 0.2 0.1 0.1 DNL (LSB) 0 –0.1 0 –0.1 –0.2 –0.2 –0.3 –0.3 –0.4 –0.4 0 200 400 600 800 1000 CODE –0.5 11956-011 –0.5 0 200 400 图8. INL 800 1000 图11. DNL 0.5 0.06 0.04 0.3 TUE (% FSR) 0.2 0.1 0 –0.1 VDD = 5V GAIN = 1 VREF = 2.5V U1_EXT U2_EXT U3_EXT U1_INT U2_INT U3_INT 0.4 TUE (% FSR) 600 CODE 11956-008 INL (LSB) 典型性能参数 0.02 0 –0.2 –0.3 –0.02 –0.4 200 400 600 800 1000 CODE –0.04 –40 0 图12. TUE与温度的关系 500 TA = 25°C GAIN = 1 VREF = 2.5V 0.03 VDD = 5V 450 400 350 0.02 ZS INTERNAL REFERENCE, GAIN = 1 FS EXTERNAL REFERENCE, GAIN = 2 FS INTERNAL REFERENCE, GAIN = 2 ZS INTERNAL REFERENCE, GAIN = 2 FS INTERNAL REFERENCE, GAIN = 1 FS EXTERNAL REFERENCE, GAIN = 1 IDD (µA) 300 0.01 U1 INTERNAL REFERENCE U2 INTERNAL REFERENCE U3 INTERNAL REFERENCE 0 250 200 150 100 U1 EXTERNAL REFERENCE U2 EXTERNAL REFERENCE U3 EXTERNAL REFERENCE –0.02 2.70 3.30 3.75 4.25 50 4.75 VDD (V) 5.25 图10. TUE与电源的关系(增益=1) 0 –40 –20 0 20 40 60 TEMPERATURE (°C) 图13. 电源电流与温度的关系 Rev. A | Page 11 of 24 80 105 11956-033 –0.01 11956-017 TUE (% FSR) 80 TEMPERATURE (°C) 图9. TUE与代码的关系 0.04 40 11956-014 0 11956-013 –0.5 AD5310R/AD5311R 400 ERROR (µV) ERROR (µV) 250 200 150 U1 INTERNAL REFERENCE U2 INTERNAL REFERENCE U3 INTERNAL REFERENCE U1 EXTERNAL REFERENCE U2 EXTERNAL REFERENCE U3 EXTERNAL REFERENCE 50 0 –40 –20 0 20 40 60 80 105 TEMPERATURE (°C) 300 200 100 0 11956-016 100 TA = 25°C GAIN = 1 VREF = 2.5V U1 INTERNAL REFERENCE U2 INTERNAL REFERENCE U3 INTERNAL REFERENCE U1 EXTERNAL REFERENCE U2 EXTERNAL REFERENCE U3 EXTERNAL REFERENCE 2.70 3.30 3.75 4.25 4.75 图14. 零代码误差和失调误差与温度的关系 5.50 图17. 零代码误差和失调误差与电源的关系 0.030 0.03 TA = 25°C GAIN = 1 VREF = 2.5V 0.025 0.02 0.020 0.015 ERROR (% FSR) 0.01 0 –0.01 –0.02 U1 INTERNAL REFERENCE U2 INTERNAL REFERENCE U3 INTERNAL REFERENCE U1 EXTERNAL REFERENCE U2 EXTERNAL REFERENCE U3 EXTERNAL REFERENCE –0.03 –0.04 –40 0 0.010 0.005 U1 INTERNAL REFERENCE U2 INTERNAL REFERENCE U3 INTERNAL REFERENCE 0 –0.005 U1 EXTERNAL REFERENCE U2 EXTERNAL REFERENCE U3 EXTERNAL REFERENCE –0.010 –0.015 VDD = 5V GAIN = 1 VREF = 2.5V 40 –0.020 –0.025 11956-015 ERROR (% FSR) 5.25 VDD (V) 11956-019 300 500 VDD = 5V GAIN = 1 VREF = 2.5V 80 TEMPERATURE (°C) 2.70 2.503 4.25 4.75 5.25 5.50 图18. 增益误差和满量程误差与电源的关系 2.50015 VDD = 5V U1 U2 U3 3.75 VDD (V) 图15. 增益误差和满量程误差与温度的关系 2.505 3.30 11956-018 350 TA = 25°C 2.50010 VREF (V) 2.501 2.499 2.50000 2.49995 2.49990 2.49985 2.495 –40 10 60 TEMPERATURE (°C) 图16. 内部基准电压与温度的关系 2.49980 2.5 D11 D12 D13 3.5 4.5 VDD (V) 图19. 内部基准电压与电源电压的关系 Rev. A | Page 12 of 24 5.5 11956-021 2.497 11956-020 VREF (V) 2.50005 AD5310R/AD5311R 4.5 4.0 2.5009 VDD = 5V TA = 25°C GAIN = 1 5.5V 5.0V 3.0V 2.7V TA = 25°C 2.5008 2.5007 3.0 VREF (V) 2.5 2.0 2.5006 2.5005 1.5 1.0 2.5004 VREF (V) 2.5003 –0.005 0.003 1800 0.005 A CH1 2.00µV VDD = 5V TA = 25°C 1600 1400 1200 1000 800 600 400 200 0 10 100 1k 10k 100k 1M FREQUENCY (Hz) 图21. 内部基准电压源噪声（0.1 Hz至10 Hz） 图24. 内部基准电压源噪声谱密度与频率的关系 T T TA = 25°C VDD = 5V TA = 25°C VDD = 5V M1.00s A CH1 2.00µV 11956-029 CH1 10µV CH1 10µV 图22. 0.1 Hz至10 Hz输出噪声图，外部基准电压源 M1.00s A CH1 2.00µV 图25. 0.1 Hz至10 Hz输出噪声图，内部基准电压源 Rev. A | Page 13 of 24 11956-026 1 1 11956-025 INTERNAL REFERENCE NSD (nV/√Hz) TA = 25°C VDD = 5V 11956-022 M1.00s 0.001 图23. 内部基准电压与负载电流的关系 1 CH1 10µV –0.001 LOAD CURRENT (A) 图20. 基准输出分布 T –0.003 11956-023 0 11956-024 0.5 2.50001 2.50004 2.50007 2.50010 2.50013 2.50016 2.50019 2.50022 2.50025 2.50028 2.50031 2.50034 2.50037 2.50040 2.50043 2.50046 2.50049 2.50052 2.50055 2.50058 2.50061 2.50064 2.50067 2.50070 2.50073 2.50076 2.50079 2.50082 2.50085 2.50088 2.50091 2.50094 2.50097 2.50100 NUMBER OF HITS 3.5 AD5310R/AD5311R 1200 0.6 800 600 400 0.2 –0.2 1k 10k 100k 1M –1.4 11956-027 100 0 5 0.03 图29. 上裕量/下裕量与负载电流的关系 7 VDD = 5V TA = 25°C GAIN = 1 VDD = 5V TA = 25°C GAIN = 2 0x3FF 0x300 0x200 0x100 0x000 6 5 4 4 3 VOUT (V) VOUT (V) 0.02 LOAD CURRENT (A) 图26. 噪声频谱密度，增益 = 1 0x3FF 0x300 0x200 0x100 0x000 0.01 11956-030 –1.0 FREQUENCY (Hz) 6 TA = 25°C –0.6 200 0 10 SINKING, VDD = 3V SOURCING, VDD = 5V SINKING, VDD = 5V SOURCING, VDD = 3V 1.0 ΔV OUT (V) NSD (nV/√Hz) 1000 1.4 VDD = 5V TA = 25°C GAIN = 1 FULL-SCALE MIDSCALE ZEROSCALE 2 3 2 1 1 0 0 0 50 LOAD CURRENT (mA) –2 –50 11956-028 –1 –50 图27. 源电流和吸电流能力，增益 = 1 4.5 3.5 2.5 CL = 0nF CL = 0.2nF CL = 1nF CL = 4.7nF CL = 10nF 2.0 3.0 VOUT (V) 2.5 2.0 1.5 1.0 1.5 0.5 0 0 0.01 TIME (ms) 0.02 VDD = 5V TA = 25°C GAIN = 1 RL = 2kΩ INTERNAL REFERENCE = 2.5V 0.5 图28. 建立时间与容性负载的关系，增益 = 2 0 0 0.01 TIME (ms) 图31. 建立时间与容性负载的关系，增益 = 1 Rev. A | Page 14 of 24 0.02 11956-034 VDD = 5V TA = 25°C GAIN = 2 RL = 2kΩ INTERNAL REFERENCE = 2.5V 1.0 11956-037 VOUT (V) 50 图30. 源电流和吸电流能力，增益 = 2 CL = 0nF CL = 0.2nF CL = 1nF CL = 4.7nF CL = 10nF 4.0 0 LOAD CURRENT (mA) 11956-031 –1 AD5310R/AD5311R 0.0015 GAIN = 1 GAIN = 2 0.0010 0 VDD = 5V TA = 25°C REFERENCE = 2.5V CODE = 0x7FFF TO 0x8000 –20 –0.0005 –0.0010 –30 –40 –50 –0.0015 –60 –0.0020 –70 0 1 2 3 4 5 6 –80 11956-036 –0.0025 7 TIME (µs) 1k 100k 1M 10M 图35. 乘法带宽(外部基准电压源为2.5 V ± 0.1 V p-p， 10 kHz至10 MHz) 3 VDD = 5V TA = 25°C INTERNAL REFERENCE = 2.5V VDD = 5V TA = 25°C MIDSCALE, GAIN = 2 –30 VOUT (V) 2 –80 SYNC MIDSCALE, GAIN = 1 1 –130 –180 0 5 10 15 20 FREQUENCY (kHz) 0 –5 11956-038 HARMONIC DISTORTION (dBV) 10k FREQUENCY (Hz) 图32. 数模转换毛刺脉冲 20 VDD = 5V TA = 25°C VOUT = MIDSCALE EXTERNAL REFERENCE = 2.5V, ±0.1V p-p 0.06 5 0.05 0.04 4 3 0.03 2 0.02 VOUT (V) VDD 0.01 1 VOUT –0.01 2 3 4 5 6 TIME (ms) 7 8 11956-039 0 –1 1 10 图36. 退出掉电模式进入中间电平 6 0 5 TIME (µs) 图33. 1 kHz时的总谐波失真 0 0 图34. 上电复位至0 V Rev. A | Page 15 of 24 15 11956-041 VOUT (V) 0 11956-040 BANDWIDTH (dB) 0.0005 VDD (V) GAIN = 2 GAIN = 1 –10 AD5310R/AD5311R 术语 相对精度或积分非线性(INL) 对于DAC，相对精度(或积分非线性)是指DAC输出与通过 DAC传递函数的两个端点的直线之间的最大偏差，单位为 LSB。典型INL与代码的关系曲线参见图8。 差分非线性(DNL) 差分非线性是指任意两个相邻编码之间所测得变化值与理 想的1 LSB变化值之间的差异。最大±1 LSB的额定差分非线 性可确保单调性。本DAC通过设计保证单调性。典型DNL 与代码的关系曲线参见图11。 零代码误差 零代码误差衡量将零电平代码(0x000)载入DAC寄存器时的 输出误差。理想情况下，输出应为0 V。输入的零代码误 差始终为正值，因为在DAC和输出放大器中的失调误差的 共同作用下，DAC输出不能低于0 V。零代码误差用mV表 示。零代码误差曲线参见图14至图17。 数模转换毛刺脉冲 数模转换毛刺脉冲是DAC寄存器中的代码输入变化时注入 模拟输出的脉冲。数模转换毛刺脉冲通常规定为毛刺的面 积，用nV-sec表示，数字输入代码在主进位跃迁中改变1 LSB(0x1FF至0x200)时进行测量。 数字馈通 数字馈通衡量从DAC的数字输入注入DAC的模拟输出的脉 冲，但在DAC输出未更新时进行测量。单位为nV-sec，测 量数据总线上发生满量程编码变化时的情况，即全0至全 1，反之亦然。 输出噪声频谱密度 噪声频谱密度衡量内部产生的随机噪音。随机噪声表示为 频谱密度(nV/√Hz)。测量方法是将DAC加载到中间电平， 然后测量输出端噪声。单位为nV/√Hz。噪声频谱密度曲线 参见图22、图25和图26。内部基准电压源的噪声频谱密度 曲线参见图21和图24。 满量程误差 满量程误差衡量将满量程代码(0x3FF)载入DAC寄存器时的 输出误差。理想情况下，输出为VDD − 1 LSB。满量程误差 用满量程范围的百分比(%FSR)表示。满量程误差曲线参见 图15和图18。 乘法带宽 DAC内部的放大器具有有限的带宽，乘法带宽即是衡量该 带宽。参考端的正弦波(DAC加载满量程代码)出现在输出 端。乘法带宽指输出幅度降至输入幅度以下3 dB时的频率。 增益误差 增益误差衡量DAC的量程误差，表示DAC传递特性的斜率 与理想值之间的偏差，用% FSR表示。 总谐波失真(THD) 总谐波失真(THD)是指理想正弦波与使用DAC时其衰减形 式的差别。正弦波用作DAC的参考，而THD用来衡量DAC 输出端存在的谐波。单位为dB。 零代码误差漂移 零代码误差漂移衡量零代码误差随温度的变化，用µV/°C 表示。 增益温度系数 增益温度系数用来衡量增益误差随温度的变化，用ppm FSR/°C表示。 失调误差 失调误差是指传递函数线性区内VOUT(实际)和VOUT(理想)之 间的差值，用mV表示。失调误差是通过将代码4载入DAC 寄存器测得的。该值可以为正，也可为负。 直流电源抑制比(PSRR) PSRR表示电源电压变化对DAC输出的影响大小，是指DAC 满量程输出的条件下VOUT变化量与VDD变化量之比，单位 为dB。VREF保持在2 V，而VDD的变化范围为±10%。 基准电压温度系数(TC) 基准电压源TC衡量基准输出电压随温度的变化。基准电压 源TC利用黑盒法计算，该方法将温度系数(TC)定义为基准 电压输出在给定温度范围内的最大变化，用ppm/°C表示， 计算公式如下：  VREFmax − VREFmin  6 TC =   × 10  VREFnom × TempRange  其中： VREFmax是在整个温度范围内测量的最大基准电压输出。 VREFmin是在整个温度范围内测量的最小基准电压输出。 VREFnom是标称基准输出电压2.5 V。 TempRange为额定温度范围：−40°C至+105°C。 输出电压建立时间 输出电压建立时间是指对于一个¼至¾满量程输入变化， DAC输出建立为指定电平所需的时间。 Rev. A | Page 16 of 24 AD5310R/AD5311R 工作原理 VREF 数模转换器 AD5310R/AD5311R是单通道、10位、串行输入、电压输出 DAC，内置2.5 V基准电压源，这些器件采用2.7 V至5.5 V电 源供电。数据通过I2C串行接口或SPI接口以24位字格式写 入AD5310R/AD5311R。 R R R AD5310R/AD5311R内置一个上电复位电路，确保DAC输出 上电至零电平。它们也有软件掉电模式，可以将典型功耗 降至2 μA(最大值)。 TO OUTPUT BUFFER 传递函数 R 内部基准电压源默认使能。需要外部基准电压源的用户可 以使用AD568x系列。DAC的输入编码为直接二进制，理 想输出电压为： 11956-043 R 对于AD5310R， 图38. 简化电阻串结构 D  VOUT (D) = Gain × VREF ×   1024  内部基准电压源 AD5310R/AD5311R内置一个2.5 V、2 ppm/°C基准电压源， 满量程输出为2.5 V或5 V，具体取决于增益位的状态(参见 表15)。 对于AD5311R， D  VOUT (D) = Gain × VREF ×   1024  其中： D是载入DAC寄存器的二进制编码的十进制等效值。 Gain是输出放大器的增益，默认设置为1。可使用控制寄 存器中的增益选择位将其设置为1或2。 DAC架构 DAC架构由一个分段式串DAC和一个内部输出放大器构 成。图37显示了内部功能框图。 VREF 2.5V REF INPUT REGISTER DAC REGISTER REF (+) RESISTOR STRING 内部基准电压由VREF引脚提供。它经过内部缓冲，能够驱 动高达50 mA的外部负载。 外部基准电压源 根据应用要求，VREF引脚可以配置为输入引脚，从而支持 使用外部基准电压源。片内基准电压源在上电时默认开 启。 将外部缓冲器连接到该引脚之前，需要写入控制寄存器以 禁用内部基准电压源，参见“REF位”部分。 VOUT 输出缓冲器 11956-042 REF (–) GND AD5310R/AD5311R的片内基准电压源在上电时开启，可以 通过写入控制寄存器予以禁用。 图37. DAC通道架构框图 简化的分段式电阻串DAC结构如图38所示。载入DAC寄 存器的代码决定串上连接到输出缓冲器的开关状态。 串中的各电阻具有相同的值R，因此串DAC必定是单 调的。 输出缓冲器采用输入/输出轨到轨缓冲器设计，最大输出电 压范围为0 V至VDD。增益位将分段式串DAC的增益设置为 1或2，如表15所示。输出缓冲电压由VREF、增益位、失调 和增益误差决定。 输出缓冲器可以驱动10 nF电容与2 kΩ电阻的并联组合，如 图34所示。如果需要更高的容性负载，必须在输出放大器 与负载之间连接分流电阻。压摆率为0.7 V/µs，¼到¾量程 建立时间为5 µs。 Rev. A | Page 17 of 24 AD5310R/AD5311R 串行接口 AD5310R SPI串行数据接口 菊花链模式兼容性 AD5310R具有三线式串行接口(SYNC、SCLK和SDI)，与串 行外设接口(SPI)模式1和模式2兼容，并且与SPORT等完全 同步接口兼容。典型写序列的时序图参见图3。有关SPI接 口的更多信息，请参见AN-1248应用笔记。 AD5310R支持菊花链配置，但因为没有SDO引脚，故而无 法转发数据。要以菊花链模式连接AD5310R，每个链仅连 接一个器件是可行的，并且AD5310R应当最后连接。 菊花链形式可以最大程度地减少控制IC的引脚数量要求。 如图39所示，必须将一个封装的SDO引脚连接到下一个封 装的SDI引脚。由于后续器件之间的线路存在传播延迟， 因此可能需要延长时钟周期。默认情况下，菊花链配置模 式禁用。若要使能，必须将控制寄存器的DCEN位设置为1 (参见表11)。 写序列通过将SYNC线置为低电平来启动。来自SDI线的数 据在SCLK的下降沿采样并进入输入移位寄存器。SYNC引 脚必须保持低电平，直到从SDI引脚载入完整的数据字(16 位，参见图3)。当SYNC变回高电平时，串行数据字按照表 10中的说明解码。 SYNC必须在下一个写序列之前保持至少20 ns的高电平， 这样才能用SYNC下降沿启动下一个写序列。 当控制寄存器中的DCEN位使能时，AD5310R将任何长于 24位的数据字视为有效帧，解码最后收到的24位，最后10 个LSB为无关位。 经过16个下降时钟沿后，如果SYNC变为高电平，它将被 解读为有效的写操作，前16位被载入输入移位寄存器。 AD5686 CONTROLLER 如果SYNC在16个下降时钟沿之前变为高电平，则忽略该 串行写操作，写序列被视为无效。 为了最大程度地降低功耗，建议所有串行接口引脚都在供 电轨附近操作。 MOSI SDIN SCLK SCLK SS SYNC U1 SDO MISO SDI AD5310R U2 SCLK 11956-044 SYNC 图39. 菊花链连接 SCLK 24 48 SYNC DB23 DB0 DB23 DB0 INPUT WORD FOR AD5686 INPUT WORD FOR AD5310R DB23 SDO_U1 UNDEFINED DB0 INPUT WORD FOR AD5310R 图40. 菊花链时序图 Rev. A | Page 18 of 24 11956-045 MOSI AD5310R/AD5311R 表10. SPI命令操作 C3 0 0 0 命令位 [DB15:DB12] C2 C1 C0 0 0 0 0 0 1 0 1 0 DB11 X DB9 X DB10 X DB8 X DB9 X DB7 X DB8 X DB6 X 数据位 [DB11:DB0] 1 DB7 DB6 DB5 DB4 X X X X DB5 DB4 DB3 DB2 X X X X DB3 X DB1 X DB2 X DB0 X [DB1:DB0] XX XX XX 0 0 1 1 DB9 DB8 DB7 DB6 DB5 DB4 DB3 DB2 DB1 DB0 XX 0 1 0 0 DB9 DB8 DB7 DB6 DB5 DB4 0 0 0 0 00 1 X = 无关位。 DB10 PD1 DB9 PDO DB8 REF DB7 GAIN DB6 DCEN AD5311R I2C串行数据接口 AD5311R具有一个双线式I2C兼容串行接口，这些器件可作 为从机连接到I2C总线，受主机的控制。典型写序列的时序 图参见图4。 AD5311R支持标准(100 kHz)和快速(400 kHz)数据传输模 式。不支持10位寻址和广播寻址。 双线式串行总线协议按如下方式工作： 1. 无操作(NOP)。无操作。 写入输入寄存器。 更新DAC寄存器 (LDAC 软件) 写入DAC和输入 寄存器。 写入控制寄存器。 I2C地址 表11. 控制寄存器位 DB11 RESET 操作 当SDA线上发生高低转换而SCL处于高电平时，主机通 过建立起始条件而启动数据传输。之后的字节是地址 字节，由7位从机地址组成。与发送地址对应的从机 地址通过在第9个时钟脉冲期间拉低SDA来做出响应 (这称为应答位)。在这个阶段，在选定器件等待从移 位寄存器读写数据期间，总线上的所有其它器件保持 空闲状态。 2. 数据按9个时钟脉冲(8个数据位和1个应答位)的顺序通 过串行总线发送。SDA线上的数据转换必须发生在 SCL低电平期间，并且在SCL高电平期间保持稳定。 3. 读取或写入所有数据位之后，停止条件随即建立。在 写入模式下，主器件在第10个时钟脉冲期间拉高SDA 线，以建立停止条件。在读取模式下，主机会向第9 个时钟脉冲发送不应答(即SDA线保持高电平)。主机 在第10个时钟脉冲前将SDA线拉低，然后在第10个时 钟脉冲期间拉高，以建立停止条件。 AD5311R有一个7位从机地址。五个MSB为10011。第二位 至最后一位为0，由A0地址引脚的状态和LSB设置。由于可 以更改A0硬连线，因此用户可将最多两个器件集成到一条 总线上，如表12所示。此外，该引脚可以在传输启动之前 更新，因此可以将该引脚连接到GPIO或多路复用器，从而 在同一条总线上使用多个器件。 表12. 器件地址选择 A0引脚连接 GND VLOGIC A0位 0 1 I2C地址 1001100 1001110 I2C写操作 写入AD5311R时，用户必须先设置启动条件和地址字节 (R/W=0)，接着DAC通过拉低SDA做出应答，表示其已做 好接收数据准备，如图41所示。AD5311R需要一个命令字 节来控制DAC的各种功能(参见表13)，以及DAC的两个数 据字节。所有这些数据字节都由AD5311R应答。随即出现 停止条件。写操作序列如图41所示。 Rev. A | Page 19 of 24 AD5310R/AD5311R SCL 1 SDA 0 0 START CONDITION BY MASTER 1 1 A0 0 ADDRESS BYTE R/W DB7 DB6 ACK MSB BY AD5311R DB5 DB4 DB3 DB2 DB1 DB0 COMMAND BYTE ACK BY AD5311R SCL DB7 DB6 DB5 DB4 DB3 DB2 DB1 DB0 DATA HIGH BYTE DB7 DB6 ACK BY AD5311R DB5 DB4 DB3 DB2 DB1 DB0 DATA LOW BYTE ACK STOP BY CONDITION AD5311R BY MASTER 图41. I 2C写操作 表13. I2C命令表 1 DB7 0 0 DB6 0 0 命令字节 DB5 DB4 0 0 0 1 [DB3:DB0] XXXX XXXX 数据高字节 [DB7:DB3] [DB2:DB0] XXXXX XXX DB9:DB5 DB:DB2 数据低字节 [DB7:DB6] [DB5:DB0] XX XXXXX DB1:DB0 XXXXX 0 0 0 0 0 1 1 1 0 XXXX XXXX XXXX XXXXX DB9:DB5 DB9:DB5 XX DB1:DB0 00 1 0 1 0 XXX DB4:DB2 000 XXXXX XXXXX 00000 操作 NOP：无操作。 写入输入寄存器。 更新DAC寄存器(LDAC软件) 写入DAC和输入寄存器。 写入控制寄存器。 X = 无关位。 表14. 控制寄存器位 DB9 RESET DB8 PD1 DB7 PDO Rev. A | Page 20 of 24 DB6 REF DB5 GAIN 11956-046 SDA AD5310R/AD5311R 命令 写入输入寄存器 该寄存器允许预载入DAC寄存器的新值。从输入寄存器到 DAC寄存器的传输可通过硬件、LDAC引脚或软件(使用命 令2)触发。 若新数据载入DAC寄存器，则DAC寄存器将自动覆盖输入 寄存器的内容。 PD0和PD1位 AD5310R/AD5311R支持两种工作模式，通过写入控制寄存 器可以选择工作模式。 正常模式下，输出缓冲器直接与VOUT引脚相连。 掉电模式，输出缓冲器内部禁用，VOUT引脚输出阻抗可以 选择熟知的值，如表17所示。 表17. 工作模式 更新DAC寄存器 该命令将输入寄存器中的内容传送到DAC寄存器，并因此 而更新VOUT引脚。串行写操作中包含的数据会被忽略。 此操作与软件LDAC等效。 写入DAC寄存器 完成写操作时，该命令更新DAC寄存器。输入寄存器自动 更新为DAC寄存器值。 写入控制寄存器 写入控制寄存器命令用于设置掉电和增益功能。它还用来 使能/禁用内部基准源以及执行软件复位。控制寄存器的各 位参见表14。 增益位(Gain) Gain位选择输出放大器的增益。表15列出了输出电压范围 与该位状态的对应关系。 工作模式 正常模式 掉电模式 1 kΩ输出阻抗 100 kΩ输出阻抗 三态输出阻抗 PD1 0 PD0 0 0 1 1 1 0 1 掉电模式下，器件禁用输出缓冲器，但不禁用内部基准电 压源。为最大程度地降低功耗，建议禁用REF位。 内部基准电压源和输出缓冲器均禁用时，电源电流降至2 μA (5 V电源)。 图42显示了此输出级。 DAC AMPLIFIER VOUT 增益 0 1 输出电压范围 0 V至V REF (默认) 0 V至2 × V REF POWER-DOWN CIRCUITRY REF位 片内基准电压源在上电时默认开启。通过设置控制寄存器 中的软件可编程位DB6，可以开启或关闭此基准电压源。 表16列出了该位的状态与工作模式的对应关系。 为降低功耗，如果器件被置于掉电模式，建议禁用内部基 准电压源。 表16. REF位 REF 0 1 基准电压源功能 基准电压源使能(默认) 基准电压源禁用 RESISTOR NETWORK 11956-047 表15. Gain位 图42. 掉电模式下的输出级 掉电模式激活时，输出放大器关断。然而，除非内部基准 电压源关断，否则偏置发生器、基准源和电阻串仍然开 启。电源电流降至2 μA(5 V电源)。DAC寄存器的内容不受 关断模式的影响，且该模式下可更新DAC寄存器。当VDD = 5 V时，退出掉电模式所需时间通常为4 µs，在基准电压源 禁用的情况下为600 µs。 复位(Reset) AD5310R/AD5311R的写入控制寄存器包含软件复位位，可 将DAC寄存器复位至零电平，并将输入、DAC和控制寄存 器复位至默认值。将控制寄存器的reset位设为1时，就会 启动软件复位。软件复位完成时，reset位自动清0。 Rev. A | Page 21 of 24 AD5310R/AD5311R 加载DAC (硬件LDAC引脚) 硬件RESET AD5310R/AD5311R有一个由输入寄存器和DAC寄存器组成 的双缓冲接口。LDAC引脚将输入寄存器中的数据传送到 DAC寄存器，输出因此而更新。 RESET是一个低电平有效信号，用于将DAC输出设置为零 电平，并将输入、DAC和控制寄存器设为默认值。RESET 必须保持75 ns的低电平才能完成该操作。当RESET信号变 回高电平后，输出会保持零电平，直到写入新值。在 RESET引脚为低电平期间，AD5310R/AD5311R会忽略任何 新命令。 同步DAC更新 (仅AD5311R) 写入输入寄存器时，如果LDAC引脚保持低电平，则DAC 寄存器、输入寄存器和输出在ACK位之前的最后一个SCL 下降沿更新，如图5所示。 若RESET在上电时保持低电平，内部基准电压源将不能正 确初始化，直到RESET引脚被释放为止。 异步DAC更新 LDAC在数据传送到器件时保持高电平。产生停止条件 后，通过拉低LDAC可以更新DAC输出。输出DAC在LDAC 引脚的下降沿更新。 AD5311R, I2C读操作 当回读AD5311R DAC的输入寄存器时，用户必须先写入地 址字节(R/W = 1)，接着DAC通过拉低SDA做出应答，表示 其已做好数据接收准备。然后，从DAC读取包含输入寄存 器内容的两字节数据，如图43所示。主机发出NACK条 件，后跟停止条件，以完成读操作序列。 若在访问器件期间发送脉冲至LDAC，该脉冲将被忽略。 1 9 1 9 SCL 0 START BY MASTER SCL (CONTINUED) SDA (CONTINUED) 0 1 1 A0 0 DB7 R/W FRAME 1 SLAVE ADDRESS 1 DB7 DB6 ACK. BY AD5311R DB5 DB4 DB3 FRAME 2 DATA HIGH BYTE DB2 DB1 DB0 ACK. BY MASTER 9 DB6 DB5 DB4 DB3 DB2 FRAME 3 DATA LOW BYTE DB1 DB0 NACK. BY STOP BY MASTER MASTER 图43. I 2C读操作 Rev. A | Page 22 of 24 11956-048 1 SDA AD5310R/AD5311R 热滞 上电时序 热滞是指当温度从环境温度变冷再变热之后回到环境温度 时基准电压上出现的电压差。 由于有二极管来限制数字引脚和模拟引脚的顺从电压，因 此必须先给GND供电，然后再向VDD、VOUT和VLOGIC施加电 压。否则，二极管将正偏，以致VDD意外上电。理想的上 电时序为GND、VDD、VLOGIC、VREF，然后是数字输入。 热滞数据如图44所示。其测量条件是从环境温度+25°C变 为−40°C，然后变为+105°C，最后回到环境温度+25°C。然 后，测得两次环境温度下测量结果之间的偏差VREF(如图44 中的实线所示)。接着，立即重复相同的温度变化和测量， 其结果如图44中的虚线所示。 6 FIRST TEMPERATURE SWEEP SUBSEQUENT… 在任何注重精度的电路中，精心考虑电源和接地回路布局 都有助于确保达到规定的性能。安装AD5310R/AD5311R所 用的PCB应经过专门设计，使AD5310R/AD5311R位于模拟 平面。 确保AD5310R/AD5311R具有足够大的10 µF电源旁路电容， 与每个电源上的0.1 µF电容并联，并且尽可能靠近封装，最 好是正对着该器件。10µF电容应为钽珠型电容。0.1 µF电容 应具有低有效串联电阻(ESR)和低有效串联电感(ESI)，如高 频时提供低阻抗接地路径的普通陶瓷型电容，以便处理内 部逻辑开关所引起的瞬态电流。 4 3 2 1 0 –100 –80 –60 –40 –20 0 DISTORTION (ppm) 20 40 60 11956-050 NUMBER OF HITS 5 布局布线指南 图44. 热滞 Rev. A | Page 23 of 24 AD5310R/AD5311R 外形尺寸 3.10 3.00 2.90 3.10 3.00 2.90 10 5.15 4.90 4.65 6 1 5 PIN 1 IDENTIFIER 0.50 BSC 0.95 0.85 0.75 15° MAX 1.10 MAX 0.30 0.15 0.23 0.13 6° 0° COMPLIANT TO JEDEC STANDARDS MO-187-BA 0.70 0.55 0.40 091709-A 0.15 0.05 COPLANARITY 0.10 图45. 10引脚超小型封装[MSOP] (RM-10) 图示尺寸单位：mm 订购指南 型号 1 AD5310RBRMZ AD5310RBRMZ-RL7 AD5311RBRMZ AD5311RBRMZ-RL7 1 分辨率(位) 10 10 10 10 温度范围 −40°C至+105°C −40°C至+105°C −40°C至+105°C −40°C至+105°C 封装描述 10引脚 MSOP 10引脚 MSOP 10引脚 MSOP 10引脚 MSOP Z = 符合RoHS标准的器件。 ©2014 Analog Devices, Inc. All rights reserved. Trademarks and registered trademarks are the property of their respective owners. D11956sc-0 -1/14(A) Rev. A | Page 24 of 24 封装选项 RM-10 RM-10 RM-10 RM-10 标识 DJZ DJZ DJX DJX