AD5422AREZ

单通道、12/16位、串行输入、内置电流源 和电压输出DAC，具有HART连接能力 AD5412/AD5422 特性 概述 12/16位分辨率和单调性 电流输出范围：4 mA至20 mA、0 mA至20 mA、0 mA至24 mA 总非调整误差(TUE)：±0.01 %(典型值，FSR) 输出漂移：±3 ppm/ 电压输出范围：0 V至5 V、0 V至10 V、±5 V、±10 V 允许超量程范围：10% 总非调整误差(TUE)：±0.01 %(典型值，FSR) 输出温漂：±2 ppm/°C 灵活的串行数字接口 片内输出故障检测 片内基准电压源：最大温漂10 ppm/°C 可选的稳压DVCC输出 异步清零功能 电源电压范围 AVDD：10.8 V至40 V AVSS：−26.4 V至−3 V/0 V 输出环路顺从电压：AVDD − 2.5 V 温度范围：−40°C至+85°C TSSOP和LFCSP封装 AD5412/AD5422是低成本、精密、完全集成、12/16位数模 转换器(DAC)，内置可编程电流源和可编程电压输出，设 计用于满足工业过程控制应用的需要。 输出电流范围可编程设置为4 mA至20 mA、0 mA至20 mA 或者超量程的0 mA至24 mA。 此产品的LFCSP版本有一个CAP2引脚，可以将HART信号 耦合到AD5412/AD5422的电流输出上。 电压输出由一个独立引脚提供，该引脚可配置成提供0 V至 5 V、0 V至10 V、±5 V或±10 V输出范围；所有范围均提供 10%的超量程。 模拟输出有短路和开路保护，可驱动1 μF的容性负载。 器件采用10.8 V至40 V的AVDD电源电压范围工作。输出环路 顺从电压为0 V至AVDD – 2.5 V。 灵活的串行接口为SPI和MICROWIRE兼容型，可以采用三 线式模式工作，从而极大地降低隔离应用的数字隔离要求。 器件还包括上电复位功能，确保器件在已知状态下上电。 该器件还含有一个异步清零引脚(CLEAR)，它可将输出设 置为零电平/中间电平电压输出或将输出设置为选定电流范 围的低端。 应用 过程控制 执行器控制 PLC HART网络连接(仅适用于LFCSP封装) 在电流模式和电压模式下，总输出误差典型值均为 ±0.01%。 表1. 引脚兼容器件 产品型号 AD5410 AD5420 描述 单通道、12位、 串行输入电流源DAC 单通道、16位、 串行输入电流源DAC 配套产品 HART调制解调器：AD5700、AD5700-1 Rev. H Document Feedback Information furnished by Analog Devices is believed to be accurate and reliable. However, no responsibility is assumed by Analog Devices for its use, nor for any infringements of patents or other rights of third parties that may result from its use. Specifications subject to change without notice. No license is granted by implication or otherwise under any patent or patent rights of Analog Devices. Trademarks and registered trademarks are the property of their respective owners. One Technology Way, P.O. Box 9106, Norwood, MA 02062-9106, U.S.A. Tel: 781.329.4700 ©2009–2013 Analog Devices, Inc. All rights reserved. Technical Support www.analog.com ADI中文版数据手册是英文版数据手册的译文，敬请谅解翻译中可能存在的语言组织或翻译错误，ADI不对翻译中存在的差异或由此产生的错误负责。如需确认任何词语的准确性，请参考ADI提供 的最新英文版数据手册。 AD5412/AD5422 目录 特性.................................................................................................. 1 应用.................................................................................................. 1 概述.................................................................................................. 1 配套产品 ......................................................................................... 1 修订历史 ......................................................................................... 3 功能框图 ......................................................................................... 4 技术规格 ......................................................................................... 5 交流工作特性 ........................................................................... 8 时序特性.................................................................................... 9 绝对最大额定值.......................................................................... 11 ESD警告................................................................................... 11 引脚配置和功能描述 ................................................................. 12 典型性能参数 .............................................................................. 14 概述 .......................................................................................... 14 电压输出.................................................................................. 16 电流输出.................................................................................. 21 术语................................................................................................ 25 工作原理 ....................................................................................... 27 架构 .......................................................................................... 27 串行接口.................................................................................. 28 上电状态.................................................................................. 29 数据寄存器 ............................................................................. 31 控制寄存器 ............................................................................. 31 复位寄存器 ............................................................................. 32 状态寄存器 ............................................................................. 32 AD5412/AD5422特性................................................................. 33 故障报警.................................................................................. 33 电压输出短路保护 ................................................................ 33 电压输出超量程..................................................................... 33 电压输出驱动-检测............................................................... 33 异步清零(CLEAR) ................................................................. 31 内部基准电压源..................................................................... 33 外部电流设置电阻 ................................................................ 33 数字电源.................................................................................. 34 外部增强功能 ......................................................................... 34 外部补偿电容 ......................................................................... 34 HART通信 ............................................................................... 34 数字压摆率控制..................................................................... 34 IOUT滤波电容(LFCSP封装) ................................................... 35 应用信息 ....................................................................................... 37 相同引脚上的电压和电流输出范围 ................................. 37 驱动感性负载 ......................................................................... 37 瞬变电压保护 ......................................................................... 37 电流隔离接口 ......................................................................... 37 微处理器接口 ......................................................................... 37 布局指南.................................................................................. 38 散热和电源考量..................................................................... 38 工业模拟输出模块 ................................................................ 39 支持工业HART的模拟输出应用 ....................................... 39 外形尺寸 ....................................................................................... 41 订购指南.................................................................................. 42 Rev. H | Page 2 of 44 AD5412/AD5422 修订历史 2013年6月—修订版G至修订版H 更改表6中的REFOUT引脚 ....................................................... 12 更改“相同引脚上的电压和电流输出范围”部分和图75..... 36 2013年3月—修订版F至修订版G 将TSSOP_EP θJA从42/W改为35/W， 将LFCSP θJA从28/W改为33/W，增加尾注2 ......................... 11 增加图67 ....................................................................................... 30 更改表15中的REXT描述........................................................... 31 更改表21 ....................................................................................... 33 更改“散热和电源考量”部分..................................................... 38 更改表25 ....................................................................................... 39 2012年7月—修订版E至修订版F 更新外形尺寸 .............................................................................. 40 更改订购指南 .............................................................................. 40 2012年5月—修订版D至修订版E 重新组织布局 ..........................................................................通篇 更改产品名称 ................................................................................ 1 更改“特性”部分、“应用”部分和“概述”部分； 增加“配套产品”部分.................................................................... 1 更改图1 ........................................................................................... 3 更改表1中的失调误差温度系数(TC)参数 .............................. 4 更改表6 ......................................................................................... 12 更改“上电状态”部分.................................................................. 29 增加“HART通信”部分和图68，重新排序 ............................ 33 增加“相同引脚上的电压和电流输出范围”部分和图74..... 36 增加“支持工业HART的模拟输出应用”部分........................ 38 增加图79 ....................................................................................... 39 2011年11月—修订版C至修订版D 更改表15 ....................................................................................... 29 2010年3月—修订版B至修订版C 更改表5中的AVSS至GND参数.................................................. 10 2010年2月—修订版A至修订版B 更改散热和电源考量部分及表25 .......................................... 36 2009年8月—修订版0至修订版A 更改表2 ........................................................................................... 4 更改表3 ........................................................................................... 7 更改表4简介 .................................................................................. 8 更改表5简介和表5...................................................................... 10 更改引脚配置和功能描述部分，增加图6， 后续图重新编号.......................................................................... 11 更改工作原理部分 ..................................................................... 26 更改架构部分 .............................................................................. 26 更改AD5412/AD5422特性部分 ............................................... 31 增加IOUT滤波电容(LFCSP封装)部分， 加入图69至图72和表24 ............................................................. 33 更改“散热和电源考量”部分..................................................... 36 更新外形尺寸 .............................................................................. 38 更改订购指南 .............................................................................. 39 2009年5月—修订版0：初始版 Rev. H | Page 3 of 44 AD5412/AD5422 功能框图 DVCC SELECT CLEAR SELECT DVCC AD5412/AD5422 *CAP1 *CAP2 AVSS AVDD R2 R3 4.5V LDO BOOST CLEAR LATCH SCLK SDIN SDO INPUT SHIFT REGISTER AND CONTROL LOGIC 12/16 12-/16-BIT DAC IOUT FAULT RSET POWER-ON RESET RSET VREF +VSENSE RANGE SCALING VOUT REFOUT REFIN GND *PINS ONLY ON LFCSP OPTION. 图1. Rev. H | Page 4 of 44 CCOMP 06996-001 –VSENSE AD5412/AD5422 技术规格 AVDD = 10.8 V至26.4 V，AVSS = −26.4 V至−3 V/0 V，AVDD + |AVSS| < 52.8 V，GND = 0 V，REFIN = 5 V(外部)；DVCC = 2.7 V至 5.5 V。除非另有说明，VOUT: RLOAD = 1 kΩ，CL = 200 pF，IOUT: RLOAD = 350 Ω；所有技术规格均相对于TMIN至TMAX而言。 表2. 参数1 电压输出 输出电压范围 最小值 典型值 0 0 −5 −10 精度 分辨率 最大值 单位 5 10 +5 +10 V V V V 16 12 总非调整误差(TUE) B级 −0.1 −0.05 −0.3 −0.1 −0.008 −0.032 −1 −6 −1.5 A级 相对精度(INL)2 差分非线性(DNL) 双极性零误差 双极性零误差温度系数(TC)3 零电平误差 零电平误差温度系数(TC)3 失调误差 失调误差温度系数(TC)3 增益误差 −5 −3.5 −4 −1.5 −0.07 −0.05 增益误差温度系数(TC)3 满量程误差 −0.07 −0.05 3 满量程误差温度系数(TC) 输出特性3 裕量 输出电压漂移与时间的关系 短路电流 负载 容性负载稳定性 RLOAD = ∞ RLOAD = 1 kΩ RLOAD = ∞ 直流输出阻抗 上电时间 位 位 +0.1 +0.05 +0.3 +0.1 +0.008 +0.032 +1 +6 +1.5 ±0.01 ±0.05 ±0.2 ±3 +5 +3.5 ±0.3 ±2 +4 +1.5 ±0.2 ±2 ±0.004 ±1 ±0.001 ±1 0.5 90 20 +0.07 +0.05 +0.07 +0.05 % FSR % FSR % FSR % FSR % FSR % FSR LSB mV mV ppm FSR/°C mV mV ppm FSR/°C mV mV ppm FSR/°C % FSR % FSR ppm FSR/°C % FSR % FSR ppm FSR/°C 0.8 V ppm FSR mA kΩ 20 5 1 nF nF µF Ω µs 1 测试条件/注释 输出端无负载 AD5422 AD5412 TA = 25°C TA = 25°C AD5422 AD5412 保证单调性 双极性输出范围 TA = 25°C，双极性输出范围 双极性输出范围 TA = 25°C 单极性输出范围 TA = 25°C，单极性输出范围 单极性输出范围 TA = 25°C TA = 25°C 输出端无负载 1000小时后漂移，TA = 125°C TA = 25°C 0.3 10 Rev. H | Page 5 of 44 连接4 nF外部补偿电容 AD5412/AD5422 参数1 直流电源抑制比 最小值 电流输出 输出电流范围 典型值 90 3 0 0 4 精度(内部RSET) 分辨率 最大值 130 12 单位 µV/V µV/V 24 20 20 mA mA mA 16 12 总非调整误差(TUE) B级 A级 )4 相对精度(INL 差分非线性(DNL) 失调误差 失调误差温度系数(TC)3 增益误差 增益温度系数(TC)3 满量程误差 满量程温度系数(TC)3 精度(外部RSET) 分辨率 总非调整误差(TUE) B级 −0.3 −0.13 −0.5 −0.3 −0.024 −0.032 −1 −0.27 −0.12 −0.18 −0.03 −0.22 −0.06 −0.2 −0.1 相对精度(INL)4 差分非线性(DNL) 失调误差 失调误差温度系数(TC)3 增益误差 增益温度系数(TC) 满量程误差 −0.08 −0.05 3 满量程温度系数(TC)3 +0.3 +0.13 +0.5 +0.3 +0.024 +0.032 +1 +0.27 +0.12 ±0.08 ±0.15 ±0.08 ±16 ±0.006 ±0.006 ±10 +0.18 +0.03 +0.22 +0.06 +0.2 +0.1 ±0.08 ±6 16 12 −0.15 −0.06 −0.3 −0.1 −0.012 −0.032 −1 −0.1 −0.03 A级 位 位 −0.15 −0.06 % FSR % FSR % FSR % FSR % FSR % FSR LSB % FSR % FSR ppm FSR/°C % FSR % FSR % FSR % FSR ppm FSR/°C % FSR % FSR ppm FSR/°C 位 位 ±0.01 ±0.02 ±0.006 ±3 ±0.003 ±4 ±0.01 ±7 +0.15 +0.06 +0.3 +0.1 +0.012 +0.032 +1 +0.1 +0.03 +0.08 +0.05 +0.15 +0.06 % FSR % FSR % FSR % FSR % FSR % FSR LSB % FSR 测试条件/注释 输出端无负载 AD5422 AD5412 TA = 25°C TA = 25°C AD5422 AD5412 保证单调性 TA = 25°C AD5422 AD5422, TA = 25°C AD5412 AD5412, TA = 25°C TA = 25°C AD5422 AD5412 TA = 25°C TA = 25°C AD5422 AD5412 保证单调性 TA = 25°C ppm FSR/°C % FSR % FSR ppm FSR/°C % FSR % FSR ppm FSR/°C Rev. H | Page 6 of 44 TA = 25°C TA = 25°C AD5412/AD5422 参数1 输出特性3 电流环路顺从电压 输出电流漂移与时间的关系 最小值 典型值 0 最大值 单位 AVDD − 2.5 V 50 20 阻性负载 感性负载 直流电源抑制比 输出阻抗 输出禁用时的输出漏电流 基准电压输入/输出 基准电压输入3 基准输入电压 直流输入阻抗 基准电压输出 输出电压 基准电压源温度系数(TC)3, 5 输出噪声(0.1 Hz至10 Hz)3 噪声频谱密度3 输出电压漂移与时间的关系3 容性负载3 负载电流3 短路电流3 负载调整率3 数字输入3 输入高电压VIH 输入低电压VIL 输入电流 引脚电容 数字输出3 SDO 输出低电压VOL 输出高电压VOH 高阻抗漏电流 高阻抗输出电容 故障 输出低电压VOL 输出低电压VOL 输出高电压VOH 电源要求 AVDD AVSS |AVSS| + AVDD DVCC 输入电压 输出电压 输出负载电流3 短路电流3 1200 50 1 50 60 4.95 27 5 40 5.05 4.995 5 1.8 10 100 50 600 5 7 95 5.005 10 ppm FSR ppm FSR Ω mH µA/V MΩ pA V kΩ 测试条件/注释 1000小时后漂移，TA = 125°C 内部RSET 外部RSET TA = 25 °C 额定性能 TA = 25°C ppm/°C μV 峰峰值 nV/√Hz ppm nF mA mA ppm/mA 10 kHz时 1000小时后漂移，TA = 125°C 符合JEDEC标准 2 0.8 +1 −1 10 0.4 DVCC − 0.5 −1 200 μA吸电流 200 μA源电流 0.4 V V V 至DVCC的10 kΩ上拉电阻 2.5 mA时 至DVCC的10 KΩ上拉电阻 40 0 52.8 V V V 5.5 V V mA mA 5 0.6 3.6 2.7 4.5 5 20 每引脚 每引脚 V V µA pF +1 10.8 −26.4 10.8 V V µA pF Rev. H | Page 7 of 44 内部电源禁用 DVCC，可过载至最高5.5 V AD5412/AD5422 参数1 AIDD 最小值 典型值 最大值 单位 2.5 3.4 3.9 3 4 4.4 mA mA mA 0.24 0.5 1.1 0.3 0.6 1.4 1 mA mA mA mA mW mW AISS DICC 功耗 128 120 测试条件/注释 输出端无负载 输出禁用 电流输出使能 电压输出使能 输出端无负载 输出禁用 电流输出使能 电压输出使能 VIH = DVCC，VIL = GND AVDD = 40 V，AVSS = 0 V，输出端无负载 AVDD = +24 V，AVSS = −24 V，输出端无负载 1 温度范围：−40°C至+85°C；+25°C时，典型值。 采用AVSS = 0 V给AD5412/AD5422供电时，对于AD5422，0 V至5 V范围和0 V至10 V范围的INL从代码256开始测量，对于AD5412，从代码16开始测量。 3 通过设计和特性保证，但未经生产测试。 4 对于AD5422，0 mA至20 mA范围和0 mA至24 mA范围的INL从代码256开始测量，对于AD5412，从代码16开始测量。 5 片内基准电压经25°C和85°C生产调整与测试。特性范围为−40°C至+85°C。 2 交流工作特性 AVDD = 10.8 V至26.4 V，AVSS = −26.4 V至−3 V/0 V，AVDD + |AVSS| < 52.8 V，GND = 0 V，REFIN = +5 V(外部)；DVCC = 2.7 V至 5.5 V。除非另有说明，VOUT: RLOAD = 1 kΩ，CL = 200 pF，IOUT: RLOAD = 350 Ω；所有技术规格均相对于TMIN至TMAX而言。 表3. 参数1 动态性能 电压输出 输出电压建立时间 最小值 典型值 最大值 单位 25 8 0.8 10 10 20 1 0.1 200 1 150 −75 µs µs µs µs V/µs nV-sec nV-sec mV nV-sec LSB p-p µV rms kHz nV/√Hz dB 10 40 −75 µs µs dB 32 18 压摆率 上电脉冲干扰 数模转换脉冲干扰 毛刺脉冲峰值幅度 数字馈通 输出噪声(0.1 Hz至10 Hz带宽) 输出噪声(100 kHz带宽) 1/f转折频率 输出噪声频谱密度 交流电源抑制比 电流输出 输出电流建立时间 交流电源抑制比 1 通过特性保证，但未经生产测试。 Rev. H | Page 8 of 44 测试条件/注释 10 V阶跃，±0.03 % FSR 20 V阶跃，±0.03 % FSR 5 V阶跃，±0.03 % FSR 512 LSB阶跃，±0.03 % FSR(16位LSB) 16位LSB 10 kHz下测量，中间电平输出，10 V范围 200 mV 50 Hz/60 Hz正弦波叠加于电源电压上 16 mA阶跃，0.1% FSR 16 mA阶跃，0.1% FSR，L = 1 mH 200 mV 50 Hz/60 Hz正弦波叠加于电源电压上 AD5412/AD5422 时序特性 AVDD = 10.8 V至26.4 V，AVSS = −26.4 V至−3 V/0 V，AVDD + |AVSS| < 52.8V，GND = 0 V，REFIN = +5 V(外部)；DVCC = 2.7 V至 5.5 V。除非另有说明，VOUT: RLOAD = 1 kΩ，CL = 200 pF，IOUT: RLOAD = 300 Ω；所有技术规格均相对于TMIN至TMAX而言。 表4. 参数1, 2, 3 写入模式 t1 t2 t3 t4 t5 t5 t6 t7 t8 t9 t10 回读模式 t11 t12 t13 t14 t15 t16 t17 t18 t19 t20 菊花链模式 t21 t22 t23 t24 t25 t26 t27 t28 t29 1 2 3 4 在TMIN、TMAX时的限值 单位 描述 33 13 13 13 40 5 5 5 40 20 5 ns，最小值 ns，最小值 ns，最小值 ns，最小值 ns，最小值 μs，最小值 ns，最小值 ns，最小值 ns，最小值 ns，最小值 μs，最大值 SCLK周期时间 SCLK低电平时间 SCLK高电平时间 LATCH延迟时间 LATCH高电平时间 LATCH高电平时间(对控制寄存器进行写入后) 数据设置时间 数据保持时间 LATCH低电平时间 CLEAR脉冲宽度 CLEAR激活时间 90 40 40 13 40 5 5 40 35 35 ns，最小值 ns，最小值 ns，最小值 ns，最小值 ns，最小值 ns，最小值 ns，最小值 ns，最小值 ns，最大值 ns，最大值 SCLK周期时间 SCLK低电平时间 SCLK高电平时间 LATCH延迟时间 LATCH高电平时间 数据设置时间 数据保持时间 LATCH低电平时间 串行输出延迟时间(CL SDO4= 15 pF) LATCH上升沿至SDO三态(CL SDO4= 15 pF) 90 40 40 13 40 5 5 40 35 ns，最小值 ns，最小值 ns，最小值 ns，最小值 ns，最小值 ns，最小值 ns，最小值 ns，最小值 ns，最大值 SCLK周期时间 SCLK低电平时间 SCLK高电平时间 LATCH延迟时间 LATCH高电平时间 数据设置时间 数据保持时间 LATCH低电平时间 串行输出延迟时间(CL SDO4= 15 pF) 通过特性保证，但未经生产测试。 所有输入信号均指定tR = tF = 5 ns(10％至90％DVCC)并从1.2 V电平起开始计时。 参见图2、图3和图4。 CL SDO = SDO输出上的容性负载。 Rev. H | Page 9 of 44 AD5412/AD5422 t1 SCLK 2 1 24 t2 t3 t4 t5 LATCH t7 t6 SDIN t8 DB23 DB0 t9 CLEAR t10 06996-002 IOUT/VOUT 图2. 写入模式时序图 图3. 回读模式时序图 t21 SCLK 2 1 26 25 24 48 t22 t23 t24 t25 LATCH t27 t26 DB23 DB0 INPUT WORD FOR DAC N SDO DB23 DB23 t29 DB0 DB0 INPUT WORD FOR DAC N – 1 DB0 DB23 UNDEFINED INPUT WORD FOR DAC N 图4. 菊花链模式时序图 Rev. G | Page 10 of 44 t20 06996-004 SDIN t28 AD5412/AD5422 绝对最大额定值 除非另有说明，TA = 25°C。高达80 mA的瞬变电流不会造成 SCR闩锁。 表5. 参数 AVDD至GND AVSS至GND AVDD至AVSS DVCC至GND 数字输入至GND 数字输出至GND REFIN/REFOUT至GND VOUT至GND IOUT至GND 工作温度范围(TA) 工业1 存储温度范围 结温(TJ最大值) 24引脚 TSSOP_EP封装 θJA热阻2 40引脚LFCSP封装 θJA热阻2 功耗 引脚温度 焊接 ESD(人体模型) 1 2 额定值 −0.3 V 至+48 V +0.3 V 至−28 V −0.3 V 至+60 V −0.3 V 至+7 V −0.3 V 至DV CC + 0.3 V或7 V (取较小者) −0.3 V 至DV CC + 0.3 V或7 V (取较小者) −0.3 V 至+7 V AVSS 至AV DD −0.3 V 至AV DD 注意，超出上述绝对最大额定值可能会导致器件永久性 损坏。这只是额定最值，并不能以这些条件或者在任何其 它超出本技术规范操作章节中所示规格的条件下，推断器 件能否正常工作。长期在绝对最大额定值条件下工作会影 响器件的可靠性。 ESD警告 −40°C 至+85°C −65°C 至+150°C 125°C 35°C/W 33°C/W (TJ 最大值– TA)/θJA JEDEC业界标准 J-STD-020 2 kV 必须降低芯片的功耗以保持结温低于125°C，假设最大功耗条件是采用 4 mA片内电流将24 mA电流从IOUT吸至GND。 热阻仿真值基于带散热通孔的JEDEC 2S2P热测试板。请参阅JEDEC JESD51。 Rev. H | Page 11 of 44 ESD(静电放电)敏感器件。 带电器件和电路板可能会在没有察觉的情况下放电。 尽管本产品具有专利或专有保护电路，但在遇到高 能量ESD时，器件可能会损坏。因此，应当采取适当 的ESD防范措施，以避免器件性能下降或功能丧失。 AD5412/AD5422 –VSENSE FAULT 3 22 +VSENSE 21 VOUT GND 4 AD5412/ AD5422 NC 1 FAULT 2 GND 3 CLEAR SELECT 4 CLEAR 5 LATCH 6 SCLK 7 SDIN 8 SDO 9 NC 10 BOOST IOUT 18 NC SCLK 8 17 CCOMP SDIN 9 16 DVCC SELECT SDO 10 15 REFIN GND 11 14 REFOUT GND 12 13 RSET LATCH TOP VIEW (Not to Scale) 7 06996-005 CLEAR 6 AD5412/AD5422 TOP VIEW (Not to Scale) 30 29 28 27 26 25 24 23 22 21 NC CAP2 CAP1 BOOST IOUT NC CCOMP DVCC SELECT NC NC 11 12 13 14 15 16 17 18 19 20 20 19 CLEAR SELECT 5 PIN 1 INDICATOR NOTES 1. NC = NO CONNECT 2. THE PADDLE CAN BE CONNECTED TO 0V IF THE OUTPUT VOLTAGE RANGE IS UNIPOLAR. THE PADDLE CAN BE LEFT ELECTRICALLY UNCONNECTED PROVIDED THAT A SUPPLY CONNECTION IS MADE AT THE AVSS PIN. IT IS RECOMMENDED THAT THE PADDLE BE THERMALLY CONNECTED TO A COPPER PLANE FOR ENHANCED THERMAL PERFORMANCE. 06996-006 AVDD 23 40 39 38 37 36 35 34 33 32 31 24 NC GND GND AVSS GND RSET REFOUT REFIN NC NC AVSS 1 DVCC 2 NC DVCC NC AVSS AVDD NC –VSENSE +VSENSE VOUT NC 引脚配置和功能描述 NOTES 1. NC = NO CONNECT. 2. THE EXPOSED PADDLE CAN BE CONNECTED TO 0V IF THE OUTPUT VOLTAGE RANGE IS UNIPOLAR. THE EXPOSED PADDLE CAN BE LEFT ELECTRICALLY UNCONNECTED PROVIDED THAT A SUPPLY CONNECTION IS MADE AT THE AVSS PIN. IT IS RECOMMENDED THAT THE PADDLE BE THERMALLY CONNECTED TO A COPPER PLANE FOR ENHANCED THERMAL PERFORMANCE. 图5. TSSOP引脚配置 图6. LFCSP引脚配置 表6. 引脚功能描述 TSSOP 1 引脚编号 LFCSP 14, 37 引脚名称 AVSS 2 39 DVCC 3 2 FAULT 4, 12 18 GND NC 5 3, 15 1, 10, 11, 19, 20, 21, 22, 25, 30, 31, 35, 38, 40 4 6 5 CLEAR SELECT CLEAR 7 6 LATCH 8 7 SCLK 9 10 8 9 SDIN SDO 11 13 12, 13 16 GND RSET 14 15 17 18 REFOUT REFIN 描述 负模拟电源引脚。电压范围为−3 V至−24 V。如果输出电压范围是单极性的，此引脚 可连接到0 V。 数字电源引脚。电压范围为2.7 V至5.5 V。 将DVCC SELECT引脚悬空时，此引脚也可以配置为4.5 V LDO输出。 故障报警。电流模式下检测到开路或检测到过温时，此引脚置位低电平。开漏输 出必须连接到上拉电阻。 这些引脚必须连接到0 V。 不连接。请勿连接到这些引脚。 选择电压输出清零值，零电平或中间电平码(见表21)。 高电平有效输入。置位此引脚可将电流输出设置为选定范围的最低值或将电压输 出设置为用户选定值(零电平或中间电平)。 正边沿敏感锁存。LATCH上升沿将输入移位寄存器数据并行载入到DAC寄存器，同 时更新输出。 串行时钟输入。数据在SCLK的上升沿时逐个输入移位寄存器。此工作时钟速度最 高达30 MHz。 串行数据输入。数据在SCLK的上升沿时必须有效。 串行数据输出。用于以菊花链模式或回读模式从串行寄存器逐个输出数据。数据 在SCLK的上升沿时有效(见图3和图4)。 接地基准电压引脚。 可将一个外部、精密、低漂移、15 kΩ电流设置电阻连接到此引脚，提高IOUT温度漂移 性能。参见AD5412/AD5422特性部分。 内部基准电压输出。REFOUT = 5 V ± 2 mV。 外部基准电压输入。基准电压输入范围为4 V至5 V。要实现额定性能，REFIN = 5 V。 Rev. H | Page 12 of 44 AD5412/AD5422 TSSOP 16 引脚编号 LFCSP 23 17 24 引脚名称 DVCC SELECT CCOMP 19 20 26 27 IOUT BOOST N/A 21 22 23 24 25 (EPAD) 28, 29 32 33 34 36 41 (EPAD) CAP1, CAP2 VOUT +VSENSE −VSENSE AVDD 裸露焊盘 描述 连接到GND时，此引脚禁用内部电源，必须将外部电源连接到DVCC引脚。不连接此 引脚可使能内部电压。参见AD5412/AD5422特性部分。 电压输出缓冲的可选补偿电容连接。在此引脚与VOUT引脚之间连接一个4 nF电容允许 电压输出驱动最高1 μF。应注意，增加此电容会降低输出放大器的带宽，从而增加建 立时间。 电流输出引脚。 可选外部晶体管连接。连接一个外部晶体管可降低AD5412/AD5422的功耗。参见 AD5412/AD5422特性部分。 可选输出滤波电容的连接。参见AD5412/AD5422特性部分。 缓冲模拟输出电压。输出放大器能够直接驱动一个1 kΩ、2000 pF负载。 正电压输出负载连接的检测连接。 负电压输出负载连接的检测连接。 正模拟电源引脚。电压范围为10.8 V至60 V。 负模拟电源引脚。电压范围为− 3 V至− 24 V。如果输出电压范围是单极性的，此焊盘 可连接到0 V。假如在AVSS引脚进行电源连接，焊盘可不进行电气连接。建议将焊盘 热连接到铜层，增强散热性能。 Rev. H | Page 13 of 44 AD5412/AD5422 典型性能参数 概述 900 9 TA = 25°C DVCC OUTPUT VOLTAGE (V) 700 DICC (µA) 600 DVCC = 5V 500 400 300 200 DVCC = 3V 0 0.5 1.0 1.5 7 6 5 4 3 2 1 2.0 2.5 3.0 3.5 LOGIC VOLTAGE (V) 4.0 4.5 5.0 06996-022 100 0 TA = 25°C 8 0 –21 图7. DICC 与逻辑输入电压的关系 –19 –17 –15 –13 –11 –9 –7 –5 LOAD CURRENT (mA) –3 –1 1 图10. DVCC 输出电压与负载电流的关系 5 AIDD 4 AVDD AIDD/AISS (mA) 3 TA = 25°C VOUT = 0V OUTPUT UNLOADED 2 3 1 REFERENCE OUTPUT 0 AISS –2 10 12 14 16 18 20 22 AVDD/|AVSS| (V) 24 26 28 CH1 2.00V CH3 5.00V M200µs CH3 2.1V LINE 1.8V 06996-025 1 06996-108 –1 图11. REFOUT开启瞬变 图8. AIDD /AISS 与AVDD /|AVSS |的关系 5.0 TA = 25°C IOUT = 0mA 4.5 4.0 3.0 1 2.5 2.0 1.5 1.0 0 10 15 20 25 AVDD (V) 30 35 40 图9. AIDD 与AVDD 的关系 CH1 2µV M2.00s 图12. REFOUT输出噪声(0.1 Hz至10 Hz带宽) Rev. H | Page 14 of 44 06996-026 0.5 06996-023 AIDD (mA) 3.5 06996-024 800 AD5412/AD5422 45 AVDD = 24V 40 POPULATION (%) 35 1 30 25 20 15 10 M2.00s LINE 0V 0 0 1 2 3 4 5 6 7 8 TEMPERATURE COEFFICIENT (ppm/°C) 图13. REFOUT输出噪声(100 kHz带宽) 10 图15. 基准温度系数直方图 5.003 5.0005 50 DEVICES SHOWN AVDD = 24V TA = 25°C AVDD = 24V 5.0000 REFERENCE OUTPUT VOLTAGE (V) 5.002 5.001 5.000 4.999 4.998 4.9995 4.9990 4.9985 4.9980 4.9975 4.9970 4.9965 4.997 –40 –20 0 20 40 TEMPERATURE (°C) 60 80 图14. 基准电压与温度的关系 4.9955 0 1 2 3 4 5 6 LOAD CURRENT (mA) 7 图16. 基准电压与负载电流的关系 Rev. H | Page 15 of 44 8 9 06996-031 4.9960 06996-029 REFERENCE OUTPUT VOLTAGE (V) 9 06996-030 CH1 20µV 06996-027 5 AD5412/AD5422 电压输出 0.6 DNL ERROR (LSB) 0.0010 0.0005 0 –0.0005 –0.0010 ±10V RANGE ±5V RANGE +5V RANGE +10V RANGE –0.0020 –0.0025 0 10,000 20,000 30,000 40,000 CODE 50,000 60,000 0 –0.0005 –0.0010 –0.0015 0 10,000 20,000 30,000 40,000 50,000 60,000 CODE 图18. 积分非线性误差与DAC码的关系，单电源供电 TOTAL UNADJUSTED ERROR (% FSR) 0 –0.2 –0.4 ±10V RANGE ±5V RANGE +10V RANGE +5V RANGE 20,000 30,000 40,000 CODE 50,000 60,000 50,000 60,000 0.001 –0.001 –0.003 –0.005 ±10V RANGE ±5V RANGE +5V RANGE +10V RANGE –0.007 0 10,000 20,000 30,000 40,000 CODE 50,000 60,000 AVDD = 24V AVSS = 0V TA = 25°C +5V RANGE +10V RANGE 0.025 0.020 0.015 0.010 0.005 0 –0.005 –0.010 06996-119 DNL ERROR (LSB) 0.2 10,000 40,000 0.030 AVDD = +24V AVSS = –24V TA = 25°C 0 30,000 图21. 总非调整误差与DAC码的关系，双电源供电 0.4 –1.0 20,000 AVDD = +24V AVSS = –24V TA = 25°C 0.003 –0.009 06996-118 –0.0020 –0.8 10,000 CODE TOTAL UNADJSUTED ERROR (% FSR) INL ERROR (% FSR) AVDD = 24V AVSS = 0V TA = 25°C 0.0005 –0.6 0 图20. 微分非线性误差与DAC码的关系，单电源供电 0.0010 0.6 –0.4 0.005 +5V RANGE +10V RANGE 0.0015 0.8 –0.2 –1.0 0.0025 0.0020 1.0 0 –0.8 图17. 积分非线性误差与DAC码的关系，双电源供电 –0.0025 0.2 –0.6 06996-117 –0.0015 0.4 06996-120 0.0015 AVDD = 24V AVSS = 0V TA = 25°C +5V RANGE +10V RANGE 0.8 06996-221 0.0020 INL ERROR (% FSR) 1.0 AVDD = +24V AVSS = –24V TA = 25°C 0 10,000 20,000 30,000 40,000 50,000 60,000 CODE 图19. 微分非线性误差与DAC码的关系，双电源供电 图22. 总非调整误差与DAC码的关系，单电源供电 Rev. H | Page 16 of 44 06996-122 0.0025 AD5412/AD5422 0.012 0.0015 0 –0.0005 –0.0015 –40 +5V RANGE MAX INL ±5V RANGE MAX INL +5V RANGE MIN INL ±5V RANGE MIN INL –20 0 +10V RANGE MAX INL ±10V RANGE MAX INL +10V RANGE MIN INL ±10V RANGE MIN INL 20 40 TEMPERATURE (°C) 60 80 0.008 0.006 0.004 0.002 0 –0.002 +5V RANGE +10V RANGE ±5V RANGE ±10V RANGE –0.004 –0.006 –0.008 –40 –20 20 40 TEMPERATURE (°C) 60 80 图26. 满量程误差与温度的关系 图23. 积分非线性误差与温度的关系 1.5 1.0 AVDD = +24V AVSS = –24V ALL RANGES 0.8 1.0 0.6 0.4 OFFSET ERROR (mV) DNL ERROR (LSB) 0 06996-100 FULL-SCALE ERROR (% FSR) 0.0005 –0.0010 AVDD = +24V AVSS = –24V OUTPUT UNLOADED 0.010 06996-121 INL ERROR (% FSR) 0.0010 AVDD = +24V AVSS = –24V 0.2 0 –0.2 –0.4 –0.6 0.5 0 AVDD = +24V AVSS = –24V OUTPUT UNLOADED +10V RANGE +5V RANGE –0.5 –1.0 0 20 40 60 80 TEMPERATURE (°C) –1.5 –40 –20 60 80 60 80 1.5 0.015 AVDD = +24V AVSS = –24V OUTPUT UNLOADED 1.0 BIPOLAR ZERO ERROR (mV) 0.010 0.005 0 –0.005 +5V RANGE +10V RANGE ±5V RANGE ±10V RANGE –0.010 –20 0 20 40 TEMPERATURE (°C) AVDD = +24V AVSS = –24V OUTPUT UNLOADED +10V RANGE 0.5 0 +5V RANGE –0.5 –1.0 60 80 06996-101 TOTAL UNADJSUTED ERROR (% FSR) 20 40 TEMPERATURE (°C) 图27. 失调误差与温度的关系 图24. 微分非线性误差与温度的关系 –0.015 –40 0 06996-129 –20 06996-124 –1.0 –40 06996-130 –0.8 –1.5 –40 –20 0 20 40 TEMPERATURE (°C) 图28. 双极性零误差与温度的关系 图25. 总非调整误差与温度的关系 Rev. H | Page 17 of 44 AD5412/AD5422 0.014 0.012 0.010 TA = 25°C ±10V RANGE 0.8 0.6 0.008 0.4 DNL ERROR (LSB) 0.006 0.004 0.002 0 –0.002 +5V RANGE +10V RANGE ±5V RANGE ±10V RANGE –0.006 –20 0 –0.2 –0.4 –0.6 –0.8 0 20 40 TEMPERATURE (°C) 60 –1.0 80 10 16 18 20 AVDD/|AVSS| (V) 22 24 26 28 0.0050 1.3 TOTAL UNADJUSTED ERROR (% FSR) AVDD = +24V AVSS = –24V OUTPUT UNLOADED 0.8 0.3 –0.2 +5V RANGE +10V RANGE ±5V RANGE ±10V RANGE –0.7 –1.2 –40 –20 0 06996-102 ZERO-SCALE ERROR (mV) 14 图32. 微分非线性误差与AVDD /|AVSS| 的关系 图29. 增益误差与温度的关系 20 40 TEMPERATURE (°C) 60 0.0045 0.0040 0.0035 TA = 25°C ±10V RANGE 0.0030 0.0025 0.0020 0.0015 0.0010 0.0005 0 10 80 12 14 16 18 20 22 AVDD/|AVSS| (V) 24 26 28 图33. 总非调整误差与AVDD /|AVSS |的关系 图30. 零电平误差与温度的关系 0.05 0.0015 TA = 25°C ±10V RANGE 0.04 CHANGE IN OUTPUT VOLTAGE (V) 0.0010 0.0005 0 –0.0005 –0.0010 0.03 0.02 AVDD = +15V AVSS = –15V TA = 25°C ±10V RANGE 0.01 0 –0.01 –0.02 –0.03 10 12 14 16 18 20 22 AVDD/|AVSS| (V) 24 26 28 图31. 积分非线性误差与AVDD /|AVSS |的关系 –0.05 –20 –15 –10 –5 0 5 10 SOURCE/SINK CURRENT (mA) 15 20 图34. 输出放大器的源电流和吸电流能力，满量程码载入 Rev. H | Page 18 of 44 06996-132 –0.04 –0.0015 06996-231 INL ERROR (% FSR) 12 06996-033 –0.008 –40 0.2 06996-232 –0.004 06996-131 GAIN ERROR (% FSR) 1.0 AVDD = +24V AVSS = –24V OUTPUT UNLOADED AD5412/AD5422 0.05 0.03 8 OUTPUT VOLTAGE (V) CHANGE IN OUTPUT VOLTAGE (V) 0.04 12 AVDD = +15V AVSS = –15V TA = 25°C ±10V RANGE 0.02 0.01 0 –0.01 –0.02 –0.03 4 0 AVDD = +24V AVSS = –24V ±10V RANGE TA = 25°C OUTPUT UNLOADED –4 –8 –15 –10 –5 0 5 10 SOURCE/SINK CURRENT (mA) 15 20 –12 –10 06996-035 –5 0 图35. 输出放大器的源电流和吸电流能力，零电平载入 25 30 2 OUTPUT VOLTAGE (mV) 0 4 0 –4 –2 0x8000 TO 0x7FFF 0x7FFF TO 0x8000 –4 –6 –8 –10 AVDD = +24V AVSS = –24V TA = 25°C ±10V RANGE –12 –8 –14 –12 –10 20 4 AVDD = +24V AVSS = –24V ±10V RANGE TA = 25°C OUTPUT UNLOADED –5 0 5 10 15 TIME (µs) 20 25 30 –16 –1 06996-136 OUTPUT VOLTAGE (V) 10 15 TIME (µs) 图37. 满量程负阶跃 12 8 5 图36. 满量程正阶跃 1 3 5 7 TIME (µs) 9 图38. 数模毛刺 Rev. H | Page 19 of 44 11 13 15 06996-036 –0.05 –20 06996-137 –0.04 AD5412/AD5422 35 AVDD = +15V AVSS = –15V TA = 25°C 30 VOUT (mV) 25 1 20 15 10 M 5.00ms LINE 0 1.8V AVDD = +24V AVSS = –24V TA = 25°C LINE 06996-038 1 M 5.00ms 2 4 6 8 10 12 TIME (µs) 14 图41. VOUT 与上电时间的关系 图39. 峰峰值噪声(0.1 Hz至10 Hz带宽) CH1 50.0µV 0 0V 图40. 峰峰值噪声(100 kHz带宽) Rev. H | Page 20 of 44 16 18 20 06996-039 CH1 5.0µV 5 06996-037 AVDD = +24V AVSS = –24V TA = 25°C AD5412/AD5422 电流输出 0.002 INL ERROR (% FSR) 0 –0.002 –0.004 –0.006 AVDD = 24V AVSS = –24V/0V TA = 25°C RLOAD = 250Ω 10,000 20,000 –0.004 –0.006 30,000 40,000 CODE 50,000 60,000 –0.010 –40 图42. 积分非线性与码的关系 1.0 0.003 0.002 INL ERROR (% FSR) 0.4 0.2 0 –0.2 –0.4 EXTERNAL RSET INTERNAL RSET EXTERNAL RSET, BOOST TRANSISTOR INTERNAL RSET, BOOST TRANSISTOR –0.6 –0.8 –1.0 0 10,000 20,000 30,000 40,000 CODE 50,000 60,000 AVDD = 24V AVSS = –24V/0V 0mA TO 24mA RANGE 0 –0.001 –0.003 –40 –20 0 20 40 TEMPERATURE (°C) 60 80 图46. 积分非线性与温度的关系，外部RSET 0.05 1.0 AVDD = 24V AVSS = –24V/0V 0.8 ALL RANGES INTERNAL AND EXTERNAL RSET 0.6 0.03 0.01 DNL ERROR (LSB) –0.01 –0.03 –0.05 AVDD = 24V AVSS = –24V/0V TA = 25°C RLOAD = 250Ω –0.07 –0.09 EXTERNAL RSET INTERNAL RSET EXTERNAL RSET, BOOST TRANSISTOR INTERNAL RSET, BOOST TRANSISTOR –0.11 –0.13 0 10,000 20,000 30,000 40,000 CODE 50,000 0.4 0.2 0 –0.2 –0.4 –0.6 –0.8 60,000 06996-008 TOTAL UNADJUSTED ERROR (% FSR) 80 0.001 图43. 微分非线性与码的关系 –0.15 60 –0.002 06996-007 DNL ERROR (LSB) 0.6 0 20 40 TEMPERATURE (°C) 图45. 积分非线性与温度的关系，内部RSET AVDD = 24V AVSS = –24V/0V TA = 25°C RLOAD = 250Ω 0.8 –20 06996-009 0 –0.002 图44. 总非调整误差与码的关系 –1.0 –40 –20 0 20 40 TEMPERATURE (°C) 60 图47. 微分非线性与温度的关系 Rev. H | Page 21 of 44 80 06996-010 –0.010 0 –0.008 06996-106 –0.008 AVDD = 24V AVSS = –24V/0V 0mA TO 24mA RANGE 06996-109 0.002 INL ERROR (% FSR) 0.004 EXTERNAL RSET INTERNAL RSET EXTERNAL RSET, BOOST TRANSISTOR INTERNAL RSET, BOOST TRANSISTOR 0.004 AD5412/AD5422 0.015 AVDD = 24V AVSS = –24V/0V 0.010 INL ERROR (% FSR) 0 –0.05 –0.10 –0.25 –40 –20 20mA INTERNAL RSET 20mA INTERNAL RSET 24mA INTERNAL RSET 20mA EXTERNAL RSET 20mA EXTERNAL RSET 24mA EXTERNAL RSET 0 0 –0.005 –0.010 20 40 TEMPERATURE (°C) 60 80 –0.015 10 图48. 总非调整误差与温度的关系 AVDD = 24V AVSS = –24V/0V INL ERROR (% FSR) –0.05 –0.10 4mA TO 0mA TO 0mA TO 4mA TO 0mA TO 0mA TO –20 20mA INTERNAL RSET 20mA INTERNAL RSET 24mA INTERNAL RSET 20mA EXTERNAL RSET 20mA EXTERNAL RSET 24mA EXTERNAL RSET 40 0 20 0.005 0 –0.005 –0.015 40 60 80 –0.020 10 图49. 失调误差与温度的关系 15 20 25 AVDD (V) 30 35 40 图52. 积分非线性误差与AVDD 的关系，内部RSET 0.06 1.0 AVDD = 24V AVSS = –24V/0V 0.04 TA = 25°C 0mA TO 24mA RANG AVSS = 0V 0.8 0.6 DNL ERROR (LSB) 0.02 0 –0.02 –0.04 4mA TO 0mA TO 0mA TO 4mA TO 0mA TO 0mA TO –0.06 –0.08 –20 0 20mA INTERNAL RSET 20mA INTERNAL RSET 24mA INTERNAL RSET 20mA EXTERNAL RSET 20mA EXTERNAL RSET 24mA EXTERNAL RSET 20 40 TEMPERATURE (°C) 60 80 0.4 0.2 0 –0.2 –0.4 –0.6 –0.8 06996-018 GAIN ERROR (% FSR) 35 –0.010 TEMPERATURE (°C) –0.10 –40 30 TA = 25°C 0mA TO 24mA RANGE AVSS = 0V 0.010 06996-017 OFFSET ERROR (% FSR) 0.015 0 –0.25 –40 25 AVDD (V) 0.020 0.05 –0.20 20 图51. 积分非线性误差与AVDD 的关系，外部RSET 0.10 –0.15 15 06996-014 –0.20 4mA TO 0mA TO 0mA TO 4mA TO 0mA TO 0mA TO 0.005 图50. 增益误差与温度的关系 –1.0 10 15 20 25 AVDD (V) 30 35 图53. 微分非线性误差与AVDD 的关系，外部RSET Rev. H | Page 22 of 44 40 06996-012 –0.15 TA = 25°C 0mA TO 24mA RANGE AVSS = 0V 06996-011 0.05 06996-013 TOTAL UNADJUSTED ERROR (% FSR) 0.10 AD5412/AD5422 2.5 1.0 AVDD = 15V AVSS = 0V IOUT = 24mA RLOAD = 500Ω 0.8 TA = 25°C 0mA TO 24mA RANGE AVSS = 0V 0.4 2.0 HEADROOM VOLTAGE (V) DNL ERROR (LSB) 0.6 0.2 0 –0.2 –0.4 1.5 1.0 0.5 –0.6 10 15 20 25 30 35 40 AVDD (V) 0 –40 06996-015 –20 图54. 微分非线性误差与AVDD 的关系，内部RSET 0.020 80 AVDD = 24V AVSS = 0V TA = 25°C RLOAD = 250Ω 3.0 0.015 OUTPUT CURRENT (µA) 2.5 0.010 0.005 0 –0.005 2.0 1.5 1.0 10 15 20 25 30 35 40 0 0 100 图55. 总非调整误差与AVDD 的关系，外部RSET 200 300 TIME (µs) 400 500 600 06996-020 0.5 –0.010 06996-016 TOTAL UNADJUSTED ERROR (% FSR) 60 3.5 TA = 25°C 0mA TO 24mA RANGE AVSS = 0V AVDD (V) 5.0 图58. 输出电流与上电时间的关系 20 0.05 0.03 10 OUTPUT CURRENT (µA) 0.01 –0.01 –0.03 TA = 25°C 0mA TO 24mA RANGE AVSS = 0V –0.05 –0.07 –0.09 AVDD = 24V AVSS = 0V TA = 25°C RLOAD = 250Ω 0 –10 –20 –30 –0.11 –40 –0.13 –0.15 10 15 20 25 30 35 AVDD (V) 40 06996-032 TOTAL UNADJUSTED ERROR (% FSR) 20 40 TEMPERATURE (°C) 图57. 顺从电压裕量与温度的关系 0.025 –0.015 0 06996-021 –1.0 06996-019 –0.8 图56. 总非调整误差与AVDD 的关系，内部RSET –50 0 0.5 1.0 1.5 2.0 2.5 3.0 TIME (µs) 3.5 4.0 图59. 输出电流与输出使能时间的关系 Rev. H | Page 23 of 44 4.5 AD5412/AD5422 70 25 20 OUTPUT CURRENT (mA) 50 40 30 20 TA = 25°C AVDD = 40V AVSS = 0V OUTPUT DISABLED 0 –10 0 5 10 15 20 25 30 35 COMPLIANCE VOLTAGE (V) 40 45 10 0 –10 –20 06996-049 OUTPUT CURRENT (µA) 0x8000 TO 0x7FFF 0x7FFF TO 0x8000 AVDD = 24V AVSS = 0V TA = 25°C RLOAD = 250 –30 2 4 6 10 8 10 12 TIME (µs) 14 16 0 –1 0 1 2 3 4 TIME (µs) 5 6 图62. 4 mA至20 mA输出电流阶跃 30 0 15 5 图60. 输出漏电流与顺从电压的关系 20 TA = 25°C AVDD = 24V AVSS = 0V RLOAD = 300 18 20 图61. 数模毛刺 Rev. H | Page 24 of 44 7 8 06996-134 10 06996-028 LEAKAGE CURRENT (pA) 60 AD5412/AD5422 术语 相对精度或积分非线性(INL) 对于DAC，相对精度或INL是指DAC输出与通过DAC端点 的传递函数直线之间的最大偏差，单位为LSB。从图17可 以看出典型INL与码的关系。 压摆率 器件的压摆率是对输出电压变化率的限制。电压输出DAC 的输出压摆速度通常受其输出端使用的放大器的压摆率限 制。压摆率的测量范围是输出信号的10%至90%，用V/μs 表示。 差分非线性(DNL) DNL是指任意两个相邻码之间所测得变化值与理想的1 LSB 变化值之间的差异。最大±1 LSB的额定微分非线性可确保 单调性。本DAC通过设计保证单调性。从图19可以看出典 型DNL与码的关系。 增益误差 增益误差是衡量DAC量程误差的指标，是DAC传递特性的 斜率与理想值的偏差，用% FSR表示。从图29可以看出增 益误差与温度的关系。 单调性 如果输出针对数字输入码增加而增加或保持恒定，则DAC 具有单调性。AD5412/AD5422在其整个工作温度范围内具 有单调性。 双极性零误差 双极性零误差是DAC寄存器载入0x8000(直接二进制编码) 或0x0000(二进制补码编码)时模拟输出与0 V的理想半量程输 出的偏差。从图28可以看出双极性零误差与温度的关系。 双极性零温度系数(TC) 双极性零温度系数(TC)衡量双极性零误差随温度的变化， 用ppm FSR/°C表示。 满量程误差 满量程误差衡量将满量程码载入DAC寄存器时的输出误 差。理想情况下，输出应为满量程 − 1 LSB。满量程误差用 满量程范围的百分比(% FSR)表示。 负满量程误差/零电平误差 负满量程误差是将0x0000(直接二进制编码)或0x8000(二进 制补码编码)载入DAC寄存器时的DAC输出电压误差。理 想情况下，输出电压应为负满量程 − 1 LSB。从图30可以看 出零电平误差与温度的关系。 零电平温度系数(TC) 零电平温度系数(TC)衡量零电平误差随温度的变化，用 ppm FSR/°C表示。 输出电压建立时间 输出电压建立时间是指对于一个满量程输入变化，输出建 立为指定电平所需的时间量。 增益误差温度系数(TC) 增益误差温度系数(TC)衡量增益误差随温度的变化，用 ppm FSR/°C表示。 总非调整误差(TUE) 总非调整误差(TUE)衡量考虑积分非线性误差、失调误差、 增益误差以及输出随电源、温度和时间的漂移等各种误差 时的输出误差，用% FSR表示。 电流环路顺从电压 输出电流等于编程值时，IOUT引脚端的最大电压。 上电脉冲干扰 上电脉冲干扰是AD5412/AD5422上电时注入模拟输出的脉 冲，规定为毛刺的面积，用nV-sec表示。参见图41和图58。 数模转换毛刺脉冲 数模转换毛刺脉冲是DAC寄存器中的输入代码改变状态而 输出电压保持恒定时注入模拟输出的脉冲。数模转换毛刺 脉冲通常规定为毛刺的面积，用nV-sec表示，数字输入代 码在主进位跃迁中改变1 LSB(0x7FFF至0x8000)时进行测量。 参见图38和图61。 毛刺脉冲峰值幅度 毛刺脉冲峰值幅度是DAC寄存器中的输入代码改变状态时 注入模拟输出的脉冲的峰值幅度。毛刺脉冲峰值幅度规定 为毛刺的幅度，用毫伏表示，数字输入代码在主进位跃迁 中改变1 LSB(0x7FFF至0x8000)时进行测量。参见图38和图61。 数字馈通 数字馈通衡量从DAC的数字输入注入DAC的模拟输出的脉 冲，但在DAC输出未更新时进行测量。数字馈通用nV-sec 表示，利用数据总线上的满量程代码变化测定。 Rev. H | Page 25 of 44 AD5412/AD5422 电源抑制比(PSRR) PSRR表示DAC的输出如何受电源电压变化影响。 基准电压源TC 基准电压源TC衡量基准输出电压随温度的变化。基准电压 源TC利用黑盒法计算，该方法将温度系数(TC)定义为基准 电压输出在给定温度范围内的最大变化，用ppm/°C表示， 计算公式如下：  VREFmax − VREFmin  6 TC =   × 10 V × TempRange  REFnom  其中： VREFmax是在整个温度范围内测量的最大基准电压输出。 VREFmin是在整个温度范围内测量的最小基准电压输出。 VREFnom是标称基准输出电压5 V。 TempRange为额定温度范围：−40°C至+85°C。 负载调整率 负载调整率是由额定负载电流变化所致的基准输出电压变 化，用ppm/mA表示。 Rev. H | Page 26 of 44 AD5412/AD5422 工作原理 架构 AD5412/AD5422的DAC内核架构包含两个匹配DAC部分。 图63所示为简化电路图。12/16位数据字的4个MSB经解码 用于驱动15个开关E1至E15。每个开关将15个匹配电阻之 一连接到地或基准电压缓冲输出。数据字的其余8/12位驱 动8/12位电压模式R-2R梯形网络的S0至S7/S11开关。 VOUT 2R 2R 2R 2R 2R 2R S0 S1 S7/S11 E1 E2 E15 8-12 BIT R-2R LADDER 06996-057 2R FOUR MSBs DECODED INTO 15 EQUAL SEGMENTS 图63. DAC的梯形结构 DAC内核的电压输出要么转换成电流(见图64)，然后电流 镜像到供电轨，使应用仅发生相对接地的电流源输出；或 者，电压输出经缓冲和比例缩放而输出可通过软件选择的 单极性或双极性电压范围(见图65)。电流和电压通过独立 引脚输出，且不能同步输出。 AD5412/AD5422 12-/16-BIT DAC REFIN –1V TO +3V VCM 电压输出放大器能够产生单极性和双极性两种输出电压， 能够将与1 μF(外部补偿电容)并联的1 kΩ负载驱动至GND。 从图35可以看出输出放大器的源电流和吸电流能力。压摆 率为1 V/μs，满量程建立时间最大值为25 μs(10 V阶跃)。图65 所示为电压输出驱动一个负载RLOAD，负载在−1 V至+3 V的 共模电压(VCM)上方。在电缆可能从+VSENSE断开从而导致放 大器环路中断并可能导致VOUT上存在较大破坏性电压的输 出模块应用中，在+VSENSE与VOUT之间加入一个值在2 kΩ至5 kΩ 范围内的可选电阻(R1)以确保放大器环路保持闭合，如图65 所示。如果不需要远程检测负载，则将+VSENSE直接连接到 VOUT并将−VSENSE直接连接到GND。改变电压输出范围时， 可能产生毛刺。因此，建议在改变输出电压范围之前通过 将控制寄存器的OUTEN位设置为逻辑低电平来禁用输出；这 样可防止产生毛刺。 驱动较大容性负载 通过在CCOMP与VOUT引脚之间增加一个无极性4 nF补偿电容， 电压输出放大器能够驱动最高1 μF的容性负载。如果不增加 该补偿电容，最高可驱动20 nF容性负载。 T2 T1 06996-058 IOUT RSET RLOAD 电压输出放大器 R3 A1 R1 图65. 电压输出 A2 12-/16-BIT DAC VOUT –VSENSE AVDD R2 RANGE SCALING +VSENSE 06996-059 AD5412/AD5422是设计用于满足工业过程控制应用需要的 精密数字-电流环路和电压输出转换器，提供高精密、完全 集成、低成本单芯片解决方案，用于产生电流环路和单极 性/双极性电压输出。电流范围为0 mA至20 mA、0 mA至 24 mA和4 mA至20 mA；有效电压范围为0 V至5 V、±5 V、 0 V至10 V和±10 V；所有电压输出范围均提供10%的超量程。 电流输出和电压输出通过独立引脚提供，任何时候仅一个 引脚处于有效状态。用户可通过控制寄存器选择所需输出 配置。 图64. 电压-电流转换电路 Rev. G | Page 27 of 44 AD5412/AD5422 串行接口 CONTROLLER AD5412/AD5422通过一个多功能三线式串行接口受控，该接 口以最高30 MHz的时钟速率工作，与SPI、QSPI™、MICROWIRE和DSP标准兼容。 DATA OUT 输入移位寄存器 AD5412/ AD54221 SDIN SERIAL CLOCK SCLK CONTROL OUT LATCH DATA IN 输入移位寄存器为24位宽。数据在串行时钟输入SCLK的控 制下首先作为24位字载入器件MSB中。数据在SCLK的上升 沿逐个输入。输入寄存器包括8个地址位和16个数据位， 如表7所示。该24位字在LATCH引脚的上升沿无条件锁存。 数据继续逐个输入，与LATCH的状态无关。在LATCH的 上升沿，锁存输入寄存器中存在的数据；换言之，要在 LATCH的上升沿之前逐个输入的最后24位是锁存的数据。 图2给出了这种操作的时序图。 SDO SDIN AD5412/ AD54221 SCLK LATCH SDO SDIN AD5412/ AD54221 表7. 输入移位寄存器格式 LSB D15至D0 数据字 SCLK LATCH SDO 表8. 地址字节功能 地址字 00000000 00000001 00000010 01010101 01010110 功能 不操作(NOP) 数据寄存器 根据读取地址的回读寄存器值(见表9) 控制寄存器 复位寄存器 1 ADDITIONAL PINS OMITTED FOR CLARITY. 06996-060 MSB D23至D16 地址字节 图66. 菊花链连接AD5412/AD5422 菊花链操作 独立操作 串行接口采用连续式和非连续式两种串行时钟工作。只有 在逐个输入正确数据位数之后LATCH变为高电平的情况下， 才可以使用连续式SCLK源。在选通时钟模式下，必须使用 包含确切时钟周期数的突发时钟，并且在锁存数据的最后 时钟之后，LATCH必须变为高电平。逐个输入数据字的 MSB的SCLK上升沿标志着写周期的开始。在LATCH变为 高电平之前，必须有正好24个时钟上升沿施加于SCLK。如 果在第24个SCLK上升沿之前LATCH变为高电平，则所写 入数据无效。如果在LATCH变为高电平之前施加了24个以 上的SCLK上升沿，则输入数据同样无效。 对于包括数个器件的系统，可以使用SDO引脚来将器件以 菊花链形式连接在一起，如图66所示。这种菊花链模式适 用于系统诊断和减少串行接口线路数。菊花链模式通过将 控制寄存器的DCEN位设置为1来使能。逐个输入数据字的 MSB的第一个SCLK上升沿标志着写周期的开始。SCLK连 续施加于输入移位寄存器。如果施加了24个以上的时钟脉 冲，则数据从移位寄存器纹波输出并出现在SDO线路上。 此数据在前一SCLK下降沿时逐个输出后，在SCLK的上升 沿时有效。通过将菊花链上第一个器件的SDO连接到下一 器件的SDIN输入，构建出一个多器件接口。系统中每个器 件都需要24个时钟脉冲。因此，总时钟周期数必须等于 24 × n，其中n是菊花链上AD5412/ AD5422器件的总数。对 所有器件的串行发送完成时，LATCH变为高电平。这可以 锁存菊花链上各器件中的输入数据。串行时钟可以是连续 时钟或选通时钟。 只有在正确时钟周期数之后LATCH变为高电平的情况下， 才可以使用连续式SCLK源。在选通时钟模式下，必须使用 包含精确时钟周期数的突发时钟，并且在锁存数据的最后 时钟之后，LATCH必须变为高电平(时序图见图4)。 Rev. H | Page 28 of 44 AD5412/AD5422 回读操作 电压输出 通过在写入输入寄存器时设置地址字节和读取地址(见表9 和表11)可调用回读模式。接下来写入AD5412/AD5422的应 该是一个NOP命令，该命令从先前寻址的寄存器逐个输出 数据，如图3所示。 对于单极性电压输出范围，输出电压可表示为 寻址AD5412/AD5422进行读取操作之后SDO引脚默认禁 用；LATCH的上升沿使能SDO引脚预测逐个输出的数据。 数据在SDO上逐个输出后，LATCH的上升沿禁用(三态) SDO引脚。例如，要读回数据寄存器，实施如下序列： 1. 将0x020001写入输入寄存器。这采用选定数据寄存器配 置用于读取模式的器件。 2. 然后进行第二次写入：一个NOP条件，即0x000000。在 此写入期间，来自寄存器的数据在SDO线路上逐个输出。 其中： D是载入DAC的代码的十进制等效值。 N是DAC的位分辨率。 VREFIN是REFIN引脚端施加的基准电压。 Gain是值取决于用户所选的输出范围的内部增益，如表10 所示。 表10. 内部增益值 表9. 读取地址解码 读取地址 00 01 10 对于双极性电压输出范围，输出电压可表示为 输出范围 +5 V +10 V ±5 V ±10 V 功能 读取状态寄存器 读取数据寄存器 读取控制寄存器 增益值 1 2 2 4 上电状态 电流输出 AD5412/AD5422上电期间，上电复位电路确保所有寄存器 都载入零代码。因此，两个输出都被禁用；即，V OUT和 IOUT引脚处于三态。+VSENSE引脚通过一个40 kΩ电阻内部连接 到地。因此，如果将VOUT和+VSENSE连接在一起，VOUT通过 一个40 kΩ电阻有效箝位至接地。同样，上电时，读取内部 校准寄存器，并且将数据施加于内部校准电路。要实现可 靠的读取操作，DVCC电源上电触发读取事件时，AVDD电源 上必须有充足的电压。在AVDD电源之后给DVCC电源上电可 确保这一点。如果DV CC 和AV DD 同时上电或者使能内部 DVCC，电源应以大于500 V/sec或24 V/50 ms典型值的速率上 电。如果无法实现，上电后向AD5412/AD5422发布一个复 位命令；这执行了一个上电复位事件，读取校准寄存器， 并确保了AD5412/AD5422的规定工作。为确保正确校准并 使内部基准电压能够建立正确的调整值，成功上电复位后 应等待40 µs。 针对0 mA至20 mA、0 mA至24 mA和4 mA至20 mA电流输 出范围，输出电流分别表示为：  20 mA  I OUT =  N  × D  2   24 mA  I OUT =  N  × D  2  其中： D是载入DAC的代码的十进制等效值。 N是DAC的位分辨率。 表11. 读操作的输入移位寄存器内容 MSB D23 0 1 D22 0 D21 0 D20 0 D19 0 D18 0 D17 1 D16 0 X = 无关。 Rev. H | Page 29 of 44 D15至D2 X1 LSB D1 D0 读取地址 AD5412/AD5422 POWER-ON SOFTWARE RESET CONTROL REGISTER WRITE (ONE WRITE COMMAND) • SELECT RSET EXTERNAL/INTERNAL • SET THE REQUIRED RANGE • CONFIGURE THE SLEW RATE CONTROL (IF REQUIRED) • CONFIGURE DAISY CHAIN MODE (IF REQUIRED) • ENABLE THE OUTPUT CONTROL REGISTER WRITE • DISABLE OUTPUT DATA REGISTER WRITE RSET CONFIGURATION CHANGE RANGE CHANGE 图67. 正确写入/使能输出的编程序列 Rev. G | Page 30 of 44 06996-300 • WRITE REQUIRED CODE TO DATA REGISTER AD5412/AD5422 数据寄存器 数据寄存器通过将输入移位寄存器的地址字设置为0x01寻址。对于AD5412，要写入至数据寄存器的数据输入D15至D4位 置中，而对于AD5422，输入D15至D0位置，如表12和表13所示。 表12. AD5412数据寄存器编程 MSB D15 D14 D13 D12 D11 D10 12位数据字 D9 D8 D7 D6 D5 D4 D3 X D2 X D1 X LSB D0 X D1 LSB D0 Table MSB D15 D14 D13 D12 D11 D10 D9 D8 16位数据字 D7 D6 D5 D4 D3 D2 控制寄存器 控制寄存器通过将输入移位寄存器的地址字设置为0x55寻址。要写入控制寄存器的数据输入D15至D0位置中，如表14所示。 控制寄存器功能如表15所示。 表14. 控制寄存器编程 MSB D15 CLRSEL D14 OVRRNG D13 REXT D12 OUTEN D11 D10 D9 SR时钟 D8 D7 D6 D5 SR阶跃 D4 SREN D3 DCEN D2 R2 D1 R1 表15：控制寄存器功能 选项 CLRSEL OVRRNG REXT 描述 对CLRSEL操作的描述请见表21。 设置此位可使电压输出范围增加10%(参见AD5412/AD5422特性部分)。 设置此位可选择外部电流设置电阻(参见AD5412/AD5422特性部分)。使用外部电流设置电阻时，建议 仅在设置OUTEN位的同时设置REXT。或者，也可以在设置OUTEN位之前设置REXT，但必须在使能输出 的写操作中更改范围(参见表16)。最佳操作请参见图67。 输出使能。必须设置此位，以使能输出。范围位选择起作用的输出。 数字压摆率控制(参见AD5412/AD5422特性部分)。 数字压摆率控制(参见AD5412/AD5422特性部分)。 数字压摆率控制使能。 菊花链使能。 输出范围选择(参见表16)。 OUTEN SR时钟 SR阶跃 SREN DCEN R2, R1, R0 表16. 输出范围选项 R2 0 0 0 0 1 1 1 R1 0 0 1 1 0 1 1 R0 0 1 0 1 1 0 1 所选输出范围 0 V至5 V电压范围 0 V至10 V电压范围 ±5 V电压范围 ±10 V电压范围 4 mA至20 mA电流范围 0 mA至20 mA电流范围 0 mA至24 mA电流范围 Rev. H | Page 31 of 44 LSB D0 R0 AD5412/AD5422 复位寄存器 复位寄存器通过将输入移位寄存器的地址字设置为0x56寻址。要写入复位寄存器的数据输入D0位置中，如表17所示。复位 寄存器选项如表17和表18所示。 表17. 复位寄存器编程 MSB D15 D14 D13 D12 D11 D10 D9 保留 D8 D7 D6 D5 D4 D3 D2 D1 LSB D0 复位 表18：复位寄存器功能 选项 复位 描述 该位置1可执行复位操作，使AD5412/AD5422恢复到其上电状态。 状态寄存器 状态寄存器属于只读寄存器。状态寄存器功能如表19和表20所示。 表19. 状态寄存器解码 MSB D15 LSB D14 D13 D12 D11 D10 保留 D9 D8 D7 D6 D5 表20. 状态寄存器功能 选项描述 IOUT故障 压摆有效 过热 描述 如果IOUT引脚上检测到故障，则该位置1。 输出值压摆时该位置1(压摆率控制使能)。 如果AD5412/AD5422内核温度超过~150°C，该位置1。 Rev. H | Page 32 of 44 D4 D3 D2 IOUT故障 D1 压摆有效 D0 过热 AD5412/AD5422 AD5412/AD5422特性 异步清零(CLEAR) 故障报警 AD5412/AD5422配有一个FAULT引脚，该引脚属于开漏输出 引脚，允许数个AD5412/AD5422器件一起连接到一个上拉 电阻，用于检测全局故障。FAULT引脚在以下任一故障情 形下强制处于有效状态： • 由于采用开环电路或顺从电压不足，IOUT端的电压试图 升至电源电压范围以上。IOUT电流受PMOS晶体管和内 部放大器控制，如图64所示。产生故障输出的内部电路 避免使用有窗口限值的比较器，因为这会在FAULT输出 变为有效之前需要一个实际的输出误差。相反，输出级中 的内部放大器具有少于~1 V的剩余驱动能力时(输出PMOS 晶体管的栅极几乎达到接地时)，信号产生。因此，在 达到顺从电压限值之前，FAULT输出略微激活。因为在 输出放大器的反馈环路内进行比较，所以输出精度由其 开环增益维持，并且在FAULT输出变为有效之前不发生 输出误差。 • 如果AD5412/AD5422的内核温度超过约150°C。 状态寄存器的I OUT 故障位和过热位与FAULT引脚一同使 用，通知用户那种故障条件引起了FAULT引脚置位(参见表19 和表20)。 电压输出短路保护 正常工作时，电压输出吸电流/源电流为10 mA。电压输出传 送的最大电流约为20 mA；这是短路电流。 电压输出超量程 电压输出提供超量程功能。通过控制寄存器使能时，选定 输出范围超量程一般为10%。 电压输出驱动-检测 提供+VSENSE和−VSENSE引脚，便于远程检测连接到电压输出 的负载。如果负载连接于一个较长或阻抗较高的电缆的端 部，检测负载处的电压使输出放大器能够补偿并确保施加 在负载上的电压正确。此功能仅受有效电源裕量限制。 CLEAR引脚属于高电平有效清零引脚，允许电压输出清零 为零电平码或中间电平码，用户可通过CLEAR SELECT引脚 或控制寄存器的CLRSEL位进行选择，如表21所示。(清零 选择特性是CLEAR SELECT引脚或CLRSEL位的逻辑或功能)。 电流输出清零至其可编程范围的最低值。CLEAR需要处于 高电平状态一段时间，至少足以完成操作(参见图2)。 CLEAR信号返回低电平时，输出保持处于清零值。可通过 发送脉冲使LATCH信号变为低电平而不逐步传送任何数据 来恢复预清零值。在CLEAR引脚返回低电平之前不能对新 值进行编程。 表21. CLRSEL选项 输出值 CLRSEL 0 1 单极性输出范围 0V 中间电平 双极性输出范围 0V 零电平 除了定义清零操作的输出值，CLRSEL位和CLEAR SELECT 引脚还定义默认输出值。选择新电压范围期间，输出值如 表21所定义。为了避免输出毛刺，建议用户在改变电压范 围之前先通过将控制寄存器的OUTEN位设置为逻辑低电 平来禁用输出。OUTEN设置为逻辑高时，输出按CLRSEL 和CLEAR SELECT所定义变为默认值。 内部基准电压源 AD5412/AD5422内置集成式5 V基准电压源，初始精度为 ±5 mV(最大值)，温度漂移系数为±10 ppm/°C(最大值)。基 准电压源经过缓冲，可外部用于系统内的其他地方。集成 式基准电压源的负载调节图请见图16。 外部电流设置电阻 RSET属于内部检测电阻，是电压-电流转换电路的一部分(参 见图64)。输出电流在整个温度范围内的稳定性取决于RSET 值的稳定性。作为提高输出电流在整个温度范围内的稳定 性的一种方法，可将一个外部精密15 kΩ低漂移电阻连接到 AD5412/AD5422的RSET引脚，取代内部电阻(RSET)使用。外 部电阻通过控制寄存器进行选择(参见表14)。 Rev. H | Page 33 of 44 AD5412/AD5422 AVDD 数字电源 外部增强功能 如图68所示，增加外部增强晶体管可通过降低片内输出晶 体 管 中 流 过 的 电 流 (除 以 外 部 电 路 的 电 流 增 益 )来 降 低 AD5412/AD5422的功耗。可以使用击穿电压BVCEO大于40 V 的分立式NPN晶体管。外部增强能力专为可能希望在极端 电 源 电 压 、 负 载 电 流 和 温 度 范 围 条 件 下 使 用 AD5412/ AD5422的用户开发。增强晶体管也可用于降低器件中由温 度引起的漂移量。这将片内基准电压源由温度引起的漂移 降至最低，改善了漂移和线性度。 BOOST MJD31C OR PBSS8110Z IOUT 0.022µF 1kΩ RLOAD 06996-061 AD5412/ AD5422 图68. 外部增强配置 C2 CAP2 HART MODEM C1 OUTPUT 06996-051 默认情况下，DVCC引脚接受2.7 V至5.5 V的电源。或者，通 过DVCC SELECT引脚，可在DVCC引脚上输出一个内部4.5 V 电源，用作系统中其他器件的数字电源或作为上拉电阻的 端阻抗。此功能的优势在于不必在隔离栅上提供数字电源。 内部电源通过使DVCC SELECT引脚保持不连接来使能。要禁 用内部电源，将DVCC SELECT与0 V相连。DVCC能够供应最 高5 mA的电流(负载调节图请见图10)。 图69. 耦合HART信号 确定电容的绝对值时，要确保调制解调器的FSK输出无失 真通过。因此，调制解调器输出信号端的带宽必须通过 1200 Hz和2200 Hz频率。推荐值为：C1 = 2.2 nF，C2 = 22 nF。 为了达到HART的模拟变化速率要求，必须以数字方式控 制输出的压摆率。 数字压摆率控制 AD5412/AD5422的压摆率控制特性允许用户控制输出电压 或电流变化的速率。通过禁用压摆率控制特性，输出以受 输出驱动电路和所连负载限制的速率变化。电流输出阶跃 请见图62，电压输出阶跃请见图36。要降低压摆率，使能 压摆率控制特性。通过控制寄存器的SREN位(参见表14)使 能特性后，输出并非直接在两个值之间压摆，而是以通过 开展寄存器可以访问的两个参数所定义的速率进行数字阶 跃,如表14所示。该等参数通过SR时钟和SR阶跃位设置。 SR时钟定义数字压摆更新的速率；SR阶跃定义每次更新时 输出值变化多少。两个参数共同定义输出电压或电流的变 化率。表22和表23描述SR时钟参数和SR阶跃参数两者的值 范围。图68所示为缓升时间为10 ms、50 ms和100 ms的输 出电流变化。 外部补偿电容 电压输出通常驱动最高20 nF的容性负载；如果需要驱动最 高1 μF的更大容性负载，可以在CCOMP引脚和VOUT引脚之间连 接一个外部补偿电容。增加电容可保持输出电压稳定，但 也降低带宽并增加电压输出的建立时间。 HART通信 AD5412/AD5422(仅限LFCSP版本)包含一个CAP2引脚，可 以将HART信号耦合到该引脚。HART信号出现在电流输出端 (如果该输出已使能)。为了获得1 mA峰峰值电流，CAP2引 脚处的信号幅度必须为48 mV峰峰值。假定调制解调器的输 出幅度为500 mV峰峰值，则其输出必须经过500/48 = 10.42倍 衰减。如果使用此电压，电流输出应符合HART幅度要求。 图69所示为衰减和耦合HART信号的推荐电路。 图22. 压摆率步长选项 SR阶跃 000 001 010 011 100 101 110 111 Rev. H | Page 34 of 44 AD5412步长 (LSB) 1/16 1/8 1/4 1/2 1 2 4 8 AD5422步长(LSB) 1 2 4 8 16 32 64 128 AD5412/AD5422 25 图23. 压摆率更新时钟选项 更新时钟频率(Hz) 257,730 198,410 152,440 131,580 115,740 69,440 37,590 25,770 20,160 16,030 10,290 8280 6900 5530 4240 3300 20 15 10 5 0 –10 10ms RAMP, SR CLOCK = 0x1, SR STEP = 0x5 50ms RAMP, SR CLOCK = 0xA, SR STEP = 0x7 100ms RAMP, SR CLOCK = 0x8, SR STEP = 0x5 0 10 20 30 Step Size × Update Clock Frequency × LSB Size 80 90 100 110 IOUT 滤波电容(LFCSP封装) 电容可置于CAP1与AVDD和CAP2与AVDD之间，如图71所示。 AVDD C1 (1) CAP1 AD5412/ AD5422 CAP2 其中：Slew Time用秒表示。Output Change针对IOUT用A表示 或针对VOUT用V表示。 压摆率控制特性使能时，所有输出变化以编程压摆率改 变；如果CLEAR引脚置位，则输出以编程压摆率压摆至零 电平值。通过写入至控制寄存器，可使输出暂停于其电流 值。为了避免暂停输出压摆，可读取压摆有效位(参见 表19)，检查压摆是否已在写入至任一AD5410/AD5420寄 存器之前完成。任何给定值的更新时钟对于所有输出范围 都是相同的。但是，针对给定步长值，步长在整个输出范 围内是变化的，因为对于每一输出范围而言，LSB大小都 是不同的。表24所示为任一输出范围的满量程变化的可编 程压摆时间范围。表24中的值由等式1计算得出。 C2 AVDD GND IOUT 06996-062 Slew Time = 70 图70. 受数字压摆率控制特性控制的输出电流压摆 输出在给定输出范围内压摆所需的时间可表达如下： Output Change 40 50 60 TIME (ms) 06996-139 OUTPUT CURRENT (mA) SR时钟 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 1010 1011 1100 1101 1110 1111 TA = 25°C AVDD = 24V RLOAD = 300Ω 图71. IOUT 滤波电容 只有LFCSP封装提供CAP1引脚和CAP2引脚。这些电容在 电流输出电路上形成一个滤波器，如图72所示，从而降低 带宽和输出电流的压摆率。图73所示为电容对输出电流压 摆率的影响要显著降低变化率，需要非常大的电容值，这 在某些应用中可能不适合。这种情况下，可以使用数字压 摆率控制特性。电容可以与数字压摆率控制特性一起使用， 作为平整数字码增量所引起的阶跃的方法，如图74所示。 数字压摆率控制特性导致阶梯状电流输出，如图74所示。 此图还显示如何通过将电容连接至CAP1和CAP2引脚来消 除阶梯，如IOUT滤波电容(LFCSP封装)部分所述。 Rev. H | Page 35 of 44 AD5412/AD5422 6.8 C2 AVDD CAP2 4kΩ OUTPUT CURRENT (mA) CAP1 40Ω BOOST DAC TA = 25°C AVDD = 24V RLOAD = 300Ω 6.7 12.5kΩ IOUT 6.5 6.4 6.3 NO EXTERNAL CAPS 10nF ON CAP1 10nF ON CAP2 6.2 6.1 –1 06996-063 R1 6.6 0 1 2 3 4 TIME (ms) 5 6 7 图74 平整数字压摆率控制特性所引起的阶跃 图72. IOUT 滤波器电路 25 TA = 25°C AVDD = 24V RLOAD = 300Ω 15 10 NO CAPACITOR 10nF ON CAP1 10nF ON CAP2 47nF ON CAP1 47nF ON CAP2 5 0 –0.5 0 0.5 1.0 1.5 2.0 TIME (ms) 06996-142 OUTPUT CURRENT (mA) 20 2.5 3.0 3.5 4.0 图73. 在CAP1和CAP2引脚上使用外部电容的 压摆受控4 mA至20 mA输出电流阶跃 表24. 任意输出范围的满量程变化的可编程压摆时间值，单位：秒 更新时钟 频率(Hz) 257,730 198,410 152,440 131,580 115,740 69,440 37,590 25,770 20,160 16,030 10,290 8280 6900 5530 4240 3300 1 0.25 0.33 0.43 0.50 0.57 0.9 1.7 2.5 3.3 4.1 6.4 7.9 9.5 12 15 20 2 0.13 0.17 0.21 0.25 0.28 0.47 0.87 1.3 1.6 2.0 3.2 4.0 4.8 5.9 7.7 9.9 4 0.06 0.08 0.11 0.12 0.14 0.24 0.44 0.64 0.81 1.0 1.6 2.0 2.4 3.0 3.9 5.0 8 0.03 0.04 0.05 0.06 0.07 0.12 0.22 0.32 0.41 0.51 0.80 1.0 1.2 1.5 1.9 2.5 步长(LSB) 16 0.016 0.021 0.027 0.031 0.035 0.06 0.11 0.16 0.20 0.26 0.40 0.49 0.59 0.74 0.97 1.24 Rev. H | Page 36 of 44 32 0.008 0.010 0.013 0.016 0.018 0.03 0.05 0.08 0.10 0.13 0.20 0.25 0.30 0.37 0.48 0.62 64 0.004 0.005 0.007 0.008 0.009 0.015 0.03 0.04 0.05 0.06 0.10 0.12 0.15 0.19 0.24 0.31 128 0.0020 0.0026 0.0034 0.0039 0.0044 0.007 0.014 0.020 0.025 0.03 0.05 0.06 0.07 0.09 0.12 0.16 06996-043 C1 8 AD5412/AD5422 应用信息 AVDD 相同引脚上的电压和电流输出范围 电流和电压输出引脚可以连在一起。然而，当器件处于电 流输出模式时，为了防止+VSENSE引脚形成通过内部40k电 阻的漏电流路径，需要使用一个缓冲放大器。在电流模式 下，VOUT引脚为高阻态，但在电压输出模式下，IOUT引脚 为高阻态，并且不会影响电压输出。重要的是，需要在此 配置中使用外部RSET，如图75所示。 AVDD RP IOUT RLOAD GND 06996-064 AD5412/ AD5422 图76. 输出瞬变电压保护 电流隔离接口 OP07/OP184 在许多过程控制应用中，需要在控制器与受控单元之间提 供一个隔离栅，以防止控制电路遭受可能发生的任何危险 共模电压并将其隔离开。ADI公司的iCoupler®产品提供超 过2.5 kV的电压隔离。AD5412/AD5422的串行加载结构使 器件成为隔离接口的理想之选，原因是接口线路数保持在 最小值。图77所示为使用ADuM1400的AD5412/AD5422的4 通道隔离接口欲了解更多信息，请访问：www.analog.com/ icouplers。 +VSENSE VOUT –VSENSE 06996-071 RSET IOUT/VOUT 图75. IOUT 和VOUT 相连 CONTROLLER 驱动感性负载 SERIAL CLOCK IN 驱动感性负载或定义不良的负载时，在IOUT与GND之间连 接一个0.01 μF电容。这确保高于50 mH的负载的稳定性。不 存在最大电容限值。负载的容性成本可能造成建立变慢。 这种情况下，数字压摆率控制特性可能也非常有用。 SERIAL DATA OUT SYNC OUT 瞬态电压保护 AD5412/AD5422内置ESD保护二极管，防止正常操作造成 的损害。但是，工业控制环境会使I/O电路遭受高得多的 瞬变。为了防止AD5412/AD5422受到过高的电压瞬变，需 要外部功率二极管和一个浪涌电流限流电阻，如图76所 示。对电阻值的约束条件是，在正常工作期间，IOUT端的 输出电平必须保持在其顺从电压限值AVDD – 2.5 V以内，并 且这两个保护二极管和电阻必须具有适当的额定功率。可 以使用瞬变电压抑制器或瞬态吸收器提供进一步的保护； 这类保护可以采用单向抑制器(防止正高电压瞬变)和双向 抑制器(防止正和负高电压瞬变)，并且可以在较宽的离板 和击穿电压额定值范围内实现。建议保护所有现场连接 节点。 CONTROL OUT ADuM14001 VIA VIB VIC VID ENCODE DECODE ENCODE DECODE ENCODE DECODE ENCODE DECODE 1 ADDITIONAL PINS OMITTED FOR CLARITY. VOA VOB VOC VOD TO SCLK TO SDIN TO LATCH TO CLEAR 06996-065 AD5412/ AD5422 IOUT 图74. 隔离接口 微处理器接口 AD5412/AD5422的微处理器接口是通过串行总线，使用与 微控制器和DSP处理器兼容的协议。通信信道是一个三线 式最小接口，由一个时钟信号、一个数据信号和一个锁存 信号组成。AD5412/AD5422需要一个24位数据字，数据在 SCLK的上升沿时有效。 对于所有接口，DAC输出更新都在LATCH的上升沿时启 动。寄存器的内容可采用回读功能进行读取。 Rev. G | Page 37 of 44 AD5412/AD5422 为了确保结温不超过125°C并同时直接驱动24 mA最大电流 至地(还增加3 mA片内电流)，要将AVDD从最大额定值降下 来，以确保封装功耗无需高于前述功耗(参见表25、图78和 图79)。 避免数字信号与模拟信号交叠。PCB相反两侧上的走线应 彼此垂直。这样有助于减小电路板的馈通效应。微带线技 术是目前为止最好的方法，但这种技术对于双面电路板未 必始终可行。采用这种技术时，电路板的元件侧专用于接 地层，信号走线则布设在焊接侧。 散热和电源考量 AD5412/AD5422的设计可在最大125°C结温下工作。使器 件不在会引起结温超过此值的条件下工作非常重要。如果 AD5412/AD5422采用最大AVDD工作并直接驱动最大电流 LFCSP 2.0 1.5 TSSOP 1.0 0.5 0 06996-066 AD5412/AD5422的电源线路应采用尽可能宽的走线，以提 供低阻抗路径，并减小电源线路上的毛刺效应。时钟等快 速开关信号应利用数字地屏蔽起来，以免向电路板的其它 部分辐射噪声。绝不能在基准电压输入附近布设这些线 路。SDIN线路与SCLK线路之间布设接地线路有助于降低 二者之间的串扰(多层电路板上不需要，因为它有独立的接 地层，但分开不同线路对此有所帮助)。REFIN线路上的噪 声必须降至最低，因为这种噪声会被耦合至DAC输出。 2.5 40 45 50 55 60 65 70 75 AMBIENT TEMPERATURE (°C) 80 图78. 最大功耗与环境温度的关系 45 43 LFCSP 41 39 TSSOP 37 35 33 31 29 27 25 25 35 45 55 65 AMBIENT TEMPERATURE (°C) 75 图79. 最大电源电压与环境温度的关系 Rev. H | Page 38 of 44 85 06996-067 AD5412/AD5422应具有足够大的10 µF电源旁路电容，与每 个电源上的0.1 µF电容并联，并且尽可能靠近封装，最好是 正对着该器件。10 μF电容为钽珠型电容。0.1 µF电容应具有 低有效串联电阻(ESR)和低有效串联电感(ESI)，如高频时 提供低阻抗接地路径的普通陶瓷型电容，以便处理内部逻 辑开关所引起的瞬变电流。 最大环境温度85°C条件下，24引脚TSSOP封装的功耗可达 1.14 mW，40引脚LFCSP封装的功耗可达1.21 W。 POWER DISSIPATION (W) 在任何注重精度的电路中，精心考虑电源和接地回路布局 有助于确保达到规定的性能。安装AD5412/AD5422所用的 印刷电路板(PCB)应采用模拟部分与数字部分分离设计， 并限制在电路板的一定区域内。如果AD5412/AD5422处于 多个器件需要一个模拟地-数字地连接的系统中，只在一个 点上进行连接。星形接地点尽可能靠近该器件。 (24mA)至接地，会发生结温过高情况。这种情况下，要控 制环境温度或降低AVDD。条件取决于器件封装。 SUPPLY VOLTAGE (V) 布局指南 85 AD5412/AD5422 表25. 各封装的散热和电源考量 考量 在85°C环境温度下工作时的最 大容许功耗 采用40 V电源供电并直接驱动 24 mA至地时的最大容许环境 温度 最大容许电源在环境温度85°C 下工作并将24 mA直接驱动到地 时的最大容许电源电压 TSSOP TJ max − TA = 125 − 85 = 1.14 mW 35 θ JA TJ max − PD × θ JA = 125 − (40 × 0.028) × 35 = 86°C TJ max − TA AI DD × θ JA = 125 − 85 0.028 × 35 许多工业控制应用都需要精确控制的电流和电压输出信 号。AD5412/AD5422是此类应用的理想之选。图81所示为 工 业 控 制 应 用 专 用 输 出 模 块 的 电 路 设 计 中 的 AD5412/ AD5422该设计提供一个电流或电压输出。模块采用24 V现 场电源供电。此电源直接供应AVDD。反相降压调节器为 AVSS生成负电源。为了实现瞬变过压保护，在所有现场可 访 问 连 接 上 均 配 置 瞬 变 电 压 抑 制 器 (TVS)。 每 个 I OUT 、 VOUT、+VSENSE和−VSENSE连接上配置一个24 V的TVS，现场电 源输入上配置一个36 V的TVS。可将箝位二极管从IOUT、VOUT、 +VSENSE和−VSENSE引脚连接到AVDD和AVSS电源引脚，进行额 外保护。如果不需要远程电压负载检测，可将+VSENSE引脚 直接连接到VOUT引脚，并可将–VSENSE引脚连接到GND。 AD5412/AD5422与背板电路之间的隔离通过ADuM1400和 ADuM1200 iCoupler数字隔离器实现；有关iCoupler产品的更 多 信 息 ， 请 访 问 www.analog.com/icouplers。 AD5412/ AD5422的内部产生数字电源为数字隔离器的现场端供电， 因 而 无 需 在 隔 离 栅 的 现 场 端 产 生 数 字 电 源 。 AD5412/ AD5422数字电源输出最高供应5 mA电流，满足采用最高 1 MHz逻辑信号频率工作的ADuM1400和ADuM1200的2.8 mA 需求绰绰有余。要降低所需隔离器的数量，可将CLEAR等 不重要的信号连接到GND。FAULT和SDO可保持不连接， 从而将隔离需求降到仅三个信号。 支持工业HART的模拟输出应用 许多工业控制应用要求精确控制的电流输出信号， AD5412/AD5422非常适合此类应用。图80中的电路设计显 示AD5412/AD5422用于一个支持HART的输出模块。在此 TJ max − PD × θ JA = 125 − (40 × 0.028) × 33 = 88°C TJ max − TA = 40 V 工业模拟输出模块 LFCSP TJ max − TA 125 − 85 = = 1.21 W 33 θ JA AI DD × θ JA = 125 − 85 0.028 × 33 = 43 V 类工业控制应用中，电压输出和电流输出通过一个引脚提 供，一次只能提供一种输出，从而降低所需螺纹连接的数 量。将两个输出引脚连在一起不会发生冲突，因为任何时 候都只能使能电压输出和电流输出二者之一。 该设计提供一路支持HART的电流输出，HART功能由低功 耗，小尺寸的HART兼容IC调制解调器AD5700/AD5700-1实 现。AD5700-1内置一个0.5%精度的振荡器，可以进一步节 省空间。AD5700的HART_OUT信号经衰减和交流耦合 到AD5412/AD5422的RSET引脚。由于使用RSET引脚将 HART信号耦合到AD5412/AD5422，因此TSSOP和LFCSP 封装版本均可以用于此配置。不过应注意，TSSOP封装 没有CAP1引脚，因此不能插入C1(见图80)。虽然TSSOP等 效电路(同图80，但没有C1)仍能满足HART通信基金会物 理层要求，但有C1的电路性能优于无C1的电路。应用笔记 AN-1065描述了另一种配置，即将HART信号耦合到CAP2 引脚。该应用笔记基于AD5410/AD5420，但同样适用于 AD5412/AD5422。无论使用何种配置，AD5700 HART调 制解调器输出都能调制4 mA至20 mA模拟电流，而不会影 响该电流的直流电平。此电路符合HART通信基金会定义 的HART物理层规范。 该模块采用±10.8 V至±26.4 V的现场电源供电。此电源直接 供应AVDD/AVSS。IOUT和现场电源连接上均配有瞬态电压抑 制器(TVS)，以提供瞬态过压保护。IOUT连接上配有一个24 V TVS，现场电源输入端则配有一个36 V TVS。为提供进一 步保护，IOUT引脚与AVDD和GND电源引脚之间连接有钳位 二极管。另外还使用一个10 kΩ限流电阻，它与+VSENSE缓冲 输入的正端串联，用以将瞬变事件期间的电流限制在合理 范围内。 Rev. H | Page 39 of 44 AD5412/AD5422 10µF 10µF 2.7V TO 5.5V D4 0.1µF 10kΩ CAP1 DVCC DIGITAL INTERFACE UART INTERFACE 0V TO –26.4V AVDD FAULT REFIN CLEAR REFOUT LATCH SCLK SDIN SDO IOUT AD5412/ AD5422 +VSENSE RSET AVSS 10µF 0.1µF C3 10.8V TO 26.4V 0.1µF D2 RP 4mA TO 20mA CURRENTLOOP D3 D1 RL 500 OP1177 RP 10k AVSS VOUT –VSENSE 0.1µF AVDD 1µF AD5700 AGND 1.2MΩ 300pF 150kΩ ADC_IP DGND 1.2MΩ 150pF 06996-079 REF RTS CD C2 22nF C1 2.2nF VCC TXD HART_OUT RXD GND CAP2 0.1µF 图80. AD5412/AD5422的HART配置 –15V ADuM1400 DIGITAL OUTPUTS MICROCONTROLLER 0.1µF VDD1 VDD2 VE2 NC VIA VOA VIB VOB VIC VOC VID VOD GND1 GND2 GND1 GND2 DIGITAL INPUTS BACKPLANE INTERFACE BACKPLANE SUPPLY VDD2 VDD1 VOA VIA VOB VIB GND2 GND1 0.1µF + INVERTING BUCK REGULATOR 24V FIELD SUPPLY 10µF SMAJ36CA 0.1µF 36V FIELD GROUND 4nF 10kΩ AVDD DVCC DVCC S ELECT CLEAR SELECT CLEAR LATCH SCLK SDIN FAULT SDO CCOMP +VSENSE 4.7kΩ VOUT AD5412/ AD54221 –VSENSE IOUT GND AVSS 100Ω REFOUT ADuM1200 REFIN +VSENSE +VOUT –VSENSE 18Ω IOUT 24V SMAJ24CA 0.1µF + –15V 1 ADDITIONAL PINS OMITTED FOR CLARITY. 图81. 工业模拟输出模块应用中的AD5412/AD5422 Rev. G | Page 40 of 44 06996-068 10µF 0.1µF AD5412/AD5422 外形尺寸 5.02 5.00 4.95 7.90 7.80 7.70 24 13 4.50 4.40 4.30 6.40 BSC 12 BOTTOM VIEW TOP VIEW 1.05 1.00 0.80 1.20 MAX 0.15 0.05 SEATING PLANE 0.10 COPLANARITY 0.65 BSC 8° 0° 0.30 0.19 0.20 0.09 FOR PROPER CONNECTION OF THE EXPOSED PAD, REFER TO THE PIN CONFIGURATION AND FUNCTION DESCRIPTIONS SECTION OF THIS DATA SHEET. 0.75 0.60 0.45 061708-A 1 3.25 3.20 3.15 EXPOSED PAD (Pins Up) COMPLIANT TO JEDEC STANDARDS MO-153-ADT 图82. 24引脚裸露焊盘、超薄紧缩小型封装[TSSOP_EP] (RE-24) 图示尺寸单位：毫米 6.10 6.00 SQ 5.90 0.60 MAX 0.60 MAX 31 30 0.50 BSC 10 21 20 TOP VIEW 1.00 0.85 0.80 SEATING PLANE 12° MAX 0.80 MAX 0.65 TYP 0.30 0.23 0.18 4.25 4.10 SQ 3.95 EXPOSED PAD (BOTTOM VIEW) 0.50 0.40 0.30 0.05 MAX 0.02 NOM COPLANARITY 0.08 0.20 REF 11 0.20 MIN 4.50 REF FOR PROPER CONNECTION OF THE EXPOSED PAD, REFER TO THE PIN CONFIGURATION AND FUNCTION DESCRIPTIONS SECTION OF THIS DATA SHEET. COMPLIANT TO JEDEC STANDARDS MO-220-VJJD-2 图83. 40引脚引脚架构芯片级封装[LFCSP_VQ] 6 mm x 6 mm , 超薄体 (CP-40-1) 图示尺寸单位：毫米 Rev. H | Page 41 of 44 PIN 1 INDICATOR 06-01-2012-D 5.85 5.75 SQ 5.65 PIN 1 INDICATOR 40 1 AD5412/AD5422 订购指南 型号1 AD5412AREZ AD5412AREZ-REEL7 AD5412ACPZ-REEL AD5412ACPZ-REEL7 AD5422AREZ AD5422AREZ-REEL AD5422BREZ AD5422BREZ-REEL AD5422ACPZ-REEL AD5422ACPZ-REEL7 AD5422BCPZ-REEL AD5422BCPZ-REEL7 EVAL-AD5422EBZ EVAL-AD5422LFEBZ 1 分辨率 12位 12位 12位 12位 16位 16位 16位 16位 16位 16位 16位 16位 IOUT TUE 0.5%FSR，最大值 0.5%FSR，最大值 0.5%FSR，最大值 0.5%FSR，最大值 0.5%FSR，最大值 0.5%FSR，最大值 0.3%FSR，最大值 0.3%FSR，最大值 0.5%FSR，最大值 0.5%FSR，最大值 0.3%FSR，最大值 0.3%FSR，最大值 VOUT TUE 0.3%FSR，最大值 0.3%FSR，最大值 0.3%FSR，最大值 0.3%FSR，最大值 0.3%FSR，最大值 0.3%FSR，最大值 0.1%FSR，最大值 0.1%FSR，最大值 0.3%FSR，最大值 0.3%FSR，最大值 0.1%FSR，最大值 0.1%FSR，最大值 温度范围 −40°C至+85°C −40°C至+85°C −40°C至+85°C −40°C至+85°C −40°C至+85°C −40°C至+85°C −40°C至+85°C −40°C至+85°C −40°C至+85°C −40°C至+85°C −40°C至+85°C −40°C至+85°C Z = 符合RoHS标准的器件。 Rev. H | Page 42 of 44 封装描述 24引脚 TSSOP_EP 24引脚 TSSOP_EP 40引脚 LFCSP_VQ 40引脚 LFCSP_VQ 24引脚 TSSOP_EP 24引脚 TSSOP_EP 24引脚 TSSOP_EP 24引脚 TSSOP_EP 40引脚 LFCSP_VQ 40引脚 LFCSP_VQ 40引脚 LFCSP_VQ 40引脚 LFCSP_VQ 评估板 评估板 封装选项 RE-24 RE-24 CP-40-1 CP-40-1 RE-24 RE-24 RE-24 RE-24 CP-40-1 CP-40-1 CP-40-1 CP-40-1 AD5412/AD5422 注释 Rev. H | Page 43 of 44 AD5412/AD5422 注释 ©2009–2013 Analog Devices, Inc. All rights reserved. Trademarks and registered trademarks are the property of their respective owners. D06996sc-0-6/13(H) Rev. H | Page 44 of 44