双通道、8/10/12位、高带宽、
并行接口乘法DAC
AD5428/AD5440/AD5447
特性
概述
乘法带宽:10 MHz
积分非线性(INL):±0.25 LSB(8位)
20引脚和24引脚TSSOP封装
2.5 V至5.5 V电源供电
±10 V基准电压输入
更新速率:21.3 MSPS
扩展温度范围:−40°C至+125°C
四象限乘法
上电复位
功耗:0.5 µA(典型值)
保证单调性
回读功能
AD7528升级产品(AD5428)
AD7547升级产品(AD5447)
AD5428/AD5440/AD54471分别是CMOS、8/10/12位、双通
道、电流输出数模转换器(DAC)。这些器件均采用2.5 V至
5.5 V电源供电,因此适合电池供电应用及许多其它应用。
上述器件采用CMOS亚微米工艺制造,能够提供出色的四
象限乘法特性,大信号乘法带宽最高可达10 MHz。
利用DAC的数据回读功能,用户可以通过DB引脚读取
DAC寄存器的内容。上电时,内部寄存器和锁存以0填
充,DAC输出处于零电平。
满量程输出电流由所施加的外部基准输入电压(V REF )决
定。与外部电流至电压精密放大器配合使用时,集成的反
馈电阻(RFB)可提供温度跟踪和满量程电压输出。
AD5428采 用 20引 脚 小 型 TSSOP封 装 , AD5440/AD5447
DAC则采用24引脚小型TSSOP封装。
应用
便携式电池供电应用
波形发生器
模拟处理
仪器仪表应用
可编程放大器和衰减器
数字控制校准
可编程滤波器和振荡器
复合视频
超声
增益、失调和电压调整
1
美国专利第5,689,257号
功能框图
VREFA
AD5428/AD5440/AD5447
R
VDD
DATA
INPUTS
DB0
INPUT
BUFFER
IOUTA
8-/10-/12-BIT
R-2R DAC A
LATCH
DB7
DB9
DB11
RFBA
AGND
DAC A/B
R
CS
CONTROL
LOGIC
R/W
8-/10-/12-BIT
R-2R DAC B
LATCH
RFBB
IOUTB
DGND
VREFB
Rev. C
04462-001
POWER-ON
RESET
图 1. AD5428/AD5440/AD5447
Information furnished by Analog Devices is believed to be accurate and reliable. However, no
responsibility is assumed by Analog Devices for its use, nor for any infringements of patents or other
rights of third parties that may result from its use. Specifications subject to change without notice. No
license is granted by implication or otherwise under any patent or patent rights of Analog Devices.
Trademarks and registered trademarks are the property of their respective owners.
One Technology Way, P.O. Box 9106, Norwood, MA 02062-9106, U.S.A.
Tel: 781.329.4700
www.analog.com
Fax: 781.461.3113 ©2004–2011 Analog Devices, Inc. All rights reserved.
ADI中文版数据手册是英文版数据手册的译文,敬请谅解翻译中可能存在的语言组织或翻译错误,ADI不对翻译中存在的差异或由此产生的错误负责。如需确认任何词语的准确性,请参考ADI提供
的最新英文版数据手册。
AD5428/AD5440/AD5447
目录
技术规格 ......................................................................................... 3
时序特性.................................................................................... 5
绝对最大额定值............................................................................ 6
ESD警告..................................................................................... 6
引脚配置和功能描述 ................................................................... 7
典型性能参数 .............................................................................. 10
术语................................................................................................ 15
概述................................................................................................ 16
DAC部分.................................................................................. 16
电路工作原理 ......................................................................... 16
单电源应用 ............................................................................. 19
加法增益.................................................................................. 19
分压器或可编程增益元件 ................................................... 20
基准电压源选择..................................................................... 20
放大器选择 ............................................................................. 20
并行接口.................................................................................. 22
微处理器接口 ......................................................................... 22
PCB布局和电源去耦............................................................. 23
AD5447评估板 ....................................................................... 23
评估板电源 ............................................................................. 23
物料清单 ....................................................................................... 27
AD54xx器件概览 ........................................................................ 28
外形尺寸 ....................................................................................... 29
订购指南.................................................................................. 29
修订历史
2011年8月—修订版B至修订版C
更改CS引脚描述(表6).................................................................. 9
2011年3月—修订版A至修订版B
更改“AD5447评估板”部分 ........................................................ 23
更改图47的标题 .......................................................................... 24
更改图49 ....................................................................................... 25
更改表12中的U1描述 ................................................................ 27
更改订购指南 .............................................................................. 29
2005年7月—修订版0至修订版A
引脚DAC A/B更改为DAC A/B.............................................通篇
更改特性列表 ................................................................................ 1
更改技术规格 ................................................................................ 3
更改时序特性 ................................................................................ 5
更改图2 ........................................................................................... 5
更改绝对最大额定值部分 .......................................................... 6
更改图13、图14和图18 ............................................................. 11
更改图32至和图34...................................................................... 14
更改概述部分 .............................................................................. 16
更改图37 ....................................................................................... 16
更改单电源应用部分 ................................................................. 19
更改图40至和图42...................................................................... 19
更改“分压器或可编程增益元件”部分 ................................... 20
更改图43 ....................................................................................... 20
更改表9至表11 ............................................................................ 21
更改微处理器接口部分............................................................. 22
增加图44至图46 .......................................................................... 22
增加“8xC51与AD5428/AD5440/AD5447接口”
部分 .......................................................................................... 22
增加“ADSP-BF5xx与AD5428/AD5440/AD5447接口”
部分 .......................................................................................... 22
更改“评估板电源”部分.............................................................. 23
更改表13 ....................................................................................... 28
更新外形尺寸 .............................................................................. 29
更改订购指南 .............................................................................. 29
2004年7月—修订版0:初始版
Rev. C | Page 2 of 32
AD5428/AD5440/AD5447
技术规格1
VDD = 2.5 V至5.5 V,VREF = 10 V,IOUT2 = 0 V;Y级温度范围:−40°C至+125°C。所有规格均相对于TMIN至TMAX而言,除非另有
说明。直流性能利用OP177测量,交流性能利用AD8038测量,除非另有说明。
表1.
参数
静态性能
AD5428
分辨率
相对精度
差分非线性
AD5440
分辨率
相对精度
差分非线性
AD5447
分辨率
相对精度
差分非线性
增益误差
增益误差温度系数
输出漏电流
基准输入
基准输入范围
VREFA、VREFB输入电阻
VREFA至VREFB输入
电阻不匹配
输入电容
代码0
代码4095
数字输入/输出
输入高电压VIH
最小值
典型值
8
±10
10
1.6
FS测量精度为±1 mV
FS测量精度为±4 mV
FS测量精度为±16 mV
数字延迟
10%至90%建立时间
数模转换毛刺脉冲
8
±0.25
±1
位
LSB
LSB
保证单调性
10
±0.5
±1
位
LSB
LSB
保证单调性
12
±1
–1/+2
±25
±5
±15
位
LSB
LSB
mV
ppm FSR/°C
nA
nA
13
2.5
V
kΩ
%
保证单调性
数据 = 0x0000,TA = 25°C
数据 = 0x0000
输入电阻TC = –50 ppm/°C
典型值 = 25°C,最大值 = 125°C
3.5
3.5
pF
pF
VDD = 3.6 V至5.5 V
VDD = 2.5 V至3.6 V
VDD = 2.7 V至5.5 V
VDD = 2.5 V至2.7 V
VDD = 4.5 V至5.5 V, I SOURCE = 200 µA
VDD = 2.5 V至3.6 V, I SOURCE = 200 µA
VDD = 4.5 V至5.5 V, I SINK = 200 µA
VDD = 2.5 V至3.6 V, I SINK = 200 µA
4
V
V
V
V
V
V
V
V
µA
pF
MHz
VREF = ±3.5 V p-p,DAC加载全1
RLOAD = 100 Ω,CLOAD = 15 pF,VREF = 10 V
DAC锁存交替加载0和1
1.7
1.7
0.8
0.7
VDD − 1
VDD − 0.5
输出低电压VOL
输入漏电流IIL
输入电容
动态性能
基准乘法带宽
输出电压建立时间
条件
±5
输入低电压VIL
输出高电压VOH
最大值 单位
0.4
0.4
1
10
10
80
35
30
20
15
3
120
70
60
40
30
ns
ns
ns
ns
ns
nV-sec
Rev. C | Page 3 of 32
接口延迟时间
上升和下降时间,VREF = 10 V,RLOAD = 100 Ω
主进位跃迁1 LSB变化,VREF = 0 V
AD5428/AD5440/AD5447
参数
乘法馈通误差
最小值
12
25
1
25
81
输出电容
数字馈通
输出噪声频谱密度
模拟THD
数字THD
100 kHz fOUT
50 kHz fOUT
SFDR性能(宽带)
时钟 = 10 MHz
500 kHz fOUT
100 kHz fOUT
50 kHz fOUT
时钟 = 25 MHz
500 kHz fOUT
100 kHz fOUT
50 kHz fOUT
SFDR性能(窄带)
时钟 = 10 MHz
500 kHz fOUT
100 kHz fOUT
50k Hz fOUT
时钟 = 25 MHz
500 kHz fOUT
100 kHz fOUT
50 kHz fOUT
交调失真(IMD)
f1 = 40 kHz, f2 = 50 kHz
f1 = 40 kHz, f2 = 50 kHz
电源要求
电源电压范围
IDD
典型值
1
70
48
17
30
61
66
dB
dB
pF
pF
nV-sec
nV/√Hz
dB
dB
dB
条件
DAC锁存加载全0,VREF = ±3.5 V
1 MHz
10 MHz
DAC锁存加载全0
DAC锁存加载全1
馈通至DAC输出(CS高电平,交替加载全0和全1)
在1 kHz条件下
VREF = 3.5 V p-p,加载全1,f = 100 kHz
时钟 = 10 MHz,VREF = 3.5 V
AD5447,65k码,VREF = 3.5 V
55
63
65
dB
dB
dB
50
60
62
dB
dB
dB
AD5447,65k码,VREF = 3.5 V
73
80
87
dB
dB
dB
70
75
80
dB
dB
dB
72
65
dB
dB
AD5447,65k码,VREF = 3.5 V
时钟 = 10 MHz
时钟 = 25 MHz
V
µA
µA
%/%
TA = 25°C,逻辑输入 = 0 V或VDD
TA = −40°C至+125°C,逻辑输入 = 0 V或VDD
∆VDD = ±5%
2.5
0.5
电源灵敏度
最大值 单位
5.5
0.7
10
0.001
通过设计保证,但未经生产测试。
Rev. C | Page 4 of 32
AD5428/AD5440/AD5447
时序特性
所有输入信号均指定tr = tf = 1 ns(10%至90%的VDD),并从(VIL + VIH)/2电平开始。VDD = 2.5 V至5.5 V,VREF = 10 V,IOUT2 = 0 V;
Y级温度范围:−40°C至+125°C。所有规格均相对于TMIN至TMAX而言,除非另有说明。
表2.
参数1
写入模式
t1
t2
t3
t4
t5
t6
t7
t8
t9
数据回读模式
t10
t11
t12
t13
更新速率
单位
条件/注释
0
0
10
10
0
6
0
5
7
ns(最小值)
ns(最小值)
ns(最小值)
ns(最小值)
ns(最小值)
ns(最小值)
ns(最小值)
ns(最小值)
ns(最小值)
R/W至CS建立时间
R/W至CS保持时间
CS 低电平时间
地址建立时间
地址保持时间
数据建立时间
数据保持时间
R/W高电平至CS低电平
CS 最小高电平时间
0
0
5
25
5
10
21.3
ns(典型值)
ns(典型值)
ns(典型值)
ns(最大值)
ns(典型值)
ns(最大值)
MSPS
地址建立时间
地址保持时间
数据访问时间
总线释放时间
包括CS最小高电平时间、CS低电平时间和输出电压
建立时间
通过设计和特性保证,但未经生产测试。
R/W
t1
t2
t8
t2
t9
t3
CS
t5
t4
t11
t10
DACA/DACB
t12
t7
DATA VALID
DATA
t13
DATA VALID
图2. 时序图
200µA
TO OUTPUT
PIN
IOL
VOH (MIN) + VOL (MAX)
2
CL
50pF
200µA
IOH
图3. 数据输出时序规格的负载电路
Rev. C | Page 5 of 32
04462-002
t8
04462-003
1
在TMIN、TMAX的限值
AD5428/AD5440/AD5447
绝对最大额定值
100 mA以下的瞬态电流不会造成SCR闩锁。
除非另有说明,TA = 25°C。
表3.
参数
VDD至GND
VREFA, VREFB, RFBA, RFBB至DGND
IOUT1, IOUT2至DGND
逻辑输入和输出1
工作温度范围
汽车应用(Y级)
存储温度范围
结温
20引脚 TSSOP θJA热阻
24引脚 TSSOP θJA热阻
引脚温度,焊接(10秒)
IR回流焊峰值温度(低于20秒)
1
额定值
–0.3 V至+7 V
–12 V至+12 V
–0.3 V至+7 V
–0.3 V至V DD + 0.3 V
–40°C至+125°C
–65°C至+150°C
150°C
143°C/W
128°C/W
300°C
235°C
注意,超出上述绝对最大额定值可能会导致器件永久性
损坏。这只是额定最值,并不能以这些条件或者在任何其它
超出本技术规范操作章节中所示规格的条件下,推断器件
能否正常工作。长期在绝对最大额定值条件下工作会影响
器件的可靠性。任何时候只能使用一个绝对最大额定值。
ESD警告
ESD(静电放电)敏感器件。
带电器件和电路板可能会在没有察觉的情况下放电。
尽管本产品具有专利或专有保护电路,但在遇到高
能量ESD时,器件可能会损坏。因此,应当采取适当
的ESD防范措施,以避免器件性能下降或功能丧失。
DBx、CS和R/W上的过压由内部二极管箝位。
Rev. C | Page 6 of 32
AD5428/AD5440/AD5447
引脚配置和功能描述
AGND 1
20
IOUTB
IOUTA 2
19
RFBB
RFBA 3
18
VREFB
17
VDD
VREFA 4
AD5428
TOP VIEW
(Not to Scale)
R/W
15
CS
DB7 7
14
DB0 (LSB)
DB6 8
13
DB1
DB5 9
12
DB2
DB4 10
11
DB3
04462-004
16
DAC A/B 6
DGND 5
图4. 引脚配置(20引脚TSSOP,RU-20)
表4. AD5428引脚功能描述
引脚编号
1
2, 20
3, 19
4, 18
5
6
7至14
15
16
17
引脚名称
AGND
IOUTA, IOUTB
RFBA, RFBB
VREFA, VREFB
DGND
DAC A/B
DB7至DB0
CS
R/W
VDD
描述
DAC接地引脚。此引脚通常应连接到系统的模拟地,但可以偏置以实现单电源供电。
DAC电流输出。
DAC反馈电阻引脚。这些引脚通过连接到外部放大器输出,建立DAC的电压输出。
DAC基准电压输入引脚。
数字地引脚。
选择DAC A或DAC B。低电平选择DAC A,高电平选择DAC B。
并行数据位7至0。
片选输入引脚。低电平有效。与R/W一起使用,将并行数据加载到输入锁存器或从DAC寄存器读取数据。
读/写。低电平时,与CS一起使用来加载并行数据。高电平时,与CS一起使用来回读DAC寄存器的内容。
正电源输入。该器件可采用2.5 V至5.5 V电源供电。
Rev. C | Page 7 of 32
AD5428/AD5440/AD5447
AGND 1
24
IOUTB
IOUTA 2
23
RFBB
RFBA 3
22
VREFB
VREFA 4
21
VDD
20
R/W
DGND 5
AD5440
TOP VIEW
(Not to Scale)
CS
18
NC
DB8 8
17
NC
DB7 9
16
DB0 (LSB)
DB6 10
15
DB1
DB5 11
14
DB2
DB4 12
13
DB3
04462-005
19
DB9 7
DAC A/B 6
NC = NO CONNECT
图5. 引脚配置(24引脚TSSOP,RU-24)
表5. AD5440引脚功能描述
引脚编号 引脚名称
AGND
1
2, 24
IOUTA, IOUTB
3, 23
RFBA, RFBB
4, 22
VREFA, VREFB
5
DGND
DAC A/B
6
7至16
DB9至DB0
CS
19
R/W
20
21
VDD
功能
DAC接地引脚。此引脚通常应连接到系统的模拟地,但可以偏置以实现单电源供电。
DAC电流输出。
DAC反馈电阻引脚。通过连接到外部放大器输出,建立DAC的电压输出。
DAC基准电压输入引脚。
数字地引脚。
选择DAC A或DAC B。低电平选择DAC A,高电平选择DAC B。
并行数据位9至0。
片选输入引脚。低电平有效。与R/W一起使用,将并行数据加载到输入锁存器或从DAC寄存器读取数据。
读/写。低电平时,与CS一起使用来加载并行数据。高电平时,与CS一起使用来回读DAC寄存器的内容。
正电源输入。该器件可采用2.5 V至5.5 V电源供电。
Rev. C | Page 8 of 32
AD5428/AD5440/AD5447
AGND 1
24
IOUTB
IOUTA 2
23
RFBB
RFBA 3
22
VREFB
VREFA 4
21
VDD
20
R/W
DGND 5
AD5447
TOP VIEW
(Not to Scale)
CS
18
DB0 (LSB)
DB10 8
17
DB1
DB9 9
16
DB2
DB8 10
15
DB3
DB7 11
14
DB4
DB6 12
13
DB5
04462-006
19
DB11 7
DAC A/B 6
图6. 引脚配置(24引脚TSSOP,RU-24)
表6. AD5447引脚功能描述
引脚编号
1
2, 24
3, 23
4, 22
5
6
7至18
19
20
引脚名称
AGND
IOUTA, IOUTB
RFBA, RFBB
VREFA, VREFB
DGND
DAC A/B
DB11至DB0
CS
R/W
21
VDD
描述
DAC接地引脚。此引脚通常应连接到系统的模拟地,但可以偏置以实现单电源供电。
DAC电流输出。
DAC反馈电阻引脚。通过连接到外部放大器输出,建立DAC的电压输出。
DAC基准电压输入引脚。
数字地引脚。
选择DAC A或DAC B。低电平选择DAC A,高电平选择DAC B。
并行数据位11至0。
片选输入引脚。低电平有效。与R/W一起使用,将并行数据加载到输入锁存器或从DAC寄存器读取数据。
读/写。低电平时,与CS一起使用来加载并行数据。高电平时,与CS一起使用来回读DAC寄存器的内容。
CS和R/W保持低电平时,锁存器透明。数据线的任何变化都会反映在相关DAC输出中。
正电源输入。该器件可采用2.5 V至5.5 V电源供电。
Rev. C | Page 9 of 32
AD5428/AD5440/AD5447
典型工作特性
0.20
0.20
TA = 25°C
VREF = 10V
VDD = 5V
0.10
0.10
0.05
0.05
0
–0.05
0
–0.10
–0.15
–0.15
50
100
150
200
250
CODE
–0.20
04462-007
0
0
50
0.3
0.2
0.1
0.1
0
–0.1
0
–0.1
–0.2
–0.2
–0.3
–0.3
–0.4
–0.4
400
600
800
1000
CODE
–0.5
04462-008
200
0
200
400
600
800
1000
04462-011
DNL (LSB)
0.2
0
TA = 25°C
VREF = 10V
VDD = 5V
0.4
4000
04462-012
0.3
INL (LSB)
250
0.5
TA = 25°C
VREF = 10V
VDD = 5V
0.4
CODE
图8. INL与代码的关系(10位DAC)
图11. DNL与代码的关系(10位DAC)
1.0
1.0
TA = 25°C
VREF = 10V
VDD = 5V
0.8
0.6
0.6
0.4
0.2
0.2
DNL (LSB)
0.4
0
–0.2
0
–0.2
–0.4
–0.4
–0.6
–0.6
–0.8
–0.8
0
500
1000
TA = 25°C
VREF = 10V
VDD = 5V
0.8
1500
2000
2500
3000
CODE
3500
4000
04462-009
INL (LSB)
200
图10. DNL与代码的关系(8位DAC)
0.5
–1.0
150
CODE
图7. INL与代码的关系(8位DAC)
–0.5
100
04462-010
–0.05
–0.10
–0.20
TA = 25°C
VREF = 10V
VDD = 5V
0.15
DNL (LSB)
INL (LSB)
0.15
图9. INL与代码的关系(12位DAC)
–1.0
0
500
1000
1500
2000
2500
3000
3500
CODE
图12. DNL与代码的关系(12位DAC)
Rev. C | Page 10 of 32
AD5428/AD5440/AD5447
0.6
8
TA = 25°C
0.5
7
0.4
MAX INL
6
CURRENT (mA)
INL (LSB)
0.3
0.2
TA = 25°C
VDD = 5V
0.1
0
VDD = 5V
5
4
3
MIN INL
–0.1
2
–0.2
3
4
6
7 5
8
9
10
REFERENCE VOLTAGE
VDD = 2.5V
0
0
0.5
1.5
1.0
2.0
2.5
3.0
3.5
4.0
4.5
5.0
INPUT VOLTAGE (V)
图13. INL与基准电压的关系
04462-022
2
04462-013
–0.3
VDD = 3V
1
图16. 电源电流与逻辑输入电压的关系
1.6
–0.40
TA = 25°C
VDD = 5V
1.4
–0.45
1.2
IOUT1 VDD = 5V
IOUT1 LEAKAGE (nA)
–0.55
–0.60
MIN DNL
–0.65
0.8
IOUT1 VDD = 3V
0.6
0.4
2
3
4
6
7 5
8
9
10
REFERENCE VOLTAGE
0
–40
–20
20
40
60
80
100
120
140
TEMPERATURE (°C)
图17. IOUT 1漏电流与温度的关系
图14. DNL与基准电压的关系
0.50
5
0.45
4
VDD = 5V
3
VDD = 5V
0.40
0.35
CURRENT (µA)
2
1
0
VDD = 2.5V
–1
0.10
–5
–60
–40
–20
VDD = 2.5V
0.20
–3
VREF = 10V
ALL 1s
0.25
0.15
–4
ALL 0s
0.30
–2
ALL 1s
ALL 0s
0.05
0
20
40
60
80
TEMPERATURE (°C)
100
120
140
04462-015
ERROR (mV)
0
04462-023
0.2
04462-014
–0.70
1.0
04462-024
DNL (LSB)
–0.50
图15. 增益误差与温度的关系
0
–60
–40
–20
0
20
40
60
80
TEMPERATURE (°C)
图18. 电源电流与温度的关系
Rev. C | Page 11 of 32
100
120
AD5428/AD5440/AD5447
14
3
TA = 25°C
LOADING ZS TO FS
VDD = 5V
0
VDD = 3V
–3
4
VDD = 2.5V
VREF = ±2V, AD8038 CC 1.47pF
VREF = ±2V, AD8038 CC 1pF
VREF = ±0.15V, AD8038 CC 1pF
VREF = ±0.15V, AD8038 CC 1.47pF
VREF = ±3.51V, AD8038 CC 1.8pF
–6
2
1
10
100
1k
10k
100k
1M
10M
–9
10k
04462-025
0
100M
FREQUENCY (Hz)
0.045
ALL ON
DB11
DB10
DB9
DB8
DB7
DB6
DB5
DB4
DB3
DB2
DB1
DB0
10
100
0x7FF TO 0x800
1M
10M
100M
OUTPUT VOLTAGE (V)
TA = 25°C
VDD = 5V
VREF = ±3.5V
CCOMP = 1.8pF
AMP = AD8038
1k
10k
100k
FREQUENCY (Hz)
100M
TA = 25°C
VREF = 0V
AMP = AD8038
CCOMP = 1.8pF
VDD = 5V
0.035
ALL OFF
1
10M
0.040
0.030
0.025
VDD = 3V
0.020
0.015
0x800 TO 0x7FF
0.010
VDD = 3V
0.005
0
–0.005
04462-026
GAIN (dB)
TA = 25°C
LOADING
ZS TO FS
1M
FREQUENCY (Hz)
图22. 基准乘法带宽与频率和补偿电容的关系
图19. 电源电流与更新速率的关系
6
0
–6
–12
–18
–24
–30
–36
–42
–48
–54
–60
–66
–72
–78
–84
–90
–96
–102
100k
–0.010
VDD = 5V
0
20
40
60
80
100
120
140
160
180
200
TIME (ns)
图23. 半量程转换,VREF = 0 V
图20. 基准乘法带宽与频率和代码的关系
–1.68
0.2
OUTPUT VOLTAGE (V)
–0.2
–0.4
–0.8
VDD = 5V
–1.70
TA = 25°C
VDD = 5V
VREF = ±3.5V
CCOMP = 1.8pF
AMP = AD8038
1
10
100
–1.71
–1.72
VDD = 3V
–1.73
VDD = 5V
–1.74
VDD = 3V
–1.75
–1.76
0x800 TO 0x7FF
1k
10k
100k
1M
FREQUENCY (Hz)
10M
100M
04462-027
GAIN (dB)
0
TA = 25°C
VREF = 3.5V
AMP = AD8038
CCOMP = 1.8pF
0x7FF TO 0x800
–1.69
–0.6
04462-028
6
GAIN (dB)
IDD (mA)
8
04462-041
10
TA = 25°C
VDD = 5V
–1.77
0
20
40
60
80
100
120
140
160
TIME (ns)
图24. 半量程转换,VREF = 3.5 V
图21. 基准乘法带宽—加载全1
Rev. C | Page 12 of 32
180
200
04462-042
12
AD5428/AD5440/AD5447
90
20
TA = 25°C
VDD = 3V
AMP = AD8038
0
80
MCLK = 5MHz
70
SFDR (dB)
–40
FULL SCALE
ZERO SCALE
30
–80
20
–100
10
1
100
10
1k
10k
100k
MCLK = 25MHz
40
1M
10M
FREQUENCY (Hz)
0
TA = 25°C
VREF = 3.5V
AMP = AD8038
0
100
300
400
500
600
700
900
1000
图28. 宽带SFDR与fOUT 频率的关系
–60
0
TA = 25°C
VDD = 3V
VREF = 3.5V p-p
TA = 25°C
VDD = 5V
AMP = AD8038
65k CODES
–10
–20
–70
–30
SFDR (dB)
THD + N (dB)
800
fOUT (kHz)
图25. 电源抑制比与频率的关系
–65
200
04462-046
–60
50
04462-043
PSRR (dB)
–20
–120
MCLK = 10MHz
60
–75
–40
–50
–60
–80
–70
–85
10
100
1k
10k
100k
1M
FREQUENCY (Hz)
–90
2
0
图26. THD + N与频率的关系
4
6
8
FREQUENCY (MHz)
12
04462-047
1
04462-044
–90
5.0
04462048
–80
10
图29. 宽带SFDR,fOUT = 100 kHz,时钟 = 25 MHz
100
0
MCLK = 1MHz
TA= 25°C
VDD = 5V
AMP = AD8038
65k CODES
–10
80
–20
SFDR (dB)
MCLK = 0.5MHz
40
–40
–50
–60
–70
20
0
–80
TA = 25°C
VREF = 3.5V
AMP = AD8038
0
20
40
60
80
100
120
140
160
fOUT (kHz)
180
200
–90
04462-045
SFDR (dB)
–30
MCLK = 200kHz
60
图27. 宽带SFDR与fOUT 频率的关系
–100
0
0.5
1.0
1.5
2.0
2.5
3.0
3.5
FREQUENCY (MHz)
4.0
4.5
图30. 宽带SFDR,fOUT = 500 kHz,时钟 = 10 MHz
Rev. C | Page 13 of 32
AD5428/AD5440/AD5447
0
0
TA = 25°C
VDD = 5V
AMP = AD8038
65k CODES
–10
–20
–20
–30
–40
IMD (dB)
–40
–50
–50
–60
–60
–70
–70
–80
–80
0.5
1.0
1.5
2.0
2.5
3.0
3.5
FREQUENCY (MHz)
4.0
4.5
5.0
70
–20
115
120
–50
–40
–50
–60
–60
–70
–70
–80
–80
–90
–90
–100
250
300
350
400
450 500 550 600
FREQUENCY (kHz)
650
700
750
–100
图32. 窄带SFDR,fOUT = 500 kHz,时钟 = 25 MHz
20
50
100
150
200
250
FREQUENCY (kHz)
300
350
400
图35. 宽带IMD,fOUT = 90 kHz、100 kHz,时钟 = 25 MHz
300
TA= 25°C
VDD = 3V
AMP = AD8038
65k CODES
TA = 25°C
AMP = AD8038
ZERO SCALE LOADED TO DAC
250
MIDSCALE LOADED TO DAC
FULL SCALE LOADED TO DAC
OUTPUT NOISE (nV/ Hz)
0
0
04462-53
IMD (dB)
–30
04462-050
SFDR (dB)
110
TA= 25°C
VDD = 5V
AMP = AD8038
65k CODES
–20
–40
–20
SFDR (dB)
95
90
100 105
FREQUENCY (kHz)
–10
–30
–40
–60
–80
200
150
100
50
60
70
80
90
100 110 120
FREQUENCY (kHz)
130
140
150
04462-051
–100
–120
50
85
0
TA= 25°C
VDD = 3V
AMP = AD8038
65k CODES
–10
80
图34. 窄带IMD,fOUT = 90 kHz、100 kHz,时钟 = 10 MHz
图31. 宽带SFDR,fOUT = 50 kHz,时钟 = 10 MHz
0
75
04462-052
0
04462-049
–90
–100
图33. 窄带SFDR,fOUT = 100 kHz,时钟 = 25 MHz
0
100
1k
10k
FREQUENCY (Hz)
图36. 输出噪声频谱密度
Rev. C | Page 14 of 32
100k
04462-054
SFDR (dB)
–30
–90
TA= 25°C
VDD = 3V
AMP = AD8038
65k CODES
–10
AD5428/AD5440/AD5447
术语
相对精度(端点非线性度)
衡量DAC传递函数与一条通过DAC传递函数端点的直线的
最大偏差。它是在调整零值和满量程后进行测量,通常用
LSB或满量程读数的百分比表示。
数字馈通
当器件未被选中时,器件数字输入端上的高频逻辑活动通
过器件进行容性耦合,在IOUT引脚产生噪声并进入后续电
路。这种噪声就是数字馈通。
差分非线性
任意两个相邻码之间所测得变化值与理想的1 LSB变化值之
间的差异。工作温度范围内最大−1 LSB的额定差分非线性可
确保单调性。
乘法馈通误差
表示DAC载入全0时,由DAC基准电压输入至DAC IOUT1引脚
的容性馈通所致的误差。
增益误差(满量程误差)
衡量理想DAC和实际器件之间的输出误差。对于这些DAC
而言,理想的最大输出是VREF − 1 LSB。这些DAC的增益误差
可通过外部电阻调整为零。
输出漏电流
DAC梯形开关断开时流入其中的电流。对于IOUT1引脚而言,
可通过DAC加载全0然后测量IOUT1的电流,测得输出漏电
流值。当DAC加载全1时,流过IOUT2的电流最小。
输出电容
IOUT1或IOUT2至AGND的电容。
输出电流建立时间
指对于满量程输入变化,输出稳定在指定电平所需的时间。
对于这些器件而言,它利用100 Ω接地电阻测量。
数模转换毛刺脉冲
表示当输入改变状态时,电荷从数字输入注入到模拟输出
的量。数模转换毛刺脉冲通常规定为毛刺的面积,用pA-s
或nV-s表示,具体取决于毛刺是作为电流信号还是作为电
压信号来测量的。
总谐波失真(THD)
DAC由交流基准源驱动。THD表示DAC输出的谐波均方根
和与基波的比值。通常仅包括低阶谐波,如二阶至五阶
谐波。
数字交调失真
二阶交调失真(IMD)衡量DAC以数字方式产生的fa和fb音,
以及2fa – fb与2fb – fa的二阶积。
无杂散动态范围(SFDR)
SFDR指DAC的可用动态范围,超出此范围,杂散噪声就
会干扰基波信号或使其失真。它用基波与DC至全奈奎斯
特带宽(DAC采样速率的一半或fs/2)范围内的最大谐波或非
谐波杂散的幅值之差来衡量。窄带SFDR衡量任意窗口范围
内的SFDR,本例中为基波的50%。数字SFDR衡量信号为
数字生成的正弦波时,DAC的可用动态范围。
Rev. C | Page 15 of 32
AD5428/AD5440/AD5447
概述
电路工作原理
DAC部分
AD5428/AD5440/AD5447是CMOS 8/10/12位、双通道电流
输出型DAC,由标准反相R-2R梯形配置组成。图37所示为
8位AD5428的单个通道的简化图。反馈电阻RFBA的值为R。R
的典型值为10 kΩ(最小值8 kΩ,最大值12 kΩ)。若IOUT1和
AGND保持相同的电位,则无论数字输入代码是多少,每
个梯形引脚上均有持续电流流过,从而VREFA上的输入电
阻始终具有恒定的额定值R。DAC输出(IOUT)取决于代码,
产生不同的电阻值和电容值。选择外部放大器时,需考虑
DAC在放大器反相输入节点上产生的阻抗变化。
R
R
R
2R
2R
2R
2R
S1
S2
S3
S8
R
其中:
D为载入DAC数字字的依位数表示。
D = 0至255 (8位AD5428)
= 0至1023 (10位AD5440)
= 0至4095 (12位AD5447)
请注意,输出电压极性与直流基准电压的VREF极性相反。
这些DAC设计为在正/负基准电压下工作。VDD电源引脚仅
供内部数字逻辑用于驱动DAC开关的通断状态。
RFBA
IOUTA
AGND
DAC DATA LATCHES
AND DRIVERS
只需一个运算放大器,即可轻松配置这些器件来提供二象
限乘法操作或单极性输出电压摆幅,如图38所示。当输出
放大器以单极性模式连接时,输出电压可由下式得出:
n是DAC的分辨率。
2R
04462-029
VREF
单极性模式
这些DAC还设计用于接受交流基准输入信号,范围为–10 V至
+10 V。
图37. 简化梯形图
可访问DAC A和DAC B的VREF、RFB、IOUT引脚,使器件功能
特别丰富,并允许配置为多种不同的工作模式,如单极性
输出模式、四象限乘法双极性模式或单电源模式等。请注
意,匹配的开关与内部RFBA反馈电阻串联。如果用户尝试
测量RFBA,必须为VDD供电,确保连续性。
使用固定10 V基准电压源时,图38所示电路具有单极性0 V
至–10 V输出电压摆幅。当VIN为交流信号时,电路执行二象
限乘法。
表7列出单极性工作模式下的数字代码和期望输出电压之
间的关系(8位AD5428)。
表7. 单极性代码
数字输入
1111 1111
1000 0000
0000 0001
0000 0000
Rev. C | Page 16 of 32
模拟输出(V)
–VREF (255/256)
–VREF(128/256) = –VREF/2
–VREF (1/256)
–VREF (0/256) = 0
AD5428/AD5440/AD5447
VINA
(±10V)
R11
VREFA
AD5428/AD5440/AD5447
R
VDD
R21
C12
IOUTA
DB0
INPUT
BUFFER
DB7
DB9
DB11
LATCH
8-/10-/12-BIT
R-2R DAC A
VOUTA
AGND
DAC A/B
R
CONTROL
LOGIC
CS
R/W
RFBB
IOUTB
LATCH
AGND
R41
C22
8-/10-/12-BIT
R-2R DAC B
VOUTB
DGND
AGND
POWER-ON
RESET
VREFB
R31
VINB
(±10V)
1R1,
2C1,
R2 AND R3, R4 USED ONLY IF GAIN ADJUSTMENT IS REQUIRED.
C2 PHASE COMPENSATION (1pF TO 2pF) IS REQUIRED WHEN USING
HIGH SPEED AMPLIFIERS TO PREVENT RINGING OR OSCILLATION.
图38. 单极性工作原理
Rev. C | Page 17 of 32
04462-030
DATA
INPUTS
RFBA
AD5428/AD5440/AD5447
双极性操作
表8. 双极性代码
在某些应用中,可能需要产生全四象限乘法功能,或双极
性输出摆幅。通过使用另一个外部放大器和一些外部电阻
便可轻松实现,如图39所示。在该电路中,第二个放大器
A2提供的增益为2。利用基准电压提供的偏置电压使外部
放大器偏置,便可实现全四象限乘法操作。此电路的传递
函数显示,当输入数据D从代码0 (VOUT = − VREF)递增至中量
程(VOUT = 0 V )、满量程(VOUT = +VREF)时,正负输出电压均
会产生。连接为双极性模式时,输出电压可通过以下公式
计算:
数字输入
1111 1111
1000 0000
0000 0001
0000 0000
模拟输出(V)
+VREF (127/128)
0
–VREF (127/128)
–VREF (128/128)
稳定性
对于电流转电压配置,DAC的IOUT和运算放大器的反相节
点必须尽可能彼此靠近连接,且必须采用合适的PCB布局
技术。因为每个代码变化对应于一个阶跃函数,所以如果
运算放大器的增益带宽积(GBP)有限且反相节点处存在过
大的寄生电容,则会出现增益峰值。该寄生电容在开环响
应中引入一个极点,它可能会在闭环应用电路中引起响铃
振荡或不稳定。
其中:
D为载入DAC数字字的依位数表示。
D = 0至255 (AD5428)
= 0 至1023 (AD5440)
= 0至4095 (AD5447)
可选的补偿电容C1能够与RFBA并联增加稳定性,如图38和
图39所示。C1值过小可能会在输出端产生响铃振动,而过
大则可能会对建立时间带来不利影响。必须凭经验选择
C1,但通常1 pF至2 pF就足以补偿。
n为位数。
当VIN为交流信号时,电路执行四象限乘法。表8列出双极
性工作模式下的数字代码和期望输出电压之间的关系(8位
AD5428)。
VINA
(±10V)
R5
20kΩ
R11
R62
20kΩ
VREFA
R
VDD
DATA
INPUTS
DB0
LATCH
C13
8-/10-/12-BIT
R-2R DAC A
R
RFBB
CONTROL
LOGIC
IOUTB
R/W
LATCH
VOUTA
R11
5kΩ
A1
AGND
AGND
AGND
DAC A/B
A2
R72
10kΩ
R21
IOUTA
INPUT
BUFFER
DB7
DB9
DB11
CS
RFBA
R41
C23
8-/10-/12-BIT
R-2R DAC B
A3
DGND
AGND
R8
20kΩ
R92
10kΩ
A4
R102
20kΩ
POWER-ON
RESET
VREFB
VOUTB
R12
5kΩ
R31
AGND
VINB
(±10V)
1R1, R2 AND R3, R4 USED ONLY IF GAIN ADJUSTMENT IS REQUIRED. ADJUST R1 FOR V
OUTA = 0V WITH CODE 10000000 IN DAC A LATCH.
ADJUST R3 FOR VOUTB = 0V WITH CODE 10000000 IN DAC B LATCH.
2MATCHING AND TRACKING IS ESSENTIAL FOR RESISTOR PAIRS R6, R7 AND R9, R10.
3C1, C2 PHASE COMPENSATION (1pF TO 2pF) MAY BE REQUIRED IF A1/A3 IS A HIGH SPEED AMPLIFIER.
图39. 双极性运算(四象限)
Rev. C | Page 18 of 32
04462-031
AD5428/AD5440/AD5447
AD5428/AD5440/AD5447
VDD = 5V
单电源应用
ADR03
电压开关模式
VOUT VIN
注意,由于DAC梯形开关不再具有相同的源极至漏极驱动
电压,因此VIN只能接受低电压。这就导致各开关的导通电
阻不同,从而降低DAC的积分线性。此外,VIN不能超过负
电压以下0.3 V,否则内部二极管将导通,导致器件超过最大
额定值。在这类应用中,DAC将失去全部范围的乘法功能。
VDD
R1
R2
RFBA VDD
VIN
IOUTA
VREFA
AGND
VOUT
GND
+5V
VDD
C1
RFBA
8-/10-/12-BIT IOUTA
DAC
AGND
–2.5V
VREFA
VOUT =
0V to 2.5V
GND
–5V
NOTES
1. ADDITIONAL PINS OMITTED FOR CLARITY.
2. C1 PHASE COMPENSATION (1pF TO 2pF) MAY BE REQUIRED
IF A1 IS A HIGH SPEED AMPLIFIER.
04462-034
图40表示这些DAC在电压开关模式下的工作原理。基准电
压VIN施加于IOUTA引脚,VREFA引脚提供输出电压。在该配
置中,正基准电压产生正输出电压,使单电源工作成为可
能。DAC输出电压具有恒定阻抗(DAC梯形电阻),因此需
要使用运算放大器缓冲输出电压。基准输入不再具有恒定
输入阻抗,而是随代码而变化。因此,应当采用低阻抗源
驱动电压输入。
图41. 以最少器件数实现正电压输出
提高增益
在要求输出电压大于VIN的应用中,可使用一个额外的外部
放大器来提高增益,也可通过单级配置实现。应考虑DAC
薄膜电阻温度系数的影响。仅将一个电阻与RFB电阻串联会
导致温度系数失配,造成更大的增益温度系数误差。图42
中的电路是增加电路增益所推荐的方法。R1、R2和R3应具
有相似的温度系数,但无需与DAC的温度系数相匹配。在
要求增益大于1的电路中,推荐使用这种方法。
GND
VDD
VIN
图40. 单电源电压切换模式
R1
C1
RFBA
I
A
8-/10-/12-BIT OUT
AGND
DAC
VREFA
VOUT
R3
GND
R2
正输出电压
输出电压极性与直流基准电压的VREF极性相反。为了获得
正电压输出,由于存在电阻容差误差,与通过反相放大器
的输出反转相比,向DAC输入施加负基准电压的方式更好。
为了生成负基准电压,运算放大器可以对基准电压进行电
平转换,使基准的VOUT 引脚虚拟接地,且基准的GND引脚
为–2.5 V,如图41所示。
GAIN =
R2 + R3
R2
R2R3
R1 =
NOTES
R2 + R3
1. ADDITIONAL PINS OMITTED FOR CLARITY.
2. C1 PHASE COMPENSATION (1pF TO 2pF) MAY BE REQUIRED
IF A1 IS A HIGH SPEED AMPLIFIER.
Rev. C | Page 19 of 32
图42. 提高电流输出DAC的增益
04462-035
NOTES
1. ADDITIONAL PINS OMITTED FOR CLARITY.
2. C1 PHASE COMPENSATION (1pF TO 2pF) MAY BE REQUIRED
IF A1 IS A HIGH SPEED AMPLIFIER.
04462-033
VDD
AD5428/AD5440/AD5447
分压器或可编程增益元件
电流导引DAC非常灵活,因此可用于许多应用。如果这类
DAC作为运算放大器的反馈器件连接,且RFBA用作输入电
阻,如图43所示,则输出电压与数字输入小数D成反比。
若D = 1 − 2−n,则输出电压为:
VDD
VIN
RFBA VDD
IOUTA
VREFA
AGND
放大器选择
电流导引模式的基本要求是放大器具有低输入偏置电流和
低输入失调电压。因为存在DAC的代码相关输出电阻,所
以运算放大器的输入失调电压会与电路的可变增益相乘。
由于放大器的输入电压出现失调,因而两个相邻数字小数
之间的噪声增益变化会使输出电压产生步进变化。此输出
电压变化与两个代码间所需的输出变化相叠加,引起差分
线性误差;如果该误差足够大,可能会导致DAC非单调。
为了确保沿各代码步进时保持单调性,输入失调电压应小
于1/4 LSB。
GND
04462-040
VOUT
NOTES
1. ADDITIONAL PINS OMITTED FOR CLARITY.
基准电压源选择
选择与AD54xx系列电流输出DAC一起使用的基准电压源时,
要注意基准电压源的输出电压和温度系数规格。该参数不
仅影响满量程误差,还可影响线性度(INL和DNL)性能。基
准电压源温度系数必须与系统精度规格一致。例如,8位
系统要求在0°C至50°C温度范围内将整体规格保持在1 LSB以
内,表示随温度变化的最大系统漂移必须低于78 ppm/°C。
一个在同样温度范围内整体规格低于2 LSB的12位系统则要
求最大漂移为10 ppm/°C。选择具有低输出温度系数的精密
基准电压源,可将该误差源降至最低。表9列出了ADI公司
可用的某些基准值,适合与这些电流输出DAC一起使用。
图43. 电流导引DAC用作分压器或可编程增益器件
随着D降低,输出电压升高。对于很小的小数值D,重要
的是确保放大器不出现饱和,同时达到要求的精度。例
如,图43电路中采用二进制代码0x10 (0001 0000)驱动的8位
DAC(即十进制的16)应当使输出电压为16 x VIN。不过,如果
DAC线性度额定值为±0.5 LSB,则D可以在15.5/256到16.5/256
的范围内具有一个权重,因此可能的输出电压范围为15.5 VIN
到16.5 VIN——误差为3%,哪怕DAC本身的最大误差为0.2%。
在分压器电路中,DAC漏电流也是一个潜在的误差源。必
须使用来自运算放大器并流经DAC,且方向相反的电流抵
消漏电流。由于输入VREF引脚的电流仅有小数D部分被路
由至IOUT1引脚,输出电压必须根据下式而改变:
DAC漏电流导致的输出误差电压 = (漏电流 × R )/ D
其中R表示VREF引脚的DAC电阻。
对于10 nA的DAC漏电流有:R = 10 kΩ,并且增益(即1/D)
为16,误差电压为1.6 mV。
运算放大器的输入偏置电流也会在电压输出上产生失调,
其原因是偏置电流会流经反馈电阻RFB。大多数运算放大器
的输入偏置电流都足够低,以防止12位应用中的误差过大。
运算放大器的共模抑制对电压切换电路很重要,因为其会
在电路的电压输出端产生代码相关误差。大多数运算放大
器在8/10/12位分辨率下都有适当的共模抑制能力。
假设DAC开关由真实的宽带低阻抗信号源(VIN和AGND)驱
动,那么会迅速建立。因此,电压开关DAC电路的压摆率
和建立时间主要由输出运算放大器决定。若要获得此配置
中的最小建立时间,可利用低输入电容缓冲放大器和精巧
的电路板设计,将DAC的VREF节点(此应用中的电压输出节
点)处的电容降到最低。
大部分单电源电路都将接地作为模拟信号范围的一部分,
这便要求使用一个能够处理轨到轨信号的放大器。ADI公
司提供多种多样的单电源放大器(见表10和表11)。
Rev. C | Page 20 of 32
AD5428/AD5440/AD5447
表9. 适用的ADI精密基准电压源
产品型号
ADR01
ADR01
ADR02
ADR02
ADR03
ADR03
ADR06
ADR06
ADR431
ADR435
ADR391
ADR395
输出电压(V)
10
10
5
5
2.5
2.5
3
3
2.5
5
2.5
5
初始容差(%)
0.05
0.05
0.06
0.06
0.10
0.10
0.10
0.10
0.04
0.04
0.16
0.10
温度漂移(ppm/°C)
3
9
3
9
3
9
3
9
3
3
9
9
ISS (mA)
1
1
1
1
1
1
1
1
0.8
0.8
0.12
0.12
输出噪声(μV p-p)
20
20
10
10
6
6
10
10
3.5
8
5
8
封装
SOIC-8
TSOT-23, SC70
SOIC-8
TSOT-23, SC70
SOIC-8
TSOT-23, SC70
SOIC-8
TSOT-23, SC70
SOIC-8
SOIC-8
TSOT-23
TSOT-23
表10. 适用的ADI精密运算放大器
产品型号
OP97
OP1177
AD8551
AD8603
AD8628
电源电压(V)
±2至±20
±2.5至±15
2.7至5
1.8至6
2.7至6
VOS(最大值)
(μV)
25
60
5
50
5
IB最大值(nA)
0.1
2
0.05
0.001
0.1
0.1 Hz至10 Hz
噪声(μV p-p)
0.5
0.4
1
2.3
0.5
电源电流(μA)
600
500
975
50
850
封装
SOIC-8
MSOP, SOIC-8
MSOP, SOIC-8
TSOT
TSOT, SOIC-8
表11. 适用的ADI高速运算放大器
产品型号
AD8065
AD8021
AD8038
AD9631
电源电压(V)
5至24
±2.5至±12
3至12
±3至±6
BW @ ACL (MHz)
145
490
350
320
压摆率(V/µs)
180
120
425
1,300
Rev. C | Page 21 of 32
VOS(最大值)(μV)
1,500
1,000
3,000
10,000
IB最大值(nA)
6,000
10,500
750
7,000
封装
SOIC-8, SOT-23, MSOP
SOIC-8, MSOP
SOIC-8, SC70-5
SOIC-8
AD5428/AD5440/AD5447
并行接口
8xC51与AD5428/AD5440/AD5447接口
数据以8/10/12位并行字格式载入AD5428/AD5440/AD5447。
利用控制线CS和R/W,可以写入或读取DAC寄存器。拉低
CS和R/W时,发生写事件,数据线上的数据填入移位寄存
器,CS上升沿锁存数据,并将锁存的数据字传输到DAC寄
存器。DAC锁存器不是透明的,因此写序列必须包含CS的
下降沿和上升沿,确保数据载入DAC寄存器,且其模拟等
效内容反映在DAC输出端。
图45显示AD5428/AD5440/AD5447与8xC51系列DSP的接口。为
了便于外部数据存储器访问,应使能地址锁存器使能
(ALE)模式。在访问外部存储器期间,地址的低位字节通
过此输出脉冲锁存。AD0至AD7是复用低阶地址和数据总
线,发出1时需要很强的内部上拉电阻。在访问外部存储
器期间,A8至A15是高阶地址字节。这些端口是开漏型,
因而发出1时也需要很强的内部上拉电阻。
A8 TO A15
ADDRESS BUS
80511
ADDRESS
DECODER
微处理器接口
CS
WR
ADSP-21xx与AD5428/AD5440/AD5447接口
图44显示AD5428/AD5440/AD5447与用作存储器映射器件
的ADSP-21xx系列DSP接口。根据DSP的时钟速度,AD5428/
AD5440/AD5447与ADSP-21xx的接口可能需要一个等待状
态。该等待状态可通过ADSP-21xx的数据存储器等待状态
控制寄存器设置(详情参见ADSP-21xx系列的用户手册)。
ALE
R/W
DB0 TO DB11
8-BIT
LATCH
AD0 TO AD7
1ADDITIONAL
AD5428/
AD5440/
AD54471
DATA BUS
04462-057
R/W为高电平而CS为低电平时,发生读事件。数据从DAC
寄存器加载,返回输入寄存器,输出到数据线上,控制器
可回读以用于验证或诊断目的。这些器件的输入和DAC寄
存器不是透明的,因此,加载各数据字需要CS的下降沿和
上升沿。
PINS OMITTED FOR CLARITY.
图45. 8xC51与AD5428/AD5440/AD5447接口
ADDR0 TO
ADRR13
ADDRESS BUS
ADSP-BF5xx与AD5428/AD5440/AD5447接口
ADSP-21xx1
DMS
ADDRESS
DECODER
CS
WR
图46显示AD5428/AD5440/AD5447与ADSP-BF5xx系列DSP
的典型接口。处理器的异步存储器写周期驱动DAC的数字
输入。AMSx线实际上是四条存储器选择线。内部ADDR线
解码为AMS3–0,然后这些线路作为片选插入。接口的其余
部分是标准的握手操作。
AD5428/
AD5440/
AD54471
R/W
DB0 TO DB11
1ADDITIONAL
DATA BUS
PINS OMITTED FOR CLARITY.
ADDRESS BUS
ADSP-BF5xx1
AMSx
图44. ADSP-21xx与AD5428/AD5440/AD5447接口
ADDRESS
DECODER
CS
AWE
AD5428/
AD5440/
AD54471
R/W
DB0 TO DB11
DATA 0 TO
DATA 23
1ADDITIONAL
DATA BUS
PINS OMITTED FOR CLARITY.
图46. ADSP-BF5xx与AD5428/AD5440/AD5447接口
Rev. C | Page 22 of 32
04462-056
DATA 0 TO
DATA 23
04462-055
ADDR1 TO
ADRR19
AD5428/AD5440/AD5447
PCB布局和电源去耦
在任何注重精度的电路中,精心考虑电源和接地回路布局
都有助于确保达到规定的性能。AD5428/AD5440/AD5447
所在的印刷电路板在设计时应将模拟部分与数字部分分
离,并限制在电路板的特定区域内。如果DAC所在系统中
有多个器件要求AGND至DGND连接,则只能在一个点上
进行连接。星形接地点应尽可能靠近器件。
这些DAC应具有足够大的电源旁路电容10 µF,与电源上的
0.1 µF电容并联,并且尽可能靠近封装,最好是正对着器件。
0.1 µF电容应具有低有效串联电阻(ESR)和低有效串联电感
(ESI),与高频时提供低阻抗接地路径的普通陶瓷型电容一
样,能够处理内部逻辑开关所引起的瞬态电流。电源处也
应当运用低ESR 1 µF至10 µF钽电容或电解电容,以便尽可能
减少瞬态干扰,并滤除低频纹波。
时钟等产生快速开关信号的器件应利用数字地屏蔽起来,
以免向电路板上的其它器件辐射噪声,并且绝不应靠近基
准输入。
避免数字信号与模拟信号交叠。电路板相对两侧上的走线
应当彼此垂直,这样有助于减小电路板上的馈通效应。微
带线技术在目前看来是最佳方法,但这种技术对于双面电
路板未必总是可行。采用这种技术时,电路板的元件侧专
用于接地层,信号走线则布设在焊接侧。
采用紧凑、最小引线长度的PCB布局设计是很好的做法。
输入的引线应尽可能短,以将IR压降和杂散电感降至最小。
VREF与RFB之间的PCB金属走线也应当匹配,使增益误差达
到最小。为了最大程度优化高频性能,电流至电压放大器
应尽可能靠近器件。
AD5447评估板
评估板由AD5447 DAC和电流电压放大器AD8065组成。评
估板上含有一个10 V基准电压源ADR01。也可以将一个外部
基准电压通过SMB输入施加。
评估套件包含一张CD光盘,其中的自安装PC软件可用来
控制DAC。该软件允许用户将代码写入器件。
评估板电源
评估板采用±12 V和+5 V电源电压。+12 V VDD和−12 V VSS用
于为输出放大器供电,而+5 V用于为DAC (VDD1)和收发器
(VCC)供电。
两个电源均通过10 μF钽电容和0.1 μF陶瓷电容去耦至相应的
地层。
Rev. C | Page 23 of 32
C17
0.1µF
图47. AD5447评估板原理图
Rev. C | Page 24 of 32
04464-037
P1–36
P1–9
P1–8
1
3
2
DGND
VCC
Y3
Y2
Y1
P1–19
P1–20
P1–21
P1–22
P1–23
P1–24
P1–25
P1–26
P1–27
P1–28
P1–29
P1–30
P1–14
P1–1
P1–31
E
A1
A0
Y0
U6-A
P1–2
P1–4
P1–3
P1–7
P1–6
P1–5
7
6
5
4
DGND
15
13
14
E
A1
A0
Y3
Y2
Y1
Y0
U6-B
9
10
11
12
1
2
3
4
5
6
7
8
9
10
11
12
1
2
3
4
5
6
7
8
9
10
11
12
CEBA
B7
B6
B5
B4
B3
B2
B1
B0
LEAB
OEAB
23
15
16
17
18
19
20
21
22
VCC
CEBA
B7
B6
B5
B4
B3
B2
B1
B0
14
LEAB
13
OEAB
U5 VCC 24
P2–5
P2–6
P2–4
P2–1
P2–2
P2–3
74ABT543
LEBA
OEBA
A0
A1
A2
A3
A4
A5
A6
A7
CEAB
GND
C2
0.1µF
23
15
16
17
18
19
20
21
22
14
13
U4 VCC 24
74ABT543
LEBA
OEBA
A0
A1
A2
A3
A4
A5
A6
A7
CEAB
GND
VCC
C19
0.1µF
C17
0.1µF
C15
0.1µF
C13
0.1µF
C1
0.1µF
+
+
+
+
C20
10µF
C18
10µF
C16
10µF
C14
10µF
J4
VSS
VCC
VDD1
AGND
VDD
J3
CS
RW
DB0
DB1
DB2
DB3
DB4
DB5
DB6
DB7
DB8
DB9
DB10
DB11
C3
10µF
+
VDD
AD5447
C4
0.1µF
5 TRIM
3 +V
IN
1
U2
4
22
2
3
24
23
21
2
GND
VDD
DB0
DB1
DB2
DB3
DB4
RFBB
DB5
IOUTB
DB6
DB7
DB8
RFBA
DB9
DB10
IOUTA
DB11
DAC_A/B
CS
VREFA
R/W
VREFB
DGND
AGND
DGND
5
18
17
16
15
14
13
12
11
10
9
8
7
6
19
20
U1
C6
0.1µF
+
C5
10µF
B
1
VOUT 4
EXT
REF B
EXT
REF A
C8
0.1µF
LK1 A
J5
J2
TP3 TP2
VDD1
C7
1.8pF
C22
1.8pF
VDD
7
3
U3
4
V–
V+
2
VSS
VDD
7
3
U7
4
V–
V+
2
VSS
C12
0.1µF
+
C11
10µF
6
C10
0.1µF
+
C9
10µF
C26
0.1µF
+
C25
10µF
6
C24
0.1µF
+
C23
10µF
TP1
TP4
J1
J6
O/P A
O/P B
AD5428/AD5440/AD5447
04462-036
AD5428/AD5440/AD5447
04462-038
图48. 元件侧布局图
图49. 丝网图—元件侧视图(顶层)
Rev. C | Page 25 of 32
04462-039
AD5428/AD5440/AD5447
图50.. 焊接侧布局图
Rev. C | Page 26 of 32
AD5428/AD5440/AD5447
物料清单
表12.
名称/位置
C1
C2
C3
C4
C5
C6
C7
C8
C9
C10
C11
C12
C13
C14
C15
C16
C17
C18
C19
C20
C21
C22
C23
C24
C25
C26
CS, DB0至DB11
J1至J6
J2
J3
J4
J5
J6
LK1
P1
P2
RW
TP1至TP4
U1
U2
U3
U4, U5
U6
U7
每个拐角
器件描述
X7R陶瓷电容
X7R陶瓷电容
钽电容—Taj系列
X7R陶瓷电容
钽电容—Taj系列
X7R陶瓷电容
NPO陶瓷电容
X7R陶瓷电容
钽电容—Taj系列
X7R陶瓷电容
钽电容—Taj系列
X7R陶瓷电容
X7R陶瓷电容
钽电容—Taj系列
X7R陶瓷电容
钽电容—Taj系列
X7R陶瓷电容
钽电容—Taj系列
X7R陶瓷电容
钽电容—Taj系列
X7R陶瓷电容
NPO陶瓷电容
钽电容—Taj系列
X7R陶瓷电容
钽电容—Taj系列
X7R陶瓷电容
红色测试点
SMB插口
SMB插口
SMB插口
SMB插口
SMB插口
SMB插口
3引脚接头(2 × 2)
36引脚Centronics连接器
6引脚端子板
红色测试点
红色测试点
AD5447
ADR01
AD8065
74ABT543
74139
AD8065
橡胶粘脚
值
1.8 pF
1.8 pF
容差(%)
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
库存代码
FEC 499-675
FEC 499-675
FEC 197-427
FEC 499-675
FEC 197-130
FEC 499-675
FEC 721-876
FEC 499-675
FEC 197-427
FEC 499-675
FEC 197-427
FEC 499-675
FEC 499-675
FEC 197-427
FEC 499-675
FEC 197-427
FEC 499-675
FEC 197-427
FEC 499-675
FEC 197-427
FEC 499-675
FEC 721-876
FEC 197-427
FEC 499-675
FEC 197-427
FEC 499-675
FEC 240-345(封装)
FEC 310-682
FEC 310-682
FEC 310-682
FEC 310-682
FEC 310-682
FEC 310-682
FEC 511-791和FEC 528-456
FEC 147-753
FEC 151-792
FEC 240-345(封装)
FEC 240-345(封装)
AD5447YRU
ADR01AR
AD8065AR
Fairchild 74ABT543CMTC
CD74HCT139M
AD8065AR
FEC 148-922
Rev. C | Page 27 of 32
AD5428/AD5440/AD5447
AD54xx器件概览
表13.
产品型号
分辨率
DAC编号
INL (LSB)
接口
封装1
DAC编号
AD5424
AD5426
AD5428
AD5429
AD5450
AD5432
AD5433
AD5439
AD5440
AD5451
AD5443
AD5444
AD5415
AD5405
AD5445
AD5447
AD5449
AD5452
AD5446
AD5453
AD5553
AD5556
AD5555
AD5557
AD5543
AD5546
AD5545
AD5547
8
8
8
8
8
10
10
10
10
10
12
12
12
12
12
12
12
12
14
14
14
14
14
14
16
16
16
16
1
1
2
2
1
1
1
2
2
1
1
1
2
2
2
2
2
1
1
1
1
1
2
2
1
1
2
2
±0.25
±0.25
±0.25
±0.25
±0.25
±0.5
±0.5
±0.5
±0.5
±0.25
±1
±0.5
±1
±1
±1
±1
±1
±0.5
±1
±2
±1
±1
±1
±1
±2
±2
±2
±2
并行
串行
并行
串行
串行
串行
并行
串行
并行
串行
串行
串行
串行
并行
并行
并行
串行
串行
串行
串行
串行
并行
串行
并行
串行
并行
串行
并行
RU-16、CP-20
RM-10
RU-20
RU-10
UJ-8
RM-10
RU-20、CP-20
RU-16
RU-24
UJ-8
RM-10
RM-8
RU-24
CP-40
RU-20、CP-20
RU-24
RU-16
UJ-8、RM-8
RM-8
UJ-8、RM-8
RM-8
RU-28
RM-8
RU-38
RM-8
RU-28
RU-16
RU-38
10 MHz带宽,17 ns CS脉冲宽度
10 MHz带宽,50 MHz串行
10 MHz带宽,17 ns CS脉冲宽度
10 MHz带宽,50 MHz串行
10 MHz带宽,50 MHz串行
10 MHz带宽,50 MHz串行
10 MHz带宽,17 ns CS脉冲宽度
10 MHz带宽,50 MHz串行
10 MHz带宽,17 ns CS脉冲宽度
10 MHz带宽,50 MHz串行
10 MHz带宽,50 MHz串行
10 MHz带宽,50 MHz串行
10 MHz带宽,50 MHz串行
10 MHz带宽,17 ns CS脉冲宽度
10 MHz带宽,17 ns CS脉冲宽度
10 MHz带宽,17 ns CS脉冲宽度
10 MHz带宽,50 MHz串行
10 MHz带宽,50 MHz串行
10 MHz带宽,50 MHz串行
10 MHz带宽,50 MHz串行
4 MHz带宽,50 MHz串行时钟
4 MHz带宽,20 ns WR脉冲宽度
4 MHz带宽,50 MHz串行时钟
4 MHz带宽,20 ns WR脉冲宽度
4 MHz带宽,50 MHz串行时钟
4 MHz带宽,20 ns WR脉冲宽度
4 MHz带宽,50 MHz串行时钟
4 MHz带宽,20 ns WR脉冲宽度
1
RU = TSSOP, CP = LFCSP, RM = MSOP, UJ = TSOT.
Rev. C | Page 28 of 32
AD5428/AD5440/AD5447
外形尺寸
7.90
7.80
7.70
6.60
6.50
6.40
24
20
4.50
4.40
4.30
11
4.50
4.40
4.30
1
1
6.40 BSC
0.65
BSC
1.20 MAX
0.15
0.05
0.30
0.19
SEATING
PLANE
12
6.40 BSC
PIN 1
10
PIN 1
COPLANARITY
0.10
13
0.15
0.05
0.20
0.09
8°
0°
0.75
0.60
0.45
0.65
BSC
0.30
0.19
1.20
MAX
SEATING
PLANE
0.10 COPLANARITY
0.20
0.09
8°
0°
COMPLIANT TO JEDEC STANDARDS MO-153-AC
COMPLIANT TO JEDEC STANDARDS MO-153-AD
图51. 20引脚超薄紧缩小型封装[TSSOP]
(RU-20)
图示尺寸单位:mm
图52. 24引脚超薄紧缩小型封装[TSSOP]
(RU-24)
图示尺寸单位:mm
订购指南
型号1
AD5428YRU
AD5428YRU-REEL
AD5428YRU-REEL7
AD5428YRUZ
AD5428YRUZ-REEL
AD5428YRUZ-REEL7
AD5440YRU
AD5440YRU-REEL
AD5440YRU-REEL7
AD5440YRUZ
AD5440YRUZ-REEL
AD5440YRUZ-REEL7
AD5447YRU
AD5447YRU-REEL
AD5447YRUZ
AD5447YRUZ-REEL
AD5447YRUZ-REEL7
EVAL-AD5447EBZ
1
分辨率
8
8
8
8
8
8
10
10
10
10
12
12
12
12
12
12
12
INL (LSB)
±0.5
±0.5
±0.5
±0.5
±0.5
±0.5
±0.5
±0.5
±0.5
±0.5
±1
±1
±1
±1
±1
±1
±1
温度范围
–40°C至+125°C
–40°C至+125°C
–40°C至+125°C
–40°C至+125°C
–40°C至+125°C
–40°C至+125°C
–40°C至+125°C
–40°C至+125°C
–40°C至+125°C
–40°C至+125°C
–40°C至+125°C
–40°C至+125°C
–40°C至+125°C
–40°C至+125°C
–40°C至+125°C
–40°C至+125°C
–40°C至+125°C
Z = 符合RoHS标准的器件。
Rev. C | Page 29 of 32
温度范围
20引脚 TSSOP
20引脚 TSSOP
20引脚 TSSOP
20引脚 TSSOP
20引脚 TSSOP
20引脚 TSSOP
24引脚 TSSOP
24引脚 TSSOP
24引脚 TSSOP
24引脚 TSSOP
24引脚 TSSOP
24引脚 TSSOP
24引脚 TSSOP
24引脚 TSSOP
24引脚 TSSOP
24引脚 TSSOP
24引脚 TSSOP
评估套件
封装选项
RU-20
RU-20
RU-20
RU-20
RU-20
RU-20
RU-24
RU-24
RU-24
RU-24
RU-24
RU-24
RU-24
RU-24
RU-24
RU-24
RU-24
0.75
0.60
0.45
AD5428/AD5440/AD5447
注释
Rev. C | Page 30 of 32
AD5428/AD5440/AD5447
注释
Rev. C | Page 31 of 32
AD5428/AD5440/AD5447
注释
©2004–2011 Analog Devices, Inc. All rights reserved. Trademarks and
registered trademarks are the property of their respective owners.
D04462sc-0-8/11(C)
Rev. C | Page 32 of 32