2.7 V ~ 5.5 V串行输入、
电压输出12/16位DAC
AD5512A/AD5542A
主要特性
功能框图
12/16位分辨率
VDD
1 LSB INL
REFF
温度漂移：0.05 ppm/°C
5 kV HBM ESD额定值
当供电电压为3 V时，功耗为0.375 mW
单电源供电：2.7 V至5.5 V
INV
RINV
建立时间：1 μs
毛刺能量：1.1 nV-s
VOUT
16-BIT DAC
REFS
AGNDF
VLOGIC
16-BIT DAC LATCH
AGNDS
CS
CONTROL
LOGIC
LDAC
SCLK
SERIAL INPUT REGISTER
DIN
AD5512A/
AD5542A
硬件 CLR 和 LDAC 功能
50 MHz 与SPI-/QSPI-/MICROWIRE-/DSP接口兼容
CLR
DGND
图1. 16引脚TSSOP和16引脚LFCSP
上电复位可将DAC输出设置至中量程
提供3 mm × 3 mm、10/16引脚LFCSP和16引脚TSSOP封装
GND
10
应用
AD5542A-1
自动测试设备
精密源测量仪器
RFB
RFB
09199-001
噪声频谱密度：11.8 nV/√Hz
8
RFB
7
INV
6
VOUT
RFB
RINV
16-BIT DAC
REF 1
数据采集系统
通信设备
SCLK 3
概述
16-BIT DAC LATCH
CS 2
CLR 5
CONTROL
LOGIC
DIN 4
SERIAL INPUT REGISITER
9
AD5512A/AD5542A单通道、12/16位、串行输入、无缓冲
VDD
电压输出数模转换器(DAC)，采用2.7 V至5.5 V单电源供
图2. 10引脚LFCSP
电。器件的DAC输出范围为0 V至VREF，保证单调性，提供
1 LSB INL精度(16位)，无需调整，额定温度范围为−40°C至
+85°C (AD5542A)或−40°C至+125°C (AD5512A)。
AD5512A/AD5542A提供无缓冲输出，建立时间为1 μs，失
调误差小，非常适合高速开环控制应用。
AD5512A/AD5542A采用双极性工作模式，可产生±VREF输
出摆幅。二者还含有用于基准电压与模拟接地引脚的开尔
文检测连接，以降低布局敏感度。
AD5512A/AD5542A提供16引脚LFCSP封装，AD5542A还提
供 10引 脚 LFCSP和 16引 脚 TSSOP两 种 封 装 。
AD5512A/AD5542A采用多功能三线式接口，并且与50
MHz SPI、QSPI™、MICROWIRE™、DSP接口标准兼容。
09199-002
医疗与航空仪器
表1. 相关器件
产品型号
AD5040/AD5060
AD5541/AD5542
AD5781/AD5791
AD5570
AD5024/AD5064
AD5764
描述
2.7 V至5.5 V 14/16位缓冲输出DAC
2.7 V至5.5 V 16位电压输出DAC
18/20位电压输出DAC
16位 ±12 V/±15 V双极性输出DAC
4.5V至5.5V 12/16位四通道 DAC
16位双极性电压输出DAC
产品聚焦
1. 16位性能，无需调整
2. 2.7 V至5.5 V单电源供电。
3. 低噪声频谱密度：11.8 nV/√Hz。
4. 低温度漂移：0.05 ppm/°C。
5. 3 mm × 3 mm LFCSP和TSSOP封装。
Rev. A
Information furnished by Analog Devices is believed to be accurate and reliable. However, no
responsibility is assumed by Analog Devices for its use, nor for any infringements of patents or other
rights of third parties that may result from its use. Specifications subject to change without notice. No
license is granted by implication or otherwise under any patent or patent rights of Analog Devices.
Trademarks and registered trademarks are the property of their respective owners.
One Technology Way, P.O. Box 9106, Norwood, MA 02062-9106, U.S.A.
Tel: 781.329.4700
www.analog.com
Fax: 781.461.3113
©2010 Analog Devices, Inc. All rights reserved.
ADI中文版数据手册是英文版数据手册的译文，敬请谅解翻译中可能存在的语言组织或翻译错误，ADI不对翻译中存在的差异或由此产生的错误负责。如需确认任何词语的准确性，请参考ADI提供
的最新英文版数据手册。
AD5512A/AD5542A
目录
特性..................................................................................................... 1
应用..................................................................................................... 1
概述..................................................................................................... 1
功能框图 ............................................................................................ 1
产品聚焦 ............................................................................................ 1
修订历史 ............................................................................................ 2
技术规格 ............................................................................................ 3
AD5512A ............................................................................................. 3
AD5542A ............................................................................................ 4
交流特性....................................................................................... 5
时序特性....................................................................................... 6
绝对最大额定值 ............................................................................... 7
ESD警告 ....................................................................................... 7
引脚配置和功能描述....................................................................... 8
典型工作特性..................................................................................10
术语...................................................................................................14
工作原理 ..........................................................................................15
Digital-to-Analog Section .............................................................. 15
串行接口..................................................................................... 15
单极性输出操作.........................................................................15
双极性输出操作.........................................................................16
输出电压选择 .............................................................................17
强制检测放大器选择.................................................................17
基准电压与接地电压.................................................................17
上电复位......................................................................................17
电源与基准旁路.........................................................................17
应用信息...........................................................................................18
微处理器接口 .............................................................................18
AD5512A/AD5542A与ADSP-BF531的接口..............................18
AD5512A/AD5542A与SPORT的接口 .......................................18
AD5512A/AD5542A与68HC11/68L11的接口 ...........................18
AD5512A/AD5542A与ADSP-2101的接口.................................18
AD5512A/AD5542A与MICROWIRE的接口 ............................18
布局指南......................................................................................19
电流隔离接口 .............................................................................19
解码多个DAC.............................................................................19
外形尺寸...........................................................................................20
订购指南......................................................................................21
修订历史
2010年10月—修订版0：初始版
Rev. 0 | Page 2 of 24
AD5512A/AD5542A
技术规格
AD5512A
除非另有说明，VDD = 2.7 V至5.5 V，VLOGIC = 2.7 V至5.5 V，VREF = 2.5 V，AGND = DGND = 0 V，−40°C < TA
< +125°C。
表2
参数1
静态性能
分辨率
相对精度(INL)
微分非线性(DNL)
增益误差
增益误差温度系数
单极性零代码误差
单极性零代码温度系数
双极性电阻匹配
最小值
DAC输出阻抗
电源抑制比
输出噪声频谱密度
±1.0
±1.0
±2
±0.5
±0.08
±2
±0.5
±2
VREF − 1 LSB
+VREF − 1 LSB
6.25
±1.0
11.8
单位
Bits
LSB
LSB
LSB
ppm/°C
LSB
ppm/°C
Ω/Ω
%
LSB
ppm/°C
LSB
LSB
ppm/°C
V
V
kΩ
LSB
nV/√Hz
0.134
2.0
9
7.5
-p
VDD
26
26
基准输入电容
逻辑输入
输入电流
低输入电压VINL
高输入电压VINH
输入电容2
迟滞电压2
电源要求
VDD
IDD
VLOGIC
ILOGIC
功耗
±0.5
±0.5
+0.5
±0.1
0.03
±0.05
1
±0.02
±0.07
±0.2
±0.02
±0.07
±0.1
0
−VREF
输出噪声
DAC基准电压输入2
基准电压输入范围
基准输入电阻3
最大值
12
双极性零偏移误差
双极性零温度系数
双极性零代码偏移误差
双极性增益误差
双极性增益温度系数
输出特性
输出电压范围
典型值
±1
0.8
2.4
10
0.15
2.7
125
1.8
15
1.5
5.5
150
5.5
24
6.05
1
温度范围如下：−40°C至+125°C(A版)。
通过设计保证，但未经生产测试。
3
基准输入电阻与代码相关，最小值为0x855。
2
Rev. 0 | Page 3 of 24
V
kΩ
kΩ
pF
pF
测试条件
保证单调性
RFB/RINV，通常RFB= RINV= 28 kΩ
比率误差
单极性操作
双极性操作
公差通常为20%
ΔVDD± 10%
DAC代码 = 0x840 (AD5512A) 或
0x8400 (AD5542A)，频率= 1 kH
z，单极性模式
0.1 Hz至10 Hz，单极性模式
单极性操作
双极性操作
代码0x0000
代码0x3FFF
V
V
pF
V
VDD = 2.7 V至5.5 V
VDD = 2.7 V至5.5 V
V
µA
V
µA
mW
所有数字输入为0 V、VLOGIC或VDD
VIH= VLOGIC 或VDD，VIL= GND
所有数字输入为0 V、VLOGIC或VDD
AD5512A/AD5542A
AD5542A
除非另有说明，VDD = 2.7 V至5.5 V，VLOGIC = 2.7 V至5.5 V，VREF = 2.5 V，AGND = DGND = 0 V，−40°C < TA
< +85°C。
表3
参数1
最小值
静态性能
分辨率
相对精度(INL)
16
典型值
±0.5
微分非线性(DNL)
增益误差
±0.5
+0.5
增益误差温度系数
单极性零代码误差
±0.1
0.3
单极性零代码温度系数
双极性电阻匹配
双极性零偏移误差
±0.05
1.000
±0.0015
±1
双极性零温度系数
双极性零代码偏移误差
±0.2
±1
双极性增益误差
±1
双极性增益温度系数
±0.1
输出特性
输出电压范围
0
−VREF
最大值
±1.0
±2.0
±1.0
±2
±3
±0.7
±1.5
±0.0076
±5
±6
±5
±6
±5
±6
VREF − 1 LSB
+VREF − 1 LSB
6.25
DAC输出阻抗
电源抑制比
输出噪声频谱密度
输出噪声
±1.0
11.8
单位
位
LSB
LSB
LSB
LSB
ppm/°C
LSB
LSB
ppm/°C
Ω/Ω
%
LSB
LSB
ppm/°C
LSB
LSB
LSB
LSB
ppm/°C
V
V
kΩ
LSB
nV/√Hz
0.134
DAC基准电压输入2
基准电压输入范围
基准输入电阻3
2.0
9
7.5
逻辑输入
输入电流
低输入电压VINL
高输入电压VINH
输入电容2
迟滞电压2
电源要求
VDD
IDD
VLOGIC
ILOGIC
功耗
1
2
3
-p
VDD
26
26
基准输入电容
±1
0.8
2.4
10
0.15
2.7
125
1.8
15
1.5
测试条件
5.5
150
5.5
24
6.05
温度范围如下：−40°C至+85°C(A、B版)。
通过设计保证，但未经生产测试。
基准输入电阻与代码相关，最小值为0x8555。
Rev. 0 | Page 4 of 24
V
kΩ
kΩ
pF
pF
V
V
pF
V
V
µA
V
µA
mW
B级
A级
保证单调性
TA = 25℃
TA = 25℃
RFB/RINV，通常，RFB= RINV
= 28 kΩ 比率误差
TA = 25℃
TA = 25℃
TA = 25℃
单极性操作
双极性操作
公差通常为20%
ΔVDD± 10%
DAC代码= 0x840 (AD5512A)
或0x8400(AD5542A)，频率 =
1 kHz，单极性模式
0.1 Hz至10 Hz
单极性操作
双极性操作
代码0x0000
代码0xFFFF
VDD = 2.7 V至5.5 V
VDD = 2.7 V至5.5 V
所有数字输入为0 V、VLOGIC或VDD
VIH=VLOGIC或VDD，VIL= GND
所有数字输入为0 V、VLOGIC或VDD
AD5512A/AD5542A
交流特性
除非另有说明，VDD = 2.7 V至5.5 V，VLOGIC = 2.7 V至5.5 V，2.5 V ≤ VREF ≤ VDD，AGND = DGND = 0 V，−40°C
< TA < +125°C。
表4
参数
输出电压建立时间
压摆率
数模转换毛刺脉冲
基准−3 dB带宽
基准馈通
数字馈通
信噪比
无杂散动态范围
总谐波失真
最小值 典型值 最大值 单位
1
17
1.1
2.2
1
0.2
92
80
74
μs
V/µs
nV-sec
MHz
mV p-p
nV-sec
dB
dB
dB
测试条件
FS LSB的一半，CL= 10 pF
CL= 10 pF，测量值范围：0%至63%
主要载波存在1 LSB的变化
载入的数值全为1。
载入的数值全为0。当频率为100 kHz时，VREF= 1 V p-p
以数字方式生成频率为1 kHz的正弦波
DAC代码= 0x3FFF(AD5512A)或0xFFFF(AD5542A)，
频率 = 10 kHz，VREF= 2.5 V ±1 V p-p
Rev. 0 | Page 5 of 24
AD5512A/AD5542A
时序特性
除非另有说明，VLOGIC = 2.7 V至5.5 V，VDD = 5 V，VREF = 2.5 V，VINH = 0.9*VLOGIC，VINL = 10%*VLOGIC，AGND
= DGND = 0 V，−40°C < TA < +125°C。
表5
参数1,2
fSCLK
t1
t2
t3
t4
t5
t6
t7
t8
t9
t9
t10
t11
t12
t13
2
单位
描述
SCLK周期频率
SCLK周期时间
SCLK高电平时间
SCLK低电平时间
由CS低电平到SCLK高电平的建立时间
由CS高电平到SCLK高电平的建立时间
SCLK高电平到CS低电平的保持时间
SCLK高电平到CS高电平的保持时间
数据建立时间
数据保持时间(VINH= 0.9*VDD，VINL= 0.1*VDD)
数据保持时间(VINH= 3 V，VINL= 0 V)
LDAC 脉冲宽度
CS高电平到 LDAC低电平的建立时间
在两个活动周期之间的CS高电平时间
CLR 脉冲宽度
MHz(最大值)
ns(最小值)
ns(最小值)
ns(最小值)
ns(最小值)
ns(最小值)
ns(最小值)
ns(最小值)
ns(最小值)
ns(最小值)
ns(最小值)
ns(最小值)
ns(最小值)
ns(最小值)
ns(最小值)
通过设计和特性保证，但未经生产测试。
所有输入信号均指定tR = tF = 1 ns/V并从(VIL + VIH)/2的电平起开始计时。
t1
SCLK
t2
t6
t3
CS
t12
t8
DIN
t5
t7
t4
t9
DB15 1
DB112
t11
t10
LDAC
CLR
t13
09199-003
1
限值
50
20
10
10
5
7
15
10
7
5
5
15
15
15
15
NOTES
1. FOR AD5542A = DB15.
2. FOR AD5512A = DB11.
图3. 时序图
Rev. 0 | Page 6 of 24
AD5512A/AD5542A
绝对最大额定值
除非另有说明，TA = 25°C。
注意，超出上述绝对最大额定值可能会导致器件永久性损
表6
参数
VDD至AGND
数字输入电压至DGND
VOUT至AGND
AGNDF、AGNDS至DGND
输入电流至除电源外的任何引脚1
工作温度范围
AD5512A工业温度(A版)
AD5542A工业温度(A、B版)
存储温度范围
最大结温(TJMAX)
封装功耗
热阻θJA
TSSOP (RU-16)
LFCSP (CP-16-22)
LFCSP (CP-10-9)
引脚温度，焊接
峰值温度1
ESD2
1
2
额定值
-0.3 V至+6 V
−0.3 V至VDD + 0.3 V
−0.3 V至VDD + 0.3 V
-0.3 V至+0.3 V
±10 mA
坏。这只是额定最值，不表示在这些条件下或者在任何其
它超出本技术规范操作章节中所示规格的条件下，器件能
够正常工作。长期在绝对最大额定值条件下工作会影响器
件的可靠性。
ESD警告
-40℃至+125℃
-40℃至+85℃
-65℃至+150℃
150℃
(TJ最大值 − TA)/θJA
113℃/W
73℃/W
74℃/W
260℃
5 kV
根据JEDEC标准20。
HBM分类。
Rev. 0 | Page 7 of 24
ESD(静电放电)敏感器件。
带电器件和电路板可能会在没有察觉的情况下
放电。尽管本产品具有专利或专有保护电路，
但在遇到高能量ESD时，器件可能会损坏。因
此，应当采取适当的ESD防范措施，以避免器
件性能下降或功能丧失。
AD5512A/AD5542A
VOUT 1
REF 1
CS 2
12 DGND
AGNDF 2
11 LDAC
TOP
VIEW
AGNDS 3
9
AD5542A-1
TOP VIEW
Not to Scale
9
VDD
8
RFB
7
INV
6
VOUT
NOTES
1. THE EXPOSED PADDLE SHOULD BE
TIED TO THE POINT OF LOWEST
POTENTIAL, IN THIS CASE, GND.
09199-036
NC 7
CLR 5
DIN
SCLK 8
CS 6
REFF 5
DIN 4
10 CLR
REFS 4
NC = NO CONNECT
(Not to Scale)
SCLK 3
10 GND
图4. AD5512A/AD5542A的引脚配置(16引脚LFCSP)
09199-034
13 INV
14 VLOGIC
16 RFB
15 VDD
引脚配置和功能描述
图5. AD5542A-1的引脚配置(10引脚LFCSP)
表7. AD5512A/AD5542A引脚功能描述
引脚编号
16引脚
10引脚
LFCSP
LFCSP
1
6
2
3
4
引脚名称
VOUT
AGNDF
AGNDS
REFS
5
REFF
DAC的模拟输出电压。
模拟电路的地参考点(强制)。
模拟电路的地参考点(检测)。
DAC的基准电压输入(检测接法)。与一个2.5 V外部基准源相连。参考电压范围：2 V至
VDD。
DAC的基准电压输入(强制)与一个2.5 V外部基准源相连。参考电压范围：2 V至VDD。
逻辑输入信号。片选信号用于限制串行数据输入。
不连接。
时钟输入。数据在SCLK的上升沿时逐个输入移位寄存器。占空比在40%至60%之间。
描述
6
7
8
2
3
CS
NC
SCLK
9
4
DIN
串行数据输入。本器件接受16位字。数据在SCLK的上升沿时逐个输入移位寄存器。
10
5
CLR
异步清零输入。输入对下降沿敏感。为低电平时，所有脉冲都被忽略。CLR被激活时，
DAC寄存器清至所选量程的中间电平。
LDAC
LDAC输入。当该输入引脚处于低电平状态时，DAC寄存器与输入寄存器内容同时更
新。
数字地。数字电路的接地基准。
连接至DAC的内部调整电阻。将INV引脚连接至双极性模式下的外部运算放大器反相输
入。
逻辑电源。
模拟电源电压，5 V±10%。
反馈电阻引脚。双极性模式下，将该引脚连接至外部运算放大器输出。
DAC的基准电压输入。将该引脚与一个2.5 V外部基准电压相连。基准电压范围可从2 V
至VDD。
地。
裸露焊盘应与最低电压点相连；在本例中，焊盘应与GND相连。
11
12
13
14
15
16
DGND
7
INV
9
8
1
VLOGIC
VDD
RFB
REF
10
EPAD
GND
裸露焊盘
Rev. 0 | Page 8 of 24
AD5512A/AD5542A
16 VDD
2
15 VLOGIC
AGNDF
3
14 INV
AD5542A
TOP VIEW
(Not to Scale)
AGNDS 4
REFS 5
REFF 6
NC
7
CS
8
13 DGND
12 LDAC
11 CLR
10 DIN
9
NC = NO CONNECT
SCLK
09199-035
RFB 1
VOUT
图6. AD5542A引脚配置(16引脚TSSOP)
表8. AD5542A引脚功能描述
引脚编号
1
2
3
4
5
引脚名称
RFB
VOUT
AGNDF
AGNDS
REFS
描述
反馈电阻引脚。双极性模式下，将该引脚与外部运算放大器输出相连。
DAC的模拟输出电压。
模拟电路的地参考点(强制)。
模拟电路的地参考点(检测)。
DAC的电压基准输入(检测)。连接至2.5 V外部基准电压。基准电压范围可从2 V至VDD。
6
REFF
DAC基准电压输入(强制)。连接至2.5 V外部基准电压。基准电压范围可从2 V至VDD。
7
8
9
NC
CS
SCLK
不连接。
逻辑输入信号。片选信号用于限制串行数据输入。
时钟输入。数据在SCLK的上升沿时逐个输入移位寄存器。占空比在40%至60%之间。
10
11
DIN
CLR
12
LDAC
串行数据输入。本器件接受16位字。数据在SCLK的上升沿时逐个输入移位寄存器。
异步清零输入。输入对下降沿敏感。为低电平时，所有脉冲都被忽略。当CLR被激活时，DAC
寄存器清至所选量程的中间电平。
LDAC 输入。当该输入引脚处于低电平状态时，DAC寄存器与输入寄存器内容同时更新。
13
14
DGND
INV
数字地。数字电路的接地基准。
连接至DAC的内部调整电阻。将INV引脚连接至双极性模式下的外部运算放大器反相输入。
15
16
VLOGIC
VDD
逻辑电源。
模拟电源电压，5 V±10%。
Rev. 0 | Page 9 of 24
AD5512A/AD5542A
典型工作特性
0.50
DIFFERENTIAL NONLINEARITY (LSB)
0.25
0
–0.25
–0.50
0
8192
16,384 24,576 32,768 40,960 49,152 57,344 65,536
CODE
VDD = 5V
VREF = 2.5V
0.25
0
–0.25
–0.50
0
图7. AD5542A积分非线性与代码的关系
0.75
0
–0.25
–0.50
–1.00
–60
–40
–20
0
20
40
60
80
TEMPERATURE (°C)
100
120
140
0.50
0.25
0
–0.25
–0.50
–60
09199-007
–0.75
VDD = 5V
VREF = 2.5V
–40
–20
0
20
40
60
80
TEMPERATURE (°C)
100
120
140
09199-010
DIFFERENTIAL NONLINEARITY (LSB)
VDD = 5V
VREF = 2.5V
INTEGRAL NONLINEARITY (LSB)
16,384 24,576 32,768 40,960 49,152 57,344 65,536
CODE
图10. AD5542A微分非线性与代码的关系
0.25
6
图11. AD5542A微分非线性与温度的关系
图8. AD5542A积分非线性与温度的关系
0.50
0.75
VDD = 5V
TA = 25°C
VREF = 2.5V
TA = 25°C
0.25
0.50
LINEARITY ERROR (LSB)
DNL
0
–0.25
–0.50
DNL
0.25
0
INL
–0.25
INL
–0.75
2
3
4
5
SUPPLY VOLTAGE (V)
6
7
09199-008
LINEARITY ERROR (LSB)
8192
09199-011
–0.75
09199-006
INTEGRAL NONLINEARITY (LSB)
VDD = 5V
VREF = 2.5V
09199-009
0.50
图9. AD5542A线性误差与电源电压的关系
–0.50
0
1
2
3
4
REFERENCE VOLTAGE (V)
5
图12. AD5542A线性误差与基准电压的关系
Rev. 0 | Page 10 of 24
AD5512A/AD5542A
0
0.15
VDD = 5V
VREF = 2.5V
TA = 25°C
–0.1
0.10
ZERO-CODE ERROR (LSB)
GAIN ERROR (LSB)
–0.2
–0.3
–0.4
–0.5
–0.6
–0.7
VDD = 5V
VREF = 2.5V
TA = 25°C
0.05
0
–0.05
–0.10
–40
25
TEMPERATURE (°C)
85
–0.15
09199-012
–0.9
图13. AD5512A/AD5542A增益误差与温度的关系
25
TEMPERATURE (°C)
85
图16. AD5512A/AD5542A零代码误差与温度的关系
2.0
132
TA = 25°C
VDD = 5V
VREF = 2.5V
130 TA = 25°C
128
SUPPLY CURRENT (µA)
SUPPLY CURRENT (µA)
–40
09199-015
–0.8
126
124
122
120
1.5
REFERENCE VOLTAGE
VDD = 5V
1.0
SUPPLY VOLTAGE
VREF = 2.5V
0.5
0
–40
25
TEMPERATURE (°C)
85
09199-013
116
0
1
2
3
4
图14. AD5512A/AD5542A电源电流与温度的关系
6
图17. AD5512A/AD5542A电源电流与基准电压或电源电压的关系
200
200
VDD = 5V
VREF = 2.5V
TA = 25°C
180
REFERENCE CURRENT (µA)
160
140
120
100
80
60
40
150
100
50
0
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21
DIGITAL INPUT VOLTAGE (V)
0
图15. AD5512A/AD5542A电源电流与数字输入电压的关系
Rev. 0 | Page 11 of 24
0
10,000
20,000
30,000 40,000
CODE (Decimal)
50,000
60,000
图18. AD5512A/AD5542A基准电流与代码的关系
70,000
09199-017
20
09199-014
SUPPLY CURRENT (µA)
5
VOLTAGE (V)
09199-016
118
AD5512A/AD5542A
VREF = 2.5V
VDD = 5V
TA = 25°C
100
DIN (5V/DIV)
90
VOUT (1V/DIV)
90
VOUT (50mV/DIV)
GAIN = –216
1LSB = VREF /(2N)–1
VOUT (50mV/DIV)
10
0
0
09199-018
10
2µs/DIV
0.5µs/DIV
图22. AD5512A/AD5542A的小信号建立时间
图19. AD5512A/AD5542A的数字馈通
5
5
1.236
CS
0
1.234
+125°C
+25°C
–55°C
4
–5
1.232
3
HITS
–10
1.230
–15
1.228
VOUT
2
–20
1
1.226
1.224
–0.5
0
0.5
1.0
–30
2.0
1.5
TIME (ns)
0
90
100
110
IDD SUPPLY (µA)
120
图23. AD5512A/AD5542A的模拟电源电流直方图
图20. AD5512A/AD5542A的数模转换毛刺脉冲
6
VREF = 2.5V
VDD = 5V
TA = 25°C
2µs/DIV
100
+125°C
+25°C
–55°C
5
CS (5V/DIV)
4
10pF
HITS
90
09199-042
–25
09199-032
VOLTAGE (V)
09199-021
100
VREF = 2.5V
VDD = 5V
TA = 25°C
50pF
3
100pF
2
200pF
1
0
0
09199-020
VOUT (0.5V/DIV)
15
16
17
18
ILOGIC AT RAILS (µA)
19
图24. AD5512A/AD5542A的数字电源电流直方图
图21. AD5512A/AD5542A的大信号建立时间
Rev. 0 | Page 12 of 24
09199-043
10
AD5512A/AD5542A
40
VDD = 5V
VREF = 2.5V
TA = 25°C
DATA = 0x0000
VDD = 5V
VREF = 5V
TA = 25°C
20
0
5
VOUT (dBm)
OUTPUT NOISE (µV rms)
10
–20
–40
0
–60
0
20
40
60
80
FREQUENCY (Hz)
100
120
–100
09199-037
0
图25. AD5512A/AD5542A 0.1 Hz至10 Hz输出噪声
VOUT/VREF (dBm)
20
15
–20
–30
–40
10
VDD = 5V
VREF = 2.5V ± 0.2V
–50
5
700
800
900
1000
1100
FREQUENCY (Hz)
1200
1300
1400
–60
1k
09199-038
NOISE SPECTRAL DENSITY (nV rms/ Hz)
70,000
–10
图26. AD5512A/AD5542A噪声谱密度与频率(1 kHz)的关系
12
10
8
6
4
9700
9800
9900 10,000 10,100 10,200 10,300 10,400
FREQUENCY (Hz)
09199-039
VDD = 5V
VREF = 2.5V
TA = 25°C
2
10k
100k
1M
FREQUENCY (Hz)
10M
图29. AD5512A/AD5542A的乘法带宽
14
NOISE SPECTRAL DENSITY (nV rms/ Hz)
60,000
0
25
0
9600
30,000 40,000 50,000
FREQUENCY (Hz)
10
VDD = 5V
VREF = 2.5V
TA = 25°C
30
0
600
20,000
图28. AD5512A/AD5542A的总谐波失真
40
35
10,000
图27. AD5512A/AD5542A噪声谱密度与频率(10 kHz)的关系
Rev. 0 | Page 13 of 24
100M
09199-041
–5
09199-040
–80
AD5512A/AD5542A
术语
相对精度或积分非线性(INL)
数模转换毛刺脉冲
对于DAC，相对精度或INL是指DAC输出与通过DAC端点
数模转换毛刺脉冲是DAC寄存器中的编码输入变化时注入
的传递函数直线之间的最大偏差，单位为LSB。图7给出了
到模拟输出的脉冲。数模转换毛刺脉冲通常规定为毛刺的
典型的INL与代码的关系图。
面积，用nV-sec表示，数字输入代码在主进位跃迁中改变1
微分非线性(DNL)
LSB时进行测量。数模转换毛刺脉冲如图20所示。
DNL指任意两个相邻码之间所测得变化值与理想的1 LSB变
数字馈通
化值之间的差异。最大±1 LSB的额定微分非线性可确保单
数字馈通衡量从DAC的数字输入注入DAC的模拟输出的脉
调性。图10所示为典型的DNL与代码的关系图。
冲，但在DAC输出未更新时进行测量。触发SCLK信号和
增益误差
DIN信 号 后 ， CS进 入 高 电 平 状 态 。 数 字 馈 通 的 单 位 为
增益误差指实际与理想模拟输出范围之间的差值，以满量
程的百分比形式表示。它是DAC传递特性的斜率与理想值
nV-s；表示测量数据总线上发生满量程编码变化时的情
况，即全0至全1，反之亦然。图19给出了典型的数字馈通
图。
的偏差。
电源抑制比(PSRR)
增益误差温度系数
增益误差温度系数用来衡量增益误差随温度的变化，用
PSRR表示DAC的输出如何受电源电压变化影响。电源抑
制比指输出变化百分比与DAC满量程输出变化百分比的比
ppm/°C表示。
值。VDD的变化范围为±10%.
零代码误差
零代码误差用来衡量将零代码载入DAC寄存器时的输出误
基准馈通
基准馈通衡量DAC载入值全为0时从VREF输入到DAC输出
差。
的馈通。当频率为100 kHz时，VREF 为1 V p-p。基准馈通
零代码温度系数
失调误差漂移衡量零电平误差随温度的变化，用mV/°C表
的单位为mV p-p。
示。
Rev. 0 | Page 14 of 24
AD5512A/AD5542A
工作原理
串行接口
AD5512A/AD5542A是单通道、12/16位、串行输入、电压
AD5512A/AD5542A由一个多功能三/四线串行接口控制，
输出DAC。当采用单电源供电时，器件的供电电压为2.7 V
能够以最高50MHz的时钟速率工作，并与SPI、QSPI、
至5 V；当供电电压为5V时，电流为125 μA。器件支持12位
MICROWIRE和DSP接口标准兼容。串行接口时序图如图
数据(AD5512A)或16位数据(AD5542A)，数据传输通过一
3。输入数据由片选输入CS决定。当CS发生高电平至低电
个3线/4线串行接口完成。为确保上电状态可控，这些器件
平转换后，，数据在串行时钟信号SCLK的上升沿同步移入
都带有上电复位功能。在单极性状态下，输出被复位到中
并锁存在输入寄存器内。数据以MSB优先方式加载至12位
间 值 ； 在 双 极 性 状 态 下 ， 输 出 被 复 位 至 0V。
字(AD5512A)或16位字(AD5542A)内。将12位(AD5512A)或
AD5512A/AD5542A还具备用于基准电压与模拟接地引脚
16位(AD5542A)数据载入串行输入寄存器内之后，CS的低
的开尔文检测连接。
电平至高电平转换可将移位寄存器内容传输至DAC。只有
在CS处于低电平时，数据才能载入器件。
数模部分
DAC架构包含两个匹配的DAC部分。图30为简化电路图。
AD5512A/AD5542A具备LDAC功能，可以通过在CS变为高
AD5512A/AD5542A的 DAC架 构 是 分 段 的 。 16
电平后将LDAC置于低电平来异步更新DAC锁存内容。在
(AD5542A)/12(AD5512A)位数据字的4个MSB经解码用于驱
将数据写入移位寄存器的过程中，LDAC应维持在高电平
动15个开关E1至E15。每个开关通过唯一与之匹配的电阻
状态。或者，LDAC可永久性接至在低电平，以同步更新
与AGND或VREF相连。数据字的其余12位驱动12位电压模
DAC。LDAC永久性接至低电平时，数据在CS的上升沿被
式R-2R梯形网络的S0至S11开关。
载入DAC。
R
2R
单极性输出操作
R
VOUT
kΩ无缓存负载。无缓存操作会导致低
这些DAC能驱动60
2R
2R . . . . .
2R
2R
2R . . . . .
2R
电源电流(典型值为300μA)和低失调误差。AD5512A/
S0
S1 . . . . .
S11
E1
E2 . . . . .
E15
AD5542A支持单极性输出摆幅(0V至V REF )。AD5512A/
AD5542A可配置为同时输出单极性电压和双极性电压。图
VREF
码表见表9。
5V
2.5V
图30. DAC结构
+
10µF
0.1µF
采用这种配置，输出阻抗与代码无关，而基准电压源的输
入阻抗则与代码密切相关。输出电压与基准电压相关，如
下式所示：
VOUT
SERIAL
INTERFACE
CS
VDD
DIN
V ×D
= REF N
2
0.1µF
SCLK
LDAC
REFF
REFS
AD5512A/
AD5542A
AD820/
OP196
VOUT
DGND AGNDF AGNDS
其中：
表9. AD5542A单极性代码表
N为DAC的分辨率。
当采用2.5 V基准电压时，可将公式简化为：
2.5 × D
=
65,536
DAC载 入 中 间 电 平 时 ， V OUT =1.25V； 载 入 满 量 程 时 ，
VOUT=2.5 V。
EXTERNAL
OP AMP
图31. 单极性输出
D为载入DAC寄存器的十进制数据字。
VOUT
UNIPOLAR
OUTPUT
DAC锁存内容
MSB
LSB
1111 1111 1111 1111
1000 0000 0000 0000
0000 0000 0000 0001
0000 0000 0000 0000
LSB的大小为VREF/65,536。
Rev. 0 | Page 15 of 24
模拟输出
VREF × (65,535/65,536)
VREF × (32,768/65,536) = ½ VREF
VREF × (1/65,536)
0V
09199-023
12-BIT R-2R LADDER
09199-022
31是一个典型的单极性输出电压电路图。此操作模式的代
FOUR MSBs DECODED
INTO 15 EQUAL SEGMENTS
AD5512A/AD5542A
2.5 V基准电压和AD8628低失调、零漂移基准电压缓冲。
假设基准电压为理想状态，可根据以下公式计算单极性最
差情况输出电压：
表10. AD5542A双极性代码表
D
= N × (VREF + VGE ) + VZSE + INL
2
N是DAC的分辨率。
DAC锁存内容
MSB
LSB
1111 1111 1111 1111
1000 0000 0000 0001
1000 0000 0000 0000
0111 1111 1111 1111
0000 0000 0000 0000
VREF是施加于器件的基准电压。
假设基准电压为理想状态，可根据以下公式计算最差情况
VGE为增益误差，单位为伏特(V)。
双极性输出电压：
VOUT −UNI
其中：
VOUT−UNI为单极性模式最差情况输出。
D为载入DAC的代码。
VZSE为零电平误差，单位为伏特(V)。
VOUT − BIP =
INL为积分非线性，单位为伏特(V)。
模拟输出
+VREF × (32,767/32,768)
+VREF × (1/32,768)
0V
−VREF × (1/32,768)
−VREF × (32,768/32,768) = −VREF
[(VOUT −UNI + VOS )(2 + RD ) − VREF (1 + RD )]
1 + (2 + RD )
A
双极性输出操作
借助外部运算放大器，AD5512A/AD5542A可配置为提供
其中：
双极性电压输出。图32显示的是典型电路。匹配的双极性
VOUT−BIP为双极性模式最差情况输出。
失调电阻RFB和RINV与外部运算放大器相连，以实现该双极
VOUT−UNI为单极性模式最差情况输出。
VOS为外部运算放大器输入失调电压。
性输出摆幅，通常为RFB = RINV = 28 kΩ。表10显示这一输出
操作模式的传递函数。AD5542A上还提供了一组模拟接地
RD为RFB和RINV电阻匹配误差。
输入开尔文连接。本例中包含ADR421
A为运算放大器开环增益。
+5V +2.5V
+
10µF
SERIAL
INTERFACE
0.1µF
RFB
VDD
REFF
REFS
CS
DIN
SCLK
LDAC
AD5512A/
AD5542A
RFB
RINV
+5V
INV
VOUT
DGND AGNDF AGNDS
图32. 双极性输出
Rev. 0 | Page 16 of 24
UNIPOLAR
OUTPUT
–5V
EXTERNAL
OP AMP
09199-024
0.1µF
AD5512A/AD5542A
输出放大器选择
基准电压与接地电压
在双极性模式下，应采用精密放大器并以双电源供电。这
由于输入阻抗由代码决定，因此，基准电压引脚应该由一
样可以产生±VREF输出。在单电源应用中，放大器输出摆幅
个低阻抗源驱动。AD5512A/AD5542A的基准电压范围为2
通常不包括负电轨(在此例中为AGND)，因此，选择合适
V至VDD。基准电压低于2 V会降低精度。DAC的满量程输
的运算放大器更困难。这可能导致某些性能的下降，除非
出电压由基准电压决定。表9和表10显示模拟输出电压或
不使用接近零的代码。
特定数字代码。为达到最佳性能，AD5512A/AD5542A内
选中的运算放大器必须极低的失调电压(当AD5542A的基
提供了开尔文检测连接。
准电压为2.5 V时，DAC LSB为38 μV)，这样就无需进行输
如果应用不需要独立的强制线路和检测线路，可将这些线
出偏置修正。输入偏置电流也应该非常低，因为偏置电流
路贴近封装连接，以尽可能降低封装引脚与内部芯片之间
会被DAC输出阻抗(约6 kΩ)放大，产生零代码误差。轨到
的压降。
轨输入和输出性能非常有必要。为实现快速建立，运算放
上电复位
大器的压摆率不应影响DAC的建立时间。DAC的输出阻抗
AD5512A/AD5542A具备上电复位功能，以确保上电过程
恒定，且与代码无关，但为了将增益误差降至最小，输出
中输出端处于已知状态。执行上电后，在载入串行寄存器
放大器的输入阻抗应尽可能高。输出放大器还应具有1
的数据前，DAC寄存器值均为0。但上电过程中串行寄存
MHz或更高的3 dB带宽。输出放大器给系统增加了另一个
器不会被清零；因此，其内容不明确。初次向DAC载入数
时间常数，因此会延长输出的建立时间。放大器的3 dB带
据时，应载入16位或更多位数据，以防止输出端出现错误
宽越高，则DAC与放大器组合的有效建立时间越快。
数据。如果向DAC载入多于16位的数据，最后16位数据将
强制检测放大器选择
被保存，如果载入的数据少于16位，则保留前一个数据字
使用单电源、低噪声放大器。因为放大器必须能处理高达
的内容。如果AD5512A/AD5542A必须与短于16位的数据
±20 mA的动态电流，高频下的低输出阻抗特性是首选。
接口，则数据LSB应填充0。
电源与基准旁路
为发挥准确的高分辨率性能，建议将一个0.1μF陶瓷电容与
一个10μF钽电容并联，使基准电压引脚和电源引脚旁路。
Rev. 0 | Page 17 of 24
AD5512A/AD5542A
应用信息
微处理器接口
AD5512A/AD5542A与68HC11/68L11的接口
AD5512A/AD5542A的微处理器接口是通过串行总线，使
图35显示的是AD5512A/AD5542A与68HC11/68L11微控制
用与DSP处理器和微控制器兼容的协议。通信通道需要一
器之间的串行接口。68HC11/68L11的SCK信号用于驱动
个三线/四线接口，该接口包含一个时钟信号、一个数据信
DAC的SCLK，MOSI输出用于驱动串行数据线上的串行
号和一个同步信号。AD5512A/AD5542A2需要一个16位数
DIN。CS信号由端口线之一来驱动。 68HC11/68L11配置为
据字，数据在SCLK的上升沿时有效。当所有的数据被逐位
主模式时：MSTR = 1、CPOL = 0、CPHA = 0。MOSI的输
读入时，DAC自动更新，或者也可在LDAC的控制下实
出数据在SCK的上升沿有效。
AD5512A/AD5542A与ADSP-BF531的接口
68HC11/
68L11*
AD5512A/AD5542A的SPI接口用于连接符合工业标准的
公司的Blackfin® DSP相连。Blackfin处理器集成了一个SPI端
SCK
MOSI
CS
MOSI
DIN
AD5512A/
AD5542A*
SCLK
*ADDITIONAL PINS OMITTED FOR CLARITY.
图35. AD5512A/AD5542A与68HC11/68L11的接口
口，可直接与AD5512A/AD5542A的SPI引脚相连。
CS
LDAC
PC7
SCK
DSP和微控制器。图33显示AD5512A/AD5542A如何与ADI
SPISELx
PC6
09199-026
现。
AD5512A/AD5542A与ADSP-2101的接口
AD5512A/
AD5542A
图36显示AD5512A/AD5542A与ADSP-2101之间的串行接
口。ADSP-2101应设置为SPORT交替帧传输方式。通过
SCLK
SPORT控制寄存器对ADSP-2101进行编程，配置如下：内
DIN
部时钟工作模式、低电平有效帧、16位字长。使能SPORT
ADSP-BF531
LDAC
后，可以通过对Tx寄存器进行写操作来启动传输。数据在
09199-044
串行时钟的每个上升沿被移出；由于AD5512A/AD5542A
时钟数据位于SCLK的下降沿，因此，需要在DSP与DAC之
图33. AD5512A/AD5542A与ADSP-BF531的接口
间连接一个变换器。
AD5512A/AD5542A与SPORT的接口
AnalogDevices的ADSP-BF527有一个SPORT串行端口。图
3 4 显 示 如 何 利 用 一 个 S P O R T 端 口 来 控 .制
FO
ADSP-2101
AD5512A/AD5542A。
SPORT_TFS
SPORT_TSCK
SPORT_DTO
CS
DT
DIN
SCLK
CS
AD5512A/
AD5542A
LDAC
TFS
AD5512A/
AD5542A*
SCLK
*ADDITIONAL PINS OMITTED FOR CLARITY.
09199-025
PF9
图36. AD5512A/AD5542A与ADSP-2101的接口
SCLK
AD5512A/AD5542A与MICROWIRE的接口
DIN
LDAC
图34. AD5512A/AD5542A与ADSP-BF527的接口
之间的串行接口。串行数据在串行时钟的下降沿移出，在
串行时钟的上升沿移入AD5512A/ AD5542A。由于DAC数
据在上升沿逐个进入输入移位寄存器，因此，不需要胶连
逻辑。
MICROWIRE*
CS
CS
SO
DIN
SCLK
SCLK
AD5512A/
AD5542A*
*ADDITIONAL PINS OMITTED FOR CLARITY.
图37. AD5512A/AD5542A与MICROWIRE的接口
Rev. 0 | Page 18 of 24
09199-027
GPIO0
09919-045
图37显示的是AD5512A/AD5542A与MICROWIRE兼容器件
ADSP-BF527
AD5512A/AD5542A
布局指南
解码多个DAC
在任何注重精度的电路中，精心考虑电源和接地回路布局都
-
AD5512A/AD5542A的CS引脚可用于选择多个DAC之一。
有助于确保达到规定的性能。安装AD5512A/AD5542A所用
所有器件接收相同的串行时钟和串行数据，但在同一时刻
的印刷电路板(PCB)应采用模拟部分与数字部分分离设计，
只有一个器件接收CS信号。由解码器决定哪个DAC被选
并限制在电路板的一定区域内。如果AD5512A/AD5542A处
中。数字输入线上会产生一些数字馈通。可以在器件上配
于多个器件需要一个模拟地-数字地连接的系统中，只在一
备突发时钟，以便降低数字馈通对模拟信号通道的影响。
个点上进行连接。星形接地点尽可能靠近该器件。
图39所示为典型电路。
AD5512A/AD5542A应具有足够大的10µF电源旁路电容，与
每个电源上的0.1µF电容并联，并且尽可能靠近封装，最好
SCLK
是正对着该器件。10μF电容为钽珠型电容。0.1µF电容应具
DIN
CS
开关所引起的瞬变电流。
ENABLE
CODED
ADDRESS
电流隔离接口
VOUT
DIN
VDD
有低有效串联电阻(ESR)和低有效串联电感(ESI)，如高频时
提供低阻抗接地路径的普通陶瓷型电容，以便处理内部逻辑
AD5512A/
AD5542A
SCLK
EN
CS
DECODER
AD5512A/
AD5542A
VOUT
DIN
SCLK
在很多过程控制应用中，都需要在控制器和被控制单元之间
DGND
放置一个隔栅，以保护和隔离控制电路，防止危险的共模电
压破坏电路。ADI公司的iCoupler®产品可隔离高于2.5
kV的
电压。AD5512A/AD5542A具有串行负载结构，其接口线保
CS
AD5512A/
AD5542A
VOUT
DIN
SCLK
持在最低数量，因此非常适合做隔离接口。图38所示为使用
CS
AD5512A/
AD5542A
DIN
SCLK
图39. 寻址多个DAC
CONTROLLER
SERIAL
DATA OUT
SYNC OUT
LOAD DAC
OUT
1
VIB
VIC
VID
ENCODE
DECODE
ENCODE
DECODE
ENCODE
DECODE
ENCODE
DECODE
ADDITIONAL PINS OMITTED FOR CLARITY.
VOA
VOB
VOC
VOD
TO
SCLK
TO
DIN
TO
CS
TO
LDAC
09199-046
SERIAL
CLOCK IN
ADuM14001
VIA
图38. 隔离接口
Rev. 0 | Page 19 of 24
VOUT
09199-030
ADuM1400的AD5512A/AD5542的4通道隔离接口。欲了解更
.
多信息，请访问：http://www.analog.com/icouplers。
AD5512A/AD5542A
外形尺寸
3.10
3.00 SQ
2.90
PIN 1
INDICATOR
0.30
0.23
0.18
0.50
BSC
13
PIN 1
INDICATOR
16
1
12
1.75
1.60 SQ
1.55
EXPOSED
PAD
9
TOP VIEW
0.80
0.75
0.70
4
5
8
0.50
0.40
0.30
BOTTOM VIEW
0.25 MIN
SEATING
PLANE
020509-B
0.05 MAX
0.02 NOM
COPLANARITY
0.08
0.20 REF
COMPLIANT TO JEDEC STANDARDS MO-220-WEED.
图40. 16引脚引脚架构芯片级封装[LFCSP]
(CP-16-22)
图示尺寸单位：mm
5.10
5.00
4.90
16
9
4.50
4.40
4.30
6.40
BSC
1
8
PIN 1
1.20
MAX
0.15
0.05
0.65
BSC
0.30
0.19
COPLANARITY
0.10
0.20
0.09
SEATING
PLANE
8°
0°
COMPLIANT TO JEDEC STANDARDS MO-153-AB
图41. 16引脚超薄紧缩小型封装[TSSOP]
(RU-16)
图示尺寸单位：mm
Rev. 0 | Page 20 of 24
0.75
0.60
0.45
AD5512A/AD5542A
2.48
2.38
2.23
3.10
3.00 SQ
2.90
0.50 BSC
6
PIN 1 INDEX
AREA
0.50
0.40
0.30
5
TOP VIEW
1.74
1.64
1.49
0.05 MAX
0.02 NOM
0.30
0.25
0.20
1
BOTTOM VIEW
PIN 1
INDICATOR
(R 0.15)
FOR PROPER CONNECTION OF
THE EXPOSED PAD, REFER TO
THE PIN CONFIGURATION AND
FUNCTION DESCRIPTIONS
SECTION OF THIS DATA SHEET.
0.20 REF
121009-A
0.80
0.75
0.70
SEATING
PLANE
10
EXPOSED
PAD
图42. 10引脚引脚架构芯片级封装[LFCSP_WD]
3 mm x 3 mm，超薄体，双引线
(CP-10-9)
图示尺寸单位：mm
订购指南
型号1
AD5512AACPZ-REEL7
AD5542ABRUZ
AD5542ABRUZ-REEL7
AD5542AARUZ
AD5542AARUZ-REEL7
AD5542ABCPZ-REEL7
AD5542AACPZ-REEL7
AD5442ABCPZ-1-RL7
1
积分非 微分非
上电复位
线性(INL) 线性(DNL) 至代码
±1 LSB
±1 LSB
±1 LSB
±2 LSB
±2 LSB
±1 LSB
±2 LSB
±1 LSB
±1 LSB
±1 LSB
±1 LSB
±1 LSB
±1 LSB
±1 LSB
±1 LSB
±1 LSB
中间电平
中间电平
中间电平
中间电平
中间电平
中间电平
中间电平
中间电平
温度范围
-40℃至+125℃
-40℃至+85℃
-40℃至+85℃
-40℃至+85℃
-40℃至+85℃
-40℃至+85℃
-40℃至+85℃
-40℃至+85℃
Z = 符合RoHS标准的器件。
.
Rev. 0 | Page 21 of 24
封装描述
16引脚LFCSP
16引脚TSSOP
16引脚TSSOP
16引脚TSSOP
16引脚TSSOP
16引脚LFCSP
16引脚LFCSP
10引脚LFCSP
封装选项
CP-16-22
RU-16
RU-16
RU-16
RU-16
CP-16-22
CP-16-22
CP-10-9
标识
DFQ
DFL
DFK
DFM
AD5512A/AD5542A
注释
Rev. 0 | Page 22 of 24
AD5512A/AD5542A
注释
Rev. 0 | Page 23 of 24
AD5512A/AD5542A
注释
©2010 Analog Devices, Inc. All rights reserved. Trademarks and
registered trademarks are the property of their respective owners.
D09199sc-0-5/11(A)
Rev. 0 | Page 24 of 24
工商网监
湘ICP备2023018690号
