AD5669RBRUZ-2-RL7

8通道、12/16位、I2C、 DAC， 集成5 ppm/°C片内基准电压源 AD5629R/AD5669R 产品特性 功能框图 低功耗8通道DAC AD5629R：12位 AD5669R：16位 2.6 mm × 2.6 mm、16引脚WLCSP 4 mm × 4 mm、16引脚LFCSP和16引脚TSSOP 1.25 V/2.5 V、5 ppm/ºC片内基准电压源 关断模式下的功耗：400 nA (5 V)，200 nA (3 V) 2.7 V至5.5 V电源 通过设计保证单调性 上电复位至零电平或中间电平 3种关断功能 硬件LDAC和CLR功能 I2C兼容型串行接口支持标准(100 kHz)和快速(400 kHz)模式 VDD VREFIN/VREFOUT AD5629R/AD5669R 1.25V/2.5V REF BUFFER LDAC INPUT REGISTER DAC REGISTER STRING DAC A INPUT REGISTER DAC REGISTER STRING DAC B INPUT REGISTER DAC REGISTER STRING DAC C SCL VOUTA BUFFER VOUTB SDA INTERFACE LOGIC BUFFER VOUTC BUFFER INPUT REGISTER DAC REGISTER STRING DAC D VOUTD BUFFER INPUT REGISTER DAC REGISTER STRING DAC E VOUTE BUFFER A0 INPUT REGISTER DAC REGISTER STRING DAC F VOUTF BUFFER 应用 过程控制 数据采集系统 便携式电池供电仪表 数字增益和失调电压调整 可编程电压源和电流源 INPUT REGISTER DAC REGISTER STRING DAC G INPUT REGISTER DAC REGISTER STRING DAC H VOUTG BUFFER LDAC CLR POWER-DOWN LOGIC GND 图1. 概述 AD5629R/AD5669R分别是低功耗、8通道、12/16位缓冲电 压输出DAC，通过设计保证单调性。 AD5629R/AD5669R片内集成基准电压源，内部增益为2。 AD5629R-1/AD5669R-1内置一个1.25 V、5 ppm/°C基准电压 源，满量程输出范围为2.5 V。AD5629R-2/AD5629R-3和 AD5669R-2/AD5669R-3内置 2.5 V、5 ppm/°C基准电压源， 满量程输出范围为5 V，具体取决于所选的选项。选择1.25 V 基准电压的器件可采用2.7 V至5.5 V单电源供电。选择2.5 V 基准电压的器件可在4.5 V至5.5 V电压范围内工作。上电时， 片内基准电压源关闭，因而可以用外部基准电压。内部基 准电压源通过软件写入使能。 Rev. D 上述器件内置一个上电复位电路，确保DAC输出上电至0 V (AD5629R-1/AD5629R-2、AD5669R-1/AD5669R-2)或中量 程(AD5629R-3/AD5669R-3)并保持该电平，直到执行一次 有效的写操作为止。此外还具有各通道独立关断特性，在 关断模式下，器件在5 V时的功耗降至400 nA，并提供软件 可选输出负载。 产品特色 1. 2. 3. 4. 5. 8通道12/16位DAC。 1.25 V/2.5 V、5 ppm/ºC片内基准电压源。 采用16引脚LFCSP和TSSOP、16引脚WLCSP封装。 上电复位至0 V或中间电平。 关断功能。关断模式下，3 V时DAC的典型功耗为200 nA， 5 V时为400 nA。 Document Feedback Information furnished by Analog Devices is believed to be accurate and reliable. However, no responsibility is assumed by Analog Devices for its use, nor for any infringements of patents or other rights of third parties that may result from its use. Specifications subject to change without notice. No license is granted by implication or otherwise under any patent or patent rights of Analog Devices. Trademarks and registered trademarks are the property of their respective owners. One Technology Way, P.O. Box 9106, Norwood, MA 02062-9106, U.S.A. Tel: 781.329.4700 ©2010–2014 Analog Devices, Inc. All rights reserved. Technical Support www.analog.com ADI中文版数据手册是英文版数据手册的译文，敬请谅解翻译中可能存在的语言组织或翻译错误，ADI不对翻译中存在的差异或由此产生的错误负责。如需确认任何词语的准确性，请参考ADI提供 的最新英文版数据手册。 08819-001 POWER-ON RESET VOUTH AD5629R/AD5669R 目录 特性.................................................................................................. 1 应用.................................................................................................. 1 功能框图 ......................................................................................... 1 概述.................................................................................................. 1 产品特色 ......................................................................................... 1 修订历史 ......................................................................................... 2 技术规格 ......................................................................................... 3 交流特性.................................................................................... 6 I2C时序特性 .............................................................................. 7 绝对最大额定值............................................................................ 9 ESD警告..................................................................................... 9 引脚配置和功能描述 ................................................................. 10 典型性能参数 .............................................................................. 12 术语................................................................................................ 19 工作原理 ....................................................................................... 21 数模转换器(DAC)部分......................................................... 21 电阻串 ...................................................................................... 21 内部基准电压源..................................................................... 21 输出放大器 ............................................................................. 22 串行接口.................................................................................. 22 写操作 ...................................................................................... 22 读操作 ...................................................................................... 22 输入移位寄存器..................................................................... 23 多字节操作 ............................................................................. 23 内部基准电压寄存器............................................................ 24 上电复位.................................................................................. 24 省电模式.................................................................................. 25 清零编码寄存器..................................................................... 25 LDAC 功能 .............................................................................. 27 电源旁路和接地..................................................................... 27 外形尺寸 ....................................................................................... 28 订购指南.................................................................................. 30 修订历史 2014年4月—修订版C至修订版D 更改表6中的V OUT B、V OUT C、V OUT D、V OUT E、V OUT G、 VOUTH引脚编号 .......................................................................... 11 2014年2月—修订版B至修订版C 更改表6 ........................................................................................ 11 更改图38、图39和图40 ............................................................ 17 更改“订购指南”........................................................................... 30 2013年2月—修订版A至修订版B 增加16引脚WLCSP封装 ........................................................通篇 更改“产品特性”部分.................................................................... 1 增加图5；重新排序 ................................................................... 10 移动表6 ......................................................................................... 11 更改图25和图26 .......................................................................... 15 增加图58 ....................................................................................... 29 更改订购指南 .............................................................................. 30 更改特性、概述和产品聚焦部分 ............................................. 1 更改AD5629R相对精度参数、基准输出(1.25 V) 基准输入范围参数和基准输出(2.5 V) 基准输入范围参数(表1).............................................................. 3 更改相对精度参数和基准电压温度系数参数(表2).............. 5 更改输出电压建立时间参数(表3) ............................................ 6 更改表5 ........................................................................................... 9 更改CLR引脚描述(表6)............................................................. 10 增加图32和图33 .......................................................................... 15 增加图46 ....................................................................................... 17 更改“内部基准电压”部分 ......................................................... 20 更改“上电复位”部分.................................................................. 23 更改“清零编码寄存器”部分..................................................... 24 更新“外形尺寸”........................................................................... 27 更改“订购指南”........................................................................... 28 2010年10月—修订版0：初始版 2010年12月—修订版0至修订版A Rev. D | Page 2 of 32 AD5629R/AD5669R 技术规格 VDD = 4.5 V至5.5 V，RL = 2 kΩ接GND，CL = 200 pF接GND，VREFIN = VDD。除非另有说明，所有规格均相对于TMIN至TMAX而言。 表1. A级1 参数 静态性能2 AD5629R 分辨率 相对精度 差分非线性 AD5669R 分辨率 相对精度 差分非线性 零代码误差 零编码误差漂移 满量程误差 增益误差 增益温度系数 失调误差 直流电源抑制比 直流串扰(外部基准电压源) B级1 最大 最小值 典型值 值 最大 最小值 典型值 值 12 12 ±0.5 ±4 ±0.25 ±8 ±32 ±1 19 16 位 LSB ±1 ±0.25 LSB 16 6 ±2 −0.2 ±2.5 ±6 –80 10 直流串扰(内部基准电压源) ±0.5 ±8 6 ±2 −0.2 −1 ±1 ±2.5 ±6 –80 10 ±19 单位 ±16 ±1 19 −1 ±1 ±19 位 LSB LSB mV µV/°C % FSR % FSR ppm mV dB µV 5 10 25 5 10 25 µV/mA µV µV 10 10 µV/mA 测试条件/注释 参见图7 通过设计保证单调性(参见图9) 参见图6 通过设计保证单调性(参见图8) 全0载入DAC寄存器(参见图19) 全1载入DAC寄存器(参见图20) 用FSR/°C表示 VDD ± 10% 满量程输出变化引起； RL = 2 kΩ接GND或VDD 负载电流变化引起 (各通道)掉电引起 满量程输出变化引起； RL = 2 kΩ接GND或VDD 负载电流变化引起 3 输出特性 输出电压范围 容性负载稳定性 直流输出阻抗 短路电流 上电时间 参考输入 基准电流 基准输入范围 基准输入阻抗 基准输出(1.25 V) 输出电压 基准输入范围 输出阻抗 基准输出(2.5 V) 输出电压 基准输入范围 输出阻抗 F 2 0 VDD 0 2 10 0.5 30 4 40 0 50 VDD 40 0 14.6 1.247 1.253 1.247 ±5 ±15 7.5 7.5 2.505 ±15 7.5 2.495 ±5 7.5 V nF nF Ω mA µs RL = ∞ RL = 2 kΩ VDD = 5 V 退出关断模式，VDD = 5 V 50 VDD µA V kΩ VREFIN = VDD = 5.5 V(各DAC通道) 1.253 ±15 µA ppm/°C TA = 25°C LFCSP, TSSOP WLCSP 14.6 ±15 2.495 VDD 2 10 0.5 30 4 kΩ 2.505 ±10 Rev. D | Page 3 of 32 µA ppm/°C kΩ TA = 25°C AD5629R/AD5669R 参数 逻辑输入3 输入电流 输入低电压VINL 输入高电压VINH 引脚电容 电源要求 VDD IDD(正常模式)4 VDD = 4.5 V至5.5 V IDD(全掉电模式)5 VDD = 4.5 V至5.5 V 1 2 3 4 5 A级1 B级1 最小值 典型值 最大值 最小值 典型值 最大值 单位 ±3 0.8 2 ±3 0.8 µA V V pF 所有数字输入 VDD = 5 V VDD = 5 V 5.5 V 2 3 4.5 3 5.5 4.5 测试条件/注释 1.3 2 1.8 2.5 1.3 2 1.8 2.5 mA mA 所有数字输入为0或VDD，DAC启用， 不包括负载电流 VIH = VDD和VIL = GND 内部基准电压源关闭 内部基准电压源开启 0.4 1 0.4 1 µA VIH = VDD和VIL = GND 温度范围：−40°C至+105°C，典型值在25°C。 线性度计算使用缩减的数据范围：AD5629R(编码32到编码4064)，AD5669R(编码512到65024)。输出端无负载。 通过设计和特性保证，但未经生产测试。 接口未启用。所有DAC启用。DAC输出端无负载。 所有8个DAC均关断。 Rev. D | Page 4 of 32 AD5629R/AD5669R VDD = 2.7 V至3.6 V，RL = 2 kΩ接GND，CL = 200 pF接GND，VREFIN = VDD。除非另有说明，所有规格均相对于TMIN至TMAX而言。 表2. A级1 参数 静态性能2 AD5629R 分辨率 相对精度 差分非线性 AD5669R 分辨率 相对精度 差分非线性 零代码误差 零编码误差漂移 满量程误差 增益误差 增益温度系数 失调误差 直流电源抑制比 直流串扰(外部基准电压源) 5F 最大 最小值 典型值 值 B级1 最大 最小值 典型值 值 单位 测试条件/注释 F 6 位 参见图7 通过设计保证单调性(参见图9) 位 参见图6 通过设计保证单调性(参见图8) 全0载入DAC寄存器(参见图19) 全1载入DAC寄存器(参见图20) 用FSR/°C表示 VDD ± 10% 满量程输出变化引起； RL = 2 kΩ接GND或VDD 负载电流变化引起 (各通道)掉电引起 满量程输出变化引起； RL = 2 kΩ接GND或VDD 负载电流变化引起 直流串扰(内部基准电压源) 输出特性3 输出电压范围 容性负载稳定性 RL = ∞ RL = 2 kΩ 直流输出阻抗 短路电流 上电时间 参考输入 基准电流 基准输入范围 基准输入阻抗 基准输出 输出电压 AD5629R/AD5669R 基准温度系数3 VDD = 3 V 退出关断模式，VDD = 3 V VREFIN = VDD = 3.6 V(各DAC通道) TA = 25°C LFCSP、TSSOP WLCSP 基准输出阻抗 逻辑输入3 输入电流 输入低电压VINL 输入高电压VINH 引脚电容 所有数字输入 VDD = 3 V VDD = 3 V Rev. D | Page 5 of 32 AD5629R/AD5669R 参数 电源要求 VDD A级1 B级1 最小值 典型值 最大值 最小值 典型值 最大值 单位 2.7 3.6 IDD(正常模式)4 VDD = 2.7 V至3.6 V IDD(全掉电模式)5 VDD = 2.7 V至3.6 V 1 2 3 4 5 2.7 3.6 V 条件/注释 1.0 1.8 1.5 2.25 1.0 1.7 1.5 2.25 mA mA 所有数字输入为0或VDD，DAC启用， 不包括负载电流 VIH = VDD和VIL = GND 内部基准电压源关闭 内部基准电压源开启 0.2 1 0.2 1 µA VIH = VDD和VIL = GND 温度范围：−40°C至+105°C，典型值在25°C。 线性度计算使用缩减的数据范围：AD5629R(编码32到编码4064)，AD5669R(编码512到65024)。输出端无负载。 通过设计和特性保证，但未经生产测试。 接口未启用。所有DAC启用。DAC输出端无负载。 所有8个DAC均关断。 交流特性 VDD = 2.7 V至5.5 V，RL = 2 kΩ接GND，CL = 200 pF接GND，VREFIN = VDD。除非另有说明，所有规格均相对于TMIN至TMAX而言。 表3. 参数1, 2 输出电压建立时间 压摆率 数模转换毛刺脉冲 数字馈通 基准馈通 数字串扰 模拟串扰 DAC间串扰 乘法带宽 总谐波失真 输出噪声频谱密度 1 2 3 最小值 典型值 最大值 2.5 7 1.2 4 19 0.1 −90 0.2 0.4 0.8 320 −80 120 100 单位 µs V/µs nV-s nV-s nV-s dB nV-s nV-s nV-s kHz dB nV/√Hz nV/√Hz 条件/注释3 ¼到¾量程建立到±2 LSB 主进位发生1 LSB变化(参见图35) 编码59904到编码59903 VREFIN = 2 V ± 0.1 V p-p，频率范围10 Hz至20 MHz VREFIN = 2 V ± 0.2 V p-p VREFIN = 2 V ± 0.1 V p-p，频率 = 10 kHz DAC编码 = 0x8400，1 kHz DAC编码 = 0x8400，10 kHz 通过设计和特性保证，但未经生产测试。 参见术语部分。 温度范围：−40°C至+105°C，典型值在25°C。 Rev. D | Page 6 of 32 AD5629R/AD5669R I2C时序特性 除非另有说明，VDD = 2.7 V至5.5 V，所有规格均相对于TMIN至TMAX而言，fSCL = 400 kHz。 表4. 参数 fSCL 1 t1 t2 t3 t4 t5 t6 t7 t8 t9 t10 t11 t11A t12 t13 t14 t15 tSP 2 1 2 条件 标准模式 快速模式 标准模式 快速模式 标准模式 快速模式 标准模式 快速模式 标准模式 快速模式 标准模式 快速模式 标准模式 快速模式 标准模式 快速模式 标准模式 快速模式 标准模式 快速模式 标准模式 快速模式 标准模式 快速模式 标准模式 快速模式 标准模式 快速模式 标准模式 快速模式 标准模式 快速模式 标准模式 快速模式 快速模式 最小值 4 0.6 4.7 1.3 250 100 0 0 4.7 0.6 4 0.6 4.7 1.3 4 0.6 最大值 100 400 单位 kHz kHz 描述 串行时钟频率 tHIGH，SCL高电平时间 tLOW，SCL低电平时间 ns ns 3.45 0.9 tSU;DAT，数据建立时间 tHD;DAT，数据保持时间 tSU;STA，重复起始条件的建立时间 tHD;STA，(重复)起始条件保持时间 tBUF，一个停止条件与一个起始条件之间的总线空闲时间 tSU;STO，停止条件的建立时间 1000 300 300 300 1000 300 1000 300 300 300 10 10 300 ns ns ns ns ns ns ns ns ns ns ns ns ns 300 20 20 0 ns ns ns ns 50 tRDA，SDA信号的上升时间 tFDA，SDA信号的下降时间 tRCL，SCL信号的上升时间 tRCL1，重复起始条件和应答位后的SCL信号上升时间 tFCL，SCL信号的下降时间 LDAC低电平脉冲宽度 有效写操作最后一个字节的第9个SCL时钟脉冲的下降沿到 LDAC下降沿 CLR低电平脉冲宽度 尖峰抑制脉宽 SDA和SCL时序通过输入滤波器使能来测量。关闭输入滤波器可提高传输速率，但对器件的EMC特性有不利影响。 SCL和SDA输入的输入滤波在快速模式下可抑制小于50 ns的噪声尖峰，在高速模式下可抑制小于10 ns的噪声尖峰。 Rev. D | Page 7 of 32 AD5629R/AD5669R t11 t12 t6 t2 SCL t1 t6 t4 t5 t3 t8 t10 t9 SDA P t7 S S P t14 t15 CLR *ASYNCHRONOUS LDAC UPDATE MODE. 图2. 串行写入操作 Rev. D | Page 8 of 32 08819-002 t13 LDAC* AD5629R/AD5669R 绝对最大额定值 除非另有说明，TA = 25°C。 表5. 参数 VDD至GND 数字输入电压至GND VOUT至GND VREFIN/VREFOUT至GND 工业温度范围 存储温度范围 结温(TJ MAX) 功耗 热阻θJA 16引脚 TSSOP(4层板) 16引脚 LFCSP(4层板) 回流焊峰值温度 无铅 额定值 −0.3 V至+7 V −0.3 V至VDD + 0.3 V −0.3 V至VDD + 0.3 V −0.3 V至VDD + 0.3 V −40°C至+105°C −65°C至+150°C +150°C (TJ MAX − TA)/θJA 注意，超出上述绝对最大额定值可能会导致器件永久性 损坏。这只是额定最值，并不能以这些条件或者在任何其 它超出本技术规范操作章节中所示规格的条件下，推断器 件能否正常工作。长期在绝对最大额定值条件下工作会影 响器件的可靠性。 ESD警告 ESD(静电放电)敏感器件。 带电器件和电路板可能会在没有察觉的情况下放电。尽 管本产品具有专利或专有保护电路，但在遇到高能量 ESD时，器件可能会损坏。因此，应当采取适当的ESD 防范措施，以避免器件性能下降或功能丧失。 112.6°C/W 30.4°C/W 260°C Rev. D | Page 9 of 32 AD5629R/AD5669R 引脚配置和功能描述 TOP VIEW (Not to Scale) 10 VOUTD 9 CLR 7 VOUTF NOTES 1. EXPOSED PAD MUST BE TIED TO GND. 16 SCL A0 2 15 SDA 14 GND 13 VOUTB 12 VOUTD VDD VOUTH 8 VOUTG 5 VREFIN/VREFOUT 6 VOUTE 4 LDAC 1 3 VOUTA 4 AD5629R/ AD5669R VOUTC 5 TOP VIEW (Not to Scale) VOUTE 6 11 VOUTF VOUTG 7 10 VOUTH VREFIN/VREFOUT 8 9 CLR 08819-003 VOUTC 3 12 GND 11 VOUTB 图4. 16引脚TSSOP (RU-16) 图3. 16引脚LFCSP (CP-16-17) BALL A1 INDICATOR 1 GND 2 3 4 SCL SDA A0 A VOUTB LDAC VDD VOUTA B VOUTF VOUTD VOUTE VOUTC C VOUTH CLR VREF VOUTG D TOP VIEW (BALL SIDE DOWN) Not to Scale 图5. 16引脚WLCSP Rev. D | Page 10 of 32 08819-105 VDD 1 VOUTA 2 08819-004 13 SDA 14 SCL 16 A0 15 LDAC AD5629R/AD5669R AD5629R/AD5669R 表6. 引脚功能描述 LFCSP 引脚编号 TSSOP WLCSP 引脚名称 15 1 B2 LDAC 16 1 2 3 A4 B3 A0 VDD 2 3 4 5 6 4 5 6 7 8 B4 C4 C3 D4 D3 VOUTA VOUTC VOUTE VOUTG VREFIN/VREFOUT 7 9 D2 CLR 8 9 10 11 12 13 10 11 12 13 14 15 D1 C1 C2 B1 A1 A3 VOUTH VOUTF VOUTD VOUTB GND SDA 14 17 16 不适用 A2 不适用 SCL 裸露焊盘 (EPAD) 描述 发送脉冲使该引脚变为低电平后，当输入寄存器有新数据时，可以更新任意或 全部DAC寄存器。因此，所有DAC输出可以同时更新。也可以将该引脚永久接 为低电平。 地址输入。将最低有效位设为7位从机地址。 电源输入引脚。这些器件可以采用2.7 V至5.5 V电源供电，电源应通过并联的10 μF 电容和0.1 μF电容去耦至GND。 DAC A的模拟输出电压。输出放大器能以轨到轨方式工作。 DAC C的模拟输出电压。输出放大器能以轨到轨方式工作。 DAC E的模拟输出电压。输出放大器能以轨到轨方式工作。 DAC G的模拟输出电压。输出放大器能以轨到轨方式工作。 AD5629R/AD5669R有一个用于基准输入和输出的公用引脚。使用内部基准电压 源时，此引脚为基准输出。使用外部基准电压源时，此引脚为基准输入。此引 脚默认用作基准输入。 异步清零输入。CLR输入对下降沿敏感。当CLR为低电平时，所有LDAC脉冲都被 忽略。当CLR有效时，输入寄存器和DAC寄存器更新为CLR编码寄存器内的数据： 零电平、中间电平或满量程。默认设置是输出清零至0 V。 DAC H的模拟输出电压。输出放大器能以轨到轨方式工作。 DAC F的模拟输出电压。输出放大器能以轨到轨方式工作。 DAC D的模拟输出电压。输出放大器能以轨到轨方式工作。 DAC B的模拟输出电压。输出放大器能以轨到轨方式工作。 器件上所有电路的接地基准点。 串行数据输入。该引脚与SCL线配合使用，将数据输入或输出32位输入移位寄存 器。它是一种双向开漏数据线，应通过一个外部上拉电阻上拉至电源。 串行时钟线。该引脚与SDA线配合使用，将数据输入或输出32位输入移位寄存器。 裸露焊盘必须连接到GND。 Rev. D | Page 11 of 32 AD5629R/AD5669R 典型性能参数 10 0.20 VDD = 5V EXT REF = 5V TA = 25°C 8 VDD = 5V EXT REF = 5V 0.15 TA = 25°C 6 0.10 2 DNL (LSB) INL (LSB) 4 0 –2 0.05 0 –0.05 –4 –0.10 –6 0 10k 20k 30k 40k 50k 60k 65535 CODES –0.20 08819-106 –10 0 500 2000 2500 3000 3500 4095 图9. DNL AD5629R—外部基准电压源 10 VDD = 5V EXT REF = 5V TA = 25°C 0.8 1500 CODES 图6. INL AD5669R—外部基准电压源 1.0 1000 08819-111 –0.15 –8 VDD = 5V INT REF = 2.5V TA = 25°C 0.6 5 0.2 INL (LSB) INL (LSB) 0.4 0 –0.2 0 –0.4 –5 –0.6 0 500 1000 1500 2000 2500 3000 3500 4095 CODES –10 08819-108 –1.0 0 30k 40k 50k 60k 65535 图10. INL AD5669R-2—内部基准电压源 1.0 VDD = 5V EXT REF = 5V TA = 25°C 0.8 20k CODES 图7. INL AD5629R—外部基准电压源 1.0 10k 08819-112 –0.8 VDD = 5V INT REF = 2.5V TA = 25°C 0.6 0.5 INL (LSB) 0.2 0 –0.2 0 –0.4 –0.5 –0.6 –1.0 0 10k 20k 30k 40k 50k CODES 60k 65535 图8. DNL AD5669R—外部基准电压源 –1.0 0 500 1000 1500 2000 2500 3000 3500 CODES 图11. INL AD5629R-2—内部基准电压源 Rev. D | Page 12 of 32 4095 08819-114 –0.8 08819-109 DNL (LSB) 0.4 AD5629R/AD5669R 1.0 1.0 VDD = 5V INT REF = 2.5V TA = 25°C 0.5 INL (LSB) 0 –0.5 0 –0.5 10k 20k 30k 40k 50k 60k 65535 CODES –1.0 08819-115 0 0 1000 1500 2000 2500 3000 3500 4095 CODES 图12. DNL AD5669R-2—内部基准电压源 图15. INL AD5629R-1—内部基准电压源 0.20 1.0 0.10 0.5 VDD = 5V INT REF = 2.5V 0.15 TA = 25°C VDD = 3V INT REF = 1.25V TA = 25°C 0.05 DNL (LSB) DNL (LSB) 500 08819-120 DNL (LSB) 0.5 –1.0 VDD = 3V INT REF = 1.25V TA = 25°C 0 –0.05 –0.10 0 –0.5 0 500 1000 1500 2000 2500 3000 3500 4095 CODES –1.0 08819-117 –0.20 0 30k 40k 50k 60k 65535 图16. DNL AD5669R-1—内部基准电压源 0.20 VDD = 3V INT REF = 1.25V TA = 25°C 8 20k CODES 图13. DNL AD5629R-2—内部基准电压源 10 10k 08819-121 –0.15 VDD = 3V INT REF = 1.25V TA = 25°C 0.15 6 0.10 DNL (LSB) 2 0 –2 –4 0.05 0 –0.05 –0.10 –6 –10 0 10k 20k 30k 40k 50k 60k 65535 CODES 图14. INL AD5669R-1—内部基准电压源 –0.20 0 500 1000 1500 2000 2500 3000 3500 CODES 图17. DNL AD5629R-1—内部基准电压源 Rev. D | Page 13 of 32 4095 08819-123 –0.15 –8 08819-118 INL (LSB) 4 AD5629R/AD5669R 0 1.95 VDD = 5V OFFSET ERROR 1.85 –0.10 ERROR (mV) ERROR (% FSR) TA = 25°C 1.90 –0.05 FULL-SCALE ERROR –0.15 –0.20 GAIN ERROR 1.80 1.75 1.70 ZERO-CODE ERROR 1.65 –0.25 –10 5 20 35 50 65 80 95 110 125 TEMPERATURE (°C) 1.55 2.7 OFFSET ERROR 5.1 5.5 15 NUMBER OF HITS ZERO-CODE ERROR 3 2 12 9 6 1 –10 5 20 35 50 65 80 95 110 125 TEMPERATURE (°C) 0 0.85 08819-125 –25 –0.17 18 TA = 25°C FULL-SCALE ERROR 1.05 图22. 采用外部基准电压源时的IDD 直方图 图19. 零代码误差和失调误差与温度的关系 –0.16 0.90 0.95 1.00 IDD WITH EXTERNAL REFERENCE (mA) 08819-128 3 16 –0.18 14 NUMBER OF HITS –0.19 –0.20 –0.21 –0.22 –0.23 12 10 8 6 4 –0.24 GAIN ERROR 2 3.1 3.5 3.9 4.3 4.7 5.1 VDD (V) 5.5 08819-126 –0.25 0 1.65 1.70 1.75 1.80 1.85 IDD WITH INTERNAL REFERENCE (mA) 图23. 采用内部基准电压源时的IDD 直方图 图20. 增益误差和满量程误差与电源电压的关系 Rev. D | Page 14 of 32 1.90 08819-129 ERROR (mV) 4.7 18 4 ERROR (% FSR) 4.3 21 5 –0.26 2.7 3.9 图21. 零编码误差和失调误差与电源电压的关系 VDD = 5V 0 –40 3.5 VDD (V) 图18. 增益误差和满量程误差与温度的关系 6 3.1 08819-127 –25 08819-124 1.60 –0.30 –40 AD5629R/AD5669R 1.8 TA = 25°C 1.6 0.2 VDD = 5V 1.5 0.1 VDD = 3V, INT REF = 1.25V 0 IDD (mA) ERROR VOLTAGE (V) TA = 25°C 1.7 0.3 –0.1 –0.2 1.4 VDD = 3V 1.3 1.2 1.1 –0.3 1.0 VDD = 5V, INT REF = 2.5V –0.4 0.9 –8 –6 –4 –2 0 2 4 6 8 10 SOURCE/SINK CURRENT (mA) 0.8 08819-130 –0.5 –10 0 10k 30k 40k 50k 60k DIGITAL CODES (Decimal) 图24. 供电轨裕量与源电流和吸电流的关系 图27. 电源电流与编码的关系 6 2.0 VDD = 5V INT REF = 2.5V 5 TA = 25°C 20k 08819-133 0.4 FULL SCALE 1.9 TA = 25°C 1.8 3/4 SCALE 3 1.7 IDD (mA) VOUT (V) 4 MIDSCALE 2 1/4 SCALE VDD = 5.5V 1.6 1.5 VDD = 3.6V 1.4 1.3 1 1.2 1.1 ZERO CODE –0.02 –0.01 0 0.01 0.02 0.03 SOURCE AND SINK CURRENT (A) 1.0 –40 08819-131 –1 –0.03 –25 –10 3.5 20 35 50 65 80 95 110 125 TEMPERATURE (°C) 图25. AD5669R-2的源电流和吸电流能力 4.0 5 08819-134 0 图28. 电源电流与温度的关系 1.48 VDD = 3V INT REF = 1.25V TA = 25°C TA = 25°C 1.46 3.0 FULL SCALE 1.44 1.5 IDD (mA) 3/4 SCALE 2.0 MIDSCALE 1.0 1.42 1.40 1/4 SCALE 0.5 1.38 ZERO CODE 0 1.36 –1.0 –0.03 –0.02 –0.01 0 0.01 0.02 SOURCE AND SINK CURRENT (A) 0.03 图26. AD5669R-1的源电流和吸电流能力 1.34 2.7 3.1 3.5 3.9 4.3 4.7 VDD (V) 图29. 电源电流与电源电压的关系 Rev. D | Page 15 of 32 5.1 5.5 08819-135 –0.5 08819-132 VOUT (V) 2.5 AD5629R/AD5669R 5.5 2.3 VDD = 5V 5.0 EXT REF = 5V TA = 25°C 4.5 TA = 25°C 2.1 4.0 1.9 VOLTAGE (V) 1.7 IDD (mA) VDD 3.5 VDD = 5V 1.5 3.0 2.5 VOUTA 2.0 1.5 1.3 1.0 1.1 0.5 VDD = 3V 0 0.5 1.0 1.5 2.0 2.5 3.0 3.5 4.0 4.5 5.0 VLOGIC (V) –0.0006 08819-136 5 5.5 VDD = 5V EXT REF = 5V TA = 25°C 5.0 4.5 VOLTAGE (V) VOUT (V) 3.0 2.5 VOUTA 2.0 1.5 1.0 0.5 1 0 2 4 6 8 TIME (µs) 08819-137 0 0 –2 –0.5 –10 –5 5 10 图34. 退出掉电模式进入中间电平 VDD = 5V EXT REF = 5V TA = 25°C 4.0 0 TIME (µs) 图31. 满量程建立时间(5 V) T VDD = 5V EXT REF = 5V TA = 25°C VDD 3.5 3.0 VOUTA 2.5 3 2.0 1.5 1.0 0 –0.5 –0.0010 24TH CLK RISING EDGE VOUTA –0.0006 –0.0002 0.0002 TIME (s) 0.0006 0.0010 图32. 上电复位至0 V 4 CH3 10.0mV B W CH4 5.0V M400ns T 17.0% A CH4 图35. 数模转换毛刺脉冲(负) Rev. D | Page 16 of 32 1.50V 08819-141 0.5 08819-138 VOLTAGE (V) 24TH CLK RISING EDGE VDD = 5V EXT REF = 5V TA = 25°C 3.5 2 4.5 0.0010 4.0 3 5.0 0.0006 图33. 上电复位至中间电平 4 5.5 0.0002 TIME (s) 图30. 电源电流与逻辑输入电压的关系 6 –0.0002 08819-140 0.7 0 –0.5 –0.0010 08819-139 0.9 AD5629R/AD5669R 图36. 模拟串扰 图39. 0.1 Hz至10 Hz输出噪声图，内部基准电压源 图37. DAC间串扰 图40. 0.1 Hz至10 Hz输出噪声图，内部基准电压源 图38. 0.1 Hz至10 Hz输出噪声图，外部基准电压源 图41. 噪声频谱密度，内部基准电压源 Rev. D | Page 17 of 32 AD5629R/AD5669R 0 10 VDD = 5.5V EXT REF = 5V –20 TA = 25°C VREF = 2V ± 0.1V p-p FREQUENCY = 10kHz –40 0 –10 THD (dB) –60 –80 –30 –40 –50 –100 –60 –120 0 2000 4000 6000 8000 –80 10 08819-148 –140 –70 10,000 FREQUENCY (Hz) CH A CH B CH C CH D CH E CH F CH G CH H –3dB 100 VDD = 5.5V EXT REF = 5V TA = 25°C VREF = 2V ± 0.2V p-p 1k 1k0 100k 1M 10M FREQUENCY (Hz) 图42. 总谐波失真 100M 08819-151 VOUT (dBm) –20 图45. 乘法带宽 1.2510 图46. 1.25 V基准电压温度系数与温度的关系 图43. 建立时间与容性负载的关系 2.503 5.5 EXT REF = 5V 5.0 2.502 4.5 REFERENCE (ppm/°C) 2.501 4.0 3.0 VOUTA 2.5 2.0 1.5 2.499 2.498 0 2.495 –5 0 TIME (µs) 5 10 105 25 –40 TEMPERATURE (°C) 图47. 2.5 V基准电压温度系数与温度的关系 图44. 硬件CLR Rev. D | Page 18 of 32 08819-153 2.496 0.5 –0.5 –10 2.500 2.497 CLR PULSE 1.0 08819-150 VOLTAGE (V) 3.5 AD5629R/AD5669R 术语 相对精度 对于DAC，相对精度或积分非线性(INL)是指DAC输出与 通过DAC传递函数的两个端点的直线之间的最大偏差，单 位为LSB。图6、图7、图10、图11、图14和图15为典型INL 与编码的关系图。 数模转换毛刺脉冲 数模转换毛刺脉冲是DAC寄存器中的编码输入变化时注入 到模拟输出的脉冲。数模转换毛刺脉冲通常规定为毛刺的 面积，用nV-s表示，数字输入编码在主进位跃迁中改变1 LSB(0x7FFF至0x8000)时进行测量。图35所示为典型数模转 换毛刺脉冲图。 差分非线性 差分非线性(DNL)是指任意两个相邻码之间所测得变化值 与理想的1 LSB变化值之间的差异。最大±1 LSB的额定差分 非线性可确保单调性。本DAC通过设计保证单调性。图8、 图9、图12、图13、图16和图17为典型DNL与编码的关系图。 直流电源抑制比(PSRR) PSRR表示电源电压变化对DAC输出的影响大小，是指DAC 满量程输出的条件下VOUT变化量与VDD变化量之比，VREF保 持在2 V，而VDD的变化范围为±10%。单位为dB。 失调误差 失调误差是指传递函数线性区内实际VOUT和理想VOUT之间 的差值，用毫伏(mV)表示。失调误差在AD5669R上是通过 将512和65024之间的编码载入DAC寄存器测得的。该值可 以为正，也可为负，用毫伏(mV)表示。 直流串扰 直流串扰是一个DAC输出电平因响应另一个DAC输出变化 而发生的直流变化。其测量方法是让一个DAC发生满量程 输出变化(或软件关断并上电)，同时监控另一个保持中间 电平的DAC。单位为μV。 零代码误差 零代码误差衡量将零编码(0x0000)载入DAC寄存器时的输 出误差。理想情况下，输出应为0 V。零编码误差始终为正值， 因为在DAC和输出放大器中的失调误差的共同作用下， DAC输出不能低于0 V。零代码误差用mV表示。图19所示为 典型零代码误差与温度的关系图。 增益误差 增益误差衡量DAC的量程误差，是指DAC传递特性的斜率 与理想值之间的偏差，用满量程范围的百分比表示。 零编码误差漂移 零代码误差漂移衡量零代码误差随温度的变化，用µV/°C 表示。 增益误差漂移 增益误差漂移衡量增益误差随温度的变化，用(满量程范围 的ppm)/°C表示。 满量程误差 满量程误差衡量将满量程编码(0xFFFF)载入DAC寄存器时 的输出误差。理想情况下，输出应为VREF − 1 LSB。满量程误 差用满量程范围的百分比表示。图17所示为典型满量程误 差与温度的关系图。 负载电流变化引起的直流串扰用来衡量一个DAC的负载电 流变化对另一个保持中间电平的DAC的影响。以mV/mA 为单位。 数字馈通 数字馈通衡量从器件的数字输入引脚注入到DAC模拟输出 的脉冲，但在未写入DAC时进行测量。数字馈通的单位为 nV-s，测量数字输入引脚上发生满量程编码变化时的情况， 即全0至全1，或相反。 数字串扰 数字串扰是指一个输出为中间电平的DAC，其输出因响应 另一个DAC的输入寄存器的满量程编码变化(全0至全1或相 反)而引起的毛刺脉冲，该值在独立模式下进行测量，用 nV-s表示。 模拟串扰 模拟串扰是指一个DAC的输出因响应另一个DAC输出的变 化引起毛刺脉冲，其测量方法是向一个DAC的输入寄存器 加载满量程编码变化(全0至全1，或相反)，同时LDAC保持 高电平，然后发送脉冲使LDAC变为低电平，并监控数字 编码未改变的DAC的输出。毛刺面积用nV-s表示。 Rev. D | Page 19 of 32 AD5629R/AD5669R DAC间串扰 DAC间串扰是指一个DAC的输出因响应另一个DAC的数字 编码变化和后续的模拟输出变化，而引起的毛刺脉冲，包 括数字和模拟串扰。其测量方法是向一个DAC加载满量程 编码变化(全0至全1，或相反)，保持LDAC为低电平，同时 监控另一个DAC的输出。毛刺的能量用nV-s表示。 总谐波失真(THD) 总谐波失真是指理想正弦波与使用DAC时其衰减形式的差 别。正弦波用作DAC的参考，而THD用来衡量DAC输出端 存在的谐波。单位为dB。 A 乘法带宽 DAC内部的放大器具有有限的带宽，乘法带宽即是衡量该 带宽。参考端的正弦波(DAC加载满量程编码)出现在输出 端。乘法带宽指输出幅度降至输入幅度以下3 dB时的频率。 Rev. D | Page 20 of 32 AD5629R/AD5669R 工作原理 数模转换器(DAC)部分 电阻串 AD5629R/AD5669R采用CMOS工艺制造，由一串DAC和一 个输出缓冲放大器构成。每个器件均内置一个1.25 V/2.5 V、 5 ppm/°C基准电压源，其内部增益为2。图48和图49所示为 DAC架构框图。 电阻串部分如图50所示。它只是一串电阻，各电阻的值为R。 载入DAC寄存器的编码决定抽取电阻串上哪一个节点的电 压，以馈入输出放大器。抽取电压的方法是将连接电阻串 与放大器的开关之一闭合。由于它是一串电阻，因此可以 保证单调性。 VREFIN/VREFOUT INTERNAL REFERENCE 1 REF (+) DAC REGISTER OUTPUT AMPLIFIER GAIN = ×2 RESISTOR STRING R R VOUT REF (–) TO OUTPUT AMPLIFIER 08819-045 R 1CAN BE OVERDRIVEN BY VREFIN/VREFOUT . GND 图48. 内部基准电压配置的DAC架构 R VREFIN/VREFOUT R R R REF (+) 08819-047 REF BUFFER OUTPUT AMPLIFIER GAIN = ×2 RESISTOR STRING 图50. 电阻串 VOUT 内部基准电压源 GND 08819-046 REF (–) 图49. 外部基准电压配置的DAC架构 DAC的输入编码为直接二进制，使用外部基准电压源时的 理想输出电压为： AD5629R/AD5669R内置一个片内基准电压源，内部增益为2。 AD5629R-1/AD5669R-1内置一个1.25 V、5 ppm/°C基准电压源， 满量程输出可达到2.5 V；AD5629R-2/AD5629R-3/AD5669R-2/ AD5629R-3内置一个2.5 V、5 ppm/°C基准电压源，工作电压 为4.5 V至5.5 V，满量程输出可达到5 V。上电时，片内基准 电压源关闭，因而可以使用外部基准电压源。内部基准电 压源通过写入控制寄存器启用(参见表8)。 各器件的内部基准电压通过VREFOUT引脚提供。如果利用基 准电压输出驱动外部负载，则需要使用缓冲器。使用内部 基准电压源时，建议在基准电压输出与GND之间放置一个 100 nF电容，使基准电压保持稳定。 使用内部基准电压源时的理想输出电压为： 其中： D是载入DAC寄存器的二进制编码的十进制等效值，具体 如下： AD5629R(12位)：0至4095。 AD5669R(16位)：0至65535。 N为DAC分辨率。 使用内部基准电压源时，不支持各通道独立关断。 Rev. D | Page 21 of 32 AD5629R/AD5669R 输出放大器 通过在第9个时钟脉冲期间拉低SDA来做出响应(这称为 应答位)。在这个阶段，在选定器件等待从移位寄存器 读写数据期间，总线上的所有其它器件保持空闲状态。 2. 数据按9个时钟脉冲(8个数据位和1个应答位)的顺序通过 串行总线发送。SDA线上的数据转换必须发生在SCL低 电平期间，并且在SCL高电平期间保持稳定。 3. 读取或写入所有数据位之后，停止条件随即建立。在写 入模式下，主器件在第10个时钟脉冲期间拉高SDA线， 以建立停止条件。在读取模式下，主机会向第9个时钟 脉冲发送不应答(即SDA线保持高电平)。主机在第10个 时钟脉冲前将SDA线拉低，然后在第10个时钟脉冲期间 拉高，以建立停止条件。 输出缓冲放大器可以在其输出端产生轨到轨电压，输出范 围为0 V至VDD。它能驱动连接至GND的一个与1000 pF电容 并联的2 kΩ负载。输出放大器的源电流和吸电流能力如图25 和图26所示。压摆率为1.5 V/μs，¼到¾量程建立时间为10 μs。 串行接口 AD5629R/AD5669R采 用 双 线 I 2 C兼 容 型 串 行 接 口 (参 见 Philips Semiconductor于2000年1月发布的《I2C总线规范》 2.1版)。AD5629R/AD5669R可作为从器件连接到I2C总线， 受主器件的控制。典型写序列的时序图参见图2。 AD5629R/AD5669R支持标准(100 kHz)和快速(400 kHz)模式。 高速模式仅在某些型号中提供。欲了解各型号的完整列 表，请参见“订购指南”。不支持10位寻址和广播寻址。 写操作 写入AD5629R/AD5669R时，用户必须先写入启动命令和地 址字节(R/W = 0)，接着DAC通过拉低SDA做出应答，表示其 已做好接收数据准备。AD5629R/AD5669R需要用于DAC的 两字节数据，以及控制各种DAC功能的一个命令字节。因 此，必须有三个字节的数据写入DAC，即命令字节、最高 有效数据字节和最低有效数据字节，如图51所示。这些数 据字节得到AD5629R/AD5669R应答后，随即出现停止条件。 AD5629R/AD5669R各有一个7位从机地址。这些器件有一 个从机地址，5个MSB设为10101，2个LSB由决定A0和A1地 址位状态的A0地址引脚状态设置。 更改A0引脚硬连线的设置允许用户将多达三个器件集成到 一条总线上，如表7所示。 表7. ADDR引脚设置 A0引脚连接 VDD NC GND A1 0 1 1 读操作 A0 0 0 1 从AD5629R/AD5669R读回数据时，用户必须先写入启动命 令和地址字节(R/W = 1)，接着DAC通过拉低SDA做出应答， 表示其已做好发送数据准备。然后从DAC读取两个字节的 数据，均由主机应答，如图52所示。随即出现停止条件。 双线式串行总线协议按如下方式工作： 1. 当SDA线上发生高低转换而SCL处于高电平时，主机通 过建立起始条件而启动数据传输。之后的字节是地址字 节，由7位从机地址组成。与发送地址对应的从机地址 1 9 1 9 SCL 1 SDA 1 0 0 1 A1 R/W A0 DB23 DB22 DB21 DB20 DB19 DB18 DB17 ACK. BY AD5629R/AD5669R START BY MASTER DB16 ACK. BY AD5629R/AD5669R FRAME 1 SLAVE ADDRESS FRAME 2 COMMAND BYTE 1 9 1 9 SCL (CONTINUED) DB15 DB14 DB13 DB12 DB11 DB10 FRAME 3 MOST SIGNIFICANT DATA BYTE DB9 DB8 DB7 ACK. BY AD5629R/AD5669R 图51. I 2C写操作 Rev. D | Page 22 of 32 DB6 DB5 DB4 DB3 DB2 FRAME 4 LEAST SIGNIFICANT DATA BYTE DB1 DB0 STOP BY ACK. BY AD5629R/AD5669R MASTER 08819-048 SDA (CONTINUED) AD5629R/AD5669R 1 9 1 9 SCL 1 SDA 1 0 0 1 A1 R/W A0 DB23 DB22 DB21 DB20 DB19 DB18 DB17 ACK. BY AD5629R/AD5669R START BY MASTER DB16 ACK. BY MASTER FRAME 1 SLAVE ADDRESS FRAME 2 COMMAND BYTE 1 9 1 9 SCL (CONTINUED) DB15 DB14 DB13 DB12 DB11 DB10 DB9 DB8 DB7 DB6 DB5 ACK. BY MASTER FRAME 3 MOST SIGNIFICANT DATA BYTE DB4 DB3 DB2 FRAME 4 LEAST SIGNIFICANT DATA BYTE DB1 DB0 NO ACK. STOP BY MASTER 08819-049 SDA (CONTINUED) 图52. I 2C读操作 表8. 命令定义 C3 0 0 0 0 0 0 0 0 1 1 1 – 1 命令 C2 C1 0 0 0 0 0 1 0 1 1 0 1 0 1 1 1 1 0 0 0 0 0 1 – – 1 1 输入移位寄存器 C0 0 1 0 1 0 1 0 1 0 1 0 – 1 描述 写入输入寄存器n 更新DAC寄存器n 写入输入寄存器n，更新全部(软件LDAC) 写入并更新DAC通道n DAC掉电/上电 加载清零编码寄存器 加载LDAC寄存器 复位(上电复位) 设置内部REF寄存器 使能多字节模式 保留 保留 保留 表9. 地址命令 A3 0 0 0 0 0 0 0 0 1 地址(n) A2 A1 0 0 0 0 0 1 0 1 1 0 1 0 1 1 1 1 1 1 A0 0 1 0 1 0 1 0 1 1 输入移位寄存器为24位宽。数据在串行时钟输入SCL的控 制下作为24位字载入器件。该操作的输入寄存器内容如图 53和54所示。8个MSB构成命令字节。DB23至DB20为命令 位C3、C2、C1和C0，控制器件的工作模式(详情参见表9)。 第一个字节的后四位是地址位A3、A2、A1和A0(详情参见 表9)。其余位是16/12位数据字。 AD5669R数 据 字 由 16位 输 入 编 码 (参 见 图 53)组 成 ， AD5629R数据字则由12位输入编码和4个无关位组成(参见 图54)。 多字节操作 AD5629R/AD5669R支持多字节操作。命令1001保留用于多 字节操作(参见表8)。2字节操作适合需要快速DAC更新且 不需更改命令字节的应用。命令寄存器的S位(DB22)可设 置为1，以用于2字节工作模式。要实现标准3字节和4字节 操作，命令字节的S位(DB22)应设置为0。 选定的DAC通道 DAC A DAC B DAC C DAC D DAC E DAC F DAC G DAC H 所有DAC Rev. D | Page 23 of 32 AD5629R/AD5669R 内部基准电压源寄存器 上电复位 所有版本均提供内部基准电压源。片内基准电压源在上电 时默认关闭。将用户可编程的内部REF寄存器的位DB0设 为高电平或低电平，可以关闭或开启片内基准电压源(参见 表10)。DB1用于选择内部基准电压值。命令1000用于内部 REF寄存器的设置(参见表8)。表11列出了输入移位寄存器 中各位的状态与器件工作模式的对应关系。 AD5629R/AD5669R具有上电复位电路，可以在上电时控制 输出电压。AD5629R/AD5669R DAC在上电后输出0 V， AD5669R-3 DAC在上电后输出中间电平。输出一直保持该 电平，直到对DAC执行有效的写序列。这对于在上电过程 中需要了解DAC输出状态的应用来说很重要。还有一个软 件可执行的复位功能，它可将DAC复位至上电复位代码。 命令0111保留用于该复位功能(参见表8)。上电复位期间， LDAC或CLR上的所有事件都会被忽略。 C3 C2 C1 C0 A3 COMMAND A2 A1 A0 D15 D14 D13 DAC ADDRESS COMMAND BYTE D12 D11 D10 DB9 DB8 DB7 DB6 DB5 DB4 DB3 DB2 DB1 DB0 D9 D8 D7 D6 D5 D4 D3 D2 D1 D0 DAC DATA DAC DATA DATA HIGH BYTE DATA LOW BYTE 08819-050 DB23 DB22 DB21 DB20 DB19 DB18 DB17 DB16 DB15 DB14 DB13 DB12 DB11 DB10 DB23 DB22 DB21 DB20 DB19 DB18 DB17 DB16 DB15 DB14 DB13 DB12 DB11 DB10 C3 C2 C1 COMMAND C0 A3 A2 A1 DAC ADDRESS COMMAND BYTE A0 D11 D10 D9 D8 D7 D6 DB9 DB8 DB7 DB6 DB5 DB4 DB3 DB2 DB1 DB0 D5 D4 D3 D2 D1 D0 X X X X DAC DATA DAC DATA DATA HIGH BYTE DATA LOW BYTE 图54. AD5629R输入寄存器内容 Rev. D | Page 24 of 32 08819-052 图53. AD5669R输入寄存器内容 AD5629R/AD5669R 掉电模式 AD5629R/AD5669R具有四种独立的工作模式。命令0100用 于关断功能(参见表8)。这些模式可通过软件编程，设置控 制寄存器中的两位(DB9和DB8)进行选择。 表12列出了这些位的状态与器件工作模式的对应关系。将 相应的8位(DB7至DB0)设为1，任意或所有DAC(DAC H至 DAC A)都可以关断到选定的模式。表13列出了关断/上电期 间输入移位寄存器的内容。 当两位均设为0时，器件正常工作，5 V时正常模式功耗为 1.3 mA。在三种关断模式下，5 V时电源电流降至0.4 μA(3 V 时为0.2 μA)。不仅是供电电流下降，输出级也从放大器输出 切换为已知值的电阻网络，这是有好处的，因为在掉电模 式下器件的输出阻抗是已知的。有三种不同的选项：输出 通过1 kΩ电阻或100 kΩ电阻内部连接到GND，或者保持开 路状态(三态)。图55显示了此输出级。 RESISTOR STRING DAC AMPLIFIER 在关断模式有效时，选定DAC的偏置发生器、输出放大器、 电阻串以及其它相关线性电路全部关闭。内部基准电压源 仅在所有通道均关断时才关断。然而，掉电期间DAC寄存 器的内容不受影响。对于VDD = 5 V和VDD = 3 V，退出关断 模式所需时间通常为4 μs。 将PD1和PD0设为0(正常工作)，可以使任意DAC组合上 电。上电后，输出为输入寄存器中的值(LDAC为低电平)， 或者输出为关断前DAC寄存器中的值(LDAC为高电平)。 清零编码寄存器 AD5629R/AD5669R具有一个硬件异步清零输入引脚CLR。 CLR输入对下降沿敏感。通过将CLR线置为低电平，可以 将输入寄存器和DAC寄存器的内容清零至用户可配置CLR 寄存器中的数据，并相应地设置模拟输出。此功能在系统 校准中可用于将零电平、中间电平或满量程同时载入所有 通道。通过设置CLR控制寄存器中的两位DB1和DB0，用 户可以对这些清零编码值进行编程(参见表15)。默认设置 是输出清零至0 V。命令0101用于加载清零编码寄存器(参见 表8)。 VOUT 器件在下一次有效写操作结束时退出清零编码模式。如果 CLR在写序列期间有效，写操作将被中止。 RESISTOR NETWORK CLR脉冲有效时间(CLR的下降沿到输出开始改变时)通常为 280 ns。然而，如果在DAC的线性区域以外，则执行CLR后 通常需要520 ns输出才开始改变(参见图44)。 08819-051 POWER-DOWN CIRCUITRY 图55. 掉电模式下的输出级 表14列出了加载清零编码寄存器操作期间输入移位寄存器 的内容。 表10. 内部基准电压寄存器 内部REF寄存器(DB0) 0 1 操作 基准电压源关闭(默认) 基准电压源开启 表11. 基准电压源设置命令的32位输入移位寄存器内容 MSB DB23 1 DB22 DB21 0 0 命令位(C3至C0) DB20 0 DB19 DB18 X X 地址位(A3至A0) DB17 X Rev. D | Page 25 of 32 DB16 X DB15至DB1 X 无关位 LSB DB0 1/0 内部REF开/关 AD5629R/AD5669R 表12. 关断工作模式 DB9 0 DB8 0 0 1 1 1 0 1 工作模式 正常工作 掉电模式 1 kΩ至GND 100 kΩ至GND 三态 表13. 关断/上电功能的32位输入移位寄存器内容 MSB DB23 DB22 DB21 0 1 0 命令位(C3至C0) DB20 0 DB19至DB16 X 地址位(A3至A0) 无关位 DB15至DB10 X 无关位 DB9 DB8 PD1 PD0 掉电模式 LSB DB7至DB1 DB0 DAC H至DAC B DAC A 关断/上电通道选择， 相应的位设为1可选择通道 表14. 清零编码功能的32位输入移位寄存器内容 MSB DB23 0 DB22 DB21 1 0 命令位(C3至C0) DB20 1 DB19 DB18 DB17 X X X 地址位(A3至A0)无关位 表15. 清零编码寄存器 DB1 CR1 0 0 1 1 清零编码寄存器 DB0 CR0 0 1 0 1 清零编码 0x0000 0x8000 0xFFFF 无操作 Rev. D | Page 26 of 32 DB16 X DB15至DB2 X 无关位 LSB DB1 DB0 CR1 CR0 清零编码寄存器 AD5629R/AD5669R LDAC 功能 电源旁路和接地 利用硬件LDAC引脚可以同时更新所有DAC的输出。 在注重精度的电路中，精心考虑电路板上的电源和接地回 路布局很有用。AD5629R/AD5669R所在的印刷电路板应将 模拟部分与数字部分分离。如果AD5629R/AD5669R所在系 统中有其它器件要求AGND至DGND连接，则只能在一个 点上进行连接。该接地点应尽可能靠近AD5629R/AD5669R。 同步LDAC DAC寄存器在读入新数据后更新。LDAC可以永久接为低 电平或脉冲形式，如图2所示。 异步LDAC AD5629R/AD5669R的电源应使用10 μF和0.1 μF电容进行旁 路。这些电容应尽可能靠近该器件，0.1 μF电容最好正对着 该器件右上方。10 µF电容应为钽珠型电容。0.1 μF电容必须 具有低有效串联电阻(ESR)和低有效串联电感(ESI)，普通 陶瓷型电容通常具有这些特性。针对内部逻辑开关引起的 瞬态电流所导致的高频干扰，该0.1 μF电容可提供低阻抗接地 路径。 输出不在写入输入寄存器的同时更新。当LDAC变为低电 平时，DAC寄存器更新为输入寄存器的内容。 或者，利用软件LDAC功能，写入输入寄存器n并更新所有 DAC寄存器，也可以同时更新所有DAC的输出。命令0011 用于该软件LDAC功能。 利用LDAC寄存器，用户可以更加灵活地控制硬件LDAC引 脚。如果将某一DAC通道的LDAC位寄存器设为0，则意味 着该通道的更新受LDAC引脚的控制。如果该位设为1，则 该通道同步更新，即DAC寄存器在读入新数据后更新，与 LDAC引脚的状态无关，此时LDAC引脚被视为接低电平。 有关LDAC寄存器的工作模式，请参见表16。 电源走线应尽可能宽，以提供低阻抗路径，并减小电源线 路上的毛刺效应。时钟和其它快速开关的数字信号应通过 数字地将其与电路板上的其它器件屏蔽开。尽可能避免数 字信号与模拟信号交叠。当电路板相反两侧的走线相交 时，应确保这些走线彼此垂直，以减小电路板的馈通效 应。最佳电路板布局技术是微带线技术，其中电路板的元 件侧专用于接地层，信号走线则布设在焊接侧。但是，这 种技术对于双层电路板未必可行。 在用户希望同时更新选定的通道，而其余通道同步更新的 应用中，这种灵活性十分有用。使用命令0110写入DAC将 加载8位LDAC寄存器(DB7至DB0)。各通道的默认值为0， 即LDAC引脚正常工作。如果将某一位设为1，则意味着无 论LDAC引脚的状态如何，对应的DAC通道都会更新。表 17列出了加载LDAC寄存器工作模式期间输入移位寄存器 的内容。 表16. LDAC寄存器 加载DAC寄存器 LDAC 位(DB7至DB0) LDAC引脚 0 1/0 1 X—无关位 LDAC 操作 由LDAC引脚决定。 DAC通道更新，覆盖LDAC引脚。DAC通道视LDAC为0。 A A 表17. LDAC寄存器功能的32位输入移位寄存器内容 MSB DB23 DB22 DB21 1 1 0 命令位(C3至C0) LSB DB20 0 DB19 X DB18 DB17 DB16 X X X 地址位(A3至A0) 无关位 DB15 至DB8 X 无关位 DB7 DAC H Rev. D | Page 27 of 32 DB6 DAC G DB5 DB4 DB3 DB2 DAC F DAC E DAC D DAC C LDAC位设为1将覆盖LDAC引脚 DB1 DAC B DB0 DAC A AD5629R/AD5669R 外形尺寸 4.10 4.00 SQ 3.90 PIN 1 INDICATOR 0.35 0.30 0.25 16 13 0.65 BSC PIN 1 INDICATOR 12 1 EXPOSED PAD 4 2.70 2.60 SQ 2.50 9 BOTTOM VIEW FOR PROPER CONNECTION OF THE EXPOSED PAD, REFER TO THE PIN CONFIGURATION AND FUNCTION DESCRIPTIONS SECTION OF THIS DATA SHEET. 0.05 MAX 0.02 NOM COPLANARITY 0.08 0.20 REF SEATING PLANE 0.20 MIN 08-16-2010-C 0.80 0.75 0.70 5 8 0.45 0.40 0.35 TOP VIEW COMPLIANT TO JEDEC STANDARDS MO-220-WGGC. 图56. 16引脚引脚架构芯片级封装[LFCSP_WQ] 4 mm x 4 mm，超薄体 (CP-16-17) 尺寸单位：mm 5.10 5.00 4.90 16 9 4.50 4.40 4.30 6.40 BSC 1 8 PIN 1 1.20 MAX 0.15 0.05 0.65 BSC 0.30 0.19 COPLANARITY 0.10 0.20 0.09 SEATING PLANE 8° 0° COMPLIANT TO JEDEC STANDARDS MO-153-AB 图57. 16引脚超薄紧缩小型封装[TSSOP] (RU-16) 尺寸单位：mm Rev. D | Page 28 of 32 0.75 0.60 0.45 AD5629R/AD5669R 2.645 2.605 SQ 2.565 4 3 2 1 A BALL A1 IDENTIFIER B 1.50 REF C TOP VIEW 0.50 REF (BALL SIDE DOWN) SEATING PLANE BOTTOM VIEW (BALL SIDE UP) SIDE VIEW COPLANARITY 0.05 0.340 0.320 0.300 0.270 0.240 0.210 图58. 16引脚晶圆级芯片规模封装[WLCSP] (CB-16-16) 图示尺寸单位：mm Rev. D | Page 29 of 32 08-16-2011-A 0.650 0.595 0.540 D AD5629R/AD5669R 注释 型号1 AD5629RARUZ-1 AD5629RARUZ-1-RL7 AD5629RBRUZ-2 AD5629RBRUZ-2-RL7 AD5629RACPZ-2-RL7 AD5629RACPZ-3-RL7 AD5629RBCPZ-1-RL7 AD5629RBCPZ-2-RL7 AD5629RBCBZ-1-RL7 AD5669RARUZ-1 AD5669RARUZ-1-RL7 AD5669RBRUZ-2 AD5669RBRUZ-2-RL7 AD5669RACPZ-2-RL7 AD5669RACPZ-3-RL7 AD5669RBCPZ-1-RL7 AD5669RBCPZ-2-RL7 AD5669RBCPZ-1500R7 AD5669RBCPZ-2500R7 AD5669RBCBZ-1-RL7 AD5669RBCBZ-1-R5 EVAL-AD5629RSDZ EVAL-AD5669RSDZ 51 F 1 温度范围 −40°C至+105°C −40°C至+105°C −40°C至+105°C −40°C至+105°C −40°C至+105°C −40°C至+105°C −40°C至+105°C −40°C至+105°C −40°C至+105°C −40°C至+105°C −40°C至+105°C −40°C至+105°C −40°C至+105°C −40°C至+105°C −40°C至+105°C −40°C至+105°C −40°C至+105°C −40°C至+105°C −40°C至+105°C −40°C至+105°C −40°C至+105°C 封装描述 16引脚 TSSOP 16引脚 TSSOP 16引脚 TSSOP 16引脚 TSSOP 16引脚 LFCSP_WQ 16引脚 LFCSP_WQ 16引脚 LFCSP_WQ 16引脚 LFCSP_WQ 16引脚 WLCSP 16引脚 TSSOP 16引脚 TSSOP 16引脚 TSSOP 16引脚 TSSOP 16引脚 LFCSP_WQ 16引脚 LFCSP_WQ 16引脚 LFCSP_WQ 16引脚 LFCSP_WQ 16引脚 LFCSP_WQ 16引脚 LFCSP_WQ 16引脚 WLCSP 16引脚 WLCSP 评估板 评估板 Z = 符合RoHS标准的器件。 Rev. D | Page 30 of 32 封装选项 RU-16 RU-16 RU-16 RU-16 CP-16-17 CP-16-17 CP-16-17 CP-16-17 CB-16-16 RU-16 RU-16 RU-16 RU-16 CP-16-17 CP-16-17 CP-16-17 CP-16-17 CP-16-17 CP-16-17 CB-16-16 CB-16-16 上电复位至编码 零电平 零电平 零电平 零电平 零电平 中间电平 零电平 零电平 零电平 零电平 零电平 零电平 零电平 零电平 中间电平 零电平 零电平 零电平 零电平 零电平 零电平 精度 ±4 LSB INL ±4 LSB INL ±1 LSB INL ±1 LSB INL ±4 LSB INL ±4 LSB INL ±1 LSB INL ±1 LSB INL ±1 LSB INL ±32 LSB INL ±32 LSB INL ±16 LSB INL ±16 LSB INL ±32 LSB INL ±32 LSB INL ±16 LSB INL ±16 LSB INL ±16 LSB INL ±16 LSB INL ±16 LSB INL ±16 LSB INL 内部基准 电压源 1.25 V 1.25 V 2.5 V 2.5 V 2.5 V 2.5 V 1.25 V 2.5 V 1.25 V 1.25 V 1.25 V 2.5 V 2.5 V 2.5 V 2.5 V 1.25 V 2.5 V 1.25 V 2.5 V 1.25 V 1.25 V AD5629R/AD5669R 注释 Rev. D | Page 31 of 32 AD5629R/AD5669R 注释 I2C指最初由Philips Semiconductors(现为NXP Semiconductors)开发的一种通信协议。 ©2010–2014 Analog Devices, Inc. All rights reserved. Trademarks and registered trademarks are the property of their respective owners. D08819sc-0-4/14(D) Rev. D | Page 32 of 32