AD5681RBCPZ-RL

小型、16/14/12位SPI nanoDAC+，具有 ±2(16位) LSB INL和2 ppm/°C基准电压源 AD5683R/AD5682R/AD5681R/AD5683 功能框图 产品特性 VLOGIC* LDAC POWER-ON RESET DAC REGISTER RESET VDD VREF AD5683R/ AD5682R/ AD5681R 2.5V REF REF 16-/14-/12-BIT DAC INPUT CONTROL LOGIC OUTPUT BUFFER POWER-DOWN CONTROL LOGIC VOUT RESISTOR NETWORK *NOT AVAILABLE IN ALL THE MODELS SYNC SCLK SDI SDO* 11955-001 超小型封装：2 mm x 2 mm、8引脚LFCSP 高相对精度(INL)：16位时最大±2 LSB AD5683R/AD5682R/AD5681R 低漂移2.5 V基准电压源：2 ppm/°C(典型值) 可选输出范围：2.5 V或5 V AD5683 仅外部基准电压源 可选输出范围：VREF或2 x VREF 总不可调整误差(TUE)：0.06% FSR(最大值) 失调误差：±1.5 mV(最大值) 增益误差：±0.05% FSR最大值 低毛刺：0.1 nV-sec 高驱动能力：20 mA 低功耗：1.2 mW (3.3 V) 独立逻辑电源：1.8 V至5.5 V 宽工作温度范围：−40°C至+105°C GND 图1. AD5683R/AD5682R/AD5681R MSOP (更多信息参见“功能框图—LFCSP”部分) 鲁棒的4 kV HBM ESD保护 应用 AD5683R/AD5682R/AD5681R/AD5683使用多功能三线式串 过程控制 数据采集系统 数字增益和失调电压调整 行接口，以最高50 MHz的时钟速率工作。某些器件还提供 异步RESET引脚和VLOGIC引脚选项，具有1.8 V兼容性。 可编程电压源 表1. 单通道nanoDAC+器件组合 概述 AD5683R/AD5682R/AD5681R/AD5683均属于nanoDAC+®系 列，分别是低功耗、单通道、16/14/12位缓冲电压输出 DAC。除了AD5683，这些器件均内置默认使能的2.5 V基准 电压源，其温漂为2 ppm/°C。输出范围可编程设置为0 V至 VREF或0 V至2 x VREF。采用2.7 V至5.5 V单电源供电，通过设 计保证单调性。提供2.00 mm x 2.00 mm、8引脚LFCSP或10 接口 SPI SPI 基准电压源 内部 外部 16位 AD5683R AD5683 14位 AD5682R 产品特色 1. 高相对精度(INL)。 AD5683R/AD5683(16位)：±2 LSB(最大值)。 2. 低漂移2.5 V片内基准电压源。 引脚MSOP封装。 内部上电复位电路确保DAC寄存器上电时写入零电平，而 内部输出缓冲器配置为正常模式。AD5683R/AD5682R/ AD5681R/AD5683具有掉电模式，可在5 V时降低器件功耗 温度系数：2 ppm/°C(典型值)。 温度系数：5 ppm/°C(最大值)。 3. 两种封装选项： 至2 μA(最大值)，并且在掉电模式下提供软件可选的输出 2.00 mm x 2.00 mm、8引脚LFCSP。 负载。 10引脚MSOP。 Rev. A 12位 AD5681R Document Feedback Information furnished by Analog Devices is believed to be accurate and reliable. However, no responsibility is assumed by Analog Devices for its use, nor for any infringements of patents or other rights of third parties that may result from its use. Specifications subject to change without notice. No license is granted by implication or otherwise under any patent or patent rights of Analog Devices. Trademarks and registered trademarks are the property of their respective owners. One Technology Way, P.O. Box 9106, Norwood, MA 02062-9106, U.S.A. Tel: 781.329.4700 ©2013–2014 Analog Devices, Inc. All rights reserved. Technical Support www.analog.com ADI中文版数据手册是英文版数据手册的译文，敬请谅解翻译中可能存在的语言组织或翻译错误，ADI不对翻译中存在的差异或由此产生的错误负责。如需确认任何词语的准确性，请参考ADI提供 的最新英文版数据手册。 AD5683R/AD5682R/AD5681R/AD5683 目录 产品特性 ...........................................................................................1 数模转换器 ............................................................................. 19 应用...................................................................................................1 传递函数.................................................................................. 19 功能框图 ..........................................................................................1 DAC架构 ................................................................................. 19 概述...................................................................................................1 串行接口 ....................................................................................... 21 产品特色 ..........................................................................................1 SPI串行数据接口................................................................... 21 修订历史 ..........................................................................................2 短写操作(仅AD5681R)......................................................... 21 功能框图—LFCSP..........................................................................3 内部寄存器 ............................................................................. 23 技术规格 ..........................................................................................4 命令 .......................................................................................... 23 交流特性.....................................................................................6 硬件LDAC ............................................................................... 25 时序特性.....................................................................................6 硬件RESET .............................................................................. 25 绝对最大额定值.............................................................................8 热滞 .......................................................................................... 26 热阻 .............................................................................................8 上电时序.................................................................................. 26 ESD警告......................................................................................8 布局布线指南 ......................................................................... 26 引脚配置和功能描述 ....................................................................9 外形尺寸 ....................................................................................... 27 典型性能参数 .............................................................................. 11 订购指南.................................................................................. 28 术语................................................................................................ 17 工作原理 ....................................................................................... 19 修订历史 2014年1月—修订版0至修订版A 更改“产品特性”部分.....................................................................1 删除表2的尾注2、尾注3、尾注5和尾注6；重新排序 .........5 删除表3的尾注2；重新排序 .......................................................6 删除表4的尾注1；重新排序 .......................................................6 更改表5 ............................................................................................8 删除“回流焊”部分和图53，重新排序 ................................... 25 2013年12月—修订版0：初始版 Rev. A | Page 2 of 28 AD5683R/AD5682R/AD5681R/AD5683 功能框图—LFCSP VLOGIC* LDAC* VREF VDD POWER-ON RESET DAC REGISTER RESET* AD5683R/ AD5682R/ AD5681R 2.5V REF REF 16-/14-/12-BIT DAC INPUT CONTROL LOGIC OUTPUT BUFFER POWER-DOWN CONTROL LOGIC VOUT RESISTOR NETWORK SYNC SCLK SDI 11955-002 *NOT AVAILABLE IN ALL THE MODELS GND 图2. AD5683R/AD5682R/AD5681R LFCSP VREF VDD AD5683 LDAC* DAC REGISTER REF 16-BIT DAC OUTPUT BUFFER INPUT CONTROL LOGIC POWER-DOWN CONTROL LOGIC SYNC SCLK SDI GND 图3. AD5683 LFCSP Rev. A | Page 3 of 28 VOUT RESISTOR NETWORK 11955-003 POWER-ON RESET AD5683R/AD5682R/AD5681R/AD5683 技术规格 除非另有说明，VDD = 2.7 V至5.5 V，RL = 2 kΩ接GND，CL = 200 pF接GND，VREF = 2.5 V，VLOGIC = 1.8V至5.5V， −40°C < TA < +105°C。 表2. 参数 静态性能1 AD5683R 分辨率 相对精度(INL) A级 B级 差分非线性(DNL) AD5683 分辨率 相对精度(INL) 差分非线性(DNL) AD5682R 分辨率 相对精度(INL) 差分非线性(DNL) AD5681R 分辨率 相对精度(INL) 差分非线性(DNL) 零代码误差 失调误差 满量程误差 增益误差 总不可调整误差(TUE) 零编码误差漂移 失调误差漂移 增益温度系数 直流电源抑制比(PSRR) 输出特性 输出电压范围 最小值 典型值 最大值 16 ±8 ±2 ±3 ±1 LSB ±2 ±3 ±1 位 LSB LSB LSB 增益 = 2 增益 = 1 通过设计保证单调性 ±1 ±1 位 LSB LSB 通过设计保证单调性 14 12 ±1 ±1 1.25 ±1.5 ±0.075 ±0.05 ±0.16 ±0.14 ±0.075 ±0.06 ±1 ±1 ±1 0.2 VREF 2 × VREF 2 10 容性负载稳定性 阻性负载 负载调整率 1 短路电流 供电轨上的负载阻抗2 20 10 10 30 20 位 LSB LSB LSB 测试条件/注释 增益 = 2 增益 = 1 通过设计保证单调性 16 0 0 单位 50 位 LSB LSB mV mV % FSR % FSR % FSR % FSR % FSR % FSR µV/°C µV/°C ppm/°C mV/V V V nF nF kΩ µV/mA µV/mA mA Ω Rev. A | Page 4 of 28 通过设计保证单调性 DAC寄存器载入全0 DAC寄存器载入全1 内部基准电压源，增益 = 1 内部基准电压源，增益 = 2 外部基准电压源，增益 = 1 外部基准电压源，增益 = 2 DAC代码 = 中间电平；VDD = 5 V ± 10% 增益 = 1 增益 = 2 RL = ∞ RL = 2 kΩ CL = 0 µF 5 V，DAC代码 = 中间电平；−30 mA ≤ IOUT ≤ +30 mA 3 V，DAC代码 = 中间电平；−20 mA ≤ IOUT ≤ +20 mA AD5683R/AD5682R/AD5681R/AD5683 参数 基准输出 输出电压 基准电压源TC3 A级 B级 输出阻抗 输出电压噪声 输出电压噪声密度 容性负载稳定性 负载调整率(源) 负载调整率(吸) 输出电流负载能力 电压调整率 热滞 最小值 典型值 最大值 2.4975 5 2 0.05 16.5 250 5 50 30 ±5 80 125 25 基准输入 基准电流 基准输入范围 基准输入阻抗 逻辑输入 输入电流IIN 输入低电压VINL4 输入高电压VINH5 引脚电容CIN 逻辑输出(SDO)5 输出低电压VOL 输出高电压VOH 引脚电容 电源要求 VLOGIC5 ILOGIC5 VDD IDD6 正常模式7 掉电模式8 单位 测试条件/注释 2.5025 V  环境温度 参见“术语”部分 20 5 ppm/°C ppm/°C Ω µV p-p nV/√Hz µF µV/mA µV/mA mA µV/V ppm ppm 26 47 1 µA µA V kΩ kΩ VREF = VDD = VLOGIC = 5.5 V，增益 = 1 VREF = VDD = VLOGIC = 5.5 V，增益 = 2 ±1 0.3 × VDD µA V V pF 每引脚 0.4 V V pF ISINK = 200 μA ISOURCE = 200 μA 5.5 3 5.5 5.5 V µA V V 500 180 2 µA µA µA VDD 120 60 0.7 × VDD 2 VDD − 0.4 4 1.8 0.25 2.7 VREF + 1.5 350 110 0.1 Hz至10 Hz 环境温度下；f = 10 kHz，CL = 10 nF RL = 2 kΩ 环境温度；VDD ≥ 3 V 环境温度 VDD ≥ 3 V 环境温度 第一周期 其它周期 1 增益 = 1 增益 = 2 VIH = VLOGIC或VIL = GND 增益 = 1 增益 = 2 VIH = VDD, VIL = GND 使能内部基准电压源 禁用内部基准电压源 线性度计算使用缩减的数据范围：AD5683R和AD5683(编码512至编码65,535)；AD5682R(编码128至编码16,384)；AD5681R(编码32至编码4096)。输出端 无负载。 2 从任一供电轨吸取负载电流时，相对于该供电轨的输出电压裕量受输出器件的20 Ω典型通道电阻限制。例如，吸取1 mA时，最小输出电压 = 20 Ω，1 mA 产生20 mV。参见图38(上裕量/下裕量与负载电流的关系)。 3 基准电压源温度系数采用黑盒法计算。详情见“术语”部分。 4 如果器件具有VLOGIC引脚，请用VLOGIC代替VDD。 5 不是所有型号都提供VLOGIC和SDO引脚。 6 如果VLOGIC引脚不可用，则IDD = IDD + ILOGIC。 7 接口未启用。DAC启用。DAC输出端无负载。 8 DAC掉电。 Rev. A | Page 5 of 28 AD5683R/AD5682R/AD5681R/AD5683 交流特性 除非另有说明，VDD = 2.7 V至5.5 V，RL = 2 kΩ接GND，CL = 200 pF接GND，VREF = 2.5 V，VLOGIC = 1.8 V至5.5 V， −40°C < TA < +105°C。1 表3. 参数 输出电压建立时间2, 3 压摆率 数模转换毛刺脉冲2 数字馈通2 总谐波失真2 输出噪声频谱密度 输出噪声 SNR 无杂散动态范围(SFDR) 信纳比(SINAD) 典型值 5 0.7 0.1 0.1 −83 200 6 90 88 82 最大值 7 单位 µs V/µs nV-sec nV-sec dB nV/√Hz µV p-p dB dB dB 条件/注释 增益 = 1 主进位±1 LSB变化，增益 = 2 VREF = 2 V ± 0.1 V p-p，频率 = 10 kHz DAC编码 = 中间量程，10 kHz 0.1 Hz至10 Hz；内部基准源，DAC = 零电平 环境温度下；BW = 20 kHz，VDD = 5 V，fOUT = 1 kHz 环境温度下；BW = 20 kHz，VDD = 5 V，fOUT = 1 kHz 环境温度下；BW = 20 kHz，VDD = 5 V，fOUT = 1 kHz 1 温度范围为−40°C至+105°C，典型值25°C。 参见术语部分。 3 AD5683R/AD5683至±2 LSB，AD5682R至±1 LSB，AD5681R至±0.5 LSB。 2 时序特性 除非另有说明，VDD = 2.7 V至5.5 V，VLOGIC = 1.8 V至5.5 V，−40°C < TA < +105°C。 表4. 参数1 SCLK周期时间 SCLK高电平时间 SCLK低电平时间 SYNC 到SCLK下降沿建立时间 数据建立时间 数据保持时间 SCLK下降沿到SYNC上升沿 最小SYNC高电平时间 SYNC 下降沿到SCLK下降沿忽略 SCLK上升沿到SDO数据有效时间 SYNC 上升沿到SCLK下降沿 SYNC 上升沿到SDO禁用 SYNC 上升沿到LDAC下降沿 LDAC 低电平脉冲宽度 RESET 低电平最小脉冲宽度 RESET 脉冲启动时间 基准电压源上电时间3 退出关断时间3 符号 t1 t2 t3 t4 t5 t6 t7 t8 t9 t10 t11 t12 t13 t14 t15 t16 tREF_POWER_UP4 tSHUTDOWN 5 1.8 V ≤ VLOGIC ≤ 2.7 V 最小值 典型值 最大值 33 16 16 15 5 5 15 20 16 2.7 V ≤ VLOGIC 2 ≤ 5.5 V 最小值 典型值 最大值 20 10 10 10 5 5 10 20 10 25 20 75 150 25 15 75 150 600 600 6 6 菊花链和回读 最小值 典型值 最大值 40 20 20 20 5 5 10 40 10 35 10 60 25 15 75 150 600 6 所有输入信号均指定tR = tF = 1 ns/V(10%到90%的VDD)并从(VIL + VIH)/2电平起开始计时。 如果器件没有VLOGIC引脚，请用VDD代替VLOGIC。 3 图4未显示。 4 VDD = 2.7 V之后令器件上电时，时序应相同。 5 AD5683R/AD5682R/AD5681R退出掉电模式进入正常工作模式所需的时间；SYNC上升沿到DAC中间电平值的90%，且输出端无负载。 1 2 Rev. A | Page 6 of 28 单位 ns ns ns ns ns ns ns ns ns ns ns ns ns ns ns ns µs µs AD5683R/AD5682R/AD5681R/AD5683 时序图和电路图 t4 t9 t7 t1 t2 SCLK t11 t3 t8 SYNC t5 SDI DB23 DB22 DB21 DB20 SDO DB23 DB22 DB21 DB20 DB2 DB1 t6 DB0 t12 t10 DB2 DB1 DB0 t13 t14 LDAC t15 RESET 11955-004 t16 VOUT 图4. SPI时序图，与模式1和模式2兼容(参见AN-1248应用笔记) 200µA VOH (MIN) CL 90pF 200µA IOH 图5. 数字输出(SDO)时序规格的负载电路 Rev. A | Page 7 of 28 11955-005 TO OUTPUT PIN IOL AD5683R/AD5682R/AD5681R/AD5683 绝对最大额定值 除非另有说明，TA = 25°C。 表5. 参数 VDD至GND VLOGIC至GND VOUT至GND VREF至GND 数字输入电压至GND1 工作温度范围 工业 存储温度范围 结温(TJ最大值) 功耗 ESD2 FICDM3 额定值 −0.3 V至+7 V −0.3 V至+7 V −0.3 V至VDD + 0.3 V或+7 V (取较小者) −0.3 V至VDD + 0.3 V或+7 V (取较小者) −0.3 V至VDD + 0.3 V或+7 V (取较小者) −40°C至+105°C −65°C至+150°C 135°C (TJ max − TA)/θJA 4 kV 1.25 kV 注意，超出上述绝对最大额定值可能会导致器件永久性损 坏。这只是额定最值，并不能以这些条件或者在任何其他 超出本技术规范操作章节中所示规格的条件下，推断器件 能否正常工作。长期在绝对最大额定值条件下工作会影响 器件的可靠性。 热阻 θJA由JEDEC JESD51标准定义，其取值取决于测试板和测试 环境。 表6. 热阻1 封装类型 8引脚 LFCSP 10引脚 MSOP 1 θJA 90 135 θJC 25 N/A 单位 °C/W °C/W JEDEC 2S2P测试板，静止空气(0 m/s气流)。 1 如果器件具有VLOGIC引脚，请用VLOGIC代替VDD。 2 人体模型(HBM)分类。 3 场感应充电装置模型类别。 ESD警告 ESD(静电放电)敏感器件。 带电器件和电路板可能会在没有察觉的情况下放电。 尽管本产品具有专利或专有保护电路，但在遇到高能 量ESD时，器件可能会损坏。因此，应当采取适当的 ESD防范措施，以避免器件性能下降或功能丧失。 Rev. A | Page 8 of 28 AD5683R/AD5682R/AD5681R/AD5683 引脚配置和功能描述 GND 3 SCLK 4 AD5681R/ AD5682R/ AD5683R/ AD5683 TOP VIEW (Not to Scale) 8 VOUT DD 1 7 VREF RESET 2 6 SDI GND 3 5 SYNC NOTES 1. CONNECT THE EXPOSED PAD TO GND. SCLK 4 GND 3 SCLK 4 8 VOUT AD5683R-1/ AD5681R-1 7 VREF TOP VIEW (Not to Scale) TOP VIEW (Not to Scale) 7 VREF 6 SDI 5 SYNC 图8. 引脚配置(8引脚LFCSP、RESET选项) 6 SDI 5 SYNC NOTES 1. CONNECT THE EXPOSED PAD TO GND. 11955-007 VLOGIC 2 V AD5683R-2 8 VOUT NOTES 1. CONNECT THE EXPOSED PAD TO GND. 图6. 引脚配置(8引脚LFCSP、LDAC选项) DD 1 V 11955-008 LDAC 2 V 11955-006 DD 1 图7. 引脚配置(8引脚LFCSP、VLOGIC 选项) 表7. 8引脚LFCSP引脚功能描述 LDAC 引脚编号 VLOGIC RESET 1 2 1 N/A 1 N/A 引脚名称 VDD LDAC N/A N/A 2 N/A N/A 2 VLOGIC RESET 3 4 3 4 3 4 GND SCLK 5 5 5 SYNC 6 6 6 SDI 7 7 7 VREF 8 0 8 0 8 0 VOUT EPAD 说明 电源输入引脚。工作电压范围为2.7 V至5.5 V。将此电源去耦至GND。 LDAC 支持异步模式(见图4)。 发送脉冲使该引脚变为低电平后，当输入寄存器有新数据时，可以更新DAC寄存器。 此引脚可以永久连接到低电平，这种情况下，当有新数据写入输入寄存器时，DAC会自动更新。 数字电源。电压范围为1.8 V至5.5 V。 异步复位输入。RESET输入对低电平敏感。 当RESET为低电平时，所有LDAC脉冲都被忽略，输入和DAC寄存器为默认值，输出连接到GND。 写入AD5683R的数据会被忽略。此引脚如果不用，可以接至VLOGIC。 器件上所有电路的接地基准点。 串行时钟输入。数据在串行时钟输入的下降沿读入移位寄存器。 数据能够以最高50 MHz的速率传输。 低电平有效控制输入。这是输入数据的帧同步信号。 当SYNC变为低电平时，SCLK和SDI缓冲器上电，输入移位寄存器使能。 数据在后续24个时钟的下降沿读入。 串行数据输入。该器件有一个24位移位寄存器。 数据在串行时钟输入的下降沿读入寄存器。 AD5683R/AD5682R/AD5681R基准输出。 使用内部基准电压源时，此引脚为基准输出。 此引脚默认用作基准输出。建议通过一个10 nF电容将此引脚去耦至GND。 DAC的模拟输出电压。输出放大器能以轨到轨方式工作。 裸露焊盘。裸露焊盘应连接至GND。 Rev. A | Page 9 of 28 RESET 3 LDAC 4 AD5683R/ AD5681R TOP VIEW (Not to Scale) GND 5 10 VOUT VDD 1 9 VREF RESET 2 8 SDI 7 SYNC 6 SCLK SDO 3 LDAC 4 11955-009 VDD 1 VLOGIC 2 GND 5 图9. 引脚配置(10引脚MSOP、VLOGIC 选项) AD5683R-3 TOP VIEW (Not to Scale) 10 VOUT 9 VREF 8 SDI 7 SYNC 6 SCLK 11955-010 AD5683R/AD5682R/AD5681R/AD5683 图10. 引脚配置(10引脚MSOP、SDO选项) 表8. 10引脚MSOP引脚功能描述 VLOGIC 1 2 3 SDO 1 N/A 2 引脚名称 VDD VLOGIC RESET N/A 4 3 4 SDO LDAC 5 6 5 6 GND SCLK 7 7 SYNC 8 9 8 9 SDI VREF 10 10 VOUT 说明 电源输入引脚。工作电压范围为2.7 V至5.5 V。应将此引脚去耦至GND。 数字电源。电压范围为1.8 V至5.5 V。应将此引脚去耦至GND。 硬件复位引脚。RESET输入对低电平敏感。 当RESET为低电平时，器件复位，忽略外部引脚。 输入和DAC寄存器载入零电平值，写入控制寄存器载入默认值。此引脚如果不用，应将其接至VLOGIC。 串行数据输出。可用于菊花链连接或回读命令。 加载DAC。将输入寄存器中的内容传送到DAC寄存器。 支持异步模式(见图4)。此引脚可以永久连接到低电平，这种情况下， 当有新数据写入输入寄存器时，DAC寄存器会自动更新。 接地基准。 串行时钟输入。数据在串行时钟输入的下降沿读入移位寄存器。 数据能够以最高50 MHz的速率传输。 同步数据输入。 当SYNC变为低电平时，SCLK和SDI缓冲器以及输入移位寄存器使能。 串行数据输入。数据在SCLK的下降沿进行采样。 基准电压输入/输出。使用内部基准电压源时，此引脚为基准输出。 此引脚默认用作基准输出。建议通过一个10 nF电容将此引脚去耦至GND。 DAC的模拟输出电压。输出放大器能以轨到轨方式工作。 Rev. A | Page 10 of 28 AD5683R/AD5682R/AD5681R/AD5683 典型性能参数 2 2 VDD = 5V TA = 25°C VREF = 2.5V 1 DNL (LSB) 1 0 0 –1 –2 10000 0 20000 30000 40000 50000 60000 65535 CODE 11955-011 –1 –2 0 10000 20000 40000 50000 60000 65535 CODE 图11. AD5683R/AD5683 INL 2 30000 8 11955-014 INL (LSB) VDD = 5V TA = 25°C VREF = 2.5V 图14. AD5683R/AD5683 DNL 1.0 VDD = 5V TA = 25°C VREF = 2.5V VDD = 5V 0.8 TA = 25°C VREF = 2.5V 0.6 1 DNL (LSB) INL (LSB) 0.4 0 0.2 0 –0.2 –0.4 –1 –0.6 2000 4000 6000 8000 10000 12000 14000 16383 CODE –1.0 11955-012 0 0 2000 4000 10000 12000 14000 16383 图15. AD5682R DNL 1.0 VDD = 5V TA = 25°C VREF = 2.5V 1.5 8000 CODE 图12. AD5682R INL 2.0 6000 11955-015 –0.8 –2 VDD = 5V 0.8 TA = 25°C VREF = 2.5V 0.6 1.0 0.4 DNL (LSB) 0 –0.5 0.2 0 –0.2 –0.4 –1.0 –0.6 –1.5 –2.0 0 500 1000 1500 2000 2500 CODE 3000 3500 4000 图13. AD5681R INL –1.0 0 500 1000 1500 2000 2500 3000 CODE 图16. AD5681R DNL Rev. A | Page 11 of 28 3500 4000 11955-016 –0.8 11955-013 INL (LSB) 0.5 AD5683R/AD5682R/AD5681R/AD5683 1.4 VDD = 5V VREF = 2.5V 1.2 INL AND DNL ERROR (LSB) 0.8 0.6 U1_DNL_INT U3_DNL_INT U2_DNL_EXT U1_INL_INT U3_INL_INT U2_INL_EXT 0.4 0.2 U2_DNL_INT U1_DNL_EXT U3_DNL_EXT U2_INL_INT U1_INL_EXT U3_INL_EXT 1.0 0.8 0.6 0.4 0.2 0 0 –40 –20 0 20 40 60 80 105 TEMPERATURE (°C) –0.2 11955-017 –0.2 2 U1_DNL_INT U3_DNL_INT U2_DNL_EXT U1_INL_INT U3_INL_INT U2_INL_EXT 1.0 0.02 0.01 0 TUE (% FSR) INL AND DNL ERROR (LSB) 1.2 5 图20. INL和DNL误差与VREF 的关系(AD5683R/AD5683) TA = 25°C U2_DNL_INT U1_DNL_EXT U3_DNL_EXT U2_INL_INT U1_INL_EXT U3_INL_EXT 4 VREF (V) 图17. INL和DNL误差与温度的关系(AD5683R/AD5683) 1.4 3 0.8 0.6 –0.01 –0.02 0.4 –0.03 0.2 –0.04 0 0 0 0 2.70 3.30 3.75 4.25 4.75 5.25 VDD (V) 20000 4000 1000 11955-018 –0.2 10000 2000 500 图18. INL和DNL误差与电源电压的关系 0.06 0.04 50000 10000 2500 60000 65535 (AD5683/AD5683R) 12000 16383 (AD5682R) 3000 4095 (AD5681R) 图21. TUE与代码的关系 0.04 VDD = 5V GAIN = 1 VREF = 2.5V U1_EXT U2_EXT U3_EXT U1_INT U2_INT U3_INT 40000 30000 8000 6000 2000 1500 CODE TA = 25°C GAIN = 1 VREF = 2.5V 0.03 TUE (% FSR) TUE (% FSR) 0.02 0.02 0 0.01 0 –0.04 –40 0 40 TEMPERATURE (°C) 80 11955-019 –0.01 U1_INT U2_INT U3_INT –0.02 2.70 3.30 U1_EXT U2_EXT U3_EXT 3.75 4.25 4.75 VDD (V) 图22. TUE与电源电压的关系 图19. TUE与温度的关系 Rev. A | Page 12 of 28 5.25 11955-022 –0.02 11955-021 INL AND DNL ERROR (LSB) 1.0 VDD = 5V TA = 25°C U2_DNL U1_INL U3_INL U1_DNL U3_DNL U2_INL 11955-020 1.2 AD5683R/AD5682R/AD5681R/AD5683 0.030 0.03 TA = 25°C GAIN = 1 VREF = 2.5V 0.025 0.02 0.020 0.015 ERROR (% FSR) 0 –0.01 U1_INT U2_INT U3_INT U1_EXT U2_EXT U3_EXT –0.04 –40 0.005 0 –0.005 –0.010 –0.015 VDD = 5V GAIN = 1 VREF = 2.5V 0 40 80 TEMPERATURE (°C) –0.025 2.70 300 500 400 ERROR (µV) 150 U1_INT U2_INT U3_INT U1_EXT U2_EXT U3_EXT –40 –20 0 20 40 60 80 105 TEMPERATURE (°C) TA = 25°C GAIN = 1 VREF = 2.5V 200 2.70 3.30 3.75 4.25 4.75 5.25 5.50 VDD (V) 图27. 零代码误差和失调误差与电源的关系 4.5 4.0 VDD = 5V TA = 25°C GAIN = 1 NUMBER OF HITS 3.5 2.501 2.499 3.0 2.5 2.0 1.5 1.0 2.497 10 60 TEMPERATURE (°C) 0 VREF (V) 图28. 基准输出分布 图25. 内部基准电压与温度的关系(B级) Rev. A | Page 13 of 28 11955-028 2.495 –40 2.50001 2.50004 2.50007 2.50010 2.50013 2.50016 2.50019 2.50022 2.50025 2.50028 2.50031 2.50034 2.50037 2.50040 2.50043 2.50046 2.50049 2.50052 2.50055 2.50058 2.50061 2.50064 2.50067 2.50070 2.50073 2.50076 2.50079 2.50082 2.50085 2.50088 2.50091 2.50094 2.50097 2.50100 0.5 11955-025 VREF (V) 2.503 5.50 0 VDD = 5V U1 U2 U3 5.25 300 图24. 零代码误差和失调误差与温度的关系 2.505 4.75 100 11955-024 ERROR (µV) 200 0 4.25 U1_INT U2_INT U3_INT U1_EXT U2_EXT U3_EXT 250 50 3.75 图26. 增益误差和满量程误差与电源的关系 VDD = 5V GAIN = 1 VREF = 2.5V 100 3.30 VDD (V) 图23. 增益误差和满量程误差与温度的关系 350 U1_EXT U2_EXT U3_EXT U1_INT U2_INT U3_INT –0.020 11955-026 –0.03 0.010 11955-027 –0.02 11955-023 ERROR (% FSR) 0.01 AD5683R/AD5682R/AD5681R/AD5683 2.50015 2.5009 TA = 25°C 2.5008 2.50005 2.5007 VREF (V) 2.50000 2.49995 2.5006 2.5005 2.49990 2.5004 D11 2.49985 D13 4.5 5.5 2.5003 –0.005 VDD (V) A CH1 0.003 1800 INTERNAL REFERENCE NSD (nV/√ Hz) TA = 25°C VDD = 5V 0.005 2.00µV VDD = 5V TA = 25°C 1600 1400 1200 1000 800 600 400 200 11955-030 M1.00s 0.001 图32. 内部基准电压与负载电流的关系 1 CH1 10µV –0.001 LOAD CURRENT (A) 图29. 内部基准电压与电源电压的关系 T –0.003 0 10 100 1k 10k 100k 1M FREQUENCY (Hz) 图30. 内部基准电压源噪声(0.1 Hz至10 Hz) T 图33. 内部基准电压源噪声谱密度与频率的关系 T TA = 25°C VDD = 5V 1 TA = 25°C VDD = 5V CH1 10µV M1.00s A CH1 2.00µV CH1 10µV 图31. 0.1 Hz至10 Hz输出噪声图，内部基准电压源开启 M1.00s A CH1 2.00µV 图34. 0.1 Hz至10 Hz输出噪声图，外部基准电压源 Rev. A | Page 14 of 28 11955-034 1 11955-033 3.5 11955-029 2.49980 2.5 11955-032 D12 11955-031 VREF (V) 5.5V 5.0V 3.0V 2.7V TA = 25°C 2.50010 AD5683R/AD5682R/AD5681R/AD5683 1200 SINKING, VDD = 3V SOURCING, VDD = 5V SINKING, VDD = 5V SOURCING, VDD = 3V 1.0 0.6 800 ΔVOUT (V) 600 400 0.2 –0.2 –0.6 200 –1.0 100 1k 10k 100k 1M FREQUENCY (Hz) –1.4 11955-035 0 10 0 0.01 6 5 0.03 图38. 上裕量/下裕量与负载电流的关系 7 VDD = 5V TA = 25°C GAIN = 1 0xFFFF 0xC000 0x8000 0x4000 0x0000 0.02 LOAD CURRENT (A) 图35. 噪声频谱密度与频率的关系，增益 = 1 VDD = 5V TA = 25°C GAIN = 2 0xFFFF 0xC000 0x8000 0x4000 0x0000 6 5 4 4 3 VOUT (V) VOUT (V) TA = 25°C 11955-038 NSD (nV/√Hz) 1000 1.4 VDD = 5V TA = 25°C GAIN = 1 FULL-SCALE MIDSCALE ZEROSCALE 2 3 2 1 1 0 0 0 50 LOAD CURRENT (mA) –2 –50 11955-036 –1 –50 50 LOAD CURRENT (mA) 图36. 源电流和吸电流能力，增益 = 1 500 0 11955-039 –1 图39. 源电流和吸电流能力，增益 = 2 0.0015 VDD = 5V 450 GAIN = 1 GAIN = 2 0.0010 400 VDD = 5V TA = 25°C REFERENCE = 2.5V CODE = 0x7FFF TO 0x8000 0.0005 350 0 250 200 VOUT (V) ZS_INT_GAIN = 1 FS_EXT_GAIN = 2 FS_INT_GAIN = 2 ZS_INT_GAIN = 2 FS_INT_GAIN = 1 FS_EXT_GAIN = 1 –0.0005 –0.0010 150 –0.0015 100 0 –40 –20 0 20 40 60 TEMPERATURE (°C) 80 105 图37. 电源电流与温度的关系 –0.0025 0 1 2 3 4 5 TIME (µs) 图40. 数模转换毛刺脉冲 Rev. A | Page 15 of 28 6 7 11955-040 –0.0020 50 11955-037 IDD (µA) 300 AD5683R/AD5682R/AD5681R/AD5683 2.5 4.5 0nF 0.2nF 1nF 4.7nF 10nF 2.0 0nF 0.2nF 1nF 4.7nF 10nF 4.0 3.5 3.0 VOUT (V) VOUT (V) 1.5 1.0 2.5 2.0 1.5 0 0.01 0.5 0.02 TIME (ms) 0 11955-041 0 VDD = 5V TA = 25°C GAIN = 2 RL = 2kΩ INTERNAL REFERENCE = 2.5V 1.0 0 图41. 容性负载与建立时间的关系，增益 = 1 0 VDD = 5V TA = 25°C INTERNAL REFERENCE = 2.5V GAIN = 2 GAIN = 1 –10 –20 –30 –80 –30 –40 –50 –60 0 5 10 15 20 FREQUENCY (kHz) 11955-042 –180 –80 VDD = 5V TA = 25°C VOUT = MIDSCALE EXTERNAL REFERENCE = 2.5V, ±0.1V p-p 1k 10k 100k 1M 10M FREQUENCY (Hz) 图45. 乘法带宽(外部基准电压源 = 2.5 V ± 0.1 V p-p，10 kHz至10 MHz) 图42. 1 kHz时的总谐波失真 6 0.06 5 0.05 4 3 VDD = 5V TA = 25°C 0.04 2 0.02 1 0.01 VOUT (V) 0.03 VOUT (V) 3 MIDSCALE, GAIN = 2 2 VDD SYNC MIDSCALE, GAIN = 1 1 VOUT –0.01 –1 0 1 2 3 4 5 TIME (ms) 6 7 8 图43. 上电复位至0 V 0 –5 0 5 10 TIME (µs) 图46. 退出掉电模式进入中间电平 Rev. A | Page 16 of 28 15 11955-046 0 11955-043 0 11955-045 –130 –70 VDD (V) 0.02 图44. 容性负载与建立时间的关系，增益 = 2 BANDWIDTH (dB) HARMONIC DISTORTION (dBV) 20 0.01 TIME (ms) 11955-044 VDD = 5V TA = 25°C GAIN = 1 RL = 2kΩ INTERNAL REFERENCE = 2.5V 0.5 AD5683R/AD5682R/AD5681R/AD5683 术语 直流电源抑制比(PSRR) 相对精度或积分非线性(INL) 对于DAC，相对精度或积分非线性是指DAC输出与通过 PSRR表示电源电压变化对DAC输出的影响大小，是指DAC DAC传递函数的两个端点的直线之间的最大偏差，单位为 中间量程输出的条件下VOUT变化量与VDD变化量之比，单 LSB。典型INL与编码的关系参见图11、图12和图13。 位为dB。VREF保持在2 V，而VDD的变化范围为±10%。 差分非线性(DNL) 输出电压建立时间 微分非线性是指任意两个相邻编码之间所测得变化值与理 输出电压建立时间是指对于¼到¾量程的输入变化，DAC 想的1 LSB变化值之间的差异。最大±1 LSB的额定微分非线 输出建立为指定电平所需的时间量。 性可确保单调性。本DAC通过设计保证单调性。典型DNL 数模转换毛刺脉冲 与编码的关系参见图14、图15和图16。 数模转换毛刺脉冲是DAC寄存器中的编码输入变化时注入 零代码误差 模拟输出的脉冲。在数字输入代码主进位发生1 LSB转换 零代码误差衡量将零电平码(0x0000)载入DAC寄存器时 (0x7FFF到0x8000)时测量，它一般定义为以nV-sec为单位的 的输出误差。理想情况下，输出应为0 V。在AD5683R/ 毛刺面积，如图40所示。 AD5682R/AD5681R中，零代码误差始终为正值，因为在 数字馈通 DAC和输出放大器中的失调误差的共同作用下，DAC输出 数字馈通衡量从DAC的数字输入注入DAC的模拟输出的脉 不能低于0 V。零代码误差用mV表示。零代码误差与温度的 冲，但在DAC输出未更新时进行测量。单位为nV-sec，测 关系参见图24。 量数据总线上发生满量程编码变化时的情况，即全0至全 满量程误差 1，反之亦然。 满量程误差衡量将满量程代码(0xFFFF)载入DAC寄存器时 基准馈通 的输出误差。理想情况下，输出应为(增益 x VREF) − 1 LSB。 基准馈通是指DAC输出未更新时的DAC输出端的信号幅度 满量程误差用满量程范围的百分比(% FSR)表示。满量程误 与基准输入之比，用dB表示。 差曲线参见图23和图26。 输出噪声频谱密度 增益误差 噪声频谱密度衡量内部产生的随机噪音。随机噪声表示为 增益误差衡量DAC的量程误差，表示DAC传递特性的斜率 频谱密度(nV/√Hz)。测量方法是将DAC加载到中间电平， 与理想值之间的偏差，用% FSR表示。 然后测量输出端噪声。单位为nV/√Hz。噪声频谱密度图参 零编码误差漂移 见图31、图34和图35。内部基准电压源的噪声频谱密度参 零编码误差漂移衡量零代码误差随温度的变化，用µV/°C 见图30和图33。 表示。 乘法带宽 增益温度系数 DAC内部的放大器具有有限的带宽，乘法带宽即是衡量该 增益温度系数用来衡量增益误差随温度的变化，用ppm 有限带宽。参考端的正弦波(DAC加载满量程编码)出现在 FSR/°C表示。 输出端。乘法带宽指输出幅度降至输入幅度以下3 dB时的 频率。 失调误差 偏置误差是指传递函数线性区内VOUT(实际)和VOUT(理想)之 总谐波失真(THD) 间的差值，用mV表示。失调误差在AD5683R上是通过将代 总谐波失真(THD)是指理想正弦波与使用DAC时其衰减形 码512载入DAC寄存器测得的。该值可以为正，也可为负。 式的差别。正弦波用作DAC的参考，而THD用来衡量DAC 输出端存在的谐波。单位为dB。 Rev. A | Page 17 of 28 AD5683R/AD5682R/AD5681R/AD5683 基准电压温度系数(TC) 热滞 基准电压源TC衡量基准输出电压随温度的变化。基准电压 热滞是指当温度从环境温度变冷再变热之后回到环境温度 源TC利用黑盒法计算，该方法将温度系数(TC)定义为基准 时基准电压上出现的电压差。 电压输出在给定温度范围内的最大变化，用ppm/°C表示， 计算公式如下：  VREFmax − VREFmin  6 TC =   × 10  VREFnom × TempRange  其中： VREFmax是在整个温度范围内测量的最大基准电压输出。 VREFmin是在整个温度范围内测量的最小基准电压输出。 VREFnom是标称基准输出电压2.5 V。 TempRange为额定温度范围：−40°C至+105°C。 Rev. A | Page 18 of 28 AD5683R/AD5682R/AD5681R/AD5683 工作原理 数模转换器 简化的分段式电阻串DAC结构如图48所示。载入DAC寄存 AD5683R/AD5682R/AD5681R分别为单通道、16/14/12位、 器的代码决定串上连接到输出缓冲器的开关状态。 串行输入、电压输出DAC，内置2.5 V基准电压源。采用2.7 V 串中的各电阻具有相同的值R，因此串DAC必定是单调的。 至5.5 V电源供电。数据通过三线式串行接口以24位字格式写 VREF 入 AD5683R/AD5682R/AD5681R。 AD5683R/AD5682R/ AD5681R内置一个上电复位电路，确保DAC输出上电至零 R 电平。它们也有软件掉电模式，可以将典型功耗降至最大 2 µA。 R 传递函数 R TO OUTPUT BUFFER 内部基准电压源默认使能。需要外部基准电压源的用户可 以使用AD5683。DAC的输入编码方式为直接二进制。理 想输出电压可通过以下公式计算： R 对于AD5683R， VOUT(D) = Gain × VREF ×  D   65 , 536  11955-048 R 对于AD5682R， 图48. 简化电阻串结构 VOUT(D) = Gain × VREF ×  D   16 , 384  内部基准电压源 AD5683R/AD5682R/AD5681R的片内基准电压源在上电时 开启，可以通过写入控制寄存器予以禁用。 对于AD5681R， VOUT(D) = Gain × VREF ×  D     4096  AD5683R/AD5682R/AD5681R各有一个2.5 V、2 ppm/°C基准 电压源，满量程输出为2.5 V或5 V，具体取决于增益位的 状态。 其中： D是载入DAC寄存器的二进制编码的十进制等效值。 内部基准电压由VREF引脚提供。它经过内部缓冲，能够驱 Gain为输出放大器的增益。默认设置为1。利用写入控制 寄存器中的增益位，也可以将该增益设置为2。 动高达50 mA的外部负载。 外部基准电压源 DAC架构 V R E F 引 脚 是 AD5683的 输 入 引 脚 。 根 据 应 用 要 求 ， AD5683R/AD5682R/AD5681R/AD5683采用分段式串DAC架 AD5683R/AD5682R/AD5681R上的该引脚也可以配置为输 构，内置输出缓冲器。图47显示了内部功能框图。 入引脚，以便使用外部基准电压源。 AD5683R/AD5682R/AD5681R的片内基准电压源在上电时 VREF 2.5V REF DAC REGISTER REF (+) RESISTOR STRING 控制寄存器的REF位(位DB16)，禁用内部基准电压源。 VOUT REF (–) GND 11955-047 INPUT REGISTER 默认开启。将外部基准电压源连接到该引脚之前，应写入 图47. DAC通道架构框图 Rev. A | Page 19 of 28 AD5683R/AD5682R/AD5681R/AD5683 输出缓冲器 输出缓冲器可以驱动10 nF电容与2 kΩ电阻的并联组合， 输出缓冲器采用输入/输出轨到轨设计，最大输出电压范围 如图41和图44所示。如果需要更高的容性负载，可使用 可达VDD。增益位将分段式串DAC的增益设置为1或2，如 缓冲方法或分流电阻将负载与输出放大器隔离。压摆率 表12所示。 为0.7 V/µs，¼到¾量程建立时间为5 µs。 输出缓冲电压由VREF、增益位、失调和增益误差决定。 Rev. A | Page 20 of 28 AD5683R/AD5682R/AD5681R/AD5683 串行接口 AD5683R/AD5682R/AD5681R/AD5683采用三线式串行接 短写操作(仅AD5681R) 口，它兼容某些SPI模式、模式1、模式2以及SPORT等完全 需要时，AD5681R SPI串行接口允许利用较少的时钟来传输 同步接口。典型写序列的时序图参见图4。有关SPI接口的 数据。如果输入或DAC寄存器按照表9所示写入，则后8位 更多信息，请参见AN-1248应用笔记。 是无关位。为了提高DAC更新速率，可以缩小数据字。 SPI串行数据接口 在16个和24个时钟沿之间，如果SYNC变为高电平，它将 拉低SYNC引脚以使能内部输入移位寄存器，SDI引脚中的 被解读为有效的写操作，仅前16位被解码，如图49所示。 数据在SCLK下降沿采样到输入移位寄存器中。SYNC引脚 如果SYNC在16个下降时钟沿之前变为高电平，则忽略该 必须保持低电平，直到从SDI引脚载入完整的数据字(24 串行写操作，写序列被视为无效。如果DCEN位使能，则 位，参见图4)。当SYNC变回高电平时，串行数据字按照表 不能使用该功能(参见表11)。 9中的说明解码。 SDO引脚 在连续的数据字之间，SYNC必须保持高电平至少20 ns。 串行数据输出引脚(SDO，仅AD5683R提高)用于两种目 的：回读DAC寄存器的内容和在菊花链模式下连接器件。 经过24个下降时钟沿后，如果SYNC变为高电平，它将被 解读为有效的写操作，前24位被载入输入移位寄存器。 SDO引脚包含一个内置弱下拉电阻的推挽输出。数据在 为了最大程度地降低功耗，建议所有串行接口引脚都在供 SCLK的上升沿从SDO输出(如图4所示)，仅当DCEN位在写 入控制寄存器中使能或在回读命令期间自动使能时，该引 电轨附近操作。 脚才有效。在待机模式下，内部下拉电阻迫使总线处于逻 辑0状态。内部下拉电阻的值很大，使用并行连接时，其 它器件可以控制SDO线。 SDI DB15 DB14 DB13 DB12 DB11 DB10 DB9 DB8 DB7 DB6 DB5 DB4 DB3 DB2 SYNC 图49. AD5681R的短写操作 Rev. A | Page 21 of 28 DB1 DB0 X X X X X X X X 11955-049 SCLK AD5683R/AD5682R/AD5681R/AD5683 菊花链连接 SDO引脚默认禁用。若要使能菊花链工作模式，必须将写 菊花链形式可以最大程度地减少控制IC的引脚数量要求。 入控制寄存器的DCEN位设置为1(参见表10)。 如图50所示，必须将一个封装的SDO引脚连接到下一个封 使能菊花链模式时(DCEN = 1)，AD5683R/AD5682R/AD5681R/ 装的SDI引脚。由于后续器件之间的线路存在传播延迟， AD5683会将任何大于24位的数据字视为有效帧，并解码接 因此可能需要延长时钟周期(如表4所示)。 收到的最后24位，如图51所示。 AD5683R U1 CONTROLLER MOSI SDI SCLK SCLK SS SYNC SDO MISO SDI AD5683R U2 SCLK SDO 11955-050 SYNC 图50. 菊花链连接 SCLK 24 48 SYNC DB23 DB0 DB23 DB0 INPUT WORD FOR DAC 1 INPUT WORD FOR DAC 2 DB23 SDO_U1 UNDEFINED DB0 INPUT WORD FOR DAC 2 图51. 菊花链时序图 Rev. A | Page 22 of 28 11955-051 MOSI AD5683R/AD5682R/AD5681R/AD5683 内部寄存器 命令 输入移位寄存器 写入输入寄存器 AD5683R/AD5682R/AD5681R/AD5683的移位寄存器为24位 该寄存器允许预载入DAC寄存器的新值。从输入寄存器到 宽。串行数据以MSB优先(DB23)方式加载，前4位C3至C0 DAC寄存器的传输可通过硬件、LDAC引脚或软件(使用命 是命令位，后面是数据位。 令2)触发。 数据位包括20位、18位或16位输入码，其后是若干无关 如果直接使用命令3将新数据载入DAC寄存器，则DAC寄 位，如表9所示。命令在SYNC的上升沿解码。 存器将自动覆盖输入寄存器的内容。 输入寄存器 更新DAC寄存器 输入寄存器用作预加载新数据的缓冲器。此寄存器不控制 该命令将输入寄存器中的内容传送到DAC寄存器，并因此 VOUT引脚的电压。将输入寄存器中的内容传送到DAC寄存 而更新VOUT引脚。 器有两种不同的方法：通过软件或通过硬件。 此操作与软件LDAC等效。 DAC寄存器 写入DAC寄存器 DAC寄存器控制VOUT引脚的电压。通过发出命令，或将输 DAC寄存器控制DAC的输出电压。完成写操作时，该命令 入寄存器的内容传送到DAC寄存器，可更新该寄存器。 更新DAC寄存器。输入寄存器自动更新为DAC寄存器值。 表9. 命令操作 C3 0 0 0 命令 [DB23:DB20] C2 C1 C0 0 0 0 0 0 1 0 1 0 DB19 X DB15 X DB18 X DB14 X DB17 X DB13 X DB16 X DB12 X DB15 X DB11 X 数据位[DB19:DB0]1 DB14 [DB13:DB8] DB7 X X…X X DB10 DB9…DB4 DB3 2 X X…X X DB6 X DB22 X DB5 X DB12, 3 X DB4 X DB02, 3 X [DB3:DB0] X…X X…X X…X 操作 无操作 写入输入寄存器 更新DAC寄存器 ( (软件LDAC) 写入DAC和输入 寄存器 写入控制寄存器 回读输入 寄存器 0 0 1 1 DB15 DB14 DB13 DB12 DB11 DB10 DB9…DB4 DB32 DB22 DB12, 3 DB02, 3 X…X 0 0 1 1 0 0 0 1 DB19 X DB18 X DB17 X DB16 X DB15 X DB14 X 0…0 X…X 0 X 0 X 0 X 0 X 0…0 X…X X = 无关位。 对于AD5681R，此位是无关位。 3 对于AD5682R，此位是无关位。 1 2 Rev. A | Page 23 of 28 AD5683R/AD5682R/AD5681R/AD5683 写入控制寄存器 掉电模式，输出缓冲器内部禁用，VOUT引脚输出阻抗可以 写入控制寄存器用于设置掉电和增益功能。它还用来使能/ 选择熟知的值，如表14所示。 禁用内部基准源以及执行软件复位。写入控制寄存器功能 参见表10。 表10. 写入控制寄存器位 DB19 Reset DB18 PD1 DB17 PD0 DB16 REF DB15 Gain DB14 DCEN DCEN位 菊花链使能位(DCEN，位DB14)用于使能SDO引脚，以便 器件在菊花链模式下工作。执行回读命令，该位自动禁 用。使能该位将禁用AD5681R的写入短命令特性。 工作模式 正常模式 掉电模式 1 kΩ输出阻抗 100 kΩ输出阻抗 三态输出阻抗 PD1 0 PD0 0 0 1 1 1 0 1 掉电模式下，器件禁用输出缓冲器，但不禁用内部基准电 压源。为最大程度地降低功耗，可能的话，建议禁用REF 位。 表11. 菊花链使能位(DCEN) DB0 0 1 表14. 工作模式 内部基准电压源和输出缓冲器均禁用时，电源电流降至2 μ 模式 独立模式(默认) DCEN模式 A(5 V电源)。 图52显示了输出级。 增益位(Gain) gain位选择输出放大器的增益。表12列出了输出电压范围 DAC AMPLIFIER VOUT 表12. Gain位 Gain 0 1 POWER-DOWN CIRCUITRY 输出电压范围 0 V至VREF(默认) 0 V至2 × VREF RESISTOR NETWORK 11955-052 与该位状态的对应关系。 图52. 掉电模式下的输出级 掉电模式激活时，输出放大器关断。然而，除非内部基准 REF位 片内基准电压源在上电时默认开启。通过设置写入控制寄 存器中的软件可编程位DB16，可以开启或关闭此基准电压 源。表13列出了该位的状态与工作模式的对应关系。 电压源关断(使用控制寄存器的位DB16)，否则偏置发生 器、基准源和电阻串仍然开启。掉电模式下，弱SDO电阻 也会断开。电源电流降至2 μA(5 V电源)。DAC寄存器的内 容不受掉电模式的影响，DAC寄存器可以继续更新。当 为降低功耗，如果器件被置于掉电模式，建议禁用内部基 VDD = 5 V时，退出掉电模式所需时间通常为4 µs，基准电 准电压源。 压源禁用时则需600 µs。 表13. 基准电压源位(REF) 复位(Reset) REF 0 1 基准电压源功能 基准电压源使能(默认) 基准电压源禁用 AD5683R/AD5682R/AD5681R的写入控制寄存器包含软件 复位功能，可将输入和DAC寄存器复位至零电平，并将写 入控制寄存器复位至默认值。将写入控制寄存器的reset位 PD0和PD1位 (位DB19)设为1时，就会启动软件复位。软件复位完成 AD5683R/AD5682R/AD5681R支持两种工作模式，利用写 时，reset位自动清0。 入控制寄存器可以选择工作模式。 正常模式下，输出缓冲器直接与VOUT引脚相连。 Rev. A | Page 24 of 28 AD5683R/AD5682R/AD5681R/AD5683 回读输入寄存器 硬件RESET AD5683R允许利用命令5(参见表9)来通过SDO引脚回读输 RESET 是一个低电平有效信号，用于将输入和DAC寄存器 入寄存器的内容，如图53所示。 设置为零电平，并将控制寄存器设为默认值。RESET必须 读操作期间，SDO引脚自动使能，完成后即再次禁用，如 保持75 ns的低电平才能完成该操作。当RESET信号变回高 表15所示。如果DCEN位在读操作之前使能，则读操作之 电平后，输出会保持零电平，直到写入新值。在RESET引 后，该位复位。如果AD5683R在菊花链模式下工作，用户 脚为低电平期间，AD5683R/AD5681R会忽略任何新命令。 必须再次使能DCEN位。 若RESET在上电时保持低电平，内部基准电压源将不能正 表15. 写入和回读序列 确初始化，直到RESET引脚被释放为止。 SDI 0x180000 0x500000 0x000000 1 SDO 0x000000 0x000000 0xX8000X1 操作 将0x8000写入输入寄存器 准备从输入寄存器读取数据 输出数据 X = 无关位。 硬件LDAC AD5683R/AD5682R/AD5681R/AD5683的DAC有一个由输入 寄存器和DAC寄存器组成的双缓冲接口。LDAC将输入寄 存器中的数据传送到DAC寄存器，并因此而更新输出。 当数据进入输入移位寄存器时，LDAC要保持高电平。拉 高SYNC后，通过拉低LDAC可以更新DAC输出。输出DAC 在LDAC的下降沿更新。 若在传送数据期间发送脉冲至LDAC，该脉冲将被忽略。 SCLK 24 1 24 1 SYNC DB23 DB0 DB23 READBACK COMMAND DB0 NOP CONDITION DB23 SDO DB0 DATA 图53. 回读操作 Rev. A | Page 25 of 28 11955-054 SDI AD5683R/AD5682R/AD5681R/AD5683 热滞 布局布线指南 热滞是指当温度从环境温度变冷再变热之后回到环境温度 在任何注重精度的电路中，精心考虑电源和接地回路布局 时基准电压上出现的电压差。 都有助于确保达到规定的性能。安装AD5683R/AD5682R/ 热滞数据如图54所示。其测量条件是从环境温度变为− AD5681R/AD5683所用的印刷电路板(PCB)应经过专门设 40°C，再变为+105°C，最后回到环境温度。然后，测得两 计，使这些ADC位于模拟平面。 次环境温度下测量结果之间的偏差VREF，如图54中的实线 确保AD5683R/AD5682R/AD5681R/AD5683具有足够大的 所示。接着，立即重复相同的温度扫描和测量，其结果如 10 μF电源旁路电容，与每个电源上的0.1 μF电容并联，并 图54中的虚线所示。 且尽可能靠近封装，最好是正对着该器件。10 µF电容应为 钽珠型电容。0.1 μF电容应具有低有效串联电阻(ESR)和低 有效串联电感(ESI)，如高频时提供低阻抗接地路径的普通 6 FIRST TEMPERATURE SWEEP SUBSEQUENT… 陶瓷型电容，以便处理内部逻辑开关所引起的瞬态电流。 5 NUMBER OF HITS 在一个电路板上使用多个器件的系统中，提供一定的散热 4 能力通常有助于功率耗散。 3 LFCSP封装的AD5683R/AD5682R/AD5681R/AD5683器件下 方具有裸露焊盘。该焊盘与器件的GND电源相连。为了获 2 得最佳性能，在设计母板和安装器件时需要有一些特殊考 虑。为了改善散热、电气和板级性能，需将封装底部的裸 1 –80 –60 –40 –20 0 DISTORTION (ppm) 20 40 60 11955-055 0 –100 露焊盘焊接到PCB上相应的散热焊盘上。为进一步改善散 图54. 热滞 热性能，PCB焊盘区可以设计一些散热通孔。 可以扩大器件上的GND平面(如图55所示)，以提供自然散 热效应。 上电时序 由于有二极管来限制数字引脚和模拟引脚的顺从电压，因 此必须先给GND供电，然后再向VDD、VOUT和VLOGIC施加电 压。否则，二极管将正偏，以致VDD意外上电。理想的上 AD5683R/ AD5682R/ AD5681R/ AD5683 电时序为GND、VDD、VLOGIC、VREF，然后是数字输入。 BOARD 图55. 焊盘与电路板的连接 Rev. A | Page 26 of 28 11955-056 GND PLANE AD5683R/AD5682R/AD5681R/AD5683 外形尺寸 1.70 1.60 1.50 2.10 2.00 SQ 1.90 0.50 BSC 8 5 PIN 1 INDEX AREA 0.15 REF 1.10 1.00 0.90 EXPOSED PAD 0.425 0.350 0.275 BOTTOM VIEW 0.60 0.55 0.50 FOR PROPER CONNECTION OF THE EXPOSED PAD, REFER TO THE PIN CONFIGURATION AND FUNCTION DESCRIPTIONS SECTION OF THIS DATA SHEET. 0.30 0.25 0.20 01-14-2013-C 0.05 MAX 0.02 NOM SEATING PLANE PIN 1 INDICATOR (R 0.15) 1 4 TOP VIEW 0.20 REF 图56. 8引脚引脚架构芯片级封装[LFCSP_UD] 2.00 mm × 2.00 mm 超薄体双引脚(CP-8-10) 图示尺寸单位：mm 3.10 3.00 2.90 3.10 3.00 2.90 10 5.15 4.90 4.65 6 1 5 PIN 1 IDENTIFIER 0.50 BSC 0.95 0.85 0.75 15° MAX 1.10 MAX 0.30 0.15 6° 0° 0.23 0.13 COMPLIANT TO JEDEC STANDARDS MO-187-BA 图57. 10引脚超小型封装[MSOP](RM-10) 图示尺寸单位：mm Rev. A | Page 27 of 28 0.70 0.55 0.40 091709-A 0.15 0.05 COPLANARITY 0.10 AD5683R/AD5682R/AD5681R/AD5683 订购指南 型号1 AD5683RACPZ-RL7 AD5683RACPZ-1RL7 AD5683RACPZ-2RL7 AD5683RARMZ AD5683RARMZ-RL7 AD5683RBRMZ AD5683RBRMZ-RL7 AD5683RBRMZ-3 AD5683RBRMZ-3-RL7 AD5683BCPZ-RL7 分辨率 (位) 16 16 16 16 16 16 16 16 16 16 引脚排列 LDAC VLOGIC RESET VLOGIC VLOGIC VLOGIC VLOGIC SDO SDO LDAC 温度范围 -40°C至+105°C -40°C至+105°C -40°C至+105°C -40°C至+105°C -40°C至+105°C -40°C至+105°C -40°C至+105°C -40°C至+105°C -40°C至+105°C -40°C至+105°C 性能 A级 A级 A级 A级 A级 B级 B级 B级 B级 B级 封装描述 8引脚 LFCSP_UD 8引脚 LFCSP_UD 8引脚 LFCSP_UD 10引脚 MSOP 10引脚 MSOP 10引脚 MSOP 10引脚 MSOP 10引脚 MSOP 10引脚 MSOP 8引脚LFCSP_UD 封装选项 CP-8-10 CP-8-10 CP-8-10 RM-10 RM-10 RM-10 RM-10 RM-10 RM-10 CP-8-10 标识 94 95 96 DHY DHY DHZ DHZ DJ0 DJ0 9A AD5682RBCPZ-RL AD5682RBCPZ-RL7 14 14 LDAC LDAC -40°C至+105°C -40°C至+105°C B级 B级 8引脚LFCSP_UD 8引脚LFCSP_UD CP-8-10 CP-8-10 9B 9B AD5681RBCPZ-RL AD5681RBCPZ-RL7 AD5681RBCPZ-1RL AD5681RBCPZ-1RL7 AD5681RBRMZ AD5681RBRMZ-RL7 12 12 12 12 12 12 LDAC LDAC VLOGIC VLOGIC VLOGIC VLOGIC -40°C至+105°C -40°C至+105°C -40°C至+105°C -40°C至+105°C -40°C至+105°C -40°C至+105°C B级 B级 B级 B级 B级 B级 8引脚LFCSP_UD 8引脚LFCSP_UD 8引脚LFCSP_UD 8引脚LFCSP_UD 10引脚 MSOP 10引脚 MSOP CP-8-10 CP-8-10 CP-8-10 CP-8-10 RM-10 RM-10 98 98 99 99 DHX DHX 1 Z = 符合RoHS标准的器件。 ©2013–2014 Analog Devices, Inc. All rights reserved. Trademarks and registered trademarks are the property of their respective owners. D11955sc-0-1/14(A) Rev. A | Page 28 of 28