四通道、16/14/12位nanoDAC+，
内置2 ppm/°C基准电压源和I2C接口
AD5696R/AD5695R/AD5694R
功能框图
产品特性
VDD
GND
VREF
AD5696R/AD5695R/AD5694R
VLOGIC
INPUT
REGISTER
DAC
REGISTER
2.5V
REFERENCE
STRING
DAC A
SCL
SDA
A1
A0
VOUTA
BUFFER
INTERFACE LOGIC
INPUT
REGISTER
DAC
REGISTER
STRING
DAC B
VOUTB
BUFFER
INPUT
REGISTER
DAC
REGISTER
STRING
DAC C
VOUTC
BUFFER
INPUT
REGISTER
DAC
REGISTER
STRING
DAC D
VOUTD
BUFFER
LDAC RESET
POWER-ON
RESET
GAIN =
×1/×2
RSTSEL
GAIN
POWERDOWN
LOGIC
10486-001
高相对精度(INL)：16位时最大±2 LSB
低漂移2.5 V基准电压源：2 ppm/°C(典型值)
小型封装：3 mm × 3 mm、16引脚LFCSP
总不可调整误差(TUE)：±0.1% FSR(最大值)
失调误差：±1.5 mV(最大值)
增益误差：±0.1% FSR(最大值)
高驱动能力：20 mA，0.5 V(供电轨)
用户可选增益：1或2(GAIN引脚)
复位到零电平或中间电平(RSTSEL引脚)
1.8 V逻辑兼容
低毛刺：0.5 nV-s
400 kHz I2C兼容型串行接口
鲁棒的HBM(额定值为3.5 kV)和FICDM ESD(额定值为1.5 kV)性能
低功耗：3.3 mW (3 V)
2.7 V至5.5 V电源供电
温度范围：−40°C至+105°C
图1.
应用
光收发器
基站功率放大器
过程控制(PLC I/O卡)
工业自动化
数据采集系统
表1. 四通道nanoDAC+器件
概述
AD5696R/AD5695R/AD5694R是低功耗、四通道、16/14/12
位缓冲电压输出DAC，内置2.5 V、2 ppm/˚C内部基准电压源
(默认使能)和增益选择引脚，满量程输出为2.5 V(增益=1)或
接口
SPI
I2C
代号
内部
外部
内部
外部
16位
AD5686R
AD5686
AD5696R
AD5696
14位
AD5685R
AD5695R
12位
AD5684R
AD5684
AD5694R
AD5694
5 V(增益=2)。这些器件均采用2.7 V至5.5 V单电源供电，通
过设计保证单调性，并具有小于0.1% FSR的增益误差和1.5 mV
的失调误差性能。提供3 mm × 3 mm LFCSP和TSSOP封装。
AD5696R/AD5695R/AD5694R还内置一个上电复位电路和
一个RSTSEL引脚，确保DAC输出上电至零电平或中间电
平，直到执行一次有效的写操作为止。此外所有器件均具
有各通道独立掉电特性，在掉电模式下，器件在3 V时的功耗
降至4 µA。
AD5696R/AD5695R/AD5694R采用多功能双线式串行接
口，时钟速率最高达400 kHz，包含一个为1.8 V/3 V/5 V逻辑
产品特色
1. 高相对精度(INL)。
AD5696R (16-bit):±2 LSB(最大值)
AD5695R (14-bit):±1 LSB(最大值)
AD5694R (12-bit):±1 LSB(最大值)
2. 低漂移2.5 V片内基准电压源。
典型温度系数为2 ppm/°C
最大温度系数为5 ppm/°C
3. 两种封装选择。
3 mm × 3 mm、16引脚LFCSP
16引脚TSSOP
电平准备的VLOGIC引脚。
Rev. C
Document Feedback
Information furnished by Analog Devices is believed to be accurate and reliable. However, no
responsibility is assumed by Analog Devices for its use, nor for any infringements of patents or other
rights of third parties that may result from its use. Specifications subject to change without notice. No
license is granted by implication or otherwise under any patent or patent rights of Analog Devices.
Trademarks and registered trademarks are the property of their respective owners.
One Technology Way, P.O. Box 9106, Norwood, MA 02062-9106, U.S.A.
Tel: 781.329.4700 ©2012–2014 Analog Devices, Inc. All rights reserved.
Technical Support
www.analog.com
ADI中文版数据手册是英文版数据手册的译文，敬请谅解翻译中可能存在的语言组织或翻译错误，ADI不对翻译中存在的差异或由此产生的错误负责。如需确认任何词语的准确性，请参考ADI提供
的最新英文版数据手册。
AD5696R/AD5695R/AD5694R
目录
特性....................................................................................................1
串行操作........................................................................................21
应用....................................................................................................1
写操作 ............................................................................................21
功能框图 ...........................................................................................1
读操作 ............................................................................................22
概述....................................................................................................1
多DAC回读序列 ..........................................................................22
产品特色 ...........................................................................................1
掉电工作模式 ...............................................................................23
修订历史 ...........................................................................................2
加载DAC(硬件LDAC引脚) .......................................................24
技术规格 ...........................................................................................3
LDAC 屏蔽寄存器.......................................................................24
交流特性......................................................................................5
硬件复位(RESET) .......................................................................25
时序特性......................................................................................6
复位选择引脚(RSTSEL) ............................................................25
绝对最大额定值..............................................................................7
内部基准电压源设置..................................................................25
ESD警告.......................................................................................7
回流焊 ............................................................................................25
引脚配置和功能描述 .....................................................................8
长期温度漂移 ...............................................................................25
典型性能参数 ..................................................................................9
热滞 ................................................................................................26
术语..................................................................................................16
应用信息 .............................................................................................27
工作原理 .........................................................................................18
微处理器接口 ...............................................................................27
数模转换器 ...............................................................................18
AD5696R/AD5695R/AD5694R与ADSP-BF531的接口 .........27
传递函数....................................................................................18
布局指南........................................................................................27
DAC架构 ...................................................................................18
电流隔离接口 ...............................................................................27
串行接口....................................................................................19
外形尺寸 .............................................................................................28
写命令和更新命令 ..................................................................20
订购指南........................................................................................29
修订历史
2014年5月 — 修订版B至修订版C
删除表1中的长期稳定性漂移参数 ............................................ 4
删除图8；重新排序 ...................................................................... 9
更改“读操作”部分和图 .............................................................. 22
删除“长期温度漂移”部分 .......................................................... 25
2013年6月 — 修订版A至修订版B
更改表6中的引脚GAIN和引脚RSTSEL说明 .......................... 8
2012年11月—修订版0至修订版A
更改表1 ............................................................................................ 1
更改表4 ............................................................................................ 6
更改图10 .......................................................................................... 9
更改图33 ........................................................................................ 13
更改“串行接口”部分 .................................................................. 19
更改图52 ........................................................................................ 22
2012年4月—修订版0：初始版
Rev. C | Page 2 of 32
AD5696R/AD5695R/AD5694R
技术规格
除非另有说明，VDD = 2.7 V至5.5 V；1.8 V ≤ VLOGIC ≤ 5.5 V；所有规格均相对于TMIN至TMAX而言。RL = 2 kΩ；CL = 200 pF。
表2 .
参数
静态性能2
AD5696R
分辨率
相对精度
差分非线性
AD5695R
分辨率
相对精度
差分非线性
AD5694R
分辨率
相对精度
差分非线性
零代码误差
失调误差
满量程误差
最小值
A级1
典型值
最大值
16
最小值
B级1
典型值
最大值
16
±2
±2
±8
±8
±1
14
±1
±1
±2
±3
±1
14
±0.5
±4
±1
12
±0.5
±1
±1
12
单位
位
LSB
测试条件/注释
LSB
增益 = 2
增益 = 1
通过设计保证单调性
位
LSB
LSB
通过设计保证单调性
失调误差漂移3
增益温度系数3
±1
±1
位
LSB
LSB
mV
mV
% of
FSR
% of
FSR
% of
FSR
% of
FSR
µV/°C
±1
±1
ppm
用FSR/°C表示
直流电源抑制比3
0.15
0.15
mV/V
DAC代码 = 中间电平；VDD = 5 V ± 10%
±2
±2
µV
单通道、满量程输出变化引起
±3
±2
±3
±2
µV/mA
µV
负载电流变化引起
(各通道)掉电引起
V
V
增益 = 1
增益 = 2；参见图30
RL = ∞
RL = 1 kΩ
±0.12
0.4
+0.1
+0.01
±2
±1
4
±4
±0.2
±0.12
0.4
+0.1
+0.01
±1
±1
1.5
±1.5
±0.1
增益误差
±0.02
±0.2
±0.02
±0.1
总不可调整误差
±0.01
±0.25
±0.01
±0.1
±0.25
±0.2
直流串扰3
输出特性3
输出电压范围
0
0
VREF
2 × VREF
0
0
2
10
VREF
2 × VREF
80
80
nF
nF
kΩ
µV/mA
80
80
µV/mA
短路电流5
供电轨上的负载阻抗6
40
25
40
25
mA
Ω
上电时间
2.5
2.5
µs
容性负载稳定性
阻性负载4
负载调整率
1
2
10
1
Rev. C | Page 3 of 32
通过设计保证单调性
DAC寄存器载入全0
DAC寄存器载入全1
外部基准电压源；增益 = 2；TSSOP
内部基准电压源；增益 = 1；TSSOP
5 V ± 10%，DAC代码 = 中间电平；
−30 mA ≤ IOUT ≤ 30 mA
3 V ± 10%，DAC代码 = 中间电平；
−20 mA ≤ IOUT ≤ 20 mA
见图30
退出掉电模式；VDD = 5 V
AD5696R/AD5695R/AD5694R
参数
基准输出
输出电压7
基准电压源TC8, 9
最小值
A级1
典型值
最大值
最小值
2.5025
20
2.4975
5
2.4975
B级1
典型值
最大值
单位
测试条件/注释
2
2.5025
5
V
ppm/°C
环境温度
参见“术语”部分
输出阻抗3
0.04
0.04
Ω
输出电压噪声3
输出电压噪声密度3
负载调整率(源电流)3
12
12
240
20
240
20
µV p-p
nV/√Hz
µV/mA
环境温度下；f = 10 kHz，CL = 10 nF
环境温度
负载调整率(吸电流)3
输出电流负载能力3
电压调整率3
40
40
±5
100
±5
100
µV/mA
mA
µV/V
VDD ≥ 3 V
环境温度
125
125
ppm
第一个周期
25
25
ppm
其它周期
±2
0.3 × VLOGIC
µA
V
V
pF
每引脚
0.4
V
pF
ISINK = 3 mA
5.5
3
5.5
5.5
V
µA
V
V
0.7
1.3
4
6
mA
mA
µA
µA
热滞3
逻辑输入3
输入电流
输入低电压VINL
输入高电压VINH
引脚电容
±2
0.3 × VLOGIC
0.7 × VLOGIC
逻辑输出(SDA) 3
输出低电压VOL
全掉电模式11
2
0.4
4
悬空态输出电容
电源要求
VLOGIC
ILOGIC
VDD
VDD
IDD
正常模式10
0.7 × VLOGIC
2
1.8
4
5.5
3
5.5
5.5
2.7
VREF + 1.5
0.59
1.1
1
0.7
1.3
4
6
1.8
2.7
VREF + 1.5
0.59
1.1
1
1
0.1 Hz至10 Hz
环境温度
增益 = 1
增益 = 2
VIH = VDD, VIL = GND, VDD = 2.7 V 至 5.5 V
内部基准电压源关闭
内部基准电压源开启，满量程
−40°C 至 +85°C
−40°C 至 +105°C
温度范围：A和B级：-40°C至+105°C。
除非另有说明，直流规格均在输出端无负载的情况下测得。上行死区 = 10 mV，并仅存在于VREF = VDD且增益 = 1时或VREF/2 = VDD且增益 = 2时。线性 度计算使用缩
减的代码范围：256至65,280 (AD5696R)、64至16,320 (AD5695R)和12至4080 (AD5694R)。
3
通过设计和特性保证，但未经生产测试。
4
通道A和通道B的合并输出电流最高达30 mA。类似地，在结温高达110°C下，通道C和通道D的合并输出电流最高达30 mA。
5
VDD = 5 V。器件包含限流功能，旨在保护器件免受暂时性过载条件影响。限流期间可能会超过结温。在规定的最大结温以上工作可能会影响器件的可靠性。
6
从任一供电轨吸取负载电流时，相对于该供电轨的输出电压裕量受输出器件的25 Ω典型通道电阻限制。例如，当吸电流为1 mA时，最小输出电压 = 25 Ω × 1 mA
= 25 mV(见图30)。
7
初始精度预焊回流为±750 µV；输出电压包括预调理漂移的影响。参见“内部基准电压源设置”部分。
8
基准电压源在两个温度上进行调整和测试，且表征温度范围为−40°C至+105°C。
9
基准电压源温度系数采用黑盒法计算。详情见“术语”部分。
10
接口未启用。所有DAC启用。DAC输出端无负载。
11
所有DAC掉电。
2
Rev. C | Page 4 of 32
AD5696R/AD5695R/AD5694R
交流特性
除非另有说明，VDD = 2.7 V至5.5 V；RL = 2 kΩ至GND；CL = 200 pF至GND；1.8 V ≤ VLOGIC ≤ 5.5 V；所有规格均相对于TMIN至TMAX而言。1
表3 .
参数2
输出电压建立时间
AD5696R
AD5695R
AD5694R
压摆率
数模转换毛刺脉冲
数字馈通
数字串扰
模拟串扰
DAC间串扰
总谐波失真4
输出噪声频谱密度
输出噪声
SNR
无杂散动态范围(SFDR)
信纳比(SINAD)
最小值
典型值
最大值
单位
测试条件/注释3
5
5
5
0.8
0.5
0.13
0.1
0.2
0.3
−80
300
6
90
83
80
8
8
7
µs
µs
µs
V/µs
nV-sec
nV-sec
nV-sec
nV-sec
nV-sec
dB
nV/√Hz
µV p-p
dB
dB
dB
¼到¾量程建立到±2 LSB
¼到¾量程建立到±2 LSB
¼到¾量程建立到±2 LSB
1
通过设计和特性保证，但未经生产测试。
参见术语部分。
3
温度范围：−40°C至+105°C，典型值25°C。
4
以数字方式生成频率为1 kHz的正弦波。
2
Rev. C | Page 5 of 32
主进位1 LSB变化
环境温度下；BW = 20 kHz，VDD = 5 V，fOUT = 1 kHz
DAC代码 = 中间电平，10 kHz；增益 = 2
0.1 Hz至10 Hz
环境温度下；BW = 20 kHz，VDD = 5 V，fOUT = 1 kHz
环境温度下；BW = 20 kHz，VDD = 5 V，fOUT = 1 kHz
环境温度下；BW = 20 kHz，VDD = 5 V，fOUT = 1 kHz
AD5696R/AD5695R/AD5694R
时序特性
除非另有说明，VDD = 2.5 V至5.5 V；1.8 V ≤ VLOGIC ≤ 5.5 V；所有规格均相对于TMIN至TMAX而言。 1
表4 .
参数2
t1
t2
t3
t4
t5
t6 3
t7
t8
t9
t10
t11
t12
t13
tSP 5
CB 4
最小值
2.5
0.6
1.3
0.6
100
0
0.6
0.6
1.3
0
20 + 0.1CB 4
20
400
0
最大值
单位
µs
µs
µs
µs
ns
µs
µs
µs
µs
ns
ns
ns
ns
ns
pF
0.9
300
300
50
400
条件/注释
SCL周期时间
tHIGH, SCL高电平时间
tLOW, SCL低电平时间
tHD,STA, 起始/重复起始条件保持时间
tSU,DAT, 数据建立时间
tHD,DAT, 数据保持时间
tSU,STA, 重复起始建立时间
tSU,STO, 停止条件建立时间
tBUF, 一个停止条件与一个起始条件之间的总线空闲时间
tR, 接收时SCL和SDA的上升时间
tF, 发送/接收时SDA和SCL的下降时间
LDAC 脉冲宽度
SCL上升沿到LDAC上升沿
抑制尖峰的脉冲宽度
各条总线的容性负载
1
参见图2。
通过设计和特性保证，但未经生产测试。
3
主器件必须为SDA信号(参考SCL信号的VIH最小值)提供至少300 ns的保持时间，以便桥接SCL下降沿的未定义区域。
4
CB是一条总线的总电容(单位为pF)。tR和tF是在0.3 VDD和0.7 VDD范围内测得。
5
SCL和SDA输入的输入滤波可抑制小于50 ns的噪声尖峰。
2
START
CONDITION
REPEATED START
CONDITION
STOP
CONDITION
SDA
t9
t10
t11
t4
t3
SCL
t4
t6
t2
t5
t7
t1
t8
t12
t13
LDAC1
t12
LDAC2
10486-002
NOTES
1ASYNCHRONOUS LDAC UPDATE MODE.
2SYNCHRONOUS LDAC UPDATE MODE.
图2. 双线式串行接口时序图
Rev. C | Page 6 of 32
AD5696R/AD5695R/AD5694R
绝对最大额定值
除非另有说明，TA = 25°C。
注意，超出上述绝对最大额定值可能会导致器件永久性损
表5 .
坏。这只是额定最值，并不能以这些条件或者在任何其它
参数
VDD 至 GND
VLOGIC 至 GND
VOUT 至 GND
VREF 至 GND
数字输入电压至GND1
SDA和SCL至GND
工作温度范围
存储温度范围
结温
16引脚TSSOP、θJA热阻、0气流(4层板)
额定值
−0.3 V 至 +7 V
−0.3 V 至 +7 V
−0.3 V 至 VDD + 0.3 V
−0.3 V 至 VDD + 0.3 V
−0.3 V 至 VLOGIC + 0.3 V
−0.3 V 至 +7 V
−40°C 至 +105°C
−65°C 至 +150°C
125°C
112.6°C/W
16引脚LFCSP、θJA热阻、0气流(4层板)
70°C/W
回流焊峰值
温度，无铅(J-STD-020)
ESD 2
FICDM
260°C
1
2
超出本技术规范操作章节中所示规格的条件下，推断器件
能否正常工作。长期在绝对最大额定值条件下工作会影响
器件的可靠性。
ESD警告
ESD(静电放电)敏感器件。
带电器件和电路板可能会在没有察觉的情况下放电。
尽管本产品具有专利或专有保护电路，但在遇到高能
量ESD时，器件可能会损坏。因此，应当采取适当的
ESD防范措施，以避免器件性能下降或功能丧失。
3.5 kV
1.5 kV
不含SDA和SCL。
人体模型(HBM)分类。
Rev. C | Page 7 of 32
AD5696R/AD5695R/AD5694R
引脚配置和功能描述
13 RESET
14 RSTSEL
16 VOUTB
15 VREF
AD5696R/AD5695R/AD5694R
VOUTA 1
11 SCL
10 A0
VDD 3
9 VLOGIC
10486-006
TOP VIEW
(Not to Scale)
NOTES
1. THE EXPOSED PAD MUST BE TIED TO GND.
16
RSTSEL
RESET
14
A1
GND 4
AD5696R/
AD5695R/
AD5694R
15
13
SCL
VDD 5
TOP VIEW
(Not to Scale)
12
A0
VOUTC 6
11
VLOGIC
VOUTD 7
10
GAIN
SDA 8
9
LDAC
VOUTA 3
GAIN 8
LDAC 7
SDA 6
VOUTD 5
VOUTC 4
VREF 1
VOUTB 2
图3. 16引脚LFCSP的引脚配置
10486-007
12 A1
GND 2
图4. 16引脚TSSOP引脚配置
表6. 引脚功能描述
引脚编号
LFCSP
TSSOP
1
3
2
4
3
5
名称
VOUTA
GND
VDD
4
5
6
6
7
8
VOUTC
VOUTD
SDA
7
9
LDAC
8
10
增益
9
10
11
12
13
11
12
13
14
15
VLOGIC
A0
SCL
A1
RESET
14
16
RSTSEL
15
1
VREF
16
17
2
不适用
VOUTB
EPAD
说明
DAC A的模拟输出电压。输出放大器能以轨到轨方式工作。
器件上所有电路的接地基准点。
电源输入引脚。这些器件可以采用2.7 V至5.5 V电源供电，电源应通过并联的10 μF电容和0.1 μF
电容去耦至GND。
DAC C的模拟输出电压。输出放大器能以轨到轨方式工作。
DAC D的模拟输出电压。输出放大器能以轨到轨方式工作。
串行数据输入。该引脚与SCL线配合使用，将数据输入或输出24位输入移位寄存器。SDA是
一种双向开漏数据线，应通过一个外部上拉电阻上拉至电源。
LDAC 支持两种工作模式：异步和同步。发送脉冲使该引脚变为低电平后，当输入寄存器有
新数据时，可以更新任意或全部DAC寄存器。因此，所有DAC输出可以同时更新。也可以将
该引脚永久接为低电平。
范围设置引脚。当该引脚与GND相连时，所有四个DAC的输出范围均为0 V至VREF。如果该引
脚与VLOGIC相连，则所有四个DAC的输出范围为0 V至2 × VREF。
数字电源。电压范围为1.8 V至5.5 V。
地址输入。设置7位从机地址的第一个LSB。
串行时钟线。该引脚与SDA线配合使用，将数据输入或输出24位输入寄存器。
地址输入。设置7位从机地址的第二个LSB。
异步复位输入。RESET输入对下降沿敏感。当RESET为低电平时，所有LDAC脉冲都被忽略。当
RESET有效时，输入寄存器和DAC寄存器更新为零电平或中间电平，具体取决于RSTSEL引脚的
状态。
上电复位引脚。将该引脚连接至GND时，可将所有四个DAC上电至零电平。将该引脚连接至
VLOGIC时，可将所有四个DAC上电至中间电平。
基准电压。AD5696R/AD5695R/AD5694R有一个公用基准引脚。使用内部基准电压源时，此引
脚为基准输出。使用外部基准电压源时，此引脚为基准输入。此引脚默认用作基准输出。
DAC B的模拟输出电压。输出放大器能以轨到轨方式工作。
裸露焊盘。裸露焊盘必须连接到GND。
Rev. C | Page 8 of 32
AD5696R/AD5695R/AD5694R
典型性能参数
1600
2.5020
DEVICE 1
DEVICE 2
DEVICE 3
DEVICE 4
DEVICE 5
2.5015
1400
1000
2.5000
2.4995
800
600
400
2.4990
200
2.4985
0
20
40
60
80
100
120
TEMPERATURE (°C)
0
10
10486-212
–20
2.5010
10k
100k
1M
图8. 内部基准电压源噪声谱密度与频率的关系
DEVICE 1
DEVICE 2
DEVICE 3
DEVICE 4
DEVICE 5
2.5015
1k
FREQUENCY (MHz)
图5. 内部基准电压与温度的关系(B级)
2.5020
100
10486-111
VREF (V)
2.5005
2.4980
–40
VDD = 5V
TA = 25°C
1200
NSD (nV/ Hz)
2.5010
VDD = 5V
VDD = 5V
TA = 25°C
T
VREF (V)
2.5005
2.5000
1
2.4995
2.4990
2.4985
–20
0
20
40
60
80
100
120
TEMPERATURE (°C)
CH1 2µV
2.5000
VDD = 5V
80
2.4999
70
160mV
VDD = 5V
TA = 25°C
2.4998
VREF (V)
60
50
40
30
2.4997
2.4996
2.4995
20
2.4994
0
0
0.5
1.0
1.5
2.0
2.5
3.0
3.5
4.0
TEMPERATURE DRIFT (ppm/°C)
4.5
5.0
2.4993
–0.005
–0.003
–0.001
0.001
0.003
ILOAD (A)
图10. 内部基准电压与负载电流的关系
图7. 基准电压输出温度漂移直方图
Rev. C | Page 9 of 32
0.005
10486-113
10
10486-250
NUMBER OF UNITS
A CH1
图9. 内部基准电压源噪声(0.1 Hz至10 Hz)
图6. 内部基准电压与温度的关系(A级)
90
M1.0s
10486-112
VDD = 5V
10486-109
2.4980
–40
AD5696R/AD5695R/AD5694R
2.5002
10
TA = 25°C
D1
8
2.5000
6
4
D3
2
INL (LSB)
VREF (V)
2.4998
2.4996
0
–2
2.4994
–4
–6
D2
4.0
4.5
5.0
5.5
VDD (V)
–10
0
625
0.8
6
0.6
4
0.4
2
0.2
DNL (LSB)
8
0
–2
–0.4
–0.6
VDD = 5V
TA = 25°C
INTERNAL REFERENCE = 2.5V
–0.8
60000
CODE
–1.0
0
10000
8
0.8
6
0.6
4
0.4
2
0.2
DNL (LSB)
1.0
0
–2
40000
50000
60000
0
–0.2
–4
–0.4
–6
–0.6
VDD = 5V
TA = 25°C
INTERNAL REFERENCE = 2.5V
–0.8
12500
15000 16348
10486-119
INL (LSB)
30000
图15. AD5696R DNL
10
CODE
20000
CODE
图12. AD5696R INL
10000
3750 4096
–0.2
–6
V = 5V
–8 DD
TA = 25°C
INTERNAL REFERENCE = 2.5V
–10
0
2500
5000
7500
3125
0
–4
10486-118
INL (LSB)
1.0
50000
2500
图14. AD5694R INL
10
40000
1875
CODE
图11 内部基准电压与电源电压的关系
V = 5V
–8 DD
TA = 25°C
INTERNAL REFERENCE = 2.5V
–10
0
10000
20000
30000
1250
10486-121
3.5
图13. AD5695R INL
–1.0
0
2500
5000
7500
10000
CODE
图16. AD5695R DNL
Rev. C | Page 10 of 32
12500
15000 16383
10486-122
3.0
10486-117
2.4990
2.5
VDD = 5V
TA = 25°C
INTERNAL REFERENCE = 2.5V
–8
10486-120
2.4992
10
0.8
8
0.6
6
0.4
4
0.2
0
–0.2
2
–4
–0.6
–6
–8
2500
3125
3750 4096
CODE
DNL
–2
–0.4
VDD = 5V
–0.8
TA = 25°C
INTERNAL REFERENCE = 2.5V
–1.0
0
625
1250
1875
INL
0
VDD = 5V
TA = 25°C
INTERNAL REFERENCE = 2.5V
–10
2.7
0.08
6
0.06
4
0.04
ERROR (% of FSR)
INL
DNL
–2
–4
–6
FULL-SCALE ERROR
0.02
0
GAIN ERROR
–0.02
–0.04
60
110
60
80
100
120
TEMPERATURE (°C)
图18. INL误差和DNL误差与温度的关系
10486-127
VDD = 5V
–0.08 T = 25°C
A
INTERNAL REFERENCE = 2.5V
–0.10
–40
–20
0
20
40
10486-124
10
TEMPERATURE (°C)
图21. 增益误差和满量程误差与温度的关系
10
8
VDD = 5V
1.4 T = 25°C
A
INTERNAL REFERENCE = 2.5V
6
1.2
4
ERROR (mV)
1.0
2
INL
0
DNL
–2
–4
0.8
0.6
0.4
ZERO-CODE ERROR
–6
VDD = 5V
TA = 25°C
INTERNAL REFERENCE = 2.5V
–8
0
0.5
1.0
1.5
2.0
2.5
0.2
3.0
3.5
4.0
4.5
VREF (V)
5.0
10486-125
ERROR (LSB)
5.2
–0.06
VDD = 5V
TA = 25°C
INTERNAL REFERENCE = 2.5V
–10
–40
–10
4.7
图19. INL误差和DNL误差与VREF 的关系
0
–40
OFFSET ERROR
–20
0
20
40
60
80
100
TEMPERATURE (°C)
图22. 零代码误差和失调误差与温度的关系
Rev. C | Page 11 of 32
120
10486-128
ERROR (LSB)
0.10
8
–8
4.2
图20. INL误差和DNL误差与电源电压的关系
10
0
3.7
SUPPLY VOLTAGE (V)
图17. AD5694R DNL
2
3.2
10486-126
ERROR (LSB)
1.0
10486-123
DNL (LSB)
AD5696R/AD5695R/AD5694R
AD5696R/AD5695R/AD5694R
0.10
0.08
0.08
0.04
0.02
GAIN ERROR
0
FULL-SCALE ERROR
–0.02
–0.04
VDD = 5V
–0.08 T = 25°C
A
INTERNAL REFERENCE = 2.5V
–0.10
2.7
3.2
3.7
4.2
4.7
10486-129
–0.06
5.2
SUPPLY VOLTAGE (V)
0.06
0.04
0.02
0
–0.02
–0.04
–0.06
V = 5V
–0.08 T DD= 25°C
A
INTERNAL REFERENCE = 2.5V
–0.10
2.7
3.2
3.7
4.2
0
1.0
ERROR (mV)
0.5
ZERO-CODE ERROR
0
OFFSET ERROR
–0.5
–1.5
2.7
3.2
3.7
4.2
4.7
10486-130
VDD = 5V
TA = 25°C
INTERNAL REFERENCE = 2.5V
5.2
SUPPLY VOLTAGE (V)
–0.01
–0.02
–0.03
–0.04
–0.05
–0.06
–0.07
–0.08
VDD = 5V
–0.09 T = 25°C
A
INTERNAL REFERENCE = 2.5V
–0.10
0
10000
20000
30000
40000
50000
60000 65535
CODE
图27. TUE与代码的关系
图24. 零代码误差和失调误差与电源的关系
0.10
VDD = 5V
0.09 TA = 25°C
INTERNAL REFERENCE = 2.5V
0.08
25
VDD = 5V
TA = 25°C
EXTERNAL
REFERENCE = 2.5V
20
0.07
HITS
0.06
0.05
0.04
15
10
0.03
0.02
5
0
–40
–20
0
20
40
60
80
TEMPERATURE (°C)
100
120
10486-131
0.01
0
540
560
580
600
620
640
IDD (V)
图28. 采用外部基准电压源时的IDD 直方图(5 V)
图25. TUE与温度的关系
Rev. C | Page 12 of 32
10486-133
TOTAL UNADJUSTED ERROR (% of FSR)
1.5
TOTAL UNADJUSTED ERROR (% of FSR)
5.2
图26. TUE与电源的关系(增益=1)
图23. 增益误差和满量程误差与电源的关系
–1.0
4.7
SUPPLY VOLTAGE (V)
10486-135
ERROR (% of FSR)
0.06
10486-132
TOTAL UNADJUSTED ERROR (% of FSR)
0.10
AD5696R/AD5695R/AD5694R
5
VDD = 5V
30 T = 25°C
A
INTERNAL
REFERENCE = 2.5V
25
VDD = 3V
TA = 25°C
4 EXTERNAL REFERENCE = 2.5V
GAIN = 1
0xFFFF
3
0xC000
VOUT (V)
15
0x8000
1
0x4000
10
0
5
0x0000
–1
1000
1020
1040
1060
1080
1100
1120
1140
IDD FULLSCALE (V)
–2
–0.06
10486-136
0
2
–0.04
–0.02
0
0.02
0.04
0.06
LOAD CURRENT (A)
图29. 采用内部基准电压源时的IDD 直方图(VREFOUT = 2.5 V，增益 = 2)
10486-139
HITS
20
图32. 3 V时的源电流和吸电流能力
1.0
1.4
0.8
1.2
0.6
SINKING 2.7V
0.2
CURRENT (mA)
∆ VOUT (V)
0.4
SINKING 5V
0
–0.2
SOURCING 5V
–0.4
1.0
FULL-SCALE
ZERO CODE
0.8
0.6
EXTERNAL REFERENCE, FULL-SCALE
0.4
–0.6
SOURCING 2.7V
5
10
15
20
25
30
LOAD CURRENT (mA)
0
–40
10
图33. 电源电流与温度的关系
4.0
7
3.5
0xFFFF
3.0
0xC000
0x8000
2
0x4000
1
1.0
–1
–2
–0.06
–0.04
–0.02
0
2.0
1.5
0x0000
0
DAC A
DAC B
DAC C
DAC D
2.5
VOUT (V)
3
0.02
0.04
LOAD CURRENT (A)
0.06
10486-138
VOUT (V)
4
110
TEMPERATURE (°C)
图30. 上裕量/下裕量与负载电流的关系
VDD = 5V
6 TA = 25°C
GAIN = 2
INTERNAL
5 REFERENCE = 2.5V
60
10486-140
0
图31. 5 V时的源电流和吸电流能力
VDD = 5V
0.5 TA = 25°C
INTERNAL REFERENCE = 2.5V
¼ TO ¾ SCALE
0
10
20
40
80
TIME (µs)
图34. 建立时间(5.25 V)
Rev. C | Page 13 of 32
160
320
10486-141
–1.0
0.2
10486-200
–0.8
AD5696R/AD5695R/AD5694R
0.003
0.002
4
0.03
3
0.02
2
0.01
1
TA = 25°C
INTERNAL REFERENCE = 2.5V
0
5
–1
15
10
10486-142
–5
0
–0.001
0
0
0.001
TIME (µs)
–0.002
0
5
CH A
CH B
CH C
CH D
SYNC
15
20
25
TIME (µs)
图35. 上电复位至0 V
3
10
图38. 模拟串扰(通道A)
T
GAIN = 2
VOUT (V)
2
GAIN = 1
1
VDD = 5V
TA = 25°C
INTERNAL REFERENCE = 2.5V
0
5
10
TIME (µs)
VDD = 5V
TA = 25°C
EXTERNAL REFERENCE = 2.5V
10486-143
0
–5
CH1 10µV
图36. 退出掉电模式进入中间电平
M1.0s
A CH1
802mV
10486-146
1
图39. 0.1 Hz至10 Hz输出噪声图，外部基准电压源
2.5008
T
2.4998
CHANNEL B
TA = 25°C
VDD = 5.25V
INTERNAL REFERENCE
CODE = 7FFF TO 8000
ENERGY = 0.227206nV-sec
2.4993
2.4988
0
2
4
6
8
TIME (µs)
10
12
图37. 数模转换毛刺脉冲
VDD = 5V
TA = 25°C
INTERNAL REFERENCE = 2.5V
CH1 10µV
M1.0s
A CH1
802mV
10486-147
1
10486-144
VOUT (V)
2.5003
图40. 0.1 Hz至10 Hz输出噪声图，2.5 V内部基准电压源
Rev. C | Page 14 of 32
10486-145
0.04
–0.01
–10
CH B
CH C
CH D
5
VOUT AC-COUPLED (V)
0.05
VOUT (V)
6
CH A
CH B
CH C
CH D
VDD
VDD (V)
0.06
AD5696R/AD5695R/AD5694R
1600
VDD = 5V
TA = 25°C
1400 INTERNAL REFERENCE = 2.5V
4.0
FULL-SCALE
MIDSCALE
ZERO-SCALE
3.8
800
600
3.6
3.5
3.4
3.3
400
3.2
200
10k
100k
1M
3.0
1.590
BANDWIDTH (dB)
–80
–100
–120
–140
1.620
1.625
1.630
–20
–30
–40
–50
–160
10486-149
THD (dBV)
–60
FREQUENCY (Hz)
1.615
–10
–40
2000 4000 6000 8000 10000 12000 14000 16000 18000 20000
1.610
0
VDD = 5V
TA = 25°C
INTERNAL REFERENCE = 2.5V
0
1.605
图43. 建立时间与容性负载的关系
–20
–180
1.600
TIME (ms)
图41. 噪声频谱密度
0
1.595
图42. 1 kHz时的总谐波失真
VDD = 5V
TA = 25°C
EXTERNAL REFERENCE = 2.5V, ±0.1V p-p
–60
10k
100k
1M
FREQUENCY (Hz)
图44. 乘法带宽(外部基准电压源 = 2.5 V，
±0.1 V p-p，10 kHz至10 MHz)
Rev. C | Page 15 of 32
10M
10486-151
1k
10486-148
100
10486-150
3.1
FREQUENCY (Hz)
20
VDD = 5V
TA = 25°C
INTERNAL REFERENCE = 2.5V
3.7
1000
VOUT (V)
NSD (nV/ Hz)
1200
0
10
0nF
0.1nF
10nF
0.22nF
4.7nF
3.9
AD5696R/AD5695R/AD5694R
术语
相对精度或积分非线性(INL)
输出电压建立时间
对于DAC，相对精度或积分非线性是指DAC输出与通过
输出电压建立时间是指对于一个¼至¾满量程输入变化，
DAC传递函数的两个端点的直线之间的最大偏差，单位为
DAC输出建立为指定电平所需的时间量。
LSB。图12给出了典型的INL与代码的关系图。
数模转换毛刺脉冲
差分非线性(DNL)
数模转换毛刺脉冲是DAC寄存器中的编码输入变化时注入
差分非线性是指任意两个相邻编码之间所测得变化值与理
到模拟输出的脉冲。在数字输入代码主进位发生1LSB转换
想的1 LSB变化值之间的差异。最大±1 LSB的额定差分非线性
(0x7FFF到0x8000)时测量，它一般定义为以nV-sec为单位
可确保单调性。本DAC通过设计保证单调性。图15所示为
的毛刺面积(见图37)。
典型DNL与代码的关系图。
数字馈通
零代码误差
数字馈通衡量从DAC的数字输入注入到DAC的模拟输出的
零代码误差衡量将零电平码(0x0000)载入DAC寄存器时的
脉冲，但在DAC输出未更新时进行测量。单位为nV-sec，
输出误差。理想情况下，输出应为0V。在AD5696R中，零
测量数据总线上发生满量程编码变化时的情况，即全0至
代码误差始终为正值，因为在DAC和输出放大器中的失调
全1，反之亦然。
误差的共同作用下，DAC输出不能低于0 V。零代码误差用
基准馈通
mV表示。图22所示为零代码误差与温度的关系图。
基准馈通是指DAC输出未更新时的DAC输出端的信号幅度
与基准输入之比，用dB表示。
满量程误差
满量程误差衡量将满量程代码(0xFFFF)载入DAC寄存器时
的输出误差。理想情况下，输出应为VDD − 1 LSB。满量程误
差用满量程范围的百分比(% FSR)表示。图21所示为满量程
误差与温度的关系图。
噪声频谱密度
噪声频谱密度衡量内部产生的随机噪音。随机噪声表示为
频谱密度(nV/√Hz)。测量方法是将DAC加载到中间电平，
然后测量输出端噪声。单位为nV/√Hz。噪声频谱密度曲线
图如图41所示。
增益误差
增益误差是衡量DAC量程误差的指标，是指DAC传递特性
的斜率与理想值之间的偏差，用% FSR表示。
直流串扰
直流串扰是一个DAC输出电平因响应另一个DAC输出变化
失调误差漂移
而发生的直流变化。其测量方法是让一个DAC发生满量程
失调误差漂移衡量失调误差随温度的变化，用µV/°C表示。
输出变化(或软件关断并上电)，同时监控另一个保持中间
电平的DAC。单位为μV。
增益温度系数
增益温度系数衡量增益误差随温度的变化，用ppm FSR/°C
表示。
负载电流变化引起的直流串扰用来衡量一个DAC的负载电
流变化对另一个保持中间电平的DAC的影响。单位为μ
V/mA。
失调误差
失调误差是指传递函数线性区内VOUT(实际)和VOUT(理想)之
间的差值，用mV表示。失调误差在AD5696R上是通过将代
码512载入DAC寄存器测得的。该值可以为正，也可为负。
数字串扰
数字串扰是指一个输出为中间电平的DAC，其输出因响应
另一个DAC的输入寄存器中满量程编码变化(全0至全1，
或相反)而引起的毛刺脉冲。该值在独立模式下进行测量，
直流电源抑制比(PSRR)
PSRR表示电源电压变化对DAC输出的影响大小，是指DAC
用nV-sec表示。
满量程输出的条件下V OUT 变化量与V DD 变化量之比，用
mV/V表示。VREF保持在2 V，而VDD的变化范围为±10%。
Rev. C | Page 16 of 32
AD5696R/AD5695R/AD5694R
模拟串扰
总谐波失真(THD)
模拟串扰指一个DAC的输出因响应另一个DAC输出的变化
总谐波失真是指理想正弦波与使用DAC时其衰减形式的差
而引起的毛刺脉冲。它的测量方法是，向一个DAC加载满
别。正弦波用作DAC的参考，而THD用来衡量DAC输出端
刻度代码变化(全0至全1或相反)，然后执行软件LDAC并监
存在的谐波。单位为dB。
控数字编码未改变的DAC的输出。毛刺面积用nV-sec表示。
基准电压源TC
DAC间串扰
基准电压源TC衡量基准输出电压随温度的变化。基准电压
DAC间串扰是指一个DAC的输出因响应另一个DAC的数字
源TC利用黑盒法计算，该方法将温度系数(TC)定义为基准
编码变化和后续的模拟输出变化，而引起的毛刺脉冲。其
电压输出在给定温度范围内的最大变化，用ppm/°C表示，
测量方法是使用写入和更新命令让一个通道发生满量程编
计算公式如下：
码变化(全0到全1，或相反)，同时监控处于中间量程的另
VREFmax − VREFmin
6
TC =
× 10
V
TempRange
×
REFnom
一个通道的输出。毛刺的能量用nV-sec表示。
乘法带宽
其中：
DAC内部的放大器具有有限的带宽，乘法带宽即是衡量该
带宽。参考端的正弦波(DAC加载满量程编码)出现在输出
端。乘法带宽指输出幅度降至输入幅度以下3 dB时的频率。
VREFmax是在整个温度范围内测量的最大基准电压输出。
VREFmin是在整个温度范围内测量的最小基准电压输出。
VREFnom是标称基准输出电压2.5 V。
TempRange为额定温度范围：−40°C至+105℃。
Rev. C | Page 17 of 32
AD5696R/AD5695R/AD5694R
工作原理
电阻串结构如图46所示。它只是一串电阻，各电阻的值为
数模转换器
AD5696R/AD5695R/AD5694R分别为四通道、16/14/12位、
R。载入DAC寄存器的代码决定抽取电阻串上哪一个节点
串行输入、电压输出DAC，内置基准电压源。采用2.7 V至
的电压，以馈入输出放大器。抽取电压的方法是将连接电
5.5 V电源供电。数据通过双线式串行接口以24位字格式写入
阻串与放大器的开关之一闭合。由于它是一串电阻，因此
AD5696R/AD5695R/AD5694R。AD5696R/AD5695R/AD5694R
可以保证单调性。
内置一个上电复位电路，确保DAC输出上电至已知的输出
VREF
状态。它们也有软件掉电模式，可以将典型功耗降至4 µA。
R
传递函数
内部基准电压源默认使能。若要使用外部基准电压源，只
R
需不含基准电压源的选项。DAC的输入编码为直接二进
制，使用外部基准电压源时的理想输出电压为：
TO OUTPUT
AMPLIFIER
R
D
VOUT = VREF × Gain N
2
其中：
R
D是载入DAC寄存器的二进制编码的十进制等效值：
12位器件：0至4,095。
R
10486-053
14位器件：0至16,383。
16位器件：0至65,535。
N为DAC分辨率。
图46. 电阻串结构
Gain是输出放大器的增益，默认设置为1。可使用增益选
内部基准电压源
择引脚将其设置为×1或×2。当该引脚与GND相连时，所
AD5696R/AD5695R/AD5694R的片内基准电压源在上电时
有四个DAC的输出范围均为0 V至VREF。如果该引脚与VDD
相连，则所有四个DAC的输出范围为0 V至2 × VREF。
开启，可以通过写入控制寄存器予以禁用。详见“内部基
准电压源设置”部分。
DAC架构
DAC架构由一个电阻串DAC和一个输出放大器构成。图
45为DAC架构框图。
AD5696R/AD5695R/AD5694R内置一个2.5 V、2 ppm/°C基准
电压源，满量程输出为2.5 V或5 V，具体取决于GAIN引脚的
状态。器件的内部基准电压通过VREF引脚提供。该经过缓
冲的基准电压源能够驱动高达10 mA的外部负载。
VREF
输出放大器
2.5V
REF
输出缓冲放大器可以在其输出端产生轨到轨电压，输出范
REF (+)
DAC
REGISTER
RESISTOR
STRING
REF (–)
GND
围为0 V至VDD。实际范围取决于VREF的值、GAIN引脚、失
VOUTX
GAIN
(GAIN = 1 OR 2)
图45. DAC单通道架构框图
调误差和增益误差。GAIN引脚选择输出的增益。
10486-052
INPUT
REGISTER
•
如果此引脚连接到GND，所有四个输出的增益
均为1，且输出范围为0 V至VREF。
•
如果此引脚连接到VLOGIC，则所有四个输出的增益均为
2，且输出范围为0 V至2 × VREF。
这些放大器能驱动连接至GND的一个与2 nF电容并联的1 kΩ
负载。压摆率为0.8 V/µs，¼到¾量程建立时间为5 µs。
Rev. C | Page 18 of 32
AD5696R/AD5695R/AD5694R
串行接口
表7. 命令定义
AD5696R/AD5695R/AD5694R采用双线式I2C兼容型串行接
C3
0
0
口(参见Philips Semiconductor于2000年1月发布的《I2C总线
规 范 》 2.1版 ) 。 典 型 写 序 列 的 时 序 图 参 见 图 2。
AD5696R/AD5695R/AD5694R可作为从器件连接到I 2 C总
线，受主器件的控制。AD5696R/AD5695R/AD5694R支持
标准(100 kHz)和快速(400 kHz)数据传输模式。不支持10位
寻址和广播寻址。当器件连接到有源I2C总线时，不应断开
电源。
输入移位寄存器
AD5696R /AD5695R /AD5694R的输入移位寄存器为24位宽。
数据在串行时钟输入SCL的控制下作为24位字载入器件。
命令
C2
0
0
C1
0
0
C0
0
1
0
0
0
0
0
0
1
1
1
1
0
0
0
1
0
1
0
0
1
…
1
1
1
0
…
1
1
1
0
…
1
0
1
0
…
1
说明
无操作
写入输入寄存器n(取决于LDAC)
以输入寄存器n的内容更新DAC寄存器n
写入并更新DAC通道n
DAC掉电/上电
硬件LDAC屏蔽寄存器
软件复位(上电复位)
内部基准电压源设置寄存器
保留
保留
保留
表8. 地址命令
前八个MSB构成命令字节。前四位为命令位(C3、C2、C1
地址(n)
DAC C DAC B
0
0
0
1
1
0
0
0
0
1
1
1
DAC D
0
0
0
1
0
1
和C0)，控制器件的工作模式(见表7)。后4位为地址位
(DAC A、DAC B、DAC C、DAC D)(见表8)。
AD5696R、AD5695R和AD5694R的数据字分别包括16、
14、12位输入代码和4、2、0个无关位(参见图47、图48和
图49)。这些数据位在24个SCL下降沿被送入输入寄存器。
命令可以在个别DAC通道、DAC组合通道或所有DAC上执
1
DAC A
1
0
0
0
1
1
选定的DAC通道1
DAC A
DAC B
DAC C
DAC D
DAC A和DAC B1
所有DAC
可使用地址位来选择任意组合的DAC通道。
行，具体取决于所选的地址位。
C3
C2
C1
C0
COMMAND
DAC D DAC C DAC B DAC A D11
D10
D9
D8
DAC ADDRESS
COMMAND BYTE
D7
D6
DB9
DB8
DB7
DB6
DB5
DB4
DB3
DB2
DB1
DB0
D5
D4
D3
D2
D1
D0
X
X
X
X
DAC DATA
DAC DATA
DATA HIGH BYTE
DATA LOW BYTE
10486-300
DB23 DB22 DB21 DB20 DB19 DB18 DB17 DB16 DB15 DB14 DB13 DB12 DB11 DB10
DB23 DB22 DB21 DB20 DB19 DB18 DB17 DB16 DB15 DB14 DB13 DB12 DB11 DB10
C3
C2
C1
COMMAND
C0
DAC D DAC C DAC B DAC A D13
DAC ADDRESS
COMMAND BYTE
D12
D11
D10
D9
D8
DB9
DB8
DB7
DB6
DB5
DB4
DB3
DB2
DB1
DB0
D7
D6
D5
D4
D3
D2
D1
D0
X
X
DAC DATA
DAC DATA
DATA HIGH BYTE
DATA LOW BYTE
图48. AD5695R输入移位寄存器内容
Rev. C | Page 19 of 32
10486-301
图47. AD5696R输入移位寄存器内容
DB23 DB22 DB21 DB20 DB19 DB18 DB17 DB16 DB15 DB14 DB13 DB12 DB11 DB10
C3
C2
C1
C0
COMMAND
DAC D DAC C DAC B DAC A D15
DAC ADDRESS
COMMAND BYTE
D14
D13
D12
D11
D10
DB9
DB8
DB7
DB6
DB5
DB4
DB3
DB2
DB1
DB0
D9
D8
D7
D6
D5
D4
D3
D2
D1
D0
DAC DATA
DAC DATA
DATA HIGH BYTE
DATA LOW BYTE
10486-302
AD5696R/AD5695R/AD5694R
图49. AD5694R输入移位寄存器内容
写命令和更新命令
以输入寄存器n的内容更新DAC寄存器n
写入输入寄存器n(取决于LDAC)
命令0010会在DAC寄存器/输出中加载选定输入寄存器的内
命令0001允许用户逐个写入各个DAC的专用输入寄存器。
容并直接更新DAC输出。
当LDAC为低电平时，输入寄存器是透明的(如果不由LDAC
写入和更新DAC通道n(与LDAC无关)
屏蔽寄存器控制)。
命令0011允许用户写入DAC寄存器并直接更新DAC输出。
Rev. C | Page 20 of 32
AD5696R/AD5695R/AD5694R
串行操作
2.
AD5696R/AD5695R/AD5694R各有一个7位从机地址。五个
过串行总线发送。SDA线上的数据转换必须发生在
MSB为00011，两个LSB (A1, A0)则由A0和A1地址引脚的状
SCL低电平期间，并且在SCL高电平期间保持稳定。
态设定。通过更改A0和A1硬连线，用户可以将多达四个这
样的器件集成到一条总线上，如表9所示。
3.
读取或写入所有数据位之后，停止条件随即建立。在
写入模式下，主器件在第10个时钟脉冲期间拉高SDA
表9. 器件地址选择
A0引脚连接
GND
VLOGIC
GND
A1引脚连接
GND
GND
VLOGIC
A0
0
1
0
A1
0
0
1
VLOGIC
VLOGIC
1
1
线，以建立停止条件。在读取模式下，主机会向第9个
时钟脉冲发送不应答(即SDA线保持高电平)。主机在
第10个时钟脉冲前将SDA线拉低，然后在第10个时钟
脉冲期间拉高，以建立停止条件。
写操作
双线式串行总线协议按如下方式工作：
写入AD5696R/AD5695R/AD5694R时，用户必须先写入启
当SDA线上发生高低转换而SCL处于高电平时，主机
动命令和地址字节(R/W = 0)，接着DAC通过拉低SDA做出
通过建立起始条件而启动数据传输。之后的字节是地
应答，表示其已做好接收数据准备。AD5696R /AD5695R
址字节，由7位从机地址组成。与发送地址对应的从机
/AD5694R需要用于DAC的两字节数据，以及控制各种
地址通过在第9个时钟脉冲期间拉低SDA来做出响应
DAC功能的一个命令字节。因此，必须有三个字节的数据
(这称为应答位)。在这个阶段，在选定器件等待从移
写入DAC，即命令字节、最高有效数据字节和最低有效数
位寄存器读写数据期间，总线上的所有其它器件保持
据字节，如图50所示。所有这些数据字节得到AD5696R/
空闲状态。
AD5695R/AD5694R应答后，随即出现停止条件。
1
9
1
9
SCL
0
SDA
0
0
1
1
A1
A0
DB23
R/W
DB22 DB21 DB20 DB19 DB18
SDA
(CONTINUED)
DB16
ACK. BY
AD56x6
FRAME 1
SLAVE ADDRESS
SCL
(CONTINUED)
DB17
ACK. BY
AD56x6
START BY
MASTER
FRAME 2
COMMAND BYTE
1
DB15 DB14
9
DB13 DB12
DB11 DB10
FRAME 3
MOST SIGNIFICANT
DATA BYTE
DB9
DB8
1
DB7
ACK. BY
AD56x6
图50. I 2C写操作
Rev. C | Page 21 of 32
9
DB6
DB5
DB4
DB3
DB2
FRAME 4
LEAST SIGNIFICANT
DATA BYTE
DB1
DB0
ACK. BY STOP BY
AD56x6 MASTER
10486-303
1.
数据按9个时钟脉冲(8个数据位和1个应答位)的顺序通
AD5696R/AD5695R/AD5694R
读操作
MULTIPLE 多DAC回读序列
从AD5696R DAC读回数据时，用户先从地址字节(R/W = 0)开
用户必须先写入地址字节(R/W = 0)，接着DAC通过拉低SDA
始，接着DAC通过拉低SDA做出应答，表示其已做好数据
做出应答，表示其已做好数据接收准备。该地址字节之后
接收准备。该地址字节之后必须是NOP命令操作，NOP命
必须是控制字节，后者同样由DAC做出应答。用户可以利
令操作设置待读取的DAC内部指针地址，并同样由DAC做
用控制字节来配置启动回读的具体通道。然后，主机发出
出应答。然后，主机发出重复起始条件并利用R/W = 1重新
重复起始条件并利用R/W = 1重新发送地址。此操作由DAC
发送地址。此操作由DAC做出应答，表示其已做好数据发送
做出应答，表示其已做好数据发送准备。然后，器件以
准备。然后，从DAC读取两个字节的数据，如图51所示。
MSB优先方式从DAC输入寄存器n(通过控制字节选定)读取
主机发出NACK条件，后跟STOP条件，以完成读取序列。
前两个字节的数据，如图51所示。接着回读的两个字节是
如果选择了多个DAC，则默认回读通道A。
DAC输入寄存器n + 1的内容，再接着回读的字节是DAC输
入寄存器n + 2的内容。器件会以这种自动递增的方式从DAC
输入寄存器读取数据，直到NACK之后出现停止条件。如
果读取的是DAC输入寄存器D的内容，则接着读取的两个
字节数据是DAC输入寄存器A的内容。
1
9
1
9
SCL
0
SDA
0
0
1
1
A1
A0
R/W
DB23 DB22 DB21 DB20 DB19 DB18 DB17 DB16
ACK. BY
MASTER
START BY
MASTER
ACK. BY
MASTER
FRAME 1
SLAVE ADDRESS
FRAME 2
COMMAND BYTE
1
9
1
9
SCL
0
0
REPEATED START BY
MASTER
SCL
(CONTINUED)
SDA
(CONTINUED)
1
1
A1
A0
R/W
DB15 DB14 DB13 DB12 DB11 DB10
ACK. BY
MASTER
FRAME 3
SLAVE ADDRESS
1
DB7
DB5
DB4
DB3
DB2
FRAME 5
SLAVE ADDRESS
SIGNIFICANT DATA BYTE n
DB1
DB8
ACK. BY
MASTER
FRAME 4
MOST SIGNIFICANT
DATA BYTE n
9
DB6
DB9
DB0
1
DB15
9
DB14 DB13 DB12
ACK. BY
MASTER
图51. I 2C读操作
Rev. C | Page 22 of 32
DB11 DB10
FRAME 6
MOST SIGNIFICANT
DATA BYTE n – 1
DB9
DB8
NACK. BY
MASTER
STOP BY
MASTER
10486-304
0
SDA
AD5696R/AD5695R/AD5694R
掉电工作模式
AD5696R/AD5695R/AD5694R支持三种独立的掉电模式。
已知的。有三种不同的掉电选项：输出通过1 kΩ电阻或100 kΩ
命令0100用于掉电功能(见表7)。这些掉电模式可通过软件
电阻内部连接到GND，或者保持开路状态(三态)。图52显
编程，方法是设置移位寄存器中的八个位(位 DB7至位
示了此输出级。
DB0)。每个DAC通道对应两个位。表10列出了这两个位的
状态与器件工作模式的对应关系。
AMPLIFIER
DAC
工作模式
正常工作
掉电模式
1 kΩ接GND
100 kΩ接GND
三态
PDx1
0
PDx0
0
0
1
1
1
0
1
VOUTX
POWER-DOWN
CIRCUITRY
RESISTOR
NETWORK
10486-058
表10. 工作模式
图52. 掉电模式下的输出级
通过设置相应位，可以关断任意或所有DAC(DAC A至
在掉电模式有效时，偏置发生器、输出放大器、电阻串以
DAC D)，使其进入选定模式。表11列出了掉电/上电期间
及其它相关线性电路全部关断。然而，掉电期间DAC寄存器
输入移位寄存器的内容。
的内容不受影响。可在器件处于掉电模式下时更新DAC寄存
当输入移位寄存器中的位PDx1和位PDx0(其中x为选定的通
器。当VDD = 5 V时，退出掉电模式所需时间通常为4.5 µs。
道)均设为0时，器件正常工作，5 V时正常模式功耗为4 mA。
要进一步降低功耗，可以关闭片上基准电压源。参见“内
在三种掉电模式下，5 V时电源电流降至4 μA。不仅是供电
部基准电压源设置”部分。
电流下降，输出级也从放大器输出切换为已知值的电阻网
络，这是有好处的，因为在掉电模式下器件的输出阻抗是
表11. 掉电/上电操作的24位输入移位寄存器内容1
DB23
0
DB22
1
DB21
0
命令位(C3至C0)
1
DB20
0
DB19 至 DB16
X
地址位
无关位
DB15
至
DB8
X
DB7
PDD1
DB6
PDD0
掉电
选择DAC D
X = 无关位。
Rev. C | Page 23 of 32
DB5
PDC1
DB4
PDC0
掉电
选择DAC C
DB3
PDB1
DB2
PDB0
掉电
选择DAC B
DB1
PDA1
DB0
(LSB)
PDA0
掉电
选择DAC A
AD5696R/AD5695R/AD5694R
加载DAC(硬件LDAC引脚)
LDAC 屏蔽寄存器
AD5696R/AD5695R/AD5694R DAC具有由两个寄存器库组成的
命令0101保留用于该软件LDAC功能。地址位被忽略。使
双缓冲接口：输入寄存器和DAC寄存器。用户可以写入任
用 命 令 0101写 入 DAC将 加 载 4位 LDAC寄 存 器 (DB3至
意组合的输入寄存器。DAC寄存器更新由LDAC引脚控制。
DB0)。各通道的默认值为0，即LDAC引脚正常工作。将这
些位设为1时，可强制该DAC通道忽略LDAC引脚上发生的
OUTPUT
AMPLIFIER
REFIN
LDAC
12-/14-/16-BIT
DAC
高低跃迁，不管硬件LDAC引脚的状态如何。在用户希望
选择由哪个通道来响应LDAC引脚的应用中，这种灵活性
VOUT
非常有用。
表12. LDAC覆写定义
DAC
REGISTER
加载LDAC寄存器
LDAC 位
(DB3至DB0)
0
1
SCL
SDO
INPUT SHIFT
REGISTER
10486-059
INPUT
REGISTER
图53 单个DAC的输入加载电路示意图
1
LDAC 引脚 LDAC 操作
1或0
X1
由LDAC引脚决定。
DAC通道更新并覆盖LDAC引脚。
DAC通道视LDAC为1。
X = 无关位。
DAC同步更新(LDAC保持低电平)
利用LDAC寄存器，用户可以更加灵活地控制硬件LDAC引
利用命令0001将数据输入输入寄存器时，LDAC保持低电
脚(见表12)。如果将某一DAC通道的LDAC位(DB0至DB3)
平。被寻址的输入寄存器和DAC寄存器均会在第24个时钟
设为0，则意味着该通道的更新受硬件LDAC引脚的控制。
周期上更新，并且输出开始发生变化(见表13)。
DAC迟延更新(LDAC变为低电平)
利用命令0001将数据输入输入寄存器时，LDAC保持高电
平。在第24个时钟周期后通过拉低LDAC，异步更新所有
DAC输出。此时在LDAC的下降沿进行更新。
表13. 写命令和LDAC引脚真值表1
命令
0001
说明
写入输入寄存器n(取决于LDAC)
0010
以输入寄存器n的内容更新DAC寄存器n
0011
1
2
写入并更新DAC通道n
硬件LDAC
引脚状态
VLOGIC
GND 2
VLOGIC
输入寄存器内容
数据更新
数据更新
无变化
DAC寄存器内容
无变化(无更新)
数据更新
用输入寄存器内容更新
GND
无变化
用输入寄存器内容更新
VLOGIC
GND
数据更新
数据更新
数据更新
数据更新
当硬件LDAC引脚上发生高电平至低电平转换时，始终会以LDAC屏蔽寄存器未屏蔽(阻止)的通道上输入寄存器的内容来更新DAC寄存器的内容。
当LDAC永久接为低电平时，LDAC屏蔽位会被忽略。
Rev. C | Page 24 of 32
AD5696R/AD5695R/AD5694R
硬件复位(RESET)
回流焊
RESET 是低电平有效复位引脚，可用于将输出清零至零电
与所有IC基准电压电路一样，基准电压值存在焊接工艺引
平或中间电平。用户可通过RESET选择引脚来选择清零代
入的偏移。ADI公司执行称为预调理的可靠性测试，以最
码值。RESET必须至少保持一段时间的低电平才能完成该
大程度地减少将器件焊接到电路板而造成的影响。上文引
操作(见图2)。当RESET信号变回高电平后，输出会保持为
用的输出电压规格包含此可靠性测试的影响。
清零值，直到设置新值。当RESET引脚为低电平时，无法
用新值更新输出。还有一个软件可执行的复位功能，它可
图54显示了通过可靠性测试(预调理)测得的回流焊(SHR)
影响。
将DAC复位至上电复位代码。命令0110用于该软件复位功
能(见表7)。上电复位期间，LDAC或RESET上的所有事件
60
POSTSOLDER
HEAT REFLOW
复位选择引脚(RSTSEL)
50
PRESOLDER
HEAT REFLOW
AD5696R/AD5695R/AD5694R具有上电复位电路，可以在
40
上电时控制输出电压。通过将RSTSEL引脚与低电平相连，
输出会上电至零电平。请注意，这在DAC的线性区域之
HITS
都会被忽略。
外；通过将RSTSEL引脚与高电平相连，VOUT会上电至中间
30
20
电平。输出一直保持该电平，直到对DAC执行有效的写序
0
内部基准电压源设置
2.498
2.499
2.500
2.501
片内基准电压源在上电时默认开启。要降低功耗，可通过
VREF (V)
设置控制寄存器中的软件可编程位DB0来关闭此基准电压
图54. SHR基准电压偏移
源。表14列出了该位的状态与工作模式的对应关系。命令
0111用于设置内部基准电压源(见表6)。表14列出了内部基
准电压源设置期间输入移位寄存器中各位的状态与器件工
作模式的对应关系。
表14. 基准电压源设置寄存器
内部基准电压源
设置寄存器(DB0)
0
1
操作
基准电压源开启(默认)
基准电压源关闭
Rev. C | Page 25 of 32
2.502
10486-060
10
列。
AD5696R/AD5695R/AD5694R
9
热滞
8
热滞是指温度从环境温度变冷再变热，然后回到环境温度
FIRST TEMPERATURE SWEEP
SUBSEQUENT TEMPERATURE SWEEPS
7
时基准电压上出现的电压差。
6
热滞数据如图55所示。其测量条件是从环境温度变为−
HITS
40°C，然后变为+105°C，再回到环境温度。然后，测得两
次环境温度下测量结果之间的偏差VREF，如图55中的蓝色
5
4
3
部分所示。接着，立即重复相同的温度切换和测量，其结
2
果如图55中的红色部分所示。
0
–200
–150
–100
–50
0
DISTORTION (ppm)
图55. 热滞
表15. 内部基准电压源设置命令的24位输入移位寄存器内容1
DB23
(MSB)
DB22 DB21
0
1
1
命令位(C3至C0)
1
DB20
1
DB19
X
DB18
DB17
X
X
地址位(A2至A0)
DB16
X
X = 无关位。
Rev. C | Page 26 of 32
DB15 to DB1
X
无关
DB0 (LSB)
1/0
基准电压源设置寄存器
50
10486-062
1
AD5696R/AD5695R/AD5694R
应用信息
微处理器接口
盘焊接到PCB上相应的散热焊盘上。为进一步改善散热性
微处理器与AD5696R/AD5695R/AD5694R的接口通过串行
能，PCB焊盘区可以设计一些散热通孔。
总线实现，使用与DSP处理器和微控制器兼容的标准协
可以扩大器件上的GND平面(如图57所示)，以提供自然散
议。通信通道需要一个双线式接口，由一个时钟信号和一
热效应。
个数据信号组成。
AD5696R/AD5695R/AD5694R与ADSP-BF531的接口
AD5696R/
AD5695R/
AD5694R
AD5696R/AD5695R/AD5694R的I2C接口用于轻松连接符合
工业标准的DSP和微控制器。图56显示AD5696R/AD5695R/
AD5694R连接到ADI公司的Blackfin® DSP。Blackfin集成一个I2C
端口，可直接连接到AD5696R/AD5695R/AD5694R的I2C引脚。
AD5696R/
AD5695R/
AD5694R
10486-166
GND
PLANE
BOARD
ADSP-BF531
PF9
PF8
SCL
SDA
LDAC
RESET
图57. 焊盘与电路板的连接
电流隔离接口
10486-164
GPIO1
GPIO2
在很多过程控制应用中，都需要在控制器和被控制单元之
图56. ADSP-BF531接口
间放置一个隔栅，以保护和隔离控制电路，防止危险的共
模电压破坏电路。ADI公司的iCoupler®产品可隔离高于2.5
布局布线指南
在任何注重精度的电路中，精心考虑电源和接地回路布局
都有助于确保达到规定的性能。安装AD5696R/AD5695R/
AD5694R所 用 的 PCB应 经 过 专 门 设 计 ， 使 AD5696R/
AD5695R/AD5694R位于模拟平面。
kV的电压。AD5696R/AD5695R/AD5694R具有串行负载结
构，其接口线保持在最低数量，因此非常适合做隔离接
口。图58显示使用ADuM1400时与AD5696R/AD5695R/
AD5694R的4通道隔离接口。欲了解更多信息，请访问
http://www.analog.com/icouplers。
AD5696R/AD5695R/AD5694R应当具有足够大的10 μF电源旁
封装，最好是正对着该器件。10 μF电容应为钽珠型电容。0.1μF
CONTROLLER
SERIAL
CLOCK IN
电 容 应 具 有 低 有 效 串 联 电 阻 (ESR)和 低 有 效 串 联 电 感
(ESL)，如高频时提供低阻抗接地路径的普通陶瓷型电容，
SERIAL
DATA OUT
以便处理内部逻辑开关所引起的瞬态电流。
在一个电路板上使用多个器件的系统中，提供一定的散热
能力通常有助于功率耗散。
RESET OUT
AD5696R/AD5695R/AD5694R LFCSP型号在器件底部具有裸
LOAD DAC
OUT
ADuM14001
VIA
VIB
VIC
VID
ENCODE
DECODE
ENCODE
DECODE
ENCODE
DECODE
ENCODE
DECODE
露焊盘，该焊盘与器件的GND电源相连。为了获得最佳性
能，在设计母板和安装器件封装时需要有一些特殊考虑。
1
ADDITIONAL PINS OMITTED FOR CLARITY.
为了改善散热、电气和板级性能，需将封装底部的裸露焊
Rev. C | Page 27 of 32
图58. 隔离接口
VOA
VOB
VOC
VOD
TO
SCL
TO
SDA
TO
RESET
TO
LDAC
10486-167
路电容，与每个电源上的0.1 μF电容并联，并且尽可能靠近
AD5696R/AD5695R/AD5694R
外形尺寸
PIN 1
INDICATOR
0.30
0.23
0.18
0.50
BSC
12
13
16
PIN 1
INDICATOR
1
1.75
1.60 SQ
1.45
EXPOSED
PAD
9
0.50
0.40
0.30
TOP VIEW
0.80
0.75
0.70
5
8
BOTTOM VIEW
0.25 MIN
FOR PROPER CONNECTION OF
THE EXPOSED PAD, REFER TO
THE PIN CONFIGURATION AND
FUNCTION DESCRIPTIONS
SECTION OF THIS DATA SHEET.
0.05 MAX
0.02 NOM
COPLANARITY
0.08
0.20 REF
SEATING
PLANE
4
08-16-2010-E
3.10
3.00 SQ
2.90
COMPLIANT TO JEDEC STANDARDS MO-220-WEED-6.
图59. 16引脚引脚架构芯片级封装[LFCSP_WQ]
3 mm x 3 mm，超薄体
(CP-16-22)
尺寸单位：mm
5.10
5.00
4.90
16
9
4.50
4.40
4.30
6.40
BSC
1
8
PIN 1
1.20
MAX
0.15
0.05
0.65
BSC
0.30
0.19
COPLANARITY
0.10
0.20
0.09
SEATING
PLANE
8°
0°
COMPLIANT TO JEDEC STANDARDS MO-153-AB
图60. 16引脚超薄紧缩小型封装[TSSOP]
(RU-16)
尺寸单位：mm
Rev. C | Page 28 of 32
0.75
0.60
0.45
AD5696R/AD5695R/AD5694R
订购指南
型号1
AD5696RACPZ-RL7
AD5696RBCPZ-RL7
AD5696RARUZ
AD5696RARUZ-RL7
AD5696RBRUZ
AD5696RBRUZ-RL7
AD5695RBCPZ-RL7
AD5695RARUZ
AD5695RARUZ-RL7
AD5695RBRUZ
AD5695RBRUZ-RL7
AD5694RBCPZ-RL7
AD5694RARUZ
AD5694RARUZ-RL7
AD5694RBRUZ
AD5694RBRUZ-RL7
EVAL-AD5696RSDZ
分辨率
16 位
16 位
16 位
16 位
16 位
16 位
14 位
14 位
14 位
14 位
14 位
12 位
12 位
12 位
12 位
12 位
温度范围
−40°C 至 +105°C
−40°C 至 +105°C
−40°C 至 +105°C
−40°C 至 +105°C
−40°C 至 +105°C
−40°C 至 +105°C
−40°C 至 +105°C
−40°C 至 +105°C
−40°C 至 +105°C
−40°C 至 +105°C
−40°C 至 +105°C
−40°C 至 +105°C
−40°C 至 +105°C
−40°C 至 +105°C
−40°C 至 +105°C
−40°C 至 +105°C
精度
±8 LSB INL
±2 LSB INL
±8 LSB INL
±8 LSB INL
±2 LSB INL
±2 LSB INL
±1 LSB INL
±4 LSB INL
±4 LSB INL
±1 LSB INL
±1 LSB INL
±1 LSB INL
±2 LSB INL
±2 LSB INL
±1 LSB INL
±1 LSB INL
基准电压源
温度系数
(ppm/°C)
±5 (典型值)
±5 (最大值)
±5 (典型值)
±5 (典型值)
±5 (最大值)
±5 (最大值)
±5 (最大值)
±5 (典型值)
±5 (典型值)
±5 (最大值)
±5 (最大值)
±5 (最大值)
±5 (典型值)
±5 (典型值)
±5 (最大值)
±5 (最大值)
EVAL-AD5694RSDZ
1
Z = 符合RoHS标准的器件。
Rev. C | Page 29 of 32
封装描述
16引脚 LFCSP_WQ
16引脚 LFCSP_WQ
16引脚 TSSOP
16引脚 TSSOP
16引脚 TSSOP
16引脚 TSSOP
16引脚 LFCSP_WQ
16引脚 TSSOP
16引脚 TSSOP
16引脚 TSSOP
16引脚 TSSOP
16引脚 LFCSP_WQ
16引脚 TSSOP
16引脚 TSSOP
16引脚 TSSOP
16引脚 TSSOP
AD5696R TSSOP
评估板
AD5694R TSSOP
评估板
封装选项
CP-16-22
CP-16-22
RU-16
RU-16
RU-16
RU-16
CP-16-22
RU-16
RU-16
RU-16
RU-16
CP-16-22
RU-16
RU-16
RU-16
RU-16
标识
DJA
DJD
DJR
DJL
AD5696R/AD5695R/AD5694R
注释
Rev. C | Page 30 of 32
AD5696R/AD5695R/AD5694R
注释
Rev. C | Page 31 of 32
AD5696R/AD5695R/AD5694R
注释
©2012–2014 Analog Devices, Inc. All rights reserved. Trademarks and
registered trademarks are the property of their respective owners.
D10486sc-0-5/14(C)
Rev. C | Page 32 of 32
很抱歉，暂时无法提供与“AD5694RBCPZ-RL7”相匹配的价格&库存，您可以联系我们找货
免费人工找货
工商网监
湘ICP备2023018690号
