AD5696ACPZ-RL7

四通道、16/12位 nanoDAC+，集成I2C接口 AD5696/AD5694 产品特性 功能框图 高相对精度(INL)：16位时最大±2 LSB 小型封装：3 mm × 3 mm、16引脚LFCSP 总不可调整误差(TUE)：±0.1% FSR(最大值) 数字增益和失调电压调整 可编程衰减器 过程控制(PLC I/O卡) 工业自动化 数据采集系统 概述 VLOGIC VREF INPUT REGISTER DAC REGISTER STRING DAC A SCL SDA A1 VOUTA BUFFER A0 INPUT REGISTER DAC REGISTER STRING DAC B VOUTB BUFFER INPUT REGISTER DAC REGISTER STRING DAC C VOUTC BUFFER INPUT REGISTER DAC REGISTER STRING DAC D VOUTD LDAC RESET POWER-ON RESET GAIN = ×1/×2 RSTSEL GAIN POWERDOWN LOGIC 图1. 表1. 四通道nanoDAC+器件 I2C 代号 内部 外部 内部 外部 16位 AD5686R AD5686 AD5696R AD5696 14位 AD5685R AD5695R 12位 AD5684R AD5684 AD5694R AD5694 产品特色 ™ AD5696和AD5694均属于nanoDAC+ 系列，分别是低功 耗、四通道、16/12位缓冲电压输出DAC，内置增益选择引 脚，满量程输出为2.5 V(增益 = 1)或5 V(增益 = 2)。这些器 1. 高相对精度(INL)。 AD5696(16位)：±2 LSB(最大值) AD5694(12位)：±1 LSB(最大值) 2. 出色的直流性能。 件均采用2.7 V至5.5 V单电源供电，通过设计保证单调性， 总不可调整误差：±0.1% FSR(最大值) 并具有小于0.1% FSR的增益误差和1.5 mV的失调误差性能。 失调误差：±1.5 mV(最大值) 提供3 mm X 3 mm LFCSP和TSSOP封装。 AD5696/AD5694还内置上电复位电路和RSTSEL引脚，确保 DAC输出上电至零电平或中间电平，直到执行一次有效的 写操作为止。这些器件具有各通道独立掉电特性，在掉电 增益误差：±0.1% FSR(最大值) 3. 两种封装选择。 3 mm × 3 mm、16引脚LFCSP 16引脚TSSOP 模式下，器件在3 V时的功耗降至4 μA。 AD5696/AD5694采用多功能双线式串行接口，时钟速率 最高达400 kHz，包含一个为1.8 V/3 V/5 V逻辑电平准备的 VLOGIC引脚。 Rev. 0 Information furnished by Analog Devices is believed to be accurate and reliable. However, no responsibility is assumed by Analog Devices for its use, nor for any infringements of patents or other rights of third parties that may result from its use. Specifications subject to change without notice. No license is granted by implication or otherwise under any patent or patent rights of Analog Devices. Trademarks and registered trademarks are the property of their respective owners. One Technology Way, P.O. Box 9106, Norwood, MA 02062-9106, U.S.A. Tel: 781.329.4700 www.analog.com Fax: 781.461.3113 ©2012 Analog Devices, Inc. All rights reserved. ADI中文版数据手册是英文版数据手册的译文，敬请谅解翻译中可能存在的语言组织或翻译错误，ADI不对翻译中存在的差异或由此产生的错误负责。如需确认任何词语的准确性，请参考ADI提供 的最新英文版数据手册。 10799-001 BUFFER 接口 SPI 应用 GND AD5696/AD5694 INTERFACE LOGIC 失调误差：±1.5 mV(最大值) 增益误差：±0.1% FSR(最大值) 高驱动能力：20 mA，0.5 V(供电轨) 用户可选增益：1或2(GAIN引脚) 复位到零电平或中间电平(RSTSEL引脚) 1.8 V逻辑兼容 400 kHz I2C兼容型串行接口 4个可用I2C地址 低毛刺：0.5 nV-s 鲁棒的HBM(额定值为3.5 kV)和FICDM ESD(额定值为1.5 kV) 性能 低功耗：1.8 mW (3 V) 2.7 V至5.5 V电源供电 温度范围：−40°C至+105°C VDD AD5696/AD5694 目录 特性....................................................................................................1 串行接口....................................................................................17 应用....................................................................................................1 写命令和更新命令 ..................................................................18 功能框图 ...........................................................................................1 I2C从机地址 ..............................................................................18 概述....................................................................................................1 串行操作....................................................................................18 产品特色 ...........................................................................................1 写操作 ........................................................................................18 修订历史 ...........................................................................................2 读操作 ........................................................................................19 技术规格 ...........................................................................................3 多DAC回读序列 ......................................................................19 交流特性......................................................................................5 掉电工作模式 ...........................................................................20 时序特性......................................................................................6 加载DAC（硬件LDAC引脚） .............................................20 绝对最大额定值..............................................................................7 LDAC 屏蔽寄存器...................................................................21 热阻 ..............................................................................................7 硬件复位引脚(RESET) ..........................................................21 ESD警告.......................................................................................7 复位选择引脚(RSTSEL) ........................................................21 引脚配置和功能描述 .....................................................................8 应用信息 .........................................................................................22 典型性能参数 ..................................................................................9 微处理器接口 ...........................................................................22 术语..................................................................................................14 AD5696/AD5694与ADSP-BF531的接口 .............................22 工作原理 .........................................................................................16 布局指南....................................................................................22 数模转换器 ...............................................................................16 电流隔离接口 ...........................................................................22 传递函数....................................................................................16 外形尺寸 .........................................................................................23 DAC架构 ...................................................................................16 订购指南....................................................................................24 修订历史 2012年7月—修订版0：初始版 Rev. 0 | Page 2 of 24 AD5696/AD5694 技术规格 除非另有说明，VDD = 2.7 V to 5.5 V；VREF = 2.5 V；1.8 V ≤ VLOGIC ≤ 5.5 V；RL = 2 kΩ；CL = 200 pF； 所有规格均相对于TMIN至TMAX而言。 表2. 参数 静态性能2 AD5696 分辨率 相对精度 最小值 A级 典型值 16 最小值 B级 典型值 最大值 单位 测试条件/备注1 ±1 ±1 ±2 ±3 ±1 位 LSB LSB LSB 增益 = 2 增益 = 1 通过设计保证单调性 ±0.12 ±1 ±1 1.5 ±1.5 ±0.1 ±0.1 ±0.1 ±0.2 16 ±2 ±2 ±8 ±8 ±1 ±0.12 ±2 ±1 4 ±4 ±0.2 ±0.2 ±0.25 ±0.25 差分非线性 AD5694 分辨率 相对精度 差分非线性 零代码误差 失调误差 满量程误差 增益误差 总不可调整误差 最大值 12 12 失调误差漂移3 增益温度系数3 ±1 ±1 ±1 ±1 位 LSB LSB mV mV % of FSR % of FSR % of FSR % of FSR µV/°C ppm 直流电源抑制比3 0.15 0.15 mV/V 直流串扰3 ±2 ±2 µV DAC代码 = 中间电平； VDD = 5 V ± 10% 单通道、满量程输出变化引起 - ±3 ±2 ±3 ±2 µV/mA µV 负载电流变化引起 (各通道)掉电引起 V V nF nF kΩ 增益 = 1 增益 = 2(参见图20) RL = ∞ RL = 1 kΩ 输出特性3 输出电压范围 0.4 +0.1 +0.01 ±0.02 ±0.01 0 0 基准输入 基准电流 基准输入阻抗 VREF 2 × VREF 2 10 1 短路电流5 供电轨上的负载阻抗6 上电时间 基准输入范围 0 0 2 10 容性负载稳定性 阻性负载4 负载调整率 VREF 2 × VREF 0.4 +0.1 +0.01 ±0.02 ±0.01 1 80 80 µV/mA 80 80 µV/mA 40 25 2.5 40 25 2.5 mA Ω µs 90 180 90 180 µA µA V V kΩ kΩ 1 1 VDD VDD/2 1 1 16 32 VDD VDD/2 16 32 Rev. 0 | Page 3 of 24 通过设计保证单调性 DAC寄存器载入全0 DAC寄存器载入全1 增益 = 2 增益 = 1 用FSR/°C表示 DAC编码 = 中间电平 5 V ± 10%; −30 mA ≤ IOUT ≤ +30 mA 3 V ± 10%; −20 mA ≤ IOUT ≤ +20 mA 见图20 退出掉电模式； VDD = 5 V VREF = VDD = 5.5 V, 增益 = 1 VREF = VDD = 5.5 V, 增益 = 2 增益 = 1 增益 = 2 增益 = 2 增益 = 1 AD5696/AD5694 参数 逻辑输入3 输入电流 输入低电压VINL 输入高电压VINH 引脚电容 逻辑输出(SDA) 3 输出低电压VOL 输出高电压VOH 悬空态输出电容 电源要求 VLOGIC ILOGIC VDD 最小值 A级 典型值 最大值 最小值 B级 典型值 ±2 0.3 × VLOGIC 0.7 × VLOGIC 最大值 单位 测试条件/备注1 ±2 0.3 × VLOGIC µA V V pF 每引脚 0.4 V V pF ISINK = 3 mA ISOURCE = 3 mA 5.5 3 5.5 5.5 V µA V V 0.7 4 6 mA µA µA 0.7 × VLOGIC 2 2 0.4 VLOGIC − 0.4 VLOGIC − 0.4 4 1.8 4 5.5 3 5.5 5.5 2.7 VREF + 1.5 1.8 2.7 VREF + 1.5 IDD 正常模式7 全掉电模式8 1 2 3 4 5 6 7 8 0.59 1 0.7 4 6 0.59 1 增益 = 1 增益 = 2 VIH = VDD, VIL = GND, VDD = 2.7 V 至 5.5 V −40°C 至 +85°C −40°C 至 +105°C 温度范围：-40°C至+105°C。 除非另有说明，直流规格均在输出端无负载的情况下测得。上行死区(10 mV)仅存在于VREF = VDD且增益 = 1时或VREF/2 = VDD且增 益 = 2时。线性度计算使用缩减的代码范围：256至65,280 (AD5696)或12至4080 (AD5694)。 通过设计和特性保证，但未经生产测试。 通道A和通道B的合并输出电流最高达30 mA。类似地，在结温高达110°C下，通道C和通道D的合并输出电流最高达30 mA。 VDD = 5 V。器件包含限流功能，旨在保护器件免受暂时性过载条件影响。限流期间可能会超过结温。在规定的最大结温以上 工作可能会影响器件的可靠性。 从任一供电轨吸取负载电流时，相对于该供电轨的输出电压裕量受输出器件的25 Ω典型通道电阻限制。例如，当吸电流为1 mA 时，最小输出电压 = 25 Ω × 1 mA = 25 mV(见图20)。 接口未启用。所有DAC启用。DAC输出端无负载。 所有DAC掉电。 Rev. 0 | Page 4 of 24 AD5696/AD5694 交流特性 除非另有说明，VDD = 2.7 V to 5.5 V；VREF = 2.5 V；1.8 V ≤ VLOGIC ≤ 5.5 V；RL = 2 kΩ；CL = 200 pF； 所有规格均相对于TMIN至TMAX而言。 表3 . 参数1, 2 输出电压建立时间 AD5696 AD5694 压摆率 数模转换毛刺脉冲 数字馈通 乘法带宽 数字串扰 模拟串扰 DAC间串扰 总谐波失真4 输出噪声频谱密度 输出噪声 信噪比(SNR) 无杂散动态范围(SFDR) 信纳比(SINAD) 最小值 典型值 最大值 单位 5 5 0.8 0.5 0.13 500 0.1 0.2 0.3 −80 100 6 90 83 80 8 7 µs µs V/µs nV-sec nV-sec kHz nV-sec nV-sec nV-sec dB nV/√Hz µV p-p dB dB dB 1 通过设计和特性保证，但未经生产测试。 参见术语部分。 3 温度范围：−40°C至+105°C；典型值25°C。 4 以数字方式生成频率为1 kHz的正弦波。 2 Rev. 0 | Page 5 of 24 测试条件/注释3 ¼到¾量程建立到±2 LSB 主进位跃迁1 LSB变化 At TA, BW = 20 kHz, VDD = 5 V, fOUT = 1 kHz DAC代码 = 中间电平，10 kHz，增益 = 2 0.1 Hz 至 10 Hz At TA, BW = 20 kHz, VDD = 5 V, fOUT = 1 kHz At TA, BW = 20 kHz, VDD = 5 V, fOUT = 1 kHz At TA, BW = 20 kHz, VDD = 5 V, fOUT = 1 kHz AD5696/AD5694 时序特性 除非另有说明，VDD = 2.7 V至5.5 V；1.8 V ≤ VLOGIC ≤ 5.5 V；所有规格均相对于TMIN至TMAX而言。 表4 . 参数1, 2 t1 t2 t3 t4 t5 t6 3 t7 t8 t9 t10 4 t114, 5 t12 t13 tSP 6 C B5 最小值 2.5 0.6 1.3 0.6 100 0 0.6 0.6 1.3 0 20 + 0.1CB 20 400 0 最大值 0.9 300 300 50 400 单位 µs µs µs µs ns µs µs µs µs ns ns ns ns ns pF 描述 SCL周期时间 tHIGH，SCL高电平时间 tLOW，SCL低电平时间 tHD,STA，起始/重复起始保持时间 tSU,DAT，数据建立时间 tHD,DAT，数据保持时间 tSU,STA，重复起始建立时间 tSU,STO，停止条件建立时间 tBUF，一个结束条件和起始条件之间的总线空闲时间 tR，接收时SCL和SDA的上升时间 tF，发送/接收时SCL和SDA的下降时间 LDAC 脉冲宽度 SCL上升沿到LDAC上升沿 抑制尖峰的脉冲宽度 各条总线的容性负载 1 参见图2。 通过设计和特性保证，但未经生产测试。 3 主器件必须为SDA信号(参考SCL信号的VIH最小值)提供至少300 ns的保持时间，以便桥接SCL下降沿的未定义区域。 4 tR和tF是在0.3 × VDD至0.7 × VDD范围内测得。 5 CB是一条总线的总电容(单位：pF)。 6 SCL和SDA输入的输入滤波可抑制小于50 ns的噪声尖峰。 2 时序图 START CONDITION REPEATED START CONDITION STOP CONDITION SDA t9 t10 t11 t4 t3 SCL t4 t6 t2 t5 t7 t1 t8 t12 t13 LDAC1 t12 NOTES 10799-002 LDAC2 1ASYNCHRONOUS 2SYNCHRONOUS LDAC UPDATE MODE. LDAC UPDATE MODE. 图2. 双线式串行接口时序图 Rev. 0 | Page 6 of 24 AD5696/AD5694 绝对最大额定值 除非另有说明，TA = 25°C。 热阻 表5. θJA针对最差条件；即器件焊接在电路板上以实现表贴封 参数 VDD 至 GND VLOGIC 至 GND VOUT 至 GND VREF 至 GND 数字输入电压至GND1 SDA和SCL至GND 工作温度范围 存储温度范围 结温 回流焊峰值温度，无铅(J-STD-020) ESD 人体模型(HBM) 场感应充电器件模型(FICDM) 额定值 −0.3 V 至 +7 V −0.3 V 至 +7 V −0.3 V 至 VDD + 0.3 V −0.3 V 至 VDD + 0.3 V −0.3 V 至 VLOGIC + 0.3 V −0.3 V 至 +7 V −40°C 至 +105°C −65°C 至 +150°C 125°C 260°C 装。此值采用密封型JEDEC标准4层电路板测得。对于 LFCSP封装，裸露焊盘必须连接到GND。 表6. 热阻 封装类型 16 引脚LFCSP 16 引脚TSSOP θJA 70 112.6 单位 °C/W °C/W ESD警告 ESD(静电放电)敏感器件。 带电器件和电路板可能会在没有察觉的情况下放电。 3.5 kV 1.5 kV 尽管本产品具有专利或专有保护电路，但在遇到高能 量ESD时，器件可能会损坏。因此，应当采取适当的 1 不含SDA和SCL。 ESD防范措施，以避免器件性能下降或功能丧失。 注意，超出上述绝对最大额定值可能会导致器件永久性损 坏。这只是额定最值，并不能以这些条件或者在任何其它 超出本技术规范操作章节中所示规格的条件下，推断器件 能否正常工作。长期在绝对最大额定值条件下工作会影响 器件的可靠性。 Rev. 0 | Page 7 of 24 AD5696/AD5694 引脚配置和功能描述 VOUTA 1 12 A1 NOTES 1. THE EXPOSED PAD MUST BE TIED TO GND. 10799-006 GAIN 8 LDAC 7 SDA 6 VOUTD 5 TOP VIEW (Not to Scale) A1 13 SCL 12 A0 VOUTC 6 11 VLOGIC VOUTD 7 10 GAIN SDA 8 9 LDAC VDD 5 9 VLOGIC VOUTC 4 RESET 14 GND 4 10 A0 VDD 3 15 VOUTA 3 11 SCL GND 2 16 RSTSEL VREF 1 VOUTB 2 AD5696/ AD5694 TOP VIEW (Not to Scale) 10799-007 13 RESET 14 RSTSEL 16 VOUTB 15 VREF AD5696/AD5694 图4. 引脚配置(16引脚TSSOP) 图3. 引脚配置(16引脚LFCSP) 表7. 引脚功能描述 LFCSP 1 2 3 引脚编号 TSSOP 3 4 5 引脚名称 VOUTA GND VDD 4 5 6 6 7 8 VOUTC VOUTD SDA 7 9 LDAC 8 10 GAIN 9 10 11 12 13 11 12 13 14 15 VLOGIC A0 SCL A1 RESET 14 16 RSTSEL 15 16 17 1 2 N/A VREF VOUTB EPAD 描述 DAC A的模拟输出电压。输出放大器能以轨到轨方式工作。 器件上所有电路的接地基准点。 电源输入引脚。这些器件可以采用2.7 V至5.5 V电源供电， 电源应通过并联的10 μF电容和0.1 μF电容去耦至GND。 DAC C的模拟输出电压。输出放大器能以轨到轨方式工作。 DAC D的模拟输出电压。输出放大器能以轨到轨方式工作。 串行数据输入。该引脚与SCL线配合使用，将数据输入或 输出24位输入移位寄存器。SDA是一种双向开漏数据线， 应通过一个外部上拉电阻上拉至电源。 LDAC 支持两种工作模式：异步更新模式和同步更新模式。 发送脉冲使该引脚变为低电平后，当输入寄存器有新数据时， 可以更新任意或全部DAC寄存器；所有DAC输出均同时更新。也可以将该引脚永久接为低电平。 增益选择引脚。当该引脚与GND相连时，所有四个DAC的输出范围均为0 V至VREF。 当该引脚与VDD相连时，所有四个DAC的输出范围均为0 V至2 × VREF。 数字电源。电压范围为1.8 V至5.5 V。 地址输入引脚。设置7位从机地址的第一个LSB。 串行时钟线。该引脚与SDA线配合使用，将数据输入或输出24位输入移位寄存器。 地址输入引脚。设置7位从机地址的第二个LSB。 异步复位输入。RESET输入下降沿触发。当RESET有效时(低电平)， 输入寄存器和DAC寄存器更新为零电平或中间电平，具体取决于RSTSEL引脚的状态。 当RESET为低电平时，所有LDAC脉冲都被忽略。 上电复位引脚。将该引脚连接至GND时，可将所有四个DAC上电至零电平。 将该引脚连接至VDD时，可将所有四个DAC上电至中间电平。 基准输入电压。 DAC B的模拟输出电压。输出放大器能以轨到轨方式工作。 裸露焊盘。裸露焊盘必须连接到GND。 . Rev. 0 | Page 8 of 24 AD5696/AD5694 1.0 8 0.8 6 0.6 4 0.4 2 0.2 0 –2 0 –0.2 –4 –0.4 –6 –0.6 VDD = 5V TA = 25°C REFERENCE = 2.5V –0.8 30000 40000 50000 60000 CODE –1.0 0 625 1250 8 8 6 6 4 4 ERROR (LSB) 10 0 –2 2 –6 –6 –8 CODE 10 60 110 TEMPERATURE (°C) 图6. AD5694 INL 图9. INL误差和DNL误差与温度的关系 10 0.8 8 0.6 6 0.4 4 ERROR (LSB) 1.0 0.2 0 –0.2 2 INL 0 DNL –2 –4 –0.4 –6 –0.6 VDD = 5V TA = 25°C REFERENCE = 2.5V –0.8 0 10000 20000 30000 40000 CODE 50000 60000 –8 VDD = 5V TA = 25°C –10 0 0.5 1.0 10799-121 DNL (LSB) VDD = 5V TA = 25°C REFERENCE = 2.5V –10 –40 10799-120 3750 4096 DNL –2 –4 3125 INL 0 –4 –1.0 3750 4096 1.5 2.0 2.5 3.0 3.5 4.0 4.5 VREF (V) 图7. AD5696 DNL 图10. INL误差和DNL误差与VREF 的关系 Rev. 0 | Page 9 of 24 5.0 10799-125 INL (LSB) 2 2500 3125 图8. AD5694 DNL 10 1875 2500 CODE 图5. AD5696 INL V = 5V –8 DD TA = 25°C REFERENCE = 2.5V –10 0 625 1250 1875 10799-124 V = 5V –8 DD TA = 25°C REFERENCE = 2.5V –10 0 10000 20000 10799-123 DNL (LSB) 10 10799-118 INL (LSB) 典型性能参数 10 0.10 8 0.08 6 0.06 4 0.04 ERROR (% of FSR) 2 INL 0 DNL –2 –4 –6 0.02 GAIN ERROR 0 FULL-SCALE ERROR –0.02 –0.04 –0.06 4.2 4.7 VDD = 5V –0.08 T = 25°C A REFERENCE = 2.5V –0.10 2.7 3.2 3.7 10799-126 VDD = 5V –8 TA = 25°C REFERENCE = 2.5V –10 2.7 3.2 3.7 5.2 SUPPLY VOLTAGE (V) 4.2 4.7 10799-129 ERROR (LSB) AD5696/AD5694 5.2 SUPPLY VOLTAGE (V) 图11. INL误差和DNL误差与电源电压的关系 图14. 增益误差和满量程误差与电源电压的关系 1.5 0.10 0.08 1.0 0.04 0.5 FULL-SCALE ERROR 0.02 0 ERROR (mV) GAIN ERROR –0.02 0 OFFSET ERROR –0.5 –0.06 –1.0 40 60 80 100 120 TEMPERATURE (°C) TOTAL UNADJUSTED ERROR (% of FSR) 1.0 0.8 0.6 ZERO-CODE ERROR 0.2 OFFSET ERROR 20 40 60 80 100 TEMPERATURE (°C) 120 10799-128 ERROR (mV) 4.2 4.7 5.2 0.10 1.2 0 3.7 图15. 零编码误差和失调误差与电源电压的关系 VDD = 5V 1.4 T = 25°C A REFERENCE = 2.5V –20 3.2 SUPPLY VOLTAGE (V) 图12. 增益误差和满量程误差与温度的关系 0.4 VDD = 5V TA = 25°C REFERENCE = 2.5V –1.5 2.7 10799-127 VDD = 5V –0.08 T = 25°C A REFERENCE = 2.5V –0.10 –40 –20 0 20 10799-130 –0.04 0 –40 ZERO-CODE ERROR 图13. 零代码误差和失调误差与温度的关系 VDD = 5V 0.09 TA = 25°C REFERENCE = 2.5V 0.08 0.07 0.06 0.05 0.04 0.03 0.02 0.01 0 –40 –20 0 20 40 60 80 TEMPERATURE (°C) 图16. TUE与温度的关系 Rev. 0 | Page 10 of 24 100 120 10799-131 ERROR (% of FSR) 0.06 1.0 0.08 0.8 0.06 0.6 0.04 0.4 0.02 0.2 0 –0.02 SINKING, 5V 0 –0.2 –0.04 –0.4 –0.06 –0.6 V = 5V –0.08 T DD= 25°C A REFERENCE = 2.5V –0.10 2.7 3.2 3.7 SINKING, 2.7V SOURCING, 5V SOURCING, 2.7V –0.8 4.2 4.7 5.2 –1.0 SUPPLY VOLTAGE (V) 0 10 15 20 25 30 LOAD CURRENT (mA) 图17. TUE与电源电压的关系(增益=1) 图20. 上裕量/下裕量与负载电流的关系 7 0 VDD = 5V 6 TA = 25°C REFERENCE = 2.5V GAIN = 2 5 –0.01 –0.02 –0.03 0xFFFF 4 VOUT (V) –0.04 –0.05 –0.06 0xC000 3 0x8000 2 0x4000 1 –0.07 0x0000 0 –0.08 –1 30000 40000 50000 60000 65535 –2 –0.06 CODE –0.02 0 0.02 0.04 0.06 LOAD CURRENT (A) 图21. 5 V时的源电流和吸电流能力 图18. TUE与代码的关系AD5696 25 –0.04 10799-138 VDD = 5V –0.09 T = 25°C A REFERENCE = 2.5V –0.10 0 10000 20000 10799-133 TOTAL UNADJUSTED ERROR (% of FSR) 5 10799-200 ΔVOUT (V) 0.10 10799-132 TOTAL UNADJUSTED ERROR (% of FSR) AD5696/AD5694 5 VDD = 5V TA = 25°C REFERENCE = 2.5V VDD = 3V TA = 25°C 4 REFERENCE = 2.5V GAIN = 1 20 0xFFFF 3 VOUT (V) 10 2 0x8000 1 0x4000 0 0x0000 5 0 540 560 580 600 IDD (mA) 620 640 –2 –0.06 –0.04 –0.02 0 0.02 0.04 LOAD CURRENT (A) 图22. 3 V时的源电流和吸电流能力 图19. IDD 直方图(5 V) Rev. 0 | Page 11 of 24 0.06 10799-139 –1 10799-135 HITS 0xC000 15 AD5696/AD5694 3 1.4 VOUTA VOUTB VOUTC VOUTD 1.2 2 VOUT (V) 0.8 FULL-SCALE 0.6 GAIN = 1 1 0.4 0.2 10 60 110 TEMPERATURE (°C) 3.5 3.0 0 5 10 TIME (µs) 图26. 退出掉电模式进入中间电平 图23. 电源电流与温度的关系 4.0 VDD = 5V TA = 25°C REFERENCE = 2.5V 0 –5 10799-140 0 –40 10799-143 CURRENT (mA) 1.0 GAIN = 2 2.5008 VOUTA VOUTB VOUTC VOUTD 2.5003 2.0 1.5 1.0 2.4998 CHANNEL B TA = 25°C VDD = 5.25V REFERENCE = 2.5V CODE = 0x7FFF TO 0x8000 ENERGY = 0.227206nV-sec 2.4993 80 160 320 TIME (µs) 2.4988 0 2 4 图24. 建立时间 6 VOUTA VOUTB VOUTC VOUTD VDD 10 0.003 4 0.03 3 0.02 2 0.01 1 0 0 0 5 TIME (µs) 10 –1 15 VOUT AC-COUPLED (V) 0.002 0.04 TA = 25°C REFERENCE = 2.5V –0.01 –10 –5 12 VOUTB VOUTC VOUTD 5 VDD (V) VOUT (V) 0.05 8 图27. 数模转换毛刺脉冲 0.001 0 –0.001 10799-142 0.06 6 TIME (µs) –0.002 0 5 10 15 TIME (µs) 图28. 模拟串扰(VOUT A) 图25. 上电复位至0 V Rev. 0 | Page 12 of 24 20 25 10799-145 40 10799-141 VDD = 5V 0.5 TA = 25°C REFERENCE = 2.5V ¼ TO ¾ SCALE 0 10 20 10799-144 VOUT (V) VOUT (V) 2.5 AD5696/AD5694 4.0 T 0nF 0.1nF 0.22nF 4.7nF 10nF 3.9 3.8 VDD = 5V TA = 25°C REFERENCE = 2.5V VOUT (V) 3.7 1 3.6 3.5 3.4 3.3 3.2 VDD = 5V TA = 25°C REFERENCE = 2.5V 802mV BANDWIDTH (dB) –80 –100 –120 –140 FREQUENCY (Hz) 1.620 1.625 1.630 –20 –30 –40 –50 –160 10799-149 THD (dBV) –60 2000 4000 6000 8000 10000 12000 14000 16000 18000 20000 1.615 –10 –40 0 1.610 0 –20 –180 1.605 图31. 建立时间与容性负载的关系 VDD = 5V TA = 25°C REFERENCE = 2.5V 0 1.600 TIME (ms) 图29. 0.1 Hz至10 Hz输出噪声曲线 20 1.595 10799-150 A CH1 图30. 1 kHz时的总谐波失真 VDD = 5V TA = 25°C REFERENCE = 2.5V, ±0.1V p-p –60 10k 100k 1M FREQUENCY (Hz) 图32. 乘法带宽 Rev. 0 | Page 13 of 24 10M 10799-151 M1.0s 3.0 1.590 10799-146 CH1 10µV 3.1 AD5696/AD5694 术语 相对精度或积分非线性(INL) 相对精度或积分非线性(INL)是指DAC输出与通过DAC端 点的传递函数直线之间的最大偏差，单位为LSB。图5和图 6为典型INL与编码的关系曲线图。 差分非线性(DNL) 微分非线性是指任意两个相邻编码之间所测得变化值与理 想的1 LSB变化值之间的差异。最大±1 LSB的额定差分非线性 可确保单调性。AD5696/AD5694通过设计保证单调性。图7 和图8为典型DNL与编码的关系曲线图。 零代码误差 零代码误差衡量将零电平码(0x0000)载入DAC寄存器时的 输出误差。理想情况下，输出应为0 V。在AD5696/AD5694中， 零代码误差始终为正值，因为在DAC和输出放大器中的失 调误差的共同作用下，DAC输出不能低于0 V。零代码误差 用mV表示。图13所示为零编码误差与温度的关系图。 满量程误差 满量程误差衡量将满量程代码(0xFFFF)载入DAC寄存器时 的输出误差。理想情况下，输出应为VDD − 1 LSB。该误差 表示为满量程范围的百分比(% FSR)。图12所示为满量程误 差与温度的关系图。 增益误差 增益误差衡量DAC的量程误差，它是指DAC传递特性的斜率 与理想值之间的偏差，用满量程范围的百分比表示(% FSR)。 增益温度系数 增益温度系数用来衡量增益误差随温度的变化，用ppm FSR/°C表示。 失调误差 失调误差是指传递函数线性区内VOUT(实际)和VOUT(理想)之 间的差值，用mV表示。该值可以为正，也可为负。 失调误差漂移 失调误差漂移衡量失调误差随温度的变化，用μV/°C表示。 直流电源抑制比(PSRR) DC PSRR表示电源电压变化对DAC输出的影响大小，PSRR 是指DAC在中间电平输出的条件下VOUT变化量与VDD变化 量之比，用mV/V表示。VREF保持在2.5 V，而VDD的变化范 围为±10%。 输出电压建立时间 输出电压建立时间是指对于一个¼至¾满量程输入变化， DAC输出建立为指定电平所需的时间量。 数模转换毛刺脉冲 数模转换毛刺脉冲是DAC寄存器中的输入代码变化时注入 到模拟输出的脉冲。在数字输入代码主进位发生1LSB转换 (0x7FFF到0x8000)时测量，它一般定义为以nV-sec为单位的 毛刺面积(见图27)。 数字馈通 数字馈通衡量从DAC的数字输入注入到DAC的模拟输出的 脉冲，但在DAC输出未更新时进行测量。单位为nV-秒， 测量数据总线上发生满量程编码变化时的情况，即全0 至全1，反之亦然。 噪声谱密度(NSD) 噪声频谱密度衡量内部产生的随机噪音。随机噪声表示为 频谱密度(nV/√Hz)，通过将DAC加载到中间电平然后测量 输出端噪声测得。单位为nV/√Hz。 直流串扰 直流串扰是一个DAC输出电平因响应另一个DAC输出变化 而发生的直流变化。其测量方法是让一个DAC发生满量程 输出变化(或软件关断并上电)，同时监控另一个保持中间 电平的DAC。单位为μV。 负载电流变化引起的直流串扰用来衡量一个DAC的负载电流 变化对另一个保持中间电平的DAC的影响。单位为μV/mA。 数字串扰 数字串扰是指一个输出为中间电平的DAC，其输出因响应 另一个DAC的输入寄存器的满量程编码变化(全0至全1或相 反)而引起的毛刺脉冲，以nV-sec表示。 模拟串扰 模拟串扰是指一个DAC的输出因响应另一个DAC输出的变 化引起毛刺脉冲，若要测量模拟串扰，其方法是向一个输 入寄存器加载满量程编码变化(全0至全1，或相反)，然后 执行软件LDAC并监控数字编码未改变的DAC的输出。毛 刺面积用nV-sec表示。 DAC间串扰 DAC间串扰是指一个DAC的输出因响应另一个DAC的数字 编码变化和后续的模拟输出变化，而引起的毛刺脉冲，其 测量方法是使用写入和更新命令让一个通道发生满量程编 码变化(全0到全1，或相反)，同时监控处于中间电平的另 一个通道的输出。毛刺的能量用nV-sec表示。 乘法带宽 DAC内部的放大器具有有限的带宽，乘法带宽即是衡量该 带宽。参考端的正弦波(DAC加载满量程编码)出现在输 出端。乘法带宽指输出幅度降至输入幅度以下3 dB时的 频率。 总谐波失真(THD) 总谐波失真(THD)是指理想正弦波与使用DAC时其衰减形 式的差别。正弦波用作DAC的参考，而THD用来衡量DAC 输出端存在的谐波。单位为dB。 Rev. 0 | Page 14 of 24 AD5696/AD5694 DAC间串扰 DAC间串扰是指一个DAC的输出因响应另一个DAC的数字 编码变化和后续的模拟输出变化，而引起的毛刺脉冲，其 测量方法是使用写入和更新命令让一个通道发生满量程编 码变化(全0到全1，或相反)，同时监控处于中间电平的另 一个通道的输出。毛刺的能量用nV-sec表示。 总谐波失真(THD) 总谐波失真(THD)是指理想正弦波与使用DAC时其衰减形 式的差别。正弦波用作DAC的参考，而THD用来衡量DAC 输出端存在的谐波。单位为dB。 乘法带宽 DAC内部的放大器具有有限的带宽，乘法带宽即是衡量该 带宽。参考端的正弦波(DAC加载满量程编码)出现在输 出端。乘法带宽指输出幅度降至输入幅度以下3 dB时的 频率。 Rev. 0 | Page 15 of 24 AD5696/AD5694 工作原理 数模转换器 AD5696/AD5694是四通道、16/12位、串行输入、电压输出 DAC，工作电压为2.7 V至5.5 V。数据通过双线式串行接口 以24位字格式写入AD5696/AD5694。AD5696/AD5694内置 一个上电复位电路，确保DAC输出上电至已知的输出状态。 它们也有软件掉电模式，可以将功耗降至4 µA。 电阻串结构如图34所示。电阻串上的每个电阻的值均为R。 载入DAC寄存器的代码决定抽取电阻串上哪一个节点的 电压，以馈入输出放大器。通过闭合连接电阻串和放大器 之间众多开关中的一个，来抽头出一个电压。由于AD5696/ AD5694是一串电阻，因此可以保证单调性。 VREF 传递函数 R DAC的输入编码为直接二进制，理想输出电压为： D VOUT = VREF × Gain  N  2  R 其中： VREF为外部基准电压的值。 Gain是输出放大器的增益，默认设置为1。可使用增益选 择引脚将其设置为1或2。当GAIN引脚与GND相连时，所 有四个DAC的输出范围均为0 V至VREF。当该引脚与VDD相 连时，所有四个DAC的输出范围均为0 V至2 x VREF。 D是载入DAC寄存器的二进制编码的十进制等效值：0至 4095(12位AD5694)；0至65,535(16位AD5696)。 N是DAC的分辨率(12位或16位)。 TO OUTPUT AMPLIFIER R 10799-053 R 图34. 电阻串结构 DAC架构 DAC架构由一个电阻串DAC和其之后的一个输出放大器 构成。图33为DAC架构框图。 VREF RESISTOR STRING REF (–) GND 图33. DAC单通道架构框图 VOUTX GAIN (GAIN = 1 OR 2) 10799-052 DAC REGISTER 输出放大器 输出缓冲放大器可以在其输出端产生轨到轨电压，输出范 围为0 V至VDD。实际范围取决于VREF的值、GAIN引脚、 失调误差和增益误差。GAIN引脚选择输出的增益。 • 如果此引脚连接到GND，所有四个输出的增益均为1，且 输出范围为0 V至VREF。 • 如果此引脚连接到GND，所有四个输出的增益均为2，且 输出范围为0 V至2 x VREF。 REF (+) INPUT REGISTER R 输出放大器能驱动连接至GND的一个与2 nF电容并联的1 kΩ 负载。压摆率为0.8 V/μs，¼到¾量程建立时间为5 μs。 Rev. 0 | Page 16 of 24 AD5696/AD5694 串行接口 表8. 命令定义 AD5696/AD5694采 用 双 线 式 I C兼 容 型 串 行 接 口 (参 见 Philips Semiconductor于2000年1月发布的《I2C总线规范》 2.1版)。典型写序列的时序图参见图2。AD5696/AD5694可 作为从器件连接到I2C总线，受主器件的控制。AD5696/AD5694 支持标准(100 kHz)和快速(400 kHz)数据传输模式。不支持 10位寻址或广播寻址。 C3 0 0 命令位 C2 C1 0 0 0 0 C0 0 1 0 0 1 0 0 0 0 0 0 1 0 1 1 1 1 X1 1 0 0 1 1 X1 1 0 1 0 1 X1 2 输入移位寄存器 AD5696/AD5694的输入移位寄存器为24位宽。数据在串行 时钟输入SCL的控制下首先作为24-bit字载入器件MSB中。 前八个MSB构成命令字节(参见图35和图36)。 • 前四位命令字节为命令位(C3、C2、C1和C0)，控制器件 的工作模式(见表8)。 • 后四位命令字节为地址位(DAC D、DAC C、DAC B和DAC A，通过命令选择工作的DAC(见表9)。 1 X = 无关位。 表9. 地址位和选定的DAC DAC D 0 0 0 0 0 0 0 1 1 … 1 命令可以在单个DAC通道、任意两个或三个DAC通道或全 部四个DAC通道上执行，具体取决于所选的地址位(参见 表9)。 1 C1 C0 COMMAND DAC D DAC C DAC B DAC A D15 D14 D13 DAC ADDRESS COMMAND BYTE D12 D11 DAC A 1 0 1 0 1 0 1 0 1 … 1 选定的DAC通道1 DAC A DAC B DAC A和DAC B DAC C DAC A和DAC C DAC B和DAC C DAC A、DAC B和DAC C DAC D DAC A和DAC D … 所有DAC 可使用地址位来选择任意组合的DAC通道。 DB23 DB22 DB21 DB20 DB19 DB18 DB17 DB16 DB15 DB14 DB13 DB12 DB11 DB10 C2 地址位 DAC C DAC B 0 0 0 1 0 1 1 0 1 0 1 1 1 1 0 0 0 0 … … 1 1 D10 DB9 DB8 DB7 DB6 DB5 DB4 DB3 DB2 DB1 DB0 D9 D8 D7 D6 D5 D4 D3 D2 D1 D0 DAC DATA DAC DATA DATA HIGH BYTE DATA LOW BYTE 10799-302 8位命令字节后跟两位数字字节，包含数据字。AD5696数 据字由16位输入编码(参见图35)组成；AD5694数据字则有 12位输入编码和4个无关位组成(参见图36)。这些数据位在 24个SCL下降沿被送入输入移位寄存器。 C3 命令 无操作 写入输入寄存器n (取决于LDAC) 以输入寄存器n的内容更新 DAC寄存器n 写入并更新DAC通道n DAC掉电/上电 硬件LDAC屏蔽寄存器 软件复位(上电复位) 保留 保留 DB23 DB22 DB21 DB20 DB19 DB18 DB17 DB16 DB15 DB14 DB13 DB12 DB11 DB10 C3 C2 C1 COMMAND C0 DAC D DAC C DAC B DAC A D11 DAC ADDRESS COMMAND BYTE D10 D9 D8 D7 D6 DB9 DB8 DB7 DB6 DB5 DB4 DB3 DB2 DB1 DB0 D5 D4 D3 D2 D1 D0 X X X X DAC DATA DAC DATA DATA HIGH BYTE DATA LOW BYTE 图36. 输入移位寄存器内容(AD5694) Rev. 0 | Page 17 of 24 10799-300 图35. 输入移位寄存器内容(AD5696) AD5696/AD5694 写命令和更新命令 串行操作 有关LDAC功能的详情，请参见加载DAC(硬件LDAC引脚) 部分。 I2C兼容型两线式串行总线协议按如下方式工作： 1. 当SDA线上发生高低转换而SCL处于高电平时，主机通过 建立起始条件而启动数据传输。之后的字节是地址字节， 由7位从机地址组成。 2. 与发送地址对应的从机通过在第9个时钟脉冲期间拉低 SDA来做出响应(这称为应答位)。在这个阶段，在选定 器件等待从输入移位寄存器读写数据期间，总线上的所 有其它器件保持空闲状态。 3. 数据按9个时钟脉冲(8个数据位和1个应答位)的顺序通过 串行总线发送。SDA线上的数据转换必须发生在SCL低 电平期间，并且在SCL高电平期间保持稳定。 4. 读取或写入所有数据位之后，停止条件随即建立。在写 入模式下，主器件在第10个时钟脉冲期间拉高SDA线， 以建立停止条件。在读取模式下，主机会向第9个时钟 脉冲发送不应答(即SDA线保持高电平)。主机在第10个 时钟脉冲前将SDA线拉低，然后在第10个时钟脉冲期间 再次拉高，以建立停止条件。 写入输入寄存器n(取决于LDAC) 命令0001允许用户逐个写入各个DAC的专用输入寄存器。 当 LDAC为 低 电 平 时 ， 输 入 寄 存 器 是 透 明 的 (如 果 不 由 LDAC屏蔽寄存器控制)。 以输入寄存器n的内容更新DAC寄存器n 命令0010会在DAC寄存器/输出中加载由地址位(参见表9) 选定的输入寄存器内容并直接更新DAC输出。 写入和更新DAC通道n(与LDAC无关) 命令0011允许用户写入DAC寄存器并直接更新DAC输出， 与LDAC引脚状态无关。 I2C从机地址 AD5696/AD5694有 一 个 7位 I 2 C从 机 地 址 。 五 个 MSB为 00011，两个LSB(A1和A0)则由A1和A0地址引脚的状态设定。 通过更改A1和A0硬连线，用户可以将多达四个AD5696/ AD5694器件集成到一条总线上(参见表10)。 写操作 写入AD5696 /AD5694时，用户必须先写入启动命令和地址 字节(R/W = 0)，接着DAC通过拉低SDA做出应答，表示其 已做好接收数据准备。AD5696 /AD5694需要用于DAC的两 字节数据，以及控制各种DAC功能的一个命令字节。因此， 必须有三个字节的数据写入DAC，即命令字节、最高有效 数据字节和最低有效数据字节，如图37所示。所有这些数 据字节得到AD5696 /AD5694应答后，随即出现停止条件。 表10. 器件地址选择 A1引脚连接 GND GND VLOGIC VLOGIC A0引脚连接 GND VLOGIC GND VLOGIC A1位 0 0 1 1 A0位 0 1 0 1 1 9 1 9 SCL 0 SDA 0 0 1 1 A1 A0 DB23 R/W DB22 DB21 DB20 DB19 DB18 DB17 ACK BY AD5696/AD5694 START BY MASTER DB16 ACK BY AD5696/AD5694 FRAME 1 SLAVE ADDRESS FRAME 2 COMMAND BYTE 1 9 1 9 SCL (CONTINUED) DB15 DB14 DB13 DB12 DB11 DB10 FRAME 3 MOST SIGNIFICANT DATA BYTE DB9 DB8 DB7 ACK BY AD5696/AD5694 图37. I 2C写操作 Rev. 0 | Page 18 of 24 DB6 DB5 DB4 DB3 DB2 FRAME 4 LEAST SIGNIFICANT DATA BYTE DB1 DB0 ACK BY STOP BY AD5696/AD5694 MASTER 10799-303 SDA (CONTINUED) AD5696/AD5694 多DAC回读序列 读操作 从多个AD5696/AD5694 DAC回读数据时，用户必须先写入 地址字节(R/W = 0)，接着DAC通过拉低SDA做出应答，表 示其已做好数据接收准备。该地址字节之后必须是命令 字节，后者同样由DAC做出应答。用户选择第一条通道以 便使用命令字节来回读。 从AD5696/AD5694回读数据时，用户必须先写入启动命令 和地址字节(R/W = 0)，接着DAC通过拉低SDA做出应答， 表示其已做好接收数据准备。该地址字节之后必须是命令 字节，命令字节决定后跟的读命令和要读取的指针地址， 并同样由DAC做出应答。用户可以利用命令字节配置通道 以便回读一个或多个DAC寄存器的内容，并设置要激活的 回读命令。 然后，主机发出重复起始条件并利用R/W = 1重新发送地址。 此操作由DAC做出应答，表示其已做好数据发送准备。 然后，器件以MSB优先方式从DAC输入寄存器n(通过命令 字节选定)读取前两个字节的数据，如图38所示。接着回读 的两个字节是DAC输入寄存器n + 1的内容，再接着回读的 字节是DAC输入寄存器n + 2的内容。器件会以这种自动递 增的方式从DAC输入寄存器读取数据，直到NACK之后出 现停止条件。如果读取的是DAC输入寄存器D的内容，则 接着读取的两个字节数据是DAC输入寄存器A的内容。 然后，主机发出重复起始条件并利用R/W = 1重新发送地址。 此操作由DAC做出应答，表示其已做好数据发送准备。 然后，器件从DAC读取两个字节的数据，如图38所示。主 机发出NACK条件，后跟STOP条件，以完成读取序列。如 果选择了多个DAC，则默认回读通道A。 1 9 1 9 SCL 0 SDA 0 0 1 1 A1 A0 R/W DB23 DB22 DB21 DB20 DB19 DB18 DB17 DB16 ACK BY AD5696/AD5694 START BY MASTER ACK BY AD5696/AD5694 FRAME 1 SLAVE ADDRESS FRAME 2 COMMAND BYTE 1 9 1 9 SCL 0 0 REPEATED START BY MASTER SCL (CONTINUED) SDA (CONTINUED) 1 1 A1 A0 R/W DB15 DB14 DB13 DB12 DB11 DB10 ACK BY AD5696/AD5694 FRAME 3 SLAVE ADDRESS 1 DB7 9 DB6 DB5 DB4 DB3 DB2 FRAME 5 LEAST SIGNIFICANT DATA BYTE n DB1 DB0 DB9 DB8 ACK BY MASTER FRAME 4 MOST SIGNIFICANT DATA BYTE n 1 DB15 9 DB14 DB13 DB12 ACK BY MASTER 图38. I 2C读操作 Rev. 0 | Page 19 of 24 DB11 DB10 FRAME 6 MOST SIGNIFICANT DATA BYTE n + 1 DB9 DB8 NACK BY MASTER STOP BY MASTER 10799-304 0 SDA AD5696/AD5694 掉电工作模式 DAC PDx0 0 0 1 1 1 0 1 RESISTOR NETWORK 图39. 关断模式下的输出级 在关断模式有效时，偏置发生器、输出放大器、电阻串以 及其它相关线性电路全部关断。然而，DAC寄存器的内容 不受关断模式的影响，且该模式下可更新DAC寄存器。当 VDD = 5 V时，退出掉电模式所需时间通常为2.5 µs。 通过在输入移位寄存器中设置相应位，可以关断任意或所 有DAC(DAC A至DAC D)，使其进入选定模式。表12列出 了掉电/上电期间输入移位寄存器的内容。 加载DAC(硬件LDAC引脚) AD5696/AD5694 DAC具有由两个寄存器库组成的双缓冲 接口：输入寄存器和DAC寄存器。用户可以写入任意组合 的输入寄存器(参见表9)。DAC寄存器更新由LDAC引脚控制。 当输入移位寄存器中的位PDx1和位PDx0(其中x为选定 的DAC)均设为0时，器件正常工作，5 V时正常模式功耗 为0.59 mA。当位PDx1、位PDx0的任意位，或两位均设 置为1时，器件进入关断模式。在关断模式下，5 V时电源 电流降至4 μA。 OUTPUT AMPLIFIER 该模式下输出级从放大器输出切换为已知值的电阻网络， 此时器件的输出阻抗是已知的。 表11列出了三种关断选项。输出通过内部的1 kΩ电阻或100 kΩ 电阻连接到GND，或者保持开路状态(三态)。图39显示了 此输出级。 VREF 12-/16-BIT DAC LDAC DAC REGISTER VOUTX INPUT REGISTER SCL SDA INPUT SHIFT REGISTER 10799-059 PDx1 0 VOUTX POWER-DOWN CIRCUITRY 表11. 工作模式 工作模式 正常工作 关断模式 1 kΩ接GND 100 kΩ接GND 三态 AMPLIFIER 10799-058 命令0100用于掉电功能。AD5696/AD5694支持三种独立的 掉电模式(参见表11)。这些掉电模式可通过软件编程，方 法是设置输入移位寄存器中的位DB7至位DB0(参见表12)。 每个DAC通道对应两个位。表11列出了这两个位的状态与 器件工作模式的对应关系。 图40. 单个DAC的输入加载电路示意图 表12. 关断/上电操作的24位输入移位寄存器内容1 DB23 (MSB) DB22 DB21 0 1 0 命令位(C3至C0) 1 DB20 0 DB19至DB16 X 地址位 (无关位) DB15 至DB8 X 无关 DB7 DB6 PDD1 PDD0 掉电选择， DAC D X = 无关位。 Rev. 0 | Page 20 of 24 DB5 DB4 PDC1 PDC0 掉电选择， DAC C DB3 DB2 PDB1 PDB0 掉电选择， DAC B DB0 DB1 (LSB) PDA1 PDA0 掉电选择， DAC A AD5696/AD5694 DAC同步更新(LDAC保持低电平) 表13. LDAC覆写定义 若需即时更新DAC，则利用命令0001将数据输入输入寄存 器时LDAC保持低电平。被寻址的输入寄存器和DAC寄存 器均会在第24个时钟周期上更新，并且输出开始发生变化 (见表14)。 加载LDAC寄存器 LDAC 位 (DB3至DB0) 0 1 LDAC 引脚 LDAC 操作 1或0 X1 由LDAC引脚决定。 DAC通道已更新。 (DAC通道视LDAC引脚为1) DAC迟延更新(LDAC变为低电平) 1 若需延迟更新DAC，则利用命令0001将数据输入输入寄存 器时LDAC保持高电平。在第24个时钟周期后通过拉低 LDAC，异步更新所有DAC输出。此时在LDAC的下降沿进 行更新。 X = 无关位。 硬件复位引脚(RESET) RESET 是低电平有效复位引脚，可用于将输出清零至零电 平或中间电平。用户可通过复位选择引脚(RSTSEL)来选择 清零代码值。RESET必须至少保持30 ns的低电平才能完成 该操作。 LDAC 屏蔽寄存器 命令0101用于该软件LDAC功能。若执行此命令，则地址 位将被忽略。当使用命令0101写入DAC时，将加载4位 LDAC寄存器(DB3至DB0)。LDAC屏蔽寄存器的位DB3对应 于DAC D；位DB2对应于DAC C；位DB1对应于DAC B；位 DB0对应于DAC A。 当RESET信号变回高电平后，输出会保持为清零值，直到 设置新值。当RESET引脚为低电平时，无法用新值更新 输出。 还有一个软件可执行的复位功能，它可将DAC复位至上电 复位代码。命令0110用于该软件复位功能(见表8)。上电复 位期间，LDAC或RESET上的所有事件都会被忽略。 这些位的默认值为0，即LDAC引脚正常工作。将这些位中 的任意位设为1时，可强制选定的DAC通道忽略LDAC引脚 上发生的高低跃迁，不管硬件LDAC引脚的状态如何。在 用户希望选择由哪个通道来响应LDAC引脚的应用中，这 种灵活性非常有用。 复位选择引脚(RSTSEL) AD5696/AD5694具有上电复位电路，可以在上电时控制输 出电压。当RSTSEL引脚连接到GND，则输出上电至零电 平(注意这在DAC的线性区域之外)。当RSTSEL引脚连 接 到 V DD ， 则 输 出 上 电 至 中 间 电 平 。 输 出 一 直 保 持 在 RSTSEL引脚设置的电平，直到对DAC执行有效的写序列。 利用LDAC屏蔽寄存器，用户可以更加灵活地控制硬件 LDAC引脚(参见表13)。如果将某一DAC通道的LDAC位 (DB3至DB0)设为0，则意味着允许硬件LDAC引脚控制该通 道的更新。 表14. 写命令和LDAC引脚真值表1 命令 0001 描述 写入输入寄存器n(取决于LDAC) 0010 以输入寄存器n的内容更新DAC寄存器n 0011 1 2 写入并更新DAC通道n 硬件LDAC引脚 状态 VLOGIC GND2 VLOGIC 输入寄存器内容 数据更新 数据更新 无变化 DAC寄存器内容 无变化(无更新) 数据更新 用输入寄存器内容更新 GND 无变化 用输入寄存器内容更新 VLOGIC GND 数据更新 数据更新 数据更新 数据更新 当硬件LDAC引脚上发生高电平至低电平转换时，始终会以LDAC屏蔽寄存器未屏蔽(阻止)的通道上输入寄存器的内容来更新DAC寄存器的内容。 当LDAC引脚永久接为低电平时，LDAC屏蔽位会被忽略。 Rev. 0 | Page 21 of 24 AD5696/AD5694 应用信息 微处理器接口 AD5696/AD5694的微处理器接口是通过串行总线，使用与 DSP处理器和微控制器兼容的标准协议。通信通道需要一 个双线式接口，由一个时钟信号和一个数据信号组成。 AD5696/AD5694与ADSP-BF531的接口 为了改善散热、电气和板级性能，需将LFCSP封装底部的 裸露焊盘焊接到PCB上相应的散热焊盘上。为进一步改善 散热性能，PCB焊盘区可以设计一些散热通孔。 可以扩大器件上的GND平面（如图42所示），以提供自然 散热效应。 AD5696/AD5694的I2C接口用于轻松连接符合工业标准的 DSP和微控制器。图41显示AD5696/AD5694连接到ADI公 司的Blackfin®处理器。Blackfin处理器集成一个I2C端口，可 直接连接到AD5696/AD5694的I2C引脚。 AD5696/ AD5694 AD5696/ AD5694 GND PLANE LDAC RESET BOARD 图42. 焊盘与电路板的连接 电流隔离接口 图41. AD5696/AD5694与ADSP-BF531的接口 布局布线指南 在任何注重精度的电路中，精心考虑电源和接地回路布局 都有助于确保达到规定的性能。安装AD5696/AD5694所用 的PCB应经过专门设计，使AD5696/AD5694位于模拟平面。 AD5696/AD5694应当具有足够大的10 µF电源旁路电容，与 每个电源上的0.1 µF电容并联，并且尽可能靠近封装，最好 是正对着该器件。10 µF电容应为钽珠型电容。0.1 μF电容应 具有低有效串联电阻(ESR)和低有效串联电感(ESL)，如高 频时提供低阻抗接地路径的普通陶瓷型电容，以便处理内 部逻辑开关所引起的瞬态电流。 在一个电路板上使用多个器件的系统中，提供一定的散热 能力通常有助于功率耗散。 AD5696/AD5694 LFCSP型在器件底部具有裸露焊盘，该焊 盘与器件的GND电源相连。为了获得最佳性能，在设计母 板和安装器件封装时需要有一些特殊考虑。 在许多过程控制应用中，需要在控制器与受控单元之间提 供一个隔离栅，以保护和隔离控制电路遭受可能发生的任 何危险的共模电压。 ADI公司iCoupler®产品可提供超过2.5 kV的电压隔离。AD5696/ AD5694采用串行加载结构，使接口线路数量保持在最小值， 因此成为隔离接口的理想选择。图43显示使用ADuM1400 时与AD5696/AD5694的4通道隔离接口。欲了解更多信息，请 访问http://www.analog.com/zh/icouplers CONTROLLER SERIAL CLOCK IN SERIAL DATA OUT RESET OUT LOAD DAC OUT ADuM1400 VIA VIB VIC VID ENCODE DECODE ENCODE DECODE ENCODE DECODE ENCODE DECODE 图43. 隔离接口 Rev. 0 | Page 22 of 24 VOA VOB VOC VOD TO SCL TO SDA TO RESET TO LDAC 10799-167 PF9 PF8 SCL SDA 10799-164 GPIO1 GPIO2 10799-166 ADSP-BF531 AD5696/AD5694 外形尺寸 PIN 1 INDICATOR 0.30 0.23 0.18 0.50 BSC 13 PIN 1 INDICATOR 16 1 12 1.75 1.60 SQ 1.45 EXPOSED PAD 9 TOP VIEW 0.80 0.75 0.70 4 5 8 0.50 0.40 0.30 BOTTOM VIEW FOR PROPER CONNECTION OF THE EXPOSED PAD, REFER TO THE PIN CONFIGURATION AND FUNCTION DESCRIPTIONS SECTION OF THIS DATA SHEET. 0.05 MAX 0.02 NOM COPLANARITY 0.08 0.20 REF SEATING PLANE 0.25 MIN 08-16-2010-E 3.10 3.00 SQ 2.90 COMPLIANT TO JEDEC STANDARDS MO-220-WEED-6. 图44. 16引脚引脚架构芯片级封装[LFCSP_WQ] 3 mm x 3 mm，超薄体 (CP-16-22) 尺寸单位：mm 5.10 5.00 4.90 16 9 4.50 4.40 4.30 6.40 BSC 1 8 PIN 1 1.20 MAX 0.15 0.05 0.65 BSC 0.30 0.19 COPLANARITY 0.10 0.20 0.09 SEATING PLANE 8° 0° COMPLIANT TO JEDEC STANDARDS MO-153-AB 图45. 16引脚超薄紧缩小型封装[TSSOP] (RU-16) 尺寸单位：mm Rev. 0 | Page 23 of 24 0.75 0.60 0.45 AD5696/AD5694 订购指南 型号1 AD5696ACPZ-RL7 AD5696BCPZ-RL7 AD5696ARUZ AD5696ARUZ-RL7 AD5696BRUZ AD5696BRUZ-RL7 AD5694BCPZ-RL7 AD5694ARUZ AD5694ARUZ-RL7 AD5694BRUZ AD5694BRUZ-RL7 EVAL-AD5696RSDZ EVAL-AD5694RSDZ 1 分辨率 16位 16位 16位 16位 16位 16位 12位 12位 12位 12位 12位 温度范围 −40°C至+105°C −40°C至+105°C −40°C至+105°C −40°C至+105°C −40°C至+105°C −40°C至+105°C −40°C至+105°C −40°C至+105°C −40°C至+105°C −40°C至+105°C −40°C至+105°C 精度(INL) ±8 LSB ±2 LSB ±8 LSB ±8 LSB ±2 LSB ±2 LSB ±1 LSB ±2 LSB ±2 LSB ±1 LSB ±1 LSB 封装描述 16 引脚LFCSP_WQ 16 引脚LFCSP_WQ 16 引脚TSSOP 16 引脚TSSOP 16 引脚TSSOP 16 引脚TSSOP 16 引脚LFCSP_WQ 16 引脚TSSOP 16 引脚TSSOP 16 引脚TSSOP 16 引脚TSSOP AD5696 TSSOP评估板 AD5694 TSSOP评估板 Z = 符合RoHS标准的器件。 I2C refers to a communications protocol originally developed by Philips Semiconductors (now NXP Semiconductors). ©2012 Analog Devices, Inc. All rights reserved. Trademarks and registered trademarks are the property of their respective owners. D10799sc-0-7/12(0) Rev. 0 | Page 24 of 24 封装选项 CP-16-22 CP-16-22 RU-16 RU-16 RU-16 RU-16 CP-16-22 RU-16 RU-16 RU-16 RU-16 标识 DJ8 DJ9 DJQ