四通道、12-bit、串行输入、4-20 mA
和电压输出DAC，提供动态电源控制
AD5735
产品特性
能可以最大限度地降低封装功耗。利用为实现片内功耗最
12-bit分辨率和单调性
低而优化的DC-DC升压转换器，可以在7.4 V至29.5 V范围
用于热管理的动态电源控制
内调节输出驱动器的电压，从而降低功耗。
电流和电压输出引脚可连接到一个引脚
AD5735采用多功能三线式串行接口，能够以最高30MHz
电流输出范围：0 mA至20 mA、4 mA至20 mA和0 mA至24 mA
的时钟速率工作，并与标准SPI、QSPI™、MICROWIRE®、
总不可调整误差(TUE)：±0.1%(最大值)
DSP和微控制器接口标准兼容。该串行接口还提供可选的
电压输出范围(含20%超量程)：0 V至5 V、0 V至10 V、±5 V
和±10 V
CRC-8分组错误校验功能，以及用于监控接口活动的看门
总不可调整误差(TUE)：±0.09%(最大值)
狗定时器。
用户可编程失调与增益
产品特色
片内诊断
1. 用于热管理的动态电源控制
片内基准电压源：±10 ppm/°C(最大值)
2. 12-bit性能
温度范围：−40°C至+105°C
3. 四通道
应用
过程控制
配套产品
致动器控制
产品系列：AD5755, AD5755-1, AD5757, AD5737
PLC(可编程控制器)
外部基准电压源：ADR445、ADR02
概述
数字隔离器：ADuM1410、ADuM1411
AD5735是一款四通道、电压和电流输出DAC，采用−26.4 V
电源：ADP2302、ADP2303
至+33V电源供电。在电流模式下，片内动态电源控制功
欲了解更多配套产品，请访问AD5735产品页面
功能框图
AVCC
5.0V
AVSS
–15V
AGND
AVDD
+15V
SWx
DVDD
VBOOST_x
7.4V TO 29.5V
DGND
LDAC
DC-TO-DC
CONVERTER
SCLK
SDIN
SYNC
SDO
CLEAR
DIGITAL
INTERFACE
IOUT_x
DAC A
+
FAULT
ALERT
GAIN REG A
OFFSET REG A
AD1
CURRENT AND
VOLTAGE
OUTPUT RANGE
SCALING
RSET_x
+VSENSE_x
VOUT_x
AD0
–VSENSE_x
DAC CHANNEL A
REFOUT
REFERENCE
REFIN
DAC CHANNEL B
DAC CHANNEL C
DAC CHANNEL D
09961-100
AD5735
NOTES
1. x = A, B, C, OR D.
图1.
Rev. B
Information furnished by Analog Devices is believed to be accurate and reliable. However, no
responsibility is assumed by Analog Devices for its use, nor for any infringements of patents or other
rights of third parties that may result from its use. Specifications subject to change without notice. No
license is granted by implication or otherwise under any patent or patent rights of Analog Devices.
Trademarks and registered trademarks are the property of their respective owners.
One Technology Way, P.O. Box 9106, Norwood, MA 02062-9106, U.S.A.
Tel: 781.329.4700
www.analog.com
Fax: 781.461.3113 ©2011–2012 Analog Devices, Inc. All rights reserved.
ADI中文版数据手册是英文版数据手册的译文，敬请谅解翻译中可能存在的语言组织或翻译错误，ADI不对翻译中存在的差异或由此产生的错误负责。如需确认任何词语的准确性，请参考ADI提供
的最新英文版数据手册。
AD5735
目录
特性.................................................................................................... 1
控制寄存器 ............................................................................... 34
应用.................................................................................................... 1
回读操作.................................................................................... 37
概述.................................................................................................... 1
产品特性 ......................................................................................... 39
产品特色 ........................................................................................... 1
故障输出.................................................................................... 39
配套产品 ........................................................................................... 1
电压输出短路保护 .................................................................. 39
功能框图 ........................................................................................... 1
数字失调和增益控制.............................................................. 39
修订历史 ........................................................................................... 2
写入期间回读状态 .................................................................. 39
详细功能框图 .................................................................................. 3
异步清零.................................................................................... 40
技术规格 ........................................................................................... 4
分组差错校验 ........................................................................... 40
交流工作特性 ............................................................................. 7
看门狗定时器 ........................................................................... 40
时序特性...................................................................................... 8
报警输出.................................................................................... 40
绝对最大额定值 ........................................................................... 11
内部基准电压源....................................................................... 40
热阻 ............................................................................................ 11
外部电流设置电阻 .................................................................. 40
ESD警告..................................................................................... 11
数字压摆率控制....................................................................... 41
引脚配置和功能描述 ................................................................... 12
动态功率控制 ........................................................................... 41
典型性能参数 ................................................................................ 15
DC-DC转换器 .......................................................................... 42
电压输出.................................................................................... 15
AICC电源要求—静态 ............................................................... 43
电流输出.................................................................................... 19
AICC电源要求—压摆率........................................................... 43
DC-DC转换器 .......................................................................... 23
应用信息 ......................................................................................... 45
基准电压源 ............................................................................... 24
在同一引脚上输出电压和电流 ............................................ 45
概述 ............................................................................................ 25
采用内部RSET的电流输出模式 ........................................... 45
术语.................................................................................................. 26
精密基准电压源的选择 ......................................................... 45
工作原理 ......................................................................................... 28
驱动感性负载 ........................................................................... 46
DAC架构.................................................................................... 28
瞬变电压保护 ........................................................................... 46
AD5735的上电状态................................................................. 29
微处理器接口 ........................................................................... 46
串行接口.................................................................................... 29
布局指南.................................................................................... 46
传递函数.................................................................................... 29
电流隔离接口 ........................................................................... 47
寄存器 ............................................................................................. 30
外形尺寸.................................................................................... 48
使能输出.................................................................................... 31
订购指南 ......................................................................................... 48
数据寄存器 ............................................................................... 32
修订历史
2012年5月—修订版A至修订版B
更改“AD5735的上电状态”部分.................................................. 29
更改图2 ............................................................................................. 3
更改“回读操作”部分.................................................................... 37
2011年11月—修订版0至修订版A
2011年7月—修订版0：初始版
为表1的输出特性和电流输出精度参数添加注释................... 4
Rev. B | Page 2 of 48
AD5735
详细功能框图
AVCC
5.0V
AVSS
–15V
DVDD
DGND
LDAC
CLEAR
SCLK
SDIN
SYNC
SDO
AGND
SWA
VBOOST_A
POWER-ON
RESET
INPUT
SHIFT
REGISTER
AND
CONTROL
FAULT
STATUS
REGISTER
ALERT
AVDD
+15V
DC-TO-DC
CONVERTER
DYNAMIC
POWER
CONTROL
12
DAC
DATA
REG A
+
DAC
INPUT
REG A
12
7.4V TO 29.5V VSEN1
R2
DAC A
VSEN2
R3
GAIN REG A
OFFSET REG A
IOUT_A
RSET_A
R1
WATCHDOG
TIMER
(SPI ACTIVITY)
30k
REFOUT
REFIN
VOUT
RANGE
SCALING
VREF
REFERENCE
BUFFERS
DAC CHANNEL A
+VSENSE_A
VOUT_A
–VSENSE_A
IOUT_B, IOUT_C, IOUT_D
AD0
AD5735
RSET_B, RSET_C, RSET_D
±V SENSE_B, ±VSENSE_C, ±VSENSE_D
DAC CHANNEL D
VOUT_B, VOUT_C, VOUT_D
SWB, SWC, SWD
图2
Rev. B | Page 3 of 48
VBOOST_B, VBOOST_C, VBOOST_D
09961-001
AD1
DAC CHANNEL B
DAC CHANNEL C
AD5735
技术规格
AVDD = VBOOST_x = 15 V；AVSS = −15 V；DVDD = 2.7 V至5.5 V；AVCC = 4.5 V至5.5 V；DC-DC转换器禁用；AGND = DGND =
GNDSWX = 0 V；REFIN = 5 V；电压输出：RL = 1 kΩ，CL = 220 pF；电流输出：RL = 300 Ω；除非另有说明，所有规格均为
TMIN至TMAX。
表1.
参数1
电压输出
输出电压范围
分辨率
电压输出精度
,
总不可调整误差(TUE)
TUE长期稳定性
相对精度(NL)
差分非线性(DNL)
零刻度误差
零刻度TC2
双极性零误差
双极性零刻度TC2
失调误差
失调TC2
增益误差
增益TC2
满刻度误差
最小值
0
0
−5
−10
0
0
−6
−12
12
−0.09
−0.13
−0.032
−1
−0.05
−0.08
−0.05
−0.08
−0.065
−0.09
−0.08
−0.15
−0.09
−0.13
满刻度TC2
电压输出
特性2
上裕量
下裕量
输出电压漂移与时间的关系
短路电流
阻性负载
容性负载稳定性
直流输出阻抗
直流电源抑制比
直流串扰
电流输出
输出电流范围
分辨率
典型值
±0.012
±0.05
35
±0.006
±0.004
±0.004
±2
±0.003
±0.03
±2
±0.005
±0.03
±2
±0.004
±0.004
±3
±0.01
±0.05
±2
1
1
20
12/6
1
最大值
单位
5
10
+5
+10
6
12
+6
+12
V
V
V
V
V
V
V
V
Bits
+0.09
+0.13
% FSR
% FSR
ppm FSR
% FSR
LSB
% FSR
% FSR
ppm FSR/°C
% FSR
% FSR
ppm FSR/°C
% FSR
% FSR
ppm FSR/°C
% FSR
% FSR
ppm FSR/°C
% FSR
% FSR
ppm FSR/°C
范围：0 V至5 V、0 V至10 V、±5 V、±10 V
超量程时(0 V至6 V、0 V至12 V、±6 V、±12 V)
1000小时后漂移，TJ = 150°C
V
V
ppm FSR
相对于VBOOST电源电压
相对于AVSS电源电压
+0.032
+1
+0.05
+0.08
+0.05
+0.08
+0.065
+0.09
+0.08
+0.15
+0.09
+0.13
2.2
1.4
16/8
10
2
0.06
50
24
0
0
4
12
24
20
20
Rev. B | Page 4 of 48
mA
kΩ
nF
µF
Ω
µV/V
µV
mA
mA
mA
Bits
测试条件/注释
保证单调性
电压范围：0 V至5 V、0 V至10 V
超量程时(0 V至6 V、0 V至12 V)
电压范围：±5 V、±10 V
超量程时(±6 V、±12 V)
范围：0 V至5 V、0 V至10 V、±5 V、±10 V
超量程时(0 V至6 V、0 V至12 V、±6 V、±12 V)
范围：0 V至5 V、0 V至10 V、±5 V、±10 V
超量程时(0 V至6 V、0 V至12 V、±6 V、±12 V)
范围：0 V至5 V、0 V至10 V、±5 V、±10 V
超量程时(0 V至6 V、0 V至12 V、±6 V、±12 V)
1000小时后漂移，¾刻度输出，
TJ = 150°C，AVSS = −15 V
用户可编程，默认值为16 mA(典型值)。
额定性能
连接220 pF外部补偿电容
AD5735
参数1
电流输出精度
(外部RSET)
总不可调整误差(TUE)
TUE长期稳定性
相对精度(INL)
差分非线性(DNL)
失调误差
失调误差漂移2
增益误差
增益TC2
满刻度误差
满刻度TC2
直流串扰
电流输出精度
(内部RSET)
总不可调整误差(TUE)3, 4
TUE长期稳定性
相对精度(INL)
差分非线性(DNL)
失调误差3, 4
失调误差漂移2
增益误差
增益TC2
满刻度误差3、4
满刻度TC2
直流串扰4
电流输出
特性2
电流环路顺从电压
最小值
典型值
最大值
单位
假设为理想电阻，更多信息参见“外部电流
设置电阻”部分。
−0.1
−0.032
−1
−0.1
−0.1
−0.1
−0.14
−0.032
−1
−0.1
−0.12
−0.14
±0.019
100
±0.006
±0.012
±4
±0.004
±3
±0.014
±5
0.0005
±0.022
180
±0.006
±0.017
±6
±0.004
±9
±0.02
±14
−0.011
VBOOST_x −
2.4
+0.1
+0.032
+1
+0.1
+0.1
+0.1
+0.14
+0.032
+1
+0.1
+0.12
+0.14
VBOOST_x −
2.7
% FSR
ppm FSR
% FSR
LSB
% FSR
ppm FSR/°C
% FSR
ppm FSR/°C
% FSR
ppm FSR/°C
% FSR
% FSR
ppm FSR
% FSR
LSB
% FSR
ppm FSR/°C
% FSR
ppm FSR/°C
% FSR
ppm FSR/°C
% FSR
90
140
阻性负载
100
0.02
1000小时后漂移，TJ = 150°C
保证单调性
外部RSET
1000小时后漂移，TJ = 150°C
保证单调性
内部RSET
V
输出电流漂移与时间的关系
直流输出阻抗
直流电源抑制比
基准电压输入/输出
基准输入2
基准输入电压
直流输入阻抗
基准输出
输出电压
基准TC2
输出噪声(0.1 Hz至10 Hz)2
噪声频谱密度2
输出电压漂移与时间的关系2
容性负载2
负载电流
短路电流
电压调整率2
负载调整率2
热滞2
测试条件/注释
1000
ppm FSR
ppm FSR
Ω
1
MΩ
µA/V
1000小时后漂移，¾刻度输出，TJ = 150°C
外部RSET
内部RSET
DC-DC转换器的最大负载为1 kΩ，选择时
不超过合规要求即可；参见图51和表28中
的DC-DC MaxV位。
4.95
45
5
150
5.05
V
MΩ
额定性能
4.995
−10
5
±5
7
100
180
1000
9
10
3
95
160
5
5.005
+10
V
ppm/°C
µV p-p
nV/√Hz
ppm
nF
mA
mA
ppm/V
ppm/mA
ppm
ppm
TA = 25°C
Rev. B | Page 5 of 48
10 kHz时
1000小时后漂移，TJ = 150°C
见图62
见图63
见图62
第一温度周期
第二温度周期
AD5735
参数1
DC-DC转换器
开关
开关导通电阻
开关漏电流
峰值电流限制
振荡器
振荡器频率
最大占空比
数字输入2
输入高电压VIH
输入低电压VIL
输入电流
引脚电容
数字输出2
SDO、ALERT引脚
输出低电压VOL
输出高电压VOH
高阻抗漏电流
高阻抗输出
电容
FAULT 引脚
输出低电压VOL
输出高电压VOH
电源要求
AVDD
AVSS
DVDD
AVCC
AIDD
AISS
最小值
典型值
最大值
0.425
10
0.8
11.5
13
14.5
0.8
+1
2.6
0.4
每引脚
每引脚
吸电流200 µA
源电流200 µA
0.4
V
V
V
10 kΩ上拉电阻，至DVDD
2.5 mA时
10 kΩ上拉电阻，至DVDD
33
−10.8
5.5
5.5
10.5
V
V
V
V
mA
7
−8.8
7.5
mA
mA
9.2
11
mA
mA
1
2.7
mA
mA
1
mA
mW
+1
2.5
0.6
3.6
9
−26.4
2.7
4.5
8.6
AICC
IBOOST 5
功耗
V
V
µA
pF
该振荡器经分频后，
为DC-DC转换器提供开关频率
410 kHz DC-DC开关频率
符合JEDEC标准
V
V
µA
pF
DVDD − 0.5
−1
−1.7
DICC
MHz
%
2
−11
测试条件/注释
Ω
nA
A
89.6
−1
单位
173
1
所有通道均为电压输出模式，输出端无负载，
电源电压范围内
所有通道均为电流输出模式
所有通道均为电压输出模式，输出端无负载，
电源电压范围内
所有通道均为电流输出模式
VIH = DVDD，VIL = DGND，内部振荡器处于运行
状态，电源电压范围内
输出端无负载，电源电压范围内
每通道，电压输出模式，输出端无负载，
电源电压范围内
每通道，电流输出模式
AVDD = 15 V，AVSS = −15 V，DC-DC转换器使能，
电流输出模式，输出禁用
温度范围：−40°C至+105℃；+25℃(典型值)。
通过设计和特性保证，但未经生产测试。
3
对于采用内部RSET的电流输出，失调、满量程和TUE测量不包括直流串扰。测量时所有四个通道使能并且加载相同代码。
4
欲了解有关直流串扰的更多信息，请参见“使用内部RSET的电流输出模式”部分。
5
图53至图56中的效率曲线图包含IBOOST静态电流。
2
Rev. B | Page 6 of 48
AD5735
交流工作特性
AVDD = VBOOST_x = 15 V；AVSS = −15 V；DVDD = 2.7 V至5.5 V；AVCC = 4.5 V至5.5 V；DC-DC转换器禁用；AGND = DGND =
GNDSWX = 0 V；REFIN = 5 V；电压输出：RL = 2 kΩ，CL = 220 pF；电流输出：RL = 300 Ω；除非另有说明，所有规格均
为TMIN至TMAX。
表2.
参数1
电压输出动态
性能
输出电压建立时间
最小值
典型值
最大值
11
测试条件/注释
5 V阶跃至±0.03% FSR，0 V至5 V范围
10 V阶跃至±0.03% FSR，0 V至10 V范围
0 V至10 V范围
压摆率
上电毛刺能量
数模转换毛刺能量
毛刺脉冲峰值幅度
数字馈通
DAC间串扰
输出噪声(0.1 Hz至
10 Hz带宽)
输出噪声频谱密度
1.9
150
6
25
1
2
0.01
µs
µs
V/µs
nV-sec
nV-sec
mV
nV-sec
nV-sec
LSB 峰峰值
150
nV/√Hz
交流电源抑制比
83
dB
18
电流输出动态
性能
输出电流建立时间
输出噪声(0.1 Hz至
10 Hz带宽)
输出噪声频谱密度
1
单位
15
参见测试条件/注释
0 V至10 V范围
12-bitLSB，0 V至10 V范围
测量条件：10 kHz、中间电平输出、
0 V至10 V范围
200 mV、50 Hz/60 Hz正弦波叠加于
电源电压上
0.01
至0.1% FSR，电流范围：0 mA至24 mA
有关使用DC-DC转换器时的建立时间，
请参见图47、图48和图49
LSB 峰峰值 12-bitLSB，0 mA至24 mA范围
0.5
nA/√Hz
通过设计和特性保证，但未经生产测试。
Rev. B | Page 7 of 48
µs
ms
测量条件：10 kHz、中间电平输出、
0 mA至24 mA范围
AD5735
时序特性
AVDD = VBOOST_x = 15 V；AVSS = −15 V；DVDD = 2.7 V至5.5 V；AVCC = 4.5 V至5.5 V；DC-DC转换器禁用；AGND = DGND =
GNDSWX = 0 V；REFIN = 5 V；电压输出：RL = 1 kΩ，CL = 220 pF；电流输出：RL = 300 Ω；除非另有说明，所有规格均为
TMIN至TMAX。
表3.
参数1, 2, 3
t1
t2
t3
t4
t5
t6
t7
t8
t9
t10
t11
t12
t13
t14
t15
t16
t17
t18
t194
在TMIN、TMAX的限值
33
13
13
13
13
198
5
5
20
5
10
500
见表2
10
5
40
21
5
500
800
20
5
单位
描述
ns(最小值) SCLK周期时间
ns(最小值) SCLK高电平时间
ns(最小值) SCLK低电平时间
ns(最小值) SYNC 下降沿到SCLK下降沿建立时间
ns(最小值) 第24/32个SCLK下降沿到SYNC上升沿(参见图76)
ns(最小值) SYNC 高电平时间
ns(最小值) 数据建立时间
ns(最小值) 数据保持时间
µs (最小值) SYNC 上升沿到LDAC下降沿
(全部DAC更新，或者任意通道使能数字压摆率控制)
µs (最小值) SYNC 上升沿到LDAC下降沿(单个DAC更新)
ns(最小值) LDAC 低电平脉冲宽度
ns(最大值) LDAC 下降沿到DAC输出响应时间
µs (最大值) DAC输出建立时间
ns(最小值) CLEAR高电平时间
µs (最大值) CLEAR激活时间
ns(最大值) SCLK上升沿到SDO有效
SYNC 上升沿到DAC输出响应时间(LDAC = 0)
µs (最小值) 全部DAC更新
µs (最小值) 单个DAC更新
ns(最小值) LDAC 下降沿到SYNC上升沿
ns(最小值) RESET 脉冲宽度
SYNC 高电平到下一个SYNC低电平(使能数字压摆率控制)
µs (最小值) 全部DAC更新
µs (最小值) 单个DAC更新
1
通过设计和特性保证，但未经生产测试。
所有输入信号均指定tRISE = tFALL = 5 ns(10%至90% DVDD)并从1.2 V电平起开始计时。
3
参见图3、图4、图5和图6。
4
此特性适用于LDAC在写周期保持低电平时；否则参见t9。
2
Rev. B | Page 8 of 48
AD5735
时序图
t1
SCLK
1
2
24
t3
t6
t2
t4
t5
SYNC
t8
t7
SDIN
t19
MSB
LSB
t10
t10
t9
LDAC
t17
t12
t11
VOUT_x
LDAC = 0
t12
t16
VOUT_x
t13
CLEAR
t14
VOUT_x
09961-002
t18
RESET
图3. 串行接口时序图
SCLK
1
1
24
24
t6
SYNC
MSB
LSB
MSB
LSB
INPUT WORD SPECIFIES
REGISTER TO BE READ
NOP CONDITION
MSB
SDO
UNDEFINED
LSB
t15
图4. 回读时序图
Rev. B | Page 9 of 48
SELECTED REGISTER DATA
CLOCKED OUT
09961-003
SDIN
AD5735
LSB
1
MSB
16
2
SCLK
SDO
R/W
DUT_
AD1
DUT_
AD0
SDO DISABLED
X
X
X
D15
D14
D1
D0
SDO_
ENAB
STATUS
STATUS
STATUS
STATUS
图5. 写入期间回读状态、时序图
200µA
TO OUTPUT
PIN
IOL
VOH (MIN) OR
VOL (MAX)
CL
50pF
200µA
IOH
图 6. SDO时序图负载电路
Rev. B | Page 10 of 48
09961-005
SDIN
09961-004
SYNC
AD5735
绝对最大额定值
TA
除非另有说明，T
= 25°C。100 mA以下的瞬态电流不会
A
注意，超出上述绝对最大额定值可能会导致器件永久性损
造成SCR闩锁。
坏。这只是额定最值，并不能以这些条件或者在任何其它
表4.
参数
AVDD、VBOOST_x至AGND、DGND
AVSS至AGND、DGND
AVDD至AVSS
AVCC至AGND
DVDD至DGND
数字输入至DGND
数字输出至DGND
REFIN、REFOUT至AGND
VOUT_x至AGND
+VSENSE_x、−VSENSE_x至AGND
IOUT_x至AGND
SWx至AGND
AGND、GNDSWx至DGND
工作温度范围(TA)
工业1
存储温度范围
结温(TJ最大值)
功耗
引脚温度
焊接
1
超出本技术规范操作章节中所示规格的条件下，推断器件
额定值
−0.3 V至+33 V
+0.3 V至−28 V
−0.3 V至+60 V
−0.3 V至+7 V
−0.3 V至+7 V
−0.3 V至DVDD + 0.3 V或+7 V
(取较小者)
−0.3 V至DVDD + 0.3 V或+7 V
(取较小者)
−0.3 V至AVDD + 0.3 V或+7 V
(取较小者)
AVSS至VBOOST_x或33 V
(若使用DC-DC转换器)
AVSS至VBOOST_x或33 V
(若使用DC-DC转换器)
AVSS至VBOOST_x或33 V
(若使用DC-DC转换器)
−0.3 V至+33 V
−0.3 V至+0.3 V
−40°C至+105°C
能否正常工作。长期在绝对最大额定值条件下工作会影响
器件的可靠性。
热阻
结至空气热阻(θJA)针对JEDEC 4层测试板而规定。
表5. 热阻
封装类型
64引脚LFCSP (CP-64-3)
θJA
20
单位
°C/W
ESD警告
−65°C至+150°C
125°C
(TJ max − TA)/θJA
JEDEC工业标准
J-STD-020
为使结温低于125°C，必须降低芯片额定功耗。
Rev. B | Page 11 of 48
ESD(静电放电)敏感器件。
带电器件和电路板可能会在没有察觉的情况下放电。
尽管本产品具有专利或专有保护电路，但在遇到高
能量ESD时，器件可能会损坏。因此，应当采取适当
的ESD防范措施，以避免器件性能下降或功能丧失。
AD5735
64
63
62
61
60
59
58
57
56
55
54
53
52
51
50
49
RSET_C
RSET_D
REFOUT
REFIN
COMPLV_D
–VSENSE_D
+VSENSE_D
COMPDCDC_D
VBOOST_D
VOUT_D
IOUT_D
AVSS
COMPLV_C
–VSENSE_C
+VSENSE_C
VOUT_C
引脚配置和功能描述
PIN 1
INDICATOR
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
AD5735
TOP VIEW
(Not to Scale)
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
COMPDCDC_C
IOUT_C
VBOOST_C
AVCC
SWC
GNDSWC
GNDSWD
SWD
AVSS
SWA
GNDSWA
GNDSWB
SWB
AGND
VBOOST_B
IOUT_B
NOTES
1.THE EXPOSED PADDLE SHOULD BE CONNECTED TO THE POTENTIAL OF THE
AVSS PIN, OR, ALTERNATIVELY, IT CAN BE LEFT ELECTRICALLY UNCONNECTED.
IT IS RECOMMENDED THAT THE PADDLE BE THERMALLY CONNECTED TO A
COPPER PLANE FOR ENHANCED THERMAL PERFORMANCE.
09961-006
POC
RESET
AVDD
COMPLV_A
–VSENSE_A
+VSENSE_A
COMPDCDC_A
VBOOST_A
VOUT_A
IOUT_A
AVSS
COMPLV_B
–VSENSE_B
+VSENSE_B
VOUT_B
COMPDCDC_B
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
RSET_B
RSET_A
REFGND
REFGND
AD0
AD1
SYNC
SCLK
SDIN
SDO
DVDD
DGND
LDAC
CLEAR
ALERT
FAULT
图7. 引脚配置
表6. 引脚功能描述
引脚编号
1
引脚名称
RSET_B
2
RSET_A
3
4
5
6
7
REFGND
REFGND
AD0
AD1
SYNC
8
SCLK
9
10
11
12
13
SDIN
SDO
DVDD
DGND
LDAC
14
CLEAR
描述
可将一个外部精密、低漂移、15 kΩ电流设置电阻连接到此引脚，提高IOUT_B温度漂移性能。更多信息
请参见“外部电流设置电阻”部分。
可将一个外部精密、低漂移、15 kΩ电流设置电阻连接到此引脚，提高IOUT_A温度漂移性能。更多信息
请参见“外部电流设置电阻”部分。
内部基准电压源的地基准点。
内部基准电压源的地基准点。
片上待测器件(DUT)的地址解码引脚。
片上DUT的地址解码引脚。
串行接口的帧同步信号。低电平输入有效。SYNC为低电平时，数据在SCLK下降沿读入输入移位寄存
器。
串行时钟输入。数据在SCLK下降沿读入输入移位寄存器。串行接口工作时钟速度最高达30 MHz。
串行数据输入。数据必须在SCLK的下降沿有效。
串行数据输出。用于以回读模式从串行寄存器输出数据(参见图4和图5)。
数字电源引脚。电压范围为2.7 V至5.5 V。
数字地。
加载DAC。此低电平有效输入用于更新DAC寄存器和DAC输出。当LDAC永久接为低电平时，在SYNC
的上升沿更新寻址DAC数据寄存器。如果LDAC在写入周期保持高电平，DAC输入寄存器会更新，但
DAC输出仅在LDAC的下降沿才会更新(参见图3)。利用该模式可以同时更新所有模拟输出。LDAC引脚
不能悬空。
高电平有效边沿敏感输入。此引脚置位时，输出电流和电压设置为已编程的清零代码位。只有已使
能清零功能的通道才会被清零。更多信息请参见“异步清零”部分。当CLEAR功能激活时，不能向DAC
输出寄存器写入数据。
Rev. B | Page 12 of 48
AD5735
引脚编号
15
引脚名称
ALERT
描述
高电平有效输出。当接口引脚在预设时间内无SPI活动时，该引脚将被置位。详见“报警输出”部分。
低电平有效、开漏输出。检测到以下任一条件时此引脚置位低电平：电流模式下开路；电压模式下
短路；PEC误差；或过温条件(参见“故障输出”部分)。
16
FAULT
17
POC
上电条件。此引脚决定上电条件，在上电期间及器件复位后读取。如果POC = 0，则器件上电时，其
电压和电流通道均为三态模式。如果POC = 1，则器件上电时，电压输出通道上有一个接地的30 kΩ
下拉电阻，电流通道为三态模式。
18
19
20
RESET
AVDD
COMPLV_A
21
−VSENSE_A
22
+VSENSE_A
硬件复位，低电平有效输入。
正模拟电源引脚。电压范围为9 V至33 V。
VOUT_A输出缓冲的可选补偿电容连接。在此引脚与VOUT_A引脚之间连接一个220 pF电容允许电压输出驱
动最高2 μF。应注意，增加此电容会降低输出放大器的带宽，从而增加建立时间。
VOUT_A负电压输出负载连接的检测连接。为保证实现额定工作性能，此引脚必须保持在地电压的±3.0 V
范围内。
VOUT_A正电压输出负载连接的检测连接。此引脚与VOUT_A引脚间的电压差异直接加到裕量要求中。
23
COMPDCDC_A
DC-DC补偿电容。应将一个10 nF电容连接在此引脚与地之间。用于调节通道A DC-DC转换器的反馈
环路。或者，当采用外部补偿电阻时，将一个电阻与一个电容串联起来，然后连接在此引脚与地之
间。更多信息请参见“DC-DC转换器补偿电容”部分和“AICC电源要求—压摆率”部分。
24
VBOOST_A
通道A电流输出级的电源引脚(见图71)。此引脚也是VOUT_A级的电源，由DC-DC转换器调节至15 V。
若要使用DC-DC转换器，须如图77所示连接此引脚。
25
26
27
28
VOUT_A
IOUT_A
AVSS
COMPLV_B
DAC通道A的缓冲模拟输出电压。
DAC通道A的电流输出引脚。
负模拟电源引脚。电压范围为−10.8 V至−26.4 V。
VOUT_B输出缓冲的可选补偿电容连接。在此引脚与VOUT_B引脚之间连接一个220 pF电容允许电压输出驱
动最高2 μF。应注意，增加此电容会降低输出放大器的带宽，从而增加建立时间。
29
−VSENSE_B
30
+VSENSE_B
VOUT_B负电压输出负载连接的检测连接。为保证实现额定工作性能，此引脚必须保持在地电压的±3.0 V
范围内。
VOUT_B正电压输出负载连接的检测连接。此引脚与VOUT_B引脚间的电压差异直接加到裕量要求中。
31
32
VOUT_B
COMPDCDC_B
DAC通道B的缓冲模拟输出电压。
DC-DC补偿电容。应将一个10 nF电容连接在此引脚与地之间。用于调节通道B DC-DC转换器的反馈环
路。或者，当采用外部补偿电阻时，将一个电阻与一个电容串联起来，然后连接在此引脚与地之
间。更多信息请参见“DC-DC转换器补偿电容”部分和“AICC电源要求—压摆率”部分。
33
34
IOUT_B
VBOOST_B
DAC通道B的电流输出引脚。
通道B电流输出级的电源引脚(见图71)。此引脚也是VOUT_B级的电源，由DC-DC转换器调节至15 V。若
要使用DC-DC转换器，须如图77所示连接此引脚。
35
36
AGND
SWB
模拟电路的地参考点。此引脚必须连接到0 V。
通道B DC-DC电路的开关输出引脚。若要使用DC-DC转换器，须如图77所示连接此引脚。
37
38
39
40
41
GNDSWB
GNDSWA
SWA
AVSS
SWD
DC-DC开关电路的地连接引脚。此引脚应始终连接到地。
DC-DC开关电路的地连接引脚。此引脚应始终连接到地。
通道A DC-DC电路的开关输出引脚。若要使用DC-DC转换器，须如图77所示连接此引脚。
负模拟电源引脚。电压范围为−10.8 V至−26.4 V。
通道D DC-DC电路的开关输出引脚。若要使用DC-DC转换器，须如图77所示连接此引脚。
42
43
44
GNDSWD
GNDSWC
SWC
DC-DC开关电路的地连接引脚。此引脚应始终连接到地。
DC-DC开关电路的地连接引脚。此引脚应始终连接到地。
通道C DC-DC电路的开关输出引脚。若要使用DC-DC转换器，须如图77所示连接此引脚。
Rev. B | Page 13 of 48
AD5735
引脚编号
45
46
引脚名称
AVCC
VBOOST_C
47
48
IOUT_C
COMPDCDC_C
49
50
VOUT_C
+VSENSE_C
51
−VSENSE_C
52
COMPLV_C
53
54
55
56
AVSS
IOUT_D
VOUT_D
VBOOST_D
57
COMPDCDC_D
DC-DC补偿电容。应将一个10 nF电容连接在此引脚与地之间。用于调节通道D DC-DC转换器的反馈
环路。或者，当采用外部补偿电阻时，将一个电阻与一个电容串联起来，然后连接在此引脚与地之
间。更多信息请参见“DC-DC转换器补偿电容”部分和“AICC电源要求—压摆率”部分。
58
+VSENSE_D
VOUT_D正电压输出负载连接的检测连接。此引脚与VOUT_D引脚间的电压差异直接加到裕量要求中。
59
−VSENSE_D
60
COMPLV_D
61
62
REFIN
REFOUT
VOUT_D负电压输出负载连接的检测连接。为保证实现额定工作性能，此引脚必须保持在地电压的±3.0 V
范围内。
VOUT_D输出缓冲的可选补偿电容连接。在此引脚与VOUT_D引脚之间连接一个220 pF电容允许电压输出驱
动最高2 μF。应注意，增加此电容会降低输出放大器的带宽，从而增加建立时间。
外部基准电压输入。
内部基准电压输出。建议在REFOUT与REFGND之间放置一个0.1 μF电容。
63
RSET_D
64
RSET_C
EPAD
描述
DC-DC电路的电源引脚。电压范围为4.5 V至5.5 V。
通道C 电流输出级的电源引脚(见图71)。此引脚也是VOUT_C级的电源，由DC-DC转换器调节至15 V。若
要使用DC-DC转换器，须如图77所示连接此引脚。
DAC通道C的电流输出引脚。
DC-DC补偿电容。应将一个10 nF电容连接在此引脚与地之间。用于调节通道C DC-DC转换器的反馈环
路。或者，当采用外部补偿电阻时，将一个电阻与一个电容串联起来，然后连接在此引脚与地之
间。更多信息请参见“DC-DC转换器补偿电容”部分和“AICC电源要求—压摆率”部分。
DAC通道C的缓冲模拟输出电压。
VOUT_C正电压输出负载连接的检测连接。此引脚与VOUT_C引脚间的电压差异直接加到裕量要求中。
VOUT_C负电压输出负载连接的检测连接。为保证实现额定工作性能，此引脚必须保持在地电压的±3.0 V
范围内。
VOUT_C输出缓冲的可选补偿电容连接。在此引脚与VOUT_C引脚之间连接一个220 pF电容允许电压输出驱
动最高2 μF。应注意，增加此电容会降低输出放大器的带宽，从而增加建立时间。
负模拟电源引脚。电压范围为−10.8 V至−26.4 V。
DAC通道D的电流输出引脚。
DAC通道D的缓冲模拟输出电压。
通道D电流输出级的电源引脚(见图71)。此引脚也是VOUT_D级的电源，由DC-DC转换器调节至15 V。若
要使用DC-DC转换器，须如图77所示连接此引脚。
可将一个外部精密、低漂移、15 kΩ电流设置电阻连接到此引脚，提高IOUT_D温度漂移性能。更多信息
请参见“外部电流设置电阻”部分。
可将一个外部精密、低漂移、15 kΩ电流设置电阻连接到此引脚，提高IOUT_C温度漂移性能。更多信息
请参见“外部电流设置电阻”部分。
裸露焊盘。裸露焊盘应连接到AVSS引脚电位，或者可不进行电气连接。建议将焊盘热连接到铜层，
增强散热性能。
Rev. B | Page 14 of 48
AD5735
典型工作特性
电压输出
0.008
0.008
AVDD = +15V
AVSS = –15V
TA = 25°C
0.006
0.004
0.004
INL ERROR (%FSR)
0.002
0
–0.002
±12V RANGE
1000
2000
3000
4000
CODE
–0.008
–40
–20
0.4
0.4
DNL ERROR (LSB)
0.2
0
–0.2
–0.4
±10V RANGE
–0.6
±10V RANGE
WITH DC-TO-DC CONVERTER
±12V RANGE
100
AVDD = +15V
AVSS = –15V
ALL RANGES
MAX DNL
0.2
0
MIN DNL
–0.2
–0.4
–0.6
–0.8
–0.8
1000
2000
3000
4000
–1.0
–40
09961-209
0
CODE
–20
0
20
40
60
80
100
TEMPERATURE (°C)
图9. 差分非线性误差与DAC代码的关系
图12. 差分非线性误差与温度的关系
0.02
0.06
0.01
TOTAL UNADJUSTED ERROR (%FSR)
AVDD = +15V
AVSS = –15V
TA = 25°C
0
–0.01
–0.02
±10V RANGE
±12V RANGE
–0.03
±10V RANGE
WITH DC-TO-DC CONVERTER
0
1000
2000
3000
CODE
4000
09961–210
TOTAL UNADJUSTED ERROR (%FSR)
80
09961-212
DNL ERROR (LSB)
0.8
0.6
–0.04
60
1.0
0.6
–1.0
40
图11. 积分非线性误差与温度的关系
AVDD = +15V
AVSS = –15V
TA = 25°C
0.8
20
TEMPERATURE (°C)
图8. 积分非线性误差与DAC代码的关系
1.0
0
09961-211
0
–0.002
AVDD = +15V
AVSS = –15V
OUTPUT UNLOADED
–0.006
±10V RANGE
WITH DC-TO-DC CONVERTER
09961-208
–0.006
0
+5V RANGE MAX INL
±10V RANGE MAX INL
±12V RANGE MAX INL
+5V RANGE MIN INL
±10V RANGE MIN INL
±12V RANGE MIN INL
–0.004
±10V RANGE
–0.004
0.002
图10. 总不可调整误差与DAC代码的关系
0.05
+5V RANGE
±10V RANGE
±12V RANGE
0.04
0.03
AV DD = +15V
AV SS = –15V
OUTPUT UNLOADED
0.02
0.01
0
–0.01
–40
–20
0
20
40
60
80
TEMPERATURE (°C)
图13. 总不可调整误差与温度的关系
Rev. B | Page 15 of 48
100
09961-129
INL ERROR (%FSR)
0.006
AD5735
0.09
0.06
0.08
0.07
+5V RANGE
±10V RANGE
±12V RANGE
0.04
GAIN ERROR (%FSR)
FULL-SCALE ERROR (%FSR)
0.05
0.03
AV DD = +15V
AV SS = –15V
OUTPUT UNLOADED
0.02
0.01
0.06
+5V RANGE
±10V RANGE
±12V RANGE
AV DD = +15V
AV SS = –15V
OUTPUT UNLOADED
0.05
0.04
0.03
0.02
0.01
0
0
0
20
40
60
80
100
TEMPERATURE (°C)
–0.02
–40
09961-132
–20
–20
0
20
40
60
80
100
80
100
TEMPERATURE (°C)
图14. 满刻度误差与温度的关系
09961-135
–0.01
–0.01
–40
图17. 增益误差与温度的关系
0.015
0.006
0.010
0.005
+5V RANGE
±10V RANGE
±12V RANGE
–0.005
–0.010
–0.015
AV DD = +15V
AV SS = –15V
OUTPUT UNLOADED
–0.020
–0.025
–0.030
+5V RANGE
0.004
0.003
+6V RANGE
0.002
0.001
AV DD = +15V
AV SS = –15V
OUTPUT UNLOADED
–0.035
–20
0
20
40
60
80
100
TEMPERATURE (°C)
0
–40
09961-133
–0.040
–40
0
20
40
60
TEMPERATURE (°C)
图15. 失调误差与温度的关系
图18. 零刻度误差与温度的关系
0.010
0.006
MAX INL
±10V RANGE
0.005
0.004
0
–0.010
–0.015
INL ERROR (%FSR)
–0.005
AV DD = +15V
AV SS = –15V
OUTPUT UNLOADED
–0.020
±12V RANGE
–0.025
0.002
0V TO 5V RANGE
TA = 25°C
AVSS = –26.4V FOR AVDD > +26.4V
AVSS = –10.8V FOR AVDD < +10.8V
0
–0.002
–0.030
–0.035
–0.004
MIN INL
–0.045
–40
–20
0
20
40
60
TEMPERATURE (°C)
80
100
图16. 双极性零误差与温度的关系
–0.006
5
10
15
20
SUPPLY (V)
25
图19. 积分非线性误差与电源的关系
Rev. B | Page 16 of 48
30
09961-219
–0.040
09961-134
BIPOLAR ZERO ERROR (%FSR)
–20
09961-136
0
ZERO-SCALE ERROR (%FSR)
OFFSET ERROR (%FSR)
0.005
AD5735
1.0
12
AV DD = +15V
AV SS = –15V
±10V RANGE
TA = 25°C
OUTPUT UNLOADED
0.8
ALL RANGES
TA = 25°C
AVSS = –26.4V FOR AVDD > +26.4V
AVSS = –10.8V FOR AVDD < +10.8V
0.4
0.2
OUTPUT VOLTAGE (V)
DNL ERROR (LSB)
0.6
8
MAX DNL
0
MIN DNL
–0.2
–0.4
–0.6
4
0
–4
–8
5
10
15
20
SUPPLY (V)
25
30
–12
–5
09961-220
–1.0
0
图20. 差分非线性误差与电源的关系
0.005
MAX TUE
0
–0.005
MIN TUE
–0.010
AV DD = +15V
AV SS = –15V
±10V RANGE
TA = 25°C
OUTPUT UNLOADED
8
OUTPUT VOLTAGE (V)
0.010
4
0
–4
–0.015
–8
5
10
15
20
25
30
–12
–5
SUPPLY (V)
0
图21. 总不可调整误差与电源的关系
15
15
8mA LIMIT, CODE = 0xFFFF
16mA LIMIT, CODE = 0xFFFF
0x7FFF TO 0x8000
0x8000 TO 0x7FFF
AV DD = +15V
AV SS = –15V
+10V RANGE
TA = 25ºC
10
0.0010
5
VOLTAGE (V)
0.0005
0
–0.0005
–12
–8
–4
0
4
8
12
16
OUTPUT CURRENT (mA)
–15
20
09961-036
–16
–5
–10
AV DD = +15V
AV SS = –15V
±10V RANGE
TA = 25°C
–0.0015
0
图22. 输出放大器的源电流和吸电流能力
–20
0
1
2
3
TIME (µs)
图25. 数模转换毛刺
Rev. B | Page 17 of 48
4
5
09961-039
–0.0010
–0.0020
–20
10
图24. 满刻度负阶跃
0.0020
0.0015
5
TIME (µs)
09961-038
–0.020
–0.025
OUTPUT VOLTAGE DELTA (V)
15
12
0V TO 5V RANGE
TA = 25°C
AV SS = –26.4V FOR AV DD > +26.4V
AV SS = –10.8V FOR AV DD < +10.8V
0.015
10
图23. 满刻度正阶跃
09961-035
TOTAL UNADJUSTED ERROR (%FSR)
0.020
5
TIME (µs)
09961-037
–0.8
AD5735
15
10
40
20
0
0
–5
–20
–40
–60
POC = 1
POC = 0
–80
AV DD = +15V
AV SS = –15V
±10V RANGE
TA = 25°C
INT_ENABLE = 1
–100
–10
–120
0
1
2
3
4
5
6
7
8
9
10
TIME (s)
–140
09961-040
0
–20
100
–40
0
–100
–200
1
2
3
4
5
6
7
8
9
10
09961-041
0
图27. 峰峰值噪声(100 kHz带宽)
AV DD = +15V
VBOOST = +15V
AV SS = –15V
TA = 25°C
–60
–80
20
15
10
5
0
–5
–10
–15
0
25
50
75
TIME (µs)
100
125
09961-043
AV DD = +15V
AV SS = –15V
TA = 25°C
–20
–120
10
100
1k
10k
100k
FREQUENCY (Hz)
图30. VOUT_x PSRR与频率的关系
25
VOLTAGE (mV)
10
–100
TIME (µs)
–25
8
0
±10V RANGE OUTPUT UNLOADED
TA = 25°C
200
–300
6
图29. 电压与输出使能时间的关系
VOUT_X PSRR (dB)
VOLTAGE (µV)
AV DD = +15V
AV SS = –15V
4
TIME (µs)
图26. 峰峰值噪声(0.1 Hz至10 Hz带宽)
300
2
图28. 电压与上电时间的关系
Rev. B | Page 18 of 48
1M
10M
09961-045
–15
09961-044
5
VOLTAGE (mV)
VOLTAGE (µV)
60
AV DD = +15V
AV SS = –15V
±10V RANGE
TA = 25°C
OUTPUT UNLOADED
AD5735
电流输出
0.008
0.008
4mA TO 20mA, INTERNAL RSET, WITH DC-TO-DC CONVERTER
4mA TO 20mA, EXTERNAL RSET, WITH DC-TO-DC CONVERTER
4mA TO 20mA, INTERNAL RSET
4mA TO 20mA, EXTERNAL RSET
0.006
0.006
0.004
INL ERROR (%FSR)
0.002
0
–0.002
0.002
0
–0.002
1000
2000
3000
4000
CODE
–0.008
–40
0
20
40
60
80
100
TEMPERATURE (°C)
图34. 积分非线性误差与温度的关系(内部RSET )
图31. 积分非线性误差与DAC代码的关系
0.008
1.0
4mA TO 20mA, INTERNAL RSET, WITH DC-TO-DC CONVERTER
4mA TO 20mA, EXTERNAL RSET, WITH DC-TO-DC CONVERTER
4mA TO 20mA, INTERNAL RSET
4mA TO 20mA, EXTERNAL RSET
0.8
0.6
0.006
0.004
INL ERROR (%FSR)
0.4
0.2
0
–0.2
–0.4
0.002
0
–0.002
4mA TO 20mA RANGE MAX INL
0mA TO 24mA RANGE MAX INL
0mA TO 20mA RANGE MAX INL
4mA TO 20mA RANGE MIN INL
0mA TO 24mA RANGE MIN INL
0mA TO 20mA RANGE MIN INL
AVDD = +15V
AVSS = –15V/0V
–20
60
–0.004
AVDD = +15V
AVSS = –15V
TA = 25°C
–0.8
0
1000
–0.006
2000
3000
4000
CODE
–0.008
–40
0.4
DNL ERROR (LSB)
0.6
0.02
AVDD = +15V
AVSS = –15V
TA = 25°C
–0.01
–0.02
0
0
1000
2000
3000
CODE
4000
图33. 总不可调整误差与DAC代码的关系
MIN DNL
–0.2
–0.4
–0.8
4mA TO 20mA, EXTERNAL RSET
4mA TO 20mA, EXTERNAL RSET, WITH DC-TO-DC CONVERTER
09961-233
–0.04
MAX DNL
0.2
–0.6
–0.03
100
0.8
0.03
0
80
1.0
0.04
0.01
40
图35. 积分非线性误差与温度的关系(外部RSET )
4mA TO 20mA, INTERNAL RSET
4mA TO 20mA, INTERNAL RSET, WITH DC-TO-DC CONVERTER
0.05
20
TEMPERATURE (°C)
图32. 差分非线性误差与DAC代码的关系
0.06
0
09961-235
–0.6
09961-232
DNL ERROR (LSB)
–20
09961-234
0
–0.006
09961-231
–0.006
TOTAL UNADJUSTED ERROR (%FSR)
AVDD = +15V
AVSS = –15V/0V
–0.004
AVDD = +15V
AVSS = –15V
TA = 25°C
–0.004
–1.0
4mA TO 20mA RANGE MAX INL
0mA TO 24mA RANGE MAX INL
0mA TO 20mA RANGE MAX INL
4mA TO 20mA RANGE MIN INL
0mA TO 24mA RANGE MIN INL
0mA TO 20mA RANGE MIN INL
–1.0
–40
AVDD = +15V
AVSS = –15V/0V
ALL RANGES
INTERNAL AND EXTERNAL RSET
–20
0
20
40
60
80
TEMPERATURE (°C)
图36. 差分非线性误差与温度的关系
Rev. B | Page 19 of 48
100
09961-236
INL ERROR (%FSR)
0.004
AD5735
0.008
0.025
MAX INL
0.006
0.015
0.005
0
–0.005
AV DD = +15V
AV SS = –15V
–0.010
0.004
INL ERROR (%FSR)
0.010
4mA TO 20mA RANGE
TA = 25°C
AVSS = –26.4V FOR AVDD > +26.4V
AVSS = –10.8V FOR AVDD < +10.8V
0.002
0
–0.002
–0.015
0
20
40
60
TEMPERATURE (°C)
80
100
–0.006
5
0.015
0.006
0.010
0
–0.005
AV DD = +15V
AV SS = –15V
0
0
20
40
60
TEMPERATURE (°C)
–0.004
80
100
–0.006
5
10
15
20
25
30
SUPPLY (V)
图41. 积分非线性误差与电源的关系，内部RSET
图38. 满刻度误差与温度的关系
1.0
0.005
ALL RANGES
TA = 25°C
AVSS = –26.4V FOR AVDD > +26.4V
AVSS = –10.8V FOR AVDD < +10.8V
0.8
0
0.6
DNL ERROR (LSB)
–0.005
–0.010
–0.015
AV DD = +15V
AV SS = –15V
–0.020
–20
0
20
40
60
TEMPERATURE (°C)
0.4
MAX DNL
0.2
0
MIN DNL
–0.2
–0.4
–0.6
4mA TO 20mA RANGE, INTERNAL RSET
4mA TO 20mA RANGE, EXTERNAL RSET
80
–0.8
100
09961-159
GAIN ERROR (%FSR)
MIN INL
09961-241
–20
4mA TO 20mA RANGE
TA = 25°C
AVSS = –26.4V FOR AVDD > +26.4V
AVSS = –10.8V FOR AVDD < +10.8V
0.002
–0.002
4mA TO 20mA RANGE, INTERNAL RSET
4mA TO 20mA RANGE, EXTERNAL RSET
–0.025
–40
30
0.004
INL ERROR (%FSR)
0.005
–40
25
MAX INL
09961-157
FULL-SCALE ERROR (%FSR)
0.008
–0.020
20
图40. 积分非线性误差与电源的关系，外部RSET
0.020
–0.015
15
SUPPLY (V)
图37. 总不可调整误差与温度的关系
–0.010
10
09961-240
–20
MIN INL
图39. 增益误差与温度的关系
–1.0
5
10
15
20
25
SUPPLY (V)
图42. 差分非线性误差与电源的关系
Rev. B | Page 20 of 48
30
09961-242
–0.025
–40
–0.004
4mA TO 20mA RANGE, INTERNAL RSET
4mA TO 20mA RANGE, EXTERNAL RSET
–0.020
09961-155
TOTAL UNADJUSTED ERROR (%FSR)
0.020
AD5735
4
MAX TUE
0
2
–0.005
0
–0.020
MIN TUE
–4
–6
–0.025
AV DD = +15V
AV SS = –15V
TA = 25°C
RLOAD = 300
INT_ENABLE = 1
–8
–0.030
–0.035
–2
5
10
15
20
25
30
–10
SUPPLY (V)
0
1
0.04
4mA TO 20mA RANGE
TA = 25°C
AV SS = –26.4V FOR AV DD > +26.4V
AV SS = –10.8V FOR AV DD < +10.8V
0.01
0
MIN TUE
–0.01
–0.02
5
10
15
20
25
30
SUPPLY (V)
OUTPUT CURRENT (mA) AND VBOOST_x VOLTAGE (V)
0.05
09961-061
25
20
IOUT_x
VBOOST_x
15
10
0mA TO 24mA RANGE
1kΩ LOAD
fSW = 410kHz
INDUCTOR = 10µH (XAL4040-103)
AV CC = 5V
TA = 25°C
5
0
–0.50 –0.25
0
0.25
0.50
0.75
1.00 1.25
1.50 1.75 2.00
TIME (ms)
图47. 采用DC-DC转换器时输出电流
与VBOOST_x 建立时间的关系(见图77)
6
30
AV DD = +15V
AV SS = –15V
TA = 25°C
RLOAD = 300Ω
25
OUTPUT CURRENT (mA)
5
4
3
2
1
20
TA = –40°C
TA = +25°C
TA = +105°C
15
10
0mA TO 24mA RANGE
1kΩ LOAD
fSW = 410kHz
INDUCTOR = 10µH (XAL4040-103)
AV CC = 5V
5
0
5
10
15
TIME (µs)
20
09961-062
CURRENT (µA)
6
30
图44. 总不可调整误差与电源的关系，内部RSET
0
5
图45. 电流与上电时间的关系
0
–0.25
0
0.25
0.50
0.75
1.00
1.25
1.50
1.75
TIME (ms)
图48. 采用DC-DC转换器时输出电流建立时间
与温度的关系(见图77)
Rev. B | Page 21 of 48
09961-168
TOTAL UNADJUSTED ERROR (%FSR)
MAX TUE
0.02
4
图46. 电流与输出使能时间的关系
0.07
0.03
3
TIME (µs)
图43. 总不可调整误差与电源的关系，外部RSET
0.06
2
09961-063
–0.015
09961-167
–0.010
CURRENT (µA)
4mA TO 20mA RANGE
TA = 25°C
AV SS = –26.4V FOR AV DD > +26.4V
AV SS = –10.8V FOR AV DD < +10.8V
09961-060
TOTAL UNADJUSTED ERROR (%FSR)
0.005
AD5735
8
30
HEADROOM VOLTAGE (V)
20
AVCC = 4.5V
AVCC = 5.0V
AVCC = 5.5V
10
0mA TO 24mA RANGE
1kΩ LOAD
fSW = 410kHz
INDUCTOR = 10µH (XAL4040-103)
TA = 25°C
0
–0.25
0
0.25
0.50
0.75
1.00
1.25
1.50
1.75
TIME (ms)
5
4
3
2
1
0
0
IOUT_x PSRR (dB)
4
2
0
–2
–4
–6
AV CC = 5V
fSW = 410kHz
INDUCTOR = 10µH (XAL4040-103)
0
2
4
6
8
10
12
14
TIME (µs)
AV DD = +15V
VBOOST_x = +15V
AV SS = –15V
TA = 25°C
–40
–60
–80
–100
0mA TO 24mA RANGE
1kΩ LOAD
EXTERNA L RSET
TA = 25°C
–120
10
09961-170
CURRENT (AC-COUPLED) (µA)
6
–10
20
0
–20
–8
15
图51. DC-DC转换器裕量与输出电流的关系(见图77)
20mA OUTPUT
10mA OUTPUT
8
10
OUTPUT CURRENT (mA)
图49. 采用DC-DC转换器时输出电流建立时间
与AVCC 的关系(见图77)
10
5
09961-067
5
6
100
1k
10k
100k
FREQUENCY (Hz)
图52. IOUT_x PSRR与频率的关系
图50. 采用DC-DC转换器时交流耦合输出电流
与时间的关系(见图77)
Rev. B | Page 22 of 48
1M
10M
09961-068
15
09961-169
OUTPUT CURRENT (mA)
0mA TO 24mA RANGE
1kΩ LOAD
fSW = 410kHz
INDUCTOR = 10µH (XAL4040-103)
TA = 25°C
7
25
AD5735
DC-DC转换器
90
80
AV CC = 4.5V
AV CC = 5V
AV CC = 5.5V
20mA OUTPUT
70
75
70
65
0mA TO 24mA RANGE
1kΩ LOAD
EXTERNAL RSET
fSW = 410kHz
INDUCTOR = 10µH (XAL4040-103)
TA = 25°C
60
55
50
0
4
8
12
16
20
60
50
40
30
24
OUTPUT CURRENT (mA)
20
–40
0mA TO 24mA RANGE
1kΩ LOAD
EXTERNAL RSET
AV CC = 5V
fSW = 410kHz
INDUCTOR = 10µH (XAL4040-103)
–20
0
20
40
60
80
100
TEMPERATURE (°C)
图53. VBOOST_x 效率与输出电流的关系(见图77)
09961-019
IOUT_x EFFICIENCY (%)
80
09961-016
VBOOST_x EFFICIENCY (%)
85
图56. 输出效率与温度的关系(见图77)
0.6
90
20mA OUTPUT
0.5
SWITCH RESISTANCE ( )
80
75
70
0mA TO 24mA RANGE
1kΩ LOAD
EXTERNAL RSET
AV CC = 5V
fSW = 410kHz
INDUCTOR = 10µH (XAL4040-103)
TA = 25°C
60
55
50
–40
–20
0
20
40
60
80
100
图54. VBOOST_x 效率与温度的关系(见图77)
AV CC = 4.5V
AV CC = 5V
AV CC = 5.5V
50
0mA TO 24mA RANGE
1kΩ LOAD
EXTERNAL RSET
fSW = 410kHz
INDUCTOR = 10µH (XAL4040-103)
TA = 25°C
20
0
4
8
12
16
20
OUTPUT CURRENT (mA)
24
09961-018
IOUT_x EFFICIENCY (%)
60
30
0.2
0
–40
–20
0
20
40
60
TEMPERATURE (°C)
图57. 开关电阻与温度的关系
80
40
0.3
0.1
TEMPERATURE (°C)
70
0.4
图55. 输出效率与输出电流的关系(见图77)
Rev. B | Page 23 of 48
80
100
09961-123
65
09961-017
VBOOST_x EFFICIENCY (%)
85
AD5735
基准电压源
5.0050
16
AV DD
REFOUT
TA = 25°C
12
8
6
4
2
0
5.0030
5.0025
5.0020
5.0015
5.0010
0.4
0.6
0.8
1.0
1.2
5.0000
–40
60
80
100
0
2
4
6
8
10
TIME (s)
09961-011
–2
AV DD = 15V
TA = 25°C
5.001
5.000
4.999
4.998
4.997
4.996
4.995
0
2
4
6
8
10
LOAD CURRENT (mA)
图59. REFOUT输出噪声(0.1 Hz至10 Hz带宽)
09961-014
REFERENCE OUTPUT VOLTAGE (V)
1
–1
图62. REFOUT电压与负载电流的关系
150
5.00000
AV DD = 15V
TA = 25°C
REFERENCE OUTPUT VOLTAGE (V)
100
50
0
–50
–100
0
5
10
15
TIME (ms)
20
09961-012
VOLTAGE (µV)
40
5.002
2
–150
20
图61. REFOUT电压与温度的关系(将AD5735焊接到PCB上时，由于
封装上热冲击引起的基准电压偏移。平均输出电压偏移为−4 mV。7
天后对这些器件进行测量表明，输出电压通常会向接近其初始值的
方向回移 2 mV，第二次偏移的原因是焊接期间产生的应力得到缓
解。)
AV DD = 15V
TA = 25°C
0
0
TEMPERATURE (°C)
4
3
–20
09961-163
0.2
09961-010
0
图58. REFOUT电压开启瞬变
VOLTAGE (µV)
5.0035
5.0005
TIME (ms)
–3
5.0040
图60. REFOUT输出噪声(100 kHz带宽)
4.99995
TA = 25°C
4.99990
4.99985
4.99980
4.99975
4.99970
4.99965
4.99960
10
15
20
25
AV DD (V)
图63. REFOUT电压与AVDD 的关系
Rev. B | Page 24 of 48
30
09961-015
VOLTAGE (V)
10
–2
30 DEVICES SHOWN
AV DD = 15V
5.0045
REFERENCE OUTPUT VOLTAGE (V)
14
AD5735
一般特性
450
13.4
DVDD = 5V
TA = 25°C
400
13.3
350
13.2
FREQUENCY (MHz)
250
200
150
13.0
12.9
12.8
100
12.7
50
0
1
2
3
4
5
SDIN VOLTAGE (V)
12.6
–40
09961-007
0
13.1
DVDD = 5.5V
–20
0
20
40
60
80
09961-020
DICC (µA)
300
100
TEMPERATURE (°C)
图64. DICC 与逻辑输入电压的关系
图67. 内部振荡器频率与温度的关系
10
14.4
8
14.2
6
AIDD
AISS
TA = 25°C
VOUT = 0V
OUTPUT UNLOADED
2
0
14.0
FREQUENCY (MHz)
–2
–4
–6
–8
13.8
13.6
13.4
13.2
–10
TA = 25°C
15
20
25
30
VOLTAGE (V)
09961-008
–12
10
图65. 电源电流(AIDD /AISS )与电源电压(AVDD /|AVSS |)的关系
7
5
4
3
2
AIDD
TA = 25°C
IOUT = 0mA
15
20
25
30
VOLTAGE (V)
09961-009
CURRENT (mA)
6
0
10
3.0
3.5
4.0
4.5
5.0
VOLTAGE (V)
图68. 内部振荡器频率与DVDD 电源电压的关系
8
1
13.0
2.5
图66. 电源电流(AIDD )与电源电压(AVDD )的关系
Rev. B | Page 25 of 48
5.5
09961-021
CURRENT (mA)
4
AD5735
术语
相对精度或积分非线性(INL)
增益温度系数(TC)
相对精度或积分非线性(INL)是指DAC传递函数与最佳拟
增益TC衡量增益误差随温度的变化，用ppm FSR/°C表示。
合线之间的最大偏差。INL采用满量程范围的百分比表示
(% FSR)。图8和图31显示典型的INL与代码关系曲线图。
满刻度误差
满刻度误差衡量将满刻度代码载入DAC寄存器时的输出误
差分非线性(DNL)
差。理想情况下，输出应为满刻度 − 1 LSB。满刻度误差用
差分非线性(DNL)是指任意两个相邻码之间所测得变化值
% FSR表示。
与理想的1 LSB变化值之间的差异。最大±1 LSB的额定DNL
可确保单调性。AD5735通过设计保证单调性。图9和图32
显示典型的DNL与代码关系曲线图。
满刻度温度系数(TC)
满刻度TC衡量满刻度误差随温度的变化，用ppm FSR/°C表示。
总不可调整误差(TUE)
单调性
如果输出针对数字输入码增加而增加或保持恒定，则DAC
具有单调性。AD5735在其整个工作温度范围内都保持单调。
负满刻度误差或零刻度误差
负满刻度误差是将0x0000(标准二进制编码)载入DAC寄存
器时的DAC输出电压误差。
总不可调整误差(TUE)衡量包括所有误差在内的输出误
差：即INL误差、失调误差、增益误差、温度和时间，
TUE用% FSR表示。
直流串扰
直流串扰是一个DAC输出电平因响应另一个DAC输出变化
而发生的直流变化。测量时，一个DAC发生满刻度输出变
化，同时对另一个以中间刻度输出的DAC进行测量。
零刻度温度系数(TC)
零刻度温度系数(TC)衡量零刻度误差随温度的变化，用
ppm FSR/°C表示。
电流环路顺从电压
电流环路顺从电压是指输出电流与编程值相等情况下IOUT_x
引脚的最大电压。
双极性零误差
双极性零误差是DAC寄存器载入0x8000(标准二进制编码)
模拟输出与0 V的理想半刻度输出的偏差。
基准电压热滞
基准电压源热迟滞是指+25°C时测得的输出电压与经历一
双极性零温度系数(TC)
个 温 度 周 期 ( 从 +25°C到 −40°C再 到 +105°C， 然 后 回 到
双极性零温度系数(TC)衡量双极性零误差随温度的变化，
+25°C)后再次在同一温度测得的输出电压之差。热滞针对
用ppm FSR/°C表示。
第一和第二温度周期而规定，单位为ppm。
失调误差
输出电压建立时间
在电压输出模式下，失调误差是DAC配置为双极性输出范
输出电压建立时间是指对于一个满刻度输入变化，输出建
围且DAC寄存器载入0x4000(直接二进制编码)时，模拟输
立为指定电平所需的时间量。图23、图48和图49显示建立
出与理想1/4量程输出之间的偏差。
时间的曲线图。
在 电 流 输 出 模 式 下 ，失调误差是全部DAC寄存器载入
压摆率
0x0000时模拟输出与理想零刻度输出之间的偏差。
器件的压摆率是对输出电压变化率的限制。电压输出DAC
的输出压摆速度通常受其输出端使用的放大器的压摆率限
失调误差漂移或失调TC
失调误差漂移或失调TC衡量失调误差随温度的变化，用
ppm FSR/°C表示。
表示。
上电毛刺能量
增益误差
增益误差衡量DAC的量程误差，是DAC传递函数的斜率与
理想值的偏差，用% FSR表示。
制。压摆率是输出信号10％至90％之间的测量值，用V/μs
上电毛刺能量是AD5735上电时注入模拟输出的脉冲，它
规定为毛刺的面积，用nV-sec表示(参见图28和图45)。
Rev. B | Page 26 of 48
AD5735
数模转换毛刺能量
基准电压源温度系数(TC)
数模转换毛刺能量是DAC寄存器中的输入代码改变状态而
基 准 电 压 源 TC衡 量 基 准 输 出 电 压 随 温 度 的 变 化 ， 用
输出电压保持恒定时注入模拟输出的脉冲。数模转换毛刺
ppm/°C表示。
脉冲通常规定为毛刺的面积，用nV-sec表示，数字输入代
码在主进位跃迁中改变1 LSB(~0x7FFF至0x8000)时进行测量。
参见图25。
电压调整率
电压调整率是由额定电源电压变化所致的基准输出电压变
化，用ppm/V表示。
毛刺脉冲峰值幅度
毛刺脉冲峰值幅度是DAC寄存器中的输入代码改变状态时
注入模拟输出的脉冲的峰值幅度。毛刺脉冲峰值幅度规定
为毛刺的幅度，用mV表示，数字输入代码在主进位跃迁
中改变1 LSB(~0x7FFF至0x8000)时进行测量。参见图25。
负载调整率
负载调整率是由额定负载电流变化所致的基准输出电压变
化，用ppm/mA表示。
DC-DC转换器裕量
DC-DC转换器裕量指电流输出端所需电压与DC-DC转换
数字馈通
数字馈通衡量从DAC的数字输入注入DAC的模拟输出的脉
器(参见图51)所提供电压之间的偏差。
冲，但在DAC输出未更新时进行测量。数字馈通用nV-sec
输出效率
表示，利用数据总线上的满刻度代码变化测定。
输出效率指传递至通道负载的功率与传递至通道DC-DC
DAC间串扰
输入端的功率之间的比率。V BOOST_x 静态电流被认为是
DAC间串扰是数字编码变化引起一个DAC输出发生变化，
DC-DC转换器损耗的一部分。
I OUT 2 × R LOAD
进而引起另一个DAC输出的毛刺脉冲，包括数字和模拟串
扰。它的测量方法是，向一个DAC加载满量程编码变化
(全0至全1，反之亦然)，保持LDAC为低电平，同时监控
另一个DAC的输出。毛刺的能量用nV-sec表示。
电源抑制比(PSRR)
AVCC × AI CC
VBOOST_x效率
VBOOST_x效率指传递至通道VBOOST_x电源的功率与传递至通
道DC-DC输入端的功率之间的比率。VBOOST_x静态电流被
认为是DC-DC转换器损耗的一部分。
PSRR表示DAC的输出如何受电源电压变化影响。
I OUT × V BOOST _ x
AVCC × AI CC
Rev. B | Page 27 of 48
AD5735
工作原理
VBOOST_x
AD5735是设计用于满足工业过程控制应用需要的四通
道、精密数字-电流环路和电压输出转换器，提供高精
R2
密、完全集成、低成本单芯片解决方案，用于产生电流环
R3
路和单极性/双极性电压输出。
T2
可用电流输出范围为：0 mA至20 mA、4 mA至20 mA和0 mA
12-BIT
DAC
至24 mA。可用电压输出范围为：0 V至5 V、±5 V、0 V至
T1
A2
IOUT_x
A1
RSET
何时候仅一个输出处于有效状态。用户可通过DAC控制寄
存器选择所需输出配置。
09961-071
0 V和±10 V。电流输出和电压输出通过独立引脚提供，任
图71. 电压-电流转换电路
在电流模式下，片内动态电源控制功能可以最大限度地降
电压输出放大器
低封装功耗(参见“动态电源控制”部分)。
电压输出放大器能够产生单极性和双极性两种输出电压，
DAC架构
能够驱动连接到GND的1 μF(外部补偿电容)、1 kΩ并联负
AD5735的DAC内核架构包含两个匹配DAC部分。简化电
载驱动。从图22可以看出输出放大器的源电流和吸电流能
路图如图69所示。12-bit数据字的四个MSB经解码用于驱
力。压摆率为1.9 V/μs，满刻度建立时间最大值为18 μs(10 V
动15个开关(E1至E15)。每个开关将15个匹配电阻之一连
阶跃)。如果不需要远程检测负载，则将+VSENSE_x直接连接
接到地或基准电压缓冲输出。数据字的其余8-bit驱动8-bit
到VOUT_x并将−VSENSE_x直接连接到AGND。为保证实现额定
电压模式R-2R梯形网络的开关S0至开关S7。
+VSENSE_x与VOUT_x间的电压差异直接添加至裕量要求。
VOUT
2R
2R
2R
2R
2R
2R
2R
S0
S1
S7
E1
E2
E15
工作性能，−V SENSE_x必须保持在AGND的±3.0 V范围内。
驱动较大容性负载
通过在各个通道上添加一个220 pF的无极性补偿电容，电
8-BIT R-2R LADDER
FOUR MSBs DECODED INTO
15 EQUAL SEGMENTS
09961-069
压输出放大器能够驱动最高2 μF的容性负载。220 pF电容连
图69. DAC梯形结构
接在COMPLV_x引脚与VOUT_x引脚之间。
必须为补偿电容选择合适的值。虽然此电容允许AD5735
驱动较大容性负载并可减少过冲，但是会增加器件的建立
时间，因此会影响系统带宽。如果不使用补偿电容，最高
DAC内核的电压输出可以
• 经过缓冲和比例缩放，输出一个可通过软件选择的单极
性或双极性电压范围(参见图70)
可驱动10 nF的容性负载。
基准电压缓冲
• 转换成电流，然后电流镜像到供电轨，使应用仅发生电
流源输出(参见图71)
AD5735可以采用外部或内部基准电压源工作，基准电压
输入要求5V的基准电压源，才能达到额定性能。输入电
电压和电流输出端均由VBOOST_x提供。电流和电压通过独立
压先经缓冲，然后再施加于DAC。
引脚输出，且不能同时输出。可以将通道的电压和电流输
出引脚连在一起(参见“在同一引脚上输出电压和电流”部
分)。
+VSENSE_X
RANGE
SCALING
VOUT_X
VOUT_X SHORT FAULT
–VSENSE_X
09961-070
12-BIT
DAC
图70. 电压输出
Rev. B | Page 28 of 48
AD5735
AD5735的上电状态
AD5735初始化上电时，上电复位电路的状态由上电条件
-
同时更新所有DAC
(POC)引脚决定。
为同时更新所有DAC，LDAC在数据输入DAC数据寄存器
• 若POC = 0，则电压输出和电流输出通道上电时均为三
时保持高电平。LDAC拉高后，每个通道的DAC数据寄存
• 若POC = 1，则电压输出通道上电时，通过30 kΩ电阻下
拉至地；电流输出通道则上电至三态模式。
器只有首次写入有效；对DAC数据寄存器的后续写入被忽
略，虽然启动回读后将返回这些后续写入。在拉高LDAC
后，通过拉低SYNC可以更新所有DAC输出。
如果未使能输出范围，默认输出范围为0 V至5 V，清零代
OUTPUT
AMPLIFIERS
码寄存器载入全零。因此，如果用户在上电后将器件清
VREFIN
零，在通道使能清零的情况下输出将被驱动至0 V。
器件上电或复位后，建议等待100 μs或更长时间再写入器
LDAC
件，为内部校准腾出时间。
串行接口
VOUT_x
DAC
REGISTER
DAC INPUT
REGISTER
AD5735由多功能三线式串行接口控制，能够以最高30 MHz
OFFSET
AND GAIN
CALIBRATION
的时钟速率工作，并与SPI、QSPI、MICROWIRE、DSP接
DAC DATA
REGISTER
口标准兼容。数据编码始终为标准二进制。
输入移位寄存器
SCLK
SYNC
SDIN
输入移位寄存器为24位宽。数据在串行时钟输入SCLK的
INTERFACE
LOGIC
SDO
图72. 单个DAC通道输入加载电路的简化串行接口
控制下首先作为24-bit字载入器件MSB中。数据在SCLK的
下降沿读入。
12-BIT
DAC
09961-072
态模式。
传递函数
如果使能分组错误检验(PEC)，必须向AD5735写入另外8
表7显示的是AD5735的标准二进制数据编码的输入代码与
位，使串行接口达32位(参见“分组错误检验”部分)。
理想输出电压之间的关系，输出范围为±10 V。
DAC输出可以通过两种方式更新：单独更新各DAC或同时
表7. 理想输出电压与输入代码之间的关系
更新所有DAC。
DAC单独更新
为更新单独DAC，LDAC在数据输入DAC数据寄存器时保
持低电平。寻址的DAC输出在SYNC的上升沿更新。时序
信息参见表3和图3。
数字输入
标准二进制数据编码
MSB
LSB1
1111
1111
1111
XXXX
1111
1111
1110
XXXX
1000
0000
0000
XXXX
0000
0000
0001
XXXX
0000
0000
0000
XXXX
1
X = 无关位。
Rev. B | Page 29 of 48
模拟输出
VOUT
+2 VREF × (2047/2048)
+2 VREF × (2046/2048)
0V
−2 VREF × (2047/2048)
−2 VREF
AD5735
寄存器
表8、表9和表10概要介绍了AD5735的寄存器。
表8. AD5735的数据寄存器
寄存器
DAC数据寄存器
增益寄存器
失调寄存器
清零代码寄存器
描述
四个DAC数据寄存器(每个DAC通道一个寄存器)用于对各DAC通道写入DAC代码。DAC数据位为D15
至D4。
四个增益寄存器(每个DAC通道一个寄存器)用于针对每个通道设置增益调整。增益数据位为D15至
D4。
四个失调寄存器(每个DAC通道一个寄存器)用于针对每个通道设置失调调整。失调数据位为D15至
D4。
四个清零代码寄存器(每个DAC通道一个寄存器)用于针对每个通道设置清零代码。清零代码数据位
为D15至D4。
表9. AD5735的控制寄存器
寄存器
主控制寄存器
DAC控制寄存器
软件寄存器
DC-DC控制寄存器
压摆率控制寄存器
描述
主控制寄存器用于配置整个器件的功能。这些功能包括：在写入期间使能状态回读；同时使能所有
四个DAC通道的输出；同时使所有四个DAC通道上的DC-DC转换器上电；以及使能并配置看门狗定
时器。更多信息参见“主控制寄存器”部分。
四个DAC控制寄存器(每个DAC通道一个寄存器)用于针对每个通道配置下列功能：输出范围(例如4 mA
至20 mA或0 V至10 V)；选择内部电流检测电阻或外部电流检测电阻；使能/禁用清零代码；使能/禁
用电压通道上的超量程；使能/禁用内部电路(DC-DC转换器、DAC和内部放大器)；DC-DC转换器的上
电/掉电；以及使能/禁用输出通道。
软件寄存器用于执行复位，切换状态寄存器中的用户位，同时用作看门狗定时器功能的组成部分，
以检验数据通信操作正确无误。
DC-DC控制寄存器用于设置DC-DC转换器的控制参数：最大输出电压、相位和开关频率。该寄存器
还用于选择DC-DC转换器的内部补偿电阻或外部补偿电阻。
四个压摆率控制寄存器(每个DAC通道一个寄存器)用于设置DAC输出的压摆率。
表10. AD5735的回读寄存器
寄存器
状态寄存器
描述
状态寄存器包含任何故障信息，以及用户切换位。
Rev. B | Page 30 of 48
AD5735
使能输出
重新编程输出范围
若要在上电条件下正确写入和设置器件，请遵循以下操作
改变输出范围时，应使用“使能输出”部分所述的序列。建
序列：
议在禁用输出前，将范围设置为0 V(零刻度或中间电平)。
1. 初始上电后执行硬件或软件复位。
由于已经选择了DC-DC开关频率、最大输出电压和相
2. 配置DC-DC转换器电源模块。设置DC-DC开关频率、
位，因而现在无需对这些值重新编程。图74提供了此序列
的流程图。
允许的最大输出电压和DC-DC转换器通道间相位。
3. 为每个通道配置DAC控制寄存器。选择输出范围，使
能DC-DC转换器模块(DC_DC位)。也可配置其他控制
CHANNEL OUTPUT IS ENABLED.
位。设置INT_ENABLE位，但不设置OUTEN(输出使能)
位。
4. 将所需代码写入DAC数据寄存器。此步骤可执行全面
内部DAC校准。为减少输出毛刺，执行第5步前至少应
等待200 μs。
5. 再 次 写 入 DAC控 制 寄 存 器 ， 使 能 输 出 ( 设 置 OUTEN
位)。
STEP 1: WRITE TO CHANNEL’S DAC DATA
REGISTER. SET THE OUTPUT
TO 0V (ZERO OR MIDSCALE).
STEP 2: WRITE TO DAC CONTROL REGISTER.
DISABLE THE OUTPUT (OUTEN = 0) AND
SET THE NEW OUTPUT RANGE. KEEP THE
DC_DC BIT AND THE INT_ENABLE BIT SET.
STEP 3: WRITE VALUE TO THE DAC DATA REGISTER.
STEP 4: WRITE TO DAC CONTROL REGISTER.
RELOAD SEQUENCE AS IN STEP 2.
SET THE OUTEN BIT TO ENABLE THE
OUTPUT.
POWER ON.
图74. 改变输出范围的编程序列
STEP 1: PERFORM A SOFTWARE/HARDWARE RESET.
STEP 2: WRITE TO DC-TO-DC CONTROL REGISTER TO
SET DC-TO-DC CLOCK FREQUENCY, PHASE,
AND MAXIMUM VOLTAGE.
STEP 3: WRITE TO DAC CONTROL REGISTER. SELECT
THE DAC CHANNEL AND OUTPUT RANGE.
SET THE DC_DC BIT AND OTHER CONTROL
BITS AS REQUIRED. SET THE INT_ENABLE BIT
BUT DO NOT SET THE OUTEN BIT.
STEP 5: WRITE TO DAC CONTROL REGISTER. RELOAD
SEQUENCE AS IN STEP 3. SET THE OUTEN
BIT TO ENABLE THE OUTPUT.
09961-073
STEP 4: WRITE TO ONE OR MORE DAC DATA REGISTERS.
ALLOW AT LEAST 200µs BETWEEN STEP 3
AND STEP 5 FOR REDUCED OUTPUT GLITCH.
图73. 正确使能输出的编程序列
Rev. B | Page 31 of 48
09961-074
图73提供了此序列的流程图。
AD5735
数据寄存器
DAC数据寄存器
输入移位寄存器为24位宽。PEC使能时，输入移位寄存器
写入DAC数据寄存器时，Bit D15至Bit D4为DAC数据位。
为32位宽，且最后8位对应于PEC代码(有关PEC的更多信
表13显示了寄存器格式，表12描述了Bit D23至Bit D16的功
息参见“分组错误校验”部分)。写入数据寄存器时，必须采
能。
用表11中的格式。
表11. 用于写入数据寄存器的输入移位寄存器
MSB
D23
R/W
D22
DUT_AD1
D21
DUT_AD0
D20
DREG2
D19
DREG1
D18
DREG0
D17
DAC_AD1
D16
DAC_AD0
LSB
D15至D0
数据
表12. 数据寄存器Bits[D23:D16]功能描述
位的名称
R/W
DUT_AD1, DUT_AD0
DREG2, DREG1, DREG0
DAC_AD1, DAC_AD0
描述
此位指示写入还是读取寻址寄存器。
.
0 = 写入寻址寄存器。
1 = 读取寻址寄存器。
这些位与AD1和AD0外部引脚搭配使用，以确定系统控制器要寻址的AD5735器件。
DUT_AD1
DUT_AD0
寻址器件
0
0
引脚AD1 = 0，引脚AD0 = 0
0
1
引脚AD1 = 0，引脚AD0 = 1
1
0
引脚AD1 = 1，引脚AD0 = 0
1
1
引脚AD1 = 1，引脚AD0 = 1
这些位选择要写入的寄存器。如果选择控制寄存器(DREG[2:0] = 111)，
控制寄存器中的CREG位选择要写入的具体控制寄存器(参见表20)。
DREG2
DREG1
DREG0
功能
0
0
0
写入DAC数据寄存器(单个DAC通道)
0
0
1
保留
0
1
0
写入增益寄存器(单个DAC通道)
0
1
1
写入增益寄存器(所有DAC通道)
s
1
0
0
写入失调寄存器(单个DAC通道)
1
0
1
写入失调寄存器(所有DAC通道)
1
1
0
写入清零代码寄存器(单个DAC通道)
1
1
1
写入控制寄存器
这些位用于指定DAC通道。如果写入器件操作不是针对具体DAC通道，则这些位为无关位。
DAC_AD1
0
0
1
1
DAC_AD0
0
1
0
1
DAC通道
DAC A
DAC B
DAC C
DAC D
表13. DAC数据寄存器编程
D23
R/W
1
D22
DUT_AD1
D21
DUT_AD0
D20
0
D19
0
D18
0
X = 无关位。
Rev. B | Page 32 of 48
D17
DAC_AD1
D16
DAC_AD0
D15至D4
DAC数据
D3至D0
X1
AD5735
增益寄存器
[2:0] Bits设为101。如表17表示，失调寄存器采用标准二进
12-bit增益寄存器允许用户调整每个通道的增益，步长为
制编码。失调寄存器中的默认代码为0x8000，结果使输出
1 LSB。要写入一个DAC通道的增益寄存器，请将DREG[2:0]
被编程为零失调(更多信息参见“数字失调和增益控制”部
Bits设为010(参见表14)。要同时将相同增益代码写入所有
分)。
四个DAC通道，请将DREG[2:0] Bits设为011。如表15表示，
清零代码寄存器
增益寄存器采用标准二进制编码。增益寄存器中的默认代
12-bit清零代码寄存器允许用户设置每个通道的清零值。
码为0xFFFF。为了维持精度，建议最大增益调整约为编程
要将通道配置为在激活CLEAR引脚时清零，请设置该通道
范围的50%(更多信息参见“数字失调和增益控制”部分)。
的DAC控制寄存器中的CLR_EN位(参见表24)。要写入清
失调寄存器
零代码寄存器，请将DREG[2:0] Bits设为110(参见表18)。默
12-bit失调寄存器允许用户在−2048 LSB至+2047 LSB范围内
认清零代码为0x0000(更多信息参见“异步清零”部分)。
调整每个通道的增益，步长为1 LSB。要写入一个DAC通道
的失调寄存器，请将DREG[2:0] Bits设为100(参见表16)。要
同时将相同失调代码写入所有四个DAC通道，请将DREG
表14. 增益寄存器编程
R/W
0
DUT_AD1
DUT_AD0
器件地址
DREG2
0
DREG1
1
DREG0
0
DAC_AD1
DAC_AD0
DAC通道地址
D15至D4
增益调整
D3至D0
1111
表15. 增益寄存器位功能描述
G15
1
1
…
0
0
增益调整
+4096 LSB
+4095 LSB
…
1 LSB
0 LSB
G14
1
1
…
0
0
G13至G5
111111111
111111111
…
000000000
000000000
G4
1
0
…
1
0
G3至G0
1111
1111
1111
1111
1111
表16. 失调寄存器编程
R/W
0
DUT_AD1
DUT_AD0
器件地址
DREG2
1
DREG1
0
DREG0
0
DAC_AD1
DAC_AD0
DAC通道地址
D15至D4
失调调整
D3至D0
0000
表17. 失调寄存器位功能描述
失调调整
+2047 LSB
+2046 LSB
…
无调整(默认)
…
−2047 LSB
−2048 LSB
OF15
1
1
…
1
…
0
0
OF14
1
1
…
0
…
0
0
OF13
1
1
…
0
…
0
0
OF12至OF5
11111111
11111111
…
00000000
…
00000000
00000000
OF4
1
0
…
0
…
1
0
OF3至OF0
0000
0000
0000
0000
0000
0000
0000
表18. 清零代码寄存器编程
R/W
0
DUT_AD1
DUT_AD0
器件地址
DREG2
1
DREG1
1
DREG0
0
Rev. B | Page 33 of 48
DAC_AD1
DAC_AD0
DAC通道地址
D15至D4
清零代码
D3至D0
0000
AD5735
控制寄存器
主控制寄存器
写入控制寄存器时，必须采用表19中的格式。有关Bit D23
主控制寄存器选项如表21和表22所示。有关主控制寄存器
至Bit D16的配置信息，请参见表12。控制寄存器寻址方式
所控制功能的更多信息，请参见“产品特性”部分。
如下：将DREG[2:0] Bits(输入移位寄存器中的Bits[D20:D18])
设置为111，然后设置CREG[2:0] Bits以便选择具体的控制
寄存器(参见表20)。
表19. 用于写入控制寄存器的输入移位寄存器
MSB
D23
R/W
D22
DUT_AD1
D21
DUT_AD0
D20
1
D19
1
D18
1
D17
DAC_AD1
D16
DAC_AD0
D15
CREG2
D14
CREG1
D13
CREG0
LSB
D12至D0
数据
表20. 控制寄存器地址(CREG[2:0] Bits)
CREG2 (D15)
0
0
0
0
1
CREG1 (D14)
0
0
1
1
0
CREG0 (D13)
0
1
0
1
0
控制寄存器
压摆率控制寄存器(每个通道一个)
主控制寄存器
DAC控制寄存器(每个通道一个)
DC-DC控制寄存器
软件寄存器
表21. 主控制寄存器编程
D15
0
1
D14
0
D13
1
D12
POC
D11
STATREAD
D10
EWD
D9
WD1
D8
WD0
D7
X1
D6
ShtCctLim
D5
D4
OUTEN_ALL DCDC_ALL
D3至D0
X1
X = 无关位。
表22. 主控制寄存器位功能描述
位的名称
POC
STATREAD
EWD
WD1, WD0
ShtCctLim
描述
POC位决定电压输出通道在正常工作中的状态，
POC = 0：当电压输出未使能时(默认)，输出将达到POC硬件引脚的设定值。
POC = 1：当电压输出未使能时，输出将达到与POC硬件引脚设定值的相反值。
在写入操作中使能状态回读。参见“写入期间回读状态”部分。
0 = 禁用状态回读(默认)。
1 = 使能状态回读。
使能看门狗定时器，参见“看门狗定时器”部分。
0 = 禁用看门狗定时器(默认)。
1 = 使能看门狗定时器。
超时选择位。用于选择看门狗定时器的超时周期。
WD1
WD0
超时周期(ms)
0
0
5
0
1
10
1
0
100
1
1
200
VOUT_x引脚上的可编程短路限制，用于短路状态。
0 = 16 mA(默认)。
1 = 8 mA。
OUTEN_ALL
此位设为1可同时使能所有四个DAC上的输出。在DAC控制寄存器中使用OUTEN位时，请勿使用OUTEN_ALL位。
DCDC_ALL
此位设为1可使所有四个通道上的DC-DC转换器同时上电。若要关断DC-DC转换器，必须首先禁用所有通道输出。
在DAC控制寄存器中使用DC_DC位时，请勿使用DCDC_ALL位。
Rev. B | Page 34 of 48
AD5735
DAC控制寄存器
DAC控制寄存器用于配置各DAC通道。DAC控制寄存器选项如表23和表24所示。
表23. DAC控制寄存器编程
D15
0
1
D14
1
D13
0
D12
X1
D11
X1
D10
X1
D9
X1
D8
D7
D6
INT_ENABLE CLR_EN OUTEN
D5
RSET
D4
DC_DC
D3
OVRNG
D2
R2
D1
R1
D0
R0
X = 无关位。
表24. DAC控制寄存器位功能描述
位的名称
INT_ENABLE
CLR_EN
OUTEN
RSET
描述
使所选通道的DC-DC转换器、DAC和内部放大器上电。此位仅适用于单个通道；不会使能输出。设置此位
后，建议在使能输出前等待200 μs以上的延迟，以减少输出使能毛刺。图29和图46显示了该毛刺曲线。
基于通道的清零使能位。此位指定是否在激活CLEAR引脚时将选定通道清零。
0 = 器件被清零时通道不清零(默认)。
1 = 器件被清零时通道清零。
使能或禁用选定输出通道。
0 = 通道禁用(默认)。
1 = 通道使能。
为选定DAC通道选择内部电流检测电阻或外部电流检测电阻。
0 = 选择外部电阻(默认)。
1 = 选择内部电阻。
DC_DC
使选定通道上的DC-DC转换器上电或掉电。所有DC-DC转换器可利用主控制寄存器中的DCDC_ALL位同时上电。
若要关断DC-DC转换器，OUTEN和INT_ENABLE位也必须设为0。
0 = 关断DC-DC转换器(默认)。
1 = DC-DC转换器上电。
OVRNG
仅在电压输出通道上使能20%超量程。电流输出超量程不可用。
0 = 超量程禁用(默认)。
1 = 超量程使能。
选择要使能的输出范围。
R2
R1
R0
所选输出范围
0
0
0
电压范围：0 V至5 V(默认)
0
0
1
电压范围：0 V至10 V
0
1
0
电压范围：±5 V
0
1
1
电压范围：±10 V
1
0
0
电流范围：4 mA至20 mA
1
0
1
电流范围：0 mA至20 mA
1
1
0
电流范围：0 mA至24 mA
R2, R1, R0
Rev. B | Page 35 of 48
AD5735
软件寄存器
使能看门狗定时器时，用户必须在超时周期内将0x195写
软件寄存器允许用户对器件执行软件复位。此寄存器也用
入软件寄存器的Bits[D11:D0]。如果未在超时周期内收到
于设置状态寄存器中的用户切换位D11，并在使能看门狗
该命令，则ALERT引脚将显示故障条件。只有使能看门狗
定时器时用作该功能的组成部分。
定时器时才需要此命令。
软件寄存器中的Bit D12可用于确保MCU与AD5735间的通
DC-DC控制寄存器
信不丢失，并且数据路径线路正常工作(即SDIN、SCLK和
DC-DC控制寄存器允许用户配置DC-DC开关频率和相
SYNC)。
位，以及配置最大容许DC-DC输出电压。DC-DC控制寄
存器选项如表27和表28所示。
表25. 软件寄存器编程
D15
1
D14
0
D13
0
D12
用户编程
D11至D0
复位代码/SPI代码
表26. 软件寄存器位功能描述
位的名称
用户编程
描述
该位映射到状态寄存器的Bit D11。当该位设为1时，状态寄存器的Bit D11被设为1。当该位设为0时，状
态寄存器的Bit D11也设为0。该功能可用于确保SPI引脚工作正常，其方法是将已知位值写入该寄存器，
然后从状态寄存器读回Bit D11。
复位代码/SPI代码
选项
复位代码
SPI代码
描述
将0x555写入Bits[D11:D0]可执行AD5735的软件复位。
使能看门狗定时器时，必须在已编程的超时周期内(参见表22)将0x195写入软件
寄存器(Bits[D11:D0])。
表27. DC-DC控制寄存器编程
D15
0
1
D14
1
D13
1
D12至D7
X1
D6
DC-DC 补偿
D5至D4
DC-DC相位
D3至D2
DC-DC频率
D1至D0
DC-DC最大V
X = 无关位。
表28. DC-DC控制寄存器位功能描述
位的名称
DC-DC 补偿
DC-DC相位
DC-DC频率
DC-DC最大V
描述
选择DC-DC转换器的内部补偿电阻或外部补偿电阻。参见“DC-DC转换器补偿电容”部分和“AICC电源要
求—压摆率”部分。
0 = 选择内部150 kΩ补偿电阻(默认)。
1 = 旁路内部补偿电阻。此位设为1时，必须使用一个外部补偿电阻；该电阻在COMPDCDC_x引脚处与
10 nF DC-DC地补偿电容串联。通常情况下，推荐使用一个50 kΩ左右的电阻。
用户可编程DC-DC转换器相位(通道间)。
00 = 所有DC-DC转换器的时钟沿相同(默认)。
01 = 通道A和通道B的时钟沿相同，通道C和通道D的时钟沿相反。
10 = 通道A和通道C的时钟沿相同，通道B和通道D的时钟沿相反。
11 = 通道A、通道B、通道C和通道D的时钟沿彼此错相90°。
DC-DC转换器的开关频率，此频率由内部13 MHz振荡器分频(参见图67和图68)。
00 = 250 kHz ± 10%。
01 = 410 kHz ± 10%(默认)。
10 = 650 kHz ± 10%。
DC-DC转换器提供的最大允许VBOOST_x电压。
00 = 23 V + 1 V/−1.5 V(默认)。
01 = 24.5 V ± 1 V。
10 = 27 V ± 1 V。
11 = 29.5 V ± 1 V。
Rev. B | Page 36 of 48
AD5735
压摆率控制寄存器
该寄存器用于对所选DAC通道的压摆率控制进行编程。该
特性在电流和电压输出通道上均可用。压摆率控制针对每
个通道使能/禁用和编程。更多信息参见表29和“数字压摆
率控制”部分。
回读操作
回读模式通过在串行输入寄存器写操作时设置R/W bit = 1
来调用。与回读操作相关的位参见表30。与Bits[RD4:RD0]
相关的DUT_AD1和DUT_AD0位选择要读取的寄存器(参
见表31)。写序列中其余的数据位则与之无关。在下一次
SPI传递期间，SDO输出端的数据包含之前寻址寄存器的
数据(参见图4)。此第二SPI传递应当是请求在第三数据传
递中读取另一寄存器或无操作命令。DUT地址00的无操作
命令是0x1CE000，对于其他DUT地址，相应地设置Bit
D22和Bit D21。
回读示例
为了回读AD5735器件1、通道A的增益寄存器，必须按以
下顺序执行：
1. 对输入寄存器写入0xA80000，以将器件地址1配置为读
取模式，并选择通道A的增益寄存器。D15至D0的数据
位都是无关位。
2. 执行另一读取命令或无操作命令(0x3CE000)。在此命令
期间，来自通道A增益寄存器的数据在SDO线路上逐个
输出。
表29. 压摆率控制寄存器编程
D15
0
1
D14
0
D13
0
D12
SREN
D11至D7
X1
D6至D3
SR_CLOCK
D2至D0
SR_STEP
X = 无关位。
表30. 读取操作的输入移位寄存器
MSB
D23
R/W
1
D22
DUT_AD1
D21
DUT_AD0
D20
RD4
D19
RD3
D18
RD2
D17
RD1
X = 无关位。
表31. 读取地址（Bits[RD4:RD0]）
RD4
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
1
1
1
RD3
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
0
0
0
0
0
0
0
0
1
1
1
RD2
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
0
0
0
RD1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
RD0
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
功能
读取DAC A数据寄存器
读取DAC B数据寄存器
读取DAC C数据寄存器
读取DAC D数据寄存器
读取DAC A控制寄存器
读取DAC B控制寄存器
读取DAC C控制寄存器
读取DAC D控制寄存器
读取DAC A增益寄存器
读取DAC B增益寄存器
读取DAC C增益寄存器
读取DAC D增益寄存器
读取DAC A失调寄存器
读取DAC B失调寄存器
读取DAC C失调寄存器
读取DAC D失调寄存器
读取DAC A清零代码寄存器
读取DAC B清零代码寄存器
读取DAC C清零代码寄存器
读取DAC D清零代码寄存器
读取DAC A压摆率控制寄存器
读取DAC B压摆率控制寄存器
读取DAC C压摆率控制寄存器
读取DAC D压摆率控制寄存器
读取状态寄存器
读取主控制寄存器
读取DC-DC控制寄存器
-
Rev. B | Page 37 of 48
D16
RD0
LSB
D15至D0
X1
AD5735
状态寄存器
过SDO引脚回读状态寄存器的内容。或者，如果不设置
状态寄存器属于只读寄存器。此寄存器包含任何故障信息
STATREAD位，则可利用正常读回操作读取状态寄存器
以及斜坡有效位(Bit D9)和用户切换位(Bit D11)。通过设置
(参见“回读操作”部分)。
主控制寄存器中的STATREAD位，可以在每个写序列中通
表32. 状态寄存器解码
MSB
D15
D14
D13
D12
D11
DC-DCD DC-DCC DC-DCB DC-DCA 用户
切换
D10
PEC
错误
D9
斜坡
有效
D8
过热
D7
VOUT_D
故障
D6
VOUT_C
故障
D5
VOUT_B
故障
D4
VOUT_A
故障
D3
IOUT_D
故障
D2
IOUT_C
故障
D1
IOUT_B
故障
LSB
D0
IOUT_A
故障
表33. 状态寄存器位功能描述
位的名称
DC-DCD
DC-DCC
DC-DCB
DC-DCA
用户切换
PEC错误
斜坡有效
过热
VOUT_D 故障
VOUT_C 故障
VOUT_B 故障
VOUT_A 故障
IOUT_D 故障
IOUT_C 故障
IOUT_B 故障
IOUT_A 故障
描述
在电流输出模式下，如果通道D上的DC-DC转换器无法保持顺从电压，则该位置1，例如，DC-DC转换器达到
VMAX电压；在此情况下IOUT_D故障位同时置1。有关该位在此条件下的详细操作说明，请参见“DC-DC转换器VMAX功
能”部分。
在电压输出模式下，如果通道D上的DC-DC转换器无法根据预期调节至15 V，则该位置1。该位置1后，不会导致
FAULT引脚变为高电平。
在电流输出模式下，如果通道C上的DC-DC转换器无法保持顺从电压，则该位置1，例如，DC-DC转换器达到
VMAX电压；在此情况下IOUT_C故障位同时置1。有关该位在此条件下的详细操作说明，请参见“DC-DC转换器VMAX功
能”部分。
在电压输出模式下，如果通道C上的DC-DC转换器无法根据预期调节至15 V，则该位置1。该位置1后，不会导致
FAULT引脚变为高电平。
在电流输出模式下，如果通道B上的DC-DC转换器无法保持顺从电压，则该位置1，例如，DC-DC转换器达到
VMAX电压；在此情况下IOUT_B故障位同时置1。有关该位在此条件下的详细操作说明，请参见“DC-DC转换器VMAX功
能”部分。
在电压输出模式下，如果通道B上的DC-DC转换器无法根据预期调节至15 V，则该位置1。该位置1后，不会导致
FAULT引脚变为高电平。
在电流输出模式下，如果通道A上的DC-DC转换器无法保持顺从电压，则该位置1，例如，DC-DC转换器达到
VMAX电压；在此情况下IOUT_A故障位同时置1。有关该位在此条件下的详细操作说明，请参见“DC-DC转换器VMAX功
能”部分。
在电压输出模式下，如果通道A上的DC-DC转换器无法根据预期调节至15 V，则该位置1。该位置1后，不会导致
FAULT引脚变为高电平。
用户切换位。此位通过软件寄存器置1或清零，如果需要还可用于检验数据通信。
表示通过SPI接口接收到的最后一个数据字存在PEC错误。
当任一输出通道出现压摆时(至少在一个通道上使能数字压摆率控制)，该位置1。
当AD5735内核温度超过约150°C时，该位置1。
如果VOUT_D引脚上检测到故障，则该位置1。
如果VOUT_C引脚上检测到故障，则该位置1。
如果VOUT_B引脚上检测到故障，则该位置1。
如果VOUT_A引脚上检测到故障，则该位置1。
如果IOUT_D引脚上检测到故障，则该位置1。
如果IOUT_C引脚上检测到故障，则该位置1。
如果IOUT_B引脚上检测到故障，则该位置1。
如果IOUT_A引脚上检测到故障，则该位置1。
Rev. B | Page 38 of 48
AD5735
器件特性
故障输出
DAC
INPUT
REGISTER
DAC DATA
REGISTER
AD5735配有一个FAULT引脚，该引脚属于低电平有效开
漏输出引脚，允许数个AD5735器件一起连接到一个上拉
GAIN (M)
REGISTER
09961-075
电阻，用于检测全局故障。下列任何一种故障条件都会使
OFFSET (C)
REGISTER
FAULT引脚强制有效：
• 由于电路开环或电源电压不足，IOUT_x端的电压试图升
DAC
图75. 数字失调和增益控制
至顺从电压范围以上。产生故障输出的内部电路避免
虽然图75中显示每个通道都有一个乘法器和一个加法器，
使用具有窗口限值的比较器，因为这样需要在FAULT输
但器件中只有一个乘法器和一个加法器，由四个通道共
出变为有效之前产生一个实际的输出错误。事实上，
用。当多个通道同时更新时，此设计会影响更新速度(参
该信号是在输出级中的内部放大器的剩余驱动能力小
见表3)。
于约1 V时产生。因此，FAULT输出在快要达到顺从电
向增益(M)或失调(C)寄存器写入数据时，输出不会自动更
压限值之前就会变为有效。
新。相反，下次写入DAC通道时会使用这些新增益和失调
• 在电压输出引脚上检测到短路。短路电流限值为16 mA
值来执行新的校准，并自动更新通道。
或8 mA，可由用户编程。如果AD5735在单极性电源模
校准输出数据送至DAC输入寄存器，接着将这一数据载入
式下工作，当输出电压低于50 mV时可产生短路故障。
DAC，如“串行接口”部分所述。增益寄存器和失调寄存器
• 因PEC失败而检测到接口错误(参见“分组错误校验”部
的分辨率均为12位。校准增益和失调的正确顺序是先校准
增益，然后校准失调。
分)。
写入DAC输入寄存器的值(十进制)可以通过以下公式计
• AD5735的内核温度超过约150°C。
状态寄存器的VOUT_x故障、IOUT_x故障、PEC错误和过温位
算：
Code DACRegister = D ×
与FAULT输出配合使用，帮助用户了解是哪种故障条件导
( M + 1)
212
+ C − 211
致FAULT输出激活。
其中：
电压输出短路保护
D为载入DAC通道DAC数据寄存器的代码。
器件正常工作时，电压输出吸电流和源电流最高为12 mA
M为增益寄存器代码(默认码 = 212 − 1)。
并能保证正常工作的技术规格。最大输出电流或短路电流
C为失调寄存器代码(默认码 = 211)。
由用户编程，可以设为16 mA或8 mA。如果检测到短路，
FAULT引脚将变为低电平，状态寄存器中的相关V2故障位
将置1(参见表33)。
(1)
写入期间回读状态
AD5735可以配置为在每个写序列期间回读状态寄存器的
内容。该功能通过主控制寄存器中的STATREAD位使能。
数字失调和增益控制
使能此功能后，用户可以连接监控状态寄存器，并在发生
每个DAC通道有一个增益(M)寄存器和一个失调(C)寄存
故障时迅速采取措施。
器，用于消除整个信号链的增益和失调误差。DAC数据寄
使能写入期间回读状态时，16位状态寄存器中的内容(参
存器的数据通过数字乘法器和加法器运算，后两者受增益
见表33)将通过SDO引脚输出，如图5所示。
寄存器和失调寄存器的内容控制；校准后的DAC数据存储
在DAC输入寄存器中(参见图75)。
AD5735上电后，禁用写入期间回读状态功能。使能该功
能时，寄存器的回读功能不可用，状态寄存器除外。要回
读其他寄存器，执行回读序列前应将STATREAD位清零
(参见“回读操作”部分)。STATREAD位可在寄存器读取完
成后重新设为高电平。
Rev. B | Page 39 of 48
AD5735
异步清零
值。如果“写入期间回读状态”禁用，则用户仍然可以利用
CLEAR是一种高电平有效边沿敏感型输入，允许输出清零
正常的回读操作，通过PEC监控状态寄存器活动。
至预编程的12-bit码。用户可以通过基于通道的12-bit清零
看门狗定时器
代码寄存器对该代码进行编程。
使能片内看门狗定时器时，如果未在编程设定的超时周期
若要将通道清零，请将该通道DAC控制寄存器的CLR_EN
内向软件寄存器写入0x195，定时器将产生一个报警信
位置1。如果未使能通道清零功能，输出将保持当前状
号。该功能用于确保MCU与AD5735间的通信不丢失，并
态，与CLEAR引脚电平无关。
且数据路径线路正常工作(即SDIN、SCLK和SYNC)。如果
当CLEAR信号变回低电平后，相应输出会保持为清零值，
软件寄存器未在超时周期内收到0x195，则ALERT引脚将
直到设置新值。
发出故障条件信号。ALERT引脚为高电平有效，可以直接
连接至CLEAR引脚，以便在来自MCU的通信丢失时使能
分组差错校验(PEC)
CLEAR。
为验证噪声环境下数据接收是否正确，AD5735提供了一
要使能看门狗定时器并设置超时周期(5 ms、10 ms、100 ms
个基于8-bit(CRC-8)循环冗余校验的分组错误校验选项。
负责控制AD5735的器件应使用下列多项式生成8-bit帧校
或200 ms)，应对主控制寄存器编程(参见表21和表22)。
验序列：
报警输出
The AD5735 is equipped with an ALERT pin.此引脚为高电平
C(x) = x8 + x2 + x1 + 1
有效CMOS输出引脚。AD5735还内置一个看门狗定时器。
此值会添加到数据字末尾，即在SYNC变为高电平之前有
看门狗定时器使能后可监控SPI通信。如果软件寄存器未
32个 数 据 位 会 发 送 到 AD5735。 收 到 32-bit数 据 帧 后 ，
在超时周期内收到0x195，则ALERT引脚将被激活。
AD5735会在SYNC变为高电平时执行错误校验。如果校验
成功，数据会写入所选寄存器。如果校验失败，则FAULT
内部基准电压源
引脚变为低电平，同时状态寄存器的PEC错误位置1。读
AD5735内置集成式5 V基准电压源，初始精度为±5 mV(最
取状态寄存器后，FAULT恢复高电平(假定无其他故障)，
大值)，温度系数为±10 ppm/°C(最大值)。基准电压源经过
PEC错误位自动清零。
缓冲，可外部用于系统内的其他地方。
UPDATE ON SYNC HIGH
SYNC
外部电流设置电阻
RSET是内部检测电阻，属于电压-电流转换电路的一部分
(参见图71)。输出电流值在整个温度范围内的稳定性取决
SCLK
MSB
D23
SDIN
于RSET值的稳定性。要提高输出电流在整个温度范围内的
LSB
D0
稳定性，可旁路内部RSET电阻R1，并将外部15 kΩ低漂移电
24-BIT DATA
阻连接到AD5735的RSET_x引脚。外部电阻通过DAC控制寄
24-BIT DATA TRANSFER—NO ERROR CHECKING
存器进行选择(参见表24)。
表1给出了AD5735采用内部RSET电阻和外部15 kΩ RSET电阻
UPDATE ON SYNC HIGH
ONLY IF ERROR CHECK PASSED
SYNC
时的性能规格。外部RSET电阻与内部RSET电阻选项相比，采
用前者性能更优。外部RSET电阻规格假设使用理想电阻，
SCLK
MSB
D31
24-BIT DATA
实际的性能取决于所用电阻的绝对值和温度系数。这直接
D7
影响输出的增益误差，从而影响总不可调整误差。若要计
D0
8-BIT CRC
算采用特定外部RSET电阻时的输出增益/TUE误差，请将
RSET电阻的百分比绝对误差与表1所示的采用外部RSET电阻
FAULT PIN GOES LOW
IF ERROR CHECK FAILS
FAULT
09961-180
SDIN
LSB
D8
32-BIT DATA TRANSFER WITH ERROR CHECKING
时AD5735的增益/TUE误差(表示为% FSR)直接相加。
图76. PEC时序
分组错误校验可用于发送和接收数据包。如果使能写入期
间回读状态功能，则应忽略状态回读操作期间返回的PEC
Rev. B | Page 40 of 48
AD5735
数字压摆率控制
在以下等式中，压摆率为步长、更新时钟频率和LSB大小
AD5735的数字压摆率控制特性允许用户控制输出值的变
的函数。
化速率。该特性在电流和电压输出通道上均可用。通过禁
Slew Rate =
用压摆率控制特性，输出值以受输出驱动电路和所连负载
Output Change
限制的速率变化。要降低压摆率，用户可通过压摆率控制
Step Size × Update Clock Frequency × LSB Size
寄存器的SREN位使能数字压摆率控制功能(参见表29)。
使能压摆率控制时，输出将以SR_CLOCK和SR_STEP参数
其中：
所定义的速率发生数字式步进变化，而不是直接在两个值
Slew Rate用秒表示。
之间摆动。这些参数可通过压摆率控制寄存器进行访问
Output Change针对IOUT_x用A表示或针对VOUT_x用V表示。
(参见表29)。
任何给定值的更新时钟对于所有输出范围都是相同的。但
• SR_CLOCK定义了数字压摆率的更新速率；例如，如果
是，针对给定步长值，步长在整个输出范围内是变化的，
选定更新速率为8 kHz，则输出每隔125 μs更新一次。
因为对于每一输出范围而言，LSB大小都是不同的。
• SR_STEP定义了输出值每次更新时的变化幅度。
当压摆率控制功能使能时，所有输出以设定的压摆率变化
这两个参数共同定义输出值的变化速率。表34和表35分别
(更多信息请参见“DC-DC转换器建立时间”部分)。例如，
列出了SR_CLOCK和SR_STEP参数的取值范围。
如果CLEAR引脚置位，输出以设定的压摆率压摆至清零值
(假定通道使能清零功能)。
图34. 压摆率更新时钟选项
SR_CLOCK
0000
0001
0010
0011
0100
0101
0110
0111
1000
1001
1010
1011
1100
1101
1110
1111
1
如果多个通道使能数字压摆率控制，将CLEAR引脚置位时
更新时钟频率1
64 kHz
32 kHz
16 kHz
8 kHz
4 kHz
2 kHz
1 kHz
500 Hz
250 Hz
125 Hz
64 Hz
32 Hz
16 Hz
8 Hz
4 Hz
0.5 Hz
必须格外小心。将CLEAR引脚置位时，如果一个受压摆率
控制的通道正在摆动，其他受压摆率控制的通道可能直接
更改为不受压摆率控制的清零代码。
动态电源控制
配置为电流输出模式时，AD5735使用DC-DC升压转换器
电路提供集成式动态电源控制。相对于标准设计，此电路
可降低功耗。
在标准电流输入模块设计中，负载电阻值的典型范围为
50 Ω至750 Ω。输出模块系统必须有充足的源电压来满足整
个负载电阻值范围内的顺从电压要求。例如，在4 mA至
20 mA的环路中，当驱动20 mA电流时，即要求15 V以上的
顺从电压。将20 mA驱动至50 Ω负载时，则只需1 V顺从电
这些时钟频率由13 MHz内部振荡器分频获得(参见表1、图67和图68)。
图35. 压摆率步长选项
SR_STEP
000
001
010
011
100
101
110
111
步长(LSB)
1
2
4
16
32
64
128
256
压。
AD5735电路对输出电压进行检测，并调节该电压，使其
为顺从电压要求与较小裕量电压之和。AD5735最高可以
驱动24 mA电流通过1 kΩ负载。
Rev. B | Page 41 of 48
AD5735
DC-DC转换器
DC-DC转换器VMAX功能
AD5735内置四个独立的DC-DC转换器，用于为各个通道
最大VBOOST_x电压在DC-DC控制寄存器中设置(23 V、24.5 V、
的VBOOST_x电源电压提供动态控制(参见图71)。图77所示为
27 V或29.5 V；参见表28)。达到该最大电压时，DC-DC转
该DC-DC电路需要的分立式元件，以下各节将介绍该电
换器被禁用，VBOOST_x电压则下降~0.4 V。当VBOOST_x电压下
路的元件选择方法和工作原理。
降达~0.4 V时，DC-DC转换器被重新使能，电压再次缓升
至VMAX(若仍有必要)。工作原理如图78所示。
10Ω
29.6
VBOOST_x
CFILTER
0.1µF
SWx
表36. 推荐使用的DC-DC转换器
器件
XAL4040-103
GRM32ER71H475KA88L
PMEG3010BEA
值
10 µH
4.7 µF
0.285 VF
0mA TO 24mA RANGE, 24mA OUTPUT
OUTPUT UNLOADED
29.4
图77. DC-DC电路
符号
LDCDC
CDCDC
DDCDC
VMAX
DC-DCx BIT
29.5
制造厂商
Coilcraft®
Murata
恩智浦
29.3
29.2
29.1
DC-DC MaxV BITS = 29.5V
DC-DCx BIT = 1
29.0
fSW = 410kHz
28.9
TA = 25°C
28.8
建议在CDCDC之后放置一个10 Ω、100 nF低通RC滤波器。虽
28.7
然该器件会消耗少量电能，但会减少VBOOST_x电源上的纹波。
28.6
DC-DC转换器工作原理
0.5
1.0
1.5
2.0
2.5
TIME (ms)
3.0
3.5
4.0
图78. 达到VMAX 时的工作原理
片上DC-DC转换器采用一种恒频、峰值电流模式控制方
案，以便将4.5 V至5.5 V的AVCC输入升压，进而驱动AD5735
DC-DCx BIT = 0
0
09961-183
CDCDC
4.7µF
RFILTER
VBOOST_x VOLTAGE (mV)
CIN
≥10µF
DDCDC
10µH
09961-077
LDCDC
AV CC
从图78可以看出，当AD5735电压缓升到VMAX值时，状态
输出通道。这些转换器设计用于工作电流断续导通模式，
寄存器中的DC-DCx位置位，但电压下降到VMAX − ~0.4 V
占空比小于90%(典型值)。断续导通模式是一种工作模
时，则解除置位。
式，其中电感电流在较大比例的开关周期内为零。DC-DC
DC-DC转换器片上开关
转换器属于异步器件，要求采用外部肖特基二极管。
AD5735内置一个0.425 Ω开关，开关电流按脉冲进行监控，
DC-DC转换器输出电压
峰值电流限值为0.8 A。
使能通道电流输出时，转换器将V BOOST_x电源调节至7.4 V
DC-DC转换器开关频率和相位
(±5%)或(IOUT × RLOAD + 裕量)，取较大值(电源电压裕量与输
出电流间的关系曲线图参见图51)。在电压输出模式下，
若输出被禁用，转换器将把VBOOST_x电源调节至15 V (±5%)。
在电流输出模式下，若输出被禁用，转换器将把VBOOST_x电
源调节至7.4 V (±5%)。
AD5735 DC-DC转换器开关频率可以从DC-DC控制寄存器
选择(参见表28)。通道的相位也可进行调节，使DC-DC转
换器支持不同的时钟边沿。在典型应用中，建议采用410 kHz
频率。轻载时(低输出电流和小负载电阻)，DC-DC转换器
进入脉冲跳跃模式，以降低开关功耗。
在通道内部，VOUT_x级和IOUT_x级共用一个VBOOST_x电源，因
此IOUT_x级和VOUT_x级的输出可以连在一起(参见“在同一引
脚上输出电压和电流”部分)。
DC-DC转换器电感选择
对于典型的4 mA至20 mA应用，一个10 μH电感(如Coilcraft
的XAL4040-103)配合410 kHz的开关频率，即可利用4.5 V至
DC-DC转换器建立时间
5.5 V的AVCC电源将最高24 mA的电流驱动至最高1 kΩ的负
在电流输出模式下，步长大于~1 V (IOUT × RLOAD)的建立时
载电阻。但十分重要的是，必须确保电感能够应付峰值电
间将以DC-DC转换器的建立时间为主。当IOUT_x引脚需要
流而不饱和，特别是在最大环境温度下。如果电感进入饱
的电压与顺从电压之和低于7.4 V (±5%)时除外。图47显示
和模式，效率便会下降。饱和过程中，电感值也会下降，
了一种典型的输出建立时间曲线图，其中负载为1 kΩ。负
并且可能使DC-DC转换器电路无法提供所需的输出功
载越小，建立时间越快。当电流步长小于24mA时，建立
率。
时间也会更快。
Rev. B | Page 42 of 48
AD5735
DC-DC转换器外部肖特基二极管的选择
AD5735要求采用外部肖特基二极管方可正常运行，确保
AICC电源要求—静态
DC-DC转换器设计用于提供等于以下值的VBOOST_x电压
肖特基二极管的额定值能处理运行过程中可能出现的最大
VBOOST_x = IOUT × RLOAD + Headroom
反向击穿电压，并保证不超过最高结温。二极管平均电流
约等于ILOAD电流。正向压降较大的二极管会导致效率下
降。
(2)
电源电压裕量与输出电流的关系曲线图参见图51。因此，
对于固定负载和输出电压，DC-DC转换器的输出电流可
以通过以下公式算出：
DC-DC转换器补偿电容
AI CC =
由于DC-DC转换器以断续导通模式工作，未补偿的传递
函数实际上是单极点传递函数。传递函数的极点频率取决
于DC-DC转换器输出电容、输入和输出电压以及输出负
载。AD5735采用一个外部电容和一个150 kΩ内部电阻来补
偿调节器环路。
也可以将一个外部补偿电阻与补偿电容串联起来，其方法
Power Out
Efficiency × AVCC
=
I OUT × V BOOST
(3)
ηVBOOST × AVCC
其中：
IOUT为IOUT_x的输出电流(单位A)。
ηVBOOST为VBOOST_x效率(表示为小数，参见图53和图54)。
AICC电源要求—压摆率
是将DC-DC控制寄存器中的DC-DC补偿位置1(参见表
AICC在压摆期间的电流要求大于静态工作模式，因为输出
28)。这种情况下，推荐使用一个50 kΩ左右的电阻。此配
功率会增大，以驱动DC-DC转换器的输出电容。该瞬态
置的优点如“AICC电源要求—压摆率”部分所述。对于典型
电流可能非常大(参见图79)，但使用“降低AICC电流要求”
应用，建议使用一个10 nF DC-DC补偿电容。
部分描述的方法可以降低AVCC电源的要求。
如果无法提供足够的AICC电流，AVCC电压会下降。受AVCC
输出电流可能升高的最大压摆率形成间接限制。纹波电压
由电容以及电容的等效串行电阻(ESR)二者共同导致。在
典型应用中，建议采用4.7 μF的陶瓷电容。较大的电容或者
电压进一步下降(参见公式3)。这种情况下，VBOOST_x电压
和输出电压可能永远无法到达预期值。因为AVCC电压为所
有通道共用，所以此压降可能会同时影响其他通道。
并行电容能改善纹波性能，但其代价是压摆率下降。较大
0.8
的电容也会影响到压摆过程中的AVCC电源电流要求(参见
0.7
30
“AI CC 电 源 要 求 —压 摆 率 ”部 分 ) 。 在 所 有 工 作 条 件 下 ，
输入电容提供DC-DC转换器要求的大部分动态电流，其
ESR应较低。对于AD5735，建议在典型应用中采用一个10 μF
的低ESR钽电容或陶瓷电容。选择陶瓷电容时必须小心，
25
0.6
AICC CURRENT (A)
DC-DC转换器输出端的电容均应大于3 µF。
0mA TO 24mA RANGE
1kΩ LOAD
fSW = 410kHz
INDUCTOR = 10µH (XAL4040-103)
TA = 25°C
0.5
0.4
20
15
0.3
10
因为这种电容可能对直流偏置电压和温度极其敏感。最好
0.2
选用X5R或X7R电介质，因为这种电容能在较宽的工作电
0.1
压和温度范围内保持稳定。选择钽电容时必须小心，确保
ESR值较低。
0
AICC
IOUT
VBOOST
0
0.5
5
1.0
1.5
TIME (ms)
2.0
图79. AICC 电流与时间的关系
(24 mA步长，1 kΩ负载，内部补偿电阻)
Rev. B | Page 43 of 48
2.5
0
09961-184
输出电容会影响DC-DC转换器的纹波电压，从而对通道
下降影响，压摆所需AICC电流会进一步增加，导致AVCC的
IOUT_x CURRENT (mA)/ VBOOST_x VOLTAGE (V)
DC-DC转换器输入和输出电容选择
AD5735
降低AICC电流要求
使用压摆率控制
主要有两种方法可用来降低AICC电流要求。一种方法是添
使用压摆率控制可大幅降低AVCC电源的电流要求，如图82
加一个外部补偿电阻，另一种方法是采用压摆率控制。这
所示。
0.8
可以在COMPDCDC_x引脚处放置一个补偿电阻，与10 nF补偿
0.6
电容串联。推荐使用一个51 kΩ的外部补偿电阻。该补偿电
阻会增加电流输出的压摆时间，但可以降低AICC的瞬态电
流要求。图80所示为AICC电流曲线，其中步长为24 mA，负
载为1 kΩ，采用一个51 kΩ的补偿电阻。补偿电阻可以进一
步降低较小负载的电流要求，如图81所示。
0.6
28
24
0.5
20
0.4
16
0.3
12
0.2
8
AICC
IOUT
VBOOST
0.1
0
0
0.5
1.0
1.5
TIME (ms)
4
2.0
2.5
IOUT_x CURRENT (mA)/ VBOOST_x VOLTAGE (V)
0.7
AICC CURRENT (A)
32
0mA TO 24mA RANGE
1kΩ LOAD
fSW = 410kHz
INDUCTOR = 10µH (XAL4040-103)
TA = 25°C
0
16
0.3
12
0.2
8
0.1
4
0
AICC CURRENT (A)
0.6
28
24
0.5
20
0.4
16
0.3
12
0.2
8
0.1
4
0
0
0.5
1.0
1.5
TIME (ms)
2.0
0
2.5
2
3
TIME (ms)
4
5
6
0
转换器快。电流较高、负载较大(如1 kΩ)时，DC-DC转换
器压摆率最慢。该压摆率还取决于DC-DC转换器的配
置。图80和图81显示了DC-DC转换器输出压摆率的两个示
例(VBOOST对应于DC-DC转换器的输出电压)。
IOUT_x CURRENT (mA)/V BOOST_x VOLTAGE (V)
0mA TO 24mA RANGE
500Ω LOAD
fSW = 410kHz
INDUCTOR = 10µH (XAL4040-103)
TA = 25°C
1
使用压摆率控制时，切记输出的压摆速率不能比DC-DC
09961-186
0.7
0
图82. AICC 电流与时间的关系
(24 mA步长，1 kΩ负载，采用压摆率控制)
32
AICC
IOUT
VBOOST
20
0.4
图80. AICC 电流与时间的关系
(24 mA步长，1 kΩ负载，外部51 kΩ补偿电阻)
0.8
24
AICC
IOUT
VBOOST
0.5
09961-185
0.8
28
IOUT_x CURRENT (mA)/ VBOOST_x VOLTAGE (V)
0.7
AICC CURRENT (A)
添加外部补偿电阻
32
0mA TO 24mA RANGE
1kΩ LOAD
fSW = 410kHz
INDUCTOR = 10µH (XAL4040-103)
TA = 25°C
09961-187
些方法可配合使用。
图81. AICC 电流与时间的关系
(24 mA步长，500 Ω负载，外部51 kΩ补偿电阻)
Rev. B | Page 44 of 48
AD5735
应用信息
相同引脚上的电压和电流输出引脚
于零刻度时，满量程误差为0.025% FSR。同样，如果仅一
使用AD5735的一个通道时，电流和电压输出引脚可以连
个通道在电流输出模式下通过内部RSET使能，满量程误差
接到两个独立的引脚上，也可连在一起并接到单个引脚
为0.025% FSR + 0.075% FSR = 0.1% FSR。
上。两个输出引脚可连在一起是因为任何时候都只能使能
电压输出和电流输出二者之一。当使能电流输出时，电压
输出处于三态模式；当使能电压输出时，电流输出为三态
模式。两个输出引脚连在一起时，POC引脚必须连接低电
平，主控制寄存器中的POC位必须置0；或者，如果POC
引脚连接高电平，则主控制寄存器中的POC位必须置1，
然后使能电流输出。
如“绝对最大额定值”部分所示，电压和电流输出引脚的输
出容差相同。+VSENSE_x和−VSENSE_x连接经过缓冲，因此，在
电流输出模式下，器件工作时漏入这些引脚的电流可以忽
精密基准电压源的选择
要使AD5735在其整个工作温度范围内达到最佳性能，必
须使用精密基准电压源。选择精密基准电压源时需要全面
考虑。基准输入端的电压用于为DAC内核提供经缓冲的基
准电压。因此，任何基准电压误差都会反应到AD5735的
输出端。
针对高精度应用选择基准电压时，需要考虑4种可能的误
差源：输出电压的初始精度、长期漂移、温度系数和输出
电压噪声。
外部基准电压源的输出电压初始精度误差会导致DAC的满
略不计。
量程误差。因此，最好选用具有低初始精度误差特性的基
采用内部RSET的电流输出模式
准电压源来尽量降低这些误差。具有输出调整功能的基准
在电流输出模式下使用内部RSET电阻时，使用内部RSET的其
电压源，如ADR435等，允许系统设计人员将基准电压设
他通道的使能数量以及这些通道产生的直流串扰都会显著
置为标称值以外的电压，以便校正系统误差。这种调整可
影响输出。表1中的内部RSET规格是使能所有四个通道、选
以在任何温度下使用来消除误差。
择内部RSET且输出相同代码时的规格。
长期漂移衡量基准输出电压随时间的漂移量。具有低长期
对于通过内部RSET使能的每个通道，失调误差均会降低。
漂移特性的基准电压源可确保整体解决方案终身保持相对
例如，对于使用内部RSET使能的一个电流输出，失调误差
稳定。
为0.075% FSR。随着更多电流通道使能，该值成比例降低；
使能两个通道时，每个通道的失调误差为0.056% FSR，三
个通道时为0.029% FSR，四个通道时为0.01% FSR。
基准输出电压的温度系数影响INL、DNL和TUE。应选择
温度系数较低的基准电压源，以降低DAC输出电压对环境
温度的依赖性。
同样地，使用内部RSET时的直流串扰与使用内部RSET使能的
电流输出通道的数量成正比。例如，受测量通道位于
0x8000，另一通道从零刻度升至满量程时，直流串扰为−
0.011% FSR。两个其他通道从零刻度升至满量程时，直流
串扰为−0.019% FSR，所有三个其他通道从零刻度升至满量
程时，直流串扰为−0.025% FSR。
在噪声预算相对较低的高精度应用中，必须考虑基准电压
源的输出电压噪声。考虑到系统的分辨率，选择具有尽可
能低的输出噪声的基准电压很重要。ADR435(XFET®设计)
之类精密基准电压源在0.1 Hz至10 Hz带宽范围提供低输出
噪声。然而，随着电路带宽增加，可能需要对基准电压源
的输出进行滤波来尽量降低输出噪声。
对于表1中的满量程误差测量，所有通道位于0xFFFF。这
意味着一旦任何通道变为零刻度，满量程误差都会因直流
串扰而增加。例如，受测量通道位于0xFFFF，三个通道处
表37. 推荐使用的精度基准电压源
产品型号
ADR445
ADR02
ADR435
ADR395
AD586
初始精度
(mV，最大值)
±2
±3
±2
±5
±2.5
长期漂移
(ppm，典型值)
50
50
40
50
15
Rev. B | Page 45 of 48
温度系数
(ppm/°C，最大值)
3
3
3
9
10
0.1 Hz至10 Hz噪声
(μV p-p，典型值)
2.25
10
8
8
4
AD5735
驱动感性负载
微处理器接口
驱动感性负载或非明确定义的负载时，可能需要在IOUT_x引
AD5735通过一条串行总线实现与微处理器的接口，这条
脚和AGND之间连接一个电容，以确保稳定性。在IOUT_x与
总线使用与微控制器和DSP处理器兼容的协议。通信通道
AGND之间连接一个0.01 μF电容可以确保50 mH负载的稳定
是一个三线式最小接口，由一个时钟信号、一个数据信号
性。负载的容性组分可能导致建立时间变慢，但AD5735
和一个锁存信号组成。AD5735需要24-bit数据字，在SCLK
的建立时间可以掩盖这一点。AD5735的电流输出不存在
的下降沿时数据有效。
最大电容限制。
DAC输出更新在LDAC的上升沿启动；当LDAC保持低电平
瞬变电压保护
时，则在SYNC的上升沿启动。寄存器的内容可采用回读
AD5735内置ESD保护二极管，可防止器件在一般工作条件
功能进行读取。
下受损。但是，工业控制环境会使I/O电路遭受高得多的
AD5735与ADSP-BF527的接口
瞬变。为了防止AD5735受到过高的电压瞬变，需要使用
外部功率二极管和一个浪涌电流限流电阻，如图83所示。
RP典型值为10 Ω。两个保护二极管和电阻(RP)必须具有适当
AD5735可以直接连接ADSP-BF527的SPORT接口，这是一
款ADI公司出品的Blackfin®
DSP器件。图84显示如何连接
一个SPORT接口来控制AD5735。
的额定功率。
10Ω
CFILTER
0.1µF
SPORT_TFS
SYNC
SPORT_TSCLK
SCLK
SPORT_DT0
VBOOST_x
AD5735
IOUT_x
AGND
D1
RP
D2
ADSP-BF527
RLOAD
GPIO0
SDIN
LDAC
09961-080
CDCDC
4.7µF
AD5735
RFILTER
09961-079
(FROM
DC-TO-DC
CONVERTER)
图84. AD5735与ADSP-BF527 SPORT的SPORT接口
布局布线指南
图83. 输出瞬变电压保护
通过瞬态电压抑制器(TVS)(也称为瞬态吸收器)可实现进一
接地
步的保护。这些元件包括单向抑制器(防范正高电压瞬态)
在任何注重精度的电路中，精心考虑电源和接地回路布局
和双向抑制器(防范正负高电压瞬态)，可提供各种各样的
都有助于确保达到规定的性能。AD5735所在的印刷电路
隔离和击穿电压额定值。TVS应尽量采用最低击穿电压定
板在设计时应将模拟部分与数字部分分离，并限制在电路
标，同时在电流输出的功能范围内不导通。
板的特定区域内。如果AD5735所在系统中有多个器件要
建议保护所有现场连接节点。电压输出节点可通过类似电
路保护，其中将D2和瞬态吸收器连接到AVSS。对于电压输
求AGND至DGND连接，则只能在一个点上进行连接。星
形接地点应尽可能靠近器件。
出节点，+VSENSE_x引脚也应通过与瞬态吸收器串联较大值
AVCC电源的GNDSWx和接地连接被称为PGND。PGND应
的电阻进行保护，例如5 kΩ。这样，IOUT_x和VOUT_x引脚便可
局限在电路板的特定区域之内，并且PGND与AGND只能
连在一起，共用同一保护电路。
在一个点进行连接。
电源去耦
AD5735应当具有足够大的10 μF电源旁路电容，与每个电源
上的0.1 μF电容并联，并且尽可能靠近封装，最好是正对着
该器件。10 μF电容应为钽珠型电容。0.1 μF电容应具有低
有效串联电阻(ESR)和低有效串联电感(ESL)，如高频时提
供低阻抗接地路径的普通陶瓷型电容，以便处理内部逻辑
开关所引起的瞬态电流。
Rev. B | Page 46 of 48
AD5735
走线
AD5735的电源线路应采用尽可能宽的走线，以提供低阻
• 使高电流走线尽量短、尽量宽。从CIN通过电感(LDCDC)
到SWx和PGND的路径应能处理最低1 A的电流。
抗路径，并减小电源线路上的毛刺效应。时钟等快速开关
• 使补偿器件尽量靠近COMPDCDC_x引脚。
信号应利用数字地屏蔽起来，以免向电路板上的其它器件
• 避免高阻抗走线靠近连接到SWx的任何节点，避免靠近
辐射噪声，并且绝不应靠近基准输入。SDIN与SCLK走线
之间布设接地线路有助于降低二者之间的串扰(多层电路
板上不需要，因为它有独立的接地层，但将线路分开是有
利的)。REFIN线路上的噪声必须降至最低，因为这种噪声
会被耦合至DAC输出。
电感，以防止辐射噪声注入。
电流隔离接口
在许多过程控制应用中，需要在控制器与受控单元之间提
供一个隔离栅，以保护和隔离控制电路遭受可能发生的任
何危险共模电压。ADI公司的iCoupler®产品可以提供超过
避免数字信号与模拟信号交叠。电路板相反两侧上的走线
应彼此垂直，以减小电路板的馈通效应。微带线技术在目
前看来是最佳方法，但这种技术对于双面电路板未必总是
可行。采用这种技术时，电路板的元件侧专用于接地层，
2.5 kV的隔离电压。AD5735的串行加载结构使其成为隔离
接口的理想选择，因为其接口线数保持最少。图85显示
AD5735使用ADuM1411时的4通道隔离接口。欲了解更多
信息，请访问www.analog.com。
信号走线则布设在焊接侧。
SERIAL CLOCK
OUT
为了实现较高的效率、良好的调节性能和出色的稳定性，
印刷电路板布局布线必须设计合理。
SERIAL DATA
OUT
SYNC OUT
在设计印刷电路板时请遵循以下原则(参见图77)：
CONTROL OUT
• 使低ESR输入电容CIN靠近AVCC和PGND。
• 使从CIN通过电感LDCDC到SWX和PGND的高电流路径尽
量短。
• 使从C IN 通过电感(L DCDC )、二极管(D DCDC )到输出电容
(CDCDC)的高电流路径尽量短。
Rev. B | Page 47 of 48
ADuM1411
VIA
VIB
VIC
VID
ENCODE
ENCODE
DECODE
DECODE
ENCODE
DECODE
ENCODE
DECODE
图85. 与AD5735的4通道隔离接口
VOA
VOB
VOC
VOD
TO SCLK
TO SDIN
TO SYNC
TO LDAC
09961-081
MICROCONTROLLER
DC-DC转换器
AD5735
外形尺寸
0.60 MAX
9.00
BSC SQ
0.60
MAX
48
64 1
49
PIN 1
INDICATOR
PIN 1
INDICATOR
0.50
BSC
(BOTTOM VIEW)
0.50
0.40
0.30
1.00
0.85
0.80
SEATING
PLANE
16
17
33
32
0.25 MIN
7.50
REF
0.80 MAX
0.65 TYP
12° MAX
FOR PROPER CONNECTION OF
THE EXPOSED PAD, REFER TO
THE PIN CONFIGURATION AND
FUNCTION DESCRIPTIONS
SECTION OF THIS DATA SHEET.
0.05 MAX
0.02 NOM
0.30
0.23
0.18
7.25
7.10 SQ
6.95
EXPOSED PAD
0.20 REF
080108-C
8.75
BSC SQ
TOP VIEW
COMPLIANT TO JEDEC STANDARDS MO-220-VMMD-4
图86. 64引脚引脚架构芯片级封装[LFCSP_VQ]
9 mm × 9 mm，超薄体
(CP-64-3)
图示尺寸单位：mm
订购指南
型号1
AD5735ACPZ
AD5735ACPZ-REEL7
1
分辨率(Bits)
12
12
温度范围
−40℃至+105℃
−40℃至+105℃
Z = 符合RoHS标准的器件。
©2011–2012 Analog Devices, Inc. All rights reserved. Trademarks and
registered trademarks are the property of their respective owners.
D09961sc-0-5/12(B)
Rev. B | Page 48 of 48
封装描述
64引脚LFCSP_VQ
64引脚LFCSP_VQ
封装选项
CP-64-3
CP-64-3
