AD5749ACPZ-RL7

工业电流输出驱动器、单电源、最高 55 V电源电压、输出范围可编程 AD5749 主要特性 功能框图 电流输出范围：0 mA至24 mA或4 mA至20 mA 总不可调整误差(TUE)：±0.03% FSR(典型值) 输出温漂：±5 ppm/°C(典型值) 超量程：2% 灵活的串行数字接口 片内输出故障检测 DVCC GND CLEAR CLRSEL INPUT SHIFT REGISTER AND CONTROL LOGIC SCLK/OUTEN* SDIN/R0* SYNC/RSET* SDO/VFAULT* AVDD R3 R2 VIN VREF 电源电压范围 AVDD:12 V(± 10%)至55 V(最大值) AD5749 STATUS REGISTER HW SELECT PEC差错校验 异步CLEAR(清零)功能 AVDD GND IOUT RANGE SCALING RESET IOUT 输出环路顺从电压：AVDD – 2.75 V 32引脚5 mm × 5 mm LFCSP封装 FAULT/TEMP* OVERTEMP POWERON RESET 过程控制 执行器控制 概述 过SPI/MICROWIRE™兼容的串行接口进行设置。AD5749针 REXT2 AD2/R1* AD1/R2* IOUT OPEN FAULT AD0/R3* *DENOTES SHARED PIN. SOFTWARE MODE DENOTED BY REGULAR TEXT, HARDWARE MODE DENOTED BY ITALIC TEXT. FOR EXAMPLE, FOR FAULT/TEMP PIN, IN SOFTWARE MODE, THIS PIN TAKES ON FAULT FUNCTION. IN HARDWARE MODE, THIS PIN TAKES ON TEMP FUNCTION. 图1. AD5749是一款单通道、低成本、高精度、电流输出驱动 器，输出范围可通过硬件或软件编程。软件输出范围可通 RSET IOUT OPEN FAULT 应用 PLC(可编程控制器) REXT1 IOUT OPEN FAULT NC/IFAULT* 08923-001 温度范围：-40℃至+105℃ 差错校验，适用于可能发生数据通信故障的工业环境。 对PLC和工业过程控制应用而设计。AD5749的模拟输入由 该器件还具有上电复位功能，用于确保器件在已知状态下 一个低电压、单电源供电的数模转换器(DAC)提供，对该 上电，并且具有异步CLEAR引脚，用于将输出设置为选定 模拟输入进行内部调理以提供所需的输出电流/电压范围。 电流范围的下限值。 AD5749提供两种可编程输出电流范围：0 mA至24 mA或4 HW SELECT引脚用来配置上电时器件是处于硬件模式还是 mA至20 mA。电流输出具有开路保护功能，可驱动0.1 H电 软件模式。 感负载。器件的电源电压范围为10.8 V至55 V。输出环路 表1. 相关器件 顺从电压范围为0 V至AVDD − 2.75 V。 产品型号 AD5750 描述 工业电流/电压(I/V)输出驱动器，输出范围可编程 AD5751 工业电流/电压(I/V)输出驱动器，单电源供电，最大 供电电压为55V，输出范围可编程 工业电流/电压输出驱动器，输出范围可编程 单通道、12/16位、串行输入、电流源输出DAC 灵活的串行接口兼容SPI和MICROWIRE，可以在3线模式 下工作，从而极大地降低隔离应用的数字隔离要求。而 且，该接口具有可选择的PEC差错校验功能，使用CRC-8 AD5748 AD5410/ AD5420 AD5412/ AD5422 单通道、12/16位、串行输入、电流/电压输出DAC Rev. A Information furnished by Analog Devices is believed to be accurate and reliable. However, no responsibility is assumed by Analog Devices for its use, nor for any infringements of patents or other rights of third parties that may result from its use. Specifications subject to change without notice. No license is granted by implication or otherwise under any patent or patent rights of Analog Devices. Trademarks and registered trademarks are the property of their respective owners. One Technology Way, P.O. Box 9106, Norwood, MA 02062-9106, U.S.A. Tel: 781.329.4700 www.analog.com Fax: 781.461.3113 ©2010 Analog Devices, Inc. All rights reserved. ADI中文版数据手册是英文版数据手册的译文，敬请谅解翻译中可能存在的语言组织或翻译错误，ADI不对翻译中存在的差异或由此产生的错误负责。如需确认任何词语的准确性，请参考ADI提供 的最新英文版数据手册。 AD5749 目录 特性..................................................................................................... 1 应用..................................................................................................... 1 功能框图 ............................................................................................ 1 概述..................................................................................................... 1 修订历史 ............................................................................................ 2 技术规格 ............................................................................................ 3 时序特性........................................................................................ 5 绝对最大额定值 ............................................................................... 7 ESD警告......................................................................................... 7 引脚配置和功能描述....................................................................... 8 典型工作特性..................................................................................10 术语...................................................................................................15 工作原理 ..........................................................................................16 软件模式...................................................................................... 16 电流输出架构 .............................................................................18 驱动感性负载 .............................................................................18 AD5749的上电状态 ...................................................................18 上电时的默认寄存器 ................................................................ 18 复位功能...................................................................................... 18 OUTEN ..........................................................................................18 软件控制 .................................................................................... 18 硬件控制 .................................................................................... 21 传递函数 .................................................................................... 21 特性详情 ......................................................................................... 22 输出故障报警—软件模式 ...................................................... 22 输出故障报警—硬件模式 ...................................................... 22 异步清零(CLEAR) .................................................................... 22 外部电流设置电阻 ................................................................... 22 可编程超量程模式 ................................................................... 22 分组差错校验(PEC) ................................................................. 23 应用信息 ......................................................................................... 24 瞬变电压保护............................................................................ 24 散热考量 .................................................................................... 24 布局布线指南............................................................................ 25 电流隔离接口............................................................................ 25 微处理器接口............................................................................ 25 外形尺寸 ......................................................................................... 26 订购指南 .................................................................................... 26 修订历史 2010年7月—修订版0：初始版 Rev. 0 | Page 2 of 28 AD5749 技术规格 AVDD = 12 V(±10%)至55 V(最大值)，DVCC = 2.7 V至5.5 V，GND = 0 V，RLOAD = 300 Ω。除非另有说明，所有 规格在TMIN至TMAX范围。 , 表2 参数1 最小值 输入电压范围 输入漏电流 基准输入 基准输入电压 输入漏电流 电流输出 输出电流范围 输出电流超量程2 精度(内部RSET) 总不可调整误差(TUE) A级2 相对精度(INL) 失调误差 失调误差TC2 输出端死区，RTI 增益误差 2 增益TC 满量程误差 满量程TC2 精度(外部RSET) 总不可调整误差(TUE) A级2 相对精度(INL) 失调误差 失调误差TC2 输出端死区，RTI 增益误差 增益TC2 满量程误差 满量程TC2 典型值 最大值 0 至 4.096 −1 +1 4.096 单位 V µA 测试条件/注释 输出端无负载 V 外部基准电压源需要与此处所述完全相同；否则， 精度误差会表现为输出端的误差 −1 +1 µA 0 24 20 24.5 20.4 mA mA mA mA +0.5 +0.3 +0.02 +16 +10 % FSR % FSR % FSR µA µA ppm FSR/°C mV % FSR % FSR ppm FSR/°C % FSR % FSR ppm FSR/°C 0 3.92 −0.5 −0.3 −0.02 −16 −10 −0.2 −0.125 −0.2 −0.125 −0.3 −0.1 −0.02 −14 −11 −0.08 −0.07 −0.1 −0.07 ±0.15 ±0.01 +5 ±3 8 ±0.02 ±10 ±0.02 ±4 ±0.02 ±0.01 +5 ±2 8 ±0.02 ±1 ±0.02 ±2 14 +0.2 +0.125 +0.2 +0.125 +0.3 +0.1 +0.02 +14 +11 +14 +0.08 +0.07 +0.1 +0.07 % FSR % FSR % FSR µA ppm FSR/°C mV % FSR % FSR ppm FSR/°C % FSR % FSR ppm FSR/°C Rev. 0 | Page 3 of 28 参见“特性详述”部分的内容 参见“特性详述”部分的内容 TA = 25℃ TA = 25℃ 参考4.096 V输入范围 TA = 25℃ TA = 25℃ TA = 25℃ TA = 25℃ 参考4.096 V输入范围 TA = 25℃ TA = 25℃ AD5749 参数1 最小值 典型值 最大值 2 输出特性 电流环路顺从电压 阻性负载 感性负载 建立时间 4 mA至20 mA，满 量程阶跃 120 μA阶跃，4 m A至20 mA范围 直流电源抑制比 输出阻抗 数字输入3 输入高电压VIH 输入低电压VIL 输入电流 引脚电容 数字输出2 FAULT、IFAULT、 TEMP、VFAULT VOL，输出低电压 VOH，输出高电压 SDO VOL，输出低电压 VOH，输出高电压 高阻抗输出电容 高阻抗漏电流 电源要求 AVDD DVCC 输入电压 AIDD 0 2 选择此参数时应确保不超过顺从电压 需要具有较高电感值的合适电容；参见“ 驱动感性负载”部分 8.5 µs 250 Ω负载 1.2 µs 250 Ω负载 1 µA/V MΩ 130 V V µA pF 符合JEDEC标准 0.6 V V V 10 KΩ上拉电阻连接到DVCC 2.5 mA时 10 KΩ上拉电阻连接到DVCC 0.5 DVCC − 0.5 3 V V pF 吸电流200 μA 源电流200 μA 2 0.8 +1 −1 5 0.4 3.6 0.5 DVCC − 0.5 V H 参见“测试条 件/注释”列 −1 +1 µA 10.8 55 V 5.5 5.6 V mA 6.2 1 mA mA mW 2.7 DICC 功耗 1 AVDD − 2.75 4.4 5.2 0.3 108 温度范围：−40°C至+105℃；典型值为+25°C。 通过设计和特性保证，但未经生产测试。 Rev. 0 | Page 4 of 28 每引脚 每引脚 输出端无负载，输出禁用；R3, R2, R1, R0 = 0000，RSET = 0 输出使能 VIH = DVCC，VIL = GND AVDD= 24 V，输出端无负载 AD5749 时序特性 AVDD = 12 V(±10%)至55 V(最大值)，DVCC = 2.7 V至5.5 V，GND = 0 V，RLOAD = 300 Ω。除非另有说明，所有 规格在TMIN至TMAX范围。 表3 参数1, 2 t1 t2 t3 t4 t5 t6 t7 t8 t9, t10 t11 t12 t13 1 2 在TMIN、TMAX时的限值 20 8 8 5 10 5 5 5 1.5 5 40 10 单位 描述 ns(最小值) SCLK周期时间 ns(最小值) SCLK高电平时间 ns(最小值) SCLK低电平时间 ns(最小值) SYNC 下降沿到SCLK下降沿建立时间 ns(最小值) 第16个SCLK下降沿到SYNC上升沿(如果使用PEC，则为第24个SCLK下降沿) ns(最小值) 最小SYNC高电平时间(写入模式) ns(最小值) 数据建立时间 ns(最小值) 数据保持时间 μs，最大值 CLEAR脉冲低电平/高电平激活时间 ns(最小值) 最小SYNC高电平时间(读取模式) ns(最大值) SCLK上升沿到SDO有效(SDO CL= 15 pF) ns(最小值) RESET 脉冲低电平时间 通过特性保证，但未经生产测试。 所有输入信号均指定tR = tF = 5 ns(DVCC的10%到90% )并从1.2V电平起开始计时。 Rev. 0 | Page 5 of 28 AD5749 时序图 t1 SCLK 1 2 16 t3 t6 t2 t4 t5 SYNC t8 t7 SDIN D15 D0 CLEAR t10 t9 IOUT 08923-002 RESET t13 图2. 写入模式时序图 SCLK SYNC SDIN t11 A2 A1 A0 R=1 0 X X X X X X X X X X X SDO X X X X X R3 R2 R1 图3. 回读模式时序图 Rev. 0 | Page 6 of 28 R0 CLRSEL OUTEN RSET PEC ERROR OVER TEMP IOUT FAULT VOUT FAULT 08923-003 t12 AD5749 绝对最大额定值 除非另有说明，TA = 25°C。100 mA以下的瞬态电流不会造 注意，超出上述绝对最大额定值可能会导致器件永久性损 成SCR闩锁。 坏。这只是额定最值，不表示在这些条件下或者在任何其 表4 参数 AVDD至GND DVCC至GND 数字输入至GND 数字输出至GND VREF至GND VIN至GND IOUT至GND 工作温度范围 工业级 存储温度范围 结温(TJ最大值) 32引脚LFCSP封装 θJA热阻 引脚温度 焊接 它超出本技术规范操作章节中所示规格的条件下，器件能 额定值 -0.3 V至+58 V -0.3 V至+7 V −0.3 V至DVCC+ 0.3 V， 或 7 V(取较小者) −0.3 V至DVCC+ 0.3 V， 或 7 V(取较小者) -0.3 V至+7 V -0.3 V至+7 V −0.3 V至AVDD -40℃至+105℃ -65℃至+150℃ 125℃ 28℃/W JEDEC工业标准 J-STD-020 够正常工作。长期在绝对最大额定值条件下工作会影响器 件的可靠性。 ESD警告 ESD(静电放电)敏感器件。 带电器件和电路板可能会在没有察觉的情况下放电。 尽管本产品具有专利或专有保护电路，但在遇到高能 量ESD时，器件可能会损坏。因此，应当采取适当的 ESD防范措施，以避免器件性能下降或功能丧失。 Rev. 0 | Page 7 of 28 AD5749 32 31 30 29 28 27 26 25 NC/IFAULT FAULT/TEMP RESET HW SELECT NC NC NC NC 引脚配置和功能描述 1 2 3 4 5 6 7 8 PIN 1 INDICATOR AD5749 TOP VIEW (Not to Scale) 24 23 22 21 20 19 18 17 DNC DNC GND GND DNC DNC IOUT AVDD NOTES 1. NC = NO CONNECT. 2. THE EXPOSED PADDLE IS TIED TO GND. 08923-004 AD2/R1 AD1/R2 AD0/R3 REXT2 REXT1 VREF VI N GND 9 10 11 12 13 14 15 16 SDO/VFAULT CLRSEL CLEAR DVCC GND SYNC/RSET SCLK/OUTEN SDIN/R0 图4. 引脚配置 表5. 引脚功能描述 引脚编号 1 引脚名称 SDO/VFAULT 2 CLRSEL 3 CLEAR 4 5 6 DVCC GND SYNC/RSET 7 SCLK/OUTEN 8 SDIN/R0 9 AD2/R1 10 AD1/R2 11 AD0/R3 描述 串行数据输出(SDO)。在软件模式下，此引脚用于在回读模式中从输入移位寄存器逐个输出数 据。数据在SCLK上升沿逐个输出，而且在SCLK下降沿有效。此引脚为CMOS输出。 在硬件或软件模式下，此引脚用于选择清零值(零刻度或中间量程)。在软件模式下，此引脚与 内部CLRSEL位取逻辑“或”。 高电平有效输入。置位此引脚可将输出电流设置为选定范围(用户可选)的刻度或中间量程。 CLEAR引脚与内部clear位取逻辑“或”。详情参见“异步清零(CLEAR)”部分。 数字电源。 接地连接。 上升沿锁存(SYNC)。在软件模式下，上升沿将输入移位寄存器数据并行载入AD5749，同时更新 输出。 电阻选择(RSET)。在硬件模式下，此引脚选择是使用内部电流检测电阻，还是使用外部电流检测 电阻。 如果RSET = 0，则选择外部检测电阻。 如果RSET = 1，则选择内部检测电阻。 串行时钟输入(SCLK)。在软件模式下，数据在SCLK下降沿读入输入移位寄存器。此引脚的工作 时钟速率最高达50 MHz。 输出使能(OUTEN)。在硬件模式下，此引脚用作输出使能引脚。 串行数据输入(SDIN)。在软件模式下，数据必须在SCLK下降沿有效。 范围解码位(R0)。在硬件模式下，此引脚与R1、R2和R3一起用于选择器件的输出电流范围设 置。 器件寻址位(AD2)。在软件模式下，此引脚与AD0和AD1配合使用，允许一条总线上最多可以寻 址八个器件。 范围解码位(R1)。在硬件模式下，此引脚与R0、R2和R3一起用于选择器件的输出电流范围设 置。 器件寻址位(AD1)。在软件模式下，此引脚与AD0和AD2配合使用，允许一条总线上最多可以寻 址八个器件。 范围解码位(R2)。在硬件模式下，此引脚与R0、R1和R3一起用于选择器件的输出电流范围设 置。 器件寻址位(AD0)。在软件模式下，此引脚与AD1和AD2配合使用，允许一条总线上最多可以寻 址八个器件。 范围解码位(R3)。在硬件模式下，此引脚与R0、R1和R2一起用于选择器件的输出电流范围设 置。 Rev. 0 | Page 8 of 28 AD5749 引脚编号 12, 13 引脚名称 REXT2, REXT1 14 15 16 17 18 19, 20, 23, 24 21, 22 25, 26, 27, 28 29 VREF VIN GND AVDD IOUT DNC GND NC HW SELECT 30 RESET 31 FAULT/TEMP 描述 REXT1和REXT2引脚之间可以连接一个15kΩ外部电流设置电阻，用于改善IOUT温度漂移性能。 缓冲基准电压输入。 缓冲模拟输入(0 V至4.096 V)。 接地连接。 正模拟电源。 电流输出。 请勿连接到这些引脚。 接地连接。 无连接。可与GND相连。 此引脚用于将器件配置为硬件模式或软件模式。 HW SELECT = 0选择软件控制。 HW SELECT = 1选择硬件控制。 在软件模式下，该引脚将器件复位至其上电状态。低电平有效。 在硬件模式下，不存在复位操作。如果在硬件模式下使用器件，RESET 引脚应连接高电平。 故障报警(FAULT)。在软件模式下，此引脚用作通用故障报警引脚。检测到开路、过温错误或 PEC接口错误时，此引脚置位低电平。此引脚为开漏输出，必须连接到上拉电阻。 过温故障(TEMP)。在硬件模式下，此引脚用作过温故障引脚。检测到过温错误时，此引脚置 位低电平。此引脚为开漏输出，必须连接到上拉电阻。 32 NC/IFAULT 无连接(NC)。在软件模式下，此引脚无连接。或者，此引脚与GND相连。 开路故障报警(IFAULT)。在硬件模式下，此引脚用作开路故障报警引脚。检测到开路错误时， 此引脚置位低电平。此引脚为开漏输出，必须连接到上拉电阻。 33 (EPAD) EPAD 裸露焊盘与GND相连。 Rev. 0 | Page 9 of 28 AD5749 典型工作特性 0.002 0.001 0 –0.001 –0.002 –0.003 0.006 0.004 0.002 0 –0.002 –0.004 –0.006 4.096 VIN (V) 24V 08923-005 –0.02 0.05 TOTAL UNADJUSTED ERROR (%FSR) 4mA TO 20mA EXTERNAL RSET LINEARITY 0mA TO 24mA EXTERNAL RSET LINEARITY 0.006 0.004 0.002 0 –0.002 –0.004 –0.006 4.096 08923-009 0.03 0.02 0.01 0 –0.01 –0.02 –0.03 图7. 积分非线性电流模式(外部RSET 检测电阻) 图10. 总不可调整误差与VIN 的关系(内部RSET 电阻) Rev. 0 | Page 10 of 28 08923-010 VIN (V) 4.096 3.803 3.511 3.218 2.926 2.633 2.341 2.048 1.755 1.463 1.170 –0.05 0.878 55V 0.585 48V SUPPLY VOLTAGE (AVDD) 0.293 24V 0.020 –0.010 4mA TO 20mA INTERNAL RSET TUE 0mA TO 24mA INTERNAL RSET TUE 0.04 –0.04 –0.008 08923-007 INTEGRAL NONLINEARITY (%FSR) 0.008 3.803 VIN (V) 图9. 总不可调整误差与VIN 的关系(外部RSET 电阻) 图6. 积分非线性误差与VIN 的关系(内部RSET 电阻) 0.010 3.511 08923-006 4.096 3.803 3.511 3.218 2.926 2.633 2.341 2.048 1.755 1.463 1.170 0.878 0.585 –0.05 0.293 –0.04 –0.005 0.020 –0.004 3.218 –0.03 2.926 –0.003 –0.01 2.633 –0.002 2.341 –0.001 0 2.048 0 0.01 1.755 0.001 0.02 1.463 0.002 0.03 1.170 0.003 VIN (V) 55V 4mA TO 20mA EXTERNAL RSET TUE 0mA TO 24mA EXTERNAL RSET TUE 0.04 0.878 TOTAL UNADJUSTED ERROR (%FSR) 0.004 INTEGRAL NONLINEARITY (%FSR) 0.05 4mA TO 20mA INTERNAL RSET RESISTOR 0mA TO 24mA INTERNAL RSET RESISTOR 0.020 0.005 48V SUPPLY VOLTAGE (AVDD) 图8. 积分非线性电流模式(内部RSET 检测电阻) 图5. 积分非线性误差与VIN 的关系(外部RSET 电阻) 0.585 3.803 3.511 3.218 2.926 2.633 2.341 2.048 1.755 1.463 1.170 0.878 –0.010 0.585 –0.008 –0.005 0.293 –0.004 08923-008 0.003 0.020 4mA TO 20mA INTERNAL RSET LINEARITY 0mA TO 24mA INTERNAL RSET LINEARITY 0.008 INTEGRAL NONLINEARITY (%FSR) 0.004 INTEGRAL NONLINEARITY (%FSR) 0.010 4mA TO 20mA EXTERNAL RSET RESISTOR 0mA TO 24mA EXTERNAL RSET RESISTOR 0.293 0.005 AD5749 0.005 4mA TO 20mA EXTERNAL RSET POSITIVE TUE 0mA TO 24mA EXTERNAL RSET POSITIVE TUE 0.004 INTEGRAL NONLINEARITY (%FSR) 0.015 0.010 0.005 0 –0.005 –0.010 4mA TO 20mA EXTERNAL RSET NEGATIVE TUE 0mA TO 24mA EXTERNAL RSET NEGATIVE TUE –0.015 55V –0.002 –0.003 0.10 0.08 POSITIVE/NEGATIVE TUE (%FSR) –0.005 –0.010 –0.015 –0.020 24V 48V SUPPLY VOLTAGE (AVDD) 55V –40 25 TEMPERATURE (°C) 105 0.06 4mA TO 0mA TO 4mA TO 0mA TO 20mA INTERNAL RSET POSITIVE TUE 24mA INTERNAL RSET POSITIVE TUE 20mA INTERNAL RSET NEGATIVE TUE 24mA INTERNAL RSET NEGATIVE TUE 0.04 0.02 0 –0.02 –0.04 –0.06 –0.08 0mA TO 24mA INTERNAL RSET POSITIVE TUE 4mA TO 20mA INTERNAL RSET POSITIVE TUE –0.10 –40 25 TEMPERATURE (°C) 105 图15. 总不可调整误差与温度的关系(内部RSET 检测电阻) 图12. 总不可调整误差电流模式(内部RSET 检测电阻) 0.10 4mA TO 20mA INTERNAL RSET LINEARITY 0mA TO 24mA INTERNAL RSET LINEARITY POSITIVE/NEGATIVE TUE (%FSR) 0.08 0.003 0.002 0.001 0 –0.001 –0.002 –0.003 0.06 0.04 0.02 0 –0.02 –0.04 –0.06 –0.08 –0.004 –40 25 TEMPERATURE (°C) 105 08923-013 INTEGRAL NONLINEARITY (%FSR) –0.001 –0.005 4mA TO 20mA INTERNAL RSET NEGATIVE TUE 0mA TO 24mA INTERNAL RSET NEGATIVE TUE 0 –0.005 0 图14. 积分非线性误差与温度的关系(外部RSET 检测电阻) 0.005 0.004 0.001 08923-014 48V SUPPLY VOLTAGE (AVDD) 08923-012 TOTAL UNADJUSTED ERROR (%FSR) 0.010 0.005 0.002 08923-015 24V 图11. 总不可调整误差电流模式(外部RSET 检测电阻) –0.025 0.003 图13. 积分非线性误差与温度的关系(内部RSET 检测电阻) –0.10 4mA TO 0mA TO 4mA TO 0mA TO –40 20mA EXTERNAL RSET POSITIVE TUE 24mA EXTERNAL RSET POSITIVE TUE 20mA EXTERNAL RSET NEGATIVE TUE 24mA EXTERNAL RSET NEGATIVE TUE 25 TEMPERATURE (°C) 105 图16. 总不可调整误差与温度的关系(外部RSET 检测电阻) Rev. 0 | Page 11 of 28 08923-016 –0.020 4mA TO 20mA EXTERNAL RSET LINEARITY 0mA TO 24mA EXTERNAL RSET LINEARITY –0.004 08923-011 TOTAL UNADJUSTED ERROR (%FSR) 0.020 AD5749 4 50 3 40 35 OFFSET ERROR (µA) ZERO-SCALE ERROR (µA) 45 30 25 20 15 2 1 0 –1 10 105 –3 0.05 35 0.04 FULL-SCALE ERROR (%FSR) 40 30 25 20 15 10 5 0 25 TEMPERATURE (°C) 105 0.02 0.01 0 –0.01 –0.02 –0.03 0.10 0.08 FULL-SCALE ERROR (%FSR) 1 0 –1 –2 4mA TO 20mA INTERNAL RSET 0mA TO 24mA INTERNAL RSET 25 TEMPERATURE (°C) 105 4mA TO 20mA INTERNAL RSET 0mA TO 24mA INTERNAL RSET 0.06 0.04 0.02 0 –0.02 –0.04 –0.06 –0.08 105 –0.10 08923-019 OFFSET ERROR (µA) 2 25 TEMPERATURE (°C) –40 图21. 满量程误差与温度的关系(外部RSET 检测电阻) 3 –40 4mA TO 20mA EXTERNAL RSET 0mA TO 24mA EXTERNAL RSET 0.03 –0.05 图18. 零刻度误差与温度的关系(内部RSET 检测电阻) –3 105 –0.04 4mA TO 20mA INTERNAL RSET 0mA TO 24mA INTERNAL RSET –40 25 TEMPERATURE (°C) 图20. 失调误差与温度的关系(外部RSET 检测电阻) 08923-018 ZERO-SCALE ERROR (µA) 图17. 零刻度误差与温度的关系(外部RSET 检测电阻) –40 08923-020 25 TEMPERATURE (°C) 08923-021 –40 4mA TO 20mA EXTERNAL RSET 0mA TO 24mA EXTERNAL RSET 图19. 失调误差与温度的关系(内部RSET 检测电阻) –40 25 TEMPERATURE (°C) 105 图22. 满量程误差与温度的关系(内部RSET 检测电阻) Rev. 0 | Page 12 of 28 08923-022 0 –2 4mA TO 20mA EXTERNAL RSET 0mA TO 24mA EXTERNAL RSET 08923-017 5 AD5749 0.000010 0.000008 10 0.000006 8 0.04 0.02 0 0.000004 0.000002 6 VDD (V) IOUT 0 4 –0.02 –0.000002 –0.000004 2 –0.04 –0.06 –0.000006 VDD 0 –0.000008 –0.10 –40 25 TEMPERATURE (°C) 105 08923-023 –0.08 –2 –10 –0.000010 –8 –2 0 2 4 6 8 10 TIME (ms) 0 4mA TO 20mA INTERNAL RSET 0mA TO 24mA INTERNAL RSET –2 0.06 –4 0.04 –6 0.02 IOUT (µA) GAIN ERROR (%FSR) 0.08 –4 图26. 输出电流与VDD 上电时间的关系 图23. 增益误差与温度的关系(外部RSET 检测电阻) 0.10 –6 0 –0.02 –8 –10 –12 –0.04 –14 –0.06 –16 –0.08 –40 25 TEMPERATURE (°C) 105 –18 –2 08923-024 –0.10 –1 0 1 2 3 4 5 6 7 8 TIME (µs) 08923-027 GAIN ERROR (%FSR) 0.06 图27. 输出电流与输出使能时间的关系 (0 mA至24 mA输出范围) 图24. 增益误差与温度的关系(内部RSET 检测电阻) 2.10 0.025 2.05 0.020 CURRENT (A) 1.95 1.90 1.85 0.015 0.010 1.80 1.75 0.005 AVDD COMPLIANCE VOLTAGE 1.65 –40 25 TEMPERATURE (°C) 105 0 –12 –6 8 14 1 21 28 34 41 48 TIME (µs) 图28. 4 mA至20 mA输出电流阶跃 图25.输出顺从电压与温度的关系，当IOUT = 10.8 mA、 选择0mA至24mA输出范围时 Rev. 0 | Page 13 of 28 54 61 68 08923-028 1.70 08923-025 COMPLIANCE (V) 2.00 IOUT (A) 0.08 12 4mA TO 20mA EXTERNAL RSET 0mA TO 24mA EXTERNAL RSET 08923-026 0.10 AD5749 3000 4.10 2500 4.05 4.00 AIDD (mA) DVCC = 5V 1500 3.95 3.90 1000 3.85 500 0 0 0.5 1.0 1.5 2.0 2.5 3.0 3.5 4.0 LOGIC LEVEL (V) 4.5 5.0 3.75 24 48 55 AVDD (V) 图29. DICC 与逻辑输入电压的关系 图30. AIDD 与AVDD 的关系(IOUT = 0 mA) Rev. 0 | Page 14 of 28 08923-031 3.80 DVCC = 3V 08923-029 DICC (µA) 2000 AD5749 术语 零刻度TC 总不可调整误差(TUE) 总不可调整误差(TUE)是指包括以下所有误差在内的总输 出误差：INL误差、失调误差、增益误差和随电源电压、 零刻度温度系数(TC)衡量零刻度误差随温度的变化，用 ppm FSR/°C表示。 温度和时间变化而出现的输出漂移。TUE采用满量程范围 失调误差 的百分比表示(% FSR)。 失调误差衡量传递函数线性区内实际VOUT和理想VOUT 之间的差值，用毫伏(mV)表示。该值可以为正，也可为 相对精度或积分非线性(INL) 积分非线性(INL)是指输出驱动器的输出与通过其传递函数 负。 两个端点的直线之间的最大偏差，单位为% FSR。图5给出 输出电压建立时间 了典型INL与输入电压的关系。 输出电压建立时间是指对于一个半量程输入变化，输出建 立到指定精度水平所需的时间量。 满量程误差 满量程误差是实际满量程模拟输出与理想满量程输出的偏 压摆率 差，用满量程范围的百分比(% FSR)表示。 器件的压摆率是对输出电压变化率的限制。输出压摆速度 通常受限于其输出端使用的放大器压摆率。压摆率的测量 满量程TC 满量程温度系数(TC)衡量满量程误差随温度的变化，用 范围是输出信号的10%至90%，用V/μs表示。 电流环路顺从电压 ppm FSR/°C表示。 电流环路顺从电压是指输出电流与编程值相等情况下 增益误差 增益误差衡量输出的量程误差，是指输出传递特性的斜率 IOUT引脚的最大电压。 与 理 想 值 之 间 的 偏 差 ， 用 满 量 程 范 围 的 百 分 比 表 示 (% 上电毛刺能量 FSR)。从图23可以看出增益误差与温度的关系。 上电毛刺能量是AD5749上电时注入模拟输出的脉冲，定义 为毛刺的面积，用nV-sec表示。 增益误差TC 增益误差温度系数(TC)衡量增益误差随温度的变化，用 电源抑制比(PSRR) ppm FSR/°C表示。 PSRR表示电源电压变化对输出的影响大小。 零刻度误差 零刻度误差是指实际零刻度模拟输出与理想零刻度输出的 偏差，用毫伏(mV)表示。 Rev. 0 | Page 15 of 28 AD5749 工作原理 AD5749是一款单通道、低成本、高精度、电流输出驱动 图31和图32分别显示的是在一个输出模块系统中AD5749在 器，输出范围可通过硬件或软件编程。软件输出范围可通 软件模式和硬件模式下的典型配置。HW SELECT引脚用于 过SPI/MICROWIRE兼容的串行接口进行设置。通过对范 选择器件是配置为软件模式，还是硬件模式。AD5749的模 围解码引脚(R0至R3)进行编程，可控制硬件输出范围。 拟输入由AD506x或AD566x等低电压、单电源供电的DAC AD5749的模拟输入由一个低电压、单电源供电的DAC(0V 提供，DAC的输出范围为0 V至4.096 V。DAC的电源和基 至4.096V)提供，并该模拟输入进行内部调理以提供所需的 准电压以及AD5749的基准电压可以由ADR392等基准电压 输出电流范围。 源提供。AD5749可以采用最高55V的电源工作。 AD5749提供两种可编程输出电流范围：0 mA至24 mA或4 软件模式 mA至20 mA。在0 mA至24 mA或4 mA至20 mA电流范围 软件可选输出电压范围为0mA至24mA或4 mA至20 mA。 内，容许电流超量程2%。输出范围可通过编程控制寄存器 中的R3至R0位进行选择(参见表7和表8)。 ADP1720 ADR392 SDI/DIN MCU SDO VDD AGND AVDD GND AD5749 VREF REFIN VIN AD506x AD566x SYNC1 SCLK SDIN SDO SERIAL INTERFACE SYNC IOUT RANGE SCALE IOUT 0mA TO 20mA, 0mA TO 24mA, 4mA TO 20mA IOUT OPEN FAULT OVERTEMP FAULT STATUS REGISTER HW SELECT FAULT 图31. 软件模式下的典型系统配置(未显示开漏输出所需的上拉电阻) Rev. 0 | Page 16 of 28 08923-032 SCLK AVDD AD5749 AVDD AGND ADP1720 AVDD GND MCU SDO SYNC1 REFIN IOUT RANGE SCALE VIN AD506x AD566x DVCC IOUT 0mA TO 20mA, 0mA TO 24mA, 4mA TO 20mA HW SELECT OUTEN R3 R2 R1 TEMP IFAULT OUTPUT RANGE SELECT PINS R0 图32. 硬件模式下的典型系统配置，采用内置DAC基准电压源(未显示开漏输出所需的上拉电阻 表6. 建议与AD5749搭配使用的器件 DAC AD5660 AD5664R AD5668 AD5060 AD5064/AD5066 AD5662 AD5664 1 2 基准 内部 内部 内部 ADR434 ADR434 ADR392 2 ADR3922 电源 ADP1720 1 不适用 不适用 ADP1720 不适用 ADR3922 不适用 分辨率/精度 16位/12位 16位/12位 16位/12位 16位/16位 16位/16位 16位/12位 16位/12位 描述 中端系统、单通道、内部基准电压源 中端系统、四通道、内部基准电压源 中端系统、八通道、内部基准电压源 高端系统、单通道、外部基准电压源 高端系统、四通道、外部基准电压源 中端系统、单通道、外部基准电压源 中端系统、四通道、外部基准电压源 ADP1720输入范围最高达28 V。 ADR392输入范围最高达15 V。 Rev. 0 | Page 17 of 28 08923-033 SCLK SDI/DIN AD5749 VREF ADR392 VDD AD5749 电流输出架构 上电时的默认寄存器 来自模拟输入VIN内核的电压输入(0 V至4.096 V)被转换成 AD5749上电复位电路确保所有寄存器均加载零码。 电流(见图33)，然后电流镜像到供电轨，这样，从应用的 角度仅看到一个相对内置基准电压的电流源输出。基准电 压源用于为输出范围和增益调整提供内部失调。可选输出 范围可通过数字接口(软件模式下)或范围解码引脚R0至R3 (硬件模式下)进行编程。 在软件SPI模式下，器件上电时会禁用所有输出(OUTEN位 =0)。用户必须将控制寄存器中的OUTEN位置1以使能输 出，并在同一写操作中使用R3至R0位来设置输出范围配 置。 如果选择的是硬件模式，则器件上电时预设为由R3至R0位 AVDD 和OUTEN引脚状态所定义的条件。在硬件模式下给器件 R2 RANGE DECODE FROM INTERFACE R3 上电时，建议将输出端保持为禁用。 T2 复位功能 A2 VREF RANGE SCALING 在软件模式下，器件可使用RESET引脚(低电平有效)或复 IOUT A1 位位(reset = 1)进行复位。复位操作将禁用输出端，并使其 R1 08923-034 VIN T1 处于上电状态。用户必须写入OUTEN位以使能输出，并 在同一写操作中设置输出范围配置。RESET引脚为对电平 敏感的输入引脚；只要引脚处于低电平，器件就会一直处 图33. 电流输出配置 驱动感性负载 于复位模式。向控制寄存器中写入复位命令后，复位位清 在驱动感性负载或非明确定义的负载时，需要在IOUT与 零。 GND之间连接一个0.01 μF电容，以确保能够稳定地驱动超 在硬件模式下，不存在复位操作。如果在硬件模式下使用 过50 mH的负载。不存在最大电容限值。负载的容性成分 可能造成建立变慢。 器件，RESET引脚应连接高电平。 OUTEN AD5749的上电状态 在软件模式下，可以使用控制寄存器中的OUTEN位来使 上电时，AD5749检测载入的是硬件模式，还是软件模式， 能或禁用输出。输出禁用时，它会变为三态。用户必须设 并相应地设置上电状态。 置OUTEN位来使能输出，同时设置输出范围配置。 在软件SPI模式下，上电时输出端为三态状态(0 mA)。 在硬件模式下，可以使用OUTEN引脚来使能或禁用输 要将器件置于正常工作模式，用户必须将控制寄存器中的 出。禁用输出时，它会变为三态。用户必须控制OUTEN OUTEN位置1以使能输出，并在同一写操作中使用R3至R0 引脚，以使能输出。更改输出范围时，建议禁用输出。 范围位来设置输出范围配置。如果在此写操作期间CLEAR 软件控制 引脚仍处于高电平(有效)，器件会自动清零至由可编程范 通过将HW SELECT引脚连接到地可以使能软件控制。在软 围和CLR SEL引脚或CLRSEL位定义的正常清零状态。(详情 参见“异步清零(CLEAR)”部分)。CLEAR引脚必须处于低电 件模式下，AD5749可以通过工作时钟速率最高达50 MHz 的多功能三线式串行接口进行控制。该接口与SPI、QSPI 平，才能使器件工作在正常模式下。 ™、MICROWIRE和DSP标准兼容。 CLEAR引脚通常由微控制器直接驱动。如果AD5749的电 输入移位寄存器 源与微控制器电源相互独立，用户可以在CLEAR引脚连接 输入移位寄存器为16位宽。16位字宽的数据在串行时钟输 一个到DVCC的弱上拉电阻或一个对地的下拉电阻，从而 入SCLK的控制下以MSB优先的方式载入器件。数据在 确保能够获得正确的上电状态而且与微控制器无关。对于 SCLK的下降沿读入。输入移位寄存器包括16个控制位，如 大多数应用，在CLEAR引脚上连接一个10 kΩ的上拉/下拉 表7所示。此写操作的时序图如图2所示。输入移位寄存器 电阻就足够了。 的前三位用于设置印刷电路板(PCB)上的AD5749器件的硬 如果选择的是硬件模式，则器件上电时预设为由R3至R0范 件地址。每个电路板上最多可以寻址八个器件。 围位和OUTEN或CLEAR引脚状态所定义的状态。在硬件 在任何写操作期间，位D11、位D1和位D0必须始终置0。 模式下给器件上电时，建议将输出端保持为禁用。 Rev. 0 | Page 18 of 28 AD5749 表7. 写操作的输入移位寄存器内容—控制寄存器 MSB D15 A2 D14 A1 D13 A0 D12 R/W D11 0 D10 R3 D9 R2 D8 R1 D7 R0 D6 CLRSEL D5 OUTEN D4 CLEAR D3 RSET 表8. 控制器寄存器的输入移位寄存器描述 位 A2, A1, A0 描述 与AD2、AD1和AD0外部引脚配合使用，以确定系统控制器要寻址的具体器件。 R/W A2 A1 A0 Function 0 0 0 对引脚AD2 = 0、引脚AD1 = 0且引脚AD0 = 0的器件进行寻址。 对引脚AD2 = 0、引脚AD1 = 0且引脚AD0 = 1的器件进行寻址。 0 0 1 对引脚AD2 = 0、引脚AD1 = 1且引脚AD0 = 0的器件进行寻址。 0 1 0 对引脚AD2 = 0、引脚AD1 = 1且引脚AD0 = 1的器件进行寻址。 0 1 1 对引脚AD2 = 1、引脚AD1 = 0且引脚AD0 = 0的器件进行寻址。 1 0 0 对引脚AD2 = 1、引脚AD1 = 0且引脚AD0 = 1的器件进行寻址。 1 0 1 对引脚AD2 = 1、引脚AD1 = 1且引脚AD0 = 0的器件进行寻址。 1 1 0 对引脚AD2 = 1、引脚AD1 = 1且引脚AD0 = 1的器件进行寻址。 1 1 1 表示对寻址寄存器的读或写操作。 R3, R2, R1, R0 与RSET配合来选择输出配置。 RSET R3 R2 R1 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 1 0 0 1 0 0 0 1 0 0 0 1 1 0 0 1 1 0 1 0 0 0 1 0 0 0 1 0 1 0 1 0 1 0 1 1 0 0 1 1 0 0 1 1 1 0 1 1 1 1 0 0 0 1 0 0 0 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 1 1 1 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 1 1 0 1 1 1 1 0 1 1 1 0 1 1 1 1 1 1 1 1 R0 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 输出配置 4 mA至20 mA(外部15 kΩ电流检测电阻)。 未用命令。请勿编程。 0 mA至24 mA(外部15 kΩ电流检测电阻)。 未用命令。请勿编程。 未用命令。请勿编程。 未用命令。请勿编程。 未用命令。请勿编程。 未用命令。请勿编程。 未用命令。请勿编程。 未用命令。请勿编程。 未用命令。请勿编程。 未用命令。请勿编程。 未用命令。请勿编程。 未用命令。请勿编程。 未用命令。请勿编程。 未用命令。请勿编程。 4 mA至20 mA(内部电流检测电阻)。 未用命令。请勿编程。 0 mA至24 mA(内部电流检测电阻)。 未用命令。请勿编程。 未用命令。请勿编程。 未用命令。请勿编程。 未用命令。请勿编程。 未用命令。请勿编程。 未用命令。请勿编程。 未用命令。请勿编程。 未用命令。请勿编程。 未用命令。请勿编程。 未用命令。请勿编程。 3.92 mA至20.4 mA(内部电流检测电阻)。 未用命令。请勿编程。 0 mA至24.5 mA(内部电流检测电阻)。 Rev. 0 | Page 19 of 28 D2 RESET D1 0 LSB D0 0 AD5749 位 CLRSEL OUTEN CLEAR RSET RESET 描述 将清零模式设置为零刻度或中间量程。参见“异步清零(CLEAR)”部分。 CLRSEL 功能 0 清零至零刻度。 清零至中间量程。 1 输出使能位。要使能输出，必须将此位设置为1。 软件清零位，高有效。 选择内部/外部电流检测电阻。 RSET 功能 1 选择内部电流检测电阻；与R3至R0位一起使用来选择输出范围。 选择外部电流检测电阻；与R3至R0位一起使用来选择输出范围。 0 将器件复位至其上电状态。 Rev. 0 | Page 20 of 28 AD5749 回读操作 硬件控制 回读模式通过选择正确的器件地址(A2、A1、A0)，然后将 通过将HW SELECT引脚连接到DVCC可以使能硬件控制。 R/W位设为1来激活。默认情况下， 在此模式下，R3、R2、R1和R0引脚与RSET引脚一同用于 SDO引脚会被禁用。 AD5749读操作的寻址完成后，通过将R/W设为1可以使能 配置输出范围，如表8所示。 SDO引脚，SDO数据会在SCLK的第五个上升沿输出。数据 在硬件模式下，不存在状态寄存器。故障状态(开路和过 在SDO上逐个输出后，一个SYNC的上升沿再次禁用(三态) SDO引脚。在同一读取周期中，可同时读取状态寄存器数 据(参见表9)和控制寄存器数据。 温)通过引脚IFAULT和引脚TEMP来指示。如果出现任意 上述故障，则特定故障引脚会置位低电平。IFAULT和 TEMP均为开漏输出，因此可以连接在一起，以允许用户 状态位由四个只读位构成，用于在发生输出端开路、过温 生成一个中断，通知系统控制器有故障情况发生。如果通 错误或接口错误等特定故障时通知用户。如果发生任意上 过此种方式进行硬件连接，则无法区分系统中发生的具体 述故障，硬件FAULT引脚也会置位低电平，用作控制器的 是那种故障。 硬件中断。 传递函数 有关故障状态的完整说明，请参见“特性详情”部分。 AD5749内置信号调理模块，可将模拟输入电压映射到通过 经过编程选择的输出范围。可用的模拟输入范围为0 V至 4.096 V。 对于所有的输出范围，AD5749均可实现直接线性映射传递 函数；其中，0 V映射到所选范围的下限；4.096 V映射到 所选范围的上限。 表9. 读操作的输入移位寄存器内容—状态寄存器 MSB D15 A2 LSB D14 A1 D13 A0 D12 1 D11 0 D10 R3 D9 R2 D8 R1 D7 R0 D6 CLRSEL D5 OUTEN D4 RSET D3 PEC错误 表10. 状态位选项 位 PEC错误 过温 IOUT故障 描述 如果CRC-8差错校验检测到接口错误，该位置1。参见“特性详情”部分。 当AD5749内核温度超过约150°C时，该位置1。 如果IOUT引脚发生开路，该位置1。 Rev. 0 | Page 21 of 28 D2 过温 D1 IOUT故障 D0 未用 AD5749 特性详情 • 输出故障报警—软件模式 TEMP引脚将被强制处于低电平状态。 在软件模式下，AD5749配有一个FAULT引脚；此引脚为 开漏输出，允许将多个AD5749器件的FAULT引脚一起连 接到一个上拉电阻，从而实现全局故障检测。在软件模式 下，FAULT引脚在以下任一故障情形下强制处于低电平有 效状态： • AD5749内核温度超过约150°C。如检测到此种错误， 异步清零(CLEAR) CLEAR引脚是高电平有效清零引脚，使输出清零为零电刻 度或中间量程，用户可通过CLRSEL引脚或输入移位寄存 器的CLRSEL位进行选择，如表8所示(清零选择特性是 CLRSEL引脚和CLRSEL位的逻辑“或”功能。)当CLEAR信号 由于电路开环或电源电压不足，IOUT端的电压试图升 变回低电平后，输出会返回到其之前的编程值或经过重新 至顺从电压范围以上。产生故障输出的内部电路不使 编程的新值。清零操作还可通过控制寄存器中的清零命令 用具有窗口限值的比较器，因为这样需要在故障输出 来执行。 变为有效之前产生一个实际的输出错误。事实上，该 表11. CLRSEL选项 信号是在输出级中的内部放大器的剩余驱动能力小于 CLRSEL 0 约1 V时产生。因此，故障输出在快达到顺从电压限值 之前就会变为有效。由于是在输出放大器的反馈环路 内进行比较，因此其开环增益可保持输出精度不变， 1 并且在故障输出变为有效之前不会发生输出误差。 • 因分组差错校验(PEC)失败而检测到接口错误。参见 “分组差错校验(PEC)”部分。 • 输出清零值 零刻度；例如： 4 mA(4 mA至20 mA范围内) 0 mA(0 mA至24 mA范围内) 中间量程；例如： 12 mA(4 mA至20 mA范围内) 12 mA(0 mA至24 mA范围内) 外部电流设置电阻 图1中，RSET是一个内部检测电阻，构成电压-电流转换电 AD5749的内核温度超过约150°C。 路的一部分。内部电流检测电阻的标称值为15kΩ。为了在 输出故障报警—硬件模式 电流模式下实现超量程能力，用户还可将内部电流检测电 在硬件模式下，AD5749配有以下两个故障引脚：IFAULT 阻选择为14.7 kΩ，从而提供2%的标称超量程能力。此特性 和TEMP。这些引脚均为开漏输出，允许将多个AD5749的 适用于0 mA至24mA和4 mA至20 mA电流范围。 故障引脚一起连接到一个上拉电阻，从而实现全局故障检 测。在硬件控制模式下，这些故障引脚在以下任一故障情 输出电流值在全温度范围内的稳定性取决于RSET值的稳定 性。要提高输出电流在全温度范围内的稳定性，方法是在 形下强制处于有效状态： AD5749的REXT1和REXT2引脚连接一个外部低漂移电阻， • 检测到开路错误。由于电路开环或电源电压不足， 从而可替代内部电阻。外部电阻通过输入移位寄存器进行 IOUT端的电压试图升至顺从电压范围以上。产生故障 选择。如果不使用外部电阻选项，则REXT1和REXT2引脚 输出的内部电路不使用具有窗口限值的比较器，因为 应保持悬空。 这样需要在故障输出变为有效之前产生一个实际的输 可编程超量程模式 出错误。事实上，该信号是在输出级中的内部放大器 AD5749支持超量程模式；超量程功能通过分别配置R3、 的剩余驱动能力小于约1V时产生。因此，故障输出在 快达到顺从电压限值之前就会变为有效。由于是在输 出放大器的反馈环路内进行比较，因此其开环增益可 保持输出精度不变，并且在故障输出变为有效之前不 R2、R1和R0位(引脚)来选择。 超量程的典型范围为2%。对于上述超量程范围，模拟输入 保持不变(0 V至4.096 V)。 会发生输出误差。如果检测到此故障，IFAULT引脚会 强制处于低电平状态。 Rev. 0 | Page 22 of 28 AD5749 分组差错校验(PEC) UPDATE ON SYNC HIGH SYNC 为验证噪声环境下数据接收是否正确，AD5749提供了一个 基于8位循环冗余校验(CRC-8)的差错校验选项。负责控制 SCLK AD5749的器件应使用下列多项式生成8位帧校验序列： D15 (MSB) 16-BIT DATA SDIN C(x)= x8 + x2 + x1 + 1 D0 (LSB) 16-BIT DATA TRANSER—NO ERROR CHECKING 此序列会添加到数据字末尾，即在SYNC变为高电平之前 有24个数据位会发送到AD5749。收到24位数据帧后， AD5749会在SYNC变为高电平时执行差错校验。如果校验 UPDATE AFTER SYNC HIGH ONLY IF ERROR CHECK PASSED SYNC 成功，数据会写入所选寄存器。如果差错校验失败，则 FAULT引脚变为低电平，同时状态寄存器的D3位置1。读 取该寄存器后，此错误标志会自动清除，FAULT引脚再次 SCLK D23 (MSB) SDIN D8 (LSB) D7 16-BIT DATA D0 8-BIT FCS FAULT FAULT GOES LOW IF ERROR CHECK FAILS 16-BIT DATA TRANSER WITH ERROR CHECKING 图34. PEC差错校验时序图 Rev. 0 | Page 23 of 28 08923-035 变为高电平。 AD5749 应用信息 瞬变电压保护 散热考量 AD5749内置ESD保护二极管，可防止器件在一般工作条件 了解功耗对于封装和结温的影响情况非常重要。内部结温 下受损。但是，工业控制环境会使I/O电路遭受高得多的 不应高于125°C。AD5749采用32引脚5 mm × 5 mm LFCSP封 瞬变。为了防止过高瞬态电压影响AD5749，可能需要外部 装。热阻θJA为28°C/W。必须确保器件工作条件不会引起 功率二极管和浪涌电流限制电阻，如图35所示。对电阻值 结温超标。最差条件是指AD5749工作在最大电源电压 的约束条件是，在正常工作期间，IOUT的输出电平必须 AVDD(55V)，并且直接驱动最大电流(24mA)至地。此外， 保持在其顺从电压限值(AVDD – 2.75 V)以内，并且这两个 保护二极管和电阻必须具有适当的额定功率。如果需要， 可添加瞬态电压抑制器来进一步增强防护。 还应考虑到AD5749的静态电流，其标称值约为4 mA。 表12的计算公式用于估算在这些最差条件下的最大功耗， 并据此确定最大环境温度：这些数据假设已采用“布局指 南”部分所述的正确布局和接地方法，以将功耗降至最 AVDD 低。 AVDD IOUT RP RLOAD 08923-036 AD5749 图35. 输出瞬变电压保护 表12. 散热和电源考量 32引脚LFCSP封装 考量项目 在85°C环境温度下工作时的最大容许功耗 JMAX − TA θ JA 在55 V供电电压下工作并直接驱动24mA到地(包括AD5749内部 电流4 mA)时的最大容许环境温度。 在环境温度85°C下工作并直接驱动24 mA到地时的最大容 许电源电压 125 −T85 = 1.42 W 28 TJMAX − (PD × θJA) = 125 − ((55 × 0.028) × 28) = 81.8°C JMAX − TA AI DD × θ JA Rev. 0 | Page 24 of 28 = = 125T− 85 (0.028 × 28 ) = 51 V AD5749 布局布线指南 在任何注重精度的电路中，精心考虑电源和接地回路布局 都有助于确保达到规定的性能。安装AD5749所用的PCB应 为进一步改善散热性能，PCB焊盘区可以设计一些散热通 孔。 电流隔离接口 经过专门设计，使AD5749位于模拟平面。 AD5749在每个电源引脚上应当具有足够大的电源旁路电 容，使用10 μF与0.1 μF电容并联，并且尽可能靠近封装， 最好是正对着该器件。10 μF电容为钽珠型电容。0.1 μF电 容应具有低等效串联电阻(ESR)和低等效串联电感(ESI)， 如高频时提供低阻抗接地路径的普通陶瓷型电容，以便处 理内部逻辑开关所引起的瞬态电流。 在许多过程控制应用中，需要在控制器与受控单元之间提 供一个隔离栅，以保护和隔离控制电路遭受可能发生的任 何危险共模电压。ADI公司的iCoupler®系列产品可提供超 过5.0 kV的电压隔离。AD5749采用串行加载结构，使接口 线路数量保持最少，因此成为隔离接口应用的理想选择。 图37所示为AD5749使用ADuM1400的4通道隔离接口。欲 了解更多信息，请访问：http://www.analog.com/icouplers。 在一个电路板上使用多个器件的系统中，提供一定的散热 CONTROLLER AD5749 SERIAL CLOCK OUT VIA SERIAL DATA OUT VIB SYNC OUT CONTROL OUT GND PLANE ADuM14001 VIC VID ENCODE DECODE ENCODE DECODE ENCODE DECODE ENCODE DECODE 1ADDITIONAL PINS OMITTED FOR CLARITY. TO SCLK VOB TO SDIN VOC VOD TO SYNC TO CLEAR 图37. 隔离接口 08923-037 BOARD VOA 08923-038 能力通常有助于功率耗散。 微处理器接口 图36. 焊盘与电路板的连接 AD5749通过一条串行总线实现与微处理器的接口，这条总 AD5749在器件底部具有裸露焊盘，该焊盘与AD5749的 线使用与微控制器和DSP处理器兼容的协议。通信通道为 GND端相连。为了获得最佳性能，在设计母板和安装封装 一个3线(最少)式接口，由一个时钟信号、一个数据信号和 器件封装时需要有一些特殊考虑。为了改善散热、电气和 一个SYNC信号组成。AD5749需要16位数据字，在SCLK的 板级性能，需将封装底部的裸露焊盘焊接到PCB上相应的 下降沿时数据有效。 散热焊盘(GND)上。 Rev. 0 | Page 25 of 28 AD5749 外形尺寸 0.60 MAX 5.00 BSC SQ 0.60 MAX PIN 1 INDICATOR 0.50 BSC 4.75 BSC SQ 0.50 0.40 0.30 12° MAX 32 17 16 0.80 MAX 0.65 TYP 0.30 0.23 0.18 3.25 3.10 SQ 2.95 EXPOSED PAD (BOTTOM VIEW) 9 8 0.25 MIN 3.50 REF 0.05 MAX 0.02 NOM SEATING PLANE 1 0.20 REF COPLANARITY 0.08 FOR PROPER CONNECTION OF THE EXPOSED PAD, REFER TO THE PIN CONFIGURATION AND FUNCTION DESCRIPTIONS SECTION OF THIS DATA SHEET. COMPLIANT TO JEDEC STANDARDS MO-220-VHHD-2 011708-A TOP VIEW 1.00 0.85 0.80 PIN 1 INDICATOR 25 24 图38. 32引脚引脚架构芯片级封装封装[LFCSP_VQ] 5 mm x 5 mm , 超薄体 (CP-32-2) 图示尺寸单位：mm 订购指南 型号1 AD5749ACPZ AD5749ACPZ-RL7 1 温度范围 封装描述 -40℃至+105℃ -40℃至+105℃ 32引脚LFCSP_VQ 32引脚LFCSP_VQ Z = 符合RoHS标准的器件。 Rev. 0 | Page 26 of 28 封装选项 CP-32-2 CP-32-2 AD5749 注释 Rev. 0 | Page 27 of 28 AD5749 注释 ©2010 Analog Devices, Inc. All rights reserved. Trademarks and registered trademarks are the property of their respective owners. D08923sc-0-5/11(0) Rev. 0 | Page 28 of 28