AD5754RBREZ

完整的四通道、12/14/16位、串行输 入、单极性/双极性、电压输出DAC AD5724R/AD5734R/AD5754R 特性 概述 完整的四通道、12/14/16位DAC 采用单电源/双电源供电 软件可编程输出范围 +5 V、+10 V、+10.8 V、±5 V、±10 V、±10.8 V 积分非线性(INL)误差：±16 LSB(最大值)；微分非线性 (DNL)误差：±1 LSB(最大值) 总不可调整误差(TUE)：0.1% FSR(最大值) 建立时间：10 μs(典型值) 集成基准电压源：±5 ppm/°C(最大值) 集成基准电压缓冲器 上电/掉电期间输出受控 通过LDAC同时更新 异步CLR清零至零电平/中间电平 DSP/微控制器兼容串行接口 24引脚TSSOP 工作温度范围：-40℃至+85℃ iCMOS工艺技术1 AD5724R/AD5734R/AD5754R分别是四通道、12/14/16位串 应用 决于BIN/2sCOMP引脚的状态)，单极性输出则为标准二进 工业自动化 闭环伺服控制、过程控制 汽车测试与测量 可编程逻辑控制器 制。利用异步清零功能，可将所有DAC寄存器清零至用户 行输入、电压输出数模转换器(DAC)，采用单电源(+4.5 V 至+16.5 V)或双电源(±4.5 V至±16.5 V)供电。软件可选 的标称满量程输出范围为+5 V、+10 V、+10.8 V、±5 V、 ±10 V或±10.8 V。这些器件还内置输出放大器、基准电压 缓冲器以及专有上电/断电控制电路。 这些器件可保证单调性，积分非线性(INL)为±16 LSB(最大 值)，噪声低，建立时间为10 μs(典型值)，还内置一个+2.5 V片 内基准电压源。 AD5724R/AD5734R/AD5754R采用串行接口，能够以最高 30 MHz的时钟速率工作，并且与DSP和微控制器接口标准兼 容。利用双缓冲，所有DAC可实现同时更新。对于双极性 输出，输入编码为用户可选的二进制补码或偏移二进制(取 可 选 的 零 电 平 或 中 间 电 平 输 出 。 这 些 器 件 采 用 24引 脚 TSSOP封装，保证温度范围为−40°C至+85°C工业温度范 围。 表1. 引脚兼容器件 产品型号 AD5724/AD5734/AD5754 AD5722/AD5732/AD5752 AD5722R/AD5732R/AD5752R 1 描述 AD5724R/AD5734R/AD5754R， 无内部基准电压源。 完整的四通道、12/14/16位、 串行输入、单极性/双极性、 电压输出DAC。 AD5722/AD5732/AD5752， 带内部基准电压源。 iCMOS®已在美国专利商标局注册。 Rev. E Information furnished by Analog Devices is believed to be accurate and reliable. However, no responsibility is assumed by Analog Devices for its use, nor for any infringements of patents or other rights of third parties that may result from its use. Specifications subject to change without notice. No license is granted by implication or otherwise under any patent or patent rights of Analog Devices. Trademarks and registered trademarks are the property of their respective owners. One Technology Way, P.O. Box 9106, Norwood, MA 02062-9106, U.S.A. Tel: 781.329.4700 www.analog.com Fax: 781.461.3113 ©2009–2011 Analog Devices, Inc. All rights reserved. ADI中文版数据手册是英文版数据手册的译文，敬请谅解翻译中可能存在的语言组织或翻译错误，ADI不对翻译中存在的差异或由此产生的错误负责。如需确认任何词语的准确性，请参考ADI提供 的最新英文版数据手册。 AD5724R/AD5734R/AD5754R 目录 特性.................................................................................................. 1 应用.................................................................................................. 1 概述.................................................................................................. 1 修订历史 ......................................................................................... 2 功能框图 ......................................................................................... 3 规格 ................................................................................................. 4 交流工作特性 ........................................................................... 6 时序特性 .................................................................................. 6 时序图 ........................................................................................ 7 绝对最大额定值 ........................................................................... 9 ESD警告 .................................................................................... 9 引脚配置和功能描述 ................................................................ 10 典型工作特性 .............................................................................. 11 术语 ............................................................................................... 18 工作原理 ...................................................................................... 20 架构 ........................................................................................... 20 串行接口 ................................................................................ 20 加载DAC (LDAC) ................................................................. 22 异步清零(CLR) ...................................................................... 22 传递函数 ............................................................................... 22 输入寄存器 ........................................................................... 26 DAC寄存器 ........................................................................... 27 输出范围选择寄存器 ......................................................... 27 控制寄存器 ........................................................................... 28 电源控制寄存器 .................................................................. 29 设计特性 .................................................................................... 30 模拟输出控制 ....................................................................... 30 关断模式 ............................................................................... 30 过流保护 ............................................................................... 30 热关断 .................................................................................... 30 内部基准电压源 .................................................................. 30 应用信息 .................................................................................... 31 +5 V/±5 V电源 ..................................................................... 31 布局指南 ............................................................................... 31 电流隔离接口 ....................................................................... 31 微处理器接口 ....................................................................... 31 外形尺寸 .................................................................................... 32 订购指南 ............................................................................... 32 配置AD5724R/AD5734R/AD5754R ................................... 22 修订历史 2009年3月—修订版0至修订版A 2011年7月—修订版D至修订版E 增加AD5724R型号......................................................................通篇 更改表4参数t7、t8和t10 ............................................................................................................................................. 6 增加12位分辨率.............................................. ............................通篇 2011年5月—修订版C至修订版D 更改“配置AD5724R/AD5734R/AD5754R”部分........................ 22 2010年7月—修订版B至修订版C 更改表28 .......................................................................................... 29 2010年5月—修订版A至修订版B 更改表5 ............................................................................................. 9 更改表6 ............................................................................................ 10 更改分辨率和积分非线性(INL)参数(表2).................................. 4 更改尾注2(表2) ................................................................................ 5 增加尾注4(表4) ................................................................................ 6 增加图8和图11 ............................................................................... 11 增加图39 ........................................................................................... 16 增加“理想的输出电压与输入代码之间的关系—AD5724R”部 分 ........................................................................................................ 25 增加表21 .......................................................................................... 27 更改订购指南 ................................................................................. 32 2009年1月-版本0：初始版 Rev. E | Page 2 of 32 AD5724R/AD5734R/AD5754R 功能框图 AVSS AVDD REFIN/REFOUT AD5724R/AD5734R/AD5754R DVCC 2.5V REFERENCE SCLK SYNC INPUT SHIFT REGISTER AND CONTROL LOGIC n INPUT REGISTER A DAC REGISTER A INPUT REGISTER B DAC REGISTER B n INPUT REGISTER C DAC REGISTER C n INPUT REGISTER D DAC REGISTER D DAC A VOUTA DAC B VOUTB DAC C VOUTC DAC D VOUTD SDO CLR BIN/2sCOMP AD5724R: n = 12-BIT AD5734R: n = 14-BIT AD5754R: n = 16-BIT GND LDAC 图1. Rev. E | Page 3 of 32 n DAC_GND (2) SIG_GND (2) 06465-001 n SDIN REFERENCE BUFFERS AD5724R/AD5734R/AD5754R 技术规格 AVDD = 4.5 V1至16.5 V，AVSS = −4.5 V1至−16.5 V或AVSS = 0 V，GND = 0 V，REFIN= +2.5 V外部基准电压，DVCC = 2.7 V至5.5 V， RLOAD = 2 kΩ，CLOAD = 200 pF；除非另外说明，所有规格在TMIN 至TMAX范围。 表2 参数 最小值 典型值 最大值 单位 精度 测试条件/注释 输出端无负载 分辨率 AD5754R AD5734R AD5724R 总不可调整误差(TUE) 积分非线性(INL)2 AD5754R AD5734R AD5724R 微分非线性(DNL) 双极性零误差 16 14 12 −0.1 +0.1 位 位 位 % FSR −16 −4 −1 −1 −6 +16 +4 +1 +1 +6 LSB LSB LSB LSB mV 双极性零TC3 零电平误差 −6 +6 ppm FSR/°C mV 零电平温度系数(TC)3 失调误差 −6 +6 ppm FSR/°C mV 失调误差TC3 增益误差 −0.025 +0.025 ppm FSR/°C % FSR 增益误差3 −0.065 0 增益误差3 0 +0.08 增益TC3 直流串扰3 基准电压输入/输出 基准输入3 基准输入电压 直流输入阻抗 输入电流 基准电压范围 基准电压输出 输出电压 基准电压TC3, 4 输出噪声(0.1 Hz至10 Hz)3 噪声频谱密度3 输出特性3 输出电压范围 ±4 ±4 ±4 ±4 1 −2 2 2.497 1.8 2.2 5 75 −10.8 −12 0.5 ±4 ±12 ±15 20 裕量 输出电压TC 输出电压漂移与时间的关系 短路电流 负载 容性负载稳定性 直流输出阻抗 2.5 5 ±0.5 TA= 25°C，其他温度下的误差用零电平温度系数(TC)获得 TA= 25°C，其他温度下的误差用失调误差温度系数(TC) 获得 ±10 V范围，TA= 25°C，其他温度下的误差用增益温度系 数(TC)获得 +10 V和+5 V范围，TA= 25°C，其他温度下的误差用增益 温度系数(TC)获得 ±5 V范围，TA= 25°C，其他温度下的误差用增益温度系 数(TC)获得 120 ppm FSR/°C µV ±1%(额定性能) +2 3 V MΩ µA V V ppm/°C ppm/°C µV p-p nV/√Hz TA = 25°C TA = 0°C 至 85°C TA = −40°C 至 +85°C 2.501 5 10 +10.8 +12 0.9 2 4000 0.5 所有型号，保证单调性 TA= 25°C，其他温度下的误差用双极性零温度系数(TC) 获得 在10 kHz条件下 V AVDD/AVSS= ±11.7 V(最小值)，REFIN = +2.5 V V AVDD/AVSS= ±12.9 V(最小值)，REFIN = +3 V V ppm FSR/°C ppm FSR/500 小时 ppm FSR/1000 小时 mA kΩ 额定性能 pF Ω Rev. E | Page 4 of 32 AD5724R/AD5734R/AD5754R 最小值 参数 典型值 最大值 单位 0.8 ±1 V V µA pF 数字输入 输入高电压VIH 输入低电压VIL 输入电流 引脚电容 数字输出(SDO)3 输出低电压VOL 输出高电压VOH 输出低电压VOL 输出高电压VOH 高阻抗漏电流 高阻抗输出电容 电源要求 AVDD AVSS DVCC 电源灵敏度3 ΔVOUT/ΔΑVDD 2 5 0.4 DVCC − 1 0.4 DVCC − 0.5 ±1 5 4.5 −4.5 2.7 16.5 −16.5 5.5 −65 AIDD AISS DICC 功耗 0.5 2.5 1.75 2.2 3 310 115 V V V V µA pF 40 40 300 每引脚 每引脚 DVCC= 5 V ± 10%，吸电流200 μA DVCC= 5 V ± 10%，源电流200 μA DVCC= 2.7 V至3.6 V，吸电流200 μA DVCC= 2.7 V至3.6 V，源电流200 μA V V V dB 200 mV正弦波叠加于AVSS/AVDD @50 Hz/60 Hz上 mA/通道 mA/通道 mA/通道 µA mW mW 输出端无负载 AVSS= 0 V，输出端无负载 输出端无负载 VIH= DVCC、VIL= GND，0.5 μA典型值 工作电压为±16.5 V，且输出端无负载 工作电压为+16.5 V，且输出端无负载 所有DAC通道和内部基准电压源均关断 关断电流 AIDD AISS DICC 测试条件/注释 DVCC= 2.7 V 至5.5 V、JEDEC兼容 3 µA µA nA 1 对于额定性能，裕量要求为0.9 V。 INL为相对精度。AD5754R、AD5734R和AD5724R分别测量代码512、代码128和代码32。 3 通过特性保证，但未经生产测试。 4 片内基准电压源在25°C和85°C进行生产调整和测试；表征温度范围−40°C至+85℃。 2 Rev. E | Page 5 of 32 AD5724R/AD5734R/AD5754R 交流工作特性 AVDD = 4.5 V1至16.5 V，AVSS = −4.5 V1至−16.5 V或0 V，GND = 0 V，REFIN= 2.5 V外部基准电压，DVCC = 2.7 V至5.5 V， RLOAD = 2 kΩ，CLOAD = 200 pF；除非另外说明，所有规格在TMIN 至TMAX范围。 表3 参数2 动态性能 输出电压建立时间 2 单位 测试条件/注释 12 8.5 5 20 V阶跃，±0.03 % FSR 10 V阶跃，±0.03 % FSR 512 LSB阶跃建立(16位分辨率) 3.5 13 35 10 10 0.6 µs µs µs V/µs nV-sec mV nV-sec nV-sec nV-sec 15 80 320 µV p-p μV均方根 nV/√Hz 0x8000 DAC代码 10 7.5 压摆率 数模转换毛刺能量 毛刺脉冲峰值幅度 数字串扰 DAC间串扰 数字馈通 输出噪声 带宽：0.1 Hz至10 Hz 100 kHz带宽 输出噪声频谱密度 1 最大值 最小值 典型值 10 kHz、0x8000 DAC代码下测量 对于额定性能，裕量要求为0.9 V。 提供设计和特性保证；未经过生产测试。 时序特性 AVDD = 4.5 V至16.5 V，AVSS = −4.5 V至−16.5 V或0 V，GND = 0 V，REFIN= 2.5 V外部基准电压，DVCC = 2.7 V至5.5 V， RLOAD = 2 kΩ，CLOAD = 200 pF；除非另外说明，所有规格在TMIN 至TMAX范围。 表4 参数1, 2, 3 t1 4 t2 t3 t4 t5 t6 t7 t8 t9 t10 t11 t12 t13 t14 t15 5 t165 t17 在TMIN、TMAX时的限值 33 13 13 13 13 100 7 2 20 130 20 10 20 2.5 13 40 200 单位 ns(最小值) ns(最小值) ns(最小值) ns(最小值) ns(最小值) ns(最小值) ns(最小值) ns(最小值) ns(最小值) ns(最小值) ns(最小值) μs(典型值) ns(最小值) μs(最大值) ns(最小值) ns(最大值) ns(最小值) 描述 SCLK周期时间 SCLK高电平时间 SCLK低电平时间 SYNC 下降沿到SCLK下降沿建立时间 SCLK下降沿到SYNC上升沿 SYNC最小高电平时间(写入模式) 数据建立时间 数据保持时间 LDAC 下降沿到SYNC下降沿 SYNC 上升沿到LDAC下降沿 LDAC 低电平脉冲宽度 DAC输出建立时间 CLR 低电平脉冲宽度 CLR 脉冲启动时间 SYNC 上升沿到SCLK下降沿 SCLK上升沿到SDO有效(CL SDO6 = 15 pF） SYNC最小高电平时间(回读/菊花链模式) 1 通过特性保证，但未经生产测试。 所有输入信号均指定tR = tF = 5 ns(DVCC的10%到90%)并从1.2V电平起开始计时。 3 参见图2、图3和图4。 4 为了适应t16，在回读和菊花链模式下，必须将SCLK周期时间增加至90 ns。 5 菊花链和回读模式。 6 CL SDO = SDO输出上的容性负载。 2 Rev. E | Page 6 of 32 AD5724R/AD5734R/AD5754R 时序图 t1 SCLK 2 1 4 t6 2 t2 t3 t5 t4 SYNC t8 t7 SDIN DB23 DB0 t9 t11 t10 LDAC t12 VOUTx t12 VOUTx t13 CLR t14 06465-002 VOUTx 图2. 串行接口时序图 t1 SCLK 4 t3 t17 2 8 t2 4 t5 t15 t4 SYNC t7 SDIN t8 32BD DB0 INPUT WORD FOR DAC N DB23 0 t16 UNDEFINED DB0 INPUT WORD FOR DAC N t10 t11 06465-003 LDAC D INPUT WORD FOR DAC N-1 DB23 SDO B 图3.菊花链时序图 Rev. E | Page 7 of 32 AD5724R/AD5734R/AD5754R SCLK 4 1 1 2 4 2 t17 SYNC DB23 DB0 DB23 INPUT WORD SPECIFIES REGISTER TO BE READ SDO DB23 DB0 NOP CONDITION DB0 UNDEFINED DB23 DB0 SELECTED REGISTER DATA CLOCKED OUT 图4. 回读时序图 Rev. E | Page 8 of 32 06465-004 SDIN AD5724R/AD5734R/AD5754R 绝对最大额定值 除非另有说明，TA = 25°C。100 mA以下的瞬态电流不会造 注意，超出上述绝对最大额定值可能会导致器件永久性损 成SCR闩锁 坏。这只是额定最值，不表示在这些条件下或者在任何其 表5 它超出本技术规范操作章节中所示规格的条件下，器件能 参数 AVDD 至 GND AVSS 至 GND DVCC 至 GND 数字输入至GND 数字输出至GND REFIN/REFOUT 至 GND VOUTx 至 GND DAC_GND 至 GND SIG_GND 至 GND 工作温度范围，TA 工业 存储温度范围 结温，TJ(最大值) 24引脚TSSOP封装 θJA热阻 θJC热阻 功耗 引脚温度 焊接 ESD(人体模型) 额定值 −0.3 V 至 +17 V +0.3 V 至 −17 V −0.3 V 至 +7 V −0.3 V至DVCC+ 0.3 V或7 V (取较小者) −0.3 V至DVCC+ 0.3 V或7 V (取较小者) −0.3 V 至 +5 V AVSS 至 AVDD −0.3 V 至 +0.3 V −0.3 V 至 +0.3 V 够正常工作。长期在绝对最大额定值条件下工作会影响器 件的可靠性。 ESD警告 −40°C 至 +85°C −65°C 至 +150°C 150°C 42°C/W 9°C/W (T J最大值 – T A)/θ JA JEDEC工业标准 J-STD-020 3.5 kV Rev. E | Page 9 of 32 ESD(静电放电)敏感器件。 带电器件和电路板可能会在没有察觉的情况下放 电。尽管本产品具有专利或专有保护电路，但在 遇到高能量ESD时，器件可能会损坏。因此，应当 采取适当的ESD防范措施，以避免器件性能下降或 功能丧失。 AD5724R/AD5734R/AD5754R 引脚配置和功能描述 AVSS 1 24 AVDD NC 2 23 VOUTC VOUTA 3 22 VOUTD VOUTB 4 BIN/2sCOMP 5 NC 6 SYNC 7 18 DAC_GND SCLK 8 17 REFIN/REFOUT SDIN AD5724R/ AD5734R/ AD5754R 21 SIG_GND 20 SIG_GND 9 16 SDO LDAC 10 15 GND CLR 11 14 DVCC NC 12 13 NC NOTES 1. NC = NO CONNECT. DO NOT CONNECT TO THIS PIN. 2. IT IS RECOMMENDED THAT THE EXPOSED PAD BE THERMALLY CONNECTED TO A COPPER PLANE FOR ENHANCED THERMAL PERFORMANCE. 06465-005 TOP VIEW (Not to Scale) 19 DAC_GND 图5. 引脚配置 表6. 引脚功能描述 引脚编号 1 2, 6, 12, 13 3 4 5 引脚名称 AVSS NC VOUTA VOUTB BIN/2sCOMP 7 SYNC 8 9 10 SCLK SDIN LDAC 11 14 15 16 CLR DVCC GND SDO 17 REFIN/REFOUT 18, 19 20, 21 22 23 24 25 (EPAD) DAC_GND SIG_GND VOUTD VOUTC AVDD 裸露焊盘 (EPAD) 描述 负模拟电源引脚。电压范围为-4.5 V至-16.5 V。如果输出范围是单极性的，此引脚可连接到0V。 不连接。请勿连接到这些引脚。 DAC A的模拟输出电压。输出放大器能够直接驱动一个2 kΩ、4000 pF负载。 DAC B的模拟输出电压。输出放大器能够直接驱动一个2 kΩ、4000 pF负载。 此引脚决定双极性输出范围的DAC编码方式。此引脚硬连上应该与或GND连接。与DVCC连接时， 输入编码方式为偏移二进制。与GND连接时，输入编码方式为二进制补码。(对于单极性输出范 围，编码方式始终为标准二进制。) 低电平输入有效。这是串行接口的帧同步信号。当SYNC处于低电平时，数据在SCLK下降沿传输。 数据在SYNC的上升沿锁存。 串行时钟输入。数据在SCLK的下降沿逐个输入移位寄存器。工作时钟速率最高达30 MHz。 串行数据输入。数据必须在SCLK的下降沿有效。 加载DAC逻辑输入。用于更新DAC寄存器和模拟输出。当永久接为低电平时，在SYNC的上升沿更新 所寻址的DAC寄存器。如果LDAC在写入周期保持高电平，DAC输入寄存器会更新，但输出直到LDAC 的下降沿才会更新输出。在此模式下，所有模拟输出都可以在LDAC的下降沿同时更新。LDAC引脚不 能悬空。 低电平输入有效。置位此引脚可将DAC寄存器设置为零电平代码或中间电平代码(用户可选)。 数字电源引脚。电压范围为2.7 V至5.5 V。 接地基准电压引脚。 串行数据输出。用于以菊花链模式或回读模式从串行寄存器逐个输出数据。数据在SCLK上升沿逐个 输出，而且在SCLK下降沿有效。 外部基准电压输入和内部基准电压输出。基准电压输入范围为2 V至3 V。额定性能时，REFIN = 2.5 V。 REFOUT = 2.5 V ± 2 mV (25°C)。 四个数模转换器的接地基准引脚。 四个输出放大器的接地基准引脚。 DAC D的模拟输出电压。输出放大器能够直接驱动一个2 kΩ、4000 pF负载。 DAC C的模拟输出电压。输出放大器能够直接驱动一个2 kΩ、4000 pF负载。 正模拟电源引脚。电压范围为4.5 V至16.5 V。 SS 裸露焊盘应连接至AVSS引脚的电位，或者也可不连接。建议将焊盘热连接到铜层，增强散热性能。 Rev. E | Page 10 of 32 AD5724R/AD5734R/AD5754R 典型工作特性 6 AVDD/AVSS AVDD/AVSS AVDD/AVSS AVDD/AVSS 4 0.6 = +12V/0V, RANGE = +10V = ±12V, RANGE = ±10V = ±6.5V, RANGE = ±5V = +6.5V/0V, RANGE = +5V 0.4 0.2 –2 0 –0.2 –4 –0.4 –6 –0.6 0 10,000 20,000 30,000 40,000 50,000 60,000 CODE –0.8 0 AVDD/AVSS AVDD/AVSS AVDD/AVSS AVDD/AVSS 1.0 60,000 0.05 DNL ERROR (LSB) –0.5 0 –0.05 –0.10 –1.5 AVDD/AVSS AVDD/AVSS AVDD/AVSS AVDD/AVSS –0.15 2000 4000 6000 8000 10,000 12,000 14,000 16,000 CODE –0.20 06465-014 0 0 AVDD/AVSS AVDD/AVSS AVDD/AVSS AVDD/AVSS 0.2 4000 6000 8000 10,000 12,000 14,000 16,000 CODE 图10. AD5734R微分非线性误差与代码的关系 图7. AD5734R积分非线性误差与代码的关系 0.3 2000 = +12V/0V, RANGE = +10V = ±12V, RANGE = ±10V = ±6.5V, RANGE = ±5V = +6.5V/0V, RANGE = +5V 0.04 = +12V/0V, RANGE = +10V = ±12V, RANGE = ±10V = ±6.5V, RANGE = ±5V = +6.5V/0V, RANGE = +5V AVDD/AVSS AVDD/AVSS AVDD/AVSS AVDD/AVSS 0.03 06465-017 INL ERROR (LSB) 50,000 0.10 –1.0 = +12V/0V, RANGE = +10V = ±12V, RANGE = ±10V = ±6.5V, RANGE = ±5V = +6.5V/0V, RANGE = +5V 0.02 DNL ERROR (LSB) 0.1 0 –0.1 –0.2 –0.3 0.01 0 –0.01 –0.02 –0.03 –0.4 –0.04 0 500 1000 1500 2000 2500 3000 3500 CODE 4000 06465-015 INL ERROR (LSB) 40,000 0.15 = +12V/0V, RANGE = +10V = ±12V, RANGE = ±10V = ±6.5V, RANGE = ±5V = +6.5V/0V, RANGE = +5V 0 –0.5 30,000 图9. AD5754R微分非线性误差与代码的关系 0.5 –2.0 20,000 CODE 图6. AD5754R积分非线性误差与代码的关系 1.5 10,000 = +12V/0V, RANGE = +10V = ±12V, RANGE = ±10V = ±6.5V, RANGE = ±5V = +6.5V/0V, RANGE = +5V 图8. AD5724R积分非线性误差与代码的关系 –0.05 0 500 1000 1500 2000 2500 3000 3500 CODE 图11. AD5724R微分非线性误差与代码的关系 Rev. E | Page 11 of 32 4000 06465-018 –8 AVDD/AVSS AVDD/AVSS AVDD/AVSS AVDD/AVSS 06465-016 DNL ERROR (LSB) 0 06465-013 INL ERROR (LSB) 2 AD5724R/AD5734R/AD5754R 8 10 8 6 6 4 MAX INL ±10V MAX INL ±5V MIN INL ±10V MIN INL ±5V MAX INL +10V MIN INL +10V MAX INL +5V MIN INL +5V 2 0 –2 INL ERROR (LSB) INL ERROR (LSB) 4 2 BIPOLAR 5V MIN UNIPOLAR 5V MIN BIPOLAR 5V MAX UNIPOLAR 5V MAX 0 –2 –4 –4 –6 –6 0 20 40 60 80 TEMPERATURE (°C) 06465-044 –20 –10 5.5 6.5 7.5 8.5 9.5 10.5 11.5 12.5 13.5 14.5 15.5 16.5 SUPPLY VOLTAGE (V) 图15. AD5754R积分非线性误差与电源电压的关系 图12. AD5754R积分非线性误差与温度的关系 0.1 1.0 BIPOLAR 10V MIN UNIPOLAR 10V MIN BIPOLAR 10V MAX UNIPOLAR 10V MAX 0.8 0 0.6 MAX DNL ±10V MAX DNL ±5V MIN DNL ±10V MIN DNL ±5V MAX DNL +10V MIN DNL +10V MAX DNL +5V MIN DNL +5V –0.2 –0.3 DNL ERROR (LSB) DNL ERROR (LSB) –0.1 –0.4 06465-050 –8 –8 –40 0.4 0.2 0 –0.2 –0.4 –0.6 –0.5 20 40 60 80 TEMPERATURE (°C) –1.0 11.5 0.8 6 0.6 4 0.4 DNL ERROR (LSB) 8 –2 –4 13.0 13.5 14.0 14.5 15.0 15.5 16.0 SUPPLY VOLTAGE (V) 16.5 15.0 15.5 16.0 16.5 图14. AD5754R积分非线性误差与电源电压的关系 Rev. E | Page 12 of 32 BIPOLAR 5V MIN UNIPOLAR 5V MIN BIPOLAR 5V MAX UNIPOLAR 5V MAX –0.4 –0.8 12.5 14.5 –0.2 –8 12.0 14.0 0 –0.6 –10 11.5 13.5 0.2 –6 06465-032 INL ERROR (LSB) 1.0 0 13.0 图16. AD5754R微分非线性误差与电源电压的关系 10 BIPOLAR 10V MIN UNIPOLAR 10V MIN BIPOLAR 10V MAX UNIPOLAR 10V MAX 12.5 SUPPLY VOLTAGE (V) 图13. AD5754R微分非线性误差与温度的关系 2 12.0 –1.0 5.5 6.5 7.5 8.5 9.5 10.5 11.5 12.5 13.5 14.5 15.5 16.5 SUPPLY VOLTAGE (V) 图17. AD5754R微分非线性误差与电源电压的关系 06465-034 0 06465-045 –20 06465-033 –0.8 –0.6 –40 AD5724R/AD5734R/AD5754R 0.8 0.02 0.6 0.01 –0.01 –0.02 ±5V RANGE 0.2 0 ±10V RANGE –0.2 –0.4 –0.6 –0.03 –0.8 12.0 12.5 13.0 13.5 14.0 14.5 15.0 15.5 16.0 16.5 SUPPLY (V) –1.0 –40 06465-036 –0.04 11.5 –20 0 20 40 60 80 06465-047 TUE (%) BIPOLAR ZERO ERROR (mV) BIPOLAR 10V MIN UNIPOLAR 10V MIN BIPOLAR 10V MAX UNIPOLAR 10V MAX 0 0.4 TEMPERATURE (°C) 图21. 双极性零误差与温度的关系 图18. AD5754R总不可调整误差与电源电压的关系 0.06 0.04 ±5V 0.03 0.04 TUE (%) 0.01 GAIN ERROR (% FSR) 0.02 BIPOLAR 5V MIN UNIPOLAR 5V MIN BIPOLAR 5V MAX UNIPOLAR 5V MAX 0 –0.01 0.02 0 ±10V –0.02 –0.02 +10V –0.03 –0.04 –0.04 7.5 8.5 9.5 10.5 11.5 12.5 13.5 14.5 15.5 16.5 SUPPLY (V) –0.06 –40 –20 20 40 60 80 TEMPERATURE (°C) 图19. AD5754R总不可调整误差与电源电压的关系 图22. 增益误差与温度的关系 4 1000 900 +10V 3 800 700 2 DICC (µA) 600 1 ±10V 0 500 400 DVCC = 5V 300 –1 200 100 –3 –40 –20 0 DVCC = 3V 0 ±5V 20 40 60 TEMPERATURE (°C) 80 –100 0 1 2 3 4 5 VLOGIC (V) 图23. 数字电流与逻辑输入电压的关系 图20. 零电平误差与温度的关系 Rev. E | Page 13 of 32 6 06465-043 –2 06465-046 ZERO-SCALE ERROR (mV) 0 06465-048 6.5 06465-037 –0.05 5.5 AD5724R/AD5734R/AD5754R 10 0 –0.005 –0.010 –0.015 6 4 2 –15 –10 –5 0 5 10 15 20 OUTPUT CURRENT (mA) 25 0 –3 10 5 OUTPUT VOLTAGE (V) –10 –3 –1 1 3 5 7 9 11 TIME (µs) 11 3 2 0 –3 –1 1 3 5 7 9 11 TIME (µs) 图28. 满量程建立时间(范围：+5 V) 0.020 5 0.015 3 0.010 OUTPUT VOLTAGE (V) 7 1 –1 –3 –5 ± ±10V RANGE, 0x7FFF TO 0x8000 ± TO 0x7FFF ±10V RANGE, 0x8000 ±5V RANGE, 0x7FFF± TO 0x8000 ±5V RANGE, 0x8000 ±TO 0x7FFF +10V RANGE, 0x7FFF TO 0x8000 +10V RANGE, 0x8000 TO 0x7FFF +5V RANGE, 0x7FFF TO 0x8000 +5V RANGE, 0x8000 TO 0x7FFF 0.005 0 –0.005 –0.010 –3 –1 1 3 5 7 9 TIME (µs) 图26. 满量程建立时间(范围：±5V) 11 06465-023 OUTPUT VOLTAGE (V) 9 4 图25. 满量程建立时间(范围：±10 V) –7 7 1 06465-022 –15 5 06465-025 OUTPUT VOLTAGE (V) 6 –5 3 图27. 满量程建立时间(范围：+10 V) 15 0 1 TIME (µs) 图24. 输出源电流和吸电流能力 5 –1 06465-024 –20 06465-040 –0.020 –25 8 –0.015 –1 0 1 2 3 TIME (µs) 图29. 数模转换毛刺能量 Rev. E | Page 14 of 32 4 5 06465-039 OUTPUT VOLTAGE DELTA (V) 0.005 12 ±5V RANGE, CODE = 0xFFFF ±10V RANGE, CODE = 0xFFFF +10V RANGE, CODE = 0xFFFF +5V RANGE, CODE = 0xFFFF ±5V RANGE, CODE = 0x0000 ±10V RANGE, CODE = 0x0000 OUTPUT VOLTAGE (V) 0.010 AD5724R/AD5734R/AD5754R 1 RANGE = +10V RANGE = ±10V CH1 5µV M 5s LINE 06465-028 RANGE = ±5V RANGE = +5V 06465-026 2 1 73.8V CH1 5V CH2 500mV 图30. 峰峰值噪声(0.1 Hz至10 Hz带宽) M 200µs CH1 2.9V 图33. REFOUT开启瞬变 1 06465-027 RANGE = ±5V RANGE = +5V RANGE = +10V RANGE = ±10V CH1 5µV 06465-029 1 M5s LINE CH1 10µV 73.8V 图31. 峰峰值噪声(100 kHz带宽) 0.10 M 5s LINE 1.2V 图34. REFOUT输出噪声(100 kHz带宽) AVDD/AVSS = ±16.5V AVDD = +16.5V, AVSS = 0V 0.08 0.04 0.02 1 0 –0.02 –0.06 –50 –30 –10 10 30 50 TIME (µs) 70 90 06465-030 –0.04 06465-041 OUTPUT VOLTAGE (V) 0.06 CH1 1µV M 5s LINE 1.2V 图35. REFOUT输出噪声(0.1 Hz至10 Hz带宽) 图32. 上电时的输出毛刺 Rev. E | Page 15 of 32 AD5724R/AD5734R/AD5754R 1.0 3.0 2.9 AVDD/AVSS AVDD/AVSS AVDD/AVSS AVDD/AVSS 0.5 0 2.7 2.6 TUE (LSB) REFOUT VOLTAGE (V) 2.8 = +12V/0V, RANGE = +10V = ±12V, RANGE = ±10V = ±6.5V, RANGE = ±5V = +6.5V/0V, RANGE = +5V 2.5 2.4 2.3 –0.5 –1.0 –1.5 2.2 –0.13 –0.08 –0.03 0.02 0.07 0.12 0.17 LOAD CURRENT (mA) 06465-031 2.0 –0.18 –2.5 0 500 AVDD/AVSS AVDD/AVSS AVDD/AVSS AVDD/AVSS 10 5 3500 4000 30 POPULATION (%) –10 –15 25 20 15 10 –25 1000 2000 3000 4000 5000 6000 CODE 0 06465-019 0 图37. AD5754R总不可调整误差与代码的关系 4 AVDD/AVSS AVDD/AVSS AVDD/AVSS AVDD/AVSS 2 1.0 1.5 2.0 2.5 3.0 3.5 4.0 4.5 5.0 5.5 6.0 6.5 7.0 TEMPERATURE COEFFICIENT (ppm/°C) 06465-051 5 –30 图40. 基准电压输出温度系数TC(-40℃至+85℃) 40 = +12V/0V, RANGE = +10V = ±12V, RANGE = ±10V = ±6.5V, RANGE = ±5V = +6.5V/0V, RANGE = +5V 35 30 POPULATION (%) 0 –2 –4 –6 25 20 15 10 –8 0 2000 4000 6000 8000 10,000 12,000 14,000 16,000 CODE 06465-020 5 图38. AD5734R总不可调整误差与代码的关系 0 1.0 1.5 2.0 2.5 3.0 3.5 4.0 4.5 TEMPERATURE COEFFICIENT (ppm/°C) 5.0 图41. 基准电压输出温度系数TC(0℃至85℃) Rev. E | Page 16 of 32 06465-052 TUE (LSB) 3000 35 –20 TUE (LSB) 2500 40 = +12V/0V, RANGE = +10V = ±12V, RANGE = ±10V = ±6.5V, RANGE = ±5V = +6.5V/0V, RANGE = +5V –5 –10 2000 图39. AD5724R总不可调整误差与代码的关系 0 –35 1500 CODE 图36. REFOUT电压与负载电流的关系 15 1000 06465-021 –2.0 2.1 AD5724R/AD5734R/AD5754R 2.50120 2.50120 20 DEVICES SHOWN 2.50080 2.50060 2.50040 2.50020 2.50000 2.49980 –40 –20 0 20 40 TEMPERATURE (°C) 60 80 图42. 基准输出电压与温度的关系(-40℃至+85℃) 2.50100 2.50080 2.50060 2.50040 2.50020 2.50000 2.49980 0 10 20 30 40 50 60 TEMPERATURE (°C) 70 80 图43. 基准输出电压与温度的关系(0℃至85℃) Rev. E | Page 17 of 32 06465-053 REFERENCE OUTPUT VOLTAGE (V) 2.50100 06465-054 REFERENCE OUTPUT VOLTAGE (V) 20 DEVICES SHOWN AD5724R/AD5734R/AD5754R 术语 相对精度或积分非线性(INL) 增益误差 对于DAC，相对精度或积分非线性是指DAC输出与通过 增益误差衡量DAC的量程误差，是DAC传递特性的斜率与 DAC传递函数的两个端点的直线之间的最大偏差，单位为 理想值的偏差，用% FSR表示。从图22可以看出增益误差 LSB。图6所示为典型INL与编码的关系图。 与温度的关系。 微分非线性(DNL) 增益TC 微分非线性是指任意两个相邻编码之间所测得变化值与理 增益温度系数(TC)衡量增益误差随温度的变化，用ppm 想的1 LSB变化值之间的差异。最大±1 LSB的额定微分非线 FSR/°C表示。 性可确保单调性。本DAC通过设计保证单调性。图9所示 总不可调整误差(TUE) 为典型DNL与编码的关系图。 总不可调整误差衡量包括所有误差在内的总输出误差，即 单调性 INL误差、失调误差、增量误差以及在电源电压、温度和 如果输出针对数字输入码增加而增加或保持恒定，则DAC 时间范围内的输出漂移，TUE用% FSR表示。 具有单调性。AD5724R/AD5734R/AD5754R在其整个工作 数模转换毛刺脉冲 温度范围内具有单调性。 数模转换毛刺脉冲是DAC寄存器中的输入代码改变状态而 输出电压保持恒定时注入模拟输出的脉冲。数模转换毛刺 双极性零误差 双极性零误差是DAC寄存器载入0x8000(直接二进制编码) 或0x0000(二进制补码编码)时模拟输出与0 V的理想半量程 输出的偏差。从图21可以看出双极性零电平误差与温度 脉冲通常规定为毛刺的面积，用nV-sec表示，数字输入代 码在主进位跃迁中 改 变 1 L S B ( 0 x 7 F F F 至 0 x 8 0 0 0 ) 时 进 行测量。参见图29。 的关系。 毛刺脉冲峰值幅度 双极性零TC 毛刺脉冲峰值幅度是DAC寄存器中的输入代码改变状态时 双极性零温度系数(TC)衡量双极性零误差随温度的变化， 注入模拟输出的脉冲的峰值幅度。毛刺脉冲峰值幅度规定 用ppm FSR/°C表示。 为毛刺的幅度，用毫伏表示，数字输入代码在主进位跃迁 零电平误差/负满量程误差 中改变1 LSB(0x7FFF至0x8000)时进行测量。参见图29。 零电平误差是将0x0000(直接二进制编码)或0x8000(二进制 数字馈通 补码编码)载入DAC寄存器时的DAC输出电压误差。理想 数字馈通衡量从DAC的数字输入注入DAC的模拟输出的脉 情况下，输出电压应为负满量程 − 1 LSB。从图20可以看出 冲，但在DAC输出未更新时进行测量。数字馈通用nV-sec 零电平误差与温度的关系。 表示，利用数据总线上的满量程代码变化测定。 零电平TC 电源灵敏度 零电平温度系数(TC)衡量零电平误差随温度的变化，用 电源灵敏度表示DAC的输出受电源电压变化影响的程度。 ppm FSR/°C表示。 其测量方法是将一个50 Hz/60 Hz、200 mV p-p正弦波叠加 输出电压建立时间 于电源电压之上，然后测量正弦波传递至输出的部分。 输出电压建立时间是指对于一个满量程输入变化，输出建 立为指定电平所需的时间量。图25给出了满量程建立时 间。 压摆率 器件的压摆率是对输出电压变化率的限制。电压输出DAC 的输出压摆速度通常受其输出端使用的放大器的压摆率限 制。压摆率是输出信号10％至90％之间的测量值，用V/μs 表示。 Rev. E | Page 18 of 32 AD5724R/AD5734R/AD5754R 直流串扰 基准电压TC 直流串扰是一个DAC输出电平因响应另一个DAC输出变化 基准电压TC衡量基准输出电压随温度的变化。基准电压 而发生的直流变化。测量时，一个DAC发生满量程输出变 TC利用黑盒法计算，该方法将温度系数(TC)定义为基准电 化，同时对另一个DAC进行测量。以LSB为单位。 压输出在给定温度范围内的最大变化，用ppm/°C表示，计 数字串扰 算公式如下： 数字串扰衡量从一个DAC的数字输入注入另一个DAC模拟 输出的脉冲，此时DAC输出没有更新。数字馈通用nV-sec 表示，利用数据总线上的满量程代码变化测定。 其中： DAC间串扰 DAC间串扰是指一个DAC的输出因响应另一个DAC的数字 编码变化和后续的模拟输出变化，而引起的毛刺脉冲，包 括数字和模拟串扰。它的测量方法是，向一个DAC加载满 量程编码变化(全0至全1，反之亦然)，保持LDAC为低电平， VREFmax是在整个温度范围内测量的最大基准电压输出。 VREFmin是在整个温度范围内测量的最小基准电压输出。 VREFnom是标称基准输出电压2.5 V。 TempRange为额定温度范围：0°C至85°C或−40°C至+85°C。 同时监控另一个DAC的输出。毛刺的能量用nV-秒表示。 Rev. E | Page 19 of 32 AD5724R/AD5734R/AD5754R 工作原理 REFIN AD5724R/AD5734R/AD5754R分 别 是 完 整 的 四 通 道 、 12/14/16位、串行输入、单极性/双极性、电压输出DAC， R 采用单电源(+4.5 V至+16.5 V)或双电源(±4.5 V至±16.5 V)供 电。另外，这些器件可通过软件选择输出范围：+5 V、 R +10 V、+10.8 V、±5 V、±10 V和±10.8 V。数据通过三 线式串行接口，以24位字格式写入AD5724R/AD5734R/ TO OUTPUT AMPLIFIER R AD5754R。这些器件还提供SDO引脚，以便于进行菊花链 或回读配置。 AD5724R/AD5734R/AD5754R内置一个上电复位电路，确 保DAC寄存器上电加载0x0000。上电时，输出通过一个低 阻抗路径被箝位至0 V。这些器件还内置片内基准电压源 R 和基准电压缓冲器。 架构 06465-007 R DAC架构由一个电阻串DAC和一个输出放大器构成。图44 为DAC架构框图。基准电压输入先缓冲起来，然后再施加 于DAC。 图45. 电阻串结构 输出放大器 REFIN 输出放大器能够产生单极性和双极性两种输出电压，能将 一个与4000 pF电容并联的2 kΩ负载驱动至GND。从图24可 REF (+) RESISTOR STRING REF (–) GND OUTPUT RANGE CONTROL 以看出输出放大器的源电流和吸电流能力。压摆率为3.5 V/μs， VOUTx 满量程建立时间为10 μs。 CONFIGURABLE OUTPUT AMPLIFIER 06465-006 DAC REGISTER 表44. DAC架构框图 电阻串结构如图45所示。它是一串电阻，各电阻的值为R。 基准电压缓冲器 AD5724R/AD5734R/AD5754R可以采用外部或内部基准电 压源工作，基准电压输入范围是2 V至3 V，额定性能为2.5 V。 输入电压先缓冲起来，然后再施加于DAC核心。 载入DAC寄存器的编码决定抽取电阻串上哪一个节点的电 串行接口 压，以馈入输出放大器。抽取电压的方法是将连接电阻串 AD5724R/AD5734R/AD5754R可以通过工作时钟速率最高 与放大器的开关之一闭合。由于它是一串电阻，因此可以 达30 MHz的多功能三线式串行接口进行控制。该接口与 保证单调性。 SPI、QSPI™、MICROWIRE™和DSP标准兼容。 输入移位寄存器 输入移位寄存器为24位宽。数据在串行时钟输入SCLK的控 制下以MSB优先方式作为24位字载入器件。输入寄存器包 括一个读/写位、三个寄存器选择位、三个DAC地址位和 16位数据位。图2给出了这种操作的时序图。 Rev. E | Page 20 of 32 AD5724R/AD5734R/AD5754R 独立操作 菊花链操作 串行接口采用连续式和非连续式两种串行时钟工作。仅当 对于包含数个器件的系统，可利用SDO引脚通过菊花链方 SYNC在正确的时钟周期数内保持为低电平时，才能使用 式将多个器件连接起来。菊花链模式有助于系统诊断和减 连续的SCLK时钟源。在门控时钟模式下，必须采用包含确 少串行接口线的数量。SYNC的第一个下降沿启动写周 切时钟周期数的连续时钟，在时钟周期结束后必须将 期。当SYNC为低电平时，SCLK不断施加到输入移位寄 SYNC置为高电平来锁存数据。SYNC的第一个下降沿启动 存器。如果施加了24个以上的时钟脉冲，则数据从移位 写周期。SCLK必须在24个时钟下降沿后，才能将SYNC重 寄存器纹波输出并出现在SDO线路上。此数据在SCLK上升 新拉高。如果在第24个SCLK下降沿之前拉高SYNC，写入 沿逐个输出，并在SCLK的下降沿有效。将第一个器件的 的数据无效。如果拉高SYNC前有超过24个SCLK下降沿， SDO连接到菊花链中下一个器件的SDIN输入，可构建一个 输入数据同样无效。寻址的输入寄存器在SYNC的上升沿 多器件接口。系统中的每个器件都需要24个时钟脉冲，因 更新。若需进行其他串行传输，必须将SYNC再次拉低。 此 总 时 钟 周 期 数 必 须 等 于 24×N， 其 中 N为 菊 花 链 中 的 串行传输结束后，数据自动从输入移位寄存器传送到寻址 AD5724R/AD5734R/AD5754R器件总数。当对所有器件的 寄存器。 串行传输结束时，SYNC变为高电平，这样可以锁存菊花 当数据传送至寻址DAC所选的寄存器后，所有DAC寄存器 和输出端可以通过将LDAC置为低电平并使SYNC保持高电 链中各器件的输入数据，防止额外的数据进入输入移位寄 存器。串行时钟可以是连续时钟或选通时钟。 仅当SYNC在正确的时钟周期数内保持为低电平时，才能 平来更新。 使用连续的SCLK时钟源。在门控时钟模式下，必须采用包 68HC11* 含确切时钟周期数的连续时钟，在时钟周期结束后必须将 AD5724R/ AD5734R/ AD5754R* SYNC置为高电平来锁存数据。 MOSI SDIN 回读操作 SCK SCLK 回读模式通过在串行输入移位寄存器写操作时设置R/W位 PC7 SYNC 为1来调用。(如果通过控制寄存器中的SDO禁用位禁用了 PC6 LDAC SDO输出，则读操作期间会自动启用该输出，之后再次禁 SDO MISO 用。)当R/W置1时，A2至A0位以及REG2位至REG0位用 于选择所要读取的寄存器。写序列中其余的数据位为无 SDIN AD5724R/ AD5734R/ AD5754R* 关位。在下一次SPI写操作期间，SDO输出端的数据包含 之前寻址寄存器的数据。当读取单个寄存器时，可以使用 SCLK NOP命令通过SDO从选定的寄存器输出数据。回读图显示 SYNC 了回读顺序。例如，要回读通道A的DAC寄存器，应当实 LDAC 施如下操作序列：图4 SDO 1. 器。这会将器件配置为读取模式，同时选中通道A的 SDIN DAC寄存器。注意，从DB15至DB0的所有数据位都是 AD5724R/ AD5734R/ AD5754R* 无关位。 SCLK 2. SYNC 出。 06465-008 SDO PINS OMITTED FOR CLARITY. 然后执行第二个写操作，写入NOP条件0x180000。在 此写入期间，来自寄存器的数据在SDO线路上逐个输 LDAC *ADDITIONAL 将0x800000写入AD5724R/AD5734R/AD5754R输入寄存 图46. AD5724R/AD5734R/AD5754R的菊花链连接 Rev. E | Page 21 of 32 AD5724R/AD5734R/AD5754R 加载DAC (LDAC) 配置AD5724R/AD5734R/AD5754R 数据传输到DAC的输入寄存器之后，有两种方法可以更新 AD5724R/AD5734R/AD5754R上电时，上电复位电路确保 DAC寄存器和DAC输出。根据SYNC和LDAC的状态，选择 所有寄存器都默认为0。这会将所有通道以及内部基准电 两 种 更 新 模 式 之 一 ： 单 独 更 新 各 DAC或 同 时 更 新 所 有 压源置于关断模式。在为任何接口线路供电之前，必须将 DAC。 DVCC拉高。否则，向器件进行的第一次写操作可能被忽 略。与AD5724R/AD5734R/AD5754R的第一次通信应是通 OUTPUT AMPLIFIER VREFIN 12-/14-/16-BIT DAC LDAC DAC REGISTER 过写入输出范围选择寄存器，设置所有通道的要求输出范 VOUTx 围(默认范围为5 V单极性范围)。然后，用户应写入电源控 制寄存器，以给所需通道和内部基准电压源加电(如需 要)。如果使用的是外部基准电压源，则内部基准电压源必 须保持于关断模式。要设置某个通道上的输出值，首先必 须给该通道加电；在通道处于关断模式时，对其进行的写 INPUT REGISTER 操作将被忽略。AD5724R/AD5734R/AD5754R支持宽电源 INTERFACE LOGIC 范围。这些器件的电源必须具有充足的裕量，以支持选择 SDO 06465-009 SCLK SYNC SDIN 的输出范围。 传递函数 图47. 单个DAC的输入加载电路示意图 表8至图16显示AD5754R、AD5734R和AD5724R在所有输出 单独更新各DAC 电压范围下的理想输入代码与输出电压之间的关系。对于 在此模式下，当数据进入输入移位寄存器时，LDAC要保 单极性输出范围，数据编码方式始终为标准二进制。对于 持为低电平。寻址的DAC输出在SYNC的上升沿更新。 双极性输出范围，数据编码方式可由用户通过 同时更新所有DAC BIN/2sCOMP引脚进行选择，可为偏移二进制或二进制补 在此模式下，当数据进入输入移位寄存器时，LDAC要保 码。 持为高电平。在拉高LDAC后，通过拉低SYNC可以异步更 对于单极性输出范围，输出电压可表示为 新所有DAC输出。此时在LDAC的下降沿进行更新。 异步清零 (CLR) CLR是低电平有效清零引脚，可用于将输出清零至零电平 对于双极性输出范围，输出电压可表示为 代码或中间电平代码。用户可通过控制寄存器的CLR选择 位选择清零代码值(请参阅“控制寄存器”部分)。CLR必须至 少保持一段时间的低电平才能完成操作(参见图2)。当CLR 其中： 信号变回高电平后，输出会保持为清零值，直到设置新 D是载入DAC的代码的十进制等效值。 值。当CLR引脚为低电平时，无法用新值更新输出。清零 N是DAC的位分辨率。 操作还可通过控制寄存器中的清零命令来执行。 VREFIN是REFIN引脚上施加的基准电压。 Gain是值取决于用户所选输出范围的内部增益，如表7所 示。 表7. 内部增益值 输出范围(V) +5 +10 +10.8 ±5 ±10 ±10.8 Rev. E | Page 22 of 32 增益值 2 4 4.32 4 8 8.64 AD5724R/AD5734R/AD5754R 理想输出电压与输入代码之间的关系—AD5754R 表8. 双极性输出(偏移二进制编码) 数字输入 MSB 1111 1111 … 1000 1000 0111 … 0000 0000 1111 1111 … 0000 0000 1111 … 0000 0000 1111 1111 … 0000 0000 1111 … 0000 0000 LSB 1111 1110 … 0001 0000 1111 … 0001 0000 输出范围：±5 V +2 × REFIN × (32,767/32,768) +2 × REFIN × (32,766/32,768) … +2 × REFIN × (1/32,768) 0V −2 × REFIN × (1/32,768) … −2 × REFIN × (32,766/32,768) −2 × REFIN × (32,767/32,768) 模拟输出 输出范围：±10 V +4 × REFIN × (32,767/32,768) +4 × REFIN × (32,766/32,768) … +4 × REFIN × (1/32,768) 0V −4 × REFIN × (1/32,768) … −4 × REFIN × (32,766/32,768) −4 × REFIN × (32,767/32,768) 输出范围：±10.8 V +4.32 × REFIN × (32,767/32,768) +4.32 × REFIN × (32,766/32,768) … +4.32 × REFIN × (1/32,768) 0V −4.32 × REFIN × (32,766/32,768) … −4.32 × REFIN × (32,766/32,768) −4.32 × REFIN × (32,767/32,768) 输出范围：±5 V +2 × REFIN × (32,767/32,768) +2 × REFIN × (32,766/32,768) … +2 × REFIN × (1/32,768) 0V −2 × REFIN × (1/32,768) … −2 × REFIN × (32,766/32,768) −2 × REFIN × (32,767/32,768) 模拟输出 输出范围：±10 V +4 × REFIN × (32,767/32,768) +4 × REFIN × (32,766/32,768) … +4 × REFIN × (1/32,768) 0V −4 × REFIN × (1/32,768) … −4 × REFIN × (32,766/32,768) −4 × REFIN × (32,767/32,768) 输出范围：±10.8 V +4.32 × REFIN × (32,767/32,768) +4.32 × REFIN × (32,766/32,768) … +4.32 × REFIN × (1/32,768) 0V −4.32 × REFIN × (1/32,768) … −4.32 × REFIN × (32,766/32,768) −4.32 × REFIN × (32,767/32,768) 输出范围：+5 V +2 × REFIN × (65,535/65,536) +2 × REFIN × (65,534/65,536) … +2 × REFIN × (32,769/65,536) +2 × REFIN × (32,768/65,536) +2 × REFIN × (32,767/65,536) … +2 × REFIN × (1/65,536) 0V 模拟输出 输出范围：+10 V +4 × REFIN × (65,535/65,536) +4 × REFIN × (65,534/65,536) … +4 × REFIN × (32,769/65,536) +4 × REFIN × (32,768/65,536) +4 × REFIN × (32,767/65,536) … +4 × REFIN × (1/65,536) 0V 输出范围：+10.8 V +4.32 × REFIN × (65,535/65,536) +4.32 × REFIN × (65,534/65,536) … +4.32 × REFIN × (32,769/65,536) +4.32 × REFIN × (32,768/65,536) +4.32 × REFIN × (32,767/65,536) … +4.32 × REFIN × (1/65,536) 0V 表9. 双极性输出(二进制补码编码) 数字输入 MSB 0111 0111 … 0000 0000 1111 … 1000 1000 1111 1111 … 0000 0000 1111 … 0000 0000 1111 1111 … 0000 0000 1111 … 0000 0000 LSB 1111 1110 … 0001 0000 1111 … 0001 0000 表10. 单极性输出(标准二进制编码) 数字输入 MSB 1111 1111 … 1000 1000 0111 … 0000 0000 1111 1111 … 0000 0000 1111 … 0000 0000 1111 1111 … 0000 0000 1111 … 0000 0000 LSB 1111 1110 … 0001 0000 1111 … 0001 0000 Rev. E | Page 23 of 32 AD5724R/AD5734R/AD5754R 理想输出电压与输入代码之间的关系—AD5734R 表11. 双极性输出(偏移二进制编码) 数字输入 MSB 11 11 … 10 10 01 … 00 00 1111 1111 … 0000 0000 1111 … 0000 0000 1111 1111 … 0000 0000 1111 … 0000 0000 LSB 1111 1110 … 0001 0000 1111 … 0001 0000 输出范围：±5 V +2 × REFIN × (8191/8192) +2 × REFIN × (8190/8192) … +2 × REFIN × (1/8192) 0V −2 × REFIN × (1/8192) … −2 × REFIN × (8190/8192) −2 × REFIN × (8191/8191) 模拟输出 输出范围：±10 V +4 × REFIN × (8191/8192) +4 × REFIN × (8190/8192) … +4 × REFIN × (1/8192) 0V −4 × REFIN × (1/8192) … −4 × REFIN × (8190/8192) −4 × REFIN × (8191/8192) 输出范围：±10.8 V +4.32× REFIN × (8191/8192) +4.32 × REFIN × (8190/8192) … +4.32 × REFIN × (1/8192) 0V −4.32 × REFIN × (1/8192) … −4.32 × REFIN × (8190/8192) −4.32 × REFIN × (8191/8192) 输出范围：±5 V +2 × REFIN × (8191/8192) +2 × REFIN × (8190/8192) … +2 × REFIN × (1/8192) 0V −2 × REFIN × (1/8192) … −2 × REFIN × (8190/8192) −2 × REFIN × (8191/8192) 模拟输出 输出范围：±10 V +4 × REFIN × (8191/8192) +4 × REFIN × (8190/8192) … +4 × REFIN × (1/8192) 0V −4 × REFIN × (1/8192) … −4 × REFIN × (8190/8192) −4 × REFIN × (8191/8192) 输出范围：±10.8 V +4.32 × REFIN × (8191/8192) +4.32 × REFIN × (8190/8192) … +4.32 × REFIN × (1/8192) 0V −4.32 × REFIN × (1/8192) … −4.32 × REFIN × (8190/8192) −4.32 × REFIN × (8191/8192) 表12. 双极性输出(二进制补码编码) 数字输入 MSB 01 01 … 00 00 11 … 10 10 1111 1111 … 0000 0000 1111 … 0000 0000 1111 1111 … 0000 0000 1111 … 0000 0000 LSB 1111 1110 … 0001 0000 1111 … 0001 0000 表13. 单极性输出(标准二进制编码) 数字输入 MSB 11 11 … 10 10 01 … 00 00 1111 1111 … 0000 0000 1111 … 0000 0000 1111 1111 … 0000 0000 1111 … 0000 0000 LSB 1111 1110 … 0001 0000 1111 … 0001 0000 输出范围：+5 V +2 × REFIN × (16,383/16,384) +2 × REFIN × (16,382/16,384) … +2 × REFIN × (8193/16,384) +2 × REFIN × (8192/16,384) +2 × REFIN × (8191/16,384) … +2 × REFIN × (1/16,384) 0V 模拟输出 输出范围：+10 V +4 × REFIN × (16,383/16,384) +4 × REFIN × (16,382/16,384) … +4 × REFIN × (8193/16,384) +4 × REFIN × (8192/16,384) +4 × REFIN × (8191/16,384) … +4 × REFIN × (1/16,384) 0V Rev. E | Page 24 of 32 输出范围：+10.8 V +4.32 × REFIN × (16,383/16,384) +4.32 × REFIN × (16,382/16,384) … +4.32 × REFIN × (8193/16,384) +4.32 × REFIN × (8192/16,384) +4.32 × REFIN × (8191/16,384) … +4.32 × REFIN × (1/16,384) 0V AD5724R/AD5734R/AD5754R 理想输出电压与输入代码之间的关系—AD5724R 表14. 双极性输出(偏移二进制编码) 数字输入 MSB 1111 1111 … 1000 1000 0111 … 0000 0000 1111 1111 … 0000 0000 1111 … 0000 0000 LSB 1111 1110 … 0001 0000 1111 … 0001 0000 输出范围：±5 V +2 × REFIN × (2047/2048) +2 × REFIN × (2046/2048) … +2 × REFIN × (1/2048) 0V −2 × REFIN × (1/2048) … −2 × REFIN × (2046/2048) −2 × REFIN × (2047/2047) 模拟输出 输出范围：±10 V +4 × REFIN × (2047/2048) +4 × REFIN × (2046/2048) … +4 × REFIN × (1/2048) 0V −4 × REFIN × (1/2048) … −4 × REFIN × (2046/2048) −4 × REFIN × (2047/2048) 输出范围：±10.8 V +4.32 × REFIN × (2047/2048) +4.32 × REFIN × (2046/2048) … +4.32 × REFIN × (1/2048) 0V −4.32 × REFIN × (1/2048) … −4.32 × REFIN × (2046/2048) −4.32 × REFIN × (2047/2048) 模拟输出 输出范围：±10 V +4 × REFIN × (2047/2048) +4 × REFIN × (2046/2048) … +4 × REFIN × (1/2048) 0V −4 × REFIN × (1/2048) … −4 × REFIN × (2046/2048) −4 × REFIN × (2047/2048) 输出范围：±10.8 V +4.32 × REFIN × (2047/2048) +4.32 × REFIN × (2046/2048) … +4.32 × REFIN × (1/2048) 0V −4.32 × REFIN × (1/2048) … −4.32 × REFIN × (2046/2048) −4.32 × REFIN × (2047/2048) 模拟输出 输出范围：+10 V +4 × REFIN × (4095/4096) +4 × REFIN × (4094/4096) … +4 × REFIN × (2049/4096) +4 × REFIN × (2048/4096) +4 × REFIN × (2047/4096) … +4 × REFIN × (1/4096) 0V 输出范围：+10.8 V +4.32 × REFIN × (4095/4096) +4.32 × REFIN × (4094/4096) … +4.32 × REFIN × (2049/4096) +4.32 × REFIN × (2048/4096) +4.32 × REFIN × (2047/4096) … +4.32 × REFIN × (1/4096) 0V 表15. 双极性输出(二进制补码编码) 数字输入 MSB 0111 0111 … 0000 0000 1111 … 1000 1000 1111 1111 … 0000 0000 1111 … 0000 0000 LSB 1111 1110 … 0001 0000 1111 … 0001 0000 输出范围：±5 V +2 × REFIN × (2047/2048) +2 × REFIN × (2046/2048) … +2 × REFIN × (1/2048) 0V −2 × REFIN × (1/2048) … −2 × REFIN × (2046/2048) −2 × REFIN × (2047/2048) 表16. 单极性输出(标准二进制编码) 数字输入 MSB 1111 1111 … 1000 1000 0111 … 0000 0000 1111 1111 … 0000 0000 1111 … 0000 0000 LSB 1111 1110 … 0001 0000 1111 … 0001 0000 输出范围：+5 V +2 × REFIN × (4095/4096) +2 × REFIN × (4094/4096) … +2 × REFIN × (2049/4096) +2 × REFIN × (2048/4096) +2 × REFIN × (2047/4096) … +2 × REFIN × (1/4096) 0V Rev. E | Page 25 of 32 AD5724R/AD5734R/AD5754R 输入寄存器 输入寄存器为24位宽，由一个读/写位(R/W)、一个必须始终设为0的保留位(Zero)、三个寄存器选择位(REG1, REG2, REG3)、 三个DAC地址位(A2, A1, A0)和16个数据位(Data)构成。寄存器数据在SDIN引脚上的输入方式是MSB优先。表17所示为寄存器 格式，表18所示则为寄存器中各位的功能。所有寄存器都是读/写寄存器。 表17. AD5754R输入寄存器格式 MSB DB23 R/W DB22 Zero DB21 REG2 DB20 REG1 DB19 REG0 DB18 A2 DB17 A1 DB16 A0 LSB DB15 至 DB0 Data 表18. 输入寄存器位功能 数据 R/W 描述 表示对寻址寄存器的读或写操作。 REG2, REG1, REG0 与地址位配合使用，以确定写操作的目标是DAC寄存器、输出范围选择寄存器、电源控制寄存器或控制寄存器 A2, A1, A0 DB15 至 DB0 REG2 REG1 REG0 0 0 0 0 0 1 0 1 0 0 1 1 这些位用于DAC通道解码 A2 A1 A0 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 数据位 功能 DAC寄存器 输出范围选择寄存器 电源控制寄存器 控制寄存器 通道地址 DAC A DAC B DAC C DAC D 全部四个DAC Rev. E | Page 26 of 32 AD5724R/AD5734R/AD5754R DAC寄存器 DAC寄存器通过将三个REG位设为000来寻址。DAC地址位选择要进行数据传输的DAC通道(参见表18)。对于AD5754R， 数据位位于DB15至DB0(参见表19)；对于AD5734R，则是DB15至DB2(参见表20)；对于AD5724R，则为DB15至DB4(参见表21)。 表19. AD5754R DAC寄存器编程 MSB R/W Zero REG2 REG1 REG0 0 0 0 0 0 A2 A1 LSB DB15 至 DB0 A0 DAC地址 16位DAC数据 表20. AD5734R DAC寄存器编程 MSB R/W Zero REG2 REG1 REG0 0 0 0 0 0 A2 A1 A0 DAC地址 DB15 至 DB2 DB1 LSB DB0 14位DAC数据 X X 表21. AD5724R DAC寄存器编程 MSB R/W Zero REG2 REG1 REG0 0 0 0 0 0 A2 A1 A0 DAC地址 DB15 至 DB4 DB3 DB2 DB1 LSB DB0 12位DAC数据 X X X X 输出范围选择寄存器 输出范围选择寄存器通过将三个REG位设为001来寻址。DAC地址位选择DAC通道，范围位(R2, R1, R0)选择所需的输出 范围(参见表22和表23)。 表22. 设置所需的电压范围 MSB R/W Zero REG2 REG1 REG0 LSB 1/0 0 0 0 1 A2 A1 A0 DAC地址 表23. 输出范围选项 R2 0 0 0 0 1 1 R1 0 0 1 1 0 0 R0 0 1 0 1 0 1 输出范围(V) +5 +10 +10.8 ±5 ±10 ±10.8 Rev. E | Page 27 of 32 DB15 至 DB3 DB2 DB1 DB0 无关 R2 R1 R0 AD5724R/AD5734R/AD5754R 控制寄存器 控制存器通过将三个REG位设为011来寻址。根据写入地址位和数据位的值来决定所选择的控制功能。控制寄存器选项 如表24和表25所示。 表24. 控制寄存器编程 MSB R/W Zero REG2 REG1 REG0 A2 A1 A0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 1 1 0 0 0 0 0 1 0 1 DB15 至 DB4 无关 DB3 TSD使能 DB2 NOP，数据＝无关 箝位使能 清零，数据＝无关 加载，数据＝无关 DB1 LSB DB0 CLR选择 SDO禁用 表25. 控制寄存器功能 选项 无操作(NOP) 清零 加载 SDO禁用 CLR选择 箝位使能 TSD使能 描述 用于回读操作的无操作指令。 寻址此功能会将DAC寄存器设为清零代码，并更新输出。 寻址此功能会更新DAC寄存器和相应的DAC输出。 由用户置1时，禁用SDO输出。由用户清0时，使能SDO输出(默认)。 有关CLR选择操作的描述，请参见表26。 由用户置1时，使能限流箝位(默认)。通道在检测到过流时不会关断；电流箝位在20 mA。由用户清0时， 禁用限流箝位。通道在检测到过流时关断。 由用户置1时，使能热关断功能。由用户清0时，禁用热关断功能(默认)。 表26. CLR选择选项 输出CLR值 CLR选择设置 0 1 单极性输出范围 0 V中间 电平 双极性输出范围 0V 负满量程 Rev. E | Page 28 of 32 AD5724R/AD5734R/AD5754R 电源控制寄存器 电源控制寄存器通过将三个REG位设为010来寻址。该寄存器允许用户控制和确定AD5724R/AD5734R/AD5754R的电源和热 状态。电源控制寄存器选项如表27和表28所示。 表27. 电源控制寄存器编程 MSB R/W 0 LSB Zero 0 REG2 0 REG1 1 REG0 0 A2 0 A1 0 A0 0 DB15 至 DB11 X DB10 OCD DB9 OCC DB8 OCB DB7 OCA DB6 0 DB5 TSD DB4 PUREF DB3 PUD DB2 PUC DB1 PUB DB0 PUA 表28电源控制寄存器的功能 选项 PUA PUB PUC PUD PUREF TSD OCA OCB OCC OCD 描述 DAC A上电。置1时，该位将DAC A置于正常工作模式。清0时，该位将DAC A置于关断模式(默认)。将该位置1来给DAC A 上电时，所需上电时间为10 μs。在此期间，不应将DAC寄存器加载至DAC输出(参见“加载DAC (LDAC)”部分)。如果控制寄 存器的箝位使能位清0，则DAC A将在检测到过流时自动关断，并且PUA清0以反应这种情况。 DAC B上电。置1时，该位将DAC B置于正常工作模式。清0时，该位将DAC B置于关断模式(默认)。将该位置1来给DAC B 上电时，所需上电时间为10 μs。在此期间，不应将DAC寄存器加载至DAC输出(参见“加载DAC (LDAC)”部分)。如果控制寄 存器的箝位使能位清0，则DAC B将在检测到过流时自动关断，并且PUB清0以反应这种情况。 DAC C上电。置1时，该位将DAC C置于正常工作模式。清0时，该位将DAC C置于关断模式(默认)。将该位置1来给DAC C上 电时，所需上电时间为10 μs。在此期间，不应将DAC寄存器加载至DAC输出(参见“加载DAC (LDAC)”部分)。如果控制寄存器 的箝位使能位清0，则DAC C将在检测到过流时自动关断，并且PUC清0以反应这种情况。 DAC D上电。置1时，该位将DAC D置于正常工作模式。清0时，该位将DAC D置于关断模式(默认)。将该位置1来给DAC D上 电时，所需上电时间为10 μs。在此期间，不应将DAC寄存器加载至DAC输出(参见“加载DAC (LDAC)”部分)。如果控制寄存器 的箝位使能位清0，则DAC D将在检测到过流时自动关断，并且PUD清0以反应这种情况。 基准电压源上电。置1时，该位将内部基准电压源置于正常工作模式。清0时，该位将内部基准电压源置于关断模式(默认)。 热关断报警。只读位。在发生过温时，四个DAC将关断，并且该位置1。 DAC A过流报警。只读位。DAC A发生过流时，该位置1。 DAC B过流报警。只读位。DAC B发生过流时，该位置1。 DAC C过流报警。只读位。DAC C发生过流时，该位置1。 DAC D过流报警。只读位。DAC D发生过流时，该位置1。 Rev. E | Page 29 of 32 AD5724R/AD5734R/AD5754R 设计特性 模拟输出控制 恒定电流箝位(箝位使能 = 1) 在很多工业过程控制应用中，输出电压在上电期间可控至 在此配置下，如果发生短路，则电流将箝位在20 mA。该 关重要。当电源电压在上电期间发生变化时，VOUTx引脚通 事件通过电源控制寄存器中相应的过流(OC X)位置1来通 过一个低阻抗路径(约4 kΩ)箝位至0 V。为避免此时输出放 知用户。短路故障消除时，OCX 位将清0。 大器的输出短路变为0 V，传输门G1也会打开(参见图48)。 自动通道关断(箝位使能 = 0) 这种状况会一直持续到电源稳定下来并向DAC寄存器写入 在此配置下，如果发生短路，则短路通道将关断，且其输 一个有效字。此时，G2打开，G1闭合。 出通过大约4 kΩ的电阻箝位至接地。同时，放大器的输出 与输出引脚断开。该短路事件通过过流位(OC X )通知用 VOLTAGE MONITOR AND CONTROL 户，而上电位(PUX)则指示已关断的通道。故障消除后，可 通过将PUX位置1再次使通道上电。 G1 热关断 VOUTA AD5724R/AD5734R/AD5754R集成一种热关断功能，可以 06465-010 G2 在核心温度超过150°C左右时自动关断器件。该热关断功 能在默认情况下被禁用，可通过控制寄存器的TSD使能位 图48. 模拟输出控制电路 来使能。发生热关断时，电源控制寄存器的TSD位置1。 关断模式 AD5724R/AD5734R/AD5754R的每个DAC通道均可单独关 断。默认情况下，所有通道均处于关断模式。电源状态由 电源控制寄存器控制(详见表27和表28)。当通道处于关断 模式时，其输出引脚通过大约4 kΩ的电阻被箝位至接地， 而放大器的输出与输出引脚断开。 内部基准电压源 片内基准电压源默认关断。如果使用的是外部基准电压 源，则内部基准电压源必须始终保持于关断模式。如果要 将内部基准电压源用作基准电压源，则必须通过电源控制 寄 存 器 的 PU R E F 位 使 其 上 电 。 内 部 基 准 电 压 可 以 在 REFIN/REFOUT引脚处提供，用作系统中其他器件的基准 过流保护 电压源。如果要在AD5724R/AD5734R/AD5754R之外使用 AD5724R/AD5734R/AD5754R的每个DAC通道均有单独的 内部基准电压，则必须先进行缓冲。 过流保护装置。用户可通过两种方式配置过流保护：恒定 电流箝位或自动通道关断。过流保护的配置通过控制寄存 器的箝位使能位选择。 Rev. E | Page 30 of 32 AD5724R/AD5734R/AD5754R 应用信息 +5 V/±5 V电源 电流隔离接口 采用+5 V单电源或±5 V双电源供电时，无法获得+5 V或±5 V 在许多过程控制应用中，需要在控制器与受控单元之间提 的输出范围，因为输出放大器的裕量有限。这种情况下，可 供一个隔离栅，以保护和隔离控制电路，使其不受可能出 以使用较小基准电压；例如，如果2 V基准电压可以产生+4 V或 现的任何危险共模电压影响。ADI公司的iCoupler®系列产 ±4 V的输出范围，则1 V的裕量已足够。可使用2.048 V的标准值 品可提供超过2.5 kV的电压隔离。AD5724R/AD5734R/AD5754R 基准电压，以产生+4.096 V和±4.096 V的输出范围。有关在多 采用串行加载结构，使接口线路数量保持最少，因此成为隔 种基准电压值下的性能数据，请参阅“典型性能特性”曲线 离接口应用的理想选择。图49显示使用ADuM1400时与 图。 AD5724R/AD5734R/AD5754R的4通道隔离接口。欲了解更多信 布局指南 息，请访问http://www.analog.com/zh/icouplers 有助于确保达到规定的性能。安装AD5724R/AD5734R/AD5754R 所用的印刷电路板应采用模拟部分与数字部分分离设计，并 MICROCONTROLLER SERIAL CLOCK OUT SERIAL DATA OUT 限制在电路板的一定区域内。如果AD5724R/AD5734R/AD5754R SYNC OUT 所在系统中有多个器件要求AGND至DGND连接，则只能在一 个点上进行连接。星形接地点尽可能靠近该器件。 CONTROL OUT ADuM1400* V IA ENCODE V IB ENCODE V IC V ID V OA DECODE V OB DECODE ENCODE DECODE ENCODE DECODE V OC V OD TO SCLK TO SDIN TO SYNC TO LDAC 06465-011 在任何注重精度的电路中，精心考虑电源和接地回路布局都 *ADDITIONAL PINS OMITTED FOR CLARITY. AD5724R/AD5734R/AD5754R应当具有足够大的10 μ F电 源电容，与每个电源上的0.1 μF电容并联，并且尽可能靠 近封装，最好是正对着该器件。10 μF电容应为钽珠型电 容。0 . 1 μ F 电容应具有低等效串联电阻(ESR)和低等效串联 图49. 隔离接口 微处理器接口 AD5724R/AD5734R/AD5754R通过一条串行总线实现与微处 理器的接口，这条总线使用与微控制器和DSP处理器兼容的标 电感(ESI)，如高频时提供低阻抗接地路径的普通陶瓷型电 准协议。通信通道是包含一个时钟信号、一个数据信号和一个 容，以便处理内部逻辑开关所引起的瞬态电流。 同步信号的三线(最少的)接口。AD5724R/AD5734R/AD5754R AD5724R/AD5734R/AD5754R的电源线路应采用尽可能宽 需要24位数据字，在SCLK的下降沿时数据有效。 的走线，以提供低阻抗路径，并减小电源线路上的毛刺效 对于所有接口来说，当所有数据输入时，DAC的输出更新 应。将时钟等快速开关信号用数字地屏蔽起来，以免向电 可以自动启动，或者可以在LDAC的控制下完成。寄存器 路板上的其他器件辐射噪声，并且绝不应靠近基准输入。 的内容可采用回读功能进行读取。 SDIN线路与SCLK线路之间布设接地线路有助于降低二者 之间的串扰(多层电路板上不需要，因为它有独立的接地 层，但分开不同线路对此的确有所帮助)。REFIN线路上的 AD5724R/AD5734R/AD5754R至Blackfin® DSP接口 图50显示了AD5724R/AD5734R/AD5754R与ADI Blackfin 噪声必须降至最低，因为这种噪声会被耦合至DAC输出。 DSP的接口方式。Blackfin集成了一个SPI端口，可以直接 避免数字信号与模拟信号交叠。电路板相对两侧上的走线 脚，以便设置LDAC引脚等数字输入的状态。 连到AD5724R/AD5734R/AD5754R的SPI引脚和可编程I/O引 应当彼此垂直。这样有助于减小电路板的馈通效应。微带 线技术是目前为止最好的方法，但这种技术对于双面电路 板未必始终可行。采用这种技术时，电路板的元件侧专用 于接地层，而信号走线则布设在焊接侧。 SPISELx SYNC SCK MOSI SCLK SDIN ADSP-BF531 LDAC 06465-012 PF10 AD5724R/ AD5734R/ AD5754R 图50. AD5724R/AD5734R/AD5754R至Blackfin接口 Rev. E | Page 31 of 32 AD5724R/AD5734R/AD5754R 外形尺寸 5.02 5.00 4.95 7.90 7.80 7.70 24 13 1 12 6.40 BSC BOTTOM VIEW TOP VIEW 1.05 1.00 0.80 1.20 MAX 0.15 0.05 SEATING PLANE 0.10 COPLANARITY 0.65 BSC 3.25 3.20 3.15 EXPOSED PAD (Pins Up) 8° 0° 0.30 0.19 0.20 0.09 FOR PROPER CONNECTION OF THE EXPOSED PAD, REFER TO THE PIN CONFIGURATION AND FUNCTION DESCRIPTIONS SECTION OF THIS DATA SHEET. 0.75 0.60 0.45 COMPLIANT TO JEDEC STANDARDS MO-153-ADT 061708-A 4.50 4.40 4.30 图51. 24引脚裸露焊盘、超薄紧缩小型封装[TSSOP_EP] (RE-24) 图示尺寸单位：mm 订购指南 型号1 AD5724RBREZ AD5724RBREZ-REEL7 AD5734RBREZ AD5734RBREZ-REEL7 AD5754RBREZ AD5754RBREZ-REEL7 EVAL-AD5754REBZ 1 分辨率 12 12 14 14 16 16 温度范围 −40°C 至 +85°C −40°C 至 +85°C −40°C 至 +85°C −40°C 至 +85°C −40°C 至 +85°C −40°C 至 +85°C 积分非线性(INL) ±1 LSB ±1 LSB ±4 LSB ±4 LSB ±16 LSB ±16 LSB Z = 符合RoHS标准的器件。 ©2009–2011 Analog Devices, Inc. All rights reserved. Trademarks and registered trademarks are the property of their respective owners. D06465sc-0-7/11(E) Rev. E | Page 32 of 32 封装描述 24引脚 TSSOP_EP 24引脚 TSSOP_EP 24引脚 TSSOP_EP 24引脚 TSSOP_EP 24引脚 TSSOP_EP 24引脚 TSSOP_EP 评估板 封装选项 RE-24 RE-24 RE-24 RE-24 RE-24 RE-24