四通道、16位、
串行输入、4-20 mA输出DAC，
提供动态电源控制和HART连接
AD5757
产品特性
各通道均有一个相应的CHART引脚，因此HART信号可以
耦合到AD5757的电流输出端。
16位分辨率和单调性
用于热管理或外部PMOS模式的动态电源控制
电流输出范围：0 mA至20 mA、4 mA至20 mA或0 mA至
24 mA
总不可调整误差(TUE)：±0.05%(最大值)
用户可编程失调与增益
片内诊断
片内基准电压源(±10 ppm/°C，最大值)
温度范围：−40°C至+105°C
该器件采用多功能三线式串行接口，能够以最高30 MHz
的时钟速率工作，并与标准SPI、QSPI™、MICROWIRE™、
DSP和 微 控 制 器 接 口 标 准 兼 容 。 该 接 口 还 提 供 可 选 的
CRC-8分组错误校验功能，以及用于监控接口活动的看门
狗定时器。
产品特色
1.
2.
3.
4.
应用
过程控制
致动器控制
PLCs(可编程控制器)
HART网络连接
用于热管理的动态电源控制。
16位性能。
多通道。
HART兼容性。
配套产品
产品系列：AD5755-1、AD5755
HART调制解调器：AD5700、AD5700-1
外部基准电压源：ADR445、ADR02
数字隔离器：ADuM1410、ADuM1411
电源：ADP2302、ADP2303
概述
AD5757是一款四通道、电流输出DAC，采用10.8 V至33 V
电源供电。片内动态电源控制功能基于为实现片内功耗最
低而优化的DC-DC升压转换器，可以在7.4 V至29.5 V范围
内调节输出驱动器的电压，使封装功耗最小。
其他配套产品参见AD5757产品页面
功能框图
AVCC
5.0V
AGND
AVDD
+15V
SWx
DVDD
VBOOST_x
7.4V TO 29.5V
DGND
LDAC
DC-TO-DC
CONVERTER
SCLK
SDIN
SYNC
SDO
CLEAR
DIGITAL
INTERFACE
IOUT_x
+
FAULT
ALERT
GAIN REG A
OFFSET REG A
AD1
DAC A
CURRENT AND
VOLTAGE
OUTPUT RANGE
SCALING
RSET_x
CHARTx
AD0
DAC CHANNEL A
REFERENCE
REFIN
DAC CHANNEL B
DAC CHANNEL C
AD5757
DAC CHANNEL D
09225-101
REFOUT
NOTES
1. x = A, B, C, AND D.
图1.
Rev. D
Document Feedback
Information furnished by Analog Devices is believed to be accurate and reliable. However, no
responsibility is assumed by Analog Devices for its use, nor for any infringements of patents or other
rights of third parties that may result from its use. Specifications subject to change without notice.No
license is granted by implication or otherwise under any patent or patent rights of Analog Devices.
Trademarks and registered trademarks are the property of their respective owners.
One Technology Way, P.O. Box 9106, Norwood, MA 02062-9106, U.S.A.
T
Tel: 781.329.4700 ©2011–2012 Analog Devices, Inc. All rights reserved.
Technical Support
www.analog.com
ADI中文版数据手册是英文版数据手册的译文，敬请谅解翻译中可能存在的语言组织或翻译错误，ADI不对翻译中存在的差异或由此产生的错误负责。如需确认任何词语的准确性，请参考ADI提供
的最新英文版数据手册。
AD5757
目录
产品特性 ......................................................................................... 1
应用.................................................................................................. 1
概述.................................................................................................. 1
产品特色 ......................................................................................... 1
配套产品 ......................................................................................... 1
功能框图 ......................................................................................... 1
修订历史 ......................................................................................... 3
详细功能框图 ................................................................................ 4
技术规格 ......................................................................................... 5
交流工作特性 ........................................................................... 7
时序特性.................................................................................... 7
绝对最大额定值.......................................................................... 10
ESD警告................................................................................... 10
引脚配置和功能描述 ................................................................. 11
典型性能参数 .............................................................................. 14
电流输出.................................................................................. 14
DC-DC模块............................................................................. 19
基准电压源 ............................................................................. 20
一般特性.................................................................................. 21
术语................................................................................................ 22
工作原理 ....................................................................................... 23
DAC架构 ................................................................................. 23
AD5757的上电状态............................................................... 23
串行接口.................................................................................. 23
传递函数.................................................................................. 24
寄存器 ........................................................................................... 25
正确写入/使能输出的编程序列......................................... 26
更改和重新编程范围............................................................ 26
数据寄存器 ............................................................................. 27
控制寄存器 ............................................................................. 29
回读操作.................................................................................. 32
产品特性 ....................................................................................... 34
输出故障.................................................................................. 34
数字失调和增益控制............................................................ 34
写入期间回读状态 ................................................................ 34
异步清零.................................................................................. 34
分组差错校验(PEC) ............................................................. 34
看门狗定时器 ......................................................................... 35
输出报警.................................................................................. 35
内部基准电压源..................................................................... 35
外部电流设置电阻 ................................................................ 35
HART ....................................................................................... 35
数字压摆率控制..................................................................... 36
功耗控制.................................................................................. 36
DC-DC转换器 ........................................................................ 36
AICC电源要求—静态 ............................................................. 38
AICC电源要求—压摆率......................................................... 38
外部PMOS模式 ...................................................................... 39
应用信息 ....................................................................................... 40
采用内部RSET的电流输出模式 ......................................... 40
精密基准电压源的选择 ....................................................... 40
驱动感性负载 ......................................................................... 40
瞬变电压保护 ......................................................................... 41
微处理器接口 ......................................................................... 41
布局布线指南 ......................................................................... 41
电流隔离接口 ......................................................................... 42
支持工业HART的模拟输出应用 ....................................... 43
外形尺寸 ....................................................................................... 44
订购指南.................................................................................. 44
Rev. D | Page 2 of 44
AD5757
修订历史
2012年11月—修订版C至修订版D
热阻从20°C/W更改为28°C/W ................................................. 10
更改引脚6描述 ............................................................................ 11
更改表8的DUT_AD1、DUT_AD0描述 ................................ 27
更改“分组差错校验”部分和“内部基准电压源”部分.......... 35
更改图57 ....................................................................................... 37
更改图63 ....................................................................................... 41
更改图66 ....................................................................................... 43
更新外形尺寸 .............................................................................. 44
更改图20 ....................................................................................... 16
更改图48和“AD5757的上电状态”部分.................................. 23
更改表16 ....................................................................................... 29
更改“回读操作”部分、“回读示例”部分和表25................... 32
更改图54 ....................................................................................... 35
更改图58的标题 .......................................................................... 38
更改图59、图60和图61的标题 ................................................ 39
更改“瞬态电压保护”部分和图63 ............................................ 41
更改“电流隔离接口”部分 ......................................................... 42
2012年5月—修订版B至修订版C
更改“配套产品”部分.................................................................... 1
更改表5 ......................................................................................... 13
增加“支持工业HART的模拟输出应用”部分和图66；
重新排序 ....................................................................................... 43
更新外形尺寸 .............................................................................. 44
2011年5月—修订版0至修订版A
更改“特性”部分............................................................................. 1
更改图2 ........................................................................................... 3
AVDD参数最小值从10.8 V改为9 V ............................................ 5
更改引脚22、引脚31和引脚49的描述................................... 11
更改引脚58描述 .......................................................................... 12
更改图8、图9和图10 ................................................................. 13
增加图23；重新排序 ................................................................. 15
增加图29 ....................................................................................... 16
增加“外部PMOS模式”部分和图62 ......................................... 38
2011年11月—修订版A至修订版B
更改表1“精度(外部RSET)”参数的测试条件/注释 ................... 5
更改图4 ........................................................................................... 8
更改图5 ........................................................................................... 9
更改表5的引脚8描述 ................................................................. 11
更改图13 ....................................................................................... 14
2011年4月—修订版0：初始版
Rev. D | Page 3 of 44
AD5757
详细功能框图
AVCC
5.0V
DVDD
DGND
LDAC
CLEAR
SCLK
SDIN
SYNC
SDO
INPUT
SHIFT
REGISTER
AND
CONTROL
STATUS
REGISTER
REFOUT
REFIN
AD1
AD0
SWA
POWER-ON
RESET
FAULT
ALERT
AVDD
+15V
DC-TO-DC
CONVERTER
POWER
CONTROL
16
INPUT
REG A
+
DAC
REG A
16
7.4V TO 29.5V VSEN1
REG
R2
DAC A
VSEN2
R3
GAIN REG A
OFFSET REG A
IOUT_A
R1
WATCHDOG
TIMER
(SPI ACTIVITY)
VREF
VBOOST_A
CHARTA
DAC CHANNEL A
REFERENCE
BUFFERS
AD5757
RSET_A
IOUT_B, IOUT_C, IOUT_D
RSET_B, RSET_C, RSET_D
DAC CHANNEL B
DAC CHANNEL C
CHARTB, CHARTC, CHARTD
DAC CHANNEL D
SWB, SWC, SWD
图2.
Rev. D | Page 4 of 44
VBOOST_B, VBOOST_C, VBOOST_D
09225-001
AGND
AD5757
技术规格
除非另有说明，AVDD = VBOOST_x = 15 V；DVDD = 2.7 V至5.5 V；AVCC = 4.5 V至5.5 V；DC-DC转换器禁用；AGND = DGND =
GNDSWx = 0 V；REFIN = 5 V；RL = 300 Ω；所有规格均相对于TMIN至TMAX而言。
表1.
参数1
电流输出
输出电流范围
分辨率
精度(外部RSET)
最小值
典型值
0
0
4
16
最大值
单位
24
20
20
mA
mA
mA
Bits
测试条件/注释
假设为理想电阻；更多信息参见
“外部电流设置电阻”部分
总不可调整误差(TUE)
−0.05
TUE长期稳定性
相对精度(INL)
差分非线性(DNL)
失调误差
失调误差漂移2
增益误差
增益TC2
满量程误差
满量程TC2
直流串扰
精度(内部RSET)
总不可调整误差(TUE)3, 4
TUE长期稳定性
相对精度(INL)
差分非线性(DNL)
失调误差3, 4
失调误差漂移2
增益误差
增益TC2
满量程误差3、4
−0.006
−1
−0.05
−0.05
−0.05
−0.14
−0.11
−0.006
−0.004
−1
−0.05
−0.04
−0.12
−0.06
−0.14
−0.1
满量程TC2
直流串扰4
输出特性2
电流环路顺从电压
±0.009
100
±0.005
±4
±0.004
±3
±0.008
±5
0.0005
±0.009
180
±0.007
±6
±0.002
±9
±0.007
±14
−0.011
VBOOST_x −
2.4
+0.05
+0.006
+1
+0.05
+0.05
+0.05
+0.14
+0.11
+0.006
+0.004
+1
+0.05
+0.04
+0.12
+0.06
+0.14
+0.1
VBOOST_x −
2.7
% FSR
ppm FSR
% FSR
LSB
% FSR
ppm FSR/°C
% FSR
ppm FSR/°C
% FSR
ppm FSR/°C
% FSR
% FSR
% FSR
ppm FSR
% FSR
% FSR
LSB
% FSR
% FSR
ppm FSR/°C
% FSR
% FSR
ppm FSR/°C
% FSR
% FSR
ppm FSR/°C
% FSR
阻性负载
输出阻抗
直流电源抑制比(DC PSRR)
基准电压输入/输出
基准输入2
基准输入电压
直流输入阻抗
100
0.02
4.95
45
5
150
1000
ppm FSR
ppm FSR
Ω
1
MΩ
µA/V
5.05
Rev. D | Page 5 of 44
保证单调性
外部RSET
TA = 25°C
1000小时后漂移，TJ = 150°C
TA = 25°C
保证单调性
TA = 25°C
TA = 25°C
TA = 25°C
内部RSET
V
输出电流漂移与时间的关系
90
140
1000小时后漂移，TJ = 150°C
V
MΩ
1000小时后漂移，¾刻度输出，TJ = 150°C
外部RSET
内部RSET
DC-DC转换器的最大负载为1 k，选择时不超
过合规要求即可；参见图31和表24中的
DC-DC MaxV位
额定性能
AD5757
参数1
基准输出
输出电压
基准TC2
输出噪声(0.1 Hz至10 Hz)2
噪声频谱密度2
输出电压漂移与时间的关系2
容性负载2
负载电流
短路电流
电压调整率2
负载调整率2
热滞2
DC-DC
开关
开关导通电阻
开关漏电流
峰值电流限制
振荡器
振荡器频率
最大占空比
数字输入2
输入高电压VIH
输入低电压VIL
输入电流
引脚电容
数字输出2
SDO、ALERT
输出低电压VOL
输出高电压VOH,
高阻抗漏电流
高阻抗输出电容
FAULT
输出低电压VOL
输出低电压VOL
输出高电压VOH
电源要求
AVDD
DVDD
AVCC
AIDD
DICC
AICC
IBOOST 5
功耗
1
2
3
4
5
最小值
典型值
最大值
单位
测试条件/注释
4.995
−10
5
±5
7
100
180
1000
9
10
3
95
160
5
5.005
+10
V
ppm/°C
µV p-p
nV/√Hz
ppm
nF
mA
mA
ppm/V
ppm/mA
ppm
ppm
TA = 25°C
0.425
10
0.8
11.5
13
14.5
0.8
+1
2.6
0.4
V
V
µA
pF
该振荡器经分频后，给DC-DC转换器提供
开关频率
410 kHz DC-DC开关频率
符合JEDEC标准
每引脚
每引脚
吸电流200 µA
源电流200 µA
0.4
V
V
V
10 kΩ上拉电阻，至DVDD
2.5 mA时
10 kΩ上拉电阻，至DVDD
33
5.5
5.5
7.5
11
V
V
V
mA
mA
1
1
mA
mA
mW
+1
0.6
3.6
7
9.2
参见图43
参见图42
第一温度周期
第二温度周期
V
V
µA
pF
2.5
9
2.7
4.5
MHz
%
2
DVDD − 0.5
−1
参见图42
Ω
nA
A
89.6
−1
10 kHz时
1000小时后漂移，TJ = 150°C
155
VIH = DVDD，VIL = DGND，
内部振荡器处于运行状态，电源电压范围内
电源电压范围内
每通道，电流输出模式，0 mA输出
AVDD = 15 V，DVCC = 5 V，DC-DC转换器使能，
电流输出模式，输出禁用
温度范围：−40°C至+105°C；典型值+25°C。
通过设计和特性保证，但未经生产测试。
对于采用内部RSET的电流输出，失调、满量程和TUE测量不包括直流串扰。测量在所有4个通道均使能并加载相同代码的情况下进行。
有关直流串扰的详细说明，参见“采用内部RSET的电流输出模式”部分。
图33、图34、图35和图36所示的效率曲线图包含IBOOST静态电流。
Rev. D | Page 6 of 44
AD5757
交流工作特性
除非另有说明，AVDD = VBOOST_x = 15 V；DVDD = 2.7 V至5.5 V；AVCC = 4.5 V至5.5 V；DC-DC转换器禁用；AGND = DGND =
GNDSWx = 0 V；REFIN = 5 V；RL = 300 Ω；所有规格均相对于TMIN至TMAX而言。
表2.
参数1
最小值 典型值
动态性能
电流输出
输出电流建立时间
15
参见测试条件/注释
0.15
0.5
输出噪声(0.1 Hz至10 Hz带宽)
输出噪声频谱密度
1
最大值
单位
测试条件/注释
µs
ms
LSB p-p
nA/√Hz
至0.1% FSR(0 mA至24 mA)
参见图26、图27和图28
16位LSB，0 mA至24 mA范围
测量条件：10 kHz、中间电平输出、
0 mA至24 mA范围
通过设计和特性保证，但未经生产测试。
时序特性
除非另有说明，AVDD = VBOOST_x = 15 V；DVDD = 2.7 V至5.5 V；AVCC = 4.5 V至5.5 V；DC-DC转换器禁用；AGND = DGND =
GNDSWx = 0 V；REFIN = 5 V；RL = 300 Ω；所有规格均相对于TMIN至TMAX而言。
表3.
参数1, 2, 3
在TMIN、TMAX的限值
单位
描述
t1
t2
t3
t4
t5
t6
t7
t8
t9
33
13
13
13
13
198
5
5
20
ns(最小值)
ns(最小值)
ns(最小值)
ns(最小值)
ns(最小值)
ns(最小值)
ns(最小值)
ns(最小值)
µs(最小值)
5
10
500
See the AC Performance
Characteristics section
10
5
40
21
5
500
800
20
5
µs(最小值)
ns(最小值)
ns(最大值)
µs(最大值)
SCLK周期时间
SCLK高电平时间
SCLK低电平时间
SYNC 下降沿到SCLK下降沿建立时间
第24/32个SCLK下降沿到SYNC上升沿(参见图54)
SYNC 高电平时间
数据建立时间
数据保持时间
SYNC 上升沿到LDAC下降沿
(全部DAC更新，或者任意通道使能数字压摆率控制)
SYNC 上升沿到LDAC下降沿(单个DAC更新)
LDAC 低电平脉冲宽度
LDAC 下降沿到DAC输出响应时间
DAC输出建立时间
ns(最小值)
µs(最大值)
ns(最大值)
µs(最小值)
µs(最小值)
ns(最小值)
ns(最小值)
µs(最小值)
µs(最小值)
CLEAR高电平时间
CLEAR激活时间
SCLK上升沿到SDO有效
SYNC 上升沿到DAC输出响应时间(LDAC = 0)(全部DAC更新)
SYNC 上升沿到DAC输出响应时间(LDAC = 0)(单个DAC更新)
LDAC 下降沿到SYNC上升沿
RESET 脉冲宽度
SYNC 高电平到下一个SYNC低电平(数字压摆率控制使能)(全部DAC更新)
SYNC 高电平到下一个SYNC低电平(数字压摆率控制禁用)(单个DAC更新)
t10
t11
t12
t13
t14
t15
t16
t17
t18
t19 4
1
2
3
4
通过设计和特性保证，但未经生产测试。
所有输入信号均指定tRISE = tFALL = 5 ns(10%至90% DVDD)并从1.2 V电平起开始计时。
参见图3、图4、图5和图6。
此特性适用于LDAC在写周期保持低电平时；否则参见t9。
Rev. D | Page 7 of 44
AD5757
时序图
t1
SCLK
1
2
24
t3
t6
t2
t4
t5
SYNC
t8
t7
SDIN
t19
MSB
LSB
t10
t10
t9
LDAC
t17
t12
t11
IOUT_x
LDAC = 0
t12
t16
IOUT_x
t13
CLEAR
t14
IOUT_x
09225-002
t18
RESET
图3. 串行接口时序图
SCLK
1
1
24
24
t6
SYNC
MSB
LSB
MSB
LSB
INPUT WORD SPECIFIES
REGISTER TO BE READ
NOP CONDITION
MSB
SDO
UNDEFINED
LSB
t15
图4. 回读时序图
Rev. D | Page 8 of 44
SELECTED REGISTER DATA
CLOCKED OUT
09225-003
SDIN
AD5757
LSB
1
MSB
16
2
SCLK
SDO
R/W
DUT_
AD1
DUT_
AD0
SDO DISABLED
X
X
X
D15
D14
D1
D0
SDO_
ENAB
STATUS
STATUS
STATUS
STATUS
图5. 写入期间回读状态
200µA
TO OUTPUT
PIN
IOL
VOH (MIN) OR
VOL (MAX)
CL
50pF
200µA
IOH
图 6. SDO时序图负载电路
Rev. D | Page 9 of 44
09225-005
SDIN
09225-004
SYNC
AD5757
绝对最大额定值
除非另有说明，TA = 25°C。100 mA以下的瞬态电流不会
造成SCR闩锁。
表4.
参数
AVDD、VBOOST_x至AGND、DGND
AVCC至AGND
DVDD至DGND
数字输入至DGND
数字输出至DGND
REFIN、REFOUT至AGND
IOUT_x至AGND
SWx至AGND
AGND、GNDSWx至DGND
工作温度范围(TA)
工业1
存储温度范围
结温(TJ最大值)
64引脚LFCSP
θJA热阻2
功耗
引脚温度
焊接
1
2
额定值
−0.3 V至+33 V
−0.3 V至+7 V
−0.3 V至+7 V
−0.3 V至DVDD + 0.3 V或+7 V
(取较小者)
−0.3 V至DVDD + 0.3 V或+7 V
(取较小者)
−0.3 V至AVDD + 0.3 V或+7 V
(取较小者)
AGND至VBOOST_x或33 V
(若使用DC-DC电路)
−0.3 V至+33 V
−0.3 V至+0.3 V
注意，超出上述绝对最大额定值可能会导致器件永久性
损坏。这只是额定最值，并不能以这些条件或者在任何其
它超出本技术规范操作章节中所示规格的条件下，推断器
件能否正常工作。长期在绝对最大额定值条件下工作会影
响器件的可靠性。
ESD警告
−40°C至+105°C
−65°C至+150°C
125°C
28°C/W
(T J max – T A)/θ JA
JEDEC工业标准
J-STD-020
为使结温低于125°C，必须降低芯片额定功耗。
基于JEDEC 4层测试板。
Rev. D | Page 10 of 44
ESD(静电放电)敏感器件。
带电器件和电路板可能会在没有察觉的情况下放电。
尽管本产品具有专利或专有保护电路，但在遇到高
能量ESD时，器件可能会损坏。因此，应当采取适当
的ESD防范措施，以避免器件性能下降或功能丧失。
AD5757
64
63
62
61
60
59
58
57
56
55
54
53
52
51
50
49
RSET_C
RSET_D
REFOUT
REFIN
NC
CHARTD
IGATED
COMPDCDC_D
VBOOST_D
NC
IOUT_D
AGND
NC
CHARTC
NC
IGATEC
引脚配置和功能描述
PIN 1
INDICATOR
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
AD5757
TOP VIEW
(Not to Scale)
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
COMPDCDC_C
IOUT_C
VBOOST_C
AVCC
SWC
GNDSWC
GNDSWD
SWD
AGND
SWA
GNDSWA
GNDSWB
SWB
AGND
VBOOST_B
IOUT_B
NOTES
1. NC = NO CONNECT. DO NOT CONNECT TO THIS PIN.
2. THE EXPOSED PAD SHOULD BE CONNECTED TO AGND, OR ALTERNATIVELY,
IT CAN BE LEFT ELECTRICALLY UNCONNECTED. IT IS RECOMMENDED THAT
THE PAD BE THERMALLY CONNECTED TO A COPPER PLANE FOR ENHANCED
THERMAL PERFORMANCE.
09225-006
DGND
RESET
AVDD
NC
CHARTA
IGATEA
COMPDCDC_A
VBOOST_A
NC
IOUT_A
AGND
NC
CHARTB
NC
IGATEB
COMPDCDC_B
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
RSET_B
RSET_A
REFGND
REFGND
AD0
AD1
SYNC
SCLK
SDIN
SDO
DVDD
DGND
LDAC
CLEAR
ALERT
FAULT
图7. 引脚配置
表5. 引脚功能描述
引脚编号
1
引脚名称
RSET_B
2
RSET_A
3, 4
5
6
7
8
9
10
11
12, 17
13
REFGND
AD0
AD1
SYNC
SCLK
SDIN
SDO
DVDD
DGND
LDAC
14
CLEAR
描述
可将一个外部精密、低漂移、15 kΩ电流设置电阻连接到此引脚，提高IOUT_B温度漂移性能。
参见“产品特性”部分。
可将一个外部精密、低漂移、15 kΩ电流设置电阻连接到此引脚，提高IOUT_A温度漂移性能。
参见“产品特性”部分。
内部基准电压源的地基准点。
片上待测器件(DUT)的地址解码引脚。
片上DUT的地址解码引脚。使用PEC时，不建议将AD1和AD0均接低电平(参见“分组差错校验”部分)。
低电平输入有效。这是串行接口的帧同步信号。当SYNC处于低电平时，数据在SCLK下降沿输入。
串行时钟输入。数据在SCLK下降沿读入输入移位寄存器。此引脚的工作时钟速率最高达30 MHz。
串行数据输入。数据必须在SCLK的下降沿有效。
串行数据输出。用于以回读模式从串行寄存器逐个输出数据。请参见图4和图5。
数字电源。电压范围为2.7 V至5.5 V。
数字地。
加载DAC，低电平输入有效。用于更新DAC寄存器和DAC输出。当永久接为低电平时，在SYNC的上升沿
更新所寻址的DAC数据寄存器。如果LDAC在写入周期保持高电平，DAC输入寄存器会更新，但DAC输出
更新仅发生在LDAC的下降沿(参见图3)。利用该模式可以同时更新所有模拟输出。LDAC引脚不能悬空。
高电平有效边沿敏感输入。置位该引脚可将输出电流和电压设为预编程的清零代码位设置。只有已使能
清零功能的通道才会被清零。更多详情参见“产品特性”部分。当CLEAR功能激活时，不能向DAC输出寄
存器写入数据。
Rev. D | Page 11 of 44
AD5757
引脚编号
15
16
引脚名称
ALERT
FAULT
18
19
20, 25,
28, 30,
50, 52,
55, 60
21
22
23
RESET
AVDD
NC
24
26
27, 40, 53
29
31
32
VBOOST_A
IOUT_A
AGND
CHARTB
IGATEB
COMPDCDC_B
33
34
35
36
37
38
39
41
42
43
44
45
46
47
48
IOUT_B
VBOOST_B
AGND
SWB
GNDSWB
GNDSWA
SWA
SWD
GNDSWD
GNDSWC
SWC
AVCC
VBOOST_C
IOUT_C
COMPDCDC_C
49
IGATEC
CHARTA
IGATEA
COMPDCDC_A
描述
高电平有效输出。当接口引脚在预定时间内无SPI活动时，该引脚将被置位。更多详情参见“产品特性”部分。
低电平有效输出。当检测到电流模式的开路或电压模式的短路时，或者检测到PEC错误或者过热状态时，该
引脚将被置位低电平(详见“产品特性”部分)。开漏输出。
硬件复位。低电平输入有效。
正模拟电源。电压范围为10.8 V至33 V。
不连接。请勿连接该引脚。
DAC通道A的HART输入连接。
可选外部调整管连接。使用DC-DC转换器时应断开连接。详情参见“外部PMOS模式”部分。
DC-DC补偿电容。应将一个10 nF电容连接在此引脚与地之间。用于调节通道A DC-DC转换器的反馈环路。或
者，当采用外部补偿电阻时，将一个电阻与一个电容串联起来，然后连接在此引脚与地之间(详见“产品特性
“部分中的“DC-DC转换器补偿电容”和“AICC电源要求—压摆率”部分)。
通道A电流输出级的电源引脚(见图49)。若要使用器件的DC-DC功能，须按照图56所示进行连接。
DAC通道A的电流输出引脚。
模拟电路的地参考点。此引脚必须连接到0 V。
DAC通道B的HART输入连接。
可选外部调整管连接。使用DC-DC转换器时应断开连接。详情参见“外部PMOS模式”部分。
DC-DC补偿电容。应将一个10 nF电容连接在此引脚与地之间。用于调节通道B DC-DC转换器的反馈环路。或
者，当采用外部补偿电阻时，将一个电阻与一个电容串联起来，然后连接在此引脚与地之间(详见“产品特
性”部分中的“DC-DC转换器补偿电容”和“AICC电源要求—压摆率”部分)。
DAC通道B的电流输出引脚。
通道B电流输出级的电源引脚(见图49)。若要使用器件的DC-DC功能，须按照图56所示进行连接。
模拟电路的地参考点。此引脚必须连接到0 V。
通道B DC-DC电路的开关输出引脚。若要使用器件的DC-DC功能，须按照图56所示进行连接。
DC-DC开关电路的地连接引脚。此引脚应始终连接到地。
DC-DC开关电路的地连接引脚。此引脚应始终连接到地。
通道A DC-DC电路的开关输出引脚。若要使用器件的DC-DC功能，须按照图56所示进行连接。
通道D DC-DC电路的开关输出引脚。若要使用器件的DC-DC功能，须按照图56所示进行连接。
DC-DC开关电路的地连接引脚。此引脚应始终连接到地。
DC-DC开关电路的地连接引脚。此引脚应始终连接到地。
通道C DC-DC电路的开关输出引脚。若要使用器件的DC-DC功能，须按照图56所示进行连接。
DC-DC电路的电源引脚。
通道C 电流输出级的电源引脚(见图49)。若要使用器件的DC-DC功能，须按照图56所示进行连接。
DAC通道C的电流输出引脚。
DC-DC补偿电容。应将一个10 nF电容连接在此引脚与地之间。用于调节通道C DC-DC转换器的反馈环路。或
者，当采用外部补偿电阻时，将一个电阻与一个电容串联起来，然后连接在此引脚与地之间(详见“产品特
性”部分中的“DC-DC转换器补偿电容”和“AICC电源要求—压摆率”部分)。
可选外部调整管连接。使用DC-DC转换器时应断开连接。详情参见“外部PMOS模式”部分。
Rev. D | Page 12 of 44
AD5757
引脚编号
51
54
56
57
引脚名称
CHARTC
IOUT_D
VBOOST_D
COMPDCDC_D
58
59
61
62
IGATED
CHARTD
REFIN
REFOUT
63
RSET_D
64
RSET_C
EPAD
描述
DAC通道C的HART输入连接。
DAC通道D的电流输出引脚。
通道D电流输出级的电源引脚(见图49)。若要使用器件的DC-DC功能，须按照图56所示进行连接。
DC-DC补偿电容。应将一个10 nF电容连接在此引脚与地之间。用于调节通道D DC-DC转换器的反馈环路。
或者，当采用外部补偿电阻时，将一个电阻与一个电容串联起来，然后连接在此引脚与地之间(详见“产
品特性”部分中的“DC-DC转换器补偿电容”和“AICC电源要求—压摆率”部分)。
可选外部调整管连接。使用DC-DC转换器时应断开连接。详情参见“外部PMOS模式”部分。
DAC通道D的HART输入连接。
外部基准电压输入。
内部基准电压输出。建议在REFOUT与REFGND之间放置一个0.1 µF电容。
要使用内部基准电压，必须将REFOUT连接到REFIN。
可将一个外部、精密、低漂移、15 kΩ电流设置电阻连接到此引脚，提高IOUT_D温度漂移性能。
参见“产品特性”部分。
可将一个外部、精密、低漂移、15 kΩ电流设置电阻连接到此引脚，提高IOUT_C温度漂移性能。
参见“产品特性”部分。
裸露焊盘。此裸露焊盘应连接到AGND，或者不进行电气连接。建议将焊盘热连接到铜层，增强散热性能。
Rev. D | Page 13 of 44
AD5757
典型性能参数
电流输出
0.0020
0.0008
0.0006
0.0010
0.0004
INL ERROR (%FSR)
0.0015
0.0005
0
–0.0005
–0.0010
4mA TO
4mA TO
4mA TO
4mA TO
4mA TO
–0.0015
–0.0020
–0.0025
0
20mA,
20mA,
20mA,
20mA,
20mA,
10000
EXTERNAL R SET
EXTERNAL R SET , WITH DC-TO-DC CONVERTER
INTERNAL R SET
INTERNAL R SET , WITH DC-TO-DC CONVERTER
EXTERNAL R SET , EXTERNAL PMOS MODE
20000
30000
40000
50000
4mA TO
0mA TO
0mA TO
0mA TO
4mA TO
0mA TO
0.0002
0
–0.0002
–0.0004
60000
–0.0010
–40
–20
0
40
60
80
100
图11. 积分非线性与温度的关系，内部RSET
0.0020
1.0
4mA TO
4mA TO
4mA TO
4mA TO
4mA TO
0.8
0.6
20mA,
20mA,
20mA,
20mA,
20mA,
EXTERNAL R SET
EXTERNAL R SET , WITH DC-TO-DC CONVERTER
INTERNAL R SET
INTERNAL R SET , WITH DC-TO-DC CONVERTER
EXTERNAL R SET , EXTERNAL PMOS MODE
4mA TO 20mA RANGE MAX INL
0mA TO 24mA RANGE MAX INL
0mA TO 20mA RANGE MIN INL
0.0015
0.0010
INL ERROR (%FSR)
0.4
0.2
0
–0.2
–0.4
0.0005
0mA TO 20mA RANGE MAX INL
4mA TO 20mA RANGE MIN INL
0mA TO 24mA RANGE MIN INL
0
–0.0005
–0.0010
–0.6
30000
40000
50000
60000
CODE
–0.0020
–40
1.0
AV DD = 15V
0.030 TA = 25°C
ALL CHANNELS ENABLED
0.025
0.8
DNL ERROR (LSB)
0.010
EXTERNAL R SET
EXTERNAL R SET , WITH DC-TO-DC CONVERTER
INTERNAL R SET
INTERNAL R SET , WITH DC-TO-DC CONVERTER
EXTERNAL R SET , EXTERNAL PMOS MODE
0.005
0
40000
50000
CODE
60000
09225-151
30000
DNL ERROR MAX
DNL ERROR MIN
–0.2
–0.4
–0.8
20000
100
AVDD = 15V
ALL RANGES
INTERNAL AND EXTERNAL RSET
0
–0.6
10000
80
0.2
–0.010
0
60
0.4
–0.005
–0.015
40
0.6
0.020
20mA,
20mA,
20mA,
20mA,
20mA,
20
图12. 积分非线性与温度的关系，外部RSET
0.035
4mA TO
4mA TO
4mA TO
4mA TO
4mA TO
0
TEMPERATURE (°C)
图9. 差分非线性与代码的关系
0.015
–20
09225-153
20000
–1.0
–40
–20
0
20
40
60
TEMPERATURE (°C)
图13. 差分非线性与温度的关系
图10. 总不可调整误差与代码的关系
Rev. D | Page 14 of 44
80
100
09225-154
10000
09225-150
0
AVDD = 15V
–0.0015
AV DD = 15V
TA = 25°C
–0.8
TOTAL UNADJUSTED ERROR (%FSR)
20
TEMPERATURE (°C)
图8. 积分非线性与代码的关系
–1.0
AVDD = 15V
–0.0008
CODE
DNL ERROR (LSB)
20mA RANGE MAX INL
24mA RANGE MAX INL
20mA RANGE MIN INL
20mA RANGE MAX INL
20mA RANGE MAX INL
24mA RANGE MIN INL
–0.0006
09225-149
INL ERROR (%FSR)
0.0010
AV DD = 15V
TA = 25°C
09225-152
0.0025
AD5757
0.03
0.02
0.01
0.01
0
–0.01
–0.02
–0.03
AVDD = 15V
4mA TO
0mA TO
0mA TO
4mA TO
0mA TO
0mA TO
–0.04
–0.05
–0.06
–0.07
–20
0
20
40
60
TEMPERATURE (°C)
–0.02
AVDD = 15V
–0.03
4mA TO
0mA TO
0mA TO
4mA TO
0mA TO
0mA TO
–0.04
–0.05
80
100
–0.06
–40
0.03
0.01
80
100
4mA TO 20mA RANGE MAX INL
4mA TO 20mA RANGE MIN INL
TA = 25°C
0.0015
INL ERROR (%FSR)
0
–0.01
–0.02
AVDD = 15V
4mA TO
0mA TO
0mA TO
4mA TO
0mA TO
0mA TO
–0.04
–0.05
–0.07
–20
0
20mA INTERNAL RSET
20mA INTERNAL RSET
24mA INTERNAL RSET
20mA EXTERNAL RSET
20mA EXTERNAL RSET
24mA EXTERNAL RSET
20
40
60
TEMPERATURE (°C)
0.0010
0.0005
0
–0.0005
–0.0010
–0.0015
80
100
–0.0020
10
0.0015
0.015
0.0010
0.010
0.0005
INL ERROR (%FSR)
0.020
0.005
0
AVDD = 15V
–0.010
–0.015
–20
0
20mA INTERNAL RSET
20mA INTERNAL RSET
24mA INTERNAL RSET
20mA EXTERNAL RSET
20mA EXTERNAL RSET
24mA EXTERNAL RSET
20
40
60
TEMPERATURE (°C)
图16. 失调误差与温度的关系
25
30
80
0
–0.0005
–0.0010
–0.0015
–0.0020
100
–0.0025
10
09225-158
4mA TO
0mA TO
0mA TO
4mA TO
0mA TO
0mA TO
20
SUPPLY (V)
图18. 积分非线性误差与AVDD 的关系(电源电压范围内，外部RSET )
图15. 满量程误差与温度的关系
–0.005
15
09225-056
–0.03
09225-157
FULL-SCALE ERROR (%FSR)
0.0020
–0.06
OFFSET ERROR (%FSR)
20
40
60
TEMPERATURE (°C)
0.0025
0.02
–0.020
–40
0
图17. 增益误差与温度的关系
图14. 总不可调整误差与温度的关系
–0.08
–40
–20
20mA INTERNAL RSET
20mA INTERNAL RSET
24mA INTERNAL RSET
20mA EXTERNAL RSET
20mA EXTERNAL RSET
24mA EXTERNAL RSET
4mA TO 20mA RANGE MAX INL
4mA TO 20mA RANGE MIN INL
TA = 25°C
15
20
SUPPLY (V)
25
30
09225-057
–0.08
–40
20mA INTERNAL RSET
20mA INTERNAL RSET
24mA INTERNAL RSET
20mA EXTERNAL RSET
20mA EXTERNAL RSET
24mA EXTERNAL RSET
–0.01
09225-159
GAIN ERROR (%FSR)
0
09225-155
TOTAL UNADJSUTED ERROR (%FSR)
0.02
图19. 积分非线性误差与AVDD 的关系(电源电压范围内，内部RSET )
Rev. D | Page 15 of 44
AD5757
0.4
0.2
0
DNL ERROR MAX
DNL ERROR MIN
–0.2
–0.4
–0.6
–1.0
10
15
20
25
30
SUPPLY (V)
图20. 差分非线性误差与AVDD 的关系
0
–0.002
–0.006
–0.008
10
20
25
30
6
4
CURRENT (µA)
0.008
0.006
0.004
4mA TO 20mA RANGE MAX TUE
4mA TO 20mA RANGE MIN TUE
TA = 25°C
20
SUPPLY (V)
3
2
1
25
30
0
09225-060
15
AVDD = 15V
TA = 25°C
RLOAD = 300Ω
0
5
10
15
20
TIME (µs)
图21. 总不可调整误差与AVDD 的关系(外部RSET )
图24. 输出电流与上电时间的关系
0
4
–0.002
2
–0.004
0
–0.010
VOLTAGE (µA)
–0.008
4mA TO 20mA RANGE MAX TUE
4mA TO 20mA RANGE MIN TUE
TA = 25°C
–0.012
–0.014
–2
–4
–6
AVDD = 15V
TA = 25°C
RLOAD = 300Ω
INT_ENABLE
–0.016
–8
–0.018
–0.020
10
15
20
SUPPLY (V)
25
30
图22. 总不可调整误差与AVDD 的关系(内部RSET )
–10
0
1
2
3
4
TIME (µs)
图25. 输出电流与输出使能时间的关系
Rev. D | Page 16 of 44
5
6
09225-063
–0.006
09225-061
TOTAL UNADJUSTED ERROR (%FSR)
15
图23. 总不可调整误差与VBOOST_X 的关系，使用外部PMOS模式
5
0
10
MIN OF TUE
–0.010
0.010
0.002
TA = 25°C
EXTERNAL PMOS (NTLJS4149)
4mA TO 20mA RANGE
RLOAD = 300Ω
–0.004
VBOOST_X SUPPLY (V)
0.012
TOTAL UNADJUSTED ERROR (%FSR)
0.002
–0.012
09225-162
–0.8
MAX OF TUE
0.004
09225-188
DNL ERROR (LSB)
0.6
09225-062
0.8
0.006
ALL RANGES
INTERNAL AND EXTERNAL RSET
TA = 25°C
TOTAL UNADJUSTED ERROR (%FSR)
1.0
30
25
25
20
IOUT
VBOOST
15
10
0mA TO 24mA RANGE
1kΩ LOAD
fSW = 410kHz
INDUCTOR = 10µH (XAL4040-103)
AVCC = 5V
TA = 25°C
5
0
–0.50 –0.25
0
0.25
0.50
0.75
1.00 1.25
1.50 1.75 2.00
TIME (ms)
10
0
–0.25
0mA TO 24mA RANGE
1kΩ LOAD
fSW = 410kHz
INDUCTOR = 10µH (XAL4040-103)
TA = 25°C
0
0.25
0.50
0.75
1.00
1.25
1.50
1.75
TIME (ms)
图28. 采用DC-DC转换器时输出电流与建立时间和AVCC的关系(见图56)
25
25
20
IOUT,
IOUT,
IOUT,
15
TA = –40°C
TA = +25°C
TA = +105°C
10
0mA TO 24mA RANGE
1kΩ LOAD
fSW = 410kHz
INDUCTOR = 10µH (XAL4040-103)
AVCC = 5V
0
0.25
0.50
0.75
1.00
TIME (ms)
1.25
1.50
1.75
15
TA = 25°C
EXTERNAL PMOS (NTLJS4149)
4mA TO 20mA RANGE
RLOAD = 300Ω
VBOOST_X = 24V
10
IOUT (20mA TO 4mA STEP)
5
0
–5
09225-168
5
IOUT (4mA TO 20mA STEP)
20
0
5
10
15
TIME (µs)
图27. 采用DC-DC转换器时输出电流建立与时间和温度的关系(见图56)
Rev. D | Page 17 of 44
图29. 采用外部PMOS晶体管时的输出电流建立时间
20
09225-189
TOTAL UNADJUSTED ERROR (%FSR)
30
OUTPUT CURRENT (mA)
IOUT, AVCC = 4.5V
IOUT, AVCC = 5.0V
IOUT, AVCC = 5.5V
15
5
图26. 采用DC-DC转换器时输出电流与VBOOST_x 建立时间的关系(见图56)
0
–0.25
20
09225-169
OUTPUT CURRENT (mA)
30
09225-167
OUTPUT CURRENT (mA)
AD5757
AD5757
8
–20
6
IOUT_x PSRR (dB)
4
2
0
–2
–4
–6
AVCC = 5V
fSW = 410kHz
INDUCTOR = 10µH (XAL4040-103)
–8
–10
0
2
4
6
8
10
12
14
TIME (µs)
8
0mA TO 24mA RANGE
1kΩ LOAD
fSW = 410kHz
INDUCTOR = 10µH (XAL4040-103)
TA = 25°C
5
4
3
2
1
0
0
5
10
15
20
CURRENT (mA)
09225-067
HEADROOM VOLTAGE (V)
6
–40
–60
–80
–120
10
100
1k
10k
100k
FREQUENCY (Hz)
图32. IOUT_x PSRR与频率的关系
图30. 采用DC-DC转换器时输出电流与时间的关系(见图56)
7
AVDD = 15V
VBOOST = 15V
TA = 25°C
–100
0mA TO 24mA RANGE
1kΩ LOAD
EXTERNAL R SET
TA = 25°C
09225-170
CURRENT (AC COUPLED) (µA)
0
20mA OUTPUT
10mA OUTPUT
图31. DC-DC转换器裕量与输出电流的关系(见图56)
Rev. D | Page 18 of 44
1M
10M
09225-068
10
AD5757
DC-DC模块
90
80
AVCC = 4.5V
AVCC = 5V
AVCC = 5.5V
20mA
70
75
70
65
0mA TO 24mA RANGE
1kΩ LOAD
EXTERNAL RSET
fSW = 410kHz
INDUCTOR = 10µH (XAL4040-103)
TA = 25°C
60
55
50
0
4
8
12
16
20
60
50
40
30
24
CURRENT (mA)
20
–40
0mA TO 24mA RANGE
1kΩ LOAD
EXTERNAL RSET
AVCC = 5V
fSW = 410 kHz
INDUCTOR = 10µH (XAL4040-103)
–20
0
20
40
60
80
100
TEMPERATURE (°C)
图33. VBOOST_x 效率与输出电流的关系(见图56)
09225-019
IOUT_x EFFICIENCY (%)
80
09225-016
VBOOST_x EFFICIENCY (%)
85
图36. 输出效率与温度的关系(见图56)
0.6
90
20mA
0.5
SWITCH RESISTANCE ( )
80
75
70
60
55
50
–40
0mA TO 24mA RANGE
1kΩ LOAD
EXTERNAL RSET
AVCC = 5V
fSW = 410kHz
INDUCTOR = 10µH (XAL4040-103)
–20
0
20
40
60
80
100
图34. VBOOST_x 效率与温度的关系(见图56)
AVCC = 4.5V
AVCC = 5V
AVCC = 5.5V
50
0mA TO 24mA RANGE
1kΩ LOAD
EXTERNAL RSET
fSW = 410kHz
INDUCTOR = 10µH (XAL4040-103)
TA = 25°C
20
0
4
8
12
16
20
CURRENT (mA)
24
09225-018
IOUT_x EFFICIENCY (%)
60
30
0.2
0
–40
–20
0
20
40
60
TEMPERATURE (°C)
图37. 开关电阻与温度的关系
80
40
0.3
0.1
TEMPERATURE (°C)
70
0.4
图35. 输出效率与输出电流的关系(见图56)
Rev. D | Page 19 of 44
80
100
09225-123
65
09225-017
VBOOST_x EFFICIENCY (%)
85
AD5757
基准电压源
5.0050
16
AVDD
REFOUT
TA = 25°C
14
12
5.0040
5.0035
REFOUT (V)
8
6
4
5.0025
5.0020
5.0015
2
5.0010
0
0.2
0.4
0.6
0.8
1.0
1.2
5.0000
–40
09225-010
0
0
20
40
60
80
100
TEMPERATURE (°C)
图38. REFOUT开启瞬变
图41. REFOUT与温度的关系(将AD5757焊接到PCB时，
基准电压会由于封装上的热冲击而发生偏移。
平均输出电压偏移为–4 mV。7天后对这些器件进行测量表明，
输出电压通常会向接近其初始值的方向回移2 mV，
第二次偏移的原因是焊接期间产生的应力得到缓解。)
4
5.002
AVDD = 15V
TA = 25°C
3
AVDD = 15V
TA = 25°C
5.001
5.000
REFOUT (V)
2
1
0
4.999
4.998
–1
4.997
–2
4.996
0
2
4
6
8
10
TIME (s)
4.995
09225-011
–3
–20
09225-163
5.0005
TIME (ms)
REFOUT (µV)
5.0030
0
2
4
6
8
10
LOAD CURRENT (mA)
图39. REFOUT输出噪声(0.1 Hz至10 Hz带宽)
09225-014
VOLTAGE (V)
10
–2
30 DEVICES SHOWN
AVDD = 15V
5.0045
图42. REFOUT与负载电流的关系
150
5.00000
AVDD = 15V
TA = 25°C
100
TA = 25°C
4.99995
4.99990
REFOUT (V)
0
–50
4.99985
4.99980
4.99975
4.99970
–100
0
5
10
15
TIME (ms)
20
图40. REFOUT输出噪声(100 kHz带宽)
4.99960
10
15
20
25
AVDD (V)
图43. REFOUT与电源电压的关系
Rev. D | Page 20 of 44
30
09225-015
–150
4.99965
09225-012
REFOUT (µV)
50
AD5757
一般特性
450
13.4
DVCC = 5V
TA = 25°C
400
13.3
350
13.2
250
200
150
13.1
13.0
12.9
100
12.8
50
12.7
1
2
3
4
5
SDIN VOLTAGE (V)
12.6
–40
20
40
60
80
100
图46. 内部振荡器频率与温度的关系
8
14.4
7
14.2
6
FREQUENCY (MHz)
14.0
5
4
3
2
AIDD
TA = 25°C
IOUT = 0mA
1
15
20
25
VOLTAGE (V)
30
13.8
13.6
13.4
13.2
09225-009
CURRENT (mA)
0
TEMPERATURE (°C)
图44. DICC 与逻辑输入电压的关系
0
10
–20
图45. AIDD 与AVDD 的关系
13.0
2.5
DVCC = 5.5V
TA = 25°C
3.0
3.5
4.0
4.5
5.0
VOLTAGE (V)
图47. 内部振荡器频率与DVCC 电源电压的关系
Rev. D | Page 21 of 44
5.5
09225-021
0
09225-007
0
DVCC = 5.5V
09225-020
FREQUENCY (MHz)
DICC (µA)
300
AD5757
术语
相对精度或积分非线性(INL)
对于DAC，相对精度或积分非线性是指DAC传递函数与最
佳拟合线之间的最大偏差，单位为LSB。图8给出了典型的
INL与代码的关系图。
差分非线性(DNL)
差分非线性(DNL)是指任意两个相邻码之间所测得变化值
与理想的1 LSB变化值之间的差异。最大±1 LSB的额定差分非
线性可确保单调性。本DAC通过设计保证单调性。图9所
示为典型的DNL与代码的关系图。
单调性
如果输出针对数字输入码增加而增加或保持恒定，则DAC具
有单调性。AD5757在其整个工作温度范围内都保持单调。
电流环路顺从电压
输出电流等于编程值时，IOUT_x引脚端的最大电压。
基准电压热滞
基准电压源热迟滞是指+25°C时测得的输出电压与经历一
个 温 度 周 期 (从 +25°C到 −40°C再 到 +105°C， 然 后 回 到
+25°C)后再次在同一温度测得的输出电压之差。热滞针对
第一和第二温度周期而规定，单位为ppm。
上电毛刺能量
上电毛刺能量是AD5757上电时注入模拟输出的脉冲，它规
定为毛刺的面积，用nV-sec表示(参见图24)。
电源抑制比(PSRR)
PSRR表示DAC的输出如何受电源电压变化影响。
失调误差
失调误差是全部DAC寄存器载入0x0000时模拟输出与理想
零刻度输出之间的偏差。
基准电压TC
基准电压TC衡量基准输出电压随温度的变化，用ppm/°C
表示。
增益误差
增益误差是衡量DAC量程误差的指标，是DAC传递特性的
斜率与理想值的偏差，用% FSR表示。
电压调整率
电压调整率是由额定电源电压变化所致的基准输出电压变
化，用ppm/V表示。
增益TC
衡量增益误差随温度的变化，用ppm FSR/°C表示。
负载调整率
负载调整率是由额定负载电流变化所致的基准输出电压变
化，用ppm/mA表示。
满量程误差
满量程误差衡量将满量程码载入DAC寄存器时的输出误
差。理想情况下，输出应为满量程 − 1 LSB。满量程误差用
满量程范围的百分比(% FSR)表示。
DC-DC转换器裕量
指电流输出端所需电压与DC-DC转换器所提供电压之间的
偏差。参见图31。
满量程TC
满量程TC衡量满量程误差随温度的变化，用ppm FSR/°C
表示。
输出效率
总不可调整误差
总不可调整误差(TUE)衡量包括所有误差在内的总输出误
差，包括INL误差、失调误差、增量误差、温度和时间，
TUE用% FSR表示。
指传递至通道负载的功率与传递至通道DC-DC输入端的功
率之间的关系。
直流串扰
直流串扰是一个DAC输出电平响应另一个DAC输出变化发
生的直流变化。测量时，一个DAC发生满量程输出变化，
同时对另一个以中间刻度输出的DAC进行测量。
I 2OUT × R LOAD
AVCC × AI CC
VBOOST_x效率
I OUT × VBOOST _ x
AVCC × AI CC
指传递至通道VBOOST_x电源的功率与传递至通道DC-DC输入
端的功率之间的关系。VBOOST_x静态电流被认为是DC-DC转
换器损耗的一部分。
Rev. D | Page 22 of 44
AD5757
工作原理
AD5757是设计用于满足工业过程控制应用需要的四通道、
精密数字-电流环路转换器，提供高精密、完全集成、低成
本、单芯片解决方案，用于产生电流环路输出。可用电流
输出范围为：0 mA至20 mA、0 mA至24 mA和4 mA至20 mA。
用户可通过DAC控制寄存器选择所需输出配置。
在电流模式下，片内动态电源控制功能可以最大限度地降
低封装功耗。
DAC架构
AD5757的DAC内核架构包含两个匹配DAC部分。图48给
出了简化电路图。16位数据字的高4位MSB解码后，可驱
动E1到E15的15个开关。每个开关将15个匹配电阻之一连
接到地或基准电压缓冲输出。数据字的其余12位驱动12位
电压模式R-2R梯形网络的开关S0至S11。
2R
2R
2R
2R
2R
2R
S0
S1
S11
E1
E2
E15
AD5757上电时，IOUT_x引脚处于三态模式。
器件上电或复位后，建议等待100 μs或更长时间再写入器
件，为内部校准腾出时间。
串行接口
AD5757由多功能三线式串行接口控制，能够以最高30 MHz
的时钟速率工作，并与SPI、QSPI、MICROWIRE、DSP接
口标准兼容。数据编码始终为标准二进制。
输入移位寄存器
输入移位寄存器为24位宽。数据在串行时钟输入SCLK的控
制下以MSB优先方式作为24位字载入器件。数据在SCLK的
下降沿读入。
如果使能分组差错校验(PEC，参见“产品特性”部分)，必须
向AD5757再写入8位，使串行接口达32位。
VOUT
2R
AD5757的上电状态
DAC输出可以通过两种方式更新：单独更新或同时更新所
有DAC。
09225-069
DAC单独更新
12-BIT R-2-R LADDER
FOUR MSBs DECODED INTO
15 EQUAL SEGMENTS
图48. DAC梯形结构
DAC内核的电压输出转换为电流(见图49)，然后镜像至供
电轨，这样在该应用中，将只出现一个电流源输出。电流
输出端由VBOOST_x供电。
VBOOST_x
R2
R3
此模式下，LDAC在数据输入DAC数据寄存器时保持低电
平。寻址的DAC输出在SYNC的上升沿更新。时序信息参
见表3和图3。
同时更新所有DAC
在此模式下，LDAC在数据输入DAC数据寄存器时保持高
电平。在LDAC变成高电平后，仅各通道DAC数据寄存器
的第一次写入有效。在LDAC保持高电平期间，任何后续
写入都被忽略，尽管它们会载入DAC数据寄存器。在拉高
SYNC后，通过拉低LDAC可以更新所有DAC输出。
T2
T1
OUTPUT
I/V AMPLIFIER
IOUT_x
A1
RSET
VREFIN
09225-071
16-BIT
DAC
A2
LDAC
16-BIT
DAC
VOUT_x
DAC
REGISTER
图49. 电压-电流转换电路
基准电压缓冲
DAC INPUT
REGISTER
AD5757可以采用外部或内部基准电压源工作，基准电压输
入要求5 V的基准电压源，才能达到额定性能。输入电压先
经缓冲，然后再施加于DAC。
OFFSET
AND GAIN
CALIBRATION
SCLK
SYNC
SDIN
INTERFACE
LOGIC
SDO
图50. 单个DAC通道输入加载电路的简化串行接口
Rev. D | Page 23 of 44
09225-072
DAC DATA
REGISTER
AD5757
传递函数
针对0 mA至20 mA、0 mA至24 mA和4 mA至20 mA电流输出
范围，输出电流分别表示为：
20 mA
I OUT = N × D
2
24 mA
IOUT = N × D
2
16 mA
IOUT = N × D + 4 mA
2
其中：
D是载入DAC的代码的十进制等效值。
N是DAC的位分辨率。
Rev. D | Page 24 of 44
AD5757
寄存器
表6概要介绍了AD5757的寄存器。
表6. AD5757的数据、控制和回读寄存器
寄存器
数据
DAC数据寄存器(×4)
增益寄存器(×4)
失调寄存器(×4)
清零代码寄存器(×4)
控制
主控制寄存器
软件寄存器
压摆率控制寄存器(×4)
DAC控制寄存器(×4)
DC-DC控制寄存器
回读
状态寄存器
描述
用于向各DAC通道写入一个DAC代码。AD5757数据位 = D15至D0。共有四个DAC数据寄存器，
每个DAC通道一个。
用于对每个通道进行增益调整编程。AD5757数据位 = D15至D0。共有四个增益寄存器，每个
DAC通道一个。
用于对每个通道进行失调调整编程。AD5757数据位 = D15至D0。共有四个失调寄存器，每个
DAC通道一个。
用于对每个通道进行清零代码编程。AD5757数据位 = D15至D0。共有四个清零代码寄存器，
每个DAC通道一个。
用于配置器件实现主要操作。设置的功能包括：在写入期间回读状态；同时使能所有通道的
输出；同时使所有DC-DC转换器模块上电；使能并设置看门狗定时器的条件。更多详情参见
“产品特性”部分。
有三种功能：执行复位；切换用户位；以及用作看门狗定时器功能的组成部分，以检验数据
通信操作是否正确。
用于对输出压摆率进行编程。共有四个压摆率控制寄存器，每个通道一个。
这些寄存器用于控制以下功能：
设置输出范围，如4 mA至20 mA等。
设置是否使用内部/外部检测电阻。
使能/禁用通道以便清零。
使能/禁用每个通道的内部电路。
使能/禁用每个通道的输出。
对各通道的DC-DC转换器上电。
共有四个DAC控制寄存器，每个DAC通道一个。
用于设置DC-DC控制参数。可以控制DC-DC最大电压、相位和频率。
包含故障信息和用户切换位。
Rev. D | Page 25 of 44
AD5757
正确写入/使能输出的编程序列
更改和重新编程范围
若要在上电条件下正确写入和设置器件，请遵循以下操作
顺序：
更改范围时，应按照“正确写入/使能输出的编程序列”部分
的操作顺序执行。建议在禁用输出前将范围设为零刻度。
由于已经选择了DC-DC开关频率、最大电压和相位，因而
现在无需对它们重新编程。图52给出了此序列的流程图。
1. 初始上电后执行硬件或软件复位。
2. 必须配置DC-DC转换器电源模块。设置DC-DC开关频
率、允许的最大输出电压和四个DC-DC通道的时钟相位。
3. 配置每个通道的DAC控制寄存器。选择输出范围，使能
DC-DC转换器模块(DC_DC位)。此时可以配置其他控制
位 。 设 置 INT_ENABLE位 ， 但 不 应 设 置 输 出 使 能 位
(OUTEN)。
4. 将所需代码写入DAC数据寄存器。这就在内部执行了一
次全面的DAC校准。进入第5步之前至少应等待200 µs，
以便降低输出毛刺。
5. 再次写入DAC控制寄存器，使能输出(设置OUTEN位)。
STEP 1: WRITE TO CHANNEL’S DAC DATA
REGISTER. SET THE OUTPUT
TO 0V (ZERO OR MIDSCALE).
STEP 2: WRITE TO DAC CONTROL REGISTER.
DISABLE THE OUTPUT (OUTEN = 0), AND
SET THE NEW OUTPUT RANGE. KEEP THE
DC_DC BIT AND THE INT_ENABLE BIT SET.
STEP 4: WRITE TO DAC CONTROL REGISTER.
RELOAD SEQUENCE AS IN STEP 2 ABOVE.
THIS TIME SELECT THE OUTEN BIT TO
ENABLE THE OUTPUT.
POWER ON.
图52. 更改输出范围的步骤
STEP 1: PERFORM A SOFTWARE/HARDWARE RESET.
STEP 2: WRITE TO DC-TO-DC CONTROL REGISTER TO
SET DC-TO-DC CLOCK FREQUENCY, PHASE,
AND MAXIMUM VOLTAGE.
STEP 3: WRITE TO DAC CONTROL REGISTER. SELECT
THE DAC CHANNEL AND OUTPUT RANGE.
SET THE DC_DC BIT AND OTHER CONTROL
BITS AS REQUIRED. SET THE INT_ENABLE BIT
BUT DO NOT SELECT THE OUTEN BIT.
09225-073
STEP 4: WRITE TO EACH/ALL DAC DATA REGISTERS.
ALLOW AT LEAST 200µs BETWEEN STEP 3
AND STEP 5 FOR REDUCED OUTPUT GLITCH.
图51. 正确使能输出的编程序列
Rev. D | Page 26 of 44
09225-074
STEP 3: WRITE VALUE TO THE DAC DATA REGISTER.
图51给出了此序列的流程图。
STEP 5: WRITE TO DAC CONTROL REGISTER. RELOAD
SEQUENCE AS IN STEP 3 ABOVE. THIS TIME
SELECT THE OUTEN BIT TO ENABLE
THE OUTPUT.
CHANNEL’S OUTPUT IS ENABLED.
AD5757
数据寄存器
输入寄存器为24位宽。当PEC使能时，输入寄存器为32位
宽，最后8位对应于PEC代码(有关PEC的更多信息参见“分
组错误校验”部分)。写入数据寄存器时，必须采用表7中的
格式。
DAC数据寄存器
写入AD5757 DAC数据寄存器时，D15至D0位用于DAC数
据位。表9所示为寄存器格式，表8说明了Bit D23至Bit D16
的功能。
表7. 写入数据寄存器
MSB
D23
R/W
D22
DUT_AD1
D21
DUT_AD0
D20
DREG2
D19
DREG1
D18
DREG0
D17
DAC_AD1
D16
DAC_AD0
LSB
D15至D0
数据
表8. 输入寄存器解码
Bit
R/W
描述
表示对寻址寄存器的读或写操作。
DUT_AD1, DUT_AD0
与外部引脚、AD1和AD0配合使用，以确定系统控制器要寻址的AD5757器件。使用PEC时，不建议将
AD1和AD0均接低电平(参见“分组差错校验”部分)。
DREG2, DREG1, DREG0
DUT_AD1
DUT_AD0
功能
0
0
对引脚AD1 = 0、AD0 = 0的器件进行寻址
0
1
对引脚AD1 = 0、AD0 = 1的器件进行寻址
1
0
对引脚AD1 = 1、AD0 = 0的器件进行寻址
1
1
对引脚AD1 = 1、AD0 = 1的器件进行寻址
选择写入数据寄存器还是控制寄存器。如果选择写入控制寄存器，则需进一步对CREG位(见表16)进
行解码，以选择具体的控制寄存器，详情如下所示。
DREG2
DREG1
DREG0
功能
0
0
0
1
1
1
1
DAC_AD1, DAC_AD0
0
1
1
0
0
1
1
0
0
1
0
1
0
1
写入DAC数据寄存器(单个通道写入)
写入增益寄存器
写入增益寄存器(所有DAC)
写入失调寄存器
写入失调寄存器(所有DAC)
写入清零代码寄存器
写入控制寄存器
这些位用于DAC通道解码。
DAC_AD1
DAC_AD0
0
0
0
1
1
0
1
1
X
X
DAC通道/寄存器地址
DAC A
DAC B
DAC C
DAC D
如果与执行的操作无关，则可忽略。
D21
DUT_AD0
D19
DREG1
表9. DAC数据寄存器编程
MSB
D23
R/W
D22
DUT_AD1
D20
DREG2
D18
DREG0
Rev. D | Page 27 of 44
D17
DAC_AD1
D16
DAC_AD0
LSB
D15至D0
DAC数据
AD5757
增益寄存器
失调寄存器
增益寄存器为16位寄存器，如表10所示，允许用户以1 LSB
步长调整各个通道的增益。这通过将DREG[2:0]位设为010
来实现。将DREG[2:0]位设为011，可以同时对所有四个
DAC通道写入相同的增益码。增益寄存器采用标准二进制
编码，如表11表示。增益寄存器中的默认代码为0xFFFF。
理论上，可以在整个输出范围内调节增益。实际上，建议
的最大增益调整为编程范围的50%左右，以保持精度。更
多信息请参见“数字失调和增益控制”部分。
失调寄存器为16位寄存器，如表12所示，允许用户以1 LSB
步长在−32,768 LSB至+32,767 LSB的范围内调整各个通道的
失调。这通过将DREG[2:0]位设为100来实现。将DREG
[2:0]位设为101，可以同时对所有四个DAC通道写入相同
的失调码。失调寄存器采用标准二进制编码，如表13表
示。失调寄存器的默认代码为0x8000，它使输出被编程为
零失调。更多信息请参见“数字失调和增益控制”部分。
清零代码寄存器
清零代码寄存器为16位寄存器，允许用户设置各个通道的
清零值，如表14所示。可以通过软件设定在CLEAR引脚被
激活时使能或禁用哪些通道被清零。默认清零代码为
0x0000。更多信息请参见“异步清零”部分。
表10. 增益寄存器编程
R/W
0
DUT_AD1
DUT_AD0
器件地址
DREG2
0
DREG1
1
DREG0
0
DAC_AD1
DAC_AD0
DAC通道地址
D15至D0
增益调整
G15
1
1
…
0
0
G14
1
1
…
0
0
G13
1
1
…
0
0
G12 to G4
1
1
…
0
0
G2
1
1
…
0
0
DREG2
1
DREG1
0
DREG0
0
DAC_AD1
DAC_AD0
DAC通道地址
D15至D0
失调调整
OF14
1
1
…
0
…
0
0
OF13
1
1
…
0
…
0
0
OF12至OF4
1
1
…
0
…
0
0
OF3
1
1
…
0
…
0
0
OF1
1
0
…
0
…
0
0
表11. 增益寄存器
增益调整
+65,535 LSBs
+65,534 LSBs
…
1 LSB
0 LSBs
G3
1
1
…
0
0
G1
1
0
…
0
0
G0
1
0
…
1
0
表12. 失调寄存器编程
R/W
0
DUT_AD1
DUT_AD0
器件地址
表13. 失调寄存器选项
失调调整
+32,767 LSBs
+32,766 LSBs
…
无调整(默认)
…
−32,767 LSBs
−32,768 LSBs
OF15
1
1
…
1
…
0
0
OF2
1
1
…
0
…
0
0
OF0
1
0
…
0
…
0
0
表14. 清零代码寄存器编程
R/W
0
DUT_AD1
DUT_AD0
器件地址
DREG2
1
DREG1
1
DREG0
0
Rev. D | Page 28 of 44
DAC_AD1
DAC_AD0
DAC通道地址
D15至D0
清零代码
AD5757
控制寄存器
主控制寄存器
写入控制寄存器时，必须采用表15所示的格式。若要了解
Bit D23至Bit D16的配置情况，请参见表8。将DREG [2:0]位
设为111，然后按照表16把CREG[2:0]位设为相应寄存器的
解码地址，就可以对控制寄存器进行寻址。这些CREG位
在不同的控制寄存器之间进行选择。
主控制寄存器选项如表17和表18所示。有关主控制寄存器
所控制特性的更多信息，参见“产品特性”部分。
表15. 写入控制寄存器
MSB
D23
R/W
D22
DUT_AD1
D21
DUT_AD0
D20
1
D19
1
D18
1
D17
DAC_AD1
D16
DAC_AD0
D15
CREG2
D14
CREG1
D13
CREG0
LSB
D12至D0
数据
表16. 寄存器访问解码
CREG2 (D15)
0
0
0
0
1
CREG1 (D14)
0
0
1
1
0
CREG0 (D13)
0
1
0
1
0
功能
压摆率控制寄存器(每个通道一个)
主控制寄存器
DAC控制寄存器(每个通道一个)
DC-DC控制寄存器
软件寄存器
表17. 主控制寄存器编程
MSB
D15
0
1
D14
0
D13
1
D12
0
D11
STATREAD
D10
EWD
D9
WD1
D8
WD0
D7
X1
D6
X1
X = 无关位。
表18. 主控制寄存器功能
Bit
STATREAD
EWD
WD1, WD0
OUTEN_ALL
DCDC_ALL
描述
在写入操作中使能状态回读。参见“产品特性”部分。
STATREAD = 1，使能。
STATREAD = 0，禁用(默认)。
使能看门狗定时器。更多详情参见“产品特性”部分。
EWD = 1，使能看门狗。
EWD = 0，禁用看门狗(默认)。
超时选择位。用于选择看门狗定时器的超时周期。
WD1
WD0
超时周期(ms)
0
0
5
0
1
10
1
0
100
1
1
200
同时使能全部4个DAC上的输出。
在DAC控制寄存器中使用OUTEN位时，请勿使用OUTEN_ALL位。
设置时，同时对全部4个通道上的DC-DC转换器上电。
若要关断DC-DC转换器，必须首先禁用所有通道输出。
在DAC控制寄存器中使用DC_DC位时，请勿使用DCDC_ALL位。
Rev. D | Page 29 of 44
D5
OUTEN_ALL
D4
DCDC_ALL
LSB
D3至D0
X1
AD5757
DAC控制寄存器
DAC控制寄存器用于配置各DAC通道。DAC控制寄存器选项如表19和表20所示。
表19. DAC控制寄存器编程
D15
0
1
D14
1
D13
0
D12
X1
D11
X1
D10
X1
D9
X1
D8
INT_ENABLE
D7
CLR_EN
D6
OUTEN
D5
RSET
D4
DC_DC
D3
X1
D2
R2
D1
R1
X = 无关位。
表20. DAC控制寄存器功能
Bit
INT_ENABLE
CLR_EN
OUTEN
RSET
DC_DC
R2, R1, R0
描述
使所选通道的DC-DC转换器、DAC和内部放大器上电。不会使能输出。只能针对各个通道进行设置。建议设置该
位并允许200 µs以上的延迟，然后再使能输出，因为这样可以减少输出使能毛刺。该毛刺的曲线参见图25。
基于通道的清零使能位。决定相应的通道在CLEAR引脚激活时是否清零。
CLR_EN = 1，器件清零时通道清零。
CLR_EN = 0，器件清零时通道不清零(默认)。
使能/禁用所选输出通道。
OUTEN = 1，使能通道。
OUTEN = 0，禁用通道(默认)。
为所选DAC通道选择内部或外部电流检测电阻。
RSET = 0，选择外部电阻(默认)。
RSET = 1，选择内部电阻。
使所选通道的DC-DC转换器上电。
DC_DC = 1，使DC-DC转换器上电。
DC_DC = 0，使DC-DC转换器关断(默认)。
允许按通道上电/关断DC-DC转换器。若要关断DC-DC转换器，OUTEN和INT_ENABLE位也必须设为0。
也可利用主控制寄存器中的DCDC_ALL位，同时使所有DC-DC转换器上电。
选择要使能的输出范围。
R2
R1
1
0
1
0
1
1
R0
0
1
0
所选输出范围
电流范围：4 mA至20 mA
电流范围：0 mA至20 mA
电流范围：0 mA至24 mA
Rev. D | Page 30 of 44
D0
R0
AD5757
软件寄存器
软件寄存器有三种功能：一是允许用户对器件执行软件复
位；二是可用于设置状态寄存器中的切换位D11；三是用
作看门狗功能(使能时)的一部分，用于确保MCU与AD5757
之 间 的 通 信 不 丢 失 ， 并 且 数 据 路 径 线 路 正 常 工 作 (即
SDIN、SCLK和SYNC)。
当看门狗功能使能时，用户必须在超时周期内将0x195写
入软件寄存器。如果未在超时周期内收到该命令，则
ALERT引脚将显示故障条件。该命令仅在看门狗定时器功
能使能时才需要。
DC-DC控制寄存器
DC-DC控制寄存器允许用户控制DC-DC开关频率和相位，
以及最大可用的DC-DC输出电压。DC-DC控制寄存器选项
如表23和表24所示。
表21. 软件寄存器编程
MSB
D15
1
D14
0
D13
0
LSB
D11至D0
复位代码/SPI代码
D12
用户编程
表22. 软件寄存器功能
Bit
用户编程
描述
该位映射到状态寄存器的Bit D11。当该位设为1时，状态寄存器的Bit D11被设为1。同样，当D12
设为0时，状态寄存器的Bit D11也被设为0。该功能可用于确保SPI引脚正常工作，其方法是将已知
位值写入该寄存器，然后从状态寄存器回读相应的位。
复位代码/SPI代码
选项
复位代码
SPI代码
描述
将0x555写入D[11:0]，AD5757就会复位。
如果看门狗定时器功能使能，则必须在设置的超时周期内将0x195写入
软件寄存器(D11至D0)。
表23. DC-DC控制寄存器编程
MSB
D15
0
1
D14
1
D13
1
D12至D7
X1
D6
DC-DC Comp
D5至D4
DC-DC phase
D3至D2
DC-DC Freq
LSB
D1至D0
DC-DC MaxV
X = 无关位。
表24. DC-DC控制寄存器选项
Bit
DC-DC Comp
DC-DC Phase
描述
在DC-DC转换器的内部与外部补偿电阻之间做出选择。更多信息，请参见“产品特性”部分中的“DC-DC转换器补
偿电容”和“AICC电源要求—压摆率”部分。
0 = 选择内部150 kΩ补偿电阻(默认)。
1 = 旁路DC-DC转换器的内部补偿电阻。该模式下，必须使用一个外部DC-DC补偿电阻；该电阻在COMPDCDC_x引
脚处与10 nF DC-DC接地补偿电容串联。通常情况下，推荐使用一个50 kΩ左右的电阻。
用户可编程的DC-DC转换器相位(通道间)。
00 = 所有DC-DC转换器的时钟沿相同(默认)。
01 = 通道A和通道B的时钟沿相同，通道C和通道D的时钟沿相反。
10 = 通道A和通道C的时钟沿相同，通道B和通道D的时钟沿相反。
11 = 通道A、通道B、通道C和通道D的时钟沿彼此错相90°。
DC-DC Freq
DC-DC开关频率；由内部13 MHz振荡器分频(参见图46和图47)。
00 = 250 ± 10% kHz.
01 = 410 ± 10% kHz(默认)。
10 = 650 ± 10% kHz.
DC-DC MaxV
DC-DC转换器提供的最大允许VBOOST_x电压。
00 = 23 V + 1 V/−1.5 V(默认)。
01 = 24.5 V ± 1 V.
10 = 27 V ± 1 V.
11 = 29.5 V ± 1V.
Rev. D | Page 31 of 44
AD5757
令。DUT_AD[1:0] = 00的无操作命令是0x1CE000，对于其他
DUT地址，相应地设置Bit D22和Bit D21。
压摆率控制寄存器
该寄存器用于对所选DAC通道的压摆率控制进行编程。压
摆率控制以每通道为基础进行使能/禁用和编程。更多信息
参见表25和“数字压摆率控制”部分。
回读示例
为了回读AD5757上1号器件通道A的增益寄存器，必须按
以下顺序执行：
回读操作
回读模式通过在串行输入寄存器写操作时设置R/W bit = 1
来调用。表26列出了与回读操作相关的各位。DUT_AD1
和DUT_AD0位与RD[4:0]位共同选择要读取的寄存器。写
序列中其余的数据位则与之无关。在下一次SPI传输操作
中(见图4)，SDO输出端的数据包含之前寻址寄存器的数
据。此第二SPI传输操作要么是一个请求命令，请求在第
三数据传输操作中读取另一个寄存器，要么是无操作命
1. 将0xA80000写入AD5757输入寄存器。这将AD5757 1号器
件地址配置为读取模式，同时选中通道A的增益寄存
器。从D15至D0的所有数据位都是无关位。
2. 然后写入另一个读取命令或无操作命令(0x3CE000)。在
此命令期间，来自通道A增益寄存器的数据在SDO线路
上逐个输出。
表25. 压摆率控制寄存器编程
D15
0
1
D14
0
D13
0
D12
SREN
D11至D7
X1
D21
DUT_AD0
D20
RD4
D19
RD3
RD2
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
0
0
0
RD1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
D6至D3
SR_CLOCK
D2至D0
SR_STEP
X = 无关位。
表26. 读操作的输入移位寄存器内容
D23
R/W
1
D22
DUT_AD1
D18
RD2
D17
RD1
X = 无关位。
表27. 读取地址解码
RD4
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
1
1
1
RD3
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
0
0
0
0
0
0
0
0
1
1
1
RD0
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
功能
读取DAC A数据寄存器
读取DAC B数据寄存器
读取DAC C数据寄存器
读取DAC D数据寄存器
读取DAC A控制寄存器
读取DAC B控制寄存器
读取DAC C控制寄存器
读取DAC D控制寄存器
读取DAC A增益寄存器
读取DAC B增益寄存器
读取DAC C增益寄存器
读取DAC D增益寄存器
读取DAC A失调寄存器
读取DAC B失调寄存器
读取DAC C失调寄存器
读取DAC D失调寄存器
清零DAC A代码寄存器
清零DAC B代码寄存器
清零DAC C代码寄存器
清零DAC D代码寄存器
DAC A压摆率控制寄存器
DAC B压摆率控制寄存器
DAC C压摆率控制寄存器
DAC D压摆率控制寄存器
读取状态寄存器
读取主控制寄存器
读取DC-DC控制寄存器
Rev. D | Page 32 of 44
D16
RD0
D15至D0
X1
AD5757
状态寄存器
位，可以在每个写序列中通过SDO引脚回读状态寄存器的
内容。如果不设置STATREAD位，可以利用正常回读操作
读取状态寄存器。
状态寄存器属于只读寄存器，包含故障信息以及斜坡有效
位和用户切换位。通过设置主控制寄存器中的STATREAD
表28. 状态寄存器解码
MSB
D15
DCDCD
1
D14
DCDCC
D13
DCDCB
D12
DCDCA
D11
User
toggle
D10
PEC
error
D9
Ramp
active
D8
Over
TEMP
D7
X1
D6
X1
D5
X1
D4
X1
D3
IOUT_D
fault
D2
IOUT_C
fault
D1
IOUT_B
fault
LSB
D0
IOUT_A
fault
X = 无关位。
表29. 状态寄存器选项
Bit
DC-DCD
DC-DCC
DC-DCB
DC-DCA
User toggle
PEC Error
Ramp Active
Over TEMP
IOUT_D Fault
IOUT_C Fault
IOUT_B Fault
IOUT_A Fault
描述
如果通道D的DC-DC转换器无法保持顺从电压(可能达到VMax电压)，则该位置1。这种情况下，IOUT_D故障位同
时置1。有关该位在这种条件下的详细操作说明，参见“DC-DC转换器VMax功能”部分。
如果通道C的DC-DC转换器无法保持顺从电压(可能达到VMax电压)，则该位置1。这种情况下，IOUT_C故障位同
时置1。有关该位在这种条件下的详细操作说明，参见“DC-DC转换器VMax功能”部分。
如果通道B的DC-DC转换器无法保持顺从电压(可能达到VMax电压)，则该位置1。这种情况下，IOUT_B故障位同
时置1。有关该位在这种条件下的详细操作说明，参见“DC-DC转换器VMax功能”部分。
如果通道A的DC-DC转换器无法保持顺从电压(可能达到VMax电压)，则该位置1。这种情况下，IOUT_A故障位同
时置1。有关该位在这种条件下的详细操作说明，参见“DC-DC转换器VMax功能”部分。
用户切换位。该位通过软件寄存器置1或清0。必要时，该位可用于校验数据通信。
表示通过SPI接口接收到的最后一个数据字存在PEC错误。
当任一输出通道出现压摆时(至少在一个通道上使能压摆率控制)，该位置1。
当AD5757内核温度超过约150°C时，该位置1。
如果IOUT_D引脚上检测到故障，则该位置1。
如果IOUT_C引脚上检测到故障，则该位置1。
如果IOUT_B引脚上检测到故障，则该位置1。
如果IOUT_A引脚上检测到故障，则该位置1。
Rev. D | Page 33 of 44
AD5757
产品特性
输出故障
AD5757配有一个FAULT引脚，该引脚属于低电平有效开
漏输出引脚，允许数个AD5757器件一起连接到一个上拉电
阻，用于检测全局故障。下列任何一种情况都会使FAULT
引脚强制有效：
• 由于采用开环电路或电源电压不足，IOUT_x端的电压试图
升至顺从电压范围以上。产生故障输出的内部电路避免
使用具有窗口限值的比较器，因为这样需要在FAULT输
出变为有效之前产生一个实际的输出错误。事实上，该
信号是在输出级中的内部放大器的剩余驱动能力小于约
1 V时产生。因此，FAULT输出在快要达到顺从电压限值
之前就会变为有效。
• 因分组差错校验(PEC)失败而检测到接口错误。参见“分
组差错校验”部分。
• 如果AD5757的内核温度超过约150°C。
状态寄存器的IOUT_X故障、PEC错误和过温位与FAULT输出
相配合，帮助用户了解是哪种故障条件导致FAULT输出
激活。
数字失调和增益控制
每个DAC通道都有一个增益(M)寄存器和一个失调(C)寄存
器，用于消除整个信号链的增益和失调误差。DAC数据寄
存器的数据通过数字乘法器和加法器处理，后两者受M和
C寄存器的内容控制。校准后的DAC数据存储在DAC输入
寄存器中。
INPUT
REGISTER
DAC
REGISTER
写入DAC输入寄存器的值(十进制)可以通过下式计算：
Code DACRegister = D ×
( M + 1)
2 16
+ C − 2 15
(1)
其中：
D为载入DAC通道输入寄存器的代码。
M为增益寄存器中的代码(默认代码 = 216 − 1)。
C为失调寄存器中的代码(默认码 = 215)。
写入期间回读状态
AD5757可以在每个写序列期间回读状态寄存器内容。该功
能通过主控制寄存器中的STATREAD位使能。利用该功
能，用户可以连继监控状态寄存器，并且在发生故障时快
速采取措施。
当“写入期间回读状态”使能后，16位状态寄存器中的内容
(见表29)将通过SDO引脚输出，如图5所示。
AD5757上电时，该功能处于禁用状态。使能后，正常的回
读功能不可用，状态寄存器除外。若要回读任何其他寄存
器，请先将STATREAD位清零，然后执行回读序列。寄存
器读取完成后，可以将STATREAD再次设为高电平。
异步清零
CLEAR是一种高电平有效边沿敏感型输入，允许输出清零
至预编程的16位 码。此代码可由用户通过每通道的16位 清
零代码寄存器进行编程。
DAC
09225-075
M
REGISTER
C
REGISTER
校准输出数据送至DAC输入寄存器，然后按照“工作原理”
部分所述载入DAC。增益寄存器和失调寄存器的分辨率均
为16位。校准增益/失调的正确方法是先校准增益，然后校
准失调。
图53. 数字失调和增益控制
虽然图53中显示每个通道都有一个乘法器和加法器，但实
际上器件只有一个乘法器和一个加法器，由所有4个通道
共用。当多个通道同时更新时(参见表3)，更新速度会受
影响。
每当向M或C寄存器写入数据时，输出不会自动更新。相
反，下次写入DAC通道时会使用这些M和C值来执行新的
校准并自动更新通道。
若要清零某个通道，必须先通过该通道的DAC控制寄存器
中的CLR_EN位使能该通道的清零功能。如果通道未使能
清零功能，则输出仍将保持现有状态，不受CLEAR引脚电
平的影响。
当CLEAR信号变回低电平后，相应输出会保持为清零值，
直到设置新值。
分组差错校验(PEC)
为验证噪声环境下数据接收是否正确，AD5757提供了一个
基于8位(CRC-8)循环冗余校验的分组错误校验选项。负责
控制AD5757的器件应使用下列多项式生成8位帧检查序列：
C(x) = x8 + x2 + x1 + 1
此序列会添加到数据字末尾，即在SYNC变为高电平之前
有32个数据位会发送到AD5757。收到32位数据帧后，
AD5757会在SYNC变为高电平时执行差错校验。如果校验
成功，数据就会写入所选寄存器。
Rev. D | Page 34 of 44
AD5757
如果校验失败，则FAULT引脚变为低电平，同时状态寄存
器的PEC错误位置1。读取状态寄存器后，FAULT恢复高
电平(假定无其他故障)，PEC错误位自动清零。不建议将
AD1和AD0均连接低电平，因为SDIN上的短路低电平可能
导致DAC A发生零刻度更新。
图49中，RSET是一个内部检测电阻，构成电压-电流转换电
路的一部分。输出电流值在全温度范围内的稳定性取决于
RSET值的稳定性。作为提高输出电流在整个温度范围内的
稳定性的一种方法，可将一个外部15 kΩ低漂移电阻连接到
AD5757的RSET_x引脚，以取代内部电阻R1。外部电阻通过
DAC控制寄存器进行选择(参见表19)。
SCLK
SDIN
LSB
D0
24-BIT DATA
24-BIT DATA TRANSFER—NO ERROR CHECKING
表1给出了AD5757在内部RSET电阻和外部15 kΩ RSET电阻下的
性能规格。与使用内部RSET电阻相比，使用外部RSET电阻可
以提高性能。表中假设外部RSET电阻为理想电阻，实际的
性能取决于所用电阻的绝对值和温度系数，这会直接影响
输出的增益误差，进而影响总不可调整误差。若要计算采
用特定外部RSET电阻时的输出增益/TUE误差，请将RSET电
阻 的 百 分 比 绝 对 误 差 与 表 1所 示 的 采 用 外 部 R SET 电 阻 时
AD5757的增益/TUE误差(表示为% FSR)直接相加。
UPDATE ON SYNC HIGH
ONLY IF ERROR CHECK PASSED
SYNC
SCLK
SDIN
LSB
D8
24-BIT DATA
D7
D0
8-BIT CRC
FAULT PIN GOES LOW
IF ERROR CHECK FAILS
FAULT
32-BIT DATA TRANSFER WITH ERROR CHECKING
09225-008
MSB
D31
图54. PEC时序
PEC可用于发送和接收数据包。如果“写入期间回读状态”
使能，则应忽略写操作过程中状态回读返回的PEC值。如
果“写入期间回读状态”禁用，则用户仍然可以利用正常的
回读操作，通过PEC监控状态寄存器活动。
看门狗定时器
使能时，如果未在编程设定的超时周期内向软件寄存器写
入0x195，片内看门狗定时器将产生一个报警信号。此功
能用于确保MCU与AD5757之间的通信不丢失，并且数据
路径线路正常工作(即SDIN、SCLK和SYNC)。如果软件寄
存器未在超时周期内收到0x195，则ALERT引脚将发出故
障条件信号。ALERT信号为高电平有效，可以直接连接至
CLEAR引脚，以便在来自MCU的数据通信丢失时使能
CLEAR。
看门狗定时器的使能以及超时周期(5 ms、10 ms、100 ms或
200 ms)的设置均在主控制寄存器中进行(见表17和表18)。
输出报警
AD5757配有一个ALERT引脚，这是一个高电平有效CMOS
输出。AD5757还有一个内部看门狗定时器，使能时，它能
监 控 SPI通 信 。 如 果 软 件 寄 存 器 未 在 超 时 周 期 内 收 到
0x195，则ALERT引脚变为有效状态。
HART
AD5757有 四 个 CHART引 脚 ， 一 个 输 出 通 道 对 应 一 个
CHART引脚。HART信号可以耦合到这些引脚。HART信
号出现在对应的电流输出端(如果该输出已使能)。表30给
出了CHART引脚上的HART信号的推荐输入电压。如果使
用这些电压，电流输出应符合HART幅度要求。图55所示
为衰减和耦合HART信号的推荐电路。
表30. CHART输入电压和HART输出电流
RSET
内部RSET
外部RSET
CHART输入电压
150 mV p-p
170 mV p-p
电流输出(HART)
1 mA p-p
1 mA p-p
C1
CHARTx
HART MODEM
OUTPUT
C2
09225-076
MSB
D23
AD5757内置集成式5 V基准电压源，初始精度为±5 mV(最
大值)，温度漂移系数为±10 ppm(最大值)。该基准电压源经
过了缓冲，可供外部使用，用于系统内的其它地方。要使
用内部基准电压，必须将REFOUT连接到REFIN。
外部电流设置电阻
UPDATE ON SYNC HIGH
SYNC
内部基准电压源
图55. 耦合HART信号
为了确保1.2 kHz和2.2 kHz HART频率不会在输出端大幅衰
减，C1 + C2必须达到某一最小值。推荐值为：C1 = 22 nF，
C2 = 47 nF。
Rev. D | Page 35 of 44
AD5757
为了达到HART的模拟变化速率要求，必须以数字方式控
制输出的压摆率。
在以下等式中，压摆率为步长、更新时钟频率和LSB大小
的函数。
压摆时间=
数字压摆率控制
AD5757的压摆率控制特性允许用户控制输出值的变化速
率。通过禁用压摆率控制特性，输出值以受输出驱动电路
和所连负载限制的速率变化。若要降低压摆率，可以通过
使能压摆率控制特性来实现。通过压摆率控制寄存器的
SREN位使能该特性(见表25)之后，输出将以两个参数所定
义的一个速率发生数字式步进变化，而不是直接在两个值
之间摆动。这两个参数是SR_CLOCK和SR_STEP，可通过
压摆率控制寄存器进行访问，如表25所示。SR_CLOCK定
义数据压摆的更新速率，比如，若所选更新速率为8 kHz，
则输出每125 µs更新一次。与此相关，SR_STEP定义输出值
在每次更新时的变化幅度。这两个参数共同定义输出值的
变化速率。表31和表32给出了SR_CLOCK和SR_STEP两个
参数的值范围。
1
更新时钟频率(Hz)1
64 k
32 k
16 k
8k
4k
2k
1k
500
250
125
64
32
16
8
4
0.5
这些时钟频率由13 MHz内部振荡器分频获得。参见表1、图46
和图47。
图32. 压摆率步长选项
SR_STEP
000
001
010
011
100
101
110
111
步长(LSB)
1
2
4
16
32
64
128
256
步长 ×更新时钟频率 × LSB大小
其中：
Slew Time用秒表示。
Output Change用安培表示(对于IOUT_x)。
压摆率控制特性使能时，所有输出变化将以编程设置的压
摆率改变(更多信息参见“DC-DC转换器建立时间”部分)。
例如，如果CLEAR引脚置位，输出将以编程设置的压摆率
压摆至清零值(假设清零通道已使能清零)。如果多个通道
使 能 了 压 摆 特 性 ， 则 置 位 CLEAR引 脚 时 必 须 小 心 。 当
CLEAR置位时，如果其中一个通道正在压摆，则其他通道
可能直接变为清零值，而不受压摆率控制。任何给定值的
更新时钟对于所有输出范围都是相同的。但是，针对给定
步长值，步长在整个输出范围内是变化的，因为对于每一
输出范围而言，LSB大小都是不同的。
功耗控制
AD5757集成基于DC-DC升压转换器电路的动态电源控制
功能，其功耗低于标准设计。
在标准电流输入模块设计中，负载电阻值的典型范围为
50 Ω至750 Ω。输出模块系统必须有充足的源电压来满足整
个负载电阻值范围内的顺从电压要求。例如，在4 mA至
20 mA的环路中，当驱动20 mA电流时，即要求15 V以上的顺
从电压。将20 mA驱动至50 Ω负载时，则只需1 V顺从电流。
AD5757电路对输出电压进行检测，并调节该电压，使其为
要求的顺从电压与较小裕量电压之和。AD5757最高可以驱
动24 mA电流通过1 kΩ负载。
DC-DC转换器
AD5757内置4个独立的DC-DC转换器，用于动态控制各个
通道的VBOOST电源电压提供(见图49)。图56所示为该DC-DC
电路需要的分立式元件，以下各节将介绍该电路的元件选
择方法和工作原理。
AVCC
CIN
≥10µF
LDCDC
DDCDC
10µH
CDCDC
4.7µF
RFILTER
10Ω
SWx
图56. DC-DC电路
Rev. D | Page 36 of 44
VBOOST_X
CFILTER
0.1µF
09225-077
图31. 压摆率更新时钟选项
SR_CLOCK
0000
0001
0010
0011
0100
0101
0110
0111
1000
1001
1010
1011
1100
1101
1110
1111
输出变化
AD5757
29.6
表33. 推荐使用的DC-DC器件
值
10 µH
4.7 µF
0.38 VF
制造厂商
Coilcraft®
Murata
NXP
0mA TO 24mA RANGE, 24mA OUTPUT
OUTPUT UNLOADED
29.4
建议在CDCDC之后放置一个10 Ω、100 nF低通RC滤波器。虽
然该器件会消耗少量电能，但会减少VBOOST_x电源上的纹波。
DC-DC转换器工作原理
片上DC-DC转换器采用一种恒频、峰值电流模式控制方
案，以将4.5 V至5.5 V的AVCC输入升压，从而驱动AD5757输
出通道。这些器件设计用于工作在断续导通模式(DCM)，
占空比小于90%(典型值)。断续导通模式是一种工作模
式，其中电感电流在较大比例的开关周期内为零。DC-DC
转换器属于异步器件，要求采用外部肖特基二极管。
DC-DC转换器输出电压
使能通道电流输出时，转换器将VBOOST_x电源调节至7.4 V(±5%)
或(IOUT × RLOAD + 裕量)，取较大值(电源电压裕量与输出电
流间的关系曲线图参见图31)。若输出被禁用，转换器将把
VBOOST_x电源调节至7.4 V(±5%)。
29.3
29.2
29.1
DC-DCMaxV = 29.5V
DC-DCx BIT = 1
29.0
fSW = 410kHz
28.9
TA = 25°C
28.8
28.7
DC-DCx BIT = 0
28.6
0
0.5
1.0
1.5
2.0
2.5
TIME (ms)
3.0
3.5
4.0
09225-183
器件
XAL4040-103
GRM32ER71H475KA88L
PMEG3010BEA
VBOOST VOLTAGE (V)
符号
LDCDC
CDCDC
DDCDC
VMAX
DC_DC BIT
29.5
图57. 达到VMAX 的工作原理
从图57可以看出，当AD5757上升到VMAX值时，状态寄存器中
的DC-DCx位置位，但当电压下降到VMAX − 0.4 V时，DC-DCx
位解除置位。
DC-DC转换器片上开关
AD5757内置一个0.425 Ω开关，开关电流以脉冲为基础进行
监控，峰值电流限值为0.8 A。
DC-DC转换器建立时间
DC-DC转换器开关频率和相位
步长大于~1 V(IOUT × RLOAD)的建立时间将以DC-DC转换器
的建立时间为主。当IOUT_x引脚需要的电压与顺从电压之和
低于7.4 V(±5%)时除外。输出建立时间的典型曲线图如图26
所示，其中负载为1 kΩ。负载越小，建立时间越快。当电流
步长小于24 mA时，建立时间也会更快。
AD5757 DC-DC转换器开关频率可以通过DC-DC控制寄存器
选择。通道的相位也可进行调整，以使DC-DC转换器支持
不同的时钟边沿(见表24)。在典型应用中，建议采用410 kHz
频率。轻载时(低输出电流和小负载电阻)，DC-DC转换器
进入脉冲跳跃模式，以降低开关功耗。
DC-DC转换器VMAX功能
DC-DC转换器电感选择
最大VBOOST_x电压在DC-DC控制寄存器中设置(23 V、24.5 V、
27 V或29.5 V；参见表24)。达到该最大电压时，DC-DC转
换器被禁用，VBOOST_x电压则下降约0.4 V。当VBOOST_x 电压下
降达约0.4 V时，DC-DC转换器被重新启用，电压斜坡再次
升到VMAX(若仍有必要)。此操作的原理如图57所示。
对于典型的4 mA至20 mA应用，一个10 µH电感(如来自
Coilcraft的XAL4040-103)配合410 kHz的开关频率，即可利用
4.5 V至5.5 V的AVCC电源将最高24 mA的电流驱动至最高1 kΩ
的负载电阻。但十分重要的是，必须确保电感能够应付峰
值电流而不在最大环境温度下饱和。如果电感进入饱和模
式，会导致效率降低。饱和过程中，电感值也会下降，并
且可能使DC-DC转换器电路无法提供所需的输出功率。
DC-DC转换器外部肖特基二极管选择
AD5757要求采用外部肖特基二极管方可正常工作。要确保
肖特基二极管的额定值能处理运行过程中可能出现的最大
反向击穿电压，并且保证不超过整流器最高结温。二极管
平均电流约等于ILOAD电流。正向压降较大的二极管会导致
效率下降。
Rev. D | Page 37 of 44
AD5757
DC-DC转换器补偿电容
AICC电源要求—压摆率
AICC在压摆期间的电流要求大于静态工作模式，因为输出
功率会增大，以驱动DC-DC转换器的输出电容。该瞬态电
流可能非常大(参见图58)，但“降低AICC电流要求”部分描述
的方法可以降低AVCC电源的要求。如果无法提供足够的
AICC电流，AVCC电压会下降。受AVCC下降影响，压摆所需
AICC电流会进一步增加。这意味着AVCC端的电压会继续下
降(见等式3)，VBOOST_x电压以及输出电压可能永远无法达到
目标值。由于该AVCC电压为所有通道共用，所以这也可能
会影响其他通道。
DC-DC转换器输入和输出电容选择
AICC电源要求—静态
DC-DC转换器设计用于提供等于以下值的VBOOST_x电压
VBOOST = IOUT × RLOAD + Headroom
(2)
裕量与输出电压的关系参见图31。这意味着，对于固定负
载和输出电压，DC-DC转换器的输出电流可以通过以下公
式算出：
AI CC =
Power Out
Efficiency × AVCC
=
I OUT × VBOOST
η VBOOST × AVCC
(3)
30
0.7
25
0.6
0mA TO 24mA RANGE
1k LOAD
fSW = 410kHz
INDUCTOR = 10µH (XAL4040-103)
TA = 25°C
0.5
0.4
20
15
0.3
10
0.2
AICC
IOUT
VBOOST
0.1
0
0
0.5
5
1.0
1.5
TIME (ms)
2.0
2.5
0
IOUT_x CURRENT (mA)/VBOOST_x VOLTAGE (V)
输入电容提供DC-DC转换器要求的大部分动态电流，其
ESR应较低。对于AD5757，建议在典型应用中采用一个10 µF
的低ESR钽电容或陶瓷电容。选择陶瓷电容时必须小心，
因为这种电容可能对直流偏置电压和温度极其敏感。最好
选用X5R或X7R电介质，因为这种电容能在较宽的工作电
压和温度范围内保持稳定。选择钽电容时必须小心，确保
ESR值较低。
0.8
AICC CURRENT (A)
输出电容会影响DC-DC转换器的纹波电压，从而对通道输
出电流可能升高的最大压摆率形成间接限制。纹波电压由
电容以及电容的等效串联电阻(ESR)二者共同导致。对于
AD5757，建议在典型应用中采用一个4.7 µF陶瓷电容。较大
的电容或者并联电容能改善纹波性能，但其代价是压摆率
下降。较大的电容还会影响到压摆过程中的AVCC 电源电流
要求(参见“AICC电源要求—压摆率”部分)。在所有工作条件
下，DC-DC转换器输出端的电容均应大于3 µF。
09225-184
当DC-DC转换器工作在DCM模式时，未补偿的传递函数
实际上是单极点传递函数。传递函数的极点频率取决于
DC-DC转换器输出电容、输入和输出电压以及输出负载。
AD5757采用一个外部电容和一个150 kΩ内部电阻来补偿调
整器环路。或者，也可以将一个外部补偿电阻与该补偿电
容串联起来，其方法是将DC-DC控制寄存器中的DC-DC
补偿位置1。这种情况下，推荐使用一个50 kΩ左右的电阻。
有关这种方法的优势，请参见“AICC电源要求——压摆率”
部分。对于典型应用，建议使用一个10 nF DC-DC补偿电容。
图58. AICC 电流与时间的关系(24 mA步长，1 kΩ负载，内部补偿电阻)
降低AICC电流要求
主要有两种方法可用来降低AICC电流要求。一种方法是添
加一个外部补偿电阻，另一种方法是采用压摆率控制。两
种方法可以同时使用。
可以在COMPDCDC_x引脚处放置一个补偿电阻，与10 nF补偿
电容串联。推荐使用一个51 kΩ的外部补偿电阻。该补偿电阻
会增加电流输出的压摆时间，但可以降低AICC的瞬态电流
要求。图59所示为AICC电流曲线，其中步长为24 mA，负载为
1 kΩ，采用一个51 kΩ的补偿电阻。这种方法可以进一步降
低较小负载的电流要求，如图60所示。
其中：
IOUT为IOUT_x的输出电流(单位A)。
ηVBOOST为VBOOST_x效率(表示为小数，参见图33和图34)。
Rev. D | Page 38 of 44
AD5757
20
0.4
16
0.3
12
0.2
8
AICC
IOUT
VBOOST
0.1
0
0
0.5
1.0
4
1.5
TIME (ms)
2.0
2.5
0
0.5
16
0.3
12
0.2
8
0.1
4
0
0
1
32
24
0.5
20
0.4
16
0.3
12
0.2
8
0.1
4
0
0
0.5
1.0
1.5
TIME (ms)
2.0
5
6
0
0
2.5
这种配置中，SWx引脚悬空，GNDSWx引脚接地。VBOOST_x
引脚连接到最小7.5 V、最大33 V的电源。此电源的大小可根
据最大驱动负载要求确定。
IGATE功能的作用时将外部PMOS晶体管的栅极电压保持
在(VBOOST_x − 5 V)，这意味着大部分通道功耗发生在该外部
PMOS晶体管上。
所选的外部PMOS晶体管应能承受至少−V BOOST_x 的V DS 电
压，并能处理要求的功耗。此外部PMOS晶体管对电流输
出性能的影响一般极小。
利用压摆率控制可以大幅降低AVCC 电源电流要求，如图61
所示。采用压摆率控制时必须注意，输出的压摆速率可能
无法快过DC-DC转换器。电流较高、负载较大(如1 kΩ)时，
DC-DC转换器压摆率最慢。该压摆率还取决于DC-DC转换
器的配置。图59和图60显示了DC-DC转换器输出压摆率的
两个示例(VBOOST对应于DC-DC转换器的输出电压)。
SWA
4
AD5757也可以结合外部PMOS晶体管(每个通道一个)使
用，如图62所示。这种模式可用来限制AD5757的片内功
耗，但不会降低整个系统的功耗。使用动态电源控制功能
时，一般不需要IGATE功能；图62显示的是固定VBOOST_x电
源下的器件配置。
图60. AICC 电流与时间的关系
(24 mA步长、500 Ω负载，外部51 kΩ补偿电阻)
VBOOST_A
(LEFT FLOATING)
R2
R3
DAC A
IOUT_A
(VBOOST_A –5V)
IGATEA
CURRENT OUTPUT
R1
RLOAD
RSET_A
CHARTA
DAC CHANNE L A
09225-190
AVCC
5.0V
3
TIME (ms)
外部PMOS模式
09225-186
AICC CURRENT (A)
28
IOUT_x CURRENT (mA)/VBOOST_x VOLTAGE (V)
0mA TO 24mA RANGE
500Ω LOAD
fSW = 410kHz
INDUCTOR = 10µH (XAL4040-103)
TA = 25°C
0.6
2
图61. AICC 电流与时间的关系
(24 mA步长，1 kΩ负载，压摆率控制)
0.8
0.7
20
0.4
图59. AICC 电流与时间的关系
(24 mA步长、1 kΩ负载，外部51 kΩ补偿电阻)
AICC
IOUT
VBOOST
24
AICC
IOUT
VBOOST
09225-187
0.5
0.6
28
IOUT_x CURRENT (mA)/VBOOST_x VOLTAGE (V)
24
32
0mA TO 24mA RANGE
1kΩ LOAD
fSW = 410kHz
INDUCTOR = 10µH (XAL4040-103)
TA = 25°C
0.7
AICC CURRENT (A)
AICC CURRENT (A)
0.6
28
IOUT_x CURRENT (mA)/VBOOST_x VOLTAGE (V)
0.7
0.8
32
0mA TO 24mA RANGE
1kΩ LOAD
fSW = 410kHz
INDUCTOR = 10µH (XAL4040-103)
TA = 25°C
09225-185
0.8
SWGNDA
图62. 使用IGATE的特定通道配置
Rev. D | Page 39 of 44
AD5757
应用信息
采用内部RSET的电流输出模式
在电流输出模式下使用内部RSET电阻时，使用内部RSET的其
他通道的使能数量以及这些通道产生的直流串扰都会显著
影响输出。表1给出的内部RSET规格是针对所有通道均使
能、选择内部RSET且输出相同代码的情况。
对于通过内部RSET使能的每个通道，失调误差均会降低。
例如，对于使用内部RSET使能的一个电流输出，失调误差
为0.075% FSR。当有更多电流通道使能时，失调误差成比例
降低：两个通道使能时，每个通道的失调误差为0.056% FSR；
三个通道时为0.029%；四个通道时为0.01%。
针对高精度应用选择基准电压时，需要考虑4种可能的误
差源：输出电压的初始精度、温度系数、长期漂移和输出
电压噪声。
外部基准电压源的输出电压初始精度误差会导致DAC的满
量程误差。因此，最好选用具有低初始精度误差特性的基
准电压源来尽量降低这些误差。具有输出调整功能的基准
电压源，如ADR425等，允许系统设计人员将基准电压设
置为标称值以外的电压，以便校正系统误差。这种调整可
以在任何温度下使用来消除误差。
长期漂移衡量基准输出电压随时间的漂移量。具有低长期
漂移特性的基准电压源可确保整体解决方案终身保持相对
稳定。
同样地，使用内部RSET时的直流串扰与使用内部RSET使能的电
流输出通道的数量成正比。例如，测量通道为0x8000，一个
通道从零电平变为满量程，直流串扰为−0.011% FSR；两个
通道从零电平变为满量程时，直流串扰为−0.019% FSR；其他
3个通道均从零电平变为满量程时，直流串扰为−0.025% FSR。
基准输出电压的温度系数影响INL、DNL和TUE。应选择
温度系数较低的基准电压源，以降低DAC输出电压对环境
温度的依赖性。
对于表1中的满量程误差测量，所有通道均为0xFFFF。这
意味着，当任何通道变为零电平时，满量程误差会因为直
流串扰而提高。例如，测量通道为0xFFFF，三个通道为零
电平，满量程误差为0.025%。同样，如果仅一个通道在电
流输出模式下通过内部RSET使能，满量程误差为0.025% FSR
+ 0.075% FSR = 0.1% FSR。
在噪声预算相对较低的高精度应用中，必须考虑基准电压
e
源的输出电压噪声。考虑到系统的分辨率，选择具有尽可
能低的输出噪声的基准电压很重要。ADR435(XFET设计)
之类精密基准电压源在0.1 Hz至10 Hz范围提供低输出噪声。
然而，随着电路带宽增加，可能需要对基准电压源的输出
进行滤波来尽量降低输出噪声。
精密基准电压源的选择
要使AD5757在其整个工作温度范围内达到最佳性能，必须
使用精密基准电压源。选择精密基准电压源时需要全面考
虑。基准输入端的电压用于为DAC内核提供经缓冲的基准
电压。因此，任何基准电压误差都会反应到器件的输出端。
驱动感性负载
驱动感性负载或非明确定义的负载时，可能需要在IOUT_X和
AGND之 间 连 接 一 个 电 容 ， 以 确 保 稳 定 性 。 在 I OUT_x 与
AGND之间连接一个0.01 µF电容可以确保50 mH负载的稳定
性。负载的容性成分可能导致建立时间变慢，但AD5757的
建立时间可以掩盖这一点。AD5757的电流输出不存在最大
电容限制。
表34：推荐使用的精密基准电压源
产品型号
ADR445
ADR02
ADR435
ADR395
AD586
初始精度
(mV，最大值)
±2
±3
±2
±5
±2.5
长期漂移
(ppm，典型值)
50
50
40
50
15
温度漂移(ppm/°C，最大值)
3
3
3
9
10
Rev. D | Page 40 of 44
0.1 Hz至10 Hz噪声
(µV p-p，典型值)
2.25
10
8
8
4
AD5757
瞬变电压保护
AD5757
SYNC
SPORT_TSCK
SCLK
SPORT_DTO
ADSP-BF527
GPIO0
SDIN
LDAC
图64. AD5757与ADSP-BF527的SPORT接口
RFILTER
10Ω
CDCDC
4.7µF
布局布线指南
CFILTER
0.1µF
接地
VBOOST_x
AD5757
IOUT_x
AGND
D1
RP
D2
RLOAD
09225-013
(FROM
DC-TO-DC
CONVERTER)
SPORT_TFS
09225-080
AD5757内置ESD保护二极管，可防止器件在一般工作条件
下受损。但是，工业控制环境会使I/O电路遭受高得多的
瞬变。为了防止AD5757受到过高的电压瞬变，需要使用外
部功率二极管和一个浪涌电流限流电阻，如图63所示。RP
典型值为10 Ω。两个保护二极管和电阻(RP)必须具有适当的
额定功率。
图63. 输出瞬变电压保护
通过瞬态电压抑制器(TVS)(也称为瞬态吸收器)可实现进一
步的保护。这些元件包括单向抑制器(防范正高电压瞬态)
和双向抑制器(防范正负高电压瞬态)，可提供各种各样的
隔离和击穿电压额定值。TVS应尽量采用最低击穿电压定
标，同时在电流输出的功能范围内不导通。
建议保护所有现场连接节点。
微处理器接口
AD5757通过一条串行总线实现与微处理器的接口，这条总
线使用与微控制器和DSP处理器兼容的协议。通信信道是
一个三线式最小接口，由一个时钟信号、一个数据信号和
一个锁存信号组成。AD5757需要24位数据字，在SCLK的
下降沿时数据有效。
DAC输出更新在LDAC的上升沿初始化，或者当LDAC保持
低电平时，则在SYNC的上升沿初始化。寄存器的内容可
采用回读功能进行读取。
AD5757与ADSP-BF527的接口
AD5757可以直接连接到ADI公司Blackfin® DSP ADSP-BF527
的SPORT接口。图64显示如何利用该SPORT端口来控制
AD5757。
在任何注重精度的电路中，精心考虑电源和接地回路布局
都有助于确保达到规定的性能。AD5757所在的印刷电路板
在设计时应将模拟部分与数字部分分离，并限制在电路板
的特定区域内。如果AD5757所在系统中有多个器件要求
AGND至DGND连接，则只能在一个点上进行连接。星形
接地点应尽可能靠近器件。
AVCC电源的GNDSWx和接地连接被称为PGND。PGND应
局限在电路板的特定区域之内，并且PGND与AGND只能
在一个点进行连接。
电源去耦
AD5757应当具有足够大的10µF电源旁路电容，与每个电源
上的0.1 µF电容并联，并且尽可能靠近封装，最好是正对着
该器件。10 µF电容应为钽珠型电容。0.1 µF电容应具有低有
效串联电阻(ESR)和低有效串联电感(ESI)，如高频时提供
低阻抗接地路径的普通陶瓷型电容，以便处理内部逻辑开
关所引起的瞬态电流。
走线
AD5757的电源线路应采用尽可能宽的走线，以提供低阻抗
路径，并减小电源线路上的毛刺效应。时钟等快速开关信
号应利用数字地屏蔽起来，以免向电路板上的其它器件辐
射噪声，并且绝不应靠近基准输入。SDIN线路与SCLK线
路之间布设接地线路有助于降低二者之间的串扰(多层电路
板上不需要，因为它有独立的接地层，但将线路分开是有
利的)。REFIN线路上的噪声必须降至最低，因为这种噪声
会被耦合至DAC输出。
避免数字信号与模拟信号交叠。电路板相对两侧上的走线
应当彼此垂直，这样有助于减小电路板上的馈通效应。微
带线技术是目前为止最好的方法，但这种技术对于双面电
路板未必始终可行。采用这种技术时，电路板的元件侧专
用于接地层，信号走线则布设在焊接侧。
Rev. D | Page 41 of 44
AD5757
DC-DC转换器
电流隔离接口
为了实现较高的效率、良好的调节性能和出色的稳定性，
印刷电路板布局布线必须设计合理。
在许多过程控制应用中，需要在控制器与受控单元之间提
供一个隔离栅，以保护和隔离控制电路遭受可能发生的任
何危险的共模电压。ADI公司iCoupler®产品可提供超过
2.5 kV的电压隔离。AD5757采用串行加载结构，使接口线路
数量保持最少，因此成为隔离接口的理想选择。图65所示
为AD5757使用ADuM1400的4通道隔离接口。欲了解更多
信息，请访问www.analog.com。
• 使低ESR输入电容CIN靠近AVCC和PGND。
• 使从CIN通过电感LDCDC到SWX和PGND的高电流路径尽量
短。
• 使从CIN到LDCDC、整流器DDCDC和输出电容CDCDC的高电流
路径尽量短。
• 使高电流走线尽量短、尽量宽。从CIN通过电感LDCDC到
SWX和PGND的路径应能处理最低1 A的电流。
• 使补偿器件尽量靠近COMPDCDC_x。
• 避免高阻抗走线靠近连接到SWx的任何节点，避免靠近
电感，以防止辐射噪声注入。
MICROCONTROLLER
ADuM1400*
SERIAL CLOCK
OUT
VIA
SERIAL DATA
OUT
VIB
SYNC OUT
CONTROL OUT
VIC
VID
ENCODE
ENCODE
DECODE
ENCODE
DECODE
ENCODE
DECODE
*ADDITIONAL PINS OMITTED FOR CLARITY.
图65. 隔离接口
Rev. D | Page 42 of 44
DECODE
VOA
VOB
VOC
VOD
TO SCLK
TO SDIN
TO SYNC
TO LDAC
09225-081
在设计印刷电路板时请遵循以下原则(参见图56)：
AD5757
为了实现瞬变过压保护，IOUT/VOUT连接上配置24 V瞬变电压
抑制器(TVS)。为提供进一步保护，I OUT_x /V OUT_x 引脚与
AVDD和GND电源引脚之间连接有钳位二极管。另外还使用
一个5 kΩ限流电阻，它与+VSENSE_X输入端串联，用以将
瞬变事件期间的电流限制在合理范围内。AD5700 HART调
制解调器建议采用包含150 kΩ电阻的外部带通滤波器，这样
可以将电流限制在足够低水平，以满足本质安全要求。这
种情况下，输入端具有更高的瞬态电压保护功能，因此即
使是在要求最苛刻的工业环境中，也无需额外的保护电路。
支持工业HART的模拟输出应用
许多工业控制应用要求对电流输出信号进行精确控制，
AD5757非常适合此类应用。图67显示AD5757用于工业控
制应用专用HART输出模块的电路设计。
该设计提供一路支持HART的电流输出，HART功能由低
功耗，小尺寸的HART兼容IC调制解调器AD5700/AD5700-1
实现。AD5700-1内置一个0.5%精度的振荡器，可以进一步
节省空间。从AD5700输出的HART_OUT信号经过衰减
后，交流耦合至AD5757的CHARTx引脚。这种配置使得
AD5700 HART调制解调器输出能够调制4 mA至20 mA模拟
电流，而不会影响该电流的直流电平。此电路符合HART通
信基金会定义的HART物理层规范。
10µF
0.1µF
2.7V TO 5.5V
10µF
0.1µF
DVDD
10kΩ
15V
5V
AVDD
AVCC
SW(X4) VBOOST(X4)
IOUT B,C,D
RESET
ALERT
CHART B,C,D
FAULT
CLEAR
SYNC
MCU
AD5757
SCLK
D2
IOUTA
SDIN
SDO
UART
INTERFACE
D1
LDAC
RP
D3
4.20mA
CURRENTLOOP
RL
DGND
REFOUT
REFIN
CHART A
GND
0.1µF
0.1µF
TXD
VCC
22nF
C1
47nF
C2
HART_OUT
RXD
RTS
CD
AD5700/AD5700-1
REF
1µF
1.2MQ
150kΩ
ADC_IP
1.2MQ 300pF
150pF
图66. AD5757的HART配置
Rev. D | Page 43 of 44
09225-065
GND
AD5757
外形尺寸
9.10
9.00 SQ
8.90
0.60 MAX
0.60
MAX
48
64
49
PIN 1
INDICATOR
1
PIN 1
INDICATOR
8.85
8.75 SQ
8.65
0.50
BSC
0.50
0.40
0.30
33
32
0.25 MIN
0.20 REF
FOR PROPER CONNECTION OF
THE EXPOSED PAD, REFER TO
THE PIN CONFIGURATION AND
FUNCTION DESCRIPTIONS
SECTION OF THIS DATA SHEET.
COMPLIANT TO JEDEC STANDARDS MO-220-VMMD-4
06-13-2012-C
0.05 MAX
0.02 NOM
0.30
0.23
0.18
16
7.50 REF
0.80 MAX
0.65 TYP
12° MAX
SEATING
PLANE
17
BOTTOM VIEW
TOP VIEW
1.00
0.85
0.80
7.25
7.10 SQ
6.95
EXPOSED
PAD
图67. 64引脚引脚架构芯片级封装[LFCSP_VQ]
9 mm × 9 mm，超薄体
(CP-64-3)
图示尺寸单位：mm
订购指南
型号1
AD5757ACPZ
AD5757ACPZ-REEL7
EVAL-AD5757SDZ
1
分辨率(位)
16
16
温度范围
−40°C至+105°C
−40°C至+105°C
封装描述
64引脚引脚架构芯片级封装[LFCSP_VQ]
64引脚引脚架构芯片级封装[LFCSP_VQ]
评估板
Z = 符合RoHS标准的器件。
©2011–2012 Analog Devices, Inc. All rights reserved. Trademarks and
registered trademarks are the property of their respective owners.
D09225sc -0-11/12(D)
Rev. D | Page 44 of 44
封装选项
CP-64-3
CP-64-3
