AD5760ACPZ

超稳定、16位、±0.5 LSB INL、 电压输出DAC AD5760 产品特性 功能框图 真16位电压输出DAC，±0.5 LSB INL 输出噪声频谱密度：8 nV/√Hz 线性误差长期稳定性：0.00625 LSB 增益误差温度系数：±0.018 ppm/°C 输出电压建立时间：2.5 µs 中间电平毛刺脉冲：3.5 nV-s 集成式精密基准电压缓冲器 工作温度范围：-40℃至+125℃ 封装：4 mm x 5 mm LFCSP 宽电源电压范围：最高达±16.5 V 35 MHz施密特触发数字接口 1.8 V兼容数字接口 VCC VDD VREFP 6.8kΩ 6.8kΩ A1 IOVCC SYNC SDO CLR RFB INV INPUT SHIFT REGISTER AND CONTROL LOGIC 16 DAC REG 16 16-BIT DAC VOUT 6kΩ LDAC RESET RFB POWER-ON RESET AND CLEAR LOGIC DGND VSS AGND 应用 AD5760 VREFN 09650-001 SDIN SCLK R1 图1 医疗仪器 测试与测量 工业控制 科学和航空航天仪器 数据采集系统 数字增益和失调电压调整 电源控制 表1. 相关器件 概述 AD57601是一款真正的16位、无缓冲电压输出DAC，采用 最高33 V的双极性电源供电。接收正基准电压输入范围为5 V 至V DD − 2.5 V，负基准电压输入范围为V SS + 2.5 V至0 V。 产品型号 AD5790 AD5791 AD5780 AD5781 AD5541A/AD5542A 描述 20位、2 LSB精密DAC 20位、1 LSB精密DAC 18位、1 LSB精密DAC 18位、0.5 LSB INL 16位、1 LSB精密5 V DAC 产品特色 AD5760提供相对精度最大值为±0.5 LSB，由差分非线性(DNL) 1. 真16位精度。 最大值为±0.5 LSB来保证工作单调性。 2. 宽电源电压范围：最高达±16.5 V 这款器件采用多功能三线式串行接口，能够以最高35 MHz 的时钟速率工作，并与标准SPI、QSPI™、MICROWIRE™、 DSP接口兼容。它内置上电复位电路，确保DAC上电后输 出至0 V并保持已知输出阻抗状态，直到对该器件执行一次 有效的写操作为止。输出箝位特性可将输出置于已定义的 负载状态。 3. 工作温度范围：-40℃至+125℃ 4. 低噪声：8 nV/√Hz 5. 低增益误差温度系数：±0.018 ppm/°C 配套产品 输出放大器缓冲器：AD8675、ADA4898-1、ADA4004-1 外部基准源： ADR445 DC-DC设计工具： ADIsimPower ™ 欲了解更多配套产品，请访问AD5780产品页面 1 受美国专利第7,884,747和8,089,380号保护。 Rev. C Document Feedback Information furnished by Analog Devices is believed to be accurate and reliable. However, no responsibility is assumed by Analog Devices for its use, nor for any infringements of patents or other rights of third parties that may result from its use. Specifications subject to change without notice. No license is granted by implication or otherwise under any patent or patent rights of Analog Devices. Trademarks and registered trademarks are the property of their respective owners. One Technology Way, P.O. Box 9106, Norwood, MA 02062-9106, U.S.A. Tel: 781.329.4700 ©2011-2012 Analog Devices, Inc. All rights reserved. Technical Support www.analog.com ADI中文版数据手册是英文版数据手册的译文，敬请谅解翻译中可能存在的语言组织或翻译错误，ADI不对翻译中存在的差异或由此产生的错误负责。如需确认任何词语的准确性，请参考ADI提供 的最新英文版数据手册。 AD5760 目录 特性.................................................................................................... 1 DAC架构.................................................................................... 20 应用.................................................................................................... 1 串行接口.................................................................................... 20 功能框图 ........................................................................................... 1 硬件控制引脚 ........................................................................... 21 概述.................................................................................................... 1 片上寄存器 ............................................................................... 22 产品特色 ........................................................................................... 1 AD5760特性 ................................................................................... 25 配套产品 ........................................................................................... 1 上电至0 V ................................................................................. 25 修订历史 ........................................................................................... 2 配置AD5760.............................................................................. 25 技术规格 ........................................................................................... 3 DAC输出状态........................................................................... 25 时序特性...................................................................................... 5 输出放大器配置....................................................................... 25 绝对最大额定值.............................................................................. 8 应用信息 ......................................................................................... 27 ESD警告....................................................................................... 8 典型工作电路 ........................................................................... 27 引脚配置和功能描述 ..................................................................... 9 评估板 ........................................................................................ 28 典型性能参数 ................................................................................ 11 外形尺寸 ......................................................................................... 29 术语.................................................................................................. 19 订购指南.................................................................................... 29 工作原理 ......................................................................................... 20 修订历史 2012年9月—修订版B至修订版C 更改专利尾注 .................................................................................. 1 更改图46 ......................................................................................... 17 更改“术语”部分............................................................................. 19 更改图53 ......................................................................................... 25 更改图55 ......................................................................................... 27 更新外形尺寸并更改订购指南 ................................................. 29 2012年2月—修订版A至修订版B 删除线性度补偿部分 ..................................................................... 3 2011年12月—修订版0至修订版A 更改表2 ............................................................................................. 3 更改图48 ......................................................................................... 18 更改DAC寄存器部分................................................................... 22 更改表10和11................................................................................. 23 2011年11月—修订版0：初始版 Rev. C | Page 2 of 32 AD5760 技术规格 除非另有说明，VDD = +12.5 V至+16.5 V，VSS = −16.5 V至−12.5 V，VREFP = +10 V，VREFN = −10 V，VCC = 2.7 V至5.5 V， IOVCC = 1.71 V至5.5 V，RL = 空载，CL = 空载，所有规格均相对于TMIN至TMAX而言。 表2. 参数 静态性能2 分辨率 积分非线性误差(相对精度) 差分非线性误差 长期线性误差稳定性3 满量程误差 满量程误差温度系数 零刻度误差 零电平误差温度系数 增益误差 增益误差温度系数 R1、RFB匹配 输出特性 输出电压范围 输出电压建立时间 输出噪声频谱密度 输出电压噪声 中间电平毛刺脉冲4 MSB段毛刺脉冲4 输出使能毛刺脉冲 数字馈通 直流输出阻抗(正常模式) 直流输出阻抗(输出箝位至接地) 最小值 A、B级1 典型值 16 −0.5 −2 −0.5 −1 −0.75 −1.4 −2.5 −1.2 −2.5 −5.2 −19 −35 −68 最大值 +0.5 +2 +0.5 +1 0.00625 ±0.2 ±0.17 ±0.1 ±0.026 ±0.0812 ±0.044 ±0.056 ±0.025 ±2.3 ±1.9 ±0.9 ±0.018 0.015 VREFN +0.75 +1.4 +2.5 +1.2 +2.5 +5.2 +19 +35 +68 VREFP 单位 测试条件/注释 位 LSB LSB LSB LSB LSB LSB LSB LSB ppm/°C LSB LSB LSB ppm/°C ppm FSR ppm FSR ppm FSR ppm/°C % B级，VREFx = ±10 V、+10 V和+5 V A级，VREFx = ±10 V、+10 V和+5 V B级，VREFx = ±10 V、+10 V和+5 V A级，VREFx = ±10 V、+10 V和+5 V 750小时后，TA = 135°C VREFP = +10 V, VREFN = −10 V VREFP = 10 V, VREFN = 0 V VREFP = 5 V, VREFN = 0 V VREFP = +10 V, VREFN = −10 V VREFP = +10 V, VREFN = −10 V VREFP = 10 V, VREFN = 0 V VREFP = 5 V, VREFN = 0 V VREFP = +10 V, VREFN = −10 V VREFP = +10 V, VREFN = −10 V VREFP = 10 V, VREFN = 0 V VREFP = 5 V, VREFN = 0 V VREFP = +10 V, VREFN = −10 V 2.5 V µs 3.5 8 8 1.1 14 3.5 4 14 3.5 4 57 0.27 3.4 6 µs nV/√Hz nV/√Hz µV p-p nV-sec nV-sec nV-sec nV-sec nV-sec nV-sec nV-sec nV-sec kΩ kΩ Rev. C | Page 3 of 32 10 V阶跃至0.02%，使用ADA4898-1 缓冲器，单位增益模式 125代码阶跃至±1 LSB4 1 kHz，DAC代码 = 中间电平 10 kHz，DAC代码 = 中间电平 DAC编码＝中量程，0.1 Hz至10 Hz带宽 VREFP = +10 V, VREFN = −10 V VREFP = 10 V, VREFN = 0 V VREFP = 5 V, VREFN = 0 V VREFP = +10 V，VREFN = -10 V，参见图43 VREFP = 10 V，VREFN = 0 V，参见图44 VREFP = 5 V，VREFN = 0 V，参见图45 消除输出接地箝位时 AD5760 参数 参考输入 VREFP输入范围 VREFP输入范围 输入偏置电流 输入电容 逻辑输入 输入电流5 输入低电压VIL 输入高电压VIH 引脚电容 逻辑输出(SDO) 输出低电压VOL 输出高电压VOH 高阻抗漏电流 高阻抗输出 电容 电源要求 VDD VSS VCC IOVCC IDD ISS ICC IOICC 直流电源抑制比 交流电源抑制比 最小值 5 VSS + 2.5 −20 −4 A、B级1 典型值 −0.63 −0.63 1 −1 最大值 单位 VDD − 2.5 0 +20 +4 V V nA pF +1 0.3 × IOVCC µA V V pF 0.4 V V µA pF 0.7 × IOVCC 5 IOVCC − 0.5 ±1 3 7.5 VDD − 33 2.7 1.71 10.3 −10 600 52 ±7.5 ±1.5 90 90 VSS + 33 −2.5 5.5 5.5 14 −14 900 140 V V V V mA mA µA µA µV/V µV/V dB dB 测试条件/注释 TA= 0°C至105°C VREFP, VREFN IOVCC = 1.71 V至5.5 V IOVCC = 1.71 V至5.5 V IOVCC = 1.71 V至5.5 V，吸入1 mA IOVCC = 1.71 V至5.5 V，流出1 mA 所有数字输入接DGND或IOVCC IOVCC ≤ VCC SDO禁用 ∆VDD ± 10%, VSS = −15 V ∆VSS ± 10%, VDD = 15 V ∆VDD ± 200 mV, 50 Hz/60 Hz, VSS = −15 V ∆VSS ± 200 mV, 50 Hz/60 Hz, VDD = 15 V 温度范围：−40°C至+125°C，典型条件：TA = 25°C，VDD = +15 V，VSS = −15 V，VREFP = +10 V，VREFN = −10 V。 通过AD8675ARZ输出缓冲器描述性能。 3 线性误差指INL和DNL两种误差；任一参数经过一定时间后均可能发生规定量的漂移。 4 AD5760配置为单位增益模式，输出端为低通RC滤波器。R = 300 Ω，C = 143 pF(包括输出缓冲器外侧总电容，引脚电容等)。 5 单一逻辑引脚中流过的电流。 1 2 Rev. C | Page 4 of 32 AD5760 时序特性 除非另有说明，VCC = 2.7 V至5.5 V，所有规格均相对于TMIN至TMAX而言。 表3. 参数 t1 2 t2 t3 t4 t5 t6 t7 t8 t9 t10 t11 t12 t13 t14 t15 t16 t17 t18 t19 t20 t21 t22 1 2 限值1 IOVCC = 1.71 V至3.3 V IOVCC = 3.3 V至5.5 V 40 28 92 60 15 10 9 5 5 5 2 2 48 40 8 6 9 7 12 7 13 10 20 16 14 11 130 130 130 130 50 50 140 140 0 0 65 60 62 45 0 0 35 35 150 150 单位 ns(最小值) ns(最小值) ns(最小值) ns(最小值) ns(最小值) ns(最小值) ns(最小值) ns(最小值) ns(最小值) ns(最小值) ns(最小值) ns(最小值) ns(最小值) ns(典型值) ns(典型值) ns(最小值) ns(典型值) ns(最小值) ns(最大值) ns(最大值) ns(最小值) ns(典型值) ns(典型值) 测试条件/注释 SCLK周期时间 SCLK周期时间(回读和菊花链模式) SCLK高电平时间 SCLK低电平时间 SYNC 到SCLK下降沿建立时间 SCLK下降沿到SYNC上升沿保持时间 最小SYNC高电平时间 SYNC 上升沿到下一SCLK下降沿忽略 数据建立时间 数据保持时间 LDAC 下降沿到SYNC下降沿 SYNC 上升沿到LDAC下降沿 LDAC 低电平脉冲宽度 LDAC 下降沿到输出响应时间 SYNC 上升沿到输出响应时间(LDAC接低电平) CLR 低电平脉冲宽度 CLR 脉冲启动时间 SYNC 下降沿到第一SCLK上升沿 SYNC 上升沿到SDO三态(CL = 50 pF) SCLK上升沿到SDO有效(CL = 50 pF) SYNC 上升沿到SCLK上升沿忽略 RESET 低电平脉冲宽度 RESET 脉冲启动时间 所有输入信号均指定tR = tF = 1 ns/V(10%至90%的IOVCC)条件并从(VIL + VIH)/2电平起开始计时。 写入模式下最大SCLK频率为35 MHz，回读和菊花链模式下则为16 MHz。 Rev. C | Page 5 of 32 AD5760 t7 t1 SCLK 1 2 24 t2 t3 t6 t5 t4 SYNC t9 t8 SDIN DB23 DB0 t10 t12 t11 LDAC t13 VOUT t14 VOUT t15 CLR t16 VOUT t21 RESET 09650-002 t22 VOUT 图2. 写入模式时序图 t1 t17 SCLK 1 2 24 t3 t6 t20 t7 1 2 24 t2 t5 t4 t5 t17 SYNC SDIN t9 DB23 DB0 INPUT WORD SPECIFIES REGISTER TO BE READ NOP CONDITION t18 t19 DB23 SDO REGISTER CONTENTS CLOCKED OUT 图3. 回读模式时序图 Rev. C | Page 6 of 32 DB0 09650-003 t8 AD5760 SCLK t20 t1 t17 1 2 24 t3 t6 26 25 48 t2 t5 t4 SYNC SDIN t9 DB23 DB0 DB23 DB0 INPUT WORD FOR DAC N – 1 INPUT WORD FOR DAC N t19 SDO DB23 DB0 DB23 DB0 INPUT WORD FOR DAC N UNDEFINED 图4. 菊花链模式时序图 Rev. C | Page 7 of 32 t18 09650-004 t8 AD5760 绝对最大额定值 除非另有说明，TA = 25°C。100 mA以下的瞬态电流不会造 注意，超出上述绝对最大额定值可能会导致器件永久性损 成SCR闩锁。 坏。这只是额定最值，并不能以这些条件或者在任何其它 表4. 参数 VDD至AGND VSS至AGND VDD至VSS VCC至DGND IOVCC至DGND 数字输入至DGND VOUT至AGND VREFP至AGND VREFN至AGND DGND至AGND 工作温度范围，TA 工业 存储温度范围 最大结温(TJ最大值) 功耗 LFCSP封装 θJA热阻 引脚温度 焊接 ESD(人体模型) 超出本技术规范操作章节中所示规格的条件下，推断器件 额定值 −0.3 V至+34 V −34 V至+0.3 V −0.3 V至+34 V −0.3 V至+7 V −0.3 V至VCC + 3 V或+7 V (取较小者) −0.3 V至IOVCC + 0.3 V或 +7 V(取较小者) −0.3 V至VDD + 0.3 V −0.3 V至VDD + 0.3 V VSS − 0.3 V至+0.3 V −0.3 V至+0.3 V 能否正常工作。长期在绝对最大额定值条件下工作会影响 器件的可靠性。 本器件为高性能集成电路，ESD额定值为1.6 kV，对ESD(静 电放电)敏感。搬运和装配时必须采取适当的防范措施。 ESD警告 −40℃至+125℃ −65℃至+150℃ 150°C (T J max − T A)/θ JA 31.0℃/W JEDEC工业标准 J-STD-020 1.6 kV Rev. C | Page 8 of 32 ESD(静电放电)敏感器件。 带电器件和电路板可能会在没有察觉的情况下放电。 尽管本产品具有专利或专有保护电路，但在遇到高 能量ESD时，器件可能会损坏。因此，应当采取适当 的ESD防范措施，以避免器件性能下降或功能丧失。 AD5760 24 23 22 21 20 INV DNC DNC DNC RFB 引脚配置和功能描述 AD5760 TOP VIEW (Not to Scale) 19 18 17 16 15 14 13 AGND VSS VSS VREFN DGND SYNC SCLK NOTES 1. DNC = DO NOT CONNECT. DO NOT CONNECT TO THIS PIN. 2. NEGATIVE ANALOG SUPPLY CONNECTION (VSS). A VOLTAGE IN THE RANGE OF –16.5 V TO –2.5 V CAN BE CONNECTED. VSS SHOULD BE DECOUPLED TO AGND. THE PADDLE CAN BE LEFT ELECTRICALLY UNCONNECTED PROVIDED THAT A SUPPLY CONNECTION IS MADE AT THE VSS PINS. IT IS RECOMMENDED THAT THE PADDLE BE THERMALLY CONNECTED TO A COPPER PLANE FOR ENHANCED THERMAL PERFORMANCE. 09650-005 VCC 8 IOVCC 9 DNC 10 SDO 11 SDIN 12 VOUT 1 VREFP 2 VDD 3 RESET 4 VDD 5 CLR 6 LDAC 7 图5. 引脚配置 表5. 引脚功能描述 引脚编号 1 2 3, 5 4 6 名称 VOUT VREFP VDD RESET CLR 7 LDAC 8 9 10, 21, 22, 23 11 12 13 VCC IOVCC DNC SDO SDIN SCLK 14 SYNC 15 16 17, 18 19 DGND VREFN VSS AGND 描述 模拟输出电压。 正基准电压输入。可以将5 V至VDD − 2.5 V范围内的电压连接到此引脚。 正模拟电源连接。可以将7.5 V至16.5 V范围内的电压连接到此引脚。VDD必须去耦至AGND。 低电平有效复位。置位此引脚时，AD5760返回上电状态。 低电平输入有效。置位此引脚可将DAC寄存器设置为用户自定义值(见表12)并更新DAC输出。 输出值取决于所用的DAC寄存器编码格式：二进制或二进制补码。 低电平有效加载DAC逻辑输入。此引脚用于更新DAC寄存器和模拟输出。 当永久接为低电平时，输出在SYNC的上升沿更新。如果LDAC在写入周期保持高电平， 输入寄存器会更新，但输出直到LDAC的下降沿才会更新输出。LDAC引脚不得断开。 数字电源。电压范围为2.7 V至5.5 V。应将VCC去耦至DGND。 数字接口电源。数字阈值电平参考施加于此引脚的电压。电压范围为1.71 V至5.5 V。 不连接。请勿连接到这些引脚。 串行数据输出。 串行数据输入。该器件有一个24位输入移位寄存器。数据在串行时钟输入的下降沿读入寄存器。 串行时钟输入。数据在串行时钟输入的下降沿读入移位寄存器。 数据能够以最高35 MHz的速率传输。 电平触发的控制输入(低电平有效)。这是输入数据的帧同步信号。当SYNC为低电平时， 使能输入移位寄存器，然后数据在后续时钟的下降沿输入移位寄存器。 DAC在SYNC的上升沿更新。 数字电路的接地基准引脚。 负基准电压输入。 负模拟电源连接。可以将−16.5 V至−2.5 V范围内的电压连接到此引脚。必须将VSS去耦至AGND。 模拟电路的接地基准引脚。 Rev. C | Page 9 of 32 AD5760 引脚编号 20 24 EPAD 名称 RFB INV VSS 描述 外部放大器的反馈连接。详情见AD5760特性部分。 外部放大器的反相输入连接。详情见AD5760特性部分。 负模拟电源连接(VSS)。可以将−16.5 V至−2.5 V范围内的电压连接到此引脚。 必须将VSS去耦至AGND。假如在VSS引脚进行电源连接，焊盘可不进行电气连接。 建议将焊盘热连接到铜层，增强散热性能。 Rev. C | Page 10 of 32 AD5760 典型性能参数 0.10 0.10 VREFP = +5V VREFN = 0V VDD = +15V 0.05 VSS = –15V VREFP = +10V VREFN = –10V VDD = +15V VSS = –15V 0.08 0.06 0 0.02 INL (LSB) 0 –0.02 –0.05 –0.10 –0.04 –0.06 –0.15 –0.08 0 10000 20000 30000 40000 50000 60000 70000 DAC CODE 图6. 积分非线性误差与DAC代码的关系，±10 V范围 0.15 –0.20 09650-006 –0.10 AD8675 OUTPUT BUFFER TA = 25°C 0 10000 20000 30000 40000 50000 60000 70000 DAC CODE 图9. 积分非线性误差与DAC代码的关系，5 V范围，×2增益模式 0.10 VREFP = +10V VREFN = 0V VDD = +15V VSS = –15V 0.10 AD8675 OUTPUT BUFFER TA = 25°C 09650-009 INL (LSB) 0.04 VREFP = +10V VREFN = –10V VDD = +15V VSS = –15V 0.08 0.06 0.05 DNL (LSB) INL (LSB) 0.04 0 0.02 0 –0.02 –0.04 –0.05 –0.08 0 10000 20000 30000 40000 50000 60000 70000 DAC CODE –0.10 0.20 30000 40000 50000 60000 70000 DNL (LSB) 0.10 –0.05 –0.10 0.05 0 –0.05 AD8675 OUTPUT BUFFER TA = 25°C 0 10000 20000 30000 40000 50000 60000 70000 DAC CODE 图8. 积分非线性误差与DAC代码的关系，5 V范围 –0.10 AD8675 OUTPUT BUFFER TA = 25°C 0 10000 20000 30000 40000 50000 60000 70000 DAC CODE 图11. 差分非线性误差与DAC代码的关系，10 V范围 Rev. C | Page 11 of 32 09650-011 –0.15 09650-008 INL (LSB) 20000 VREFP = +10V VREFN = 0V VDD = +15V VSS = –15V 0.15 0 –0.20 10000 图10. 差分非线性误差与DAC代码的关系，±10 V范围 VREFP = +5V VREFN = 0V VDD = +15V VSS = –15V 0.05 0 DAC CODE 图7. 积分非线性误差与DAC代码的关系，10 V范围 0.10 AD8675 OUTPUT BUFFER TA = 25°C 09650-010 AD8675 OUTPUT BUFFER TA = 25°C 09650-007 –0.10 –0.06 AD5760 0.10 0.09 VREFP = +5V VREFN = 0V VDD = +15V VSS = –15V 0.08 0.06 VDD = +15V VSS = –15V AD8675 OUTPUT BUFFER 0.07 DNL ERROR (LSB) 0.02 0 –0.02 –0.04 0.05 ±10V SPAN MAX INL +10V SPAN MAX INL +5V SPAN MAX INL 0.03 40000 50000 60000 70000 DAC CODE –0.01 –40 09650-012 –0.08 AD8675 OUTPUT BUFFER TA = 25°C –0.10 0 10000 20000 30000 –20 图12. 差分非线性误差与DAC代码的关系，5 V范围 20 40 60 TEMPERATURE (°C) 80 100 图15. 差分非线性误差与温度的关系 0.08 AD8675 OUTPUT BUFFER 0.09 T = 25°C A INL MAX 0.06 0.07 0.04 INL ERROR (LSB) 0.05 DNL (LSB) 0 09650-014 0.01 –0.06 0.03 0.01 –0.01 10000 20000 30000 40000 50000 60000 TA = 25°C VREFP = +10V VREFN = –10V AD8675 OUTPUT BUFFER 0 –0.02 –0.04 INL MIN –0.08 70000 DAC CODE –0.1.0 12.5 09650-013 0 0.02 –0.06 VREFP = +5V VREFN = 0V VDD = +15V VSS = –15V –0.03 –0.05 ±10V SPAN MIN INL +10V SPAN MIN INL +5V SPAN MIN INL 13.0 13.5 14.0 14.5 15.0 VDD/|VSS| (V) 15.5 16.0 16.5 09650-016 DNL (LSB) 0.04 图16. 积分非线性误差与电源电压的关系，±10 V范围 图13. 差分非线性误差与DAC代码的关系， 5 V范围，×2增益模式 0.20 0.15 VDD = +15V VSS = –15V AD8675 OUTPUT BUFFER 0.15 0.10 INL MAX INL ERROR (LSB) 0.05 ±10V SPAN MIN INL +10V SPAN MIN INL +5V SPAN MIN INL –0.05 0 TA = 25°C VREFP = 5V VREFN = 0V AD8675 OUTPUT BUFFER –0.05 INL MIN –0.10 –0.10 –0.15 –40 0.05 –20 0 20 40 60 TEMPERATURE (°C) 80 100 –0.15 7.5 8.5 9.5 10.5 11.5 12.5 13.5 14.5 15.5 16.5 VDD/|VSS| (V) 图17. 积分非线性误差与电源电压的关系，5 V范围 图14. 积分非线性误差与温度的关系 Rev. C | Page 12 of 32 09650-017 0 ±10V SPAN MAX INL +10V SPAN MAX INL +5V SPAN MAX INL 09650-015 INL ERROR (LSB) 0.10 AD5760 0.8 0.09 DNL MAX 0.6 ZERO-SCALE ERROR (LSB) 0.07 TA = 25°C VREFP = +10V VREFN = –10V AD8675 OUTPUT BUFFER 0.05 0.04 0.03 0.02 0.01 13.0 13.5 14.0 14.5 15.0 VDD/|VSS| (V) 15.5 16.0 16.5 0 –0.4 7.5 09650-018 –0.01 12.5 0.2 –0.2 DNL MIN 0 0.4 图18. 差分非线性误差与电源电压的关系，±10 V范围 10.5 11.5 12.5 13.5 VDD/|VSS| (V) 14.5 15.5 16.5 –0.02 0.08 –0.03 DNL MAX –0.04 0.06 0.05 TA = 25°C VREFP = 5V VREFN = 0V AD8675 OUTPUT BUFFER 0.04 0.03 0.02 8.5 9.5 10.5 11.5 12.5 13.5 14.5 15.5 16.5 VDD/|VSS| (V) 09650-019 DNL MIN 0 –0.06 –0.07 –0.08 –0.09 –0.10 T = 25°C A VREFP = +10V –0.11 V REFN = –10V AD8675 OUTPUT BUFFER –0.12 12.5 13.0 13.5 14.0 14.5 15.0 VDD/|VSS| (V) 0.01 –0.01 7.5 –0.05 图19. 差分非线性误差与电源电压的关系，5 V范围 0.4 MIDSCALE ERROR (LSB) 0.3 0.05 0 0.2 0.1 0 –0.1 –0.2 –0.3 –0.05 14.0 14.5 15.0 VDD/|VSS| (V) 15.5 16.0 16.5 09650-020 –0.4 13.5 16.5 0.5 TA = 25°C VREFP = +10V VREFN = –10V 0.10 AD8675 OUTPUT BUFFER 13.0 16.0 图22. 中间电平误差与电源电压的关系，±10 V范围 0.15 –0.10 12.5 15.5 09650-022 MIDSCALE ERROR (LSB) 0.07 DNL ERROR (LSB) 9.5 图21. 零电平误差与电源电压的关系，5 V范围 0.09 ZERO-SCALE ERROR (LSB) 8.5 TA = 25°C VREFP = 5V VREFN = 0V AD8675 OUTPUT BUFFER –0.5 7.5 8.5 9.5 10.5 11.5 12.5 13.5 VDD/|VSS| (V) 14.5 15.5 图23. 中间电平误差与电源电压的关系，5 V范围 图20. 零电平误差与电源电压的关系，±10 V范围 Rev. C | Page 13 of 32 16.5 09650-023 DNL ERROR (LSB) 0.06 TA = 25°C VREFP = 5V VREFN = 0V AD8675 OUTPUT BUFFER 09650-021 0.08 AD5760 0.14 0.38 TA = 25°C VREFP = 5V VREFN = 0V 0.36 AD8675 OUTPUT BUFFER 0.10 GAIN ERROR (LSB) 0.08 0.06 0.04 0.34 0.32 0.30 13.0 13.5 14.0 14.5 15.0 VDD/|VSS| (V) 15.5 16.0 16.5 0.26 7.5 09650-024 0 12.5 8.5 图24. 满量程误差与电源电压的关系，±10 V范围 10.5 11.5 12.5 13.5 VDD/|VSS| (V) 14.5 15.5 16.5 图27. 增益误差与电源电压的关系，5 V范围 0.5 0.08 TA = 25°C VREFP = 5V 0.3 VREFN = 0V AD8675 OUTPUT BUFFER INL MAX 0.06 0.04 0.1 INL ERROR (LSB) –0.1 –0.3 –0.5 0.02 TA = 25°C 0 VDD = +15V VSS = –15V AD8675 OUTPUT BUFFER –0.02 –0.04 –0.06 –0.7 INL MIN –0.08 8.5 9.5 10.5 11.5 12.5 13.5 VDD/|VSS| (V) 14.5 15.5 16.5 –0.10 5.0 09650-025 –0.9 7.5 5.5 6.0 6.5 7.0 7.5 8.0 8.5 9.0 9.5 10.0 09650-028 FULL-SCALE ERROR (LSB) 9.5 09650-027 0.28 0.02 10.0 09650-029 FULL-SCALE ERROR (LSB) TA = 25°C VREFP = +10V 0.12 VREFN = –10V AD8675 OUTPUT BUFFER VREFP /|VREFN | (V) 图25. 满量程误差与电源电压的关系，5 V范围 图28：积分非线性误差与基准电压的关系 0.08 0.10 TA = 25°C VREFP = +10V 0.08 VREFN = –10V AD8675 OUTPUT BUFFER INL MAX 0.06 DNL ERROR (LSB) 0.04 0.02 0 –0.02 0.04 TA = 25°C VDD = +15V VSS = –15V AD8675 OUTPUT BUFFER 0.02 INL MIN 0 –0.04 –0.06 12.5 13.0 13.5 14.0 14.5 15.0 VDD/|VSS| (V) 15.5 16.0 16.5 09650-026 GAIN ERROR (LSB) 0.06 图26. 增益误差与电源电压的关系，±10 V范围 –0.02 5.0 5.5 6.0 6.5 7.0 7.5 8.0 8.5 9.0 9.5 VREFP /|VREFN | (V) 图29：差分非线性误差与基准电压的关系 Rev. C | Page 14 of 32 AD5760 –0.02 –0.03 –0.30 –0.04 GAIN ERROR (LSB) –0.05 –0.06 –0.07 –0.35 –0.40 –0.08 –0.45 TA = 25°C VDD = +15V VSS = –15V AD8675 OUTPUT BUFFER –0.09 5.5 6.0 6.5 7.0 7.5 8.0 8.5 9.0 9.5 10.0 VREFP /|VREFN | (V) –0.50 5.0 09650-030 –0.10 5.0 6.0 6.5 7.0 7.5 8.0 8.5 9.0 9.5 10.0 VREFP /|VREFN | (V) 图33. 增益误差与基准电压的关系 图30. 零电平误差与基准电压的关系 0.50 –0.05 TA = 25°C –0.07 VDD = +15V VSS = –15V AD8675 OUTPUT BUFFER –0.09 ±10V SPAN +10V SPAN +5V SPAN 0.45 FULL-SCALE ERROR (LSB) MIDSCALE ERROR (LSB) 5.5 09650-033 ZERO-SCALE ERROR (LSB) –0.25 TA = 25°C VDD = +15V VSS = –15V AD8675 OUTPUT BUFFER –0.11 –0.13 –0.15 –0.17 –0.19 0.40 0.35 0.30 0.25 –0.21 0.20 5.5 6.0 6.5 7.0 7.5 8.0 8.5 9.0 9.5 10.0 VREFP /|VREFN | (V) 0.15 –40 09650-031 –20 80 100 ±10V SPAN +10V SPAN +5V SPAN 0.10 MIDSCALE ERROR (LSB) 0.05 0.34 0.32 0.3 0.28 0.26 0 –0.05 –0.10 –0.15 –0.20 0.24 –0.25 0.22 0.20 5.0 60 0.15 5.5 6.0 6.5 7.0 7.5 8.0 8.5 9.0 VREFP /|VREFN | (V) 9.5 10.0 09650-032 FULL-SCALE ERROR (LSB) 0.36 40 图34. 满量程误差与温度的关系 TA = 25°C VDD = +15V VSS = –15V AD8675 OUTPUT BUFFER 0.38 20 TEMPERATURE (°C) 图31. 中间电平误差与基准电压的关系 0.40 0 VDD = +15V VSS = –15V AD8675 OUTPUT BUFFER –0.30 –40 –20 0 20 40 60 TEMPERATURE (°C) 图35. 中间电平误差与温度的关系 图32. 满量程误差与基准电压的关系 Rev. C | Page 15 of 32 80 100 09650-035 –0.25 5.0 VDD = +15V VSS = –15V AD8675 OUTPUT BUFFER 09650-034 –0.23 AD5760 0.4 0.2 0.008 IDD 0.006 0.004 IDD/ISS (mA) 0 –0.2 –0.4 0.002 0 –0.002 –0.004 –0.006 –0.8 –40 VDD = +15V VSS = –15V AD8675 OUTPUT BUFFER –20 0 20 40 60 80 100 TEMPERATURE (°C) –0.010 –20 图36. 零电平误差与温度的关系 0 –15 –10 –5 0 5 VDD/VSS (V) 10 15 20 图39. 电源电流与电源电压的关系 6 ±10V SPAN +10V SPAN +5V SPAN –0.1 ISS –0.008 09650-039 –0.6 09650-036 ZERO-SCALE ERROR (LSB) 0.010 ±10V SPAN +10V SPAN +5V SPAN 4 2 –0.3 0 –0.4 VOUT (V) –0.5 –0.6 VDD = +15V VSS = –15V VREFP = +10V VREFN = –10V ADA4808-1 BUFFERED LOAD = 10MΩ | | 20pF –2 –4 –0.7 –6 –0.8 VDD = +15V VSS = –15V AD8675 OUTPUT BUFFER –20 0 20 40 60 80 100 TEMPERATURE (°C) –10 –1 0 TA = 25°C 800 700 6 IOVCC = 5V, LOGIC VOLTAGE INCREASING IOVCC = 5V, LOGIC VOLTAGE DECREASING IOVCC = 3V, LOGIC VOLTAGE INCREASING IOVCC = 3V, LOGIC VOLTAGE DECREASING 4 5 5 VDD = +15V VSS = –15V VREFP = +10V VREFN = –10V ADA4808-1 BUFFERED LOAD = 10MΩ | | 20pF 4 2 VOUT (V) 0 500 400 –2 –4 300 –6 200 –8 100 0 3 图40. 上升满量程电压阶跃 0 1 2 3 4 LOGIC INPUT VOLTAGE (V) 5 6 09650-038 IOICC (µA) 600 2 TIME (µs) 图37. 增益误差与温度的关系 900 1 09650-040 –1.0 –40 –8 09650-037 –0.9 09650-041 GAIN ERROR (LSB) –0.2 图38. IOICC 与逻辑输入电压的关系 –10 –1 0 1 2 3 TIME (µs) 图41. 下降满量程电压阶跃 Rev. C | Page 16 of 32 4 AD5760 6 10 VREFP = 5V VREFN = 0V UNITY-GAIN MODE 5 ADA4898-1 RC LOW-PASS FILTER 9 OUTPUT GLITCH (nV-s) 8 6 5 4 3 VREFP = +10V VREFN = –10V RC LOW-PASS FILTER UNITY-GAIN MODE ADA4898-1 0 –1 0 1 2 3 4 3 2 1 5 TIME (µs) 0 09650-046 1 09650-042 2 4 16384 65536 114688 163840 212992 262144 311296 360448 409600 458752 507904 557056 606208 655360 704512 753664 802816 851968 901120 950272 999424 VOUT (mV) 7 NEGATIVE POSITIVE CODE 图45. 5 V VREF 的6 MSB段毛刺能量 图42. 500代码阶跃建立时间 25 55 NEGATIVE POSITIVE ±10V REF 10V REF 5V REF 45 NEGATIVE CODE CHANGE POSITIVE CODE CHANGE 35 OUTPUT GLITCH (mV) OUTPUT GLITCH (nV-s) VREFP = +10V VREFN = –10V UNITY-GAIN MODE ADA4898-1 20 RC LOW PASS FILTER 15 10 25 15 5 –5 5 0 图43. ±10 V VREF 的6 MSB段毛刺能量 VREFP = 10V VREFN = 0V 3.5 UNITY-GAIN MODE ADA4898-1 RC LOW-PASS FILTER 3.0 800 OUTPUT VOLTAGE (nV) 2.5 2.0 1.5 1.0 TA = 25°C VDD = +15V V 600 SS = –15V VREFP = +10V VREFN = –10V 400 3 0 –200 –400 0 –600 09650-045 MIDSCALE CODE LOADED OUTPUT UNBUFFERED AD8676 REFERENCE BUFFERS 200 0.5 CODE 2 图46. ±10 V的中间量程峰峰值毛刺 NEGATIVE POSITIVE 16384 65536 114688 163840 212992 262144 311296 360448 409600 458752 507904 557056 606208 655360 704512 753664 802816 851968 901120 950272 999424 OUTPUT GLITCH (nV-s) 4.0 1 TIME (µs) 0 1 2 3 4 5 6 TIME (Seconds) 7 8 图47. 电压输出噪声，0.1 Hz至10 Hz带宽 图44. 10 V VREF 的6 MSB段毛刺能量 Rev. C | Page 17 of 32 9 10 09650-048 CODE –25 –1 09650-044 16384 49152 81920 114688 147456 180224 212992 245760 278528 311296 344064 376832 409600 442368 475136 507904 540672 573440 606208 638976 671744 704512 737280 770048 802816 835584 868352 901120 933888 966656 999424 1032192 0 09650-047 –15 AD5760 0.20 VDD = +15V VSS = –15V VREFP = +10V VREFN = –10V VDD = +15V VSS = –15V VREFP = +10V VREFN = –10V UNITY GAIN ADA4898-1 0.18 OUTPUT VOLTAGE (V) 0.16 10 0.14 0.12 0.10 0.08 0.06 0.04 0.02 1 10 100 FREQUENCY (Hz) 1k 10k 图48. 噪声谱密度与频率的关系 –0.02 0 1 2 3 4 TIME (µs) 图49. 消除输出箝位时的毛刺脉冲 Rev. C | Page 18 of 32 5 6 09650-049 0 1 0.1 09650-056 NSD (nV/√Hz) 100 AD5760 术语 相对精度 输出电压建立时间 相对精度或积分非线性(INL)是指DAC输出与通过DAC端 输出电压建立时间是指对于指定的电压变化，输出电压达 点的传递函数直线之间的最大偏差，单位为LSB。图6所示 到并保持在指定电平所需的时间量。对于快速建立应用， 为典型的INL误差与代码的关系图。 需要高速缓冲放大器作为AD5760的3.4 kΩ输出阻抗与负载 间的缓冲，此时建立时间由放大器决定。 差分非线性(DNL) 差分非线性是指任意两个相邻编码之间所测得变化值与理 数模转换毛刺脉冲 想的1 LSB变化值之间的差异。最大±1 LSB的额定差分非线 数模转换毛刺脉冲是DAC寄存器中的编码输入变化时注入 性可确保单调性。此DAC可保证单调性。图10所示为典型 到模拟输出的脉冲。它规定为毛刺的面积，用nV-sec表 的DNL误差与代码的关系图。 示，数字输入代码在主进位跃迁中改变1 LSB时进行测量(参 见图49)。 线性误差长期稳定性 线性误差长期稳定性是指DAC线性度在较长时间内的稳定 输出使能毛刺脉冲 程度。它用LSB表示，在500小时和1000小时的时间内和高 输出使能毛刺脉冲是DAC输出接地箝位消除时注入到模拟 环境温度下进行测量。 输出的脉冲。它规定为毛刺的面积，用nV-sec表示(参见图 49)。 零刻度误差 零电平误差衡量将零电平代码(0x00000)载入DAC寄存器时 数字馈通 的输出误差。理想情况下，输出电压应为VREFN。零电平误 数字馈通衡量从DAC的数字输入注入DAC的模拟输出的脉 差用LSB表示。 冲，但在DAC输出未更新时进行测量。单位为nV-秒，测 量数据总线上发生满量程编码变化时的情况，即全0至全 零电平误差温度系数 零电平误差温度系数衡量零电平误差随温度的变化，用 ppm FSR/°C表示。 1，反之亦然。 总谐波失真(THD) 总谐波失真是指DAC输出的谐波均方根和与基波的比值。 满量程误差 满量程误差衡量将满量程代码(0x0FFFF)载入DAC寄存器时 仅包括二次至五次谐波。 的输出误差。理想情况下，输出电压应为VREFP − 1 LSB。满 直流电源抑制比 量程误差用LSB表示。 直流电源抑制比衡量输出电压对DAC电源直流变化的抑制 能力。它在电源电压的给定直流变化下测量，用μV/V表 满量程误差温度系数 满量程误差温度系数衡量满量程误差随温度的变化，用 示。 交流电源抑制比(AC PSRR) ppm FSR/°C表示。 交流电源抑制比衡量输出电压对DAC电源交流变化的抑制 增益误差 增益误差衡量DAC的量程误差，它是指DAC传递特性的斜 率与理想值之间的偏差，用满量程范围的ppm表示。 能力。它在电源电压的给定幅度和频率变化下测量，用分 贝(dB)表示。 增益误差温度系数 增益误差温度系数衡量增益误差随温度的变化，用ppm FSR/°C表示。 中间电平误差 中间电平误差衡量将中间电平代码(0x08000)载入DAC寄存 器时的输出误差。理想情况下，输出电压应为(VREFP – VREFN)/ 2 +VREFN。中间电平误差用LSB表示。 Rev. C | Page 19 of 32 AD5760 工作原理 R AD5760是一款高精度、快速建立、单通道、16位、串行输 入、电压输出DAC。VDD电源电压范围为7.5 V至16.5 V，VSS 电源电压范围为−16.5 V至−2.5 V。数据通过3线串行接口以 2R VREFP R R VOUT 2R 2R ... 2R 2R 2R ... 2R S0 S1 ... S9 E62 E61... E0 DAC输出上电至0 V，VOUT引脚通过约6 kΩ的内部电阻箝位 VREFN 至AGND。 10-BIT R-2R LADDER DAC架构 图50. DAC梯形结构串行接口 AD5760的DAC架构由两个匹配的DAC部分组成。简化电 SIX MSBs DECODED INTO 63 EQUAL SEGMENTS 09650-050 24位字格式写入AD5760。它内置一个上电复位电路，确保 串行接口 路图如图50所示。16位数据字的高6位经解码用于驱动63个 AD5760有一个3线串行接口(SYNC、SCLK和SDIN)，它与 开关(E0至E62)。每个开关将63个匹配电阻之一连接到经过 SPI、QSPI、MICROWIRE接口标准及大多数DSP兼容(时序 缓冲的VREFP或VREFN电压。数据字的其余10位驱动10位电压 图参见图2)。 模式R-2R梯形网络的S0至S9开关。 输入移位寄存器 输入移位寄存器为24位宽。在工作速度最高可达35 MHz的 串行时钟输入SCLK的控制下，数据作为24位字以MSB优先 的方式载入器件。输入寄存器包括R/W位、3个地址位和20 个数据位，如表6所示。图2给出了这种操作的时序图。 表6. 输入移位寄存器格式 MSB DB23 R/W LSB DB22 DB21 寄存器地址 DB20 表7. 输入移位寄存器解码 R/W X1 0 0 0 0 1 1 1 1 0 0 0 0 1 0 0 0 寄存器地址 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 描述 无操作(NOP)。用于回读操作。 写入DAC寄存器 写入控制寄存器 写入清零代码寄存器 写入软件控制寄存器 读取DAC寄存器 读取控制寄存器 读取清零代码寄存器 X表示无关。 Rev. C | Page 20 of 32 DB19至DB0 寄存器数据 AD5760 独立操作 AD5760* CONTROLLER 串行接口可以采用连续式和非连续式串行时钟工作。如果 DATA OUT SYNC在正确的时钟周期数内保持为低电平，只能使用连 SERIAL CLOCK SCLK 续的SCLK时钟源。 CONTROL OUT SYNC 在选通时钟模式下，必须采用包含确切时钟周期数的突发 SDIN DATA IN SDO 时钟，在时钟周期结束后必须将SYNC置为高电平来锁存 数据。SYNC的第一个下降沿启动写周期。SCLK必须在24 SDIN AD5760* 个时钟下降沿后，才能将SYNC重新拉高。如果在第24个 SCLK下降沿之前拉高SYNC，写入的数据无效。如果拉高 SCLK SYNC前有超过24个SCLK下降沿，输入数据同样无效。 SYNC 输入移位寄存器在SYNC的上升沿更新。若需进行其他串 SDO 行传输，必须将SYNC再次拉低。串行传输结束后，数据 自动从输入移位寄存器传送到寻址寄存器。写入周期完成 SDIN 时，就可以在LDAC为高电平的同时拉低SYNC，从而更新 AD5760* 输出。 SCLK SYNC 菊花链操作 对于包含数个器件的系统，可利用SDO引脚通过菊花链方 少串行接口线的数量。SYNC的第一个下降沿启动写周 *ADDITIONAL PINS OMITTED FOR CLARITY. 09650-051 SDO 式将多个器件连接起来。菊花链模式有助于系统诊断和减 图51. 菊花链框图 期。当SYNC为低电平时，SCLK不断施加到输入移位寄存 器。如果施加了24个以上的时钟脉冲，则数据从移位寄存 回读 器纹波输出并出现在SDO线路上。此数据在SCLK上升沿逐 通过SDO引脚可以回读所有片内寄存器的内容。表7显示 个输出，并在SCLK的下降沿有效。将第一个器件的SDO连 了寄存器的解码表。寻址一个待读取的寄存器后，数据将 接到菊花链中下一个器件的SDIN输入，可构建一个多器件 通过SDO引脚在接下来的24个时钟周期输出。时钟必须在 接口。系统中的每个器件都需要24个时钟脉冲，因此总时 SYNC为低电平时施加。当SYNC返回高电平时，SDO引脚 钟周期数必须等于24 × N，其中N为菊花链中的AD5760器件 变为三态。当读取单个寄存器时，可以使用NOP功能输出 总数。当对所有器件的串行传输结束时，SYNC变为高电 数据。如果读取一个以上的寄存器，则第一个待寻址寄存 平，这样可以锁存菊花链中各器件的输入数据，防止额外 器的数据可以在寻址第二个待读取寄存器的同时输出。要 的数据进入输入移位寄存器。串行时钟可以是连续时钟或 完成一个回读操作，必须使能SDO引脚。SDO引脚默认使 门控时钟。 能。 如果SYNC在正确的时钟周期数内保持为低电平，只能使 硬件控制引脚 用连续的SCLK时钟源。在选通时钟模式下，必须采用包含 Load DAC Function (LDAC) 确切时钟周期数的突发时钟，在时钟周期结束后必须将 数据传输到DAC的输入寄存器之后，有两种方法可以更新 SYNC置为高电平来锁存数据。 DAC寄存器和DAC输出。根据SYNC和LDAC的状态，选择 在任何一个菊花链序列中，写入DAC寄存器不能与写入任 何其它寄存器混合在一起。对菊花链器件的所有写入要么 是写入DAC寄存器，要么是写入控制寄存器、清零代码寄 存器或软件控制寄存器。 两种更新模式之一：同步DAC更新或异步DAC更新。 同步DAC更新 在此模式下，当数据进入输入移位寄存器时LDAC要保持 为低电平。DAC输出在SYNC的上升沿更新。 Rev. C | Page 21 of 32 AD5760 异步DAC更新 引脚为低电平时，无法用新值更新输出。清零操作还可通 在此模式下，当数据进入输入移位寄存器时LDAC要保持 过设置软件控制寄存器中的CLR位来执行(见表13)。 为高电平。在拉高LDAC后，通过拉低SYNC可以异步更新 片内寄存器 DAC输出。此时在LDAC的下降沿进行更新。 DAC寄存器 复位功能(RESET) 表9说明如何写入和读取DAC寄存器。 AD5760可以通过两种方式复位至上电状态：一是置位 以下方程式描述了DAC的理想传递函数： RESET引脚，二是利用软件控制寄存器中的复位功能(见表 VOUT = 13)。如果RESET引脚不用，应将其硬连线至IOVCC。 (VREFP − VREFN ) × D + V 216 异步清零功能(CLR) 其中： CLR引脚是在低电平有效的时候清零，允许输出清零至用 VREFN是VREFN输入引脚上施加的负电压。 户自定义值。16位清零代码值写入清零代码寄存器(见表 12)。CLR必须至少保持一段时间的低电平才能完成操作 (参见图2)。当CLR信号变回高电平后，输出保持为清零值 REFN VREFP是VREFP输入引脚上施加的正电压。 D为写入DAC的16位代码。 (如果LDAC为高电平)，直到新值载入DAC寄存器。当CLR 表8. 硬件控制引脚真值表 LDAC X1 X1 0 0 1 CLR X1 X1 0 1 0 1 0 1 0 RESET 0 1 1 1 1 1 1 1 1 1 1 1 1 0 1 0 1 功能 AD5760处于复位模式。无法对器件进行编程。 AD5760返回到上电状态。所有寄存器都被设置为默认值。 DAC寄存器加载清零代码寄存器值，并相应地设置输出。 输出根据DAC寄存器值进行设置。 DAC寄存器加载清零代码寄存器值，并相应地设置输出。 输出根据DAC寄存器值进行设置。 输出保持为清零代码寄存器值。 输出根据DAC寄存器值进行设置。 输出保持为清零代码寄存器值。 DAC寄存器加载清零代码寄存器值，并相应地设置输出。 DAC寄存器加载清零代码寄存器值，并相应地设置输出。 输出保持为清零代码寄存器值。 输出根据DAC寄存器值进行设置。 X表示无关。 表9. DAC寄存器 MSB DB23 R/W DB22 R/W 0 1 LSB DB21 寄存器地址 0 DB20 DB19至DB4 DAC寄存器数据 DB3 DB2 DB1 DB0 1 16位数据 X1 X1 X1 X1 X表示无关。 Rev. C | Page 22 of 32 AD5760 控制寄存器 控制寄存器控制AD5760的工作模式。 清零代码寄存器 在置位CLR引脚或者软件控制寄存器中的CLR位时，清零 代码寄存器设置DAC输出值。输出值取决于所用的DAC编 码格式：二进制或二进制补码。默认寄存器值为0。 表10. 控制寄存器 MSB DB23 LSB DB19至DB11 DB10 R/W DB22 DB21 DB20 寄存器地址 R/W 0 保留 保留 1 0 DB9 DB8 DB7 DB6 DB5 控制寄存器数据 0000 SDODIS DB4 DB3 DB2 DB1 DB0 BIN/2sC DACTRI OPGND RBUF 保留 表11. 控制寄存器功能 位的名称 保留 RBUF OPGND DACTRI 描述 这些位为保留位，应设置为零。 输出放大器配置控制。 0: 内部放大器A1上电，电阻RFB和R1串联，如图54所示。 允许连接一个增益为配置2的外部放大器。详情见AD5760特性部分。 1: (默认)内部放大器A1掉电，电阻RFB和R1并联，如图53所示； RFB与INV引脚之间的电阻为3.4 kΩ，等于DAC的电阻。 允许RFB和INV引脚对外部单位增益放大器进行输入偏置电流补偿。 详情见AD5760特性部分。 输出接地箝位控制。 0: 消除DAC输出接地箝位，DAC处于正常模式。 1: (默认)DAC输出通过约6 kΩ电阻箝位至接地，DAC处于三态模式。 复位器件将DAC置于OPGND模式，从而使能输出接地箝位，DAC处于三态。 在控制寄存器中将OPGND位置1优先于DACTRI位的任何写操作。 DAC三态控制。 0: DAC处于正常工作模式。 1: (默认)DAC处于三态模式。 BIN/2sC DAC寄存器编码选择。 0: (默认)DAC寄存器使用二进制补码编码。 1: DAC寄存器使用偏移二进制编码。 SDODIS SDO引脚使能/禁用控制。 0: (默认)SDO引脚使能。 1: SDO引脚禁用(三态)。 R/W 读/写选择位。 0: 寻址AD5760进行写操作。 1: 寻址AD5760进行读操作。 表12. 清零代码寄存器 MSB DB23 R/W DB22 R/W 0 1 LSB DB21 寄存器地址 1 DB20 DB19至DB4 清零代码寄存器数据 DB3 DB2 DB1 DB0 1 16位数据 X1 X1 X1 X1 X表示无关。 Rev. C | Page 23 of 32 AD5760 软件控制寄存器 这是一个只写寄存器，将1写入特定位相当于通过发送脉冲将相应的引脚拉低。 表13. 软件控制寄存器 MSB DB23 R/W DB22 0 1 1 2 LSB DB21 寄存器地址 0 DB20 DB19 to DB3 0 保留 DB2 DB1 软件控制寄存器数据 复位 当LDAC引脚为低电平时，CLR功能无效。 当CLR引脚为低电平时，LDAC功能无效。 表14. 软件控制寄存器功能 位的名称 LDAC CLR 复位 描述 此位设置为1可更新DAC寄存器和DAC输出。 此位设置为1可将DAC寄存器设置为用户自定义值(见表12)并更新DAC输出。 输出值取决于所用的DAC寄存器编码格式：二进制或二进制补码。 此位设置为1可使AD5760返回上电状态。 Rev. C | Page 24 of 32 CLR 1 DB0 LDAC 2 AD5760 AD5760特性 上电至0 V 输出放大器还有一种单位增益配置，该配置从放大器的输 AD5760内置一个上电复位电路，它除了能将所有寄存器复 入偏置电流中消除了失调，方法是在放大器的反馈路径中 位至默认值以外，还能控制上电期间的输出电压。上电 插入一个阻值与DAC输出电阻相等的电阻。DAC输出电阻 时，DAC处于三态模式(其基准输入断开)，DAC输出通过 为3.4 kΩ，通过并联连接R1和RFB，就能在片内获得一个与 约6 kΩ电阻箝位至AGND。DAC将保持此状态，直到通过 DAC电阻相等的电阻。由于这些电阻全部位于一个硅片 控制寄存器将其设置为其它状态。这个特性对于在DAC上 上，因此其温度系数彼此匹配。若要使能这种工作模式， 电过程中必须知道DAC输出状态的应用十分有用。 必须将控制寄存器的RBUF位设置为逻辑1。图53给出了输 出放大器连接到AD5760的方式。在此配置中，输出放大器 配置AD5760 上电之后，必须将AD5760置于正常工作模式才能对输出进 行编程。为此，必须对控制寄存器进行编程。DACTRI位 为单位增益，输出范围从VREFN到VREFP。这种单位增益配置 允许在放大器反馈路径中放置一个电容，以提高动态性 能。 清零可使DAC脱离三态，OPGND位清零可消除输出箝 位。此时，输出将变为VREFN，除非首先给DAC寄存器设置 VREFP 了其它值。 RFB DAC输出状态 通过控制寄存器的DACTRI和OPGND位，可以将DAC输出 16-BIT DAC RFB 6.8kΩ INV 表15. 输出状态真值表 OPGND 0 1 0 1 AD8675 ADA4898-1 ADA4004-1 AD5760 输出状态 正常工作模式 输出通过约6 kΩ电阻箝位至AGND 输出为三态 输出通过约6 kΩ电阻箝位至AGND VREFN 图53. 带放大器输入偏置电流补偿的单位增益输出放大器 输出放大器配置 输出放大器可以通过多种方式连接到AD5760，具体取决于 所施加的基准电压和所需的输出电压范围。 单位增益配置 图52显示配置为单位增益的输出放大器。在此配置中，输 出范围是从VREFN到VREFP。 VREFP A1 R1 RFB RFB INV VOUT AD8675 ADA4898-1 ADA4004-1 VOUT AD5760 VREFN 09650-052 16-BIT DAC 6.8kΩ 6.8kΩ VOUT VOUT 置于三种状态之一，如表15所示。 DACTRI 0 0 1 1 10pF 图52. 单位增益配置的输出放大器 Rev. C | Page 25 of 32 09650-053 R1 6.8kΩ AD5760 VREFP 图54所示为增益配置为2的输出放大器。增益由内部匹配 的6.8 kΩ电阻设置，这些电阻恰好是DAC电阻的两倍，并具 A1 有从外部放大器的输入偏置电流中消除失调的作用。在此 配置中，输出范围是从2 × VREFN − VREFP到VREFP。这种配置可 16-BIT DAC 6.8kΩ 6.8kΩ R1 RFB RFB INV 为逻辑0。 VOUT VOUT AD8675 ADA4898-1 ADA4004-1 用来从单端基准输入(VREFN = 0 V)产生双极性输出范围。若 要使能这种工作模式，必须将控制寄存器的RBUF位设置 10pF AD5760 VREFN 图54. 增益配置为2的输出放大器 Rev. C | Page 26 of 32 09650-054 增益为2的配置(×2增益模式) AD5760 应用信息 典型工作电路 09650-055 图55. 典型工作电路 Rev. C | Page 27 of 32 AD5760 图55显示了使用AD8675作为输出缓冲器时AD5760的典型 套件包括一片搭载相关元件并经过测试的AD5780印刷电路 工作电路。由于AD5760的输出阻抗为3.4 kΩ，因此需要一 板(PCB)。评估板连接到PC的USB端口，软件与评估板一 个输出缓冲器来驱动低电阻、高电容负载。 同提供，便于用户设置AD5780。软件可以在任何已安装 Microsoft® Windows® XP (SP2)、Vista(32位或64位)或Windows 7 评估板 如 需 评 估 AD5760的 18位 版 本 或 20位 版 本 ， 请 参 见 为 AD5780或AD5790提供的评估板。ADI公司提供AD5780评 的PC上运行。UG-256已发布，其中提供了评估板工作的 全部细节。 估板，旨在帮助设计者轻松地对器件性能进行评估。评估 Rev. C | Page 28 of 32 AD5760 外形尺寸 2.75 2.65 2.50 4.00 BSC PIN 1 INDICATOR 20 PIN 1 INDICATOR 1 19 0.50 BSC 3.75 3.65 3.50 EXPOSED PAD 7 13 TOP VIEW 1.00 0.90 0.80 0.30 0.25 0.20 SEATING PLANE 0.50 0.40 0.30 0.05 MAX 0.02 NOM COPLANARITY 0.08 0.20 REF 8 12 BOTTOM VIEW FOR PROPER CONNECTION OF THE EXPOSED PAD, REFER TO THE PIN CONFIGURATION AND FUNCTION DESCRIPTIONS SECTION OF THIS DATA SHEET. 04-11-2012-B 5.00 BSC (Chamfer 0.225) 24 图56. 24引脚引脚架构芯片级封装[LFCSP_VQ] 4 mm x 5 mm超薄四方体 (CP-24-5) 图示尺寸单位：mm 订购指南 型号1 AD5760BCPZ AD5760BCPZ-REEL7 AD5760ACPZ AD5760ACPZ-REEL7 EVAL-AD5760SDZ 1 温度范围 −40°C至+125°C −40°C至+125°C −40°C至+125°C −40°C至+125°C 积分非线性(INL) ±0.5 LSB ±0.5 LSB ±2 LSB ±2 LSB Z = 符合RoHS标准的器件。 Rev. C | Page 29 of 32 封装描述 24引脚 LFCSP_VQ 24引脚 LFCSP_VQ 24引脚 LFCSP_VQ 24引脚 LFCSP_VQ 评估板 封装选项 CP-24-5 CP-24-5 CP-24-5 CP-24-5 AD5760 注释 Rev. C | Page 30 of 32 AD5760 注释 Rev. C | Page 31 of 32 AD5760 注释 ©2011-2012 Analog Devices, Inc. All rights reserved. Trademarks and registered trademarks are the property of their respective owners. D09650sc-0-9/12(C) Rev. C | Page 32 of 32