AD5761RACPZ-RL7

集成2 ppm/°C基准电压源的多范围、 16/12位、双极性/单极性电压输出型DAC AD5761R/AD5721R 产品特性 概述 8个软件可编程输出范围：0 V至5 V、0 V至10 V、 0 V至16 V、0 V至20 V、±3 V、±5 V、±10 V和−2.5 V至+7.5 V； 超量程：5% 低漂移2.5 V基准电压源：±2 ppm/°C(典型值) 总不可调整误差(TUE)：0.1% FSR(最大值) 16位精度：±2 LSB(最大值) 保证单调性：±1 LSB(最大值) 单通道、16/12位DAC 建立时间：7.5 μs(典型值) 集成基准电压缓冲器 低噪声：35 nV/√Hz 低毛刺：1 nV- sec(0 V至5 V范围) 数字电源电压范围：1.7 V至5.5 V 通过LDAC异步更新 异步RESET至零电平/中间电平 DSP/微控制器兼容串行接口 鲁棒的4 kV HBM ESD保护 16引脚、3 mm × 3 mm LFCSP封装 16引脚TSSOP封装 工作温度范围：−40°C至+125°C AD5761R/AD5721R分别是单通道、16/12位串行输入、电 压输出数模转换器(DAC)，采用单电源(4.75 V至30 V)或双电 源(−16.5 V至0 V VSS和4.75 V至16.5 V VDD)供电，集成输出放 大器、基准电压源缓冲器和基准电压源，是使用极为方便 的通用解决方案。 这些器件可保证单调性，选定范围内的积分非线性(INL)为 ±2 LSB(最大值)，噪声为35 nV/√Hz，建立时间为7.5 μs。 AD5761R/AD5721R采用串行接口，能够以最高50 MHz的时 钟速率工作，并且与DSP和微控制器接口标准兼容。利用 双缓冲，DAC输出可实现异步更新。输入编码为用户可选 的二进制补码或偏移二进制。异步复位功能可将所有寄存 器复位至默认状态。用户可通过控制寄存器中的RA[2:0]位 选择输出范围。 这些器件采用3 mm × 3 mm LFCSP封装和16引脚TSSOP封装， 保证具有−40°C至+125°C的工业温度范围。 应用 工业自动化 仪器仪表、数据采集 开环/闭环伺服控制 过程控制 可编程逻辑控制器 功能框图 VDD AD5761R/AD5721R DVCC ALERT SDI SCLK SYNC SDO INPUT SHIFT 12/16 REGISTER AND CONTROL LOGIC VREFIN/VREFOUT 2.5V REFERENCE INPUT REG DAC REG REFERENCE BUFFERS 12/16 12-BIT/ 16-BIT DAC RESET VOUT 0V TO 5V 0V TO 10V 0V TO 16V 0V TO 20V ±3V ±5V ±10V −2.5V TO +7.5V DNC DGND VSS AGND LDAC NOTES 1. DNC = DO NOT CONNECT. DO NOT CONNECT TO THIS PIN. 12355-001 CLEAR 图1. Rev. A Document Feedback Information furnished by Analog Devices is believed to be accurate and reliable. However, no responsibility is assumed by Analog Devices for its use, nor for any infringements of patents or other rights of third parties that may result from its use. Specifications subject to change without notice. No license is granted by implication or otherwise under any patent or patent rights of Analog Devices. Trademarks and registered trademarks are the property of their respective owners. One Technology Way, P.O. Box 9106, Norwood, MA 02062-9106, U.S.A. Tel: 781.329.4700 ©2014–2015 Analog Devices, Inc. All rights reserved. Technical Support www.analog.com ADI中文版数据手册是英文版数据手册的译文，敬请谅解翻译中可能存在的语言组织或翻译错误，ADI不对翻译中存在的差异或由此产生的错误负责。如需确认任何词语的准确性，请参考ADI提供 的最新英文版数据手册。 AD5761R/AD5721R 目录 产品特性 ..........................................................................................1 热滞 ...........................................................................................27 应用...................................................................................................1 寄存器详解....................................................................................28 概述...................................................................................................1 输入移位寄存器......................................................................28 功能框图 ..........................................................................................1 控制寄存器 ..............................................................................29 修订历史 ..........................................................................................2 回读控制寄存器......................................................................30 技术规格 ..........................................................................................3 从输入寄存器更新DAC寄存器 ...........................................31 交流工作特性 ............................................................................6 回读DAC寄存器 .....................................................................31 时序特性.....................................................................................7 写入和更新DAC寄存器 ........................................................31 时序图 .........................................................................................7 回读输入寄存器......................................................................32 绝对最大额定值.............................................................................9 禁用菊花链功能......................................................................32 ESD警告......................................................................................9 软件数据复位 ..........................................................................32 引脚配置和功能描述 ..................................................................10 软件完全复位 ..........................................................................33 典型性能参数 ...............................................................................12 无操作寄存器 ..........................................................................33 术语.................................................................................................23 应用信息 ........................................................................................34 工作原理 ........................................................................................25 典型工作电路 ..........................................................................34 数模转换器 ..............................................................................25 电源考虑...................................................................................34 传递函数...................................................................................25 评估板 .......................................................................................34 DAC架构...................................................................................25 外形尺寸 ........................................................................................35 串行接口...................................................................................26 订购指南...................................................................................35 硬件控制引脚 ..........................................................................26 修订历史 2015年5月—修订版0至修订版A 增加图71 ........................................................................................22 增加LFCSP封装....................................................................... 通篇 更改“术语”部分 .....................................................................23 更改表1 ............................................................................................3 更改“数模转换器”部分和“内部基准电压源”部分 ....25 更改表2 ............................................................................................6 更改“异步清零功能(CLEAR)”部分 ...................................27 更改表4 ............................................................................................9 更改表12 .......................................................................................29 增加图6和表6；重新排序 .........................................................11 更改“电源考虑”部分和图77 ................................................34 更改图21至图24 ...........................................................................14 增加图 ............................................................................................35 更改图35 ........................................................................................16 更新“外形尺寸”部分..............................................................35 更改图37 ........................................................................................17 更改“订购指南”部分..............................................................35 更改图50 ........................................................................................19 2014年11月—修订版0：初始版 更改图58至图60 ...........................................................................20 更改图61至图66 ...........................................................................21 更改图69 ........................................................................................22 Rev. A | Page 2 of 35 AD5761R/AD5721R 技术规格 除非另有说明，VDD1 = 4.75 V至30 V，VSS1 = −16.5 V至0 V，AGND = DGND = 0 V，VREFIN/VREFOUT = 2.5 V(外部)，DVCC = 1.7 V 至5.5 V，RLOAD = 2 kΩ(0 V至16 V和0 V至20 V范围，所有其它范围下RLOAD = 1 kΩ)，CLOAD = 200 pF，所有规格都在TMIN至TMAX 范围。 表1. 参数2 静态性能 可编程输出范围 AD5761R 分辨率 相对精度(INL) A级 B级4 差分非线性(DNL) AD5721R 分辨率 相对精度(INL) B级 差分非线性(DNL) 零电平误差 最小值 0 0 0 0 −2.5 −3 −5 −10 单位 测试条件/注释 外部基准电压源3和内部基准电压源， 输出空载 V V V V V V V V 位 −8 −2 +8 +2 LSB LSB −1 +1 LSB 12 外部基准电压源3和内部基准电压源 0 V至16 V和0 V至20 V除外的所有范围， VREFIN/VREFOUT = 2.5 V(外部和内部基准电压源) 位 −0.5 −0.5 −6 +0.5 +0.5 +6 LSB LSB mV −10 −6 +10 +6 mV mV −8 −9 −13 +8 +9 +13 ±5 mV mV mV µV/°C ±15 µV/°C −5 −7 双极性零电平TC5 失调误差 5 10 16 20 +7.5 +3 +5 +10 16 零电平温度系数(TC)5 双极性零电平误差 典型值 最大值 +5 +7 ±2 mV mV µV/°C ±5 µV/°C −6 +6 mV −10 −6 +10 +6 mV mV −8 −9 −13 +8 +9 +13 mV mV mV Rev. A | Page 3 of 35 外部基准电压源3和内部基准电压源 ±10 V和0 V至20 V除外的所有范围， 外部基准电压源3 ±10 V和0 V至20 V范围，外部基准电压源3 ±5 V、±10 V和0 V至20 V除外的所有范围， 内部基准电压源 ±5 V范围，内部基准电压源 0 V至20 V范围，内部基准电压源 ±10 V范围，内部基准电压源 单极性范围，外部基准电压源3和 内部基准电压源 双极性范围，外部基准电压源3和 内部基准电压源 ±10 V除外的所有双极性范围 ±10 V输出范围 ±3 V范围，外部基准电压源3和 内部基准电压源 ±3 V除外的所有双极性范围，外部基准电压源3 和内部基准电压源 ±10 V和0 V至20 V除外的所有范围， 外部基准电压源3 ±10 V和0 V至20 V范围，外部基准电压源3 ±5 V、±10 V和0 V至20 V除外的所有范围， 内部基准电压源 ±5 V范围，内部基准电压源 0 V至20 V范围，内部基准电压源 ±10 V范围，内部基准电压源 AD5761R/AD5721R 参数2 失调误差TC5 增益误差 增益误差TC5 TUE 基准输入(外部)5 基准输入电压(VREF) 输入电流 基准电压范围 基准输出(内部)5 输出电压 基准电压源TC 输出阻抗 输出电压噪声 噪声频谱密度 电压调整率 热滞 启动时间 输出特性5 输出电压范围 最小值 典型值 最大值 ±5 单位 µV/°C ±15 µV/°C −0.1 −0.15 +0.1 +0.15 −2 2 2.5 ±0.5 2.5 2 25 6 10 6 80 3.5 −VOUT −10 −10.5 容性负载稳定性 裕量 0.5 输出电压TC 短路电流 阻性负载 ±3 25 负载调整率 直流输出阻抗 逻辑输入5 输入电压 高(VIH) 低(VIL) 输入电流 漏电流 0.3 0.5 引脚电容 +0.1 +0.15 % FSR % FSR ppm FSR/°C % FSR % FSR V µA V ±1%(额定性能) +2 3 V ppm/°C kΩ µV p-p nV/√Hz µV/V ppm ms ±3 mV，环境温度 ±1.5 −0.1 −0.15 5 +VOUT +10 +10.5 V V 1 1 nF V 1 2 ppm FSR/°C mA kΩ kΩ mV/mA Ω 0.7 × DVCC 0.3 × DVCC −1 −1 −55 +1 +1 5 测试条件/注释 单极性范围，外部基准电压源3和 内部基准电压源 双极性范围，外部基准电压源3和 内部基准电压源 外部基准电压源3 内部基准电压源 外部基准电压源3和内部基准电压源 外部基准电压源3 内部基准电压源 0.1 Hz至10 Hz 环境温度，f = 10 kHz 环境温度 第一温度周期 退出关断模式，VREFIN/VREFOUT引脚 上有10 nF电容以改善噪声性能； 输出空载 可用的不同输出电压范围参见表7 VDD/VSS = ±11 V，±10 V输出范围 VDD/VSS = ±11 V，±10 V输出范围， 5%超范围 RLOAD = 2 kΩ(0 V至16 V和0 V至20 V范围)； RLOAD = 1 kΩ(所有其它范围) ±10 V范围，外部基准电压源 VOUT引脚短路 0 V至16 V和0 V至20 V除外的所有范围 电压范围：0 V至16 V、0 V至20 V 输出端无负载 输出端无负载 DVCC= 1.7 V至5.5 V，JEDEC兼容 V V µA µA µA pF Rev. A | Page 4 of 35 SDI、SCLK、SYNC LDAC、CLEAR、RESET引脚保持低电平 LDAC、CLEAR、RESET引脚保持低电平 每引脚，输出空载 AD5761R/AD5721R 参数2 逻辑输出(SDO、ALERT)5 输出电压 低(VOL) 高(VOH) 高阻抗SDO引脚 漏电流 引脚电容 电源要求 VDD VSS DVCC IDD ISS DICC 功耗 直流电源抑制比(PSRR)5 交流PSRR5 1 2 3 4 5 最小值 典型值 最大值 单位 测试条件/注释 0.4 V V DVCC = 1.7 V至5.5 V，吸电流200 µA DVCC = 1.7 V至5.5 V，源电流200 µA +1 µA pF 30 0 5.5 6.5 3 1 V V V mA mA µA mW mV/V DVCC − 0.5 −1 5 4.75 −16.5 1.7 5.1 1 0.005 67.1 0.1 0.1 65 mV/V dB 65 dB 80 dB 80 dB 输出空载，外部基准电压源 输出端无负载 VIH = DVCC，VIL = DGND 工作电压为±11 V，输出端无负载，TSSOP封装 VDD ± 10%，VSS = −15 V VSS ±10%，VDD = +15 V VDD ±200 mV，50 Hz/60 Hz，VSS = −15 V， 内部基准电压源，CLOAD = 100 nF VSS ±200 mV，50 Hz/60 Hz，VDD = +15 V， 内部基准电压源，CLOAD = 100 nF VDD ±200 mV，50 Hz/60 Hz，VSS = −15 V， 外部基准电压源，CLOAD = 空载 VSS ±200 mV，50 Hz/60 Hz，VDD = +15 V， 外部基准电压源，CLOAD = 空载 对于额定性能，裕量要求为1 V。 温度范围：−40°C至+125°C，典型值为+25°C。 外部基准电压源指2 V至2.85 V(有超范围)或2 V至3 V(无超范围)。 积分非线性误差额定值为±4 LSB(最小值/最大值)，条件为：16 V和20 V范围，VREFIN/VREFOUT = 2.5 V(外部和内部)；所有范围，VREFIN/VREFOUT = 2 V至2.85 V(有超范围) 或2 V至3 V(无超范围)。 通过设计和特性保证，但未经生产测试。 Rev. A | Page 5 of 35 AD5761R/AD5721R 交流工作特性 除非另有说明，VDD1 = 4.75 V至30 V，VSS1 = −16.5 V至0 V，AGND = DGND = 0 V，VREFIN/VREFOUT = 2.5 V(外部)，DVCC = 1.7 V 至5.5 V，RLOAD = 2 kΩ(0 V至16 V和0 V至20 V范围，所有其它范围下RLOAD = 1 kΩ)，CLOAD = 200 pF，所有规格都在TMIN至TMAX 范围。 表2. 参数2 动态性能3 输出电压建立时间 最小值 典型值 最大值 数模转换毛刺脉冲 毛刺脉冲峰值幅度 上电毛刺 数字馈通 输出噪声 0.1 Hz至10 Hz带宽 100 kHz带宽 输出噪声频谱密度(10 kHz) 总谐波失真(THD)4 信噪比(SNR) 峰值谐波或杂散噪声(SFDR) 信纳比(SINAD) 1 2 3 4 单位 测试条件/注释 8 1 15 10 100 0.6 µs µs µs nV-sec nV-sec mV mV mV p-p nV-sec 20 V阶跃，至1 LSB，16位分辨率 10 V阶跃，至1 LSB，16位分辨率 512 LSB阶跃，至1 LSB，16位分辨率 ±10 V范围 0 V至5 V范围 ±10 V范围 0 V至5 V范围 15 45 35 25 15 80 35 70 110 90 45 −87 92 92 85 µV p-p µV rms µV rms µV rms µV rms nV/√Hz nV/√Hz nV/√Hz nV/√Hz nV/√Hz nV/√Hz dB dB dB dB 9 7.5 12.5 8.5 5 0 V至20 V和0 V至16 V范围，2.5 V外部基准电压源 0 V至10 V、±10 V和−2.5 V至+7.5 V范围，2.5 V外部基准电压源 ±5 V范围，2.5 V外部基准电压源 0 V至5 V和±3 V范围，2.5 V外部基准电压源 ±10 V范围，2.5 V外部基准电压源 ±3 V范围，2.5 V外部基准电压源 ±5 V、0 V至10 V和−2.5 V至+7.5 V范围，2.5 V外部基准电压源 0 V至20 V范围，2.5 V外部基准电压源 0 V至16 V范围，2.5 V外部基准电压源 0 V至5 V范围，2.5 V外部基准电压源 2.5 V外部基准电压源，1 kHz信号音 环境温度下，2.5 V外部基准电压源，BW = 20 kHz，fOUT = 1 kHz 环境温度下，2.5 V外部基准电压源，BW = 20 kHz，fOUT = 1 kHz 环境温度下，2.5 V外部基准电压源，BW = 20 kHz，fOUT = 1 kHz 对于额定性能，裕量要求为1 V。 温度范围：−40°C至+125°C，典型值为+25°C。 通过设计和特性保证，但未经生产测试。 以数字方式生成频率为1 kHz的正弦波。 Rev. A | Page 6 of 35 AD5761R/AD5721R 时序特性 除非另有说明，DVCC = 1.7 V至5.5 V，所有规格均相对于TMIN至TMAX而言。 表3 参数 TMIN、TMAX时的限值 单位 描述 t1 t2 t3 t4 t5 t6 t7 t8 t9 t10 t11 t12 20 10 10 15 10 20 5 5 10 20 20 9 7.5 20 200 10 40 50 ns(最小值) ns(最小值) ns(最小值) ns(最小值) ns(最小值) ns(最小值) ns(最小值) ns(最小值) ns(最小值) ns(最小值) ns(最小值) µs(典型值) µs(典型值) ns(最小值) ns(典型值) ns(最小值) ns(最大值) ns(最小值) SCLK周期时间 SCLK高电平时间 SCLK低电平时间 SYNC下降沿到SCLK下降沿建立时间 SCLK下降沿到SYNC上升沿时间 SYNC最小高电平时间(写入模式) 数据建立时间 数据保持时间 LDAC下降沿到SYNC下降沿 SYNC上升沿到LDAC下降沿 LDAC低电平脉冲宽度 DAC输出建立时间，20 V阶跃，至1 LSB，16位分辨率(参见表2) DAC输出建立时间，10 V阶跃，至1 LSB，16位分辨率 CLEAR低电平脉冲宽度 CLEAR脉冲启动时间 SYNC上升沿到SCLK下降沿 SCLK上升沿到SDO有效(CL_SDO2 = 15 pF) SYNC最小高电平时间(回读/菊花链模式) 1 t13 t14 t15 t16 t17 1 2 写入模式下最大SCLK频率为50 MHz，回读模式下则为33 MHz。 CL_SDO为SDO输出端的容性负载。 时序图 t1 SCLK 1 2 24 t3 t6 t2 t5 t4 SYNC t8 t7 SDI DB0 DB23 t9 t11 t10 LDAC t12 VOUT t12 VOUT CLEAR t13 t14 12355-002 VOUT 图2. 串行接口时序图 Rev. A | Page 7 of 35 AD5761R/AD5721R t1 SCLK 24 t3 t17 48 t2 t5 t15 t4 SYNC t7 t8 DB23 SDI DB0 DB23 INPUT WORD FOR DAC N DB0 t16 INPUT WORD FOR DAC N – 1 DB0 DB23 SDO UNDEFINED t10 INPUT WORD FOR DAC N t11 12355-003 LDAC 图3. 菊花链时序图 SCLK 1 24 1 24 t17 SYNC DB23 DB0 DB23 INPUT WORD SPECIFIES REGISTER TO BE READ SDO DB23 DB0 NOP CONDITION DB0 DB23 UNDEFINED DB0 SELECTED REGISTER DATA CLOCKED OUT 图4. 回读时序图 Rev. A | Page 8 of 35 12355-004 SDI AD5761R/AD5721R 绝对最大额定值 除非另有说明，TA = 25°C。200 mA以下的瞬态电流不会造 注意，等于或超出上述绝对最大额定值可能会导致产品永 成硅控整流器(SCR)闩锁。 久性损坏。这只是额定最值，并不能以这些条件或者在任 何其它超出本技术规范操作章节中所示规格的条件下，推 表4. 参数 VDD至AGND VSS至AGND VDD至VSS DVCC至DGND 数字输入至DGND 数字输出至DGND VREFIN/VREFOUT至DGND VOUT至AGND AGND至DGND 工作工业温度范围， TA(工业) 存储温度范围 结温，TJ MAX 16引脚 TSSOP封装 θJA热阻 θJC热阻 16引脚 LFCSP封装 θJA热阻 θJC热阻 功耗 引脚温度 焊接 ESD(人体模型) 1 2 额定值 −0.3 V至+34 V +0.3 V至−17 V −0.3 V至+34 V −0.3 V至+7 V −0.3 V至DVCC + 0.3 V或7 V (取较小者) −0.3 V至DVCC + 0.3 V或7 V (取较小者) −0.3 V至+7 V VSS至VDD −0.3 V至+0.3 V −40°C至+125°C 断产品能否正常工作。长期在超出最大额定值条件下工作 会影响产品的可靠性。 ESD警告 −65°C至+150°C 150°C 113°C/W1 28°C/W 75°C/W1 4.5°C/W2 (TJ MAX − TA)/θJA JEDEC工业标准 J-STD-020 4 kV JEDEC 2S2P测试板，静止空气(0 m/s气流)。 测量至裸露焊盘，封装顶部表面带有有限散热器。 Rev. A | Page 9 of 35 ESD(静电放电)敏感器件。 带电器件和电路板可能会在没有察觉的情况下放电。 尽管本产品具有专利或专有保护电路，但在遇到高能 量ESD时，器件可能会损坏。因此，应当采取适当的 ESD防范措施，以避免器件性能下降或功能丧失。 AD5761R/AD5721R 引脚配置和功能描述 ALERT 1 CLEAR 2 15 DVCC RESET 3 14 SCLK VREFIN/ VREFOUT 4 AD5761R/ AD5721R 13 SYNC AGND 5 TOP VIEW (Not to Scale) 12 SDI VSS 6 11 LDAC VOUT 7 10 SDO VDD 8 16 DGND DNC NOTES 1. DNC = DO NOT CONNECT. DO NOT CONNECT TO THIS PIN. 12355-006 9 图5. 16引脚TSSOP引脚配置 表5. 16引脚TSSOP引脚功能描述 引脚编号 1 引脚名称 ALERT 2 CLEAR 3 RESET 4 VREFIN/VREFOUT 5 6 AGND VSS 7 8 VOUT VDD 9 10 DNC SDO 11 LDAC 12 13 SDI SYNC 14 SCLK 15 16 DVCC DGND 描述 低电平有效报警。当芯片温度超过约150°C时，或者发生输出短路或掉电时， 此引脚置位低电平。上电、全软件复位或硬件复位期间，此引脚也会置位低电平； 对控制寄存器执行写操作可将该引脚置位高电平。 下降沿清零输入。置位此引脚可将DAC寄存器设置为零电平、中间电平或满量程代码(用户可选)， 并更新DAC输出。此引脚内置上拉电阻，可以保持浮空。 低电平有效复位输入。此引脚置位时，AD5761R/AD5721R返回默认上电状态， 输出箝位至地，输出缓冲器关断。此引脚内置上拉电阻，可以保持浮空。 内部基准电压输出和外部基准电压输入。针对额定性能，VREFIN/VREFOUT = 2.5 V。 使用内部基准电压源时，连接10 nF电容可使噪声最小。 模拟电路的接地基准引脚。 负模拟电源连接。可以将−16.5 V至0 V范围内的电压连接到此引脚。对于单极性输出范围， 此引脚连接到0 V。必须将VSS去耦至AGND。 DAC的模拟输出电压。输出放大器能够直接驱动一个2 kΩ、1 nF负载。 正模拟电源连接。对于单极性输出范围，此引脚可连接到4.75 V至30 V的电压。 双极性输出范围支持4.75 V至16.5 V范围的电压。VDD必须去耦至AGND。 不连接。请勿连接该引脚。 串行数据输出。此引脚用于在菊花链模式或回读模式下从串行寄存器逐个输出数据。 数据在SCLK上升沿逐个输出，而且在SCLK下降沿有效。 加载DAC。此逻辑输入用于更新DAC寄存器和模拟输出。当永久接为低电平时， DAC寄存器在输入寄存器更新时更新。如果LDAC在写入输入寄存器期间保持高电平， 则DAC输出寄存器不会更新，DAC输出直到LDAC下降沿才更新。此引脚内置上拉电阻， 可以保持浮空。 串行数据输入。数据必须在SCLK的下降沿有效。 低电平有效同步输入。此引脚是串行接口的帧同步信号。当SYNC处于低电平时， 数据在SCLK下降沿输入。数据在SYNC的上升沿锁存。 串行时钟输入。数据在SCLK下降沿读入输入移位寄存器。 此引脚的工作时钟速率最高达50 MHz。 数字电源。电压范围为1.7 V至5.5 V。施加的电压设置数字接口的工作电压。 数字地。 Rev. A | Page 10 of 35 13 DVCC 14 DGND 16 CLEAR 15 ALERT AD5761R/AD5721R RESET 1 AGND 3 12 SCLK AD5761R/ AD5721R TOP VIEW (Not to Scale) 11 SYNC 10 SDI 9 LDAC SDO 8 DNC 7 VDD 6 VOUT 5 VSS 4 NOTES 1. DNC = DO NOT CONNECT. 2. THE EXPOSED PAD MUST BE MECHANICALLY CONNECTED TO THE PCB COPPER PLANE FOR OPTIMAL THERMAL PERFORMANCE. THE EXPOSED PAD CAN BE LEFT ELECTRICALLY FLOATING. 12335-106 VREFIN/VREFOUT 2 图6. 16引脚LFCSP引脚配置 表6. 16引脚LFCSP引脚功能描述 引脚编号 1 引脚名称 RESET 2 VREFIN/VREFOUT 3 4 AGND VSS 5 6 VOUT VDD 7 8 DNC SDO 9 LDAC 10 11 SDI SYNC 12 13 14 15 SCLK DVCC DGND ALERT 16 CLEAR EPAD 描述 低电平有效复位输入。此引脚置位时，AD5761R/AD5721R返回默认上电状态， 输出箝位至地，输出缓冲器关断。此引脚内置上拉电阻，可以保持浮空。 内部基准电压输出和外部基准电压输入。针对额定性能，VREFIN/VREFOUT = 2.5 V。 使用内部基准电压源时，连接10 nF电容可使噪声最小。 模拟电路的接地基准引脚。 负模拟电源连接。可以将−16.5 V至0 V范围内的电压连接到此引脚。对于单极性输出范围， 此引脚连接到0 V。必须将VSS去耦至AGND。 DAC的模拟输出电压。输出放大器能够直接驱动一个2 kΩ、1 nF负载。 正模拟电源连接。对于单极性输出范围，此引脚可连接到4.75 V至30 V的电压。 双极性输出范围支持4.75 V至16.5 V范围的电压。VDD必须去耦至AGND。 不连接。请勿连接该引脚。 串行数据输出。此引脚用于在菊花链模式或回读模式下从串行寄存器逐个输出数据。 数据在SCLK上升沿逐个输出，而且在SCLK下降沿有效。 加载DAC。此逻辑输入用于更新DAC寄存器和模拟输出。当永久接为低电平时， DAC寄存器在输入寄存器更新时更新。如果LDAC在写入输入寄存器期间保持高电平， 则DAC输出寄存器不会更新，DAC输出直到LDAC下降沿才更新。此引脚内置上拉电阻， 可以保持浮空。 串行数据输入。数据必须在SCLK的下降沿有效。 低电平有效同步输入。此引脚是串行接口的帧同步信号。当SYNC处于低电平时， 数据在SCLK下降沿输入。数据在SYNC的上升沿锁存。 串行时钟输入。数据在SCLK下降沿读入输入移位寄存器。此引脚的工作时钟速率最高达50 MHz。 数字电源。电压范围为1.7 V至5.5 V。施加的电压设置数字接口的工作电压。 数字地。 低电平有效报警。当芯片温度超过约150°C时，或者发生输出短路或掉电时， 此引脚置位低电平。上电、全软件复位或硬件复位期间，此引脚也会置位低电平； 对控制寄存器执行写操作可将该引脚置位高电平。 下降沿清零输入。置位此引脚可将DAC寄存器设置为零电平、中间电平或满量程代码(用户可选)， 并更新DAC输出。此引脚内置上拉电阻，可以保持浮空。 裸露焊盘。裸露焊盘必须机械连接到PCB铜层以实现最佳散热性能。 裸露焊盘可以保持电气浮空。 Rev. A | Page 11 of 35 AD5761R/AD5721R 典型性能参数 2.0 1.5 0.5 VDD = +21V VSS = –11V +5V SPAN +10V SPAN +16V SPAN +20V SPAN ±3V SPAN ±5V SPAN ±10V SPAN –2.5V TO +7.5V SPAN 0.4 0.3 VDD = +21V VSS = –11V INL ERROR (LSB) INL ERROR (LSB) 1.0 0.5 0 –0.5 0.2 0.1 0 –0.1 –0.2 –1.0 –0.3 –1.5 10000 20000 30000 40000 50000 60000 DAC CODE –0.5 +5V SPAN +10V SPAN +16V SPAN +20V SPAN 0.4 1.0 VDD = +21V VSS = –11V 0.6 0.1 0 –0.1 –0.2 2500 3000 3500 4000 DAC CODE 1.5 0 10000 20000 30000 40000 50000 60000 图11. AD5761R DNL误差与DAC代码的关系，单极性输出 0.5 VDD = +21V VSS = –11V ±3V SPAN ±5V SPAN ±10V SPAN –2.5V TO +7.5V SPAN VDD = +21V VSS = –11V DAC CODE 图8. AD5721R INL误差与DAC代码的关系，单极性输出 2.0 4000 –0.4 –1.0 12355-008 2000 3500 –0.2 –0.8 1500 3000 0 –0.6 1000 2500 0.2 –0.4 500 2000 0.4 –0.3 0 1500 +5V SPAN +10V SPAN +16V SPAN +20V SPAN 0.8 0.2 –0.5 1000 图10. AD5721R INL误差与DAC代码的关系，双极性输出 DNL ERROR (LSB) INL ERROR (LSB) 0.3 500 DAC CODE 图7. AD5761R INL误差与DAC代码的关系，单极性输出 0.5 0 12355-011 0 12355-007 –2.0 12355-010 –0.4 +5V SPAN +10V SPAN +16V SPAN +20V SPAN 0.4 0.3 VDD = +21V VSS = –11V DNL ERROR (LSB) 0.5 0 –0.5 0.2 0.1 0 –0.1 –0.2 –1.0 –0.3 –1.5 0 10000 20000 30000 40000 50000 60000 DAC CODE 图9. AD5761R INL误差与DAC代码的关系，双极性输出 –0.5 0 500 1000 1500 2000 2500 3000 3500 4000 DAC CODE 图12. AD5721R DNL误差与DAC代码的关系，单极性输出 Rev. A | Page 12 of 35 12355-012 –2.0 –0.4 12355-009 INL ERROR (LSB) 1.0 AD5761R/AD5721R 0.8 0.6 0.8 DNL ERROR (LSB) 0.4 0.2 0 –0.2 –0.4 0.4 0.2 0 –0.2 –0.4 –0.6 –0.6 –0.8 –0.8 –1.0 VDD = +21V VSS = –11V 0 10000 VDD = +21V VSS = –11V 0.6 20000 30000 40000 50000 60000 DAC CODE –1.0 –40 12355-013 DNL ERROR (LSB) 1.0 ±3V SPAN ±5V SPAN ±10V SPAN –2.5V TO +7.5V SPAN +5V U2 EXT MAX DNL ±10V U2 EXT MAX DNL +5V U1 INT MAX DNL ±10V U1 INT MAX DNL –20 0.4 2.0 1.5 1.0 0.2 INL ERROR (LSB) DNL ERROR (LSB) 0.3 50 85 105 125 图16. DNL误差与温度的关系 VDD = +21V VSS = –11V ±3V SPAN ±5V SPAN ±10V SPAN –2.5V TO +7.5V SPAN 25 TEMPERATURE (°C) 图13. AD5761R DNL误差与DAC代码的关系，双极性输出 0.5 0 +5V U2 EXT MIN DNL ±10V U2 EXT MIN DNL +5V U1 INT MIN DNL ±10V U1 INT MIN DNL 12355-016 1.0 0.1 0 –0.1 –0.2 +5V U2 EXT MAX INL +5V U1 INT MAX INL ±10V U2 EXT MAX INL ±10V U1 NT MAX INL +5V U2 EXT MIN INL +5V U1 INT MIN INL ±10V U2 EXT MIN INL ±10V U1 INT MIN INL VDD = +21V VSS = –11V TA = 25°C NO LOAD 0.5 0 –0.5 –1.0 –0.3 –1.5 –0.4 500 1000 1500 2000 2500 3000 3500 4000 DAC CODE +5V SPAN VDD/VSS = +6V/–1V ±10V SPAN VDD/VSS = +11V/–11V VDD/VSS = +10V/–1V VDD/VSS = +13.5V/–13.5V VDD/VSS = +7.5V/–1V VDD/VSS = +12.5V/–12.5V VDD/VSS = +16.5V/–1V VDD/VSS = +16.5V/–16.5V VDD/VSS = +12.5V/–1V VDD/VSS = +14.5V/–14.5V SUPPLY VOLTAGE (V) 图17. INL误差与电源电压的关系 图14. AD5721R DNL误差与DAC代码的关系，双极性输出 1.5 +5V U1 INT MAX INL +5V U2 EXT MAX INL ±10V U1 INT MAX INL ±10V U2 EXT MAX INL 1.0 +5V U1 INT MIN INL +5V U2 EXT MIN INL ±10V U1 INT MIN INL ±10V U2 EXT MIN INL 0.8 DNL ERROR (LSB) 0.6 0.5 0 –0.5 0.4 +5V U2 EXT MAX DNL +5V U1 INT MAX DNL ±10V U2 EXT MAX DNL ±10V U1 NT MAX DNL +5V U2 EXT MIN DNL +5V U1 INT MIN DNL ±10V U2 EXT MIN DNL ±10V U1 INT MIN DNL VDD = +21V VSS = –11V TA = 25°C NO LOAD 0.2 0 –0.2 –0.4 –0.6 –1.0 –0.8 –1.5 –40 –20 –1.0 0 25 50 85 TEMPERATURE (°C) 105 125 +5V SPAN VDD/V SS = +6V/–1V ±10V SPAN VDD/VSS = +11V/–11V VDD/V SS = +10V/–1V VDD/V SS = +13.5V/–13.5V VDD/V SS = +7.5V/–1V VDD/VSS = +12.5V/–12.5V VDD/V SS = +12.5V/–1V VDD/V SS = +14.5V/–14.5V SUPPLY VOLTAGE (V) 图18. DNL误差与电源电压的关系 图15. INL误差与温度的关系 Rev. A | Page 13 of 35 VDD/V SS = +16.5V/–1V VDD/VSS = +16.5V/–16.5V 12355-018 VDD = +21V VSS = –11V 12355-015 INL ERROR (LSB) 1.0 12355-017 –2.0 0 12355-014 –0.5 AD5761R/AD5721R 3 MAX INL, +5V SPAN MAX INL, ±10V SPAN MIN INL, +5V SPAN MIN INL, ±10V SPAN VDD = +21V VSS = –11V 1 0 –1 –2 0.002 0 –0.002 2.75 3.00 –0.006 –40 0.8 0.010 FULL-SCALE ERROR (V) 0.2 0 –0.2 –0.4 0 –0.002 –0.004 –0.8 –0.008 2.75 3.00 REFERENCE VOLTAGE (V) –0.010 –40 –20 0.008 +5V U1 EXT +5V U2 INT ±10V U1 EXT ±10V U2 INT 0.006 25 50 85 105 125 图23. 满量程误差与温度的关系 0.15 VDD = +21V VSS = –11V 0 TEMPERATURE (°C) 图20. DNL误差与基准电压的关系 0.010 125 0.002 –0.006 2.50 105 0.004 –0.6 2.25 85 +5V U1 EXT +5V U2 INT ±10V U1 EXT ±10V U2 INT 0.006 0.4 –1.0 2.00 VDD = +21V VSS = –11V 0.008 12355-020 VDD = +21V VSS = –11V +5V U1 EXT +5V U2 INT ±10V U1 EXT ±10V U2 INT 0.10 GAIN ERROR (%FSR) 0.004 0.002 0 –0.002 –0.004 –0.006 0.05 0 –0.05 –0.10 –0.010 –40 –20 0 25 50 85 TEMPERATURE (°C) 105 125 12355-021 –0.008 图21. 零电平误差与温度的关系 –0.15 –40 –20 0 25 50 85 TEMPERATURE (°C) 图24. 增益误差与温度的关系 Rev. A | Page 14 of 35 105 125 12355-024 DNL ERROR (LSB) 0.6 50 图22. 中间电平误差与温度的关系 MAX DNL, ±10V SPAN MAX DNL, +5V SPAN MIN DNL, ±10V SPAN MIN DNL, +5V SPAN VDD = +21V VSS = –11V 25 TEMPERATURE (°C) 图19. INL误差与基准电压的关系 1.0 0 –20 12355-023 2.50 REFERENCE VOLTAGE (V) 12355-019 2.25 12355-022 –0.004 –3 2.00 ZERO-SCALE ERROR (V) +5V U1 EXT +5V U2 INT ±10V U1 EXT ±10V U2 INT 0.004 MIDSCALE ERROR (V) INL ERROR (LSB) 2 0.006 VDD = +21V VSS = –11V AD5761R/AD5721R 0.0005 0.030 TA = 25°C VREF = 2.5V 0 0.020 +5V U2 EXT +5V U1 INT ±10V U2 EXT ±10V U1 INT –0.0005 –0.0010 0.015 GAIN ERROR (%FSR) ZERO-SCALE ERROR (V) TA = 25°C VREF = 2.5V 0.025 –0.0015 –0.0020 –0.0025 –0.0030 0.010 0.005 –0.005 –0.010 –0.0035 –0.015 –0.0040 –0.020 –0.0045 –0.025 –0.0050 VDD/VSS = +10V/–1V VDD/VSS = +13.5V/–13.5V VDD/VSS = +7.5V/–1V VDD/V SS = +12.5V/–12.5V –0.030 VDD/V SS = +16.5V/–1V VDD/VSS = +16.5V/–16.5V VDD/V SS = +12.5V/–1V VDD/VSS = +14.5V/–14.5V +5V SPAN VDD/VSS = +6V/–1V ±10V SPAN VDD/VSS = +11V/–11V SUPPLY VOLTAGE (V) 0 VDD/VSS = +16.5V/–1V VDD/V SS = +16.5V/–16.5V VDD/VSS = +12.5V/–1V VDD/VSS = +14.5V/–14.5V SUPPLY VOLTAGE (V) 图25. 零电平误差与电源电压的关系 0.0005 VDD/V SS = +10V/–1V VDD/VSS = +13.5V/–13.5V VDD/VSS = +7.5V/–1V VDD/VSS = +12.5V/–12.5V 12355-025 +5V SPAN VDD/VSS = +6V/–1V ±10V SPAN VDD/VSS = +11V/–11V +5V U2 EXT +5V U1 INT ±10V U2 EXT ±10V U1 INT 0 12355-028 0.0010 图28. 增益误差与电源电压的关系 0.005 TA = 25°C VREF = 2.5V VDD = +21V VSS = –11V TA = 25⁰C +5V SPAN ±10V SPAN ZERO-SCALE ERROR (V) MIDSCALE ERROR (V) 0.003 –0.0005 –0.0010 +5V U2 EXT +5V U1 INT ±10V U2 EXT ±10V U1 INT –0.0015 –0.0020 0.001 –0.001 –0.003 –0.005 2.0 –0.0030 VDD/VSS = +10V/–1V VDD/VSS = +13.5V/–13.5V VDD/VSS = +7.5V/–1V VDD/VSS = +12.5V/–12.5V VDD/VSS = +16.5V/–1V VDD/VSS = +16.5V/–16.5V VDD/VSS = +12.5V/–1V VDD/V SS = +14.5V/–14.5V SUPPLY VOLTAGE (V) 图26. 中间电平误差与电源电压的关系 图29. 零电平误差与基准电压的关系 0.0010 TA = 25°C VREF = 2.5V 0.0008 0.0005 +5V SPAN ±10V SPAN VDD = +21V VSS = –11V TA = 25°C MIDSCALE ERROR (V) 0.0006 0 –0.0005 –0.0010 –0.0020 +5V SPAN VDD/VSS = +6V/–1V ±10V SPAN VDD/VSS = +11V/–11V VDD/VSS = +10V/–1V VDD/VSS = +13.5V/–13.5V VDD/V SS = +7.5V/–1V VDD/VSS = +12.5V/–12.5V SUPPLY VOLTAGE (V) 0 –0.0002 –0.0004 –0.0008 –0.0010 2.0 VDD/V SS = +16.5V/–1V VDD/VSS = +16.5V/–16.5V VDD/VSS = +12.5V/–1V VDD/V SS = +14.5V/–14.5V 0.0002 –0.0006 +5V U2 EXT +5V U1 INT ±10V U2 EXT ±10V U1 INT –0.0015 0.0004 12355-027 FULL-SCALEERROR (V) 3.0 图27. 满量程误差与电源电压的关系 2.5 REFERENCE VOLTAGE (V) 图30. 中间电平误差与基准电压的关系 Rev. A | Page 15 of 35 3.0 12355-030 0.0010 2.5 REFERENCE VOLTAGE (V) 12355-026 +5V SPAN VDD/VSS = +6V/–1V ±10V SPAN VDD/VSS = +11V/–11V 12355-029 –0.0025 AD5761R/AD5721R 0.005 +5V SPAN ±10V SPAN 0.05 VDD = +21V VSS = –11V TA = 25°C 0.03 TUE (%FSR) 0.003 –0.001 0.01 –0.01 –0.03 –0.003 2.5 3.0 REFERENCE VOLTAGE (V) 12355-031 –0.05 –0.005 2.0 ± 5V SPAN_INT –2.5V TO +7.5V SPAN_INT ±5V SPAN_EXT –2.5V TO +7.5V SPAN_EXT 0 +5V SPAN ±10V SPAN 30000 40000 50000 60000 图34. TUE与代码的关系，双极性输出 0.06 VDD = +21V VSS = –11V TA = 25°C +5V_U1_EXTREF +5V_U2_INTREF +5V_U3_INTREF ±10V_U1_EXTREF ±10V_U2_INTREF ±10V_U3_INTREF 0.05 0.03 VDD = +21V VSS = –11V 0.04 0.01 TUE (%FSR) GAIN ERROR (%FSR) 20000 CODE 图31. 满量程误差与基准电压的关系 0.05 10000 ±10V SPAN_INT ±3V SPAN_INT ±10V SPAN_EXT ±3V SPAN_EXT 12355-034 0.001 –0.01 0.03 0.02 –0.03 0.01 2.5 3.0 REFERENCE VOLTAGE (V) 0 –40 12355-032 –0.05 2.0 –20 0 +5V SPAN_INT +16V SPAN_INT +5V SPAN_EXT +16V SPAN_EXT 0.03 +10V SPAN_INT +20V SPAN_INT +10V SPAN_EXT +20V SPAN_EXT 40 60 80 100 120 图35. TUE与温度的关系 图32. 增益误差与基准电压的关系 0.05 20 TEMPERATURE (⁰C) 12355-035 FULL-SCALE ERROR (V) TA = 25°C 0.030 TA = 25°C 0.028 0.026 TA = 25°C VREF = 2.5V 0.024 0.022 TUE (%FSR) –0.01 0.018 0.016 0.014 0.012 0.01 0.008 0.006 +5V U2 EXT +5V U1 INT ±10V U2 EXT ±10V U1 INT 0.004 0.002 –0.05 0 10000 20000 30000 40000 50000 CODE 60000 0 +5V SPAN VDD/VSS = +6V/–1V ±10V SPAN VDD/VSS = +11V/–11V VDD/VSS = +10V/–1V VDD/VSS = +13.5V/–13.5V VDD/VSS = +7.5V/–1V VDD/VSS = +12.5V/–12.5V SUPPLY VOLTAGE (V) 图36. TUE与电源电压的关系 图33. TUE与代码的关系，单极性输出 Rev. A | Page 16 of 35 VDD/VSS = +16.5V/–1V VDD/VSS = +16.5V/–16.5V VDD/VSS = +12.5V/–1V VDD/VSS = +14.5V/–14.5V 12355-036 –0.03 12355-033 TUE (%FSR) 0.020 0.01 AD5761R/AD5721R 0.00001 VOUT 500mV 12355-037 SYNC 5V 5V 200µs/DIV 0.000001 0.0000001 0.00000001 0.000000001 AVDD = 21V AVSS = –11V DVCC = 5V LOAD = 2kΩ||200pF CAP ON VREF = 10nF 10 100 1k 10k 100k 1M FREQUENCY (Hz) 图40. 基准输出噪声谱密度与频率的关系 图37. 基准输出电压开启瞬变 2.5014 10 VDD = +21V 8 VSS = –11V TA = 25⁰C 2.5012 2.5010 4 VREFOUT (V) NOISE (µV PEAK) 6 2 0 –2 –4 2.5008 2.5006 2.5004 2.5002 –6 2.5000 –8 –0.8 –0.4 0 0.4 0.8 1.2 1.6 2.0 TIME (Seconds) VSS VDD SUPPLY VOLTAGE (V) 图41. 基准输出电压(VREFOUT )与电源电压的关系 图38. 内部基准源噪声(100 kHz带宽) 10 8 3.0 VDD = +21V VSS = –11V TA = 25⁰C INTERNAL REFERENCE (V) 6 4 2 0 –2 –4 VDD = +21V VSS = –11V TA = 25°C 2.5 2.0 BIPOLAR 10V UNIPOLAR 10V BIPOLAR 5V UNIPOLAR 5V –2.5V TO 7.5V BIPOLAR 3V UNIPOLAR 16V UNIPOLAR 20V –6 –8 –10 –2.0 –1.6 –1.2 –0.8 –0.4 0 0.4 0.8 1.2 1.6 TIME (Second) 2.0 12355-039 NOISE (µV PEAK) –13.50 –13.75 –14.00 –14.25 –14.50 –14.75 –15.00 –15.25 –15.50 –15.75 –16.00 –16.25 13.50 13.75 14.00 14.25 14.50 14.75 15.00 15.25 15.50 15.75 16.00 16.25 图39. 内部基准源噪声(0.1 Hz至10 Hz带宽) 1.5 –10 –8 –6 –4 –2 0 2 4 6 LOAD CURRENT (µA) 图42. 内部基准源与负载电流的关系 Rev. A | Page 17 of 35 8 10 12355-040 –1.2 12355-139 2.4998 –1.6 12355-038 –10 –2.0 12355-138 REFERENCE OUTPUT NOISE SPECTRAL DENSITY (V/√Hz) VREF AD5761R/AD5721R 15000 2.50175 10000 2.50150 VREFOUT (V) 2.50125 2.50100 2.50075 2.50050 ±10V +10V ±5V +5V –2.5V TO +7.5V ±3V +16V +20V 5000 0 –5000 –10000 –15000 2.50000 –40 –20 0 25 55 85 105 125 TEMPERATURE (°C) 12355-041 2.50025 –20000 –30 –20 –10 0 10 20 30 SOURCE/SINK CURRENT (mA) 图43. 基准输出电压与温度的关系 图46. 负满量程加载时输出放大器的 吸电流与源电流能力 70 0.0010 0.0008 SUPPLY CURRENT (A) 50 40 30 20 IDVCC 3V IDVCC 5V VDD = +21V VSS = –11V TA = 25⁰C LOAD = 2kΩ || 200pF INTERNAL REFERENCE 0.0009 60 NUMBER OF UNITS VDD = +21V VSS = –11V TA = 25°C 12355-044 OUTPUT VOLTAGE DELTA (µV) 2.50200 0.0007 0.0006 0.0005 0.0004 0.0003 0.0002 10 TEMPERATURE DRIFT (ppm/°C) 20000 15000 2 3 4 5 图47. 电源电流与逻辑输入电压的关系 6 ±10V +10V ±5V +5V –2.5V TO +7.5V ±3V +16V +20V 4 VDD = +21V VSS = –11V TA = 25°C LOAD = 2kΩ||200pF 2 VOUT (V) 10000 5000 0 0 –2 –5000 –20 –10 0 10 20 SOURCE/SINK CURRENT (mA) 30 40 图45. 正满量程加载时输出放大器的 吸电流与源电流能力 –6 –8.0 –6.0 –4.0 –2.0 SYNC ±5V, ZERO SCALE TO FULL SCALE 0 2.0 4.0 6.0 8.0 10.0 12.0 14.0 TIME (µs) 图48. 满量程建立时间(上升电压阶跃)，±5 V范围 Rev. A | Page 18 of 35 12355-046 –15000 –30 –4 VDD = +21V VSS = –11V TA = 25°C –10000 12355-043 OUTPUT VOLTAGE DELTA (µV) 25000 1 LOGIC INPUT VOLTAGE (V) 图44. 基准输出TC 30000 0 12355-042 2.856 2.634 2.412 2.189 1.967 1.745 1.523 1.301 1.078 0.856 0.412 0.634 0 0 12355-045 0.0001 AD5761R/AD5721R 6 0.10 SYNC 500-CODE STEP, ±5V SPAN 0.09 4 0.08 0.07 0.06 VDD =+21V VSS = –11V TA = 25°C LOAD = 2kΩ||200pF 0 VOUT (V) VOUT (V) 2 0.05 0.04 0.03 –2 0.02 2.0 4.0 6.0 8.0 10.0 12.0 14.0 TIME (µs) 8 6 2 VOUT (V) 0 –2 –4 –6 –8 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 TIME (µs) 12355-048 SYNC ±10V, ZERO SCALE TO FULL SCALE –3 –2 –1 0 0.20 0.19 0.18 0.17 0.16 0.15 0.14 0.13 0.12 0.11 0.1 0.09 0.08 0.07 0.06 0.05 0.04 0.03 0.02 0.01 0 –0.01 –2 8 6 6 4 4 2 2 0 –2 –4 SYNC 500-CODE STEP, ±10V SPAN VDD = +21V VSS = –11V TA = 25°C LOAD = 2kΩ||200pF –1 0 1 2 3 4 5 0 –2 –4 –6 –6 VDD = +21V VSS = –11V TA = 25°C LOAD = 2kΩ||200pF –12 –3.0 –1.0 1.0 3.0 VDD =+21V VSS = –11V TA = 25°C LOAD = 2kΩ –8 –10 5.0 7.0 9.0 11.0 13.0 TIME (µs) 15.0 12355-049 –10 5 0nF 1nF 5nF 7nF 10nF 10 VOUT (V) VOUT (V) 12 8 –8 4 图53. 500代码阶跃建立时间，±10 V范围 SYNC ±10V, FULLSCALE TO ZERO SCALE 10 3 TIME (µs) 图50. 满量程建立时间(上升电压阶跃)，±10 V范围 12 2 图51. 满量程建立时间(下降电压阶跃)，±10 V范围 –12 –5 0 5 10 15 TIME (µs) 图54. 不同容性负载下满量程建立时间，±10 V范围 Rev. A | Page 19 of 35 20 12355-052 VOUT (V) 4 –10 1 图52. 500代码阶跃建立时间，±5 V范围 VDD = +21V VSS = –11V TA = 25°C LOAD = 2kΩ||200pF 10 0 TIME (µs) 图49. 满量程建立时间(下降电压阶跃)，±5 V范围 12 –1 12355-051 0 12355-047 –6 –8.0 –6.0 –4.0 –2.0 –0.01 –2 12355-050 0 SYNC ±5V, FULL SCALE TO ZERO SCALE –12 VDD = +21V VSS = –11V TA = 25°C LOAD = 2kΩ||200pF 0.01 –4 AD5761R/AD5721R 6.0 0nF 1nF 5nF 7nF 10nF 5.5 5.0 VOUT (V) 4.5 10V VDD 4.0 10V 3.5 5V VSS VREFIN/VREFOUT 3.0 2.5 VOUT 20mV 2.0 0.5 0 –3 –2 –1 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 TIME (µs) 12355-053 VDD = +21V VSS = –11V TA = 25⁰C LOAD = 2kΩ 1.0 12355-156 1.5 2 20ms/DIV 图55. 不同容性负载下满量程建立时间， 0 V至5 V范围 图58. 上电毛刺 0.005 5V 0.004 SCLK 0.003 5V 0.002 0.001 5V 0 VOUT (V) SYNC SDI –0.001 –0.002 –0.003 –0.004 –0.005 1V –0.006 –0.007 VDD = 21V VSS = –11V LOAD = 2kΩ||200pF TA = 25°C –0.010 0 0.5 1.0 1.5 2.0 2.5 3.0 3.5 TIME (µs) VOUT 200µs/DIV 图56. 数模转换毛刺能量，5 V范围 图59. 软件完全复位毛刺(从满量程， 输出有负载，0 V至5 V范围) 0.004 5V 0.002 5V 0 5V SCLK SYNC SDI –0.002 –0.004 500mV –0.006 VDD = 21V VSS = –11V LOAD = 2kΩ||200pF TA = 25°C –0.010 0 0.5 1.0 1.5 2.0 2.5 3.0 TIME (µs) 3.5 VOUT 图57. 数模转换毛刺能量，±10 V范围 200µs/DIV 图60. 软件完全复位毛刺(从中间电平， 输出有负载，5 V范围) Rev. A | Page 20 of 35 12355-058 –0.008 12355-055 VOUT (V) 12355-057 –0.009 12355-054 –0.008 AD5761R/AD5721R 5V 5V SCLK 5V 5V SYNC 5V SDI 5V VOUT 2V SCLK SYNC SDI 200mV 200µs/DIV 200µs/DIV 图61. 软件完全复位毛刺(从零电平， 输出有负载，0 V至5 V范围) 5V 5V 图64. 软件完全复位毛刺(从零电平， 输出有负载，±10 V范围) SCLK 5V 5V SYNC 5V 12355-162 12355-059 VOUT SCLK SYNC 5V SDI 1V SDI VOUT 2V 200µs/DIV 200µs/DIV 图65. 输出范围变更毛刺，0 V至5 V范围 图62. 软件完全复位毛刺(从满量程， 输出有负载，±10 V范围) 5V 5V SCLK 5V SYNC 5V SDI 5V 5V 12355-263 12355-060 VOUT SCLK SYNC SDI VOUT 200mV 500mV 200µs/DIV 图66. 输出范围变更毛刺，±10 V范围 图63. 软件完全复位毛刺(从中间电平， 输出有负载，±10 V范围) Rev. A | Page 21 of 35 12355-164 200µs/DIV 12355-161 VOUT AD5761R/AD5721R 0.0015 NOISE INT REF NOISE EXT REF NOISE (µVp-p) 6 4 2 0 0.0010 0.0005 0 TA = 25°C VDD = 21V VSS = –11V DVCC = 5V 2.5V EXT REF LOAD = 2kΩ||200pF –0.0005 –1.5 –1.0 –0.5 0 0.5 1.0 1.5 2.0 TIME (Seconds) –0.0010 12355-265 –4 –2.0 24.1 24.1 24.2 24.3 24.4 24.5 24.5 24.6 24.7 24.8 24.9 24.9 25.0 25.1 25.2 25.3 25.3 25.4 25.5 25.6 25.7 25.7 25.8 25.9 –2 TIME (µs) 图70. 数字馈通 图67. 峰峰值噪声(电压输出噪声)， 0.1 Hz至10 Hz带宽 30 12355-168 8 VDD = +21V VSS = –11V VREFIN = 2.5V TA = 25⁰C DIGITAL FEEDTHROUGH (V p-p) 10 0 NOISE EXT REF NOISE INT REF –20 20 THD (dBV) NOISE (µV RMS) –40 10 0 –10 –60 –80 –100 –120 VDD = +21V VSS = –11V VREFIN = 2.5V TA = 25°C –1.5 –1.0 –0.5 0 0.5 1.0 1.5 2.0 TIME (Seconds) 图68. 峰峰值噪声(电压输出噪声)，100 kHz带宽 1600 1000 DAC OUTPUT NSD (nV/√Hz), INTREF, ZS DAC OUTPUT NSD (nV/√Hz), INTREF, MS DAC OUTPUT NSD (nV/√Hz), INTREF, FS 600 400 200 0 10 100 1k 10k 100k FREQUENCY (Hz) 1M 12355-163 NSD (nV/√Hz) 1200 800 0 2 4 6 8 10 12 FREQUENCY (kHz) 图71. 总谐波失真 VDD = +21V VSS = –11V TA = 25°C 1400 –160 图69. DAC输出噪声谱密度(NSD)与频率的关系， ±10 V范围 Rev. A | Page 22 of 35 14 16 18 20 12355-071 –30 –2.0 –140 12355-266 –20 AD5761R/AD5721R 术语 总不可调整误差(TUE) 增益误差 总不可调整误差衡量包括所有误差在内的总输出误差，即 增益误差衡量DAC的量程误差，它是指DAC传递特性的斜 INL误差、失调误差、增量误差以及在电源电压、温度和 率与理想值之间的偏差，用满量程范围的百分比表示(% 时间范围内的输出漂移，TUE用% FSR表示。 FSR)。从图24可以看出增益误差与温度的关系。 相对精度或积分非线性(INL) 增益误差温度系数(TC) 对于DAC，相对精度或积分非线性是指DAC输出与通过 增益误差温度系数(TC)衡量增益误差随温度的变化，用 DAC传递函数的两个端点的直线之间的最大偏差，单位为 FSR/°C表示。 LSB。图7所示为典型INL误差与DAC代码的关系图。 直流电源抑制比(DC PSRR) 差分非线性(DNL) 直流电源抑制比衡量输出电压对DAC电源直流变化的抑制能 差分非线性是指任意两个相邻编码之间所测得变化值与理 力。它在电源电压的给定直流变化下测量，用mV/V表示。 想的1 LSB变化值之间的差异。最大±1 LSB的额定微分非线 交流电源抑制比(AC PSRR) 性可确保单调性。AD5761R/AD5721R保证单调性。图11所 交流电源抑制比衡量输出电压对DAC电源交流变化的抑制 示为典型DNL误差与代码的关系图。 能力。它在电源电压的给定幅度和频率变化下测量，用分 单调性 贝(dB)表示。 如果输出针对数字输入码增加而增加或保持恒定，则DAC 输出电压建立时间 具有单调性。AD5761R/AD5721R在其整个工作温度范围内 输出电压建立时间是指对于一个满量程输入变化，输出建 具有单调性。 立为指定电平所需的时间量。满量程建立时间如图48至图 双极性零电平误差 51所示。 对于AD5761R/AD5721R，双极性零电平误差是DAC寄存器 数模转换毛刺脉冲 载入0x8000(直接二进制编码)或0x0000(二进制补码编码)时 数模转换毛刺脉冲是DAC寄存器中的编码输入变化时注入 模拟输出与0 V的理想半量程输出的偏差。 到模拟输出的脉冲。它一般规定为毛刺的面积，用nV-sec 双极性零电平温度系数(TC) 表示，数字输入代码在主进位跃迁中改变1 LSB时进行测量 双极性零电平温度系数(TC)衡量双极性零电平误差随温度 (参见图56和图57)。 的变化，用µV/°C表示。 毛刺脉冲峰值幅度 零电平误差 毛刺脉冲峰值幅度是DAC寄存器中的输入代码改变状态时 零电平误差是将0x0000(直接二进制编码)或0x8000(二进制 注入模拟输出的脉冲的峰值幅度。它规定为毛刺的幅度， 补码编码)载入DAC寄存器时的DAC输出电压误差。理想 用mV表示，数字输入代码在主进位跃迁中改变1 LSB时进行 情况下，输出电压为负满量程。从图21可以看出零电平误 测量。 差与温度的关系。 数字馈通 零电平误差温度系数 数字馈通衡量从DAC的数字输入注入DAC的模拟输出的脉 零电平误差温度系数衡量零电平误差随温度的变化，用 冲，但在DAC输出未更新时进行测量。数字馈通用nV-sec µV/°C表示。 表示，利用数据总线上的满量程代码变化测定。 失调误差 噪声频谱密度(NSD) 失调误差是指传递函数线性区内VOUT(实际)和VOUT(理想)之 噪声频谱密度衡量内部产生的随机噪声，用频谱密度 间的差值，用mV表示。 (nV/√Hz)表示。测量方法是将DAC加载到满量程，然后测 量输出端噪声。单位为nV/√Hz。噪声频谱密度曲线图如图 失调误差温度系数(TC) 失调误差温度系数衡量失调误差随温度的变化，用µV/°C 69所示。 表示。 Rev. A | Page 23 of 35 AD5761R/AD5721R 基准电压温度系数(TC) 总谐波失真(THD) 基准电压源TC衡量基准输出电压随温度的变化。基准电压 THD指所有谐波均方根和与基波的比值。 源TC利用黑盒法计算，该方法将温度系数(TC)定义为基准 对于AD5761R/AD5721R，其定义为： 电压输出在给定温度范围内的最大变化，用ppm/°C表示， 计算公式如下： THD (dB) = 20 × log  V − VREF _ MIN  6 TC =  REF _ MAX  × 10  VREF _ NOM × Temp Range  V22 + V32 + V42 + V52 + V62 V1 其中： V1是基波幅度的均方根值。 V2、V3、V4、V5及V6是二次到六次谐波幅度的均方根值。 其中： VREF_MAX是在整个温度范围内测量的最大基准电压输出。 VREF_MIN是在整个温度范围内测量的最小基准电压输出。 VREF_NOM是标称基准输出电压2.5 V。 Temp Range为额定温度范围−40°C至+125°C。 Rev. A | Page 24 of 35 AD5761R/AD5721R 工作原理 V REFIN 数模转换器 AD5761R/AD5721R分别是单通道、16/12位电压输出型 VREFIN/ VREFOUT DAC，输出范围可通过软件选择如下设置： R- 2R DAC REGISTER • 单极性输出电压：0 V至5 V、0 V至10 V、0 V至16 V、0 V VOUT CONFIGURABLE OUTPUT AMPLIFIER AGND 至20 V • 双极性输出电压：−2.5 V至+7.5 V、±3 V、±5 V、±10 V 数据通过4线串行外设接口(SPI)兼容型数字接口以24位字 12355-061 AGND OUTPUT RANGE CONTROL 格式写入AD5761R/AD5721R。这些器件还提供SDO引脚， 图72. DAC结构 以便于进行菊花链和回读配置。 R-2R DAC 传递函数 AD5761R的DAC架构由两个匹配的DAC部分组成。图73给 内部基准电压源默认使能。DAC的输入编码可以是直接二进 出了简化电路图。16位数据字的6个MSB经解码后驱动63个 制或二进制补码(仅限双极性范围)。因而，其传递函数为： 开关E0至E62，数据字的其余10位驱动10位电压模式R-2R 梯形网络的S0至S9开关。 载入DAC寄存器的代码决定VREF与地(AGND)之间的梯形网 其中： 络的哪些臂切换。输出电压从梯形网络末端获得，经放大 VREF为2.5 V。 后提供所选的输出电压。 D为载入DAC寄存器的代码的十进制等效值，如下所示： R 12位器件：0至4095。 2R 16位器件：0至65,535。 m和c的值如表7所示。 2R ... 2R 2R 2R ... 2R S0 S1 ... S9 E62 E61 ... E0 VREF 10-BIT R-2R LADDER c 4 2 1.2 1 0 0 0 0 6 MSBs DECODED INTO 63 EQUAL SEGMENTS 12355-062 m 8 4 2.4 4 8 6.4 4 2 VOUT 2R AGND 表7. 不同输出范围对应的m和c值 范围 ±10 V ±5 V ±3 V −2.5 V至+7.5 V 0 V至20 V 0 V至16 V 0 V至10 V 0 V至5 V R R 图73.DAC梯形结构 内部基准电压源 AD5761R/AD5721R内置基准电压源。上电时，片内基准电 压源开启，可通过设置控制寄存器中的软件可编程位DB5 来关闭此基准电压源。表12列出了该位的状态与工作模式 的对应关系。 内部基准电压通过VRFEFIN/VREFOUT引脚提供。如果利用基准 电压输出驱动外部负载，则需要使用缓冲器。建议在基准 DAC架构 DAC架构由一个R-2R DAC和一个输出缓冲放大器构成。图 72为DAC架构框图。注意，基准电压输入先缓冲起来，然 电压输出与DGND之间放置一个1 nF至100 nF的电容，以改 善噪声性能。 后再施加于DAC。AD5761R/AD5721R内置2.5 V、5 ppm/°C 基准电压缓冲器 (最大值)基准电压源。 AD5761R/AD5721R可以采用外部或内部基准电压源工作， 输出电压范围从可配置输出放大器获得，通过写入控制寄 基准电压输入范围是2 V至3 V，额定性能为2.5 V。输入电压 存器中的3个LSB (RA[2:0])来选择。 先缓冲起来，然后再施加于DAC核心。 Rev. A | Page 25 of 35 AD5761R/AD5721R DAC输出放大器 菊花链操作 输出放大器能够产生单极性和双极性两种输出电压，它能 对于包含数个器件的系统，可利用SDO引脚通过菊花链方 驱动与接AGND的1 nF电容并联的2 kΩ负载。输出放大器的 式将多个器件连接起来。菊花链模式有助于系统诊断和减 源电流和吸电流能力如图45所示。 少串行接口线的数量。SYNC的第一个下降沿启动写周 期。当SYNC为低电平时，SCLK不断施加到输入移位寄存 串行接口 AD5761R/AD5721R 4线数字接口(SYNC、SCLK、SDI和SDO) 兼容SPI。写序列开始于SYNC线被拉低后，此线必须保持 低电平，直到从SDI引脚载入完整的数据字。数据在SCLK 器。如果施加了24个以上的时钟脉冲，则数据从移位寄存 器纹波输出并出现在SDO线路上。此数据在SCLK上升沿逐 个输出，并在SCLK的下降沿有效。 下降沿跃迁时载入(参见图2)。当SYNC变回高电平时，串 将第一个器件的SDO连接到菊花链中下一个器件的SDI输 行数据字按照表10中的说明解码。AD5761R/AD5721R带有 入，可构建一个多器件接口。系统中的每个器件都需要24 一个SDO引脚，允许用户以菊花链形式将多个器件连接在 个时钟脉冲，因此总时钟周期数必须等于24 x N，其中N为 一起或回读寄存器内容。 菊花链中的AD5761R/AD5721R器件总数。当所有器件的串 行传输都完成时，SYNC变为高电平，这样可以锁存菊花 独立操作 链中各器件的输入数据，防止额外的数据进入输入移位寄 串行接口采用连续式和非连续式两种串行时钟工作。仅当 存器。 SYNC在正确的时钟周期数内保持低电平时，才能使用连 CONTROLLER 续的SCLK时钟源。 DATA OUT 在选通时钟模式下，必须采用包含确切时钟周期数的突发 时钟，在时钟周期结束后必须将SYNC置为高电平来锁存 数据。SYNC的第一个下降沿启动写周期。SCLK必须在24 AD5761R/ AD5721R* SDI SERIAL CLOCK SCLK CONTROL OUT SYNC DATA IN SDO 个时钟下降沿后，才能将SYNC重新拉高。如果在第24个 SCLK下降沿之前拉高SYNC，写入的数据无效。如果拉高 SDI SYNC前有超过24个SCLK下降沿，输入数据同样无效。 AD5761R/ AD5721R* 输入移位寄存器在SYNC的上升沿更新。若需进行其他串 SCLK 行传输，必须将SYNC再次拉低。串行传输结束后，数据 SYNC SDO 自动从输入移位寄存器传送到寻址寄存器。写入周期完成 时，就可以在LDAC为高电平的同时拉低SYNC，从而更新 输出。 SDI AD5761R/ AD5721R* 回读操作 输入寄存器、DAC寄存器和控制寄存器的内容可通过SDO SCLK 引脚回读。图4显示了这些寄存器的解码情况。寻址一个 SYNC 时钟周期输出。时钟必须在SYNC为低电平时施加。当 *ADDITIONAL PINS OMITTED FOR CLARITY. SYNC返回高电平时，SDO引脚变为三态。当读取单个寄 存器时，无操作(NOP)功能用于输出数据。如果读取一个 以上的寄存器，则第一个待寻址寄存器的数据可以在寻址 第二个待读取寄存器的同时输出。要完成一个回读操作， 必须使能SDO引脚。SDO引脚默认使能。 12355-063 SDO 待读取的寄存器后，数据将通过SDO引脚在接下来的24个 图74. 菊花链框图 硬件控制引脚 加载DAC功能(LDAC) 数据传输到DAC的输入寄存器之后，有两种方法可以更新 DAC寄存器和DAC输出。根据SYNC和LDAC的状态，选择 两种更新模式之一：同步DAC更新或异步DAC更新。 Rev. A | Page 26 of 35 AD5761R/AD5721R 同步DAC更新 如果芯片温度超过约150°C，则ALERT引脚变为低电平， 在同步DAC更新模式下，当数据进入输入移位寄存器时， ETS位的值决定器件数字电源的状态，即内部数字电源是 LDAC保持低电平。DAC输出在SYNC的上升沿更新。 上电还是关断。如果ETS位设置为0，则当芯片温度超过约 150°C时，内部数字电源上电。如果ETS位设置为1，则当 异步DAC更新 在异步DAC更新模式下，当数据进入输入移位寄存器时， LDAC保持高电平。拉高SYNC后，通过拉低LDAC可以更 芯片温度超过约150°C时，内部数字电源关断，器件不工 作(参见表11和表12)。 为使器件正常工作，AD5761R/AD5721R上电温度必须低于 新DAC输出。此时在LDAC的下降沿进行更新。 150°C。 复位功能(RESET) AD5761R/AD5721R可以通过两种方式复位至上电状态：一是 热滞 置位RESET引脚，二是利用软件完全复位寄存器(见表26)。 热滞是指当温度从环境温度变冷再变热之后回到环境温度 时基准电压上出现的电压差。AD5761R热滞数据如图75所 异步清零功能(CLEAR) CLEAR引脚是下降沿有效输入，允许输出清零至用户自定 义值。清零代码值可通过写入控制寄存器中的位10和位9 进行编程(参见表11和表12)。CLEAR必须保持低电平至少 示 。 其 测 量 条 件 是 从 环 境 温 度 变 为 −40°C， 然 后 变 为 125°C，再回到环境温度。然后，测得两次环境温度下测 量结果之间的偏差VREF(如图75所示)。 5 20 ns才能完成该操作(见图2)。当CLEAR信号变回高电平后， 输出保持清零值，直到新值载入DAC寄存器。 报警功能(ALERT) 当ALERT引脚置位低电平时，需要回读控制寄存器以澄清 是否发生短路或掉电情况，这取决于位12和位11(分别为 SC和BO位)的值(参见表15和表16)。如果没有发生以上情 NUMBER OF HITS 4 况，则说明温度超过约150°C。 3 2 1 平。第一次写入控制寄存器以配置DAC之后，ALERT引脚 置位高电平。 0 –120 –100 –80 –60 DISTORTION (ppm) 图75. 热滞 Rev. A | Page 27 of 35 –40 –20 12355-169 ALERT引脚在上电、软件完全复位或硬件复位期间为低电 AD5761R/AD5721R 寄存器详解 输入移位寄存器 输入移位寄存器为24位宽。在工作速率最高达50 MHz的串行时钟输入SCLK的控制下，数据作为24位字以MSB优先的方式 载入器件。输入移位寄存器由3个无关位、1个固定值位(DB20 = 0)、4个地址位和一个16位或12位数据字组成，分别如表8 和表9所示。 表8. AD5761R 16位输入移位寄存器格式 MSB DB23 X1 1 LSB DB22 X1 DB21 X1 DB20 0 DB19 DB18 DB17 寄存器地址 DB16 DB[15:0] 寄存器数据 DB18 DB17 寄存器地址 DB16 DB[15:4] 寄存器数据 X表示无关。 表9. AD5721R 12位输入移位寄存器格式 MSB DB23 X1 1 LSB DB22 X1 DB21 X1 DB20 0 DB19 X表示无关。 表10. 输入移位寄存器命令 DB19 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 寄存器地址 DB18 DB17 0 0 0 0 0 1 0 1 1 0 1 0 1 1 1 1 0 0 0 0 0 1 0 1 1 0 1 0 1 1 1 1 DB16 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 命令 无操作 写入输入寄存器(无更新) 从输入寄存器更新DAC寄存器 写入和更新DAC寄存器 写入控制寄存器 无操作 无操作 软件数据复位 保留 禁用菊花链功能 回读输入寄存器 回读DAC寄存器 回读控制寄存器 无操作 无操作 软件完全复位 Rev. A | Page 28 of 35 DB[3:0] XXXX1 AD5761R/AD5721R 控制寄存器 控制寄存器控制AD5761R/AD5721R的工作模式。控制寄存器选项如表11和表12所示。 上电时，完全复位或硬件复位之后，DAC输出通过1 kΩ电阻箝位至地，输出缓冲器保持关断模式。为了配置器件、消除地 电压箝位以及让输出缓冲器上电，需要对控制寄存器执行写操作。 工作过程中重新配置DAC输出范围时，必须先向器件写入软件完全复位命令(参见表26)，然后写入控制寄存器。 表11. 写入控制寄存器 MSB DB[23:21] DB20 XXX 1 0 1 DB[19:16] 寄存器地址 0100 DB[15:11] DB[10:9] DB8 XXXX1 CV[1:0] OVR DB7 DB6 寄存器数据 B2C ETS X表示无关。 表12. 控制寄存器功能 位名称 CV[1:0] OVR B2C ETS IRO PV[1:0] RA[2:0] 描述 CLEAR电压选择。 00: 零电平 01: 中间电平 10、11: 满量程 5%超范围。 0: 禁用5%超范围。 1: 使能5%超范围 双极性范围。 0: 针对双极性输出范围，DAC输入为直接二进制编码。 1: 针对双极性输出范围，DAC输入为二进制补码编码。 热关断报警。如果器件在温度高于150°C(大于器件的额定最大值)的情况下上电， 报警功能可能无法正常工作。 0: 芯片温度超过150°C时，内部数字电源不关断。 1: 芯片温度超过150°C时，内部数字电源关断。 内部基准电压源。 0: 内部基准电压源关闭 1: 内部基准电压源开启 上电电压。 00: 零电平 01: 中间电平 10, 11: 满量程 输出范围。配置输出范围之后，器件必须复位。 000: −10 V至+10 V 001: 0 V至+10 V 010: −5 V至+5 V 011: 0 V至5 V 100: −2.5 V至+7.5 V 101: −3 V至+3 V 110: 0 V至16 V 111: 0 V至20 V Rev. A | Page 29 of 35 DB5 DB[4:3] LSB DB[2:0] IRO PV[1:0] RA[2:0] AD5761R/AD5721R 表13. 双极性输出范围可能的代码 直接二进制 1111 1110 1101 1100 1011 1010 1001 1000 0111 0110 0101 0100 0011 0010 0001 0000 十进制代码 7 6 5 4 3 2 1 0 −1 −2 −3 −4 −5 −6 −7 −8 二进制补码 0111 0110 0101 0100 0011 0010 0001 0000 1111 1110 1101 1100 1011 1010 1001 1000 回读控制寄存器 回读控制寄存器通过将寄存器地址设置为1100来提供控制寄存器的内容。表14列出了此命令的24位移位寄存器，其中后16 位是无关位。 在下一命令执行期间，控制寄存器内容通过SDO引脚移出，MSB首先移出。表15列出了从SDO引脚读出的24位数据，其中 DB23是第一个移出的位。 表14. 回读控制寄存器，24位移位寄存器送至SDI引脚 MSB DB[23:21] DB20 XXX 1 0 1 LSB DB[19:16] 寄存器地址 1100 DB[15:0] 寄存器数据 无关 X表示无关。 表15. 回读控制寄存器，24位数据从SDO引脚读出 MSB DB[23:21] DB20 XXX 1 0 1 DB[19:16] 寄存器地址 1100 DB[15:13] DB12 DB11 DB[10:9] XXX1 SC BO CV[1:0] X表示无关。 表16. 回读控制寄存器位功能描述 位名称 SC BO 描述 短路状况。每次写入控制寄存器时，SC位都会复位。 0: 未检测到短路状况 1: 检测到短路状况 掉电状况。每次写入控制寄存器时，BO位都会复位。 0: 未检测到掉电状况 1: 检测到掉电状况 Rev. A | Page 30 of 35 DB8 DB7 寄存器数据 OVR B2C DB6 DB5 DB[4:3] LSB DB[2:0] ETS IRO PV[1:0] RA[2:0] AD5761R/AD5721R 从输入寄存器更新DAC寄存器 更新DAC寄存器功能用输入寄存器中保存的数据加载DAC寄存器并更新DAC输出电压。此操作与软件LDAC等效。表17说 明如何将数据写入DAC寄存器。 表17. 从输入寄存器更新DAC寄存器 MSB DB23 DB22 DB21 DB20 X1 X1 X1 0 1 LSB DB19 DB18 DB17 寄存器地址 0010 DB16 DB[15:0] 寄存器数据 无关 X表示无关。 回读DAC寄存器 回读DAC寄存器通过将寄存器地址设置为1011来提供DAC寄存器的内容。表18列出了此命令的24位移位寄存器。在下一命 令执行期间，DAC寄存器内容通过SDO引脚移出，MSB首先移出。表19列出了从SDO引脚读出的24位数据，其中DB23是 第一个移出的位。 表18. 回读DAC寄存器，24位移位寄存器送至SDI引脚 MSB DB23 DB22 DB21 DB20 X1 X1 X1 0 1 LSB DB19 DB18 DB17 寄存器地址 1011 DB16 DB[15:0] 寄存器数据 无关 X表示无关。 表19. 回读DAC寄存器，24位数据从SDO引脚读出 MSB DB23 DB22 DB21 DB20 X1 X1 X1 0 1 LSB DB19 DB18 DB17 寄存器地址 1011 DB16 DB[15:0] 寄存器数据 从DAC寄存器读出的数据 X表示无关。 写入和更新DAC寄存器 写入和更新DAC寄存器(寄存器地址0011)用从输入移位寄存器输入的数据字更新输入寄存器和DAC寄存器，与LDAC的状 态无关。 将寄存器地址设置为0001，以将输入移位寄存器中的数据写入输入寄存器，MSB首先通过SDI引脚输入。 表20. 写入和更新DAC寄存器 MSB DB23 DB22 DB21 DB20 X1 X1 X1 X1 X1 X1 0 0 1 LSB DB19 DB18 X表示无关。 Rev. A | Page 31 of 35 DB17 寄存器地址 0001 0011 DB16 DB[15:0] 寄存器数据 加载的数据 加载的数据 AD5761R/AD5721R 回读输入寄存器 回读输入寄存器通过将寄存器地址设置为1010来提供输入寄存器的内容。表21列出了此命令的24位移位寄存器。在下一命 令执行期间，输入寄存器内容通过SDO引脚移出，MSB首先移出。表22列出了从SDO引脚读出的24位数据，其中DB23是 第一个移出的位。 表21. 回读输入寄存器，24位移位寄存器送至SDI引脚 MSB DB23 DB22 DB21 DB20 X1 X1 X1 0 1 LSB DB19 DB18 DB17 寄存器地址 1010 DB16 DB[15:0] 寄存器数据 无关 X表示无关。 表22. 回读输入寄存器，24位数据从SDO引脚读出 MSB DB23 DB22 DB21 DB20 X1 X1 X1 0 1 LSB DB19 DB18 DB17 寄存器地址 1010 DB16 DB[15:0] 寄存器数据 从输入寄存器读出的数据 X表示无关。 禁用菊花链功能 不需要菊花链功能时，可将其禁用以节省SDO缓冲器的功耗(参见表23)。禁用后即不支持回读请求，因为SDO引脚处于三态。 表23. 禁用菊花链功能寄存器 MSB DB23 DB22 DB21 DB20 X1 X1 X1 0 1 LSB DB19 DB18 DB17 寄存器地址 1001 DB16 DB[15:1] DB0 寄存器数据 无关 DDC X表示无关。 表24. 禁用菊花链位功能描述 位名称 DDC 描述 DDC决定使能还是禁用器件的菊花链功能。默认情况下，菊花链功能使能。 0: 使能器件的菊花链功能。 1: 禁用器件的菊花链功能。 软件数据复位 AD5761R/AD5721R可通过软件复位至零电平、中间电平或满量程(参见表25)。器件的复位值由PV[1:0]位指定，这些位在写入 控制寄存器命令时设置(参见表11和表12)。 表25. 软件数据复位寄存器 MSB DB23 DB22 DB21 DB20 X1 X1 X1 0 1 LSB DB19 DB18 X表示无关。 Rev. A | Page 32 of 35 DB17 寄存器地址 0111 DB16 DB[15:0] 寄存器数据 无关 AD5761R/AD5721R 软件完全复位 此器件可通过软件实现完全复位(参见表26)。当寄存器地址设置为1111时，器件表现为上电状态，输出箝位至AGND，输 出缓冲器关断。为了配置器件、消除1 kΩ电阻地电压箝位以及让输出缓冲器上电，用户必须对控制寄存器执行写操作。 正常工作期间重新配置DAC输出范围时，也会发出软件完全复位命令。 表26. 软件完全复位寄存器 MSB DB23 DB22 DB21 DB20 X1 X1 X1 0 1 LSB DB19 DB18 DB17 寄存器地址 1111 DB16 DB[15:0] 寄存器数据 无关 DB17 DB16 寄存器地址 0000/0101/0110/1101/1110 DB[15:0] 寄存器数据 无关 X表示无关。 无操作寄存器 无操作寄存器会被忽略，不能改变器件状态(参见表27)。 表27. 无操作寄存器 MSB DB23 DB22 DB21 DB20 X1 X1 X1 0 1 LSB DB19 DB18 X表示无关。 Rev. A | Page 33 of 35 AD5761R/AD5721R 应用信息 典型工作电路 电源考虑 图76显示了AD5761R/AD5721R的典型工作电路。该16/12 为 了 提 供 8个 输 出 电 压 范 围 中 的 任 一 范 围 ， AD5761R/ 位精密DAC所需的外部器件只有电源引脚和电源电压上的 AD5721R必须通过如下三个电源供电：V DD = 21 V、V SS = 去耦电容。由于AD5761R/AD5721R内置基准电压源和基准 −11 V和DVCC = 5 V。 电压源缓冲器，因而无需外部双极性基准电压源和相关缓 对于要求高电源效率和低噪声性能的应用，建议使用开关 稳压器ADP5070来将5 V输入轨转换为两个中间电压轨(+23 V 图76中，VDD连接到15 V，VSS连接到−15 V，但VDD和VSS分别 和−13 V)，然后用超低噪声、低压差(LDO)稳压器(ADP7142 可以采用4.75 V至30 V和−16.5 V至0 V的电源供电。 和ADP7182)调节这些中间电压轨。图77展示的是建议方法。 AD5761R/ AD5721R 1 ALERT DGND 16 CLEAR 2 CLEAR DVCC 15 RESET 3 VREFIN 4 SCLK 14 RESET VREFIN/ 13 SYNC VREFOUT –15V VOUT +15V 100nF 10µF 100nF 10µF 5 AGND 6 VSS 7 VOUT SDO 10 8 VDD DNC SDI 12 LDAC 11 +5V INPUT + 10µF +5V +23V ADP7142 +21V: VDD ADP7142 +5V: DVCC ADP7182 –11V: VSS LDO LDO SYNC ADP5070 SDI +5V INPUT LDAC SDO DC-TO-DC SWITCHING REGULATOR –13V LDO 图77. ADP7142和ADP7182后调节 9 NOTES 1. DNC = DO NOT CONNECT. DO NOT CONNECT TO THIS PIN. 图76. 典型工作电路 DC-TO-DC SWITCHING REGULATOR SCLK 12355-064 ALERT ADP5070 100nF 12355-070 冲器，这样便节省了总成本和电路板空间。 评估板 ADI公司提供AD5761R评估板，旨在帮助设计者轻松地对 器件性能进行评估。AD5761R评估套件包括一片搭载相关 元件并经过测试的AD5761R印刷电路板(PCB)。评估板连 接到PC的USB端口，软件与评估板一同提供，便于用户设 置AD5761R。EVAL-AD5761RSDZ用户指南提供了评估板 工作的全部细节。 Rev. A | Page 34 of 35 AD5761R/AD5721R 外形尺寸 5.10 5.00 4.90 16 9 4.50 4.40 4.30 6.40 BSC 1 8 PIN 1 1.20 MAX 0.15 0.05 0.30 0.19 0.65 BSC COPLANARITY 0.10 0.20 0.09 0.75 0.60 0.45 8° 0° SEATING PLANE COMPLIANT TO JEDEC STANDARDS MO-153-AB 图78. 16引脚超薄紧缩小型封装[TSSOP] (RU-16) 图示尺寸单位：mm PIN 1 INDICATOR 3.10 3.00 SQ 2.90 0.30 0.23 0.18 0.50 BSC 13 PIN 1 INDICATOR 16 1 12 1.75 1.60 SQ 1.45 EXPOSED PAD 9 0.80 0.75 0.70 4 0.25 MIN BOTTOM VIEW 0.05 MAX 0.02 NOM COPLANARITY 0.08 0.20 REF SEATING PLANE 5 8 FOR PROPER CONNECTION OF THE EXPOSED PAD, REFER TO THE PIN CONFIGURATION AND FUNCTION DESCRIPTIONS SECTION OF THIS DATA SHEET. 08-16-2010-E TOP VIEW 0.50 0.40 0.30 COMPLIANT TO JEDEC STANDARDS MO-220-WEED-6. 图79. 16引脚引线框芯片级封装[LFCSP_WQ] 3 mm × 3 mm超薄四方体 (CP-16-22) 图示尺寸单位：mm 订购指南 型号1 AD5721RBRUZ AD5721RBRUZ-RL7 AD5721RBCPZ-RL7 AD5761RARUZ AD5761RARUZ-RL7 AD5761RBRUZ AD5761RBRUZ-RL7 AD5761RACPZ-RL7 AD5761RBCPZ-RL7 EVAL-AD5761RSDZ 1 分辨率 (位) 12 12 12 16 16 16 16 16 16 内部基准 电压(V) 2.5 2.5 2.5 2.5 2.5 2.5 2.5 2.5 2.5 温度范围 −40°C至+125°C −40°C至+125°C −40°C至+125°C −40°C至+125°C −40°C至+125°C −40°C至+125°C −40°C至+125°C −40°C至+125°C −40°C至+125°C Z = 符合RoHS标准的器件。 ©2014–2015 Analog Devices, Inc. All rights reserved. Trademarks and registered trademarks are the property of their respective owners. D12355sc-0-5/15(A) Rev. A | Page 35 of 35 INL (LSB) ±0.5 ±0.5 ±0.5 ±8 ±8 ±2 ±2 ±8 ±2 封装描述 16引脚 TSSOP 16引脚 TSSOP 16引脚 LFCSP_WQ 16引脚 TSSOP 16引脚 TSSOP 16引脚 TSSOP 16引脚 TSSOP 16引脚 LFCSP_WQ 16引脚 LFCSP_WQ 评估板 封装选项 RU-16 RU-16 CP-16-22 RU-16 RU-16 RU-16 RU-16 CP-16-22 CP-16-22 标识 DHN DJ5 DJ6