0
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心
发布
  • 发文章

  • 发资料

  • 发帖

  • 提问

  • 发视频

创作活动
AD5764RBSUZ

AD5764RBSUZ

  • 厂商:

    AD(亚德诺)

  • 封装:

    TQFP32

  • 描述:

    IC DAC 16BIT QUAD VOUT 32-TQFP

  • 数据手册
  • 价格&库存
AD5764RBSUZ 数据手册
完整的四通道、16位、高精度、 串行输入、双极性电压输出DAC AD5764R 产品特性 概述 完整的四通道、16位数模转换器(DAC) 可编程输出范围:±10 V、±10.2564 V或±10.5263 V 积分非线性(INL)误差:±1 LSB(最大值);微分非线性(DNL)误 差:±1 LSB(最大值) 低噪声:60 nV/√Hz 建立时间:10 μs(最大值) 集成基准电压缓冲器 内部基准电压源:10 ppm/°C(最大值) 片内芯片温度传感器 上电/掉电期间输出受控 可编程短路保护 通过LDAC同时更新 异步CLR清零至零代码 数字失调和增益调整 逻辑输出控制引脚 DSP/微控制器兼容串行接口 温度范围:−40°C至+85°C iCMOS工艺技术 AD5764R是一款四通道、16位、串行输入、双极性输出 DAC,工作电压范围为±11.4 V至±16.5 V。标称满量程输出 范围为±10 V。该器件内置输出放大器、基准电压缓冲器以 及专有上电/断电控制电路。还有一个数字I/O端口,可通 过串行接口进行编程,以及一个模拟温度传感器。每个通 道均配有数字失调与增益调整寄存器。 应用 工业自动化 开环/闭环伺服控制 过程控制 数据采集系统 自动测试设备 汽车测试与测量 高精度仪器仪表 AD5764R是一款高性能转换器,单调,积分非线性(INL)为 ±1 LSB,噪声很低,建立时间为10 μs。该器件包括一个片内 5 V基准电压源,温度系数为10 ppm/°C(最大值)。上电期间, 当电源电压变化时,VOUTx通过一个低阻抗路径箝位在0 V。 AD5764R基于iCMOS®技术平台制成,该平台专为工业/仪 器仪表设备OEM制造商的模拟系统设计师而设计,他们需 要能在较高电压下工作的高性能IC。基于iCMOS平台能够 开发出可采用30 V电源、工作电压为±15 V的模拟IC,同时 可大大降低功耗、缩小封装尺寸并提升交流与直流性能。 AD5764R采用串行接口,能够以最高30 MHz的时钟速率工 作,并且与DSP和微控制器接口标准兼容。利用双缓冲, 所有DAC可实现同时更新。输入编码可以通过编程设置为 二进制补码或偏移二进制格式。异步清零功能可将所有数 据寄存器清零至双极性零或零电平,具体取决于所用的编 码方式。AD5764R是闭环伺服控制和开环控制应用的理想 之选。它采用32引脚TQFP封装,保证温度范围为−40°C至 +85°C工业温度范围(其功能框图见图1)。 Rev. D Information furnished by Analog Devices is believed to be accurate and reliable. However, no responsibility is assumed by Analog Devices for its use, nor for any infringements of patents or other rights of third parties that may result from its use. Specifications subject to change without notice. No license is granted by implication or otherwise under any patent or patent rights of Analog Devices. Trademarks and registered trademarks are the property of their respective owners. One Technology Way, P.O. Box 9106, Norwood, MA 02062-9106, U.S.A. www.analog.com Tel: 781.329.4700 Fax: 781.461.3113 ©2008–2011 Analog Devices, Inc. All rights reserved. ADI中文版数据手册是英文版数据手册的译文,敬请谅解翻译中可能存在的语言组织或翻译错误,ADI不对翻译中存在的差异或由此产生的错误负责。如需确认任何词语的准确性,请参考ADI提供 的最新英文版数据手册。 AD5764R 目录 特性.................................................................................................. 1 应用.................................................................................................. 1 概述.................................................................................................. 1 修订历史 ......................................................................................... 2 功能框图 ......................................................................................... 3 技术规格 ......................................................................................... 4 交流工作特性 ........................................................................... 6 时序特性.................................................................................... 7 绝对最大额定值.......................................................................... 10 热阻 .......................................................................................... 10 ESD警告................................................................................... 10 引脚配置和功能描述 ................................................................. 11 典型性能参数 .............................................................................. 13 术语................................................................................................ 19 工作原理 ....................................................................................... 21 DAC架构 ................................................................................. 21 基准电压缓冲 ......................................................................... 21 串行接口.................................................................................. 21 通过LDAC同时更新 ............................................................. 22 传递函数.................................................................................. 23 异步清零(CLR)....................................................................... 23 寄存器 ........................................................................................... 24 功能寄存器 ............................................................................. 24 数据寄存器 ............................................................................. 25 粗调增益寄存器..................................................................... 25 微调增益寄存器..................................................................... 25 失调寄存器 ............................................................................. 26 失调和增益调整成功范例 ................................................... 26 设计特性 ....................................................................................... 27 模拟输出控制 ......................................................................... 27 数字失调和增益控制............................................................ 27 可编程短路保护..................................................................... 27 数字I/O端口 ........................................................................... 27 芯片温度传感器..................................................................... 27 局部接地失调调整 ................................................................ 27 应用信息 ....................................................................................... 28 典型工作电路 ......................................................................... 28 布局指南 ....................................................................................... 30 电流隔离接口 ......................................................................... 30 微处理器接口 ......................................................................... 30 评估板 ...................................................................................... 31 外形尺寸 ....................................................................................... 32 订购指南.................................................................................. 32 修订历史 2011年10月—修订版C至修订版D 将50 MHz改为30 MHz...........................................................通篇 更改表3参数t1、t2和t3 .................................................................. 7 2011年7月—修订版B至修订版C 将30 MHz改为50 MHz 通篇 ....................................................... 1 更改表3参数t1、t2和t3 .................................................................. 7 2009年2月——修订版0至修订版A 更改表1的“测试条件/注释”,增加表1尾注 ........................... 4 增加表2尾注 .................................................................................. 6 增加表3尾注 .................................................................................. 7 2008年10月—版本0:初始版 2009年8月—修订版A至修订版B 删除表1的尾注1 ............................................................................ 4 删除表2的尾注1 ............................................................................ 6 删除表3的尾注1,更改表3的参数t6......................................... 7 更改“订购指南”........................................................................... 32 Rev. D | Page 2 of 32 AD5764R 功能框图 PGND AVDD AVSS AVDD AVSS REFOUT REFGND DVCC DGND 16 SDIN SCLK SYNC INPUT SHIFT REGISTER AND CONTROL LOGIC REFERENCE BUFFERS 5V REFERENCE AD5764R INPUT REG A DATA REG A RSTOUT REFAB RSTIN VOLTAGE MONITOR AND CONTROL 16 ISCC G1 DAC A VOUTA G2 GAIN REG A AGNDA OFFSET REG A SDO INPUT REG B DATA REG B 16 G1 DAC B VOUTB G2 GAIN REG B AGNDB OFFSET REG B D0 D1 INPUT REG C DATA REG C 16 G1 DAC C VOUTC G2 GAIN REG C AGNDC OFFSET REG C BIN/2sCOMP INPUT REG D DATA REG D 16 G1 DAC D VOUTD G2 GAIN REG D AGNDD OFFSET REG D LDAC 图1. Rev. D | Page 3 of 32 REFERENCE BUFFERS TEMP SENSOR REFCD TEMP 06064-001 CLR AD5764R 技术规格 AVDD = 11.4 V至16.5 V,AVSS = −11.4 V至−16.5 V,AGND = DGND = REFGND = PGND = 0 V;REFAB = REFCD = 5 V(外部基准 电压);DVCC = 2.7 V至5.25 V,RLOAD = 10 kΩ,CL = 200 pF。除非另有说明,所有规格均相对于TMIN至TMAX而言。 表1. 参数 精度 分辨率 相对精度(INL) 差分非线性(DNL) 双极性零误差 双极性零电平温度系数2 零刻度误差 零电平温度系数2 增益误差 增益温度系数2 直流串扰2 基准电压输入/输出 基准输入2 基准输入电压 直流输入阻抗 输入电流 基准电压范围 基准输出 输出电压 基准电压温度系数2 RLOAD2 电源灵敏度2 输出噪声2 噪声频谱密度2 输出电压漂移与时间的关系2 热滞2 输出特性2 输出电压范围3 输出电压漂移与时间的关系 短路电流 负载电流 容性负载稳定性 RLOAD = ∞ RLOAD = 10 kΩ 直流输出阻抗 B级1 C级1 单位 16 ±2 ±1 ±2 16 ±1 ±1 ±2 位 LSB(最大值) LSB(最大值) mV(最大值) ±3 ±2 ±2 ±3 ±2 ±2 ±2.5 ±2 ±0.02 ±2 0.5 ±2.5 ±2 ±0.02 ±2 0.5 mV(最大值) ppm FSR/°C(最大值) mV(最大值) 25°C;其他温度下的误差用零电平 温度系数获得 mV(最大值) ppm FSR/°C(最大值) % FSR(最大值) ppm FSR/°C(最大值) LSB(最大值) 5 1 ±10 1/7 5 1 ±10 1/7 V(标称值) MΩ(最小值) µA(最大值) V(最小值/最大值) ±1%(额定性能) 100 MΩ(典型值) ±30 nA(典型值) 4.995/5.005 ±10 1 300 18 75 ±40 4.995/5.005 ±10 1 300 18 75 ±40 25°C时,AVDD/AVSS = ±13.5 V 1.7ppm/°C(典型值) ±50 ±50 70 30 70 30 V(最小值/最大值) ppm/°C(最大值) MΩ(最小值) µV/V(典型值) µV p-p(典型值) nV/√Hz(典型值) ppm/500小时 (典型值) ppm/1000小时 (典型值) ppm(典型值) ppm(典型值) ±10.5263 ±14 ±13 ±10.5263 ±14 ±13 ±15 ±15 10 ±1 10 ±1 V(最小值/最大值) V(最小值/最大值) ppm FSR/500小时 (典型值) ppm FSR/1000小时 (典型值) mA(典型值) mA(最大值) 200 1000 0.3 200 1000 0.3 pF(最大值) pF(最大值) Ω(最大值) Rev. D | Page 4 of 32 测试条件/注释 输出端无负载 保证单调性 25°C;其他温度下的误差用双极性 零电平温度系数获得 0.1 Hz至10 Hz 10 kHz时 第一温度周期 后续温度周期 AVDD/AVSS = ±11.4 V,VREFIN = 5 V AVDD/AVSS = ±16.5 V,VREFIN = 7 V RISCC = 6 kΩ,见图31 额定性能 AD5764R 参数 数字输入2 输入高电压VIH 输入低电压VIL 输入电流 引脚电容 数字输出(D0、D1、SDO)2 输出低电压 输出高电压 输出低电压 输出高电压 高阻抗漏电流 高阻抗输出电容 芯片温度传感器2 25°C时输出电压 输出电压比例因子 输出电压范围 输出负载电流 上电时间 电源要求 AVDD/AVSS DVCC 电源灵敏度2 ∆VOUT/∆ΑVDD AIDD AISS DICC 功耗 1 2 3 B级1 C级1 单位 2.4 0.8 ±1.2 10 2.4 0.8 ±1.2 10 V(最小值) V(最大值) µA(最大值) pF(最大值) 0.4 DVCC − 1 0.4 0.4 DVCC − 1 0.4 V(最大值) V(最小值) V(最大值) DVCC = 5 V ± 5%,吸电流200 µA DVCC = 5 V ± 5%,源电流200 µA DVCC = 2.7 V至3.6 V,吸电流200 µA DVCC − 0.5 DVCC − 0.5 V(最小值) DVCC = 2.7 V至3.6 V,源电流200 µA ±1 5 ±1 5 µA(最大值) pF(典型值) 仅限SDO(串行数据输出) 仅限SDO(串行数据输出) 1.47 5 1.175/1.9 200 10 1.47 5 1.175/1.9 200 10 V(典型值) mV/°C(典型值) V(最小值/最大值) µA(最大值) ms(典型值) 芯片温度 11.4/16.5 2.7/5.25 11.4/16.5 2.7/5.25 V(最小值/最大值) V(最小值/最大值) −85 3.55 2.8 1.2 275 −85 3.55 2.8 1.2 275 dB(典型值) mA/通道(最大值) mA/通道(最大值) mA(最大值) mW(典型值) 温度范围:−40°C至+85°C;典型值为+25°C。+105°C时仍能保证器件功能,但性能会有所下降。 通过设计和特性保证,但未经生产测试。 输出放大器动态余量要求是 1.4 V(最小值)。 Rev. D | Page 5 of 32 测试条件/注释 DVCC= 2.7 V至5.25 V 每引脚 每引脚 −40°C至+105°C 仅限电流源 输出端无负载 输出端无负载 VIH = DVCC、VIL = DGND,750 µA(典型值) ±12 V无负载工作输出 AD5764R 交流工作特性 AVDD = 11.4 V至16.5 V,AVSS = −11.4 V至−16.5 V,AGND = DGND = REFGND = PGND = 0 V;REFAB = REFCD = 5 V(外部基准 电压);DVCC = 2.7 V至5.25 V,RLOAD = 10 kΩ,CL = 200 pF。除非另有说明,所有规格均相对于TMIN至TMAX而言。 表2. B级 C级 单位 测试条件/注释 8 10 2 5 8 25 80 8 2 2 0.1 输出噪声(0.1 Hz至100 kHz) 1/f转折频率 输出噪声频谱密度 完整的系统输出噪声谱密度2 45 1 60 80 45 1 60 80 µs(典型值) µs(最大值) µs(典型值) V/µs(典型值) nV-sec(典型值) mV(最大值) dB(典型值) nV-sec(典型值) nV-sec(典型值) nV-sec(典型值) LSB 峰峰值 (典型值) µV rms(最大值) kHz(典型值) nV/√Hz(典型值) nV/√Hz typ 满量程步进至±1 LSB 压摆率 数模转换脉冲干扰 毛刺脉冲峰值幅度 通道间隔离 DAC间串扰 数字串扰 数字馈通 输出噪声(0.1 Hz至10 Hz) 8 10 2 5 8 25 80 8 2 2 0.1 参数 动态性能1 输出电压建立时间 1 2 通过设计和特性保证,但未经生产测试。 包括来自集成基准电压缓冲、16位DAC和输出放大器的噪声。 Rev. D | Page 6 of 32 512 LSB步进建立时间 输入总线对DAC输出的影响 10 kHZ时测量 10 kHZ时测量 AD5764R 时序特性 AVDD = 11.4 V至16.5 V,AVSS = −11.4 V至−16.5 V,AGND = DGND = REFGND = PGND = 0 V;REFAB = REFCD = 5 V(外部基准 电压);DVCC = 2.7 V至5.25 V,RLOAD = 10 kΩ,CL = 200 pF。除非另有说明,所有规格均相对于TMIN至TMAX而言。 表3. 参数1, 2, 3 在TMIN、TMAX的限值 单位 描述 t1 t2 t3 t4 t5 4 t6 t7 t8 t9 33 13 13 13 13 90 2 5 1.7 480 10 500 10 10 2 25 13 2 170 ns(最小值) ns(最小值) ns(最小值) ns(最小值) ns(最小值) ns(最小值) ns(最小值) ns(最小值) µs(最小值) ns(最小值) ns(最小值) ns(最大值) µs(最大值) ns(最小值) µs(最大值) ns(最大值) ns(最小值) µs(最大值) ns(最小值) SCLK周期时间 SCLK高电平时间 SCLK低电平时间 SYNC 下降沿到SCLK下降沿建立时间 24th SCLK下降沿到SYNC上升沿 最小SYNC高电平时间 数据建立时间 数据保持时间 SYNC 上升沿到LDAC下降沿(所有DAC更新) SYNC 上升沿到LDAC下降沿(单个DAC更新) LDAC 低电平脉冲宽度 LDAC 下降沿到DAC输出响应时间 DAC输出建立时间 CLR 低电平脉冲宽度 CLR 脉冲启动时间 SCLK上升沿到SDO有效 SYNC 上升沿到SCLK下降沿 SYNC 上升沿到DAC输出响应时间(LDAC = 0) LDAC 下降沿到SYNC上升沿 t10 t11 t12 t13 t14 t15 5, 6 t16 t17 t18 1 2 3 4 5 6 通过设计和特性保证,但未经生产测试。 所有输入信号均指定tR = tF = 5 ns(DVCC的10%到90%)并从1.2 V电平起开始计时。 参见图2、图3和图4。 只限独立模式。 用图5中的负载电路测量。 只限菊花链模式。 Rev. D | Page 7 of 32 AD5764R 时序图 t1 SCLK 1 2 24 t3 t6 t2 t4 t5 SYNC t8 t7 SDIN DB23 DB0 t10 t9 LDAC t10 t18 t12 t11 VOUTx LDAC = 0 t12 t17 VOUTx t13 CLR t14 06064-002 VOUTx 图2. 串行接口时序图 t1 SCLK 24 t3 t6 48 t2 t5 t16 t4 SYNC t7 SDIN t8 DB23 DB0 INPUT WORD FOR DAC N DB23 DB0 t15 INPUT WORD FOR DAC N – 1 DB23 SDO UNDEFINED DB0 INPUT WORD FOR DAC N t9 t10 06064-003 LDAC 图3.菊花链时序图 Rev. D | Page 8 of 32 AD5764R SCLK 24 48 SYNC DB23 DB0 DB23 DB0 NOP CONDITION INPUT WORD SPECIFIES REGISTER TO BE READ UNDEFINED DB0 SELECTED REGISTER DATA CLOCKED OUT 图4. 回读时序图 200µA TO OUTPUT PIN IOL VOH (MIN) OR VOL (MAX) CL 50pF 200µA IOH 图 5. SDO时序图负载电路 Rev. D | Page 9 of 32 06064-004 DB23 SDO 06064-005 SDIN AD5764R 绝对最大额定值 除非另有说明,TA = 25°C。100 mA以下的瞬态电流不会造 成SCR闩锁。 表4. 参数 AVDD至AGND、DGND AVSS至AGND、DGND DVCC至DGND 数字输入至DGND 数字输出至DGND REFAB、REFCD至AGND、PGND REFOUT至AGND 温度 VOUTx至AGND AGND至DGND 工作温度范围 工业 存储温度范围 结温(TJ最大值) 引脚温度(焊接) 额定值 −0.3 V至+17 V +0.3 V至−17 V −0.3 V至+7 V −0.3 V至DVCC + 0.3 V或 +7 V(取较小者) −0.3 V至DVCC + 0.3 V −0.3 V至AVDD + 0.3 V AVSS至AVDD AVSS至AVDD AVSS至AVDD −0.3 V至+0.3 V 注意,超出上述绝对最大额定值可能会导致器件永久性 损坏。这只是额定最值,并不能以这些条件或者在任何其 它超出本技术规范操作章节中所示规格的条件下,推断器 件能否正常工作。长期在绝对最大额定值条件下工作会影 响器件的可靠性。 热阻 θJA针对最差条件;即器件焊接在电路板上以实现表贴封装。 表5. 热阻 封装类型 32引脚 TQFP θJA 65 θJC 12 单位 °C/W ESD警告 ESD(静电放电)敏感器件。 −40°C至+85°C −65°C至+150°C 150°C JEDEC工业标准 J-STD-020 带电器件和电路板可能会在没有察觉的情况下放电。 尽管本产品具有专利或专有保护电路,但在遇到高 能量ESD时,器件可能会损坏。因此,应当采取适当 的ESD防范措施,以避免器件性能下降或功能丧失。 Rev. D | Page 10 of 32 AD5764R REFAB REFCD REFOUT REFGND TEMP AVSS AVDD BIN/2sCOMP 引脚配置和功能描述 32 31 30 29 28 27 26 25 24 AGNDA 23 VOUTA 22 VOUTB 21 AGNDB 20 AGNDC LDAC 6 19 VOUTC D0 7 18 VOUTD D1 8 17 AGNDD SYNC 1 PIN 1 SDIN 3 AD5764R SDO 4 TOP VIEW (Not to Scale) CLR 5 ISCC AVSS PGND AVDD DVCC DGND 10 11 12 13 14 15 16 RSTIN RSTOUT 9 06064-006 SCLK 2 图6. 引脚配置 表6. 引脚功能描述 引脚编号 1 2 3 4 5 6 引脚名称 SYNC SCLK SDIN SDO CLR LDAC 描述 低电平输入有效。这是串行接口的帧同步信号。当SYNC处于低电平时,数据在SCLK下降沿输入。 7, 8 D0, D1 9 RSTOUT 数字I/O端口。数字I/O端口的D0和D1。用户可以将这些引脚设为输入或者输出,通过串行端口 配置及读取。当配置为输入时,这些引脚对 DVCC提供较弱的内部上拉电阻。当设置为输出时, D0和D1以DVCC和DGND为参考。 复位逻辑输出。这是用于复位电路的片内电压监控器输出。如果需要,它可用于控制其它系统 器件。 10 RSTIN 11 12 13, 31 14 15, 30 16 DGND DVCC AVDD PGND AVSS ISCC 17 18 AGNDD VOUTD 19 VOUTC 20 21 AGNDC AGNDB 串行时钟输入。数据在SCLK下降沿读入输入移位寄存器。此引脚的工作时钟速度最高可达30 MHz。 串行数据输入。数据必须在SCLK的下降沿有效。 串行数据输出。在菊花链或回读模式下,该引脚用于从串行寄存器逐个输出数据。 下降沿触发输入。1 置位此引脚可将数据寄存器设为0x0000。 加载DAC。此逻辑输入用于更新数据寄存器和模拟输出。当永久接为低电平时,在SYNC的上升沿更新 所寻址的数据寄存器。如果LDAC在写入周期保持高电平,DAC输入寄存器会更新,但输出直到LDAC 的下降沿才会更新输出。在此模式下,所有模拟输出都可以在LDAC的下降沿同时更新。LDAC引脚不 能悬空。 复位逻辑输入。通过此输入,可从外部访问内部复位逻辑。在此输入端施加逻辑0会使DAC输出箝位 至0 V。正常工作时,RSTIN应接至逻辑1。寄存器值保持不变。 数字地引脚。 数字电源引脚。电压范围为2.7 V至5.25 V。 正模拟电源引脚。电压范围为11.4 V至16.5 V。 模拟电路的地参考点。 负模拟电源引脚。电压范围为−11.4 V至−16.5 V。 此引脚与连接到AGND的外部可选电阻配合使用,可设置输出放大器的短路电流。详情请参见“设计特 性”部分。 DAC D输出放大器的地参考引脚。 DAC D的模拟输出电压。提供标称满量程输出范围为±10 V的缓冲输出。输出放大器能够直接驱动一 个10 kΩ、200 pF负载。 DAC C的模拟输出电压。提供标称满量程输出范围为±10 V的缓冲输出。输出放大器能够直接驱动一 个10 kΩ、200 pF负载。 DAC C输出放大器的地参考引脚。 DAC B输出放大器的地参考引脚。 Rev. D | Page 11 of 32 AD5764R 引脚编号 引脚名称 22 VOUTB 23 VOUTA 24 25 AGNDA REFAB 26 REFCD 27 REFOUT 28 29 REFGND 温度 32 BIN/2sCOMP 1 描述 DAC B的模拟输出电压。提供标称满量程输出范围为±10 V的缓冲输出。输出放大器能够直接驱动 一个10 kΩ、200 pF负载。 DAC A的模拟输出电压。提供标称满量程输出范围为±10 V的缓冲输出。输出放大器能够直接驱动 一个10 kΩ、200 pF负载。 DAC A输出放大器的地参考引脚。 通道A和通道B的外部基准电压输入。基准电压输入范围为1 V至7 V,可用来设置满量程输出电压。 针对额定性能,VREFIN = 5 V。 通道C和通道D的外部基准电压输入。基准电压输入范围为1 V至7 V,可用来设置满量程输出电压。 针对额定性能,VREFIN = 5 V。 基准电压输出。内部基准电压的基准输出。25°C时的内部基准电压为5 V ± 3 mV,基准电压源的温度 系数为10 ppm/°C。 基准电压发生器和缓冲器的基准电压接地回路。 此引脚提供与温度成比例的输出电压。芯片温度为25°C时,输出电压典型值为1.47 V;随温度的变化 量为5 mV/°C。 此引脚决定DAC编码方式。硬连上应与DVCC或DGND连接。与DVCC硬连时,输入编码方式为偏移二 进制(见表7)。与DGND硬连时,输入编码方式为二进制补码(见表8)。 此逻辑输入端有个内部上拉器件。因此,它可以保持浮空或默认为逻辑高电平状态。 Rev. D | Page 12 of 32 AD5764R 典型性能参数 0.8 0.6 0.4 0.4 DNL ERROR (LSB) 0.6 0.2 0 –0.2 –0.4 0 –0.2 –0.4 –0.6 –0.8 –0.8 0 10,000 20,000 30,000 40,000 50,000 60,000 DAC CODE –1.0 0 10,000 20,000 30,000 40,000 50,000 60,000 DAC CODE 图7. 积分非线性误差与DAC代码的关系,VDD /VSS = ±15 V 图10. 微分非线性误差与DAC代码的关系,VDD /VSS = ±12 V 1.0 0.5 TA = 25°C 0.8 VDD/VSS = ±12V VREFIN = 5V 0.6 0.4 TA = 25°C VDD/VSS = ±15V VREFIN = 5V 0.3 INL ERROR (LSB) 0.4 INL ERROR (LSB) 0.2 –0.6 –1.0 TA = 25°C VDD/VSS = ±12V VREFIN = 5V 0.8 06064-007 INL ERROR (LSB) 1.0 TA = 25°C VDD/VSS = ±15V VREFIN = 5V 06064-012 1.0 0.2 0 –0.2 –0.4 0.2 0.1 0 –0.6 0 10,000 20,000 30,000 40,000 50,000 60,000 DAC CODE –0.2 –40 06064-008 –1.0 40 60 80 100 0.5 TA = 25°C VDD/VSS = ±12V VREFIN = 5V 0.4 0.6 INL ERROR (LSB) 0.4 0.2 0 –0.2 –0.4 –0.6 0.3 0.2 0.1 0 –1.0 0 10,000 20,000 30,000 40,000 50,000 60,000 DAC CODE 图9. 微分非线性误差与DAC代码的关系,VDD /VSS = ±15 V –0.1 –40 –20 0 20 40 60 80 100 TEMPERATURE (°C) 图12. 积分非线性误差与温度的关系,VDD /VSS = ±12 V Rev. D | Page 13 of 32 06064-016 –0.8 06064-011 DNL ERROR (LSB) 20 图11. 积分非线性误差与温度的关系,VDD /VSS = ±15 V TA = 25°C VDD/VSS = ±15V VREFIN = 5V 0.8 0 TEMPERATURE (°C) 图8. 积分非线性误差与DAC代码的关系,VDD /VSS = ±12 V 1.0 –20 06064-015 –0.1 –0.8 0.15 0.15 0.10 0.10 0.05 0.05 DNL ERROR (LSB) 0 –0.05 –0.10 –0.15 0 –0.05 –0.10 –0.15 TA = 25°C VDD/VSS = ±15V VREFIN = 5V 0 20 40 60 80 100 TEMPERATURE (°C) –0.25 11.4 12.4 13.4 14.4 15.4 16.4 06064-025 –20 –0.20 06064-019 –0.20 –0.25 –40 TA = 25°C VREFIN = 5V 7 06064-027 DNL ERROR (LSB) AD5764R SUPPLY VOLTAGE (V) 图13. 微分非线性误差与温度的关系,VDD /VSS = ±15 V 图16:微分非线性误差与电源电压的关系 0.15 0.8 0.10 0.6 TA = 25°C 0.4 INL ERROR (LSB) 0 –0.05 –0.10 –0.15 0 20 40 60 80 100 –0.4 –1.0 06064-020 –20 0.5 2 3 4 5 6 图17. 积分非线性误差与基准电压的关系,VDD /VSS = ±16.5 V 0.4 TA = 25°C VREFIN = 5V 0.4 1 REFERENCE VOLTAGE (V) 图14. 微分非线性误差与温度的关系,VDD /VSS = ±12 V TA = 25°C 0.3 0.2 DNL ERROR (LSB) 0.3 0.2 0.1 0 0.1 0 –0.1 –0.2 –0.1 –0.3 12.4 13.4 14.4 15.4 SUPPLY VOLTAGE (V) 16.4 06064-023 INL ERROR (LSB) –0.2 –0.8 TEMPERATURE (°C) –0.2 11.4 0 –0.6 TA = 25°C VDD/VSS = ±12V VREFIN = 5V –0.20 –0.25 –40 0.2 –0.4 1 2 3 4 5 REFERENCE VOLTAGE (V) 6 7 06064-031 DNL ERROR (LSB) 0.05 图18. 微分非线性误差与基准电压的关系,VDD /VSS = ±16.5 V 图15. 积分非线性误差与电源电压的关系 Rev. D | Page 14 of 32 AD5764R 0.6 0.8 TA = 25°C 0.4 VREFIN = 5V BIPOLAR ZERO ERROR (mV) 0 –0.2 TUE (mV) VDD/VSS = ±15V 0.6 0.2 –0.4 –0.6 –0.8 –1.0 –1.2 0.4 VDD/VSS = ±12V 0.2 0 –0.2 2 3 4 5 6 7 REFERENCE VOLTAGE (V) –0.4 –40 –20 80 100 100 VREFIN = 5V 1.2 13 1.0 |IDD| GAIN ERROR (mV) 12 11 10 |ISS| VDD/VSS = ±12V 0.8 0.6 0.4 VDD/VSS = ±15V 0.2 9 0 12.4 13.4 14.4 15.4 16.4 VDD/VSS (V) –0.2 –40 06064-037 8 11.4 –20 0 VREFIN = 5V 20 40 60 80 TEMPERATURE (°C) 图20. IDD /ISS 与VDD /VSS 的关系 图23. 增益误差与温度的关系 0.0014 VDD/VSS = ±15V TA = 25°C 0.0013 0.15 5V 0.0012 VDD/VSS = ±12V 0.10 0.0011 DICC (mA) 0.05 0 –0.05 0.0010 0.0009 –0.10 0.0008 –0.15 3V –0.25 –40 –20 0 20 40 60 TEMPERATURE (°C) 80 100 图21. 零电平误差与温度的关系 0.0006 0 0.5 1.0 1.5 2.0 2.5 3.0 3.5 4.0 VLOGIC (V) 图24. DICC 与逻辑输入电压的关系 Rev. D | Page 15 of 32 4.5 5.0 06064-041 0.0007 –0.20 06064-038 ZERO-SCALE ERROR (mV) 60 1.4 TA = 25°C VREFIN = 5V 0.20 40 图22. 双极性零误差与温度的关系 14 0.25 20 TEMPERATURE (°C) 图19. 总非调整误差与基准电压的关系,VDD /VSS = ±16.5 V CURRENT (mA) 0 06064-039 1 06064-073 –1.6 06064-040 –1.4 AD5764R –6 5000 VDD/VSS = ±15V –8 VDD/VSS = ±12V –10 –12 4000 VOUT (mV) 3000 2000 –14 –16 –18 –20 1000 0 –5 0 5 06064-042 –24 –1000 –10 10 SOURCE/SINK CURRENT (mA) –26 –2.0–1.5–1.0–0.5 0 0.5 1.0 1.5 2.0 2.5 3.0 3.5 4.0 4.5 5.0 5.5 6.0 TIME (µs) 图28. 主编码转换毛刺能量,VDD /VSS = ±12 V 图25. 正满量程加载时输出放大器的吸电流与源电流能力 10,000 VDD/VSS = ±15V MIDSCALE LOADED VREFIN = 0V TA = 25°C 9000 VREFIN = 5V 8000 VDD/VSS = ±15V 7000 6000 VDD/VSS = ±12V 5000 4 4000 3000 2000 0 50µV/DIV –7 –2 3 CH4 50.0µV 06064-043 –1000 –12 8 SOURCE/SINK CURRENT (mA) M1.00s CH4 26µV 06064-048 1000 图29. 峰峰值噪声(100 kHz带宽) 图26. 负满量程加载时输出放大器的吸电流与源电流能力 T VDD/VSS = ±15V TA = 25°C VREFIN = 5V VDD/VSS = ±12V, VREFIN = 5V, TA = 25°C, RAMP TIME = 100µs, LOAD = 200pF||10kΩ 1 2 3 1 1µs/DIV CH1 3.00V M1.00µs CH1 –120mV 06064-044 OUTPUT VOLTAGE DELTA (µV) VDD/VSS = ±12V, VREFIN = 5V, TA = 25°C, 0x8000 TO 0x7FFF, 500ns/DIV –22 CH1 10.0V BW CH2 10.0V CH3 10.0mV BW M100µs A CH1 7.80mV T 29.60% 图30. VOUTx与上电时VDD /VSS 的关系 图27. 满量程建立时间 Rev. D | Page 16 of 32 06064-055 OUTPUT VOLTAGE DELTA (µV) 6000 –4 TA = 25°C VREFIN = 5V 06064-047 7000 AD5764R 10 VDD/VSS = ±12V TA = 25°C VDD/VSS = ±15V TA = 25°C VREFIN = 5V 9 SHORT-CIRCUIT CURRENT (mA) 8 7 6 1 5 4 3 2 1 40 60 80 100 120 RISCC (kΩ) M1.00s 6 VDD/VSS = ±12V TA = 25°C REFERENCE OUTPUT VOLTAGE (V) TA = 25°C VDD/VSS = ±15V 1 2 M400µs A CH1 7.80mV T 29.60% 5 4 3 2 1 0 06064-054 3 CH1 10.0V BW CH2 10.0V CH3 5.00V BW 0 20 60 80 100 120 140 160 180 200 图35. REFOUT负载调整率 1.9 TEMPERATURE OUTPUT VOLTAGE (V) VDD/VSS = ±12V TA = 25°C, 10µF CAPACITOR ON REFOUT 50µV/DIV A CH1 15µV 06064-052 1 M1.00s 40 LOAD CURRENT (µA) 图32. REFOUT开启瞬变 CH1 50.0µV 18mV 图34. REFOUT输出噪声,0.1 Hz至10 Hz 图31. 短路电流与RISCC 的关系 T A CH1 06064-032 20 TA = 25°C VDD/VSS = ±15V 1.8 1.7 1.6 1.5 1.4 1.3 1.2 1.1 1.0 –40 –20 0 20 40 60 80 TEMPERATURE (°C) 图33. REFOUT输出噪声,100 kHz带宽 图36. 温度输出电压与温度的关系 Rev. D | Page 17 of 32 100 06064-033 0 06064-053 5µV/DIV 06064-050 0 AD5764R 40 20 DEVICES SHOWN MAX: 10ppm/°C TYP: 1.7ppm/°C 35 5.002 30 POPULATION (%) 5.001 5.000 4.999 25 20 15 10 4.998 –20 0 20 40 60 TEMPERATURE (°C) 80 100 图37. 基准输出电压与温度的关系 0 0.5 1.5 2.5 3.5 4.5 5.5 6.5 7.5 8.5 9.5 TEMPERATURE DRIFT (ppm/°C) 图38. 基准输出电压温度漂移,−40°C至+85°C Rev. D | Page 18 of 32 06064-072 4.997 –40 5 06064-070 REFERENCE OUTPUT VOLTAGE (V) 5.003 AD5764R 术语 相对精度或积分非线性(INL) 对于DAC,相对精度或INL是指DAC输出与通过DAC端点 的传递函数直线之间的最大偏差,单位为LSB。 差分非线性(DNL) DNL指任意两个相邻码之间所测得变化值与理想的1 LSB变 化值之间的差异。最大±1 LSB的额定差分非线性可确保单调 性。此DAC可保证单调性。 单调性 如果输出针对数字输入码增加而增加或保持恒定,则DAC具 有单调性。AD5744R在其整个工作温度范围内都保持单调。 双极性零误差 双极性零误差是当DAC寄存器加载0x8000(偏移二进制编 码)或者0x0000(二进制补码编码)时,模拟输出值与0 V理想 半量程输出值的偏差。图22所示为双极性零误差与温度的 关系图。 双极性零温度系数 双极性零温度系数衡量双极性零电平误差随温度变化的情 况,用满量程范围的ppm FSR/°C表示。 满量程误差 满量程误差衡量将满量程码载入数据寄存器时的输出误 差。理想情况下,输出电压应为2 × VREFIN − 1 LSB。用满量 V 程范围的百分比(% FSR)表示。 负满量程误差/零电平误差 负满量程误差是0x0000(偏移二进制补码)或者0x8000(二进 制补码)加载到数据寄存器时,DAC输出电压的误差。理 想情况下,输出电压应为−2 × VREFIN。图21所示为零电平误 差与温度的关系图。 输出电压建立时间 输出电压建立时间是指对于满量程输入变化,输出稳定在 指定电平所需的时间。 压摆率 压摆率是指输出电压变化速率的限值。电压输出DAC的输 出压摆速度通常受其输出端使用的放大器的压摆率限制。 压摆率是输出信号10%至90%之间的测量值,用V/μs表示。 增益误差 增益误差是衡量DAC量程误差的指标,是指DAC传递特性 的斜率与理想值之间的偏差,用满量程范围的百分比表示 (% FSR)。图23所示为增益误差与温度的关系图。 总非调整误差(TUE) 总非调整误差(TUE)衡量包括所有误差在内的总输出误 差。图19表示总非调整误差与基准电压的关系图。 零电平误差温度系数 零电平误差温度系数衡量零电平误差随温度的变化,用满 量程范围的ppm FSR/°C表示。 增益误差温度系数 增益误差温度系数衡量增益误差随温度的变化,用满量程 范围的ppm FSR/°C表示。 数模转换脉冲干扰 当数字寄存器中的输入码状态发生变化时,脉冲被注入到 模拟输出。在数字输入码主进位发生1 LSB转换(0x7FFF到 0x8000)时测量,一般定义为纳伏-秒(nV-s)为单位的毛刺面 积,参见图28。 数字馈通 数字馈通衡量从DAC的数字输入注入到DAC的模拟输出的 脉冲,但在DAC输出未更新时进行测量。单位为纳伏-秒 (nV-s),测量数据总线上发生满量程编码变化时的情况, 即全0至全1,反之亦然。 电源灵敏度 电源灵敏度表示DAC的输出如何受电源电压变化影响。 直流串扰 直流串扰是一个DAC输出电平响应另一个DAC输出变化发 生的直流变化。它在一个DAC满量程输出变化时监控另一 个DAC,用最低有效位(LSB)表示。 DAC间串扰 DAC间串扰是指一个DAC的输出因响应另一个DAC的数字 编码变化和后续的输出变化,而引起的毛刺脉冲。包括数 字和模拟串扰。它的测量方法是,向一个DAC加载满刻度 代码变化(全0至全1或相反),保持LDAC为低电平,同时监 控另一个DAC的输出。毛刺电能用纳伏-秒(nV-s)表示。 通道间隔离 通道间隔离是一个DAC输出端信号幅度与另外一个DAC的 基准电压输入端正弦波信号的比率,单位为dB。 基准电压源温度系数 基准电压源温度系数衡量基准输出电压随温度的变化,用 ppm/°C表示。 Rev. D | Page 19 of 32 AD5764R 数字串扰 数字串扰衡量从DAC的数字输入注入到另一个DAC的模拟 输出的脉冲,但在DAC输出未更新时进行测量。单位为纳 伏-秒(nV-s),测量数据总线上发生满量程编码变化时的情 况,即全0至全1,反之亦然。 热滞 热滞表示经过−40°C至+85°C并返回−40°C的温度循环后, 器件输出电压的变化情况。它是器件样品经过此类循环后 的典型值。 Rev. D | Page 20 of 32 AD5764R 工作原理 AD5764R是一款四通道、16位、串行输入、双极性电压输 出DAC,采用±11.4 V至±16.5 V电源供电,缓冲输出电压最 高达±10.5263 V。数据通过3线串行接口以24位字格式写入 AD5764R。该器件还提供SDO引脚,可以用于菊花链配置 或回读。 AD5764R集成上电复位电路,确保数据寄存器上电加载 0x0000。AD5764R具有可通过串行接口设置的数字I/O端 口、模拟芯片温度传感器、片内10 ppm/°C基准电压源、片 内基准电压缓冲器和每个通道的数字增益和失调寄存器。 DAC架构 AD5764R的架构包括一个16位、分段R-2R电流模式DAC。 DAC部分的简要电路图如图39所示。 R VREF 2R E15 E14 2R 2R E1 R 2R S11 R 2R 2R S10 S0 2R R/8 IOUT 4 MSBs DECODED INTO 15 EQUAL SEGMENTS 12-BIT, R-2R LADDER AD5764R由多功能三线式串行接口控制,能够以最高30 MHz 的时钟速率工作,并与SPI、QSPI™、MICROWIRE™、DSP 接口标准兼容。 输入移位寄存器 输入移位寄存器为24位宽。数据在串行时钟输入SCLK的控 制下以MSB优先方式作为24位字载入器件。输入寄存器包 括一个读/写位、一个必须置0的保留位、三个寄存器选择 位、三个DAC地址位和16位数据位,如表9所示。图2给出 了这种操作的时序图。 在上电时,数据寄存器写入零代码(0x0000),输出端通过 低阻抗路径箝位至0 V。输出端可通过置位LDAC或CLR更 新为零代码,相应的输出电压取决于BIN/2sCOMP引脚的 状态。如果BIN/2sCOMP引脚接至DGND,数据编码为二 进制补码,则输出更新为0 V。如果BIN/2sCOMP引脚接至 DVCC,数据编码为偏移二进制码,则输出更新为负满量 程。上电时将CLR引脚保持为低电平,可使输出在上电时 加载零代码。 独立操作 VOUTx 06064-060 AGNDx 串行接口 图39. DAC梯形结构 16位数据字的4个MSB位解码后,可驱动E1到E15的15个开 关。每个开关通过15个匹配电阻之一连接到AGNDx或者 I OUT 。剩余12位数据字驱动12位R-2R梯形网络的开关S0 到S11。 基准电压缓冲 AD5764R可以采用外部或内部基准电压源工作,基准输入 (REFAB和REFCD)的输入范围最高达7 V。利用该输入电压, 可提供DAC内核的缓冲正、负基准电压。正基准电压由下 式得出 串行接口采用连续式和非连续式两种串行时钟工作。如果 SYNC在正确的时钟周期数内保持为低电平,只能使用连 续的SCLK时钟源。在选通时钟模式下,必须采用包含确切 时钟周期数的突发时钟,在时钟周期结束后必须将SYNC 置为高电平来锁存数据。SYNC的第一个下降沿启动写周 期。SCLK必须在24个时钟下降沿后,才能将SYNC重新拉 高。如果在第24个SCLK下降沿之前拉高SYNC,写入的数 据无效。如果拉高SYNC前有超过24个SCLK下降沿,输入 数据同样无效。寻址的输入寄存器在SYNC的上升沿更 新。若需进行其他串行传输,必须将SYNC再次拉低。串 行传输结束后,数据自动从输入移位寄存器传送到寻址寄 存器。 当数据传送至寻址DAC所选的寄存器后,所有数据寄存器 和输出端可以通过将LDAC置为低电平来更新。 +VREF = 2 × VREFIN 负基准电压则为 −VREF = −2 × VREFIN 正基准电压和负基准电压(以及增益寄存器的值)决定DAC Rev. D | Page 21 of 32 AD5764R 如果SYNC在正确的时钟周期数内保持为低电平,只能使 用连续的SCLK时钟源。在选通时钟模式下,必须采用包含 确切时钟周期数的突发时钟,在时钟周期结束后必须将 SYNC置为高电平来锁存数据。 AD5764R* 68HC11* MOSI SDIN SCK SCLK PC7 SYNC PC6 LDAC MISO 回读操作 SDO 在启动回读操作前,必须向功能寄存器进行写操作,并通 过设置SDO禁用位,从而使能SDO引脚。回读模式通过在 串行输入寄存器写操作时设置R/W位为1来调用。当R/W置1 时,A2至A0位以及REG2位至REG0位用于选择所要读取的 寄存器。写序列中其余的数据位则与之无关。在下一次 SPI写操作期间,SDO输出端的数据包含之前寻址寄存器的 数据。当读取单个寄存器时,可以使用NOP命令通过SDO 从选定的寄存器输出数据。图4中的回读图显示了回读顺序。 例如,回读通道A的微调增益寄存器时,执行以下序列: SDIN AD5764R* SCLK SYNC LDAC SDO SDIN AD5764R* 1. 将 0xA0XXXX写 入 输 入 移 位 寄 存 器 。 该 写 操 作 将 AD5764R配置为读取模式,同时选中通道A的微调增益 寄存器。注意,从DB15至DB0的所有数据位都是无关位。 2. 进行第二次写入:一个NOP条件,即0x00XXXX。在此 写操作中,微调增益寄存器的数据通过SDO线路输出, 即输出的数据包含微调增益寄存器DB5位到DB0位的 数据。 SCLK SYNC LDAC *ADDITIONAL PINS OMITTED FOR CLARITY. 06064-061 SDO 图40. 以菊花链方式连接AD5764R 菊花链操作 通过LDAC同时更新 对于包含数个器件的系统,可利用SDO引脚通过菊花链方 式将多个器件连接起来。菊花链模式有助于系统诊断和减 少串行接口线的数量。SYNC的第一个下降沿启动写周 期。当SYNC为低电平时,SCLK不断施加到输入移位寄存 器。如果施加24个以上的时钟脉冲,数据将溢出输入移位 寄存器,而出现在SDO线上。此数据在SCLK上升沿逐个输 出,并在SCLK的下降沿有效。将第一个器件的SDO连接到 菊花链中下一个器件的SDIN输入,可构建一个多器件接口。 根据SYNC和LDAC的状态,在数据送入DAC的输入寄存器 后,可通过两种方法来更新数据寄存器和DAC的输出。 系统中的每个器件都需要24个时钟脉冲,因此,时钟周期 的总数必须为24n,其中n为链路中AD5764R的总数。当对 所有器件的串行传输结束时,SYNC变为高电平,这样可 以锁存菊花链中各器件的输入数据,防止额外的数据进入 输入移位寄存器。串行时钟可以是连续时钟或门控时钟。 在同时更新所有DAC的模式下,当输入进入输入移位寄存 器时,LDAC要保持为高电平。在SYNC置为高电平后,任 何时候都可以通过将LDAC置为低电平来更新所有DAC的 输出。此时在LDAC的下降沿进行更新。 DAC单独更新 在DAC单独更新模式下,当数据进入输入移位寄存器时, LDAC要保持为低电平。寻址的DAC输出在SYNC的上升沿 更新。 同时更新所有DAC Rev. D | Page 22 of 32 AD5764R AD5764R输出电压表示为 图41给出了DAC负载电路的简化框图。  D  VOUT = −2 × V REFIN + 4 × V REFIN    65,536  OUTPUT I/V AMPLIFIER 16-BIT DAC REFAB, REFCD LDAC VOUTx 其中: D是载入DAC的代码的十进制等效值。 VREFIN是REFAB和REFCD引脚上施加的基准电压。 DATA REGISTER 异步清零(CLR) INPUT REGISTER INTERFACE LOGIC SDO 06064-062 SCLK SYNC SDIN CLR是负沿触发的清零,允许输出清零为0 V(二进制补码编 码)或负满量程(偏移二进制编码)。CLR必须至少保持一段 时间的低电平才能完成操作(参见图2)。当CLR信号变回高 电平后,输出会保持为清零值,直到设置新值。如果在上 电时,CLR为0 V,那么DAC的输出会更新为清零值。同样 可以通过软件由写命令0x04XXXX启动清零操作。 图41. 单个DAC通道输入加载电路的简化串行接口 传递函数 表7和表8显示偏移二进制和二进制补码两种数据编码在理 想情况下输入编码与输出电压的关系。 表7. 理想情况下输出电压与输入编码之间的关系——偏移二进制数据编码 数字输入 MSB 1111 1000 1000 0111 0000 LSB 1111 0000 0000 1111 0000 1111 0000 0000 1111 0000 1111 0001 0000 1111 0000 模拟输出 VOUT +2 VREFIN × (32,767/32,768) +2 VREFIN × (1/32,768) 0V −2 VREFIN × (1/32,768) −2 VREFIN × (32,767/32,768) 表8. 理想情况下输出电压与输入编码之间的关系——二进制补码数据编码 数字输入 MSB 0111 0000 0000 1111 1000 LSB 1111 0000 0000 1111 0000 1111 0000 0000 1111 0000 1111 0001 0000 1111 0000 模拟输出 VOUT +2 VREFIN × (32,767/32,768) +2 VREFIN × (1/32,768) 0V −2 VREFIN × (1/32,768) −2 VREFIN × (32,767/32,768) Rev. D | Page 23 of 32 AD5764R 寄存器 表9. 输入移位寄存器格式 MSB DB23 R/W DB22 0 DB21 REG2 DB20 REG1 DB19 REG0 DB18 A2 DB17 A1 DB16 A0 LSB DB0 DB15至DB1 数据 表10. 输入移位寄存器位功能描述 寄存器位 R/W 描述 表示对寻址寄存器的读或写操作。 REG2, REG1, REG0 与地址位配合使用,确定是否对数据寄存器、失调寄存器、增益寄存器和功能寄存器进行读或写操作 REG2 REG1 REG0 功能 0 0 0 功能寄存器 0 1 0 数据寄存器 0 1 1 粗调增益寄存器 1 0 0 微调增益寄存器 1 0 1 失调寄存器 解码DAC通道 A2 A1 A0 通道地址 0 0 0 DAC A 0 0 1 DAC B 0 1 0 DAC C 0 1 1 DAC D 1 0 0 所有DAC 数据位 A2, A1, A0 数据 功能寄存器 功能寄存器通过设置三个REG位为000来寻址。根据写入地址位和数据位的值来决定所寻址的功能寄存器。通过功能寄存器实现的 功能如表11和表12所示。 表11. 功能寄存器选项 REG2 0 0 REG1 0 0 REG0 0 0 A2 0 0 A1 0 0 A0 0 1 0 0 0 0 0 0 1 1 0 0 0 1 DB15至DB6 DB5 无关 局部接地 失调调整 DB4 DB3 NOP,数据=无关 D1方向 D1值 DB2 DB1 DB0 D0方向 D0值 SDO禁用 清零,数据=无关 加载,数据=无关 表12. 功能寄存器选项说明 选项 无操作(NOP) 局部接地失调 调整 D0、D1方向 D0、D1值 SDO禁用 清零 负载 描述 用于回读操作的无操作指令。 由用户设置使能局部接地失调调整功能。由用户清零禁用局部接地失调调整功能(默认)。 更多详情参见“设计特性”部分。 由用户设置使D0和D1引脚作为输出。由用户清零使D0和D1引脚作为输入(默认)。 更多详情参见“设计特性”部分。 I/O端口状态位。当配置为输出时,写入这些位置的逻辑值决定D0和D1引脚的逻辑输出。 当I/O端口作为输入时,这些位表示D0和D1引脚的状态。当使能为输入时,这些位在写操作时无关。 由用户置1时,禁用SDO输出。由用户清0时,使能SDO输出(默认)。 在二进制补码模式和二进制负满量程模式下,寻址此功能会将DAC输出复位到0 V。 寻址此功能会更新DAC寄存器和相应的模拟输出。 Rev. D | Page 24 of 32 AD5764R 数据寄存器 数据寄存器通过设置三个REG位来寻址010。DAC地址位选择要进行数据传输的DAC通道(参见表10)。数据位为DB15至DB0, 如表13所示。 表13. 数据寄存器编程 REG2 0 REG1 1 REG0 0 A2 A1 DAC地址 A0 DB15至DB0 16位DAC数据 粗调增益寄存器 粗调增益寄存器通过设置三个REG位来寻址011。DAC地址位选择要进行数据传输的DAC通道(参见表10)。粗调寄存器是一个 双位寄存器,允许用户选择各DAC的输出范围,如表15所示。 表14. 粗调增益寄存器编程 REG2 0 REG1 1 REG0 1 A2 A1 DAC地址 A0 DB15至DB2 无关 DB1 CG1 DB0 CG0 表15. 输出范围选择 CG1 0 0 1 输出范围 ±10 V(默认值) ±10.2564 V ±10.5263 V CG0 0 1 0 微调增益寄存器 微调增益寄存器通过设置三个REG位来寻址100。DAC地址位选择要进行数据传输的DAC通道(参见表10)。AD5764R微调增益 寄存器是6位寄存器,允许用户在−32 LSB至+31 LSB范围内,按1 LSB增量调整各DAC通道的增益,如表16和表17所示。可以对 正满量程点和负满量程点同时进行调整,每个点以步长的一半调整。微调增益寄存器编码使用二进制补码。 表16. 微调增益寄存器编程 REG2 1 REG1 0 REG0 0 A2 A1 DAC地址 A0 DB15至DB6 无关 DB5 FG5 DB4 FG4 DB3 FG3 DB2 FG2 DB1 FG1 表17. 微调增益寄存器选项 增益调整 +31 LSBs +30 LSBs 无调整(默认) −31 LSBs −32 LSBs FG5 0 0 0 1 1 FG4 1 1 0 0 0 FG3 1 1 0 0 0 Rev. D | Page 25 of 32 FG2 1 1 0 0 0 FG1 1 1 0 0 0 FG0 1 0 0 1 0 DB0 FG0 AD5764R 失调寄存器 失调寄存器通过设置三个REG位来寻址101。DAC地址位选择要进行数据传输的DAC通道(参见表10)。AD5764R失调寄存器是8位寄 存器,允许用户在−16 LSB至+15.875 LSB范围内按1/8 LSB增量调整各DAC通道的失调,如表18和表19所示。失调寄存器编码使 用二进制补码。 表18. 失调寄存器编程 REG2 1 REG1 0 REG0 1 A2 A1 A0 DAC地址 DB15至DB8 无关 DB7 OF7 DB6 OF6 DB5 OF5 DB4 OF4 DB3 OF3 DB2 OF2 DB1 OF1 DB0 OF0 表19. 失调寄存器选项 OF7 0 0 0 1 1 失调调整 +15.875 LSBs +15.75 LSBs 无调整(默认) −15.875 LSBs −16 LSBs OF6 1 1 0 0 0 OF5 1 1 0 0 0 OF4 1 1 0 0 0 OF3 1 1 0 0 0 OF2 1 1 0 0 0 OF1 1 1 0 0 0 OF0 1 0 0 1 0 失调和增益调整成功范例 所需的失调寄存器值可以按如下方式计算: 根据失调寄存器部分内容,下面的成功范例展示了如何使 用AD5764R的功能来消除失调和增益误差。由于AD5764R 是经过出厂校准的,失调和增益误差应该可以忽略。但 AD5764R工作的系统可能会产生误差。例如,基准电压值 不等于5 V就会引入增益误差。假设输出范围为±10 V,并且 使用二进制补码的数据编码方式。 1. 将调整值转换为二进制: 00010000. 2. 通过反转所有位并加1可以将这个二进制值转换为负二 进制补码数: 11110000. 3. 使用失调寄存器设置此值为11110000。 消除失调误差 AD5764R能够在−4.88 mV至+4.84 mV范围内,以16 LSB的 1/8步长消除失调误差。 1. 使用下式计算失调调整的步长: Offset Step Size = 614 µV 38.14 µV AD5764R能够在 −9.77 mV至+9.46 mV范围内,以16位LSB的 ½步长消除负满量程输出的增益误差。 Gain Adjust Step Size = 2. 通过将数据寄存器设置为0x0000,并测量所产生的输出 电压来测量失调误差。对于本例,测量值为614 µV。 3. 使用下式决定此值需进行多少步失调调整: Measured Offset Value 消除增益误差 1. 使用下式计算增益调整的步长: 20 Offset Adjust Step Size = 16 = 38.14 µV 2 ×8 Number of Steps = 注意,在正失调调整情况下不必进行此二进制补码转换。 要设置的失调寄存器值就是以二进制表示的调整值。 = 16 Steps 测得的失调误差为正值,因此,需要进行16步负调整。 失调寄存器为八位宽,编码为二进制补码。 20 = 152.59 µV 216 × 2 2. 通过将数据寄存器设置为0x8000,并测量所产生的输出 电压值来测量增益误差。增益误差是该值与−10 V之间的 差值。本例中,增益误差为−1.2 mV。 3. 使用下式决定此值需进行多少步增益调整: Number of Steps = Measured GainValue Gain Step Size = 1.2 mV 152.59 µV = 8 Steps 测得的增益误差为负值(幅度)。因此,需要进行8步正调整。 增益寄存器为六位宽,编码为二进制补码。所需的增益寄 存器值可以按如下方式计算: 1. 将调整值转换为二进制: 001000. 2. 使用增益寄存器设置此二进制数。 Rev. D | Page 26 of 32 AD5764R 设计特性 模拟输出控制 在很多工业过程控制应用中,输出电压在上电和掉电条件 下可控至关重要。当电源电压发生变化时,VOUTx引脚通 过一个低阻抗路径箝位至0 V。为避免此时输出放大器的输 出短路变为0 V,传输门G1也会打开(参见图42)。 RSTOUT 如果ISCC引脚悬空,短路电流限值默认为5 mA。注意,当 驱动容性负载时,将短路电流限制为很小的值时可能会影 响输出的压摆率;因此,所设的短路电流值应考虑所驱动 的容性负载大小。 数字I/O端口 AD5764R包含2位数字I/O端口(D1和D0)。这两位可以独立 地配置为输入或输出,可驱动或通过串行接口读回其值。 I/O端口信号以DVCC和DGND为基准。配置为输出时,可 用作多路复用器的控制信号,或用于控制系统中的其它校 准电路。配置为输入时,以限制开关为例,其逻辑信号可 以接到D0和D1并通过数字接口读回。 RSTIN VOLTAGE MONITOR AND CONTROL G1 VOUTA 芯片温度传感器 AGNDA 06064-063 G2 图42. 模拟输出控制电路 这种状况会一直持续到电源稳定下来并向数据寄存器写入 一个有效字。此时G2打开,G1闭合。通过复位(RSTIN)控 制输入,也可以从外部对两个传输门进行控制。例如,如 果RSTIN采用电池监控器芯片驱动,则在关断或掉电时, RSTIN输入为低电平会打开G1闭合G2。相反地,用户也可 以利用片内电压检测器输出(RSTOUT)来控制系统的其它 部分。基本的传输门的功能如图42所示。 数字失调和增益控制 AD5764R集成了数字失调调整功能,其调整范围为±16 LSB, 分辨率为0.125 LSB。用户可以使用增益寄存器调整AD5764R 的满量程输出范围。可以通过设置实现±10 V、±10.25 V和 ±10.5 V的满量程输出范围。此外,还提供增益微调。 片上芯片温度传感器提供与摄氏温度成线性比例关系的电 压输出。芯片温度为+25°C时,其额定输出电压为1.47 V, 变化范围为5 mV/°C,全温度范围的典型电压输出范围为 1.175 V至1.9 V。它具有低输出阻抗和线性输出特性,简化 了与温度控制电路和模数转换器(ADC)的接口。比起精密 特性,温度传感器提供的便捷性更为有用;它指示芯片温 度的变化值,以便进行重新校准。 局部接地失调调整 AD5764R集成局部接地失调调整功能,在功能寄存器中使 能此功能时,它会根据独立的DAC接地引脚和REFGND引 脚之间的电压差值调整DAC输出,确保DAC输出电压始终 以本地DAC接地引脚为参考。例如,如果AGNDA引脚以 REFGND引脚为基准是+5 mV,VOUTA以AGNDA为基准测 量就会有−5 mV的误差,使能局部接地失调调整功能可以将 VOUTA调整+5 mV,从而消除误差。 可编程短路保护 输出放大器的短路电流(ISC)可以通过在ISCC引脚与PGND 引脚之间插入外部电阻来设置。可编程电流范围为500 µA至 10 mA,相应的电阻范围为120 kΩ至6 kΩ。电阻值通过下式 计算: R≈ 60 I SC Rev. D | Page 27 of 32 AD5764R 应用信息 典型工作电路 图43显示了AD5764R的典型工作电路。该16位精密DAC所 需的外部器件只有电源引脚和基准输入上的去耦电容以及 可选的短路电流设置电阻。由于AD5764R内置基准电压源 和基准电压源缓冲器,因而无需外部双极性基准电压源和 相关缓冲器,这样便节省了总成本和电路板空间。 图43中,AVDD连接至+15 V,AVSS连接至−15 V,然而,AVDD 和AV SS可以采用±11.4 V至±16.5 V电源工作。在图43中, AGNDx连接至REFGND。 精密基准电压源的选择 要使AD5764R在其整个工作温度范围内达到最佳性能,必 须使用外部基准电压源。选择精密基准电压源时需要全面 考虑。AD5764R提供REFAB和REFCD两个基准输入。基准 输入端的电压用于为DAC内核提供经缓冲的正、负基准 电压。因此,任何基准电压误差都会反应到器件的输出端。 针对高精度应用选择基准电压时,需要考虑4种可能的误 差源:输出电压的初始精度、温度系数、长期漂移和输出 电压噪声。 外部基准电压源的输出电压初始精度误差会导致DAC的满 量程误差。因此,最好选用具有低初始精度误差特性的基 准电压源来尽量降低这些误差。具有输出调整功能的基准 电压源,如ADR425等,允许系统设计人员将基准电压设 置为标称值以外的电压,以便校正系统误差。这种调整也 可以用于消除温度误差。 长期漂移衡量基准输出电压随时间的漂移量。具有低长期 漂移特性的基准电压源可确保整体解决方案终身保持相对 稳定。 基准输出电压的温度系数影响INL、DNL和TUE。应选择 温度系数较低的基准电压源,以降低DAC输出电压对环境 条件的依赖性。 在噪声预算相对较低的高精度应用中,必须考虑基准电压 源的输出电压噪声。考虑到系统的分辨率,选择具有尽可 能低的输出噪声的基准电压很重要。ADR435(XFET®设计) 之类精密基准电压源在0.1 Hz至10 Hz范围提供低输出噪声。 然而,随着电路带宽增加,可能需要对基准电压源的输出 进行滤波来尽量降低输出噪声。 表20. 推荐用于AD5764R的一些精密基准电压源 产品型号 ADR435 ADR425 ADR02 ADR395 AD586 初始精度 (mV,最大值) ±6 ±6 ±5 ±6 ±2.5 长期漂移 (ppm,典型值) 30 50 50 50 15 温度漂移 (ppm/°C,最大值) 3 3 3 25 10 Rev. D | Page 28 of 32 0.1 Hz至10 Hz噪声 (μV p-p,典型值) 3.5 3.4 10 5 4 AD5764R +15V –15V 10µF 100nF 10µF 10µF 100nF TEMP BIN/2sCOMP SCLK SDIN 3 SDIN SDO 4 SDO REFAB AVSS TEMP AVDD REFCD AGNDA 24 VOUTA 23 VOUTA VOUTB 22 VOUTB AGNDB 21 AD5764R AGNDC 20 8 D1 AGNDD 17 10µF 10µF 100nF RSTIN 10 11 12 13 14 15 16 100nF 9 RSTOUT ISCC VOUTD D1 AVSS VOUTD 18 AVDD D0 PGND VOUTC 7 DVCC VOUTC 19 D0 DGND LDAC RSTIN CLR 6 RSTOUT 5 LDAC +5V 100nF 10µF +15V –15V 图43. 典型工作电路 Rev. D | Page 29 of 32 06064-064 SYNC 2 REFOUT 1 SCLK REFGND SYNC BIN/2sCOMP 32 31 30 29 28 27 26 25 +5V AD5764R 布局布线指南 在任何注重精度的电路中,精心考虑电源和接地回路布局 都有助于确保达到规定的性能。安装AD5764R所用的PCB 应采用模拟部分与数字部分分离设计,并限制在电路板的 一定区域内。如果AD5764R所在系统中有多个器件要求 AGNDx-DGND连接,则只能在一个点上进行连接。星形 接地点尽可能靠近该器件。AD5764R应当具有足够大的10 µF 电源旁路电容,与每个电源上的0.1 µF电容并联,并且尽可 能靠近封装,最好是正对着该器件。10 µF电容应为钽珠型 电容。0.1 µF电容应具有低有效串联电阻(ESR)和低有效串联 电感(ESL),如高频时提供低阻抗接地路径的普通陶瓷型电 容,以便处理内部逻辑开关所引起的瞬态电流。 AD5764R的电源线路应采用尽可能宽的走线,以提供低阻 抗路径,并减小电源线路上的毛刺效应。将时钟等快速开 关信号用数字地屏蔽起来,以免向电路板上的其他器件辐 射噪声,并且绝不应靠近基准输入。SDIN和SCLK线路之 间布设接地线路有助于降低两者之间的串扰。(多层电路板 上有独立的接地层,因此不需接地线;但将不同线路分开 布局总有益处。)基准输入上的噪声必须降至最低,因为这 种噪声会被耦合至DAC输出。避免数字信号与模拟信号交 叠。电路板相反两侧上的走线应彼此垂直,以减小电路板 的馈通效应。推荐使用微带线技术,但这种技术对于双面 电路板未必始终可行。采用这种技术时,电路板的元件侧 专用于接地层,信号走线则布设在焊接侧。 SERIAL CLOCK OUT SERIAL DATA OUT SYNC OUT CONTROL OUT 在许多过程控制应用中,需要在控制器与受控单元之间提 供一个隔离栅,以保护和隔离控制电路遭受可能发生的任 何危险的共模电压。隔离耦合器可提供超过2.5 kV的电压隔 离。AD5764R采用串行加载结构,使接口线路数量保持在 最小值,因此成为隔离接口的理想选择。图44显示使用 ADuM1400 iCoupler®产品时与AD5764R的4通道隔离接口。 有关iCoupler产品的更多信息,请访问www.analog.com。 微处理器接口 AD5764R通过一条串行总线实现与微处理器的接口,这条 总线使用与微控制器和DSP处理器兼容的标准协议。通信 通道是包含一个时钟信号、一个数据信号和一个同步信号 的三线(最少的)接口。AD5764R需要24位数据字,在SCLK 的下降沿时数据有效。 对于所有接口来说,当所有数据输入时DAC的输出可以自 动更新,或者可以在LDAC的控制下完成。通过回读功能 可以读取DAC寄存器的内容。 ADuM1400* VIA VIB VIC VID ENCODE DECODE ENCODE DECODE ENCODE DECODE ENCODE DECODE VOA VOB VOC VOD TO SCLK TO SDIN TO SYNC TO LDAC 06064-065 MICROCONTROLLER 电流隔离接口 *ADDITIONAL PINS OMITTED FOR CLARITY. 图44. 隔离接口 Rev. D | Page 30 of 32 AD5764R 评估板 AD5764R与评估板一同发布,帮助设计者轻松地对器件 性能进行评估。评估板仅需要电源和PC。AD5764R评 估套件包括已装配和测试的AD5764R PCB。评估板与PC的 USB接口连接。软件与评估板一同提供,便于用户设置 AD5764R。软件需要在已安装Microsoft® Windows® 2000/XP的 PC上运行。 Rev. D | Page 31 of 32 AD5764R 外形尺寸 0.75 0.60 0.45 1.20 MAX 9.00 BSC SQ 25 32 24 1 PIN 1 7.00 BSC SQ TOP VIEW 0° MIN 0.20 0.09 7° 3.5° 0° 0.08 MAX COPLANARITY SEATING PLANE VIEW A 17 8 16 9 VIEW A 0.80 BSC LEAD PITCH ROTATED 90° CCW 0.45 0.37 0.30 020607-A 1.05 1.00 0.95 0.15 0.05 (PINS DOWN) COMPLIANT TO JEDEC STANDARDS MS-026-AB A 图45. 32引脚TQFP封装 (SU-32-2) 尺寸单位:mm 订购指南 型号1 AD5764RBSUZ AD5764RBSUZ-REEL7 AD5764RCSUZ AD5764RCSUZ-REEL7 EVAL-AD5764REBZ 1 功能 四通道、16位DAC 四通道、16位DAC 四通道、16位DAC 四通道、16位DAC 积分非线性(INL) ±2 LSB(最大值) ±2 LSB(最大值) ±1 LSB(最大值) ±1 LSB(最大值) 温度范围 −40°C至+85°C −40°C至+85°C −40°C至+85°C −40°C至+85°C Z = 符合RoHS标准的器件。 ©2008–2011 Analog Devices, Inc. All rights reserved. Trademarks and registered trademarks are the property of their respective owners. D06064sc-0-10/11(D) Rev. D | Page 32 of 32 内部基准 电压源 +5 V +5 V +5 V +5 V 封装描述 32引脚 TQFP 32引脚 TQFP 32引脚 TQFP 32引脚 TQFP 评估板 封装选项 SU-32-2 SU-32-2 SU-32-2 SU-32-2
AD5764RBSUZ 价格&库存

很抱歉,暂时无法提供与“AD5764RBSUZ”相匹配的价格&库存,您可以联系我们找货

免费人工找货