可供系统立即使用的20位、
±2LSB INL电压输出DAC
AD5790
产品特性
功能框图
单通道20位电压输出DAC，±2 LSB INL
输出噪声频谱密度：8 nV/√Hz
线性误差长期稳定性：0.1 LSB
增益误差温度系数：±0.018 ppm/°C
输出电压建立时间：2.5 µs
中间电平毛刺脉冲：3.5 nV-s
集成式精密基准电压缓冲器
工作温度范围：−40°C至+125°C
4 mm x 5 mm LFCSP封装
宽电源电压范围：最高达±16.5 V
35 MHz施密特触发数字接口
1.8 V兼容数字接口
VCC
VDD
VREFP
6.8kΩ 6.8kΩ
A1
IOVCC
R1
RFB
RFB
INV
SDIN
INPUT
SHIFT
REGISTER
AND
CONTROL
LOGIC
SCLK
SYNC
SDO
20
DAC
REG
20
20-BIT
DAC
VOUT
CLR
POWER-ON-RESET
AND CLEAR LOGIC
RESET
DGND
VSS
AGND
AD5790
VREFN
10239-001
6kΩ
LDAC
图1.
应用
表1. 相关器件
医疗仪器
测试与测量
工业控制
科学和航空航天仪器
数据采集系统
数字增益和失调电压调整
电源控制
产品型号
AD5791
AD5780
AD5781
AD5760
AD5541A/AD5542A
说明
20位、1 LSB精密DAC
18位、±1 LSB INL电压输出DAC，缓冲
基准输入
18位、±1 LSB INL电压输出DAC，非缓
冲基准输入
16位、±0.5 LSB INL电压输出DAC
16位、1 LSB精密5 V DAC
概述
AD57901是一款单通道、20位、无缓冲电压输出DAC，采
用最高33 V的双极性电源供电。正基准电压输入范围为5 V
至VDD – 2.5 V，负基准电压输入范围为VSS + 2.5 V至0 V。相
对精度最大值为±2 LSB，保证工作单调性，差分非线性(DNL)
为−1 LSB至+3 LSB。
这款器件采用多功能三线式串行接口，能够以最高35 MHz
的时钟速率工作，并与标准SPI、QSPI™、MICROWIRE™、
DSP接口兼容。片内提供基准电压缓冲。它内置上电复位
电路，确保DAC上电后输出至0 V并保持已知输出阻抗状态，
直到对该器件执行一次有效的写操作为止。禁用特性可将
输出置于已定义的负载状态。输出箝位特性可将输出置于
已定义的负载状态。
1
产品特色
1.
2.
3.
4.
5.
20位分辨率
宽电源电压范围：最高达±16.5 V
工作温度范围：至+125
低噪声：8 nV/√Hz
低增益误差温度系数：±0.018 ppm/°C
配套产品
输出放大器缓冲器：AD8675、ADA4898-1、ADA4004-1
外部基准源：ADR445、ADR4550
DC-DC设计工具： ADIsimPower™
欲了解更多配套产品，请访问AD5790产品页面
受美国专利第7,884,747和8,089,380号保护。
Rev. D
Document Feedback
Information furnished by Analog Devices is believed to be accurate and reliable. However, no
responsibility is assumed by Analog Devices for its use, nor for any infringements of patents or other
rights of third parties that may result from its use. Specifications subject to change without notice. No
license is granted by implication or otherwise under any patent or patent rights of Analog Devices.
Trademarks and registered trademarks are the property of their respective owners.
One Technology Way, P.O. Box 9106, Norwood, MA 02062-9106, U.S.A.
Tel: 781.329.4700
©2011-2013 Analog Devices, Inc. All rights reserved.
Technical Support
www.analog.com
ADI中文版数据手册是英文版数据手册的译文，敬请谅解翻译中可能存在的语言组织或翻译错误，ADI不对翻译中存在的差异或由此产生的错误负责。如需确认任何词语的准确性，请参考ADI提供
的最新英文版数据手册。
AD5790
目录
产品特性 ......................................................................................... 1
应用.................................................................................................. 1
功能框图 ......................................................................................... 1
概述.................................................................................................. 1
产品特色 ......................................................................................... 1
配套产品 ......................................................................................... 1
修订历史 ......................................................................................... 2
技术规格 ......................................................................................... 3
时序特性.................................................................................... 5
绝对最大额定值............................................................................ 7
ESD警告..................................................................................... 7
引脚配置和功能描述 ................................................................... 8
典型性能参数 ................................................................................ 9
术语................................................................................................ 17
工作原理 ....................................................................................... 18
DAC架构.................................................................................. 18
串行接口.................................................................................. 18
独立操作.................................................................................. 19
硬件控制引脚 ......................................................................... 19
片内寄存器 ............................................................................. 19
AD5790.......................................................................................... 23
上电至0 V................................................................................ 23
配置AD5790............................................................................ 23
DAC输出状态......................................................................... 23
输出放大器配置..................................................................... 23
应用信息 ....................................................................................... 25
典型工作电路 ......................................................................... 25
评估板 ...................................................................................... 26
外形尺寸 ....................................................................................... 27
订购指南.................................................................................. 27
修订历史
2013年7月—修订版C至修订版D
更改t1测试条件/注释栏和尾注2................................................ 5
删除图4 ........................................................................................... 7
更改引脚11描述 ............................................................................ 8
删除“菊花链操作”部分.............................................................. 19
2012年7月—修订版B至修订版C
更改“配套产品”部分和尾注1..................................................... 1
更改“术语”部分........................................................................... 18
更改图53 ....................................................................................... 24
增加图55 ....................................................................................... 26
2012年2月—修订版A至修订版B
删除“线性补偿”部分.................................................................. 24
2011年12月—修订版0至修订版A
更改表1 ........................................................................................... 1
更改表2 ........................................................................................... 4
更改图48 ....................................................................................... 17
更改“DAC寄存器”部分 ............................................................. 21
更改表11 ....................................................................................... 22
更新“外形尺寸”部分.................................................................. 28
2011年11月—修订版0：初始版
Rev. D | Page 2 of 28
AD5790
技术规格
除非另有说明，VDD = 12.5 V至16.5 V，VSS = −16.5 V至−12.5 V，VREFP = 10 V，VREFN = −10 V，VCC = 2.7 V至+5.5 V，IOVCC =
1.71 V至5.5 V，RL = 空载，CL = 空载，所有规格均相对于TMIN至TMAX而言。
表2.
参数
静态性能2
分辨率
积分非线性误差(相对精度)
差分非线性误差
长期线性误差稳定性3
满量程误差
满量程误差温度系数
零刻度误差
零电平误差温度系数
增益误差
最小值
B级1
典型值
最大值
单位
20
−2
−3
±1.2
±1.2
+2
+3
位
LSB
LSB
±1.2
+4
+2
+3
−4
−1
−1
−12
−22
−40
−9
−12
−22
−19
−40
−82
−8
−13
−22
−19
−35
−68
−9
−15
−22
增益误差温度系数
R1、RFB匹配
输出特性
输出电压范围
输出电压建立时间
输出噪声频谱密度
输出电压噪声
中间电平毛刺脉冲4
MSB段毛刺脉冲4
0.1
±3.8
±2.7
±1.8
±3.8
±2.7
±1.8
±0.026
±1.3
±0.7
±0.9
±1.3
±0.7
±0.9
±0.025
±2.3
±1.9
±0.9
±2.3
±2.9
±0.9
±0.018
0.015
VREFN
+12
+22
+40
+9
+12
+22
+19
+40
+82
+8
+13
+22
+19
+35
+68
+9
+15
+22
VREFP
LSB
LSB
LSB
LSB
LSB
LSB
LSB
LSB
LSB
LSB
ppm/°C
LSB
LSB
LSB
LSB
LSB
LSB
ppm/°C
ppm FSR
ppm FSR
ppm FSR
ppm FSR
ppm FSR
ppm FSR
ppm/°C
%
2.5
V
µs
3.5
8
8
1.1
14
3.5
4
14
3.5
4
µs
nV/√Hz
nV/√Hz
µV p-p
nV-sec
nV-sec
nV-sec
nV-sec
nV-sec
nV-sec
Rev. D | Page 3 of 28
测试条件/注释
VREFP = +10 V，VREFN = −10 V，TA = 0°C至105°C
VREFP = +10 V，VREFN = −10 V，TA = −40°C至
+105°C
VREFx = ±10 V、+10 V和+5 V
VREFP = +10 V，VREFN = −10 V，TA = 0°C至105°C
VREFx = ±10 V、+10 V和+5 V
750小时后，TA = 135°C
VREFP = +10 V，VREFN = −10 V
VREFP = 10 V，VREFN = 0 V
VREFP = 5 V，VREFN = 0 V
VREFP = +10 V，VREFN = −10 V，TA = 0°C至105°C
VREFP = 10 V，VREFN = 0 V，TA = 0°C至105°C
VREFP = 5 V，VREFN = 0 V，TA = 0°C至105°C
VREFP = +10 V，VREFN = −10 V
VREFP = +10 V，VREFN = −10 V
VREFP = 10 V，VREFN = 0 V
VREFP = 5 V，VREFN = 0 V
VREFP = +10 V，VREFN = −10 V，TA = 0°C至105°C
VREFP = 10 V，VREFN = 0 V，TA = 0°C至105°C
VREFP = 5 V，VREFN = 0 V，TA = 0°C至105°C
VREFP = +10 V，VREFN = −10 V
VREFP = +10 V，VREFN = −10 V
VREFP = 10 V，VREFN = 0 V
VREFP = 5 V，VREFN = 0 V
VREFP = +10 V，VREFN = −10 V，TA = 0°C至105°C
VREFP = 10 V，VREFN = 0 V，TA = 0°C至105°C
VREFP = 5 V，VREFN = 0 V，TA = 0°C至105°C
VREFP = +10 V，VREFN = −10 V
10 V阶跃至0.02%，使用ADA4898-1缓冲器，
单位增益模式
500代码阶跃至±1 LSB4
1 kHz，DAC代码 = 中间电平
10 kHz，DAC代码 = 中间电平
DAC编码＝中量程，0.1 Hz至10 Hz带宽
VREFP = +10 V，VREFN = −10 V
VREFP = 10 V，VREFN = 0 V
VREFP = 5 V，VREFN = 0 V
VREFP = +10 V，VREFN = −10 V，参见图42
VREFP = 10 V，VREFN = 0 V，参见图43
VREFP = 5 V，VREFN = 0 V，参见图44
AD5790
参数
输出使能毛刺脉冲
数字馈通
直流输出阻抗(正常模式)
直流输出阻抗(输出箝位至接地)
基准输入
VREFP输入范围
VREFN输入范围
输入偏置电流
输入电容
逻辑输入
输入电流5
输入低电压VIL
输入高电压VIH
引脚电容
逻辑输出(SDO)
输出低电压VOL
输出高电压VOH
高阻抗漏电流
高阻抗输出电容
电源要求
VDD
VSS
VCC
IOVCC
IDD
ISS
ICC
IOICC
直流电源抑制比
交流电源抑制比
1
2
3
4
5
最小值
5
VSS + 2.5
−20
−4
B级1
典型值
57
0.27
3.4
6
−0.63
−0.63
1
−1
最大值
单位
nV-sec
nV-sec
kΩ
kΩ
VDD − 2.5
0
+20
+4
V
V
nA
pF
+1
0.3 × IOVCC
µA
V
V
pF
0.4
V
V
µA
pF
0.7 × IOVCC
5
IOVCC − 0.5
±1
3
7.5
VDD − 33
2.7
1.71
10.3
−10
600
52
±7.5
±1.5
90
90
VSS + 33
−2.5
5.5
5.5
14
−14
900
140
V
V
V
V
mA
mA
µA
µA
µV/V
µV/V
dB
dB
测试条件/注释
消除输出接地箝位时
TA = 0°C至105°C
VREFP, VREFN
IOVCC = 1.71 V至5.5 V
IOVCC = 1.71 V至5.5 V
IOVCC = 1.71 V至5.5 V，吸入1 mA
IOVCC = 1.71 V至5.5 V，流出1 mA
所有数字输入接DGND或IOVCC
IOVCC ≤ VCC
SDO禁用
∆VDD ± 10%，VSS = −15 V
∆VSS ± 10%，VDD = 15 V
∆VDD ± 200 mV，50 Hz/60 Hz，VSS = −15 V
∆VSS ± 200 mV，50 Hz/60 Hz，VDD = 15 V
温度范围：−40°C至+125°C，典型条件：TA = +25°C，VDD = +15 V，VSS = −15 V，VREFP = +10 V，VREFN = −10 V。
通过AD8675ARZ输出缓冲器描述性能。
线性误差指INL和DNL两种误差，任一参数经过一定时间后均可能发生规定量的漂移。
AD5790配置为单位增益模式，输出端为低通RC滤波器。R = 300 Ω，C = 143 pF(包括输出缓冲器外侧总电容，引脚电容等)。
单一逻辑引脚中流过的电流。
Rev. D | Page 4 of 28
AD5790
时序特性
除非另有说明，VCC = 2.7 V至5.5 V，所有规格均相对于TMIN至TMAX而言。
表3.
参数
t1 2
t2
t3
t4
t5
t6
t7
t8
t9
t10
t11
t12
t13
t14
t15
t16
t17
t18
t19
t20
t21
t22
1
2
限值1
IOVCC = 1.71 V至3.3 V
IOVCC = 3.3 V至5.5 V
40
28
92
60
15
10
9
5
5
5
2
2
48
40
8
6
9
7
12
7
13
10
20
16
14
11
130
130
130
130
50
50
140
140
0
0
65
60
62
45
0
0
35
35
150
150
单位
ns(最小值)
ns(最小值)
ns(最小值)
ns(最小值)
ns(最小值)
ns(最小值)
ns(最小值)
ns(最小值)
ns(最小值)
ns(最小值)
ns(最小值)
ns(最小值)
ns(最小值)
ns(典型值)
ns(典型值)
ns(最小值)
ns(典型值)
ns(最小值)
ns(最大值)
ns(最大值)
ns(最小值)
ns(典型值)
ns(典型值)
测试条件/注释
SCLK周期时间
SCLK周期时间(回读模式)
SCLK高电平时间
SCLK低电平时间
SYNC 到SCLK下降沿建立时间
SCLK下降沿到SYNC上升沿保持时间
最小SYNC高电平时间
SYNC 上升沿到下一SCLK下降沿忽略
数据建立时间
数据保持时间
LDAC 下降沿到SYNC下降沿
SYNC 上升沿到LDAC下降沿
LDAC 低电平脉冲宽度
LDAC 下降沿到输出响应时间
SYNC 上升沿到输出响应时间(LDAC接低电平)
CLR 低电平脉冲宽度
CLR 脉冲启动时间
SYNC 下降沿到第一SCLK上升沿
SYNC 上升沿到SDO三态(CL = 50 pF)
SCLK上升沿到SDO有效(CL = 50 pF)
SYNC 上升沿到SCLK上升沿忽略
RESET 低电平脉冲宽度
RESET 脉冲启动时间
所有输入信号均指定tR = tF = 1 ns/V(10%至90%的IOVCC)条件并从(VIL + VIH)/2电平起开始计时。
写入模式下最大SCLK频率为35 MHz，回读模式下则为16 MHz。
Rev. D | Page 5 of 28
AD5790
t7
t1
SCLK
2
1
24
t3
t6
t2
t4
t5
SYNC
t9
t8
SDIN
DB23
DB0
t10
t12
t11
LDAC
t13
VOUT
t14
VOUT
t15
CLR
t16
VOUT
t21
RESET
10239-002
t22
VOUT
图2. 写入模式时序图
t1
t17
SCLK
1
2
24
t3
t6
t20
t7
1
2
24
t2
t5
t4
t5
t17
SYNC
SDIN
t9
DB23
DB0
INPUT WORD SPECIFIES
REGISTER TO BE READ
NOP CONDITION
t18
t19
DB23
SDO
REGISTER CONTENTS CLOCKED OUT
图3. 回读模式时序图
Rev. D | Page 6 of 28
DB0
10239-003
t8
AD5790
绝对最大额定值
除非另有说明，TA = 25°C。
100 mA以下的瞬态电流不会造成SCR闩锁。
表4.
参数
VDD至AGND
VSS至AGND
VDD至VSS
VCC至DGND
IOVCC至DGND
数字输入至DGND
VOUT至AGND
VREFP至AGND
VREFN至AGND
DGND至AGND
工作温度范围，TA工业
存储温度范围
最大结温(TJ最大值)
功耗
LFCSP封装
θJA热阻
引脚温度
焊接
ESD(人体模型)
额定值
−0.3 V至+34 V
−34 V至+0.3 V
−0.3 V至+34 V
−0.3 V至+7 V
−0.3 V至VCC + 3 V或+7 V
(取较小者)
−0.3 V至IOVCC + 0.3 V或
+7 V(取较小者)
−0.3 V至VDD + 0.3 V
−0.3 V至VDD + 0.3 V
VSS − 0.3 V至+ 0.3 V
−0.3 V至+0.3 V
−40°C至+125°C
−65°C至+150°C
150°C
(TJ max − TA)/θJA
注意，超出上述绝对最大额定值可能会导致器件永久性
损坏。这只是额定最值，并不能以这些条件或者在任何其
他超出本技术规范操作章节中所示规格的条件下，推断器
件能否正常工作。长期在绝对最大额定值条件下工作会影
响器件的可靠性。
本器件为高性能集成电路，ESD额定值小于1.6 kV，对ESD
(静电放电)敏感。搬运和装配时必须采取适当的防范措施。
ESD警告
31.0°C/W
JEDEC工业标准
J-STD-020
1.6 kV
Rev. D | Page 7 of 28
ESD(静电放电)敏感器件。
带电器件和电路板可能会在没有察觉的情况下放电。尽
管本产品具有专利或专有保护电路，但在遇到高能量
ESD时，器件可能会损坏。因此，应当采取适当的ESD
防范措施，以避免器件性能下降或功能丧失。
AD5790
24
23
22
21
20
INV
DNC
DNC
DNC
RFB
引脚配置和功能描述
AD5790
TOP VIEW
(Not to Scale)
19
18
17
16
15
14
13
AGND
VSS
VSS
VREFN
DGND
SYNC
SCLK
NOTES
1. DNC = DO NOT CONNECT. DO NOT CONNECT TO THIS PIN.
2. NEGATIVE ANALOG SUPPLY CONNECTION (VSS).
A VOLTAGE IN THE RANGE OF –16.5 V TO –2.5 V
CAN BE CONNECTED. VSS SHOULD BE DECOUPLED
TO AGND. THE PADDLE CAN BE LEFT ELECTRICALLY
UNCONNECTED PROVIDED THAT A SUPPLY
CONNECTION IS MADE AT THE VSS PINS. IT IS
RECOMMENDED THAT THE PADDLE BE THERMALLY
CONNECTED TO A COPPER PLANE FOR ENHANCED
THERMAL PERFORMANCE.
10239-005
VCC 8
IOVCC 9
DNC 10
SDO 11
SDIN 12
VOUT 1
VREFP 2
VDD 3
RESET 4
VDD 5
CLR 6
LDAC 7
图4. 引脚配置
表5. 引脚功能描述
引脚编号
1
2
3, 5
4
6
引脚名称
VOUT
VREFP
VDD
RESET
CLR
7
LDAC
8
9
10, 21, 22, 23
11
12
13
14
VCC
IOVCC
DNC
SDO
SDIN
SCLK
SYNC
15
16
17, 18
19
20
24
EPAD
DGND
VREFN
VSS
AGND
RFB
INV
VSS
说明
模拟输出电压。
正基准电压输入。可以连接5 V至VDD − 2.5 V范围内的电压。
正模拟电源连接。可以连接7.5 V至16.5 V范围内的电压。VDD必须去耦至AGND。
低电平有效复位。置位此引脚时，AD5790返回上电状态。
低电平输入有效。置位此引脚可将DAC寄存器设置为用户自定义值(见表12)并更新DAC输出。输出值取决于所
用的DAC寄存器编码格式：二进制或二进制补码。
低电平有效加载DAC逻辑输入。用于更新DAC寄存器和模拟输出。当永久接为低电平时，输出在SYNC的上升
沿更新。如果LDAC在写入周期保持高电平，输入寄存器会更新，但输出直到LDAC的下降沿才会更新输出。
LDAC引脚不能悬空。
数字电源。电压范围为2.7 V至5.5 V。应将VCC去耦至DGND。
数字接口电源。数字阈值电平参考施加于此引脚的电压。电压范围为1.71 V至5.5 V。
不连接。请勿连接到这些引脚。
串行数据输出。数据在串行时钟输入的上升沿输出。
串行数据输入。该器件有一个24位输入移位寄存器。数据在串行时钟输入的下降沿读入寄存器。
串行时钟输入。数据在串行时钟输入的下降沿读入移位寄存器。数据能够以最高35 MHz的速率传输。
电平触发的控制输入(低电平有效)。这是输入数据的帧同步信号。当SYNC为低电平时，使能输入移位寄存器，
然后数据在后续时钟的下降沿输入移位寄存器。DAC在SYNC的上升沿更新。
数字电路的接地基准引脚。
负基准电压输入。
负模拟电源连接。可以连接−16.5 V至−2.5 V范围内的电压。必须将VSS去耦至AGND。
模拟电路的接地基准引脚。
外部放大器的反馈连接。详情见AD5790特性部分。
外部放大器的反相输入连接。详情见AD5790特性部分。
负模拟电源连接(VSS)。可以连接−16.5 V至−2.5 V范围内的电压。必须将VSS去耦至AGND。假如在VSS引脚进行电
源连接，焊盘可不进行电气连接。建议将焊盘热连接到铜层，增强散热性能。
Rev. D | Page 8 of 28
AD5790
典型性能参数
AD8675 OUTPUT BUFFER
TA = 25°C
1.25
2.0
AD8675 OUTPUT BUFFER
TA = 25°C
1.5
1.0
0.5
0.25
INL (LSB)
–0.25
–0.75
–0.5
–1.0
–1.5
0
200000
400000
600000
800000
DAC CODE
VREFP = +10V
VREFN = –10V
VDD = +15V
VSS = –15V
–2.0
1000000
–3.0
1200000
图5. 积分非线性误差与DAC代码的关系，±10 V范围
2.5
0
200000
400000
600000
800000
1000000
1200000
DAC CODE
图8. 积分非线性误差与DAC代码的关系，5 V范围，×2增益模式
2.0
AD8675 OUTPUT BUFFER
TA = 25°C
2.0
VREFP = +5V
VREFN = 0V
VDD = +15V
VSS = –15V
–2.5
10239-006
–1.25
–1.75
0
10239-009
INL (LSB)
0.75
AD8675 OUTPUT BUFFER
TA = 25°C
1.5
1.5
1.0
DNL (LSB)
INL (LSB)
1.0
0.5
0
0.5
0
–0.5
–0.5
–1.0
0
200000
400000
600000
800000
DAC CODE
1000000
1200000
–1.5
10239-007
–2.0
200000
400000
600000
800000
1000000
1200000
图9. 差分非线性误差与DAC代码的关系，±10 V范围
2.0
AD8675 OUTPUT BUFFER
TA = 25°C
1.5
0
DAC CODE
图6. 积分非线性误差与DAC代码的关系，10 V范围
2.0
VREFP = +10V
VREFN = –10V
VDD = +15V
VSS = –15V
–1.0
10239-010
VREFP = +10V
VREFN = 0V
VDD = +15V
VSS = –15V
–1.5
AD8675 OUTPUT BUFFER
TA = 25°C
1.5
1.0
1.0
DNL (LSB)
0
–0.5
–1.0
0
VREFP = +5V
VREFN = 0V
VDD = +15V
VSS = –15V
–2.5
0
200000
400000
600000
800000
1000000
1200000
DAC CODE
VREFP = +10V
VREFN = 0V
VDD = +15V
VSS = –15V
–1.0
–1.5
0
200000
400000
600000
800000
1000000
1200000
DAC CODE
图10. 差分非线性误差与DAC代码的关系，10 V范围
图7. 积分非线性误差与DAC代码的关系，5 V范围
Rev. D | Page 9 of 28
10239-011
–2.0
–3.0
0.5
–0.5
–1.5
10239-008
INL (LSB)
0.5
AD5790
3.0
AD8675 OUTPUT BUFFER
TA = 25°C
2.5
1.4
DNL ERROR (LSB)
1.0
0.5
0
1.0
0.8
0.6
0.4
VDD = +15V
VSS = –15V
AD8675 OUTPUT BUFFER
0.2
–0.5
0
200000
400000
600000
800000
1000000
1200000
DAC CODE
–0.2
–40
10239-012
0
0
20
40
60
80
100
TEMPERATURE (°C)
图11. 差分非线性误差与DAC代码的关系，5 V范围
2.5
–20
10239-015
DNL (LSB)
1.5
图14. 差分非线性误差与温度的关系
1.5
AD8675 OUTPUT BUFFER
TA = 25°C
VREFP = +5V
VREFN = 0V
VDD = +15V
VSS = –15V
2.0
INL MAX
1.0
INL ERROR (LSB)
1.5
DNL (LSB)
±10V SPAN MIN DNL
+10V SPAN MIN DNL
+5V SPAN MIN DNL
1.2
2.0
–1.0
±10V SPAN MAX DNL
+10V SPAN MAX DNL
+5V SPAN MAX DNL
1.6
VREFP = +5V
VREFN = 0V
VDD = +15V
VSS = –15V
1.0
0.5
0.5
0
TA = 25°C
VREFP = +10V
VREFN = –10V
AD8675 OUTPUT BUFFER
–0.5
0
–1.0
200000
400000
600000
800000
1000000
1200000
DAC CODE
–1.5
12.5
±10V SPAN MAX INL
+10V SPAN MAX INL
+5V SPAN MAX INL
2.0
14.5
15.0
15.5
16.0
16.5
16.5
1.8
±10V SPAN MIN INL
+10V SPAN MIN INL
+5V SPAN MIN INL
INL MAX
1.3
0.8
INL ERROR (LSB)
1.0
0.5
VDD = +15V
VSS = –15V
AD8675 OUTPUT BUFFER
0.3 TA = 25°C
VREFP = 5V
VREFN = 0V
–0.2 AD8675 OUTPUT BUFFER
–0.7
–0.5
–1.2
–1.0
–1.7
–1.5
–40
–20
0
20
40
60
TEMPERATURE (°C)
80
100
10239-014
INL ERROR (LSB)
14.0
图15. 积分非线性误差与电源电压的关系，±10 V范围
1.5
0
13.5
VDD/|VSS| (V)
图12. 差分非线性误差与DAC代码的关系，5 V范围，×2增益模式
2.5
13.0
10239-016
0
10239-013
–1.0
INL MIN
10239-017
–0.5
–2.2
7.5
INL MIN
8.5
9.5
10.5
11.5
12.5
13.5
14.5
15.5
VDD/|VSS| (V)
图16. 积分非线性误差与电源电压的关系，5 V范围
图13. 积分非线性误差与温度的关系
Rev. D | Page 10 of 28
AD5790
1.4
11
TA = 25°C
VREFP = 5V
9 VREFN = 0V
AD8675 OUTPUT BUFFER
DNL MAX
ZERO-SCALE ERROR (LSB)
0.6
TA = 25°C
VREFP = +10V
VREFN = –10V
AD8675 OUTPUT BUFFER
0.4
0.2
DNL MIN
–0.2
12.5
13.0
13.5
14.0
14.5
15.0
3
1
–1
–3
15.5
16.0
16.5
VDD/|VSS| (V)
–5
7.5
10239-018
0
5
1.2
–0.4
1.0
–0.6
MIDSCALE ERROR (LSB)
DNL ERROR (LSB)
11.5
12.5
–0.2
DNL MAX
0.8
TA = 25°C
VREFP = 5V
VREFN = 0V
AD8675 OUTPUT BUFFER
0.2
13.5
14.5
15.5
16.5
TA = 25°C
VREFP = +10V
VREFN = –10V
AD8675 OUTPUT BUFFER
–0.8
–1.0
–1.2
–1.4
–1.6
DNL MIN
–0.2
7.5
8.5
9.5
10.5
11.5
12.5
13.5
–1.8
14.5
15.5
16.5
VDD/|VSS| (V)
–2.0
12.5
10239-019
0
13.0
13.5
14.0
14.5
15.0
15.5
16.0
16.5
VDD/|VSS| (V)
图18. 差分非线性误差与电源电压的关系，5 V范围
图21. 中间电平误差与电源电压的关系，±10 V范围
10
TA = 25°C
VREFP = +10V
1.0 VREFN = –10V
AD8675 OUTPUT BUFFER
TA = 25°C
VREFP = 5V
VREFN = 0V
AD8675 OUTPUT BUFFER
8
6
MIDSCALE ERROR (LSB)
0.5
0
–0.5
–1.0
4
2
0
–2
–4
–6
–1.5
–8
–2.0
12.5
13.0
13.5
14.0
14.5
15.0
15.5
16.0
VDD/|VSS| (V)
16.5
10239-020
ZERO-SCALE ERROR (LSB)
10.5
图20. 零电平误差与电源电压的关系，5 V范围
1.4
0.4
9.5
VDD/|VSS| (V)
图17. 差分非线性误差与电源电压的关系，±10 V范围
0.6
8.5
10239-022
0.8
7
图19. 零电平误差与电源电压的关系，±10 V范围
–10
7.5
8.5
9.5
10.5
11.5
12.5
13.5
14.5
15.5
VDD/|VSS| (V)
图22. 中间电平误差与电源电压的关系，5 V范围
Rev. D | Page 11 of 28
16.5
10239-023
DNL ERROR (LSB)
1.0
10239-021
1.2
AD5790
2.0
6.0
5.8
5.6
1.4
GAIN ERROR (LSB)
1.2
1.0
0.8
0.6
0.4
5.4
5.2
5.0
4.8
4.6
4.4
TA = 25°C
= 5V
V
4.2 VREFP = 0V
REFN
AD8675 OUTPUT BUFFER
4.0
7.5
8.5
9.5
10.5 11.5
0
12.5
13.0
13.5
14.0
14.5
15.0
15.5
16.0
16.5
VDD/|VSS| (V)
10239-024
0.2
13.5
14.5
15.5
16.5
图26. 增益误差与电源电压的关系，5 V范围
图23. 满量程误差与电源电压的关系，±10 V范围
1.25
8
TA = 25°C
V
= 5V
6 VREFP = 0V
REFN
AD8675 OUTPUT BUFFER
4
INL MAX
0.75
2
0.25 T = 25°C
A
VDD = +15V
VSS = –15V
AD8675 OUTPUT BUFFER
–0.25
INL ERROR (LSB)
FULL-SCALE ERROR (LSB)
12.5
VDD/|VSS| (V)
10239-027
FULL-SCALE ERROR (LSB)
TA = 25°C
V
= +10V
1.8 VREFP = –10V
REFN
AD8675 OUTPUT BUFFER
1.6
0
–2
–4
–0.75
–6
INL MIN
–8
–1.25
9.5
10.5
11.5
12.5
13.5
14.5
15.5
16.5
VDD/|VSS| (V)
–1.75
5.0
6.5
7.0
7.5
8.0
8.5
9.0
9.5
10.0
9.5
10.0
图27积分非线性误差与基准电压的关系
1.15
TA = 25°C
VREFP = +10V
VREFN = –10V
AD8675 OUTPUT BUFFER
INL MAX
DNL ERROR (LSB)
0.95
0.5
0
0.75
0.55 TA = 25°C
VDD = +15V
VSS = –15V
0.35 AD8675 OUTPUT BUFFER
0.15
INL MIN
–0.5
–0.05
–1.0
12.5
13.0
13.5
14.0
14.5
15.0
15.5
16.0
VDD/|VSS| (V)
16.5
10239-026
GAIN ERROR (LSB)
1.0
6.0
VREFP /|VREFN | (V)
图24. 满量程误差与电源电压的关系，5 V范围
1.5
5.5
10239-028
8.5
10239-025
–12
7.5
10239-029
–10
图25. 增益误差与电源电压的关系，±10 V范围
–0.25
5.0
5.5
6.0
6.5
7.0
7.5
8.0
8.5
9.0
VREFP /|VREFN | (V)
图28差分非线性误差与基准电压的关系
Rev. D | Page 12 of 28
–4.0
TA = 25°C
–0.1 V = +15V
DD
VSS = –15V
AD8675 OUTPUT BUFFER
–0.3
–4.5
–0.5
GAIN ERROR (LSB)
–0.7
–0.9
–1.1
–1.3
TA = 25°C
VDD = +15V
VSS = –15V
AD8675 OUTPUT BUFFER
–5.0
–5.5
–6.0
–6.5
6.0
6.5
7.0
7.5
8.0
8.5
9.0
9.5
10.0
VREFP /|VREFN | (V)
–7.5
5.0
5.5
6.0
7.5
8.0
8.5
9.0
7.0
TA = 25°C
VREFP = +15V
VREFN = –15V
AD8675 OUTPUT BUFFER
6.5
–2.0
–2.5
–3.0
6.0
6.5
7.0
7.5
8.0
8.5
9.0
9.5
10.0
6.0
5.5
5.0
4.5
4.0
VREFP /|VREFN | (V)
3.0
–40
10239-031
5.5
±10V SPAN
+10V SPAN
+5V SPAN
–20
40
60
3
VDD = +15V
VSS = –15V
AD8675
OUTPUT BUFFER
2
MIDSCALE ERROR (LSB)
5.5
5.0
4.5
80
100
±10V SPAN
+10V SPAN
+5V SPAN
1
0
–1
–2
–3
4.0
–4
3.5
5.0
5.5
6.0
6.5
7.0
7.5
8.0
8.5
9.0
VREFP /|VREFN | (V)
9.5
10.0
10239-032
FULL-SCALE ERROR (LSB)
20
图33. 满量程误差与温度的关系
TA = 25°C
VDD = +15V
VSS = –15V
AD8675 OUTPUT BUFFER
6.0
0
TEMPERATURE (°C)
图30. 中间电平误差与基准电压的关系
6.5
10.0
VDD = +15V
VSS = –15V
AD8675 OUTPUT BUFFER
3.5
–3.5
5.0
9.5
图32. 增益误差与基准电压的关系
FULL-SCALE ERROR (LSB)
MIDSCALE ERROR (LSB)
–1.5
7.0
VREFP /|VREFN | (V)
图29. 零电平误差与基准电压的关系
–1.0
6.5
10239-034
5.5
10239-030
–1.5
5.0
10239-033
–7.0
图31. 满量程误差与基准电压的关系
–5
–40
–20
0
20
40
60
80
TEMPERATURE (°C)
图34. 中间电平误差与温度的关系
Rev. D | Page 13 of 28
100
10239-035
ZERO-SCALE ERROR (LSB)
AD5790
AD5790
5
0.010
±10V SPAN
+10V SPAN
+5V SPAN
0.008
IDD
0.006
1
0.004
–1
IDD/ISS (mA)
–3
–5
0.002
0
–0.002
–0.004
–7
–0.006
–9
20
40
60
80
100
TEMPERATURE (°C)
–0.010
–20
VDD = +15V
VSS = –15V
AD8675 OUTPUT BUFFER
–2
0
VOUT (V)
–6
–8
–4
–12
–6
–14
–8
40
60
80
100
TEMPERATURE (°C)
–10
–1
10239-037
20
0
800
700
1
2
3
4
5
4
5
6
4
2
VOUT (V)
0
500
400
–2
–4
300
–6
200
–8
100
0
0
1
2
3
4
LOGIC INPUT VOLTAGE (V)
5
6
10239-038
IOICC (µA)
600
20
图39. 上升满量程电压阶跃
IOVCC = 5V, LOGIC VOLTAGE
INCREASING
IOVCC = 5V, LOGIC VOLTAGE
DECREASING
IOVCC = 3V, LOGIC VOLTAGE
INCREASING
IOVCC = 3V, LOGIC VOLTAGE
DECREASING
TA = 25°C
15
TIME (µs)
图36. 增益误差与温度的关系
900
10
–2
–10
0
0
5
VDD/VSS (V)
4
2
–20
–5
6
±10V SPAN
+10V SPAN
+5V SPAN
–4
–16
–40
–10
图38. 电源电流与电源电压的关系
图35. 零电平误差与温度的关系
0
–15
10239-039
0
10239-040
–20
10239-036
–11
–40
GAIN ERROR (LSB)
ISS
–0.008
10239-041
ZERO-SCALE ERROR (LSB)
VDD = +15V
VSS = –15V
3 AD8675 OUTPUT BUFFER
图37. IOICC 与逻辑输入电压的关系
–10
–1
0
1
2
3
TIME (µs)
图40. 下降满量程电压阶跃
Rev. D | Page 14 of 28
AD5790
6
10
VREFP = 5V
VREFN = 0V
UNITY GAIN MODE
ADA4898-1
RC LOW-PASS FILTER
9
5
OUTPUT GLITCH (nV-sec)
8
6
5
4
3
VREFP = +10V
VREFN = –10V
RC LOW-PASS FILTER
UNITY GAIN MODE
ADA4898-1
0
–1
0
1
2
3
4
3
2
1
5
TIME (µs)
0
CODE
图41. 500代码阶跃建立时间
VREFP = +10V
VREFN = –10V
UNITY GAIN MODE
ADA4898-1
20 RC LOW-PASS FILTER
图44. 5 V VREF的6 MSB段毛刺能量
55
NEGATIVE
POSITIVE
POSITIVE CODE
CHANGE
±10V SPAN
+10V SPAN
+5V SPAN
45
NEGATIVE CODE
CHANGE
VREFP = +10V
VREFN = –10V
RC LOW-PASS FILTER
UNITY GAIN MODE
ADA4898-1
35
OUTPUT GLITCH (mV)
OUTPUT GLITCH (nV-sec)
25
10239-045
1
10239-042
2
4
16384
65536
114688
163840
212992
262144
311296
360448
409600
458752
507904
557056
606208
655360
704512
753664
802816
851968
901120
950272
999424
VOUT (mV)
7
NEGATIVE
POSITIVE
15
10
25
15
5
–5
5
–25
CODE
1
0
图42. ±10 V VREF的6 MSB段毛刺能量
2
3
图45. ±10 V的中间量程峰峰值毛刺
800
4.0
OUTPUT VOLTAGE (nV)
VREFP = 10V
VREFN = 0V
UNITY
GAIN MODE
3.5
ADA4898-1
RC LOW-PASS FILTER
3.0
NEGATIVE
POSITIVE
2.5
2.0
1.5
1.0
TA = 25°C
VDD = +15V
600 VSS = –15V
VREFP = +10V
VREFN = –10V
400
MIDSCALE CODE LOADED
OUTPUT UNBUFFERED
AD8676 REFERENCE BUFFERS
200
0
–200
–600
CODE
10239-044
0
图43. 10 V VREF的6 MSB段毛刺能量
0
1
2
3
4
5
6
TIME (Seconds)
7
8
图46. 电压输出噪声，0.1 Hz至10 Hz带宽
Rev. D | Page 15 of 28
9
10
10239-047
–400
0.5
16384
65536
114688
163840
212992
262144
311296
360448
409600
458752
507904
557056
606208
655360
704512
753664
802816
851968
901120
950272
999424
OUTPUT GLITCH (nV-sec)
1
TIME (µs)
10239-043
16384
49152
81920
114688
147456
180224
212992
245760
278528
311296
344064
376832
409600
442368
475136
507904
540672
573440
606208
638976
671744
704512
737280
770048
802816
835584
868352
901120
933888
966656
999424
1032192
0
10239-047
–15
AD5790
200
VDD = +15V
VSS = –15V
VREFP = +10V
VREFN = –10V
VDD = +15V
VSS = –15V
VREFP = +10V
VREFN = –10V
UNITY GAIN
ADA4898-1
180
OUTPUT VOLTAGE (mV)
160
10
140
120
100
80
60
40
20
1
10
100
FREQUENCY (Hz)
1k
10k
图47.噪声谱密度与频率的关系
–20
0
1
2
3
4
TIME (µs)
图48. 消除输出箝位时的毛刺脉冲
Rev. D | Page 16 of 28
5
6
10239-048
0
1
0.1
10239-056
NSD (nV/√Hz)
100
AD5790
术语
相对精度
相对精度或积分非线性(INL)是指DAC输出与通过DAC端
点的传递函数直线之间的最大偏差，单位为LSB。图5所示
为典型的INL误差与代码的关系图。
差分非线性(DNL)
微分非线性是指任意两个相邻编码之间所测得变化值与理
想的1 LSB变化值之间的差异。最大±1 LSB的额定微分非线
性可确保单调性。此DAC可保证单调性。图9所示为典型
的DNL误差与代码的关系图。
输出电压建立时间
输出电压建立时间是指对于指定的电压变化，输出电压达
到并保持在指定电平所需的时间量。对于快速建立应用，
需要高速缓冲放大器作为AD5790的3.4 kΩ输出阻抗与负载间
的缓冲，此时建立时间由放大器决定。
数模转换毛刺脉冲
数模转换毛刺脉冲是DAC寄存器中的编码输入变化时注入
模拟输出的脉冲。数模转换毛刺脉冲规定为毛刺的面积，
用nV-s表示，数字输入代码在主进位跃迁中改变1 LSB时进
行测量。参见图48。
长期线性误差稳定性
线性误差长期稳定性是指DAC线性度在较长时间内的稳定
程度。它用LSB表示，在500小时和1000小时的时间内和高
环境温度下进行测量。
输出使能毛刺脉冲
输出使能毛刺脉冲是DAC输出接地箝位消除时注入到模拟输
出的脉冲。它规定为毛刺的面积，用nV-sec表示(参见图48)。
零刻度误差
零电平误差衡量将零电平代码(0x00000)载入DAC寄存器时
的输出误差。理想情况下，输出电压应为VREFN。零电平误
差用LSB表示。
数字馈通
数字馈通衡量从DAC的数字输入注入DAC的模拟输出的脉
冲，但在DAC输出未更新时进行测量。单位为nV-sec，测
量数据总线上发生满量程编码变化时的情况，即全0至全1，
反之亦然。
零电平误差温度系数
零电平误差温度系数衡量零电平误差随温度的变化，用
ppm FSR/°C表示。
总谐波失真(THD)
总谐波失真是指DAC输出的谐波均方根和与基波的比值。
仅包括二次至五次谐波。
满量程误差
满量程误差衡量将满量程码(0xFFFFF)载入DAC寄存器时的
输出误差。理想情况下，输出电压应为VREFP − 1 LSB。满量
程误差用LSB表示。
直流电源抑制比
直流电源抑制比衡量输出电压对DAC电源直流变化的抑制
能力。它在电源电压的给定直流变化下测量，用表示。
满量程误差温度系数
满量程误差温度系数衡量满量程误差随温度的变化，用
ppm FSR/°C表示。
交流电源抑制比(AC PSRR)
交流电源抑制比衡量输出电压对DAC电源交流变化的抑制
能力。它在电源电压的给定幅度和频率变化下测量，用分
贝(dB)表示。
增益误差
增益误差衡量DAC的量程误差，它是指DAC传递特性的斜
率与理想值之间的偏差，用满量程范围的ppm表示。
增益误差温度系数
增益误差温度系数衡量增益误差随温度的变化，用ppm
FSR/°C表示。
中间电平误差
中间电平误差衡量将中间电平代码(0x80000)载入DAC寄存
器时的输出误差。理想情况下，输出电压应为(VREFP − VREFN)/2
+ VREFN。中间电平误差用LSB表示。
Rev. D | Page 17 of 28
AD5790
工作原理
R
R
VOUT
2R
2R ..................... 2R
2R
2R .......... 2R
S0
S1 ..................... S13
E62
E61.........
E0
VREFP
VREFN
14-BIT R-2R LADDER
DAC架构
AD5790的DAC架构由两个匹配的DAC部分组成。简化电
路图如图49所示。20位数据字的6个MSB经解码用于驱动63
个开关(E0至E62)。每个开关将63个匹配电阻之一连接到经
过缓冲的VREFP或VREFN电压。数据字的其余14位驱动14位电
压模式R-2R梯形网络的开关S0至S13。
R
SIX MSBs DECODED INTO
63 EQUAL SEGMENTS
10239-050
AD5790是一款高精度、快速建立、单通道、20位、串行输
入、电压输出DAC。VDD电源电压范围为7 V至16.5 V，VSS电
源电压范围为−16.5 V至−2.5 V。数据通过3线串行接口以24
位字格式写入AD5790。它内置一个上电复位电路，确保
DAC输出上电至0 V，VOUT引脚通过约6 kΩ的内部电阻箝位
至AGND。
图49. DAC梯形结构
串行接口
AD5790有一个3线串行接口(SYNC、SCLK和SDIN)，它与
SPI、QSPI、MICROWIRE接口标准及大多数DSP兼容(时序
图参见图2)。
输入移位寄存器
输入移位寄存器为24位宽。在工作速度最高可达35 MHz的
串行时钟输入SCLK的控制下，数据作为24位字以MSB优先
的方式载入器件。输入寄存器包括R/W位、3个地址位和
20个数据位，如表6所示。图2给出了这种操作的时序图。
表6. 输入移位寄存器格式
MSB
DB23
R/W
LSB
DB22
DB21
寄存器地址
DB20
表7. 输入移位寄存器解码
R/W
X1
0
0
0
0
1
1
1
1
寄存器地址
0
0
0
0
0
1
0
1
1
0
0
0
0
1
0
1
0
1
0
1
0
1
0
1
无操作(NOP)。用于回读操作。
写入DAC寄存器。
写入控制寄存器。
写入清零代码寄存器。
写入软件控制寄存器。
读取DAC寄存器。
读取控制寄存器。
读取清零代码寄存器。
X表示无关。
Rev. D | Page 18 of 28
DB19至DB0
寄存器数据
AD5790
独立操作
串行接口采用连续式和非连续式两种串行时钟工作。如果
SYNC在正确的时钟周期数内保持为低电平，只能使用连
续的SCLK时钟源。
在选通时钟模式下，必须采用包含确切时钟周期数的突发
时钟，在时钟周期结束后必须将SYNC置为高电平来锁存
数据。SYNC的第一个下降沿启动写周期。SCLK必须在24
个时钟下降沿后，才能将SYNC重新拉高。如果在第24个
SCLK下降沿之前拉高SYNC，写入的数据无效。如果拉高
SYNC前有超过24个SCLK下降沿，输入数据同样无效。
输入移位寄存器在SYNC的上升沿更新。若需进行其他串
行传输，必须将SYNC再次拉低。串行传输结束后，数据
自动从输入移位寄存器传送到寻址寄存器。写入周期完成
时，就可以在LDAC为高电平的同时拉低SYNC，从而更新
输出。
回读
通过SDO引脚可以回读所有片内寄存器的内容。表7显示
了寄存器的解码情况。寻址一个待读取的寄存器后，数据
将通过SDO引脚在接下来的24个时钟周期输出。时钟必须
在SYNC为低电平时施加。当SYNC返回高电平时，SDO引
脚变为三态。当读取单个寄存器时，可以使用NOP功能输
出数据。如果读取一个以上的寄存器，则第一个待寻址寄
存器的数据可以在寻址第二个待读取寄存器的同时输出。
要完成一个回读操作，必须使能SDO引脚。SDO引脚默认
使能。
硬件控制引脚
加载DAC功能(LDAC)
数据传输到DAC的输入寄存器之后，有两种方法可以更新
DAC寄存器和DAC输出。根据SYNC和LDAC的状态，选择
两种更新模式之一：同步DAC更新或异步DAC更新。
同步DAC更新
在此模式下，当数据进入输入移位寄存器时LDAC要保持
为低电平。DAC输出在SYNC的上升沿更新。
异步DAC更新
在此模式下，当数据进入输入移位寄存器时LDAC要保持
为高电平。在拉高LDAC后，通过拉低SYNC可以异步更新
DAC输出。此时在LDAC的下降沿进行更新。
复位功能(RESET)
AD5790可以通过两种方式复位至上电状态：一是置位
RESET引脚，二是利用软件复位控制功能(见表13)。如果
RESET引脚不用，应将其硬连线至IOVCC。
异步清零功能(CLR)
CLR引脚是在低电平有效的时候清零，允许输出清零至用户
自定义值。20位清零代码值写入清零代码寄存器(见表12)。
CLR必须至少保持一段时间的低电平才能完成操作(参见
图2)。当CLR信号变回高电平后，输出保持为清零值(如果
LDAC为高电平)，直到新值载入DAC寄存器。当CLR引脚
为低电平时，无法用新值更新输出。清零操作还可通过设
置软件控制寄存器中的CLR位来执行(见表13)。
片内寄存器
DAC寄存器
表9说明如何写入和读取DAC寄存器。
以下方程式描述了DAC的理想传递函数：
VOUT =
(VREFP − VREFN ) × D
2 20
+ VREFN
其中：
VREFN是VREFN输入引脚上施加的负电压。
VREFP是VREFP输入引脚上施加的正电压。
D为写入DAC的20位代码。
Rev. D | Page 19 of 28
AD5790
表8. 硬件控制引脚真值表
LDAC
X1
X1
0
0
1
CLR
X1
X1
0
1
0
1
0
1
0
1
0
1
0
1
RESET
0
1
1
1
1
1
1
1
1
1
1
1
功能
AD5790处于复位模式。无法对器件进行编程。
AD5790返回到上电状态。所有寄存器都被设置为默认值。
DAC寄存器加载清零代码寄存器值，并相应地设置输出。
输出根据DAC寄存器值进行设置。
DAC寄存器加载清零代码寄存器值，并相应地设置输出。
输出根据DAC寄存器值进行设置。
输出保持为清零代码寄存器值。
输出根据DAC寄存器值进行设置。
输出保持为清零代码寄存器值。
DAC寄存器加载清零代码寄存器值，并相应地设置输出。
DAC寄存器加载清零代码寄存器值，并相应地设置输出。
输出保持为清零代码寄存器值。
输出根据DAC寄存器值进行设置。
X表示无关。
表9. DAC寄存器
MSB
DB23
R/W
DB22
DB21
寄存器地址
DB20
DB19至DB0
DAC寄存器数据
LSB
R/W
0
0
1
20位数据
Rev. D | Page 20 of 28
AD5790
控制寄存器
代码寄存器设置DAC输出值。输出值取决于所用的DAC编
码格式：二进制或二进制补码。默认寄存器值为0。
控制寄存器控制AD5790的工作模式。
清零代码寄存器
在置位CLR引脚或者软件控制寄存器中的CLR位时，清零
表10. 控制寄存器
MSB
DB23
DB19至DB11
DB10
R/W
DB22 DB21 DB20
寄存器地址
R/W
0
保留
保留
1
0
DB9 DB8
DB7
DB6
DB5
控制寄存器数据
0000
SDODIS
DB4
DB3
DB2
DB1
LSB
DB0
BIN/2sC
DACTR
OPGND
RBUF
保留
表11. 控制寄存器功能
位名称
保留
RBUF
说明
这些位为保留位，应设置为零。
输出放大器配置控制。
0: 内部放大器A1上电，电阻RFB和R1串联，如图52所示。允许连接一个增益为配置2的外部放大器。详情见AD5790特
性部分。
1: (默认)内部放大器A1掉电，电阻和R1并联，如图51所示；RFB和INV引脚之间的电阻为3.4 kΩ，等于DAC的电阻。允许
RFB和INV引脚对外部单位增益放大器进行输入偏置电流补偿。详情见AD5790特性部分。
OPGND
输出接地箝位控制。
0: 消除DAC输出接地箝位，DAC处于正常模式。
1: (默认)DAC输出通过约6 kΩ电阻箝位至接地，DAC处于三态模式。复位器件将DAC置于OPGND模式，从而使能输出接
地箝位，DAC处于三态。在控制寄存器中将OPGND位置1优先于对DACTRI位的任何写操作。
DAC三态控制。
0: DAC处于正常工作模式。
1: (默认)DAC处于三态模式。
DAC寄存器编码选择。
0: (默认)DAC寄存器使用二进制补码编码。
1: DAC寄存器使用偏移二进制编码。
SDO引脚使能/禁用控制。
0: (默认)SDO引脚使能。
1: SDO引脚禁用(三态)。
读/写选择位。
0: 寻址AD5790进行写操作。
1: 寻址AD5790进行读操作。
DACTRI
BIN/2sC
SDODIS
R/W
表12. 清零代码寄存器
MSB
DB23
R/W
DB22
DB21
寄存器地址
DB20
DB19至DB0
清零代码寄存器数据
LSB
R/W
0
1
1
20位数据
Rev. D | Page 21 of 28
AD5790
软件控制寄存器
这是一个只写寄存器，将1写入特定位相当于通过发送脉冲将相应的引脚拉低。
表13. 软件控制寄存器
MSB
DB23
R/W
DB22
0
1
1
2
LSB
DB21
寄存器地址
0
DB20
DB19至DB3
0
保留
DB2
DB1
软件控制寄存器数据
Reset
CLR 1
DB0
LDAC 2
当LDAC引脚为低电平时，CLR功能无效。
当CLR引脚为低电平时，LDAC功能无效。
表14. 软件控制寄存器功能
位名称
LDAC
CLR
Reset
说明
此位设置为1可更新DAC寄存器和DAC输出。
此位设置为1可将DAC寄存器设置为用户自定义值(见表12)并更新DAC输出。输出值取决于所用的DAC寄存器编码
格式：二进制或二进制补码。
此位设置为1可使AD5790返回上电状态。
Rev. D | Page 22 of 28
AD5790
AD5790特性
上电至0 V
单位增益配置
AD5790内置一个上电复位电路，它除了能将所有寄存器复
位至默认值以外，还能控制上电期间的输出电压。上电时，
DAC处于三态模式(其基准输入断开)，DAC输出通过约6 kΩ
电阻箝位至AGND。DAC将保持此状态，直到通过控制寄
存器将其设置为其它状态。这个特性对于在DAC上电过程
中必须知道DAC输出状态的应用十分有用。
图50显示配置为单位增益的输出放大器。在此配置中，输
出范围是从到。
VREFP
6.8kΩ 6.8kΩ
A1
R1
DAC输出状态
通过控制寄存器的DACTRI和OPGND位，可以将DAC输出
置于三种状态之一，如表15所示。
表15. 输出状态真值表
输出状态
正常工作模式
输出通过约6 kΩ电阻箝位至AGND
输出为三态
输出通过约6 kΩ电阻箝位至AGND
AD8675
ADA4898-1
ADA4004-1
VOUT
AD5790
VREFN
图50. 单位增益配置的输出放大器
输出放大器还有一种单位增益配置，该配置从放大器的输
入偏置电流中消除了失调，方法是在放大器的反馈路径中
插入一个阻值与DAC输出电阻相等的电阻。DAC输出电阻
为3.4 kΩ，通过并联连接R1和RFB，就能在片内获得一个与
DAC电阻相等的电阻。由于这些电阻全部位于一个硅片上，
因此其温度系数彼此匹配。若要使能这种工作模式，必须
将控制寄存器的RBUF位设置为逻辑1。图51给出了输出放
大器连接到AD5790的方式。在此配置中，输出放大器为单
位增益，输出范围从VREFN至VREFP。这种单位增益配置允许
在放大器反馈路径中放置一个电容，以提高动态性能。
VREFP
输出放大器配置
输出放大器可以通过多种方式连接到AD5790，具体取决于
所施加的基准电压和所需的输出电压范围。
RFB
R1
6.8kΩ
20-BIT
DAC
RFB
6.8kΩ
INV
10pF
VOUT
VOUT
AD8675
ADA4898-1
ADA4004-1
AD5790
VREFN
图51. 带放大器输入偏置电流补偿的单位增益输出放大器
Rev. D | Page 23 of 28
10239-053
OPGND
0
1
0
1
INV
10239-052
上电之后，必须将AD5790置于正常工作模式才能对输出进
行编程。为此，必须对控制寄存器进行编程。DACTRI位
清零可使DAC脱离三态，OPGND位清零可消除输出箝位。
此时，输出将变为VREFN，除非首先给DAC寄存器设置了其
它值。
RFB
VOUT
20-BIT
DAC
配置AD5790
DACTRI
0
0
1
1
RFB
AD5790
VREFP
图52所示为增益配置为2的输出放大器。增益由内部匹配
的6.8 kΩ电阻设置，这些电阻恰好是DAC电阻的两倍，并具
有从外部放大器的输入偏置电流中消除失调的作用。在此
配置中，输出范围是从2 × VREFN − VREFP到VREFP。这种配置可
用来从单端基准输入(VREFN = 0 V)产生双极性输出范围。若
要使能这种工作模式，必须将控制寄存器的RBUF位设置
为逻辑0。
A1
20-BIT
DAC
6.8kΩ 6.8kΩ
R1
RFB
RFB
INV
10pF
VOUT
VOUT
AD8675
ADA4898-1
ADA4004-1
AD5790
VREFN
图52. 增益配置为2的输出放大器
Rev. D | Page 24 of 28
10239-054
增益为2的配置(×2增益模式)
AD5790
应用信息
典型工作电路
10239-055
图53. 典型工作电路
Rev. D | Page 25 of 28
AD5790
图53显示了使用AD8675作为输出缓冲器时AD5790的典型
工作电路。由于AD5790的输出阻抗为3.4 kΩ，因此需要一个
输出缓冲器来驱动低电阻、高电容负载。
评估板
ADI公司提供AD5790评估板，旨在帮助设计者轻松地对器
件性能进行评估。AD5790评估套件包括一片搭载相关元件
并经过测试的AD5790印刷电路板(PCB)。
评估板连接到PC的USB端口，软件与评估板一同提供，便
于用户设置AD5790。软件可以在任何已安装Microsoft®
Windows® XP (SP2)、Vista(32位或64位)或Windows 7的PC上
运行。AD5790用户指南UG-342已发布，其中提供了评估
板工作的全部细节。
Rev. D | Page 26 of 28
AD5790
外形尺寸
2.75
2.65
2.50
4.00 BSC
PIN 1
INDICATOR
20
PIN 1
INDICATOR
1
19
0.50
BSC
3.75
3.65
3.50
EXPOSED
PAD
7
13
TOP VIEW
1.00
0.90
0.80
0.30
0.25
0.20
SEATING
PLANE
0.50
0.40
0.30
0.05 MAX
0.02 NOM
COPLANARITY
0.08
0.20 REF
8
12
BOTTOM VIEW
FOR PROPER CONNECTION OF
THE EXPOSED PAD, REFER TO
THE PIN CONFIGURATION AND
FUNCTION DESCRIPTIONS
SECTION OF THIS DATA SHEET.
图54. 24引脚引脚架构芯片级封装[LFCSP_VQ]
4 mm x 5 mm超薄体(CP-24-5)
图示尺寸单位：mm
04-11-2012-B
5.00 BSC
(Chamfer 0.225)
24
订购指南
型号1
AD5790BCPZ
AD5790BCPZ-RL7
EVAL-AD5790SDZ
1
温度范围
−40°C至+125°C
−40°C至+125°C
INL
±4 LSB
±4 LSB
Z = 符合RoHS标准的器件。
Rev. D | Page 27 of 28
封装描述
24引脚 LFCSP_VQ
24引脚 LFCSP_VQ
评估板
封装选项
CP-24-5
CP-24-5
AD5790
注释
©2011-2013 Analog Devices, Inc. All rights reserved. Trademarks and
registered trademarks are the property of their respective owners.
D10239sc-0-7/13(D)
Rev. D | Page 28 of 28
很抱歉，暂时无法提供与“AD5790BCPZ”相匹配的价格&库存，您可以联系我们找货
免费人工找货
工商网监
湘ICP备2023018690号
