AD7170BCPZ-500RL7

12位低功耗Σ-Δ型ADC AD7170 特性 功能框图 接口 双线式串行接口(只读器件) SPI兼容 SCLK引脚内为施密特触发 应用 GND VDD AIN(+) REFIN(+) REFIN(–) 12-BIT Σ-∆ ADC AIN(–) INTERNAL CLOCK AD7170 DOUT/RDY SCLK PDRST 08416-001 输出数据速率:125 Hz 引脚可编程的掉电和复位功能 状态功能 内部时钟振荡器 电流：135 μA 电源：2.7 V至5.25 V 温度范围：-40°C至+105°C 封装：10引脚3 mm x 3 mm LFCSP 图1 表1. VREF = VDD 5V 3V 均方根噪声 峰峰值 峰峰值噪声 分辨率 12位 12位 有效位数 12位 12位 压力测量 工业过程控制 便携式仪器仪表 概述 AD7170是一款极低功耗、12位模数转换器(ADC)，内置一 AD7170的输出数据速率为125 Hz，建立时间为24 ms。它 个精密12位Σ-Δ型ADC和一个片内振荡器。该器件功耗 具有一路差分输入，增益为1。在用户需用外部放大器来 仅为135 μA，因此特别适合要求极低功耗的便携式或电 满足系统专用滤波或增益要求的应用中，此特性会很有 池供电产品。它还具有省电模式，该模式下的器件功耗 用。 仅为5 μA，从而可延长产品的电池使用时间。 AD7170采用2.7 V至5.25 V电源供电，并提供10引脚LFCSP 为便于使用，AD7170的所有特性均由专用引脚控制。每次 封装。 发生数据读取操作时，8个状态位便会附加到12位转换结 AD7171是AD7170的16位版本。它与AD7170的功能组合相 果上。这些状态位含有一个码序列，可用来确认串行传输 的有效性。 同，且引脚兼容。 Rev. A Information furnished by Analog Devices is believed to be accurate and reliable. However, no responsibility is assumed by Analog Devices for its use, nor for any infringements of patents or other rights of third parties that may result from its use. Specifications subject to change without notice. No license is granted by implication or otherwise under any patent or patent rights of Analog Devices. Trademarks and registered trademarks are the property of their respective owners. One Technology Way, P.O. Box 9106, Norwood, MA 02062-9106, U.S.A. Tel: 781.329.4700 www.analog.com Fax: 781.461.3113 ©2009–2011 Analog Devices, Inc. All rights reserved. ADI中文版数据手册是英文版数据手册的译文，敬请谅解翻译中可能存在的语言组织或翻译错误，ADI不对翻译中存在的差异或由此产生的错误负责。如需确认任何词语的准确性，请参考ADI提供 的最新英文版数据手册。 AD7170 目录 特性..................................................................................................... 1 概述 .............................................................................................. 10 接口..................................................................................................... 1 滤波器、数据速率和建立时间.............................................. 10 应用..................................................................................................... 1 增益 .............................................................................................. 10 功能框图 ............................................................................................ 1 关断/复位(PDRST) ................................................................... 10 概述..................................................................................................... 1 模拟输入通道............................................................................. 10 修订历史 ............................................................................................ 2 双极性配置 ................................................................................. 10 规格..................................................................................................... 3 数据输出编码............................................................................. 11 时序特性 ............................................................................................ 5 基准电压 ..................................................................................... 11 时序图............................................................................................ 5 数字接口 ..................................................................................... 11 绝对最大额定值............................................................................... 6 接地和布局 ................................................................................. 12 热阻 ................................................................................................ 6 应用信息 .......................................................................................... 13 ESD警告 ........................................................................................ 6 温度系统 ..................................................................................... 13 引脚配置和功能描述 ...................................................................... 7 信号调理电路............................................................................. 13 典型工作特性 ................................................................................... 8 外形尺寸 .......................................................................................... 14 输出噪声与分辨率规格.................................................................. 9 订购指南 .................................................................................... 14 ADC电路信息................................................................................. 10 修订历史 2011年9月—修订版0至修订版A 更改“数字滤波”部分................................................................ 11 更新外形尺寸 ................................................................................. 14 更改订购指南 ................................................................................. 14 2009年10月-版本0：初始版 Rev. A | Page 2 of 16 AD7170 技术规格 除非另有说明，VDD = 2.7 V至5.25 V，VREF = VDD，GND = 0 V，所有规格均相对于TMIN至TMAX而言。 表1. 参数 ADC通道 输出数据速率(fADC) 无失码 2 无噪声分辨率 峰峰值分辨率 有效分辨率(ENOB) 均方根噪声 积分非线性 失调误差 失调误差温漂 满量程误差 增益温漂 电源抑制 模拟输入INPUTS 差分输入电压范围 绝对AINx电压限值2 平均输入电流2 平均输入电流温漂 直流共模抑制 基准电压 外部REFIN电压 基准电压范围2 绝对REFIN电压限值2 平均基准输入电流 平均基准输入电流温漂 直流共模抑制 内部时钟 频率2 逻辑输入 最小值 AD7170B 1 典型值 125 12 12 12 12 见表6 ±0.1 ±200 ±250 ±0.015 ±0.07 85 SCLK(施密特触发输入)2 迟滞 输入电流 输入电容 单位 测试条件/注释 Hz 位 位 位 位 建立时间 = 3/fADC LSB µV nV/°C % of FS LSB/°C dB ±VREF ±400 V V nA/V ±60 90 pA/V/°C dB GND − 0.03 VDD + 0.03 VDD 0.5 GND − 0.03 VDD VDD + 0.03 400 ±0.15 110 64 − 5% SCLK, PDRST2 低输入电压VINL 高输入电压VINH 最大值 V V V nA/V nA/V/°C dB VINx = 0 V, VREF = VDD VINx = 0 V, VREF = VDD VINx = 0 V, VREF = VDD VINx = 0 V, VREF = VDD VINx = 1 V VREF = REFIN(+) − REFIN(−) 输入电流随输入电压而变化 VINx = 1 V REFIN = REFIN(+) − REFIN(−) 64 + 5% kHz 0.4 0.8 V V V V VDD = 3 V VDD = 5 V VDD = 3 V VDD = 5 V mV mV µA pF VDD = 3 V VDD = 5 V VIN = VDD 或 GND 所有数字输入 1.8 2.4 100 140 ±2 5 Rev. A | Page 3 of 16 AD7170 参数 最小值 逻辑输出(DOUT/RDY) 输出高电压VOH2 AD7170B 1 典型值 IDD(关断/复位模式) 单位 测试条件/注释 0.4 0.4 V V V V µA pF VDD = 3 V, ISOURCE = 100 µA VDD = 5 V, ISOURCE = 200 µA VDD = 3 V, ISINK = 100 µA VDD = 5 V, ISINK = 1.6 mA 5.25 V 130 150 µA µA µA VDD − 0.6 4 输出低电压VOL2 浮空态漏电流 浮空态输出电容 数据输出编码 电源要求 3 电源电压 VDD – GND 电源电流 IDD电流 最大值 ±2 5 偏移二进制 2.7 110 135 5 1 温度范围：-40°C至+105°C。 技术规格未经生产测试，但受产品初始发布时的特性数据支持。 3 数字输入等于VDD或GND。 2 Rev. A | Page 4 of 16 VDD = 3 V VDD = 5 V AD7170 时序特性 除非另有说明，VDD = 2.7 V至5.25 V，GND = 0 V，输入逻辑0 = 0 V，输入逻辑1 = VDD。 表2. 参数 1 , 2 读操作 t1 t2 t3 3 t4 复位操作 t5 t6 TMIN、TMAX的限值 单位 条件/注释 100 100 0 60 80 10 ns(最小值) ns(最小值) ns(最小值) ns(最大值) ns(最大值) ns(最小值) SCLK高电平脉冲宽度 SCLK低电平脉冲宽度 SCLK有效沿到数据有效延迟4 VDD = 4.75 V 至 5.25 V VDD = 2.7 V 至 3.6 V SCLK无效沿到DOUT/RDY高电平 100 25 ns(最小值) PDRST 低电平脉冲宽度 ms(典型值) PDRST 高电平到数据有效延迟时间 1 样片在初次发布期间均经过测试，以确保符合标准要求。所有输入信号均指定tR = tF = 5 ns(10％到90％的VDD)并从1.6V电平起开始计时。 参见图3。 3 这些数值是采用图2所示负载电路的测量结果，定义为输出跨越VOL或VOH限值所需的时间。 4 SCLK有效沿为SCLK的下降沿。 2 ISINK (1.6mA WITH VDD = 5V, 100µA WITH VDD = 3V) 1.6V 50pF ISOURCE (200µA WITH VDD = 5V, 100µA WITH VDD = 3V) 08416-002 TO OUTPUT PIN 图 2. 用于确定时序特性的负载电路 时序图 MSB DOUT/RDY (O) LSB t4 t3 t1 SCLK (I) 08416-003 t2 I = INPUT, O = OUTPUT 图3. 读周期时序图 PDRST (I) t5 t6 I = INPUT, O = OUTPUT 图4. 复位AD7170 Rev. A | Page 5 of 16 08416-004 DOUT/RDY (O) AD7170 绝对最大额定值 除非另有说明，TA = 25°C。 热阻 表3. θJA针对最差条件，即器件焊接在电路板上实现表贴封装。 参数 VDD 至 GND 模拟输入电压至GND 基准输入电压至GND 数字输入电压至GND 数字输出电压至GND VINx/数字输入电流 工作温度范围 存储温度范围 最高结温 引脚温度，回流焊温度 额定值 −0.3 V 至 +7 V −0.3 V 至 VDD + 0.3 V −0.3 V 至 VDD + 0.3 V −0.3 V 至 VDD + 0.3 V −0.3 V 至 VDD + 0.3 V 10 mA −40°C 至 +105°C −65°C 至 +150°C 150°C 260°C 表4. 封装类型 LFCSP θJA 48.7 θJC 2.96 单位 °C/W ESD警告 ESD(静电放电)敏感器件。 带电器件和电路板可能会在没有察觉的情况下放电。 尽管本产品具有专利或专有保护电路，但在遇到高能 量ESD时，器件可能会损坏。因此，应当采取适当的 ESD防范措施，以避免器件性能下降或功能丧失。 注意，超出上述绝对最大额定值可能会导致器件永久性 损坏。这只是额定最值，不表示在这些条件下或者在任 何其它超出本技术规范操作章节中所示规格的条件下， 器件能够正常工作。长期在绝对最大额定值条件下工作 会影响器件的可靠性。 Rev. A | Page 6 of 16 AD7170 引脚配置和功能描述 SCLK 1 DOUT/RDY 2 AD7170 9 AIN(+) 3 8 VDD AIN(–) 4 TOP VIEW (Not to Scale) 7 GND REFIN(+) 5 6 REFIN(–) 10 NC NOTES 1. NC = NO CONNECT. 2. CONNECT EXPOSED PAD TO GROUND. 08416-005 PDRST 图5. 引脚配置 表5. 引脚功能描述 引 1 引脚名称 SCLK 2 DOUT/RDY 3 4 5 AIN(+) AIN(−) REFIN(+) 6 7 8 9 REFIN(−) GND VDD PDRST 10 NC EPAD 描述 串行时钟输入。用于从ADC传输数据。SCLK具有施密特触发式输入。 该串行时钟可以是连续式时钟，所有数据均在稳定的脉冲串中传输。 或者，它也可以是非连续式时钟，来自ADC的信息以较小的数据包形式传输。 串行数据输出/数据就绪输出引脚。DOUT/RDY具有双重作用。 它可以用作数据就绪引脚，变为低电平时表示转换已完成。此外，它也可以用作串行数据输出引脚， 以访问ADC的数据寄存器。每次读取的数据都会伴随8个状态位，详情参见图13。 DOUT/RDY下降沿可以用作处理器的中断，表示新数据可用。 转换完成后，如果数据未被读取，该引脚将在下一次更新之前变为高电平。 模拟输入引脚。AIN(+)是差分模拟输入对AIN(+)/AIN(−)的正端。 模拟输入引脚。AIN(−)是差分模拟输入对AIN(+)/AIN(−)的负端。 正基准电压输入。可以在REFIN(+)与REFIN(−)之间施加一个外部基准电压。 标称基准电压(REFIN(+)至REFIN(−))为5 V，但该器件可以采用0.5 V至VDD范围内的基准电压工作。 负基准电压输入。 接地基准点。 电源电压(2.7 V至5.25 V)。 关断/复位。当该引脚为低电平时，ADC被置于关断模式， 芯片上的所有逻辑复位，DOUT/RDY引脚变为三态。 当PDRST为高电平时，ADC退出关断模式，片内时钟上电并建立，ADC连续转换。 内部时钟上电大约需要1 ms。 该引脚应连接到GND才能正常工作。 裸露焊盘应接地。 Rev. A | Page 7 of 16 AD7170 典型工作特性 10 0.025 VREF = VDD = 5V 0.023 8 GAIN ERROR (%) 6 4 2 0.019 0.017 –10 20 50 80 110 TEMPERATURE (°C) 0.015 –40 08416-015 0 –40 0.021 –10 20 50 80 110 80 110 TEMPERATURE (°C) 图6. AD7170均方根噪声与温度的关系 08416-008 RMS NOISE (µV) VREF = VDD = 3V 图9. 增益误差与温度的关系 140 0.020 0.015 132 VREF = VDD = 5V 0.005 IDD (µA) INL (LSB) 0.010 0 124 116 –0.005 VREF = VDD = 3V 108 –2 –1 0 1 2 3 VIN (V) 100 –40 08416-006 –0.015 –3 –10 20 50 TEMPERATURE (°C) 图7. 积分非线性(VREF = VDD) 08416-016 –0.010 图10. 电源电流与温度的关系 180 4.5 4.0 3.5 160 IDD (µA) OFFSET (µV) 3.0 140 VREF = VDD = 5V 2.5 2.0 1.5 1.0 –10 20 50 TEMPERATURE (°C) 80 110 08416-007 120 –40 图8. 失调与温度的关系 0 –40 –10 20 50 80 TEMPERATURE (°C) 图11. 关断电流与温度的关系 Rev. A | Page 8 of 16 110 08416-017 VREF = VDD = 3V 0.5 AD7170 输出噪声与分辨率规格 图6显示AD7170的均方根噪声。所示数据是针对5 V和3 V基 无噪声位数或峰峰值分辨率定义为： 准电压而言。这些数据为典型值，是在差分输入电压为0 V的 无噪声位数 = ln (FSR/峰峰值噪声)/ln(2) 时候得到的。同时列出了相应的峰峰值分辨率和有效分辨 其中，FSR为满量程范围，等于2 × VREF/增益。 率(ENOB)。必须注意，有效分辨率根据均方根噪声计算得 图6. AD7170的均方根噪声和分辨率 出，而峰峰值分辨率则是根据峰峰值噪声计算得出。峰峰 值分辨率表示无码闪烁情况下的分辨率。这些数据为典型 值。 VREF = VDD 5V 3V 有效位数(ENOB)定义为： ENOB = ln (FSR/均方根噪声)/ln(2) Rev. A | Page 9 of 16 峰峰值 均方根噪声 峰峰值噪声 分辨率 12位 12位 有效位数 12位 12位 AD7170 ADC电路信息 概述 关断/复位(PDRST) AD7170是一款低功耗ADC，片内集成精密12位Σ-Δ调制 PDRST引脚用作关断引脚和复位引脚。当PDRST变为低 器和数字滤波器，用于测量宽动态范围、低频信号。该 电 平 时 ， AD7170关 断 。 整 个 ADC都 关 断 ( 包 括 片 内 时 器件具有一个内部时钟和一路差分输入，输出数据速率 钟)，DOUT/RDY 引脚变为三态。电路和串行接口也会复 为125 Hz，增益为1。双线式接口可简化从AD7170获取数 位，逻辑、数字滤波器和模拟调制器均复位。PDRST 至 据的过程。 少必须保持低电平100 ns才能启动复位功能(见图4)。 滤波器、数据速率和建立时间 当PDRST变为高电平时，AD7170退出关断模式。片内时 AD7170使用一个sinc3滤波器。输出数据速率设置为125 Hz， 钟完成上电(典型值为1 ms)后，调制器开始对模拟输入进 每隔1/125 = 8 ms便能提供一个有效转换结果。如果发生复 行采样。DOUT/RDY引脚有效，变为高电平，直到获得 位，用户必须为复位后的首次转换提供完整的建立时 一个有效的转换结果为止。上电时会自动执行复位操 间，该建立时间为24 ms。随后的转换结果以125 Hz的速 作。 率提供。 模拟输入通道 当模拟输入端发生阶跃变化时，AD7170需要多个转换周 AD7170具有一个差分模拟输入通道，它与调制器相连， 期才能产生有效转换结果。如果阶跃变化与转换周期同 即输入无缓冲。请注意，该无缓冲输入路径为驱动源提 步发生，则AD7170必须经过建立时间后，才能产生有效 供一个动态负载。因此，输入引脚上的电阻与电容组合 转换结果。如果阶跃变化与转换结束不同步，则必须执 可能会引起直流增益误差，具体取决于驱动ADC输入的 行额外的转换后，才能产生有效转换结果。数据寄存器 信号源的输出阻抗。表7显示了为防止在12位分辨率水平 会用所有转换结果更新，但为获得精确的结果，用户必 条件下产生增益误差，外部电阻/电容的容许值。 须提供所需的时间。 图12显示了滤波器的响应。模拟输入端唯一需要的外部 滤波器是一个简单的R-C滤波器，用以对主时钟的倍数频率 提供抑制。建议将一个1 kΩ电阻与各模拟输入串联，在各输 入与GND之间连接一个0.01 μF电容，并在AIN(+)与AIN(–)之 间连接一个0.1 μF电容。 0 R (Ω) 9k 6k 1.5 k 900 200 绝对输入电压范围限于GND − 30 mV至VDD + 30 mV之间。设 –10 置共模电压时必须小心，确保不要超过这些限值。否则， –20 线性度和噪声性能会下降。 –30 –40 双极性配置 –50 AD7170支持双极性输入范围。双极性输入范围不代表器 –60 件可以耐受相对于系统GND的负电压。AIN(+)输入端的 –70 信号以AIN(−)输入端的电压为基准。例如，当使用2.5 V基 –80 准电压时，如果AIN(−)为2.5 V，则AIN(+)输入的模拟输入范 –90 围为0 V至5 V。 –100 0 125 250 375 500 INPUT SIGNAL FREQUENCY (Hz) 625 750 08416-011 FILTER GAIN (dB) 表7. 无增益误差的外部R-C组合 C (pF) 50 100 500 1000 5000 图12. 滤波器响应 增益 AD7170的增益为1。可接受的模拟输入范围为+V REF。因 此，当VREF = 5 V时，输入范围为+5 V。 Rev. A | Page 10 of 16 AD7170 数据输出编码 据字可用时，DOUT/RDY变为低电平。当提供足够多的 AD7170使用偏移二进制编码。因此，负满量程电压对应的 SCLK脉冲时，DOUT/RDY引脚输出一个24位字，它由12 代码为000...000，零差分输入电压对应的代码为100...000， 位转换结果和四个0组成，以产生一个16位字。然后，输 正满量程输入电压对应的代码为111...111。任意模拟输入 出8个状态位。表8列出了状态位的功能。 电压的输出码可以表示为： RDY：就绪位。此位置低表示有一个转换结果可用。 输出码 = 2N – 1 × [(VINx/VREF) + 1] 0：此位置0。 其中： ERR：如果转换过程中发生错误，此位置1。当模拟输入超 VINx为模拟输入电压。 出范围时，就会发生错误。 N = 12(AD7170)。 ID1、 ID0： ID位 。 这 些 位 表 示 AD7170的 ID号 。 对 于 基准电压 AD7170支持全差分输入。这些差分输入的共模电压范围为 AD7170，位ID1和位ID0均置0。 GND至VDD。基准电压输入是无缓冲式的；因此，过大的 PAT2、PAT1、PAT0：状态模式位。默认设置为101。当用 R-C源阻抗会导致增益误差。标称基准电压REFIN(REFIN) 户从AD7170读取数据时，可以执行模式检查。如果PAT2 中模拟输入端的传感器的激励电压或激励电流也为器件提 至PAT0位与默认值不同，则表明ADC的串行传输未正确 供基准电压，则可以消除激励源中低频噪声的影响，其原 执行。 因是应用是比率式的。如果在非比率式应用中使用 表8. 状态位 AD7170，应使用低噪声基准电压源。 RDY 对于AD7170，建议使用的2.5 V基准电压源包括ADR381和 读取转换结果后，DOUT/RDY复位到高电平。如果未读取 ADR391，二者均为低噪声、低功耗基准电压源。还应注 转换结果，则DOUT/RDY在数据寄存器更新之前变为高电 意，基准电压输入提供高阻抗、动态负载。由于各基准电 平，表示未从器件读取转换结果。这是为了确保寄存器正 压输入的输入阻抗是动态的，因此这些输入端上的电阻与 在更新时，不会尝试执行读操作。每个转换结果只能读取 电容组合可能会导致直流增益误差，具体取决于驱动基准 一次。每次转换完成，数据寄存器都会更新。当完成一次 电压输入的信号源的输出阻抗。 转换时，串行接口复位，新转换结果被置于数据寄存器 以上推荐的基准电压源(例如ADR391)通常具有低输出阻 抗，因此，REFIN(+)上可以存在去耦电容，但不会给系统 带来增益误差。如果在外部电阻上获取基准输入电压，则 0 ERR ID1 ID0 PAT2 PAT1 PAT0 中。因此，用户必须确保在下一次转换完成之前读取完整 的转换字。 当PDRST为低电平时，DOUT/RDY引脚为三态。当PDRST 意味着基准电压输入端具有很大的外部源阻抗。对于这种 变为高电平时，内部时钟上电大约需要1 ms。然后，ADC 电路配置，不推荐在REFIN(±)引脚上进行外部去耦。 连续转换。第一次转换需要完整的建立时间(见图4)。 DOUT/RDY在PDRST变为高电平时变为高电平，但仅在有 数字接口 AD7170的串行接口包含两个信号：SCLK和DOUT/RDY。 SCLK是器件的串行时钟输入，数据传输与SCLK信号相 关。DOUT/RDY引脚具有双重作用：既可以用作数据就绪 转换结果可用时才变为低电平。然后，ADC连续转换，随 后的转换结果以125 Hz的速率提供。图3显示了对AD7170 执行读操作的时序。 引脚，也可以用作数据输出引脚。当输出寄存器中有新数 Rev. A | Page 11 of 16 AD7170 接地和布局布线 将 AD7170的 接 地 层 放 在 其 下 方 可 以 防 止 噪 声 耦 合 。 由于ADC的模拟输入和基准输入均为差分输入，因此， AD7170的电源线路应采用尽可能宽的走线，以提供低阻 模拟调制器中的多数电压均为共模电压。器件的出色共 抗路径，并减小电源线路上的毛刺噪声效应。为避免向 模抑制性能可消除这些输入信号中的共模噪声。数字滤 电路板上的其它部分辐射噪声，应利用数字地屏蔽时钟 波器可抑制电源上的宽带噪声，但无法抑制那些频率为 信号等快速开关信号，且保证时钟信号远离模拟输入。 调制器采样频率的整数倍的噪声。另外，数字滤波器还 避免数字信号与模拟信号交叠。电路板相对两侧上的走 能够消除来自模拟和基准输入端的噪声，但前提是这些 线应当彼此垂直。这样做有助于降低电路板上的馈通效 噪声源没有使模拟调制器饱和。因此，AD7170的抗噪能 应。微带线技术在目前看来是最佳选择，但这种技术对 力比传统高分辨率转换器更强。然而，由于AD7170的噪 于双面电路板未必总是可行。采用这种技术时，电路板 声电平非常低，因此必须谨慎对待接地和布局。 的元件侧专用于接地层，信号走线则布设在焊接侧。 AD7170所在的印刷电路板应采用模拟部分与数字部分分 使用高分辨率ADC时，良好的去耦十分重要。应将10 μF钽 离设计，并限制在电路板的一定区域内。为实现最佳屏 电容与0.1 μF电容并联，将VDD去耦到系统的GND；这时， 蔽，接地层一般应尽量少采用蚀刻技术。 系统模拟地到数字地(DGND)的连接应靠近AD7170。为 建 议 将 AD7170的 GND引 脚 连 到 系 统 的 模 拟 地 (AGND) 使这些去耦元件发挥其最佳性能，应将其尽可能靠近器 层。无论采取何种布局，用户均必须注意规划系统中电 流的回流路径，确保所有电流的回流路径均尽可能靠近 件，最好将其紧贴器件。应利用0.1 μF陶瓷电容将所有逻 辑芯片去耦到DGND。 电流到达目的地所经过的路径。切勿强制数字电流流过 布局的AGND部分。 Rev. A | Page 12 of 16 AD7170 应用信息 AD7170为低成本、高分辨率模数转换器。模数转换功能由 信号调理电路 Σ-Δ结构提供，因此器件的抗噪能力很强，非常适合传感 图14显示的是AD7170用于一个单端模拟输入的信号调理电 器测量、工业和过程控制应用。 路中。在低端分流监控器中，低值分流电阻将电流转换为 温度系统 电压，由此产生的电压经放大后提供给AD7170。 图13显示了温度测量系统中使用的AD7170。热敏电阻与一 32kΩ 1kΩ AIN(+) 值等于热敏电阻产生的最大阻值。这样就可以利用ADC的 ANALOG INPUT 完整动态范围，实现最佳性能。 AD8631 AD5041 VDD 1µF DOUT/RDY 12-BIT Σ-∆ ADC AIN(–) SCLK AD7170 INTERNAL CLOCK REFIN(–) PDRST 08416-013 REFIN(+) RREF 12-BIT Σ-∆ ADC AIN(–) REFIN(+) REFIN(–) 图13. 采用AD7170的温度系统 Rev. A | Page 13 of 16 DOUT/RDY SCLK INTERNAL CLOCK AD7170 图14. 信号调理电路 GND VDD AIN(+) GND VDD 08416-018 个精密电阻RREF串联，精密电阻用于产生基准电压。RREF的 AD7170 外形尺寸 2.48 2.38 2.23 3.10 3.00 SQ 2.90 0.50 BSC 6 0.50 0.40 0.30 5 TOP VIEW 1.74 1.64 1.49 0.05 MAX 0.02 NOM 0.30 0.25 0.20 1 BOTTOM VIEW 0.80 0.75 0.70 SEATING PLANE 10 EXPOSED PAD PIN 1 INDICATOR (R 0.15) FOR PROPER CONNECTION OF THE EXPOSED PAD, REFER TO THE PIN CONFIGURATION AND FUNCTION DESCRIPTIONS SECTION OF THIS DATA SHEET. 0.20 REF 121009-A PIN 1 INDEX AREA 图15. 10引脚引脚架构芯片级封装[LFCSP_WD] 3 mm × 3 mm，超薄体，双列引脚 (CP-10-9) 图示尺寸单位：mm 订购指南 型号 1 AD7170BCPZ-REEL7 AD7170BCPZ-500RL7 EVAL-AD7170EBZ 1 温度范围 −40°C 至 +105°C −40°C 至 +105°C 封装描述 10引脚 LFCSP_WD 10引脚 LFCSP_WD 评估板 Z = 符合RoHS标准的器件。 Rev. A | Page 14 of 16 封装选项 CP-10-9 CP-10-9 标识 C6F C6F AD7170 注释 Rev. A | Page 15 of 16 AD7170 注释 ©2009–2011 Analog Devices, Inc. All rights reserved. Trademarks and registered trademarks are the property of their respective owners. D08416sc -0-9/11(A) Rev. A | Page 16 of 16