4.8 kHz、超低噪声、24位
Σ-Δ型ADC，内置PGA和交流激励
AD7195
特性
应变栅传感器
交流或直流传感器激励
压力测量
均方根噪声：8.5 nV (4.7 Hz, G = 128)
温度测量
16位无噪声分辨率(2.4 kHz, G = 128)
色谱
无噪声分辨率高达22.5位(G = 1)
PLC/DCS模拟输入模块
失调漂移：5 nV/°C
数据采集
增益漂移：1 ppm/°C
医疗与科学仪器
稳定的时间漂移特性
2个差分/4个伪差分输入通道
概述
自动通道序列器
AD7195是一款适合高精密测量应用的低噪声完整模拟前
可编程增益(1至128)
端。它集成一个低噪声、24位Σ-Δ型模数转换器(ADC)。片
输出数据速率：4.7 Hz至4.8 kHz
内低噪声增益级意味着可直接输入小信号。AD7195内置交
内部或外部时钟
流激励，用于消除桥式传感器中的感应直流失调电压。
50 Hz/60 Hz同时抑制
这款器件可配置为两路差分输入或四路伪差分输入。片内
电源
通道序列器可以使能多个通道，AD7195按顺序在各使能通
AVDD：4.75 V至5.25 V
道上执行转换，这可以简化与器件的通信。片内4.92 MHz
DVDD：2.7 V至5.25 V
时钟可以用作ADC的时钟源；或者，也可以使用外部时钟
电流：6 mA
或晶振。该器件的输出数据速率可在4.7 Hz至4.8 kHz的范
温度范围：–40°C至+105°C
围内变化。
封装：32引脚LFCSP
这款器件提供两种数字滤波器选项。滤波器的选择会影响
接口
以编程输出数据速率工作时的均方根噪声和无噪声分辨
三线式串行接口
率、建立时间以及50 Hz/60 Hz抑制。针对要求所有转换均
SPI、QSPI™、MICROWIRE™和DSP兼容
需建立的应用，AD7195具有零延迟特性。
SCLK引脚内为施密特触发
该器件采用5 V模拟电源和2.7 V至5.25 V的数字电源供电，
应用
功耗为6 mA，提供32引脚LFCSP封装。
电子秤
功能框图
AVDD AGND DVDD DGND
REFIN(+) REFIN(–)
REFERENCE
DETECT
AIN1
AIN2
AIN3
AIN4
AVDD
MUX
AINCOM
SERIAL
INTERFACE
AND
CONTROL
LOGIC
Σ-Δ
ADC
PGA
DOUT/RDY
DIN
SCLK
CS
SYNC
BPDSW
AGND
AC
EXCITATION
CLOCK
AD7195
ACX1
Rev. 0
ACX1
Information furnished by Analog Devices is believed to be accurate and reliable. However, no
responsibility is assumed by Analog Devices for its use, nor for any infringements of patents or other
rights of third parties that may result from its use. Specifications subject to change without notice. No
license is granted by implication or otherwise under any patent or patent rights of Analog Devices.
Trademarks and registered trademarks are the property of their respective owners.
CLOCK
CIRCUITRY
ACX2
ACX2
MCLK1 MCLK2
08771-001
TEMP
SENSOR
图1
One Technology Way, P.O. Box 9106, Norwood, MA 02062-9106, U.S.A.
www.analog.com
Tel: 781.329.4700
Fax: 781.461.3113
©2010 Analog Devices, Inc. All rights reserved.
ADI中文版数据手册是英文版数据手册的译文，敬请谅解翻译中可能存在的语言组织或翻译错误，ADI不对翻译中存在的差异或由此产生的错误负责。如需确认任何词语的准确性，请参考ADI提供
的最新英文版数据手册。
AD7195
目录
特性.....................................................................................................1
概述 ............................................................................................ 25
接口.....................................................................................................1
模拟输入通道 ........................................................................... 26
应用.....................................................................................................1
PGA............................................................................................. 26
概述.....................................................................................................1
基准电压.................................................................................... 26
功能框图 ............................................................................................1
修订历史 ............................................................................................2
基准电压检测 ........................................................................... 26
双极性/单极性配置................................................................. 27
规格.....................................................................................................3
数据输出编码 ........................................................................... 27
时序特性.......................................................................................6
激励电流.................................................................................... 27
绝对最大额定值...............................................................................8
交流激励.................................................................................... 27
热阻 ...............................................................................................8
ESD警告........................................................................................8
引脚配置和功能描述 ......................................................................9
典型工作特性 .................................................................................11
均方根噪声与分辨率 ....................................................................13
Sinc4斩波禁用 ............................................................................13
Sinc3斩波禁用 ............................................................................14
Sinc4斩波使能 ............................................................................15
Sinc3斩波使能 ............................................................................16
片上寄存器......................................................................................17
通信寄存器 ................................................................................18
状态寄存器 ................................................................................19
模式寄存器 ................................................................................19
配置寄存器 ................................................................................21
数据寄存器 ................................................................................23
ID寄存器 ....................................................................................23
GPOCON寄存器.......................................................................23
失调寄存器 ................................................................................24
满量程寄存器 ............................................................................24
ADC电路信息.................................................................................25
通道序列器 ............................................................................... 28
数字接口.................................................................................... 28
复位 ............................................................................................ 32
系统同步.................................................................................... 32
时钟 ............................................................................................ 32
使能奇偶检验 ........................................................................... 32
温度传感器 ............................................................................... 32
电桥关断开关 ........................................................................... 33
校准 ............................................................................................ 33
数字滤波器 ............................................................................... 34
Sinc4滤波器(斩波禁用)........................................................... 34
Sinc3滤波器(斩波禁用)........................................................... 36
斩波使能(Sinc4滤波器)........................................................... 38
斩波使能(Sinc3滤波器)........................................................... 40
滤波器选项小结....................................................................... 41
接地和布局 ............................................................................... 42
应用信息 ......................................................................................... 43
电子秤 ........................................................................................ 43
外形尺寸 ......................................................................................... 44
订购指南.................................................................................... 44
修订历史
2010年1月—修订版0：初始版
Rev. 0 | Page 2 of 44
AD7195
技术规格
除非另有说明，AV DD = 4.75 V至5.25 V，DV DD= 2.7 V至5.25 V，AGND = DGND = 0 V，REFIN(+) = AV DD，REFIN(−)
= AGND，MCLK = 4.92 MHz，T A = T MIN至T MAX。
表1.
参数
ADC
输出数据速率
无失码2
最小值
典型值
4.7
1.17
1.56
24
24
分辨率
均方根噪声与输出
数据速率
积分非线性
增益 = 12
增益 > 1
失调误差4、5
失调误差温漂
±1
±5
±75/增益
±0.5
±100/增益
失调误差漂移与时间
±5
±5
25
增益误差4
±0.001
增益温漂
增益漂移与时间
±0.006
±1
10
电源抑制
98
100
共模抑制
在直流条件下2
在直流条件下
在50 Hz、60 Hz条件下2
在50 Hz、60 Hz条件下2
串模干扰抑制2
Sinc4滤波器
内部时钟
在50 Hz、60 Hz条件下
在50 Hz条件下
在60 Hz条件下
外部时钟
在50 Hz、60 Hz条件下
在50 Hz条件下
在60 Hz条件下
Sinc3滤波器
内部时钟
在50 Hz、60 Hz条件下
在50 Hz条件下
在60 Hz条件下
95
103
110
最大值
单位
测试条件/注释1
4800
1200
1600
Hz
Hz
Hz
位
位
斩波禁用
斩波使能，Sinc4滤波器
斩波使能，Sinc3滤波器
FS > 1，sinc4滤波器3
FS > 4，sinc3滤波器3
参见均方根噪声与分辨率部分
参见均方根噪声与分辨率部分
±5
±15
FSR的ppm
FSR的ppm
µV
µV
nV/°C
斩波禁用
斩波使能
增益 = 1 至 16；斩波禁用
nV/°C
增益 = 32 至 128；斩波禁用
nV/°C
斩波使能
nV/1000小时 增益 ≥ 32
±0.005
%，最大值
%
ppm/°C
ppm/1000
hours
dB
ppm/1000小时
dB
AVDD = 5 V，增益 = 1，TA = 25°C
(工厂校准条件)
增益 > 1，内部满量程校准之后
增益 = 1
增益 = 1，VIN = 1 V
增益 = 8，VIN = 1 V/增益
增益 > 8，VIN = 1 V/增益
dB，最小值
dB，最小值
dB
dB
增益 = 1，VIN = 1 V
增益 > 1，VIN = 1 V/增益
10 Hz输出数据速率，50 ± 1 Hz，60 ± 1 Hz
50 ± 1 Hz(50 Hz输出数据速率)，60 ± 1 Hz
(60 Hz输出数据速率)
100
74
dB
dB
96
97
dB
dB
10 Hz输出数据速率，50 ± 1 Hz，60 ± 1 Hz
50 Hz输出数据速率，REJ60 6 = 1，50 ± 1 Hz，
60 ± 1 Hz
50 Hz输出数据速率，50 ± 1 Hz
60 Hz输出数据速率，60 ± 1 Hz
120
82
120
120
dB
dB
dB
dB
10 Hz输出数据速率，50 ± 1 Hz，60 ± 1 Hz
50 Hz输出数据速率，REJ60 6 = 1，50 ± 1 Hz，60 ± 1 Hz
50 Hz输出数据速率，50 ± 1 Hz
60 Hz输出数据速率，60 ± 1 Hz
75
60
70
70
dB
dB
dB
dB
10 Hz输出数据速率，50 ± 1 Hz，60 ± 1 Hz
50 Hz输出数据速率，REJ60 6 = 1，50 ± 1 Hz，60 ± 1 Hz
50 Hz输出数据速率，50 ± 1 Hz
60 Hz输出数据速率，60 ± 1 Hz
100
115
120
120
115
140
Rev. 0 | Page 3 of 44
AD7195
参数
最小值
外部时钟
在50 Hz、60 Hz条件下
在50 Hz条件下
在60 Hz条件下
±VREF/增益
输入高电压VINH
输入电流
V
VREF = REFIN(+) − REFIN(−), 增益= 1至128
增益 > 1
AVDD + 0.05
AVDD − 0.25
V
V
−2
−4.5
+2
+4.5
增益 = 1
增益 > 1
±5
nA
nA
pA/°C
±5
±1
±0.05
±1.6
µA/V
µA/V
nA/V/°C
nA/V/°C
增益=1，输入电流随输入电压而变化
增益 > 1
外部时钟
内部时钟
AVDD
V
AVDD + 0.05
V
REFIN = REFIN(+) − REFIN(−)。增益 > 1时，
差分输入必须限制在±(AVDD − 1.25 V)/增益以内
1
AVDD
GND − 0.05
7
µA/V
±0.03
nA/V/°C
外部时钟
±1.3
与模拟输入
相同
95
nA/V/°C
内部时钟
0.3
dB
V
0.6
±2
2815
10
30
激励电流
AIN电流
内部/外部时钟
内部时钟
频率
占空比
外部时钟/晶振2
频率
输入低电压VINL
10 Hz输出数据速率，50 ± 1 Hz，60 ± 1 Hz
50 Hz输出数据速率，REJ606 = 1，50 ± 1 Hz，60 ± 1 Hz
50 Hz输出数据速率，50 ± 1 Hz
60 Hz输出数据速率，60 ± 1 Hz
AGND − 0.05
AGND + 0.25
电桥关断
开关RON
容许电流2
数字输出(ACXx、ACXx)
输出高电压VOH2
输出低电压VOL2
dB
dB
dB
dB
V
串模干扰抑制2
共模抑制
基准电压检测电平
温度传感器
精度
灵敏度
测试条件/注释1
+(AVDD −
1.25 V)/ 增益
输入电流漂移
绝对REFIN电压
限制2
平均基准输入
电流
平均基准输入
电流漂移
单位
−(AVDD −
1.25 V)/增益
输入电流漂移
无缓冲模式
输入电流
基准输入
REFIN电压
最大值
100
67
95
95
模拟输入
差分输入电压
范围
绝对AIN电压限值2
无缓冲模式
缓冲模式
模拟输入电流
缓冲模式
输入电流2
典型值
500
4
0.4
4.72
2.5
3.5
−10
4.9152
25°C时用户校准后应用
双极性模式
Ω
mA
连续电流
nA
模拟输入必须进行缓冲，并禁用斩波
V
V
AVDD = 5 V, ISOURCE = 200 µA
AVDD = 5 V, ISINK = 800 µA
5.12
MHz
%
5.12
0.8
0.4
MHz
V
V
V
V
µA
50:50
2.4576
°C
Codes/°C
+10
Rev. 0 | Page 4 of 44
DVDD = 5 V
DVDD = 3 V
DVDD = 3 V
DVDD = 5 V
AD7195
参数
逻辑输入
输入高电压VINH2
输入低电压VINL2
迟滞2
输入电流
逻辑输出(DOUT/RDY)
输出高电压VOH2
输出低电压VOL2
输出高电压VOH2
输出低电压VOL2
浮空态漏电流
电流
浮空态输出
电容
数据输出编码
系统校准2
满量程校准限值
零电平校准限值
输入范围
电源要求7
电源电压
AVDD − AGND
DVDD − DGND
电源电流
AIDD电流
DIDD电流
IDD(省电模式)
1
2
3
4
5
6
7
最小值
典型值
0.1
−10
最大值
单位
0.8
0.25
+10
V
V
V
µA
DVDD − 0.6
0.4
4
0.4
+10
−10
10
V
V
V
V
µA
测试条件/注释1
DVDD = 3 V, ISOURCE = 100 µA
DVDD = 3 V, ISINK = 100 µA
DVDD = 5 V, ISOURCE = 200 µA
DVDD = 5 V, ISINK = 1.6 mA
pF
偏移二进制
−1.05 × FS
0.8 × FS
1.05 × FS
2.1 × FS
V
V
V
4.75
2.7
5.25
5.25
V
V
1
1.3
4.5
5
6.4
6.9
0.4
0.6
mA
mA
mA
mA
mA
mA
mA
mA
mA
µA
0.85
1.1
3.5
4
5
5.5
0.35
0.5
1.5
2
增益 = 1，缓冲关
增益 = 1，缓冲开
增益 = 8，缓冲关
增益 = 8，缓冲开
增益 = 16至128，缓冲关
增益 = 16至128，缓冲开
DVDD = 3 V
DVDD = 5 V
使用外部晶振
温度范围：−40°C至+105°C。
技术规格未经生产测试，但受产品初始发布时的特性数据支持。
FS为模式寄存器FS9位至FS0位中的十进制等效值。
经系统或内部零电平校准，此失调误差与选定的编程增益和输出数据速率所对应的噪声相当。系统满量程校准可以把增益误差降至与选定的编程增益和
输出数据速率噪声相当的水平。
模拟输入配置为差分模式。
REJ60指模式寄存器中的一位。输出数据速率设置为50 Hz时，REJ60设置为1将使陷波频率位于60 Hz，从而提供50 Hz/60 Hz同时抑制。
数字输入等于DVDD或DGND。
Rev. 0 | Page 5 of 44
AD7195
时序特性
除非另有说明，AV DD = 4.75 V至5.25 V，DV DD = 2.7 V至5.25 V，AGND = DGND = 0 V，输入逻辑0 = 0 V，输入逻辑
1 = DV DD。
表2.
参数
在TMIN、TMAX条件下的限值(B级)
单位
条件/注释1、2
读写操作
t3
t4
100
100
ns(最小值)
ns(最小值)
SCLK高电平脉冲宽度
SCLK低电平脉冲宽度
0
60
80
0
60
80
10
80
0
10
ns(最小值)
CS下降沿到DOUT/RDY有效时间
0
30
25
0
读操作
t1
t2
3
t5 5, 6
t6
t7
ns(最大值)
ns(最大值)
ns(最小值)
ns(最大值)
ns(最大值)
ns(最小值)
DVDD = 4.75 V至5.25 V
DVDD = 2.7 V至3.6 V
SCLK有效沿到数据有效延迟4
DVDD = 4.75 V至5.25 V
DVDD = 2.7 V至3.6 V
CS无效沿后的总线释放时间
ns(最大值)
ns(最小值)
SCLK无效沿到CS无效沿
ns(最小值)
SCLK无效沿到DOUT/RDY高电平
ns(最小值)
CS下降沿到SCLK有效沿设置时间4
ns(最小值)
数据有效到SCLK沿设置时间
ns(最小值)
数据有效到SCLK沿保持时间
ns(最小值)
CS上升沿到SCLK沿保持时间
写操作
t8
t9
t10
t11
1
2
3
4
5
6
样片在初次发布期间均经过测试，以确保符合标准要求。所有输入信号均指定tR = tF = 5 ns(10%到90%的DVDD)，并从1.6 V电平起开始计时。
参见图3和图4。
这些数值是采用图2所示负载电路的测量结果，定义为输出跨越VOL或VOH限值所需的时间。
SCLK有效沿为SCLK的下降沿。
这些数值来源于测量时间，该时间为采用图2所示负载电路时数据输出改变0.5 V所需的时间。接下来，通过对测量结果进行反向推断，可以消除对50 pF电容充、
放电的影响。这意味着，时序特性所给出的时间是该器件真正的总线释放时间，因而与外部总线负载电容无关。
RDY 在读取数据寄存器之后返回高电平。在单次转换模式和连续转换模式下，当RDY为高电平时，如果需要，可以再次读取同一数据，但应确保后续读取操作的
发生时间不能接近下一次输出更新时间。如果使能连续读取功能，数字字只能被读取一次。
Rev. 0 | Page 6 of 44
AD7195
电路和时序图
ISINK (1.6mA WITH DVDD = 5V,
100µA WITH DVDD = 3V)
1.6V
50pF
ISOURCE (200µA WITH DVDD = 5V,
100µA WITH DVDD = 3V)
08771-002
TO
OUTPUT
PIN
图 2. 确定时序特性的负载电路
CS (I)
t6
t1
MSB
DOUT/RDY (O)
t5
LSB
t7
t2
t3
08771-003
SCLK (I)
t4
I = INPUT, O = OUTPUT
图3. 读取周期时序图
CS (I)
t11
t8
SCLK (I)
t9
t10
MSB
LSB
I = INPUT, O = OUTPUT
图4. 写入周期时序图
Rev. 0 | Page 7 of 44
08771-004
DIN (I)
AD7195
绝对最大额定值
除非另有说明，TA = 25°C。
热阻
表3.
θJA针对最差条件；即器件焊接在电路板上以实现表贴封
参数
AVDD至AGND
DVDD至AGND
AGND至DGND
模拟输入电压至AGND
基准输入电压至AGND
数字输入电压至DGND
数字输出电压至DGND
AIN/数字输入电流
工作温度范围
存储温度范围
最高结温
引脚温度，回流焊
装。
额定值
−0.3 V至+6.5 V
−0.3 V至+6.5 V
−0.3 V至+0.3 V
−0.3 V至AVDD + 0.3 V
−0.3 V至AVDD + 0.3 V
−0.3 V至DVDD + 0.3 V
−0.3 V至DVDD + 0.3 V
10 mA
−40°C至+105°C
−65°C至+150°C
150°C
260°C
表4. 热阻
封装类型
32引脚LFCSP_WQ
θJA
32.5
θJC
32.71
单位
°C/W
ESD警告
ESD(静电放电)敏感器件。
带电器件和电路板可能会在没有察觉的情况下放电。
尽管本产品具有专利或专有保护电路，但在遇到高能
量ESD时，器件可能会损坏。因此，应当采取适当的
ESD防范措施，以避免器件性能下降或功能丧失。
注意，超出上述绝对最大额定值可能会导致器件永久性损
坏。这只是额定最值，不表示在这些条件下或者在任何其
它超出本技术规范操作章节中所示规格的条件下，器件能
够正常工作。长期在绝对最大额定值条件下工作会影响器
件的可靠性。
Rev. 0 | Page 8 of 44
AD7195
32
31
30
29
28
27
26
25
CS
SCLK
MCLK2
MCLK1
DIN
DOUT/RDY
NC
SYNC
引脚配置和功能描述
1
2
3
4
5
6
7
8
AD7195
TOP VIEW
(Not to Scale)
24
23
22
21
20
19
18
17
DVDD
AVDD
DGND
AGND
BPDSW
NC
REFIN(–)
REFIN(+)
NOTES
1. NC = NO CONNECT.
2. CONNECT EXPOSED PAD TO AGND.
08771-005
AIN1
AIN2
NC
NC
NC
NC
AIN3
AIN4
9
10
11
12
13
14
15
16
ACX2
ACX2
ACX1
ACX1
AVDD
AGND
NC
AINCOM
图5. 引脚配置
表5. 引脚功能描述
引脚编号
引脚名称
描述
1
ACX2
数字输出。 提供的信号可用于在交流激励电桥应用中控制电桥激励的反转。交流模式下，ACX2与
ACX1反相触发。如果ACX位等于零(交流激励关闭)，则ACX2输出保持低电平。触发时，保证不与ACX1
交叠。ACX1与ACX2间的非交叠间隔为1/(主时钟)，使用4.92 MHz时钟时等于200 ns。
2
ACX2
数字输出。提供的信号可用于在交流激励电桥应用中控制电桥激励的反转。该输出是ACX2的倒数。如
果ACX位等于零(交流激励关闭)，则ACX2输出保持高电平。
3
ACX1
数字输出。提供的信号可用于在交流激励电桥应用中控制电桥激励的反转。当ACX1为高电平时，电桥
激励正常进行，当ACX1为低电平时，电桥激励反转(斩波)。如果位ACX等于零(交流激励关闭)，则
ACX1输出保持高电平。
4
ACX1
数字输出。提供的信号可用于在交流激励电桥应用中控制电桥激励的反转。该输出是ACX1的倒数。当
ACX1为低电平时，电桥激励正常进行，当ACX1为高电平时，电桥激励反转(斩波)。如果ACX位等于零
(交流激励关闭)，则ACX1输出保持低电平。
5
AVDD
模拟电源电压，4.75 V至5.25 V。AVDD独立于DVDD。
6
AGND
模拟参考点。
7
NC
不连接。该引脚应与AGND相连。
8
AINCOM
配置为伪差分工作模式时，模拟输入AIN1至AIN4以此输入为基准。
9
AIN1
模拟输入引脚。此引脚可以配置为全差分输入对的正输入(与AIN2配合使用时)，也可配置为伪差分输
入(与AINCOM配合使用时)。
10
AIN2
模拟输入引脚。此引脚可以配置为全差分输入对的负输入(与AIN1配合使用时)，也可配置为伪差分输
入(与AINCOM配合使用时)。
11
NC
不连接。该引脚应与AGND相连。
12
NC
不连接。该引脚应与AGND相连。
13
NC
不连接。该引脚应与AGND相连。
14
NC
不连接。该引脚应与AGND相连。
15
AIN3
模拟输入引脚。此引脚可以配置为全差分输入对的正输入(与AIN4配合使用时)，也可配置为伪差分输
入(与AINCOM配合使用时)。
16
AIN4
模拟输入引脚。此引脚可以配置为全差分输入对的负输入(与AIN3配合使用时)，也可配置为伪差分输
入(与AINCOM配合使用时)。
17
REFIN(+)
正基准电压输入。可以在REFIN(+)与REFIN(−)之间施加一个外部基准电压。REFIN(+)可位于AVDD和AGND
+ 1 V之间。标称基准电压(REFIN(+) − REFIN(−))为AVDD，但该器件可以采用1 V至AVDD范围内的基准电压
工作。
18
REFIN(−)
负基准电压输入。该基准输入可以是AGND与AVDD − 1 V之间的任意值。
19
NC
不连接。该引脚应与AGND相连。
Rev. 0 | Page 9 of 44
AD7195
引脚编号
20
引脚名称
BPDSW
描述
AGND的电桥关断开关。
21
AGND
模拟参考点。
22
DGND
数字地参考点。
23
AVDD
模拟电源电压，4.75 V至5.25 V。AVDD独立于DVDD。
24
DVDD
数字电源电压，2.7 V至5.25 V。DVDD独立于AVDD。
25
SYNC
逻辑输入；使用多个AD7195器件时，它可以使数字滤波器与模拟调制器同步。当SYNC为低电平时，数
字滤波器、滤波器控制逻辑和校准控制逻辑的节点均重置，同时，模拟调制器也保持其重置状态。SYNC
不会影响数字接口，但会将低电平RDY重置为高电平状态。SYNC具有一个对DVDD的内置上拉电阻。
26
NC
不连接。该引脚应与AGND相连。
27
DOUT/RDY
串行数据输出/数据就绪输出引脚。DOUT/RDY具有双重作用。它可以用作串行数据输出引脚，以访问
ADC的输出移位寄存器。输出移位寄存器可以含有来自任一片内数据寄存器或控制寄存器的数据。此
外，DOUT/RDY可以用作数据就绪引脚。当引脚的电平为低时，表示转换已完成。转换完成后，如果数
据未被读取，该引脚将在下一次更新之前变为高电平。DOUT/RDY下降沿可以用作处理器的中断，表示
存在可用数据。采用外部串行时钟时，可以利用DOUT/RDY引脚读取数据。CS为低电平时，数据/控制字
信息在SCLK下降沿置于DOUT/RDY引脚上，且在SCLK上升沿有效。
28
DIN
ADC输入移位寄存器的串行数据输入。该移位寄存器中的数据传输至ADC内的控制寄存器，通信寄存器
的寄存器选择位确定适当的寄存器。
29
MCLK1
当器件的主时钟由外部晶振提供时，该晶振连接于MCLK1和MCLK2之间。
30
MCLK2
器件的主时钟信号。AD7195拥有4.92 MHz内部时钟。该内部时钟可通过MCLK2引脚提供。也可以用晶振
或外部时钟为AD7195提供时钟。晶振可以连接于MCLK1和与MCLK2引脚之间。或者，也可以利用CMOS
兼容时钟驱动MCLK2引脚，此时MCLK1引脚保持不连接状态。
31
SCLK
串行时钟输入。用于与ADC进行数据传输。SCLK具有施密特触发式输入，因而该接口适合光隔离应用。
该串行时钟可以是连续式时钟，所有数据均在连续的脉冲串中传输。或者，它也可以是非连续式时钟，
来往ADC的信息以较小的数据包形式传输。
32
CS
片选输入引脚。这是一个低电平有效逻辑输入，用于选择ADC。CS可以用来在串行总线上具有多个器件
的系统中选择ADC，或者用作帧同步信号与器件通信。CS可以用硬连线方式置为低电平，使得ADC能以3
线式模式工作，使用SCLK、DIN和DOUT与器件接口。
Rev. 0 | Page 10 of 44
AD7195
典型工作特性
8,388,760
30
8,388,758
25
20
FREQUENCY
8,388,754
8,388,752
15
10
8,388,750
5
8,388,748
0
200
400
600
800
1000
SAMPLE
0
8,388,490
08771-006
8,388,746
图6. 噪声(VREF = 5 V，输出数据速率 = 4.7 Hz，
增益 = 128，斩波禁用，Sinc 4滤波器)
8,388,576
8,388,662
8,388,748
CODE
8,388,834
08771-009
CODE
8,388,756
8,388,920
图9. 噪声分布直方图(VREF = 5 V，输出数据速率 = 4800 Hz，
增益 = 128，斩波禁用，Sinc 4滤波器)
250
8,388,820
8,388,800
8,388,780
200
150
8,388,740
CODE
FREQUENCY
8,388,760
8,388,720
8,388,700
100
8,388,680
50
8,388,660
CODE
0
100
200
300
400
500
600
700
800
900
1000
SAMPLES
08771-010
8,388,620
08771-007
8,388,760
8,388,758
8,388,756
8,388,754
8,388,752
8,388,750
8,388,746
8,388,748
8,388,640
0
图10. 噪声(VREF = 5 V，输出数据速率 = 4800 Hz，
增益 = 1，斩波禁用，Sinc 4滤波器)
图7. 噪声分布直方图(VREF = 5 V，输出数据速率 = 4.7 Hz，
增益 = 128，斩波禁用，Sinc 4滤波器)
80
8,388,950
8,388,900
70
8,388,850
60
FREQUENCY
8,388,800
8,388,700
8,388,650
8,388,600
50
40
30
20
8,388,550
8,388,450
0
100
200
300
400
500
600
700
800
900
SAMPLES
1000
图8. 噪声(VREF = 5 V，输出数据速率 = 4800 Hz，
增益 = 128，斩波禁用，Sinc 4滤波器)
0
8,388,620
8,388,660
8,388,700
8,388,740
CODE
8,388,780
8,388,820
08771-011
10
8,388,500
08771-008
CODE
8,388,750
图11. 噪声分布直方图(VREF = 5 V，输出数据速率 = 4800 Hz，
增益 = 1，斩波禁用，Sinc 4滤波器)
Rev. 0 | Page 11 of 44
AD7195
0
3.0
–0.1
–0.2
1.0
OFFSET (µV)
0
–1.0
–0.4
–0.5
–2.0
–0.6
–2.0
–1.5
–1.0
–0.5
0
0.5
1.0
1.5
2.0
2.5
VIN (V)
–0.7
–60
08771-012
–3.0
–2.5
–0.3
–40
–20
0
20
40
60
80
100
120
TEMERATURE (°C)
图12. INL(增益 = 1)
08771-015
INL (ppm of FSR)
2.0
图15. 失调误差(增益 = 128，斩波禁用)
1.000008
6
1.000007
4
1.000005
GAIN
INL (ppm of FSR)
1.000006
2
0
1.000004
1.000003
–2
1.000002
–4
0.005
0.010
0.015
0.020
VIN (V)
1.000000
–60
–20
0
20
40
60
80
100
120
100
120
TEMPERATURE (°C)
图13. INL(增益 = 128)
图16. 增益误差(增益 = 1，斩波禁用)
128.003
66
128.002
64
128.001
GAIN
62
60
58
56
54
–60
128.000
127.999
127.998
127.997
–40
–20
0
20
40
60
80
100
TEMPERATURE (°C)
120
140
08771-014
OUTPUT VOLTAGE (µV)
–40
08771-016
0
08771-013
–6
–0.020 –0.015 –0.010 –0.005
08771-017
1.000001
图14. 失调误差(增益 = 1，斩波禁用)
127.996
–60
–40
–20
0
20
40
60
80
TEMPERATURE (°C)
图17. 增益误差(增益 = 128，斩波禁用)
Rev. 0 | Page 12 of 44
AD7195
均方根噪声与分辨率
本节表格显示AD7195在不同输出数据速率和增益设置下的
输入电压为0 V产生的典型值。必须注意，有效分辨率根
均方根噪声、峰峰值噪声、有效分辨率和无噪声(峰峰值)
据均方根噪声计算得出，而峰峰值分辨率则是根据峰峰值
4
3
分辨率，sinc 和sinc 滤波器下分别禁用和启用斩波。所提
噪声计算得出。峰峰值分辨率表示无码闪烁情况下的分辨
供的数值针对双极性输入范围以及采用5 V外部基准电压
率。
源而言。这些数据是在单个通道上连续转换ADC时，差分
SINC4斩波禁用
表6. 均方根噪声(nV)与增益和输出数据速率的关系
滤波器字
(十进制)
1023
640
480
96
80
32
16
5
2
1
输出数据速率
(Hz)
4.7
7.5
10
50
60
150
300
960
2400
4800
建立时间
(ms)
852.5
533
400
80
66.7
26.7
13.3
4.17
1.67
0.83
G=1
280
390
470
1000
1100
1460
1900
3000
5000
14,300
G=8
96
120
130
150
170
220
285
480
780
1920
G = 16
50
54
56
78
88
125
170
280
440
1000
G = 32
22
28
31
45
52
75
100
175
280
550
G = 64
10
12
14
33
36
55
75
140
220
380
G = 128
8.5
10.5
11.5
28
31
48
67
121
198
295
G=8
500
650
670
900
1100
1500
1700
3000
5100
13,000
G = 16
250
290
300
450
480
750
1000
1800
2800
6000
G = 32
130
150
190
280
300
410
600
1100
1700
3500
G = 64
65
80
100
180
220
340
440
810
1400
2400
G = 128
56
65
70
170
190
310
430
710
1200
1900
G = 16 1
23.6 (21.3)
23.4 (20.9)
23.3 (20.8)
22.9 (20.4)
22.8 (20)
22.3 (19.7)
21.8 (19.3)
21.1 (18.4)
20.4 (17.7)
19.3 (16.4)
G = 32 1
23.6 (21.2)
23.4 (20.9)
23.3 (20.8)
22.7 (20.1)
22.5 (20 )
22 (19.5)
21.6 (19)
20.8 (18.1)
20.1 (17.5)
19.1 (16.4)
G = 64 1
23.6 (21.2)
23.4 (20.9)
23.3 (20.6)
22.2 (19.7)
22.1 (19.4)
21.5 (18.8)
21 (18.4)
20.2 (17.6)
19.5 (16.8)
18.8 (16)
G = 128 1
23.1 (20.4)
22.8 (20.2)
22.7 (20.1)
21.4 (18.8)
21.3 (18.6)
20.6 (17.9)
20.1 (17.5)
19.3 (16.7)
18.6 (16)
18 (15.3)
表7. 峰峰值噪声(nV)与增益和输出数据速率的关系
滤波器字
(十进制)
1023
640
480
96
80
32
16
5
2
1
输出数据速率
(Hz)
4.7
7.5
10
50
60
150
300
960
2400
4800
建立时间
(ms)
852.5
533
400
80
66.7
26.7
13.3
4.17
1.67
0.83
G=1
1600
2200
3000
6000
7200
8300
11,000
20,000
32,000
86,000
表8. 有效分辨率(峰峰值分辨率)与增益和输出数据速率的关系
滤波器字
(十进制)
1023
640
480
96
80
32
16
5
2
1
1
输出数据速率
(Hz)
4.7
7.5
10
50
60
150
300
960
2400
4800
建立时间
(ms)
852.5
533
400
80
66.7
26.7
13.3
4.17
1.67
0.83
G = 11
24 (22.6)
24 (22.1)
24 (21.7)
23.3 (20.7)
23.1 (20.4)
22.7 (20.2)
22.3 (19.8)
21.7 (18.9)
20.9 (18.3)
19.4 (16.8)
G = 81
23.6 (21.3)
23.4 (20.9)
23.3 (20.8)
23 (20.4)
22.8 (20.1)
22.4 (19.7)
22.1 (19.5)
21.3 (18.7)
20.6 (17.9)
19.3 (16.6)
括号中是输出峰峰值(p-p)分辨率。
Rev. 0 | Page 13 of 44
AD7195
Sinc3斩波禁用
表9. 均方根噪声(nV)与增益和输出数据速率的关系
滤波器字
(十进制)
1023
640
480
96
80
32
16
5
2
1
输出数据速率
(Hz)
4.7
7.5
10
50
60
150
300
960
2400
4800
建立时间
(ms)
639.4
400
300
60
50
20
10
3.13
1.25
0.625
G=1
290
470
610
1100
1200
1500
1950
4000
56,600
442,000
G=8
125
135
145
160
170
230
308
590
7000
55,000
G = 16
53
56
58
86
95
130
175
330
3500
28,000
G = 32
24
29
32
50
55
80
110
200
1800
14,000
G = 64
10.5
13
16
35
40
58
83
150
900
7000
G = 128
9
11.5
12.5
29
32
50
73
133
490
3450
G=8
750
800
900
1000
1100
1400
2000
3400
41,000
300,000
G = 16
260
340
360
480
600
710
1000
2200
22,000
170,000
G = 32
140
150
200
290
300
470
670
1200
12,000
79,000
G = 64
65
84
100
200
240
360
470
850
5600
41,000
G = 128
56
60
70
180
200
310
500
800
3100
24,000
G = 16 1
23.5 (21)
23.3 (20.8)
23.2 (20.5)
22.8 (20.3)
22.6 (20)
22.2 (19.7)
21.8 (19.3)
20.9 (18.1)
17.4 (14.8)
14.4 (11.8)
G = 32 1
23.5 (21)
23.3 (20.8)
23.2 (20.5)
22.6 (20)
22.4 (20)
21.9 (19.3)
21.4 (18.8)
20.6 (18)
17.4 (14.7)
14.4 (11.8)
G = 64 1
23.5 (21)
23.3 (20.8)
23.2 (20.5)
22.1 (19.6)
21.9 (19.3)
21.4 (18.7)
20.8 (18.3)
20 (17.5)
17.4 (14.7)
14.4 (11.8)
表10. 峰峰值噪声(nV)与增益和输出数据速率的关系
滤波器字
(十进制)
1023
640
480
96
80
32
16
5
2
1
输出数据速率
(Hz)
4.7
7.5
10
50
60
150
300
960
2400
4800
建立时间
(ms)
639.4
400
300
60
50
20
10
3.13
1.25
0.625
G=1
1700
2400
3000
6600
6800
8900
13,000
25,000
310,000
2,600,000
表11. 有效分辨率(峰峰值分辨率)与增益和输出数据速率的关系
滤波器字
(十进制)
1023
640
480
96
80
32
16
5
2
1
1
输出数据速率
(Hz)
4.7
7.5
10
50
60
150
300
960
2400
4800
建立时间
(ms)
639.4
400
300
60
50
20
10
3.13
1.25
0.625
G = 11
24 (22.5)
24 (22)
24 (22)
23.1 (20.5)
23 (20.5)
22.7 (20)
22.3 (19.5)
21.3 (18.5)
17.4 (14.9)
14.5 (11.9)
G = 81
23.5 (21)
23.3 (20.8)
23.2 (20.5)
22.9 (20.3)
22.8 (20.1)
22.4 (19.8)
22 (19.3)
21 (18.5)
17.4 (14.9)
14.5 (11.9)
括号中是输出峰峰值(p-p)分辨率。
Rev. 0 | Page 14 of 44
G = 1281
23 (20.4)
22.7 (20.3)
22.6 (20.1)
21.4 (18.7)
21.2 (18.6)
20.6 (17.9)
20 (17.3)
19.2 (16.6)
17.3 (14.6)
14.4 (11.7)
AD7195
SINC4斩波使能
表12. 均方根噪声(nV)与增益和输出数据速率的关系
滤波器字
(十进制)
1023
640
480
96
80
32
16
5
2
1
输出数据速率
(Hz)
1.175
1.875
2.5
12.5
15
37.5
75
240
600
1200
建立时间
(ms)
1702
1067
800
160
133
53.3
26.7
8.33
3.33
1.67
G=1
198
276
332
707
778
990
1344
2192
3606
9900
G=8
85
92
99
127
141
156
191
325
523
1345
G = 16
41
45
46
61
62
85
106
184
297
680
G = 32
18
22
23
34
35
51
67
120
191
368
G = 64
7
8.5
10
23
24
38
51
92
148
248
G = 128
6
7
8
18
21
33
45
78
134
200
G=8
474
495
530
707
849
1061
1202
2121
3606
9192
G = 16
212
248
255
368
424
530
707
1273
1980
4950
G = 32
92
106
134
198
212
290
424
778
1202
2475
G = 64
46
57
71
127
156
240
311
573
990
1697
G = 128
40
46
50
120
134
219
304
502
850
1345
G = 16 1
24 (21.8)
23.9 (21.4)
23.8 (21.3)
23.4 (20.9)
23.3 (20.5)
22.8 (20.2)
22.3 (19.8)
21.6 (18.9)
20.9 (18.2)
19.8 (16.9)
G = 32 1
24 (21.7)
23.9 (21.4)
23.8 (21.3)
23.2 (20.6)
23 (20.5)
22.5 (20)
22.1 (19.5)
21.3 (18.6)
20.6 (18)
19.6 (16.9)
G = 64 1
24 (21.7)
23.9 (21.4)
23.8 (21.1)
22.7 (20.2)
22.6 (19.9)
22 (19.3)
21.5 (18.9)
20.7 (18.1)
20 (17.3)
19.3 (16.5)
G = 1281
23.6 (20.9)
23.3 (20.7)
23.2 (20.6)
21.9 (19.3)
21.8 (19.1)
21.1 (18.4)
20.6 (18)
19.8 (17.2)
19.1 (16.5)
18.5 (15.8)
表13. 峰峰值噪声(nV)与增益和输出数据速率的关系
滤波器字
(十进制)
1023
640
480
96
80
32
16
5
2
1
输出数据速率
(Hz)
1.175
1.875
2.5
12.5
15
37.5
75
240
600
1200
建立时间
(ms)
1702
1067
800
160
133
53.3
26.7
8.33
3.33
1.67
G=1
1131
1556
2121
4243
5091
5870
7780
14,142
22,627
60,800
表14. 有效分辨率（峰峰值分辨率）与增益和输出数据速率的关系
滤波器字
(十进制)
1023
640
480
96
80
32
16
5
2
1
1
输出数据速率
(Hz)
1.175
1.875
2.5
12.5
15
37.5
75
240
600
1200
建立时间
(ms)
1702
1067
800
160
133
53.3
26.7
8.33
3.33
1.67
G = 11
24 (23.1)
24 (22.6)
24 (22.2)
23.8 (21.2)
23.6 (20.9)
23.2 (20.7)
22.8 (20.3)
22.2 (19.4)
21.4 (18.8)
19.9 (17.3)
G = 81
24 (21.8)
23.9 (21.4)
23.8 (21.3)
23.5 (20.9)
23.3 (20.6)
22.9 (20.2)
22.6 (20)
21.8 (19.2)
21.1 (18.4)
19.8 (17.1)
括号中是输出峰峰值(p-p)分辨率。
交流激励使能时，均方根噪声和分辨率与斩波使能模式相同。
Rev. 0 | Page 15 of 44
AD7195
SINC3斩波使能
表15. 均方根噪声(nV)与增益和输出数据速率的关系
滤波器字
(十进制)
1023
640
480
96
80
32
16
5
2
1
输出数据速率
(Hz)
1.56
2.5
3.33
16.6
20
50
100
320
800
1600
建立时间
(ms)
1282
800
600
120
100
40
20
6.25
2.5
1.25
G=1
205
332
431
778
849
1061
1379
2828
40,022
312,540
G=8
88
95
103
113
120
163
218
417
4950
38,890
G = 16
37
40
41
61
67
92
124
233
2475
19,800
G = 32
17
21
23
35
39
57
78
141
1273
9900
G = 64
7.5
9
11.5
25
28
41
59
106
636
4950
G = 128
6.5
8
9
21
23
35
52
94
346
2440
G=8
530
566
636
686
707
990
1414
2404
29,000
212,200
G = 16
184
240
255
318
424
474
707
1556
15,560
120,200
G = 32
92
120
141
198
205
382
474
849
8485
55,870
G = 64
46
59
71
141
170
255
332
601
3960
29,000
G = 128
40
42
49
127
141
219
354
566
2192
16,970
G = 16 1
24 (21.5)
23.8 (21.3)
23.7 (21)
23.3 (20.8)
23.1 (20.5)
22.7 (20.2)
22.3 (19.8)
21.4 (18.6)
17.9 (15.3)
14.9 (12.3)
G = 321
24 (21.5)
23.8 (21.3)
23.7 (21)
23.1 (20.5)
22.9 (20.5)
22.4 (19.8)
21.9 (19.3)
21.1 (18.5)
17.9 (15.2)
14.9 (12.3)
G = 641
24 (21.5)
23.8 (21.3)
23.7 (21)
22.6 (20.1)
22.4 (19.8)
21.9 (19.2)
21.3 (18.8)
20.5 (18)
17.9 (15.2)
14.9 (12.3)
G = 128 1
23.5 (20.9)
23.2 (20.8)
23.1 (20.6)
21.9 (19.2)
21.7 (19.1)
21.1 (18.4)
20.5 (17.8)
19.7 (17.1)
17.8 (15.1)
14.9 (12.2)
表16. 峰峰值噪声(nV)与增益和输出数据速率的关系
滤波器字
(十进制)
1023
640
480
96
80
32
16
5
2
1
输出数据速率
(Hz)
1.56
2.5
3.33
16.6
20
50
100
320
800
1600
建立时间
(ms)
1282
800
600
120
100
40
20
6.25
2.5
1.25
G=1
1202
1697
2121
4667
4808
6293
9192
17,680
219,200
1,838,500
表17. 有效分辨率（峰峰值分辨率）与增益和输出数据速率的关系
滤波器字
(十进制)
1023
640
480
96
80
32
16
5
2
1
1
输出数据速率
(Hz)
1.56
2.5
3.33
16.6
20
320
100
320
800
1600
建立时间
(ms)
1282
800
600
120
100
40
20
6.25
2.5
1.25
G = 11
24 (23)
24 (22.5)
24 (22.5)
23.6 (21)
23.5 (21)
23.2 (20.5)
22.8 (20)
21.8 (19)
17.9 (15.4)
15 (12.4)
G=81
24 (21.5)
23.8 (21.3)
23.7 (21)
23.4 (20.8)
23.3 (20.6)
22.9 (20.3)
22.5 (19.8)
21.5 (19)
17.9 (15.4)
15 (12.4)
括号中是输出峰峰值(p-p)分辨率。
交流激励使能时，均方根噪声和分辨率与斩波使能模式相同。
Rev. 0 | Page 16 of 44
AD7195
片内寄存器
ADC由许多片内寄存器进行控制和配置，下面的章节将对这些寄存器进行详细的说明。在下面的描述中，除非另有说明，术
语“置1”表示逻辑1状态，“清0”表示逻辑0状态。
表18. 寄存器小结
Dir.
W
默认值
00
位7
WEN
位6
R/W
位5
00
R
80
RDY
ERR
NOREF
PARITY
01
R/W
080060
Mode select
SINC3
0
FS7
FS6
斩波(MSB)
ACX
CH7
CH6
BURN
REFDET
ENPAR
FS5
0
CH5
0
DAT_STA
0
FS4
0
CH4
BUF
D23 (MSB)
D15
D7
1
0
OF23 (MSB)
OF15
OF7
FS23 (MSB)
FS15
FS7
D21
D13
D5
1
0
OF21
OF13
OF5
FS21
FS13
FS5
D20
D12
D4
0
0
OF20
OF12
OF4
FS20
FS12
FS4
寄存器
通信
地址
00
状态
模式
配置
02
R/W
000117
数据
03
R
000000
ID
GPOCON
失调
04
05
06
R
R/W
R/W
A6
00
800000
满量程
07
R/W
5XXXX0
D22
D14
D6
0
BPDSW
OF22
OF14
OF6
FS22
FS14
FS6
Rev. 0 | Page 17 of 44
位4
位3
寄存器地址
位2
CREAD
位1
0
位0
0
0
CHD2
CHD1
CHD0
CLK1
SINGLE
FS3
0
CH3
U/B
CLK0
REJ60
FS2
0
CH2
G2
0
FS9
FS1
0
CH1
G1
0
FS8
FS0 (LSB)
0
CH0
G0 (LSB)
D19
D11
D3
0
0
OF19
OF11
OF3
FS19
FS11
FS3
D18
D10
D2
1
0
OF18
OF10
OF2
FS18
FS10
FS2
D17
D9
D1
1
0
OF17
OF9
OF1
FS17
FS9
FS1
D16
D8
D0 (LSB)
0
0
OF16
OF8
OF0 (LSB)
FS16
FS8
FS0 (LSB)
AD7195
通信寄存器
(RS2, RS1, RS0 = 0, 0, 0)
通信寄存器是一个8位只写寄存器。与ADC器件之间的所
时序丢失之后，执行一个占用至少40个串行时钟周期的写
有通信均必须以对通信寄存器的写操作开始。写入通信寄
操作，并使DIN处于高电平状态，将可以复位整个器件，
存器的数据决定下一个操作是读操作还是写操作，以及此
从而让ADC返回此默认状态。表19列出了通信寄存器位功
操作发生在哪一个寄存器。对于读/写操作，当对选定寄存
能描述。CR0至CR7表示位的位置，CR说明这些位属于通
器的读/写操作完成后，接口返回到对通信寄存器执行写操
信寄存器。CR7表示数据流的第一位。括号中的数值表示
作的状态。这是接口的默认状态，在上电或复位后，ADC
该位的上电/复位默认状态。
将处于此默认状态，等待对通信寄存器的写操作。当接口
CR7
WEN(0)
CR6
R/W(0)
CR5
RS2(0)
CR4
RS1(0)
CR3
RS0(0)
CR2
CREAD(0)
CR1
0
CR0
0
表19. 通信寄存器位功能描述
位位置
CR7
位名称
WEN
CR6
R/W
CR5 至 CR3
RS2 至 RS0
CR2
CREAD
CR1 至 CR0
0
描述
写入使能位。若要向通信寄存器进行写操作，必须向此位写入0。如果第一位写入1，则器件不会将
后续位载入寄存器；而是停留在此位的位置，直到此位写入0。将0写入WEN位后，器件便会将后续
7位载入通信寄存器。在两次数据传输之间将DIN引脚置为高电平，可以最大程度地降低杂散SCLK脉
冲对串行接口的影响。
如果此位为0，则表示下一个操作是对指定寄存器执行写操作。如果此位为1，则表示下一个操作是
对指定寄存器执行读操作。
寄存器地址位。
这些地址位决定串行接口通信期间选择ADC的哪些寄存器(见表20)。
连续读取数据寄存器。
当此位为1(并且已选择数据寄存器)时，串行接口可以连续读取数据寄存器；
即在RDY引脚变为低电平(表示转换已完成)后施加SCLK脉冲时，
数据寄存器的内容将自动置于DOUT引脚上。对于后续数据读取，不必对通信寄存器执行写操作。
要使能连续读取模式，必须将指令01011100写入通信寄存器。
要禁用连续读取模式，必须在RDY引脚为低电平时将指令01011000写入通信寄存器。
使能连续读取后，ADC将监控DIN线路上的活动，以便能接收指令，从而禁用连续读取。
此外，如果DIN上连续出现40个1，ADC将复位。因此，DIN保持低电平，直到向该器件写入指令。
必须将这些位编程为逻辑0才能正常工作。
表20. 寄存器选择
RS2
0
0
0
0
0
1
1
1
1
RS1
0
0
0
1
1
0
0
1
1
RS0
0
0
1
0
1
0
1
0
1
寄存器
写操作期间为通信寄存器
读操作期间为状态寄存器
模式寄存器
配置寄存器
数据寄存器/数据寄存器加状态信息
ID寄存器
GPOCON寄存器
失调寄存器
满量程寄存器
Rev. 0 | Page 18 of 44
寄存器大小
8位
8位
24位
24位
24位/32位
8位
8位
24位
24位
AD7195
状态寄存器
(RS2, RS1, RS0 = 0, 0, 0; 上电/复位 = 0x80)
状态寄存器是一个8位只读寄存器。要访问ADC状态寄存器，用户必须对通信寄存器进行写操作，选择下一个操作为读操
作，并将0载入位RS2、位RS1和位RS0，表21列出了状态寄存器位功能描述。SR0至SR7表示位的位置，SR说明这些位属于
状态寄存器。SR7表示数据流的第一位。括号中的数值表示该位的上电/复位默认状态。
SR7
RDY(1)
SR6
ERR(0)
SR5
NOREF(0)
SR4
PARITY(0)
SR3
0
SR2
CHD2(0)
SR1
CHD1(0)
SR0
CHD0(0)
表21. 状态寄存器位功能描述
位位置
SR7
位名称
RDY
描述
ADC就绪位。数据写入ADC数据寄存器后此位清0。读取ADC数据寄存器之后，或者在用新转换结果
更新数据寄存器之前的一定时间内，RDY位自动置1，以告知用户不应读取转换数据。将器件置于
关断模式或空闲模式时，或者当SYNC变为低电平时，此位也会置1。DOUT/RDY引脚也会指示转换
何时结束。该引脚可以代替状态寄存器来监视ADC有无转换数据。
ADC错误位。此位与RDY位同时写入。如果此位置1，则说明写入ADC数据寄存器的结果箝位为全0
或全1。错误源包括超量程、欠量程或缺少基准电压。如果写入数据寄存器的结果再次回到容许的模拟
输入范围内，则此位清0。
SR6
ERR
SR5
NOREF
无外部基准电压位。如果此位置1，则说明基准电压低于规定的阈值。置1后，转换结果箝位为全1。
如果此位清0，则说明对选定的基准电压引脚施加了有效基准电压。将配置寄存器中的REFDET位置
1可使能NOREF位。
SR4
PARITY
数据寄存器的奇偶校验位。如果模式寄存器中的ENPAR位置1，并且数据寄存器中有奇数个1，则
PARITY位置1。如果数据寄存器中有偶数个1，则此位清0。使用奇偶校验时，模式寄存器中的
DAT_STA位应置1。DAT_STA位置1后，状态寄存器的内容将与每次从数据寄存器读取的数据一同传输。
SR3
SR2 至 SR0
0
CHD2 至
CHD0
此位置0。
这些位指示哪一通道对应数据寄存器的内容。
这些位不是指示目前正在转换哪一通道，而是指示产生数据寄存器所含转换结果时选定了哪一通道。
模式寄存器
(RS2, RS1, RS0 = 0, 0, 1; 上电/复位 = 0x080060)
模式寄存器是一个24位寄存器，可以从中读取数据，也可以将数据写入其中。此寄存器用来选择工作模式、输出数据速
率和时钟源。表22列出了模式寄存器位功能描述。MR0至MR23表示位的位置，MR说明这些位属于模式寄存器。MR23表
示数据流的第一位。括号中的数值表示该位的上电/复位默认状态。只要对模式寄存器执行写操作，就会复位调制器和滤
波器，并将RDY位置1。
MR23
MD2(0)
MR15
SINC3(0)
MR7
FS7(0)
MR22
MD1(0)
MR14
0
MR6
FS6(1)
MR21
MD0(0)
MR13
ENPAR(0)
MR5
FS5(1)
MR20
DAT_STA(0)
MR12
0
MR4
FS4(0)
MR19
CLK1(1)
MR11
SINGLE(0)
MR3
FS3(0)
Rev. 0 | Page 19 of 44
MR18
CLK0(0)
MR10
REJ60(0)
MR2
FS2(0)
MR17
0
MR9
FS9(0)
MR1
FS1(0)
MR16
0
MR8
FS8(0)
MR0
FS0(0)
AD7195
表22. 模式寄存器位功能描述
位位置
MR23 至 MR21
MR20
位名称
MD2 至 MD0
DAT_STA
描述
模式选择位。这些位选择AD7195的工作模式(参见表23)。
每次数据寄存器读操作之后，状态寄存器内容传输的使能位。
DAT_STA置1后，状态寄存器的内容将与每次从数据寄存器读取的数据一同传输。
此功能在选定多个通道的情况下很有用，因为状态寄存器可确定哪一通道与数据寄存器值对应。
MR19, MR18
CLK1, CLK0
MR17, MR16
MR15
0
SINC3
MR14
MR13
0
ENPAR
MR12
MR11
0
SINGLE
MR10
REJ60
MR9 至 MR0
FS9 至 FS0
这些位选择AD7195的时钟源。可以使用片内4.92 MHz时钟或外部时钟。
使用外部时钟时，多个AD7195器件可以同步。
此外，当采用精确的外部时钟驱动AD7195时，可以改善50 Hz/60 Hz抑制性能。
CLK1
CLK0
ADC时钟源
0
0
外部晶振。外部晶振是从MCLK1连至MCLK2。
外部时钟。外部时钟施加于MCLK2引脚。
0
1
4.92 MHz内部时钟。MCLK2引脚为三态。
1
0
4.92 MHz内部时钟。内部时钟可从MCLK2获得。
1
1
必须将这些位编程为逻辑0才能正常工作。
Sinc3滤波器选择位。当此位清0时，使用sinc4滤波器(默认值)。当此位置1时，使用sinc3滤波器。
与sinc4滤波器相比，sinc3滤波器的优势是建立时间更短。
对于给定输出数据速率fADC，当斩波禁用时，sinc3滤波器的建立时间为3/fADC，而sinc4滤波器的
建立时间为4/fADC。由于陷波更深，sinc4滤波器的50 Hz/60 Hz抑制性能更佳。当输出数据速率
较低时，对于给定输出数据速率，两种滤波器具有相似的均方根噪声和无失码特性。
当输出数据速率较高时(FS值小于5)，sinc4滤波器的均方根噪声和无失码性能优于sinc3滤波器。
必须将此位编程为逻辑0才能正常工作。
奇偶校验使能位。ENPAR置1时，使能对数据寄存器的奇偶校验。
使用奇偶校验时，模式寄存器中的DAT_STA位应置1。
DAT_STA位置1后，状态寄存器的内容将与每次从数据寄存器读取的数据一同传输。
必须将此位编程为逻辑0才能正常工作。
单周期转换使能位。
此位置1时，AD7195在一个转换周期内建立，以便用作零延迟ADC。
如果使能多个模拟输入通道，或者选择单次转换模式，则此位无作用。
当sinc滤波器的第一陷波频率为50 Hz时，此位可使能一个60 Hz的陷波频率。
当sinc滤波器的第一陷波频率为50 Hz时，REJ60置1将使滤波器获得一个60 Hz的陷波频率，
从而实现50 Hz/60 Hz同时抑制。
滤波器输出数据速率选择位。这10位数据决定滤波器截止频率、滤波器第一陷波频率的位置以及
器件的输出数据速率。它们还与增益选择一起决定器件的输出噪声
(因而也决定了有效分辨率，参见表6至表17)。禁用斩波并选择连续转换模式时，
输出数据速率 = (MCLK/1024)/FS
其中FS为FS0至FS9位中代码的十进制等效值，其范围是1至1023；MCLK为主时钟频率。
对于4.92 MHz标称MCLK，由上式可得知输出数据速率范围是4.69 Hz至4.8 kHz。
禁用斩波并且在单一通道上转换时，滤波器第一陷波频率等于输出数据速率。使能斩波时，
输出数据速率 = (MCLK/1024)/(N × FS)
其中FS为FS0至FS9位中代码的十进制等效值，其范围是1至1023；MCLK为主时钟频率。
对于4.92 MHz标称MCLK，由上式可得知转换速率范围是4.69/N Hz至4.8/N kHz，
其中N为sinc滤波器的阶数。sinc滤波器的第一陷波频率等于(N x 输出数据速率)。
斩波引入的陷波频率为(输出数据速率/2)的奇数倍。
Rev. 0 | Page 20 of 44
AD7195
表23. 工作模式
MD2
0
MD1
0
MD0
0
模式
连续转换模式(默认)。在连续转换模式下，ADC连续执行转换，并将结果置于数据寄存器中。
当一次转换结束时，DOUT/RDY引脚和状态寄存器中的RDY位变为低电平。
将通信寄存器中的CREAD位设置为1(使能连续读取)，用户就可以读取这些转换结果。当使能连续读取时，若
施加SCLK脉冲，转换结果将自动置于DOUT线路上。
另一方面，用户可以通过写入通信寄存器，指示ADC输出每一转换结果。ADC上电、复位或重新配置之后，
产生第一个有效转换结果所需的时间为滤波器完全建立的时间。
后续转换结果将以选定的输出数据速率(取决于滤波器选择)提供。
0
0
1
单次转换模式。选择单次转换模式时，ADC上电并在选定通道上执行单次转换。
内部时钟上电和建立所需时间最多为1 ms。
然后，ADC执行转换，所需时间为滤波器完全建立的时间。转换结果置于数据寄存器中，RDY变为低电平，
然后ADC返回关断模式。在执行另一次转换之前，转换结果将一直保存在数据寄存器中。
在读取数据或执行另一次转换之前，RDY保持有效(低电平)。
0
1
0
0
1
1
1
0
0
空闲模式。
在空闲模式下，ADC滤波器和调制器保持复位状态，即使仍在提供调制器时钟。
关断模式。在关断模式下，除电桥关断开关外，AD7195其余电路均关断。
电桥关断开关保持有效是出于建立时间考虑，用户可能需要在AD7195上电之前，先使传感器上电。
如果选择了外部晶振，则它也会保持有效。
内部零电平校准。内部短路自动与输入相连。
启动校准时，RDY变为高电平；完成校准后，返回低电平。
校准操作完成后，ADC处于空闲模式。测得的失调系数保存在所选通道的失调寄存器中。
1
0
1
1
1
0
1
1
1
内部满量程校准。满量程输入电压自动与本校准所用输入相连。
启动校准时，RDY变为高电平；完成校准后，返回低电平。
校准操作完成后，ADC处于空闲模式。
测得的满量程系数保存在所选通道的满量程寄存器中。
每次更改一个通道的增益时，均需要执行满量程校准，使满量程误差最小。
系统零电平校准。用户应将系统零电平输入连接到通过配置寄存器中CH7至CH0位选择的通道输入引脚。
RDY在校准启动时变为高电平，在校准完成时返回低电平。
校准操作完成后，ADC处于空闲模式。
测得的失调系数保存在所选通道的失调寄存器中。
每次更改一个通道的增益时，均需要执行系统零电平校准。
系统满量程校准。
用户应将系统满量程输入连接到通过配置寄存器中CH7至CH0位选择的通道输入引脚。
RDY在校准启动时变为高电平，在校准完成时返回低电平。
校准操作完成后，ADC处于空闲模式。测得的满量程系数保存在所选通道的满量程寄存器中。
每次更改一个通道的增益时，都需要执行满量程校准。
配置寄存器
(RS2, RS1, RS0 = 0, 1, 0; 上电/复位 = 0x000117)
配置寄存器是一个24位寄存器，可以从中读取数据，也可以将数据写入其中。此寄存器用来配置ADC的单极性或双极性
模式，使能或禁用缓冲器，使能或禁用激励电流，选择增益，以及选择模拟输入通道。表24列出了配置寄存器各位的名
称和意义。CON0至CON23表示位的位置，CON说明这些位属于配置寄存器。CON23表示数据流的第一位。括号中的数
值表示该位的上电/复位默认状态。
CON23
CHOP(0)
CON15
CH7(0)
CON7
BURN(0)
CON22
ACX(0)
CON14
CH6(0)
CON6
REFDET(0)
CON21
0
CON13
CH5(0)
CON5
0
CON20
0
CON12
CH4(0)
CON4
BUF(1)
CON19
0
CON11
CH3(0)
CON3
U/B (0)
Rev. 0 | Page 21 of 44
CON18
0
CON10
CH2(0)
CON2
G2(1)
CON17
0
CON9
CH1(0)
CON1
G1(1)
CON16
0
CON8
CH0(1)
CON0
G0(1)
AD7195
表24. 配置寄存器位功能描述
位位置
CON23
位名称
CHOP
描述
斩波使能位。CHOP位清0时，斩波禁用。CHOP位置1时，斩波使能。
使能斩波时，可连续消除ADC的失调和失调漂移，但ADC的转换时间和建立时间会延长。
例如，当FS = 96(十进制)且选择sinc4滤波器时，斩波使能情况下的转换时间为80 ms，
建立时间为160 ms。禁用斩波时，可以实现更高的转换速率。
当FS字为96(十进制)且选择sinc4滤波器时，转换时间为20 ms，建立时间为80 ms。
然而，在低增益时，可能需要定期执行校准，以消除失调和失调漂移。
当交流激励使能时，斩波必须也使能。
CON22
ACX
交流激励使能位。如果AD7195信号源采用交流激励，此位必须置1。
对于直流激励输入，此位必须为0。
ACX位为1时，AD7195假设AIN(+)/AIN(–)和REFIN(+)/REFIN(–)输入引脚的电压以交替输入
采样周期反转(即斩波)。请注意，当AD7195执行内部零电平或满量程校准时，ACX位视为0，
也就是器件采用直流激励执行这些自校准。当交流激励使能时，CHOP位必须置1。
CON21 至 CON16
CON15 至 CON8
0
CH7 至 CH0
CON7
BURN
CON6
REFDET
CON5
CON4
0
BUF
必须将这些位编程为逻辑0才能正常工作。
通道选择位。这些位用来选择使能AD7195的哪些通道(见表25)。
可以选择多个通道，AD7195自动给这些通道排序。
各通道所需转换时间为完全建立时间。
执行校准或访问校准寄存器时，只能选择一个通道。
此位置1将使能信号路径中的500 nA电流源。
BURN = 0将禁用激励电流。
仅缓冲器处于有效状态且斩波禁用时，才能使能激励电流。
此位置1将使能信号路径中的500 nA电流源。
BURN = 0将禁用激励电流。
仅缓冲器处于有效状态且斩波禁用时，才能使能激励电流。
必须将此位编程为逻辑0才能正常工作。
使能模拟输入端的缓冲器。
清0时，模拟输入不进行缓冲，可降低器件的功耗。
此位置1时，模拟输入进行缓冲，用户可以将源阻抗置于前端，而不会给系统带来增益误差。
缓冲器禁用时，模拟输入引脚上的电压可以为AGND以下50 mV至AVDD以上50 mV。
缓冲器使能时，它需要一些裕量；因此，任何输入引脚上的电压必须在电源轨的250 mV范围内。
CON3
U/B
CON2 至 CON0
G2 至 G0
极性选择位。
此位置1时，选择单极性工作模式。此位清0时，选择双极性工作模式。
增益选择位。这些位由用户写入，以便选择下列ADC输入范围之一：
G2
G1
G0
Gain
ADC输入范围(5 V基准电压)
0
0
0
1
±5 V
0
0
1
保留
0
1
0
保留
0
1
1
8
±625 mV
1
0
0
16
±312.5 mV
1
0
1
32
±156.2 mV
1
1
0
64
±78.125 mV
1
1
1
128
±39.06 mV
Rev. 0 | Page 22 of 44
AD7195
表25. 通道选择
配置寄存器中的通道使能位
CH7
CH6
CH5
CH4
CH3
CH2
CH1
正输入
AIN(+)
AIN1
AIN3
CH0
1
1
1
1
AIN2
AIN1
AIN2
AIN3
AIN4
1
1
1
1
使能的通道
负输入
AIN(−)
AIN2
AIN4
温度传感器
AIN2
AINCOM
AINCOM
AINCOM
AINCOM
状态寄存器位
CHD[2:0]
000
001
010
011
100
101
110
111
校准寄存器对
0
1
无
0
0
1
2
3
数据寄存器
(RS2, RS1, RS0 = 0, 1, 1; 上电/复位 = 0x000000)
此数据寄存器存储ADC的转换结果。它是一个24位只读寄存器。完成对此寄存器的读操作后，RDY引脚/位置1。当模式寄存
器的DAT_STA位置1时，状态寄存器的值会添加到各24位转换结果。建议在多个模拟输入通道使能时采用这种做法，因为状
态寄存器的三个LSB(CHD2至CHD0)可确定转换结果的来源通道。
ID寄存器
(RS2, RS1, RS0 = 1, 0, 0; 上电/复位 = 0xA6)
ID寄存器存储AD7195的识别号。它是一个只读寄存器。
GPOCON寄存器
(RS2, RS1, RS0 = 1, 0, 1; 上电/复位 = 0x00)
GPOCON寄存器是一个8位寄存器，可以从中读取数据，也可以将数据写入其中。此寄存器用来使能通用数字输出。
表26列出了GPOCON寄存器位功能描述。GP0至GP7表示位的位置，GP说明这些位属于GPOCON寄存器。GP7表示数据流的
第一位。括号中的数值表示该位的上电/复位默认状态。
GP7
0
GP6
BPDSW(0)
GP5
0
GP4
0
GP3
0
GP2
0
GP1
0
表26. 寄存器位功能描述
位位置
GP7
GP 6
位名称
0
BPDSW
GP5 至 GP0
0
描述
必须将此位编程为逻辑0才能正常工作。
电桥关断开关控制位。此位由用户置1，以闭合电桥关断开关BPDSW(与AGND相连)。
该开关可提供30 mA的吸电流。此位由用户清0，以断开电桥关断开关。
当ADC处于关断模式时，电桥关断开关仍然有效。
必须将这些位编程为逻辑0才能正常工作。
Rev. 0 | Page 23 of 44
GP0
0
AD7195
失调寄存器
满量程寄存器
(RS2, RS1, RS0 = 1, 1, 0; 上电/复位 = 0x800000)
(RS2, RS1, RS0 = 1, 1, 1; 上电/复位 = 0x5XXXX0)
失调寄存器保存ADC的失调校准系数。失调寄存器的上电
满量程寄存器是一个24位寄存器，用来保存ADC的满量程
复位值为0x800000。AD7195有四个失调寄存器，各通道均
校准系数。AD7195有四个满量程寄存器，各通道均有一个
有一个专用失调寄存器(见表25)。各寄存器均为24位读写
专用满量程寄存器(见表25)。满量程寄存器为读写寄存
寄存器。该寄存器与相关的满量程寄存器一同使用，以构
器。不过，写入满量程寄存器时，ADC必须处于关断模式
成寄存器对。如果用户启动内部或系统零电平校准，上电
或空闲模式。这些寄存器在上电时使用工厂校准的满量程
复位值将被自动覆盖。写入失调寄存器时，AD7195必须处
校准系数进行配置(执行校准时的增益为1)；因此，各器件
于关断模式或空闲模式。
具有不同的默认系数。如果用户启动内部或系统满量程校
准，或者写入满量程寄存器，该默认值将被自动覆盖。
Rev. 0 | Page 24 of 44
AD7195
ADC电路信息
AVDD AGND DVDD DGND
REFIN(+) REFIN(–)
REFERENCE
DETECT
AINCOM
AVDD
MUX
BPDSW
SERIAL
INTERFACE
AND
CONTROL
LOGIC
Σ-Δ
ADC
PGA
DIN
SCLK
CS
SYNC
AGND
TEMP
SENSOR
AC
EXCITATION
CLOCK
AD7195
ACX1
DOUT/RDY
ACX1
CLOCK
CIRCUITRY
ACX2
ACX2
MCLK1 MCLK2
08771-001
AIN1
AIN2
AIN3
AIN4
图18. 功能框图
概述
Σ-Δ型ADC和滤波器
AD7195是一款超低噪声ADC，内置Σ-Δ调制器、缓冲器、
AD7195内置四阶Σ-Δ调制器，其后接数字滤波器。该器件
PGA和片内数字滤波，主要用于测量宽动态范围信号，例
提供下列滤波器选项：
如压力传感器、电子秤和应变计应用中的信号。图18显示
• Sinc4
该器件的框图。
• Sinc3
模拟输入
• 斩波使能/禁用
该器件可配置为两个差分输入或四个伪差分模拟输入。模
• 零延迟
拟输入可以配置为缓冲或无缓冲。
交流激励
多路复用器
AD7195支持称重传感器的交流激励。它提供四路逻辑输
片内多路复用器可增加器件的通道数。由于片内集成多路
出，用以控制交流激励称重传感器设计中的晶体管。
复用器，因此，通道的任何变化都与转换过程同步。
串行接口
PGA
AD7195配有一个4线式SPI。片内寄存器通过串行接口访
模拟输入信号可以用PGA放大。PGA支持的增益值为1、
问。
8、16、32、64和128。
时钟
基准电压检测
AD7195拥有4.92 MHz内部时钟。可以使用此时钟或外部时
AD7195能监控外部基准电压源。如果基准电压不存在，则
钟作为AD7195的时钟源。如果外部电路需要时钟源，则也
器件状态寄存器中的一个标志置1。
可通过一个引脚提供内部时钟。
激励电流
温度传感器
片内提供两个500 nA激励电流，用于检测是否存在外部传
片内温度传感器对芯片温度进行监控。
感器。
校准
片内同时集成内部校准和系统校准；因此，用户可以选择
只消除AD7195内部的失调/增益误差，或者消除整个终端
系统的失调/增益误差。
Rev. 0 | Page 25 of 44
AD7195
模拟输入通道
基准电压
AD7195具有两个差分/四个伪差分模拟输入通道，可以配
对于基准电压通道，该ADC具有完全差分输入能力。这些
置为缓冲或无缓冲模式。在缓冲模式下(配置寄存器中的
差分输入的共模电压范围为AGND至AVDD。标称基准电压
BUF位设置为1)，输入通道馈入缓冲放大器的高阻抗输入
REFIN (REFIN(+) − REFIN(−))为AVDD，但AD7195可以采
级。因此，输入端能够耐受较大的源阻抗，适合与外部阻
用1 V至AVDD范围内的基准电压工作。如果应用中模拟输
性传感器直接相连，例如应变计或电阻式温度检测器
入端的传感器的激励电压或激励电流也为器件提供基准电
(RTD)等。
压，则可以消除激励源中低频噪声的影响，其原因是应用
当BUF = 0时，器件以无缓冲模式工作。这将导致较高的模
是比率式的。如果在非比率式应用中使用AD7195，应使用
拟输入电流。请注意，该无缓冲输入路径为驱动源提供一
低噪声基准电压源。
个动态负载。因此，输入引脚上的电阻与电容组合可能会
基准电压输入是无缓冲式的；因此，过大的R-C源阻抗会
引起增益误差，具体取决于驱动ADC输入的信号源输出阻
导致增益误差。建议基准电压输入使用与表27中类似的
抗。表27显示了为防止在20位分辨率水平时产生增益误
R-C值。如果通过外部电阻获取基准输入电压，则意味着
差，无缓冲模式下、增益为1时外部电阻/电容的容许值。
基准电压输入端具有很大的外部源阻抗。对于这种电路配
置，不推荐在REFINx引脚上进行外部去耦。相反，如果基
表27. 20位分辨率条件下，无增益误差的外部R-C组合
C (pF)
50
100
500
1000
5000
准电压输入端使用大去耦电容，则不能与基准电压输入端
R (Ω)
1.4 k
850
300
230
30
串联电阻。
对于AD7195，建议使用的2.5 V基准电压源包括ADR421和
ADR431，二者均为低噪声基准电压源。这些基准电压源
允许REFIN(+)上使用去耦电容，而且不会给系统带来增益
缓冲模式下，绝对输入电压范围限于AGND + 250 mV至
误差。图19所示为ADR421与AD7195之间的建议连接。
AVDD – 250 mV之间。设置共模电压时必须小心，确保不要
AD7195
ADR421
AVDD
超过这些限值。否则，线性度和噪声性能会下降。
0.1µF
10µF
+ 50 mV之间的电压。负绝对输入电压限值为监控相对于
4
AGND的真双极性小信号提供了条件。
PGA
VIN
VOUT 6
GND
TRIM 5
REFINx(+)
4.7µF
REFINx(–)
08771-037
2
无缓冲模式下，绝对输入电压包含AGND − 50 mV至AVDD
图 19. ADR421与AD7195的连接
如果使能增益级，缓冲器输出将施加于PGA的输入端。
PGA的存在意味着小幅度信号可以在AD7195内被放大，同
时仍然保持出色的噪声性能。例如，当增益设置为128
时，均方根噪声典型值为8.5 nV；在输出数据速率为4.7 Hz
时，这相当于23位有效分辨率或20.5位无噪声分辨率。
基准电压检测
AD7195含有片内检测电路，可以检测器件是否存在用于转
换或校准的有效基准电压。将配置寄存器中的REFDET位
设置为1，可以使能此特性。如果选定的REFIN(+)与REFIN
(−)引脚之间的电压在0.3 V与0.6 V之间，则AD7195判断它
利用配置寄存器中的G2位至G0位，可以将AD7195的增益
不再具有有效的基准电压。此时，状态寄存器中的NOREF
设置为1、8、16、32、64或128。因此，采用2.5 V外部基准
位设置为1。如果AD7195正在执行正常转换，而NOREF位
电压源时，单极性范围为0 mV - 19.53 mV至0 V - 2.5 V，双
变为有效，则转换结果将为全1。
极性范围则为±19.53 mV至±2.5 V。
模拟输入范围必须限制在±(AVDD − 1.25 V)/增益以内，因为
PGA需要一定的裕量。因此，如果AVDD = 5 V，则可施加
于AD7195的最大模拟输入为0 - 3.75 V/增益(单极性模式)或
±3.75 V/增益(双极性模式)。
Rev. 0 | Page 26 of 44
AD7195
因此，并无必要在执行转换时持续监视NOREF位的状态，
其中AIN(+)为正模拟输入引脚，AIN(−)为负模拟输入引脚
只需在从ADC数据寄存器读取的转换结果为全1时验证其
(差分模式)或AINCOM(伪差分模式)。这些电流切换至选
状 态 。 如 果 AD7195正 在 执 行 失 调 或 满 量 程 校 准 ， 而
定的模拟输入对。这两个电流或开或关，取决于配置寄存
NOREF位变为有效，则将禁止相应校准寄存器更新，以免
器中的激励电流使能(BURN)位。在模拟输入通道上执行
这些寄存器载入错误的系数，同时状态寄存器的ERR位会
测量操作之前，可以利用这些电流来确认外部传感器是否
置1。如果用户不愿意每次执行校准时都要验证是否存在
正常工作。接通激励电流后，电流流入外部传感器电路，
有效的基准电压源，则应在校准周期结束时检查ERR位的
然后便可在模拟输入通道上测量输入电压。因为这些电流
状态。
需要给所有外部电容充电，所以使用激励电流检测开路状
双极性/单极性配置
况需要一定的时间。
AD7195的模拟输入端可以接受单极性或双极性输入电压范
可能检测到故障状况的原因有多方面。前端传感器可能开
围。双极性输入范围并不表示该器件可以耐受相对于系统
路。前端传感器可能过载，或者缺少基准电压，以及状态
AGND的负电压。在伪差分模式下，信号以AINCOM为基
寄存器中的NOREF位置1，导致数据箝位在全1。请先检查
准，而在差分模式下，信号以差分对的负输入为基准。例
这些可能性。如果测得的电压为0 V，则可能是传感器短
如，如果AINCOM为2.5 V，AD7195 AIN1模拟输入端配置
路。如果缓冲模拟输入并禁用斩波，则电流源可以在正常
为单极性模式，并且增益为2，则采用2.5 V基准电压源
绝对输入电压范围内工作。
时，AIN1引脚的输入电压范围为2.5 V至3.75 V。如果
交流激励
AINCOM为2.5 V，AD7195 AIN1模拟输入端配置为双极性
模式，并且增益为2，则AIN1引脚的模拟输入范围为1.25 V
至3.75 V。
电桥的交流激励解决了直流激励应用遇到的许多热电偶、
失调和漂移效应问题。在交流激励中，以交替周期反转电
桥的激励电压极性。这样就消除了直流误差，代价是系统
双极性/单极性选项可通过对配置寄存器中的U/B位进行编
设计更为复杂。图50概要说明基于AD7195的交流激励电桥
程来选择。
应用中的连接。
数据输出编码
电桥的激励电压必须以交替周期开关。图50中的晶体管T1
当ADC配置为单极性工作模式时，输出码为自然(直接)二
至T4执行激励电压开关。这些晶体管可以是分立匹配的双
进制码；零差分输入电压对应的码为00…00，中间电平电
极性或MOS晶体管，或者可使用专用电桥驱动器芯片来执
压 对 应 的 码 为 100...000， 满 量 程 输 入 电 压 对 应 的 码 为
行，例如Micrel Components的MIC4427。
111...111。任意模拟输入电压的输出码可以表示为：
由于模拟输入电压和基准电压以交替周期反转，AD7195必
输出码 = (2 N × AIN × 增益)/VREF
须与这种激励电压反转同步。为了通过此开关让AD7195与
当ADC配置为双极性工作模式时，输出码为偏移二进制
自身同步，提供用于开关激励电压的逻辑控制信号。这些
码；负满量程电压对应的码为000...000，零差分输入电压
信号是非交叠CMOS输出ACX1/ACX1和ACX2/ACX2。
对 应 的 码 为 100...000， 正 满 量 程 输 入 电 压 对 应 的 码 为
交流激励遇到的问题之一是开关激励电压后与模拟输入信
111...111。任意模拟输入电压的输出码可以表示为：
号相关的建立时间。电桥至AD7195的引线很长时尤其如
此。这意味着转换器可能遇到错误，因为它处理的是未完
输出码 = 2 N – 1 × [(AIN × 增益/VREF ) + 1]
全建立的信号。AD7195在开关交流激励信号与处理模拟输
其中：
入端数据之间存在延迟。当FS[9:0]等于1时，延迟为100 μs，
N = 24。
所有其他输出数据速率下为200 μs。
AIN为模拟输入电压。
AD7195还会根据输出数据速率调整交流激励开关频率。这
增益为PGA设置(1至128)。
可以避免电桥开关速率不必要地超出系统所需速率。
激励电流
AD7195内置两个500 nA恒流发生器，一个提供从AVDD到
与激励电压一样，AD7195还可以处理基准电压，这在基准
AIN(+)的源电流，一个提供从AIN(−)到AGND的吸电流，
输入端配置电阻分压器增加了与开关相关的建立时间的交
流激励中特别有用。
Rev. 0 | Page 27 of 44
AD7195
配置寄存器中的ACX位设为0时，数字输出ACX1和ACX2
RDY引脚变为高电平，然后留出完整建立时间，以便产生
为高电平，输出ACX2和ACX1为低电平。因此，电桥在T2
第一个转换结果。仅在获得有效的转换结果时RDY才变为
和T4晶体管接通、T1和T3晶体管关闭的情况下采用直流激
低电平。然后，AD7195选择下一个使能通道，并在该通道
励。当AD7195处于关断模式时，输出ACX1和ACX2为低电
上执行转换。当ADC在下一个通道上执行转换时，用户可
平，输出ACX1和ACX2为高电平，因此激励电压与电桥断
以读取数据寄存器。
开。
从所有使能通道读取有效转换结果所需的时间等于：
通道序列器
AD7195内置一个通道序列器，它可在多通道应用中简化与
tSETTLE × 使能通道数
器件的通信。该序列器还能优化器件的通道吞吐量，因为
例如，如果选择sinc4滤波器、禁用斩波且禁用零延迟，则
它会以最佳速率切换通道，而不是等待通过SPI接口传来
每个通道的建立时间等于：
tSETTLE = 4/fADC
的指令。
利用配置寄存器中的CH0位至CH7位可以使能所需通道。
其中，fADC为连续转换一个通道时的输出数据速率。采样N
在连续转换模式下，ADC按顺序选择各使能通道，然后在
个通道所需的时间为：
该通道上执行转换。当各通道可提供有效转换结果时，
内容应附加到该24位字上，以便用户能识别与各次转换对
RDY
应的通道。为了将状态寄存器值附加于转换结果，应将模
CONVERSIONS
CHANNEL A
式寄存器中的DAT_STA位设置为1。
CHANNEL B
CHANNEL C
1/fADC
数字接口
08771-028
4/(fADC× N)
RDY引脚变为低电平。有多个通道使能时，状态寄存器的
图20. 通道序列器
如片内寄存器摂部分所述，AD7195的可编程功能由一系列
片内寄存器控制。数据通过器件的串行接口写入这些寄存
DOUT/RDY引脚也可用作数据就绪信号；当输出寄存器中
器。此接口还提供对这些片内寄存器的读取访问。与该器
有新数据字可用时，该线路变为低电平。对数据寄存器的
件的所有通信均必须以对通信寄存器的写操作开始。上电
读操作完成时，该线路复位为高电平。数据寄存器更新之
或复位之后，器件期待对其通信寄存器执行写操作。
前，该线路也会变为高电平，以提示此时不应读取器件，
写入此寄存器的数据决定了接下来的操作是读操作还是写
操作，以及此读操作或写操作的对象是哪一个寄存器。因
此，要对器件的其它任何寄存器写入数据，需先对通信寄
确保寄存器正在更新时不会发生数据读取操作。CS用于选
择器件，在多个器件与串行总线相连的系统中，可以用对
AD7195进行解码。
存器执行写操作，然后对选定的寄存器执行写操作；对其
图3和图4显示了与AD7195进行接口的时序图，其中CS用
它寄存器的读操作(选择连续读取模式除外)是以对通信寄
于解码该器件。图3显示对AD7195的输出移位寄存器执行
存器的写操作开始，然后是对选定的寄存器执行读操作。
读操作的时序，图4显示对输入移位寄存器执行写操作的
AD7195的串行接口包含四个信号：CS、DIN、SCLK和
时序。
DOUT/RDY。DIN线路用于将数据传输至片内寄存器中，
即使在第一次读操作之后DOUT/RDY线路返回到高电平，
DOUT/RDY则用于从片内寄存器中获取数据。SCLK是器
也可以多次从数据寄存器中读取同一个字。不过，必须确
件的串行时钟输入，所有数据传输(无论是DIN上还是
保在下一输出更新发生之前，这些读操作已完成。连续读
DOUT/RDY上)均与SCLK信号相关。
取模式下，只能从数据寄存器读取一次。
如果使能了多个通道，则每次变更通道时，ADC必须留出
完整建立时间，以便产生有效转换结果。AD7195对此的处
理方法是：选定通道后，调制器和滤波器均复位，并且
Rev. 0 | Page 28 of 44
AD7195
将CS与低电平相连时，串行接口可以在三线式模式下工
单次转换模式
作。这种情况下，SCLK、DIN和DOUT/RDY线路用于与
单次转换模式下，AD7195在完成转换后处于关断模式。将
AD7195通信。可以用RDY位或引脚监控转换是否结束。这
模式寄存器中的MD2、MD1和MD0分别设置为0、0、1，
种方案适合与微控制器进行接口。如果CS需要用作解码信
便可启动单次转换，此时AD7195将上电，执行单次转换，
号，可以从端口引脚中产生该信号。在微控制器接口应用
然后返回关断模式。片内振荡器上电需要大约1 ms。
中，建议在每两次数据传输之间将SCLK置为高电平。
转换完成后，DOUT/RDY变为低电平来提示。从数据寄存
CS也可以用作帧同步信号，这种方案适用于DSP接口。此
器中读取数据字后，DOUT/RDY变为高电平。如果CS为低
时，由于在DSP中，CS一般出现在SCLK的下降沿之后，因
电平，DOUT/RDY将保持高电平，直到又一次启动并完成
此第一位(MSB)会被CS有效地送出。只要遵守时序数要
转换为止。如果需要，即使DOUT/RDY已变为高电平，也
求，SCLK便可在数据转换之间继续运行。对DIN输入写入
可以多次读取数据寄存器。
一连串的1，可以复位串行接口。如果在至少40个串行时
钟内持续向AD7195 DIN线路写入逻辑1，该串行接口便会
复位。如果软件错误或系统故障导致接口时序丢失，这种
方法将可确保接口复位到已知状态。复位使接口返回到期
待对通信寄存器执行写操作的状态。该操作会将所有寄存
器的内容复位到其上电值。复位后，用户应等待500 μs再
访问串行接口。
如果使能了多个通道，ADC将依次选择各使能通道，并在
该通道上执行转换。开始转换后，DOUT/RDY变为高电平
并保持该状态，直到获得有效转换结果为止。一旦获得转
换结果，DOUT/RDY便会变为低电平。然后，ADC选择下
一个通道并开始转换。在执行下一转换过程中，用户可以
读取当前的转换结果。下一转换完成后，数据寄存器便会
更新；因此，用户读取转换结果的时间有限。ADC在各选
AD7195可以配置为连续转换模式或单次转换模式(参见图
择通道上均完成一次转换后，便会返回关断模式。
21至图23)。
如果模式寄存器中的DAT_STA位设置为1，则每次执行数
据读取时，状态寄存器的内容将与转换结果一同输出。状
态寄存器的四个LSB表示对应的转换通道。
CS
DIN
0x08
0x280060
0x58
DATA
08771-029
DOUT/RDY
SCLK
图21. 单次转换
Rev. 0 | Page 29 of 44
AD7195
连续转换模式
连续转换模式是上电后的默认转换模式。AD7195连续进行
如果使能了多个通道，ADC将连续循环选择各使能通道，
转换，每次完成转换后，状态寄存器中的RDY位变为低电
每次循环均会在每个通道上执行一次转换。一旦获得转换
平。如果CS为低电平，则完成一次转换时，DOUT/RDY线
结果，就会立即更新数据寄存器。每次获得转换结果时，
路也会变为低电平。若要读取转换结果，用户需要写入通
DOUT/RDY引脚均会变为低电平。然后，用户可以读取转
信寄存器，指示下一操作为读取数据寄存器。从数据寄存
换结果，同时ADC在下一个使能通道上执行转换。
器中读取数据字后，DOUT/RDY变为高电平。如需要，用
如果模式寄存器中的DAT_STA位设置为1，则每次执行数
户可以多次读取该寄存器。但是，用户必须确保在下一转
据读取时，状态寄存器的内容将与转换结果一同输出。状
换完成时，不要对数据寄存器进行访问，否则，新的转换
态寄存器指示对应的转换通道。
结果将丢失。
CS
0x58
0x58
DIN
DATA
DATA
08771-030
DOUT/RDY
SCLK
图22. 连续转换
Rev. 0 | Page 30 of 44
AD7195
连续读取
可以对AD7195进行配置，使得每次转换完成后，转换结果
若要退出连续读取模式，必须在RDY引脚为低电平时将指
自动置于DOUT/RDY线路上，而无需每次写入通信寄存器
令01011000写入通信寄存器。在连续读取模式下，ADC会
以访问数据。将01011100写入通信寄存器后，用户只需为
监控DIN线路上的活动，以便能接收指令从而退出连续读
ADC提供适当的SCLK周期数，这样当转换完成时，转换
取模式。此外，如果DIN上连续出现40个1，ADC将复位。
字便会自动置于DOUT/RDY线路上。ADC应配置为连续转
因此，在连续读取模式下，DIN应保持低电平，直到有指
换模式。
令将要写入该器件。
当DOUT/RDY变为低电平，提示转换已结束时，必须为
如果使能了多个通道，ADC将连续依次选择各使能通道，
ADC提供足够的SCLK周期数。然后，数据转换结果便会
并在所选通道上执行一次转换。当获得转换结果时，
置于DOUT/RDY线路上。读取转换结果后，DOUT/RDY返
DOUT/RDY便会变为低电平。当用户施加足够多的SCLK
回到高电平，直到获得下一转换结果为止。这种模式下，
脉冲时，数据便会自动置于DOUT/RDY引脚上。如果模式
数据只能被读取一次，而且用户必须确保数据字的读取早
寄存器中的DAT_STA位设置为1，状态寄存器的内容将与
于下一转换完成。如果在下一转换完成之前，用户尚未读
转换结果一同输出。状态寄存器指示对应的转换通道。
取转换结果，或者为AD7195提供的串行时钟数不足以完成
对转换字的读取，则当下一转换完成时，串行输出寄存器
将复位，新转换结果将置于输出串行寄存器中。
CS
0x5C
DIN
DATA
DATA
DATA
08771-031
DOUT/RDY
SCLK
图23. 连续读取
Rev. 0 | Page 31 of 44
AD7195
复位操作
对AD7195连续写入1，可以使该器件的电路和串行接口复
AD7195的MCLK1和MCLK2引脚的电容典型值为15 pF。使
位。执行复位需要40个连续1，这将复位逻辑、数字滤波
用外部时钟源时，必须将其与MCLK2引脚相连，MCLK1
器和模拟调制器，从而所有片内寄存器复位为默认值。上
引脚可保持悬空。
电时会自动执行复位操作。启动复位操作后，用户必须等
该内部时钟也可以通过MCLK2引脚提供。当应用中使用多
待500 μs才能访问片内寄存器。如果SCLK线路上的噪声导
个ADC，并且这些器件必须同步时，这种方法很有用。一
致串行接口失去同步，则需要执行复位以恢复同步功能。
个器件的内部时钟可以用作系统中所有ADC的时钟源。使
系统同步
用公共时钟时，对所有器件施加公共复位信号，或者用脉
利用SYNC输入，用户可以复位调制器和数字滤波器，而
冲驱动SYNC引脚，便可使所有器件同步。
不会影响器件的任何设置条件。因此，用户可以从已知时
使能奇偶校验
间点，即SYNC上升沿开始采集模拟输入的样本。为实现
AD7195还具有片内奇偶校验功能，可检测ADC与微处理
同步功能，SYNC需要变为低电平并至少保持四个主时钟
器之间串行通信中的1位错误。将模式寄存器中的ENPAR
周期。
位设置为1，可以使能奇偶校验。使能奇偶校验功能时，
如果多个AD7195器件利用一个公共主时钟工作，则可以让
状态寄存器的内容必须与各24位转换结果一同传输。要将
这些器件同步，使其数据寄存器同时更新。SYNC引脚上
状态寄存器的内容附加到各转换结果读取数据上，应将模
的下降沿使数字滤波器和模拟调制器复位，并将AD7195置
式寄存器中的DAT_STA位设置为1。
于一致的已知状态。在SYNC引脚为低电平期间，AD7195
对于各转换结果读取数据，状态寄存器中的奇偶校验位经
保持该状态。在SYNC上升沿，调制器和滤波器离开复位
过编程，使得24位数据字中传输的1的总数为偶数。假设
状态；在下一时钟沿，器件再次开始采集输入样本。在使
24位转换结果含有11个1(二进制)，则奇偶校验位将设置为
用多个AD7195器件的系统中，向SYNC引脚施加一个公共
1，使得串行传输中1的总数为偶数。如果微处理器接收到
信号会使这些器件的操作同步。这一般是在各AD7195已执
奇数个1，则说明所接收的数据已受损。
行自身的校准或已将校准系数载入其校准寄存器之后完
成。这样，所有AD7195的转换结果将同步。
奇偶校验功能仅检测1位错误。例如，如果有两位数据受
损，则微处理器仍可能会收到偶数个1，此时便无法检测
该器件在SYNC由低到高跃迁之后的主时钟下降沿离开复
出错误状况。
位状态。因此，当同步多个器件时，SYNC引脚应在主时
温度传感器
钟上升沿变为高电平，确保所有器件均在主时钟下降沿开
始采样。如果SYNC引脚没有在充足的时间内变为高电
平，则器件之间可能相差一个主时钟周期，即对于不同器
件，获得转换结果的时刻最多相差一个主时钟周期。
AD7195内置一个温度传感器。利用配置寄存器中的CH2位
可以选择温度传感器。如果CH2位设置为1，就会使能温
度传感器。使用温度传感器并选择双极性模式时，如果温
度为0 K，器件应返回0x800000码。为使传感器发挥最佳性
SYNC引脚也可以用作启动转换命令。这种模式下，SYNC
能，需要执行单点校准。因此，应记录25°C时的转换结果
的上升沿启动转换，RDY的下降沿指示转换已完成。每次
并计算灵敏度。灵敏度约为2815码/°C。温度传感器的计算
数据寄存器更新时，必须预留滤波器的建立时间。例如，
公式为：
如果ADC配置为使用sinc4滤波器，禁用零延迟且禁用斩
波，则建立时间等于4/fADC，其中fADC为在单个通道上连续
转换时的输出数据速率。
温度(K) = (转换结果 − 0x800000)/2815 K
温度(°C) = 温度(K) − 273
单点校准之后，内部温度传感器的精度典型值为±2 °C。
时钟
AD7195内置一个4.92 MHz片内时钟，其容差为±4%。可以
使用该内部时钟或某一外部晶振/时钟作为AD7195的时钟
源。时钟源通过模式寄存器中的CLK1和CLK0位选择。使
用外部晶振时，必须将其连接在MCLK1和MCLK2引脚
上。晶振制造商会提供晶振所需负载电容的建议值。
Rev. 0 | Page 32 of 44
AD7195
电桥关断开关
为执行内部满量程校准，满量程输入电压会自动与此校准
在应变计和称重传感器等电桥应用中，电桥本身会消耗系
选定的模拟输入端相连。增益为1时，内部满量程校准所
统中的大部分电流。例如，采用5 V电源激励时，350 Ω称
需的时间等于tSETTLE。对于更高增益，内部满量程校准需要
重传感器需要15 mA电流。为降低系统功耗，可以利用电
2 × tSETTLE的时间。每次更改一个通道的增益时，均建议执
桥关断开关来断开电桥(当它不用时)。图50显示了电桥关
行满量程校准，从而使满量程误差最小。
断开关的使用方法。该开关可以承受30 mA的连续电流，
导通电阻最大值为10 Ω。
系统满量程校准需要tSETTLE的时间。斩波禁用时，零电平校
准(内部或系统零电平)应在系统满量程校准启动之前执
校准
行。
AD7195提供四种校准模式。用户可通过对模式寄存器内的
内部零电平校准、系统零电平校准和系统满量程校准可以
模式位进行编程来选择校准模式。这些模式是内部零电平
在任何输出数据速率下执行。内部满量程校准可以在滤波
校准、内部满量程校准、系统零电平校准和系统满量程校
器字FS[9:0]能被16整除的任何输出数据速率下执行，FS
准。只要正确设置模式寄存器中的MD2至MD0位，便可随
[9:0]指写入模式寄存器FS9位至FS0位的10位字的十进制等
时执行校准。增益改变时，应执行校准。每次转换完成
后，ADC转换结果需利用ADC校准寄存器进行调整，然后
写入数据寄存器。转换结果先减去失调校准系数，然后乘
以满量程系数。
为启动校准，必须将适当的值写入MD2至MD0位。启动校
准后，DOUT/RDY引脚和状态寄存器中的RDY位变为高电
平。校准完成时，相应校准寄存器的内容会更新，状态寄
存器中的RDY位复位，DOUT/RDY引脚返回到低电平(如
果为CS低电平)，并且AD7195返回空闲模式。
效值。因此，斩波禁用时，内部满量程校准可以在10 Hz或
50 Hz等输出数据速率下执行。使用这些较低的输出数据速
率可以获得更高的校准精度。
失调误差典型值为100 μV/增益。如果更改增益，建议执行
校准。零电平校准(内部或系统零电平校准)可将失调误差
降至与噪声相当。
AD7195的增益误差经过工厂校准，校准条件如下：增益为
1，采用5 V电源，温度为室温。校准之后，5 V时的增益误
差典型值为0.001%。表28显示了不同增益设置的典型未校
内部零电平或满量程校准期间，各零输入和满量程输入自
准增益误差。增益为1时，内部满量程校准可将增益误差
动与ADC输入引脚内部相连。然而，系统校准则要求在启
典型值降至0.001%。对于更高增益，经过内部满量程校准
动校准模式之前，将系统零电平电压和系统满量程电压施
之后的增益误差典型值为0.0075%。系统满量程校准可将
加于ADC引脚，这样可以消除ADC的外部误差。
增益误差降至与噪声相当。
从操作上来看，校准就像另一次ADC转换。如果需要，零
表28. 典型预校准增益误差与增益的关系
电平校准必须总是在满量程校准之前执行。对系统软件进
行设置，以监视状态寄存器中的RDY位或DOUT/RDY引
脚，进而通过一个轮询序列或中断驱动的例行程序确定校
准何时结束。
斩波禁用时，内部零电平校准和系统零电平校准所需的时
间均等于建立时间tSETTLE(sinc4滤波器为4/fADC，sinc3滤波器
为3/fADC)。
增益
8
16
32
64
128
预校准增益误差(%)Gain Error (%)
−0.11
−0.20
−0.23
−0.29
−0.39
用户可以访问AD7195的片内校准寄存器，通过微处理器读
取器件的校准系数，以及写入自己在EEPROM中预先存储
斩波使能时，无需执行内部零电平校准，因为ADC本身会
的校准系数。可以随时读取这些寄存器。不过，写入寄存
持续使失调保持最低。不过，如果执行内部零电平校准，
器时，ADC必须处于关断模式或空闲模式。校准寄存器中
则所需时间为建立时间tSETTLE(2/fADC)。同样，完成系统零电
平校准也需要tSETTLE的时间。
的值为24位。也可以使用这些寄存器操控器件的范围和失
调。
Rev. 0 | Page 33 of 44
AD7195
数字滤波器
AD7195在数字滤波器方面拥有很大的灵活性。该器件具有
3
4
在单个通道上进行转换且发生阶跃变化时，ADC不会检测
四个滤波器选项。器件可以采用sinc 或sinc 滤波器工作，
出模拟输入的变化。因此它会以设定的输出数据速率继续
可以使能或禁用斩波，也可使能零延迟。所选的滤波器会
输出转换结果。然而，在输出数据精确反映模拟输入之
影响输出数据速率、建立时间和50 Hz/60 Hz抑制性能。下
前，至少要经过四次转换。如果在ADC处理转换过程中发
面详细介绍每种滤波器，同时指出每个滤波器选项可用的
生阶跃变化，则ADC将在阶跃变化之后执行五次转换，以
输出数据速率。同时还会讨论滤波器响应、建立时间及
产生完全建立的结果。
50 Hz/60 Hz抑制性能。
ANALOG
INPUT
AD7195上电时，会默认选择sinc4滤波器，并禁用斩波。该
滤波器在整个输出数据速率范围内具有出色的噪声性能。
FULLY
SETTLED
ADC
OUTPUT
同时还提供最佳50 Hz/60 Hz抑制性能，但建立时间较长。
08771-039
SINC4滤波器(禁用斩波)
1/fADC
图26. 模拟输入的异步阶跃变化
ADC
sinc4滤波器的3 dB频率等于：
f3dB = 0.23 × fADC
SINC3/SINC4
MODULATOR
08771-033
CHOP
表29以部分示例，展示了FS[9:0]值与相应的输出数据速率
和建立时间之间的关系。
图24. Sinc 4滤波器(斩波禁用)
表29. 输出数据速率与相应的建立时间示例
Sinc4输出数据速率/建立时间
输出数据速率(ADC连续转换时，单一通道上提供转换结
果的速率)等于：
fADC = fCLK/(1024 × FS[9:0])
FS[9:0]
480
96
80
输出数据速率(Hz)
10
50
60
建立时间(ms)
400
80
66.6
Sinc4零延迟
其中：
将模式寄存器中的单通道位设置为1(11位)可使能零延迟。
fADC为输出数据速率。
在零延迟模式下，每次转换均有完整建立时间。因此，在
fCLK为主时钟频率(标称值4.92 MHz)。
单个通道上进行转换或者在多个通道上进行转换的转换时
FS[9:0]为模式寄存器中FS9位至FS0位的十进制等效值。
输出数据速率的编程范围为4.7 Hz至4800 Hz，即FS[9:0]的
间是恒定的。用户不需要考虑通道切换对输出数据速率的
影响。
值范围为1至1023。
输出数据速率等于
sinc4滤波器的建立时间等于：
fADC = 1/tSETTLE = fCLK/(4 × 1024 × FS[9:0])
tSETTLE = 4/fADC
通道切换时，调制器和滤波器将复位。切换通道后，将为
其中：
第一次转换留出足够的建立时间。接下来在这个通道上的
fADC为输出数据速率。
转换会以1/fADC的速率进行。
fCLK为主时钟频率(标称值4.92 MHz)。
CONVERSIONS
CHANNEL A
CH A
FS[9:0]为模式寄存器中FS9位至FS0位的十进制等效值。
CHANNEL B
CH A CH A
CH B CH B
1/fADC
CH B
08771-038
CHANNEL
图25. Sinc 4通道切换
Rev. 0 | Page 34 of 44
AD7195
当模拟输入不变或者通道发生变化时，将以恒定的输出数
图29所示为FS[9:0]设为80、主时钟为4.92 MHz时的频率响
据速率提供有效的转换结果。在单通道上进行转换且模拟
应。禁用零延迟时，输出数据速率为60 Hz，使能零延迟时
输入发生阶跃变化时，如果阶跃变化与转换过程同步，则
为15 Hz。假设主时钟保持稳定，则sinc4滤波器可提供120 dB
ADC会继续输出完全建立的转换结果。如果阶跃变化不同
(最小值)的60 Hz (±1 Hz)抑制性能。
步，则ADC会输出一个未完全建立的转换结果(见图27)。
0
–10
ANALOG
INPUT
–20
FULLY
SETTLED
08771-040
1/fADC
图27. Sinc 零延迟操作
4
FILTER GAIN (dB)
–30
ADC
OUTPUT
–40
–50
–60
–70
–80
–90
表30所示为输出数据速率与相应的FS值示例。
表30. 输出数据速率与相应的建立时间示例(零延迟）
–110
FS[9:0]
480
96
80
–120
输出数据速率(Hz)
2.5
12.5
15
建立时间(ms)
400
80
66.6
0
30
60
90
120
150
FREQUENCY (Hz)
08771-042
–100
图29. Sinc 4滤波器响应(FS[9:0] = 80)
当FS[9:0]设为480、主时钟为4.92 MHz时，可同时获得50 Hz
和60 Hz的抑制性能。禁用零延迟时，输出数据速率为
Sinc4 50 Hz/60 Hz抑制
图 2 8 所 示 为 s i n c 4滤 波 器 在 F S [ 9 : 0 ] 设 为 9 6 、 主 时 钟 为
4.92 MHz时的频率响应。在禁用零延迟的情况下，输出数
据速率等于50 Hz。在使能零延迟的情况下，输出数据速率
10 Hz，使能零延迟时为2.5 Hz。假设主时钟保持稳定，则
sinc4滤波器可提供120 dB(最小值)的50 Hz (±1 Hz)及60 Hz
(±1 Hz)抑制性能。
等于12.5 Hz。假设主时钟保持稳定，则sinc4滤波器可提供
0
–10
120 dB(最小值)以上的50 Hz (±1 Hz)抑制性能。
–20
0
–30
FILTER GAIN (dB)
–10
–20
–40
–50
–60
–50
–60
–70
–80
–90
–70
–100
–80
–120
–100
0
30
–110
–120
60
90
120
FREQUENCY (Hz)
0
25
50
75
100
125
FREQUENCY (Hz)
图28. Sinc 滤波器响应(FS[9:0] = 96)
4
150
150
08771-043
–110
–90
08771-041
FILTER GAIN (dB)
–30
–40
图30. Sinc 4滤波器响应(FS[9:0] = 480)
也可以利用模式寄存器中的REJ60位，实现50 Hz/60 Hz
同时抑制。当FS[9:0]设为96且REJ60设为1时，陷波频率为
50 Hz和60 Hz。
Rev. 0 | Page 35 of 44
AD7195
禁用零延迟时，输出数据速率为50 Hz，使能零延迟时为
3 dB频率等于
12.5 Hz。图31所示为sinc4滤波器的频率响应。假设4.92 MHz
主时钟保持稳定，则该滤波器可提供82 dB(最小值)的
50 Hz±1 Hz及60 Hz±1 Hz抑制性能。
表31给出了部分FS设置以及相应的输出数据速率和建立时
间示例。
0
表31. 输出数据速率与相应的建立时间示例
–10
FS[9:0]
480
96
80
–20
–30
FILTER GAIN (dB)
f3dB = 0.272 × fADC
–40
–50
–60
输出数据速率(Hz)
10
50
60
建立时间(ms)
300
60
50
通道切换时，调制器和滤波器将复位。通道发生变化后，
–70
–80
将为第一次转换留出完整的建立时间(见图33)。接下来在
–90
这个通道上的转换会以1/fADC的速率进行。
–100
–110
CHANNEL
0
25
50
75
100
125
150
FREQUENCY (Hz)
08771-044
–120
CONVERSIONS
CHANNEL B
CHANNEL A
CH A
CH A CH A
CH B CH B CH B
图31. Sinc 滤波器响应(FS[9:0] = 96, REJ60 = 1)
CH B
08771-045
4
1/fADC
SINC 滤波器(禁用斩波)
3
图33. Sinc 通道切换
3
可以用sinc3滤波器代替sinc4滤波器。滤波器通过模式寄存
器中的SINC3位来选择。当SINC3位设置为1时，选择sinc3
滤波器。
在单个通道上进行转换且发生阶跃变化时，ADC不会检测
出模拟输入的变化。因此它会以设定的输出数据速率继续
输出转换结果。然而，在输出数据精确反映模拟输入之
该滤波器采用最高1 kHz的输出数据速率时，具有良好的噪
前，至少要经过三次转换。如果在ADC处理转换过程中发
声性能。其建立时间和50 Hz/60 Hz (±1 Hz)抑制性能属于中
生阶跃变化，则ADC将在阶跃变化之后执行四次转换，以
等水平。
产生完全建立的结果。
ADC
ANALOG
INPUT
FULLY
SETTLED
SINC3/SINC4
ADC
OUTPUT
1/fADC
图32. Sinc 3滤波器(斩波禁用)
08771-046
MODULATOR
08771-034
CHOP
图34. 模拟输入的异步阶跃变化
Sinc3输出数据速率和建立时间
输出数据速率(ADC连续转换时，单一通道上提供转换结
Sinc3零延迟
将模式寄存器中的单通道位设置为1(11位)可使能零延迟。
果的速率)等于：
在零延迟模式下，每次转换均有完整建立时间。因此，在
fADC = fCLK/(1024 × FS[9:0])
单个通道上进行转换或者在多个通道上进行转换的转换时
其中：
间是恒定的。用户不需要考虑通道切换对输出数据速率的
fADC为输出数据速率。
影响。
fCLK为主时钟频率(标称值4.92 MHz)。
FS[9:0]为模式寄存器中FS9位至FS0位的十进制等效值。
输出数据速率的编程范围为4.7 Hz至4800 Hz，即FS[9:0]的
值范围为1至1023。
建立时间等于
tSETTLE = 3/fADC
Rev. 0 | Page 36 of 44
AD7195
Sinc3 50 Hz/60 Hz抑制
输出数据速率等于
图36所示为sinc 3 滤波器在FS[9:0]设为96、主时钟等于
fADC = 1/tSETTLE = fCLK/(3 × 1024 × FS[9:0])
4.92 MHz时的频率响应。禁用零延迟时，输出数据速率等
其中：
于50 Hz，使能零延迟时为16.7 Hz。假设主时钟保持稳
fADC为输出数据速率。
定，则sinc3滤波器可提供95 dB(最小值)的50 Hz ±1 Hz抑制
fCLK为主时钟频率(标称值4.92 MHz)。
性能。
FS[9:0]为模式寄存器中FS9位至FS0位的十进制等效值。
0
当模拟输入不变或者通道发生变化时，将以恒定的输出数
–10
据速率提供有效的转换结果。在单通道上进行转换且模拟
–20
ADC会继续输出完全建立的转换结果。如果阶跃变化不同
步，则ADC会输出一个未完全建立的转换结果(见图35)。
ANALOG
INPUT
–30
FILTER GAIN (dB)
输入发生阶跃变化时，如果阶跃变化与转换过程同步，则
FULLY
SETTLED
–40
–50
–60
–70
–80
–90
ADC
OUTPUT
–100
08771-047
1/fADC
0
75
100
125
150
图36. Sinc 3滤波器响应(FS[9:0] = 96)
建立时间(ms)
300
60
50
抑制性能(见图37)。禁用零延迟时，输出数据速率等于
60 Hz，使能零延迟时为20 Hz。假设主时钟保持稳定，则
sinc3滤波器可提供95 dB(最小值)的60 Hz ±1 Hz抑制性能。
0
–10
–20
–30
–40
–50
–60
–70
–80
–90
–100
–110
–120
0
30
60
90
120
FREQUENCY (Hz)
图37. Sinc 3滤波器响应(FS[9:0] = 80)
Rev. 0 | Page 37 of 44
150
08771-049
表32. 输出数据速率与相应的建立时间示例(零延迟)
当FS[9:0]设为80且主时钟等于4.92 MHz时，可实现60 Hz的
FILTER GAIN (dB)
表32给出了输出数据速率与相应的FS值示例。
输出数据速率(Hz)
3.3
16.7
20
50
FREQUENCY (Hz)
图35. Sinc 3零延迟操作
FS[9:0]
480
96
80
25
08771-048
–110
–120
AD7195
当FS[9:0]设为480(主时钟= 4.92 MHz)时，可同时获得50 Hz
斩波使能(Sinc4滤波器)
和60 Hz的抑制性能，如图38所示。禁用零延迟时，输出数
使能斩波时，ADC失调和失调漂移可降至最低。模拟输入
据速率为10 Hz，使能零延迟时为3.3 Hz。sinc3滤波器可提
引脚连续换向。在模拟输入引脚沿一个方向连接的情况
供100 dB(最小值)的50 Hz ± 1 Hz和60 Hz ± 1 Hz抑制性能。
下，将为sinc滤波器提供足够的建立时间并记录转换结
0
果。然后，模拟输入引脚反向，并获得另一个建立的转换
–10
结果。对后续转换结果求平均值，使失调降至最低。这种
–20
模拟输入引脚连续换向以及对后续转换结果求均值，使失
FILTER GAIN (dB)
–30
调漂移也可以降至最低。使能斩波时，分辨率提高0.5位。
–40
ADC
–50
–60
–70
–80
CHOP
SINC3/SINC4
MODULATOR
08771-035
–90
–100
0
30
60
90
120
150
FREQUENCY (Hz)
08771-050
–110
–120
图38. Sinc 3滤波器响应(FS[9:0] = 480)
也可以利用模式寄存器中的REJ60位，实现50 Hz/60 Hz同
图40. 使能斩波
输出数据速率和建立时间(Sinc4斩波使能)
对于sinc4滤波器，输出数据速率等于：
fADC = fCLK/(4 × 1024 × FS[9:0])
时抑制。对于4.92 MHz的稳定主时钟，当FS[9:0]设为96且
REJ60位设为1时，陷波频率为50 Hz和60 Hz。图39所示为
其中：
sinc3滤波器在这种配置下的频率响应。假设主时钟保持稳
fADC为输出数据速率。
定，50 Hz/60 Hz (±1 Hz)下的抑制性能超过67 dB(最小值)。
FS[9:0]为模式寄存器中FS9位至FS0位的十进制等效值。
0
–10
FS[9:0]值的变化范围是1至1023；结果实现1.17 Hz至1200 Hz
–20
的输出数据速率。建立时间等于
–30
–40
tSETTLE = 2/fADC
–50
–60
表33给出了部分FS[9:0]值以及相应的输出数据速率和建立
–70
时间示例。
–80
表33. 输出数据速率与相应的建立时间示例
–90
–100
–110
–120
0
25
50
75
100
125
FREQUENCY (Hz)
150
08771-051
FILTER GAIN (dB)
fCLK为主时钟频率(标称值4.92 MHz)。
FS[9:0]
96
80
图39. Sinc 3滤波器响应(FS[9:0] = 96, REJ60 = 1)
Rev. 0 | Page 38 of 44
输出数据速率(Hz)
12.5
15
建立时间(ms)
160
133
AD7195
0
通道切换时，调制器和滤波器将复位。切换通道后，将需
–10
要完整的建立时间以产生第一个转换结果。接下来在这个
–20
通道上的转换会以1/fADC的速率进行。
CH A
CH A CH A
CH B CH B CH B CH B
CH B
1/fADC
FILTER GAIN (dB)
CONVERSIONS
CHANNEL B
08771-052
CHANNEL
CHANNEL A
–30
–40
–50
–60
–70
–80
–90
–100
图41. 通道切换(Sinc 4斩波使能)
当在单个通道上进行转换且发生阶跃变化时，ADC不会检
0
25
50
75
100
125
150
测模拟输入的变化；因此，它会以设定的输出数据速率继
FREQUENCY (Hz)
续输出转换结果。然而，在输出数据精确反映模拟输入之
图43. Sinc 4滤波器响应(FS[9:0] = 96，斩波使能）
08771-054
–110
–120
前，至少要经过两次转换。如果在ADC处理转换过程中发
把模式寄存器中的REJ60位设为1，可以改善50 Hz/60 Hz抑
生阶跃变化，则ADC将在阶跃变化之后执行三次转换，以
制性能。当FS[9:0]设为96且REJ60设为1时，可实现图44所
产生完全建立的结果。
示的滤波器响应。输出数据速率不变，但50 Hz/ 60 Hz (±1 Hz)
抑制性能会提高至83 dB(典型值）。
ANALOG
INPUT
0
FULLY
SETTLED
ADC
OUTPUT
–10
–20
–30
FILTER GAIN (dB)
08771-053
图42. 模拟输入中的异步变化(Sinc 4 斩波使能)
f3dB的截止频率等于
f3dB = 0.24 × fADC
–40
–50
–60
–70
–80
–90
–100
50 Hz/60 Hz抑制(Sinc4斩波使能）
–110
当FS[9:0]设为96且斩波使能时，输出数据速率等于12.5 Hz
–120
(主时钟为4.92 MHz）。结果得到如图43所示的频率响应。
斩波引入的陷波频率为fADC/2的奇数倍。sinc滤波器带来的
0
25
50
75
100
125
150
FREQUENCY (Hz)
图44. Sinc 4滤波器响应(FS[9:0] = 96, 斩波使能，REJ60 = 1）
陷波以及斩波导致的陷波意味着，在数据速率为12.5 Hz
时，可同时实现50 Hz和60 Hz抑制性能。假设主时钟保持
稳定，则50 Hz/60 Hz ± 1 Hz下的典型抑制性能为63 dB。
Rev. 0 | Page 39 of 44
08771-055
1/fADC
AD7195
斩波使能(Sinc3滤波器）
如果在单个通道上进行转换且发生阶跃变化，ADC不会检
使能斩波时，ADC失调和失调漂移可降至最低。模拟输入
测出模拟输入的变化；因此，它会以设定的输出数据速率
引脚连续换向。在模拟输入引脚沿一个方向连接的情况
继续输出转换结果。然而，在输出数据精确反映模拟输入
下，将为sinc滤波器提供足够的建立时间并记录转换结
之前，至少要经过两次转换。如果在ADC处理转换过程中
果。模拟输入引脚反向，并且获得另一个建立的转换结
发生阶跃变化，则ADC将在阶跃变化之后执行三次转换，
果。对后续转换结果求平均值，使失调降至最低。这种模
以产生完全建立的结果。
拟输入引脚连续换向以及对后续转换结果求均值，使失调
ANALOG
INPUT
漂移也可以降至最低。使能斩波时，分辨率提高0.5位。在
斩波使能情况下，sinc3滤波器适用于处理最高320 Hz的输
FULLY
SETTLED
出数据速率。
08771-057
ADC
OUTPUT
ADC
1/fADC
图47. 模拟输入的异步阶跃变化(Sinc 3斩波使能）
f3dB的截止频率等于
SINC3/SINC4
MODULATOR
08771-036
CHOP
f3dB = 0.24 × fADC
50 Hz/60 Hz抑制(Sinc3斩波使能）
图45. 斩波使能(Sinc 3斩波使能）
当FS[9:0]设为96且斩波使能时，可实现如图48所示的滤波
输出数据速率和建立时间(Sinc3斩波使能）
器响应。对于4.92 MHz的主时钟，输出数据速率等于
对于sinc3滤波器，输出数据速率等于：
16.7 Hz。斩波引入的陷波频率为fADC/2的奇数倍。sinc滤波
fADC = fCLK/(3 × 1024 × FS[9:0])
器带来的陷波以及斩波导致的陷波意味着，在数据速率为
其中：
16.7 Hz时，可同时实现50 Hz和60 Hz抑制性能。假设主时
fADC为输出数据速率。
钟保持稳定，则50 Hz/60 Hz ± 1 Hz下的典型抑制性能为
53 dB。
fCLK为主时钟频率(标称值4.92 MHz）。
0
FS[9:0]为模式寄存器中FS9位至FS0位的十进制等效值。
–10
FS[9:0]值的变化范围是1至1023；结果实现1.56 Hz至1600 Hz
tSETTLE = 2/fADC
表34. 输出数据速率与相应的建立时间示例
(斩波使能，Sinc3滤波器)
输出数据速率(Hz)
16.7
20
建立时间(ms)
120
100
CH A CH A
CHANNEL B
CH B CH B CH B CH B
1/fADC
CH B
08771-056
CH A
–70
–80
–110
通道上的转换会以1/fADC的速率进行。
CONVERSIONS
–60
–90
要完整的建立时间以产生第一个转换结果。接下来在这个
CHANNEL A
–50
–100
通道切换时，调制器和滤波器将复位。切换通道后，将需
CHANNEL
–40
图46. 通道切换(Sinc 3斩波使能）
Rev. 0 | Page 40 of 44
–120
0
25
50
75
100
125
FREQUENCY (Hz)
图48. Sinc 3滤波器响应(FS[9:0] = 96，斩波使能）
150
08771-058
FS[9:0]
96
80
–30
FILTER GAIN (dB)
的输出数据速率。建立时间等于
–20
AD7195
把模式寄存器中的REJ60位设为1，可以改善50 Hz/60 Hz抑
滤波器选项小结
制性能。当FS[9:0]设为96且REJ60设为1时，可实现如图49
AD7195具有多个滤波器选项。不同的选项会影响输出数据
所示的滤波器响应。输出数据速率不变，但50 Hz/60 Hz
速率、建立时间、均方根噪声、阻带衰减和50 Hz/60 Hz抑
±1 Hz抑制性能会提高至73 dB(典型值)。
制性能。
0
表35所示为部分示例配置以有相应的性能参数，包括吞吐
–10
量、建立时间和50 Hz/ 60 Hz抑制性能。
–20
FILTER GAIN (dB)
–30
–40
–50
–60
–70
–80
–90
–100
0
25
50
75
100
125
FREQUENCY (Hz)
150
08771-059
–110
–120
图49. Sinc 3滤波器响应
(FS[9:0] = 96, 斩波使能，REJ60 = 1）
表35. 滤波器小结1
滤波器
Sinc4，斩波禁用3
Sinc4，斩波禁用
Sinc3，斩波禁用
Sinc4，斩波禁用
Sinc3，斩波禁用
Sinc4，斩波禁用
Sinc4，斩波禁用
Sinc3，斩波禁用
Sinc3，斩波禁用
Sinc4，斩波禁用
Sinc3，斩波禁用
Sinc4，斩波禁用，
零延迟
Sinc4，斩波禁用，
零延迟
Sinc4，斩波禁用，
零延迟
Sinc4，斩波使能
Sinc3，斩波使能
FS[9:0]
1
5
5
480
480
96
96
96
96
80
80
96
输出数据速率
(Hz)
4800
960
960
10
10
50
50
50
50
60
60
12.5
建立时间
(ms)
0.83
4.17
3.125
400
300
80
80
60
60
66.67
50
80
吞吐速率2 (Hz)
1200
240
320
2.5
3.33
12.5
12.5
16.7
16.7
15
20
12.5
REJ60
0
0
0
0
0
0
1
0
1
0
0
0
50 Hz抑制(dB)
无50 Hz或60 Hz抑制
无50 Hz或60 Hz抑制
无50 Hz或60 Hz抑制
120 dB(50 Hz和60 Hz）
100 dB(50 Hz和60 Hz）
120 dB(仅50 Hz）
82 dB(50 Hz和60 Hz）
95 dB(仅50 Hz）
67 dB(50 Hz和60 Hz）
120 dB(仅60 Hz）
95 dB(仅60 Hz）
120 dB(仅50 Hz）
96
12.5
80
12.5
1
82 dB(50 Hz和60 Hz）
80
15
66.67
15
0
120 dB(仅60 Hz）
96
96
12.5
16.7
160
120
6.25
8.33
1
1
80 dB(50 Hz和60 Hz）
67 dB(50 Hz和60 Hz）
这些计算均假设采用4.92 MHz的稳定主时钟。
吞吐量指在使能多个通道时获得转换结果的速率。在零延迟模式下，输出数据速率和吞吐量相等。
3
对于大于1 kHz的输出数据速率，建议使用sinc4滤波器。
1
2
Rev. 0 | Page 41 of 44
AD7195
接地和布局布线
由于模拟输入和基准输入均为差分输入，因此模拟调制器
无论采取何种布局，用户均必须注意规划系统中电流的回
中的多数电压均为共模电压。器件的高共模抑制性能可消
流路径，确保所有电流的回流路径均尽可能靠近电流到达
除这些输入信号中的共模噪声。为将模拟部分与数字部分
目的地所经过的路径。切勿强制数字电流流过AGND。
之间的耦合降至最低，AD7195的模拟电源和数字电源彼此
独立，各有单独的引脚排列。数字滤波器可抑制电源上的
宽带噪声，但无法抑制那些频率为调制器采样频率的整数
倍的噪声。
避免在该器件下方布设数字线路，否则会将噪声耦合至芯
片；将模拟接地层放在AD7195下方可以防止噪声耦合。
AD7195的电源线路必须采用尽可能宽的走线，以提供低阻
抗路径，并减小电源线路上的毛刺噪声效应。时钟等快速
将一个R-C滤波器与各模拟输入引脚相连，可以在调制器
开关信号应利用数字地屏蔽起来，以免向电路板的其它部
采样频率提供抑制。另外，数字滤波器还能够消除来自模
分辐射噪声，并且绝不应将时钟信号走线布设在模拟输入
拟和基准输入端的噪声，但前提是这些噪声源没有使模拟
附近。避免数字信号与模拟信号交叠。电路板相反两侧上
调制器饱和。因此，与传统高分辨率转换器相比，AD7195
的走线应彼此垂直，这样做有助于降低电路板上的馈通效
具有更强的抗噪能力。不过，由于AD7195的分辨率极高，
应。微带线技术是目前的最佳选择，但这种技术对于双面
而转换器的噪声电平极低，因此必须谨慎对待接地和布局
电路板未必总是可行。采用这种技术时，电路板的元件侧
布线。
专用于接地层，信号走线则布设在焊接侧。
ADC所在的印刷电路板(PCB)应采用模拟部分与数字部分
使用高分辨率ADC时，良好的去耦十分重要。应将10 μF钽
分离设计，并限制在电路板的一定区域内。这样便于使用
电容与0.1 μF陶瓷电容并联，对所有模拟电源去耦到AGND。
接地层并让它们易于被分割。为实现最佳屏蔽，接地层一
为使这些去耦元件实现最佳效果，必须使其尽可能靠近器
般应尽量少采用蚀刻技术。
件，最好是紧贴器件。应利用0.1 μF陶瓷电容将所有逻辑
虽然AD7195有单独的模拟地引脚与数字地引脚，但AGND
芯片去耦到DGND。在使用公共电源驱动AD7195的AVDD
与DGND引脚却在内部通过基板相连。因此，用户不得将
和DVDD的系统中，建议使用系统AVDD电源。对于这种电
这两个引脚连接到分离的接地层，除非这些接地层在
源，应将建议的模拟电源去耦电容置于AD7195的AVDD引
AD7195附近连在一起。
如果AGND与DGND在系统的其它地方相连，则不应在
脚 与 AGND之 间 ， 并 将 建 议 的 数 字 电 源 去 耦 电 容 置 于
AD7195的DVDD引脚与DGND之间。
AD7195上再次将它们相连，否则将产生接地环路。这种情
况下，建议将AD7195的接地引脚与AGND层相连。
Rev. 0 | Page 42 of 44
AD7195
应用信息
AD7195是一款低成本、高分辨率模数转换器。模数转换功
管T3使用ACX2和ACX2接通。此相位中，电桥的激励电压
能由Σ-Δ结构提供，因此该器件的抗噪能力很强，非常适
反转，同时模拟输入信号和基准电压也反转。AD7195对两
合传感器测量、工业和过程控制应用。
个相位的转换结果求平均值，从而消除任何失调和热影
响。
电子秤
图50显示了AD7195在使用交流激励的电子秤中的应用。负
通过将配置寄存器中的ACX位置1使能交流激励。如果将
荷传感器位于电桥网络中，在其OUT+与OUT–引脚之间提
ACX位设置为0，电桥使能直流激励。AD7195处于关断模
供差分输出电压。假设激励电压为5 V，当灵敏度为2 mV/V
式时，电桥与激励电压断开，从而将系统功耗降至最低。
时，传感器的满量程输出电压为10 mV。电桥的激励电压
复位后，交流激励引脚在几毫秒内未定义。因此，引脚上
可以直接用来提供ADC的基准电压，因为基准电压输入范
应使用上拉/下拉电阻，防止激励电压在AGND短路。
围包括电源电压。
简单起见，图50中并未包括外部滤波器；然而，必须在各
对于交流激励，称重传感器的激励电压在各相上变化。在
个模拟输入端使用一个R-C抗混叠滤波器。原因是在调制
相位1，T2和T4晶体管使用ACX1和ACX1接通，而T1和T3
器采样频率或该频率的整数倍时，片内数字滤波器不能提
晶体管关闭。电桥正向偏置。在相位2，晶体管T1和晶体
供任何抑制。
+5V
T1
T2
REFIN(+) AVDD AGND
IN+
AIN1
AIN2
AIN3
AIN4
OUT+
OUT–
REFERENCE
DETECT
AVDD
AINCOM
IN–
DVDD DGND
MUX
Σ-Δ
ADC
PGA
REFIN(–)
TEMP
SENSOR
BPDSW
AVDD
1MΩ
AD7195
ACX1
DIN
SCLK
CS
SYNC
AGND
T4
DOUT/RDY
ACX1
AC
EXCITATION
CLOCK
ACX2
CLOCK
CIRCUITRY
ACX2
MCLK1 MCLK2
08771-032
T3
SERIAL
INTERFACE
AND
CONTROL
LOGIC
1MΩ
图50. 典型应用(电子秤）
Rev. 0 | Page 43 of 44
AD7195
外形尺寸
5.10
5.00 SQ
4.90
32
25
0.50
BSC
0.80
0.75
0.70
0.50
0.40
0.30
8
16
9
BOTTOM VIEW
0.05 MAX
0.02 NOM
COPLANARITY
0.08
0.20 REF
SEATING
PLANE
3.65
3.50 SQ
3.45
EXPOSED
PAD
17
TOP VIEW
PIN 1
INDICATOR
1
24
0.25 MIN
FOR PROPER CONNECTION OF
THE EXPOSED PAD, REFER TO
THE PIN CONFIGURATION AND
FUNCTION DESCRIPTIONS
SECTION OF THIS DATA SHEET.
COMPLIANT TO JEDEC STANDARDS MO-220-WHHD.
112408-A
PIN 1
INDICATOR
0.30
0.25
0.18
图51. 32引脚引脚架构芯片级封装[LFCSP-WQ]
5 mm × 5 mm超薄四方体
(CP-32-11)
图示尺寸单位：mm
订购指南
型号1
AD7195BCPZ
AD7195BCPZ-RL
AD7195BCPZ-RL7
1
温度范围
封装描述
-40°C至+105°C
-40°C至+105°C
-40°C至+105°C
32引脚 LFCSP_WQ
32引脚 LFCSP_WQ
32引脚 LFCSP_WQ
Z = 符合RoHS标准的器件。
©2010 Analog Devices, Inc. All rights reserved. Trademarks and
registered trademarks are the property of their respective owners.
D08771sc-0-1/10(0)
Rev. 0 | Page 44 of 44
封装选项
CP-32-11
CP-32-11
CP-32-11
