16位、8通道、
500 kSPS PulSAR ADC
AD7699
功能框图
产品特性
0.5V TO 4.096V
0.1µF
5V
0.5V TO VDD
10µF
REFIN
REF
BAND GAP
REF
VDD
1.8V
VIO TO
VDD
AD7699
TEMP
SENSOR
CNV
IN0
IN1
IN2
IN3
IN4
IN5
IN6
IN7
MUX
16-BIT SAR
ADC
SPI SERIAL
INTERFACE
ONE-POLE
LPF
SCK
SDO
DIN
SEQUENCER
COM
07354-001
16位分辨率、无失码
8通道多路复用器，输入可选择
单极性单端输入
差分输入(使用参考地)
伪双极性输入
吞吐速率：500 kSPS
积分非线性(INL)：典型值：±0.5 LSB，最大值：±1.5 LSB(±23 ppm
或FSR)
动态范围：93.3 dB
信纳比(SINAD)：91.5 dB(20 kHz)
总谐波失真(THD)：-97 dB(20 kHz)
模拟输入范围：0 V至VREF(VREF可高达VDD)
多种基准源类型
内部4.096 V基准源
外部缓冲基准源(可达4.096 V)
外部基准源(可达VDD)
内部温度传感器
通道序列器，可选单极点滤波器，繁忙指示器
无流水线延迟，SAR架构
单电源工作，电源电压5 V
逻辑接口电压：1.8 V至5 V
串行接口，兼容SPI、MICROWIRE、
QSPI和DSP
功耗
26 mW @ 500 kSPS
5.2 μW @ 100 SPS
待机电流：50 nA
20引脚4 mm × 4 mm LFCSP封装
GND
图1.
表1. 多通道14/16位PulSAR® ADC
类型
14位
16位
16位
通道
8
4
8
250 kSPS
AD7949
AD7682
AD7689
500 kSPS
AD7699
ADC驱动器
ADA4841-x
ADA4841-x
ADA4841-x
概述
AD7699是一款8通道、16位、电荷再分配逐次逼近型模数
转换器(ADC)，采用单电源供电。
AD7699内置多通道、低功耗数据采集系统所需的所有元
件，包括：无失码的真16位SAR ADC；用于将输入配置为
单端输入(使用或不使用参考地)、差分输入或双极性输入
应用
的8通道、低串扰多路复用器；内部4.096 V低漂移基准电压
电池供电设备
医疗仪器：ECG/EKG
移动通信：GPS
个人数字助理
电力线路监控
数据采集
地震数据采集系统
仪器仪表
过程控制
源和缓冲器；温度传感器；可选的单极点滤波器；以及多
通道按顺序连续采样时所用的序列器。
AD7699使用简单的串行端口接口(SPI)实现配置寄存器的
写入和转换结果的接收。SPI接口使用单独的电源(VIO)，
它被设定为主逻辑电平。功耗与吞吐速率成正比。
AD7699采用20引脚微型LFCSP封装，工作温度范围为−40°C
至+85°C。
Rev. B
Information furnished by Analog Devices is believed to be accurate and reliable. However, no
responsibility is assumed by Analog Devices for its use, nor for any infringements of patents or other
rights of third parties that may result from its use. Specifications subject to change without notice. No
license is granted by implication or otherwise under any patent or patent rights of Analog Devices.
Trademarks and registered trademarks are the property of their respective owners.
One Technology Way, P.O. Box 9106, Norwood, MA 02062-9106, U.S.A.
Tel: 781.329.4700
www.analog.com
Fax: 781.461.3113 ©2008–2012 Analog Devices, Inc. All rights reserved.
ADI中文版数据手册是英文版数据手册的译文，敬请谅解翻译中可能存在的语言组织或翻译错误，ADI不对翻译中存在的差异或由此产生的错误负责。如需确认任何词语的准确性，请参考ADI提供
的最新英文版数据手册。
AD7699
目录
特性..................................................................................................... 1
基准电压输出/输入.................................................................. 18
应用..................................................................................................... 1
电源 ............................................................................................. 19
功能框图 ............................................................................................ 1
从基准源为ADC供电 .............................................................. 19
概述..................................................................................................... 1
数字接口 .......................................................................................... 20
修订历史 ............................................................................................ 2
转换期间读取/写入，快速主机............................................ 20
技术规格 ............................................................................................ 3
采集时读取/写入，任何速度主机 ....................................... 20
时序规格 ............................................................................................ 5
转换全程读取/写入，任何速度主机 ................................... 20
绝对最大额定值............................................................................... 6
配置寄存器，CFG.................................................................... 20
ESD警告........................................................................................ 6
无繁忙指示器的通用时序 ...................................................... 22
引脚配置和功能描述 ...................................................................... 7
无繁忙指示器的转换全程读取/写入 ................................... 23
典型性能参数 ................................................................................... 8
含繁忙指示器的通用时序 ...................................................... 24
术语................................................................................................... 12
含繁忙指示器的转换全程读取/写入 ................................... 25
工作原理 .......................................................................................... 13
应用须知 .......................................................................................... 26
概述 ............................................................................................. 13
布局 ............................................................................................. 26
转换器操作 ................................................................................ 13
评估AD7699性能 ...................................................................... 26
传递函数..................................................................................... 14
外形尺寸 .......................................................................................... 27
典型连接图 ................................................................................ 15
订购指南..................................................................................... 27
模拟输入..................................................................................... 16
驱动放大器选择........................................................................ 18
修订历史
2012年3月—修订版A至修订版B
更改图28 .......................................................................................... 15
更改“内部基准电压源/温度传感器”和“外部基准电压源和内
部缓冲器”部分 ............................................................................... 18
更改表8的位[5:3]功能 .................................................................. 21
更新“外形尺寸”.............................................................................. 27
2011年9月—修订版0至修订版A
将“内部基准电压源/温度传感器”部分更改为“内部基准电压
源”部分............................................................................................. 18
更改“内部基准电压源”部分、“外部基准电压源”部分、“内
部缓冲器”部分和“外部基准电压源”部分 ................................ 18
更改表8 ............................................................................................ 21
2008年10月—版本0：初始版
Rev. B | Page 2 of 28
AD7699
技术规格
除非另有说明，VDD = 4.5 V至5.5 V，VREF = 4.096至VDD，VIO = 1.8 V至VDD，所有规格均相对于TMIN至TMAX而言。
表2.
参数
分辨率
模拟输入
电压范围
绝对输入电压
模拟输入CMRR
25°C输入阻抗时的
漏电流1
吞吐速率
转换速率
全带宽2
¼带宽2
瞬态响应
精度
无失码
积分线性误差
差分线性误差
跃迁噪声
增益误差4
增益误差匹配
增益误差温漂
失调误差4
失调误差匹配
失调误差温漂
电源灵敏度
交流精度
动态范围
信噪比
信纳比(SINAD)
总谐波失真
无杂散动态范围
通道间串扰
采样动态性能
−3 dB输入带宽
孔径延迟
条件/注释
最小值
16
单极性模式
双极性模式
正输入，单极性和双极性模式
负或COM输入，单极性模式
负或COM输入，双极性模式
fIN = 250 kHz
采集阶段
0
−VREF/2
−0.1
−0.1
VREF/2 − 0.1
典型值 最大值
VREF/2
68
1
0
0
满量程阶跃，全带宽
满量程阶跃，¼带宽
16
−1.5
−1
单位
位
+VREF
+VREF/2
VREF + 0.1
+0.1
VREF/2 + 0.1
V
V
V
V
V
dB
nA
500
125
400
1600
kSPS
kSPS
ns
ns
VDD = 5 V ± 5%
fIN = 20 kHz, VREF = 5 V
fIN = 20 kHz, VREF = 4.096 V内部REF
fIN = 20 kHz, VREF = 5 V
fIN = 20 kHz, VREF = 5 V, −60 dB输入
fIN = 20 kHz, VREF = 4.096 V内部REF
fIN = 20 kHz
fIN = 20 kHz
fIN = 100 kHz，邻道
93.3
92.5
91.5
91.5
33.5
90.5
−97
112
−125
dB 5
dB
dB
dB
dB
dB
dB
dB
dB
14
3.6
2.5
MHz
MHz
ns
REF = VDD = 5 V
全部模式
−10
−3
−10
−3
全部模式
全带宽
¼ 带宽
VDD = 5 V
Rev. B | Page 3 of 28
92
89.5
90
89
+1.5
+1.5
位
LSB 3
LSB
LSB
LSB
LSB
ppm/°C
LSB
LSB
ppm/°C
LSB
±0.5
±0.25
0.5
±1
±1
±0.3
±1
±1
±0.3
±1.5
+10
+3
+10
+3
AD7699
参数
内部基准电压源
REF输出电压
REFIN输出电压6
REF输出电流
温度漂移
线性调整率
长期漂移
开启建立时间
外部基准电压源
电压范围
耗用电流
温度传感器
输出电压7
温度灵敏度
数字输入
逻辑电平
VIL
VIH
IIL
IIH
数字输出
数据格式8
流水线延迟9
VOL
VOH
电源
VDD
VIO
待机电流10, 11
功耗
每次转换的能量
温度范围12
额定性能
条件/注释
最小值
典型值 最大值
单位
在25°C条件下
在25°C条件下
4.086
4.096
2.3
±300
±10
±15
50
5
4.106
V
V
µA
ppm/°C
ppm/V
ppm
ms
VDD + 0.3
VDD − 0.2
100
V
V
µA
283
1
mV
mV/°C
VDD = 5 V ± 5%
1000小时
CREF = 10 µF
REF输入
REFIN输入(缓冲)
500 kSPS, REF = 5 V
0.5
0.5
在25°C条件下
−0.3
0.7 × VIO
−1
−1
ISINK = +500 µA
ISOURCE = −500 µA
+0.3 × VIO
VIO + 0.3
+1
+1
V
V
µA
µA
0.4
V
V
5.5
VDD + 0.3
V
V
nA
µW
mW
mW
nJ
VIO − 0.3
额定性能
额定性能
VDD和VIO = 5 V, @ 25°C
VDD = 5 V, 100 kSPS吞吐速率
VDD = 5 V, 500 kSPS吞吐速率
VDD = 5 V, 500 kSPS吞吐速率，内部基准源
4.5
1.8
TMIN至TMAX
−40
1
50
5.2
26
28
52
参见模拟输入部分。
带宽在配置寄存器中设置。
3
LSB表示最低有效位。5 V输入范围时，1 LSB = 76.3 μV。
4
参见术语部分。这些规格包括整个温度范围内的波动，但不包括基准电压源的误差贡献。
5
除非另–有说明，所有用分贝(dB)表示的规格均参考满量程输入FSR，并用低于满量程0.5 dB的输入信号进行测试。
6
内部带隙基准电压源的输出。
7
内部输出电压，出现在专用多路复用器输入。
8
单极性模式：串行16位直接二进制。
双极性模式：串行16位二进制补码。
9
转换完成后立即提供转换结果。
10
根据需要，所有数字输入强制接VIO或GND。
11
在采集阶段。
12
欲了解温度范围，请联系ADI公司销售代表。
2
Rev. B | Page 4 of 28
29
32
+85
°C
AD7699
时序规格
除非另有说明，VDD = 4.5 V至5.5 V，VREF = 4.096至VDD，VIO = 1.8 V至VDD，所有规格均相对于TMIN至TMAX而言。
表3.
参数1
转换时间：CNV上升沿至数据可用
采集时间
转换间隔时间
CNV脉冲宽度
转换期间数据写入/读取
SCK周期
SCK低电平时间
SCK高电平时间
SCK下降沿至数据仍然有效
SCK下降沿至数据有效延迟时间
VIO高于4.5 V
VIO高于3 V
VIO高于2.7 V
VIO高于2.3 V
VIO高于1.8 V
CNV低电平至SDO D15 MSB有效
VIO高于4.5 V
VIO高于3 V
VIO高于2.7 V
VIO高于2.3 V
VIO高于1.8 V
CNV高电平或最后一个SCK下降沿至SDO高阻态
CNV低电平至SCK上升沿
SCK下降沿至DIN有效设置时间
SCK下降沿至DIN有效保持时间
最小值
最大值
1.6
1.2
tDSDO + 2
11
11
4
单位
µs
ns
µs
ns
µs
ns
ns
ns
ns
16
17
18
21
28
ns
ns
ns
ns
ns
15
17
18
22
25
32
ns
ns
ns
ns
ns
ns
ns
ns
ns
tEN
tDIS
tCLSCK
tSDIN
tHDIN
10
5
5
负载条件参见图2和图3。
500µA
IOL
1.4V
TO SDO
CL
50pF
500µA
IOH
图2. 数字接口时序的负载电路
70% VIO
30% VIO
tDELAY
2V OR VIO – 0.5V1
2V OR VIO – 0.5V1
0.8V OR 0.5V2
0.8V OR 0.5V2
2V IF VIO ABOVE 2.5V, VIO – 0.5V IF VIO BELOW 2.5V.
0.8V IF VIO ABOVE 2.5V, 0.5V IF VIO BELOW 2.5V.
图3. 时序的电平
Rev. B | Page 5 of 28
07354-003
tDELAY
1
2
典型值
400
2
10
07354-002
1
符号
tCONV
tACQ
tCYC
tCNVH
tDATA
tSCK
tSCKL
tSCKH
tHSDO
tDSDO
AD7699
绝对最大额定值
注意，超出上述绝对最大额定值可能会导致器件永久性损
表4.
参数
模拟输入
INx, 1 COM1
REF, REFIN
电源电压
VDD, VIO至GND
VDD至VIO
DIN, CNV, SCK至GND
SDO至GND
存储温度范围
结温
θJA热阻(LFCSP)
θJC热阻(LFCSP)
1
额定值
坏。这只是额定最值，不表示在这些条件下或者在任何其
GND − 0.3 V至VDD + 0.3 V
或VDD ± 130 mA
GND − 0.3 V至VDD + 0.3 V
−0.3 V至+7 V
±7 V
−0.3 V至VIO + 0.3 V
−0.3 V至VIO + 0.3 V
−65°C至+150°C
150°C
47.6°C/W
4.4°C/W
它超出本技术规范操作章节中所示规格的条件下，器件能
够正常工作。长期在绝对最大额定值条件下工作会影响器
件的可靠性。
ESD警告
ESD(静电放电)敏感器件。
带电器件和电路板可能会在没有察觉的情况下放
电。尽管本产品具有专利或专有保护电路，但在遇
到高能量ESD时，器件可能会损坏。因此，应当采
取适当的ESD防范措施，以避免器件性能下降或功
能丧失。
参见模拟输入部分。
Rev. B| Page 6 of 28
AD7699
20
19
18
17
16
VDD
IN3
IN2
IN1
IN0
引脚配置和功能描述
1
2
3
4
5
PIN 1
INDICATOR
AD7699
TOP VIEW
(Not to Scale)
15VIO
14SDO
13SCK
12DIN
11CNV
NOTES
1. THE EXPOSEDPADDLE IS NOT CONNECTED INTERNALLY.
FOR INCREASED RELIABILITY OF THE SOLDER JOINTS,
IT IS RECOMMENDED THAT THEPAD BE SOLDEREDTO
THE GND PLANE.
07354-004
IN4 6
IN5 7
IN6 8
IN7 9
COM 10
VDD
REF
REFIN
GND
GND
图4. 引脚配置
表5. 引脚功能描述
引脚编号
1, 20
2
引脚名称
VDD
REF
类型1
P
AI/O
3
REFIN
AI/O
4, 5
6至9
10
11
GND
IN4至IN7
COM
CNV
P
AI
AI
DI
12
13
DIN
SCK
DI
DI
14
SDO
DO
15
VIO
P
16至19
21 (EPAD)
IN0至IN3
裸露焊盘
(EPAD)
AI
描述
电源。标称值为4.5至5.5 V，应使用10 μF和100 nF电容去耦。
基准电压输入/输出。参见基准电压输出/输入部分。
使能内部基准源时，此引脚产生4.096 V电压。禁用内部基准源并使能缓冲时，
REF产生REFIN引脚(最大值VDD – 0.5 V)上的电压的一个缓冲形式电压，适用于使用低成本、
低功耗基准源的情况。
为改善漂移性能，应将一个精密基准源连接到REF(0.5 V至VDD)。
无论何种基准源，此引脚都需要通过一个10 μF电容去耦，去耦电容应尽可能靠近REF。
参见基准电压源去耦部分。
内部基准电压输出/基准电压缓冲输入。参见基准电压输出/输入部分。使用内部基准源时，
内部存在无缓冲基准电压，并需要通过一个0.1 μF电容去耦。
使用内部基准电压缓冲器时，施加一个0.5 V至4.096 V的基准源，经过缓冲后提供给REF引脚，
如前所述。
电源地。
模拟输入通道4、模拟输入通道5、模拟输入通道6和模拟输入通道7。
公共通道输入。所有输入通道(IN[7:0])都可以参考一个0 V或VREF/2 V的共模点。
转换输入。在上升沿，CNV启动转换。转换期间，如果CNV保持高电平，
则繁忙指示器使能。
数据输入。此输入用于写入14位配置寄存器。可以在转换期间和转换后写入配置寄存器。
串行数据时钟输入。此输入用于以MSB优先方式在SDO上逐个输出数据，
以及在DIN上逐个输入数据。
串行数据输出。转换结果通过此引脚输出，与SCK同步。单极性模式下，
转换结果为直接二进制；双极性模式下，转换结果为二进制补码。
输入/输出接口数字电源。一般与主机接口电源相同(1.8 V、2.5 V、3 V或5 V)。
模拟输入通道0、模拟输入通道1、模拟输入通道2和模拟输入通道3。
底部焊盘不在内部连接。为提高焊接接头的可靠性，建议将焊盘焊接到GND层。
AI = 模拟输入，AI/O = 模拟输入/输出，DI = 数字输入，DO = 数字输出，P = 电源。
1
Rev. B| Page 7 of 28
AD7699
典型性能参数
除非另有说明，VDD = 5V，VREF = 5V，VIO = VDD。
1.5
1.5
1.0
1.0
0.5
(LSBS)
(LSBS)
0.5
0
0
–0.5
0
16,384
32,768
CODES
49,152
65,536
–1.0
07354-006
–1.5
0
16,384
图5. 积分非线性与代码的关系
49,152
65,536
图8. 差分非线性与代码的关系
250,000
250,000
σ= 0.51 LSB
VREF = 5V
220,840
σ= 0.78 LSB
VREF = 4.096V
200,000
200,000
150,000
150,000
COUNTS
COUNTS
32,768
CODES
07354-009
–0.5
–1.0
100,000
191,013
100,000
50,000
50,000
31,411
26,926
38,420
0
0
3
10
7FF9 7FFA 7FFB 7FFC 7FFD 7FFE 7FFF
CODE IN HEX
0
0
8000
8001
0
0
图6. 一个直流输入的直方图(码中心)
0
0
–80
AMPLITUDE (dB OF FULL SCALE)
–60
–100
–120
–140
–160
0
0
8000
8001
–40
–60
–80
–100
–120
–140
–160
0
25
50
75
100 125 150 175
FREQUENCY (kHz)
200
225
250
图7. 20 kHz FFT，VREF = 5 V
–180
0
25
50
75
100 125 150 175
FREQUENCY (kHz)
200
图10. 20 kHz FFT，VREF = 4.096 V
Rev. B | Page 8 of 28
225
250
07354-010
–180
157
VREF = 4.096V
fS = 500kSPS
fIN = 19.94kHz
SNR = 91.1dB
SINAD = 90.4dB
THD = –98dB
SFDR = 100dB
SECOND HARMONIC = –104dB
THIRD HARMONIC = –101dB
–20
07354-007
AMPLITUDE (dB OF FULL SCALE)
–40
119
图9. 一个直流输入的直方图(码中心)
VREF = 5V
fS = 500kSPS
fIN = 19.94kHz
SNR = 92.3dB
SINAD = 91.5dB
THD = –98dB
SFDR = 100dB
SECOND HARMONIC = –111dB
THIRD HARMONIC = –101dB
–20
0
7FF9 7FFA 7FFB 7FFC 7FFD 7FFE 7FFF
CODE IN HEX
07354-008
0
07354-005
13,341
AD7699
100
100
VREF = 5V
VREF = 5V
95
95
–10dB
–10dB
90
90
75
80
75
70
70
65
65
0
50
100
150
200 250 300 350
FREQUENCY (kHz)
400
450
500
60
07354-011
60
–0.5dB
0
50
100
图11. SNR与频率的关系
–60
400
450
500
16
VREF = 5V
–10dB
15
–70
–75
–0.5dB
–80
14
ENOB (Bits)
–10dB
–85
THD (dB)
200 250 300 350
FREQUENCY (kHz)
图14. SINAD与频率的关系
VREF = 5V
–65
150
07354-014
–0.5dB
80
85
SINAD (dB)
SNR (dB)
85
–90
–95
13
–0.5dB
12
–100
–105
11
–110
50
100
150
200 250 300 350
FREQUENCY (kHz)
400
450
500
10
0
50
100
–80
fIN = 20kHz
SNR, VREF = 5V
SINAD, VREF = 5V
THD (dB)
92
90
fIN = 20kHz
400
450
SFDR, VREF = 5V
SFDR,
VREF = 4.096V
–85
500
–90
115
110
105
SNR, VREF = 4.096V
SINAD, VREF = 4.096V
–95
THD, VREF = 5V
THD, VREF = 4.096V
100
86
–55
–35
–15
5
25
45
65
TEMPERATURE (°C)
85
105
125
–100
–55
–35
–15
5
25
45
65
TEMPERATURE (°C)
85
图16. THD、SFDR与温度的关系
图13. SNR、SINAD与温度的关系
Rev. B | Page 9 of 28
105
95
125
07354-017
88
07354-013
SNR, SINAD (dB)
94
200 250 300 350
FREQUENCY (kHz)
图15. ENOB与频率的关系
图12. THD与频率的关系
96
150
SFDR (dB)
0
07354-012
–120
07354-015
–115
AD7699
17
fIN = 20kHz
SNR
110
–85
105
16
SFDR
90
15
ENOB
88
THD (dB)
SINAD
ENOB (Bits)
–90
95
–95
THD
–100
90
–105
85
–110
4.0
图17. SNR、SINAD、ENOB与基准电压的关系
图20. THD、SFDR与基准电压的关系
SINAD
15.3
15.2
15.1
ENOB
89
15.0
88
14.9
87
14.8
86
14.7
85
–10
–8
–6
–4
INPUT LEVEL (dB)
–2
0
140
120
5000
100
80
VDD, EXT REF
4750
60
VIO
40
14.6
4500
–55
图18. SNR、SINAD和ENOB与输入电平的关系
–35
–15
5
25
45
65
TEMPERATURE (°C)
85
105
20
125
图21. 工作电流与温度的关系
3
5750
100
fS = 500kSPS
4.096V INTERNAL REF
5500
2
VDD CURRENT (µA)
5250
BIPOLAR GAIN
UNIPOLAR OFFSET
–1
90
INTERNAL BUFFER, TEMP ON
UNIPOLAR GAIN
1
0
160
5250
07354-018
91
VDD, INT REF
07354-022
92
VDD CURRENT (µA)
15.4
ENOB (Bits)
93
180
fs = 500kSPS
15.5
SNR
BIPOLAR OFFSET
80
INTERNAL BUFFER, TEMP OFF
5000
70
4750
60
4500
50
EXTERNAL REF, TEMP ON
4250
40
EXTERNAL REF, TEMP OFF
–2
4000
30
–3
–55
–35
–15
5
25
45
65
TEMPERATURE (°C)
85
105
125
3750
4.5
图19. 失调和增益误差与温度的关系，未归一化
5.0
VDD SUPPLY (V)
图22. 工作电流与电源的关系
Rev. B | Page 10 of 28
20
5.5
07354-040
VIO
07354-020
ZERO ERROR, GAIN ERROR (LSB)
SNR (dB)
94 VREF = 5V
5500
VIO CURRENT (µA)
15.6
fIN = 20kHz
90
80
5.5
4.5
5.0
REFERENCE VOLTAGE (V)
07354-019
13
5.5
4.5
5.0
REFERENCE VOLTAGE (V)
VIO CURRENT (µA)
86
4.0
95
100
14
07354-016
SNR, SINAD (dB)
92
–80
SFDR (dB)
94
AD7699
25
4.099
4.098
20
tDSDO DELAY (ns)
4.096
4.095
4.094
15
VDD = 5V, 85°C
10
VDD = 5V, 25°C
5
4.092
–55
–35
–15
5
25
45
65
TEMPERATURE (°C)
85
105
125
0
0
20
40
60
80
SDO CAPACITIVE LOAD (pF)
100
图24. tDSDO 延迟与SDO电容负载和电源的关系
图23. 内部基准输出电压与温度的关系，三个器件
Rev. B | Page 11 of 28
120
07354-021
4.093
07354-041
VREF (V)
4.097
AD7699
术语
最低有效位(LSB)
信噪比(SNR)
LSB是转换器可以表示的最小增量。对于N位分辨率的模数
SNR指实际输入信号的均方根值与奈奎斯特频率以下除谐
转换器，LSB用电压表示为：
波和直流以外所有其它频谱成分的均方根和之比，用分贝
(dB)表示。
信纳比(SINAD)
积分非线性误差(INL)
INL是指每个码与一条从负满量程画到正满量程的直线偏
差。用作负满量程的该点出现在第一个码跃迁之前的½ LSB
SINAD指实际输入信号的均方根值与奈奎斯特频率以下包
括谐波但直流除外的所有其它频谱成分的均方根和之比，
用分贝(dB)表示。
处。正满量程定义为超出最后一个码跃迁1½ LSB的一个电
总谐波失真(THD)
平。从各码的中心到该直线的距离即为偏差(见图26)。
THD指前五个谐波成分的均方根和与满量程输入信号的均
差分非线性误差(DNL)
方根值之比，用分贝(dB)表示。
在一个理想ADC中，码跃迁相距1 LSB。DNL是指实际值与
此理想值的最大偏差。经常用保证无失码的分辨率来描述
无杂散动态范围(SFDR)
这一规格。
SFDR指输入信号与峰值杂散信号的均方根幅值之差，用分
贝(dB)表示。
失调误差
对于单极性模式而言，第一个码跃迁应对应于一个比模拟
有效位数(ENOB)
地高½ LSB的电平。单极性失调误差是指实际跃迁与该点的
ENOB指利用正弦波输入测得的分辨率。它与SINAD的关
偏差。对于双极性模式而言，第一个码跃迁应对应于一个
系可以表示为：
比VREF/2高½ LSB的电平。双极性失调误差是指实际跃迁与
该点的偏差。
它用位表示。
增益误差
通道间串扰
当一个模拟电压低于标称满量程1½ LSB时，发生最后一个
通道间串扰衡量任意两个相邻通道之间的串扰水平，其测
码转换(从111 … 10到111 … 11)。增益误差是指在消除失调
量方法是将一个直流信号施加于待测通道，并将一个满量
误差之后，最后一个码转换的实际电平与理想电平的偏
程100 kHz正弦波信号施加于相邻通道。泄漏进入测试通道
差，用LSB(或满量程范围的百分比)表示。与之非常相似的
的信号量即为串扰，用分贝(dB)表示。
一个概念是满量程误差(也用LSB或满量程范围的百分比表
基准电压温度系数
示)，后者包括失调误差的影响。
基准电压温度系数是利用一批样品器件，分别在T MIN 、
孔径延迟
T (25°C)和TMAX测量最大和最小基准输出电压(VREF)，然后据
孔径延迟衡量采集性能，指从CNV输入的上升沿到输入信
此得出输出电压在25°C时的典型偏移。它用ppm/°C表示，
号可进行转换的时间。
计算公式为：
瞬态响应：
瞬态响应是指施加满量程阶跃信号之后，ADC对输入进行
精确采集所需的时间。
其中：
VREF(Max)为TMIN、T (25°C)或TMAX时的最大VREF。
动态范围
VREF(Min)为TMIN、T (25°C)或TMAX时的最小VREF。
动态范围指满量程的均方根值与输入短接在一起时测得的
VREF(25°C)为25°C时的VREF。
总均方根噪声之比，用分贝(dB)表示。
TMAX = +85°C。
TMIN = –40℃。
Rev. B | Page 12 of 28
AD7699
工作原理
INx+
SWITCHES CONTROL
MSB
REF
32,768C
16,384C
LSB
4C
2C
C
SW+
C
BUSY
COMP
GND
32,768C
16,384C
4C
2C
C
MSB
CONTROL
LOGIC
OUTPUT CODE
C
LSB
SW–
07354-023
CNV
INx– OR
COM
图25. ADC原理示意图
概述
转换器操作
AD7699是8通道、16位、电荷再分配逐次逼近寄存器(SAR)
AD7699是一款基于电荷再分配DAC的逐次逼近型ADC。
型模数转换器(ADC)，每秒能够转换500,000个样本(500 kSPS)，
图25显示了该ADC的简化电路图。容性DAC包含两个完全
两次转换之间器件关断。当采用外部基准电压源并以1 kSPS
相同的16位二进制加权电容阵列，分别连接到比较器的两
速率工作时，典型功耗为52 μW，非常适合电池供电的应用。
个输入端。
AD7699内置多通道、低功耗数据采集系统所需的全部元
在采集阶段，与比较器输入相连的阵列端子通过SW+和
件，包括：
SW−连接到GND。所有独立开关都连接到模拟输入端。
• 16位无失码的SAR ADC
因此，电容阵列用作采样电容以采集INx+和INx−(或COM)
• 8通道、低串扰多路复用器
输入端的模拟信号。当采集阶段完成且CNV输入变为高电
• 内部低漂移基准电压源和缓冲
平时，就会启动转换阶段。当转换阶段开始时，SW+和
• 温度传感器
SW−首先断开。然后，两个电容阵列从输入端断开，并连
• 可选单极点滤波器
接到GND输入端。因此，采集阶段结束时捕捉到的INx+与
• 通道序列器
INx−(或COM)输入之间的差分电压施加于比较器输入端，
这些元件通过一个SPI兼容的14位寄存器进行配置。转换结
果也是SPI兼容的，可以在转换之后或转换期间读取，并
且可以选择回读配置。
AD7699为用户提供了片内采样保持器，没有流水线延迟。
AD7699的额定工作电压为4.5 V至5.5 V，可以与任何1.8 V至
5 V数字逻辑系列接口。它采用20引脚、4 mm × 4 mm LFCSP
封装，节省空间，配置灵活，并且与16位AD7682和AD7689
导致比较器变得不平衡。在GND与REF之间切换电容阵列
的各元件，比较器输入将按照二进制加权电压步进
(VREF/2、VREF/4 . . . VREF/32,768)变化。控制逻辑从MSB开始
切换这些开关，以便使比较器重新回到平衡状态。完成此
过程后，器件返回采集阶段，而控制逻辑将产生ADC输出
码和繁忙信号指示。
AD7699具有一个片上转换时钟用于转换过程，转换过程不
需要串行时钟SCK。
以及14位AD7949引脚兼容。
Rev. B | Page 13 of 28
AD7699
传递函数
输入配置为单极性范围时(单端，COM为参考地，或以INx−
TWOS
STRAIGHT
COMPLEMENT
BINARY
输入配置为双极性范围时(COM = VREF/2或与INx− = VREF/2
构成差分对)，数据输出为二进制补码。
AD7699的理想传递函数如图26所示，其中显示了单极性和
011...111
111...111
011...110
011...101
111...110
111...101
100...010
000...010
100...001
000...001
100...000
000...000
–FSR
ADC CODE
为参考地构成差分对)，数据输出为直接二进制。
–FSR + 1LSB
–FSR + 0.5LSB
+FSR – 1LSB
+FSR – 1.5LSB
ANALOG INPUT
07354-024
双极性范围，并使用4.096 V内部基准电压源。
图26. ADC理想传递函数
表6. 输出码和理想输入电压
描述
FSR − 1 LSB
中间电平+ 1 LSB
中间电平
中间电平− 1 LSB
−FSR + 1 LSB
−FSR
单极性模拟输入1
VREF = 4.096 V
4.095938 V
2.048063 V
2.048 V
2.047938 V
0V
数字输出码
(直接二进制，十六进制)
0xFFFF3
0x8001
0x8000
0x7FFF
0x0001
0x00003
COM或INx− = 0 V，或者所有INx参考GND。
COM或INx− = VREF/2。
3
这也是超量程模拟输入((INx+) − (INx−)或COM高于VREF − VGND)对应的码。
4
这也是欠量程模拟输入((INx+) − (INx−)或COM低于VGND)对应的码。
1
2
Rev. B | Page 14 of 28
双极性模拟输入2
VREF = 4.096 V
2.047938 V
0V
−2.047938 V
−2.048 V
数字输出码
(二进制补码，十六进制)
0x7FFF3
0x0001
0x0000
0xFFFF4
0x8001
0x8000
AD7699
典型连接图
1.8V TO VDD
5V
V+
100nF
REFIN VDD
REF
0V TO VREF
VIO
IN0
V–
V+
IN[7:1]
AD7699
0V TO VREF
ADA4841-x 3
DIN
MOSI
SCK
SCK
SDO
MISO
CNV
SS
V–
0V OR
VREF/2
COM
GND
NOTES
1. INTERNAL REFERENCE SHOWN. SEE THE VOLTAGE REFERENCE OUTPUT/INPUT SECTION FOR
REFERENCE SELECTION.
2. CREF IS USUALLY A 10µF CERAMIC CAPACITOR (X5R).
3. SEE THE DRIVER AMPLIFIER CHOICE SECTION FOR ADDITIONAL RECOMMENDED AMPLIFIERS.
4. SEE THE DIGITAL INTERFACE SECTION FOR CONFIGURING AND READING CONVERSION DATA.
07354-025
ADA4841-x 3
100nF
100nF
10µF2
图27. 采用多个电源的典型应用电路
5V
V+
100nF
100nF
10µF2
REF
REFIN VDD
1.8V TO VDD
100nF
VIO
ADA4841-x 3
IN0
IN[7:1]
AD7699
ADA4841-x 3
VREF p-p
VREF /2
COM
DIN
MOSI
SCK
SCK
SDO
MISO
CNV
SS
GND
NOTES
1. INTERNAL REFERENCE SHOWN. SEE THE VOLTAGE REFERENCE OUTPUT/INPUT SECTION FOR
REFERENCE SELECTION.
2. CREF IS USUALLY A 10µF CERAMIC CAPACITOR (X5R).
3. SEE THE DRIVER AMPLIFIER CHOICE SECTION FOR ADDITIONAL RECOMMENDED AMPLIFIERS.
4. SEE THE DIGITAL INTERFACE SECTION FOR CONFIGURING AND READING CONVERSION DATA.
图28. 采用双极性输入的典型应用电路
Rev. B | Page 15 of 28
07354-026
V+
AD7699
70
图27所示的例子为采用多个电源时AD7699的建议连接图。
65
双极性单电源
60
图28所示的例子为一个双极性输入系统，它采用单电源和
55
内部基准电压源(可选择不同的VIO电源)。当放大器/信号
调理电路位于远处并存在某一共模电压时，此电路也很有
CMRR (dB)
单极性或双极性
用。请注意，对于任何输入配置，INx输入都是单极性，
50
45
40
并始终参考GND(即使在双极性范围也不存在负电压)。
30
意并考虑失调电压与输入共模范围的关系(VREF = 4.096 V时，
1 LSB = 62.5 μV)。请注意，当使用双极性输入配置时，转换
结果为二进制补码格式。有关使用单电源放大器的更多信
息，请参考ADI公司网站(www.analog.com)上的应用笔记
AN-581：“单电源应用中的偏置和去耦运算放大器”。
10
1
100
FREQUENCY (kHz)
1k
10k
07354-028
35
对于此电路，可以使用轨到轨输入和输出放大器，但应注
图30. 模拟输入CMRR与频率的关系
在采集阶段，模拟输入的阻抗可以看成是电容CPIN与由RIN
和CIN串联构成的网络的并联组合。C PIN主要包括引脚电
容。RIN典型值为400 Ω(当单极点滤波器有效时为8.8 kΩ)，
模拟输入
是由串联电阻与开关的导通电阻构成的集总元件。CIN典型
输入结构
值为27 pF，主要包括ADC采样电容。
图29显示了AD7699输入结构的等效电路。两个二极管D1
和D2为模拟输入(IN[7:0]和COM)提供ESD保护。切记，模
拟输入信号决不能超过供电轨0.3 V以上，否则会造成二极
管正偏，并开始传导电流。
可选低通滤波器
在转换阶段，开关断开，输入阻抗仅包括CPIN。当AD7699
进行采集时，RIN与CIN构成一个单极点低通滤波器，可以
降低不良混叠影响并限制来自驱动电路的噪声。该低通滤
这些二极管可以处理最高130 mA的正偏电流。例如，当输
波器可以通过CFG[6]编程为全带宽或¼带宽，如表8所示。
入缓冲电源与VDD不同时，最终可能会发生这种情况。此
请注意，使用该滤波器时，转换器吞吐速率也必须降低
时，可以利用具有短路电流(即电流限制)的输入缓冲器保
¼。如果在带宽设为¼时使用最高吞吐速率，就会违反转
护器件。
换器采集时间tACQ要求，导致THD性能变差。
VDD
CPIN
输入配置
RIN
图31显示了利用配置寄存器(CFG[12:10])配置模拟输入的
CIN
不同方法。详情请参见“配置寄存器，CFG”部分。
D2
07354-027
INx+
OR INx–
OR COM
D1
GND
图29. 等效模拟输入电路
该模拟输入结构支持对INx+与COM或INx+与INx−之间的
真差分信号进行采样。(COM或INx− = GND ± 0.1 V或VREF
± 0.1 V。)利用这些差分输入可以抑制两个输入的共模信号，
如图30所示。
Rev. B | Page 16 of 28
AD7699
序列器
CH0+
IN0
CH0+
IN0
CH1+
IN1
CH1+
IN1
AD7699包括一个通道序列器，可用于以IN0至IN[7:0]的方
CH2+
IN2
CH2+
IN2
式扫描通道。确定序列的最后一个通道后，以逐个或成对
CH3+
IN3
CH3+
IN3
CH4+
方式扫描通道，包括或不包括温度传感器。
IN4
CH4+
IN4
CH5+
IN5
CH5+
IN5
序列器从IN0开始，以CFG[9:7]所设置的IN[7:0]结束。对于
CH6+
IN6
CH6+
IN6
成对通道，通道配对取决于CFG[9:7]中设置的最后一个通
CH7+
IN7
CH7+
IN7
COM
COM–
COM
道。请注意，通道对始终以IN(偶数)= INx+和IN(奇数)= INx−
GND
A—8 CHANNELS,
SINGLE ENDED
的方式配对，无论CFG[7]为何内容。
GND
若要使能序列器，可写入CFG[2:1]使其初始化。CFG[13:0]
B—8 CHANNELS,
COMMON REFERENCE
更新后，在读出数据(至少读出位13)时DIN必须处于低电
平，否则CFG寄存器会再次开始更新。
IN0
CH0+ (–)
CH0– (+)
IN1
CH0– (+)
IN1
CH1+ (–)
IN2
CH1+ (–)
IN2
CH1– (+)
IN3
CH1– (+)
IN3
CH2+ (–)
IN4
CH2+
IN4
CFG[9:7](序列中的最后一个通道)，序列将重新初始化，
CH2– (+)
IN5
CH3+
IN5
并在CFG更新后转换IN0(或IN1)。
CH3+ (–)
IN6
CH4+
IN6
CH3– (+)
IN7
CH5+
IN7
示例
COM
位[13]、位[6:3]和位0配置为输入和序列器。
COM
IN0
COM–
GND
C—4 CHANNELS,
DIFFERENTIAL
以序列方式工作时，可通过将012写入CFG[2:1]改变CFG寄
存器内容。然而，如果更改CFG11(成对或单个通道)或
GND
D—COMBINATION
第一个示例中，使用温度传感器扫描所有参考COM = GND
07354-029
CH0+ (–)
的IN[7:0]。
图31. 多路复用模拟输入配置
13
CFG
模拟输入可以配置为：
1
• 图31A，单端，参考系统地；CFG[12:10] = 1112。
• 图31B，双极性差分，具有一个公共参考点；COM = VREF/2；
CFG[12:10] = 0102。
单极性差分，COM连接到参考地；CFG[12:10] = 1102。
• 图31C，双极性差分对，INx−参考VREF/2；CFG[12:10] =
00X2。
此配置中，INx+由CFG[9:7]中的通道确定。例如，对于
IN0 = IN1+和IN1 = IN1−，CFG[9:7] = 0002；对于IN1 =
IN1+和IN0 = IN1−，CFG[9:7] = 0012。
• 图31D，输入配置为以上配置的任意组合(表明AD7699
11 10
INCC
1
0
9
8 7
INx
1 1 1
6
BW
5
4 3
REF
2 1
SEQ
1 0
0
RB
第二个示例中，不使用温度传感器扫描三对通道，参考
VREF/2。
13
CFG
12
0
1
单极性差分对，INx−参考参考地；CFG[12:10] = 10X2。
可以动态配置)。
12
11 10
INCC
0
X1
9
1
8 7
INx
0 X1
6
BW
5
4 3
REF
2 1
SEQ
1 1
0
RB
X = 无关位。
源阻抗
当驱动电路的源阻抗较低时，可以直接驱动AD7699。较大
的源阻抗会显著影响交流性能，特别是总谐波失真(THD)。
直流特性对输入阻抗的敏感度相对较低。最大的源阻抗取
决于可容许的总谐波失真(THD)。THD性能下降程度是源
阻抗和最大输入频率的函数。
Rev. B | Page 17 of 28
AD7699
驱动放大器选择
基准电压输出/输入
虽然AD7699很容易驱动，但驱动放大器必须满足下列要求：
AD7699允许选择极低温度漂移的内部基准电压源、外部基
• 驱动器放大器所产生的噪声必须尽可能低，以便保持
准电压源或外部缓冲基准电压源。
AD7699的SNR和转换噪声性能。请注意，AD7699的噪
AD7699的内部基准电压源提供出色的性能，可以用于几乎
声远低于大多数其它16位ADC，因此，在满足给定系统
所有应用。可能的基准电压方案有5个，如表8所列，详情
噪声要求的条件下，驱动放大器的噪声可以相对较高。
见以下各部分。
来自放大器的噪声由RIN和CIN所构成的AD7699模拟输入
电路低通滤波器进行滤波，或者由外部滤波器(如有)进
行滤波。AD7699的典型噪声为35 μV rms (VREF = 5 V)，因
此放大器引起的SNR性能降低为：
内部基准电压源/温度传感器
内部基准电压源可设为4.096 V输出，详情见表8。使能内部
基准电压源时，REFIN引脚上同样存在带隙电压，要求一
个0.1 μF外部电容。REFIN的电流输出有限，如果后接一个
适当的缓冲器，如AD8605等，则它可以用作一个源。
使能该基准电压源也会使能内部温度传感器，它测量AD7699
的内部温度，因而可用于执行系统校准。对于需要使用温
其中：
度传感器的应用，内部基准电压源必须保持活动(内部缓冲
f −3dB为AD7699的输入带宽(全带宽为14.7 MHz，¼带宽为
器可以禁用)。请注意，当使用温度传感器时，输出为参考
670 kHz)，或者输入滤波器(如有)的截止频率。
AD7699 GND引脚的直接二进制。
N为放大器的噪声增益(例如，缓冲器配置时为1)。
温度补偿使内部基准电压源的精度达到15 mV以内。基准电
eN为运算放大器的等效输入噪声电压，单位为nV/√Hz。
• 对于交流应用，驱动器的THD性能应与AD7699相当。
图12显示了AD7699的THD与频率的关系。
压经过调整，典型温漂为3 ppm/°C。
外部基准电压源和内部缓冲器
为改善温漂性能，可以让一个外部基准电压源配合内部缓
• 对于多通道、多路复用应用，在每个输入或输入对上，
冲器使用。外部基准电压源连接到REFIN，并在REF引脚
驱动放大器和AD7699模拟输入电路必须使电容阵列以
上产生输出。外部基准电压源配合内部缓冲器使用时，可
16位水平(0.0015%)建立满量程阶跃。在放大器的数据手
以使能或禁用温度传感器。寄存器详情参见表8。缓冲器
册中，更常见的是规定0.1%至0.01%的建立时间。这可
使能后，增益为1并限制在4.096 V的输入/输出。
能与16位水平的建立时间显著不同，因此选择之前应进
行验证。
内部基准电压缓冲器在多转换器应用中很有用，因为这些
应用通常需要一个缓冲器。此外，可以使用一个低功耗基
表7. 推荐的驱动放大器
准电压源，因为内部缓冲器提供了驱动AD7699的SAR架构
放大器
ADA4841-x
AD8655
AD8021
AD8022
OP184
AD8605, AD8615
所需的性能。
典型应用
极低噪声、小尺寸、低功耗
5 V单电源、低噪声
极低噪声、高频
低噪声、高频
低功耗、低噪声、低频
5 V单电源、低功耗
外部基准电压源
在任何一种基准电压方案中，都可以将一个外部基准电压
源直接连到REF引脚，因为REF的输出阻抗大于5 kΩ。为降
低功耗，基准电压源和缓冲器可各自独立关断，或一同关
断，使功耗最低。当仅用外部基准电压源时(如图34所示可
选的基准电压源缓冲器)，内部缓冲器禁用。寄存器详情参
见表8。为改善温漂性能，推荐使用ADR43x或ADR44x等
外部基准电压源。
Rev. B | Page 18 of 28
AD7699
基准电压源去耦
75
无论是使用内部基准源还是外部基准源，AD7699的基准电
70
压输出/输入REF都具有动态输入阻抗，因此应利用低阻抗
65
源驱动REF，REF与GND引脚之间应有效去耦。此去耦取
60
PSSR (dB)
决于选择何种基准电压源，但通常包括一个连接到REF和
GND、具有最低寄生电感的低ESR电容。当使用内部基准
电压源、ADR43x/ADR44x外部基准电压源或AD8031、
55
50
45
AD8605等低阻抗缓冲器时，10 μF(X5R、1206尺寸)的陶瓷
40
芯片电容是合适的。
基准电压源去耦电容的位置对于AD7699的性能也很重要，
30
10
1
详见布局部分的说明。去耦电容与ADC应位于同一侧，并
且应利用粗PCB走线将去耦电容安装在REF引脚处。GND
也应以最短距离连接到基准源去耦电容，并通过数个过孔
连接到模拟地。
1k
100
FREQUENCY (kHz)
10k
图32. PSRR与频率的关系
07354-030
35
AD7699在每个转换阶段结束时自动降低功耗，因此，工作
电流和功耗与采样速率成线性比例关系。这使得该器件非
常适合低采样速率(甚至几赫兹)和电池供电的应用。
如果需要，可以使用低至2.2 μF的小去耦电容，它对性能(特
10,000
别是DNL)的影响极小。
VDD = 5V, INTERNAL REF
耦电容(如100 nF)。
对于使用多个AD7699器件或其它PulSAR器件的应用，使
用内部基准电压缓冲器缓冲外部基准电压会更有效，这样
能降低SAR转换串扰。
OPERATING CURRENT (µA)
1000
无论如何，REF与GND引脚之间不需要额外的低值陶瓷去
基准电压源温度系数(TC)会直接影响满量程，因此，在满
100
VDD = 5V, EXTERNAL REF
10
1
VIO
0.1
0.010
0.001
如，基准电压源±15 ppm/°C的温度系数将使满量程以±1 LSB/°C
100
10
的幅度改变。
1k
10k
SAMPLING RATE (sps)
100k
1M
07354-031
量程精度非常重要的应用中，必须特别注意温度系数。例
图33. 工作电流与采样速率的关系
从基准电压源为ADC供电
电源
AD7699使用两个电源引脚：模拟和数字内核电源(VDD)以
及数字输入/输出接口电源(VIO)。VIO可以与1.8 V至VDD范
对于简单的应用，由于工作电流很低，AD7699可以直接采
用图34所示的基准电压源电路供电。基准电压线路可以通
过以下方式驱动：
围的任何逻辑直接接口。为减少所需的电源，VIO和VDD
• 直接采用系统电源。
引脚可以连在一起。AD7699中VIO和VDD的电源时序无
• 具有足够电流输出能力的基准电压源，例如ADR43x /
关。唯一的限制在于，AD7699上电时CNV必须为低电
平。此外，该器件在很宽的频率范围内对电源变化非常不
• 基准电压缓冲器，如AD8605等，它也能对系统电源进
行滤波，如图34所示。
5V
5V
10Ω
5V
10kΩ
1µF
AD8605
1µF
10µF
0.1µF
0.1µF
1
REF
VDD
VIO
AD7699
1OPTIONAL
REFERENCE BUFFER AND FILTER.
图34. 应用电路示例
Rev. B | Page 19 of 28
07354-032
敏感，如图32所示。
ADR44x。
AD7699
数字接口
AD7699配有一个简单的4线接口，与SPI、MICROWIRE™、
所需的SCK频率可通过下式计算：
QSPI™、数字主机和DSP兼容，例如Blackfin® ADSP-BF53x、
SHARC®、ADSP-219x和ADSP-218x。
接口使用CNV、DIN、SCK和SDO信号，用于启动转换的
tDATA与tCONV之间的时间为安全时间，期间不应发生数字活
CNV与回读时序无关，这在低抖动采样或同步采样应用中
动，否则会破坏敏感的位判断。
很有用。
采集时读取/写入，任何速度主机
一个14位寄存器CFG[13:0]用于配置ADC的转换通道、基
当在转换之后或采集阶段(n)执行读取/写入时，转换结果
准电压源选择和其它元件，详情参见“配置寄存器，CFG”
是上一次(n − 1)转换的结果，写入则是针对下一次(n + 1)
部分。
采集。
当CNV为低电平时，读取/写入可以发生在转换阶段、读
对于最高吞吐速率，唯一的时间限制是读取/写入应发生在
取阶段以及转换全程(采集加转换)，详见以下各部分。
tACQ(最短)时间内。对于较慢的吞吐速率，时间限制由用户
CFG字在前14个SCK上升沿更新，转换结果在前15个(如果
选择了繁忙模式，则为第16个)SCK下降沿输出。如果使能
了CFG回读，则还需要14个SCK下降沿以输出与转换结果
相关的CFG字，CFG MSB接在转换结果的LSB之后。
要求的吞吐速率决定，主机可以任何速度运行。因此，对
于较慢的主机，数据访问必须发生在采集阶段。
转换全程读取/写入，任何速度的主机
当在转换全程执行读取/写入时，数据访问开始于当前采集
推荐使用非连续SCK时钟，因为选择器件时CNV为低电
平，并且SCK一活动就开始写入新的配置字并输出数据。
(n)阶段，并延伸至转换(n)阶段。转换结果是上一次(n − 1)
转换的结果，写入CFG寄存器则是针对下一次(n + 1)采集和
请注意，在下面各部分中，时序图表示转换期间的数字活
转换。
动(SCK、CNV、DIN、SDO)。但是，由于可能发生性能
与 转 换 期 间 读 取 /写 入 相 似 ， 读 取 /写 入 的 截 止 时 间 为
降低情况，数字活动只应发生在安全读取/写入数据时间
tDATA之前；AD7699提供了纠错电路，可以校正此时间内的
错误位。从tDATA到tCONV的时间内则不会进行纠错，转换结
果可能会被破坏。用户应在tDATA之前配置AD7699并启动繁
忙指示(如需要)。SCK或DIN在采样时刻附近跃迁时，也可
能会破坏采样。因此，在CNV上升沿的大约前30 ns和后10
tDATA。对于最高吞吐速率，唯一的时间限制是读取/写入应
发生在tACQ(最小值)+ tDATA时间内。
对于较慢的吞吐速率，时间限制由用户要求的吞吐速率决
定，主机可以任何速度运行。与采集期间读取/写入相似，
对于较慢的主机，数据访问必须发生在采集阶段，可以延
ns，建议使数字引脚保持安静；只要可能，就应使用非连
伸至转换阶段。
续SCK时钟，避免潜在的性能降低问题。
请注意，转换全程的数据访问要求将CNV驱动至高电平以
启动新的转换，CNV为高电平时不允许进行数据访问。因
转换期间读取/写入，快速主机
当在转换(n)期间执行读取/写入时，转换结果是上一次(n − 1)
转换的结果，写入CFG则是针对下一次(n + 1)采集和转换。
CNV变为高电平以启动转换后，必须使其再变为低电平，
以便在转换期间执行读取/写入。读取/写入的截止时间为
tDATA，此时间非常短促，因此主机必须使用快速SCK时钟。
此，使用这种方法时，主机必须执行两次突发数据访问。
配置寄存器，CFG
AD7699利用一个14位配置寄存器(CFG[13:0]，详见表8)配
置输入、待转换通道、单极点滤波器带宽、基准电压源和
通道序列器。CFG寄存器通过14个SCK上升沿锁存于DIN
上(MSB优先)。CFG更新与边沿相关，允许使用异步或同
步主机。
Rev. B | Page 20 of 28
AD7699
可以在转换期间、采集期间或采集/转换全程写入该寄存
• IN[7:0]单极性，参考GND，按顺序构成序列
器，寄存器更新则发生在转换tCONV(最大值)结束时。写入
• 单极点滤波器使用全带宽
CFG寄存器时总是存在一个深度延迟。请注意，上电时
• 禁用内部基准电压源/温度传感器，使能缓冲器
CFG寄存器未定义，需要两次伪转换以便更新寄存器。若
• 使能序列器
要用工厂设置预加载CFG寄存器，应使DIN处于高电平并
• 不回读CFG寄存器
保持两次转换的时间。这样，CFG[13:0] = 0x3FFF，AD7699
表8详细描述了配置寄存器各位的功能。更多信息参见工
的设置如下：
13
CFG
12
INCC
作原理部分。
11
INCC
10
INCC
9
INx
8
INx
7
INx
6
BW
5
REF
4
REF
3
REF
2
SEQ
表8. 配置寄存器描述
位
[13]
名称
CFG
[12:10]
INCC
[9:7]
INx
[6]
BW
[5:3]
REF
[2:1]
SEQ
0
RB
1
描述
配置更新。
0 = 保持当前的配置设置。
1 = 覆盖寄存器的内容。
输入通道配置。选择伪双极性、伪差分、输入对、单端或温度传感器。
参见输入配置部分。
位12
位11
位10
功能
0
0
X1
双极性差分对；INx − 参考VREF/2 ± 0.1 V。
0
1
0
双极性；INx − 参考COM = VREF/2 ± 0.1 V。
0
1
1
温度传感器。
1
0
X1
单极性差分对；INx − 参考GND ± 0.1 V。
1
1
0
单极性；IN0至IN7参考COM = GND ± 0.1 V(使用参考地)。
1
1
1
单极性；IN0至IN7参考GND。
以二进制方式选择输入通道。
位9
位8
位7
通道
0
0
0
IN0
0
0
1
IN1
…
…
…
…
1
1
1
IN7
选择低通滤波器的带宽。参见可选低通滤波器部分。
0 = ¼带宽，使用附加串联电阻进一步限制噪声带宽。最高吞吐速率也必须降至¼。
1 = 全带宽。
基准电压源/缓冲器选择。选择内部、外部和外部缓冲基准电压，并使能片内温度传感器。
参见基准电压输出/输入部分。
位5
位4
位3
功能
0
0
0
未使用
0
0
1
内部基准电压源，REF = 4.096 V输出，温度传感器使能。
0
1
0
外部基准电压源，温度传感器使能。
0
1
1
外部基准电压源，内部缓冲器，温度传感器使能。
1
1
0
外部基准电压源，温度传感器禁用。
1
1
1
外部基准电压源，内部缓冲器，温度传感器禁用。
通道序列器。允许以IN0到IN[7:0]的方式扫描通道。参见序列器部分。
位2
位1
功能
0
0
禁用序列器。
0
1
序列扫描期间更新配置。
1
0
扫描IN0至IN[7:0](由CFG[9:7]设置)，然后扫描温度。
1
1
扫描IN0至IN[7:0](由CFG[9:7]设置)。
回读CFG寄存器。
0 = 数据结束时回读当前配置。
1 = 不回读配置内容。
X = 无关位。
Rev. B | Page 21 of 28
1
SEQ
0
RB
AD7699
无繁忙指示器的通用时序
更新SDO。详细时序参见图36和图37，其中显示了转换全
图35展示了所有三种模式的时序：转换期间读取/写入、转
程读取/写入的所有时序细节，包括设置、保持和SCK。
换后读取/写入和转换全程读取/写入。请注意，CFG和数
当 CNV在 EOC之 后 变 为 低 电 平 时 ， SDO从 高 阻 态 变 为
据 回 读 的 选 通 条 件 均 为 转 换 结 束 (EOC)。 转 换 结 束 时
MSB。SCK下降沿输出从MSB − 1开始的各位。
(EOC)，如果CNV为高电平，则繁忙指示器禁用。
如果使用SPI，则根据时钟极性(CPOL)和时钟相位(CPHA)
如前文所述，数据访问的截止时间为安全数据读取/写入时
设置的不同，SCK空闲时可以为高电平或低电平。简单的
间tDATA。如果没有在EOC之前写入完整的CFG字，则CFG
解决办法是令CPOL = CPHA = 0，如图35所示，使SCK空闲
字被丢弃，当前配置仍然有效。如果没有在EOC之前完全
时为低电平。
读出转换结果，则转换结果丢失，ADC以当前转换的MSB
START OF CONVERSION
tCYC
tCONV
PHASE
CONVERSION (n – 2)
EOC
END OF CONVERSION (EOC)
tDATA
POWER
UP
ACQUISITION
(n – 1)
CONVERSION (n – 1)
ACQUISITION
(n)
CONVERSION (n)
EOC
ACQUISITION
(n + 1)
CONVERSION (n + 1)
ACQUISITION
(n + 2)
READ/WRITE
DURING CONVERT
CNV
DIN
XXX
SDO
XXX
SCK
1
CFG (n)
MSB
(n – 2)
16/30
CFG (n + 1)
MSB
(n – 1)
DATA (n – 2)
1
16/30
CFG (n + 2)
MSB
(n)
DATA (n – 1)
1
16/30
MSB
(n + 1)
DATA (n)
1
16/30
DIN
CFG (n)
CFG (n + 1)
CFG (n + 2)
CFG (n + 3)
SDO
DATA
(n – 2)
DATA
(n – 1)
DATA (n)
DATA (n + 1)
READ/WRITE
SPANNING CONVERT
SCK
1
16/30
1
16/30
1
16/30
1
CNV
CFG (n)
DIN
DATA
(n – 2)
SDO
SCK
1
CFG (n + 1)
DATA
(n – 2)
16/30
DATA
(n – 1)
CFG (n + 2)
DATA
(n – 1)
1
16/30
NOTES
1. CNV MUST BE HIGH PRIOR TO THE END OF CONVERSION (EOC) TO AVOID THE BUSY INDICATOR.
A TOTAL OF 16 SCK FALLING EDGES IS REQUIRED TO RETURN SDO TO HIGH-Z. IF CFG READBACK
IS ENABLED, A TOTAL OF 30 SCK FALLING EDGES IS REQUIRED TO RETURN SDO TO HIGH-Z.
图35. 无繁忙指示器的AD7699通用接口时序
Rev. B | Page 22 of 28
DATA (n)
1
CFG (n + 3)
DATA
(n + 1)
DATA (n)
16/30
1
07354-033
READ/WRITE
AFTER CONVERT
CNV
AD7699
无繁忙指示器的转换全程读取/写入
始更新CFG。在CNV为低电平期间，CFG更新和数据回读
当AD7699连接到任何使用SPI、串行端口或FPGA的主机
均会发生。前14个SCK上升沿用于更新CFG，前15个SCK
时，使用此模式。连接如图36所示，相应的时序如图37所
下降沿逐位输出转换结果，从MSB − 1开始。配置和读取的
示。对于SPI，主机应使用CPHA = CPOL = 0。所示的转换全
限制是二者必须发生在下一次转换的tDATA时间逝去之前。
程读取/写入时序包括数字接口部分所述的所有三种模式。
必须写入所有14位CFG[13:0]，否则就会忽略该值。此外，
对于此模式，主机必须根据转换时间进行数据传输。对于
如果没有在tDATA逝去之前回读16位转换结果，转换结果就
采用繁忙指示器的中断驱动传输，参见下一部分内容。
会丢失。
CNV上升沿启动转换，强制SDO进入高阻态，并忽略DIN
SDO数据在SCK的上升沿和下降沿均有效。虽然上升沿可
上存在的数据。启动转换后，无论CNV为何状态，转换都
以用于捕捉数据，但使用SCK下降沿的数字主机能实现更
会执行到完成为止。CNV在安全数据传输时间tDATA之前必
快的读取速率，只要它具有合理的保持时间。在第16个(或
须返回高电平，然后保持高电平到转换时间tCONV之后，以
第30个)SCK下降沿之后，或者当CNV变为高电平时(以最
免产生繁忙信号指示。
先发生者为准)，SDO返回高阻态。
转换完成后，AD7699进入采集阶段并关断状态。当主机在
如果使能了CFG回读，则会在转换结果的LSB之后以MSB
tCONV(最大值)之后使CNV变为低电平时，SDO上的MSB使
优先方式回读与转换结果相关的CFG。这种情况下，总共
能。主机此时还必须使能CFG的MSB(如有必要)，以便开
需要30个SCK下降沿才能使SDO返回高阻态。
CNV
SS
SDO
MISO
DIN
MOSI
SCK
SCK
FOR SPI USE CPHA = 0, CPOL = 0.
07354-034
DIGITAL HOST
AD7699
图36. 无繁忙指示器的AD7699连接图
tCYC
> tCONV
tCONV
tCONV
tDATA
tDATA
tCNVH
RETURN CNV HIGH
FOR NO BUSY
RETURN CNV HIGH
FOR NO BUSY
CNV
tACQ
(QUIET
TIME)
CONVERSION (n – 1)
tSCK
tSCKH
SCK
14
UPDATE (n)
CFG/SDO
15
16/
30
1
CFG
LSB
DIN
X
tEN END CFG (n)
SDO
LSB + 1
tDIS
END DATA (n – 2)
tEN
15
CFG
LSB
X
X
2
tSDIN
CFG
MSB
X
14
16/
30
tHDIN
CFG
MSB – 1
BEGIN CFG (n + 1) tHSDO
tDSDO
tEN
END CFG (n + 1)
MSB MSB – 1
LSB
tDIS
ACQUISITION
(n + 1)
UPDATE (n + 1)
CFG/SDO
SEE NOTE
tCLSCK
tSCKL
(QUIET
TIME)
CONVERSION (n)
ACQUISITION (n)
BEGIN DATA (n – 1)
LSB + 1
tDIS
END DATA (n – 1)
NOTES
1. THE LSB IS FOR CONVERSION RESULTS OR THE CONFIGURATION REGISTER CFG (n – 1) IF.
15 SCK FALLING EDGES = LSB OF CONVERSION RESULTS.
29 SCK FALLING EDGES = LSB OF CONFIGURATION REGISTER.
ON THE 16TH OR 30TH SCK FALLING EDGE, SDO IS DRIVEN TO HIGH IMPENDANCE.
图37. 无繁忙指示器的AD7699串行接口时序
Rev. B | Page 23 of 28
SEE NOTE
LSB
tDIS
07354-035
ACQUISITION
(n – 1)
AD7699
含繁忙指示器的通用时序
后一位仍然存在。如果此位为低电平，则无法产生繁忙信
图38展示了所有三种模式的时序：转换期间读取/写入、转
号指示，因为数字输出条件为高阻态或保留一位高电平至
换后读取/写入和转换全程读取/写入。请注意，CFG和数
低电平转换，用于主机中断输入。当一个SPI主机发送16个
据回读的选通条件均为转换结束(EOC)。如前文所述，数
SCK时，就会发生这种情况：16个SCK通常限于8位或16位
据访问的截止时间为安全数据读取/写入时间tDATA。如果没
突发脉冲，因此LSB仍然存在。AD7699的转换噪声为4 LSB
有在EOC之前写入完整的CFG字，则CFG字被丢弃，当前
峰峰值(或更大)，因此LSB在50%的时间内为低电平状态。
配置仍然有效。
对于SPI接口，SPI主机需要24个SCK脉冲，或者可以使用
QSPI接口，其编程需要17个SCK脉冲。
转换结束时，如果CNV为低电平，则繁忙指示器使能。此
外，为正确产生繁忙指示，主机必须至少置位17个SCK下
如果使用SPI，则根据CPOL和CPHA设置的不同，SCK空
降沿才能使SDO返回高阻态，因为SDO上的最后一位数据
闲时可以为高电平或低电平。简单的解决办法是令CPOL =
仍然有效。与“无繁忙指示器的通用时序”部分所述的情况
CPHA = 1(图中未显示)，使SCK空闲时为高电平。
不同，如果没有在EOC之前完全读出转换结果，输出的最
START OF CONVERSION
tCYC
tCONV
POWER
UP
READ/WRITE
AFTER CONVERT
ACQUISITION
(n –1)
CONVERSION (n – 1)
ACQUISITION
(n)
CONVERSION (n)
EOC
ACQUISITION
(n + 1)
CONVERSION (n + 1)
ACQUISITION
(n + 2)
CNV
DIN
XXX
CFG (n)
SDO
XXX
DATA
(n – 2)
SCK
1
17/31
1
CFG (n + 2)
CFG (n + 1)
DATA
(n – 1)
17/31
1
DATA (n)
17/31
1
17/31
CNV
DIN
CFG (n)
CFG (n + 1)
SDO
DATA
(n – 2)
DATA
(n – 1)
SCK
READ/WRITE
SPANNING CONVERT
CONVERSION (n – 2)
EOC
1
17/31
1
CFG (n + 2)
CFG (n + 3)
DATA (n)
17/31
1
DATA (n + 1)
17/31
1
CNV
SDO
SCK
DATA (n – 2)
1
CFG (n + 2)
CFG (n + 1)
CFG (n)
DIN
DATA
(n – 2)
17/31
DATA
(n – 1)
DATA
(n – 1)
1
17/31
NOTES
1. CNV MUST BE HIGH PRIOR TO THE END OF CONVERSION (EOC) TO AVOID THE BUSY INDICATOR.
A TOTAL OF 17 SCK FALLING EDGES IS REQUIRED TO RETURN SDO TO HIGH-Z. IF CFG READBACK
IS ENABLED, A TOTAL OF 31 SCK FALLING EDGES IS REQUIRED TO RETURN SDO TO HIGH-Z.
图38. 含繁忙指示器的AD7699通用接口时序
Rev. B | Page 24 of 28
DATA (n)
1
CFG (n + 3)
DATA (n)
17/31
DATA (n + 1)
1
07354-036
READ/WRITE
DURING CONVERT
PHASE
END OF CONVERSION (EOC)
tDATA
AD7699
含繁忙指示器的转换全程读取/写入
CNV为低电平期间，CFG更新和数据回读均会发生。前14
当AD7699连接到任何使用SPI、串行端口或FPGA并带中断
个SCK上升沿用于更新CFG寄存器，前16个SCK下降沿逐
输入的主机时，使用此模式。连接如图39所示，相应的时
位输出转换结果，从MSB开始。配置和读取的限制是二者
序如图40所示。对于SPI，主机应使用CPHA = CPOL = 1。
必须发生在下一次转换的tDATA时间逝去之前。必须写入所
所示的转换全程读取/写入时序包括数字接口部分所述的所
有14位CFG[13:0]，否则就会忽略该值。此外，如果没有在
有三种模式。
tDATA逝去之前回读16位转换结果，转换结果就会丢失。
CNV上升沿启动转换，强制SDO进入高阻态，并忽略DIN
SDO数据在SCK的上升沿和下降沿均有效。虽然上升沿可
上存在的数据。启动转换后，无论CNV为何状态，转换都
以用于捕捉数据，但使用SCK下降沿的数字主机能实现更
会执行到完成为止。CNV在安全数据传输时间tDATA之前必
快的读取速率，只要它具有合理的保持时间。在可选的第
须返回低电平，然后保持低电平到转换时间tCONV之后，以
17个SCK下降沿之后，SDO返回高阻态。请注意，如果不
产生繁忙信号指示。转换完成后，SDO从高阻态变为低电
使用可选的SCK下降沿，并且如果用于转换的LSB较低，
平状态(上拉VIO)，可用于中断主机以开始数据传输。
则无法检测繁忙特性。
转换完成后，AD7699进入采集阶段并关断状态。主机此时
如果使能了CFG回读，则会在转换结果的LSB之后以MSB
必须使能CFG的MSB(如有必要)，以便开始更新CFG。在
优先方式回读与转换结果(n − 1)相关的CFG寄存器。这种情
况下，总共需要31个SCK下降沿才能使SDO返回高阻态。
VIO
AD7699
DIGITAL HOST
SDO
MISO
IRQ
DIN
MOSI
SCK
SCK
07354-037
SS
CNV
FOR SPI USE CPHA = 1, CPOL = 1.
图39. 含繁忙指示器的AD7699连接图
tCYC
tCONV
tACQ
tDATA
tCNVH
tDATA
CNV
tSCK
tSCKH
15
SCK
16
17/
31
SEE NOTE
1
2
15
16
17/
31
X
X
X
tHDIN
ACQUISITION
(n + 1)
UPDATE (n + 1)
CFG/SDO
tSDIN
X
X
LSB
+1
END DATA (n – 2)
CFG
CFG
MSB MSB –1
X
tDIS
END CFG (n)
SDO
(QUIET
TIME)
CONVERSION (n)
ACQUISITION (n)
UPDATE (n)
CFG/SDO
tSCKL
DIN
(QUIET
TIME)
CONVERSION (n – 1)
BEIGN CFG (n + 1)
MSB
LSB
tEN
tHSDO
tDSDO
tEN
MSB
–1
BEGIN DATA (n – 1)
LSB
+1
tDIS
Rev. B | Page 25 of 28
LSB
END DATA (n – 1) SEE NOTE
NOTES
1. THE LSB IS FOR CONVERSION RESULTS OR THE CONFIGURATION REGISTER CFG (n – 1) IF.
16 SCK FALLING EDGES = LSB OF CONVERSION RESULTS.
30 SCK FALLING EDGES = LSB OF CONFIGURATION REGISTER.
ON THE 17TH OR 31st SCK FALLING EDGE, SDO IS DRIVEN TO HIGH IMPENDANCE.
OTHERWISE, THE LSB REMAINS ACTIVE UNTIL THE BUSY INDICATOR IS DRIVEN LOW.
图40. 含繁忙指示器的AD7699串行接口时序
tDIS
END CFG (n + 1)
tEN
07354-038
CONVERSION
(n – 1)
AD7699
应用须知
布局
最后，AD7699的电源VDD和VIO应通过陶瓷电容去耦，
AD7699所在的印刷电路板应采用模拟部分与数字部分分离
其值通常为100 nF，靠近AD7699放置，并用短而宽的走线
设计，并限制在电路板的一定区域内。AD7699的所有模拟
连接，以提供低阻抗路径并减小电源线路上的毛刺噪声
信号位于左侧，所有数字信号位于右侧，这种引脚排列可
影响。
以简化设计。
评估AD7699性能
避免在器件下方布设数字线路，否则会将噪声耦合至芯
AD7699评估板(EVAL-AD76MUXCBZ)的文档 中 给 出 了
片，除非将AD7699下方的一个地层用作屏蔽。诸如CNV
AD7699的其它推荐布局布线。评估板套件包括装配完善且
或时钟之类的快速开关信号不应靠近模拟信号路径。应避
经过测试的评估板、文档以及用于从PC通过评估控制板
免数字信号与模拟信号交叠。
EVAL-CONTROL BRD3控制评估板的软件。
至少应使用一个接地层。数字和模拟部分可以共用或分割
使用接地层。对于后一种情况，接地层应在AD7699下方
接合。
AD7699的基准电压输入REF具有动态输入阻抗，应进行去
耦，并使寄生电感最小。实现方法是将基准电压源的去耦
陶瓷电容靠近(理想情况是正对)REF和GND引脚放置，并
用较宽的低阻抗走线进行连接。
Rev. B | Page 26 of 28
AD7699
外形尺寸
4.10
4.00 SQ
3.90
0.60 MAX
0.60 MAX
16
PIN 1
INDICATOR
3.75
BSC SQ
PIN 1
INDICATOR
20
15
1
0.50
BSC
EXPOSED
PAD
(BOTTOM VIEW)
2.65
2.50 SQ
2.35
5
11
1.00
0.85
0.80
SEATING
PLANE
12° MAX
0.50
0.40
0.30
0.80 MAX
0.65 TYP
0.30
0.23
0.18
0.05 MAX
0.02 NOM
COPLANARITY
0.08
0.20 REF
6
0.25 MIN
FOR PROPER CONNECTION OF
THE EXPOSED PAD, REFER TO
THE PIN CONFIGURATION AND
FUNCTION DESCRIPTIONS
SECTION OF THIS DATA SHEET.
COMPLIANT TO JEDEC STANDARDS MO-220-VGGD-1
03-08-2012-B
TOP VIEW
10
图41. 20引脚引线框芯片级封装(LFCSP_VQ)
4 mm × 4 mm，超薄四方体
(CP-20-4)
尺寸单位：mm
订购指南
型号1, 2
AD7699BCPZ
AD7699BCPZRL7
EVAL-AD7699EDZ
EVAL-CONTROL BRD3Z
1
2
积分
无失
非线性
码
最大值±1.5 LSB 16位
最大值±1.5 LSB 16位
温度
范围
−40°C至+85°C
−40°C至+85°C
Z = 符合RoHS标准的器件。
EVAL-CONTROL BRD3Z控制器板允许PC对所有带CB后缀的ADI评估板进行控制并与之通信。
Rev. B | Page 27 of 28
封装描述
20引脚 LFCSP_VQ
20引脚 LFCSP_VQ
评估板
控制板
封装
选项
CP-20-4
CP-20-4
订购
数量
卷盘，490
卷盘，1500
AD7699
注释
©2008–2012 Analog Devices, Inc. All rights reserved. Trademarks and
registered trademarks are the property of their respective owners.
D07354sc-0-3/12(B)
Rev. B | Page 28 of 28
工商网监
湘ICP备2023018690号
