8通道16位
同步采样数据采集系统
ADAS3023
产品特性
功能框图
VDDH AVDD DVDD
DIFF TO
COM
IN0
IN1
IN2
IN3
IN4
IN5
IN6
IN7
COM
VIO
RESET
PD
CNV
LOGIC/
INTERFACE
BUSY
CS
TRACK
AND
HOLD
PulSAR
ADC
PGIA
SCK
DIN
SDO
ADAS3023
REFIN
BUF
REF
VSSH AGND DGND REFx
10942-001
易于使用的16位完整数据采集系统
可选择2/4/6/8通道同步采样
差分输入电压范围：±20.48 V(最大值)
高阻抗8通道输入：>500 MΩ
高输入共模抑制：95.0 dB
用户可编程输入范围
片内4.096 V基准电压源和缓冲器
无延迟/流水线延迟(SAR架构)
串行4线式1.8至5 V SPI/SPORT兼容接口
40引脚LFCSP封装(6 mm x 6 mm)
−40°C至+85°C工业温度范围
图1.
应用
多通道数据采集和系统监控
过程控制
电力线路监控
自动测试设备
病人监护
频谱分析
仪器仪表
概述
ADAS3023是一款完整的16位逐次逼近型模数转换器数据
ADAS3023通过消除信号缓冲、电平转换、放大/衰减、共
采集系统。该器件能够以高达500 kSPS的速率同时对双通道
模抑制、建立时间简化了设计挑战，也避免了其他模拟信
进行采样、以250 kSPS的速率同时对四通道进行采样、以
号调理挑战，同时实现更小的尺寸、更短的上市时间和更
167 kSPS的速率同时对六通道进行采样，以及以125 kSPS的
低的成本。
速率同时对八通道进行采样；采用ADI专利的iCMOS®高压
工业工艺技术制造。
ADAS3023集成8通道、低泄漏、采样保持、可编程增益仪
表放大器(PGIA)级，具有高共模抑制特性，提供4个差分
输入范围、一个精密低漂移4.096 V基准电压源和缓冲器，
以及一个16位电荷再分配逐次逼近型寄存器(SAR)模数转
换器(ADC)。使用±15 V电源时，ADAS3023能解析的差分
输入范围高达±20.48 V。
Rev. 0
ADAS3023经工厂校准，额定温度范围为−40°C至+85°C。
Single-Ended Signals
Input Range, V
单端信号1
0 V至1 V
0 V至2.5 V
0 V至5 V
0 V至10 V
输入电压VIN
±1.28 V
±2.56 V
±5.12 V
±10.24 V
表1. 典型输入范围选择
1
详细信息请参见“模拟输入”部分中的图39和图40。
Document Feedback
Information furnished by Analog Devices is believed to be accurate and reliable. However, no
responsibility is assumed by Analog Devices for its use, nor for any infringements of patents or other
rights of third parties that may result from its use. Speci cations subject to change without notice. No
license is granted by implication or otherwise under any patent or patent rights of Analog Devices.
Trademarks and registered trademarks are the property of their respective owners.
One Technology Way, P.O. Box 9106, Norwood, MA 02062-9106, U.S.A.
Tel: 781.329.4700
©2013 Analog Devices, Inc. All rights reserved.
Technical Support
www.analog.com
ADI中文版数据手册是英文版数据手册的译文，敬请谅解翻译中可能存在的语言组织或翻译错误，ADI不对翻译中存在的差异或由此产生的错误负责。如需确认任何词语的准确性，请参考ADI提供
的最新英文版数据手册。
ADAS3023
目录
产品特性 ...........................................................................................1
典型应用连接图...................................................................... 21
应用....................................................................................................1
模拟输入................................................................................... 21
功能框图 ...........................................................................................1
基准电压输入/输出................................................................ 22
概述....................................................................................................1
电源 ........................................................................................... 24
修订历史 ...........................................................................................2
功耗模式................................................................................... 24
技术规格 ...........................................................................................3
转换模式................................................................................... 25
时序规格......................................................................................6
数字接口 ........................................................................................ 26
绝对最大额定值.........................................................................9
转换控制................................................................................... 26
ESD警告.......................................................................................9
复位和关断(PD)输入............................................................. 26
引脚配置和功能描述 .................................................................. 10
串行数据接口 .......................................................................... 27
典型工作特性 ............................................................................... 12
通用时序................................................................................... 28
术语................................................................................................. 17
配置寄存器 .............................................................................. 29
工作原理 ........................................................................................ 19
封装和订购信息........................................................................... 30
概述 ........................................................................................... 19
外形尺寸................................................................................... 30
操作 ........................................................................................... 19
订购指南................................................................................... 30
传递函数................................................................................... 20
修订历史
2013年5月—修订版0：初始版
Rev. 0 | Page 2 of 32
ADAS3023
技术规格
除非另有说明，VDDH = 15 V ± 5%，VSSH = −15 V ± 5%，AVDD = DVDD = 5 V ± 5%，VIO = 1.8 V至AVDD，内部基准电压
VREF = 4.096 V，fS = 500 kSPS，所有规格均相对于TMIN至TMAX。
表2.
参数
分辨率
模拟输入(IN0至IN7、COM)
输入阻抗
工作输入电压范围2
差分输入电压范围，VIN
吞吐速率
转换速率
瞬态响应3
直流精度
无失码
积分线性误差
差分线性误差
跃迁噪声
增益误差4
增益误差匹配，变化均值
增益误差温漂
失调误差4
失调误差匹配，变化均值
失调误差温漂
交流精度5
信噪比
信纳比(SINAD)
最小值
16
ZIN
VIN，任何单个引脚
VINX − COM
PGIA增益 = 0.2，VIN = 40.96 V p-p
PGIA增益 = 0.4，VIN = 20.48 V p-p
PGIA增益 = 0.8，VIN = 10.24 V p-p
PGIA增益 = 1.6，VIN = 5.12 V p-p
500
VSSH + 2.5
VDDH − 2.5
MΩ
V
−5VREF
−2.5VREF
−1.25VREF
−0.625VREF
+5VREF
+2.5VREF
+1.25VREF
+0.625VREF
V
V
V
V
0
0
0
0
500
250
167
125
820
kSPS
kSPS
kSPS
kSPS
ns
2通道
4通道
6通道
8通道
满量程阶跃
PGIA增益 = 0.2、0.4或0.8，COM = 0 V
PGIA增益 = 1.6，COM = 0 V
所有PGIA增益，COM = 0 V
PGIA增益 = 0.2或0.4
PGIA增益 = 0.8
PGIA增益 = 1.6
外部基准电压源，所有PGIA增益
外部基准电压源，所有PGIA增益
外部基准电压源，PGIA增益 = 0.2、0.4或0.8
外部基准电压源，PGIA增益 = 1.6
外部基准电压源，PGIA增益 = 0.2
外部基准电压源，PGIA增益 = 0.4
外部基准电压源，PGIA增益 = 0.8
外部基准电压源，PGIA增益 = 1.6
外部基准电压源，PGIA增益 = 0.2、0.4、0.8或1.6
外部基准电压源，PGIA增益 = 0.2或0.4，IN0至IN7
外部基准电压源，PGIA增益 = 0.8，IN0至IN7
外部基准电压源，PGIA增益 = 1.6，IN0至IN7
内部基准电压源
fIN = 1 kHz, COM = 0 V
PGIA增益 = 0.2
PGIA增益 = 0.4
PGIA增益 = 0.8
PGIA增益 = 1.6
fIN = 1 kHz，2、4、6和8通道
PGIA gain = 0.2
PGIA增益 = 0.4
PGIA增益 = 0.8
PGIA增益 = 1.6
Rev. 0 | Page 3 of 32
16
−2.5
−3
−0.95
典型值 最大值
单位1
位
测试条件/注释
±1
±1
±0.5
6
7
10
−0.075
−0.05
+2.5
+3
+1.25
+0.075
+0.05
1
2
+12
+12
+10
250
+15
2
3
5
位
LSB
LSB
LSB
LSB
LSB
%FS
%FS
ppm/°C
ppm/°C
LSB
LSB
LSB
LSB
LSB
ppm/°C
ppm/°C
ppm/°C
−65
−85
−10
0
−15
0
0
0
−35
−45
0
130
±1
0.5
1.5
2.5
90.0
89.5
87.5
85.0
91.5
91.0
89.0
86.5
dB
dB
dB
dB
89.5
89.0
87.0
84.0
91.0
90.5
88.5
86.0
dB
dB
dB
dB
ADAS3023
参数
动态范围
总谐波失真
无杂散动态范围
通道间串扰
直流共模抑制比(CMRR)
−3 dB输入带宽
内部基准电压源
REFx引脚
输出电压
输出电流
温度漂移
线性调整率
内部基准电压源
仅缓冲器
REFIN输出电压6
开启建立时间
外部基准电压源
电压范围
耗用电流
数字输入
逻辑电平
VIL
VIH
VIL
VIH
IIL
IIH
数字输出7
数据格式
VOL
VOH
电源
VIO
AVDD
DVDD
VDDH
VSSH
测试条件/注释
fIN = 1 kHz，−60 dB输入
PGIA增益 = 0.2
PGIA增益 = 0.4
PGIA增益 = 0.8
PGIA增益 = 1.6
fIN = 1 kHz，所有PGIA增益
fIN = 1 kHz，所有PGIA增益
fIN = 1 kHz，所有通道无效
所有通道
PGIA增益 = 0.2
PGIA增益 = 0.4
PGIA增益 = 0.8
PGIA增益 = 1.6
−40 dBFS
TA = 25°C
TA = 25°C
REFEN位 = 1
REFEN位 = 0，REFIN引脚 = 2.5 V
AVDD = 5 V ± 5%
AVDD = 5 V ± 5%
TA = 25°C
CREFIN, CREF1, CREF2 = 10 µF||0.1 µF
REFEN位 = 0
REFx输入，REFIN = 0 V
REFIN输入(缓冲)
fS = 500 kSPS
VIO > 3 V
VIO > 3 V
VIO ≤ 3 V
VIO ≤ 3 V
最小值
典型值 最大值
单位1
91.0
90.5
88.0
86.0
92
91.5
89.5
87.0
−100
105
95
dB
dB
dB
dB
dB
dB
dB
95.0
95.0
95.0
95.0
8
dB
dB
dB
dB
MHz
4.088
4.096
250
±5
±1
20
4
2.5
100
2.495
4.000
4.096
2.5
100
−0.3
0.7 × VIO
−0.3
0.9 × VIO
−1
−1
4.104
2.505
V
µA
ppm/°C
ppm/°C
V/V
ppm
V
ms
4.104
2.505
V
V
µA
+0.3 × VIO
VIO + 0.3
+0.1 × VIO
VIO + 0.3
+1
+1
V
V
V
V
µA
µA
0.4
V
V
AVDD + 0.3
5.25
5.25
15.75
−14.25
V
V
V
V
V
二进制补码
ISINK = +500 µA
ISOURCE = −500 µA
VIO − 0.3
VDDH > 输入电压 + 2.5 V
VSSH < 输入电压 − 2.5 V
1.8
4.75
4.75
14.25
−15.75
Rev. 0 | Page 4 of 32
5
5
15
−15
ADAS3023
参数
IVDDH
IVSSH
IAVDD
IDVDD
IVIO
电源灵敏度
温度范围
额定性能
测试条件/注释
2通道
4通道
6通道
8通道
PD = 1
2通道
4通道
6通道
8通道
所有PGIA增益，PD = 1
所有PGIA增益，PD = 0，基准电压缓冲器使能
所有PGIA增益，PD = 0，基准电压缓冲器禁用
所有PGIA增益，PD = 1
所有PGIA增益，PD = 0
所有PGIA增益，PD = 1
所有PGIA增益，PD = 0，VIO = 3.3 V
所有PGIA增益，PD = 1
外部基准电压源，TA = 25°C
PGIA增益 = 0.2或0.4，VDDH/VSSH = ±15 V ± 5%
PGIA增益 = 0.8，VDDH/VSSH = ±15 V ± 5%
PGIA增益 = 1.6，VDDH/VSSH = ±15 V ± 5%
PGIA增益 = 0.2或0.4，AVDD、DVDD = ±5 V ± 5%
PGIA增益 = 0.8，AVDD、DVDD = ±5 V ± 5%
PGIA增益 = 1.6，AVDD、DVDD = ±5 V ± 5%
TMIN至TMAX
最小值
−5.5
−6.5
−10.0
−10.0
10.0
单位1
mA
mA
mA
mA
µA
mA
mA
mA
mA
µA
mA
mA
µA
mA
µA
mA
µA
±0.1
±0.2
±0.4
±1.0
±1.5
±2.5
LSB
LSB
LSB
LSB
LSB
LSB
典型值
5.0
6.0
9.5
9.5
10.0
+5.0
+5.5
−8.5
−8.5
10.0
16.0
100
2.5
100
LSB单位表示最低有效位。以输入为基准的LSB权重随输入电压范围改变而改变。LSB大小见“可编程增益”部分。
满量程差分输入范围±2.56 V、±5.12 V、±10.24 V和±20.48 V由配置寄存器设置。
3
如果在ADAS3023之前使用外部多路复用器，它必须在CNV上升沿前至少820 ns切换。
4
参见术语部分。这些参数是在环境温度、使用外部基准电压源的情况下指定。温度和电源的所有其它影响单独测量和指定。
5
除非另有说明，所有用分贝(dB)表示的交流规格均参考满量程输入范围(FSR)，并用低于满量程0.5 dB的输入信号进行测试。
6
内部带隙基准电压源的输出。
7
无流水线延迟。转换完成后立即提供转换结果。
2
Rev. 0 | Page 5 of 32
17.0
15.5
3
1.0
−40
1
最大值
5.5
7.0
10.5
10.5
+85
°C
ADAS3023
时序规格
除非另有说明，VDDH = 15 V ± 5%，VSSH = −15 V ± 5%，AVDD = DVDD = 5 V ± 5%，VIO = 1.8 V至AVDD，内部基准电压
VREF = 4.096 V，fS = 500 kSPS，所有规格均相对于TMIN至TMAX。1
表3.
参数
转换间隔时间
Warp2模式，CMS = 0
2通道
4通道
6通道
8通道
正常模式(默认)，CMS = 1
2通道
4通道
6通道
8通道
转换时间：CNV上升沿至数据可用
Warp模式，CMS = 0
2通道
4通道
6通道
8通道
正常模式(默认)，CMS = 1
2通道
4通道
6通道
8通道
CNV
脉冲宽度
CNV高电平至保持时间(孔径延迟)
CNV高电平至BUSY/SDO2延迟
SCK
周期
低电平时间
高电平时间
SCK下降沿至数据仍然有效
SCK下降沿至数据有效延迟时间
VIO > 4.5 V
VIO > 3 V
VIO > 2.7 V
VIO > 2.3 V
VIO > 1.8 V
CS/RESET/PD
CS/RESET/PD低电平至SDO D15 MSB有效
VIO > 4.5 V
VIO > 3 V
VIO > 2.7 V
VIO > 2.3 V
VIO > 1.8 V
CS/RESET/PD高电平至SDO高阻抗
CNV上升沿至CS
符号
tCYC
最小值
典型值 最大值
单位
2.0
4.0
6.0
8.0
1000
1000
1000
1000
µs
µs
µs
µs
2.1
4.1
6.1
8.1
1000
1000
1000
1000
µs
µs
µs
µs
1485
2850
4215
5580
1630
3340
5000
6700
ns
ns
ns
ns
1575
2940
4305
5670
1720
3430
5090
6790
ns
ns
ns
ns
520
ns
ns
ns
tCONV
tCNVH
tAD
tCBD
10
tSCK
tSCKL
tSCKH
tSDOH
tSDOV
tSDOV + 3
5
5
4
2
ns
ns
ns
ns
12
18
24
25
37
ns
ns
ns
ns
ns
7
8
10
15
20
25
ns
ns
ns
ns
ns
ns
ns
tEN
tDIS
tCCS
Rev. 0 | Page 6 of 32
5
ADAS3023
参数
DIN
SCK下降沿至DIN有效设置时间
SCK下降沿至DIN有效保持时间
RESET/PD高电平脉冲
1
2
符号
最小值
tDINS
tDINH
tRH
4
4
5
负载条件参见图2和图3。
超过最长时间会对转换精度产生影响(见“转换模式”部分)。
电路图和电压图
500µA
IOL
1.4V
TO SDO
500µA
10942-002
CL
50pF
IOH
图2. 数字接口时序的负载电路
70% VIO
30% VIO
2V OR VIO – 0.5V1
2V OR VIO – 0.5V1
0.8V OR 0.5V2
0.8V OR 0.5V2
12V IF VIO > 2.5V; VIO – 0.5V IF VIO < 2.5V.
20.8V IF VIO > 2.5V; 0.5V IF VIO < 2.5V.
图3. 时序的电平
Rev. 0 | Page 7 of 32
10942-003
tDELAY
tDELAY
典型值 最大值
单位
ns
ns
ns
ADAS3023
时序图
SOC
SOC
SOC
tCYC
EOC
EOC
tCONV
POWER
UP
PHASE
NOTE 1
NOTE 2
CONVERSION (n)
ACQUISITION (n + 1)
NOTE 1
CONVERSION (n + 1)
ACQUISITION (n + 2)
CNV
tCNVH
NOTE 4
tAD
NOTE 3
CS
1
16
1
16
1
16
1
16 1
16
1
16
NOTE 2
SCK
DIN
CFG (n + 2)
SDO
CH0
BUSY/
SDO2
CFG (n + 3)
CH1
CH7
CH0
CH1
CH7
DATA (n)
DATA (n + 1)
NOTES
1. DATA ACCESS CAN ONLY OCCUR AFTER CONVERSION. BOTH CONVERSION RESULT AND THE CFG REGISTER ARE UPDATED AT THE END OF THE CONVERSION (EOC).
2. A TOTAL OF 16 SCK FALLING EDGES ARE REQUIRED FOR CONVERSION RESULT. AN ADDITIONAL 16 EDGES AFTER THE LAST CONVERSION RESULT ON BUSY READS BACK THE CFG ASSOCIATED
WITH CONVERSION.
3. CS CAN BE HELD LOW OR CONNECTED TO CNV. CS IS SHOWN WITH FULL INDEPENDENT CONTROL.
4. FOR OPTIMAL PERFORMANCE, DATA ACCESS SHOULD NOT OCCUR DURING THE SAMPLING INSTANT. A MINIMUM TIME OF AT LEAST THE APERATURE DELAY, tAD, SHOULD LAPSE PRIOR TO DATA ACCESS.
10942-004
tCBD
图4. BUSY/SDO2禁用时的通用时序图
SOC
SOC
SOC
tCYC
EOC
EOC
tCONV
POWER
UP
PHASE
NOTE 1
NOTE 1
CONVERSION (n)
ACQUISITION (n + 1)
CONVERSION (n + 1)
ACQUISITION (n + 2)
CNV
tCNVH
NOTE 4
tAD
NOTE 3
1
SCK
16
1
16 1
16 1
16
1
16 1
16 1
16 1
16
NOTE 2
DIN
CFG (n + 2)
SDO
CH0
CH1
CH2
CH3
CFG (n + 3)
CH0
CH1
CH2
CH3
BUSY/
SDO2
CH4
CH5
CH6
CH7
CH4
CH5
CH6
CH7
DATA (n + 1)
DATA (n)
NOTES
1. DATA ACCESS CAN ONLY OCCUR AFTER CONVERSION. BOTH CONVERSION RESULT AND THE CFG REGISTER ARE UPDATED AT THE END OF THE CONVERSION (EOC).
2. A TOTAL OF 16 SCK FALLING EDGES ARE REQUIRED FOR CONVERSION RESULT. AN ADDITIONAL 16 EDGES AFTER THE LAST CONVERSION RESULT ON BUSY READS BACK THE CFG ASSOCIATED
WITH CONVERSION.
3. CS CAN BE HELD LOW OR CONNECTED TO CNV. CS IS SHOWN WITH FULL INDEPENDENT CONTROL.
4. FOR OPTIMAL PERFORMANCE, DATA ACCESS SHOULD NOT OCCUR DURING THE SAMPLING INSTANT. A MINIMUM TIME OF AT LEAST THE APERATURE DELAY, tAD, SHOULD LAPSE PRIOR TO DATA ACCESS.
图5. BUSY/SDO2使能时的通用时序图
Rev. 0 | Page 8 of 32
10942-005
CS
ADAS3023
绝对最大额定值
表4.
参数
模拟输入/输出
Inx，COM至AGND
REFx至AGND
REFIN至AGND
REFN至AGND
地电压差
AGND, RGND, DGND
电源电压
VDDH至AGND
VSSH至AGND
AVDD，DVDD，VIO至AGND
ACAP、DCAP、RCAP至AGND
数字输入/输出
CNV、DIN、SCK、RESET、
PD至DGND CS
SDO、BUSY/SDO2至DGND
内部功耗
结温
存储温度范围
热阻
θJA (LFCSP)
θJC (LFCSP)
注意，超出上述绝对最大额定值可能会导致器件永久性损
额定值
坏。这只是额定最值，并不能以这些条件或者在任何其它
VSSH − 0.3 V至VDDH + 0.3 V
AGND − 0.3 V至AVDD + 0.3 V
AGND − 0.3 V to +2.7 V
±0.3 V
±0.3 V
超出本技术规范操作章节中所示规格的条件下，推断器件
能否正常工作。长期在绝对最大额定值条件下工作会影响
器件的可靠性。
ESD警告
ESD(静电放电)敏感器件。
–0.3 V至+16.5 V
+0.3 V至−16.5 V
−0.3 V至+7 V
−0.3 V至+2.7 V
带电器件和电路板可能会在没有察觉的情况下放电。
尽管本产品具有专利或专有保护电路，但在遇到高能
量ESD时，器件可能会损坏。因此，应当采取适当的
ESD防范措施，以避免器件性能下降或功能丧失。
−0.3 V至VIO + 0.3 V
−0.3 V至VIO + 0.3 V
2W
125°C
−65°C至+125°C
44.1°C/W
0.28°C/W
Rev. 0 | Page 9 of 32
ADAS3023
4
0 AGND
3
9 VDDH
3
8 VSSH
3
7 REFN
3
6 REFN
3
5 RGND
3
4 REF2
3
3 REF1
3
2 REFIN
3
1 RCAP
引脚配置和功能描述
PIN 1
INDICATOR
ADAS3023
TOP VIEW
(Not to Scale)
30
29
28
27
26
25
24
23
22
21
AGND
AGND
AVDD
DVDD
ACAP
DCAP
AGND
AGND
DGND
DGND
NOTES
1. CONNECT THE EXPOSED PAD TO VSSH.
10942-006
CS
DIN
RESET
AGND
PD
SCK
VIO
SDO
BUSY/SDO2
CNV
1
2
3
4
5
6
7
8
9
0
1
1
1
1
1
1
1
1
1
2
IN0 1
IN1 2
IN2 3
IN3 4
AGND 5
IN4 6
IN5 7
IN6 8
IN7 9
COM 10
图6. 引脚配置
表5. 引脚功能描述
引脚编号
1至4
6至9
5, 14, 23,
24, 29,
30, 40
10
引脚名称
IN0至IN3
IN4至IN7
AGND
类型1
AI
AI
P
说明
输入通道0至输入通道3。
输入通道4至输入通道7。
模拟地。
AGND连接到系统模拟接地层。
COM
AI
11
CS
IN0至IN7公共通道输入。输入通道IN0至IN7以一个公共点为基准。对于所有PGIA增益，此引脚的
最大电压为±10.24 V。
片选。低电平有效信号。使能写入和读取数据的数字接口。共用串行总线时使用CS引脚。为实现
ADAS3023专用且简化的串行接口，可将CS连接至DGND或CNV。
12
DIN
DI
13
RESET
DI
15
PD
DI
数据输入。DIN是串行数据输入，用于写入16位配置(CFG)字，该配置字在SCK上升沿输入器件。
CFG是内部寄存器，在下一个转换脉冲结束时的上升沿更新，它与BUSY/SDO2的下降沿重合。
CFG寄存器在转换结束后的前16个时钟写入器件。
为避免串行总线上的数字活动破坏转换，请勿在转换期间写入数据。
异步复位。低电平至高电平转换可复位ADAS3023。中断电流转换(若已激活) 并复位CFG寄存器至
默认状态。
关断。低电平至高电平转换可关断ADAS3023，使器件工作电流最小。注意，PD必须保持高电
平，直到用户准备好给器件上电。器件上电后，用户必须等待100 ms，直到基准电压源使能，然后
等待一个伪转换完成，之后器件可以进行转换。
注意，PD释放后，RESET引脚会保持低电平100 ns。详情参见“省电模式”部分。
16
17
SCK
VIO
DI
P
串行时钟输入。发送至ADAS3023和来自该器件的DIN以及SDO数据与SCK同步。
数字接口电源。建议VIO的标称值应与主机接口的电源电压相等：1.8 V、2.5 V、3.3 V或5 V。
18
SDO
DO
19
BUSY/SDO2
DO
串行数据输出。转换结果通过此引脚输出，与SCK下降沿同步。转换结果以二进制补码格式通过
此引脚输出。
繁忙/串行数据输出2。当CS为逻辑高电平时，转换器繁忙信号始终通过BUSY/SDO2引脚输出。当
CS在EOC之后变为低电平时，如果SDO2使能，则SDO输出数据。转换结果通过此引脚输出，与
SCK下降沿同步。转换结果以二进制补码格式通过此引脚输出。
20
21, 22
25
CNV
DGND
DCAP
DI
P
P
26
ACAP
P
转换输入。转换在CNV引脚的上升沿启动。
数字地。将DGND连接到系统数字接地层。
内部2.5 V数字调节器输出引脚。使用一个10 μF电容和一个0.1 μF本地电容对DCAP(内部调节输出)进
行去耦。
内部2.5 V模拟调节器输出引脚。该调节器为内部ADC内核以及所有辅助模拟电路提供电源，但内
部基准电压源除外。使用一个10 μF电容和一个0.1 μF本地电容对此内部调节输出(ACAP)进行去耦。
Rev. 0 | Page 10 of 32
ADAS3023
引脚编号 引脚名称
27
DVDD
类型1
P
说明
5 V数字电源。使用一个10 μF电容和一个0.1 μF本地电容将DVDD电源去耦到DGND。
28
AVDD
P
5 V模拟电源。使用一个10 μF电容和一个0.1 μF本地电容将AVDD电源去耦到AGND。
31
RCAP
P
32
REFIN
33, 34
REF1, REF2
AI/O
35
36, 37
RGND
REFN
P
P
38
VSSH
P
39
VDDH
P
EP
N/A
内部2.5 V模拟调节器输出引脚。RCAP为内部基准电压源提供电源。使用一个10 μF电容和一个0.1 μF
本地电容对此内部调节输出(RCAP)进行去耦。
内部2.5 V带隙基准电压源输出、基准电压缓冲器输入或基准电压源关断输入。REF1和REF2必须在
外部连在一起。详情参见“基准电压源输入/输出”部分。
基准电压输入/输出。无论何种基准源，REF1和REF2都需要通过外部10 μF陶瓷电容进行单独去耦，
并且陶瓷电容应尽可能靠近REF1、REF2和REFN。
详情参见“基准电压源输入/输出”部分。
基准电压源地。RGND连接到系统模拟接地层。
基准电压输入/输出地。将REF1和REF2上的10 μF电容与REFN引脚相连，然后将REFN引脚与系统模
拟接地层相连。
高电压模拟负电源。VSSH的电源标称值为−15 V。
使用一个10 μF电容和一个0.1 μF本地电容对VSSH进行去耦。将裸露焊盘连接至VSSH。
高电压模拟正电源。VDDH的电源标称值为15 V。
使用一个10 μF电容和一个0.1 μF本地电容对VDDH进行去耦。
裸露焊盘。将裸露焊盘连接至VSSH。
1
AI = 模拟输入，AI/O = 模拟输入/输出，DI = 数字输入，DO = 数字输出，P = 电源，N/A表示不适用。
Rev. 0 | Page 11 of 32
ADAS3023
典型工作特性
除非另有说明，VDDH = 15 V，VSSH = −15 V，AVDD = DVDD = 5 V，VIO = 1.8 V至AVDD。
350000
300000
0.5
250000
0
188714
200000
150000
–0.50
100000
43158
50000
49152
57344 65536
CODE
0
10942-102
40960
0
0
201
18671
908
2
0
0
CODE IN HEX
10942-105
0
248346
8007
250000
8006
0.25
图11. 一个直流输入的直方图(码中心)，PGIA增益 = 0.8
图8. 差分非线性(DNL)与码的关系，所有PGIA增益
400000
PGIA GAIN = 0.2
fS = 500kSPS
INTERNAL REFERENCE
300000
0
8005
300000
32768
1
8004
0.50
–0.75 FOR ALL PGIA GAINS
DNL MAX = 0.794
DNL MIN = –0.661
–1.00
0
8192 16384 24576
1481
PGIA GAIN = 0.8
fS = 500kSPS
INTERNAL REFERENCE
8003
350000
–0.25
350000
PGIA GAIN = 1.6
fS = 500kSPS
INTERNAL REFERENCE
300000
278780
250000
200000
450
9497
6254 238
3
8071
6
8070
0
CODE IN HEX
图12. 一个直流输入的直方图(码中心)，PGIA增益 = 1.6
图9. 一个直流输入的直方图(码中心)，PGIA增益 = 0.2
Rev. 0 | Page 12 of 32
10942-106
CODE IN HEX
0
806F
0
806E
8000
0
806D
7FFF
7
56261
806C
7FFE
6909
10942-103
83
8003
0
8002
0
8001
0
7FFD
23813
70413
806B
50000
806A
50000
8007
100000
8006
100000
8005
150000
8004
150000
185455
171423
8069
190408
200000
8068
COUNT
250000
COUNT
962
8002
0.75
COUNT
DNL (LSB)
400000
0
0
CODE IN HEX
1.00
350000
0
图10. 一个直流输入的直方图(码中心)，PGIA增益 = 0.4
图7. 积分非线性 (INL)与码的关系，所有PGIA增益
400000
0
10942-104
CODE
0
8001
57344 65536
8000
49152
7FFF
40960
8001
32768
8000
24576
7FFF
16384
7FFE
8192
10942-101
0
7FFE
50000
7FFD
–1.5
97631
74640
7FFC
100000
7FFB
–1.0
7FFA
150000
7FF9
–0.5
–2.0
325285
200000
7FF8
0
7FF7
COUNT
1.0
PGIA GAIN = 0.4
fS = 500kSPS
INTERNAL REFERENCE
7FFD
1.5
INL (LSB)
400000
FOR ALL PGIA GAINS
INL MAX = 0.875
INL MIN = –1.216
8067
2.0
ADAS3023
60
0
PGIA GAIN = 0.4
fS = 500kSPS
fIN = 1.12kHz
SNR = 91.2dB
SINAD = 91.1dB
THD = –107.0dB
SFDR = 106.0dB
INTERNAL REFERENCE
–20
50
AMPLITUDE (dBFS)
–40
30
20
0
1
2
3
4
5
–100
–120
11
3
0
–80
6
5
7
6
8
–140
2
3
9
10 11 12 13 14 15
2
3
REFERENCE DRIFT (ppm/°C)
–160
0
0
46
AMPLITUDE (dBFS)
–40
250
28
20
–60
–80
–100
–120
13
10
–140
0
1
2
3
1
4
5
6
7
8
9
10 11 12 13 14 15
REFERENCE BUFFER DRIFT (ppm/°C)
–160
10942-117
0
2
0
0
–60
–40
–80
–100
–60
–100
–140
–140
100
150
200
FREQUENCY (kHz)
250
10942-107
–120
50
250
–80
–120
0
200
PGIA GAIN = 1.6
fS = 500kSPS
fIN = 1.12kHz
SNR = 87.3dB
SINAD = 87.2dB
THD = –103.0dB
SFDR = 106.0dB
INTERNAL REFERENCE
–20
AMPLITUDE (dBFS)
–40
150
图17. 1 kHz FFT，PGIA增益 = 0.8
PGIA GAIN = 0.2
fS = 500kSPS
fIN = 1.12kHz
SNR = 91.3dB
SINAD = 91.3dB
THD = –110.6dB
SFDR = 106.6dB
INTERNAL REFERENCE
–20
100
FREQUENCY (kHz)
图14. 基准电压缓冲器漂移，内部基准电压源
0
50
10942-109
COUNT
40
30
200
PGIA GAIN = 0.8
fS = 500kSPS
fIN = 1.12kHz
SNR = 89.7dB
SINAD = 89.6dB
THD = –104.0dB
SFDR = 105.0dB
INTERNAL REFERENCE
–20
50
150
图16. 1 kHz FFT，PGIA增益 = 0.4
60
AMPLITUDE (dBFS)
100
FREQUENCY (kHz)
图13. 基准电压漂移，内部基准电压源
–160
50
10942-108
10
10942-116
14 15 13 13
–60
–160
0
50
100
150
200
FREQUENCY (kHz)
图18. 1 kHz FFT，PGIA增益 = 1.6
图15. 1 kHz FFT，PGIA增益 = 0.2
Rev. 0 | Page 13 of 32
250
10942-110
COUNT
40
–80
CH1,
CH3,
CH4,
CH4,
CH4,
500kSPS,
200kSPS,
100kSPS,
100kSPS,
100kSPS,
PGIA GAIN =
PGIA GAIN =
PGIA GAIN =
PGIA GAIN =
PGIA GAIN =
0.8
0.8
0.8
0.2
0.4
VSSH CURRENT (mA)
CROSSTALK (dB)
–85
2 ACTIVE CHANNELS,
4 ACTIVE CHANNELS,
6 ACTIVE CHANNELS,
8 ACTIVE CHANNELS,
8 ACTIVE CHANNELS,
–90
–95
–100
CH4, 8 ACTIVE CHANNELS, 100kSPS, PGIA GAIN = 0.8
CH4, 8 ACTIVE CHANNELS, 100kSPS, PGIA GAIN = 1.6
1k
10k
100k
1M
FREQUENCY (Hz)
10942-113
–105
100
–2.0
VSSH = –15V
–2.5
–3.0
2 ACTIVE CHANNELS, PGIA GAIN = 0.2
–3.5
2 ACTIVE CHANNELS, PGIA GAIN = 1.6
–4.0
–4.5
–5.0
4 ACTIVE CHANNELS, PGIA GAIN = 0.2
–5.5
4 ACTIVE CHANNELS, PGIA GAIN = 1.6
–6.0
–6.5
–7.0
8 ACTIVE CHANNELS, PGIA GAIN = 0.2
–7.5
6 ACTIVE CHANNELS, PGIA GAIN = 0.2
–8.0
–8.5
–9.0
8 ACTIVE CHANNELS, PGIA GAIN = 1.6
–9.5
–10.0
6 ACTIVE CHANNELS, PGIA GAIN = 1.6
–10.5
–11.0
10
100
1000
THROUGHPUT (kSPS)
图22. VSSH电流与吞吐速率的关系
图19. 串扰与频率的关系
110
20
PGIA GAIN = 0.2
PGIA GAIN = 0.4
PGIA GAIN = 0.8
PGIA GAIN = 1.6
100
AVDD = 5V
19
18
AVDD CURRENT (mA)
90
CMRR (dB)
10942-118
ADAS3023
80
70
60
17
16
INTERNAL REFERENCE
15
14
13
EXTERNAL REFERENCE
12
50
10
100
1k
10k
FREQUENCY (Hz)
10
10
THROUGHPUT (kSPS)
1000
图23. AVDD电流与吞吐速率的关系
3.5
DVDD = 5V
3.2
DVDD CURRENT (mA)
2.9
2.6
2.3
2.0
1.7
1.4
1.1
0.8
10942-115
VDDH CURRENT (mA)
图20. CMRR与频率的关系
11.0
6 ACTIVE CHANNELS, PGIA GAIN = 1.6
10.5 VDDH = 15V
10.0
8 ACTIVE CHANNELS, PGIA GAIN = 1.6
9.5
9.0
8.5
6 ACTIVE CHANNELS, PGIA GAIN = 0.2
8.0
8 ACTIVE CHANNELS, PGIA GAIN = 0.2
7.5
7.0
6.5
6.0
4 ACTIVE CHANNELS, PGIA GAIN = 1.6
5.5
5.0
4.5
4 ACTIVE CHANNELS, PGIA GAIN = 0.2
4.0
2 ACTIVE CHANNELS, PGIA GAIN = 1.6
3.5
3.0
2.5
2 ACTIVE CHANNELS, PGIA GAIN = 0.2
2.0
10
100
1000
100
THROUGHPUT (kSPS)
图21. VDDH电流与吞吐速率的关系
0.5
10
100
THROUGHPUT (kSPS)
图24. DVDD电流与吞吐速率的关系
Rev. 0 | Page 14 of 32
1000
10942-120
1
10942-114
40
10942-119
11
ADAS3023
图25. SNR与温度的关系
10
图27. 归一化失调误差漂移，PGIA增益 = 0.2
130
10942-122
120
110
90
100
80
70
60
40
10942-123
130
120
110
100
90
80
70
60
40
30
20
2
0
–2
–4
–6
图30. 归一化失调误差漂移，PGIA增益 = 1.6
Rev. 0 | Page 15 of 32
10942-124
130
120
110
90
80
CH3
CH7
100
TEMPERATURE (°C)
CH2
CH6
70
60
CH1
CH5
40
30
–10
CH0
CH4
50
–8
20
10942-121
130
120
110
90
80
CH3
CH7
100
TEMPERATURE (°C)
CH2
CH6
70
60
50
40
30
20
10
0
–10
–20
–30
–40
–50
CH1
CH5
CH3
CH7
4
10
–3
CH0
CH4
CH2
CH6
TEMPERATURE (°C)
0
–2
6
–10
0
–1
–5
CH1
CH5
PGIA GAIN = 1.6
EXTERNAL REFERENCE
fS = 125kSPS
TA = 25°C
–20
1
8
–60
NORMALIZED OFFSET ERROR DRIFT (LSB)
2
–4
10
CH0
CH4
50
–4
图29. 归一化失调误差漂移，PGIA增益 = 0.8
PGIA GAIN = 0.2
EXTERNAL REFERENCE
fS = 125kSPS
TA = 25°C
–60
NORMALIZED OFFSET ERROR DRIFT (LSB)
3
30
–3
图26. THD与温度的关系
5
20
–2
–5
10942-112
130
120
110
TEMPERATURE (°C)
100
90
80
70
60
50
40
30
20
10
–10
–20
–30
–40
–50
–60
0
–115
0
–1
0
–110
1
–10
–105
4
TEMPERATURE (°C)
CH3
CH7
2
–20
–100
3
–30
THD (dB)
–95
–120
CH2
CH6
PGIA GAIN = 0.8
EXTERNAL REFERENCE
fS = 125kSPS
TA = 25°C
–30
–90
4
–40
–85
5
PGIA GAIN = 0.4, fS = 500kSPS
PGIA GAIN = 0.8, fS = 250kSPS
PGIA GAIN = 0.8, fS = 125kSPS
PGIA GAIN = 1.6, fS = 167kSPS
–60
CH1,
CH2,
CH5,
CH3,
CH1
CH5
图28. 归一化失调误差漂移，PGIA增益 = 0.4
NORMALIZED OFFSET ERROR DRIFT (LSB)
–80
0
CH0
CH4
50
–4
10
130
–3
–5
10942-111
120
110
90
TEMPERATURE (°C)
100
80
70
60
50
40
30
20
0
–10
–20
–30
–40
–50
–60
80
10
82
–2
–10
84
–1
–20
86
0
–30
88
1
–40
90
–50
92
2
–40
SNR (dB)
94
3
PGIA GAIN = 0.4
EXTERNAL REFERENCE
fS = 125kSPS
TA = 25°C
–60
96
4
–50
98
5
PGIA GAIN = 0.4, fS = 500kSPS
PGIA GAIN = 0.8, fS = 250kSPS
PGIA GAIN = 0.8, fS = 125kSPS
PGIA GAIN = 1.6, fS = 167kSPS
–50
CH1,
CH2,
CH5,
CH3,
NORMALIZED OFFSET ERROR DRIFT (LSB)
100
ADAS3023
–3
10
图32. 归一化增益误差漂移误差，PGIA增益 = 0.4
130
10942-127
120
110
90
100
80
70
60
40
30
–4
–6
图34. 归一化增益误差漂移误差，PGIA增益 = 1.6
Rev. 0 | Page 16 of 32
10942-128
130
120
110
90
80
CH3
CH7
100
TEMPERATURE (°C)
CH2
CH6
70
60
CH1
CH5
40
30
–10
CH0
CH4
50
–8
20
10942-126
130
120
110
90
80
CH3
CH7
100
TEMPERATURE (°C)
CH2
CH6
70
60
50
40
30
20
10
0
–10
–20
–30
–40
–50
–5
CH1
CH5
0
–2
10
–3
2
0
–2
CH0
CH4
TEMPERATURE (°C)
CH3
CH7
4
–10
0
–1
6
–20
1
–4
CH2
CH6
PGIA GAIN = 1.6
EXTERNAL REFERENCE
fS = 125kSPS
TA = 25°C
–30
2
8
–40
PGIA GAIN = 0.4
EXTERNAL REFERENCE
fS = 125kSPS
TA = 25°C
–60
3
CH1
CH5
图33. 归一化增益误差漂移误差，PGIA增益 = 0.8
NORMALIZED GAIN ERROR DRIFT (LSB)
4
–60
NORMALIZED GAIN ERROR DRIFT (LSB)
5
20
–60
图31. 归一化增益误差漂移误差，PGIA增益 = 0.2
0
CH0
CH4
50
–4
–5
10942-125
130
120
110
90
TEMPERATURE (°C)
CH3
CH7
100
80
CH2
CH6
70
60
CH1
CH5
40
30
20
0
10
–10
–20
–30
–60
–40
CH0
CH4
–5
50
–4
–2
10
–3
–1
–10
–2
0
–20
–1
1
–30
0
2
–40
1
3
PGIA GAIN = 0.8
EXTERNAL REFERENCE
fS = 125kSPS
TA = 25°C
–50
2
4
–50
3
NORMALIZED GAIN ERROR DRIFT (LSB)
4
5
PGIA GAIN = 0.2
EXTERNAL REFERENCE
fS = 125kSPS
TA = 25°C
–50
NORMALIZED GAIN ERROR DRIFT (LSB)
5
ADAS3023
术语
工作输入电压范围
失调误差
工作输入电压范围是输入通道IN0至IN7和COM上可以施
理想情况下，MSB转换发生在比模拟地高½ LSB的输入电平
加的最大输入电压范围，包括共模电压。
处。失调误差是指实际跃迁与该点的偏差。
差分输入电压范围
增益误差
差分输入电压范围为最大差分满量程输入范围。数值随所
理想情况下，当一个模拟电压低于标称满量程1½ LSB时，
选的可编程增益设置而改变。
发生最后一个码跃迁(从011 … 10到011 … 11)。增益误差是
指在消除失调误差之后，最后一个码转换的实际电平与理
通道关断泄漏
想电平的偏差，用LSB(或满量程范围的百分比)表示。与之
通道关断泄漏是通道关断时的泄漏电流。
非常相似的一个概念是满量程误差(也用LSB或满量程范围
的百分比表示)，后者包括失调误差的影响。
通道导通泄漏
通道导通泄漏是通道导通时的泄漏电流。
孔径延迟
共模抑制比(CMRR)
孔径延迟衡量采集性能，指从CNV输入的上升沿到输入信
CMRR是转换结果中折合到输入端的信号幅度与一对输入
号可进行转换的时间。
经共模调制后的信号幅度之比，以分贝(dB)表示。CMRR
衡量ADAS3023抑制噪声信号的能力，比如输入端常见的
电源线噪声。此规格对所有输入通道(IN0至IN7，相对于
COM)进行测试和指定。
动态范围
动态范围指满量程的均方根值与施加−60 dBFS输入信号时测
得的总均方根噪声之比，用分贝(dB)表示。
信噪比(SNR)
瞬态响应
瞬态响应衡量系统在施加满量程阶跃信号后，ADAS3023
对输入进行准确采集所需的时间。
SNR指实际输入信号的均方根值与奈奎斯特频率以下除谐
波和直流以外所有其它频谱成分的均方根和之比，用分贝
(dB)表示。
最低有效位(LSB)
LSB是转换器可以表示的最小增量。对于N位分辨率的全差
分输入ADC，LSB(单位：伏特)的计算公式如下：
信纳比(SINAD)
SINAD指实际输入信号的均方根值与奈奎斯特频率以下包
括谐波但直流除外的所有其它频谱成分的均方根和之比，
2V
LSB (V) = REF
2N
用分贝(dB)表示。
总谐波失真(THD)
积分非线性误差(INL)
INL是指每个码与一条从负满量程画到正满量程的直线偏
THD指前五个谐波成分的均方根和与满量程输入信号的均
方根值之比，用分贝(dB)表示。
差。用作负满量程的该点出现在第一个码跃迁之前的½
LSB处。正满量程定义为超出最后一个码跃迁1½ LSB的一个
电平。从各码的中心到该直线的距离即为偏差(见图37)。
无杂散动态范围(SFDR)
SFDR指输入信号与峰值杂散信号的均方根幅值之差，用分
贝(dB)表示。
差分非线性误差(DNL)
在一个理想ADC中，码跃迁相距1 LSB。DNL是指实际值与
此理想值的最大偏差。经常用保证无失码的分辨率来描
述DNL。
Rev. 0 | Page 17 of 32
ADAS3023
通道间串扰
基准电压温度系数
通道间串扰衡量任意通道之间，以及与其它所有通道之间
基准电压温度系数是在TMIN、TA (25°C)和TMAX时测量的最大
的串扰水平，其测量方法是将一个直流输入信号施加于待
和最小基准输出电压(VREF)与25°C时的输出电压的典型偏
测通道，并将一个满量程10 kHz正弦波信号施加于其它所有
移，用ppm/°C表示。
通道。泄漏进入测试通道的信号量即为串扰，用分贝(dB)
TCV REF (ppm/°C) =
表示。
V REF ( Max ) – V REF ( Min)
V REF (25°C ) × (T MAX – TMIN )
× 10 6
其中：
VREF (Max)为TMIN、TA (25°C)或TMAX时的最大VREF。
VREF (Min)为TMIN、TA (25°C)或TMAX时的最小VREF。
VREF(25°C)为25°C时的VREF。
TMAX = +85°C.
TMIN = −40°C.
Rev. 0 | Page 18 of 32
ADAS3023
工作原理
概述
ADAS3023采用差分结构提供真正的高阻抗输入，并可抑
ADAS3023是单芯片上集成典型元器件的8通道16位同步数
制输入端的共模信号。这种架构不需要额外的输入缓冲器
据采集系统，易于使用且可编程。它能同时转换两个通
(运算放大器)，而使用基于开关电容的SAR型ADC时，常
道，吞吐速率高达500 kSPS。ADAS3023具有如下特性：
常需要输入缓冲器来实现信号缓冲、电平转换、放大、衰
• 高阻抗输入
减和降低反冲。
• 高共模抑制
各通道输入的可编程增益设置的数字控制通过配置(CFG)
• 8通道低泄漏采样保持器
寄存器设置。
• 可编程增益仪表放大器(PGIA)具有±2.56 V至±20.48 V的
转换结果通过串行数据输出(SDO)和BUSY/SDO2引脚上的
4个可选差分输入范围
可选第二串行数据输出以二进制补码格式输出。数字接口
• 16位无失码的PulSAR® ADC
采 用 专 用 的 芯 片 选 择 引 脚 (CS)， 控 制 数 据 传 入 /传 出
• 内置精密、低漂移4.096 V基准电压源和缓冲器
ADAS3023，并提供BUSY/SDO2输出、异步复位(RESET)以
ADAS3023采用ADI专利的高压 iCMOS工艺，电源电压为
及掉电(PD)输入。
±15 V时允许高达±20.48 V的差分输入电压范围，适合工业
ADAS3023内部基准电压源使用经过内部温度补偿的2.5 V输
应用。
出带隙基准电压和精密缓冲器放大器，提供4.096 V高精度
该器件采用小型、6 mm × 6 mm、40引脚LFCSP封装，工作
系统基准电压。
温度为−40°C至+85°C工业温度范围。具有类似电路的典型
所有这些元件均通过串行(兼容SPI)16位CFG寄存器进行配
分立式多通道数据采集系统所需的电路板空间多于
置。转换完成后，可读取配置和转换结果。
ADAS3023。因此，ADAS3023解决方案的优势包括更小的
ADAS3023至少需要用到3个电源：+15 V、−15 V和+5 V。
尺寸和更简单的设计要求，因而可加快产品上市时间并降
低成本。
内部低压差调节器提供所需的2.5 V系统电压，并且必须通
操作
专用的VIO逻辑电平电压源，ADAS3023能够与1.8 V至5 V
ADAS3023的模拟电路包括一个高阻抗、低泄漏跟踪保持
的任意数字逻辑系列器件实现接口(见表9)。
过专用引脚进行外部去耦(ACAP、DCAP和RCAP)。使用
PGIA，它具有高共模抑制性能，可接受±2.56 V、±5.12 V、
CNV引脚的上升沿发起转换，并将ADAS3023的状态从跟
±10.24 V和±20.48 V的满量程差分电压(见图15)。ADAS3023
踪变为保持。ADAS3023在这一阶段执行模拟信号调理和
可配置为同时对2个、4个、6个或8个通道进行采样。
转换。完成信号调理后，ADAS3023回到跟踪状态，同时
对样本进行量化处理。这两部分操作满足所需的建立时间
要求，同时以16位精度获得高达500 kSPS的快速吞吐速率。
VDDH AVDD DVDD
VIO
RESET
PD
CNV
LOGIC/
INTERFACE
BUSY
CS
TRACK
AND
HOLD
PulSAR
ADC
PGIA
SCK
DIN
SDO
ADAS3023
REFIN
BUF
REF
VSSH AGND DGND REFx
图35. 简化功能框图
Rev. 0 | Page 19 of 32
10942-007
DIFF TO
COM
IN0
IN1
IN2
IN3
IN4
IN5
IN6
IN7
COM
ADAS3023
tCYC
tCONV
传递函数
tACQ
ADAS3023的理想传递特性如图37所示。输入配置为差分
输入范围，数据输出为二进制补码形式，如表6所示。
PHASE
CONVERSION
ACQUISITION
10942-008
CNV
TWOS
STRAIGHT
COMPLEMENT
BINARY
无论信号的类型如何(单端对称或非对称)，ADAS3023都能
转换所有使能输入和COM引脚上的信号。
完成转换后，转换结果可在下一次转换完成前的任意时刻
111...111
011...110
011...101
111...110
111...101
100...010
000...010
100...001
000...001
100...000
000...000
–FSR
ADC CODE
够像工业标准差分放大器或仪表放大器那样，以差分方式
011...111
数据。ADAS3023具有一个片上转换时钟，因此转换过程
不需要串行时钟(SCK)，只是在将结果提供给用户时需要。
–FSR + 1LSB
+FSR – 1LSB
+FSR – 1.5LSB
–FSR + 0.5LSB
ANALOG INPUT
图37. ADC理想传递函数
表6. 输出码和理想输入电压
说明
FSR − 1 LSB
中间电平 + 1 LSB
中间电平
中间电平 − 1 LSB
−FSR + 1 LSB
−FSR
差分模拟输入，VREF = 4.096 V
(32,767 × VREF)/ (32,768 × PGIA增益)
(VREF/(32,768 × PGIA gain))
0
−(VREF/(32,768 × PGIA增益))
−(32,767 × VREF)/ (32,768 × PGIA增益)
−VREF × PGIA增益
Rev. 0 | Page 20 of 32
数字输出码
(二进制补码，十六进制数)
0x7FFF
0x0001
0x0000
0xFFFF
0x8001
0x8000
10942-009
回读。在BUSY/SDO2为高电平有效的静止期内应避免回读
ADAS3023
D2
+
L2
47µH
COUT3
4.7µF
C2
1µF
+
1.78Ω
RFILT
L1
47µH
+5V
CIN +
1µF
L3
C1
1µF
1µF COUT1 +
1µF
R B0
1Ω
+15V
+ COUT2
2.2µF
VDDH
REN
ENABLE
50kΩ
ADP1613
C C1 +
12nF
+
COMP
CC2
10pF
R C1
100kΩ
FREQ
EN
VIN
GND
SW
RF2
4.22kΩ
RESET
PD
IN0
IN1
IN2
IN3
IN4
IN5
IN6
IN7
CNV
LOGIC/
INTERFACE
CSS +
1µF
BUSY
CS
TRACK
AND
HOLD
PulSAR
ADC
PGIA
SCK
DIN
SDO
REFIN
BUF
COM
CV5 + RS2
DNI
1µF
VIO
DIFF TO
COM
R S1
0Ω
SS
FB
AVDD DVDD
ADAS3023
REF
Z1
DNI
VSSH
+5V
+5V
4.096V
–15V
RF1B
47.5kΩ
REFx
AGND DGND
+
ADR434
–
10942-200
VIN = +5V
+
D1
AD8031
图38. 完整的5 V、单电源、8通道数据采集系统，集成PGIA
VDDH
典型应用连接图
如图38所示，ADP1613用于低成本SEPIC-Ćuk拓扑，是
ADAS3023在外部5 V电源供电情况下，为其提供20 mA时所
INx OR COM
CPIN
需±15 V高压稳定电源以及最大值为3 mV的低输出纹波的理
TRACK
AND
HOLD
PGIA
VSSH
想选择。ADP1613尽可能地减少了外部元器件数目，并且具
有超过86%的效率，因此它能满足ADAS3023的规格要求。
10942-010
有关此测试设置的完整信息，请参见电路笔记CN-0201。
AGND
模拟输入
图39. 等效模拟输入电路
输入结构
ADAS3023在各通道输入(IN0至IN7)与公共参考(COM)之间
可编程增益
使用差分输入结构，所有通道同时采样。
ADAS3023集成一个可编程增益仪表放大器(PGIA)，它具
图39显示了这些输入的等效电路。二极管为模拟输入(IN0
至IN7)和COM提供针对高压电源(VDDH和VSSH)的ESD保
护。应确保模拟输入信号不超过供电轨0.3 V以上，否则会
有四个可选范围。PGIA设置由一个输入引脚和COM引脚
上的最大绝对差分输入电压(例如INx至COM)确定。上电
与默认条件预设为±20.48 V (PGIA = 11)输入范围。
造成二极管正偏，并开始传导电流。超出绝对最大额定值
注意，由于ADAS3023能够采用任何输入类型，比如双极
的电压可能导致ADAS3023永久性损坏(见表4)。
性单端或伪双极性等，因此必须设置PGIA以充分利用器件
允许的输入范围。
Rev. 0 | Page 21 of 32
ADAS3023
INx+
+2.56V
置以及PGIA增益。
0V
表7. 差分输入范围、LSB大小和PGIA设置
差分输入范围，
INx − COM (V)
±20.48
±10.24
±5.12
±2.56
LSB (μV)
625
312.5
156.3
78.13
PGIA
增益
(V/V)
0.2
0.4
0.8
1.6
PGIA
CFG
11
00
01
10
INx+
ADAS3023
5.12V p-p
COM
–2.56V
COM
10942-012
表7描述了每个差分输入范围和对应的LSB大小、PGIA位设
图41. 最佳单端配置，使用全部代码
注意，由于4.096 V的基准电压以及PGIA的缩放比例，例子
中的电压并非整数值。对于本例中的各种PGIA增益，
COM输入引脚上的最大容许直流失调电压如表8所示。
表8. COM输入上的直流失调电压和PGIA设置1
共模工作范围
差分输入共模范围根据给定通道所选的输入范围和高压电
源的变化而改变。注意，任何输入引脚的工作输入电压(见
“技术规格”部分)相对于VDDH/VSSH电源都需要具有至少
2.5 V的裕量：
PGIA增益(V/V)
0.2
0.4
0.8
1.6
1
(VSSH + 2.5 V) ≤ INx/COM ≤ (VDDH – 2.5 V)
COM上的直流失调电压(V)
0
0
±5.12
±7.68
INx上的满量程信号。
基准电压输入/输出
以下部分提供了针对各种输入信号进行PGIA设置的一些示
ADAS3023允许选择内部基准电压源、使用内部缓冲器的
例。注意，ADAS3023始终计算Inx和COM信号的差值。
外部基准电压源或外部基准电压源。
非零直流失调单端信号(非对称)
ADAS3023的内部基准电压源提供出色的性能，可以用于
由于输入端的最大差分电压为5.12 V p-p，当具有2.56 V直流
几乎所有应用。可通过内部基准电压源使能位(REFEN)和
失调的5.12 V p-p信号连接其中一个输入(INx+)，同时信号
REFIN引脚设置基准电压源选择模式，如以下各部分所述
的直流地检测与COM相连时，±5.12 V范围下的PGIA增益设
(“内部基准电压源”、“外部基准电压源和内部缓冲器”、“外
置为01。这种情况仅使用传递函数的一半代码。
部基准电压源”和“基准电压源去耦”)。
INx+
VOFF
0V
内部基准电压源
5.12V p-p
COM
精确的内部基准电压源经过工厂调整，适合大部分应用。
ADAS3023
VOFF
COM
将CFG寄存器中的REFEN位置1(默认值)则使能内部基准电
10942-011
INx+
+5.12V
压源，并可在REF1和REF2引脚上产生4.096 V电压；该输出
电压用作主要的系统基准电压。未经缓冲的2.5 V(典型值)带
图40. 典型单端单极性输入，仅使用一半代码
0 V直流失调单端信号(对称)
隙基准电压输出至REFIN引脚，需采用外部10 µF和0.1 µF电
与“非零直流失调单端信号(非对称)”部分中的示例相比，
容的并联组合以降低输出端噪声。REFIN的电流输出有
如果可行的话，对于单端信号而言，更好的解决方案是消
限，如果后接一个适当的缓冲器，如AD8031等，则它可以
除INx和COM之间的一部分直流失调，使平均电压为0 V(围
用作一个源。注意，由于内部放大器使用固定增益，
绕地检测对称)。输入端的差分电压从未超过±2.56 V，并且
REFIN输出的负载过高会降低4.096 V系统的基准电压。
PGIA增益配置针对±2.56 V范围进行设置(10)。这种情况使用
内部基准电压输出经过调整后达到预期的4.096 V，初始精度
可供传递函数使用的所有代码，充分利用了器件允许的差
为±8 mV。基准电压还经过温度补偿，典型温漂为±5 ppm/°C。
分输入范围。
使用内部基准电压源时，ADAS3023应按照图42所示进行
去耦。注意，REF1和REF2连接均短接在一起，并利用
REFIN输出和RCAP内部调节电源上的适当去耦电容去耦。
Rev. 0 | Page 22 of 32
ADAS3023
0.1µF
0.1µF
10µF
0.1µF
10µF
REFN
REF2
在交流应用中勉强保持稳定的能力，但也适用于运行在直
10µF
REFN
REF1
流应用中的放大器，如基准电压源。
REFN
记住，针对基准电压引脚的位判断过程对基准电压源动态可
REFIN
见，因此可能需要进行超出本数据手册范围的进一步分析。
BAND
GAP
0.1µF
10942-013
ADAS3023
REFERENCE
SOURCE = 4.096V
RCAP
1µF
RGND
10µF
图42. 4.096V内部基准电压源连接
REFN
0.1µF
10µF
REF2
REFN
REFIN
REF1
外部基准电压源和内部缓冲器
ADAS3023
能时，则需使用外部基准电压源和内部缓冲器。
BAND
GAP
RCAP
1µF
RGND
将REFEN位设置为0便可禁用内部带隙基准电压源，允许
用户向REFIN引脚提供外部基准电压(典型值为2.5 V)。内部
缓冲器保持使能状态，因此无需使用外部缓冲器放大器，
即可产生主要的系统基准电压。当REFIN = 2.5 V且REF1、
REF2输出4.096 V时，这将是系统的主要基准电压。
10942-015
当采用通用系统基准电压源，或者要求具有更佳的漂移性
图44. 外部基准电压源
基准电压源去耦
对于“基准电压输入/输出”部分所描述的任何基准电压源拓
扑，ADAS3023的REF1和REF2基准电压引脚具有动态阻
抗，因此无论引脚用于输入或输出，都需要进行充分去
就本配置而言，如图43所示连接外部基准电压源。由于内
耦。这种去耦通常是这样完成的：将低ESR电容分别连接
部缓冲器可处理ADAS3023基准电压要求的动态变化，因
REF1和REF2引脚，并与伴随的REFN回流路径相连。“基准
此任何2.5 V的基准电压(低功耗、低漂移、小尺寸封装等)均
电压输入/输出”部分描述的全部基准电压源拓扑，建议都
可用于此配置。
使用陶瓷芯片电容(X5R、1206尺寸)进行去耦。
0.1µF
10µF
REFN
0.1µF
10µF
REF2
REFN
0.1µF
10µF
REF1
REFN
基准电压源去耦电容的位置对系统性能有很大的影响。使
REFERENCE
SOURCE = 2.5V
用粗PCB走线，去耦电容与ADAS3023应位于同一侧，并安
装在REF1和REF2引脚附近。将返回路径路由至REFN输入
REFIN
端，进而将该输入连接至系统的模拟接地层。当需要连接
BAND
GAP
内部PCB时，应利用尽可能多的过孔，以减小回流路径到
RCAP
1µF
RGND
10942-014
ADAS3023
图43. 使用内部缓冲器的外部基准电压源
地的电阻。
使用最短的距离和多个过孔，将REFN和RGND输入连接到
系统的模拟接地层，最好与焊盘相邻。常见的错误是把这
外部基准电压源
些走线路由至与系统地相连的独立走线。这可能会产生噪
对于需要精确、低漂移、4.096 V基准电压的应用，可以使
声，进而影响LSB灵敏度。为了不产生这类噪声，应使用
用外部基准电压源。注意，在这种模式下，禁用内部缓冲
带有接地层的多层PCB，而非单面或双面电路板。
器 需 要 将 REFEN置 位 为 0， 并 将 REFIN驱 动 或 连 接 至
AGND，因此需要硬件和软件两种控制。若仅驱动REF1和
REF2引脚但却没有禁用内部缓冲器，则会导致驱动放大器
的输出端发生源电流/吸电流冲突。
可以使用低至2.2 μF的更小基准电压去耦电容，它对性能(主
要是DNL和THD)的影响极小。此外，不需要额外的低值
陶瓷去耦电容(如100 nF)，而这在抑制高频噪声的去耦方案
中很常见。
将4.096 V精密基准电压源直接连到REF1和REF2，以作为系
统的主基准电压(参见图44)；推荐两种基准电压源ADR434
或ADR444。
对于使用多个ADAS3023器件或其它PulSAR ADC的应用，
使用内部基准电压缓冲器缓冲外部基准电压会更有效，这
样能降低SAR转换串扰。
若使用运算放大器作为外部基准电压源，则在驱动容性负
载方面需多加留意。运算放大器的容性负载通常指放大器
Rev. 0 | Page 23 of 32
ADAS3023
基准电压源温度系数(TC)会直接影响系统的满量程精度，
VIO是可变数字输入/输出电源，能够与范围为1.8 V至5 V
因此，在满量程精度非常重要的应用中，必须特别注意温
(DVDD电源最大值)的逻辑电平直接接口。为了减少所需
度系数。例如，基准电压源±15 ppm/°C的温度系数将使满
电源数目，当DVDD通过RC滤波器从模拟电源供电时，作
量程精度以±1 LSB/°C的幅度改变。
为替代方案，VIO可与DVDD相连。建议使用的低压差调
节器有：ADP3334、ADP1715、ADP7102和ADP7104，可
电源
针对AVDD、DVDD和VIO电源使用。注意，用户必须按
ADAS3023使用五个电源：AVDD、DVDD、VIO、VDDH和
照如下顺序给ADAS3023电源上电：
VSSH(见表9)。注意，由于ACAP、DCAP和RCAP引脚是内
1. VIO
部电源调节器的输出，因此有关这些引脚的信息仅供参考。
2. VDDH
表9. 电源
引脚名称
AVDD
DVDD
VIO
功能
5 V模拟内核
5 V数字内核
数字输入/输出
VDDH
VSSH
ACAP
DCAP
RCAP
正高电压
负高电压
2.5 V模拟内核
2.5 V数字内核
2.5 V模拟内核
3. VSSH
是否需要
需要
需要，可连接AVDD
需要，可连接DVDD以
获得5 V电平
需要，+15 V典型值
需要，−15 V典型值
不需要，片内集成
不需要，片内集成
不需要，片内集成
4. DVDD
5. AVDD
6. REFx
高压电源
器件需要高压双极性电源VDDH和VSSH，这些电源至少应
比最大工作输入电压大2.5 V。具体来说，输入引脚的任何
工作输入电压(见表2的定义)相对于VDDH/VSSH电源都需
要具有2.5 V的裕量：
内核电源
AVDD和DVDD引脚分别为ADAS3023的模拟和数字内核供
(VSSH + 2.5 V) ≤ INx/COM ≤ (VDDH − 2.5 V)
电。这些电源需要足够的去耦，每个电源上至少包括一个
这些电源还需要足够的去耦，每个电源上至少包括一个10 μF
10 μF电容和100 nF电容。100 nF电容应尽可能靠近ADAS3023。
电容和100 nF电容。
为了减少所需电源的数量，DVDD可以通过一个简单的RC
滤波器(连接在AVDD与DVDD之间)从模拟电源供电，如图
功耗模式
45所示。
ADAS3023提供两种功耗模式：完全工作模式和省电模式。
20Ω
+5V ANALOG
SUPPLY
10µF
+
10µF
100nF
+
+5V DIGITAL
SUPPLY
10µF
–15V
+
+
VIO
VDDH
100nF
100nF
10µF
VSSH
图45. 电源连接
为了尽量减少器件空闲时的工作电流，可通过拉高PD输
深度休眠模式，CNV活动会被忽略，数字接口无效。有关
ADAS3023
100nF
省电模式
入，将器件置于完全省电模式下。这样，ADAS3023进入
+
时序的详细信息，请参考“复位和关断(PD)输入”部分。深
DGND
度休眠模式中，内部调节器(ACAP、RCAP和DCAP)和基
10942-016
10µF
在完全工作模式下，ADAS3023可以正常执行转换。
+1.8V TO +5V
DIGITAL I/O
SUPPLY
AVDD AGND DVDD DGND
+15V
完全工作模式
100nF
准电压源处于掉电状态。
若要再次进入工作模式，需要拉低PD。注意，器件在能够
以额定性能工作前，基准电压源必须对外部储能电容充
电，并为其分配一定的建立时间。将PD拉回低电平后必须
施加RESET信号，使ADAS3023的数字内核(包括CFG寄存
器)复位到默认状态。因此，在置位PD前，必须向器件重
新写入需要使用的CFG内容，并且器件恢复编程配置的工
作状态之前必须完成一次伪转换。注意，使用内部基准电
压源时，需要等待足够长的时间以使其稳定在标称值。对
于典型连接，需要100 ms以便稳定在标称值(见图41)。
Rev. 0 | Page 24 of 32
ADAS3023
转换模式
正常模式(CMS = 1，默认值)
ADAS3023提供两种转换模式以支持不同的应用，转换模
对于不需要最高500 kSPS采样速率的所有应用，可将CMS置
式通过CFG寄存器的转换模式选择位CMS(位1)设置。
位为1。这种模式下，两次转换之间不存在最大时间间隔
限制。置位异步复位后，默认以此模式工作。正常模式和
Warp模式(CMS = 0)
当需要2个通道以500 kSPS的最高吞吐速率工作时，可将CMS
置位为0。然而，在这种模式下，两次转换之间的最大时间
Warp模式的主要区别在于BUSY/SDO2时间tCONV的不同；相
比Warp模式，正常模式下的tCONV略大。
间隔有所限制。如果超过了这一最大时间间隔，则可能导
致转换结果损坏。因此，warp模式最适合连续采样的应用。
Rev. 0 | Page 25 of 32
ADAS3023
数字接口
ADAS3023数字接口由异步输入和用于回读转换结果和编
弃，当前配置对将来的转换仍然有效。这种流水线的处理
程配置寄存器的4线式串行接口组成。
方式可确保ADAS3023具有足够的时间以额定16位精度获
该接口使用3个异步信号(CNV、RESET和PD)，以及一个
取下一个样本。
由CS、SDO、SCK和DIN组成的4线式串行接口。在某些应
寄存器流水线
用中，还可将CS连接至CNV。
CFG寄存器在EOC事件后的前16个SCK写入，并在下一个
转换结束后，转换结果提供给串行数据输出引脚(SDO)。
EOC事件时更新。为了保证所有CFG更新都在已知的安全
16位配置字CFG是在任何数据转换的前16个SCK中通过串
时刻针对各种电路器件完成，异步数据传输将通过EOC事
行数据输入引脚DIN编程。CFG寄存器控制的设置包括：
件被同步到ADAS3023时序引擎。这种同步过程会在更新
选择需要进行转换的通道、各通道组的可编程增益设置以
CFG寄存器设置以及将配置应用到转换的这段时间内产生
及基准电压源的选择(更多信息参见“配置寄存器”部分)。
一个固有延迟。该流水线从当前转换(n)结束时开始，在
CFG设置生效前，由一级深延迟组成。这意味着，两次
转换控制
CNV输入为CFG寄存器中定义的N个使能通道启动转换。
ADAS3023是一款完全异步的器件，根据配置寄存器中指定
的设置和系统串行时钟速率的不同，它可在直流到500 kSPS
SOC和EOC事件必须在设置(即新通道、新增益等新的设
置 )生 效 前 完 成 。 注 意 ， 下 文 的 数 字 部 分 (“串 行 数 据 接
口”、“通用时序”和“配置寄存器”)亦采用(n)、(n + 1)等这种
命名法，以简化叙述。不过应注意，转换结束后、数据可
范围内的任意频率下进行转换。
回读之前不存在流水线过程。
CNV上升沿—转换开始(SOC)
复位和关断(PD)输入
CNV的上升沿将ADAS3023的状态从跟踪模式改变为保持
模式，并设置启动转换所需的其它条件。所有转换时钟都
异步RESET和PD输入可分别用于ADAS3023器件的复位和
关断。详细时序见图46。
由内部产生。启动转换后，ADAS3023忽略CNV线路上的
tACQ
tRH
其它事件(由吞吐速率控制)，直至完成转换。
SEE NOTE
CNV
ADAS3023执行转换并且BUSY/SDO2输出为高电平时，该
n–1
RESET/
PD
器件使用的是独特的二阶段转换过程，支持安全的数据访
n
BUSY
问和静默时间。
CS
CNV信号在CS引脚上去耦，允许同一个处理器控制多个
tCCS
n–2
SDO
ADAS3023器件。在SNR至关重要的应用中，CNV源要求
CFG
抖动非常低，使用专用振荡器或者用高频、低抖动时钟为
tEN
tDIS
x
n+1
UNDEFINED
x
DEFAULT
x
x
CNV提供时钟可实现这一要求。对于抖动容差较大或使用
NOTES
1. WHEN THE PART IS RELEASED FROM RESET, tACQ MUST BE
MET FOR CONVERSION n IF USING THE DEFAULT CFG
SETTING FOR CHANNEL IN0. WHEN THE PART IS RELEASED
FROM POWER-DOWN, tACQ IS NOT REQUIRED, AND THE FIRST
TWO CONVERSIONS, n AND n + 1, ARE UNDEFINED.
单个器件的应用，CNV可连接CS。有关采样时钟抖动和孔
径延迟的更多信息，请参见指南MT-007“孔径时间、孔径
10942-017
SEE NOTE
图46. RESET和PD时序
抖动、孔径延迟时间——正本清源”。
虽然CNV是一个数字信号，但设计时应特别注意，确保边
RESET或PD的上升沿可中断转换过程，并将SDO变为高阻
沿快速、干净，过冲、欠冲、振铃尽可能小。此外，应避
抗，无论CS电平如何。注意RESET有一个最小脉宽(高电平
免采样时刻附近出现数字活动，因为这类活动可能降低
有 效 )时 间 ， 用 于 将 ADAS3023设 为 复 位 状 态 。 有 关
SNR性能。
ADAS3023从复位状态回到正常状态时的默认CFG设置，
请参见“配置寄存器”部分。如果RESET解除置位(逻辑0)后
BUSY/SDO2下降沿—转换结束(EOC)
EOC以BUSY/SDO2返回低电平的方式表示，可用于执行主
采用默认设置，则为了使转换结果有效，必须经过数值等
于采集时间(tACQ)的间隔后，CNV才可解除置位。否则，若
机中断。此外，EOC选通进出ADAS3023的数据。若转换
转换启动，结果将遭破坏。此外，复位会清除上次转换的
结果没有在下一个EOC事件之前读取，则数据丢失。另
输出数据；启动新转换前，试图访问该数据结果会产生无
外，如果没有在EOC之前完成CFG更新，则CFG字被丢
效结果。
Rev. 0 | Page 26 of 32
ADAS3023
若器件从关断模式或复位模式返回正常模式时未使用默认
行接口的时序信号见图47。
CFG，则对tACQ没有要求；由于必须满足一级深延迟的流
CS置位时激活SDO。转换结果输出至SDO，并且在SCK下降
水线要求，以便将器件重新配置为所需设置，因此上电后
沿更新。如果需要，可在串行数据输入(DIN)上同步更新16
的头两次转换为未定义/无效转换。
位CFG字。EOC后SDO激活时，BUSY/SDO2(位0)的状态决
串行数据接口
定MSB数据的输出格式。注意，图47的SCK为空闲高电平。
ADAS3023采用简单的四线式接口，兼容FPGA、DSP和通
SCK空闲时可以是高电平或低电平，要求系统开发人员设计
用 串 行 接 口 ， 例 如 串 行 外 设 接 口 ( SP I ) 、 Q SP I ™ 和
一个接口，满足SDO以及DIN的建立与保持时间要求。
MICROWIRE®。接口使用CS、SCK、SDO和DIN信号。串
tSCK
tSCKH
tSCKL
CS
tDIS
SCK
tSDOH
tEN
tSDOV
SDO
(MISO)
tDINS
tDINH
图47. 串行时序
Rev. 0 | Page 27 of 32
10942-018
DIN
(MOSI)
ADAS3023
通用时序
当 CS为 逻 辑 高 电 平 时 ， 转 换 器 繁 忙 信 号 始 终 通 过
图48和图49为转换时序图，显示了特定时序参数，包括完整
BUSY/SDO2引 脚 输 出 。 EOC后CS变 为 低 电 平 时 ， 如 果
的转换和回读流水线延迟寄存器。这些图给出了上电后或
BUSY/SDO2输出使能，则SDO输出通道0至通道3(CH0、
从完全掉电状态恢复(通过PD输入)后的详细时序。EOC后
CH1、CH2和CH3)的数据，16个SCK上升沿后，SDO2输出
BUSY/SDO2输出未使能时，SDO输出(MSB优先)的数据可在
通道4至通道7(CH4、CH5、CH6和CH7)的数据，如图49所
16个SCK上升沿后顺序读取(从通道0 (CH0)至通道7 (CH7))，
示。通过BUSY/SDO2引脚输出的转换结果与SCK下降沿同
如图48所示。
步。转换结果为二进制补码格式。在静默转换期间(tCONV)
读取或写入数据可能造成错误的位判断。
SOC
SOC
SOC
tCYC
EOC
tCONV
POWER
UP
PHASE
EOC
NOTE 1
NOTE 2
CONVERSION (n)
ACQUISITION (n + 1)
NOTE 1
CONVERSION (n + 1)
ACQUISITION (n + 2)
CNV
tCNVH
NOTE 4
tAD
NOTE 3
CS
1
16
1
16
1
16
1
16 1
16
1
16
NOTE 2
SCK
DIN
CFG (n + 2)
SDO
CH0
BUSY/
SDO2
CFG (n + 3)
CH1
CH7
CH0
CH1
CH7
DATA (n)
DATA (n + 1)
NOTES
1. DATA ACCESS CAN ONLY OCCUR AFTER CONVERSION. BOTH CONVERSION RESULT AND THE CFG REGISTER ARE UPDATED AT THE END OF THE CONVERSION (EOC).
2. A TOTAL OF 16 SCK FALLING EDGES ARE REQUIRED FOR CONVERSION RESULT. AN ADDITIONAL 16 EDGES AFTER THE LAST CONVERSION RESULT ON BUSY READS BACK THE CFG ASSOCIATED
WITH CONVERSION.
3. CS CAN BE HELD LOW OR CONNECTED TO CNV. CS IS SHOWN WITH FULL INDEPENDENT CONTROL.
4. FOR OPTIMAL PERFORMANCE, DATA ACCESS SHOULD NOT OCCUR DURING THE SAMPLING INSTANT. A MINIMUM TIME OF AT LEAST THE APERATURE DELAY, tAD, SHOULD LAPSE PRIOR TO DATA ACCESS.
10942-019
tCBD
图48. BUSY/SDO2禁用时的通用时序图
SOC
SOC
SOC
tCYC
EOC
tCONV
POWER
UP
PHASE
EOC
NOTE 1
NOTE 1
CONVERSION (n)
ACQUISITION (n + 1)
CONVERSION (n + 1)
ACQUISITION (n + 2)
CNV
tCNVH
NOTE 4
tAD
NOTE 3
1
16
1
16 1
16 1
16
1
16 1
16 1
16 1
16
NOTE 2
DIN
CFG (n + 2)
SDO
CH0
CH1
CH2
CH3
CFG (n + 3)
CH0
CH1
CH2
CH3
BUSY/
SDO2
CH4
CH5
CH6
CH7
CH4
CH5
CH6
CH7
DATA (n)
DATA (n + 1)
NOTES
1. DATA ACCESS CAN ONLY OCCUR AFTER CONVERSION. BOTH CONVERSION RESULT AND THE CFG REGISTER ARE UPDATED AT THE END OF THE CONVERSION (EOC).
2. A TOTAL OF 16 SCK FALLING EDGES ARE REQUIRED FOR CONVERSION RESULT. AN ADDITIONAL 16 EDGES AFTER THE LAST CONVERSION RESULT ON BUSY READS BACK THE CFG ASSOCIATED
WITH CONVERSION.
3. CS CAN BE HELD LOW OR CONNECTED TO CNV. CS IS SHOWN WITH FULL INDEPENDENT CONTROL.
4. FOR OPTIMAL PERFORMANCE, DATA ACCESS SHOULD NOT OCCUR DURING THE SAMPLING INSTANT. A MINIMUM TIME OF AT LEAST THE APERATURE DELAY, tAD, SHOULD LAPSE PRIOR TO DATA ACCESS.
图49. BUSY/SDO2使能时的通用时序图
Rev. 0 | Page 28 of 32
10942-020
CS
SCK
ADAS3023
配置寄存器
在解除置位PD后施加一个外部复位信号。默认值为CFG
配 置 寄 存 器 CFG是 一 个 16位 可 编 程 寄 存 器 ， 用 于 选 择
[15:0] = 0xFFFF。要回读配置寄存器CFG的内容，应在读取
ADAS3023的所有用户可编程选项(见表11)。
所有通道后再提供16个SCK；CFG可通过SDO输出提供。
在第一个16 SCK上升沿回读数据时，寄存器加载内容，并
默认CFG设置将ADAS3023配置为：
在下一个EOC期间更新。注意，当写入CFG和回读CFG中
• 覆盖CFG寄存器内容。
与当前转换有关的设置时，总是存在一级深延迟。
• 选择8输入通道模式。
• 配置PGIA增益为0.20 (±20.48 V)。
当ADAS3023从复位状态(RESET = 高电平)返回工作状态
• 使能内部基准电压源。
(RESET = 低电平)，器件采用默认的CFG设置。从全关断
• 选择正常转换模式。
状态(PD = 高电平)返回使能状态(PD = 低电平)时，器件不
• 禁用SDO2读出模式。
采用默认CFG设置，并且至少需要进行一次伪转换，以便
用户指定的CFG生效。为确保数字内核处于默认状态，应
表10. 配置寄存器CFG位映射，默认值 = 0xFFFF (1111 1111 1111 1111)
15
CFG
14
INx
13
INx
12
RSV
11
PGIA
10
PGIA
9
PGIA
8
PGIA
7
PGIA
6
PGIA
5
PGIA
4
PGIA
3
RSV
表11. 配置寄存器描述
位号
15
位的名称
CFG
[14:13]
INx
12
[11:4]
RSV
PGIA
[11:10]
[9:8]
[7:6]
[5:4]
3
2
PGIA
PGIA
PGIA
PGIA
RSV
REFEN
1
CMS
0
BUSY/SDO2
说明
配置更新。
0 = 保持当前的配置设置。
1 = 覆盖寄存器的内容。
选择要同时转换的通道数目。
位14
位13
通道
0
0
2
0
1
4
1
0
6
1
1
8
保留。此位置位或清零都无影响。
可编程增益选择(见“可编程增益”部分)。
位(奇)
位(偶)
PGIA增益
0
0
±10.24 V
0
1
±5.12 V
1
0
±2.56 V
1
1
±20.48 V (default)
设置IN0的增益。
设置IN1的增益。
设置IN3到IN2的增益。
设置IN4到IN7的增益。
保留。此位置位或清零都无影响。
内部基准电压源(参见“引脚配置和功能描述”、“基准电压输入/输出”部分)。
0 = 禁用内部基准电压源。通过将REFIN拉至地电平禁用内部基准电压源缓冲器。
1 = 使能内部基准电压源(默认值)。
转换模式选择(见“转换模式”部分)。
0 = 使用转换间隔时间受限的Warp转换模式。
1 = 使用正常转换模式(默认值)。
使用BUSY/SDO2引脚控制第二数据输出。
0 = 当CS引脚保持高电平时，使能器件繁忙状态。在CS下降沿，
通道1的MSB提供给BUSY/SDO2输入，后续数据在SCK下降沿传输。
1 = 仅使能器件繁忙状态(默认值)。所有数据均在SCK下降沿通过SDO引脚传输。
Rev. 0 | Page 29 of 32
2
REFEN
1
CMS
0
BUSY/SDO2
ADAS3023
封装和订购信息
外形尺寸
0.30
0.25
0.18
31
30
0.50
BSC
TOP VIEW
1.00
0.95
0.85
SEATING
PLANE
0.45
0.40
0.35
40
1
*4.70
4.60 SQ
4.50
EXPOSED
PAD
21
11
20
0.05 MAX
0.02 NOM
COPLANARITY
0.08
0.20 REF
PIN 1
INDICATOR
10
BOTTOM VIEW
0.25 MIN
FOR PROPER CONNECTION OF
THE EXPOSED PAD, REFER TO
THE PIN CONFIGURATION AND
FUNCTION DESCRIPTIONS
SECTION OF THIS DATA SHEET.
*COMPLIANT TO JEDEC STANDARDS MO-220-VJJD-5
WITH EXCEPTION TO EXPOSED PAD DIMENSION.
07-19-2012-B
PIN 1
INDICATOR
6.10
6.00 SQ
5.90
图50. 40引脚引线框构芯片级封装[LFCSP_VQ]
6 mm x 6 mm，超薄体
(CP-40-15)
图示尺寸单位：mm
订购指南
型号1
ADAS3023BCPZ
ADAS3023BCPZ-RL7
EVAL-ADAS3023EDZ
1
温度范围
−40°C至+85°C
−40°C至+85°C
−40°C至+85°C
封装描述
40引脚引脚架构芯片级封装[LFCSP_VQ]
40引脚引脚架构芯片级封装[LFCSP_VQ]
评估板
Z = 符合RoHS标准的器件。
Rev. 0 | Page 30 of 32
封装选项
CP-40-15
CP-40-15
ADAS3023
注释
Rev. 0 | Page 31 of 32
ADAS3023
注释
©2013 Analog Devices, Inc. All rights reserved. Trademarks and
registered trademarks are the property of their respective owners.
D10942sc-0-5/13(0)
Rev. 0 | Page 32 of 32
工商网监
湘ICP备2023018690号
