ADAU1461WBCPZ

集成PLL的SigmaDSP立体声、 低功耗、96 kHz、24位音频编解码器 ADAU1461 产品特性 概述 SigmaDSP 28/56位、50 MIPS数字音频处理器 可利用SigmaStudio图形工具实现完全编程 24位立体声音频ADC和DAC：>98 dB SNR 采样速率范围：8 kHz至96 kHz 低功耗：17 mW录音、18 mW回放(48 kHz) 6个模拟输入引脚，可配置为单端或差分输入 灵活的模拟输入/复用器输出复用器 立体声数字麦克风输入 模拟输出：2路差分立体声、2路单端立体声、1路单声道耳机 驱动器输出 PLL支持的输入时钟范围：8 MHz至27 MHz 模拟自动电平控制(ALC) 麦克风偏置基准电压 模拟和数字I/O：3.3 V I2C和SPI控制接口 数字音频串行数据I/O：立体声和时分多路复用(TDM)模式 软件可控无杂音静音功能 GPIO引脚用于数字控制和输出 32引脚、5 mm 5 mm LFCSP封装 工作温度范围：−40°C至+105°C 通过汽车应用认证 ADAU1461是一款低功耗、集成数字音频处理功能的立体 声音频编解码器，支持立体声48 kHz录音和回放，采用3.3 V 模拟电源供电，功耗为35 mW。立体声音频ADC和DAC支持 8 kHz至96 kHz范围内的采样速率，并支持数字音量控制。 SigmaDSP内核具有28位处理特性(56位双精度)。系统设计 人员可以利用这款处理器，通过均衡、多频段压缩、限幅 和第三方算法来弥补麦克风、扬声器、功放和听音环境的 实际限制，从而明显改善音质体验。 可利用SigmaStudio图形开发工具对ADAU1461进行编程。 该软件含有滤波器、动态范围处理、复用器复用器和简单 DSP功能等音频处理模块，可快速开发自定义信号流程。 录音路径包括一个集成麦克风偏置电路和六路输入。可以 在ADC之前将这些输入多路复用，或者可将其配置为旁路 ADC。ADAU1461含有一路立体声数字麦克风输入。 ADAU1461内置五个高功率输出驱动器(两个差分、三个单 端)，支持立体声耳机、听筒或其它输出传感器。该器件还 支持交流耦合或无电容配置。所有模拟输出均支持独立精密 电平控制。复用器分配输出交叉开关级允许设置音频通道。 应用 汽车音响主机 汽车应用放大器 导航系统 后座娱乐系统 HP JACK DETECTION JACKDET/MICIN AGND AGND AVDD AVDD DVDDOUT DGND IOVDD CM 功能框图 ADAU1461 REGULATOR LAUX LOUTP ADC LINN RINP INPUT MIXERS ALC ADC LOUTN LHP OUTPUT MIXERS DAC MONOOUT RHP RINN ROUTP RAUX ROUTN Information furnished by Analog Devices is believed to be accurate and reliable. However, no responsibility is assumed by Analog Devices for its use, nor for any infringements of patents or other rights of third parties that may result from its use. Specifications subject to change without notice. No license is granted by implication or otherwise under any patent or patent rights of Analog Devices. Trademarks and registered trademarks are the property of their respective owners. DAC_SDATA/ GPIO0 MCLK SERIAL DATA INPUT/OUTPUT PORTS LRCLK/ GPIO3 PLL BCLK/ GPIO2 MICROPHONE BIAS ADC_SDATA/ GPIO1 MICBIAS Rev. 0 ADC DAC DIGITAL DIGITAL FILTERS FILTERS DAC I2C/SPI CONTROL PORT ADDR0/ ADDR1/ SCL/ SDA/ CLATCH CDATA CCLK COUT 08914-001 LINP 图1. One Technology Way, P.O. Box 9106, Norwood, MA 02062-9106, U.S.A. Tel: 781.329.4700 www.analog.com Fax: 781.461.3113 ©2010 Analog Devices, Inc. All rights reserved. ADI中文版数据手册是英文版数据手册的译文，敬请谅解翻译中可能存在的语言组织或翻译错误，ADI不对翻译中存在的差异或由此产生的错误负责。如需确认任何词语的准确性，请参考ADI提供 的最新英文版数据手册。 ADAU1461 目录 特性.................................................................................................. 1 应用.................................................................................................. 1 概述.................................................................................................. 1 功能框图 ......................................................................................... 1 修订历史 ......................................................................................... 2 技术规格 ......................................................................................... 3 模拟性能规格(TA = 25)........................................................... 3 模拟性能规格(−40°C < TA < +105°C) .................................. 5 电源规格.................................................................................... 7 数字滤波器 ............................................................................... 8 数字输入/输出规格................................................................. 8 数字时序规格 ........................................................................... 9 数字时序图 ............................................................................. 10 绝对最大额定值.......................................................................... 12 热阻 .......................................................................................... 12 ESD警告................................................................................... 12 引脚配置和功能描述 ................................................................. 13 典型性能参数 .............................................................................. 15 系统框图 ....................................................................................... 18 工作原理 ....................................................................................... 21 启动、初始化和电源 ................................................................. 22 上电时序.................................................................................. 22 降低功耗模式 ......................................................................... 22 数字电源.................................................................................. 22 输入/输出电源 ....................................................................... 22 时钟产生和管理..................................................................... 22 时钟和采样速率.......................................................................... 24 内核时钟.................................................................................. 24 采样速率.................................................................................. 25 PLL ............................................................................................ 25 录音信号路径 .............................................................................. 27 输入信号路径 ......................................................................... 27 模数转换器 ............................................................................. 29 自动电平控制(ALC)................................................................... 30 ALC参数 .................................................................................. 30 噪声门功能 ............................................................................. 31 回放信号路径 .............................................................................. 33 输出信号路径 ......................................................................... 33 耳机输出.................................................................................. 34 爆音与咔嚓声抑制 ................................................................ 35 线路输出.................................................................................. 35 控制端口 ....................................................................................... 36 突发模式写入和读取............................................................ 36 I2C端口..................................................................................... 36 SPI端口..................................................................................... 39 串行数据输入/输出端口 ........................................................... 40 应用信息 ....................................................................................... 42 电源旁路电容 ......................................................................... 42 GSM噪声滤波器 .................................................................... 42 接地 .......................................................................................... 42 裸露焊盘PCB设计 ................................................................. 42 DSP内核 ........................................................................................ 43 信号处理.................................................................................. 43 架构 .......................................................................................... 43 程序计数器 ............................................................................. 43 特性 .......................................................................................... 43 启动 .......................................................................................... 43 数字格式.................................................................................. 44 编程 .......................................................................................... 44 程序RAM、参数RAM和数据RAM ........................................ 45 程序RAM................................................................................. 45 参数RAM................................................................................. 45 数据RAM................................................................................. 45 读取/写入数据格式............................................................... 45 软件安全加载 ......................................................................... 46 软件压摆.................................................................................. 47 通用输入/输出............................................................................. 48 从控制端口设置GPIO引脚 ................................................. 48 控制寄存器................................................................................... 49 控制寄存器详述 .................................................................... 50 外形尺寸 ....................................................................................... 88 订购指南.................................................................................. 88 汽车应用级产品..................................................................... 88 修订历史 2010年6月—修订版0：初始版 Rev. 0 | Page 2 of 88 ADAU1461 技术规格 除非另有说明，电源电压(AVDD) = 3.3 V，TA = 25，主时钟 = 12.288 MHz(48 kHz fS，256 S模式)、输入采样速率 = 48 kHz，测量 带宽 = 20 Hz至20 kHz，字宽 = 24位，CLOAD(数字输出)= 20 pF，ILOAD(数字输出)= 2 mA，VIH = 2 V，VIL = 0.8 V。所有通道的性能 完全相同，不包括通道间增益不匹配和通道间相位偏差规格。 模拟性能规格(TA = 25) IOVDD = 3.3 V 。 表1. 参数 模数转换器 ADC分辨率 数字衰减步长 数字衰减范围 输入电阻 单端线路输入 PGA反相输入 PGA同相输入 单端线路输入 满量程输入电压(0 dB) 动态范围 采用A加权滤波器(RMS) 无滤波器(RMS) 总谐波失真加噪声 信噪比 采用A加权滤波器(RMS) 无滤波器(RMS) 复用器每步的输入复用器增益 静音衰减 通道间增益不匹配 失调误差 增益误差 通道间隔离 电源抑制比 伪差分PGA输入 满量程输入电压(0 dB) 动态范围 采用A加权滤波器(RMS) 无滤波器(RMS) 总谐波失真加噪声 信噪比 采用A加权滤波器(RMS) 无滤波器(RMS) PGA增强增益误差 测试条件/注释 ADC复用器性能不包括复用器和PGA 所有ADC 最小值 −12 dB增益 0 dB增益 6 dB增益 −12 dB增益 0 dB增益 35.25 dB增益 所有增益 典型值 最大值 单位 24 0.375 95 位 dB dB 80.4 21 10.5 84.5 53 1.7 105 kΩ kΩ kΩ kΩ kΩ kΩ kΩ 1.0 (2.83) V rms (V p-p) 99 96 −90 −71 dB dB dB 3.07 −77 dB dB dB dB 20 Hz至20 kHz，−60 dB输入 83.5 83 −1 dBFS 范围：−12 dB至+6 dB LINPG[2:0], LINNG[2:0] = 000, RINPG[2:0], RINNG[2:0] = 000, MX1AUXG[2:0], MX2AUXG[2:0] = 000 2.89 −0.3 −5 −17 CM电容 = 20 μF，100 mV p-p (1 kHz) 99 96 3 −85.5 +0.032 0 −12 68 67 +0.3 +5 −8 dB mV % dB dB 1.0 (2.83) V rms (V p-p) 98 95 −89 −83 dB dB dB +8 dB dB dB 20 Hz至20 kHz，−60 dB输入 94 91 −1 dBFS 20 dB增益设置(RDBOOST[1:0]， LDBOOST[1:0] = 10) Rev. 0 | Page 3 of 88 −8 98 95 +0.4 ADAU1461 参数 静音衰减 通道间增益不匹配 失调误差 增益误差 通道间隔离 共模抑制比 全差分PGA输入 满量程输入电压(0 dB) 动态范围 采用A加权滤波器(RMS) 无滤波器(RMS) 总谐波失真加噪声 信噪比 采用A加权滤波器(RMS) 无滤波器(RMS) PGA增强增益误差 静音衰减 通道间增益不匹配 失调误差 增益误差 通道间隔离 共模抑制比 麦克风偏置 偏置电压 0.65 × AVDD 0.90 × AVDD 偏置电流源 信号带宽中的噪声 数模转换器 DAC分辨率 数字衰减步长 数字衰减范围 DAC至线路输出 满量程输出电压(0 dB) 动态范围 测试条件/注释 PGA静音 LDMUTE, RDMUTE = 0 RDBOOST[1:0], LDBOOST[1:0] = 00 最小值 −0.6 −6 −24 100 mV rms, 1 kHz 100 mV rms, 20 kHz 差分PGA输入 −52 典型值 最大值 单位 −76 −87 −0.073 0 −14 83 −58 −48 −73 −82 +0.6 +6 −3 dB dB dB mV % dB dB dB −44 1.0 (2.83) V rms (V p-p) 98 95 −78 −74 dB dB dB +8 dB dB dB 20 Hz至20 kHz，−60 dB输入 94 91 −1 dBFS 20 dB增益设置（RDBOOST[1:0]， LDBOOST[1:0] = 10) PGA静音 LDMUTE, RDMUTE = 0 RDBOOST[1:0], LDBOOST[1:0] = 00 −8 −73 −82 +0.3 +6 −9 −52 −76 −87 −0.0005 0 −14 83 −58 −48 −44 dB dB dB mV % dB dB dB 2.00 2.04 2.89 2.89 2.145 2.13 2.97 2.99 2.19 2.21 3.04 3.11 3 V V V V mA 13 42 85 25 22 36 nV/√Hz nV/√Hz nV/√Hz nV/√Hz −0.3 −6 −17 100 mV rms, 1 kHz 100 mV rms, 20 kHz MBIEN = 1 MBI = 1, MPERF = 0 MBI = 1, MPERF = 1 MBI = 0, MPERF = 0 MBI = 0, MPERF = 1 MBI = 0, MPERF = 1 1 kHz至20 kHz MBI = 0, MPERF = 0 MBI = 0, MPERF = 1 MBI = 1, MPERF = 0 MBI = 1, MPERF = 1 DAC复用器性能不包括复用和耳机 放大器 所有DAC 98 95 −0.15 24 0.375 95 位 dB dB 0.92 (2.60) V rms (V p-p) 101 98 dB dB 20 Hz至20 kHz，−60 dBFS输入， 线路输出模式 95 93.5 采用A加权滤波器(RMS) 无滤波器(RMS) Rev. 0 | Page 4 of 88 ADAU1461 参数 总谐波失真加噪声 线路输出模式 耳机输出模式 信噪比 采用A加权滤波器(RMS) 无滤波器(RMS) 静音衰减 复用器3和复用器4静音 复用器5、复用器6和复用器7静音 所有音量控制都静音 通道间增益不匹配 失调误差 增益误差 通道间隔离 电源抑制比 DAC至耳机输出 满量程输出电压(0 dB) 总谐波失真加噪声 无电容耳机模式 耳机输出模式 通道间隔离 电源抑制比 基准电压源 共模基准电压输出 测试条件/注释 0 dBFS，10 kΩ负载 最小值 典型值 最大值 单位 −92 −89 −77 −79 dB dB 线路输出模式 101 98 MX3RM, MX3LM, MX4RM, MX4LM = 0, MX3AUXG[3:0], MX4AUXG[3:0] = 0000, MX3G1[3:0], MX3G2[3:0] = 0000, MX4G1[3:0], MX4G2[3:0] = 0000 MX5G3[1:0], MX5G4[1:0], MX6G3[1:0], MX6G4[1:0], MX7[1:0] = 00 LOUTM, ROUTM = 0 MONOM, LHPM, RHPM = 0 −0.3 −22 −10 1 kHz，0 dBFS输入信号 CM电容 = 20 μF，100 mV p-p (1 kHz) LOUTx、ROUTx、LHP、RHP为耳机输出 模式；PO = 每通道输出功率 −85 −78 dB −89 −80 dB −82 −74 −0.005 0 +3 100 70 −74 −69 +0.3 +22 +10 dB dB dB mV % dB dB 0.92 (2.60) −82 −82 −78 −75 −86 与AVDD成线性比例关系 −4 dBFS，16 Ω负载，PO = 21.1 mW −4 dBFS，32 Ω负载，PO = 10.6 mW −2 dBFS，16 Ω负载 −2 dBFS，32 Ω负载 0 dBFS，10 kΩ负载 1 kHz，0 dBFS输入信号，32 Ω负载 以GND为基准 以CM为基准(无电容耳机模式) CM电容 = 20 μF，100 mV p-p (1 kHz) dB dB −71 −65 −77 73 50 67 V rms (V p-p) dB dB dB dB dB dB dB dB CM引脚 1.62 1.65 1.67 V 测试条件/注释 最小值 典型值 最大值 单位 2.88 −67 3.09 −77 dB dB dB dB dB −0.5 −5 −22 +0.5 +5 −6 dB mV % 模拟性能规格(−40 < TA < +105) IOVDD = 3.3 V 。 表2. 参数 单端线路输入 动态范围 采用A加权滤波器(RMS) 无滤波器(RMS) 总谐波失真加噪声 每步的输入复用器增益 静音衰减 20 Hz至20 kHz，−60 dB输入 74 71 −1 dBFS 范围：−12 dB至+6 dB LINPG[2:0], LINNG[2:0] = 000, RINPG[2:0], RINNG[2:0] = 000, MX1AUXG[2:0], MX2AUXG[2:0] = 000 通道间增益不匹配 失调误差 增益误差 Rev. 0 | Page 5 of 88 ADAU1461 参数 伪差分PGA输入 动态范围 采用A加权滤波器(RMS) 无滤波器(RMS) 总谐波失真加噪声 PGA增强增益误差 静音衰减 通道间增益不匹配 失调误差 增益误差 共模抑制比 全差分PGA输入 动态范围 采用A加权滤波器(RMS) 无滤波器(RMS) 总谐波失真加噪声 PGA增强增益误差 静音衰减 通道间增益不匹配 失调误差 增益误差 共模抑制比 麦克风偏置 偏置电压 0.65 × AVDD 0.90 × AVDD 信号带宽中的噪声 DAC至线路输出 动态范围 采用A加权滤波器(RMS) 无滤波器(RMS) 总谐波失真加噪声 线路输出模式 耳机输出模式 静音衰减 复用器3和复用器4静音 复用器5、复用器6和复用器7静音 所有音量控制都静音 测试条件/注释 最小值 典型值 最大值 单位 −11 −75 −7 dB dB dB dB −0.6 −6 −24 −64 −53 −73 −82 +0.6 +6 −3 −38 −43 dB dB dB mV % dB dB −11 −70 −7 dB dB dB dB −0.4 −6 −21 −64 −53 −73 −82 +0.4 +6 −7 −38 −43 dB dB dB mV % dB dB 1.85 1.87 2.65 2.65 11 2.45 2.45 3.40 3.40 36 V V V V nV/√Hz 20 Hz至20 kHz，−60 dB输入 94 91 −1 dBFS 20 dB增益设置(RDBOOST[1:0]， LDBOOST[1:0] = 10) PGA静音 LDMUTE, RDMUTE = 0 RDBOOST[1:0], LDBOOST[1:0] = 00 100 mV rms, 1 kHz 100 mV rms, 20 kHz 差分PGA输入 20 Hz至20 kHz，−60 dB输入 89 86 −1 dBFS 20 dB增益设置(RDBOOST[1:0]， LDBOOST[1:0] = 10) PGA静音 LDMUTE, RDMUTE = 0 RDBOOST[1:0], LDBOOST[1:0] = 00 100 mV rms, 1 kHz 100 mV rms, 20 kHz MBIEN = 1 MBI = 1, MPERF = 0 MBI = 1, MPERF = 1 MBI = 0, MPERF = 0 MBI = 0, MPERF = 1 1 kHz至20 kHz 20 Hz至20 kHz，−60 dB输入， 线路输出模式 85 78 dB dB 0 dBFS，10 kΩ负载 MX3RM, MX3LM, MX4RM, MX4LM = 0, MX3AUXG[3:0], MX4AUXG[3:0] = 0000, MX3G1[3:0], MX3G2[3:0] = 0000, MX4G1[3:0], MX4G2[3:0] = 0000 MX5G3[1:0], MX5G4[1:0], MX6G3[1:0], MX6G4[1:0], MX7[1:0] = 00 LOUTM, ROUTM = 0 MONOM, LHPM, RHPM = 0 Rev. 0 | Page 6 of 88 −76 −78 dB dB −77 dB −77 dB −74 −69 dB dB ADAU1461 参数 通道间增益不匹配 失调误差 增益误差 DAC至耳机输出 总谐波失真加噪声 无电容耳机模式 耳机输出模式 基准电压源 共模基准电压输出 测试条件/注释 最小值 −0.3 −22 −10 典型值 最大值 +0.3 +22 +10 单位 dB mV % −61 −63 −76 dB dB dB 1.83 V LOUTx、ROUTx、LHP、RHP为耳机输出 模式；PO = 每通道输出功率 −2 dBFS, 16 Ω负载 −2 dBFS, 32 Ω负载 0 dBFS, 10 kΩ负载 CM引脚 1.47 电源规格 主时钟 = 12.288 MHz，输入采样速率 = 48 kHz，输入信号音 = 1 kHz，ADC输入在−1 dBFS，DAC输入在0 dBFS，−40 < TA < +105， IOVDD = 3.3 V 。计算总功耗需加上表3所列的IOVDD电流。 表3. 参数 电源 电压 数字I/O电流(IOVDD) 从机模式 主机模式 测试条件/注释 DVDDOUT AVDD IOVDD 所有数字引脚上都有20 pF容性负载 fS = 48 kHz fS = 96 kHz fS = 8 kHz fS = 48 kHz fS = 96 kHz fS = 8 kHz 最小值 典型值 最大值 单位 2.97 2.97 1.56 3.3 3.3 3.65 3.65 V V V 0.48 0.9 0.13 1.51 3 0.27 mA mA mA mA mA mA 5.24 6.57 mA mA 5.55 6.90 mA mA 30.9 32.25 mA mA 56.75 58 mA mA 模拟电流(AVDD) 录音立体声差分至ADC DAC立体声回放至线路输出 DAC立体声回放至耳机 DAC立体声回放至无电容耳机 PLL旁路 整数PLL 10 kΩ负载 PLL旁路 整数PLL 32 Ω负载 PLL旁路 整数PLL 32 Ω负载 PLL旁路 整数PLL Rev. 0 | Page 7 of 88 ADAU1461 数字滤波器 表4. 参数 ADC抽取滤波器 通带 通带纹波 过渡带 阻带 阻带衰减 群延迟 DAC插值滤波器 通带 通带纹波 过渡带 阻带 阻带衰减 群延迟 模式 所有模式，典型值在48 kHz下测量 系数 最小值 典型值 0.4375 fS 最大值 单位 22.9844/fS 21 ±0.015 24 27 67 479 kHz dB kHz kHz dB µs 0.4535 fS 0.3646 fS 22 35 kHz kHz dB dB kHz kHz kHz kHz dB dB µs µs 0.5 fS 0.5625 fS 48 kHz模式，典型值在48 kHz下测量 96 kHz模式，典型值在96 kHz下测量 48 kHz模式，典型值在48 kHz下测量 96 kHz模式，典型值在96 kHz下测量 48 kHz模式，典型值在48 kHz下测量 96 kHz模式，典型值在96 kHz下测量 48 kHz模式，典型值在48 kHz下测量 96 kHz模式，典型值在96 kHz下测量 48 kHz模式，典型值在48 kHz下测量 96 kHz模式，典型值在96 kHz下测量 48 kHz模式，典型值在48 kHz下测量 96 kHz模式，典型值在96 kHz下测量 25/fS 11/fS 测试条件/注释 最小值 ±0.01 ±0.05 0.5 fS 0.5 fS 0.5465 fS 0.6354 fS 24 48 26 61 69 68 521 115 数字输入/输出规格 −40 < TA < +105，IOVDD = 3.3 V 表5. 参数 输入规格 输入高电压(VIH) 输入低电压(VIL) 输入漏电流 上拉/下拉禁用 上拉使能 下拉使能 输入电容 输出规格 输出高电平(VOH) 输出低电平(VOL) 典型值 最大值 单位 0.3 × IOVDD V V 0.7 × IOVDD IIH @ VIH = 3.3 V IIL @ VIL = 0 V IIL @ VIL = 0 V(MCLK引脚) IIH @ VIH = 3.3 V IIL @ VIL = 0 V IIH @ VIH = 3.3 V IIL @ VIL = 0 V −0.17 −0.17 −13.5 −0.7 −13.5 2.7 −0.18 IOH = 2 mA @ 3.3 V IOL = 2 mA @ 3.3 V 0.8 × IOVDD Rev. 0 | Page 8 of 88 +0.17 +0.17 −0.5 +0.7 −0.5 8.3 +0.18 5 µA µA µA µA µA µA µA pF 0.1 × IOVDD V V ADAU1461 数字时序规格 −40 < TA < +105，IOVDD = 3.3 V 表6. 数字时序 参数 主时钟 tMP tMP tMP tMP 串行端口 tBIL tBIH tLIS tLIH tSIS tSIH tSODM SPI端口 fCCLK tCCPL tCCPH tCLS tCLH tCLPH tCDS tCDH tCOD I2C端口 fSCL tSCLH tSCLL tSCS tSCH tDS tSCR tSCF tSDR tSDF tBFT 数字麦克风 tDCF tDCR tDDV tDDH tMIN 74 37 24.7 18.5 限值 tMAX 单位 描述 488 244 162.7 122 ns ns ns ns MCLK周期，256 S模式 MCLK周期，512 S模式。 MCLK周期，768 S模式。 MCLK周期，1024 S模式。 50 ns ns ns ns ns ns ns BCLK脉宽低电平。 BCLK脉宽高电平。 LRCLK设置。到BCLK上升的时间。 LRCLK保持。自BCLK上升起的时间。 DAC_SDATA设置。到BCLK上升的时间。 DAC_SDATA保持。自BCLK上升起的时间。 ADC_SDATA延迟。主机模式下自BCLK下降起的时间。 MHz ns ns ns ns ns ns ns ns CCLK频率。 CCLK脉宽低电平。 CCLK脉宽高电平。 CLATCH 设置。到CCLK上升的时间。 CLATCH 保持。自CCLK上升起的时间。 CLATCH 脉宽高电平 CDATA设置。到CCLK上升的时间。 CDATA保持。自CCLK上升起的时间。 COUT三态。自CLATCH上升起的时间。 kHz µs µs µs µs ns ns ns ns ns µs SCL频率。 SCL高电平。 SCL低电平。 设置时间；与重复起始条件相关。 保持时间。此周期结束后，产生首次时钟。 数据设置时间。 SCL上升时间。 SCL下降时间。 SDA上升时间。 SDA下降时间。 总线空闲时间。停止与起始之间的时间。 RLOAD = 1 MΩ，CLOAD = 14 pF。 数字麦克风时钟下降时间。 数字麦克风时钟上升时间。 数字麦克风有效数据延迟时间。 数字麦克风数据三态延迟时间。 5 5 5 5 5 5 10 10 10 5 10 10 5 5 50 400 0.6 1.3 0.6 0.6 100 300 300 300 300 0.6 22 0 10 10 30 12 ns ns ns ns Rev. 0 | Page 9 of 88 ADAU1461 数字时序图 tLIH tBIH BCLK tBIL tLIS LRCLK tSIS DAC_SDATA LEFT-JUSTIFIED MODE MSB MSB – 1 tSIH tSIS DAC_SDATA I2S MODE MSB tSIH tSIS tSIS DAC_SDATA RIGHT-JUSTIFIED MODE LSB MSB tSIH tSIH 8-BIT CLOCKS (24-BIT DATA) 12-BIT CLOCKS (20-BIT DATA) 08914-002 14-BIT CLOCKS (18-BIT DATA) 16-BIT CLOCKS (16-BIT DATA) 图2. 串行输入端口时序 tBIH BCLK tBIL LRCLK ADC_SDATA LEFT-JUSTIFIED MODE tSODM MSB MSB – 1 tSODM ADC_SDATA I2S MODE MSB tSODM ADC_SDATA RIGHT-JUSTIFIED MODE MSB LSB 8-BIT CLOCKS (24-BIT DATA) 12-BIT CLOCKS (20-BIT DATA) 08914-003 14-BIT CLOCKS (18-BIT DATA) 16-BIT CLOCKS (16-BIT DATA) 图3. 串行输出端口时序 Rev. 0 | Page 10 of 88 ADAU1461 tCLS tCLH tCCPH CLATCH tCLPH tCCPL CCLK CDATA tCDH tCDS COUT 08914-004 tCOD 图4. SPI端口时序 tDS tSCH tSCH SDA tSCLH SCL tSCLL tSCS tSCF tBFT 图5. I 2C端口时序 tDCF tDCR CLK tDDH DATA2 tDDV tDDV DATA1 DATA2 08914-006 DATA1/ DATA2 DATA1 tDDH 图6. 数字麦克风时序 Rev. 0 | Page 11 of 88 08914-005 tSCR ADAU1461 绝对最大额定值 热阻 表7. 参数 电源电压(AVDD) 输入电流(电源引脚除外) 模拟输入电压(信号引脚) 数字输入电压(信号引脚) 工作温度范围 存储温度范围 额定值 −0.3 V至+3.65 V ±20 mA −0.3 V至AVDD + 0.3 V −0.3 V至IOVDD + 0.3 V −40°C至+105°C −65°C至+150°C 注意，超出上述绝对最大额定值可能会导致器件永久性 损坏。这只是额定最值，并不能以这些条件或者在任何其 它超出本技术规范操作章节中所示规格的条件下，推断器 件能否正常工作。长期在绝对最大额定值条件下工作会影 响器件的可靠性。 θJA表示结至环境热阻，θJC表示结至外壳热阻。所有特性均 是利用4层电路板进行测量。 表8. 热阻 封装类型 32引脚 LFCSP θJA 50.1 θJC 17 单位 °C/W ESD警告 Rev. 0 | Page 12 of 88 ESD(静电放电)敏感器件。 带电器件和电路板可能会在没有察觉的情况下放电。 尽管本产品具有专利或专有保护电路，但在遇到高 能量ESD时，器件可能会损坏。因此，应当采取适当 的ESD防范措施，以避免器件性能下降或功能丧失。 ADAU1461 32 31 30 29 28 27 26 25 SCL/CCLK SDA/COUT ADDR1/CDATA LRCLK/GPIO3 BCLK/GPIO2 DAC_SDATA/GPIO0 ADC_SDATA/GPIO1 DGND 引脚配置和功能描述 1 2 3 4 5 6 7 8 PIN 1 INDICATOR ADAU1461 TOP VIEW (Not to Scale) 24 23 22 21 20 19 18 17 DVDDOUT AVDD AGND MONOOUT LHP RHP LOUTP LOUTN NOTES 1. THE EXPOSED PAD IS CONNECTED INTERNALLY TO THE ADAU1461 GROUNDS. FOR INCREASED RELIABILITY OF THE SOLDER JOINTS AND MAXIMUM THERMAL CAPABILITY, IT IS RECOMMENDED THAT THE PAD BE SOLDERED TO THE GROUND PLANE. 08914-007 AGND LINP LINN RINP RINN RAUX ROUTP ROUTN 9 10 11 12 13 14 15 16 IOVDD MCLK ADDR0/CLATCH JACKDET/MICIN MICBIAS LAUX CM AVDD 图7. 引脚配置 表9. 引脚功能描述 引脚编号 引脚名称 1 IOVDD 类型1 PWR 2 3 MCLK ADDR0/CLATCH D_IN D_IN 4 JACKDET/MICIN D_IN 5 6 7 MICBIAS LAUX CM A_OUT A_IN A_OUT 8 9 AVDD AGND PWR PWR 10 11 12 13 14 15 16 17 18 LINP LINN RINP RINN RAUX ROUTP ROUTN LOUTN LOUTP A_IN A_IN A_IN A_IN A_IN A_OUT A_OUT A_OUT A_OUT 描述 数字输入和输出引脚的电源。数字输出引脚由IOVDD供电，它还设置数字输入引脚 上应当出现的最高输入电压。IOVDD应设置为3.3 V。此引脚吸取的电流是可变的， 因为它取决于数字输出的负载。IOVDD应通过一个100 nF电容和一个10 μF电容去耦 至DGND。 外部主时钟输入。 I2C地址位0 (ADDR0)。 SPI锁存信号(CLATCH)。在SPI处理开始时必须变为低电平，在处理结束时必须变为 高电平。完成每次SPI处理所需的CCLK数可能不同，取决于SPI处理开始时发送的地 址和读/写位。 检测耳机插头的插拔(JACKDET)。 数字麦克风立体声输入(MICIN)。 驻极体麦克风的偏置电压。 左声道单端辅助输入。AVDD/2偏置。 AVDD/2 V共模基准电压。此引脚与AGND之间应连接一个10 μF到47 μF的标准去耦 电容，以降低ADC与DAC之间的串扰。此引脚可用于偏置外部模拟电路，前提是外 部电路不从CM吸取电流(例如运算放大器的同相输入端)。 DAC和麦克风偏置的3.3 V模拟电源。此引脚应通过一个100 nF电容局部去耦至AGND。 模拟地。AGND和DGND引脚应在一个公共接地层上相连。AGND应通过一个100 nF电 容局部去耦至AVDD。 左声道同相输入或单端输入0。偏置AVDD/2。 左声道反相输入或单端输入1。偏置AVDD/2。 右声道同相输入或单端输入2。偏置AVDD/2。 右声道反相输入或单端输入3。偏置AVDD/2。 右声道单端辅助输入。AVDD/2偏置。 右线路输出，正极。AVDD/2偏置。 右线路输出，负极。AVDD/2偏置。 左线路输出，负极。AVDD/2偏置。 左线路输出，正极。AVDD/2偏置。 Rev. 0 | Page 13 of 88 ADAU1461 引脚编号 19 20 21 22 引脚名称 RHP LHP MONOOUT AGND 类型1 A_OUT A_OUT A_OUT PWR 23 AVDD PWR 24 DVDDOUT PWR 25 DGND PWR 26 ADC_SDATA/GPIO1 D_IO 27 DAC_SDATA/GPIO0 D_IO 28 BCLK/GPIO2 D_IO 29 LRCLK/GPIO3 D_IO 30 ADDR1/CDATA D_IN 31 SDA/COUT D_IO 32 SCL/CCLK D_IN EP Exposed Pad 1 描述 右耳机输出。AVDD/2偏置。 左耳机输出。AVDD/2偏置。 单声道输出或无电容耳机的虚拟地。当设置为单声道输出时，AVDD/2偏置。 模拟地。AGND和DGND引脚应在一个公共接地层上相连。AGND应通过一个100 nF电 容局部去耦至AVDD。 ADC、输出驱动器和数字电源调节器输入端的3.3 V模拟电源。此引脚应通过一个100 nF 电容局部去耦至AGND。 数字内核电源去耦点。数字电源产生自片上稳压器，不需要外部电源。DVDDOUT应 通过一个100 nF电容和一个10 μF电容去耦至DGND。 数字地。AGND和DGND引脚应在一个公共接地层上相连。DGND应通过100 nF电容和 10 μF电容去耦至DVDDOUT和IOVDD。 ADC串行输出数据(ADC_SDATA)。 通用输入/输出1 (GPIO1)。 DAC串行输入数据(DAC_SDATA)。 通用输入/输出0 (GPIO0)。 串行数据端口位时钟(BCLK)。 通用输入/输出2 (GPIO2)。 串行数据端口帧时钟(LRCLK)。 通用输入/输出3 (GPIO3)。 I2C地址位1 (ADDR1)。 SPI数据输入(CDATA)。 I2C数据(SDA)。此引脚为双向开集输入/输出。连接到此引脚的线路应有2 kΩ上拉电阻。 SPI数据输出(COUT)。此引脚用于回读寄存器和存储器位置。当SPI读取非使能时，它 处于三态。 I2C时钟(SCL)。在I2C控制模式下，此引脚始终为开集输入。连接到此引脚的线路应有 2 kΩ上拉电阻。 SPI时钟(CCLK)。此引脚可以连续工作，或者在SPI处理间隙关断。 裸露焊盘。底部焊盘内部连接到ADAU1461接地。为提高焊接接头的可靠性并实现 最大散热效果，建议将焊盘焊接到地层。详情参见“底部焊盘PCB设计”部分。 A_IN = 模拟输入，A_OUT = 模拟输出，D_IN = 数字输入，D_IO = 数字输入/输出，PWR = 电源。 Rev. 0 | Page 14 of 88 ADAU1461 28 –30 26 –35 24 –40 22 –45 20 –50 THD + N (dBV) 18 16 14 12 10 8 –60 –65 –70 –75 –80 –95 2 –100 –50 –40 –30 –20 –10 0 DIGITAL 1kHz INPUT SIGNAL (dBFS) –105 –60 –50 –40 –30 –20 –10 0 DIGITAL 1kHz INPUT SIGNAL (dBFS) 图8. 耳机放大器功率与输入电平的关系，16 Ω负载 08914-056 –90 4 0 –60 图11. 耳机放大器THD + N与输入电平的关系，16 Ω负载 18 0 16 –10 –20 14 –30 12 THD + N (dBV) STEREO OUTPUT POWER (mW) –55 –85 6 08914-055 STEREO OUTPUT POWER (mW) 典型性能参数 10 8 6 –40 –50 –60 –70 –80 4 –90 2 –40 –30 –20 –10 0 DIGITAL 1kHz INPUT SIGNAL (dBFS) –60 –50 –40 –30 –20 –10 0 DIGITAL 1kHz INPUT SIGNAL (dBFS) 图9. 耳机放大器功率与输入电平的关系，32 Ω负载 08914-058 –50 08914-057 –100 0 –60 图12. 耳机放大器THD + N与输入电平的关系，32 Ω负载 0 0.04 −10 0.02 MAGNITUDE (dBFS) −30 −40 −50 −60 −70 0 –0.02 –0.04 −80 −100 0 0.1 0.2 0.3 0.4 0.5 0.6 0.7 0.8 0.9 FREQUENCY (NORMALIZED TO fS) 1.0 图10. ADC抽取滤波器，64倍过采样，归一化到fS 0 0.05 0.10 0.15 0.20 0.25 0.30 0.35 0.40 FREQUENCY (NORMALIZED TO fS) 图13. ADC抽取滤波器通带纹波，64倍过采样，归一化到fS Rev. 0 | Page 15 of 88 08914-009 –0.06 −90 08914-008 MAGNITUDE (dBFS) −20 0.10 –10 0.08 –20 0.06 –30 0.04 –40 –50 –60 –70 0.02 0 –0.02 –0.04 –80 –0.06 –90 –0.08 –100 0 0.1 0.2 0.3 0.4 0.5 0.6 0.7 0.8 0.9 1.0 FREQUENCY (NORMALIZED TO fS) –0.10 0 0.05 0.10 0.15 0.20 0.25 0.30 0.35 0.40 0.45 0.50 08914-011 MAGNITUDE (dBFS) 0 08914-010 MAGNITUDE (dBFS) ADAU1461 FREQUENCY (NORMALIZED TO fS) 图14. ADC抽取滤波器，128倍过采样，归一化到fS 图17. ADC抽取滤波器通带纹波，128倍过采样，归一化到fS 0 0.04 –10 0.02 –30 MAGNITUDE (dBFS) MAGNITUDE (dBFS) –20 –40 –50 –60 –70 0 −0.02 −0.04 –80 –90 0.1 0.2 0.3 0.4 0.5 0.6 0.7 0.8 0.9 1.0 FREQUENCY (NORMALIZED TO fS) 0 0.05 0.10 0.15 0.20 0.25 0.30 0.35 0.40 FREQUENCY (NORMALIZED TO fS) 图15. ADC抽取滤波器，128倍过采样， 双倍速率模式，归一化到fS 08914-013 0 08914-012 –100 −0.06 图18. ADC抽取滤波器通带纹波，128倍过采样， 双倍速率模式，归一化到fS 0 0.20 −10 0.15 0.10 MAGNITUDE (dBFS) −30 −40 −50 −60 −70 0 –0.05 0 0.1 0.2 0.3 0.4 0.5 0.6 0.7 0.8 FREQUENCY (NORMALIZED TO fS) 0.9 1.0 –0.20 图16. DAC插值滤波器，64倍过采样， 双倍速率模式，归一化到fS 0 0.05 0.10 0.15 0.20 0.25 0.30 0.35 FREQUENCY (NORMALIZED TO fS) 图19. DAC插值滤波器通带纹波，64倍过采样， 双倍速率模式，归一化到fS Rev. 0 | Page 16 of 88 0.40 08914-015 –0.15 −90 −100 0.05 –0.10 −80 08914-014 MAGNITUDE (dBFS) −20 0.05 –10 0.04 –20 0.03 –30 0.02 –40 –50 –60 –70 0.01 0 –0.01 –0.02 –80 –0.03 –90 –0.04 –100 0 0.1 0.2 0.3 0.4 0.5 0.6 0.7 0.8 0.9 1.0 FREQUENCY (NORMALIZED TO fS) –0.05 0 0.05 0.10 0.15 0.20 0.25 0.30 0.35 0.40 0.45 0.50 08914-017 MAGNITUDE (dBFS) 0 08914-016 MAGNITUDE (dBFS) ADAU1461 FREQUENCY (NORMALIZED TO fS) 图20. DAC插值滤波器，128倍过采样，归一化到fS 图23. DAC插值滤波器通带纹波，128倍过采样，归一化到fS 0 0.20 −10 0.15 0.10 −30 MAGNITUDE (dBFS) −40 −50 −60 −70 0 –0.05 –0.10 −80 –0.15 −90 0 0.1 0.2 0.3 0.4 0.5 0.6 0.7 0.8 0.9 1.0 FREQUENCY (NORMALIZED TO fS) –0.20 08914-018 −100 0.05 0 0.05 0.10 0.15 0.20 0.25 0.30 0.35 0.40 FREQUENCY (NORMALIZED TO fS) 图24. DAC插值滤波器通带纹波，128倍过采样， 双倍速率模式，归一化到fS 图21. DAC插值滤波器，128倍过采样， 双倍速率模式，归一化到fS 12 90 11 80 10 70 IMPEDANCE (k ) 8 7 6 5 4 3 60 50 40 30 20 2 10 0 100 200 300 400 500 600 700 INSTRUCTIONS 800 900 1000 1100 0 GAIN (dB) 图22. 典型DSP吸电流 图25. 模拟输入的输入阻抗与增益的关系 Rev. 0 | Page 17 of 88 08914-125 0 35.00 32.75 30.50 28.25 26.00 23.75 21.50 19.25 17.00 14.75 12.50 10.25 8.00 5.75 3.50 1.25 –1.00 –3.25 –5.50 –7.75 –10.00 –12.25 1 08914-065 CURRENT (mA) 9 08914-019 MAGNITUDE (dBFS) −20 ADAU1461 系统框图 10µF + 0.1µF 10µF 10µF + + 0.1µF 0.1µF 0.1µF 1.2nH THE INPUT CAPACITOR VALUE DEPENDS ON THE INPUT IMPEDANCE, WHICH VARIES WITH THE VOLUME SETTING. DVDDOUT IOVDD AVDD 9.1pF AVDD 10µF LOUTP LINP LEFT MICROPHONE LINN 10µF EARPIECE SPEAKER LOUTN RHP CAPLESS HEADPHONE OUTPUT MONOOUT 2kΩ LHP ROUTP ADAU1461 MICBIAS EARPIECE SPEAKER ROUTN 2kΩ 10µF RINN RIGHT MICROPHONE RINP 10µF ADC_SDATA/GPIO1 JACK DETECTION SIGNAL JACKDET/MICIN DAC_SDATA/GPIO0 SERIAL DATA LRCLK/GPIO3 AUX LEFT 1kΩ BCLK/GPIO2 10µF LAUX ADDR1/CDATA 10µF RAUX SYSTEM CONTROLLER SCL/CCLK 1kΩ AGND CM 0.1µF 10µF + 08914-045 CLOCK SOURCE ADDR0/CLATCH MCLK AGND 49.9Ω DGND AUX RIGHT SDA/COUT 图26. 系统框图 Rev. 0 | Page 18 of 88 ADAU1461 10µF + 0.1µF 10µF 10µF + + 0.1µF 0.1µF 0.1µF 1.2nH THE INPUT CAPACITOR VALUE DEPENDS ON THE INPUT IMPEDANCE, WHICH VARIES WITH THE VOLUME SETTING. DVDDOUT IOVDD AVDD 9.1pF AVDD MICBIAS LOUTP VDD 10µF SINGLE-ENDED ANALOG OUTPUT MICROPHONE LINN RHP CM CAPLESS HEADPHONE OUTPUT MONOOUT LINP GND EARPIECE SPEAKER LOUTN LHP ADAU1461 ROUTP EARPIECE SPEAKER ROUTN VDD 10µF SINGLE-ENDED ANALOG OUTPUT MICROPHONE RINN CM RINP GND ADC_SDATA/GPIO1 JACK DETECTION SIGNAL JACKDET/MICIN DAC_SDATA/GPIO0 SERIAL DATA LRCLK/GPIO3 AUX LEFT 1kΩ BCLK/GPIO2 10µF LAUX ADDR1/CDATA 10µF RAUX SYSTEM CONTROLLER SCL/CCLK 1kΩ AGND CM 0.1µF 10µF + 08914-059 CLOCK SOURCE ADDR0/CLATCH MCLK AGND 49.9Ω DGND AUX RIGHT SDA/COUT 图27. 带模拟麦克风的系统框图 Rev. 0 | Page 19 of 88 ADAU1461 10µF + 0.1µF 10µF 10µF + + 0.1µF 0.1µF 0.1µF 1.2nH DVDDOUT IOVDD AVDD MICBIAS RHP 0.1µF CM LHP 10µF LINN DIGITAL DATA MICROPHONE L/R SELECT 2.5V TO 5.0V MONOOUT LINP VDD CAPLESS HEADPHONE OUTPUT AVDD BCLK CLK 9.1pF RINN GND RINP 22nF LOUTP ADAU1461 22nF LOUTN BCLK CLK 22nF REXT L/R SELECT VDD VDD INL+ INL– SSM2306 OUTL+ OUTL– CLASS-D 2W STEREO SPEAKER DRIVER INR+ OUTR+ OUTR– INR– SD GND LEFT SPEAKER RIGHT SPEAKER GND GND JACKDET/MICIN AUX LEFT 1kΩ DAC_SDATA/GPIO0 10µF LAUX SERIAL DATA LRCLK/GPIO3 SHUTDOWN ADC_SDATA/GPIO1 BCLK/GPIO2 10µF RAUX ADDR1/CDATA SDA/COUT 1kΩ SYSTEM CONTROLLER SCL/CCLK ADDR0/CLATCH CM 0.1µF 10µF + 08914-060 CLOCK SOURCE MCLK AGND 49.9Ω AGND AUX RIGHT DGND 0.1µF REXT REXT ROUTN DIGITAL DATA MICROPHONE REXT 22nF ROUTP VDD 0.1µF 图28. 带数字麦克风和SSM2306 D类扬声器驱动器的系统框图 Rev. 0 | Page 20 of 88 ADAU1461 工作原理 ADAU1461是一款低功耗音频编解码器，集成面向数据流 型DSP内核，采用一体化封装，提供高质量音频、低功耗、 小尺寸和许多其他高级特性。立体声ADC和立体声DAC各 具有至少+98 dB的SNR和至少−90 dB的THD + N。串行数据 端口兼容I2S、左对齐、右对齐和TDM模式，可以与数字音 频数据接口。工作电压为3.3 V，片上稳压器产生内部数字电 源电压。 录音信号路径包括非常灵活的输入配置，可接受差分和单 端模拟麦克风输入以及数字麦克风输入。麦克风偏置引脚 支持与驻极体麦克风无缝接口。输入配置可接受最多6路 单端模拟信号或多种形式的立体声差分、立体声单端信 号，并具有2路辅助单端输入。每路输入信号都可以利用 各自的可编程增益放大器(PGA)进行音量调整，并且可以 旁路ADC，直接分配分配至回放路径输出复用器。此外还 可以实现自动电平控制(ALC)，保持录音音量不变。 ADC和DAC均为高质量、24位Σ-Δ型转换器，以可选的64 倍或128倍过采样率工作。转换器的基本采样速率由输入 时钟速率设置，可以利用转换器控制寄存器设置做进一步 调整。转换器以8 kHz到96 kHz的采样速率工作。ADC和DAC 还包括步长非常精密的数字音量控制功能。 回放路径允许将输入信号和DAC输出混频为各种输出配 置。耳机驱动器可驱动立体声耳机输出，其它输出引脚则 能够以差分方式驱动耳机扬声器。利用单声道输出作为虚 拟地连接可以实现无电容耳机输出。立体声线路输出既可 以用作单端或差分输出，也可以用作可选的混频下变频单 声道输出。 DSP内核具有很多特性，使这款独一无二的编解码器针对 音频处理而优化。程序和参数RAM可以利用定制音频处理 信号流程加载，使用ADI公司的SigmaStudio图形编程软件 可以构建该信号流程。参数RAM中存储的值控制各信号处 理模块，如均衡滤波器、动态处理器、音频延迟和复用器 电平等。 可 以 使 用 SigmaStudio软 件 通 过 控 制 端 口 来 设 置 和 控 制 SigmaDSP。除了设计和调整信号流外，还可以使用该工具 配置所有DSP寄存器。任何人只要具备数字或模拟音频处 理知识，就可以利用SigmaStudio图形界面轻松设计一个 DSP信号流，并将其移植到目标应用中。同时，它还为经 验丰富的DSP编程人员提供了充分的灵活性和编程能力， 使其能深入地控制设计。在SigmaStudio中，用户可以连接 图形模块(如双二阶滤波器、动态处理器、复用器和延迟 等)、编译设计以及通过控制端口将程序和参数文件加载到 ADAU1461存储器。在提供的库中包括下列信号处理模块： • • • • • • • • • • • • • 增强立体声采集 单精度和双精度双二阶滤波器 FIR滤波器 带峰值或均方根检波功能的动态处理器，用于单声道和 多声道动态处理 复用器和分路器 单音和噪声发生器 固定和可变增益 响度 延迟 立体声增强 动态低音增强 噪声和单音源 电平检测器 我们还在开发更多处理模块。针对矩阵解码、低音增强和 环绕声虚拟器等应用，ADI公司也提供专有算法和第三方 算 法 。 有 关 这 些 算 法 的 授 权 事 宜 ， 请 联 系 ADI公 司 (www.analog.com)。 利用片上小数PLL，ADAU1461可以从各种各样的输入时钟 产生内部时钟。PLL支持的输入范围为8 MHz至27 MHz。 ADAU1461采用32引脚、5 mm 5 mm小型LFCSP封装，配有 底部焊盘。 Rev. 0 | Page 21 of 88 ADAU1461 启动、初始化和电源 本节介绍ADAU1461的正确启动程序。下面的序列提供了 一种用来正确初始化系统的高级方法。 1. 2. 3. 4. 降低功耗模式 ADAU1461芯片的多个部分可以根据需要开启或关闭，以 便降低功耗。这些部分包括ADC、DAC、PLL和DSP内核。 给ADAU1461加电。 让PLL锁定输入时钟(如果使用PLL)。 使能内核时钟。 加载寄存器设置。 ADC和DAC的数字滤波器各自均可以设置为64倍或128倍 (默认)的过采样率。将这些滤波器的过采样率设置为64倍 可以降低功耗，而对性能的影响则极小。关于这些滤波器 的性能规格，请参见数字滤波器部分；关于工作曲线，请 参见典型工作特性部分。 有关正确启动序列的更多信息，参见“启动”部分。 上电时序 数字电源 ADAU1461使用上电复位(POR)电路来在上电时复位寄存器。 POR监控DVDDOUT引脚，只要给芯片加电，就会产生一 个复位信号。复位期间，ADAU1461采用寄存器图所述的 默认值进行设置(参见“控制寄存器”部分)。通常，在AVDD 上有一个10 μF电容的情况下，POR约需14 ms。 ADAU1461的数字电源由内部调节器产生。此调节器产生 1.5 V内部电源。此调节器的唯一外部连接是DVDDOUT旁路 点。此引脚与DGND之间应连接一个100 nF电容和一个10 μF 电容。 输入/输出电源 1.5V 1.35V DVDDOUT 数字输出引脚的电源由IOVDD提供，它还设置数字输入引 脚上应当出现的最高输入电压。IOVDD应设为3.3 V；数字 输入信号的电平不得高于IOVDD上的电平。此引脚吸取的 电流是可变的，因为它取决于数字输出的负载。IOVDD应 通过一个100 nF电容和一个10 μF电容去耦至DGND。 0.95V AVDD 时钟产生和管理 POR POR ACTIVE POR FINISHED 08914-061 PART READY POR ACTIVE 图29. 上电复位序列 PLL锁定时间取决于MCLK速率。典型锁定时间参见表10。 PLL锁定后，可立即使能DSP。 表10. PLL锁定时间 PLL模式 小数 小数 整数 小数 小数 小数 小数 小数 小数 整数 小数 小数 MCLK频率 8 MHz 12 MHz 12.288 MHz 13 MHz 14.4 MHz 19.2 MHz 19.68 MHz 19.8 MHz 24 MHz 24.576 MHz 26 MHz 27 MHz 锁定时间(典型值) 3.5 ms 3.0 ms 2.96 ms 2.4 ms 2.4 ms 2.98 ms 2.98 ms 2.98 ms 2.95 ms 2.96 ms 2.4 ms 2.4 ms ADAU1461采用灵活的时钟方案，支持使用许多不同的输 入时钟速率。PLL可以旁路或使用，这样就产生两种不同 的时钟管理方法。有关时钟方案、PLL配置和采样速率的 更多信息，请参见时钟和采样速率部分。 情形1：旁路PLL 如果旁路PLL，内核时钟将直接从MCLK输入获得。此时 钟 的 速 率 必 须 通 过 寄 存 器 R0(时 钟 控 制 寄 存 器 ， 地 址 0x4000)的INFREQ[1:0]位正确设置。当PLL被旁路时，支持 的外部时钟速率为256 S、512 S、768 S和1024 S，其中fS为基本采 样速率。在芯片的内核时钟使能位(COREN)置位之前，内核 时钟关闭。若速率低于1024 S的时钟直接输入ADAU1461(旁路 PLL)，则减少可用的SigmaDSP处理周期数，并且寄存器 R57(地址0x40EB)中的DSPSR位也应相应调整。 Rev. 0 | Page 22 of 88 ADAU1461 情形2：使用PLL 在PLL锁定获取期间，整个芯片的内核时钟关闭。用户可 以轮询锁定位，以确定PLL何时锁定。获取锁定后，就可 以置位寄存器R0(时钟控制寄存器，地址0x4000)的内核时 钟 使 能 位 (COREN)， 以 启 动 ADAU1461。 此 位 使 能 ADAU1461所有内部模块的内核时钟。 PLL锁定获取 在锁定获取期间，通过控制端口只能访问寄存器R0(地址 0x4000)和寄存器R1(地址0x4002)。所有其它寄存器都需要 有效的主时钟才能进行读写操作，因此请勿尝试访问。任 何读或写操作都被禁止，直到内核时钟使能位(COREN)和 锁定位均置位。 若要在时钟设置初始化或重新配置期间对PLL编程，必须 遵循以下步骤： 1. 2. 3. 4. 5. 关断PLL。 复位PLL控制寄存器。 启动PLL。 轮询锁定位。 获取PLL锁定后，置位内核时钟使能位。 PLL控制寄存器(寄存器R1，地址0x4002)是一个48位寄存 器，必须利用一个连续的写操作通过控制端口写入所有位。 Rev. 0 | Page 23 of 88 ADAU1461 时钟和采样速率 R57: DSP SAMPLING RATE SETTING DSPSR[3:0] fS/0.5, 1, 1.5, 2, 3, 4, 6 R1: PLL CONTROL REGISTER MCLK ÷X R0: CLOCK CONTROL REGISTER × (R + N/M) CLKSRC INFREQ[1:0] 256 × fS, 512 × fS, 768 × fS, 1024 × fS ADCs R17: CONVERTER SAMPLING RATE CORE CLOCK DACs CONVSR[2:0] fS/0.5, 1, 1.5, 2, 3, 4, 6 R64: SERIAL PORT SAMPLING RATE SERIAL DATA INPUT/ OUTPUT PORT ADC_SDATA/GPIO1 BCLK/GPIO2 LRCLK/GPIO3 DAC_SDATA/GPIO0 08914-020 SPSR[2:0] fS/0.5, 1, 1.5, 2, 3, 4, 6 图30. 时钟树图 内核时钟 用于转换器、串行端口和DSP的时钟从内核时钟获得。内 核 时 钟 可 以 直 接 从 MCLK获 得 ， 也 可 以 由 PLL产 生 。 CLKSRC位(寄存器R0/地址0x4000的位3)决定时钟源。 INFREQ[1:0]位应根据CLKSRC所选的预期输入时钟速率进 行设置，此值还决定内核时钟速率和基本采样频率fS。 若要利用最大数量的DSP指令，则内核时钟运行速率应当 为1024 S。 表11. 时钟控制寄存器(寄存器R0，地址0x4000) 位 3 位的名称 CLKSRC [2:1] INFREQ[1:0] 0 COREN 例如，如果CLKSRC的输入为49.152 MHz(来自PLL)，则： INFREQ[1:0] = 1024 × fS fS = 49.152 MHz/1024 = 48 kHz PLL输出时钟速率始终为1024 S，当使用PLL时，时钟控制寄 存器自动将INFREQ[1:0]位设置为1024 S。当直接使用时钟时， INFREQ[1:0]频率应根据MCLK引脚时钟速率和所需的基本 采样频率进行设置。 Rev. 0 | Page 24 of 88 设置 0: 直接来自MCLK引脚(默认) 1: PLL时钟 00: 256 × fS(默认) 01: 512 × fS 10: 768 × fS 11: 1024 × fS 0: 内核时钟禁用(默认) 1: 内核时钟使能 ADAU1461 PLL ADC、DAC和串行端口使用相同的采样速率，它在寄存器 R17(转 换 器 控 制 0寄 存 器 ， 地 址 0x4017)中 进 行 设 置 。 CONVSR[2:0]位将该采样速率设置为基本采样频率的比值。 DSP采样速率在寄存器R57(DSP采样速率设置寄存器，地 址0x40EB)中通过DSPSR[3:0]位设置，而串行端口采样速率 在寄存器R64(串行端口采样速率寄存器，地址0x40F8)中通 过SPSR[2:0]位设置。 PLL使用MCLK作为产生内核时钟的参考。PLL设置在寄存 器R1(PLL控制寄存器，地址0x4002)中进行设置。根据 MCLK频率的不同，必须将PLL设置为整数或小数模式。 PLL可以接受8 MHz至27 MHz范围内的输入频率。 PLL控制寄存器的所有6个字节必须利用一个连续的写操作 通过控制端口写入。 MCLK ÷X × (R + N/M) TO PLL CLOCK DIVIDER 08914-021 采样速率 除非在DSP中完成适当的补偿滤波，否则建议将转换器、 串行端口和DSP的采样速率设置为相同值。表12和表13列 出了常用基本采样速率的分频结果。 整数模式 表12. 48 kHz基本采样速率分频结果 当MCLK为PLL输出(1024 S)的整数(R)倍时，使用整数模式。 基本采样 频率 fS = 48 kHz 采样速率比例 fS/1 fS/6 fS/4 fS/3 fS/2 fS/1.5 fS/0.5 采样速率 48 kHz 8 kHz 12 kHz 16 kHz 24 kHz 32 kHz 96 kHz 采样速率比例 fS/1 fS/6 fS/4 fS/3 fS/2 fS/1.5 fS/0.5 例如，如果MCLK = 12.288 MHz且fS = 48 kHz，则： PLL 所需输出 = 1024 × 48 kHz = 49.152 MHz R = 49.152 MHz/12.288 MHz = 4 在整数模式下，忽略M和N的值。 小数模式 当MCLK为PLL输出的小数(R + (N/M))倍数时，使用小数 模式。 例如，如果MCLK = 12 MHz且fS = 48 kHz，则： 表13. 44.1 kHz基本采样速率分频结果 基本采样 频率 fS = 44.1 kHz 图31. PLL功能框图 采样速率 44.1 kHz 7.35 kHz 11.025 kHz 14.7 kHz 22.05 kHz 29.4 kHz 88.2 kHz PLL 所需输出 = 1024 × 48 kHz = 49.152 MHz R + (N/M) = 49.152 MHz/12 MHz = 4 + (12/125) 表15和表16给出了44.1 kHz和48 kHz采样速率的常用小数PLL参 数设置。 PLL输出41 MHz至54 MHz范围内的时钟，计算PLL值和MCLK 频率时应考虑到这一点。 表14. PLL控制寄存器(寄存器R1，地址0x4002) 位 [47:32] 位的名称 M[15:0] [31:16] N[15:0] [14:11] R[3:0] 描述 小数PLL的分母：16位二进制数 0x00FD：M = 253(默认值) 小数PLL的分子：16位二进制数 0x000C：N = 12(默认值) PLL的整数部分：4位，仅2到8范围内的值有效 0010: R = 2(默认) 0011: R = 3 0100: R = 4 0101: R = 5 0110: R = 6 0111: R = 7 1000: R = 8 Rev. 0 | Page 25 of 88 ADAU1461 位 [10:9] 位的名称 X[1:0] 8 类型 1 锁定 0 PLLEN 描述 PLL输入时钟分频器 00: X = 1(默认) 01: X = 2 10: X = 3 11: X = 4 PLL工作模式 0: 整数(默认) 1: 小数 PLL锁定(只读位) 0: PLL未锁定(默认) 1: PLL锁定 PLL使能 0: PLL禁用(默认) 1: PLL使能 表15. 小数PLL参数设置：fS = 44.1 kHz(PLL输出 = 45.1584 MHz = 1024 S) MCLK输入(MHz) 8 12 13 14.4 19.2 19.68 19.8 24 26 27 输入分频器(X) 1 1 1 2 2 2 2 2 2 2 整数(R) 5 3 3 6 4 4 4 3 3 3 分母(M) 625 625 8125 125 125 1025 1375 625 8125 1875 分子(N) 403 477 3849 34 88 604 772 477 3849 647 R2：PLL控制设置(十六进制) 0x0271 0193 2901 0x0271 01DD 1901 0x1FBD 0F09 1901 0x007D 0022 3301 0x007D 0058 2301 0x0401 025C 2301 0x055F 0304 2301 0x0271 01DD 1B01 0x1FBD 0F09 1B01 0x0753 0287 1B01 分子(N) 18 12 1269 62 3 204 796 12 1269 721 R2：PLL控制设置(十六进制) 0x007D 0012 3101 0x007D 000C 2101 0x0659 04F5 1901 0x004B 003E 3301 0x0019 0003 2B01 0x00CD 00CC 2301 0x0339 031C 2301 0x007D 000C 2301 0x0659 04F5 1B01 0x0465 02D1 1B01 分子(N) 无关 无关 R2：PLL控制设置(十六进制)1 0xXXXX XXXX 2001 0xXXXX XXXX 1001 表16. 小数PLL参数设置：fS = 48 kHz(PLL输出 = 49.152 MHz = 1024 S) MCLK输入(MHz) 8 12 13 14.4 19.2 19.68 19.8 24 26 27 输入分频器(X) 1 1 1 2 2 2 2 2 2 2 整数(R) 6 4 3 6 5 4 4 4 3 3 分母(M) 125 125 1625 75 25 205 825 125 1625 1125 表17. 整数PLL参数设置：fS = 48 kHz(PLL输出 = 49.152 MHz = 1024 S) MCLK输入(MHz) 12.288 24.576 1 输入分频器(X) 1 1 整数(R) 4 2 分母(M) 无关 无关 X = 无关位。 Rev. 0 | Page 26 of 88 ADAU1461 录音信号路径 MICIN LEFT DIGITAL MICROPHONE INTERFACE JACKDET/MICIN MICIN RIGHT LINNG[2:0] LINN LDBOOST[1:0] –12dB TO +35.25dB LINP MIXER 1 (LEFT RECORD MIXER) –12dB TO +6dB PGA LEFT ADC MUTE/0dB/20dB LINPG[2:0] –12dB TO +6dB MIXER 1 OUTPUT (TO PLAYBACK MIXER) ALCSEL[2:0] LDVOL[5:0] INSEL ALC CONTROL DECIMATOR/ ALC/ DIGITAL VOLUME MX1AUXG[2:0] LAUX –12dB TO +6dB AUXILIARY BYPASS MX2AUXG[2:0] RAUX –12dB TO +6dB MIXER 2 OUTPUT (TO PLAYBACK MIXER) RINPG[2:0] –12dB TO +6dB PGA RDBOOST[1:0] RINP –12dB TO +35.25dB RINN RIGHT ADC MUTE/0dB/20dB MIXER 2 (RIGHT RECORD MIXER) RINNG[2:0] INSEL –12dB TO +6dB RDVOL[5:0] 08914-022 ALCSEL[2:0] ALC CONTROL 图32. 录音信号路径 输入信号路径 ADAU1461可以接受线路电平和麦克风输入。模拟输入可 以配置为单端或差分配置。此外还有一路数字麦克风输入。 模拟输入偏置AVDD/2。不用的输入引脚应连接到CM。 6路模拟输入各自均有增益控制(增强或减弱)。分配输入信 号经过复用器后分配至ADC。混频后的输入信号也可以旁 路ADC，直接分配至回放复用器。左声道输入在左ADC之 前进行混频，但也可以将混频后的模拟信号绕过ADC分 配，将其输出到左或右输出通道。同样的处理方法也适用 于右声道和右ADC。 信号通过PGA和复用器后会反转。这种反转导致通过PGA 的差分信号输入以与输入相同的极性从ADC输出。通过复用 器但不通过PGA的单端输入不反转。ADC不提供反转功能。 模拟输入端的输入阻抗随PGA的增益而变化。此阻抗的变 化范围是1.7 kΩ(35.25 dB增益设置)至80.4 kΩ(−12 dB增益设 置)。图25显示了该范围。 Rev. 0 | Page 27 of 88 ADAU1461 模拟麦克风输入 模拟线路输入 针对麦克风输入，应将器件配置为立体声伪差分模式或立 体声全差分模式。 任何模拟输入端都可以接受线路输入信号。可以将RINN、 RINP、LINN和LINP分配引脚上的信号绕过差分放大器分 配至其自有放大器，并且禁用LDEN位和RDEN位(寄存器 R8/地址0x400E的位0和寄存器R9/地址0x400F的位0)，以将 这些引脚用作单端线路输入端。图35给出了使用RINN和 LINN引脚的立体声单端线路输入配置。 LINN和LINP引脚分别是左声道的反相和同相输入端。 RINN和RINP引脚分别是右声道的反相和同相输入端。 针对差分麦克风输入，应将正信号连接到PGA的同相输入 端，将负信号连接到PGA的反相输入端，如图33所示。 PGA设置由寄存器R8(左差分输入音量控制寄存器，地址 0x400E)和寄存器R9(右差分输入音量控制寄存器，地址 0x400F)控制。首先必须将RDEN位和LDEN位置1以使能 PGA。 LAUX和RAUX引脚是单端线路输入，可以将其一起用作立 体声单端辅助输入，如图35所示。这些输入可以旁路输入 增益控制、复用器和ADC，直接连接到输出回放复用器 (参见图32中的辅助旁路)。 ADAU1461 LEFT MICROPHONE ADAU1461 LINNG[2:0] LDBOOST[1:0] LINN 2kΩ LEFT AUX INPUT LAUX –12dB TO +6dB MUTE/ 0dB/20dB –12dB TO +35.25dB LEFT LINE INPUT LINN MICBIAS RIGHT AUX INPUT 2kΩ RINN RIGHT MICROPHONE RIGHT PGA RIGHT LINE INPUT RINP 图33. 立体声差分麦克风配置 PGA也可以用于单端麦克风输入。LINP和/或RINP连接到 CM引脚。在这种配置中，信号连接到PGA的反相输入端 LINN和/或RINN，如图34所示。 ADAU1461 LINN LEFT MICROPHONE 2kΩ LEFT PGA LDBOOST[1:0] LINP CM –12dB TO +35.25dB MUTE/ 0dB/20dB MICBIAS 2kΩ RINP RDBOOST[1:0] RINN –12dB TO +35.25dB MUTE/ 0dB/20dB 08914-053 RIGHT MICROPHONE RIGHT PGA RINN –12dB TO +6dB 08914-052 MUTE/ 0dB/20dB AUXILIARY BYPASS RINNG[2:0] RDBOOST[1:0] –12dB TO +35.25dB RAUX 图34. 立体声单端麦克风配置 Rev. 0 | Page 28 of 88 图35. 带立体声辅助旁路的立体声单端线路输入 08914-054 LINP LEFT PGA ADAU1461 数字麦克风输入 麦克风偏置 当将数字麦克风输入连接到JACKDET/MICIN引脚时，寄 存器R2(地址0x4008)的JDFUNC[1:0]位必须设置为10，以使 能麦克风输入并禁用插孔检测功能。ADAU1461必须工作 在主机模式，并且将BCLK输入到数字麦克风的输入时钟。 要使数字麦克风正常工作，还必须置位寄存器R62(DSP运 行寄存器，地址0x40F6)内的DSPRUN位。 MICBIAS引 脚 为 驻 极 体 模 拟 麦 克 风 提 供 基 准 电 压 。 MICBIAS电压在寄存器R10(录音麦克风偏置控制寄存器， 地址0x4010)中进行设置。通过此寄存器可以使能或禁用 MICBIAS输出。其它选项包括高性能工作模式和增益增强。 增益增强功能提供两种不同的电压偏置：0.65或0.90。当使 能时，高性能位会提高麦克风偏置电路的电源电流，以降 低均方根输入噪声。 数字麦克风信号旁路录音路径复用器和ADC，分配直接分 配到抽取滤波器。数字麦克风和ADC共用抽取滤波器，因 此二者不能同时使用。数字麦克风输入选择位INSEL可以 在寄存器R19(ADC控制寄存器，地址0x4019)中设置。图36 显示了数字麦克风接口和信号分配。 JACKDET/MICIN R2: DIGITAL MICROPHONE/ JACK DETECTION CONTROL AVDD = 3.3 V时，ADC的满量程输入(0 dBFS)为1.0 V rms。此 满量程模拟输入将输出一个−1.38 dBFS的数字信号。ADAU1461 已内置此增益失调，以防止削波。满量程输入电平与 AVDD电平成线性比例关系。 DIGITAL MICROPHONE INTERFACE LEFT CHANNEL 模数转换器 ADAU1461采用两个具有可选过采样率(64倍或128倍，通 过寄存器R17/地址0x4017的位3选择)的24位Σ-Δ型模数转换 器(ADC)。 ADC满量程电平 JDFUNC[1:0] TO JACK DETECTION CIRCUIT RIGHT ADC MICBIAS引脚也可以用来从独立的电源引脚为数字麦克风 或模拟麦克风提供干净的电源电压。 RIGHT CHANNEL 对于单端和伪差分信号，满量程值对应于这些引脚的信号 电平0 dBFS。 LEFT ADC R19: ADC CONTROL 全差分满量程输入电平是在差分放大器之后进行测量，对 应于各引脚的−6 dBFS信号电平。 DECIMATORS 图36. 数字麦克风接口框图 08914-023 INSEL 高于满量程值的信号电平会导致ADC削波。 数字ADC音量控制 DSP处理前，数字ADC音量可以利用寄存器R20(左输入数 字音量寄存器，地址0x401A)和寄存器R21(右输入数字音量 寄存器，地址0x401B)进行衰减。 高通滤波器 默认情况下，ADC路径中会使用一个高通滤波器来消除直 流失调。此滤波器可以通过寄存器R19(ADC控制寄存器， 地址0x4019)使能或禁用。当fS = 48 kHz时，此高通滤波器 的转折频率为2 Hz。 Rev. 0 | Page 29 of 88 ADAU1461 自动电平控制(ALC) ADAU1461内置硬件自动电平控制(ALC)功能。ALC的作用 是连续调整PGA增益，使录音音量保持恒定，不随输入电 平变化而变化。 为实现最佳噪声性能，ALC使用模拟PGA而不是数字方法 来调整增益。这可确保在信号电平较低时不会放大ADC噪 声。为了确保在增益变化期间获得高质量音频，ALC使用 极小的增益步长。 要使用ALC功能，必须以差分方式或伪差分方式将输入施 加到左声道的LINN和LINP输入引脚以及右声道的RINN和 RINP输 入 引 脚 。 ALC功 能 无 法 用 于 辅 助 线 路 输 入 引 脚 LAUX和RAUX。 ALC模块的功能框图如图37所示。ALC逻辑接收ADC输出 信号，并分析这些数字信号以设置PGA增益。ALC控制寄 存器用来控制时间常数和输出电平，如本部分所述。 ANALOG INPUT RIGHT I2 C CONTROL PGA –12dB TO +35.25dB 0.75dB STEP SIZE LEFT ADC MUTE SERIAL PORTS RIGHT ADC ALC DIGITAL 08914-024 ANALOG INPUT LEFT 图37. ALC结构 ALC参数 ALC功能通过ALC控制寄存器(地址0x4011至0x4014)进行控 制，其参数如下： • ALCSEL[2:0]：ALC选择位，用于使能ALC并将模式设置 为仅左声道、仅右声道、立体声或DSP。在立体声模式 下，使用左右输入中的较大者来计算增益，然后将同样 的增益应用于左右两个声道。在DSP模式下，PGA增益 通过SigmaDSP内核控制。 • ALCTARG[3:0]：ALC目标值，即ALC试图实现的理想输 入录音电平。 • ALCATCK[3:0]：ALC启动时间，用于设置当输入电平 突然提高到ALC目标值以上之后，ALC在多长时间内开 始进行衰减。虽然看似应将启动时间设置得尽可能短， 以避免瞬变时削波，不过使用适中的值可以获得更好的 整体音质。如果该值太短，ALC将对非常短的瞬变做出 过度反应，导致可听到的增益泵效应，这比使用适中的 值以允许短时间的瞬变削波来说更差。音乐录音的典型 设置为384 ms，语音录音的典型设置为24 ms。 • ALCHOLD[3:0]：这些位设置ALC保持时间。当输出信 号降至目标输出电平以下时，增益不会立即提高，而是 等到输出持续低于目标电平一定的时间之后才提高；该 时间即为由保持时间位设置的保持时间，其作用是防止 增益调制稳定的低频正弦波信号，以免引起失真。 • ALCDEC[3:0]：ALC衰减时间设置当输入电平突然降低 到ALC目标值以下之后，ALC在多长时间内提高PGA增 益。如果ALC的主要作用是设置音乐录音电平，则可以 使用非常慢的设置。如果ALC的作用是压缩语音录音的 动态范围，则可以使用较快的设置。使用非常短的衰减 时间可能会引起声频伪像，例如噪声泵或失真等。音乐录 音的典型设置为24.58秒，语音录音的典型设置为1.54秒。 • ALCMAX[2:0]：ALC最大增益，用于限制ALC可编程的 最大增益。当对小输入信号进行录音时，利用此设置可 以防止过大的噪声。请注意，如果将此参数设置得过低， 可能会阻碍ALC达到其目标输出电平，不过为了实现最 佳整体音质，常常需要这一设置。 图38显示了针对猝发音输入的PGA增益动态行为。图中针 对三种不同的输入电平实现了目标输出，并且显示了启 动、保持和衰减的效果。请注意，对于非常小的信号，最 大PGA增益可能会阻碍ALC实现其目标电平。同理，对于 非常大的输入，最小PGA增益可能会阻碍ALC实现其目标 电平(假设目标输出电平设置得非常低)。PGA增益限制的 效果如图39的输入/输出图所示。 Rev. 0 | Page 30 of 88 ADAU1461 250 ms才能使噪声门动作。迟滞的作用是让脱离静音状态 的阈值比进入静音状态的阈值高6 dB。噪声门有四种工作 模式。 INPUT 将NGTYP[1:0]位设置为00时，选择噪声门模式0(见图40)。 在这种模式下，当噪声门逻辑被激活时，PGA增益保持其 当前状态。这可以防止静默期间的背景噪声大幅增加。采 用这种模式时，建议使用相对较长的衰减时间。这是因为 噪声门至少需要250 ms才能激活，如果在此期间PGA增益已 经提高到很大的值，则增益的保持值也会很大。 GAIN OUTPUT THRESHOLD HOLD DECAY TIME TIME 08914-025 INPUT ATTACK TIME 图38. ALC基本操作 ANALOG GAIN 250ms MAX GAIN = 30dB DIGITAL MUTE MIN PGA GAIN POINT TARGET 08914-027 OUTPUT 08914-026 INPUT LEVEL (dB) 图39. 改变最大增益参数的效果 噪声门功能 使用ALC时，一个潜在问题是对于小输入信号，PGA增益 可能会变得非常大。其副作用是噪声随同目标信号被放大。 为避免这种现象，可以使用ADAU1461的噪声门。当信号 电平低于设定的阈值时，噪声门会截断ADC输出。噪声门 通过ALC控制3寄存器(地址0x4014)中的下列参数进行控制： • NGTYP[1:0]：噪声门类型，写入NGTYP[1:0]位可以将 其设置为四种模式之一。 • NGEN：写入NGEN位可以使能噪声门功能。 • NGTHR[4:0]：写入NGTHR[4:0]位可以设置输出静音的 阈值。 图40. 噪声门模式0(PGA增益保持) 将NGTYP[1:0]位设置为01时，选择噪声门模式1(见图41)。 在这种模式下，ADAU1461简单地对ADC输出实行数字静 音。虽然这种模式会完全消除背景噪声，但突然静音可能 会令人感到不舒服。 THRESHOLD INPUT ANALOG GAIN 250ms INTERNAL NOISE GATE ENABLE SIGNAL 噪声门功能的一个常见问题是震颤，即当一个接近噪声门 阈值的小信号不断改变幅度时，会导致噪声门功能快速开 启和关闭。这会产生难听的声音。 为了减小这种效应，ADAU1461的噪声门综合运用超时时 间和迟滞。超时时间设置为250 ms，信号必须持续低于阈值 Rev. 0 | Page 31 of 88 DIGITAL MUTE OUTPUT 08914-028 OUTPUT LEVEL (dB) MAX GAIN = 24dB MAX GAIN = 18dB GAIN HELD INTERNAL NOISE GATE ENABLE SIGNAL 图41. 噪声门模式1(数字静音) ADAU1461 将NGTYP[1:0]位设置为10时，选择噪声门模式2(见图42)。 在这种模式下，ADAU1461首先会在大约100 ms的时间内将 PGA增益衰减到最小PGA增益值，从而改善噪声门操作的 声音。ADAU1461不会在衰减完成后强行静音，因此一些 小的背景噪声仍将存在。 将NGTYP[1:0]位设置为11时，选择噪声门模式3(见图43)。 除了在PGA增益衰减时间结束时执行数字静音之外，此模 式与模式2完全相同。一般而言，此模式是最佳的声音模 式，因为在静音发生之前，增益已经衰减到较低的水平， 数字硬静音的声频效应因此得以减小。 THRESHOLD THRESHOLD INPUT 250ms ANALOG GAIN MIN GAIN 100ms 250ms MIN GAIN 100ms INTERNAL NOISE GATE ENABLE SIGNAL INTERNAL NOISE GATE ENABLE SIGNAL DIGITAL MUTE DIGITAL MUTE OUTPUT OUTPUT 08914-029 08914-030 ANALOG GAIN INPUT 图43. 噪声门模式3(模拟衰减/数字静音) 图42. 噪声门模式2(模拟衰减) Rev. 0 | Page 32 of 88 ADAU1461 回放信号路径 MX3G1[3:0] LEFT INPUT MIXER –15dB TO +6dB MX3G2[3:0] RIGHT INPUT MIXER MIXER 3 (LEFT PLAYBACK MIXER) –15dB TO +6dB MX3AUXG[3:0] LAUX LHPVOL[5:0] –15dB TO +6dB MIXER 5 (LEFT L/R PLAYBACK MIXER) LEFT DAC MX3LM –57dB TO +6dB LHP LOUTVOL[5:0] –57dB TO +6dB LOUTP MX5G3[1:0] RIGHT DAC MX3RM –1 MX6G3[1:0] LOUTN MONOVOL[5:0] MX7[1:0] MIXER 7 (MONO MIXER) –57dB TO +6dB –1 MX4G1[3:0] LEFT INPUT MIXER –15dB TO +6dB MX5G4[1:0] MX4G2[3:0] RIGHT INPUT MIXER MIXER 6 (RIGHT L/R PLAYBACK MIXER) ROUTN ROUTVOL[5:0] –57dB TO +6dB ROUTP MX6G4[1:0] –15dB TO +6dB RHPVOL[5:0] MX4AUXG[3:0] RAUX MONOOUT –15dB TO +6dB –57dB TO +6dB MIXER 4 (RIGHT PLAYBACK MIXER) LEFT DAC RHP RIGHT DAC 08914-031 MX4LM MX4RM 图44. 回放信号路径 输出信号路径 分配灵活性 ADAU1461的输出可以配置为多种不同的差分或单端输出。 所有模拟输出因都能驱动耳机或耳机扬声器。立体声信号 或下混频单声道输出可以选择输出路径。线路输出可以驱 动至少10 kΩ的负载，或者也可以配置为HP模式以驱动耳机 或耳机扬声器。模拟输出引脚偏置AVDD/2。 回放路径包含5个复用器(复用器3至复用器7)，执行如下 功能： 对于0 dBFS数字输入，当AVDD = 3.3 V时，满量程输出电平为 920 mV rms。 信号通过复用器和音量控制部分后会反转，其结果是差分 输出和耳机输出的极性得以保留。单端单声道输出不反 转。DAC不提供反转功能。 • 混合来自录音路径和DAC的信号。 • 混合或交换左右声道。 • 混合单声道信号或产生共模输出。 复用器3和复用器4专门用于混合来自录音路径和DAC的信 号。这两个复用器各自均可接受来自左右DAC、左右输入 复用器和专用通道辅助输入的信号。来自录音路径的信号 可以在回放复用器之前进行增强或减弱。 例如，MX4G2[3:0]位设置从复用器2(右录音通道)的输出端 到复用器4的输入端的增益，该参数的名称即由此而来。 来自DAC的信号具有数字音量衰减控制功能，可以通过寄 存器R20(左输入数字音量寄存器，地址0x401A)和寄存器 R21(右输入数字音量寄存器，地址0x401B)进行设置。 Rev. 0 | Page 33 of 88 ADAU1461 耳机输出 耳机输出上电/掉电序列 LHP和RHP引脚可以由线路输出驱动器或耳机驱动器驱动， 具体是通过寄存器R30(回放耳机右音量控制寄存器，地址 0x4024)的HPMODE位进行设置。耳机输出可以驱动至少 16 Ω的负载。 利用HPMODE位使能耳机输出后，为防止打开耳机输出时出 现爆音，用户必须等待至少4 ms才能使这些输出取消静音。 这是因为在使用这些输出之前，内部电容必须充电。图46 和图47显示了耳机上电/掉电序列。 左右声道的音量控制是独立的，范围为−57 dB至+6 dB。利 用寄存器R34(回放爆音/咔嚓声抑制寄存器，地址0x4028) 的ASLEW[1:0]位，可以对所有回放音量控制应用压摆。 对于无电容耳机，应在使耳机输出取消静音之前配置 MONOOUT引脚。 USER DEFINED 无电容耳机配置 4ms HPMODE 1 = HEADPHONE 耳机输出可以配置为无电容输出配置，将MONOOUT引脚 用作直流虚拟地参考。图45显示了无电容耳机配置中的典 型回放路径。表18列出了这种配置的寄存器设置。如表中 所示，MONOOUT引脚输出共模电平(AVDD/2)，用作虚 拟耳机基准电压。 MX3LM MONOM MX4RM MIXER 4 HPMODE 0 = LINE OUTPUT RHPVOL[5:0] RHP MX4EN 图45. 无电容耳机配置图 表18. 无电容耳机寄存器设置 R24 R28 R33 R29 R30 08914-046 MOMODE 位的名称 DACEN[1:0] MX3EN MX3LM MX4EN MX4RM MX7EN MX7[1:0] MONOM MOMODE LHPVOL[5:0] LHPM HPMODE RHPVOL[5:0] RHPM 08914-047 MX7EN USER DEFINED RHPM AND LHPM 0 = MUTE MONOOUT MX7[1:0] 寄存器 R36 R22 图46. 耳机输出上电时序 LHP MX3EN MIXER 7 RIGHT DAC INTERNAL PRECHARGE LHPVOL[5:0] 设置 11 = 两个DAC均使能 1 = 使能复用器3 1 = 左DAC输入取消静音 1 = 使能复用器4 1 = 右DAC输入取消静音 1 = 使能复用器7 00 = 共模输出 1 = 单声道输出取消静音 1 = 耳机输出 LHP输出的理想音量 1 = 左耳机输出取消静音 1 = 耳机输出 RHP输出的理想音量 1 = 右耳机输出取消静音 08914-062 LEFT DAC MIXER 3 RHPM AND LHPM 1 = UNMUTE 图47. 耳机输出掉电时序 以地为中心的耳机配置 通过在LHP和RHP引脚上放置耦合电容，也可以将耳机输 出配置为以地为中心的输出。以地为中心的耳机应使用 AGND引脚作为地参考。 以这种方式配置耳机输出时，这些电容会在输出端创建一 个高通滤波器。此滤波器的转折频率(3 dB衰减点)通过下式 计算： f3dB = 1/(2π × R × C) 其中： C为电容值。 R为耳机的阻抗。 对于16 Ω的典型耳机阻抗和47 μF电容，转折频率为211 Hz。 Rev. 0 | Page 34 of 88 ADAU1461 插孔检测 线路输出 如果JACKDET/MICIN引脚被设置为插孔检测功能，则当 有耳机插入插孔时，就可以利用此引脚的标志位来使线路 输出静音。此引脚可以通过寄存器R2(数字麦克风/插孔检 测控制寄存器，地址0x4008)中进行配置。JDFUNC[1:0]位 设置JACKDET/MICIN引脚的功能。 线路输出引脚(LOUTP、LOUTN、ROUTP和ROUTN)可以 用来驱动差分和单端负载。在默认设置下，这些引脚可以 驱动10 kΩ或更大的典型线路负载，但也可以通过设置寄存器 R31(回 放 线 路 输 出 左 音 量 控 制 寄 存 器 ， 地 址 0x4025)的 LOMODE位和寄存器R32(回放线路输出右音量控制寄存器， 地址0x4026)的ROMODE位，将这些引脚置于耳机模式。在 耳机模式下，线路输出引脚能够驱动16 Ω或更大的耳机和耳 机扬声器。线路输出的输出阻抗约为1 kΩ。 爆音与咔嚓声抑制 上电时，预充电电路使能以抑制爆音和咔嚓声。上电后， 可以利用寄存器R34(回放爆音/咔嚓声抑制寄存器，地址 0x4028)的POPMODE位将预充电电路置于低功耗模式。 预充电时间取决于CM引脚上的电容值和负载的RC时间常 数。对于典型的线路输出负载，预充电时间在2 ms到3 ms 之间。预充电时间结束之后，可以将POPMODE位设置为 低功耗模式。 改变任何会影响信号路径的寄存器设置都可能导致模拟输 出端出现爆音和咔嚓声。为避免爆音和咔嚓声，应利用寄 存器R29至寄存器R32(地址0x4023至0x4026)使相应的输出 静音。变更完成后，取消模拟输出的静音。 在 单 端 模 式 下 使 用 线 路 输 出 引 脚 时 ， 应 利 用 LOUTP和 ROUTP来输出信号，LOUTN和ROUTN不连接。 这些输出的音量控制范围为−57 dB至+6 dB。利用寄存器R34 (回放爆音/咔嚓声抑制寄存器，地址0x4028)的ASLEW[1:0] 位，可以对所有回放音量控制应用压摆。 MX5G4[1:0]、MX5G3[1:0]、MX6G3[1:0]和MX6G4[1:0]位 均能向线路输出提供6 dB的增益增强。通过此增益增强，单 端输出信号可以达到0 dBV (1.0 V rms)，差分输出信号可以 达到6 dBV (2.0 V rms)。欲了解更多信息，请参见寄存器R26 (回放L/R复用器左(复用器5)线路输出控制寄存器，地址 0x4020)和寄存器R27(回放L/R复用器右(复用器6)线路输出 控制寄存器，地址0x4021)。 LEFT DAC MIXER 3 MX5G3[1:0] MIXER 5 LOUTVOL[5:0] LOUTP –1 –1 RIGHT DAC MIXER 4 MX6G4[1:0] MIXER 6 ROUTN ROUTVOL[5:0] ROUTP 图48. 差分线路输出配置 Rev. 0 | Page 35 of 88 LOUTN 08914-063 插孔检测的其它设置包括去抖时间(JDDB[1:0]位)和检测极 性(JDPOL位)。由于插孔检测和数字麦克风共用一个引 脚，因此二者不能同时使用。 ADAU1461 控制端口 ADAU1461有两种控制模式： 除了6字节宽的PLL控制寄存器以外，ADAU1461的寄存器 均为1字节宽。自动递增特性知道各子地址的字长，因此 在突发写入过程中，无需为各地址手动指定子地址。 • I C控制 • SPI控制 2 ADAU1461具有一个4线SPI控制端口和一个2线I2C总线控制 端口。两个端口均可以用来设置寄存器。器件默认采用I2C 模式，但通过将CLATCH引脚拉低三次，就可以将其置于 SPI控制模式。 控制端口能够对所有可寻址的寄存器执行全面的读写操 作。对于除寄存器R0(地址0x4000)和R1(地址0x4002)外的所 有寄存器，ADAU1461必须具有有效的主时钟才能写入。 单地址模式和突发模式下均能访问所有地址。一个控制端 口写操作的首字节(字节0)包含7位芯片地址和R/W位。接 下来的两个字节(字节1和字节2)共同构成ADAU1461内寄存 器位置的子地址。此子地址必须为双字节长，因为 ADAU1461内的存储器位置是可以直接寻址的，其大小超 过了单字节寻址的范围。后续的所有字节(从字节3开始)包 含数据，如控制端口数据、程序数据或参数数据。每个字 的字节数取决于写入数据的类型。 ADAU1461有多种机制来实时更新信号处理参数，同时不 会引起爆音或咔嚓声。如果需要下载大数据块，可以暂停 DSP内 核 的 输 出 (使 用 DSP运 行 寄 存 器 (地 址 0x40F6)的 DSPRUN位)，加载新数据，然后重新启动器件。这通常是 在启动时的引导序列中或向RAM加载新程序时执行。 控制端口引脚是多功能引脚，具体功能取决于器件的工作 模式。表19列出了这些功能。 表19：控制端口引脚功能 引脚名称 SCL/CCLK SDA/COUT ADDR1/CDATA ADDR0/CLATCH I2C模式 SCL：输入时钟 SDA：开集输入/输出 I2C地址位1：输入 I2C地址位0：输入 SPI模式 CCLK：输入时钟 COUT：输出 CDATA：输入 CLATCH: 输入 突发模式写入和读取 突发模式寻址可以用于将大量数据写入相邻的寄存器。在 这种模式下，子地址会在字边界处自动递增。这种递增在 单字写入或读取后自动发生，除非遇到停止条件(I2C)或者 CLATCH被拉高(SPI)。突发写入开始时像单字写入，但写 完第一个数据字后，可以立即写入下一个相邻地址的数据 字，而无需发送其双字节地址。 每读取或写入一个数据字后，子地址自动递增1，无论该 地址是否存在有效的寄存器或RAM字。可以写入或读取寄 存器图中的地址漏洞，而无任何不良后果。在ADAU1461 中，地址漏洞有地址0x4001、地址0x4003至地址0x4007、 地址0x402E、地址0x4032至地址0x4035、地址0x4037至地 址0x40BF、地址0x40C5、地址0x40CA至地址0x40CF、地 址 0x40D5至 地 址 0x40EA， 以 及 地 址 0x40EC至 地 址 0x40F1。ADAU1461会忽略对这些寄存器的单字节写入， 读取这些寄存器时返回单字节0x00。 I2C端口 ADAU1461支持2线串行(I2C兼容)微处理器总线驱动多个外 设。两个引脚——串行数据(SDA)和串行时钟(SCL)——承 载ADAU1461与系统I2C主控制器之间的信息。在I2C模式下， ADAU1461始终是总线上的从机，意味着它不能启动数据 传输。每个从机都通过一个唯一的地址识别。表20给出了 地址和R/W字节格式。地址存在于I 2 C写操作的前7位。 ADAU1461 I2C地址的位[5:6]由ADDR1和ADDR0引脚上的电 平设置。地址的LSB——R/W位——指定是读操作还是写操 作。逻辑电平1对应于读操作，逻辑电平0对应于写操作。 表20. ADAU1461 I2C地址和Read/Write字节格式 位0 0 位1 1 位2 1 位3 1 位4 0 位5 ADDR1 位6 ADDR0 位7 R/W SDA和SCL引脚各自线路上应连接一个2 kΩ上拉电阻。这些 信号线上的电压不应高于IOVDD(3.3 V)。 寻址 开始时，I2C总线上的各器件均处于空闲状态，并监控SDA 和SCL线有无起始条件和适当的地址。I2C主机通过建立起 始条件而启动数据传输；起始条件要求SDA发生高低转换， 同时SCL保持高电平。这表示随后将出现地址/数据流。总 线上的所有器件都对起始条件做出响应，并对接下来的8个 位(7位地址加R/W位)以MSB优先方式移位。在第9个时钟 脉冲期间，能够识别所发送地址的器件通过将数据线拉低 来做出响应。此第9位称为应答位。此时，所有其它器件 从总线退出，返回空闲状态。 Rev. 0 | Page 36 of 88 ADAU1461 R/W位决定数据的方向。如果第一个字节的LSB为逻辑0， 则意味着主机将写入信息到外设，而逻辑1则意味着主机 将在写入子地址并重复起始地址之后从外设读取信息。数 据传输将持续到发生停止条件。停止条件是指在SCL处于 高电平时，SDA上发生低电平至高电平跃迁。图49显示了 I2C写操作的时序，图50显示了I2C读操作的时序。 只应发送一个起始条件或一个停止条件，或者先发送单一 停止条件，再发送单一起始条件。如果用户发送的子地址无 效，ADAU1461不会发送应答，而是直接返回到空闲状态。 在自动递增模式下，如果用户地址超过了最高子地址，则 器件会采取以下两种措施的一种。在读取模式下， ADAU1461输出最高子地址寄存器的内容，直到主机发送 不应答，表示读取结束。不应答条件是指在SCL的第9个时 钟脉冲期间，SDA线未被拉低。在写入模式下，ADAU1461 不会将无效字节的数据载入任何子地址寄存器，而是发送 不应答，然后返回空闲状态。 数据传输过程中的任何阶段都可以检测停止和起始条件。如 果这些条件的置位打破了正常的读写操作顺序，ADAU1461 将立即跳出到空闲状态。在给定的SCL高电平期间，用户 SCL 0 SDA 1 1 1 R/W 0 ADDR1 ADDR0 START BY MASTER FRAME 1 CHIP ADDRESS BYTE ACK BY ADAU1461 ACK BY ADAU1461 FRAME 2 SUBADDRESS BYTE 1 SCL (CONTINUED) ACK BY ADAU1461 FRAME 3 SUBADDRESS BYTE 2 ACK BY ADAU1461 FRAME 4 DATA BYTE 1 STOP BY MASTER 08914-032 SDA (CONTINUED) 图49. I 2C写入ADAU1461的时序 SCL SDA START BY MASTER 0 1 1 1 0 R/W ADDR1 ADDR0 ACK BY ADAU1461 ACK BY ADAU1461 FRAME 1 CHIP ADDRESS BYTE FRAME 2 SUBADDRESS BYTE 1 SCL (CONTINUED) SDA (CONTINUED) 0 FRAME 3 SUBADDRESS BYTE 2 ACK BY ADAU1461 1 REPEATED START BY MASTER 1 1 0 R/W ADDR1 ADDR0 ACK BY ADAU1461 FRAME 4 CHIP ADDRESS BYTE SCL (CONTINUED) ACK BY MASTER STOP BY MASTER FRAME 5 READ DATA BYTE 1 图50. I 2C读取ADAU1461的时序 Rev. 0 | Page 37 of 88 08914-033 SDA (CONTINUED) ADAU1461 I2C读和写操作 这将导致ADAU1461 SDA反向，并开始向主机回传数据。然 后，主机在每第9个脉冲做出响应，向ADAU1461发送应答 脉冲。 图51给出了单字写操作的格式。在每第9个时钟脉冲， ADAU1461都会通过拉低SDA来发送应答。 图52给出了突发模式写序列的格式。该图显示了一个顺次 写入单字节寄存器的例子。ADAU1461在写完一个字节后 即递增其子地址寄存器，因为请求的子地址对应于1字节 字长的寄存器或存储器区域。 图54给出了突发模式读序列的格式。该图显示了一个顺次 读取单字节寄存器的例子。ADAU1461在写完一个字节后 即递增其子地址寄存器，因为请求的子地址对应于1字节 字长的寄存器或存储器区域。ADAU1461总是解码子地址 并设置自动递增电路，使得地址在读取适当数量的字节之 后递增。 图53给出了单字读操作的格式。注意第一个R/W位为0， 表示写操作。这是因为仍然需要写入子地址，以便设置内 部地址。在ADAU1461确认接收到子地址后，主机必须发 送一个重复起始命令，然后再发送R/W位设置为1(表示读 操作)的芯片地址字节。 S AS 芯片地址， R/W = 0 图51至图54使用了以下缩写： S = 起始位 P = 停止位 AM = 主机应答 AS = 从机应答 AS 子地址，高字节 AS 子地址，低字节 P 数据字节1 图51. 单字I 2C写格式 S 芯片地址， R/W = 0 AS 子地址， 高字节 AS AS 子地址， 低字节 AS 数据 字节1 AS 数据 字节2 AS 数据 字节3 数据 字节4 AS … P 图52. 突发模式I 2C写格式 S 芯片地址， R/W = 0 AS 子地址，高字节 AS 子地址，低字节 AS S 芯片地址， R/W = 1 AS P 数据 字节1 图53. 单字I 2C读格式 S 芯片地址， R/W = 0 AS 子地址， 高字节 AS 子地址， 低字节 AS S 芯片地址， R/W = 1 图54. 突发模式I 2C读格式 Rev. 0 | Page 38 of 88 AS 数据 字节1 AM 数据 字节2 AM … P ADAU1461 SPI端口 芯片地址R/W ADAU1461默认采用I C模式，但通过将CLATCH引脚拉低 三次，就可以将其置于SPI控制模式。这可以通过对SPI端 口执行三个伪写操作来完成(ADAU1461不会应答这些操作)。 从 第 四 个 SPI写 操 作 开 始 ， 该 IC可 以 读 写 数 据 。 要 使 ADAU1461离开SPI模式，必须通过周期供电启动全面复位 过程。 SPI处理的第一个字节的LSB为R/W位。此位决定通信是读操 作(逻辑电平1)还是写操作(逻辑电平0)。表21显示了其格式。 SPI端口使用4线接口，包括CLATCH、CCLK、CDATA和 COUT信号，始终是一个从机端口。CLATCH信号在处理 开始时应变为低电平，在处理结束时应变为高电平。 CCLK信号在低高转换时锁存CDATA。COUT数据在CCLK 下降沿移出ADAU1461，应在CCLK上升沿输入一个接收器 件 ， 如 微 控 制 器 等。 CDATA信号 承 载 串行输 入数 据 ， COUT信号承载串行输出数据。在请求执行读操作之前， COUT信号处于三态。这样，其它SPI兼容外设可以共享同 一回读线路。所有SPI处理都具有表22所示的相同基本格 式。时序图见图4。所有数据都应以MSB优先方式写入。 子地址 2 表21. ADAU1461 SPI地址和Read/Write字节格式 位0 0 位1 0 位2 0 位3 0 位4 0 位5 0 位6 0 16位子地址字解码为一个寄存器的位置。此子地址即为相 应寄存器的位置。子地址的MSB通过填充0来使字长为2个 字节。 数据字节 数据字节数取决于所访问的寄存器。在突发模式写入中， 初始子地址之后是连续的数据序列，以供写入连续的寄存 器位置。 图55给出了对一个寄存器执行单字SPI写操作的示例时序 图。图56给出了单字SPI读操作的示例时序图。在字节3开 始时，COUT引脚从三态变为高电平。本例中，字节0至字 节2包含地址和R/W位，后续字节承载数据。 表22. 通用控制字格式 字节0 chip_adr[6:0], R/W 字节2 subaddr[7:0] 字节41 数据 字节3 数据 持续到数据结束。 CLATCH CDATA BYTE 0 BYTE 1 BYTE 2 08914-038 CCLK BYTE 3 图55. SPI写入ADAU1461的时序(单字写模式) CLATCH CCLK CDATA COUT BYTE 1 BYTE 0 BYTE 2 HIGH-Z DATA 图56. SPI读取ADAU1461的时序(单字读模式) Rev. 0 | Page 39 of 88 HIGH-Z 08914-039 1 字节1 subaddr[15:8] 位7 R/W ADAU1461 串行数据输入/输出端口 在每个LRCLK帧中，串行端口允许BCLK发生任意次转 换。在TDM模式下，LRCLK可以作为50%占空比时钟或一 位宽脉冲输入ADAU1461。 当LRCLK设置为脉冲时，LRCLK引脚与地之间应连接一个 47 pF电容(见图57)。为使LRCLK信号与串行数据流正确对齐， 主机模式和从机模式均需要此电容。 ADAU1461 LRCLK 如果不使用PLL，串行数据始终必须与ADAU1461主时钟输 入同步。LRCLK和BCLK引脚用于为串行输入和输出端口 提供时钟。ADAU1461可以设置为系统中的主机或从机。 由于只有一组串行数据时钟，因此输入和输出端口必须同 时为主机或同时为从机。 寄存器R15和R16(串行端口控制寄存器，地址0x4015和 0x4016)可以控制时钟极性和数据输入模式。有效数据格式 包括I2S、左对齐、右对齐(24/20/18/16位)和TDM。在除右 对齐模式以外的所有其它模式下，串行端口输入最多24位 的任意位数。多余的位不会导致错误，但会被内部截断。 47pF BCLK 08914-071 ADAU1461灵活的串行数据输入和输出端口可以设置为以2 通道格式、4通道或8通道TDM流格式接收或发送数据，以 便与外部ADC或DAC接口。数据以二进制补码、MSB优先 格式进行处理。在2通道流中，左声道数据字段始终先于 右声道数据字段。在TDM模式下，时隙0至时隙3是音频帧 的前半部分，时隙4至时隙7是音频帧的后半部分。串行模 式和数据在帧中的位置通过寄存器R15至R18(串行端口和 转换器控制寄存器，地址0x4015至0x4018)进行设置。 图57. LRCLK电容对齐，TDM脉冲模式 在TDM 8模式下，对于48 kHz以下的fS，ADAU1461可以是 一个主机。表23列出了串行输出端口的工作模式。 表23. 串行输出端口主机/从机模式能力 fS 48 kHz 96 kHz 2通道模式(I2S、左对齐、 右对齐) 主机和从机 主机和从机 8通道TDM 主机和从机 从 表24给出了标准音频数据格式的正确配置。 表24. 数据格式配置 格式 I2S (见图58) 左对齐(见图59) LRCLK极性(LRPOL) 帧在下降沿开始 LRCLK模式 (LRMOD) 50%占空比 帧在上升沿开始 50%占空比 右对齐(见图60) 帧在上升沿开始 50%占空比 采用时钟的TDM (见图61) 采用脉冲的TDM (见图62) 帧在下降沿开始 50%占空比 帧在上升沿开始 脉冲 BCLK极性 (BPOL) 数据在下降沿 改变 数据在下降沿 改变 数据在下降沿 改变 数据在下降沿 改变 数据在下降沿 改变 Rev. 0 | Page 40 of 88 BCLK周期数/音频帧 自LRCLK边沿起的数据 (BPF[2:0]) 延迟(LRDEL[1:0]) 32至64 从LRCLK边沿起延迟 1 BCLK 与LRCLK边沿对齐 32至64 32至64 64至256 64至256 从LRCLK边沿起延迟 8或16 BCLK 从字时钟开始起延迟 1 BCLK 从字时钟开始起延迟 1 BCLK ADAU1461 LEFT CHANNEL LRCLK RIGHT CHANNEL BCLK LSB MSB LSB MSB 08914-040 SDATA 1/fS 图58. I S模式：每通道16位到24位 2 MSB LSB MSB LSB 08914-041 SDATA RIGHT CHANNEL LEFT CHANNEL LRCLK BCLK 1/fS 图59. 左对齐模式：每通道16位到24位 RIGHT CHANNEL SDATA MSB LSB MSB LSB 08914-042 LEFT CHANNEL LRCLK BCLK 1/fS 图60. 右对齐模式：每通道16位到24位 LRCLK 256 BCLKs BCLK SDATA 32 BCLKs SLOT 0 SLOT 1 SLOT 2 SLOT 3 SLOT 4 SLOT 5 SLOT 6 SLOT 7 LRCLK MSB – 1 MSB – 2 08914-043 BCLK MSB SDATA 图61. TDM 8模式 LRCLK BCLK MSB TDM MSB TDM CH 8 CH 0 SLOT 0 SLOT 1 SLOT 2 SLOT 3 SLOT 4 SLOT 5 SLOT 6 SLOT 7 08914-044 SDATA 32 BCLKs 图62. 采用脉冲字时钟的TDM 8模式 Rev. 0 | Page 41 of 88 ADAU1461 应用信息 电源旁路电容 接地 每个模拟和数字电源引脚都应通过一个100 nF电容旁路到其 最近的适当接地引脚。电容各端的连接应尽可能短，走线 应始终位于无通孔的单一层上。为获得最佳效果，电容与 电源引脚和接地引脚的距离应相等；在无法进行等距放置 的情况下，电容应略微靠近电源引脚。接地层的散热连接 应位于电容的远端。 应用布局中应使用单一接地层。模拟信号路径中的元件应 远离数字信号放置。 电路板上的每个电源信号也应通过一个大容量电容(10 μF至 47 μF)旁路。 VDD GND 底部焊盘PCB设计 ADAU1461在LFCSP封装的底部有一个裸露焊盘。当利用 输出驱动耳机负载时，此焊盘用于将封装耦合到PCB以便 散热。设计ADAU1461的电路板时，应特别注意以下事项： • 电路板从顶部到底部的所有层上都应有一个大小与底部 焊盘相当的铜层，并且该铜层应在某处连接到专用铜板 层(见图65)。 • 应设置通孔以连接所有铜层，实现有效散热和导电。例 如，图66显示焊盘区域中有9个通孔，这些通孔以3英寸 英寸的网格形式排列。 TOP GROUND POWER BOTTOM TO GND 08914-048 TO VDD VIAS COPPER SQUARES 图65. 底部焊盘布局示例，侧视图 图63. 电源旁路电容的推荐布局 GSM噪声滤波器 在手机应用中，模拟电源引脚上的过大217 Hz GSM噪声会 使音频质量下降。为了避免这一问题，建议在AVDD引脚 的旁路电容上串联一个L-C滤波器。此滤波器应由一个1.2 nH 电感和一个9.1 pF电容构成，串联在AVDD与地之间，如图64 所示。 10µF 08914-051 + 0.1µF 0.1µF 图66. 底部焊盘布局示例，俯视图 AVDD AVDD 08914-049 1.2nH 9.1pF 图64. 模拟电源引脚上的GSM滤波器 Rev. 0 | Page 42 of 88 08914-050 CAPACITOR ADAU1461 DSP内核 信号处理 程序计数器 ADAU1461旨在提供立体声或单声道低功耗录音和回放系 统常用的全部音频信号处理功能。信号处理流程利用 SigmaStudio软件设计，它支持图形化输入和实时控制所有 信号处理功能。 内核内的指令执行由程序计数器控制，后者按顺序执行程 序RAM的地址。每次音频帧输入内核时，程序计数器就会 开始。SigmaStudio将快速启动命令插入每个程序的末端。 程序计数器按顺序递增，直至到达此命令，然后跳至程序 起始地址，并等待下一音频帧输入内核。 许多信号处理功能采用完整的56位双精度算法数据编码。 DSP内核的输出和输出字长为24位。处理器使用4个额外的 裕量位，内部增益最高可达24 dB而不会削波。通过在DSP 信号流中调低初始输入信号，可以实现更高增益。 架构 DSP内核由一个简单的28/56位乘加单元(MAC)和以下两个 源组成：一个数据源和一个系数源。数据源可以来自数据 RAM、常用常数值的ROM表或内核音频输入。系数源可 以来自参数RAM，或来自常用常数值ROM表。 两个来源在28位定点乘法器中相乘，接着将信号输入56位 加法器；结果通常存储在三个56位累加器寄存器之一中。 累加器可(以28位格式)从内核输出，或者可选择性地写回 数据或参数RAM。 DATA SOURCE (DATA RAM, ROM CONSTANTS, AUDIO INPUTS) COEFFICIENT SOURCE (PARAMETER RAM, ROM CONSTANTS) 28 28 56 产品特性 SigmaDSP内核专为音频处理而设计，因此包括几项旨在最 大化电源效率的特性，包括硬件dB(分贝)转换和特定音频 ROM常数。 启动 设置DSPRUN位或将设置写入参数RAM之前，DSP内核必 须通过设置寄存器R61(地址0x40F5)中的DSPEN位使能。 每次新的程序载入SigmaDSP内核，或者无论何时禁用 DSPRUN然后重新使能，都应执行下列步骤： 1. 将寄存器R57(地址0x40EB)的DSPSR[3:0]位设置为1111 (无)。 2. 将寄存器R62(地址0x40F6)的DSPRUN位设置为0。 3. 下载寄存器、程序RAM和参数RAM的其余内容。 4. 将寄存器R62的DSPRUN位设置为1。 5. 将寄存器R57的DSPSR[3:0]位设置为可工作(默认值为 0001)。 改变任何寄存器设置或RAM都可能导致模拟输出端出现爆 音和咔嚓声。为避免爆音和咔嚓声，应利用寄存器R29至 寄存器R32(地址0x4023至0x4026)使相应的输出静音。完成 启动步骤后，取消模拟输出的静音。 28 TRUNCATOR 56 56 DATA OPERATIONS (ACCUMULATORS (3), dB CONVERSION, BIT OPERATORS, BIT SHIFTER, ...) 56 TRUNCATOR OUTPUTS 08914-067 28 图67. 简化DSP内核架构 Rev. 0 | Page 43 of 88 ADAU1461 数字格式 DSP系统通常使用标准数字格式。小数系统指定为A.B格式， 其中A表示小数点左边的位数，B表示小数点右边的位数。 线性范围：−16.0至(+16.0 − 1 LSB) 示例： 1000 0000 0000 0000 0000 0000 0000 = −16.0 1110 0000 0000 0000 0000 0000 0000 = −4.0 1111 1000 0000 0000 0000 0000 0000 = −1.0 1111 1110 0000 0000 0000 0000 0000 = −0.25 1111 1111 0011 0011 0011 0011 0011 = −0.1 1111 1111 1111 1111 1111 1111 1111 = (比0小1 LSB) 0000 0000 0000 0000 0000 0000 0000 = 0 0000 0000 1100 1100 1100 1100 1101 = 0.1 0000 0010 0000 0000 0000 0000 0000 = 0.25 0000 1000 0000 0000 0000 0000 0000 = 1.0 0010 0000 0000 0000 0000 0000 0000 = 4.0 0111 1111 1111 1111 1111 1111 1111 = (16.0 − 1 LSB) 4-BIT SIGN EXTENSION DATA IN 1.23 (0dB) SERIAL PORT 1.23 (0dB) SIGNAL PROCESSING (5.23 FORMAT) 5.23 (24dB) DIGITAL CLIPPER 5.23 (24dB) 1.23 (0dB) 图68. 数字精度和削波结构 编程 上电时，ADAU1461必须配置一种时钟方案，然后加载寄 存器设置。设置编解码器信号路径后，便可对DSP内核进 行编程。每个音频采样有1024个指令周期，因此fS = 48 kHz 时内部时钟速率为49.152 MHz。 利用ADI公司的图形工具SigmaStudio，可以对该器件轻松 编程(参见图69)。用户无需具有编写DSP代码的知识。有 关SigmaStudio的更多信息，请访问：www.analog.com。 图69. SigmaStudio屏幕截图 Rev. 0 | Page 44 of 88 08914-068 数字格式5.23 DSP内核输出端与DAC或串行端口输出端之间有一个数字 削波电路(见图68)，此电路截除信号的高4位以产生1.0(减 1 LSB)至−1.0范围内的24位输出。图68以二进制和dB形式显 示了数据流中各点的最高信号电平。 08914-069 ADAU1461的参数和数据值使用数字格式5.23。 串行端口接受最多24位的输入，通过符号扩展为DSP内核 的完整28位。这样，内部增益最高可达24 dB而不会发生内 部削波。 ADAU1461 程序RAM、参数RAM和数据RAM 表25. RAM映射和读/写模式 存储器 参数RAM 程序RAM 尺寸 1024 × 32 1024 × 40 地址范围 0至1023(0x0000至0x03FF) 2048至3071(0x0800至0x0BFF) 表25显示了RAM映射(ADAU1461寄存器映射在控制寄存器 部分提供)。地址空间涵盖一组寄存器和3个RAM：程序、 参数和数据。程序RAM和参数RAM在上电时并不初始化， 在写入前一直处于未知状态。 程序RAM 程序RAM包含由内核执行的40位操作代码。SigmaStudio编 译器针对项目计算每帧的最大指令，当值超过每帧最大容 许指令(基于内核中信号的采样速率)时产生一个误差。 由于程序末端包含一个快速启动命令，未使用的程序RAM 空间不必使用无操作(NOP)命令来填充。 参数RAM 参数RAM为32位宽，占用地址0至地址1023。每个参数的 MSB前都填充四个0，从而将28位字扩展为4字节宽。参数 RAM的数据格式为二进制补码5.23，这意味着系数范围是 +16.0(减1 LSB)至−16.0，1.0代表二进制字0000 1000 0000 0000 0000 0000 0000或十六进制数字0x00 0x80 0x00 0x00。 参数RAM可直接写入或使用安全加载写入。直接写入工作 模式通常在RAM的全新加载期间使用，使用突发模式寻址 以避免输出产生任何咔嚓声或爆音。请注意，这种模式可 以在程序执行过程中使用，但由于内核与控制端口之间不 存在握手，因此在控制写操作期间DSP内核无法使用参数 RAM，导致音频流中出现爆音和咔嚓声。 SigmaStudio会自动将前8个位置指定给安全加载参数；因 此特定项目参数始于地址0x0008。 直到在寄存器R61(地址0x40F5)中设置DSPEN位之前，都不 应当写入参数RAM。 读取 是 是 写入 是 是 写入模式 直接、安全加载 直接 执行需要大量数据RAM空间的块(例如延迟)时，应考虑数 据RAM利用情况。SigmaDSP内核以单采样增量处理延迟 时间，因此，用户可用的总延迟池等于4096乘以采样周 期。当fS,DSP为48 kHz时，可用的延迟池最大值约为86 ms；其 中fS,DSP是DSP内核采样速率。实际上，用户并没有如此多 的数据存储器可用，因为设计中的每个模块都会使用若干 数据存储器位置以供处理。在大多数DSP程序中，这不会 显著影响总延迟时间。SigmaStudio编译器管理数据RAM， 并会指出设计所需的地址数量是否超过可用的最大数量。 读取/写入数据格式 控制端口的读/写格式以字节为导向，以便能够轻松设置常 用的微控制器芯片。为了适应字节导向的格式，数据域的 MSB前添加0，以将数据字扩展为8位。例如，在写入参数 RAM的28位字之前添加4个前置0，变成32位(4字节)；在写 入程序RAM的40位字之前则不添加0，因为它已经是5字节。 这些填充0的数据域被追加到一个3字节域，后者包括一个 7位芯片地址、一个读/写位和一个16位RAM/寄存器地址。 根据前三个字节提供的地址，控制端口知道要处理多少个 数据字节。 单位置写命令的总字节数从1字节(控制寄存器写操作)到5 字节(程序RAM写操作)不等。可以适应突发模式来填充连 续的寄存器或RAM位置。突发模式写操作从写入第一个要 写入的RAM或寄存器位置的地址和数据开始，接下来不是 像单地址写操作那样结束控制端口处理(I2C模式下是发送 停止命令，SPI模式下是将CLATCH信号拉高)，而是立即 写入下一个数据字，不必提供其地址。ADAU1461控制端 口自动递增每次写操作的地址，甚至能跨越不同RAM和寄 存器的边界。表27和表29显示了突发模式写操作的例子。 数据RAM ADAU1461数据RAM用于存储用于处理的音频数据字，以 及某些运行参数。SigmaStudio提供数据和地址信息，用于 写入数据RAM，或从数据RAM读出这些信息。 Rev. 0 | Page 45 of 88 ADAU1461 表26. 参数RAM读/写格式(单地址) 字节0 chip_adr[6:0], R/W 字节1 param_adr[15:8] 字节2 param_adr[7:0] 字节3 0000, param[27:24] 字节[4:6] param[23:0] 表27. 参数RAM块读/写格式(突发模式) 字节0 chip_adr[6:0], R/W 字节1 param_adr[15:8] 字节2 param_adr[7:0] 字节3 0000, param[27:24] 字节[4:6] param[23:0] 字节[7:10] 字节[11:14] param_adr + 1 param_adr + 2 表28. 程序RAM读/写格式(单地址) 字节0 chip_adr[6:0], R/W 字节1 prog_adr[15:8] 字节2 prog_adr[7:0] 字节[3:7] prog[39:0] 表29. 程序RAM块读/写格式(突发模式) 字节0 chip_adr[6:0], R/W 字节1 prog_adr[15:8] 字节2 prog_adr[7:0] 软件安全加载 为了实时更新参数，同时避免输出产生爆音与咔嚓声噪声， ADAU1461使用软件安全加载机制。软件安全加载机制使 SigmaDSP内核可将新参数载入RAM内，同时保证参数未 被使用。这样可防止出现新旧参数混用执行指令的情况。 SigmaStudio可自动针对新项目设置必需的代码和参数。安 全加载代码和其他初始化代码一起填充程序RAM的前39个 位置。前8个参数RAM位置(地址0x0000至地址0x0007)默认 在SigmaStudio中配置，如表30所示。 字节[8:12] 字节[13:17] prog_adr + 1 prog_adr + 2 参数RAM地址0x0001至地址0x0005是用于存储安全加载数 据的五个数据槽。安全加载参数空间默认包含五个数据 槽，因为大多数标准信号处理算法具有五个或更少参数。 地址0x0006是参数RAM内的目标地址(偏移为−1)。它指定 要写入的首个地址。如果写入多个字，地址针对每个数据 字自动递增。每个音频帧期间，最多五个连续参数RAM位 置可通过安全加载更新。使用−1的目标地址偏移是因为写 入地址相对于数据地址(从地址0x0001开始)计算得出。因 此，要更新地址0x000A的参数，目标地址为0x0009。 地址0x0007指定安全加载期间要写入参数RAM的字数。双 二阶滤波器使用所有五个安全加载数据地址。简单的单声 道增益单元仅使用一个安全加载数据地址。对地址0x0007 执行写入也会触发下一个音频帧内的安全加载写入。 表30. 软件安全加载参数RAM默认值 地址(十六进制) 0x0000 0x0001 0x0002 0x0003 0x0004 0x0005 0x0006 0x0007 字节[3:7] prog[39:0] 功能 模RAM大小 安全加载数据1 安全加载数据2 安全加载数据3 安全加载数据4 安全加载数据5 安全加载目标地址(−1偏移) 写入/安全加载触发字数 安全加载机制基于软件，每个音频帧执行一次。因此，系 统设计人员设计通信协议时必须认真考虑。各安全加载写 入之间需要一个等于或大于采样周期(采样频率的倒数)的 延迟。48 kHz的采样速率等于至少21的延迟。如果不遵守此 延迟，下载的数据就会损坏。 控制模RAM大小的地址0x0000由SigmaStudio设置，并且基 于项目的动态地址发生器模式。 Rev. 0 | Page 46 of 88 ADAU1461 软件压摆 使用软件压摆的算法通常需要比非压摆算法更多的RAM， 因此仅在参数在器件操作期间更改的情况下使用。 图70显示应用于正弦波的音量压摆的示例。 目标值会额外占用参数RAM中的一个空间，而参数的当前 值则在数据RAM的非模部分进行更新。参数和非模数据 RAM的分配由SigmaStudio编译器处理，且不需要手动编程。 压摆参数可遵循几种不同的曲线，包括RC型曲线和线性曲 线。这些曲线类型针对各算法进行编码，且用户无法修改。 Rev. 0 | Page 47 of 88 NEW TARGET VALUE SLEW CURVE INITIAL VALUE 08914-070 当信号处理参数值突然发生实时变化时，有时会在音频输 出端造成爆音与咔嚓声。为了避免爆音与咔嚓声， SigmaStudio中的一些算法实施软件压摆功能。使用软件压 摆的算法为参数设置目标值，并连续更新该参数，直至其 达到目标值。 图70. 音量压摆示例 ADAU1461 通用输入/输出 通用输入/输出功能共享串行数据输入/输出引脚(引脚26至 引脚29)。这四个引脚中的每个引脚仅可设为这些功能中的 一个功能。引脚功能在串行数据/GPIO引脚配置寄存器(寄 存器R60，地址0x40F4)中设置。 GPIOx引脚可用作输入或输出。这些引脚是可读引脚，可 以通过控制端口或直接由SigmaDSP内核设置。配置为输入 时，GPIOx引脚可以与按钮开关或旋转编码器一起使用来 控制DSP程序设置。这些引脚还可配合数字输出驱动LED 或外部逻辑，以指示内部信号的状态并控制其它器件。这 种用途的例子包括指示信号过载、信号有无和按钮按下确 认等。 配置为输出时，每个GPIO引脚通常可驱动2 mA，这一电流值 足以直接驱动某些高效率LED。标准LED需要大约20 mA的 电流，可以利用外部电阻或缓冲器从GPIO输出驱动。由于 许多引脚同时驱动或吸收大量电流可能引起问题，因此在 应用设计中，应注意避免将高效率LED直接连到许多或全 部GPIO引脚。 如果需要使用许多LED，应使用外部驱动器。当GPIO引脚 配置为开集输出时，应将其上拉至最高等于IOVDD上设置 的电压。 GPIO功能配置可在GPIO引脚控制寄存器中设置(寄存器 R48至寄存器R51，地址0x40C6至地址0x40C9)。 从控制端口设置GPIO引脚 GPIO引脚也可配置成直接从I2C/SPI控制端口进行控制。当 引脚设置为此模式时，为GPIO引脚设置使能4个存储器位 置。GPIO引脚的物理设置可反映这些4字节宽存储器位置 的LSB设置。 表31. GPIOx引脚存储器设置(从控制端口设置) 存储器位置 十进制 十六进制 1568 0x0620 1569 0x0621 1570 0x0622 1571 0x0623 Rev. 0 | Page 48 of 88 位[31:1] 保留 保留 保留 保留 位0 GPIO0SET GPIO1SET GPIO2SET GPIO3SET ADAU1461 控制寄存器 表32. 寄存器存储区分配 寄存 器 地址 名称 R0 R1 0x4000 0x4002 位7 位6 时钟控制 PLL控制 保留 R2 R3 R4 R5 R6 R7 R8 R9 R10 R11 R12 R13 R14 R15 R16 R17 R18 R19 R20 R21 R22 R23 R24 R25 R26 R27 R28 R29 R30 R31 R32 R33 R34 R35 R36 R37 R38 R39 R40 R41 R42 R67 R43 R44 R45 R46 0x4008 0x4009 0x400A 0x400B 0x400C 0x400D 0x400E 0x400F 0x4010 0x4011 0x4012 0x4013 0x4014 0x4015 0x4016 0x4017 0x4018 0x4019 0x401A 0x401B 0x401C 0x401D 0x401E 0x401F 0x4020 0x4021 0x4022 0x4023 0x4024 0x4025 0x4026 0x4027 0x4028 0x4029 0x402A 0x402B 0x402C 0x402D 0x402F 0x4030 0x4031 0x4036 0x40C0 0x40C1 0x40C2 0x40C3 数字麦克风/插孔检测 保留 录音复用器左0 录音复用器左1 录音复用器右0 录音复用器右1 左差分输入音量 右差分输入音量 录音麦克风偏置 ALC 0 ALC 1 ALC 2 ALC 3 串行端口0 串行端口1 转换器0 转换器1 ADC控制 左数字音量 右数字音量 回放复用器左0 回放复用器左1 回放复用器右0 回放复用器右1 回放L/R复用器左 回放L/R复用器右 回放L/R复用器单声道 回放耳机左音量 回放耳机右音量 线路输出左音量 线路输出右音量 回放单声道输出 爆音与咔嚓声抑制 回放功耗管理 DAC控制0 DAC控制1 DAC控制2 串行端口焊盘 控制端口焊盘0 控制端口焊盘1 插孔检测引脚 去抖动控制 循环冗余校验 位5 位4 位3 CLKSRC M[15:8] M[7:0] N[15:8] N[7:0] 保留 JDDB[1:0] R[3:0] 保留 JDFUNC[1:0] 位2 位0 默认值 INFREQ[1:0] 位1 COREN X[1:0] 锁定 Reserved 类型 PLLEN JDPOL 00000000 00000000 11111101 00000000 00001100 00010000 00000000 00000000 00000000 00000000 00000000 00000000 00000000 00000000 00000000 00000000 00000000 00000000 00000000 00000000 00000000 00000000 00000000 00000000 00010000 00000000 00000000 00000000 00000000 00000000 00000000 00000000 00000000 00000000 00000010 00000010 00000010 00000010 00000010 00000000 00000000 00000000 00000000 00000000 10101010 10101010 00000000 00001000 00000011 00000000 00000000 00000000 00000000 保留 LINPG[2:0] 保留 LINNG[2:0] LDBOOST[1:0] 保留 RINPG[2:0] 保留 RINNG[2:0] RDBOOST[1:0] 保留 MX1EN MX1AUXG[2:0] LDVOL[5:0] RDVOL[5:0] MX2EN MX2AUXG[2:0] LDMUTE LDEN RDMUTE RDEN MBI 保留 MBIEN ALCSEL[2:0] ALCTARG[3:0] ALCDEC[3:0] NGTHR[4:0] CHPF[1:0] MS MSBP LRDEL[1:0] CONVSR[2:0] ADPAIR[1:0] INSEL ADCEN[1:0] 保留 MPERF PGASLEW[1:0] ALCMAX[2:0] ALCHOLD[3:0] ALCATCK[3:0] NGTYP[1:0] NGEN 保留 SPSRS LRMOD BPOL LRPOL BPF[2:0] ADTDM DATDM 保留 DAPAIR[1:0] DAOSR ADOSR 保留 保留 ADCPOL HPF DMPOL DMSW LADVOL[7:0] RADVOL[7:0] 保留 MX3RM MX3LM MX3AUXG[3:0] MX3EN MX3G2[3:0] MX3G1[3:0] 保留 MX4RM MX4LM MX4AUXG[3:0] MX4EN MX4G2[3:0] MX4G1[3:0] 保留 MX5G4[1:0] MX5G3[1:0] MX5EN 保留 MX6G4[1:0] MX6G3[1:0] MX6EN 保留 MX7[1:0] MX7EN LHPVOL[5:0] LHPM HPEN RHPVOL[5:0] RHPM HPMODE LOUTVOL[5:0] LOUTM LOMODE ROUTVOL[5:0] ROUTM ROMODE MONOVOL[5:0] MONOM MOMODE 保留 POPMODE POPLESS ASLEW[1:0] 保留 保留 PREN PLEN DACMONO[1:0] DACPOL 保留 DEMPH DACEN[1:0] LDAVOL[7:0] RDAVOL[7:0] ADCSDP[1:0] DACSDP[1:0] LRCLKP[1:0] BCLKP[1:0] CDATP[1:0] CLCHP[1:0] SCLP[1:0] SDAP[1:0] 保留 SDASTR 保留 JDSTR 保留 JDP[1:0] 保留 DEJIT[7:0] CRC[31:24] CRC[23:16] CRC[15:8] CRC[7:0] Rev. 0 | Page 49 of 88 ADAU1461 寄存 器 地址 R47 R48 R49 R50 R51 R52 R53 R54 R55 R56 R57 0x40C4 0x40C6 0x40C7 0x40C8 0x40C9 0x40D0 0x40D1 0x40D2 0x40D3 0x40D4 0x40EB R58 0x40F2 R59 0x40F3 R60 0x40F4 R61 R62 R63 R64 0x40F5 0x40F6 0x40F7 0x40F8 R65 R66 0x40F9 0x40FA 名称 CRC使能 GPIO0引脚控制 GPIO1引脚控制 GPIO2引脚控制 GPIO3引脚控制 看门狗使能 看门狗值 看门狗误差 DSP采样速率 设置 串行输入分配 控制 串行输出分配 控制 串行数据/GPIO 引脚配置 DSP使能 DSP运行 DSP压摆模式 串行端口采样 速率 时钟使能0 时钟使能1 位7 位6 位5 位4 保留 位3 位2 位1 位0 CRCEN 保留 DSPSR[3:0] 默认值 00000000 00000000 00000000 00000000 00000000 00000000 00000000 00000000 00000000 00000000 00000001 保留 SINRT[3:0] 00000000 保留 SOUTRT[3:0] 00000000 GPIO0[3:0] GPIO1[3:0] GPIO2[3:0] GPIO3[3:0] 保留 保留 保留 保留 DOGEN 保留 DOG[23:16] DOG[15:8] DOG[7:0] DOGER 保留 LRGP3 保留 保留 BGP2 保留 保留 MOSLW ROSLW LOSLW RHPSLW SPSR[2:0] DECPD SOUTPD INTPD SINPD CLK1 保留 保留 SLEWPD ALCPD SDOGP1 保留 SDIGP0 00000000 DSPEN DSPRUN LHPSLW 00000000 00000000 00000000 00000000 SPPD CLK0 00000000 00000000 控制寄存器详解 除PLL控制寄存器外，所有寄存器均为1字节读写寄存器。 R0：时钟控制，16,384 (0x4000) 位7 位6 位5 保留 位4 位3 CLKSRC 位2 位1 INFREQ[1:0] 位0 COREN 表33. 时钟控制寄存器 位 3 位的名称 CLKSRC [2:1] INFREQ[1:0] 0 COREN 描述 时钟源选择。 0 = 直接来自MCLK引脚(默认)。 1 = PLL时钟。 输入时钟频率。设置产生内核时钟的内核时钟速率。如果使用PLL，则此值自动设为1024 × fS。 设置 输入时钟频率 00 256 × fS(默认) 01 512 × fS 10 768 × fS 11 1024 × fS 内核时钟使能。当此位置0时(内核时钟禁用)，只能访问R0和R1寄存器。 0 = 内核时钟禁用(默认)。 1 = 内核时钟使能。 Rev. 0 | Page 50 of 88 ADAU1461 R1：PLL控制，16,386 (0x4002) 字节 0 1 2 3 4 5 位7 位6 位5 位4 位3 M[15:8] M[7:0] N[15:8] N[7:0] 位2 R[3:0] 保留 保留 表34. PLL控制寄存器 字节 0 1 位 [7:0] [7:0] 位的名称 M[15:8] M[7:0] 2 3 [7:0] [7:0] N[15:8] N[7:0] 4 [6:3] R[3:0] 4 [2:1] X[1:0] 4 0 类型 5 1 锁定 5 0 PLLEN 描述 PLL分母MSB。此值与M[7:0]连接构成一个16位数。 PLL分母LSB。此值与M[15:8]连接构成一个16位数。 M[15:8] (MSB) M[7:0] (LSB) M值 00000000 00000000 0 … … … 00000000 11111101 253(默认值) … … … 11111111 11111111 65,535 PLL分子MSB。此值与N[7:0]连接构成一个16位数。 PLL分子LSB。此值与N[15:8]连接构成一个16位数。 N[15:8] (MSB) N[7:0] (LSB) N值 00000000 00000000 0 … … … 00000000 00001100 12(默认值) … … … 11111111 11111111 65,535 PLL整数设置。 设置 R值 0010 2(默认值) 0011 3 0100 4 0101 5 0110 6 0111 7 1000 8 PLL输入时钟分频器。 设置 X值 00 1(默认值) 01 2 10 3 11 4 PLL的类型。当设置为整数模式时，忽略M和N的值。 0 = 整数(默认)。 1 = 小数。 PLL锁定。当PLL完成锁定时，此只读标志位置1。 0 = PLL未锁定(默认)。 1 = PLL锁定。 PLL使能。 0 = PLL禁用(默认)。 1 = PLL使能。 Rev. 0 | Page 51 of 88 位1 X[1:0] 锁定 位0 类型 PLLEN ADAU1461 R2：数字麦克风/插孔检测控制，16,392 (0x4008) 位7 位6 JDDB[1:0] 位5 位4 JDFUNC[1:0] 位3 位2 保留 位1 位0 JDPOL 表35. 数字麦克风/插孔检测控制寄存器 位 [7:6] 位的名称 JDDB[1:0] [5:4] JDFUNC[1:0] 0 描述 插孔检测去抖时间。 设置 去抖时间 00 5 ms(默认) 01 10 ms 10 20 ms 11 40 ms JACKDET/MICIN引脚功能。使能或禁用插孔检测功能，或者将该引脚配置为数字麦克风输入。 设置 引脚功能 00 插孔检测关闭(默认) 01 插孔检测开启 10 数字麦克风输入 11 保留 插孔检测极性。检测高电平或低电平信号。 0 = 检测高电平信号(默认)。 1 = 检测低电平信号。 JDPOL R4：录音复用器左(复用器1)控制0，16,394 (0x400A) 此寄存器控制左声道录音路径的单端输入增益。左声道录音复用器称为复用器1。 位7 保留 位6 位5 LINPG[2:0] 位4 位3 表36. 录音复用器左(复用器1)控制0寄存器 位 [6:4] 位的名称 LINPG[2:0] [3:1] LINNG[2:0] 0 MX1EN 描述 来自LINP引脚的左声道单端输入的增益，输入复用器1。 设置 增益 000 静音(默认) 001 −12 dB 010 −9 dB 011 −6 dB 100 −3 dB 101 0 dB 110 3 dB 111 6 dB 来自LINN引脚的左声道单端输入的增益，输入复用器1。 设置 增益 000 静音(默认) 001 −12 dB 010 −9 dB 011 −6 dB 100 −3 dB 101 0 dB 110 3 dB 111 6 dB 录音路径中的左声道复用器使能。称为复用器1。 0 = 复用器禁用(默认)。 1 = 复用器使能。 Rev. 0 | Page 52 of 88 位2 LINNG[2:0] 位1 位0 MX1EN ADAU1461 R5：录音复用器左(复用器1)控制1，16,395 (0x400B) 此寄存器控制录音路径中左声道差分PGA输入的增益增强和左声道辅助输入的增益。左声道录音复用器称为复用器1。 位7 位6 保留 位5 位4 位3 LDBOOST[1:0] 位2 位1 MX1AUXG[2:0] 位0 表37. 录音复用器左(复用器1)控制1寄存器 位 [4:3] [2:0] 位的名称 LDBOOST[1:0] MX1AUXG[2:0] 描述 左声道差分PGA输入增益增强，输入复用器1。左差分输入使用LINP(正信号)和LINN(负信号)引脚。 设置 增益增强 00 静音(默认) 01 0 dB 10 20 dB 11 保留 来自录音路径中LAUX引脚的左单端辅助输入增益，输入复用器1。 设置 辅助输入增益 000 静音(默认) 001 −12 dB 010 −9 dB 011 −6 dB 100 −3 dB 101 0 dB 110 3 dB 111 6 dB Rev. 0 | Page 53 of 88 ADAU1461 R6：录音复用器右(复用器2)控制0，16,396 (0x400C) 此寄存器控制右声道录音路径的单端输入增益。右声道录音复用器称为复用器2。 位7 保留 位6 位5 RINPG[2:0] 位4 位3 表38. 录音复用器右(复用器2)控制0寄存器 位 [6:4] 位的名称 RINPG[2:0] [3:1] RINNG[2:0] 0 MX2EN 描述 来自RINP引脚的右声道单端输入的增益，输入复用器2。 设置 增益 000 静音(默认) 001 −12 dB 010 −9 dB 011 −6 dB 100 −3 dB 101 0 dB 110 3 dB 111 6 dB 来自RINN引脚的右声道单端输入的增益，输入复用器2。 设置 增益 000 静音(默认) 001 −12 dB 010 −9 dB 011 −6 dB 100 −3 dB 101 0 dB 110 3 dB 111 6 dB 录音路径中的右声道复用器使能。称为复用器2。 0 = 复用器禁用(默认)。 1 = 复用器使能。 Rev. 0 | Page 54 of 88 位2 RINNG[2:0] 位1 位0 MX2EN ADAU1461 R7：录音复用器右(复用器2)控制1，16,397 (0x400D) 此寄存器控制录音路径中右声道差分PGA输入的增益增强和右声道辅助输入的增益。右声道录音复用器称为复用器2。 位7 位6 保留 位5 位4 位3 RDBOOST[1:0] 位2 位1 MX2AUXG[2:0] 位0 表39. 录音复用器右(复用器2)控制1寄存器 位 [4:3] [2:0] 位的名称 RDBOOST[1:0] MX2AUXG[2:0] 描述 右声道差分PGA输入增益增强，输入复用器2。右差分输入使用RINP(正信号)和RINN(负信号)引脚。 设置 增益增强 00 静音(默认) 01 0 dB 10 20 dB 11 保留 来自录音路径中RAUX引脚的右单端辅助输入增益，输入复用器2。 设置 辅助输入增益 000 静音(默认) 001 −12 dB 010 −9 dB 011 −6 dB 100 −3 dB 101 0 dB 110 3 dB 111 6 dB R8：左差分输入音量控制，16,398 (0x400E) 此寄存器用于使能差分路径并设置左差分PGA输入的音量控制。 位7 位6 位5 位4 LDVOL[5:0] 位3 位2 位1 LDMUTE 位0 LDEN 表40. 左差分输入音量控制寄存器 位 [7:2] 位的名称 LDVOL[5:0] 1 LDMUTE 0 LDEN 描述 左声道差分PGA输入音量控制。左差分输入使用LINP(正信号)和LINN(负信号)引脚。每步相当于增益提高 0.75 dB。音量设置完整列表参见表90。 设置 音量 000000 −12 dB(默认) 000001 −11.25 dB … … 010000 0 dB … … 111110 34.5 dB 111111 35.25 dB 左差分输入静音控制。 0 = 静音(默认)。 1 = 取消静音。 左差分PGA使能。使能时，LINP和LINN引脚用作全差分对。禁用时，这两个引脚配置为两路单端输入， 信号绕过PGA分配。 0 = 禁用(默认)。 1 = 使能。 Rev. 0 | Page 55 of 88 ADAU1461 R9：右差分输入音量控制，16,399 (0x400F) 此寄存器用于使能差分路径并设置右差分PGA输入的音量控制。 位7 位6 位5 位4 RDVOL[5:0] 位3 位2 位1 RDMUTE 位0 RDEN 表41. 右差分输入音量控制寄存器 位 [7:2] 位的名称 RDVOL[5:0] 1 RDMUTE 0 RDEN 描述 右声道差分PGA输入音量控制。右差分输入使用RINP(正信号)和RINN(负信号)引脚。 每步相当于增益提高0.75 dB。音量设置完整列表参见表90。 设置 音量 000000 −12 dB(默认) 000001 −11.25 dB … … 010000 0 dB … … 111110 34.5 dB 111111 35.25 dB 右差分输入静音控制。 0 = 静音(默认)。 1 = 取消静音。 右差分PGA使能。使能时，RINP和RINN引脚用作全差分对。禁用时，这两个引脚配置为两路单端输入， 信号绕过PGA分配。 0 = 禁用(默认)。 1 = 使能。 R10：录音麦克风偏置控制，16,400 (0x4010) 此寄存器控制用于偏置驻极体型模拟麦克风的MICBIAS引脚设置。 位7 位6 位5 保留 位4 位3 MPERF 位2 MBI 位1 保留 表42. 录音麦克风偏置控制寄存器 位 3 位的名称 MPERF 2 MBI 0 MBIEN 描述 使能麦克风偏置的高性能或正常工作。高性能工作模式会向麦克风提供更多的电流。 0 =正常工作(缺省)。 1 = 高性能。 麦克风偏置电压是AVDD的一部分。 0 = 0.90 (默认)。 1 = 0.65 。 使能MICBIAS输出。 0 = 禁用(默认)。 1 = 使能。 Rev. 0 | Page 56 of 88 位0 MBIEN ADAU1461 R11：ALC控制0，16,401 (0x4011) 位7 位6 PGASLEW[1:0] 位5 位4 ALCMAX[2:0] 位3 位2 位1 ALCSEL[2:0] 位0 表43. ALC控制0寄存器 位 [7:6] 位的名称 PGASLEW[1:0] [5:3] ALCMAX[2:0] [2:0] ALCSEL[2:0] 描述 ALC关闭时的PGA音量压摆时间。压摆时间指音量以斜坡方式增大或减小到目标音量 (由左/右差分输入音量控制寄存器R8和R9设置)所需的时间。 设置 压摆时间 00 24 ms(默认) 01 48 ms 10 96 ms 11 断开 最大ALC增益，为ALC能够提供给输入信号的增益量设置一个限制，以免小信号被过度放大。 设置 最大ALC增益 000 −12 dB(默认) 001 −6 dB 010 0 dB 011 6 dB 100 12 dB 101 18 dB 110 24 dB 111 30 dB ALC选择。这些位设置ALC控制的通道。当设置为“仅右声道”时，ALC仅响应右声道输入，并且仅控制右 PGA放大器的增益。当设置为“仅左声道”时，ALC仅响应左声道输入，并且仅控制左PGA放大器的增益。 当设置为“立体声”时，ALC响应左右声道中的较大者，并且控制左右两个PGA放大器的增益。DSP控制允 许将PGA增益设在DSP范围内，或从外部GPIO输入设置。如果希望手动控制音量，则这些位应置0。 设置 000 001 010 011 100 101 110 111 通道 关闭(默认) 仅右声道 仅左声道 立体声 DSP控制 保留 保留 保留 Rev. 0 | Page 57 of 88 ADAU1461 R12：ALC控制1，16,402 (0x4012) 位7 位6 位5 ALCHOLD[3:0] 位4 位3 位2 位1 ALCTARG[3:0] 位0 表44. ALC控制1寄存器 位 [7:4] 位的名称 ALCHOLD[3:0] [3:0] ALCTARG[3:0] 描述 ALC保持时间。ALC保持时间指输入电平降低后增益提高以实现目标电平之前ALC的等待时间。为防止低频 信号失真，推荐的最小设置为21 ms (0011)。每增大1位，保持时间延长一倍。 设置 保持时间 0000 2.67 ms(默认) 0001 5.34 ms 0010 10.68 ms 0011 21.36 ms 0100 42.72 ms 0101 85.44 ms 0110 170.88 ms 0111 341.76 ms 1000 683.52 ms 1001 1.367 sec 1010 2.7341 sec 1011 5.4682 sec 1100 10.936 sec 1101 21.873 sec 1110 43.745 sec 1111 87.491 sec ALC目标值。ALC目标值设置所需的ADC输入电平。ALC调整PGA增益以达到此目标电平。建议将目标电平设 置在−16 dB至−10 dB之间，以免受瞬变影响而造成ADC削波。 设置 ALC目标值 0000 −28.5 dB(默认) 0001 −27 dB 0010 −25.5 dB 0011 −24 dB 0100 −22.5 dB 0101 −21 dB −19.5 dB 0110 0111 −18 dB 1000 −16.5 dB 1001 −15 dB 1010 −13.5 dB 1011 −12 dB 1100 −10.5 dB 1101 −9 dB 1110 −7.5 dB 1111 −6 dB Rev. 0 | Page 58 of 88 ADAU1461 R13：ALC控制2，16,403 (0x4013) 位7 位6 位5 ALCATCK[3:0] 位4 位3 位2 位1 ALCDEC[3:0] 位0 表45. ALC控制2寄存器 位 [7:4] 位的名称 ALCATCK[3:0] [3:0] ALCDEC[3:0] 描述 ALC启动时间。启动时间设置当输入电平提高到目标值以上之后，ALC在多长时间内开始进行衰减。音乐 录音的典型设置为384 ms，语音录音的典型设置为24 ms。 设置 启动时间 0000 6 ms(默认) 0001 12 ms 0010 24 ms 0011 48 ms 0100 96 ms 0101 192 ms 0110 384 ms 0111 768 ms 1000 1.54 sec 1001 3.07 sec 1010 6.14 sec 1011 12.29 sec 1100 24.58 sec 1101 49.15 sec 1110 98.30 sec 1111 196.61 sec ALC衰减时间。衰减时间设置当输入电平降低到目标值以下之后，ALC在多长时间内提高PGA增益。音乐 录音的典型设置为24.58秒，语音录音的典型设置为1.54秒。 设置 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 1010 1011 1100 1101 1110 1111 衰减时间 24 ms 48 ms 96 ms 192 ms 384 ms 768 ms 1.54 sec 3.07 sec 6.14 sec 12.29 sec 24.58 sec 49.15 sec 98.30 sec 196.61 sec 393.22 sec 786.43 sec Rev. 0 | Page 59 of 88 ADAU1461 R14：ALC控制3，16,404 (0x4014) 位7 位6 NGTYP[1:0] 位5 NGEN 位4 位3 位2 NGTHR[4:0] 位1 位0 表46. ALC控制3寄存器 位 [7:6] 位的名称 NGTYP[1:0] 5 NGEN [4:0] NGTHR[4:0] 描述 噪声门类型。当输入信号降至阈值以下并持续250 ms时，噪声门可以保持一个恒定的PGA增益， 使ADC输出静音，使PGA增益衰减至最小增益值，或者衰减后静音。 设置 噪声门 00 保持PGA恒定(默认) 使ADC输出静音(数字静音) 01 衰减至PGA最小值(模拟衰减) 10 衰减后静音(模拟衰减/数字静音) 11 噪声门使能。 0 = 禁用(默认)。 1 = 使能。 噪声门阈值。当输入信号降至阈值以下并持续250 ms时，噪声门激活。增加1 LSB相当于改变−1.5 dB。 阈值设置完整列表参见表91。 设置 阈值 00000 −76.5 dB(默认) 00001 −75 dB … … 11110 −31.5 dB 11111 −30 dB R15：串行端口控制0，16,405 (0x4015) 位7 保留 位6 SPSRS 位5 LRMOD 位4 BPOL 位3 LRPOL 位2 位1 CHPF[1:0] 位0 MS 表47. 串行端口控制0寄存器 位 6 位的名称 SPSRS 描述 串行端口采样速率源。 0 = 转换器速率在寄存器R17中设置(默认)。 1 = DSP速率在寄存器R57中设置。 LRCLK模式可将LRCLK设置为50%占空比或一个脉冲。脉冲模式至少应为1 BCLK宽。 0 = 50%占空比(默认)。 1 = 脉冲模式。 BCLK极性设置用于触发音频数据改变的BCLK边沿。可以设置为BCLK的下降沿或上升沿。 0 = 下降沿(默认)。 1 = 上升沿。 5 LRMOD 4 BPOL 3 LRPOL LRCLK极性设置用于触发左声道音频帧开始的LRCLK边沿。可以设置为LRCLK的下降沿或上升沿。 0 = 下降沿(默认)。 1 = 上升沿。 [2:1] CHPF[1:0] 0 MS 每帧通道数设置每个LRCLK帧的通道数。 设置 每个LRCLK帧的通道数 00 Stereo(默认) 01 TDM 4 10 TDM 8 11 保留 串行数据端口总线模式。当设置为主机模式时，LRCLK和BCLK均为串行端口的主机；当设置为从机模式时， LRCLK和BCLK均为串行端口的从机。 0 = 从机模式(默认)。 1 = 主机模式。 Rev. 0 | Page 60 of 88 ADAU1461 R16：串行端口控制1，16,406 (0x4016) 位7 位6 BPF[2:0] 位5 位4 ADTDM 位3 DATDM 表48. 串行端口控制1寄存器 位 [7:5] 位的名称 BPF[2:0] 4 ADTDM 3 DATDM 2 MSBP [1:0] LRDEL[1:0] 描述 每个LRCLK音频帧的位时钟周期数。 设置 位时钟周期数 000 64(默认) 001 保留 010 48 011 128 100 256 保留 101 110 保留 111 保留 TDM模式下的ADC串行音频数据通道位置。 0 = 左优先(默认)。 1 = 右优先。 TDM模式下的DAC串行音频数据通道位置。 0 = 左优先(默认)。 1 = 右优先。 LRCLK帧中的MSB位置。 0 = MSB优先(默认)。 1 = LSB优先。 自LRCLK边沿起的数据延迟(单位BCLK)。 设置 延迟(位时钟周期数) 00 1(默认) 01 0 10 8 11 16 Rev. 0 | Page 61 of 88 位2 MSBP 位1 位0 LRDEL[1:0] ADAU1461 R17：转换器控制0，16,407 (0x4017) 位7 保留 位6 位5 DAPAIR[1:0] 位4 DAOSR 位3 ADOSR 位2 位1 CONVSR[2:0] 位0 表49. 转换器控制0寄存器 位 [6:5] 位的名称 DAPAIR[1:0] 4 DAOSR 3 ADOSR [2:0] CONVSR[2:0] 描述 TDM 4或TDM 8模式下的片内DAC串行数据选择。 设置 线对 00 第一对(默认) 第二对 01 第三对 10 第四对 11 DAC过采样率。当CONVSR[2:0]设置为96 kHz时，此位不能设置为64倍。 0 = 128倍(默认)。 1 = 64。 ADC过采样率。当CONVSR[2:0]设置为96 kHz时，此位不能设置为64倍。 0 = 128倍(默认)。 1 = 64。 转换器采样速率。ADC和DAC以此寄存器设置的采样速率工作。所选的转换器速率是基本采样速率fS的比值。 基本采样速率由内核时钟的工作频率决定。 设置 采样速率 基本采样速率(fS = 48 kHz) 000 001 010 011 100 101 110 111 fS fS/6 fS/4 fS/3 fS/2 fS/1.5 fS/0.5 保留 48 kHz，基本(默认) 8 kHz 12 kHz 16 kHz 24 kHz 32 kHz 96 kHz R18：转换器控制1，16,408 (0x4018) 位7 位6 位5 位4 位3 保留 表50. 转换器控制1寄存器 位 [1:0] 位的名称 ADPAIR[1:0] 描述 TDM 4或TDM 8模式下的片内ADC串行数据选择。 设置 线对 00 第一对(默认) 第二对 01 第三对 10 第四对 11 Rev. 0 | Page 62 of 88 位2 位1 位0 ADPAIR[1:0] ADAU1461 R19：ADC控制，16,409 (0x4019) 位7 保留 位6 ADCPOL 位5 HPF 位4 DMPOL 位3 DMSW 位2 INSEL 位1 位0 ADCEN[1:0] 表51. ADC控制寄存器 位 6 位的名字 ADCPOL 5 HPF 4 DMPOL 3 DMSW 2 INSEL [1:0] ADCEN[1:0] 描述 反转输入极性。 0 = 正常(默认)。 1 = 反转。 ADC高通滤波器选择。48 kHz时，f3dB = 2 Hz。 0 = 关(默认)。 1 = 开。 数字麦克风数据极性交换。 0 = 反转极性。 1 = 正常(默认)。 数字麦克风声道交换。正常工作时，在时钟的上升沿发送左声道，在时钟的下降沿发送右声道。 0 = 正常(默认)。 1 = 左右声道互换。 数字麦克风输入选择。置位时，片内ADC关闭，BCLK为主时钟(128 S)，ADC_SDATA的左右声道交错。 0 = 数字麦克风输入关闭，ADC使能(默认)。 1 = 数字麦克风输入使能，ADC关闭。 ADC使能。 设置 ADC使能 00 左右均关闭(默认) 左使能 01 右使能 10 左右均使能 11 R20：左输入数字音量，16,410 (0x401A) 位7 位6 位5 位4 位3 LADVOL[7:0] 位2 位1 位0 表52. 左输入数字音量寄存器 位 [7:0] 位的名字 LADVOL[7:0] 描述 控制来自左ADC或左数字麦克风输入的左声道输入的数字音量衰减。设置之间每相差一位相当于0.375 dB的 压摆步长。音量设置完整列表参见表92。 设置 音量衰减 00000000 0 dB(默认) 00000001 −0.375 dB 00000010 −0.75 dB … … 11111110 −95.25 dB 11111111 −95.625 dB Rev. 0 | Page 63 of 88 ADAU1461 R21：右输入数字音量，16,411 (0x401B) 位7 位6 位5 位4 位3 RADVOL[7:0] 位2 位1 位0 表53. 右输入数字音量寄存器 位 [7:0] 位的名称 RADVOL[7:0] 描述 控制来自右ADC或右数字麦克风输入的右声道输入的数字音量衰减。设置之间每相差一位相当于0.375 dB的 压摆步长。音量设置完整列表参见表92。 设置 音量衰减 00000000 0 dB(默认) 00000001 −0.375 dB 00000010 −0.75 dB … … 11111110 −95.25 dB 11111111 −95.625 dB R22：回放复用器左(复用器3)控制0，16,412 (0x401C) 位7 保留 位6 MX3RM 位5 MX3LM 位4 位3 位2 MX3AUXG[3:0] 位1 表54. 回放复用器左(复用器3)控制0寄存器 位 6 位的名称 MX3RM 5 MX3LM [4:1] MX3AUXG[3:0] 0 MX3EN 描述 复用器输入静音。使左声道回放复用器(复用器3)的右DAC输入静音。 0 = 静音(默认)。 1 = 取消静音。 复用器输入静音。使左声道回放复用器(复用器3)的左DAC输入静音。 0 = 静音(默认)。 1 = 取消静音。 复用器输入增益。控制左声道回放复用器(复用器3)的左声道辅助输入增益。 设置 增益 0000 静音(默认) 0001 −15 dB 0010 −12 dB 0011 −9 dB 0100 −6 dB 0101 −3 dB 0110 0 dB 0111 3 dB 1000 6 dB 复用器3使能。 0 = 禁用(默认)。 1 = 使能。 Rev. 0 | Page 64 of 88 位0 MX3EN ADAU1461 R23：回放复用器左(复用器3)控制1，16,413 (0x401D) 位7 位6 位5 MX3G2[3:0] 位4 位3 位2 位1 MX3G1[3:0] 位0 表55. 回放复用器左(复用器3)控制1寄存器 位 [7:4] 位的名称 MX3G2[3:0] [3:0] MX3G1[3:0] 描述 旁路增益控制。来自右声道录音复用器(复用器2)的信号旁路转换器，增益可以在左声道回放复用器(复用 器3)之前施加。 设置 增益 0000 静音(默认) 0001 −15 dB 0010 −12 dB 0011 −9 dB 0100 −6 dB 0101 −3 dB 0110 0 dB 0111 3 dB 1000 6 dB 旁路增益控制。来自左声道录音复用器(复用器1)的信号旁路转换器，增益可以在左声道回放复用器(复用 器3)之前施加。 设置 增益 0000 静音(默认) 0001 −15 dB 0010 −12 dB 0011 −9 dB 0100 −6 dB 0101 −3 dB 0110 0 dB 0111 3 dB 1000 6 dB Rev. 0 | Page 65 of 88 ADAU1461 R24：回放复用器右(复用器4)控制0，16,414 (0x401E) 位7 保留 位6 MX4RM 位5 MX4LM 位4 位3 位2 MX4AUXG[3:0] 位1 表56. 回放复用器右(复用器4)控制0寄存器 位 6 位的名称 MX4RM 5 MX4LM [4:1] MX4AUXG[3:0] 0 MX4EN 描述 复用器输入静音。使右声道回放复用器(复用器4)的右DAC输入静音。 0 = 静音(默认)。 1 = 取消静音。 复用器输入静音。使右声道回放复用器(复用器4)的左DAC输入静音。 0 = 静音(默认)。 1 = 取消静音。 复用器输入增益。控制右声道回放复用器(复用器4)的右声道辅助输入增益。 设置 增益 0000 静音(默认) 0001 −15 dB 0010 −12 dB 0011 −9 dB 0100 −6 dB 0101 −3 dB 0110 0 dB 0111 3 dB 1000 6 dB 复用器4使能。 0 = 禁用(默认)。 1 = 使能。 Rev. 0 | Page 66 of 88 位0 MX4EN ADAU1461 R25：回放复用器右(复用器4)控制1，16,415 (0x401F) 位7 位6 位5 MX4G2[3:0] 位4 位3 位2 位1 MX4G1[3:0] 位0 表57. 回放复用器右(复用器4)控制1寄存器 位 [7:4] 位的名称 MX4G2[3:0] [3:0] MX4G1[3:0] 描述 旁路增益控制。来自右声道录音复用器(复用器2)的信号旁路转换器，增益可以在右声道回放复用器(复用 器4)之前施加。 设置 增益 0000 静音(默认) 0001 −15 dB 0010 −12 dB 0011 −9 dB 0100 −6 dB 0101 −3 dB 0110 0 dB 0111 3 dB 1000 6 dB 旁路增益控制。来自左声道录音复用器(复用器1)的信号旁路转换器，增益可以在右声道回放复用器(复用 器4)之前施加。 设置 增益 0000 静音(默认) 0001 −15 dB 0010 −12 dB 0011 −9 dB 0100 −6 dB 0101 −3 dB 0110 0 dB 0111 3 dB 1000 6 dB R26：回放L/R复用器左(复用器5)线路输出控制，16,416 (0x4020) 位7 位6 保留 位5 位4 位3 MX5G4[1:0] 位2 位1 MX5G3[1:0] 位0 MX5EN 表58. 回放L/R复用器左(复用器5)线路输出控制寄存器 位 [4:3] 位的名称 MX5G4[1:0] [2:1] MX5G3[1:0] 0 MX5EN 描述 复用器输入增益增强。来自右声道回放复用器(复用器4)的信号可以在回放L/R复用器左(复用器5)中使能并 增强。 设置 增益增强 00 静音(默认) 01 0 dB输出(两路输入的各路均有-6 dB增益) 10 6 dB输出(两路输入的各路均有0 dB增益) 11 保留 复用器输入增益增强。来自左声道回放复用器(复用器3)的信号可以在回放L/R复用器左(复用器5)中使能并 增强。 设置 增益增强 00 静音(默认) 01 0 dB输出(两路输入的各路均有-6 dB增益) 10 6 dB输出(两路输入的各路均有0 dB增益) 11 保留 复用器5使能。 0 = 禁用(默认)。 1 = 使能。 Rev. 0 | Page 67 of 88 ADAU1461 R27：回放L/R复用器右(复用器6)线路输出控制，16,417 (0x4021) 位7 位6 保留 位5 位4 位3 MX6G4[1:0] 位2 位1 MX6G3[1:0] 位0 MX6EN 表59. 回放L/R复用器右(复用器6)线路输出控制寄存器 位 [4:3] 位的名称 MX6G4[1:0] [2:1] MX6G3[1:0] 0 MX6EN 描述 复用器输入增益增强。来自右声道回放复用器(复用器4)的信号可以在回放L/R复用器右(复用器6)中使能并 增强。 设置 增益增强 00 静音(默认) 0 dB输出(两路输入的各路均有−6 dB增益) 01 6 dB输出(两路输入的各路均有0 dB增益) 10 保留 11 复用器输入增益增强。来自左声道回放复用器(复用器3)的信号可以在回放L/R复用器右(复用器6)中使能并 增强。 设置 增益增强 00 静音(默认) 0 dB输出(两路输入的各路均有−6 dB增益) 01 6 dB输出(两路输入的各路均有0 dB增益) 10 保留 11 复用器6使能。 0 = 禁用(默认)。 1 = 使能。 R28：回放L/R复用器单声道输出(复用器7)控制，16,418 (0x4022) 位7 位6 位5 保留 位4 位3 位2 位1 MX7[1:0] 位0 MX7EN 表60. 回放L/R复用器单声道输出(复用器7)控制寄存器 位 [2:1] 0 位的名称 MX7[1:0] MX7EN 描述 L/R单声道回放复用器(复用器7)。用于将左右回放复用器(复用器3和复用器4)与0 dB或6 dB增益增强混频。此 外，此复用器可以作为共模输出工作，从而用作无电容耳机配置中的虚拟地。 设置 00 01 10 11 复用器7使能。 0 = 禁用(默认)。 1 = 使能。 增益增强 共模输出(默认) 0 dB输出(两路输入的各路均有−6 dB增益) 6 dB输出(两路输入的各路均有0 dB增益) 保留 Rev. 0 | Page 68 of 88 ADAU1461 R29：回放耳机左音量控制，16,419 (0x4023) 位7 位6 位5 位4 LHPVOL[5:0] 位3 位2 位1 LHPM 位0 HPEN 表61. 回放耳机左音量控制寄存器 位 [7:2] 位的名称 LHPVOL[5:0] 1 LHPM 0 HPEN 描述 左声道LHP输出的耳机音量控制。每1位步进相当于音量提高1 dB。音量设置完整列表参见表93。 设置 音量 000000 −57 dB(默认) … … 111001 0 dB … … 111111 6 dB 左声道LHP输出(低电平有效)的耳机静音。 0 = 静音。 1 = 取消静音(默认)。 耳机音量控制使能。寄存器R30中的HPMODE位与此位执行逻辑OR运算。若HPEN位或HPMODE位设置为1， 则耳机输出使能。 0 = 禁用(默认)。 1 = 使能。 R30：回放耳机右音量控制，16,420 (0x4024) 位7 位6 位5 位4 RHPVOL[5:0] 位3 位2 位1 RHPM 位0 HPMODE 表62. 回放耳机右音量控制寄存器 位 [7:2] 位的名称 RHPVOL[5:0] 1 RHPM 0 HPMODE 描述 右声道RHP输出的耳机音量控制。每1位步进相当于音量提高1 dB。音量设置完整列表参见表93。 设置 音量 000000 −57 dB(默认) … … 111001 0 dB … … 111111 6 dB 右声道RHP输出(低电平有效)的耳机静音。 0 = 静音。 1 = 取消静音(默认)。 RHP和LHP输出模式。这些引脚可以配置为线路输出或耳机输出。寄存器R29中的HPEN位与此位 执行逻辑OR运算。若HPMODE位或HPEN位设置为1，则耳机输出使能。 0 = 使能线路输出(默认)。 1 = 使能耳机输出。 Rev. 0 | Page 69 of 88 ADAU1461 R31：回放线路输出左音量控制，16,421 (0x4025) 位7 位6 位5 位4 LOUTVOL[5:0] 位3 位2 位1 LOUTM 位0 LOMODE 表63. 回放线路输出左音量控制寄存器 位 [7:2] 位的名称 LOUTVOL[5:0] 1 LOUTM 0 LOMODE 描述 左声道LOUTN和LOUTP输出的线路输出音量控制。每1位步进相当于音量提高1 dB。 音量设置完整列表参见表93。 设置 音量 000000 −57 dB(默认) … … 111001 0 dB … … 111111 6 dB 左声道LOUTN和LOUTP输出(低电平有效)的线路输出静音。 0 = 静音。 1 = 取消静音(默认)。 左声道LOUTN和LOUTP输出的线路输出模式。这些引脚可以配置为线路输出或耳机输出。 若要驱动耳机扬声器，请将此位置1(耳机输出)。 0 = 线路输出(默认)。 1 = 耳机输出。 R32：回放线路输出右音量控制，16,422 (0x4026) 位7 位6 位5 位4 ROUTVOL[5:0] 位3 位2 位1 ROUTM 表64. 回放线路输出右音量控制寄存器 位 [7:2] 位的名称 ROUTVOL[5:0] 1 ROUTM 0 ROMODE 描述 右声道ROUTN和ROUTP输出的线路输出音量控制。每1位步进相当于音量提高1 dB。 音量设置完整列表参见表93。 设置 音量 000000 −57 dB(默认) … … 111001 0 dB … … 111111 6 dB 右声道ROUTN和ROUTP输出(低电平有效)的线路输出静音。 0 = 静音。 1 = 取消静音(默认)。 右声道ROUTN和ROUTP输出的线路输出模式。这些引脚可以配置为线路输出或耳机输出。 若要驱动耳机扬声器，请将此位置1(耳机输出)。 0 = 线路输出(默认)。 1 = 耳机输出。 Rev. 0 | Page 70 of 88 位0 ROMODE ADAU1461 R33：回放单声道输出控制，16,423 (0x4027) 位7 位6 位5 位4 MONOVOL[5:0] 位3 位2 位1 MONOM 位0 MOMODE 表65. 回放单声道输出控制寄存器 位 [7:2] 位的名称 MONOVOL[5:0] 1 MONOM 0 MOMODE 描述 单声道输出音量控制。每1位步进相当于音量提高1 dB。如果寄存器R28中的MX7[1:0]设置为共模输出， 则禁用音量控制。音量设置完整列表参见表93。 设置 音量 000000 −57 dB(默认) … … 111001 0 dB … … 111111 6 dB 单声道输出静音(低电平有效)。 0 = 静音。 1 = 取消静音(默认)。 耳机模式使能。如果寄存器R28中的MX7[1:0]设置为无电容耳机配置的共模输出，则此位应置1(耳机输出)。 0 = 线路输出(默认)。 1 = 耳机输出。 R34：回放爆音/咔嚓声抑制，16,424 (0x4028) 位7 位6 保留 位5 位4 POPMODE 位3 POPLESS 位2 位1 ASLEW[1:0] 位0 保留 表66. 回放爆音/咔嚓声抑制寄存器 位 4 位的名称 POPMODE 3 POPLESS [2:1] ASLEW[1:0] 描述 爆音抑制电路省电模式。爆音抑制电路在正常工作模式下充电较快，但充电后可以将其置于低功耗模式。 0 = 正常(默认)。 1 = 低功耗。 爆音抑制禁用。爆音抑制电路默认使能。可以将其禁用以省电，但禁用会增加爆音和咔嚓声出现的机率。 0 = 使能(默认)。 1 = 禁用。 回放音量控制的模拟音量压摆率。 设置 压摆率 00 21.25 ms(默认) 01 42.5 ms 10 85 ms 11 断开 R35：回放功耗管理，16,425 (0x4029) 位7 位6 位5 位4 位3 保留 表67. 回放功耗管理寄存器 位 1 位的名称 PREN 0 PLEN 描述 回放右声道使能。 0 = 禁用(默认)。 1 = 使能。 回放左声道使能。 0 = 禁用(默认)。 1 = 使能。 Rev. 0 | Page 71 of 88 位2 位1 PREN 位0 PLEN ADAU1461 R36：DAC控制0，16,426 (0x402A) 位7 位6 DACMONO[1:0] 位5 DACPOL 位4 位3 保留 位2 DEMPH 位1 位0 DACEN[1:0] 表68. DAC控制0寄存器 位 [7:6] 位的名称 DACMONO[1:0] 5 DACPOL 2 DEMPH [1:0] DACEN[1:0] 描述 DAC单声道模式。左声道、右声道或两个声道的DAC和输出可以设置为单声道模式。 设置 单声道模式 00 立体声(默认) 左声道为单声道模式 01 右声道为单声道模式 10 左右声道均为单声道模式 11 DAC的反转输入极性。 0 = 正常(默认)。 1 = 反转。 DAC去加重滤波器使能。去加重滤波器仅能在44.1 kHz的采样速率下使用。 0 = 禁用(默认)。 1 = 使能。 DAC使能。 设置 DAC使能 00 左右均关闭(默认) 左使能 01 右使能 10 左右均使能 11 R37：DAC控制1，16,427 (0x402B) 位7 位6 位5 位4 位3 LDAVOL[7:0] 位2 位1 位0 表69. DAC控制1寄存器 位 [7:0] 位的名称 LDAVOL[7:0] 描述 控制来自左DAC的左声道输入的数字音量衰减。设置之间每相差一位相当于0.375 dB的压摆步长。 音量设置完整列表参见表92。 设置 音量衰减 00000000 0 dB(默认) 00000001 −0.375 dB 00000010 −0.75 dB … … 11111110 −95.25 dB 11111111 −95.625 dB Rev. 0 | Page 72 of 88 ADAU1461 R38：DAC控制2，16,428 (0x402C) 位7 位6 位5 位4 位3 RDAVOL[7:0] 位2 位1 位0 表70. DAC控制2寄存器 位 [7:0] 位的名称 RDAVOL[7:0] 描述 控制来自右DAC的右声道输入的数字音量衰减。设置之间每相差一位相当于0.375 dB的压摆步长。 音量设置完整列表参见表92。 设置 音量衰减 00000000 0 dB(默认) 00000001 −0.375 dB 00000010 −0.75 dB … … 11111110 −95.25 dB 11111111 −95.625 dB R39：串行端口焊盘控制，16,429 (0x402D) 可选的上拉/下拉电阻标称值为250 kΩ。使能时，如果信号源变成三态，这些上拉/下拉电阻将把串行端口信号设置为确定的 状态。 位7 位6 ADCSDP[1:0] 位5 位4 DACSDP[1:0] 位3 表71. 串行端口焊盘控制寄存器 位 [7:6] 位的名称 ADCSDP[1:0] [5:4] DACSDP[1:0] [3:2] LRCLKP[1:0] [1:0] BCLKP[1:0] 描述 ADC_SDATA焊盘上拉/下拉配置。 设置 配置 00 上拉 01 保留 10 无(默认) 11 下拉 DAC_SDATA焊盘上拉/下拉配置。 设置 配置 00 上拉 01 保留 10 无(默认) 11 下拉 LRCLK焊盘上拉/下拉配置。 设置 配置 00 上拉 01 保留 10 无(默认) 11 下拉 BCLK焊盘上拉/下拉配置。 设置 配置 00 上拉 01 保留 10 无(默认) 11 下拉 Rev. 0 | Page 73 of 88 位2 LRCLKP[1:0] 位1 位0 BCLKP[1:0] ADAU1461 R40：控制端口焊盘控制0，16,431 (0x402F) 可选的上拉/下拉电阻标称值为250 kΩ。使能时，如果信号源变成三态，这些上拉/下拉电阻将把控制端口信号设置为确定的 状态。 位7 位6 CDATP[1:0] 位5 位4 CLCHP[1:0] 位3 位2 SCLP[1:0] 位1 位0 SDAP[1:0] 表72. 控制端口焊盘控制0寄存器 位 [7:6] 位的名称 CDATP[1:0] [5:4] CLCHP[1:0] [3:2] SCLP[1:0] [1:0] SDAP[1:0] 描述 CDATA焊盘上拉/下拉配置。 设置 配置 00 上拉 保留 01 无(默认) 10 下拉 11 CLATCH 焊盘上拉/下拉配置。 设置 配置 00 上拉 保留 01 无(默认) 10 下拉 11 SCL/CCLK焊盘上拉/下拉配置。 设置 配置 00 上拉 保留 01 无(默认) 10 下拉 11 SDA/COUT焊盘上拉/下拉配置。 设置 配置 00 上拉 保留 01 无(默认) 10 下拉 11 R41：控制端口焊盘控制1，16,432 (0x4030) 当IOVDD设置为3.3 V时，SDA/COUT引脚的高低驱动强度分别约为4.0 mA和2.0 mA。需要时，高驱动强度模式在I2C模式下 可以用于产生更强的ACK脉冲。 位7 位6 位5 位4 保留 位3 表73. 控制端口焊盘控制1寄存器 位 0 位的名称 SDASTR 描述 SDA/COUT引脚驱动强度。 0 = 低(默认)。 1 = 高。 Rev. 0 | Page 74 of 88 位2 位1 位0 SDASTR ADAU1461 R42：插孔检测引脚控制，16,433 (0x4031) 当IOVDD设置为3.3 V时，JACKDET/MICIN引脚的高低驱动强度分别约为4.0 mA和2.0 mA。可选的上拉/下拉电阻标称值为 250 kΩ。使能时，如果信号源变成三态，这些上拉/下拉电阻将把输入信号设置为确定的状态。 位7 位6 位5 JDSTR 保留 位4 保留 位3 位2 JDP[1:0] 位1 位0 保留 表74. 插孔检测引脚控制寄存器 位 5 位的名称 JDSTR [3:2] JDP[1:0] 描述 JACKDET/MICIN引脚驱动强度。 0 = 低(默认)。 1 = 高。 JACKDET/MICIN焊盘上拉/下拉配置。 设置 配置 00 上拉 保留 01 无(默认) 10 下拉 11 R67：去抖动控制，16,438 (0x4036) 通过去抖动控制寄存器，可以设置去抖动窗口的大小，以及激活或旁路器件中的所有去抖动电路。在从机模式下，去抖动电 路可防止抖动造成的重复或跳过的样本进入串行端口。在工作过程中禁用再使能器件的某些子系统，即ADC、串行端口、 SigmaDSP内核和DAC等，可能会导致相关的去抖动电路无法工作。结果，音频数据将无法输出到器件中的下一个子系统。 当串行端口工作在主机模式时，可以将去抖动窗口设置为0以旁路去抖动电路。当串行端口工作在从机模式时，可以在从器 件输出音频数据之前重新初始化去抖动电路，以保证音频数据能够输出到器件中的下一个子系统。如果音频必须通过 ADC、串行端口、音频引擎/DSP内核或DAC，则可以将去抖动窗口大小设置为0，以旁路并复位去抖动电路。这样，只要将 去抖动窗口大小设置为默认值3，就能立即重新激活去抖动电路，而无需等待。 位7 位6 位5 位4 位3 DEJIT[7:0] 表75. 去抖动控制寄存器 位 [7:0] 位的名称 DEJIT[7:0] 描述 去抖动窗口大小。 窗口大小 00000000 … 00000011 … 00000101 内核时钟周期数 0 … 3(默认) … 5 Rev. 0 | Page 75 of 88 位2 位1 位0 ADAU1461 R43至R47：循环冗余校验(CRC)寄存器，16,576至16,580(0x40C0至0x40C4) 循环冗余校验(CRC)会持续检查程序RAM内容的有效性。SigmaStudio会产生一个32位散列和，且该值必须写入到四个连续的只 读8位寄存器位置。然后，必须使能CRC。每隔1024个帧(48 kHz时为21 ms)，IC会产生自身的32位代码并将其与这些寄存器中存 储的代码进行比较。如果代码不匹配，则会将GPIO引脚设为高电平(CRC标志)。必须使用GPIO引脚控制寄存器中的输出CRC 错误标记设置来使能此输出标志(参见表77)。当CRCEN位为低电平时，复位1位CRC错误标志。例如，GPIO引脚可以连接到外 部微控制器上的某个中断引脚，用于触发损坏寄存器重写。 默认情况下，CRC禁用(CRCEN位设为0)。若要使能连续CRC校验，用户可在加载程序并发送正确的CRC(由SigmaStudio计算)之 后，将CRCEN位设为1。如果存在错误，可以通过以下方式加以清除：将CRCEN位设为低电平，修复错误(可能是重新加载程 序)，然后再次将CRCEN位设为高电平。 地址 0x40C0 0x40C1 0x40C2 0x40C3 0x40C4 位7 位6 位5 位4 位3 CRC[31:24] CRC[23:16] CRC[15:8] CRC[7:0] 位2 保留 表76. 循环冗余校验寄存器 地址 寄存器 R43 R44 R45 R46 R47 十进制 16,576 16,577 16,578 16,579 16,580 十六进制 0x40C0 0x40C1 0x40C2 0x40C3 0x40C4 位的名称 CRC[31:24] CRC[23:16] CRC[15:8] CRC[7:0] CRCEN 描述 CRC散列和，位[31:24](只读寄存器) CRC散列和，位[23:16](只读寄存器) CRC散列和，位[15:8](只读寄存器) CRC散列和，位[7:0](只读寄存器) CRC使能 0 = 禁用(默认) 1 = 使能 Rev. 0 | Page 76 of 88 位1 位0 CRCEN ADAU1461 R48至R51：GPIO引脚控制，16,582至16,585(0x40C6至0x40C9) GPIO引脚控制寄存器设置每个GPIO引脚的功能，如表77所示。GPIO功能使用与串行端口相同的引脚，而且必须在串行数据/GPIO 引脚配置寄存器(地址0x40F4)中使能。当GPIO引脚设为I2C/SPI端口控制模式时，通过向见表31中所述存储器位置写入信息来设 置引脚。可选内部上拉电阻标称值为250 kΩ。 若输出CRC错误和输出看门狗错误设置被标记，则表示一旦设置，它们将保持该设置直到ADAU1461复位。 地址 0x40C6 0x40C7 0x40C8 0x40C9 位7 位6 位5 位4 位3 保留 保留 保留 保留 表77. GPIO引脚功能位设置 GPIOx[3:0] 位 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 1010 1011 1100 1101 1110 1111 GPIO引脚功能 无去抖输入(默认) 带去抖输入(0.3 ms) 带去抖输入(0.6 ms) 带去抖输入(0.9 ms) 带去抖输入(5 ms) 带去抖输入(10 ms) 带去抖输入(20 ms) 带去抖输入(40 ms) 由I2C/SPI端口控制的输入 由I2C/SPI端口设置的输出，使用上拉 由I2C/SPI端口设置的输出，无上拉 由DSP内核设置的输出，使用上拉 由DSP内核设置的输出，无上拉 保留 输出CRC错误(标记) 输出看门狗错误(标记) 表78. GPIO引脚控制寄存器 地址 寄存器 R48 R49 R50 R51 十进制 16,582 16,583 16,584 16,585 十六进制 0x40C6 0x40C7 0x40C8 0x40C9 位的名称 GPIO0[3:0] GPIO1[3:0] GPIO2[3:0] GPIO3[3:0] 描述 GPIO 0引脚功能(见表77) GPIO 1引脚功能(见表77) GPIO 2引脚功能(见表77) GPIO 3引脚功能(见表77) Rev. 0 | Page 77 of 88 位2 位1 GPIO0[3:0] GPIO1[3:0] GPIO2[3:0] GPIO3[3:0] 位0 ADAU1461 R52至R56：看门狗寄存器，16,592至16,596(0x40D0至0x40D4) 内核执行模块处理(可跨越数个样本)时，会使用程序计数器看门狗。如果程序计数器达到看门狗寄存器中设置的指定24位 值(范围从0x000000至0xFFFFFF)，看门狗会标记错误。该值由三个连续的8位寄存器位置组成。错误标志会向其中一个GPIO 引脚发送高电平信号。必须通过将寄存器R52(地址0x40D0)中的DOGEN位设置为高电平来使能看门狗功能。 看门狗错误位(DOGER)是1位看门狗错误标志，可发送至一个GPIO引脚，如表77所示。该错误标志可以连接到系统中诸如 微控制器上的某个中断引脚。当DOGEN位变为低电平时，该标志复位。该标志还可通过来自寄存器R56(地址0x40D4)的控 制端口回读。 地址 0x40D0 0x40D1 0x40D2 0x40D3 0x40D4 位7 位6 位5 位4 保留 位3 位2 位1 位0 DOGEN DOG[23:16] DOG[15:8] DOG[7:0] DOGER 保留 表79. 看门狗寄存器 地址 寄存器 R52 十进制 16,592 十六进制 0x40D0 位的名称 DOGEN R53 R54 R55 16,593 16,594 16,595 0x40D1 0x40D2 0x40D3 DOG[23:16] DOG[15:8] DOG[7:0] R56 16,596 0x40D4 DOGER 描述 看门狗使能位。 0 = 禁用(默认)。 1 = 使能。 看门狗数值，位[23:16] (MSB)。 看门狗数值，位[15:8]。 看门狗数值，位[7:0]。 DOG[23:16] DOG[15:8] 00000000 00000000 … … 11111111 11111111 看门狗错误(只读位)。 0 = 无错误(默认)。 1 = 错误。 DOG[7:0] 00000000 … 11111111 十六进制值 0x000000(默认值) … 0xFFFFFF R57：DSP采样速率设置，16,619 (0x40EB) 位7 位6 位5 位4 位3 保留 位2 位1 DSPSR[3:0] 位0 表80. DSP采样速率设置寄存器 位 [3:0] 位的名称 DSPSR[3:0] 描述 SigmaDSP内核采样速率。DSP采样速率是基本采样速率fS的比值。基本采样速率由内核时钟的工作频率决 定 。 对 于 大 多 数 应 用 而 言 ， SigmaDSP内 核 采 样 速 率 应 等 于 转 换 器 采 样 速 率 (使 用 寄 存 器 R17中 的 CONVSR[2:0]位设置)，并且等于串行 端口采样速率(使用寄存器R64中的SPSR[2:0]位设置)。 设置 采样速率 基本采样速率(fS = 48 kHz) 0000 0001 0010 0011 0100 0101 0110 0111 1000 1111 fS/0.5 fS fS/1.5 fS/2 fS/3 fS/4 fS/6 串行输入数据速率 串行输出数据速率 无 96 kHz，基本 48 kHz(默认) 32 kHz 24 kHz 16 kHz 12 kHz 8 kHz Rev. 0 | Page 78 of 88 ADAU1461 R58：串行输入分配控制，16,626 (0x40F2) 位7 位6 位5 位4 位3 位2 保留 位1 SINRT[3:0] 位0 位1 SOUTRT[3:0] 位0 表81. 串行输入分配控制寄存器 位 [3:0] 位的名称 SINRT[3:0] 描述 串行数据输入分配。该寄存器设置DAC接收串行数据的输入。 位置可以来自DSP，或来自串行端口的任意TDM插槽。 设置 分配 0000 DSP至DAC [L, R](默认) 0001 串行输入[L0, R0]至DAC [L, R] 0010 保留 0011 串行输入[L1, R1]至DAC [L, R] 0100 保留 0101 串行输入[L2, R2]至DAC [L, R] 0110 保留 0111 串行输入[L3, R3]至DAC [L, R] 1000 保留 1001 串行输入[R0, L0]至DAC [L, R] 1010 保留 1011 串行输入[R1, L1]至DAC [L, R] 1100 保留 1101 串行输入[R2, L2]至DAC [L, R] 1110 保留 1111 串行输入[R3, L3]至DAC [L, R] R59：串行输出分配控制，16,627 (0x40F3) 位7 位6 位5 位4 位3 位2 保留 表82. 串行输出分配控制寄存器 位 [3:0] 位的名称 SOUTRT[3:0] 描述 串行数据输出分配。该寄存器设置ADC发送串行数据的输出。 位置可以到达DSP，或到达串行端口的任意TDM插槽。 设置 分配 0000 ADC [L, R]至DSP(默认) 0001 ADC [L, R]至串行输出[L0, R0] 0010 保留 0011 ADC [L, R]至串行输出[L1, R1] 0100 保留 0101 ADC [L, R]至串行输出[L2, R2] 0110 保留 0111 ADC [L, R]至串行输出[L3, R3] 1000 保留 1001 ADC [L, R]至串行输出[R0, L0] 1010 保留 1011 ADC [L, R]至串行输出[R1, L1] 1100 保留 1101 ADC [L, R]至串行输出[R2, L2] 1110 保留 1111 ADC [L, R]至串行输出[R3, L3] Rev. 0 | Page 79 of 88 ADAU1461 R60：串行数据/GPIO引脚配置，16,628 (0x40F4) 串行数据/GPIO引脚配置寄存器控制串行数据端口引脚的功能。如果此寄存器中的位置1，则这些引脚配置为与SigmaDSP的 GPIO接口。如果这些位置0，则配置为串行数据I/O端口引脚。 位7 位6 位5 位4 保留 位3 LRGP3 位2 BGP2 位1 SDOGP1 位0 SDIGP0 位3 位2 位1 位0 DSPEN 表83. 串行数据/GPIO引脚配置寄存器 位 3 位的名称 LRGP3 2 BGP2 1 SDOGP1 0 SDIGP0 描述 选择LRCLK或GPIO3的引脚配置。 0 = LRCLK使能(默认)。 1 = GPIO3使能。 选择BCLK或GPIO2的引脚配置。 0 = BCLK使能(默认)。 1 = GPIO2使能。 选择ADC_SDATA或GPIO1的引脚配置。 0 = ADC_SDATA使能(默认)。 1 = GPIO1使能。 选择DAC_SDATA或GPIO0的引脚配置。 0 = DAC_SDATA使能(默认)。 1 = GPIO0使能。 R61：DSP使能，16,629 (0x40F5) 位7 位6 位5 位4 保留 表84. DSP使能寄存器 位 0 位的名称 DSPEN 描述 使能DSP。写入参数RAM和设置寄存器R62(地址0x40F6)中的DSPRUN位之前设置此位。 0 = DSP禁用(默认)。 1 = DSP使能。 R62：DSP运行，16,630 (0x40F6) 位7 位6 位5 位4 保留 位3 位2 表85. DSP运行寄存器 位 0 位的名称 DSPRUN 描述 运行DSP。设置此位前首先设置寄存器R61(地址0x40F5)中的DSPEN位。 0 = DSP关断(默认)。 1 = 运行DSP。 Rev. 0 | Page 80 of 88 位1 位0 DSPRUN ADAU1461 R63：DSP压摆模式，16,631 (0x40F7) DSP压摆模式寄存器可针对每一路输出设置压摆源。压摆源可以是DSP(数字压摆)或编解码器(模拟压摆)。如果这些位设为逻辑0，则 编解码器根据寄存器R34(回放爆音/咔嚓声抑制寄存器，地址0x4028)中的ASLEW[1:0]位提供音量压摆。如果这些位设为逻辑1，则 DSP程序提供并定义压摆，禁用编解码器音量压摆。 位7 位6 保留 位5 位4 MOSLW 位3 ROSLW 位2 LOSLW 位1 RHPSLW 位0 LHPSLW 位4 位3 位2 位1 SPSR[2:0] 位0 表86. DSP压摆模式寄存器 位 4 位的名称 MOSLW 3 ROSLW 2 LOSLW 1 RHPSLW 0 LHPSLW 描述 单声道输出压摆生成。 0 = 编解码器(默认)。 1 = DSP. 线路输出右压摆生成。 0 = 编解码器(默认)。 1 = DSP. 线路输出左压摆生成。 0 = 编解码器(默认)。 1 = DSP. 耳机右压摆生成。 0 = 编解码器(默认)。 1 = DSP. 耳机左压摆生成。 0 = 编解码器(默认)。 1 = DSP. R64：串行端口采样速率，16,632 (0x40F8) 位7 位6 位5 保留 表87. 串行端口采样速率寄存器 位 [2:0] 位的名称 SPSR[2:0] 描述 串行端口采样速率。串行端口采样速率是基本采样速率fS的比值。基本采样速率由内核时钟的工作频率 决定。对于大多数应用而言，串行端口采样速率应等于转换器采样速率(使用寄存器R17中的CONVSR[2:0] 位设置)，并且等于DSP采样速率(使用寄存器R57中的DSPSR[3:0]位设置)。 设置 采样速率 基本采样速率(fS = 48 kHz) 000 001 010 011 100 101 110 111 fS fS/6 fS/4 fS/3 fS/2 fS/1.5 fS/0.5 保留 48 kHz，基本(默认) 8 kHz 12 kHz 16 kHz 24 kHz 32 kHz 96 kHz Rev. 0 | Page 81 of 88 ADAU1461 R65：时钟使能0，16,633 (0x40F9) 该寄存器禁用或使能ADAU1461中用于不同模块的数字时钟引擎。使用该寄存器禁用未使用的模块可最大程度降低功耗。 位7 保留 位6 SLEWPD 位5 ALCPD 位4 DECPD 位3 SOUTPD 位2 INTPD 位1 SINPD 位0 SPPD 表88. 时钟使能0寄存器 位 6 位的名称 SLEWPD 5 ALCPD 4 DECPD 3 SOUTPD 2 INTPD 1 SINPD 0 SPPD 描述 编解码器数字时钟引擎使能。关断时，禁用模拟回放路径音量控制，并保持它们的当前状态。 0 = 关断(默认)。 1 = 使能。 ALC数字时钟引擎使能。 0 = 关断(默认)。 1 = 使能。 抽取器再同步(去抖)数字时钟引擎使能。 0 = 关断(默认)。 1 = 使能。 串行分配输出数字时钟引擎使能。 0 = 关断(默认)。 1 = 使能。 插值器再同步(去抖)数字时钟引擎使能。 0 = 关断(默认)。 1 = 使能。 串行分配输入数字时钟引擎使能。 0 = 关断(默认)。 1 = 使能。 串行端口数字时钟引擎使能。 0 = 关断(默认)。 1 = 使能。 R66：时钟使能1，16,634 (0x40FA) 该寄存器使能数字时钟发生器0和数字时钟发生器1。数字时钟发生器0生成ADC、DAC和DSP的采样速率。器件处于主机模 式时，数字时钟发生器1生成串行端口的BCLK和LRCLK。使用该寄存器禁用未使用的时钟可最大程度降低功耗。 位7 位6 位5 位4 位3 保留 表89. 时钟使能1寄存器 位 1 位的名称 CLK1 0 CLK0 描述 数字时钟发生器1。 0 = 关(默认)。 1 = 开。 数字时钟发生器0。 0 = 关(默认)。 1 = 开。 Rev. 0 | Page 82 of 88 位2 位1 CLK1 位0 CLK0 ADAU1461 表90. R8和R9音量设置 二进制值 000000 000001 000010 000011 000100 000101 000110 000111 001000 001001 001010 001011 001100 001101 001110 001111 010000 010001 010010 010011 010100 010101 010110 010111 011000 011001 011010 011011 011100 011101 011110 011111 100000 100001 100010 100011 100100 100101 100110 100111 101000 101001 101010 101011 101100 101101 101110 101111 110000 110001 110010 音量设置(dB) −12 −11.25 −10.5 −9.75 −9 −8.25 −7.5 −6.75 −6 −5.25 −4.5 −3.75 −3 −2.25 −1.5 −0.75 0 0.75 1.5 2.25 3 3.75 4.5 5.25 6 6.75 7.5 8.25 9 9.75 10.5 11.25 12 12.75 13.5 14.25 15 15.75 16.5 17.25 18 18.75 19.5 20.25 21 21.75 22.5 23.25 24 24.75 25.5 二进制值 110011 110100 110101 110110 110111 111000 111001 111010 111011 111100 111101 111110 111111 音量设置(dB) 26.25 27 27.75 28.5 29.25 30 30.75 31.5 32.25 33 33.75 34.5 35.25 表91. R14噪声门阈值 二进制值 00000 00001 00010 00011 00100 00101 00110 00111 01000 01001 01010 01011 01100 01101 01110 01111 10000 10001 10010 10011 10100 10101 10110 10111 11000 11001 11010 11011 11100 11101 11110 11111 Rev. 0 | Page 83 of 88 噪声门阈值(dB) −76.5 −75 −73.5 −72 −70.5 −69 −67.5 −66 −64.5 −63 −61.5 −60 −58.5 −57 −55.5 −54 −52.5 −51 −49.5 −48 −46.5 −45 −43.5 −42 −40.5 −39 −37.5 −36 −34.5 −33 −31.5 −30 ADAU1461 表92. R20、R21、R37和R38音量设置 二进制值 00000000 00000001 00000010 00000011 00000100 00000101 00000110 00000111 00001000 00001001 00001010 00001011 00001100 00001101 00001110 00001111 00010000 00010001 00010010 00010011 00010100 00010101 00010110 00010111 00011000 00011001 00011010 00011011 00011100 00011101 00011110 00011111 00100000 00100001 00100010 00100011 00100100 00100101 00100110 00100111 00101000 00101001 00101010 00101011 00101100 00101101 00101110 00101111 音量衰减(dB) 0 −0.375 −0.75 −1.125 −1.5 −1.875 −2.25 −2.625 −3 −3.375 −3.75 −4.125 −4.5 −4.875 −5.25 −5.625 −6 −6.375 −6.75 −7.125 −7.5 −7.875 −8.25 −8.625 −9 −9.375 −9.75 −10.125 −10.5 −10.875 −11.25 −11.625 −12 −12.375 −12.75 −13.125 −13.5 −13.875 −14.25 −14.625 −15 −15.375 −15.75 −16.125 −16.5 −16.875 −17.25 −17.625 二进制值 00110000 00110001 00110010 00110011 00110100 00110101 00110110 00110111 00111000 00111001 00111010 00111011 00111100 00111101 00111110 00111111 01000000 01000001 01000010 01000011 01000100 01000101 01000110 01000111 01001000 01001001 01001010 01001011 01001100 01001101 01001110 01001111 01010000 01010001 01010010 01010011 01010100 01010101 01010110 01010111 01011000 01011001 01011010 01011011 01011100 01011101 01011110 01011111 Rev. 0 | Page 84 of 88 音量衰减(dB) −18 −18.375 −18.75 −19.125 −19.5 −19.875 −20.25 −20.625 −21 −21.375 −21.75 −22.125 −22.5 −22.875 −23.25 −23.625 −24 −24.375 −24.75 −25.125 −25.5 −25.875 −26.25 −26.625 −27 −27.375 −27.75 −28.125 −28.5 −28.875 −29.25 −29.625 −30 −30.375 −30.75 −31.125 −31.5 −31.875 −32.25 −32.625 −33 −33.375 −33.75 −34.125 −34.5 −34.875 −35.25 −35.625 ADAU1461 二进制值 01100000 01100001 01100010 01100011 01100100 01100101 01100110 01100111 01101000 01101001 01101010 01101011 01101100 01101101 01101110 01101111 01110000 01110001 01110010 01110011 01110100 01110101 01110110 01110111 01111000 01111001 01111010 01111011 01111100 01111101 01111110 01111111 10000000 10000001 10000010 10000011 10000100 10000101 10000110 10000111 10001000 10001001 10001010 10001011 10001100 10001101 10001110 10001111 10010000 音量衰减(dB) −36 −36.375 −36.75 −37.125 −37.5 −37.875 −38.25 −38.625 −39 −39.375 −39.75 −40.125 −40.5 −40.875 −41.25 −41.625 −42 −42.375 −42.75 −43.125 −43.5 −43.875 −44.25 −44.625 −45 −45.375 −45.75 −46.125 −46.5 −46.875 −47.25 −47.625 −48 −48.375 −48.75 −49.125 −49.5 −49.875 −50.25 −50.625 −51 −51.375 −51.75 −52.125 −52.5 −52.875 −53.25 −53.625 −54 二进制值 10010001 10010010 10010011 10010100 10010101 10010110 10010111 10011000 10011001 10011010 10011011 10011100 10011101 10011110 10011111 10100000 10100001 10100010 10100011 10100100 10100101 10100110 10100111 10101000 10101001 10101010 10101011 10101100 10101101 10101110 10101111 10110000 10110001 10110010 10110011 10110100 10110101 10110110 10110111 10111000 10111001 10111010 10111011 10111100 10111101 10111110 10111111 11000000 11000001 Rev. 0 | Page 85 of 88 音量衰减(dB) −54.375 −54.75 −55.125 −55.5 −55.875 −56.25 −56.625 −57 −57.375 −57.75 −58.125 −58.5 −58.875 −59.25 −59.625 −60 −60.375 −60.75 −61.125 −61.5 −61.875 −62.25 −62.625 −63 −63.375 −63.75 −64.125 −64.5 −64.875 −65.25 −65.625 −66 −66.375 −66.75 −67.125 −67.5 −67.875 −68.25 −68.625 −69 −69.375 −69.75 −70.125 −70.5 −70.875 −71.25 −71.625 −72 −72.375 ADAU1461 二进制值 11000010 11000011 11000100 11000101 11000110 11000111 11001000 11001001 11001010 11001011 11001100 11001101 11001110 11001111 11010000 11010001 11010010 11010011 11010100 11010101 11010110 11010111 11011000 11011001 11011010 11011011 11011100 11011101 11011110 11011111 11100000 11100001 11100010 11100011 11100100 11100101 11100110 11100111 11101000 11101001 11101010 11101011 11101100 11101101 11101110 11101111 11110000 11110001 11110010 音量衰减(dB) −72.75 −73.125 −73.5 −73.875 −74.25 −74.625 −75 −75.375 −75.75 −76.125 −76.5 −76.875 −77.25 −77.625 −78 −78.375 −78.75 −79.125 −79.5 −79.875 −80.25 −80.625 −81 −81.375 −81.75 −82.125 −82.5 −82.875 −83.25 −83.625 −84 −84.375 −84.75 −85.125 −85.5 −85.875 −86.25 −86.625 −87 −87.375 −87.75 −88.125 −88.5 −88.875 −89.25 −89.625 −90 −90.375 −90.75 二进制值 11110011 11110100 11110101 11110110 11110111 11111000 11111001 11111010 11111011 11111100 11111101 11111110 11111111 音量衰减(dB) −91.125 −91.5 −91.875 −92.25 −92.625 −93 −93.375 −93.75 −94.125 −94.5 −94.875 −95.25 −95.625 表93. R29至R33音量设置 二进制值 000000 000001 000010 000011 000100 000101 000110 000111 001000 001001 001010 001011 001100 001101 001110 001111 010000 010001 010010 010011 010100 010101 010110 010111 011000 011001 011010 011011 011100 011101 011110 011111 100000 Rev. 0 | Page 86 of 88 音量设置(dB) −57 −56 −55 −54 −53 −52 −51 −50 −49 −48 −47 −46 −45 −44 −43 −42 −41 −40 −39 −38 −37 −36 −35 −34 −33 −32 −31 −30 −29 −28 −27 −26 −25 ADAU1461 二进制值 100001 100010 100011 100100 100101 100110 100111 101000 101001 101010 101011 101100 101101 101110 101111 110000 110001 110010 110011 110100 110101 110110 110111 111000 111001 111010 111011 111100 111101 111110 111111 音量设置(dB) −24 −23 −22 −21 −20 −19 −18 −17 −16 −15 −14 −13 −12 −11 −10 −9 −8 −7 −6 −5 −4 −3 −2 −1 0 1 2 3 4 5 6 Rev. 0 | Page 87 of 88 ADAU1461 外形尺寸 0.60 MAX 5.00 BSC SQ 0.60 MAX PIN 1 INDICATOR 0.50 BSC 4.75 BSC SQ 0.50 0.40 0.30 12° MAX 17 16 0.80 MAX 0.65 TYP 0.30 0.23 0.18 1 EXPOSED PAD (BOTTOM VIEW) 3.65 3.50 SQ 3.35 9 8 0.25 MIN 3.50 REF 0.05 MAX 0.02 NOM SEATING PLANE 32 0.20 REF COPLANARITY 0.08 FOR PROPER CONNECTION OF THE EXPOSED PAD, REFER TO THE PIN CONFIGURATION AND FUNCTION DESCRIPTIONS SECTION OF THIS DATA SHEET. COMPLIANT TO JEDEC STANDARDS MO-220-VHHD-2 100608-A TOP VIEW 1.00 0.85 0.80 PIN 1 INDICATOR 25 24 图71. 32引脚引脚架构芯片级封装 [LFCSP_VQ] 5 mm x 5 mm超薄体 (CP-32-4) 图示尺寸单位：mm 订购指南 型号1, 2 ADAU1461WBCPZ ADAU1461WBCPZ-R7 ADAU1461WBCPZ-RL 1 2 温度范围 −40°C至+105°C −40°C至+105°C −40°C至+105°C 封装描述 32引脚引脚架构芯片级封装[LFCSP_VQ] 32引脚引脚架构芯片级封装[LFCSP_VQ]，7卷带和卷盘 32引脚引脚架构芯片级封装[LFCSP_VQ]，13卷带和卷盘 封装选项 CP-32-4 CP-32-4 CP-32-4 Z = 符合RoHS标准的器件。 W = 通过汽车应用认证。 汽车应用级产品 ADAU1461生产工艺受到严格控制，以提供满足汽车应用的质量和可靠性要求。请注意，车用型号的技术规格可能不同于商 用型号；因此，设计人员应仔细阅读本数据手册的技术规格部分。只有显示为汽车应用级的产品才能用于汽车应用。欲了解 特定产品的订购信息并获得这些型号的汽车可靠性报告，请联系当地ADI客户代表。 ©2010 Analog Devices, Inc. All rights reserved. Trademarks and registered trademarks are the property of their respective owners. D08914sc-0-6/10(0) Rev. 0 | Page 88 of 88