ADE7933ARIZ-RL

用于三相分流电表的 隔离式电能计量芯片组 ADE7978/ADE7933/ADE7932 产品特性 UL认证 依据UL 1577，1分钟5,000 V rms CSA元件验收通知#5A IEC 61010-1：400 V rms VDE合格证书 DIN V VDE V 0884-10 (VDE V 0884-10):2006-12 VIORM = 846 V峰值 支持分流电流传感器用于三相电能计量 抗磁场干扰 高精度；支持EN 50470-1、EN 50470-3、IEC 62053-21、IEC 62053-22、IEC 62053-23、ANSI C12.20和IEEE 1459标准 兼容三相三线或三相四线(三角形或星形)电表及其它三相配置 计算各相以及整个系统的有功功率、无功功率和视在功率 TA = 25°C时，在2000:1的动态范围内有功和无功功率误差小于 0.2% TA = 25°C时，在500:1的动态范围内电压有效值误差小于0.1% TA = 25°C时，在500:1的动态范围内电流有效值误差小于0.25% 电能质量测量包括THD 3.3 V单电源 工作温度：−40°C至+85°C 灵活的I2C、SPI和HSDC串行接口 安全和法规认证(申请中) 应用 基于三相电流检测 电力质量监控 太阳能逆变器 过程监控 防护器件 隔离传感器接口 工业PLC 典型应用电路 NEUTRAL PHASE A PHASE B PHASE C ISOLATION BARRIER 3.3V V1P VM IM PHASE A IP ADE7932/ ADE7933 V2P GNDISO_A GNDMCU 3.3V V1P VM ADE7932/ ADE7933 V2P GNDISO_B GNDMCU 3.3V V1P VM IM PHASE C IP ADE7932/ ADE7933 3.3V ADE7978 ENERGY METERING IC I2C/HSDC OR SPI IRQ0, IRQ1 SYSTEM MICROCONTROLLER IP DIGITAL INTERFACE IM PHASE B GNDMCU 3.3V GNDMCU V2P GNDISO_C GNDMCU 3.3V V1P VM NEUTRAL LINE IM ADE7932/ ADE7933 IP GNDISO_N GNDMCU 11116-001 LOAD (OPTIONAL) V2P EARTH 图1. 三相四线电表，采用4个ADE7933/ADE7932器件和1个ADE7978 1 受美国专利5,952,849号、6,873,065号、7,075,329号、6,262,600号、7,489,526号和7,558,080号保护，其他专利正在申请中。 Rev. 0 Document Feedback Information furnished by Analog Devices is believed to be accurate and reliable. However, no responsibility is assumed by Analog Devices for its use, nor for any infringements of patents or other rights of third parties that may result from its use. Specifications subject to change without notice. No license is granted by implication or otherwise under any patent or patent rights of Analog Devices. Trademarks and registered trademarks are the property of their respective owners. One Technology Way, P.O. Box 9106, Norwood, MA 02062-9106, U.S.A. Tel: 781.329.4700 ©2013 Analog Devices, Inc. All rights reserved. Technical Support www.analog.com ADI中文版数据手册是英文版数据手册的译文，敬请谅解翻译中可能存在的语言组织或翻译错误，ADI不对翻译中存在的差异或由此产生的错误负责。如需确认任何词语的准确性，请参考ADI提供 的最新英文版数据手册。 ADE7978/ADE7933/ADE7932 目录 产品特性 ......................................................................................... 1 应用.................................................................................................. 1 典型应用电路 ................................................................................ 1 修订历史 ......................................................................................... 3 概述.................................................................................................. 4 功能框图 ......................................................................................... 5 技术规格 ......................................................................................... 7 系统规格，ADE7978和ADE7933/ADE7932 ...................... 7 ADE7978规格 ........................................................................... 9 ADE7933/ADE7932规格....................................................... 13 绝对最大额定值.......................................................................... 16 热阻 .......................................................................................... 16 ESD警告................................................................................... 16 引脚配置和功能描述 ................................................................. 17 典型性能参数 .............................................................................. 21 测试电路 ....................................................................................... 26 术语................................................................................................ 27 工作原理 ....................................................................................... 30 ADE7933/ADE7932模拟输入 .............................................. 30 模数转换.................................................................................. 30 电流通道ADC ........................................................................ 32 电压通道ADC ........................................................................ 35 更换相电压数据路径............................................................ 39 基准电压电路 ......................................................................... 39 相位补偿.................................................................................. 40 数字信号处理器..................................................................... 41 电能质量测量 .............................................................................. 42 过零检测.................................................................................. 42 周期测量.................................................................................. 44 相电压骤降检测..................................................................... 45 峰值检测.................................................................................. 46 过压和过流检测..................................................................... 47 零线电流失配 ....................................................................... 48 有效值测量................................................................................... 49 电流有效值计算..................................................................... 49 电压有效值计算..................................................................... 50 三角形配置中的电压有效值............................................... 51 有功功率计算 .............................................................................. 52 总有功功率计算..................................................................... 52 基波有功功率计算 ................................................................ 53 有功功率增益校准 ................................................................ 53 有功功率失调校准 ................................................................ 54 有功功率计算的符号............................................................ 54 有功电能计算 ......................................................................... 54 稳定负载下的积分时间 ....................................................... 55 电能累计模式 ......................................................................... 56 线路周期有功电能累计模式............................................... 56 无功功率计算 .............................................................................. 58 总无功功率计算..................................................................... 58 基波无功功率计算 ................................................................ 58 无功功率增益校准 ................................................................ 58 无功功率失调校准 ................................................................ 58 无功功率计算的符号............................................................ 59 无功电能计算 ......................................................................... 59 稳定负载下的积分时间 ....................................................... 60 电能累计模式 ......................................................................... 61 线路周期无功电能累计模式............................................... 61 视在功率计算 .............................................................................. 62 视在功率增益校准 ................................................................ 62 视在功率失调校准 ................................................................ 62 使用VNOM计算视在功率................................................... 62 视在电能计算 ......................................................................... 63 稳定负载下的积分时间 ....................................................... 64 电能累计模式 ......................................................................... 64 线路周期视在电能累计模式............................................... 64 功率因数计算和总谐波失真计算 ........................................... 65 功率因数计算 ......................................................................... 65 总谐波失真计算..................................................................... 66 波形采样模式 .............................................................................. 67 电能频率转换 .............................................................................. 68 TERMSELx[2:0]位................................................................. 68 CFxSEL[2:0]位 ........................................................................ 68 电能频率转换过程 ................................................................ 69 Rev. 0 | Page 2 of 120 ADE7978/ADE7933/ADE7932 使电能寄存器与CFx输出同步............................................ 69 各种累计模式下的电能寄存器和CFx输出...................... 70 CFx数据路径中相功率之和的符号 ................................... 72 空载条件 ....................................................................................... 73 基于总有功/无功功率的空载检测 .................................... 73 基于基波有功/无功功率的空载检测 ................................ 73 基于视在功率的空载检测 ................................................... 74 中断................................................................................................ 75 通过MCU使用中断............................................................... 76 电源管理 ....................................................................................... 77 DC-DC转换器 ........................................................................ 77 磁场抗扰度 ............................................................................. 78 上电程序.................................................................................. 79 芯片组初始化 ......................................................................... 79 硬件复位.................................................................................. 80 ADE7978/ADE7933/ADE7932芯片组软件复位 .............. 81 ADE7933/ADE7932软件复位 .............................................. 81 低功耗模式 ............................................................................. 81 应用信息 ....................................................................................... 82 ADE7978和ADE7933/ADE7932用于三相电表................ 82 将ADE7978快速设置为电表 ............................................... 85 ADE7978与ADE7933/ADE7932之间的位流通信 ........... 86 ADE7978和ADE7933/ADE7932时钟 ................................. 87 隔离寿命.................................................................................. 87 布局布线指南 ......................................................................... 88 ADE7978和ADE7933/ADE7932评估板............................. 90 ADE7978芯片版本................................................................. 90 串行接口 ....................................................................................... 91 串行接口选择 ......................................................................... 91 通信验证.................................................................................. 91 I2C接口..................................................................................... 91 SPI接口..................................................................................... 94 HSDC接口............................................................................... 96 校验和寄存器 ......................................................................... 98 寄存器列表................................................................................... 99 外形尺寸 ..................................................................................... 118 订购指南................................................................................ 118 修订历史 2013年11月—修订版0：初始版 Rev. 0 | Page 3 of 120 ADE7978/ADE7933/ADE7932 概述 ADE7978和ADE7933/ADE7932构成一个专用芯片组，将分 流器用作电流传感器进行三相电能计量。 ADE7933/ADE7932是 隔 离 式 3通 道 Σ-Δ型 模 数 转 换 器 (ADC)，适合采用分流电流传感器的三相电能计量应用。 ADE7932集 成 2个 24位 ADC， 而 ADE7933集 成 3个 24位 ADC。使用分流器来检测电流时，其中一个通道专门用来 测量该分流器上的电压。该通道在3.3 kHz信号带宽内提供 67 dB信噪比(SNR)。最多两个额外的通道专用于测量电压，通 常采用电阻分压器来检测电压。这些通道在3.3 kHz信号带 宽内提供75 dB的SNR。一个电压通道可用于测量芯片温度， 测量时使用内部传感器。ADE7933内置三个通道：一个电 流通道和两个电压通道。ADE7932内置一个电流通道和一 个电压通道，其他方面与ADE7933相同。 ADE7933/ADE7932集成isoPower®隔离式DC-DC转换器。该 DC-DC转换器基于ADI公司的iCoupler®技术，在3.3 V输入电 源下提供ADC第一级所需的稳压电源。ADE7933/ADE7932 无需外部DC-DC隔离模块。ADC第一级和第二级之间的逻 辑信号利用iCoupler芯片级变压器技术来隔离。因此可提 供小尺寸、完全隔离的解决方案。 ADE7933/ADE7932集成数字接口，专为实现与ADE7978的 对接而设计。通过该接口，ADE7978可访问ADC输出并配 置ADE7933/ADE7932的设置。 ADE7933/ADE7932采用20引脚宽体SOIC无铅封装，具有增 强的爬电性能。 ADE7978是一款高精度、三相电能计量IC，采用串行接 口，并提供三路灵活的脉冲输出。ADE7978最多可与四个 ADE7933/ADE7932器件接口。ADE7978包含所有必需的信 号处理，可用于实现总(基波和谐波)有功/无功/视在电能测 量和有效值计算，以及仅基波有功/无功电能测量和有效值 计算。一个固定功能数字信号处理器(DSP)负责实现这种 信号处理。 ADE7978可测量各种三相四线、三相三线配置的有功/无功 /视在电能，例如星形或三角形等。ADE7978各相具有系统 校准功能，可进行增益校准和可选失调校正。相位补偿虽 然可行，但是由于电流采用分流器进行检测，因而没有必 要。CF1、CF2和CF3逻辑输出可提供许多功率信息：总有 功/无功/视在功率、电流有效值和值或基波有功/无功功率。 ADE7978提供电能质量测量，例如：短时低压或高压检 测、短时高电流变化、线路电压周期测量以及相位电压与 电流之间的角度等。可使用两种串行接口(SPI和I2C)来与 ADE7978通信。专用高速数据采集(HSDC)端口可以与I2C 配合使用，以访问ADC输出和实时功率信息。ADE7978还 有两个中断请求引脚IRQ0和IRQ1，用来指示一个使能的中 断事件已经发生。它采用28引脚LFCSP无铅封装。 请注意，在整篇数据手册中，多功能引脚(如SCLK/SCL)由 整个引脚名称或引脚的单个功能表示；例如SCLK即表示仅 与此功能相关。 Rev. 0 | Page 4 of 120 ADE7978/ADE7933/ADE7932 功能框图 RESET VDD GND 12 21 20 POR LDO DGND 22 23 ADE7978 LDO AV2RMSOS HPFEN BIT AV2GAIN HPF XTALIN 25 27 X2 AV2RMS LPF ATEMP XTALOUT 24 AIRMSOS SELECTION BIT VB/TEMP SENSOR ATGAIN X2 ATEMP0 211 VT_B 1 AIRMS LPF APGAIN TEMPCO ATEMPOS X2 1 APGAIN HPF CLKOUT 4 DIGITAL BLOCK LPF HPF APGAIN AV1GAIN VT_A 27 DATA_A 28 ACTIVE/REACTIVE/APPARENT TOTAL ENERGIES AND VOLTAGE/CURRENT RMS CALCULATION FOR PHASE B (SEE PHASE A FOR DETAILED DATAPATH) ACTIVE/REACTIVE/APPARENT TOTAL ENERGIES AND VOLTAGE/CURRENT RMS CALCULATION FOR PHASE C (SEE PHASE A FOR DETAILED DATAPATH) NIGAIN AVAROS COMPUTATIONAL BLOCK FOR TOTAL REACTIVE POWER DATA_C 7 DATA_N 9 HPFEN BIT HPF : DFC AWATTOS 13 CF1 CF2DEN HPFEN BIT APHCAL VT_C 6 VT_N 8 CF1DEN AVRMSOS RESET_EN 3 SYNC 5 AVRMS LPF AIGAIN HPFEN BIT PHASE A, PHASE B, PHASE C DATA : DFC DFC APGAIN 14 CF2 CF3DEN : 15 CF3/HSCLK 26 ZX/DREADY AFWATTOS 10 IRQ0 COMPUTATIONAL BLOCK FOR FUNDAMENTAL ACTIVE AND REACTIVE POWER AFVAROS DIGITAL SIGNAL PROCESSOR TEMPCO NTEMP NTEMP0 11 IRQ1 APGAIN 17 SCLK/SCL SPI OR I2C AND HSDC 19 MOSI/SDA 18 MISO/HSD 16 SS/HSA NIRMSOS 1 X2 LPF 图2. ADE7978功能框图 Rev. 0 | Page 5 of 120 NIRMS 11116-002 DATA_B 2 ADE7978/ADE7933/ADE7932 ISOLATION BARRIER 2 20 POWER ISOLATION 8 LDO 18 ADC DATA 4 V1P ADC 7 IP ADC 9 REF 17 DATA DATA ISOLATION 6 IM GND LDO 5 VM VDD TEMP SENSOR 3 V2P 19 CLOCK CLOCK DIGITAL BLOCK AND ADE7978 INTERFACE 16 15 14 13 12 VREF 10 11 EMI_CTRL V2/TEMP RESET_EN DATA XTAL2 XTAL1 SYNC 11116-003 GNDISO GNDISO ADE7933 1 VDDISO GND 图3. ADE7933功能框图 ISOLATION BARRIER GNDISO LDO V2P VM V1P IM IP REF GNDISO ADE7932 1 2 8 3 5 4 20 POWER ISOLATION 9 VDD GND LDO TEMP SENSOR 18 ADC DATA ADC ADC CLOCK 17 DATA DATA ISOLATION 6 7 19 CLOCK DIGITAL BLOCK AND ADE7978 INTERFACE 16 15 14 13 12 VREF 10 11 图4. ADE7932功能框图 Rev. 0 | Page 6 of 120 EMI_CTRL V2/TEMP RESET_EN DATA XTAL2 XTAL1 SYNC GND 11116-004 VDDISO ADE7978/ADE7933/ADE7932 技术规格 系统规格，ADE7978和ADE7933/ADE7932 VDD = 3.3 V ± 10%，GND = DGND = 0 V，ADE7978 XTALIN = 16.384 MHz，TMIN至TMAX = −40°C至+85°C，TTYP = 25°C。 表1. 参数1, 2 有功电能测量 测量误差(每相) 总有功电能 基波有功功率 最小值 典型值 最大值 单位 测试条件/注释 0.1 % 0.2 0.1 % % 0.2 % 在500:1的动态范围内，功率因数(PF) = 1， 仅增益补偿 在2000:1的动态范围内，PF = 1 在500:1的动态范围内，PF = 1， 仅增益补偿 在2000:1的动态范围内，PF = 1 VDD = 3.3 V + 120 mV rms(50 Hz/100 Hz时)， IP = 6.25 mV rms，V1P = V2P = 100 mV rms 0.01 % 交流电源抑制 输出频率变化 直流电源抑制 输出频率变化 总有功电能测量带宽 无功电能测量 测量误差(每相) 总无功功率 基波无功功率 VDD = 3.3 V ± 330 mV dc，IP = 6.25 mV rms， V1P = V2P = 100 mV rms 0.01 3.3 % kHz 0.1 0.2 0.1 0.2 % % % % 0.01 % 交流电源抑制 输出频率变化 直流电源抑制 输出频率变化 总无功电能测量带宽 有效值测量 测量带宽 电压有效值测量误差 电流有效值测量误差 基波电压有效值测量误差 基波电流有效值测量误差 波形采样 电流通道 信噪比(SNR) 信纳比(SINAD) 总谐波失真(THD) 无杂散动态范围(SFDR) 在500:1的动态范围内，PF = 0，仅增益补偿 在2000:1的动态范围内，PF = 0 在500:1的动态范围内，PF = 0，仅增益补偿 在2000:1的动态范围内，PF = 0 VDD = 3.3 V + 120 mV rms(50 Hz/100 Hz时)， IP = 6.25 mV rms，V1P = V2P = 100 mV rms VDD = 3.3 V ± 330 mV dc，IP = 6.25 mV rms， V1P = V2P = 100 mV rms 0.01 3.3 % kHz 3.3 0.1 0.25 0.1 0.25 kHz % % % % 67 67 −85 88 dB dB dB dBFS Rev. 0 | Page 7 of 120 电流有效值和电压有效值 在500:1的动态范围内 在500:1的动态范围内 在500:1的动态范围内 在500:1的动态范围内 采样CLKIN/2048 (16.384 MHz/2048 = 8 kSPS) 参见“波形采样模式”部分 ADE7978/ADE7933/ADE7932 参数1, 2 电压通道 信噪比(SNR) 信纳比(SINAD) 总谐波失真(THD) 无杂散动态范围(SFDR) −3 dB带宽 相位信号之间的时间间隔 测量误差 CF1、CF2、CF3脉冲输出 最大输出频率 占空比 最小值 典型值 最大值 1 2 测试条件/注释 75 74 −81 81 3.3 dB dB dB dBFS kHz 0.3 度 线路频率 = 45 Hz至65 Hz，HPF开启 68.8 kHz 50 % WTHR = VARTHR = VATHR = 3，CFxDEN = 1， 满量程电流和电压，PF = 1，仅单相 CF1、CF2或CF3频率大于6.25 Hz，CFxDEN 为偶数且大于1 CF1、CF2或CF3频率大于6.25 Hz，CFxDEN 为奇数且大于1 CF1、CF2或CF3频率小于6.25 Hz CF1、CF2或CF3频率等于1 Hz，标称相电流 大于满量程的10% (1 + 1/CFxDEN) × 50 低电平有效脉冲宽度 抖动 单位 80 0.04 参见“典型性能参数”部分。 有关参数定义，请参见“术语”部分。 Rev. 0 | Page 8 of 120 % ms % ADE7978/ADE7933/ADE7932 ADE7978规格 VDD = 3.3 V ± 10%，GND = DGND = 0 V，XTALIN = 16.384 MHz，TMIN至TMAX = −40°C至+85°C，TTYP = 25°C。 表2. 参数1, 2 时钟输入 输入时钟频率CLKIN 最小值 典型值 最大值 单位 16.22 16.384 16.55 MHz XTALIN逻辑输入 输入高电压VINH 2.4 输入低电压VINL XTALIN总电容3 XTALOUT总电容3 时钟输出 CLKOUT引脚的输出时钟频率 占空比 输出高电压VOH 2.4 ISOURCE 输出低电压VOL ISINK 逻辑输入—MOSI/SDA、SCLK/SCL、 SS/HSA、DATA_A、DATA_B、DATA_C、 DATA_N 输入高电压VINH 2.4 输入电流IIN 输入低电压VINL 输入电流IIN 输入电容CIN 逻辑输入—复位 输入高电压VINH 输入电流IIN 输入低电压VINL 输入电流IIN 输入电容CIN 0.8 40 40 4.096 50 2 5 −8 4.8 0.4 4.8 40 0.8 180 10 V nA V nA pF VDD = 3.3 V ±10% 输入电压 = VDD = 3.3 V VDD = 3.3 V ±10% 输入电压 = 0 V，VDD = 3.3 V 160 0.8 +11 10 V nA V µA pF VDD = 3.3 V ± 10% 输入电压 = VDD = 3.3 V VDD = 3.3 V ± 10% 输入电压 = 0 V，VDD = 3.3 V VDD = 3.3 V ±10% 逻辑输出—IRQ0、IRQ1、MISO/HSD、 CLKOUT、SYNC、VT_A、VT_B、VT_C、 VT_N、ZX/DREADY、RESET_EN 输出高电压VOH 2.4 ISOURCE 输出低电压VOL ISINK CF1、CF2、CF3/HSCLK 输出高电压VOH 2.4 ISOURCE 输出低电压VOL ISINK 电源 VDD引脚 2.97 IDD V V pF pF MHz % V mA V mA 2.4 80 测试条件/注释 所有规格CLKIN = 16.384 MHz 最小值 = 16.384 MHz − 1%； 最大值 = 16.384 MHz + 1% 10.6 4.8 0.4 4.8 V mA V mA 8 0.4 8.5 V mA V mA 3.63 V 15.5 mA VDD = 3.3 V VDD = 3.3 V ±10% VDD = 3.3 V ±10% VDD = 3.3 V ±10% 额定性能 最小值 = 3.3 V − 10%； 最大值 = 3.3 V + 10% 1 参见“典型性能参数”部分。 2 有关参数定义，请参见“术语”部分。 3 XTALIN/XTALOUT总 电 容 指 各 引 脚 上 的 净 电 容 。 各 电 容 等 于 引 脚 的 寄 生 电 容 与 连 接 在 引 脚 和 GND之 间 的 陶 瓷 电 容 之 和 。 更 多 信 息 参 见 ADE7978和 ADE7933/ADE7932时钟部分。 Rev. 0 | Page 9 of 120 ADE7978/ADE7933/ADE7932 I2C接口时序参数 VDD = 3.3 V ± 10%，GND = DGND = 0 V，XTALIN = 16.384 MHz，TMIN至TMAX = −40°C至+85°C。 表3. 参数 SCL时钟频率 起始和重复起始条件的保持时间 SCL时钟低电平周期 SCL时钟高电平周期 重复起始条件的建立时间 数据保持时间 数据建立时间 SDA和SCL信号的上升时间 SDA和SCL信号的下降时间 停止条件的建立时间 停止条件和起始条件之间的总线空闲时间 尖峰抑制脉冲宽度 标准模式 最大值 100 最小值 0 4.0 4.7 4.0 4.7 0 250 3.45 1000 300 4.0 4.7 N/A 1 最小值 0 0.6 1.3 0.6 0.6 0 100 20 20 0.6 1.3 快速模式 最大值 400 0.9 300 300 50 单位 kHz µs µs µs µs ns ns ns µs µs ns N/A表示不适用。 SDA tSU;DAT tF tLOW tR tHD;STA tSP tr tBUF tF SCL tHD;STA START CONDITION tHD;DAT tHIGH tSU;STA REPEATED START CONDITION 图5. I 2C接口时序 Rev. 0 | Page 10 of 120 tSU;STO STOP START CONDITION CONDITION 11116-005 1 符号 fSCL tHD;STA tLOW tHIGH tSU;STA tHD;DAT tSU;DAT tR tF tSU;STO tBUF tSP ADE7978/ADE7933/ADE7932 SPI接口时序参数 VDD = 3.3 V ± 10%，GND = DGND = 0 V，XTALIN = 16.384 MHz，TMIN至TMAX = −40°C至+85°C。 表4. 参数 SS 至SCLK边沿 SCLK周期 SCLK低电平脉冲宽度 SCLK高电平脉冲宽度 SCLK边沿之后数据输出有效时间 SCLK边沿之前数据输入建立时间 SCLK边沿之后数据输入保持时间 数据输出下降时间 数据输出上升时间 SCLK上升时间 SCLK下降时间 SS上升沿之后MISO禁用时间 SCLK边沿之后SS高电平时间 最小值 50 0.4 175 175 tSL tSH tDAV tDSU tDHD tDF tDR tSR tSF tDIS tSFS 最大值 单位 ns 40001 ns ns ns ns ns ns ns ns ns 130 100 50 20 20 20 20 100 ns 通过设计保证。 SS tSS tSFS SCLK tSL tSH tDAV tSF tSR tDIS MSB MISO INTERMEDIATE BITS tDF LSB tDR INTERMEDIATE BITS LSB IN MSB IN MOSI tDSU 11116-006 1 符号 tSS tDHD 图6. SPI接口时序 Rev. 0 | Page 11 of 120 ADE7978/ADE7933/ADE7932 HSDC接口时序参数 VDD = 3.3 V ± 10%，GND = DGND = 0 V，XTALIN = 16.384 MHz，TMIN至TMAX = −40°C至+85°C。 表5. 参数 HSA至HSCLK边沿 HSCLK周期 HSCLK低电平脉宽 HSCLK高电平脉宽 HSCLK边沿之后数据输出有效时间 数据输出下降时间 数据输出上升时间 HSCLK上升时间 HSCLK下降时间 HSA上升沿之后HSD禁用时间 HSCLK边沿之后HSA高电平时间 符号 tSS 最小值 0 125 50 50 tSL tSH tDAV tDF tDR tSR tSF tDIS tSFS 最大值 单位 ns ns ns ns ns ns ns ns ns ns ns 40 20 20 10 10 5 0 HSA tSS tSFS HSCLK tSL tSF tSR tDIS MSB INTERMEDIATE BITS LSB tDF tDR 图7. HSDC接口时序 2mA TO OUTPUT PIN IOL 1.6V CL 50pF 800µA IOH 图 8. 时序规格的负载电路 Rev. 0 | Page 12 of 120 11116-007 HSD tSH 11116-009 tDAV ADE7978/ADE7933/ADE7932 ADE7933/ADE7932规格 VDD1 = 3.3 V ± 10%，GND = 0 V，片内基准电压源，XTAL1 = 4.096 MHz，TMIN至TMAX = −40°C至+85°C，TTYP = 25°C。 表6. 参数1 模拟输入 伪差分信号电压范围 IP和IM引脚之间 V1P和VM引脚之间以及V2P和 VM引脚之间 最大VM和IM电压 串扰 至GNDISO的输入阻抗(DC) IP、IM、V1P和V2P引脚 VM引脚 电流通道ADC失调误差 电压通道ADC失调误差 ADC失调温漂 增益误差 增益温漂 最小值 典型值 最大值 单位 测试条件/注释 +31.25 +500 mV peak mV peak IM引脚连接到GNDISO V1P和VM引脚之间以及V2P和VM引脚之间的 伪差分输入，VM引脚连接到GNDISO +25 −90 mV dB −105 dB −31.25 −500 −25 交流电源抑制 −90 kΩ kΩ mV mV ppm/°C % ppm/°C ppm/°C dB 直流电源抑制 −80 dB ±5 °C 温度传感器 精度 时钟输入 输入时钟频率，XTAL1 XTAL1占空比 XTAL1逻辑输入 输入高电压VINH 输入低电压VINL XTAL1总电容2 XTAL2总电容2 逻辑输入—SYNC、V2/TEMP、RESET_EN、 EMI_CTRL 输入高电压VINH 输入低电压VINL 输入电流IIN 输入电容CIN 逻辑输出—数据 输出高电压VOH 输出低电压VOL 480 280 −2 −35 −500 −4 −135 −65 +500 +4 +135 +65 3.6 4.096 4.21 MHz 45 50 55 % 2.4 0.8 40 40 2.4 V V nA pF 0.4 V V Rev. 0 | Page 13 of 120 V2通道仅适用于ADE7933 仅V1通道 电流通道 V1和V2通道 VDD = 3.3 V + 120 mV rms(50 Hz/100 Hz使)， IP = V1P = V2P = GNDISO VDD = 3.3 V ± 330 mV dc，IP = 6.25 mV rms， V1P = V2P = 100 mV rms 所有规格XTAL1 = 4.096 MHz ADE7978提供的标称值；如果ADE7933/ ADE7932不与ADE7978一起使用，则适用 最小值和最大值 如果ADE7933/ADE7932不与ADE7978一起使 用，则适用这些值 V V pF pF 0.8 15 10 2.5 IP和IM输入设为0 V (GNDISO)，V1P和V2P输入 为满量程 V2P或V1P及VM输入设为0 V (GNDISO)，IP和 V1P或V2P输入为满量程 ISOURCE = 800 µA ISINK = 2 mA ADE7978/ADE7933/ADE7932 参数1 电源 VDD引脚 IDD 1 2 最小值 典型值 2.97 12.5 50 最大值 单位 3.63 19 V mA µA 测试条件/注释 额定性能 最小值 = 3.3 V − 10%；最大值 = 3.3 V + 10% CONFIG3寄存器中的位6 (CLKOUT_DIS)和 位7 (ADE7933_ SWRST)设为1 有关参数定义，请参见“术语”部分。 XTAL1/XTAL2总电容指各引脚上的净电容。各电容等于引脚的寄生电容与连接在引脚和GND之间的陶瓷电容之和。更多信息参见ADE7978和ADE7933/ ADE7932时钟部分。 法规认证(申请中) ADE7933/ADE7932正在申请表7所列机构的认可。关于特定交叉隔离波形和绝缘水平下的推荐最大工作电压的更多信息，请 参阅表12和“隔离寿命”部分。 表7. UL UL 1577器件认可程序认可1 CSA CSA元件验收通知#5A批准 单一保护，5000 V rms隔离电压 基本绝缘符合IEC 61010-1标准，400 V rms (564 V峰值)最大工作电压 1 2 VDE DIN V VDE V 0884-10 (VDE V 0884-10)认证： 2006-122 加强绝缘，846 V峰值 依据UL1577，每个ADE7933/ADE7932都经过1秒钟绝缘测试电压≥ 6000 V rms的验证测试(漏电流检测限值为10 μA)。 依据DIN V VDE V 0884-10 (VDE V 0884-10):2006-12，每个ADE7933/ADE7932都经过1秒钟绝缘测试电压≥ 1,590 V峰值的验证测试(局部放电检测限值为5 pC)。 器件标识中的星号(*)表示通过DIN V VDE V 0884-10 (VDE V 0884-10):2006-12认证。 隔离和安全相关特性 表8. 安全相关的关键尺寸和材料特性 参数 额定电介质隔离电压 最小外部气隙(间隙) 符号 最小外部爬电距离 最小内部间隙 漏电阻抗(相对漏电指数) 隔离组 L(I02) L(I01) CTI 数值 5000 8.3 单位 V rms mm 测试条件/注释 持续1分钟 测量距离从输入端至输出端，沿PCB安 装层的空气最短距离，作为PCB布局的 辅助手段 8.3 0.017 min >600 II mm mm V 测量输入端至输出端，沿壳体最短距离 隔离距离 IEC 60112 材料组DIN VDE 0110，1/89，表1 Rev. 0 | Page 14 of 120 ADE7978/ADE7933/ADE7932 DIN V VDE V 0884-10 (VDE V 0884-10): 2006-12隔离特性 ADE7933/ADE7932适合安全限制数据范围内的加强电气隔离。通过保护电路保持安全数据。 表9. 说明 DIN VDE 0110装置分类 额定电源电压≤ 150 V rms 额定电源电压≤ 300 V rms 额定电源电压≤ 400 V rms 环境分类 污染度(DIN VDE 0110，表1) 最大工作绝缘电压 输入至输出测试电压，方法B1 测试条件/注释 VIORM × 1.875 = Vpd(m)，100%生产测试， tini = tm = 1秒，局部放电 < 5 pC 输入至输出测试电压，方法A 跟随环境测试，子类1 符号 特性 单位 VIORM Vpd(m) I至IV I至IV I至III 40/105/21 2 846 1592 V峰值 V峰值 1273 V峰值 1018 V峰值 VIOTM VIOSM 6000 6000 V峰值 V峰值 TS PS RS 150 2.78 >109 °C W Ω Vpd(m) VIORM × 1.5 = Vpd(m)，tini = 60秒，tm = 10秒， 局部放电 < 5 pC VIORM × 1.2 = Vpd(m)，tini = 60秒，tm = 10秒， 局部放电 < 5 pC 跟随输入和/或安全测试，子类2和子类3 最高允许过压 浪涌隔离电压 VPEAK = 10 kV；1.2 µs上升时间；50 µs 50%下降 时间 出现故障时允许的最大值(见图9) 安全限值 最高结温 25°C时的总功耗 TS上的绝缘电阻 VIO = 500 V 3.0 SAFE LIMITING POWER (W) 2.5 2.0 1.5 1.0 0 0 50 100 150 AMBIENT TEMPERATURE (ºC) 200 11116-010 0.5 图9. 热减额曲线，依据DIN EN 60747-5-2获得的安全限值与壳温的关系 Rev. 0 | Page 15 of 120 ADE7978/ADE7933/ADE7932 绝对最大额定值 除非另有说明，TA = 25°C。 注意，超出上述绝对最大额定值可能会导致器件永久性 损坏。这只是额定最值，并不能以这些条件或者在任何其 他超出本技术规范操作章节中所示规格的条件下，推断器 件能否正常工作。长期在绝对最大额定值条件下工作会影 响器件的可靠性。 表10. 参数 ADE7978 VDD至GND 数字输入电压至DGND 数字输出电压至DGND ADE7933/ADE7932 VDD至GND 模拟输入电压至GNDISO、 IP、IM、V1P、V2P、VM 基准输入电压至GNDISO 数字输入电压至GND 数字输出电压至GND 共模瞬变1 工作温度 工业范围 存储温度范围 引脚温度(焊接，10秒)2 ADE7978 ADE7933/ADE7932 额定值 −0.3 V至+3.7 V −0.3 V至VDD + 0.3 V −0.3 V至VDD + 0.3 V 热阻 θJA和θJC针对最差条件，即器件焊接在电路板上以实现表贴 封装。 −0.3 V至+3.7 V −2 V至+2 V 表11. 热阻 −0.3 V至VDD + 0.3 V −0.3 V至VDD + 0.3 V −0.3 V至VDD + 0.3 V −100 kV/µs至+100 kV/µs 封装类型 28引脚LFCSP (ADE7978) 20引脚SOIC (ADE7933/ADE7932) 带电器件和电路板可能会在没有察觉的情况下放电。尽 管本产品具有专利或专有保护电路，但在遇到高能量 ESD时，器件可能会损坏。因此，应当采取适当的ESD 防范措施，以避免器件性能下降或功能丧失。 表12. ADE7933/ADE7932支持最短50年寿命的最大连续工作电压1 1 单位 V峰值 600 V峰值 单位 °C/W °C/W ESD(静电放电)敏感器件。 300°C 260°C 最大值 564 θJC 1.8 6.2 ESD警告 −40°C至+85°C −65°C至+150°C 1 指隔离栅上的共模瞬变。超过绝对最大额定值的共模瞬变可能导致闩锁 或永久损坏。 2 ADI公司建议RoHS兼容器件焊接使用的回流焊温度曲线应符合JEDEC J-STD 20。有关该标准的最新版本，请参见JEDEC。 参数 交流电压，双极性波形 直流电压 基本绝缘 θJA 29.3 48.0 适用认证 所有认证，50年使用寿命 指隔离栅上的连续电压幅度。更多信息参见“隔离寿命”部分。 Rev. 0 | Page 16 of 120 ADE7978/ADE7933/ADE7932 23 DGND 22 LDO 26 ZX/DREADY 25 XTALIN 24 XTALOUT 28 DATA_A 27 VT_A 引脚配置和功能描述 21 VDD VT_B 1 DATA_B 2 CLKOUT 4 SYNC 5 20 GND 19 MOSI/SDA ADE7978 18 MISO/HSD 17 SCLK/SCL TOP VIEW (Not to Scale) VT_C 6 DATA_C 7 16 SS/HSA CF1 13 CF2 14 RESET 12 IRQ0 10 IRQ1 11 VT_N DATA_N 8 9 15 CF3/HSCLK NOTES 1. CREATE A SIMILAR PAD ON THE PCB UNDER THE EXPOSED PAD. SOLDER THE EXPOSED PAD TO THE PAD ON THE PCB TO CONFER MECHANICAL STRENGTH TO THE PACKAGE. CONNECT THE PADS TO DGND AND GND. 11116-011 RESET_EN 3 图10. 引脚配置(ADE7978) 表13. ADE7978引脚功能描述 引脚编号 1 引脚名称 VT_B 2 DATA_B 3 RESET_EN 4 5 CLKOUT SYNC 6 VT_C 7 DATA_C 8 VT_N 9 DATA_N 10, 11 12 13, 14, 15 IRQ0, IRQ1 RESET CF1, CF2, CF3/HSCLK SS/HSA SCLK/SCL 16 17 说明 选择B相ADE7933/ADE7932的第二电压输入(V2P)或温度测量。此引脚连接到B相ADE7933/ADE7932的 V2/TEMP引脚。如果不使用ADE7933/ADE7932来检测B相(例如三相三线三角形配置)，此引脚应保持不 连接。 接收来自B相ADE7933/ADE7932的位流。此引脚连接到B相ADE7933/ADE7932的DATA引脚。如果不使用 ADE7933/ADE7932来检测B相(例如三相三线三角形配置)，此引脚应连接到VDD。 复位输出使能。此引脚连接到ADE7933/ADE7932器件的RESET_EN引脚。ADE7978使用此引脚复位 ADE7933/ADE7932器件(参见“硬件复位”部分)。 4.096 MHz输出时钟信号。此引脚连接到ADE7933/ADE7932器件的XTAL1引脚。 时钟输出(1.024 MHz)。此引脚是与ADE7933/ADE7932器件串行通信所用的时钟。此引脚连接到ADE7933/ ADE7932器件的SYNC引脚。 选择C相ADE7933/ADE7932的第二电压输入(V2P)或温度测量。此引脚连接到C相ADE7933/ADE7932的 V2/TEMP引脚。如果不使用ADE7933/ADE7932来检测C相，此引脚应保持不连接。 接收来自C相ADE7933/ADE7932的位流。此引脚连接到C相ADE7933/ADE7932的DATA引脚。如果不使用 ADE7933/ADE7932来检测C相，此引脚应连接到VDD。 选择零线ADE7933/ADE7932的第二电压输入(V2P)或温度测量。此引脚连接到零线ADE7933/ADE7932的 V2/TEMP引脚。如果不使用ADE7933/ADE7932来检测零线，此引脚应保持不连接。 接收来自零线ADE7933/ADE7932的位流。此引脚连接到零线ADE7933/ADE7932的DATA引脚。如果不使 用ADE7933/ADE7932来检测零线，此引脚应连接到VDD。 中断请求输出。这些引脚都是低电平有效逻辑输出。有关可触发中断的事件信息，参见“中断”部分。 复位输入，低电平有效。要触发硬件复位，此引脚应保持低电平至少10 µs(参见“硬件复位”部分)。 校准频率(CF)逻辑输出。这些输出提供功率信息，可以在正常工作和校准时使用。CF3可以和HSDC端口 的串行时钟输出复用。 SPI端口的从机选择/HSDC端口有效。 SPI端口的串行时钟输入/I2C端口的串行时钟输入。此引脚具有施密特触发输入，可以与光隔离器输出等 具有较慢边沿转换时间的时钟源配合使用。此引脚的默认功能为SCL。 Rev. 0 | Page 17 of 120 ADE7978/ADE7933/ADE7932 引脚编号 18 19 20 21 引脚名称 MISO/HSD MOSI/SDA GND VDD 22 LDO 23 24 DGND XTALOUT 25 XTALIN 26 ZX/DREADY 27 VT_A 28 DATA_A EP Exposed Pad 说明 SPI端口的数据输出/HSDC端口的数据输出。 SPI端口的数据输入/I2C端口的数据输出。此引脚的默认功能为SDA。 输入电路的接地基准。 电源电压。此引脚提供电源电压。额定工作条件下，应将电源电压维持在3.3 V ± 10%。用一个10 µF电容 和一个100 nF陶瓷电容并联将此引脚去耦到GND。 数字低压差(LDO)稳压器的1.8 V输出。用一个4.7 µF电容和一个100 nF陶瓷电容并联将此引脚去耦。不要将 外部有源电路连接至此引脚。 数字电路的接地基准。 此引脚和XTALIN引脚上可连接一个最大驱动功率为0.5 mW、等效串联电阻(ESR)为20 Ω的晶体，以便为 ADE7978提供时钟源。 主时钟。可以通过此逻辑输入提供外部时钟。或者，XTALIN和XTALOUT上可连接一个最大驱动功率为 0.5 mW、等效串联电阻(ESR)为20 Ω的晶体，以便为ADE7978提供时钟源。额定工作性能要求的时钟频率 为16.384 MHz。更多信息参见ADE7978和ADE7933/ADE7932时钟部分。 过零(ZX)输出引脚。ZX引脚在所选相电压过零的趋正边沿变为高电平，在过零的趋负边沿变为低电平(更 多信息参见“过零检测”部分)。 DREADY是低电平有效信号，在STATUS0寄存器的位17 (DREADY)置1后约70 ns时产生。此引脚的频率为8 kHz， 每个周期保持低电平10 µs。此引脚的默认功能为DREADY。 选择A相ADE7933/ADE7932的第二电压输入(V2P)或温度测量。此引脚连接到A相ADE7933/ADE7932的 V2/TEMP引脚。如果不使用ADE7933/ADE7932来检测A相，此引脚应保持不连接。 接收来自A相ADE7933/ADE7932的位流。此引脚连接到A相ADE7933/ADE7932的DATA引脚。如果不使用 ADE7933/ADE7932来检测A相，此引脚应连接到VDD。 应在裸露焊盘下方的PCB上创建一个相似的焊盘，然后将裸露焊盘焊接到PCB上的焊盘，以将其机械强 度赋予封装。这些焊盘连接到DGND和GND。 Rev. 0 | Page 18 of 120 VDDISO 1 20 GND GNDISO 2 19 VDD V2P 3 18 EMI_CTRL 17 V2/TEMP 16 RESET_EN 15 DATA IP 7 14 XTAL2 LDO 8 13 XTAL1 REF 9 12 SYNC GNDISO 10 11 GND V1P 4 VM 5 IM 6 ADE7932/ ADE7933 TOP VIEW (Not to Scale) 11116-012 ADE7978/ADE7933/ADE7932 图11. 引脚配置(ADE7933/ADE7932) 表14. ADE7933/ADE7932引脚功能描述 引脚编号 1 引脚名称 VDDISO 2, 10 3, 4, 5 GNDISO V2P, V1P, VM 6, 7 IM, IP 8 LDO 9 REF 11, 20 12 GND SYNC 13 XTAL1 14 XTAL2 15 DATA 16 RESET_EN 17 V2/TEMP 说明 隔离副边电源电压。通过该引脚可以使用3.3 V片内隔离电源。不要将外部有源电路连接至此引脚。用一 个10 µF电容和一个0.1 µF陶瓷电容并联将此引脚去耦。 隔离副边的接地基准。此引脚为所有模拟电路提供接地基准。所有模拟电路都应使用此无噪声接地基准。 电压通道的模拟输入。这些通道与电压传感器配合使用，在本数据手册中称为电压通道。这些输入都是 伪差分电压输入，对于额定操作，最大信号电平为VM ± 0.5 V。这些引脚配合相关的输入电路使用，如图 34所示。仅ADE7933提供第二电压通道(V2P)。如果ADE7933上的V1P或V2P引脚不使用，应将其连接到 VM引脚。对于ADE7932，V2P引脚必须连接到VM引脚。 电流通道的模拟输入。此通道与分流器配合使用，在本数据手册中称为电流通道。这些输入都是伪差分 电压输入，最大差分电平为±31.25 mV。这些引脚配合相关的输入电路使用，如图34所示。 模拟低压差(LDO)稳压器的2.5 V输出。用一个4.7 µF电容和一个100 nF陶瓷电容并联将此引脚去耦到GNDISO(引 脚10)。不要将外部有源电路连接至此引脚。 基准电压源。通过该引脚可以使用片内基准电压。片内基准电压源的标称值为1.2 V。用一个4.7 µF电容和 一个100 nF陶瓷电容并联将此引脚去耦到GNDISO(引脚10)。 主接地基准。 同步引脚。ADE7978产生的4.096 MHz时钟信号用于ADE7933/ADE7932和ADE7978之间的串行通信。ADE7933/ ADE7932 SYNC引脚连接到ADE7978的SYNC引脚。 主时钟。此引脚连接到ADE7978 CLKOUT引脚。额定工作性能要求的时钟频率为4.096 MHz。ADE7933/ ADE7932和ADE7978用作芯片组时，ADE7933/ADE7932必须与ADE7978同步工作，因此，ADE7933/ ADE7932的XTAL1引脚必须连接到ADE7978的CLKOUT引脚。如果ADE7933/ADE7932用作独立芯片，XTAL1 和XTAL2上可连接一个最大驱动功率为0.5 mW、ESR为20 Ω的晶体，以便为ADE7933/ADE7932提供时钟源。 额定工作性能要求的时钟频率为4.096 MHz，但可以使用最低为3.6 MHz的频率。更多信息参见ADE7978和 ADE7933/ADE7932时钟部分。 如果ADE7933/ADE7932与ADE7978一起使用，此引脚应保持开路。如果ADE7933/ADE7932用作独立芯片， XTAL1和XTAL2上可连接一个最大驱动功率为0.5 mW、ESR为20 Ω的晶体，以便为ADE7933/ADE7932提供 时钟源。 用于与ADE7978通信的数据输出。DATA引脚应连接到ADE7978的以下引脚之一：DATA_A、DATA_B、 DATA_C或DATA_N。A相ADE7933/ADE7932的DATA引脚连接到ADE7978的DATA_A引脚，依此类推。 复位输入使能，低电平有效。将RESET_EN引脚设为低电平，并以4.096 MHz的频率将V2/TEMP引脚切换4 次，即可复位ADE7933/ADE7932。当此引脚和V2/TEMP引脚设为高电平时，复位结束(参见“硬件复位”部分)。 此输入引脚选择要在ADE7933的第二电压通道上转换的信号。(在ADE7932中，第二电压通道始终转换温 度传感器。)此引脚为高电平时，检测电压输入V2P；此引脚为低电平时，测量温度传感器。V2/TEMP引 脚也用于ADE7933/ADE7932复位程序。对于ADE7933和ADE7932，V2/TEMP引脚必须连接到ADE7978的以 下引脚之一：VT_A、VT_B、VT_C或VT_N。A相ADE7933/ADE7932的V2/TEMP引脚连接到ADE7978的VT_A引 脚，依此类推。更多信息参见“第二电压通道”和“温度测量”部分。 Rev. 0 | Page 19 of 120 ADE7978/ADE7933/ADE7932 引脚编号 18 引脚名称 EMI_CTRL 19 VDD 说明 辐射控制引脚。此引脚管理ADE7933/ADE7932的辐射。此引脚连接到GND时，DC-DC转换器的PWM控制 模块在时隙0、时隙2、时隙4和时隙6期间产生脉冲。此引脚连接到VDD时，DC-DC转换器的PWM控制模 块在时隙1、时隙3、时隙5和时隙7期间产生脉冲。(更多信息参见“DC-DC转换器”部分。)不要悬空该引脚。 主电源电压。此引脚为ADE7933/ADE7932提供电源电压。额定工作条件下，应将电源电压维持在3.3 V ± 10%。用一个10 µF电容和一个100 nF陶瓷电容并联将此引脚去耦到GND。 Rev. 0 | Page 20 of 120 ADE7978/ADE7933/ADE7932 典型性能参数 图12至图17的产生条件如下：幅度为满量程50%且频率为50 Hz的正弦电压；幅度在满量程100%至满量程0.033%的范围内变 化且频率为50 Hz的正弦电流；已执行失调补偿。 1.0 0 0 –0.5 –0.5 –1.0 –1.0 –1.5 0.01 0.1 1 10 100 PERCENTAGE OF FULL-SCALE CURRENT (%) –1.5 0.01 图12. 整个温度范围内的总有功电能误差 (以读数百分比形式表示，PF = 1) 1.5 1.0 1.5 TA = –40°C TA = +25°C TA = +85°C 1.0 –1.0 –1.0 0.1 1 10 100 PERCENTAGE OF FULL-SCALE CURRENT (%) –1.5 0.01 11116-114 ERROR (%) ERROR (%) –0.5 0.1 1 10 100 图16. 整个电源电压范围内的总无功电能误差 (以读数百分比形式表示，PF = 0，TA = 25°C) 1.5 TA = –40°C TA = +25°C TA = +85°C 1.0 0.5 VDD = 2.97V VDD = 3.30V VDD = 3.63V ERROR (%) 0.5 0 0 –0.5 –0.5 –1.0 –1.0 1 10 PERCENTAGE OF FULL-SCALE CURRENT (%) 100 11116-115 ERROR (%) VDD = 2.97V VDD = 3.30V VDD = 3.63V PERCENTAGE OF FULL-SCALE CURRENT (%) 图13. 整个温度范围内的总无功电能误差 (以读数百分比形式表示，PF = 0) –1.5 0.1 100 0 –0.5 1.0 10 0.5 0 1.5 1 图15. 整个电源电压范围内的总有功电能误差 (以读数百分比形式表示，PF = 1，TA = 25°C) 0.5 –1.5 0.01 0.1 PERCENTAGE OF FULL-SCALE CURRENT (%) 11116-120 ERROR (%) 0.5 11116-113 ERROR (%) 0.5 VDD = 2.97V VDD = 3.30V VDD = 3.63V 11116-121 1.0 1.5 TA = –40°C TA = +25°C TA = +85°C 图14. 整个温度范围内的视在电能误差 (以读数百分比形式表示，PF = 1) –1.5 0.1 1 10 PERCENTAGE OF FULL-SCALE CURRENT (%) 图17. 整个电源电压范围内的视在电能误差 (以读数百分比形式表示，PF = 1，TA = 25°C) Rev. 0 | Page 21 of 120 100 11116-122 1.5 ADE7978/ADE7933/ADE7932 图18至图23的产生条件如下：基波电压成分与五次谐波同相；电流包括50 Hz成分和五次谐波，前者的幅度在满量程100%到满 量程0.033%的范围内变化，后者的幅度始终为满量程的17%；基波和五次谐波上的功率因数为1或0。图18、图19、图21和图22 利用一个包括50 Hz成分和五次谐波的电压产生，50 Hz成分的幅度为满量程的50%，五次谐波的幅度为满量程的5%。图20和图23 利用一个包括50 Hz成分和五次谐波的电压产生，50 Hz成分的幅度在满量程100%到满量程0.033%的范围内变化，五次谐波的幅 度为满量程的5%。 1.5 1.5 TA = –40°C TA = +25°C TA = +85°C 1.0 1.0 0.5 0 0 –0.5 –0.5 –1.0 –1.0 0.1 1 10 100 PERCENTAGE OF FULL-SCALE CURRENT (%) –1.5 0.01 11116-116 –1.5 0.01 图18. 整个温度范围内的基波有功电能误差 (以读数百分比形式表示，PF = 1) 1.5 1.5 100 0 0 –0.5 –0.5 –1.0 –1.0 –1.5 0.01 0.1 1 10 100 PERCENTAGE OF FULL-SCALE CURRENT (%) –1.5 0.01 图19. 整个电源电压范围内的基波有功电能误差 (以读数百分比形式表示，PF = 1，TA = 25°C) 1.0 10 100 图22. 整个电源电压范围内的基波无功电能误差 (以读数百分比形式表示，PF = 0，TA = 25°C) 1.5 TA = –40°C TA = +25°C TA = +85°C 1.0 TA = –40°C TA = +25°C TA = +85°C 0.5 ERROR (%) 0.5 0 0 –0.5 –1.0 –1.0 1 10 PERCENTAGE OF FULL-SCALE CURRENT (%) 100 11116-127 –0.5 –1.5 0.1 1 图20. 整个温度范围内的基波电流有效值误差 (以读数百分比形式表示，PF = 1) –1.5 0.1 1 10 PERCENTAGE OF FULL-SCALE VOLTAGE (%) 图23. 整个温度范围内的基波电压有效值误差 (以读数百分比形式表示，PF = 1) Rev. 0 | Page 22 of 120 100 11116-128 1.5 0.1 PERCENTAGE OF FULL-SCALE CURRENT (%) 11116-124 ERROR (%) 0.5 11116-123 ERROR (%) 10 VDD = 2.97V VDD = 3.30V VDD = 3.63V 1.0 0.5 ERROR (%) 1 图21. 整个温度范围内的基波无功电能误差 (以读数百分比形式表示，PF = 0) VDD = 2.97V VDD = 3.30V VDD = 3.63V 1.0 0.1 PERCENTAGE OF FULL-SCALE CURRENT (%) 11116-117 ERROR (%) 0.5 ERROR (%) TA = –40°C TA = +25°C TA = +85°C ADE7978/ADE7933/ADE7932 图24和图25的产生条件如下：正弦电压的幅度始终为满量程的50%；正弦电流的幅度始终为满量程的10%；频率在45 Hz到65 Hz 之间变化。 0.08 0.08 0.06 0.04 0.04 0.02 0.02 ERROR (%) 0.06 0 –0.02 0 –0.04 –0.06 –0.06 –0.08 –0.08 –0.10 40 45 50 55 60 65 LINE FREQUENCY (Hz) 70 图24. 整个频率范围内的总有功电能误差 (以读数百分比形式表示，PF = −0.5、+0.5和+1) POWER FACTOR = –0.866 POWER FACTOR = 0 POWER FACTOR = +0.866 –0.02 –0.04 11116-118 ERROR (%) 0.10 POWER FACTOR = –0.5 POWER FACTOR = +1 POWER FACTOR = +0.5 –0.10 40 45 50 55 60 65 LINE FREQUENCY (Hz) 图25. 整个频率范围内的总无功电能误差 (以读数百分比形式表示，PF = −0.866、0和+0.866) Rev. 0 | Page 23 of 120 70 11116-119 0.10 ADE7978/ADE7933/ADE7932 图26至图29的产生条件如下：正弦电流和电压的幅度均在满量程100%到满量程0.033%的范围内变化。图26和图28利用50 Hz频率 产生，图27和图29利用45 Hz到65 Hz的可变频率获得。 1.5 1.5 TA = –40°C TA = +25°C TA = +85°C 1.0 1.0 0.5 0 0 –0.5 –0.5 –1.0 –1.0 1 10 100 PERCENTAGE OF FULL-SCALE CURRENT (%) –1.5 0.1 0.10 0.08 0.08 0.06 0.06 0.04 0.04 0.02 0.02 ERROR (%) 0.10 0 –0.02 –0.02 –0.04 –0.06 –0.06 –0.08 –0.08 –0.10 50 55 60 65 LINE FREQUENCY (Hz) 100 0 –0.04 45 10 图28. 整个温度范围内的电压有效值误差 (以读数百分比形式表示) 70 11116-129 ERROR (%) 图26. 整个温度范围内的电流有效值误差 (以读数百分比形式表示) 40 1 PERCENTAGE OF FULL-SCALE VOLTAGE (%) 图27. 整个频率范围内的电流有效值误差 (以读数百分比形式表示) –0.10 40 45 50 55 60 65 LINE FREQUENCY (Hz) 图29. 整个频率范围内的电压有效值误差 (以读数百分比形式表示) Rev. 0 | Page 24 of 120 70 11116-130 –1.5 0.1 11116-126 ERROR (%) 0.5 11116-125 ERROR (%) TA = –40°C TA = +25°C TA = +85°C ADE7978/ADE7933/ADE7932 1.5 1.0 1.0 0.5 0.5 0 –0.5 –0.5 –1.0 –1.0 0.1 1 10 100 PERCENTAGE OF FULL-SCALE CURRENT (%) –1.5 0.01 图30. 总有功电能误差(以读数百分比形式表示，PF = 1) (满量程电流0.2%时标准差σ = 0.06%， 满量程电流0.05%时σ = 0.12%) 1.0 1.0 0.5 0.5 ERROR (%) 1.5 0 –1.0 –1.0 10 100 PERCENTAGE OF FULL-SCALE CURRENT (%) 11116-132 –0.5 1 10 100 0 –0.5 0.1 1 图32. 总无功电能误差(以读数百分比形式表示，PF = 0) (满量程电流0.2%时标准差σ = 0.09%， 满量程电流0.05%时σ = 0.13%) 1.5 –1.5 0.01 0.1 PERCENTAGE OF FULL-SCALE CURRENT (%) 图31. 基波有功电能误差(以读数百分比形式表示，PF = 1) (满量程电流0.2%时标准差σ = 0.06%， 满量程电流0.05%时σ = 0.11%) –1.5 0.01 0.1 1 10 100 PERCENTAGE OF FULL-SCALE CURRENT (%) 图33. 基波无功电能误差(以读数百分比形式表示，PF = 0) (满量程电流0.2%时标准差σ = 0.06%， 满量程电流0.05%时σ = 0.13%) Rev. 0 | Page 25 of 120 11116-134 –1.5 0.01 ERROR (%) 0 11116-133 ERROR (%) 1.5 11116-131 ERROR (%) 图30至图33的产生条件如下：幅度为满量程50%且频率为50 Hz的正弦电压；幅度在满量程100%至满量程0.033%的范围内变化 且频率为50 Hz的正弦电流；已执行失调补偿。对于图31和图33，除基波成分外，电压包含五次谐波，其幅度始终为满量程的 5%；电流包含五次谐波，其幅度始终为满量程的17%。25°C下重复测量30次，针对满量程0.2%和0.05%的电流电平提取标 准差。 ADE7978/ADE7933/ADE7932 测试电路 100nF 1kΩ IPIN_A 150Ω FERRITE 33nF 150Ω FERRITE 33nF 7 GND_A 150Ω FERRITE V1PIN_A 330kΩ 330kΩ 1kΩ 1kΩ 150Ω FERRITE V2PIN_A VDDISO GNDISO IP VDD GND TS4148 6 IMIN_A 330kΩ 2 1kΩ 4 EMI_CTRL IM V1P ADE7933A DATA TS4148 33nF TS4148 5 33nF V2/TEMP VM SYNC TS4148 330kΩ 330kΩ TS4148 3 330kΩ RESET_EN V2P XTAL1 LDO XTAL2 8 1kΩ 33nF 4.7µF 4.7µF 100nF 100nF 10 9 1 2 3 4 SAME AS IN ADE7933 A 5 6 7 8 9 10 GNDISO GND 19 3.3V 20 100nF 10kΩ ADE7978 18 15 28 17 27 12 5 16 3 13 4 14 25 11 24 16.384MHz REF EMI_CTRL SYNC GNDISO V2P XTAL2 V1P RESET_EN V2/TEMP VM ADE7933B IP VDD XTAL1 GNDISO GND 2 3 4 SAME AS IN ADE7933 A 5 6 7 8 9 10 1 2 3 4 5 SAME AS IN ADE7933 A 6 7 8 9 10 VDDISO EMI_CTRL GNDISO SYNC V2P DATA RESET_EN V1P VM IM V2/TEMP ADE7933C VDD IP XTAL1 LDO XTAL2 REF GND GNDISO GND VDDISO EMI_CTRL GNDISO SYNC V2P XTAL2 V1P RESET_EN VM IM V2/TEMP ADE7933N IP LDO VDD XTAL1 DATA REF GND GNDISO GND TO MCU 11 TO MCU 3.3V RESET_EN CLKOUT 1µF 10kΩ 3.3V 12 XTALIN RESET XTALOUT CF1 13 12 10kΩ 14 10kΩ 16 17 1 13 20 CF2 VT_B SAME AS IN ADE7933 A 19 CF3/HSCLK 2 DATA_B 3.3V SS/HSA SCLK/SCL MISO/HSD 10kΩ 1 IRQ1 SYNC 18 DATA 11 GND REF VT_A 20pF 15 LDO IRQ0 10 DATA_A 80.6Ω 20pF VDDISO IM 3.3V 10µF 18 3.3V 10µF 100nF 21 20 VDD MOSI/SDA GND ZX/DREADY 14 15 16 17 18 19 26 SAME AS CF1 TO MCU TO MCU TO MCU TO MCU TO MCU TO MCU 12 15 7 DATA_C 16 6 17 19 13 14 11 VT_C SAME AS IN ADE7933 A 3.3V 4.7µF 20 100nF 22 23 LDO DGND 18 12 14 10kΩ 16 8 17 19 13 15 VT_N SAME AS IN ADE7933 A 9 DATA_N 11 20 图34. 测试电路 Rev. 0 | Page 26 of 120 11116-014 1 10µF ADE7978/ADE7933/ADE7932 术语 V1/10    V rms(Vx ) ×  V x εV =  − 1 × 100%  V rms(V1/10 )      电能测量误差 电能计量的精度通过如下方式评估： 1. 向电压通道提供一个峰值为±250 mV的正弦信号。此值代 表满量程的一半。 2. 向电流通道提供峰值为±31.25 mV(满量程)、±3.125 mV(满 量程的1/10)、±312.5 µV(满量程的1/100)、±31.25 µV(满量 程的1/1000)和±15.625 µV(满量程的1/2000)的正弦信号。 3. 电能以周期累计模式累计，累计时间随电流通道信号电 平而变化。 将电流峰值为±3.125 mV(满量程的1/10)时算出的电能视为基 准。电能测量误差相对于穿过此点的直线计算，如下式 所示： AccTime(I 1/10 ) I 1/10   ×  Energy (I x ) ×  AccTime(I x ) Ix   ε= − 1 × 100% (1) ( ) Energy I 1/10       其中： Energy(Ix)是电流为Ix时的电能测量结果。 Energy(I1/10)是电流为I1/10时的电能测量结果。这是基准测量 结果。 AccTime(I1/10)是用于测量Energy(I1/10)的累计时间。 AccTime(Ix)是用于测量Energy(Ix)的累计时间。 电流有效值和电压有效值测量误差 有效值测量的精度通过如下方式评估： 1. 向电压和电流通道提供不同峰值的正弦信号，从满量程 信号开始(电压通道为±500 mV，电流通道为±31.25 mV)， 以±1 mV和±62.5 µV结束。 2. 1秒内每个线路周期至少读取一次有效值寄存器，然后 求平均值。 其中： I rms(Ix)是电流为Ix时的电流有效值测量结果。 I rms(I1/10)是电流为I1/10时的电流有效值测量结果。这是基准 测量结果。 V rms(Vx)是电压为Vx时的电压有效值测量结果。 V rms(V1/10)是电压为V1/10时的电压有效值测量结果。这是 基准测量结果。 信噪比(SNR) SNR指实际输入信号的均方根值与奈奎斯特频率以下除谐 波和直流以外所有其它频谱成分的均方根和之比，频谱成 分在2秒窗口内计算。用分贝(dB)表示。 信纳比(SINAD) SINAD指实际输入信号的均方根值与奈奎斯特频率以下包 括谐波但直流除外的所有其它频谱成分的均方根和之比， 频谱成分在2秒窗口内计算。用分贝(dB)表示。 总谐波失真(THD) THD指所有谐波(不包括噪声成分)均方根和与基波均方根 值的比值。频谱成分在2秒窗口内计算。用分贝(dB)表示。 无杂散动态范围(SFDR) SFDR指实际输入信号的均方根值与波形样本测量带宽内的 峰值杂散成分的均方根值之比，频谱成分在2秒窗口内计 算。用相对于满量程的分贝数(dBFS)表示。 CF抖动 首先连续测量CF1、CF2或CF3引脚上的脉冲周期。接着， 通过下式计算四个连续脉冲的最大值、最小值和平均值： 将输入信号的峰值为满量程的1/10时执行的测量视为基 准。有效值测量误差相对于穿过此点的直线计算，如下式 所示： I 1/10    I rms(I x ) ×  Ix  εI = − 1 × 100%  I rms(I 1/10 )      Maximum = max(Period0, Period1, Period2, Period3) Minimum = min(Period0, Period1, Period2, Period3) Average = (2) (3) Period 0 + Period1 + Period 2 + Period 3 4 然后，通过下式计算CF抖动： CFJITTER = Rev. 0 | Page 27 of 120 Maximum − Minimum Average × 100% (4) ADE7978/ADE7933/ADE7932 IP与IM引脚、V1P与VM引脚、V2P与VM引脚之间的伪差 分信号电压范围 此范围代表IM和VM引脚连接到GNDISO引脚(引脚2)时， 为产生满量程响应，ADC上必须施加的峰峰值伪差分电压。 IM和VM引脚通过抗混叠滤波器连接到GNDISO引脚(参见 图34)。 图35显示IP和IM引脚之间的输入电压范围。图36显示V1P 和VM引脚之间以及V2P和VM引脚之间的输入电压范围。 +31.25mV IP –31.25mV 0V IP – IM 串扰 串扰代表信号的泄漏，泄漏一般是通过电路之间的电容发 生。电流通道的串扰通过如下方式测量：IP和IM引脚连接 到GNDISO引脚(引脚10)，在电压通道的V1P、V2P和VM引 脚之间提供满量程交替差分电压，然后测量电流通道的 输出。 V1P电压通道的串扰通过如下方式测量：V1P和VM引脚连 接到GNDISO引脚(引脚10)，在IP和V2P引脚之间提供满量 程交替差分电压，然后测量V1P通道的输出。V2P电压通 道 的 串 扰 通 过 如 下 方 式 测 量 ： V2P和 VM引 脚 连 接 到 GNDISO引脚(引脚10)，在IP和V1P引脚之间提供满量程交 替差分电压，然后测量V2P通道的输出。 0V IM 最大VM和IM电压范围 最大VM和IM电压代表VM和IM引脚相对于GNDISO引脚(引 脚10)的最大允许电压。 串扰等于接地ADC输出值与ADC满量程输出值之比。ADC 输出采集时间为2秒。串扰用dB表示。 +31.25mV –31.25mV 11116-015 0V 至地输入阻抗(DC) 至地输入阻抗代表ADC各输入引脚(IP、IM、V1P、V2P和 VM)相对于GNDISO(引脚10)测得的阻抗。 差分输入阻抗(DC) 差分输入阻抗代表ADC输入之间测得的阻抗：IP和IM、 V1P和VM、V2P和VM(仅限ADE7933)。 图35. IP和IM引脚之间的伪差分输入电压范围 +500mV V1P, V2P ADC失调误差 ADC失调误差是两个输入端连接到GNDISO时测得的平均 ADC输出码与理想ADC输出码之间的差值。失调的幅度取 决于各通道的输入范围。 0V –500mV ADC失调温漂 ADC失调温漂是指失调随温度的变化。ADC失调温漂通过 测量ADC在−40°C、+25°C和+85°C时的失调来确定。失调 温漂通过下式计算： 0V V1P – VM, V2P – VM +500mV 0V 漂移 = –500mV 图36. V1P和VM引脚之间以及V2P和 VM引脚之间的伪差分输入电压范围 11116-016 VM  Offset (− 40° C ) − Offset (25° C ) Offset (85° C ) − Offset (25° C )  , max    Offset (25° C ) × (− 40° C − 25° C ) Offset (25° C ) × (85° C − 25° C )  失调温漂用nV/°C表示。 Rev. 0 | Page 28 of 120 ADE7978/ADE7933/ADE7932 增益误差 ADE7933/ADE7932的增益误差代表实测ADC输出码(减去 失调)和理想输出码之间的差值(参见“电流通道ADC”部分 和“电压通道ADC”部分)。该差值用理想码的百分比表示， 代表一个电流或电压通道的总增益误差。 增益温漂 增益温漂是指增益随温度的变化。增益温度系数包括ADC 增益的温度变化和内部基准电压源的温度变化。增益温漂 代表一个电流或电压通道的总温度系数。使用内部基准电 压源时，在−40°C、+25°C和+85°C下测量ADC增益。温度 系数计算如下： 漂移 =  Gain(− 40° C ) − Gain(25° C ) Gain(85° C ) − Gain(25° C )  , max    Gain(25° C ) × (− 40° C − 25° C ) Gain(25° C ) × (85° C − 25° C )  电源抑制(PSR) PSR衡量ADE7978和ADE7933/ADE7932芯片组测量误差占 读数的百分比与电源变化的关系。对于交流PSR测量，首 先是在输入引脚的电压为0 V时，获取标称电源(3.3 V)时的读 数。接着向电源引入交流信号(120 mV rms，50 Hz或100 Hz)， 在相同输入信号电平下获取第二个读数。此交流信号引入 的误差表示为读数的百分比(电源抑制比PSRR)。 PSR = 20 log10 (PSRR). 对于直流PSR测量，首先是在IP和IM引脚之间的电压为 6.25 mV rms，且V1P、V2P和VM引脚之间的电压为100 mV rms 时，获取标称电源(3.3 V)时的读数。然后将电源改变±10%， 并在相同输入信号电平下获得第二个读数。所引入的误差 以读数百分比形式表示(PSRR)。 PSR = 20 log10 (PSRR). 增益温漂用ppm FS/°C表示。 Rev. 0 | Page 29 of 120 ADE7978/ADE7933/ADE7932 工作原理 ADE7933/ADE7932模拟输入 V1 ADE7933具有三个模拟输入通道：一个电流通道和两个电 压通道。ADE7932没有第二电压通道。电流通道具有两个 全差分电压输入引脚IP和IM，它们支持的最大差分信号为 ±31.25 mV。 +500mV VIP 模数转换 ADE7933/ADE7932具有三个二阶Σ-Δ型ADC。为简明起见， 图39显示的是一阶Σ-Δ型ADC框图。转换器由Σ-Δ型调制器 和数字低通滤波器组成，其间通过数字隔离模块隔离。 Σ-Δ型调制器以一定的速率将输入信号转换成由1和0构成 的连续串行流，其中速率由采样时钟决定。在ADE7933/ ADE7932中，采样时钟等于1.024 MHz (CLKIN/16)。反馈环路 中的1位DAC由串行数据流驱动。DAC输出从输入信号中 减除。如果环路增益足够高，DAC输出的平均值(以及相 应的位流)就会接近输入信号电平的平均值。 IP 11116-031 IM VIM 图37. 电流通道最大输入电平 电流通道用于检测分流器上的电压。这种情况下，分流器 的一个极点成为电表地(参见图101)，因此电流通道是在伪 差分配置下使用，与电压通道配置相似(参见图38)。 对于任意给定输入值，一个采样间隔内的1位ADC的输出 数据几乎毫无意义。只有对大量样本进行平均，才能获得 有意义的结果。数据通过数字隔离器后，在ADC的第二部 分——数字低通滤波器中执行该均值操作。通过求取调制 器输出的大量位的平均值，低通滤波器产生与输入信号电 平成比例的24位数据字。 电 压 通 道 具 有 两 个 伪 差 分 单 端 电 压 输 入 引 脚 ： V1P和 V2P。这些单端电压输入相对于VM的最大输入电压为 ±500 mV。VM输入容许的最大信号为±25 mV。图38显示了 电压通道输入的原理图及其与最大VM引脚电压的关系。 ISOLATION BARRIER CLKIN/16 ANALOG LOW-PASS FILTER INTEGRATOR + C + – VREF LATCHED COMPARATOR – DIGITAL LOW-PASS FILTER DIGITAL ISOLATION 24 ADE7978 .....10100101..... 1-BIT DAC 11116-033 R 11116-032 图38. 电压通道最大输入电平 0V –31.25mV VM VM –500mV VIP = ±31.25mV MAX PEAK VIM = ±25mV MAX +31.25mV V1P OR V2P V1 0V IP和IM引脚上相对于GNDISO的最大差分信号电平也是 ±31.25 mV。然而，IM输入容许的最大信号为±25 mV。图37 显示了电流通道输入的原理图及其与最大IM引脚电压的 关系。 VIP V1 = ±500mV MAX PEAK VM = ±25mV MAX ADE7932/ADE7933 图39. 一阶Σ-Δ型ADC Rev. 0 | Page 30 of 120 ADE7978/ADE7933/ADE7932 过采样 过采样是实现高分辨率所用的第一种技术。过采样意味着 信号的采样速率(频率)比目标带宽高出许多倍。例如，当 CLKIN = 4.096 MHz时，ADE7933/ADE7932的采样速率为 1.024 MHz，而目标带宽为40 Hz至3.3 kHz。过采样具有将 量化噪声(采样引起的噪声)散布于更宽带宽的效果。由于 噪声因散布于更宽的带宽而变得更细，目标频段中的量化 噪声便得以降低(见图40)。 抗混叠滤波器 如图39所示，ADE7933/ADE7932 ADC的输入端需要一个外 部低通模拟RC滤波器。此滤波器的作用是防止混叠。混叠 是所有采样系统都有的伪像，如图41所示。混叠指ADC输 入信号中镜像或折回并以低于采样速率一半的频率出现在 采样信号中的频率成分。对于高于ADC半采样速率(也称 为奈奎斯特频率，即512 kHz)的信号，就会发生这种效应。 ALIASING EFFECTS ANTIALIASING FILTER ADE7978 (RC) DIGITAL FILTER SHAPED NOISE SAMPLING FREQUENCY SIGNAL 0 3.3 4 512 FREQUENCY (kHz) IMAGE FREQUENCIES NOISE SAMPLING FREQUENCY 1024 11116-035 Σ-∆型转换器利用两种技术——过采样和噪声整形——来使 本质上是1位转换的技术实现高分辨率。 图41. 混叠效应 0 3.3 4 512 FREQUENCY (kHz) 1024 HIGH RESOLUTION OUTPUT FROM ADE7978 DIGITAL LPF SIGNAL 0 3.3 4 512 FREQUENCY (kHz) 1024 11116-034 NOISE 图40. 模拟调制器中通过过采样和噪声整形实现降噪 然而，单凭过采样还不足以提高目标带宽的信噪比(SNR)。 例如，为将SNR仅仅提高6 dB(1位)，就需要4倍的过采样比。 为使过采样比保持在合理水平，可以对量化噪声进行整形， 使大部分噪声位于较高频率(参见噪声整形部分)。 噪声整形 噪声整形是实现高分辨率所用的第二种技术。在Σ-Δ型调 制器中，噪声是通过积分器进行整形的，该积分器对量化 噪声具有高通响应。这使得大多数噪声都位于较高频率 中，进而可以通过ADE7978的数字低通滤波器移除。噪声 整形如图40所示。 图41中，只有采样频率(即1.024 MHz)附近的频率移动到目标 计量频段(即40 Hz至3.3 kHz)中。为了衰减高频(接近1.024 MHz) 噪声并防止目标频段出现失真，必须引入低通滤波器(LPF)。 建议使用一个转折频率为5 kHz的RC滤波器，从而在采样频 率为1.024 MHz时获得足够高的衰减。该滤波器的衰减性能 为20 dB/十倍频程，通常足以消除传统电流传感器的混叠 效应。 ADC传递函数 ADE7933/ADE7932依据ADE7978提供的SYNC时钟信号， 在DATA引脚提供一个位流(参见“ADE7978与ADE7933/ ADE7932之间的位流通信”部分)。ADE7978数字滤波器处 理来自系统中所有ADE7933/ADE7932器件的位流，并产生 ADC的24位带符号输出码。 当电流通道的输入为满量程输入信号±31.25 mV、电压通道 的输入为满量程输入信号±0.5 V且内部基准电压为1.2 V时， ADC输出码的标称值为5,320,000，各ADE7933/ADE7932的 值通常在该值上下变化。ADE7978从ADE7933/ADE7932 ADC获得的输出码范围为0x800000 (−8,388,608)至0x7FFFFF (+8,388,607)， 这 相 当 于 电 流 通 道 的 输 入 信 号 电 平 为 ±49.27 mV，电压通道的输入信号电平为±0.788 V。不过， 为了获得额定性能，请勿超过±31.25 mV(电流通道)和±0.5 V (电压通道)的标称范围；只有当输入信号在限值以内时， 才能够保证ADC性能。 Rev. 0 | Page 31 of 120 ADE7978/ADE7933/ADE7932 本数据手册将ADE7933/ADE7932器件电流通道上获得的监 控A相、B相和C相的测量结果分别称为IA、IB和IC(参见图 101)。ADE7933/ADE7932器件电流通道上获得的监控零线 电流的测量结果称为IN(参见图102)。 采用±31.25 mV的额定满量程模拟输入信号时，ADC产生最 大输出码值。图42显示了施加于差分输入端(IP和IM)的满 量程电压信号。ADC输出摆幅是−5,320,000至+5,320,000。 请 注 意 ， 以 上 是 标 称 值 ， 每 个 ADE7978/ADE7933/ ADE7932芯片组的值在这些值上下变化。 图42显示了电流通道IA输入的信号处理路径(IB和IC的路径 相同)。ADC输出为带符号的24位二进制补码数据字，输 出速率为8 kSPS。 IN输入对应于三相系统的零线电流。如果不监控零线，应 将ADE7978的DATA_N引脚连接到VDD。零线电流的数据 路径与相电流的路径类似，如图43所示。 电流通道ADC ADE7978 LPF1 TEMPCO[23:0] ATEMP[23:0] PHASE A REFERENCE AIGAIN[23:0] IP Σ-Δ MODULATOR VIN DIGITAL LPF CURRENT PEAK, OVERCURRENT DETECTION 0x512D40 = +5,320,000 FUNDAMENTAL CURRENT RMS (AFIRMS) CALCULATION ATEMP0[23:0] ADE7933 ZX DETECTION 0V CURRENT RMS (AIRMS) CALCULATIONS 1 HPFEN BIT CONFIG[4] IAWV WAVEFORM SAMPLE REGISTER ZX SIGNAL DATA RANGE 0xFFAED2C0 = –5,320,000 TOTAL/FUNDAMENTAL ACTIVE AND REACTIVE POWER CALCULATION HPF IM CURRENT CHANNEL DATA RANGE CURRENT CHANNEL DATA RANGE AFTER HPF +31.25mV 0x512D40 = +5,320,000 0x512D40 = +5,320,000 0V 0V 0V ANALOG INPUT RANGE 0xFFAED2C0 = –5,320,000 0xFFAED2C0 = –5,320,000 ADC OUTPUT RANGE 图42. A相电流通道信号路径 ADE7978 NTEMP[23:0] NEUTRAL LINE NTEMP0[23:0] ADE7933 REFERENCE NIGAIN[23:0] IP Σ-Δ MODULATOR VIN DIGITAL LPF HPFEN BIT CONFIG[4] HPF IM 图43. 零线电流信号路径 Rev. 0 | Page 32 of 120 TEMPCO[23:0] 1 INWV WAVEFORM SAMPLE REGISTER CURRENT RMS (NIRMS) CALCULATION 11116-037 –31.25mV 11116-036 VIN ADE7978/ADE7933/ADE7932 电流波形增益寄存器 各相和零线电流的信号路径中都具有一个乘法器。通过向 这些24位带符号的电流波形增益寄存器(AIGAIN、BIGAIN、 CIGAIN和NIGAIN)中写入相应的二进制补码数，可以在 ±100%范围内更改电流波形。例如，如果向这些寄存器中 写入0x400000，可以将ADC输出调高50%。若要将输出调 低50%，则要向这些寄存器中写入0xC00000。公式5通过数 学方式描述了电流波形增益寄存器的工作方式。 电流波形 =  ADC Output × 1  (5) Contents of Current Gain Register   + 2 23  当AIGAIN、BIGAIN、CIGAIN或NIGAIN寄存器的内容发 生变化时，所有基于对应相电流的计算都会受到影响，包 括有功/无功/视在电能和电流有效值计算。此外，波形样 本也会相应地调整。 ADE7978的串行端口采用32、16或8位字，而DSP采用28位 字。24位AIGAIN、BIGAIN、CIGAIN和NIGAIN寄存器通 过符号扩展至28位，并填充4个0，以作为32位寄存器传输 (参见图44)。 28 27 24 23 0 0000 24-BIT NUMBER BITS[27:24] ARE EQUAL TO BIT 23 BIT 23 IS A SIGN BIT 图44. 24位xIGAIN寄存器以32位带符号字的形式传输 ADE7933/ADE7932内置一个温度传感器，它在内部与第二 电压测量V2P复用(参见“第二电压通道和温度测量”部分)。 ADE7978假定系统中使用的所有分流器具有相同的温度系 数。24位带符号寄存器TEMPCO包含温度系数的值。 假定分流电阻R根据下式线性变化： R = R0 × [1 + ε × (T − T0)] 当ADE7978的VT_A、VT_B、VT_C和VT_N引脚设为低电 平时，温度传感器开始测量，1.024秒后，结果首先载入 ATEMP、BTEMP、CTEMP和NTEMP寄存器(参见“第二电 压通道和温度测量”部分)。此时，温度补偿方案激活，并 以8 kHz更新速率工作。因此，ATEMP、BTEMP、CTEMP 和NTEMP代表公式7中的温度(T)。 公式8通过数学方式描述了电流波形温度补偿的工作方式。 电流波形 = ADC Output ×  IGAIN   TEMPCO  TEMP TEMP0  1 +  × 1 −  ×  − 23 23 23 2 2 2 23      2 其中，TEMPCO、TEMP和TEMP0代表同名寄存器的内容。 实现温度补偿的简单方案是在不进行任何增益校正的情况 下使用温度测量(参见“第二电压通道和温度测量”部分)。 xTEMP和xTEMP0寄存器包含温度传感器测量结果。24位 带符号寄存器TEMPCO设置为如下值： (6) (9) 其中： ε为分流电阻的温度系数。 k = 8.72101 × 10−5，是温度测量的增益校正。 例如，若ε = 50 ppm/°C， TEMPCO = round(50 × 10−6 × 8.72101 × 10−5 × 246) = 306,843 = 0x4AE9B 能够写入TEMPCO的最大值是0x7FFFFF。该值转换为最大 可补偿的温度系数等于 其中： R0为标称温度T0下的分流电阻。 ε为分流电阻的温度系数。 T为分流电阻的温度。 ε MAX = 为了补偿电阻的提高，电流波形必须除以1 + ε × (T − T0)。 由于ε值非常小，除以1 + ε × (T − T0)相当于乘以1 − ε × (T − T0)。各相和零线电流的数据路径信号中都引入该乘法。 电流波形 = ADC Output × [1 − ε × (T − T0)] (8) TEMPCO = ε × k × 246 11116-038 31 24位带符号ATEMP0、BTEMP0、CTEMP0和NTEMP0寄存 器代表在每相上执行电表温度传感器增益校准的环境温度 (T0)(参见“第二电压通道和温度测量”部分)。24位带符号 ATEMP、BTEMP、CTEMP和NTEMP寄存器代表系统中各 ADE7933/ADE7932的温度传感器测得的分流电阻温度(T)。 (7) Rev. 0 | Page 33 of 120 1 2 × 8.72101 × 10 −5 23 = 1367 ppm/ ° C ADE7978/ADE7933/ADE7932 ADC输出可能包含直流失调，而后者可导致功率和有效值 计算出现误差。相电流、零线电流和相电压的信号路径中 放置了高通滤波器(HPF)。使能后，HPF会消除电流通道 上的所有直流失调。电流和电压通道中的所有滤波器都在 DSP中实现，默认使能：CONFIG寄存器(地址0xE618)的位4 (HPFEN)设为1。所有滤波器通过将位4 (HPFEN)清0来禁用。 电流通道采样 器件以8 kSPS的速率从HPF的输出端获取电流通道的波形 样本，并将其存储在24位带符号寄存器IAWV、IBWV、 ICWV和INWV中。在此期间，所有功率和有效值计算会 不间断进行。 当IAWV、IBWV、ICWV和INWV寄存器可以通过I2C或 SPI串行端口读取时，STATUS0寄存器(地址0xE502)的位17 (DREADY)置1。通过将MASK0寄存器(地址0xE50A)的位17 (DREADY)置1，可以在置位DREADY标志时触发中断。有 关DREADY位的更多信息，参见“数字信号处理器”部分。 此外，如果CONFIG寄存器的位[1:0] (ZX_DREADY)设为00， 则ZX/DREADY引脚选择DREADY功能。这种情况下， STATUS0寄存器中的DREADY位置1后大约70 ns，该引脚变 为低电平。ZX/DREADY引脚保持低电平10 µs，然后变为高 电平。 ZX/DREADY引脚的低到高转换可用来启动对波形样本寄 存器的突发读取。更多信息请参见“I2C突发读取操作”和 “SPI突发读取操作”部分。 有关使用ZX/DREADY引脚的ZX功能的信息(CONFIG寄存 器中的ZX_DREADY位设为01、10或11)，参见“过零检测” 部分。 ADE7978的串行端口采用32、16或8位字，而DSP采用28位 字。从ADE7978读取24位带符号寄存器IAWV、IBWV、 ICWV和INWV时，这些寄存器以符号扩展的32位寄存器 传输(参见图45)。 31 24 23 22 0 24-BIT SIGNED NUMBER BITS[31:24] ARE EQUAL TO BIT 23 BIT 23 IS A SIGN BIT 11116-039 电流通道HPF 图45. 24位IxWV寄存器以32位带符号字的形式传输 ADE7978内置一个高速数据采集(HSDC)端口，专门设计用 来快速访问波形样本寄存器。更多信息请参阅“HSDC接口” 部分。 Rev. 0 | Page 34 of 120 ADE7978/ADE7933/ADE7932 AD C输出为带符号的 24位二进制补码字，输出速率为 8 kSPS。 电压通道ADC 本数据手册将ADE7933/ADE7932器件电压通道上获得的监 控A相、B相和C相的测量结果分别称为VA、VB和VC。 ADE7933/ADE7932器件电压通道上获得的监控零线电流的 测量结果称为VN(参见图102)。VA、VB、VC和VN代表系 统中ADE7933/ADE7932器件的V1P和VM引脚之间测得的 信号。ADE7933/ADE7932器件的V2P和VM引脚之间测得 的信号称为VA2、VB2、VC2和VN2(参见“第二电压通道和 温度测量”部分)。 采用±0.5 V的额定满量程模拟输入信号时，ADC产生最大输 出码值。图46显示了施加于差分输入端(V1P和VM)的满量 程电压信号。ADC输出摆幅是−5,320,000至+5,320,000。请 注意，以上是标称值，每个ADE7978/ADE7933/ADE7932 芯片组的值在这些值上下变化。 零线ADE7933/ADE7932的V1P和VM引脚之间的VN输入对 应于三相系统的地至零线电压。如果不在V1P引脚上监控 任何电压，应将V1P引脚连接到VM引脚。地至零线电压的 数据路径与相电压的路径类似，如图47所示。 图46显示了电压通道VA输入的ADC和信号处理路径(VB和 VC的路径相同)。 VOLTAGE PEAK, OVERVOLTAGE, SAG DETECTION ADE7978 FUNDAMENTAL VOLTAGE RMS (AFVRMS) CALCULATION VOLTAGE RMS (AVRMS) CALCULATION PHASE A ADE7933 Σ-Δ MODULATOR DIGITAL LPF HPF LPF1 VM VIN VOLTAGE CHANNEL DATA RANGE ZX SIGNAL DATA RANGE +0.5V 0x512D40 = +5,320,000 0x512D40 = +5,320,000 0V 0V 0V –0.5V ANALOG INPUT RANGE 0xFFAED2C0 = –5,320,000 ADC OUTPUT RANGE ZX DETECTION 0xFFAED2C0 = –5,320,000 图46. A相至零线电压通道数据路径 ADE7978 NEUTRAL LINE ADE7933 REFERENCE NVGAIN[23:0] V1P Σ-Δ MODULATOR VIN DIGITAL LPF HPFEN BIT CONFIG[4] HPF VNWV WAVEFORM SAMPLE REGISTER VOLTAGE RMS (NVRMS) CALCULATION VM VIN VOLTAGE CHANNEL DATA RANGE +0.5V 0x512D40 = +5,320,000 0V 0V –0.5V ANALOG INPUT RANGE 0xFFAED2C0 = –5,320,000 ADC OUTPUT RANGE 图47. 地至零线电压通道数据路径 Rev. 0 | Page 35 of 120 11116-041 VIN TOTAL/FUNDAMENTAL ACTIVE AND REACTIVE POWER CALCULATION 11116-040 AVGAIN[23:0] V1P VAWV WAVEFORM SAMPLE REGISTER HPFEN BIT CONFIG[4] REFERENCE ADE7978/ADE7933/ADE7932 第二电压通道和温度测量 虽然ADE7932没有Vx2通道，但V2/TEMP引脚仍必须连接 到ADE7978的对应引脚VT_A、VT_B、VT_C或VT_N。 图48显示了电压通道中VA2输入的ADC和信号处理链(仅限 ADE7933)。VB2、VC2和VN2通道具有类似的处理链。 ADE7933/ADE7932的V2P输入引脚与温度传感器复用。 ADE7932无Vx2通道，V2P引脚必须连接到VM引脚。在 ADE7933上，如果不在V2P引脚上监控任何电压，应将 V2P引脚连接到VM引脚。 ADE7933/ADE7932的复位程序中也会使用V2/TEMP引脚 (参见“硬件复位”部分)。对于ADE7978，第二电压通道或 温度传感器的选择是依据CONFIG3寄存器(地址0xE708)的 位[3:0](VN2_EN、VC2_EN、VB2_EN和VA2_EN)。当这些 位置1(默认值)时，VT_A、VT_B、VT_C和VT_N引脚设为 高电平，从而测量VA2、VB2、VC2和VN2。当这些位清0 时，VT_A、VT_B、VT_C和VT_N引脚设为低电平，从而 测量各ADE7933/ADE7932的温度传感器。这对ADE7932也 成立，它始终测量温度传感器。 对于ADE7933/ADE7932，第二电压通道或温度传感器的选 择 是 依 据 V2/TEMP引 脚 的 状 态 。 ADE7933/ADE7932的 V2/TEMP引脚连接到ADE7978的适当引脚(参见图1和表15)。 表15. ADE7933/ADE7932 V2/ TEMP引脚连接到ADE7978 ADE7933/ADE7932 监控的相位 A相 B相 C相 N相 ADE7933/ADE7932的V2/TEMP引脚连接 到ADE7978的相应引脚 VT_A VT_B VT_C VT_N PHASE A ADE7978 ADE7933 TEMPERATURE SENSOR HPFEN BIT CONFIG[4] REFERENCE AV2GAIN[23:0] V2P Σ-Δ MODULATOR VM DIGITAL LPF VT_A HPF BIT 0 (VA2_EN) IN CONFIG3 REGISTER SET TO 1 VIN VOLTAGE CHANNEL DATA RANGE WHEN V2P IS SELECTED +0.5V 0x512D40 = +5,320,000 0V 0V –0.5V ANALOG INPUT RANGE VOLTAGE RMS (AV2RMS) CALCULATION 0xFFAED2C0 = –5,320,000 ADC OUTPUT RANGE 图48. A相V2P通道数据路径(仅限ADE7933) Rev. 0 | Page 36 of 120 11116-042 VIN VA2WV WAVEFORM SAMPLE REGISTER ADE7978/ADE7933/ADE7932 图49显示了ADE7933/ADE7932监控A相时用于温度传感器 的ADC和信号处理链。温度测量通过失调和增益误差来表 征。失调信息在制造过程中计算，以与计算符号相反的符 号存储在ADE7933/ADE7932中。 温度测量也用在电流通道数据路径中对电流增益进行温度 补偿(参见“电流波形增益寄存器”部分)。实现温度测量的 简单方法是让温度增益寄存器保持默认值，这样温度补偿 路径将使用未经任何增益校正的温度测量结果。 ADE7978利 用 位 流 通 信 读 取 失 调 信 息 (更 多 信 息 参 见 “ADE7978与ADE7933/ADE7932之间的位流通信”部分)。然 后，ADE7978将此信息存储在8位带符号寄存器ATEMPOS、 BTEMPOS、CTEMPOS和NTEMPOS中。加入温度数据路 径之前，失调信息需左移11位。 VT_A、VT_B、VT_C和VT_N引脚设为低电平，温度传感 器测量即开始，1.024秒后，温度测量结果存储在24位带符 号寄存器ATEMP、BTEMP、CTEMP和NTEMP中。这些寄存 器以8 kSPS的速率更新。为将温度测量结果存储在ATEMP、 BTEMP、CTEMP和NTEMP寄存器中，VT_A、VT_B、 VT_C和VT_N引脚必须保持低电平至少1.024秒。 24位 带 符 号 温 度 增 益 寄 存 器 (ATGAIN、 BTGAIN、 CTGAIN和NTGAIN)可用于增益补偿，使温度波形改变 ±100%。例如，如果向这些寄存器中写入0x400000，可以 将ADC输出调高50%。若要将输出调低50%，则要向这些 寄存器中写入0xC00000。公式10通过数学方式描述了温度 波形增益寄存器的工作方式。 温度波形 = 微控制器通过应用以下公式，便可获得用°C表示的温度测 量结果： 温度(°C) = 8.72101 × 10−5 × TEMP − 306.47 ADE7978的串行端口采用32、16或8位字，而DSP采用28位 字。与图61所示SAGLVL寄存器类似，24位带符号寄存器 ATEMP、BTEMP、CTEMP和NTEMP是作为32位寄存器传 输的，其中八个MSB以0填充。 (10) Contents of Temp Gain Register    ADC Output × 1 + 2 23   PHASE A ADE7978 ADE7933 ATEMPOS[7:0] TEMPERATURE SENSOR 211 REFERENCE ATEMP TEMPERATURE RANGE ATGAIN[23:0] V2P Σ-Δ MODULATOR VIN VM (11) DIGITAL LPF WITH 10Hz CORNER DIGITAL LPF VT_A AIGAIN TEMPERATURE COMPENSATION BIT 0 (VA2_EN) IN CONFIG3 REGISTER CLEARED TO 0 +0.3672V 4,488,800 +0.3098V 3,800,800 +0.2472V 3,055,500 0V –40°C +25°C +85°C TEMPERATURE SENSOR CHARACTERISTIC 0V –40°C +25°C +85°C VOLTAGE CHANNEL DATA RANGE WHEN TEMPERATURE SENSOR IS SELECTED 图49. 温度测量数据路径 Rev. 0 | Page 37 of 120 11116-043 VIN ADE7978/ADE7933/ADE7932 电压波形增益寄存器 电压通道采样 各相电压的信号路径中都具有一个乘法器。通过向24位带 符 号 的 电 压 波 形 增 益 寄 存 器 (AVGAIN、 AV2GAIN、 BVGAIN、BV2GAIN、CVGAIN、CV2GAIN、NVGAIN和 NV2GAIN)写入相应的二进制补码数，可以在±100%范围 内更改电压波形。例如，如果向这些寄存器中写入 0x400000，可以将ADC输出调高50%。若要将输出调低 50%，则要向这些寄存器中写入0xC00000。公式12通过数 学方式描述了电压波形增益寄存器的工作方式。 器件以8 kSPS的速率从HPF的输出端获取电压通道的波形 样本，并将其存储在24位带符号寄存器VAWV、VA2WV、 VBWV、VB2WV、VCWV、VC2WV、VNWV和VN2WV 中。在此期间，所有功率和有效值计算会不间断进行。 电压波形 = (12) Contents of Voltage Gain Register    ADC Output × 1 + 2 23   当AVGAIN、AV2GAIN、BVGAIN、BV2GAIN、CVGAIN、 CV2GAIN、NVGAIN和NV2GAIN寄存器的内容发生变化 时，所有基于对应相电压的计算都会受到影响，包括有功/ 无功/视在电能和电压有效值计算。此外，波形样本也会相 应地调整。 ADE7978的串行端口采用32、16或8位字，而DSP采用28位 字 。 与 图 44所 示 的 xIGAIN寄 存 器 类 似 ， AVGAIN、 AV 2 G A I N 、 B V G A I N 、 B V 2 G A I N 、 C V G A I N 、 CV2GAIN、NVGAIN和NV2GAIN寄存器通过符号扩展至 28位，并填充4个0，以作为32位寄存器传输。 电压通道HPF ADC输出可能包含直流失调，而后者可导致功率和有效值 计算出现误差。相电压、相电流和零线电流的信号路径中 放置了高通滤波器(HPF)。使能后，HPF会消除电压通道 上的所有直流失调。电压和电流通道中的所有滤波器都在 DSP中实现，默认使能：CONFIG寄存器(地址0xE618)的位 4 (HPFEN)设为1。所有滤波器通过将位4 (HPFEN)清0来禁用。 当VAWV、VA2WV、VBWV、VB2WV、VCWV、VC2WV、 VNWV和VN2WV寄存器可以通过I2C或SPI串行端口读取 时，STATUS0寄存器(地址0xE502)的位17 (DREADY)置1。 通过将MASK0寄存器(地址0xE50A)的位17 (DREADY)置1， 可以在置位DREADY标志时触发中断。有关DREADY位的 更多信息，参见“数字信号处理器”部分。 此外，如果CONFIG寄存器的位[1:0] (ZX_DREADY)设为00， 则ZX/DREADY引脚选择DREADY功能。这种情况下， STATUS0寄存器中的DREADY位置1后大约70 ns，该引脚变 为低电平。ZX/DREADY引脚保持低电平10 µs，然后变为高 电平。 ZX/DREADY引脚的低到高转换可用来启动对波形样本寄 存器的突发读取。更多信息请参见“I2C突发读取操作”和 “SPI突发读取操作”部分。 有关使用ZX/DREADY引脚的ZX功能的信息(CONFIG寄存 器中的ZX_DREADY位设为01、10或11)，参见“过零检测” 部分。 ADE7978的串行端口采用32、16或8位字，而DSP采用28位 字。与图45所示的IxWV寄存器相似，24位带符号寄存器 VAWV、VA2WV、VBWV、VB2WV、VCWV、VC2WV、 VNWV和VN2WV以符号扩展的32位寄存器传输。 ADE7978内置一个高速数据采集(HSDC)端口，专门设计用 来快速访问波形样本寄存器。更多信息请参阅“HSDC接 口”部分。 Rev. 0 | Page 38 of 120 ADE7978/ADE7933/ADE7932 更换相电压数据路径 ADE7978可以将一个相位的电压输入送至另一相位的计算 数据路径。例如，ADE7978可以在B相计算数据路径中引 入A相电压，这意味着B相的所有功率计算都基于A相电压 和B相电流。表16列出了VTOIA[1:0]位的设置以及被送至A 相计算数据路径的相电压。 图50显示了B相数据路径中使用A相电压、C相数据路径中 使用B相电压以及A相数据路径中使用C相电压的情况。 IA PHASE A COMPUTATIONAL DATAPATH BPHCAL PHASE B COMPUTATIONAL DATAPATH VTOIB[1:0] = 10, PHASE A VOLTAGE DIRECTED TO PHASE B CPHCAL PHASE C COMPUTATIONAL DATAPATH VTOIC[1:0] = 10, PHASE B VOLTAGE DIRECTED TO PHASE C VA IB 表16. VTOIA[1:0]位设置(CONFIG寄存器的位[9:8]) 送入A相计算数据路径的电压 A相电压 B相电压 C相电压 A相电压 VTOIA[1:0] = 10, PHASE C VOLTAGE DIRECTED TO PHASE A VB IC 表17列出了VTOIB[1:0]位的设置以及被送至B相计算数据 路径的相电压。 11116-044 VTOIA[1:0]位 00(默认值) 01 10 11 APHCAL VC 图50. 不同数据路径中使用的相电压 表17. VTOIB[1:0]位设置(CONFIG寄存器的位[11:10]) VTOIA[1:0]位 00(默认值) 01 10 11 基准电压电路 送入B相计算数据路径的电压 B相电压 C相电压 A相电压 B相电压 ADE7933/ADE7932 REF引脚处的基准电压标称值为1.2 V， 这是ADC使用的基准电压。由于片内DC-DC转换器无法为 外部负载供电，因此REF引脚不能用外部独立基准电压源 过载。 表18列出了VTOIC[1:0]位的设置以及被送至C相计算数据 路径的相电压。 表18. VTOIC[1:0]位设置(CONFIG寄存器的位[13:12]) VTOIA[1:0]位 00(默认值) 01 10 11 送入C相计算数据路径的电压 C相电压 A相电压 B相电压 C相电压 ADE7933/ADE7932基准源的电压会随温度而略有漂移。表 6给出了各ADC通道的增益温漂。增益温漂包括ADC增益 的温度变化和内部基准电压源的温度变化。增益温漂值因 器件而异。 电能计算使用两个ADC通道，一个用于电流，一个用于电 压，因此增益的x%漂移将导致电表精度出现2x%的偏差。 温度变化造成的基准电压漂移通常非常小，并且一般远远 小于电表中其它元件的漂移。另外，电表可以在多种温度 下进行校准。 VA2、VB2、VC2、VN2电压和温度传感器使用ADE7933/ ADE7932的第三个ADC，因此增益的x%漂移将导致这些测 量出现x%的偏差。 Rev. 0 | Page 39 of 120 ADE7978/ADE7933/ADE7932 相位补偿 如果电流比电压超前，则结果为负值，向xPHCAL寄存器 写入其绝对值。如果电流比电压落后，则结果为正值，将 结果加上512，然后再写入xPHCAL寄存器。 通常而言，ADE7978/ADE7933/ADE7932芯片组不需要进 行相位补偿。如“电流通道ADC”和“电压通道ADC”部分所 述，相电流和相电压使用相同的数据路径，因此， ADE7978引入的相电流和相电压信号之间不存在相位误差。 此外，分流器与ADE7933/ADE7932器件一起用来检测相电 流，因而无需相位补偿。 APHCAL、BPHCAL或CHPCAL = ADE7978能 够 以 数 字 方 式 校 准 最 终 的 相 位 失 配 误 差 。 ADE7978允许向信号处理链中引入少量的时间延迟或时间 提前，从而补偿这些微小的相位误差。 图52显示了如何利用相位补偿来移除电流通道的IA中因外 部电流传感器而导致的x = −1°相位超前(50 Hz系统中相当于 55.5 μs)。为了消除A相电流通道中的超前(1°)，必须向对应 的电压通道中引入相位超前。根据公式13，APHCAL为57 个LSB(56.8四舍五入所得)。通过向A相电流中引入55.73 μs的 时间延迟，即可实现该相位超前。 10位相位校准寄存器(APHCAL、BPHCAL和CPHCAL)可以 在−374.0 μs到+374.0 μs范围内调整电压通道信号路径中的时 间提前量。向xPHCAL寄存器中写入负值表示时间提前， 写入正值表示时间延迟。1 LSB相当于0.976 μs的时间延迟或 时间提前(假设时钟频率为1.024 MHz)。当线路频率为60 Hz 时，此校准可使基波实现0.0211° (360° × 60 Hz/1.024 MHz) 的相位分辨率，对应的总校正范围是−8.079°至+8.079°。当 线路频率为50 Hz时，校正范围为−6.732°至+6.732°，分辨率 是0.0176° (360° × 50 Hz/1.024 MHz)。 PHASE A 15 10 9 0000 00 0 xPHCAL 图51. 10位xPHCAL寄存器以16位字的形式传输 ADE7978 IP Σ-Δ MODULATOR IA PHASE CALIBRATION APHCAL = 57 IM V1P Σ-Δ MODULATOR VA VM 1° IA IA VA 11116-059 VA PHASE COMPENSATION ACHIEVED DELAYING IA BY 56µs 50Hz 图52. 相位校准过程 Rev. 0 | Page 40 of 120 11116-058 ADE7978的串行端口采用32、16或8位字，而DSP采用28位 字 。 如 图 51所 示 ， 10位 寄 存 器 APHCAL、 BPHCAL和 CPHCAL是作为16位寄存器来访问的，其中六个MSB以0 填充。 假设相位误差为x度，且是以相电压为参考来测量的，那 么通过将x除以相位分辨率(60 Hz时为0.0211°/LSB，而50 Hz 时为0.0176°/LSB)即可计算出相应的LSB。结果必须位于 −383到+383范围内，否则无效。 ADE7933 (13)   x   ,x≤0  phase _ resolution    x   x + 512 , > 0    phase _ resolution  ADE7978/ADE7933/ADE7932 数字信号处理器 ADE7978内置固定功能数字信号处理器(DSP)，可以计算所 有功率和有效值。该DSP还内置程序存储器ROM和数据存 储器RAM。 程序存储器ROM存储用于功率和有效值计算的程序，处理 器每8 kHz执行一次该程序。计算结束时，STATUS0寄存器 (地址0xE502)的位17 (DREADY)置1。通过将MASK0寄存器(地 址0xE50A)的位17 (DREADY)置1，可以使能该事件的中断。 使能该中断后，计算结束时IRQ0引脚会变为低电平，且 DREADY状 态 位 置 1。 将 1写 入 STATUS0寄 存 器 的 位 17 (DREADY)，便可将该状态位清0并使IRQ0引脚回到高电平。 此外，当CONFIG寄存器(地址0xE618)的位[1:0] (ZX_DREADY) 设为00时，ZX/DREADY引脚选择DREADY功能。这种情 况下，STATUS0寄存器中的DREADY位置1后大约70 ns， ZX/DREADY引脚变为低电平。ZX/DREADY引脚保持低电 平10 µs，然后变为高电平。 ZX/DREADY引脚的低到高转换可用来启动对波形样本寄 存器的突发读取。更多信息请参见“I2C突发读取操作”和 “SPI突发读取操作”部分。有关使用ZX/DREADY引脚的ZX 功能的信息(CONFIG寄存器中的ZX_DREADY位设为01、 10或11)，参见“过零检测”部分。 DSP使用的输入寄存器位于数据存储器RAM中，地址范围 为0x4380到0x43BF。此存储器的宽度为28位。DSP内核中 包含一个双级流水线。这意味着，当需要初始化一个寄存 器时，应多执行两个写操作，以确保将值写入RAM；而如 果需要初始化两个或更多寄存器，对最后一个寄存器必须 多执行两个写操作，以确保将值写入RAM。 上电时或者硬件/软件复位后，DSP处于空闲模式。此时不 执行任何指令。数据存储器RAM中的所有寄存器初始化为 默认值0，读取/写入无任何限制。用于启动和停止DSP的 运行寄存器(地址0xE228)会被清除至0x0000。 若 要 DSP开 始 执 行 代 码 ， 必 须 向 运 行 寄 存 器 中 写 入 0x0001。将0x0001写入运行寄存器之前，建议将ADE7978 数据存储器RAM中的所有寄存器初始化至其期望值。接下 来，对队列中的最后一个寄存器执行两次额外写操作以清 除流水线，然后向运行寄存器写入0x0001。这样，DSP即 会根据所需配置启动计算。 为了确保存储在DSP数据存储器RAM(地址介于0x4380与 0x43BF之间)内数据的完整性，DSP提供了写保护机制。默 认情况下，保护功能禁用，位于0x4380与0x43BF之间的寄 存器可以毫无限制地写入。使能保护功能后，这些寄存器 不允许写入。无论写保护状态如何，寄存器的读取无任何 限制。 要使能保护，应向位于地址0xE7FE的内部8位寄存器写入 0xAD， 然 后 向 位 于 地 址 0xE7E3的 内 部 8位 寄 存 器 写 入 0x80。 建议在寄存器完成初始化之后使能写保护。如果需要更改 任何基于数据存储器RAM的寄存器，只需禁用保护，更改 其值，然后重新使能保护。更改这些寄存器无需停止 DSP。 要禁用保护，应向位于地址0xE7FE的内部8位寄存器写入 0xAD， 然 后 向 位 于 地 址 0xE7E3的 内 部 8位 寄 存 器 写 入 0x00。 上电时初始化数据存储器RAM中的寄存器的推荐程序参见 “芯片组初始化”部分。 在未正确初始化一个或多个寄存器的情况下(发生这种情况 的可能性非常小)，应禁用保护：即向位于地址0xE7FE的 内部8位寄存器写入0xAD，然后向位于地址0xE7E3的内部 8位寄存器写入0x00。重新初始化寄存器，向队列内的最 后一个寄存器写入三次。使能写保护，即向位于地址 0xE7FE的 内 部 8位 寄 存 器 写 入 0xAD， 然 后 向 位 于 地 址 0xE7E3的内部8位寄存器写入0x80。 没有什么明显的原因需要停止DSP。ADE7978所有寄存器 (包括位于数据存储器RAM中的寄存器)均可以直接修改， 而无需停止DSP。不过，若要停止DSP，必须向运行寄存 器写入0x0000。若要重新启动DSP，必须遵循下列程序之一： • 如果ADE7978数据存储器RAM中的寄存器尚未经过修 改，应向运行寄存器写入0x0001来启动DSP。 • 如果ADE7978数据存储器RAM中的寄存器必须进行修 改，则应执行软件或硬件复位，将ADE7978所有寄存器 初始化至其目标值，使能写保护，然后向运行寄存器写 入0x0001来启动DSP。 Rev. 0 | Page 41 of 120 ADE7978/ADE7933/ADE7932 电能质量测量 过零检测 ADE7978的相电流和相电压通道上具有过零(ZX)检测电路。 零线电流数据路径和第二电压通道不含过零检测电路。过 零事件可在各种电能质量测量和校准流程中用作时基。 数字滤波器LPF1的输出用来产生过零事件。低通滤波器旨 在消除50 Hz和60 Hz系统的所有谐波，并帮助识别电流和电 压通道的基波成分上的过零事件。 LPF1在80 Hz处有一个极点，时钟速率为256 kHz。因此，模 拟输入信号(IA、IB、IC、VA、VB和VC之一)和LPF1输出 之间存在相位滞后。50 Hz系统的ZX检测误差为0.0703°， 60 Hz系统为0.0843°。LPF1的相位滞后响应会导致其输入和 输出之间出现大约31.4°或1.74 ms(50 Hz时)的时间延迟。从 模拟输发生过零到在LPF1之后获得ZX检测信号，这之间的 总延迟大约为39.6或2.2 ms(50 Hz时)。ADC和HPF会引入更 多延迟。为确保过零检测具有良好的分辨率，不能禁用 LPF1。图53显示了如何检测过零信号。 IA, IB, IC AFTER TEMPERATURE COMPENSATION OR VA, VB, VC AFTER HPF LPF1 IA, IB, IC, OR VA, VB, VC ZX ZX ZX 位号 9 10 11 12 13 14 位名称 ZXVA ZXVB ZXVC ZXIA ZXIB ZXIC 检测到过零事件的通道 A相电压 B相电压 C相电压 A相电流 B相电流 C相电流 如果MASK1寄存器(地址0xE50B)中的一个ZX检测位(位 [14:9]中的任一位)置1，则当所配置的过零事件发生时， IRQ1中断引脚变为低电平，相应的状态标志置1。将1写入 STATUS1寄存器的相应位，便可将该状态位清0并使IRQ1 引脚回到高电平。 默认情况下，ZX/DREADY引脚配置为DREADY功能。通 过 设 置 CONFIG寄 存 器 (地 址 0xE618)中 的 位 [1:0] (ZX_DREADY)，可将ZX/DREADY引脚配置为过零功能。 如果ZX/DREADY引脚配置为ZX功能，当相电压为正值 时，该引脚保持高电平；当相电压为负值时，该引脚变为 低电平(参见图53)。 当ZX_DREADY位设为01时，A相电压上检测到的过零事件 将触发ZX/DREADY引脚同时切换，STATUS1寄存器的位9 (ZXVA)置1。当ZX_DREADY位设为10或11时，B相或C相 电压上检测到的过零事件将触发ZX/DREADY引脚同时切 换，STATUS1寄存器的位10 (ZXVB)或位11 (ZXVC)置1。 39.6° OR 2.2ms @ 50Hz 1 0.855 0V ZX DETECTION 表19. STATUS1寄存器中的过零状态位 ZX 过零超时 为了进一步增强噪声防护，电压通道中幅度比满量程低 1000倍的输入信号不会产生过零事件。电流通道ZX检测电 路对所有输入信号有效，而与信号幅度无关。 每个过零检测电路都有一个相关的内部超时寄存器，触发 过零事件后，它便开始递减1 ms(16 kHz时钟的16个周期)。 此寄存器载入了写入16位ZXTOUT寄存器(地址0xE60D)的 值，并每隔62.5 μs(时钟频率为16 kHz)递减1 LSB。每次检测 到过零信号时，该寄存器即会复位至ZXTOUT值。此寄存 器的默认值为0xFFFF。如果超时寄存器递减到0时还未检 测到过零事件，STATUS1寄存器的位[8:3]中的一位将会置1。 ADE7978内置六个过零检测电路，每个相电压和电流通道 一个。每个电路都会驱动STATUS1寄存器(地址0xE503)中 的一个标志。当过零检测电路检测到过零事件时， STATUS1寄存器中的状态位设置如表19所示。 • STATUS1寄存器的位3 (ZXTOVA)、位4 (ZXTOVB)和位5 (ZXTOVC)对应A相、B相和C相电压通道。 • STATUS1寄存器的位6 (ZXTOIA)、位7 (ZXTOIB)和位8 (ZXTOIC)对应A相、B相和C相电流通道。 ZX/ DREADY PIN 11116-045 LPF1 OUTPUT 图53. 电压和电流通道上的过零检测 Rev. 0 | Page 42 of 120 ADE7978/ADE7933/ADE7932 如果MASK1寄存器中的ZXTOIx或ZXTOVx位(位[8:3]中的 任一位)被置1，IRQ1中断引脚会在相应状态位置1时变为 低电平。将1写入STATUS1寄存器中的相应位，可将该状 态位清0，并使IRQ1引脚回到高电平。 ZXTOUT寄存器的分辨率为62.5 μs/LSB(时钟频率为16 kHz)。因 此，中断的最大超时期限为4.096 s，即216/16 kHz。注意， 触发过零事件后，定时器开始递减1 ms，因此ZXTOUT寄存 器的值为： ZXTOUT = 目标过零超时 × 16 kHz − 16 (14) 图54显示了电压或电流信号保持固定直流电平且时间超过 62.5 μs x ZXTOUT μs时的过零超时检测机制。 如果过零事件的顺序是先A相后B相再C相，那么STATUS1 寄存器的位19 (SEQERR)会被置1。如果MASK1寄存器的位19 (SEQERR)置1，且触发了相序错误事件，则IRQ1中断引脚 变为低电平。将1写入STATUS1寄存器的位19 (SEQERR)，便 可将该状态位清0并使IRQ1引脚回到高电平。 仅当ADE7978/ADE7933/ADE7932芯片组采用三相四线三 电压传感器配置连接方式(位于地址0xE701的ACCMODE寄 存器的位[5:4] (CONSEL[1:0])设为00)时，相序错误检测电路 才会生效。在所有其他配置中，仅会使用两个电压传感 器；因此，不建议使用该检测电路。在这类配置中，可利 用相电压之间的时间间隔来分析相序(参见“相位时间间隔” 部分)。 图56显示了A相电压后跟C相电压(而非B相电压)的例子。 发生此错误后，每次发生从负到正的过零事件时， STATUS1寄存器的位19 (SEQERR)就会置1。 16-BIT INTERNAL REGISTER VALUE ZXTOUT PHASE A A, B, C PHASE VOLTAGES AFTER LPF1 0V ZX A 11116-046 ZXTOxy FLAG IN STATUS1[31:0], x = V, I, y = A, B, C IRQ1 INTERRUPT PIN 相序检测 ADE7978内置片内相序错误检测电路。此检测作用于相电 压，并仅考虑过零事件(依据由负到正跃迁来判断)。这些 过零事件的常规顺序为先A相后B相再C相(见图55)。 ZX B PHASE C ZX C STATUS1[19] SET TO 1 STATUS1[19] CANCELLED BY A WRITE TO STATUS1 REGISTER WITH SEQERR BIT SET 图56. A相电压后跟C相电压时SEQERR位置1 检测到相序错误之后，各相电压之间的时间测量可以帮助 识别计算数据路径中哪一路相电压应该和哪一路相电流相 关 (参 见 “相 位 时 间 间 隔 ”部 分 )。 CONFIG寄 存 器 (地 址 0xE618)的位[9:8] (VTOIA[1:0])、位[11:10] (VTOIB[1:0])和 位[13:12] (VTOIC[1:0])可用于将一个相位的电压送至另一相 位的数据路径(更多信息参见“更换相电压数据路径”部分)。 11116-048 ZX A ZX B IRQ1 当相电压为0时，电压测量中的噪声可能触发杂散过零事 件，使过零超时操作无效。为此，该电路设置了一个低于 满量程1000倍的阈值。如果相电压的峰值低于此阈值，过 零超时计数器自动开始递减。 PHASE B ZX C BIT 19 (SEQERR) IN STATUS1 REGISTER 图54. 过零超时检测 PHASE A PHASE B 11116-047 VOLTAGE OR CURRENT SIGNAL PHASE C 图55. 过零事件的正常顺序：A相、B相、C相 Rev. 0 | Page 43 of 120 ADE7978/ADE7933/ADE7932 相位时间间隔 ADE7978能够测量相电压之间、相电流之间或同一相位的 电压和电流之间的时间延迟。过零检测电路识别出的由负 到正跃迁用作测量起始点和结束点。由于过零事件是依据 相电流和相电压的基波成分来确定，因此时间间隔测量与 基波成分相关。一次只能执行一组时间延迟测量，这些测 量 基 于 COMPMODE寄 存 器 (地 址 0xE60E)的 位 [10:9] (ANGLESEL[1:0])。 当ANGLESEL[1:0]位设为00(默认值)，测量的是同一相位的 电压和电流之间的延迟(参见图57)。A相电压和A相电流之 间的延迟存储在16位无符号ANGLE0寄存器(地址0xE601)。 B相和C相的电压和电流之间的延迟分别存储在ANGLE1和 ANGLE2寄存器中。 PHASE A VOLTAGE 当ANGLESEL[1:0]位设为10时，测量的是相电流之间的延 迟。A相电流和C相电流之间的延迟存储在ANGLE0寄存器 中；B相电流和C相电流之间的延迟存储在ANGLE1寄存器 中，而A相电流和B相电流之间的延迟则存储在ANGLE2寄 存器中(参见图58)。 ANGLE0、ANGLE1和ANGLE2寄存器都是16位无符号寄存 器，且1 LSB变化对应的时间为3.90625 μs(时钟频率256 kHz)， 这表示50 Hz系统的分辨率为0.0703° (360° x 50 Hz/256 kHz)， 60 Hz系统为0.0843° (360° x 60 Hz/ 256 kHz)。相电压或相电 流之间的延迟可用于评估负载的平衡特性。相电压和相电 流之间的延迟可用于计算各相的基波功率因数，如公式15 所示：  360  × f LINE   cosφx = cos  ANGLEx ×  256 kHz   PHASE A CURRENT (15) 其中，fLINE为线路频率。 周期测量 11116-049 ANGLE0 图57. A相电压和A相电流之间的延迟存储在ANGLE0寄存器中 当ANGLESEL[1:0]位设为01时，测量的是相电压之间的延 迟。A相电压和C相电压之间的延迟存储在ANGLE0寄存器 中。B相电压和C相电压之间的延迟存储在ANGLE1寄存器 中，而A相电压和B相电压之间的延迟存储在ANGLE2寄存 器中(参见图58)。 PHASE A PHASE C ANGLE1 ANGLE0 11116-050 ANGLE2 PHASE B ADE7978在电压通道中提供线路周期测量。每个相电压的 周期经测量后存储于三个寄存器：APERIOD、BPERIOD 和CPERIOD(地址0xE905至地址0xE907)。周期寄存器是16 位无符号寄存器，每个线路周期更新一次。由于LPF1滤波 器(见图53)的建立时间为30 ms到40 ms，因此周期测量在该 时间之后才会稳定。 周期测量的分辨率为3.90625 μs/LSB(时钟频率为256 kHz)， 即表示线路频率为50 Hz时分辨率为0.0195% (50 Hz/256 kHz)， 而线路频率为60 Hz时则为0.0234% (60 Hz/256 kHz)。50 Hz 网络的周期寄存器值大约为5120 (256 kHz/50 Hz)，60 Hz网 络的周期寄存器值大约为4267 (256 kHz/60 Hz)。这些寄存 器的长度确保可以测量低至3.9 Hz (256 kHz/216)的线路频率。 当线路建立之后，测量结果不再改变时，周期寄存器稳定 在±1 LSB。 可以利用下面的公式和周期寄存器来计算线路周期和频率： 图58. 相电压或相电流之间的延迟 Rev. 0 | Page 44 of 120 TL = xPERIOD[15:0]/256E3 (sec) (16) fL = 256E3/xPERIOD[15:0] (Hz) (17) ADE7978/ADE7933/ADE7932 相电压骤降检测 图60显示了SAGCFG位置1时ADE7978的行为。 ADE7978可以设置用于检测任意相电压的绝对值是否低于 或超过指定峰值并持续一定数量的半波周期。发生此事件 的具体相位以及相电压相对于阈值的状态通过PHSTATUS 寄存器(地址0xE600)的位[14:12] (VSPHASE[x])来标识。任何 相位低于或超过阈值时，便会触发相关中断。 1. A相电压降至骤降电平寄存器(SAGLVL)设定的阈值以下 并持续四个半波周期(SAGCYC = 4)。 2. 该事件发生时，STATUS1寄存器的位16 (sag)置1，由于A 相电压低于SAGLVL，所以PHSTATUS寄存器中的位 VSPHASE[0]也会置1。IRQ1中断引脚变为低电平。 3. 微控制器将1写入STATUS1寄存器的位16 (sag)以将该位 清0，并使IRQ1中断引脚变回高电平。PHSTATUS寄存 器中的VSPHASE[0]位仍然置1。 4. A相电压继续低于SAGLVL阈值并再持续四个半波周期 (SAGCYC = 4)。 5. STATUS1寄存器中的位16 (sag)仍然为0。 6. 又经过四个半波周期后，A相电压升至SAGLVL阈值以上。 7. STATUS1寄存器中的位16 (sag)置1。IRQ1中断引脚变为低 电平。PHSTATUS寄存器中的VSPHASE[0]位清0。 图59显示了SAGCFG位清0时ADE7978的行为。 1. A相电压降至骤降电平寄存器(SAGLVL)设定的阈值以下 并持续四个半波周期(SAGCYC = 4)。 2. 该事件发生时，STATUS1寄存器的位16 (sag)置1，由于A 相电压低于SAGLVL，所以PHSTATUS寄存器中的位 VSPHASE[0]也会置1。IRQ1中断引脚变为低电平。 3. 微控制器将1写入STATUS1寄存器的位16 (sag)以将该位 清0，并使IRQ1中断引脚变回高电平。PHSTATUS寄存 器中的VSPHASE[0]位仍然置1。 4. A相电压继续低于SAGLVL阈值并再持续四个半波周期 (SAGCYC = 4)。 5. STATUS1寄存器中的位16 (sag)再次置1。IRQ1中断引脚再 次变为低电平。PHSTATUS寄存器中的VSPHASE[0]位仍 然置1。 6. 在接下来的四个半波周期(SAGCYC = 4)中，A相电压高于 SAGLVL阈值。SAGCYC周期结束时，PHSTATUS寄存器 中的VSPHASE[0]位清0。 PHASE A VOLTAGE FULL SCALE SAGLVL[23:0] SAGCYC[7:0] = 0x4 BIT 16 (SAG) IN STATUS1[31:0] VSPHASE[0] = PHSTATUS[12] IRQ1 PIN STATUS1[16] CANCELLED BY A WRITE TO STATUS1[31:0] WITH SAG BIT SET PHSTATUS[12] REMAINS HIGH UNTIL PHASE A VOLTAGE GOES ABOVE SAGLVL DURING ONE SAGCYC IRQ1 PIN LOW WHEN PHASE A VOLTAGE GOES BELOW AND THEN ABOVE SAGLVL FOR SAGCYC PERIOD 11116-052 ACCMODE寄存器(地址0xE701)的位6 (SAGCFG)选择STATUS1 寄存器的位16 (sag)的产生方式。如果SAGCFG位清0(默认值)， 当任何相电压低于SAGLVL阈值时，sag状态位就会置1。如 果SAGCFG位置1，当任何相电压先低于再高于SAGLVL阈 值时，sag状态位就会置1。 图60. SAG检测：ACCMODE寄存器中的SAGCFG位置1 PHASE A VOLTAGE 位VSPHASE[1]和VSPHASE[2]以同样的方式配置B相和C相 上的骤降事件。在SAGCYC周期内，当B相或C相电压保持 在SAGLVL以下时，这些位置1；当相电压高于SAGLVL 时，这些位设为0。 FULL SCALE SAGLVL[23:0] BIT 16 (SAG) IN STATUS1[31:0] VSPHASE[0] = PHSTATUS[12] IRQ1 PIN STATUS1[16] CANCELLED BY A WRITE TO STATUS1[31:0] WITH SAG BIT SET PHSTATUS[12] REMAINS HIGH UNTIL PHASE A VOLTAGE GOES ABOVE SAGLVL DURING ONE SAGCYC IRQ1 PIN LOW EVERY TIME PHASE A VOLTAGE STAYS BELOW SAGLVL FOR SAGCYC PERIOD SAGCYC寄存器(地址0xE704)表示半波周期数，在此期间 内相电压必须始终低于或高于SAGLVL寄存器(地址0xE509) 所配置的电平才能触发骤降中断；数值0对SAGCYC无效。 例如，如果骤降周期位(SAGCYC[7:0])为0x07，则表示线路 电压低于该阈值的时间需为七个半波周期，当第七个半波 周期结束时，STATUS1寄存器的sag标志会被置1。 11116-051 SAGCYC[7:0] = 0x4 图59. SAG检测：ACCMODE寄存器中的SAGCFG位清0 Rev. 0 | Page 45 of 120 ADE7978/ADE7933/ADE7932 请注意，内部过零计数器始终处于活动状态。因此，设置 SAGLVL寄 存 器 时 ， 第 一 个 骤 降 检 测 结 果 不 是 在 整 个 SAGCYC周期内获得的。如果在初始化SAGLVL寄存器之后 再写入SAGCYC寄存器，则可以复位过零计数器，从而确 保第一个骤降检测结果是在整个SAGCYC周期内获得的。 管理骤降事件的建议步骤如下： 1. 配置ACCMODE寄存器的位6 (SAGCFG)以选择STATUS1 寄存器的骤降状态位(位16)的行为方式。 2. 将位16 (sag)置1，使能MASK1寄存器中的骤降中断。发生 骤降事件时，IRQ1中断引脚变为低电平，且STATUS1寄 存器的位16 (sag)置1。 3. 读取STATUS1寄存器，验证位16是否置1。 4. 读取PHSTATUS寄存器(位[14:12])，以识别发生骤降事 件的相位。 5. 写入STATUS1寄存器，将位16 (sag)置1。sag位立即被擦除。 骤降检测电平设置 选择一个以上的峰值监控相位会按比例减少PEAKCYC寄存 器所指定的测量周期，因为检测过程涉及到一个以上的相 位的过零事件。当确定出现新的峰值时，IPEAK寄存器的位 [26:24] (IPPHASE[2:0])或VPEAK寄存器的位[26:24] (VPPHASE [2:0])会识别触发峰值检测事件的相位。 例如，如果发现A相电流出现了峰值，则IPEAK寄存器的 位24 (IPPHASE[0])会被置1。如果下次在B相上测量到新的 峰值，则IPEAK寄存器的位24 (IPPHASE[0])会被清0，而位 25 (IPPHASE[1])会被置1。图62显示了IPEAK和VPEAK寄存 器的组成。 IPPHASE/VPPHASE BITS 31 00000 27 26 25 24 23 0 24-BIT UNSIGNED NUMBER PEAK DETECTED ON PHASE C PEAK DETECTED ON PHASE A PEAK DETECTED ON PHASE B 图62. IPEAK[31:0]和VPEAK[31:0]寄存器的组成 图 63显 示 了 使 能 A相 和 B相 测 量 (MMODE寄 存 器 的 位 PEAKSEL[2:0]为011)时ADE7978如何记录电流通道上的 峰值。 骤降电平寄存器(SAGLVL[23:0])的内容与HPF输出的绝对 值做比较。通过向SAGLVL寄存器写入5,320,000，可以将 骤降检测电平设为满量程(参见“电压通道ADC”部分)，从 而连续触发骤降事件。通过向SAGLVL寄存器写入0x00或 0x01，可以将骤降检测电平设为0，从而永不触发骤降事件。 0000 0000 0 24-BIT NUMBER PEAK VALUE WRITTEN INTO IPEAK AT THE END OF FIRST PEAKCYC PERIOD END OF FIRST PEAKCYC = 16 PERIOD END OF SECOND PEAKCYC = 16 PERIOD PHASE A CURRENT 图61. 24位SAGLVL寄存器以32位字的形式传输 ADE7978的串行端口采用32、16或8位字。SAGLVL寄存器 是作为32位寄存器来传输的，其中八个MSB以0填充(参见 图61)。 BIT 24 OF IPEAK 峰值检测 PHASE B CURRENT ADE7978会记录相电流和电压通道在指定半波周期数内达 到 的 最 大 绝 对 值 ， 并 将 其 存 储 在 32位 寄 存 器 IPEAK和 VPEAK(地址0xE500和地址0xE501)的低24位中。 PEAKCYC寄存器(地址0xE703)包含用作测量时基的半波周 期数。电路采用过零检测电路识别的过零点。MMODE寄 存器(地址0xE700)的位[4:2] (PEAKSEL[2:0])选择执行峰值测 量的相位。位2选择A相，位3选择B相，位4选择C相。 BIT 25 OF IPEAK BIT 24 OF IPEAK CLEARED TO 0 AT THE END OF SECOND PEAKCYC PERIOD PEAK VALUE WRITTEN INTO IPEAK AT THE END OF SECOND PEAKCYC PERIOD BIT 25 OF IPEAK SET TO 1 AT THE END OF SECOND PEAKCYC PERIOD 图63. 峰值电平检测 本例中，PEAKCYC设为16，表示峰值测量周期为四个线路 周期。在前四个线路周期内(PEAKCYC = 16)，A相的最大绝 对值最大，因此在该周期结束时，该最大绝对值写入 IPEAK寄 存 器 的 低 24位 ， 且 IPEAK寄 存 器 的 位 24 (IPPHASE[0])置1。在第二PEAKCYC周期(含四个线路周期) 内，该位保持为1。 Rev. 0 | Page 46 of 120 11116-055 24 23 11116-053 31 11116-054 如果MASK1寄存器的位16 (sag)置1且发生骤降事件，则在 STATUS1寄存器的位16 (sag)置1的同时，IRQ1中断引脚变为 低电平。将1写入STATUS1寄存器的位16，STATUS1寄存器 的sag位和IRQ1引脚变回高电平。 ADE7978/ADE7933/ADE7932 在电流通道的峰值检测周期结束时，STATUS1寄存器的 位23 (PKI)置1。如果MASK1寄存器的位23 (PKI)置1，则在 PEAKCYC周期结束时，IRQ1中断引脚变为低电平。同 样，在电压通道的峰值检测周期结束时，STATUS1寄存器 的位24 (PKV)置1。如果MASK1寄存器的位24 (PKV)置1，则 在PEAKCYC周期结束时，IRQ1中断引脚变为低电平。为 了找到触发该中断的相位，可以在读取STATUS1寄存器后 马上读取IPEAK或VPEAK寄存器。确定触发中断的相位 后，将1写入STATUS1寄存器的位23 (PKI)或位24 (PKV)，使 状态位清0，IRQ1引脚变回高电平。 请注意，内部过零计数器始终处于活动状态。因此，通过 设置MMODE寄存器的位[4:2] (PEAKSEL[2:0])来执行时，第 一个峰值检测结果不是在整个PEAKCYC周期内获得的。 如果在初始化PEAKSEL[2:0]位之后再写入PEAKCYC寄存 器，则可以复位过零计数器，从而确保第一个峰值检测结 果是在整个PEAKCYC周期内获得的。 过压和过流检测 ADE7978可以检测相电压和电流通道上测得的瞬时绝对值 是 否 超 过 了 在 24位 无 符 号 寄 存 器 OVLVL和OILVL(地 址 0xE508和地址0xE507)中设定的阈值。 过压检测 发生过压事件时，如果MASK1寄存器的位18 (OV)被置1， IRQ1中断引脚会变为低电平。发生过压事件时，两个状态 标志会置1：STATUS1寄存器的位18 (OV)和PHSTATUS寄存 器(地址0xE600)的位[11:9] (OVPHASE[2:0])之一。OVPHASE[2:0] 位识别产生过压的相位。将1写入STATUS1寄存器的位18 (OV)，STATUS1寄存器的位18 (OV)和PHSTATUS寄存器的 位[11:9] (OVPHASE[2:0])就会清0，IRQ1引脚变为高电平。 图64显示了A相电压的过压检测。当电压的瞬时绝对值超 过OVLVL寄存器中的阈值，STATUS1寄存器的位18 (OV)和 PHSTATUS寄存器的位9 (OVPHASE[0])就会置1。将1写入 STATUS1寄存器的位18 (OV)时，STATUS1寄存器的位18 (OV) 和PHSTATUS寄存器的位9 (OVPHASE[0])就会清0。 PHASE A VOLTAGE CHANNEL OVERVOLTAGE DETECTED OVLVL[23:0] BIT 18 (OV) OF STATUS1 STATUS1[18] AND PHSTATUS[9] CANCELLED BY A WRITE OF STATUS1 WITH OV BIT SET. BIT 9 (OVPHASE) OF PHSTATUS 11116-056 在第二PEAKCYC周期内，B相的最大绝对值最大，因此在 该周期结束时，该最大绝对值被写入IPEAK寄存器的低24 位，且IPEAK寄存器的位25 (IPPHASE[1])置1。 图64. 过压检测 管理过压事件的建议步骤如下： 1. 将位18 (OV)置1，使能MASK1寄存器中的过压中断。 2. 发 生 过 压 事 件 时 ， IRQ1中 断 引 脚 变 为 低 电 平 ， 且 STATUS1寄存器的位18 (OV)置1。 3. 读取STATUS1寄存器，验证位18是否置1。 4. 读取PHSTATUS寄存器(位[11:9])，以识别发生过压事件 的相位。 5. 将1写入STATUS1寄存器的位18 (OV)，使该位和PHSTATUS寄存器的位[11:9] (OVPHASE[2:0])清0。IRQ1中断引 脚变回高电平。 过流检测 发生过流事件时，如果MASK1寄存器的位17 (OI)被置1，IRQ1 中断引脚会变为低电平。发生过流事件时，两个状态标志 会置1：STATUS1寄存器的位17 (OI)和PHSTATUS寄存器的 位[5:3] (OIPHASE[2:0])之一。OIPHASE[2:0]位识别产生过流 的相位。管理过流事件的建议步骤如下： 1. 将位17 (OI)置1，使能MASK1寄存器中的过流中断。 2. 发 生 过 流 事 件 时 ， IRQ1中 断 引 脚 变 为 低 电 平 ， 且 STATUS1寄存器的位17 (OI)置1。 3. 读取STATUS1寄存器，验证位17是否置1。 4. 读取PHSTATUS寄存器(位[5:3])，以识别发生过流事件 的相位。 5. 将1写入STATUS1寄存器的位17 (OI)，使该位和PHSTATUS 寄存器的位[5:3] (OIPHASE[2:0])清0。IRQ1中断引脚变回 高电平。 Rev. 0 | Page 47 of 120 ADE7978/ADE7933/ADE7932 过压和过流电平设置 将24位无符号过压(OVLVL)和过流(OILVL)寄存器的内容与 电压和电流通道的绝对值做比较。这些寄存器的最大值为 HPF输出的最大值：5,320,000。当OVLVL或OILVL寄存器 等于该值时，则永远不会检测到过压或过流条件。而向这 些寄存器中写入0x0时，则表示会连续监测到过压或过流 条件，且会永久性触发相应中断。 ADE7978的串行端口采用32、16或8位字。像SAGLVL寄存 器一样，OILVL和OVLVL寄存器也是作为32位寄存器来传 输的，其中八个MSB以0填充(参见图61)。 零线电流失配 在三相系统中，零线电流等于相电流的代数和： IN(t) = IA(t) + IB(t) + IC(t) 如果这两个数值之间存在失配，则系统中可能发生了窃电 情况。 ADE7978通过将IAWV、IBWV和ICWV寄存器(地址0xE50C 至地址0xE50E)的内容相加来计算相电流之和，并将结果 存储到28位带符号寄存器ISUM(地址0x43CA)中。 ISUM(t) = IA(t) + IB(t) + IC(t) ISUM值每125 µs(8 kHz频率)计算一次，也就是电流样本的 提供速率。STATUS0寄存器的位17 (DREADY)用于表示何时 可读取ISUM寄存器。有关DREADY位的更多信息，参见 “数字信号处理器”部分。 若要从ISUM寄存器还原ISUM(t)值，请使用以下公式： ISUM[27:0] ADC MAX × I FS ADE7978计算ISUM和INWV寄存器中零线电流两者的绝对 值之差，并取其结果的绝对值与ISUMLVL寄存器(地址 0x4398)所配置的阈值做比较。 如果||ISUM| − |INWV|| ≤ |ISUMLVL|，则认为零线电流等于 相电流之和，系统工作正常。 如果||ISUM| − |INWV|| > |ISUMLVL|，则表示可能发生了窃 电情况，STATUS1寄存器的位20 (MISMTCH)会被置1。通过 设置MASK1寄存器的位20 (MISMTCH)，可以使能与该标志 相关的中断。使能该中断后，当状态位MISMTCH置1时， IRQ1引脚变为低电平。将1写入STATUS1寄存器的位20 (MISMTCH)，该状态位清0，且IRQ1引脚回到高电平。 如果||ISUM| − |INWV|| ≤ |ISUMLVL|，则MISMTCH位为0。 如果||ISUM| − |INWV|| > |ISUMLVL|，则MISMTCH位为1。 该过程中使用的正阈值ISUMLVL是一个24位带符号寄存 器。ISUMLVL用于与绝对值进行比较，因此应始终设置为 0x00000到0x7FFFFF范围内的正值。ISUMLVL采用的调整 比例与电流ADC输出相同，因此向ISUMLVL寄存器写入 5,320,000时，失配检测电平将设为满量程(更多信息参见 “电流通道ADC”部分)。向ISUMLVL寄存器写入0x000000 (默认值)或负值时，则表示会一直触发MISMTCH事件。为 避免连续触发MISMTCH事件，应在上电或硬件/软件复位 之后向ISUMLVL寄存器写入适合具体应用的值。 ADE7978的串行端口采用32、16或8位字，而DSP采用28位 字。28位带符号ISUM寄存器是作为32位寄存器来传输的， 其中四个MSB以0填充(参见图65)。 其中： ADCMAX = 5,320,000，即满量程输入时的ADC输出。 IFS为满量程ADC相电流。 请注意，当CONFIG3寄存器中的位14 (INSEL)置1时，ADE7978 还会计算ISUM有效值并将结果存储在NIRMS寄存器(地址 0x43C9)中(更多信息参见“电流有效值计算”部分)。 31 28 27 0000 0 28-BIT SIGNED NUMBER BIT 27 IS A SIGN BIT 11116-057 I SUM (t ) = 当ACCMODE寄存器的位[5:4] (CONSEL[1:0])设为01时(电表 在三线三角形配置下工作)，B相ADE7933/ADE7932不连 接，HPF输出的IBWV值为0。这种情况下，ISUM代表B相 电 流 的 负 估 计 值 (−IBWV)。 若 CONFIG寄 存 器 的 位 14 (INSEL)置1，则NIRMS寄存器包含B相电流的有效值。 图65. 28位ISUM寄存器以32位字的形式传输 与图44所示的xIGAIN寄存器类似，ISUMLVL寄存器通过符 号扩展至28位，并填充4个0，以作为32位寄存器传输。 Rev. 0 | Page 48 of 120 ADE7978/ADE7933/ADE7932 有效值测量 有效值(rms)衡量交流信号的幅度。可以分别从实用角度和 数学角度予以定义。从实用角度定义，一个交流信号的有 效值等于在负载上产生同等功率所需的直流量。从数学角 度来看，连续信号f(t)的有效值(均方根)定义如下： 电流有效值为带符号24位值，存储在AIRMS、BIRMS、 CIRMS和 NIRMS寄 存 器 中 。 基 波 成 分 的 有 效 值 存 储 在 AFIRMS、BFIRMS和CFIRMS寄存器中。电流有效值测量 的更新速率为8 kHz。 xIRMSOS[23:0] 27 CURRENT SIGNAL FROM HPF x2 xIRMS[23:0] LPF 0x512D40 = +5,320,000 公式19表明，对于包含谐波的信号，有效值计算会包含所 有谐波成分，而不仅仅是基波。 0V ADE7978使用的有效值计算方法是对输入信号的平方进行 低通滤波(LPF)并求取结果的平方根(参见图66)。如果将输 入信号f(t)写作谐波成分之和，则 11116-060 对于时间采样信号，有效值计算涉及求信号的平方、求平 均值，然后获得平方根。 0xAED2C0 = –5,320,000 图66. 电流有效值信号处理 当CONFIG寄存器的位14 (INSEL)清0(默认值)时，NIRMS寄 存器包含零线电流有效值。当INSEL位置1时，NIRMS寄存 器包含相电流瞬时值之和的有效值。注意在三相三线三角 形配置中，B相电流不测量，当INSEL位置1时，其估计有 效值等于NIRMS。更多信息参见“零线电流失配”部分。 f(t)的平方是 经过LPF并取得平方根后，f(t)的有效值即可通过下式获得： 采用31.25 mV的额定满量程模拟输入信号时，ADC产生约为 5,320,000的输出码。满量程正弦波信号的等效有效值为 3,761,808，该值与线路频率无关。 在满量程输入到1/1000满量程输入范围内，电流有效值精 度误差典型值为0.1%。该测量的带宽为3.3 kHz。 此外，ADE7978计算相电流和电压的基波有效值，并将结 果存储在以下24位寄存器：AFIRMS、BFIRMS、CFIRMS、 AFVRMS、 BFVRMS和 CFVRMS(地 址 0xE537至 地 址 0xE53C)。 电流有效值计算 为确保有效值测量稳定，请遵循如下步骤： 1. 1秒内每个线路周期至少读取一次有效值寄存器。 2. 求读数平均值以获得有效值。 对于50 Hz和60 Hz输入信号，电流有效值测量的建立时间都 是580 ms。该时间就是有效值寄存器从0开始到正确反映电 流通道输入值所需的时间。ADE7978的串行端口采用32、 16或8位字，而DSP采用28位字。 24位带符号xIRMS和xFIRMS寄存器是作为32位寄存器来传 输的，其中八个MSB以0填充(参见图67)。 本节介绍如何计算所有相线和零线电流的有效值。图66显 示了电流通道一个相位上用于计算有效值的信号处理链。 电流通道有效值是根据电流通道中使用的样本进行计算的。 Rev. 0 | Page 49 of 120 31 24 23 0000 0000 0 24-BIT NUMBER 图67. 24位xIRMS和xFIRMS寄存器以32位字的形式传输 11116-061 基于此方法的有效值计算会同时在所有电流和电压输入通 道 上 讲 行 。 结 果 存 储 在 以 下 24位 寄 存 器 中 ： AIRMS、 AVRMS、AV2RMS、BIRMS、BVRMS、BV2RMS、CIRMS、 CVRMS、CV2RMS和NIRMS(地址0x43C0至地址0x43C9)、 NVRMS和NV2RMS(地址0xE530和地址0xE531)。 ADE7978/ADE7933/ADE7932 电流有效值失调补偿 ADE7978针对每相都提供一个电流有效值失调补偿寄存器： AIRMSOS、AFIRMSOS、BIRMSOS、BFIRMSOS、CIRMSOS、CFIRMSOS和NIRMSOS。这些都是24位带符号寄存 器，用于消除电流有效值计算中的失调。由于I2(t)直流成 分中集成了输入噪声，因此有效值计算中存在失调。电流 有效值失调补偿寄存器左移7位，再与电流有效值的平方 相加，然后求取平方根。假定在满量程交流输入(50 Hz或 60 Hz)下电流有效值计算的最大值为3,761,808，1 LSB的电流 有效值失调代表低于满量程60 dB时的以下有效值测量结果：  37612 + 128    0.00045% =  − 1 × 100   3761   在低电流下执行失调校准；校准时电流不应等于零。 I rms = I rms 02 + 128 × IRMSOS (23) 其中，I rms0是未经失调校正的有效值测量值。 ADE7978的串行端口采用32、16或8位字，而DSP采用28位 字。与图44所示的xIGAIN寄存器类似，24位xIRMSOS和 xFIRMSOS寄存器通过符号扩展至28位，并填充4个0，以 作为32位寄存器传输。 电压有效值计算 图68显示了电压通道一个相位上用于计算有效值的信号处 理链。电压通道有效值是根据电压通道中使用的样本进行 计算的。电压有效值为24位带符号值，存储在AVRMS、 AV2RMS、 BVRMS、 BV2RMS、 CVRMS、 CV2RMS、 NVRMS和NV2RMS寄存器中。基波成分的有效值存储在 AFVRMS、BFVRMS和CFVRMS寄存器中。电压有效值测 量的更新速率为8 kHz。 采用0.5 V的额定满量程模拟输入信号时，ADC产生约为 5,320,000的输出码。满量程正弦波信号的等效有效值为 3,761,808，该值与线路频率无关。 在满量程输入到1/1000满量程输入范围内，电压有效值精 度误差典型值为0.1%。该测量的带宽为3.3 kHz。 为确保有效值测量稳定，请遵循如下步骤： 1. 1秒内每个线路周期至少读取一次有效值寄存器。 2. 求读数平均值以获得有效值。 对于50 Hz和60 Hz输入信号，电压有效值测量的建立时间 都是580 ms。该时间就是有效值寄存器从0开始到正确反映 电压通道输入值所需的时间。 ADE7978的串行端口采用32、16或8位字，而DSP采用28位 字。24位带符号AVRMS、AFVRMS、AV2RMS、BVRMS、 BFVRMS、 BV2RMS、 CVRMS、 CFVRMS、 CV2RMS、 NVRMS和NV2RMS寄存器是作为32位寄存器来传输的，其 中八个MSB以0填充(参见图67)。 电压有效值失调补偿 ADE7978针对每相都提供一个电压有效值失调补偿寄存器： AVRMSOS、 AFVRMSOS、 AV2RMSOS、 BVRMSOS、 BFVRMSOS、 BV2RMSOS、 CVRMSOS、 CFVRMSOS、 CV2RMSOS、NVRMSOS和NV2RMSOS。这些都是24位带 符号寄存器，用于消除电压有效值计算中的失调。由于 V2(t)直流成分中集成了输入噪声，因此有效值计算中存在 失调。电压有效值失调补偿寄存器左移7位，再与电压有 效值的平方相加，然后求取平方根。假定在满量程交流输 入(50 Hz或60 Hz)下电压有效值计算的最大值为3,761,808， 1 LSB的电压有效值失调代表低于满量程60 dB时的以下有效 值测量结果：  37612 + 128    0.00045% =  − 1 × 100   3761   xVRMSOS[23:0] 27 x2 LPF V rms = xVRMS[23:0] 0V 0xAED2C0 = –5,320,000 V rms 02 + 128 × VRMSOS (24) 其中，V rms0是未经过偏移失调校正的有效值测量。 0x512D40 = +5,320,000 11116-062 VOLTAGE SIGNAL FROM HPF 在低电流下执行失调校准；校准时电压不应等于零。 ADE7978的串行端口采用32、16或8位字，而DSP采用28位 字。与图44所示的xIGAIN寄存器类似，24位xVRMSOS、 xV2RMSOS和xFVRMSOS寄存器通过符号扩展至28位，并 填充4个0，以作为32位寄存器传输。 图68. 电压有效值信号处理 Rev. 0 | Page 50 of 120 ADE7978/ADE7933/ADE7932 BVGAIN、BPHCAL、BVRMSOS和BFVRMSOS寄存器可用 于校准该配置中计算的BVRMS和BFVRMS寄存器。 三角形配置中的电压有效值 在三相三线三角形配置中，B相视为系统地，A相和C相电 压相对于B相进行测量(参见图105)。这种配置可以通过设 置ACCMODE寄存器(地址0xE701)的位[5:4] (CONSEL[1:0]) 等于01来选择。表22列出了ADE7978可以使用的所有配置。 在三相四线三角形配置中，B相电压不检测，A相和C相电 压相对于零线进行测量(参见图106)。这种配置可以通过设 置ACCMODE寄存器的位[5:4] (CONSEL[1:0])等于11来选择。 在三相三线三角形配置中(参见图69)，B相的所有有功、无 功和视在功率都等于0。ADE7978减去未经补偿和滤波的A 相和C相瞬时值，将其发送到正常B相数据路径：VB = VA − VC。然后计算结果的有效值(即A相与C相之间的线路电 压)，并将其存储到BVRMS寄存器中。BFVRMS寄存器包 含BVRMS线路电压基波成分的有效值。 AVGAIN[23:0] PHASE A ADE7933 DIGITAL LPF 在三相四线三角形配置中(参见图70)，ADE7978计算未经 补偿和滤波的A相电压瞬时值的相反值，并将其发送到正 常B相数据路径：VB = −VA。 HPFEN BIT CONFIG[4] ADE7978 HPF BVGAIN[23:0] HPFEN BIT CONFIG[4] FUNDAMENTAL VOLTAGE RMS (BFVRMS) CALCULATION HPF PHASE C ADE7933 DIGITAL LPF VOLTAGE RMS (BVRMS) CALCULATION 11116-063 CVGAIN[23:0] HPFEN BIT CONFIG[4] HPF 图69. 三相三线三角形配置中的B相电压计算(ACCMODE寄存器的CONSEL = 01) AVGAIN[23:0] DIGITAL LPF HPF BVGAIN[23:0] –1 ADE7978 HPFEN BIT CONFIG[4] FUNDAMENTAL VOLTAGE RMS (BFVRMS) CALCULATION HPF VOLTAGE RMS (BVRMS) CALCULATION 图70. 三相四线三角形配置中的B相电压计算(ACCMODE寄存器的CONSEL = 11) Rev. 0 | Page 51 of 120 11116-064 PHASE A ADE7933 HPFEN BIT CONFIG[4] ADE7978/ADE7933/ADE7932 有功功率计算 ADE7978可计算各相上的总有功功率。总有功功率的计算 包括电压和电流的所有基波和谐波成分。另外，ADE7978 还计算基波有功功率，该功率完全由电压和电流的基波成 分决定。 如果相电流和电压仅包含基波成分、同相(即φ1 = γ1 = 0)且 对应于满量程ADC输入，那么两者相乘将得到具有直流成 分V1 × I1和正弦成分V1 × I1 × cos(2ωt)的瞬时功率信号。图72 显示了对应的波形。 总有功功率计算 功率定义为电能从电源流向负载的速率，由电压和电流波 形的乘积得出。所得波形称为瞬时功率信号，并等于每一 瞬间的电能流动速率。功率的单位为瓦或焦耳/秒。如果交 流系统的电源电压为v(t)，电流为i(t)，且两者都包含谐波，则 ∞ v(t ) = ∑ Vk 2 sin(kωt + ϕ k ) INSTANTANEOUS POWER SIGNAL p(t) = V rms × I rms – V rms × I rms × cos(2ωt) 53,982,544 INSTANTANEOUS ACTIVE POWER SIGNAL: V rms × I rms V rms × I rms = 26,991,271 (25) k =1 ∞ i(t ) = ∑ I k 2 sin(kωt + γ k ) 0 k =1 图72. 有功功率计算 由于LPF2在频率响应特性上并不具有理想的滤波器，因此 有功功率信号会因瞬时功率信号而出现一些纹波。该纹波 为正弦波形，频率等于线路频率的两倍。由于纹波本质上 是正弦波，因此在对有功功率信号进行一段时间的积分来 计算电能时，纹波会被移除。 总有功功率等于瞬时功率信号的直流分量，即 ∞ ∑Vk I k cos(φk − γk) k =1 该式代表ADE7978对各相计算的总有功功率。 基波有功功率的计算公式为： FP = V1I1 cos(φ1 − y1) (26) 图71显示了ADE7978如何计算各相上的总有功功率。首先， ADE7978将各相上的电流和电压信号相乘。然后，它利用 低通滤波器LPF2提取各相(A、B和C)上瞬时功率信号的直 流成分 APGAIN CONFIG寄存器(地址0xE618)的位5 (LPFSEL)用于选择LPF2强 度。当LPFSEL为0(默认值)时，建立时间为650 ms，纹波衰 减为65 dB。当LPFSEL为1时，建立时间为1300 ms，纹波衰 减为128 dB。图73显示了LPFSEL清0时LPF2的频率响应。图74 显示了LPFSEL置1时LPF2的频率响应。 0 AWATTOS –5 INSTANTANEOUS PHASE A ACTIVE POWER : VOLTAGE SIGNAL FROM HPF 24 AWATT 图71. 总有功功率数据路径 –10 –15 –20 –25 0.1 1 FREQUENCY (Hz) 10 11116-068 LPF2 MAGNITUDE (dB) LPFSEL BIT CONFIG[5] 11116-065 CURRENT SIGNAL FROM HPF 11116-066 i(t) = √2 × I rms × sin(ωt) v(t) = √2 × V rms × sin(ωt) 其中： Vk和Ik分别是各谐波的电压和电流有效值。 φk和γk分别是各谐波的相位延迟。 图73. LPF(用于对各相上的瞬时功率进行滤波)的频率响应： CONFIG寄存器的LPFSEL位设为0(默认值) Rev. 0 | Page 52 of 120 ADE7978/ADE7933/ADE7932 表20提供了基波有功功率测量的建立时间。建立时间是指 功率反映ADE7978输入值所需的时间。 表20. 基波有功功率的建立时间 –10 输入信号 63% PMAX 100% PMAX –20 建立时间(ms) 375 875 ADE7978的串行端口采用32、16或8位字，而DSP采用28位 字。28位带符号VLEVEL寄存器是作为32位寄存器来传输 的，其中四个MSB以0填充(参见图75)。 –40 0.1 1 FREQUENCY (Hz) 10 图74. LPF(用于对各相上的瞬时功率进行滤波)的频率响应： CONFIG寄存器的LPFSEL位设为1 ∞ Vk k =1 V × FS Ik I FS × cos(φk − γk) × PMAX × 1 24 (27) 其中： V FS和I FS分别为ADC输入为满量程时相位电压和电流的有 效值。 PMAX = 26,991,271，即ADC输入为满量程且位于相内时计 算出的瞬时功率。 xWATT[23:0]波形寄存器可以通过任一串行端口接口进行 访问。更多信息，参见“波形采样模式”部分。 通过写入各相的24位功率增益寄存器，可以在±100%范围 内调整各相中LPF2输出端的平均有功功率结果：APGAIN、 BPGAIN或CPGAIN(地址0x4399至地址0x439B)。由于所有 功率数据路径具有相同的总增益，因此xPGAIN寄存器适 用于ADE7978计算的所有功率的数据路径：总有功/无功功 率、基波有功/无功功率和视在功率。所以，要补偿各种功 率数据路径内的增益误差，只需分析一个功率数据路径(例 如 总 有 功 功 率 )， 计 算 对 应 的 APGAIN、 BPGAIN和 CPGAIN寄存器值。 这些功率增益寄存器都是带符号的二进制补码寄存器，分 辨率为2−23/LSB。公式29通过数学方式描述了功率增益寄存 器的工作方式。 Average Power Data = ADE7978采用专有算法来计算基波有功功率，该算法需要 初始化电网频率和电压通道中测得的标称电压。COMPMODE寄存器(地址0xE60E)的位14 (SELFREQ)必须根据ADE7978 所连网络的频率来进行设置。如果网络频率为50 Hz，请将 该位清0(默认值)。如果网络频率为60 Hz，请将该位置1。 为了初始化电压通道测得的标称电压，应根据下式用一个 正值配置28位带符号VLEVEL寄存器(地址0x43A2)： VFS Vn × 4 × 10 6 0 28-BIT NUMBER 有功功率增益校准 基波有功功率计算 VLEVEL = 28 27 0000 图75. 28位VLEVEL寄存器以32位字的形式传输 ADE7978将 各 相 瞬 时 总 有 功 功 率 存 储 在 24位 AWATT、 BWATT和CWATT寄存器(地址0xE518至地址0xE51A)。使 用下式计算这些寄存器的值： xWATT = ∑ 31 11116-069 –30 11116-067 MAGNITUDE (dB) 0 (28) (29)  Power Gain Register   LPF2 Output × 1 + 2 23   通过向功率增益寄存器写入0xC00000，可以将输出缩小 50%；向其中写入0x400000，可以将输出放大50%。这些寄 存器用于校准各相的有功、无功和视在功率(或电能)计 算。 ADE7978的串行端口采用32、16或8位字，而DSP采用28位 字。与图44所示的xIGAIN寄存器类似，24位APGAIN、 BPGAIN和CPGAIN寄存器通过符号扩展至28位，并填充4 个0，以作为32位寄存器传输。 其中： VFS为ADC输入为满量程时相电压的有效值。 Vn为相电压的有效值标称值。 Rev. 0 | Page 53 of 120 ADE7978/ADE7933/ADE7932 MMODE寄存器(地址0xE700)的位0 (REVAPSEL)指定所监控的 有功功率类型。当REVAPSEL为0(默认值)时，监控的是总 有功功率。当REVAPSEL为1时，监控的是基波有功功率。 有功功率失调校准 ADE7978针对各相和各有功功率都包括一个24位功率失调 寄存器。AWATTOS、BWATTOS和CWATTOS寄存器(地址 0x439C至地址0x439E)补偿总有功功率计算中的失调。 AFWATTOS、 BFWATTOS和 CFWATTOS寄 存 器 (地 址 0x43A3至地址0x43A5)补偿基波有功功率计算中的失调。 这些都是带符号二进制补码寄存器，用于消除有功功率计 算中的失调。 当MMODE寄存器的位0 (REVAPSEL)所选功率发生符号变化 时，STATUS0寄存器(地址0xE502)的位[8:6](REVAPC、 REVAPB和REVAPA)就会置1。 PHSIGN寄存器的位[2:0](CWSIGN、BWSIGN和AWSIGN) 会与STATUS0寄存器中的REVAPC、REVAPB和REVAPA位 同时置1。xWSIGN位指示功率的符号。这些位设为0时， 对应功率为正数。这些位设为1时，对应功率为负数。 由于PCB上或芯片本身的通道间存在串扰，因此功率计算 中会存在失调。有功功率失调寄存器中的1 LSB相当于有功 功率乘法器输出中的1 LSB。采用满量程电流和电压输入时， LPF2输出为PMAX = 26,991,271。当输入为满量程−80 dB(有 功功率调低104倍)时，有功功率失调寄存器的1 LSB表示PMAX 会出现0.037%的误差。 STATUS0寄存器的REVAPx位和PHSIGN寄存器的xWSIGN 位对应于x相的总有功功率，功率类型由MMODE寄存器的 位0 (REVAPSEL)来选定。 通过设置MASK0寄存器的位[8:6]，可以使能与STATUS0寄 存器的位[8:6](REVAPC、REVAPB和REVAPA)相关的中 断。使能这类中断后，每当发生符号变化时，IRQ0引脚即 会变为低电平，状态位会置1。为了找到触发中断的相 位，应在读取STATUS0寄存器后马上读取PHSIGN寄存 器。将1写入STATUS0寄存器的相应位，便可将该状态位 清0并使IRQ0引脚回到高电平。 ADE7978的串行端口采用32、16或8位字，而DSP采用28位 字。与图44所示的xIGAIN寄存器类似，24位xWATTOS和 xFWATTOS寄存器通过符号扩展至28位，并填充4个0，以 作为32位寄存器传输。 有功功率计算的符号 平均有功功率计算是带符号计算。如果电流和电压波形之 间的相位差超过90°，平均功率会变成负数。负功率表示电 能回流到电网。ADE7978内置符号检测电路来支持有功功 率计算，该电路可以监控总有功功率或基波有功功率。 有功电能计算 有功电能是有功功率的积分形式。 Energy = 如有功功率计算部分所述，有功功率累计是分两个阶段执 行的。每次在电能累计中的第一阶段结束时检测到符号变 化，即内部累加器的电能累加值达到WTHR寄存器阈值之 后，就会触发专用中断。各相有功功率的符号可以从 PHSIGN寄存器(地址0xE617)读取。 ∫ p(t) dt (30) ADE7978分两个阶段实现有功功率信号的积分处理(参见 图76)。该过程对于总有功功率和基波有功功率是相同的。 第一阶段以1.024 MHz速率累计瞬时相位总有功功率或基波 有功功率，DSP以8 kHz速率计算这些值。每次到达阈值时， 就会产生一个脉冲，并会从内部寄存器中减去该阈值。此 刻电能的符号即被视作有功功率的符号(更多信息参见“有 功功率计算的符号”部分)。 WATTACC BITS IN ACCMODE[7:0] REVAPA BIT IN STATUS0[31:0] AWATTHR[31:0] INSTANTANEOUS PHASE A ACTIVE POWER COMPUTED IN DIGITAL SIGNAL PROCESSOR INTERNAL ACCUMULATOR 32-BIT REGISTER 34 27 26 WTHR 0 0 图76. 总有功功率累计 Rev. 0 | Page 54 of 120 11116-070 THRESHOLD ADE7978/ADE7933/ADE7932 各 相 基 波 有 功 功 率 累 计 到 32位 带 符 号 AFWATTHR、 BFWATTHR和 CFWATTHR寄 存 器 (地 址 0xE403至 地 址 0xE405)。当有功功率为正值时，有功电能寄存器内容可以 滚动增加至负满量程(0x80000000)，并且值会继续增加。 相反，如果有功功率为负值，则电能寄存器会下溢至正满 量程(0x7FFFFFFF)，并且值会继续减小。 第二阶段是将第一阶段产生的脉冲累计至内部32位累计寄 存器中。这类寄存器的内容会在器件访问瓦时寄存器 xWATTHR和xFWATTHR时送入这些瓦时寄存器中。图77 显示了这一过程。 THRESHOLD 当xWATTHR寄存器之一半满时，ADE7978会提供一个状 态标志。当其中一个xWATTHR寄存器的位30发生变化 时，STATUS0寄存器(地址0xE502)的位0 (AEHF)置1，表示这 些寄存器的其中一个已经半满。 FIRST STAGE OF ACTIVE POWER ACCUMULATION 11116-071 PULSES GENERATED AFTER FIRST STAGE 1 PULSE = 1LSB OF WATTHR[31:0] 图77. DSP内的有功功率累计 将8位无符号WTHR寄存器(地址0xEA02)连接至等于0的27 位，构成阈值。WTHR寄存器由用户配置，适用于所有相 位的总有功功率和基波功率。其值取决于瓦时寄存器中1 LSB代表多少电能。例如，若xWATTHR寄存器中1 LSB相 当于10n Wh，其中n为整数，则WTHR使用下式计算： WTHR = PMAX × f S × 3600 × 10 n (31) VFS × I FS × 2 27 其中： PMAX = 26,991,271 = 0x19BDAA7，即ADC输入为满量程时 计算出的瞬时功率。 fS = 1.024 MHz，即DSP以8 kHz速率计算的每个瞬时功率的 累计频率。 V FS和I FS分别为ADC输入为满量程时相位电压和电流的有 效值。 WTHR寄存器是一个8位无符号数，因此最大值为2 − 1，其 默认值为0x3。避免使用低于3的值(2或1)；0不能使用，因 为阈值必须是非零值。 8 这种离散时间累加或相加相当于在连续时间内进行积分处 理，如公式32所示： ∞  Energy = ∫ p (t ) dt = Lim  ∑ p (nT ) × T  T→0 n=0  • 如果有功功率为正值，当瓦时寄存器从0x3FFFFFFF递增 到0x40000000时，它变为半满。 • 如果有功功率为负值，当瓦时寄存器从0xC0000000递减 到0xBFFFFFFF时，它变为半满。 类似地，当其中一个xFWATTHR寄存器的位30发生变化 时，STATUS0寄存器的位1 (FAEHF)置1，表示这些寄存器的 其中一个已经半满。 设置MASK0寄存器的位[1:0]，可以使能FAEHF和AEHF中 断 。 使 能 后 ， 当 其 中 一 个 电 能 寄 存 器 xWATTHR(对 于 AEHF中断)或xFWATTHR(对于FAEHF中断)变为半满时， IRQ0引 脚 即 会 变 为 低 电 平 ， 且 状 态 位 置 1。 将 1写 入 STATUS0寄存器的相应位，便可将该状态位清0并使IRQ0 引脚回到高电平。 将LCYCMODE寄存器(地址0xE702)的位6 (RSTREAD)置1， 可以对所有瓦时累计寄存器使能“读取并复位”操作，也就 是在读操作之后将寄存器复位至0。 稳定负载下的积分时间 累计寄存器的离散时间采样周期(T)为976.5625 ns(频率为 1.024 MHz)。当模拟输入端为满量程正弦波信号且功率增 益寄存器设为0x00000时，每个LPF2的平均字值为PMAX = 26,991,271。如果WTHR寄存器阈值设置为3(最小建议值)， 则第一阶段累加器每隔一定时间产生一个脉冲，并将其增 加到瓦时寄存器，该时间由下式计算： 3 × 2 27 (32) PMAX × 1.024 × 10 6 = 14.5683 µs 瓦时累计寄存器中可以存储的最大值为231 − 1或0x7FFFFFFF， 一旦超过该值即会发生上溢。积分时间通过下式计算： 其中： n为离散时间采样数。 T为采样周期。 时间 = 0x7FFFFFFF × 14.5683 μs = 8时41分25秒 ADE7978将各相总有功功率累计到32位带符号AWATTHR、 BWAT THR和 CWAT THR寄 存 器 (地 址 0xE400至 地 址 0xE402)。 Rev. 0 | Page 55 of 120 (33) ADE7978/ADE7933/ADE7932 电能累计模式 线路周期有功电能累计模式 有功功率根据ACCMODE寄存器的位[5:4] (CONSEL[1:0])的 配置，在每个32位瓦时累计寄存器(AWATTHR、BWATTHR、CWATTHR、AFWATTHR、BFWATTHR和CFWATTHR)中累计(参见表21)。 在线路周期电能累计模式下，电能累计与电压通道的过零 事件同步，以便累计整数个半波周期上的有功电能。通过 将整数个线路周期上的有功电能相加，可以将有功电能的 正弦波成分降至0。这样可以消除电能计算上的所有纹波， 并能够精确累计较短时间内的电能。线路周期电能累计模 式可以极大地简化电能校准，并明显降低校准电表所需的 时间。 表21. 瓦时累计寄存器的输入 AWATTHR AFWATTHR VA × IA VA × IA 10 11 保留 VA × IA 1 BWATTHR BFWATTHR VB × IB VB × IB VB = VA − VC1 CWATTHR CFWATTHR VC × IC VC × IC VB × IB VB = −VA VC × IC 在线路周期电能累计模式下，ADE7978会在整数个线路周 期 之 后 将 32位 内 部 累 计 寄 存 器 中 累 计 的 有 功 电 能 送 入 xWATTHR或xFWATTHR寄存器(参见图78)。半波周期数 通过LINECYC寄存器(地址0xE60C)指定。 ZXSEL[0] IN LCYCMODE[7:0] 参见“三相三线配置中的BWATTHR和BFWATTHR累计寄存器”部分。 ZEROCROSSING DETECTION (PHASE A) 根据三相电表服务的具体情况，选择合适的公式来计算有 功功率。ANSI C12.10标准定义了电表的不同配置。表22描 述了上述不同配置中要选择的模式。 ZXSEL[1] IN LCYCMODE[7:0] ZEROCROSSING DETECTION (PHASE B) 表22. 电能表配置 ANSI电能表 5S/13S 8S/15S 9S/16S 配置 三线三角形 四线三角形 四线Y形 LINECYC[15:0] CONSEL[1:0] 位 01 11 00 CALIBRATION CONTROL ZXSEL[2] IN LCYCMODE[7:0] 图编号 图105 图106 图103 ZEROCROSSING DETECTION (PHASE C) ACCMODE寄存器的位[1:0] (WATTACC[1:0])决定了如何在 瓦时寄存器中累计有功功率，以及如何根据总有功功率和 基波有功功率来产生CF频率输出。更多信息请参见“电能 频率转换”部分。 APGAIN 为避免B相相关功率引起频率输出引脚(CF1、CF2或CF3)内 的任何误差，应将COMPMODE寄存器(地址0xE60E)中的 TERMSEL1[1]、TERMSEL2[1]或TERMSEL3[1]设为0，以禁 用B相对电能频率转换器的贡献。更多信息请参见“电能频 率转换”部分。 AWATTHR[31:0] OUTPUT FROM LPF2 INTERNAL ACCUMULATOR 32-BIT REGISTER THRESHOLD 34 三相三线配置中的BWATTHR和BFWATTHR累计寄存器 在三相三线配置(CONSEL[1:0] = 01)中，ADE7978计算A相与 C相之间的线路电压有效值，并将结果存储于BVRMS寄存 器中(参见“三角形配置中的电压有效值”部分)。在HPF之后 提供的B相电流值为0，因此，与B相相关的功率为0。 AWATTOS 27 26 WTHR 0 0 图78. 线路周期有功电能累计模式 将LCYCMODE寄存器(地址0xE702)的位0 (LWATT)置1，可以 激活线路周期有功电能累计模式。检测到LINECYC寄存器 指定的半波周期数之后，器件就会将整数个半波周期(或过 零事件)内累计的总有功电能送入瓦时累计寄存器。使用线 路周期累计模式时，LCYCMODE寄存器的位6 (RSTREAD) 应该设为逻辑0，因为在LINECYC周期之外读取并复位瓦 时寄存器会复位电能累计值。 Rev. 0 | Page 56 of 120 11116-072 CONSEL[1:0] 00 01 ADE7978/ADE7933/ADE7932 通过设置LCYCMOD寄存器的位[5:3] (ZXSEL[x])，可以在计 算半波周期数时包含A相、B相和C相过零事件。计算过零 事件时，可以使用所有三相过零事件的任意组合。校准期 间，过零计数中一次仅应包含一相。 在电能校准周期结束时，STATUS0寄存器的位5 (LENERGY) 会被置1。MASK0寄存器中的相应屏蔽位使能时，IRQ0引 脚变为低电平。将1写入STATUS0寄存器的位5 (LENERGY)， 便可将该状态位清0并使IRQ0引脚回到高电平。 过 零 事 件 数 是 由 16位 无 符 号 寄 存 器 LINECYC指 定 。 ADE7978最多可以累计65,535个组合过零事件期间的有功 功率。请注意，内部过零计数器始终处于活动状态。因 此，将LCYCMODE寄存器的位0 (LWATT)置1时，第一个电 能 累 计 结 果 是 不 正 确 的 。 而 在 LWATT位 置 1时 ， 写 入 LINECYC寄存器可以复位过零计数器，从而确保第一个电 能累计结果是正确的。 由于线路周期累计模式下有功功率是在整数个半波周波上 进行积分，因此正弦波成分会被降至0，从而消除了电能 计算中的所有纹波。因此，使用线路周期累计模式时累计 的总电能为： e = t +nT ∫ p (t )dt t ∞ = nT ∑ Vk I k cos(φk − γk) k =1 (34) 其中，nT为累计时间。 请注意，线路周期有功电能累计与有功电能累计采用的是 相同的信号路径。这两种方法的LSB大小相等。 Rev. 0 | Page 57 of 120 ADE7978/ADE7933/ADE7932 无功功率计算 ADE7978可计算各相上的总无功功率。总无功功率的计算 包括电压和电流的所有基波和谐波成分。另外，ADE7978 还计算基波无功功率，该功率完全由电压和电流的基波成 分决定。 基波无功功率计算 总无功功率计算 ADE7978采用专有算法来计算基波无功功率，该算法需要 初始化电网频率和电压通道中测得的标称电压。所需初始 化与基波有功功率计算相同，参见“基波有功功率计算” 部分。 包含电抗元件(电感或电容)的负载会导致施加的交流电压 和所产生的电流之间出现相位差。与电抗元件相关的功率 称为无功功率，其单位为VAR。无功功率是指电压和电流 信号之一的所有谐波成分发生90°相移时电压和电流波形的 乘积。 通过将k = 1代入公式35，即可获得基波无功功率的表达式， 如下所示： FQ = V1I1 sin(φ1 − γ1) 表23提供了基波无功功率测量的建立时间。建立时间是指 功率反映ADE7978输入值所需的时间。 总无功功率等于： 表23. 基波无功功率的建立时间 ∞ Q = ∑ Vk I k sin(φk − γk) (35) k =1 其中： Vk和Ik分别是各谐波的电压和电流有效值。 φk和γk分别是各谐波的相位延迟。 ADE7978将各相瞬时总无功功率存储在AVAR、BVAR和 CVAR寄存器(地址0xE51B至地址0xE51D)。各相瞬时总无 功功率表示为： ∞ Vk k =1 V FS × Ik I FS × sin(φk − γk) × PMAX × 建立时间(ms) 375 875 无功功率增益校准 此关系式用于计算ADE7978各相的总无功功率。瞬时无功 功率信号是各相中电压信号的每个谐波乘以电流信号的对 应90°相移谐波而产生的。 xVAR = ∑ 输入信号 63% PMAX 100% PMAX 1 24 (36) 其中： V FS和I FS分别为ADC输入为满量程时相位电压和电流的有 效值。 PMAX = 26,991,271，即ADC输入为满量程且位于相内时计 算出的瞬时功率。 xVAR[23:0]波形寄存器可以通过任一串行端口接口进行访 问。更多信息，参见“波形采样模式”部分。 通过写入各相的24位VAR增益寄存器，可以在±100%范围 内 调 整 各 相 的 平 均 无 功 功 率 ： APGAIN、 BPGAIN或 CPGAIN(地址0x4399至地址0x439B)。同样的寄存器还用于 补偿ADE7978计算的其他功率。有关这些寄存器的更多信 息，参见“有功功率增益校准”部分。 无功功率失调校准 ADE7978针对各相和各无功功率都包括一个24位无功功率 失调寄存器。AVAROS、BVAROS和CVAROS寄存器(地址 0x439F至地址0x43A1)补偿总无功功率计算中的失调。 AFVAROS、BFVAROS和CFVAROS寄存器(地址0x43A6至地 址0x43A8)补偿基波无功功率计算中的失调。这些都是带 符号二进制补码寄存器，用于消除无功功率计算中的失调。 由于PCB上或芯片本身的通道间存在串扰，因此功率计算 中会存在失调。无功功率失调寄存器中的1 LSB相当于无功 功率乘法器输出中的1 LSB。采用满量程电流和电压输入时， LPF2输出为PMAX = 26,991,271。当输入为满量程−80 dB(有 功功率调低104倍)时，无功功率失调寄存器的1 LSB表示PMAX 会出现0.037%的误差。 ADE7978的串行端口采用32、16或8位字，而DSP采用28位 字。与图44所示的xIGAIN寄存器类似，24位xVAROS和 xFVAROS寄存器通过符号扩展至28位，并填充4个0，以作 为32位寄存器传输。 Rev. 0 | Page 58 of 120 ADE7978/ADE7933/ADE7932 STATUS0寄存器的REVRPx位和PHSIGN寄存器的xVARSIGN位对应于x相的无功功率，功率类型由MMODE寄存 器的位1 (REVRPSEL)来选定。 无功功率计算的符号 无功功率计算是带符号计算。表24概述了电压和电流之间 的相位差与对应无功功率计算符号之间的关系。 通过设置MASK0寄存器的位[12:10]，可以使能与STATUS0 寄存器的位[12:10](REVRPC、REVRPB和REVRPA)相关的 中断。使能这类中断后，每当发生符号变化时，IRQ0引脚 即会变为低电平，状态位会置1。为了找到触发中断的相 位，应在读取STATUS0寄存器后马上读取PHSIGN寄存 器。将1写入STATUS0寄存器的相应位，便可将该状态位 清0并使IRQ0引脚回到高电平。 表24. 无功功率计算的符号 1 无功功率的符号 正 负 Φ定义为电压信号减去电流信号所得的相位角度；也就是说，如果是感性 负载，Φ为正；如果是容性负载，则为负。 ADE7978内置符号检测电路来支持无功功率计算，该电路 可以监控总无功功率或基波无功功率。如“无功电能计算” 部分所述，无功电能累计是分两个阶段执行的。每次在电 能累计中的第一阶段结束时检测到符号变化，即内部累加 器的电能累加值达到VARTHR寄存器阈值之后，就会触发 专用中断。各相无功功率的符号可以从PHSIGN寄存器(地 址0xE617)读取。 无功电能计算 无功电能是无功功率的积分形式。 Reactive Energy = ∫ q(t) dt 与有功功率类似，ADE7978分两个阶段实现无功功率信号 的积分处理(参见图79)。该过程对于总无功功率和基波无 功功率是相同的。 MMODE寄存器(地址0xE700)的位1 (REVRPSEL)指定所监控 的无功功率类型。当REVRPSEL为0(默认值)时，监控的是 总无功功率。当REVRPSEL为1时，监控的是基波无功功率。 第一阶段以1.024 MHz速率累计瞬时相位总无功功率或基波 无功功率，DSP以8 kHz速率计算这些值。每次到达阈值时， 就会产生一个脉冲，并会从内部寄存器中减去该阈值。此 刻电能的符号即被视作无功功率的符号(更多信息参见“无 功功率计算的符号”部分)。 当MMODE寄存器的位1 (REVRPSEL)所选功率上发生符号变 化时，STATUS0寄存器的位[12:10](REVRPC、REVRPB和 REVRPA)就会置1。 第二阶段是将第一阶段产生的脉冲累计至内部32位累计寄 存器中。这类寄存器的内容会在器件访问var-hour寄存器 (xVARHR和 xFVARHR)时 送 入 这 些 var-hour寄 存 器 中 。 AVARHR、BVARHR、CVARHR、AFVARHR、BFVARHR 和CFVARHR表示相位总/基波无功功率。图79显示了这一 过程。 PHSIGN寄存器的位[6:4](CVARSIGN、BVARSIGN和AVARSIGN)会 与 STATUS0寄 存 器 中 的 REVRPC、 REVRPB和 REVRPA位同时置1。xVARSIGN位指示无功功率的符号。 这些位设为0时，无功功率为正数。这些位设为1时，无功 功率为负数。 CURRENT SIGNAL FROM HPF APGAIN TOTAL REACTIVE POWER ALGORITHM VOLTAGE SIGNAL FROM HPF DIGITAL SIGNAL PROCESSOR (37) AVAROS VARACC BITS IN ACCMODE[7:0] REVRPA BIT IN STATUS0[31:0] AVARHR[31:0] INTERNAL ACCUMULATOR : 32-BIT REGISTER AVAR THRESHOLD 24 34 27 26 VARTHR 图79. 总无功电能累计 Rev. 0 | Page 59 of 120 0 0 11116-073 Φ1 从0到+180 从−180到0 ADE7978/ADE7933/ADE7932 将8位无符号VARTHR寄存器(地址0xEA03)连接至等于0的 27位，构成阈值。VARTHR寄存器由用户配置，适用于所 有相位的总无功功率和基波功率。其值取决于var-hour寄 存器中1 LSB代表多少电能。例如，若xVARHR寄存器中1 LSB 相当于[10n varh]个无功电度(varh)，其中n为整数，可以通 过下式得出VARTHR寄存器的值： VARTHR = PMAX × f s × 3600 × 10 n VFS × I FS × 2 27 (38) 其中： PMAX = 26,991,271 = 0x19BDAA7，即ADC输入为满量程时 计算出的瞬时功率。 fS = 1.024 MHz，即DSP以8 kHz速率计算的每个瞬时功率的 累计频率。 V FS和I FS分别为ADC输入为满量程时相位电压和电流的有 效值。 VARTHR寄存器是一个8位无符号数，因此最大值为28 − 1， 其默认值为0x3。避免使用低于3的值(2或1)；0不能使用， 因为阈值必须是非零值。 这种离散时间累加或相加相当于在连续时间内进行积分处 理，如公式39所示：  ∞  Reactive Energy = ∫ q(t)dt = Lim  ∑ q(nT) × T  T →0 n = 0   当xVARHR寄存器之一半满时，ADE7978会提供一个状态 标志。当其中一个xVARHR寄存器的位30发生变化时， STATUS0寄存器(地址0xE502)的位2 (REHF)置1，表示这些 寄存器的其中一个已经半满。 • 如果无功功率为正值，当var-hour寄存器从0x3FFFFFFF 递增到0x40000000时，它变为半满。 • 如果无功功率为负值，当var-hour寄存器从0xC0000000 递减到0xBFFFFFFF时，它变为半满。 类似地，当其中一个xFVARHR寄存器的位30发生变化时， STATUS0寄存器的位3 (FREHF)会置1，以表示这些寄存器的 其中一个已经半满。 设置MASK0寄存器的位[3:2]，可以使能FREHF和REHF中 断。使能后，当其中一个电能寄存器xVARHR(对于REHF 中断)或xFVARHR(对于FREHF中断)变为半满时，IRQ0引 脚即会变为低电平，且状态位置1。将1写入STATUS0寄存 器的相应位，便可将该状态位清0并使IRQ0引脚回到高电平。 将LCYCMODE寄存器(地址0xE702)的位6 (RSTREAD)置1， 可以对所有var-hour累计寄存器使能“读取并复位”操作，也 就是在读操作之后将寄存器复位至0。 稳定负载下的积分时间 (39) 其中： n为离散时间采样数。 T为采样周期。 ADE7978将各相总无功功率累计到32位带符号AVARHR、 BVARHR和CVARHR寄存器(地址0xE406至地址0xE408)。 各 相 基 波 无 功 功 率 累 计 到 32位 带 符 号 AFVARHR、 BFVARHR和CFVARHR寄存器(地址0xE409至地址0xE40B)。 当无功功率为正值时，无功电能寄存器内容可以滚动增加 至负满量程(0x80000000)，并且值会继续增加。相反，如 果无功功率为负值，则电能寄存器会下溢至正满量程 (0x7FFFFFFF)，并且值会继续减小。 累计寄存器的离散时间采样周期(T)为976.5625 ns(频率为 1.024 MHz)。当模拟输入采用满量程正弦波信号且电压和电 流信号之间存在90°相位差(无功功率最大可能值)时，表示 无功功率的平均字值为PMAX = 26,991,271。如果VARTHR 寄存器阈值设置为3(最小建议值)，则第一阶段累加器每隔 一定时间产生一个脉冲，并将其增加到var-hour寄存器， 该时间由下式计算： 3 × 2 27 PMAX × 1.024 × 10 6 = 14.5683 µs var-hour累计寄存器中可以存储的最大值为231 − 1或0x7FFFFFFF， 一旦超过该值即会发生上溢。积分时间通过下式计算： 时间 = 0x7FFFFFFF x 14.5683 μs = 8时41分25秒 Rev. 0 | Page 60 of 120 (40) ADE7978/ADE7933/ADE7932 电能累计模式 无功功率根据ACCMODE寄存器的位[5:4] (CONSEL[1:0])的 配置，在每个32位var-hour累计寄存器(AVARHR、BVARHR、 CVARHR、AFVARHR、BFVARHR和CFVARHR)中累计(参 见表25)。请注意，IA’、IB’和IC’都是相移电流波形。 表25. Var-Hour累计寄存器的输入 10 11 1 保留 VA × IA’ BVARHR, BFVARHR VB × IB’ VB × IB’ VB = VA − VC1 CVARHR, CFVARHR VC × IC’ VC × IC’ VB × IB’ VB = −VA VC × IC’ ZXSEL[0] IN LCYCMODE[7:0] ZEROCROSSING DETECTION (PHASE A) ZXSEL[1] IN LCYCMODE[7:0] LINECYC[15:0] ZEROCROSSING DETECTION (PHASE B) CALIBRATION CONTROL ZXSEL[2] IN LCYCMODE[7:0] ZEROCROSSING DETECTION (PHASE C) 参见“三相三线配置中的BWATTHR和BFWATTHR累计寄存器”部分。 ACCMODE寄存器的位[3:2] (VARACC[1:0])决定了如何在 Var-hour寄存器中累计无功功率，以及如何根据总有功和 无功功率、基波有功和无功功率来产生CF频率输出。更多 信息请参见“电能频率转换”部分。 APGAIN 为避免B相相关功率引起频率输出引脚(CF1、CF2或CF3)内 的任何误差，应将COMPMODE寄存器(地址0xE60E)中的 TERMSEL1[1]、TERMSEL2[1]或TERMSEL3[1]设为0，以禁 用B相对电能频率转换器的贡献。更多信息请参见“电能频 率转换”部分。 线路周期无功电能累计模式 在线路周期电能累计模式下，电能累计与电压通道的过零 事件同步，以便累计整数个半波周期上的无功电能。通过 将整数个线路周期上的无功电能相加，可以将无功电能的 正弦波成分降至0。这样可以消除电能计算上的所有纹波，并 能够精确累计较短时间内的电能。线路周期电能累计模式 可以极大地简化电能校准，并明显降低校准电表所需的 时间。 AVARHR[31:0] INTERNAL ACCUMULATOR OUTPUT FROM TOTAL REACTIVE POWER ALGORITHM 三相三线配置中的BWATTHR和BFWATTHR累计寄存器 在三相三线配置(CONSEL[1:0] = 01)中，ADE7978计算A相与 C相之间的线路电压有效值，并将结果存储于BVRMS寄存 器中(参见“三角形配置中的电压有效值”部分)。在HPF之后 提供的B相电流值为0，因此，与B相相关的功率为0。 AVAROS 32-BIT REGISTER THRESHOLD 34 27 26 VARTHR 0 0 11116-074 CONSEL[1:0] 00 01 AVARHR, AFVARHR VA × IA’ VA × IA’ 在线路周期电能累计模式下，ADE7978会在整数个线路周 期 之 后 将 32位 内 部 累 计 寄 存 器 中 累 计 的 无 功 电 能 送 入 xVARHR或xFVARHR寄存器(参见图80)。半波周期数通过 LINECYC寄存器(地址0xE60C)指定。 图80. 线路周期总无功电能累计模式 将LCYCMODE寄存器(地址0xE702)的位1 (LVAR)置1，可以 激活线路周期无功电能累计模式。检测到LINECYC寄存器 指定的半波周期数之后，器件就会将整数个半波周期(或过 零事件)内累计的总无功电能送入var-hour累计寄存器。使 用 线 路 周 期 累 计 模 式 时 ， LCYCMODE寄 存 器 的 位 6 (RSTREAD)应该设为逻辑0，因为在LINECYC周期之外读 取并复位var-hour寄存器会复位电能累计值。 通过设置LCYCMOD寄存器的位[5:3] (ZXSEL[x])，可以在计 算半波周期数时包含A相、B相和C相过零事件。计算过零 事件时，可以使用所有三相过零事件的任意组合。校准期 间，过零计数中一次仅应包含一相。 有 关 线 路 周 期 累 计 模 式 下 如 何 设 置 LINECYC寄 存 器 和 MASK0寄存器的位5 (LENERGY)的更多信息，请参见“线路 周期有功电能累计模式”部分。 Rev. 0 | Page 61 of 120 ADE7978/ADE7933/ADE7932 视在功率计算 视在功率指能够向负载提供的最大有功功率。获取视在功 率的一种方法是将电压有效值乘以电流有效值(也称为算术 视在功率)。 S = V rms × I rms (41) 其中： S为视在功率。 V rms和I rms分别是电压和电流有效值。 ADE7978将各相瞬时视在功率存储在AVA、BVA和CVA寄存 器(地址0xE51E至地址0xE520)。视在功率的计算公式为： V × I × PMAX × 1 通过写入相应的24位相位增益寄存器，可以在±100%范围 内 调 整 各 相 的 平 均 视 在 功 率 ： APGAIN、 BPGAIN或 CPGAIN(地址0x4399至地址0x439B)。同样的寄存器还用于 补偿ADE7978计算的其他功率。有关这些寄存器的更多信 息，参见“有功功率增益校准”部分。 视在功率失调校准 ADE7978可 计 算 各 相 上 的 算 术 视 在 功 率 。 图 81显 示 了 ADE7978上各相计算视在功率时的信号处理。由于V rms和 I rms包含所有谐波信息，因此ADE7978计算的视在功率为总 视在功率。ADE7978不计算基波视在功率。 xVA = 视在功率增益校准 每个有效值测量均包含失调补偿寄存器，用于校准并消除 有效值中的直流成分(参见“有效值测量”部分)。在视在功 率信号处理中，电压和电流有效值会相乘。由于有效值相 乘并不会产生任何额外失调，因此视在功率信号处理中无 需专用的失调补偿。各相视在功率测量的失调补偿是通过 校准各个有效值测量来实现的。 使用VNOM计算视在功率 (42) ADE7978可以将相电流有效值与24位带符号VNOM寄存器(地 址0xE533)中外部引入的电压有效值相乘来计算视在功率。 其中： V和I分别是相位电压和电流的有效值。 V FS和I FS分别为ADC输入为满量程时相位电压和电流的有 效值。 PMAX = 26,991,271，即ADC输入为满量程且位于相内时计 算出的瞬时功率。 当 COMPMODE寄 存 器 (地 址 0xE60E)的 位 [13:11] (VNOMCEN、VNOMBEN或VNOMAEN)之一置1时，即会 通过此方式计算指定相位(VNOMxEN所对应的x相)上的视 在功率。当VNOMxEN位清0(默认值)时，计算的是算术视 在功率。 VFS I FS 24 xVA[23:0]波形寄存器可以通过任一串行端口接口进行访 问。更多信息，参见“波形采样模式”部分。 ADE7978还可以将相位电流有效值与外部引入的电压有效 值相乘来计算视在功率。更多信息请参见“使用VNOM计 算视在功率”部分。 VNOM寄存器值可计算如下： VNOM = V/VFS × 3,761,808 (43) 其中： V是标称相电压有效值。 VFS为ADC输入为满量程时相电压的有效值。 ADE7978的串行端口采用32、16或8位字，而DSP采用28位 字。与SAGLVL寄存器一样，VNOM寄存器是作为32位寄 存器来传输的，其中八个MSB以0填充(参见图61)。 Rev. 0 | Page 62 of 120 ADE7978/ADE7933/ADE7932 VATHR寄存器是一个8位无符号数字，因此最大值为28 − 1， 其默认值为0x3。避免使用低于3的值(2或1)；0不能使用， 因为阈值必须是非零值。 视在电能计算 视在电能是视在功率的积分形式。 Apparent Energy = ∫ s(t) dt (44) 这种离散时间累加或相加相当于在连续时间内进行积分处 理，如公式46所示： ADE7978分两个阶段实现视在功率信号的积分处理(参见图 81)。第一阶段以1.024 MHz速率累计瞬时视在功率，DSP以 8 kHz速率计算这些值。每次到达阈值时，就会产生一个脉 冲，并会从内部寄存器中减去该阈值。第二阶段是将第一 阶段产生的脉冲累计至内部32位累计寄存器中。这类寄存 器的内容会在器件访问VA-hour寄存器(xVAHR)时送入这些 寄存器中。图81显示了这一过程。  ∞  Apparent Energy = ∫ s(t)dt = Lim  ∑ s(nT) × T  T →0 n = 0   其中： n为离散时间采样数。 T为采样周期。 将8位无符号VATHR寄存器(地址0xEA04)连接至等于0的27 位，构成阈值。VATHR寄存器由用户配置，其值决定VA 时寄存器中1 LSB代表多少电能。例如，若xVAHR寄存器中 1 LSB相当于10n VAh视在电能，其中n为整数，则VATHR使 用下式计算： ADE7978将 各 相 视 在 功 率 累 计 到 32位 带 符 号 AVAHR、 BVAHR和CVAHR寄存器(地址0xE40C至地址0xE40E)。当 视在功率为正值时，视在电能寄存器内容可以滚动增加至 负满量程(0x80000000)，并且值会继续增加。 当xVAHR寄存器之一半满时，ADE7978会提供一个状态标 志 。 当 其 中 一 个 xVAHR寄 存 器 的 位 30发 生 变 化 时 ， STATUS0寄存器(地址0xE502)的位4 (VAEHF)置1，表示这些 寄存器的其中一个已经半满。由于视在功率始终为正值且 x VA H R 寄 存 器 带 符 号 ， 因 此 当 VA- h o u r 寄 存 器 从 0x3FFFFFFF递增到0x40000000时，它变为半满。 (45) VFS × I FS × 2 27 其中： PMAX = 26,991,271 = 0x19BDAA7，即ADC输入为满量程时 计算出的瞬时功率。 fS = 1.024 MHz，即DSP以8 kHz速率计算的每个瞬时功率的 累计频率。 V FS和I FS分别为ADC输入为满量程时相位电压和电流的有 效值。 将MASK0寄存器中的位4 (VAEHF)置1可使能VAEHF中断。 使能后，当其中一个视在电能寄存器(xVAHR)变为半满 时，IRQ0引脚即会变为低电平，且状态位会置1。将1写入 STATUS0寄存器的位4 (VAEHF)，便可将该状态位清0并使 IRQ0引脚回到高电平。 将LCYCMODE寄存器(地址0xE702)的位6 (RSTREAD)置1， 可以对所有xVAHR累计寄存器使能“读取并复位”操作，也 就是在读操作之后将寄存器复位至0。 APGAIN AIRMS AVAHR[31:0] INTERNAL ACCUMULATOR AVRMS DIGITAL SIGNAL PROCESSOR : 32-BIT REGISTER AVA THRESHOLD 24 34 27 26 VATHR 0 0 图81. 视在功率数据流和视在电能累计 Rev. 0 | Page 63 of 120 11116-075 VATHR = PMAX × f s × 3600 × 10 n (46) ADE7978/ADE7933/ADE7932 稳定负载下的积分时间 线路周期视在电能累计模式 累计寄存器的离散时间采样周期(T)为976.5625 ns(频率为 1.024 MHz)。当模拟输入采用满量程纯正弦波信号时，表示 视在功率的平均字值为PMAX。如果VATHR寄存器阈值设 置为3(最小建议值)，则第一阶段累加器每隔一定时间产生 一个脉冲，并将其增加到xVAHR寄存器，该时间由下式 计算： 在线路周期电能累计模式下，电能累计与电压通道的过零 事件同步，以便累计整数个半波周期上的视在电能。在线 路周期电能累计模式下，ADE7978会在整数个线路周期之 后将32位内部累计寄存器中累计的视在电能送入xVAHR寄 存器(参见图82)。半波周期数通过LINECYC寄存器(地址 0xE60C)指定。 PMAX × 1.024 × 10 6 = 14.5683 µs ZXSEL[0] IN LCYCMODE[7:0] ZEROCROSSING DETECTION (PHASE A) xVAHR累计寄存器中可以存储的最大值为231 − 1或0x7FFFFFFF， 一旦超过该值即会发生上溢。积分时间通过下式计算： 时间 = 0x7FFFFFFF x 14.5683 μs = 8时41分25秒 (47) ZEROCROSSING DETECTION (PHASE B) 电能累计模式 视在功率根据ACCMODE寄存器的位[5:4] (CONSEL[1:0])的 配置，在每个32位VA-hour累计寄存器(AVAHR、BVAHR和 CVAHR)中累计(参见表26)。 CONSEL[1:0] AVAHR BVAHR 00 AVRMS × AIRMS BVRMS × BIRMS 01 AVRMS × AIRMS BVRMS × BIRMS VB = VA − VC1 10 保留 11 AVRMS × AIRMS BVRMS × BIRMS VB = −VA 1 CVAHR CVRMS × CIRMS CVRMS × CIRMS CALIBRATION CONTROL ZXSEL[2] IN LCYCMODE[7:0] ZEROCROSSING DETECTION (PHASE C) AIRMS 表26. VA-Hour累计寄存器的输入 LINECYC[15:0] ZXSEL[1] IN LCYCMODE[7:0] APGAIN AVAHR[31:0] INTERNAL ACCUMULATOR 32-BIT REGISTER AVRMS THRESHOLD 34 CVRMS × CIRMS 27 26 VATHR 0 0 图82. 线路周期视在电能累计模式 参见“三相三线配置中的BWATTHR和BFWATTHR累计寄存器”部分。 三相三线配置中的BWATTHR和BFWATTHR累计寄存器 在三相三线配置(CONSEL[1:0] = 01)中，ADE7978计算A相与 C相之间的线路电压有效值，并将结果存储于BVRMS寄存 器中(参见“三角形配置中的电压有效值”部分)。在HPF之后 提供的B相电流值为0，因此，与B相相关的功率为0。 为避免B相相关功率引起频率输出引脚(CF1、CF2或CF3)内 的任何误差，应将COMPMODE寄存器(地址0xE60E)中的 TERMSEL1[1]、TERMSEL2[1]或TERMSEL3[1]设为0，以禁 用B相对电能频率转换器的贡献。更多信息请参见“电能频 率转换”部分。 将LCYCMODE寄存器(地址0xE702)的位2 (LVA)置1，可以激 活线路周期视在电能累计模式。检测到LINECYC寄存器指 定的半波周期数之后，器件就会将整数个半波周期(或过零 事件)内累计的视在电能送入xVAHR累计寄存器。使用线 路周期累计模式时，LCYCMODE寄存器的位6 (RSTREAD) 应该设为逻辑0，因为在LINECYC周期之外读取并复位 xVAHR寄存器会复位电能累计值。 通过设置LCYCMOD寄存器的位[5:3] (ZXSEL[x])，可以在计 算半波周期数时包含A相、B相和C相过零事件。计算过零 事件时，可以使用所有三相过零事件的任意组合。校准期 间，过零计数中一次仅应包含一相。 有 关 线 路 周 期 累 计 模 式 下 如 何 设 置 LINECYC寄 存 器 和 MASK0寄存器的位5 (LENERGY)的更多信息，请参见“线路 周期有功电能累计模式”部分。 Rev. 0 | Page 64 of 120 11116-076 3 × 2 27 ADE7978/ADE7933/ADE7932 功率因数计算和总谐波失真计算 功率因数计算 ADE7978可在所有相上同时执行直接功率因数测量。交流 电路的功率因数指流入负载的总有功功率与视在功率之 比。绝对功率因数测量用“超前”或“滞后”来描述，表示电 流波形超前或滞后于电压波形。当电流波形超前于电压波 形时，负载为容性，功率因数为负值。当电流波形滞后于 电压波形时，负载为感性，功率因数为正值。图83显示了 电流波形与电压波形的关系。 ACTIVE (–) REACTIVE (–) PF (+) ACTIVE (+) REACTIVE (–) PF (–) PF = –0.5 θ = –60° PF = +0.5 默认情况下，瞬时总相有功和视在功率用来计算功率因 数，寄存器以8 kHz的速率更新。符号位从各相的瞬时总无 功电能测量获得。 如果功率因数测量需要更多均值计算，ADE7978可通过有 功和视在电能的线路周期累计测量来决定功率因数。该选 项可提供更稳定的功率因数读数。 若要利用线路周期累计模式来确定功率因数，ADE7978须 配置如下： CAPACITIVE: CURRENT LEADS VOLTAGE θ = +60° ADE7978可在所有相上同时执行功率因数测量。读数存储 在三个16位带符号二进制补码寄存器中：A相的APF(地址 0xE902)、B相的BPF(地址0xE903)、C相的CPF(地址0xE904)。 这些寄存器的MSB表示功率因数的极性。APF、BPF和CPF 寄存器的1 LSB相当于2-15的权重。因此，最大寄存器值0x7FFF 相当于功率因数值为1，最小寄存器值0x8000相当于功率因 数为−1。如果由于失调和增益校准，功率因数超出−1至+1 范围，结果将依据基波无功功率符号设置为−1或+1。 V • LCYCMODE寄存器(地址0xE702)的PFMODE位(位7)置1。 ACTIVE (–) REACTIVE (+) PF (–) ACTIVE (+) REACTIVE (+) PF (+) INDUCTIVE: CURRENT LAGS VOLTAGE 11116-077 I 图83. 容性负载和感性负载 如图83所示，当负载为容性时，无功功率测量结果为负 值；当负载为感性时，无功功率测量结果为正值。因此， 无功功率的符号可以反映功率因数的符号。ADE7978采用 总无功功率的符号作为绝对功率因数的符号。如果总无功 功率处于空载状态，则功率因数的符号是总有功功率的 符号。 公式48显示了功率因数的数学定义。 Power Factor = (Sign Total Reactive Power) × Total Active Power • LCYCMODE寄存器的LWATT和LVA位置1，使能有功电 能和视在电能的线路周期累计模式。功率因数测量的更 新速率现在是整数个半波周期，可将其写入LINECYC寄 存器(地址0xE60C)。 关于配置线路周期累计模式的详细信息，参见“线路周期 有功电能累计模式”部分和“线路周期视在电能累计模式” 部分。 请注意，如果使能空载检测(参见“空载条件”部分)，则空 载条件会影响功率因数测量。如果视在电能空载条件为 真，则功率因数测量设为1。如果基于总有功和无功电能 的空载条件为真，则功率因数测量设为0。 (48) Apparent Power Rev. 0 | Page 65 of 120 ADE7978/ADE7933/ADE7932 总谐波失真计算 ADE7978可计算所有相电流和电压的总谐波失真(THD)。 THD计算公式如下所示： THD I = THDV = I 2 − I 12 I1 (49) V 2 − V12 THD计 算 结 果 存 储 在 AV THD、 AITHD、 BV THD、 BITHD、CVTHD和CITHD寄存器中(地址0xE521至地址 0xE526)。这些寄存器是3.21符号格式的24位寄存器。也就 是说比率限于+3.9999，任何更大的结果都会箝位于该值。 与 xIRMS和 xFIRMS寄 存 器 类 似 ， 24位 带 符 号 xITHD和 xVTHD寄存器是作为32位寄存器来传输的，其中八个MSB 以0填充(参见图67)。 V1 其中： I和V是相电流和电压的有效值，存储在AIRMS、AVRMS、 BIRMS、BVRMS、CIRMS和CVRMS寄存器中。 I 1 和 V 1 是 基 波 有 效 值 ， 存 储 在 AFIRMS、 AFVRMS、 BFIRMS、BFVRMS、CFIRMS和CFVRMS寄存器中。 Rev. 0 | Page 66 of 120 ADE7978/ADE7933/ADE7932 波形采样模式 ADE7978每隔125 μs(速率为8 kHz)向24位带符号寄存器中存 入一次电流和电压波形采样数据，以及有功/无功/视在功 率输出和总谐波失真值，这些寄存器可以通过任一串行端 口接口进行访问。表27列出了这些寄存器。 STATUS0寄存器(地址0xE502)的位17 (DREADY)用于表示何 时可使用I2C或SPI串行端口来读取表27中列出的寄存器。 通过将MASK0寄存器(地址0xE50A)的位17 (DREADY)置1， 可以使能该事件的中断。有关DREADY位的更多信息，参 见“数字信号处理器”部分。 此外，当CONFIG寄存器(地址0xE618)的位[1:0] (ZX_DREADY) 设为00时，ZX/DREADY引脚选择DREADY功能。这种情 况下，STATUS0寄存器中的DREADY位置1后大约70 ns，ZX/ DREADY引脚变为低电平。ZX/DREADY引脚保持低电平 10 µs，然后变为高电平。ZX/DREADY引脚的低到高转换可 用来启动对波形样本寄存器的突发读取。更多信息请参见 “I2C突发读取操作”和“SPI突发读取操作”部分。ADE7978内 置一个高速数据采集(HSDC)端口，专门设计用来快速访问 以下波形样本寄存器：IAWV、IBWV、ICWV、INWV、 VAWV、VBWV、VCWV、AWATT、BWATT、CWATT、 AVAR、BVAR、CVAR、AVA、BVA和CVA。有关HSDC接 口的更多信息，请参阅“HSDC接口”部分。 ADE7978的串行端口采用32、16或8位字，而DSP采用28位 字。与图44所示的xIGAIN寄存器类似，表27所列的寄存器 通过符号扩展至28位，并填充4个0，以作为32位寄存器 传输。 表27. 波形样本寄存器 寄存器 IAWV IBWV ICWV INWV VAWV VBWV VCWV VA2WV VB2WV VC2WV VNWV VN2WV AVA BVA CVA AWATT BWATT CWATT AVAR BVAR CVAR AVTHD AITHD BVTHD BITHD CVTHD CITHD Rev. 0 | Page 67 of 120 说明 A相电流 B相电流 C相电流 零线电流 A相电压 B相电压 C相电压 A相辅助电压 B相辅助电压 C相辅助电压 零线电压 零线辅助电压 A相视在功率 B相视在功率 C相视在功率 A相总有功功率 B相总有功功率 C相总有功功率 A相总无功功率 B相总无功功率 C相总无功功率 A相电压总谐波失真 A相电流总谐波失真 B相电压总谐波失真 B相电流总谐波失真 C相电压总谐波失真 C相电流总谐波失真 ADE7978/ADE7933/ADE7932 电能频率转换 ADE7978提供三个频率输出引脚：CF1、CF2和CF3。CF3 引脚可以和HSDC接口的HSCLK引脚复用。使能HSDC时， 即会禁用该引脚的CF3功能。CF1和CF2引脚始终处于可用 状态。 通过两组位来规定CFx引脚上转换的功率：TERMSELx[2:0] 位和CFxSEL[2:0]位。 TERMSELx[2:0]位 COMPMODE寄存器(地址0xE60E)的位[2:0] (TERMSEL1[2:0])、 位[5:3] (TERMSEL2[2:0])和位[8:6] (TERMSEL3[2:0])指定电 能频率转换中要将哪些相位相加。 经过出厂时的初始校准之后，制造商或最终客户需要检验 电表校准。检验电表校准的一种简单方法是在稳定负载条 件下提供与有功、无功或视在功率成正比的输出频率。这 类输出频率可以为外部校准设备提供简单的单线光隔离接 口。图84显示了ADE7978中的电能频率转换。 • TERMSEL1[2:0]位配置CF1引脚。 • TERMSEL2[2:0]位配置CF2引脚。 • TERMSEL3[2:0]位配置CF3引脚。 DSP会计算所有相功率的瞬时值：总有功功率、基波有功 功率、总无功功率、基波无功功率和视在功率。电能会以 带 符 号 形 式 在 xWAT THR、 xFWAT THR、 xVARHR、 xFVARHR和xVAHR寄存器中累加，相关信息参见以下部 分说明：“有功电能计算”、“无功电能计算”和“视在电能 计算”。 TERMSELx[0]位管理A相，置1时，CFx转换器会在功率之 和中包含A相功率；清0时，功率之和中不包含A相功率。 TERMSELx[1]位管理B相，TERMSELx[2]位管理C相。 若将所有TERMSELx[2:0]位置1，则意味着CFx转换器会将 所有三相的功率相加。若将所有TERMSELx[2:0]位清0，则 意味着CFx转换器不将任何相功率相加，也不产生CF脉冲。 在电能频率转换过程中，瞬时功率会在频率输出引脚 (CF1、CF2和CF3)处产生信号。每个CFx引脚对应一个电 能频率转换器。各转换器会将某些相功率相加，并产生与 该和成正比的脉冲信号。 CFxSEL[2:0]位 CFMODE寄存器(地址0xE610)的位[2:0] (CF1SEL[2:0])、位 [5:3] (CF2SEL[2:0])和位[8:6] (CF3SEL[2:0])分别指定CF1、 CF2和CF3转换器的输入所使用的功率类型(参见表28)。 TERMSELx BITS IN COMPMODE INSTANTANEOUS PHASE B ACTIVE POWER INSTANTANEOUS PHASE C ACTIVE POWER CFxSEL BITS IN CFMODE VA 27 WATT REVPSUMx BIT OF STATUS0[31:0] VAR INTERNAL ACCUMULATOR FWATT FVAR FREQUENCY DIVIDER THRESHOLD CFxDEN DIGITAL SIGNAL PROCESSOR 27 34 27 26 WTHR 0 0 图84. 电能频率转换 表28. CFMODE寄存器的CFxSEL[2:0]位的描述 CFxSEL[2:0] 000 001 010 011 100 101 to 111 CFx信号与何种功率之和成比例 相位总有功功率 相位总无功功率 相位视在功率 相位基波有功功率 相位基波无功功率 保留 CFx PULSE OUTPUT CFxLATCH = 1时锁存的寄存器 AWATTHR, BWATTHR, CWATTHR AVARHR, BVARHR, CVARHR AVAHR, BVAHR, CVAHR AFWATTHR, BFWATTHR, CFWATTHR AFVARHR, BFVARHR, CFVARHR Rev. 0 | Page 68 of 120 11116-078 INSTANTANEOUS PHASE A ACTIVE POWER ADE7978/ADE7933/ADE7932 电能频率转换过程 电能频率转换分两个阶段完成。第一阶段与“有功电能计 算”、“无功电能计算”和“视在电能计算”部分所述的电能累 计过程相同。 第二阶段使用16位无符号寄存器CF1DEN、 CF2DEN和 CF3DEN(地址0xE611至地址0xE613)所实现的分频器。 CFxDEN寄存器的值取决于电表常数(MC)(以脉冲/kWh为 单位)和各电能寄存器(xWATTHR、xVARHR等)中1 LSB所 代表的电能量。例如，若xWATTHR寄存器中1 LSB相当于 10n Wh，其中n为整数，则CFxDEN使用下式计算： 选 择 Wh时 ， 必 须 确 保 CFxDEN寄 存 器 值 大 于 1。 如 果 CFxDEN = 1，那么CFx引脚仅会在1 μs内保持低电平有效。 因此，请勿将CFxDEN寄存器设为1。频率转换器不支持小 数结果；分频结果必须四舍五入到最接近的整数。如果 CFxDEN等于0，那么ADE7978会将其视为1。 如果脉冲周期长于160 ms (6.25 Hz)，CFx脉冲输出将保持低 电平80 ms。如果脉冲周期小于160 ms且CFxDEN为偶数， 则脉冲输出的占空比正好为50%。如果脉冲周期小于160 ms 且CFxDEN为奇数，则脉冲输出的占空比为： (1 + 1/CFxDEN) × 50% CF1、CF2或CF3引脚的最大脉冲频率为68.8 kHz，在以下条 件下于一个相位上获得： • WTHR、VARTHR和VATHR寄存器设为3。 • CF1DEN、CF2DEN和CF3DEN寄存器设为1。 • 为该相提供同相满量程电流和电压。 CFx脉冲输出为低电平有效。建议将该引脚连接到LED， 如图85所示。无需晶体管来增强CFx引脚的驱动强度。 CFx PIN 图85. CFx引脚推荐连接方式 CFMODE寄存器(地址0xE610)的位[11:9](CF3DIS、CF2DIS 和CF1DIS)指定频率转换器输出是在CF3、CF2还是CF1引 脚上产生。当CFxDIS位置1(默认值)时，将禁用CFx引脚且 该引脚会保持高电平。当CFxDIS位清0时，对应的CFx引脚 输出会产生低电平有效的脉冲信号。 MASK0寄存器(地址0xE50A)的位[16:14](CF3、CF2、CF1) 可管理CF3、CF2和CF1中断。如果CFx位置1，且对应的频 率转换器输出发生高电平至低电平转换，就会触发IRQ0中 断且STATUS0寄存器的相应位置1。即使未通过CFMODE 寄存器的CFxDIS位使能CFx输出，也可使用该中断。 使电能寄存器与CFx输出同步 ADE7978允许相位电能累计寄存器的内容与CFx脉冲的产 生同步。当一个频率转换器输出发生高电平至低电平转换 时，与所输出功率相关的所有内部各相电能寄存器的内容 都锁存至小时寄存器，然后复位至0。表28列出了锁存的 寄存器与CFMODE寄存器的位CFxSEL[2:0]之间的关系。无 论COMPMODE寄存器的位TERMSELx[2:0]设置如何，均 会锁存所有三相寄存器。图86显示了CF1SEL[2:0] = 010(CF1 引脚提供视在功率)且CFCYC = 2时的情况。 CF1 PULSE BASED ON PHASE A AND PHASE B APPARENT POWERS CFCYC = 2 AVAHR, BVAHR, CVAHR LATCHED ENERGY REGISTERS RESET AVAHR, BVAHR, CVAHR LATCHED ENERGY REGISTERS RESET 11116-080 • CF1转换器产生与所有三相的总有功功率之和成比例的 信号。 • CF2转换器产生与所有三相的总无功功率之和成比例的 信号。 • CF3转换器产生与所有三相的视在功率之和成比例的 信号。 11116-079 VDD 默认情况下，TERMSELx[2:0]位设为1，CF1SEL[2:0]位设为 000，CF2SEL[2:0]位设为001，CF3SEL[2:0]位设为010。因 此，电能频率转换器默认配置如下： 图86. 使AVAHR和BVAHR与CF1同步 8位无符号CFCYC寄存器(地址0xE705)包含两次连续锁存之 间频率转换器输出端发生的高电平至低电平转换次数。当 任意CFx引脚正在进行高电平至低电平转换时，请避免向 CFCYC寄存器写入新值。 当CFMODE寄存器的位[14:12](CF3LATCH、CF2LATCH和 CF1LATCH)全部置1时，就会锁存相位电能累计寄存器。 而当这些位清0(默认状态)时，则不会发生锁存。即使未通 过CFMODE寄存器的位CFxDIS使能CFx输出，也可以使用 锁存过程。 Rev. 0 | Page 69 of 120 ADE7978/ADE7933/ADE7932 各种累计模式下的电能寄存器和CFx输出 当WATTACC[1:0] = 00(默认值)时，有功功率首先以带符号 形式在瓦时电能寄存器中累计，然后进入电能频率转换 器。图87显示了有功功率带符号累计模式的工作原理。在 此模式下，由于两个数据路径中都以带符号形式累计功 率，因此CFx脉冲与xWATTHR和xFWATTHR寄存器中累 计的有功电能完全同步。 ACTIVE ENERGY NO LOAD THRESHOLD ACTIVE POWER NO LOAD THRESHOLD REVAPx BIT IN STATUS0 xWSIGN BIT IN PHSIGN APNOLOAD SIGN = POSITIVE POS NEG POS NEG 11116-082 ACCMODE寄存器(地址0xE701)的位[1:0] (WATTACC[1:0]) 指定CFx引脚选择与有功功率成正比的信号(CFMODE寄存 器的位CFxSEL[2:0]设为000或011)时，总有功功率和基波有 功功率的累计模式。这些位还决定瓦时电能寄存器的累计 模式(AWATTHR、BWATTHR、CWATTHR、AFWATTHR、 BFWATTHR和CFWATTHR)。 图88. 有功功率仅正值累计模式 WATTACC[1:0] = 10设置反转，ADE7978的行为与WATTACC[1:0] = 00时相同。当WATTACC[1:0] = 11时，器件以绝对值模式累 计有功功率。当功率为负值时，器件会改变功率符号并将 其与正功率一起累计在瓦时寄存器中，然后送入电能频率 转换器。 ACTIVE ENERGY NO LOAD THRESHOLD ACTIVE POWER 在此模式下，由于两个数据路径中以相同方式累计功率， 因此CFx脉冲与xWATTHR和xFWATTHR寄存器中累计的 有功电能完全同步。图89显示了有功功率绝对值累计模式 的工作原理。 NO LOAD THRESHOLD REVAPx BIT IN STATUS0 APNOLOAD SIGN = POSITIVE POS NEG POS NEG 11116-081 xWSIGN BIT IN PHSIGN 图87. 有功功率带符号累计模式 当WATTACC[1:0] = 01时，器件以仅正值模式累计有功功率。 功率为负时，瓦时电能寄存器不予以累计。CFx脉冲基于 带符号累计模式产生。当WATTACC[1:0] = 01时，由于各数 据路径以不同方式累计功率，因此CFx脉冲不与xWATTHR 和xFWATTHR寄存器中累计的有功电能完全同步。图88显 示了有功功率仅正值累计模式的工作原理。 ACTIVE ENERGY NO LOAD THRESHOLD ACTIVE POWER NO LOAD THRESHOLD REVAPx BIT IN STATUS0 APNOLOAD SIGN = POSITIVE POS NEG POS 图89. 有功功率绝对值累计模式 Rev. 0 | Page 70 of 120 NEG 11116-083 xWSIGN BIT IN PHSIGN ADE7978/ADE7933/ADE7932 ACCMODE寄存器的位[3:2] (VARACC[1:0])指定CFx引脚选 择与无功功率成正比的信号(CFMODE寄存器的位CFxSEL [2:0]设为001或100)时，总无功功率和基波无功功率的累计 模 式 。 这 些 位 还 指 定 var-hour电 能 寄 存 器 的 累 计 模 式 (AVARHR、BVARHR、CVARHR、AFVARHR、BFVARHR 和CFVARHR)。 NO LOAD THRESHOLD REACTIVE POWER NO LOAD THRESHOLD NO LOAD THRESHOLD ACTIVE POWER REVRPx BIT IN STATUS0 xVARSIGN BIT IN PHSIGN VARNOLOAD SIGN = POSITIVE POS NEG POS 11116-085 当VARACC[1:0] = 00(默认值)时，无功功率首先以带符号形 式在Var-hour电能寄存器中累计，然后进入电能频率转换 器。图90显示了无功功率带符号累计模式的工作原理。在 此模式下，由于两个数据路径中都以带符号形式累计功 率，因此CFx脉冲与xVARHR和xFVARHR寄存器中累计的 无功电能完全同步。 REACTIVE ENERGY 图91. 无功功率符号调整模式 REACTIVE ENERGY 当VARACC[1:0] = 11时，器件以绝对值模式累计无功功率。 当功率为负值时，器件会改变功率符号并将其与正功率一 起累计在var-hour寄存器中，然后送入电能频率转换器。 在此模式下，CFx脉冲与xVARHR和xFVARHR寄存器中累 计的无功电能完全同步。图92显示了无功功率绝对值累计 模式的工作原理。 NO LOAD THRESHOLD REACTIVE POWER NO LOAD THRESHOLD REVRPx BIT IN STATUS0 POS NEG POS NEG REACTIVE ENERGY 图90. 无功功率带符号累计模式 VARACC[1:0] = 01设置反转，ADE7978的行为与VARACC [1:0] = 00时相同。 当VARACC[1:0] = 10时，无功功率首先根据对应有功功率 的符号在Var-hour电能寄存器中累计，然后进入电能频率 转换器。如果有功功率为正值或因为低于空载阈值APNOLOAD而被视为0，无功功率以原样来累计。如果有功功率 为负值，则器件会改变无功功率的符号，然后再进行累计。 NO LOAD THRESHOLD REACTIVE POWER 图91显示了无功功率符号调整累计模式的工作原理。在此 模式下，由于两个数据路径中以相同方式累计功率，因此 CFx脉冲与xVARHR和xFVARHR寄存器中累计的无功电能 完全同步。 Rev. 0 | Page 71 of 120 NO LOAD THRESHOLD REVRPx BIT IN STATUS0 xVARSIGN BIT IN PHSIGN VARNOLOAD SIGN = POSITIVE POS NEG POS NEG 图92. 无功功率绝对值累计模式 11116-086 VARNOLOAD SIGN = POSITIVE 11116-084 xVARSIGN BIT IN PHSIGN ADE7978/ADE7933/ADE7932 CFx数据路径中相功率之和的符号 ADE7978内置符号检测电路，可以检测CFx数据路径中所 用相功率之和的符号。如“电能频率转换过程”部分所述， CFx数据路径中的电能累计是分两个阶段完成的。每次在 电能累计第一阶段结束时检测到符号变化，即累加器的电 能累加值达到WTHR、VARTHR或VATHR寄存器阈值之 后，就会触发专用中断并会同步产生相应的CFx脉冲。各 功率之和的符号可以从PHSIGN寄存器(地址0xE617)读取。 当CF3、CF2或CF1数据路径中功率之和的符号发生变化 时 ， S TAT U S 0 寄 存 器 的 位 1 8 、 位 1 3 和 位 9 ( 分 别 是 REVPSUM3、REVPSUM2和REVPSUM1)会被置1。发生符 号变化之后，为将这些事件与CFx引脚处产生的脉冲相关 联，器件会在CF3、CF2或CF1引脚发生高电平至低电平转 换 的 同 时 ， 设 置 位 REVPSUM3、 位 REVPSUM2或 位 REVPSUM1。 当位REVPSUM3、位REVPSUM2和位REVPSUM1置1时， PHSIGN寄 存 器 的 位 8、 位 7和 位 3(分 别 是 SUM3SIGN、 SUM2SIGN和SUM1SIGN)也会置1，以指示相功率之和的 符号。当这些位为0时，和为正值；当这些位为1时，和为 负值。 通过设置MASK0寄存器的位18、位13和位9，可以使能附 加 到 S TAT U S 0 寄 存 器 位 1 8 、 位 1 3 和 位 9 ( 分 别 是 REVPSUM3、REVPSUM2和REVPSUM1)的中断。使能这类 中断后，每当发生符号变化时，IRQ0引脚即会变为低电 平，且状态位会置1。为了找到触发中断的相位，应在读 取STATUS0寄存器后马上读取PHSIGN寄存器。将1写入 STATUS0寄存器的相应位，便可将该状态位清0并使IRQ0 引脚回到高电平。 Rev. 0 | Page 72 of 120 ADE7978/ADE7933/ADE7932 空载条件 在计量设备标准中，空载条件定义为电表上存在电压、但 电路中没有电流的情况。为消除电表中的爬电效应， ADE7978内置三个独立的空载检测电路：一个与总有功和 无功功率关联，一个与基波有功和无功功率关联，一个与 视在功率关联。 基于总有功/无功功率的空载检测 如果在APNOLOAD和VARNOLOAD寄存器指定的时间内， 一 个 相 位 的 总 有 功 和 无 功 电 能 寄 存 器 (xWAT THR和 xVARHR，x = A、B或C)未累计到任何LSB，则触发基于总 有功和无功功率的空载条件。这种情况下，器件不会累计 该相的总有功/无功电能，也不会根据这些电能产生CFx 脉冲。 用于计算16位无符号寄存器APNOLOAD和VARNOLOAD 值的公式如下： APNOLOAD = 216 − 1 − Y × WTHR × 217 VARNOLOAD = 216 − 1 − PMAX (51) Y × VARTHR × 217 PMAX 其中： Y是相对于满量程计算的必要空载阈值。例如，如果空载 阈值电流设为比满量程值低10,000倍，则Y = 10,000。WTHR 和VARTHR是WTHR和VARTHR寄存器中存储的值，这些 值分别用作第一阶段有功和无功电能累加器的阈值(参见“ 有功电能累计”和“无功电能累计”部分)。 PMAX = 26,991,271，即ADC输入为满量程时计算出的瞬时 有功功率。 VARNOLOAD(地址0xE909)寄存器的值通常与APNOLOAD 寄存器(地址0xE908)相同。APNOLOAD和VARNOLOAD均 设 为 0x0时 ， 空 载 检 测 电 路 禁 用 。 如 果 APNOLOAD或 VARNOLOAD阈值设为0，另一阈值设为非零值，则空载 检测电路禁用，总有功和无功功率无限制地累计。 当三相中有一相检测到基于总有功和无功功率的空载条件 时，STATUS1寄存器(寄存器0xE503)的位0 (NLOAD)就会置1。 PHNOLOAD寄存器(地址0xE608)的位[2:0] (NLPHASE[2:0]) 指示所有相位相对于空载条件的状态，并会与STATUS1寄 存器的NLOAD位同时设置。 NLPHASE[0]指示A相的状态；NLPHASE[1]指示B相的状 态；而NLPHASE[2]指示C相的状态。当位NLPHASE[x]清0 时，意味着相位x不是处于空载条件。当该位置1时，意味 着相位x处于空载条件。 通过设置MASK1寄存器(地址0xE50B)的位0，可以使能附 加到STATUS1寄存器位0 (NLOAD)的中断。使能该中断后， 只要三相中有一相进入或退出此空载条件，IRQ1引脚即会 变为低电平且该状态位置1。为了找到触发中断的相位， 应在读取STATUS1寄存器后马上读取PHNOLOAD寄存 器。将1写入STATUS1寄存器的位0，便可将该状态位清0 并使IRQ1引脚回到高电平。 基于基波有功/无功功率的空载检测 如果在16位无符号APNOLOAD和VARNOLOAD寄存器指 定的时间内，一个相位的基波有功和无功电能寄存器 (xFWATTHR和xFVARHR，x = A、B或C)未累计到任何LSB， 则触发基于基波有功和无功功率的空载条件。这种情况下， 器件不会累计该相的基波有功/无功电能，也不会根据这些 电能产生CFx脉冲。 APNOLOAD和VARNOLOAD的空载阈值与针对总有功/无 功电能设定的阈值相同。APNOLOAD和VARNOLOAD均 设 为 0x0时 ， 空 载 检 测 电 路 禁 用 。 如 果 APNOLOAD或 VARNOLOAD阈值设为0，另一阈值设为非零值，则空载 检测电路禁用，基波有功和无功功率无限制地累计。 当三相中有一相检测到基于基波有功和无功功率的空载条 件时，STATUS1寄存器的位1 (FNLOAD)就会置1。PHNOLOAD寄存器的位[5:3] (FNLPHASE[2:0])指示所有相位相对 于空载条件的状态，并会与STATUS1寄存器的FNLOAD位 同时设置。 FNLPHASE[0]指示A相的状态；FNLPHASE[1]指示B相的状 态；而FNLPHASE[2]指示C相的状态。当位FNLPHASE[x] 清0时，意味着相位x不是处于空载条件。当该位置1时， 意味着相位x处于空载条件。 通过设置MASK1寄存器的位1，可以使能附加到STATUS1 寄存器位1 (FNLOAD)的中断。使能该中断后，只要三相中 有一相进入或退出此空载条件，IRQ1引脚即会变为低电平 且该状态位置1。为了找到触发中断的相位，应在读取 STATUS1寄存器后马上读取PHNOLOAD寄存器。将1写入 STATUS1寄存器的位1，便可将该状态位清0并使IRQ1引脚 回到高电平。 Rev. 0 | Page 73 of 120 ADE7978/ADE7933/ADE7932 基于视在功率的空载检测 如果在VANOLOAD寄存器指定的时间内，一个相位的视 在电能寄存器(xVAHR，x = A、B或C)未累计到任何LSB， 则触发基于视在功率的空载条件。这种情况下，器件不会 累计该相的视在电能，也不会根据该电能产生CFx脉冲。 用于计算16位无符号寄存器VANOLOAD值的公式如下： VANOLOAD = 216 − 1 − Y × VATHR × 217 PMAX (52) 其中： Y是相对于满量程计算的必要空载阈值。例如，如果空载 阈值电流设为比满量程值低10,000倍，则Y = 10,000。VATHR是 存储在VATHR寄存器中的值，该值用作第一阶段视在电能累 加器的阈值(参见“视在电能累计”部分)。PMAX = 26,991,271， 即ADC输入为满量程时计算出的瞬时有功功率。 当VANOLOAD寄存器(地址0xE90A)设为0x0时，禁用空载 检测电路。 当三相中有一相检测到基于视在功率的空载条件时， STATUS1寄存器的位2 (VANLOAD)就会置1。PHNOLOAD寄 存器的位[8:6] (VANLPHASE[2:0])指示所有相位相对于空载 条件的状态，并会与STATUS1寄存器的VANLOAD位同时 设置。 VANLPHASE[0]指示A相的状态；VANLPHASE[1]指示B相 的状态；而VANLPHASE[2]指示C相的状态。当位VANLPHASE[x]清0时，意味着相位x不是处于空载条件。当该位 置1时，意味着相位x处于空载条件。 通过设置MASK1寄存器的位2，可以使能附加到STATUS1 寄存器位2 (VANLOAD)的中断。使能该中断后，只要三相 中有一相进入或退出此空载条件，IRQ1引脚即会变为低电 平且该状态位置1。为了找到触发中断的相位，应在读取 STATUS1寄存器后马上读取PHNOLOAD寄存器。将1写入 STATUS1寄存器的位2，便可将该状态位清0并使IRQ1引脚 回到高电平。 Rev. 0 | Page 74 of 120 ADE7978/ADE7933/ADE7932 中断 ADE7978具有两个中断引脚IRQ0和IRQ1。这两个引脚分别 由32位中断屏蔽寄存器MASK0(地址0xE50A)和MASK1(地 址0xE50B)管理。要使能一个中断，MASKx寄存器的相应 位必须置1。要禁用一个中断，相应位必须清0。中断与两 个32位状态寄存器STATUS0(地址0xE502)和STATUS1(地址 0xE503)相关联。 当ADE7978中发生中断事件时，状态寄存器中的对应标志 会设为逻辑1(参见表43和表44)。如果中断屏蔽寄存器中该 中断的屏蔽位为逻辑1，那么IRQx输出会变为低电平有 效。状态寄存器中的标志位设置与屏蔽位的状态无关。 为 确 定 中 断 源 ， 可 通 过 微 控 制 器 (MCU)读 取 相 应 的 STATUSx寄存器，找出哪一位置1。要清除状态寄存器中 的标志，可通过MCU回写STATUSx寄存器并将标志置1。 中断引脚变为低电平后，可读取状态寄存器并确定中断 源。将1写回状态寄存器可将状态标志清0。清除状态标志 之前，IRQx引脚会一直保持低电平。 默认情况下，除RSTDONE外的所有中断都禁用。该中断 不能禁用(被屏蔽)，因此MASK1寄存器的位15 (RSTDONE) 没有任何作用。每当上电或硬件/软件复位结束时，IRQ1 引脚始终变为低电平，STATUS1寄存器的位15 (RSTDONE) 始终置1。要取消该状态标志，必须写入STATUS1寄存器 并将位15 (RSTDONE)置1。 一些中断是与其它状态寄存器配合使用的。如果读取 STATUSx寄存器且表29至表33所列的位之一置1，则会立即 与该位相关的状态寄存器，以确定触发中断的相位。只有 读取相关的状态寄存器后，才能回写STATUSx寄存器并将 该位置1。 表29列出了与PHSIGN寄存器(地址0xE617)中的位配合使用 的MASK0寄存器中的位。 表30列出了与PHNOLOAD寄存器(地址0xE608)中的位配合 使用的MASK1寄存器中的位。 表30. MASK1寄存器位和PHNOLOAD寄存器位 MASK1寄存器 (地址0xE50B) 位 位名称 0 NLOAD 1 FNLOAD 2 VANLOAD 表31列出了与PHSTATUS寄存器(地址0xE600)中的位配合 使用的MASK1寄存器中的位。 表31. MASK1寄存器位和PHSTATUS寄存器位 MASK1寄存器 (地址0xE50B) 位 位名称 16 Sag 17 OI 18 OV PHSTATUS寄存器 (地址0xE600) 位 位名称 [14:12] VSPHASE[2:0] [5:3] OIPHASE[2:0] [11:9] OVPHASE[2:0] 表32和表33分别列出了与IPEAK寄存器(地址0xE500)和 VPEAK寄存器(地址0xE501)中的位配合使用的MASK1寄存 器中的位。 表32. MASK1寄存器位和IPEAK寄存器位 MASK1寄存器 (地址0xE50B) 位 位名称 23 PKI IPEAK寄存器 (地址0xE500) 位 位名称 [26:24] IPPHASE[2:0] 表33. MASK1寄存器位和VPEAK寄存器位 MASK1寄存器 (地址0xE50B) 位 位名称 24 PKV 表29. MASK0寄存器位和PHSIGN寄存器位 MASK0寄存器 (地址0xE50A) 位 位名称 [8:6] REVAPx [12:10] REVRPx 9 REVPSUM1 13 REVPSUM2 18 REVPSUM3 PHNOLOAD寄存器 (地址0xE608) 位 位名称 [2:0] NLPHASE[2:0] [5:3] FNLPHASE[2:0] [8:6] VANLPHASE[2:0] PHSIGN寄存器 (地址0xE617) 位 位名称 [2:0] xWSIGN[2:0] [6:4] xVARSIGN[2:0] 3 SUM1SIGN 7 SUM2SIGN 8 SUM3SIGN Rev. 0 | Page 75 of 120 VPEAK寄存器 (地址0xE501) 位 位名称 [26:24] VPPHASE[2:0] ADE7978/ADE7933/ADE7932 如果ISR (t3)期间出现其它中断事件，则会再次设置MCU外 部中断标志，从而指示该事件。 通过MCU使用中断 图93显示了ADE7978的建议中断管理时序图，其中给出了 使用MCU来管理中断的实现方法。在时间t1，IRQx引脚变 为低电平，表示ADE7978中发生了一个或多个中断事件。 IRQx引脚变为低电平后，会发生以下步骤： 从ISR返回时，全局中断屏蔽位会在同一指令周期中清0， 外部中断标志使用MCU再一次跳至其ISR。该操作可确保 MCU不会错过任何外部中断。 1. 将IRQx引脚连到MCU上负边沿触发的外部中断。 2. 配置MCU在检测到负边沿时开始执行中断服务程序 (ISR)。 3. 当MCU开始执行ISR时，使用全局中断屏蔽位禁用所有 中断。此时可清除MCU外部中断标志，以捕获当前ISR 期间发生的中断事件。 4. 清除MCU中断标志后，读取中断状态寄存器STATUSx。 中断状态寄存器内容用于判断中断源，进而确定要采取 的合适措施。 5. 将相同的STATUSx内容写回ADE7978，以清除状态标志 并将IRQx线路复位至逻辑高电平(t2)。 t1 图94显示了STATUSx寄存器的状态位与其它寄存器的位配 合使用时的建议时序图。当IRQx引脚变为低电平时，器件 会读取STATUSx寄存器，如果其中的一位为1，器件会立 刻读取第二个状态寄存器来确定触发该中断的相位。图94 中，PHx指代PHNOLOAD、PHSTATUS、IPEAK、VPEAK 或PHSIGN寄存器。读取PHx寄存器之后，器件会写回 STATUSx寄存器以清除状态标志。 t2 t3 MCU INTERRUPT FLAG SET PROGRAM SEQUENCE JUMP TO ISR GLOBAL INTERRUPT MASK CLEAR MCU INTERRUPT FLAG READ STATUSx WRITE BACK STATUSx ISR ACTION (BASED ON STATUSx CONTENTS) ISR RETURN GLOBAL INTERRUPT MASK RESET JUMP TO ISR 11116-089 IRQx 图93. 中断管理 t1 t2 t3 MCU INTERRUPT FLAG SET PROGRAM SEQUENCE JUMP TO ISR GLOBAL INTERRUPT MASK CLEAR MCU INTERRUPT FLAG READ STATUSx READ PHx WRITE BACK STATUSx ISR RETURN ISR ACTION JUMP (BASED ON STATUSx CONTENTS) GLOBAL INTERRUPT TO ISR MASK RESET 图94. 涉及PHSTATUS、IPEAK、VPEAK或PHSIGN寄存器时的中断管理 Rev. 0 | Page 76 of 120 11116-090 IRQx ADE7978/ADE7933/ADE7932 电源管理 ADE7933/ADE7932的DC-DC转换器部分工作原理对大多数 现代电源来说都是通用的。VDD为振荡电路提供电源，该 电路将开关电流输入到一个芯片级空芯变压器。电源被传 输到副边，在这里经整流后成为3.3 V直流电压。此电压随后 通过2.5 V LDO稳压器提供给ADE7933/ADE7932的ADC部分。 PWM控制模块的工作频率为1.024 MHz (CLKIN/4)。每隔半 个周期，控制模块就会根据EMI_CTRL引脚的状态向交流 源产生一个PWM脉冲(参见图96)。 PWM CONTROL PULSE WHEN EMI_CTRL = VDD PWM CONTROL PULSE WHEN EMI_CTRL = GND ADE7933/ADE7932内部DC-DC转换器的状态由VDD输入 控制。正常工作模式下，VDD应保持2.97 V至3.63 V的电压。 图95所示为ADE7933/ADE7932隔离式DC-DC转换器的功能 框图。主电源电压输入(VDD)提供一个交流源。该交流信 号通过一个芯片级空芯变压器传输到副边。然后，一个整 流器产生隔离电源VDDISO。采用另一个芯片级空芯变压 器，一个反馈电路测量VDDISO并将该信息送回VDD域， 以便PWM控制模块控制交流源，将VDDISO保持在3.3 V。 RECTIFIER FEEDBACK CIRCUIT AC SOURCE PWM CONTROL 图95. 隔离式DC/DC转换器框图 VDD = 3.3V 11116-025 VDDISO 0 1 2 3 4 5 6 7 0 1 图96. PWM控制模块根据1.024 MHz时钟产生脉冲 每次产生PWM脉冲时，交流源就会将甚高频信号传输到 隔离栅另一端，使功率通过小型芯片级变压器高效率传 输。由此产生的高频电流会在电路板的地层和电源层传 播，引起边沿和偶极子辐射。 为了管理电磁干扰(EMI)问题，必须确保PCB布局布线正 确。“布局布线指南”部分说明了PCB布局布线的最佳做 法。除了精心规划PCB布局布线以外，设计人员还可以使 用EMI_CTRL引脚来降低ADE7933/ADE7932 DC-DC转换器 产生的辐射。 ISOLATION BARRIER TO ADC BLOCK 1.024MHz CLOCK 11116-026 DC-DC转换器 管理PWM控制模块的时钟的每四个周期分为八个时隙： 时隙0至时隙7(参见图96)。当EMI_CTRL引脚连接到GND 时，PWM控制模块在时隙0、时隙2、时隙4和时隙6期间产 生脉冲。当EMI_CTRL引脚连接到VDD时，PWM控制模块 在时隙1、时隙3、时隙5和时隙7期间产生脉冲。表34说明 了三相电表的所有配置下EMI_CTRL引脚的推荐连接。 表34. EMI_CTRL引脚的连接 ADE7933/ ADE7932器件数 1 2 3 4 Rev. 0 | Page 77 of 120 EMI_CTRL引脚连接 连接到GND 一个器件上连接到GND， 另一个器件上连接到VDD 两个器件上连接到GND， 第三个器件上连接到VDD 两个器件上连接到GND， 其他器件上连接到VDD ADE7978/ADE7933/ADE7932 变压器输出端的脉冲幅度大于1.0 V。解码器的检测阈值大约 是0.5 V,因此有一个0.5 V的噪声容限。接收线圈上的感应电 压由以下公式计算：  dβ  N 2  ∑ πrn V =  −  dt n = 1 (53) 其中： β为交流磁场：β(t) = B × sin(ωt)。 N是接收线圈匝数。 rn是接收线圈第n圈的半径。 给定ADE7933/ADE7932接收线圈的几何形状及外加感应电 压(VTHR)，解码器最多能够有0.5 V余量的50%，允许的最大磁 场(B)参见图97和公式54所示计算。 B = VTHR (54) N 2πf × ∑ πrn2 n =1 其中，f表示磁场的频率。 10 I= B µ0 × 2πd = V ×d (55) N µ 0 × f × ∑ πrn2 n =1 其中，µ0 = 4π × 10−7 H/m，即空气的导磁率。 图98显示这些允许的电流幅度与所选距离条件下频率的函 数关系。见图98所示，ADE7933/ADE7932只有在离器件很 近的高频大电流下才被影响。以10 kHz为例，69 kA电流必 须放置在距离ADE7933/ADE7932 5mm时才会影响器件的 工作。 1000 1 100 0.005m 0.1m 1m 10 1 0.1 0.01 1k 10k 100k 1M 10M 100M FREQUENCY (Hz) 0.1 图98. 不同电流至ADE7933/ADE7932距离下的最大允许电流 0.01 0.001 1k 10k 100k 1M FREQUENCY (Hz) 10M 100M 11116-027 MAGNETIC FIELD MAXIMUM AMPLITUDE (T) 100 先前的磁场值对应于与ADE7933/ADE7932变压器相隔给定 距离的额定电流幅度。 11116-028 ADE7933/ADE7932采用空芯变压器，因此它们不受直流磁 场的影响。ADE7933/ADE7932磁场抗扰度的限制是由变压 器接收线圈中的感应电压的状态决定的，电压足够大就会 错误地置位或复位解码器。下面的分析说明此情况发生的 条件。ADE7933/ADE7932的标称电源电压是3.3 V，因此考 察3.3 V工作状况。 例如，在10 kHz的磁场频率下，最大允许2.8 T的磁场可以 在接收线圈感应出0.25 V的电压。该电压大约是检测阈值的 50%并且不会引起输出转换错误。同样，如果这样的情况 在发送脉冲时发生(且是最差的极性)，这会使接收到的脉 冲从大于1.0 V下降到0.75 V，这仍然高于解码器检测阈值 0.5 V。 MAXIMUM ALLOWABLE CURRENT (kA) 磁场抗扰度 请注意，在强磁场和高频率的叠加作用下，PCB走线形成 的任何回路都会感应出足够大的错误电压，进而触发后续 电路的阈值。在布局的时候需要格外小心，以避免发生这 种情况(参见“布局布线指南”部分)。 图97. 最大允许外部磁场 Rev. 0 | Page 78 of 120 ADE7978/ADE7933/ADE7932 7. ADE7978上电后，I2C串行端口有效。有关将串行端口 更改为SPI及锁定所选串行端口(I2C或SPI)的更多信息， 参见“串行接口选择”部分。上电后，ADE7978将所有寄 存器立即复位至默认值。 上电程序 ADE7978/ADE7933/ADE7932芯片组内置一个片内电源监 测器，可以监测电源(VDD)。ADE7933/ADE7932的监控器 阈值为2.0 V ± 10%，超时时间为23 ms。ADE7978的监控器 阈值介于2.5 V到2.6 V，超时时间为32 ms。由于ADE7933/ ADE7932由ADE7978完全控制，因此ADE7978的电源监控 器决定芯片组的上电。 芯片组成功上电后，请按照“芯片组初始化”部分所述操作。 如果电源电压VDD降至2 V ± 10%以下，ADE7978和ADE7933/ ADE7932器件就会进入非活动状态，这意味着器件不会执 行任何测量或计算。 在VDD达到2.5 V至2.6 V的阈值之前，ADE7978一直处于无 效状态。ADE7933/ADE7932也处于无效状态。芯片组上电 前，确保ADE7978的电源在32 ms内从2.5 V至2.6 V左右跃 迁到3.3 V − 10%。图99显示了上电序列，其步骤如下： 芯片组初始化 ADE7978/ADE7933/ADE7932上电后，按如下步骤初始化 芯片组。 1. 当VDD超过2.5 V至2.6 V阈值时，ADE7978电源监控器会 继续使芯片保持在非活动状态32 ms，从而让VDD达到建 议的最小电源电压3.3 V − 10%。 2. ADE7978开 始 工 作 ， 在 CLKOUT引 脚 产 生 ADE7933/ ADE7932所用的4.096 MHz时钟信号。 3. ADE7933/ADE7932器件开始工作。 4. 20 μs后，ADE7978将RESET_EN引脚拉低，使ADE7933/ ADE7932器件复位。ADE7978以4.096 MHz频率(CLKIN/4)将 以下引脚从高电平切换到低电平8次：VT_A、VT_B、 VT_C和VT_N。 5. ADE7933/ADE7932器件开始以默认条件工作。 6. ADE7978和ADE7933/ADE7932器件完全工作后，IRQ1 中断引脚设为低电平，STATUS1寄存器(地址0xE503)的 位15 (RSTDONE)设为1。上电期间，此位清0；上电结束 后，此位置1。 1. 监控IRQ1引脚，直至其变为低电平，表示RSTDONE中 断被触发。 2. 当ADE7978上电后开始工作时，有效串行端口是I2C端 口。若要使用SPI通信，必须将SS/HSA引脚从高电平到 低电平切换三次，以选择SPI接口。有关将通信端口更 改为SPI的更多信息，参见“串行接口选择”部分。 3. 读 取 S TAT U S 1 寄 存 器 ( 地 址 0 x E 5 0 3 ) 以 验 证 位 1 5 (RSTDONE)是否置1，然后写入1到该位以将其清0。 IRQ1引脚变回高电平。由于RSTDONE是不可屏蔽中断， 因此必须将位15 (RSTDONE)复位到0，以便使IRQ1引脚 回到高电平。 建议将1写入STATUS1和STATUS0寄存器的所有位，使 其它标志也复位。 3.3V – 10% 2.5V TO 2.6V ADE7978 AND ADE7933/ADE7932s READY. 0V ADE7978 AND ADE7933/ADE7932s POWERED UP. ADE7978 POR TIMER TURNED ON. 20µs ADE7978 STARTS FUNCTIONING. ADE7978 CLOCKS ADE7933/ADE7932s. 50ms RSTDONE INTERRUPT TRIGGERED. ADE7978 RESETS ADE7933/ADE7932s. ADE7933/ADE7932s START FUNCTIONING. 图99. 上电程序 Rev. 0 | Page 79 of 120 MICROPROCESSOR MAKES THE CHOICE BETWEEN I2C AND SPI. 11116-029 32ms ADE7978/ADE7933/ADE7932 4. 如 果 使 用 I 2 C通 信 ， 写 入 1到 CONFIG2寄 存 器 (地 址 0xEA00)的位0 (I2C_LOCK)以锁定该端口。如果使用SPI 通信，写入任何值到CONFIG2寄存器即可锁定该端口。 串行端口锁定为I2C或SPI后，要更改通信协议，必须执 行关断或硬件复位操作。 5. 初始化AIGAIN、BIGAIN、CIGAIN和NIGAIN寄存器(地 址分别为0x4380、0x4383、0x4386和0x4389)。 6. 写入0x0001到运行寄存器(地址0xE228)以启动DSP。更 多信息请参阅“数字信号处理器”部分。 7. 初始化位于地址0x4380到地址0x43BF的DSP RAM寄存 器。向队列内的最后一个寄存器写入三次。 8. 初始化位于地址0xE507至地址0xEA04的硬件配置寄存器 (CFMODE寄存器除外，参见步骤11)。 9. 写入0xAD到位于地址0xE7FE的内部8位寄存器，使能 DSP RAM写保护。写入0x80到位于地址0xE7E3的内部8 位寄存器。更多信息请参阅“数字信号处理器”部分。 10.读取电能寄存器xWATTHR、xVARHR、xFWATTHR、 xFVARHR和xVAHR以擦除其内容，从一个已知状态开 始累计电能。 11.将CFMODE寄存器(地址0xE610)中的位9 (CF1DIS)、位10 (CF2DIS)和位11 (CF3DIS)清0，使能CF1、CF2和CF3引脚 上的脉冲。 12.回读ADE7978所有寄存器，确保其已初始化为所需值。 • ADE7933/ADE7932的DC-DC转换器停止工作，因为 ADE7933/ADE7932 XTAL1引脚的时钟信号为高电平。 • ADE7933/ADE7932隔离侧的Σ-Δ调制器未加电，停止 工作。 引脚复位期间，ADE7978产生信号使ADE7933/ADE7932器 件复位。至少10 µs后，当ADE7978 RESET引脚再次变为高 电平时，ADE7978 RESET_EN引脚变为低电平，VT_A、 VT_B、VT_C和VT_N引脚以4.096 MHz (CLKIN/4)的频率 从高电平到低电平切换八次。这些操作会使ADE7933/ ADE7932器件复位。当RESET_EN引脚变为高电平时， ADE7978开始在CLKOUT引脚产生4.096 MHz (CLKIN/4)时 钟。该信号为ADE7933/ADE7932器件提供时钟，使其可以 工作。 复 位 结 束 时 ， ADE7978将 IRQ1中 断 引 脚 拉 低 ， 并 将 STATUS1寄存器(地址0xE503)的位15 (RSTDONE)置1。复位 期间，此位清0；复位结束时，此位置1。写入1到RSTDONE 状态位以将其清0。IRQ1引脚变回高电平，ADE7978和 ADE7933/ADE7932器件可以工作。 由于I2C端口是ADE7978的默认串行端口，因此它会在复位 之后变为活动端口。如果外部微处理器要使用SPI端口，则 必须在RESET引脚切换回高电平之后立刻再次执行使能SPI 端口的程序(详情参见“串行接口选择”部分)。 硬件复位 硬件复位后，ADE7978的所有寄存器复位到默认值，DSP 处于空闲模式。按照“芯片组初始化”部分所述，重新初始 化ADE7978的所有寄存器，使能DSP RAM写保护，启动DSP (步骤5至12)。有关数据存储RAM保护和运行寄存器的更多 信息，参见“数字信号处理器”部分。 当ADE7978的RESET引脚设为低电平时，ADE7978进入硬 件复位状态(参见图100)。在硬件复位状态下，会发生以下 事件： • ADE7978的CLKOUT引脚停止产生时钟且设为高电平。 SYNC、RESET_EN、VT_A、VT_B、VT_C和VT_N引脚 设为高电平。 ADE7978 RESET PIN AT LEAST 10µs 50ms 10ms •ADE7978 ENTERS RESET •ADE7978 CLKOUT, SYNC, RESET_EN, VT_A, VT_B, VT_C, VT_N PINS SET HIGH •ADE7933/ADE7932s DC-TO-DC CONVERTERS, Σ-Δ MODULATORS STOP WORKING •RSTDONE INTERRUPT TRIGGERED •ADE7978, ADE7933/ADE7932s READY ADE7933/ADE7932s START WORKING TOGGLE HIGH TO LOW 8 TIMES AT 4.096MHz •ADE7933/ADE7932s ARE RESET •ADE7978 RESET_EN PIN SET HIGH •ADE7978 GENERATES 4.096MHz CLOCK AT CLKOUT PIN 图100. 引脚复位期间的ADE7978/ADE7933/ADE7932芯片组 Rev. 0 | Page 80 of 120 11116-030 •ADE7978 RESET_EN PIN SET LOW •ADE7978 VT_A, VT_B, VT_C, VT_N PINS ADE7978/ADE7933/ADE7932 ADE7978/ADE7933/ADE7932芯片组软件复位 ADE7933/ADE7932软件复位 CONFIG寄存器(地址0xE618)的位7 (SWRST)管理ADE7978和 ADE7933/ADE7932器件的软件复位功能。该位的默认值为0。 如果将该位置1，ADE7978和ADE7933/ADE7932器件便会 进入软件复位状态。在此状态下，所有内部寄存器都复位 至默认值。但是，如果复位之前执行了锁定程序，则串行 端口选择(I2C或SPI)保持不变(详情参见“串行接口选择”部分)。 若要仅复位ADE7933/ADE7932而不复位ADE7978，应使用 CONFIG3寄存器(地址0xE708)的位7 (ADE7933_SWRST)。此 位将RESET_EN引脚设为低电平，并以4.096 MHz (CLKIN/4) 的频率将VT_A、VT_B、VT_C和VT_N引脚从高电平到低 电平切换八次，从而复位ADE7933/ADE7932器件。复位结 束时，ADE7933_SWRST位清0。 复 位 结 束 时 ， ADE7978将 IRQ1中 断 引 脚 拉 低 ， 并 将 STATUS1寄存器(地址0xE503)的位15 (RSTDONE)置1。复位 期间，此位清0；复位结束时，此位置1。写入1到RSTDONE 状态位以将其清0，IRQ1引脚变回高电平。 仅对ADE7933/ADE7932器件执行软件复位的推荐程序如下： 软件复位后，ADE7978的所有寄存器复位到默认值，DSP 处于空闲模式，位7 (SWRST)清0。按照“芯片组初始化”部分 所述，重新初始化ADE7978的所有寄存器，使能DSP RAM 写保护，启动DSP(步骤5至12)。有关数据存储RAM保护和 运行寄存器的更多信息，参见“数字信号处理器”部分。 在ADE7978的软件复位期间，ADE7978会复位ADE7933/ ADE7932器 件 ， 同 时 继 续 在 CLKOUT引 脚 产 生 时 钟 。 ADE7978 RESET_EN引脚变为低电平，VT_A、VT_B、VT_C 和VT_N引脚以4.096 MHz (CLKIN/4)的频率从高电平到低 电平切换八次。然后，RESET_EN、VT_A、VT_B、VT_C 和VT_N引脚变为高电平，复位结束。 1. 写入CONFIG3寄存器，将位7 (ADE7933_ SWRST)置1。 2. 回读CONFIG3寄存器，直到位7读出0，表示复位已结束。 低功耗模式 某些条件下，可能需要降低芯片组的功耗，这时可以将 ADE7978和ADE7933/ADE7932设置为低功耗模式。 要进入低功耗模式，须将CONFIG3寄存器(地址0xE708)中 的位6 (CLKOUT_DIS)和位7 (ADE7933_SWRST)设为1。 ADE7978停止向ADE7933/ADE7932器件提供时钟，使其进 入复位状态。 要 退 出 低 功 耗 模 式 ， 须 将 CONFIG3寄 存 器 中 的 位 6 (CLKOUT_DIS)和位7 (ADE7933_SWRST)设为0。低功耗模式 下，ADE7978寄存器会保持其配置，因而无需重新初始化。 Rev. 0 | Page 81 of 120 ADE7978/ADE7933/ADE7932 应用信息 图 102显 示 ， 当 监 控 三 相 系 统 的 零 线 时 ， 如 何 连 接 ADE7933/ADE7932输入端。零线电流利用分流电阻检测， 分流电阻上的电压在全差分输入端IP和IM上测量。零线至 地电压利用单端输入V1P和VM处的分压器检测。 ADE7978不是唯一能够管理多个ADE7933/ADE7932器件的 芯片。任何兼容ADE7933/ADE7932串行接口的微控制器都 可 以 正 确 管 理 这 些 器 件 。 (更 多 信 息 参 见 “ADE7978与 ADE7933/ADE7932之间的位流通信”部分。)但是，诸如 ADE7913/ADE7912(3通道、隔离式Σ-Δ ADC，采用SPI接口) 之类的相似器件可能更适合与微控制器直接接口。有关 ADE7913/ADE7912 ADC的更多信息，参见这些器件的产品 页面。 图101显示了一个三相电表的A相。A相电流IA利用一个分 流 电 阻 进 行 检 测 。 分 流 电 阻 的 一 段 连 接 到 ADE7933/ ADE7932的IM引脚，成为ADE7933/ADE7932隔离端的地 GNDISO。A相至零线电压VAN利用一个电阻分压器来检 测 ， VM引 脚 也 连 接 到 IM和 GNDISO引 脚 。 注 意 ， ADE7933/ADE7932 ADC所检测的电压与VAN和IA相反，这 是单相计量的经典方法。其他ADE7933/ADE7932器件监控 B相和C相，连接方式相似。 NEUTRAL PHASE A NEUTRAL LINE VN IM GNDISO IP IN EARTH 图102. 利用ADE7933/ADE7932监控零线和零线至地电压监控 三相电表中的ADE7978和ADE7933/ADE7932 三相电表必须管理三相和可选的零线。图103显示了采用 四线Y形配置的三相电表的例子。三个ADE7933/ADE7932 器件读取相电流和相电压。第四个ADE7933/ADE7932管理 零线测量。如果不需要零线测量，只需使用三个ADE7933/ ADE7932器 件 (参 见 图 104)。 这 种 配 置 中 ， ADE7978的 DATA_N引脚连接到VDD。 PHASE A V1P IP 11116-017 VM GNDISO IM IA V1P VM ADE7932/ ADE7933 VAN ADE7932/ ADE7933 NEUTRAL 11116-018 ADE7978和ADE7933/ADE7932芯片组设计用于三相电能计 量系统，其中有一个主器件，通常是微控制器，通过I2C或 SPI接口管理ADE7978。ADE7978则管理两个、三个或四个 ADE7933/ADE7932器件。 图101. A相ADE7933/ADE7932电流和电压检测 Rev. 0 | Page 82 of 120 PHASE C ISOLATION BARRIER V1P VM DATA V2/TEMP 3.3V DATA_A VT_A IM PHASE A IP ADE7932/ ADE7933 V2P GNDISO_A SYNC RESET_EN XTAL1 ADE7978 GNDMCU V1P VM DATA V2/TEMP 3.3V 3.3V DATA_B VT_B IM PHASE B IP 3.3V ADE7932/ ADE7933 V2P GNDISO_B SYNC RESET_EN XTAL1 I2C/HSDC OR SPI IRQ0, IRQ1 GNDMCU V1P VM DATA V2/TEMP 3.3V DATA_C VT_C SYSTEM MICROCONTROLLER PHASE B PHASE A NEUTRAL ADE7978/ADE7933/ADE7932 IM PHASE C IP ADE7932/ ADE7933 V2P GNDISO_C SYNC RESET_EN XTAL1 SYNC RESET_EN CLKOUT GNDMCU V1P VM DATA V2/TEMP 3.3V DATA_N VT_N IM NEUTRAL LINE ADE7932/ ADE7933 V2P LOAD EARTH GNDMCU SYNC RESET_EN XTAL1 11116-019 IP GNDMCU GNDISO_N PHASE C ISOLATION BARRIER V1P VM DATA V2/TEMP 3.3V DATA_A VT_A IM PHASE A IP ADE7932/ ADE7933 V2P SYNC RESET_EN XTAL1 ADE7978 GNDMCU GNDISO_A V1P VM DATA V2/TEMP 3.3V 3.3V DATA_B VT_B IM PHASE B IP 3.3V ADE7932/ ADE7933 V2P SYNC RESET_EN XTAL1 I2C/HSDC OR SPI IRQ0, IRQ1 GNDMCU GNDISO_B V1P VM DATA V2/TEMP 3.3V DATA_C VT_C SYSTEM MICROCONTROLLER PHASE B PHASE A NEUTRAL 图103. 三相四线Y形电表，采用1个ADE7978和4个ADE7933器件 IM PHASE C LOAD ADE7932/ ADE7933 V2P GNDISO_C SYNC RESET_EN XTAL1 GNDMCU SYNC RESET_EN CLKOUT 3.3V DATA_N GNDMCU 图104. 三相四线Y形电表，采用1个ADE7978和3个ADE7933/ADE7932器件 Rev. 0 | Page 83 of 120 11116-020 IP ADE7978/ADE7933/ADE7932 如果电表采用四线三角形配置，则需要三个ADE7933/ ADE7932器件(参见图106)。分压器测量A相和C相至零线 电压。分流电阻测量A相、B相和C相电流。这种配置中， ADE7978的DATA_N引脚连接到VDD。 PHASE C ISOLATION BARRIER V1P DATA V2/TEMP 3.3V DATA_A VT_A VM IM PHASE A IP 3.3V ADE7932/ ADE7933 SYNC RESET_EN XTAL1 V2P GNDISO_A ADE7978 GNDMCU V1P DATA V2/TEMP VM 3.3V 3.3V DATA_C VT_C IM PHASE C IP ADE7932/ ADE7933 SYNC RESET_EN CLKOUT SYNC RESET_EN XTAL1 V2P GNDISO_C I2C/HSDC OR SPI 3.3V GNDMCU IRQ0, IRQ1 11116-021 DATA_B DATA_N SYSTEM MICROCONTROLLER PHASE B PHASE A 三线三角形配置的电表只需两个ADE7933/ADE7932器件(参 见图105)：一个用于A相，一个用于C相。分压器测量A相 至B相和C相至B相电压。分流电阻测量A相和C相电流。这 种 配 置 中 ， ADE7978的 DATA_N和 DATA_B引 脚 连 接 到 VDD。 GNDMCU PHASE C ISOLATION BARRIER V1P VM DATA V2/TEMP 3.3V DATA_A VT_A IM PHASE A IP ADE7932/ ADE7933 V2P GNDISO_A SYNC RESET_EN XTAL1 ADE7978 GNDMCU V1P VM DATA V2/TEMP 3.3V 3.3V DATA_B VT_B IM PHASE B IP 3.3V ADE7932/ ADE7933 V2P GNDISO_B SYNC RESET_EN XTAL1 I2C/HSDC OR SPI IRQ0, IRQ1 GNDMCU V1P VM DATA V2/TEMP 3.3V DATA_C VT_C SYSTEM MICROCONTROLLER PHASE B PHASE A IM PHASE C IP LOAD ADE7932/ ADE7933 V2P GNDISO_C SYNC RESET_EN CLKOUT SYNC RESET_EN XTAL1 GNDMCU 3.3V DATA_N GNDMCU 图106. 三相四线三角形电表，采用1个ADE7978和3个ADE7933/ADE7932器件 Rev. 0 | Page 84 of 120 11116-022 NEUTRAL 图105. 三相三线三角形电表，采用1个ADE7978和2个ADE7933/ADE7932器件 ADE7978/ADE7933/ADE7932 如 果 仅 使 用 两 个 或 三 个 ADE7933/ADE7932器 件 ， 则 DATA_B和/或DATA_N引脚连接到VDD。ADE7978计算的 与这些未连接ADE7933/ADE7932器件对应的波形样本设为 满量程。通过高通滤波器后，波形样本设为0，ADE7978 利用这些样本计算的所有量都是0。 根据电表配置，ACCMODE寄存器(地址0xE701)的位[5:4] (CONSEL[1:0])决定ADE7978计算相功率的方式。更多信息 请参见“电能累计模式”部分。 ADE7933/ADE7932在XTAL1引脚从ADE7978 CLKOUT引脚 接收4.096 MHz时钟，ADE7933/ADE7932的XTAL2引脚断开。 请勿使用连接在XTAL1和XTAL2之间的晶体为ADE7933/ ADE7932提供时钟，因为ADE7933/ADE7932器件必须与 ADE7978同步工作；应使用ADE7978的CLKOUT输出以确 保同步。 ADE7978 RESET_EN引脚连接到系统中所有ADE7933/ADE7932 器件的RESET_EN引脚。ADE7978 VT_A、VT_B、VT_C和 VT_N引 脚 连 接 到 系 统 中 各 ADE7933/ADE7932的 对 应 V2/TEMP引脚。例如，ADE7978的VT_A引脚连接到监控A 相的ADE7933/ADE7932的V2/TEMP引脚。如果原理图不监 控某些相位，ADE7978的对应VT_x引脚应断开。例如，图 105所示配置的电表不监控B相或零线电流，因此，VT_B 和VT_N引脚断开。 当ADE7978的RESET引脚设为低电平至少10 µs，然后再次变 为 高 电 平 时 ， RESET_EN引 脚 变 为 低 电 平 ， VT_A、 VT_B、VT_C和VT_N引脚以4.096 MHz的频率从高电平到 低 电 平 切 换 八 次 ， 使 得 ADE7933/ADE7932复 位 。 当 RESET_EN、VT_A、VT_B、VT_C和VT_N引脚再次变为 高电平时，ADE7933/ADE7932复位结束(更多信息参见“硬 件复位”部分)。 ADE7978的 V T_A、 V T_B、 V T_C和 V T_N引 脚 选 择 ADE7933的V2电压ADC测量的信号：第二电压输入或内部 温度传感器。(ADE7932始终测量内部温度传感器。)如果 VT_x信号为低电平，则ADC测量V2P引脚的输入信号。如 果VT_x信号为高电平，则ADC测量内部温度传感器。 ADE7978采用由两个信号(SYNC和DATA)组成的位流通信 读取ADE7933/ADE7932的输出。ADE7978的SYNC引脚连 接 到 各 ADE7933/ADE7932器 件 的 SYNC引 脚 。 各 ADE7933/ADE7932的DATA引脚连接到ADE7978的对应 DATA_x引脚(x = A、B、C或N)。例如，A相ADE7933/ ADE7932的DATA引脚连接到ADE7978的DATA_A引脚。 如果原理图不监控某些相位，ADE7978的对应DATA_x引 脚应连接到VDD。例如，图105所示配置的电表不监控B相 或零线电流，因此，ADE7978的DATA_B和DATA_N引脚连 接到VDD。 ADE7978的SYNC引脚为ADE7933/ADE7932从器件产生 1.024 MHz串行时钟。各ADE7933/ADE7932用其ADC的第一 级产生的位流响应(参见“ADE7978与ADE7933/ADE7932之 间的位流通信”部分)。 将ADE7978快速设置为电表 电表通常用标称电流(In)、标称电压(Vn)、标称频率(fn)和 电表常数MC来表征。要快速设置ADE7978，请执行以下 步骤： 1. 如果fn = 60 Hz，将COMPMODE寄存器(地址0xE60E)中的 位14 (SELFREQ)置1。如果fn = 50 Hz，SELFREQ位保持 默认值0。 2. 根据以下公式初始化CF1DEN、CF2DEN和CF3DEN寄存 器(地址0xE611至0xE613)： CFxDEN = 10 3 MC [imp/kwh] × 10 n 更多信息请参见“电能频率转换”部分。 3. 根据以下公式初始化WTHR、VARTHR和VATHR寄存器 (地址0xEA02至0xEA04)： WTHR、VARTHR和VATHR = PMAX × f s × 3600 × 10 n VFS × I FS × 2 27 更多信息请参见“有功电能计算”、“无功电能计算”和“视 在电能计算”部分。 4. 根据下式初始化VLEVEL寄存器(地址0x43A2)： VLEVEL = VFS/Vn × 4 × 106 更多信息请参见“基波有功功率计算”部分。 5. 根据下式初始化VNOM寄存器： VNOM = V/VFS × 3,761,808 更多信息请参见“使用VNOM计算视在功率”部分。 6. 使能数据存储器RAM保护，向位于地址0xE7FE的内部8 位寄存器写入0xAD，然后向位于地址0xE7E3的内部8位 寄存器写入0x80。 7. 写入0x0001到运行寄存器(地址0xE228)以启动DSP。 Rev. 0 | Page 85 of 120 ADE7978/ADE7933/ADE7932 ADE7978与ADE7933/ADE7932之间的位流通信 ADE7978采用图107所示的位流通信从系统的ADE7933/ ADE7932器件提取信息。ADE7978在SYNC引脚产生1.024 MHz 时钟信号。此时钟等于ADE7978内部时钟CLKIN的1/16 (XTALIN = 16.384 MHz，CLKIN/16 = 1.024 MHz)，ADE7933/ ADE7932 XTAL1时钟的1/4 (CLKIN/4)。此时钟的占空比 是25%。 SYNC的低电平至高电平跃迁比CLKIN/4时钟的高电平到低 电平跃迁早1/4周期。SYNC在一个CLKIN/4周期内保持高 电平，在该周期的其余时间保持低电平。 SYNC第 一 次 发 生 高 电 平 到 低 电 平 跃 迁 时 ， ADE7978 CLKIN/4从高电平到低电平跃迁四次。每次CLKIN/4从高 电平跃迁到低电平时，ADE7933/ADE7932器件将这些位置 于 DATA引 脚 ： 来 自 ADC第 一 级 的 数 据 位 和 ADE7933/ ADE7932器件中存储的温度失调数据位。A相ADE7933/ ADE7932的位序是VA位、VA2位、温度失调位和IA位。其 他ADE7933/ADE7932器件遵循相同的模式。ADE7978在 DATA_A、DATA_B、DATA_C和DATA_N引脚接收这些 位。当SYNC发生新的高低跃迁时，该过程重复进行。 代表温度失调的8位带符号数的分界情况如图108所示。 任何能够产生与图107所示相似的1.024 MHz SYNC信号， 并能对来自ADE7933/ADE7932 DATA引脚的位流进行滤波 的主器件，都能替代ADE7978。 ADE7978 CLKIN/4 DATA_A IA BIT VA BIT VA2 BIT TEMP OFFSET IA BIT DATA_B IB BIT VB BIT VB2 BIT TEMP OFFSET IB BIT DATA_C IC BIT VC BIT VC2 BIT TEMP OFFSET IC BIT DATA_N IN BIT VN1 BIT VN2 BIT TEMP OFFSET IN BIT 11116-023 SYNC 图107. ADE7978与ADE7933/ADE7932之间的位流通信 0 0 0 0 0 1 BIT 7 BIT 6 BIT 5 BIT 4 图108. 温度失调位流通信 Rev. 0 | Page 86 of 120 4 LEAST SIGNIFICANT BITS OF TEMPERATURE OFFSET 1 BIT 3 BIT 2 BIT 1 BIT 0 1 11116-220 4 MOST SIGNIFICANT BITS OF TEMPERATURE OFFSET ADE7978/ADE7933/ADE7932 ADE7978和ADE7933/ADE7932时钟 在XTALIN引脚提供一个数字时钟信号以便为ADE7978提 供时钟。ADE7978使用此引脚提供的时钟频率，该频率在 本数据手册中通称为CLKIN。ADE7978要求CLKIN值为 16.384 MHz，但16.384 MHz ± 1%的频率是可接受的。 或者，可以在XTALIN和XTALOUT引脚上连接一个典型驱 动功率为0.5 mW、等效串联电阻(ESR)为20 Ω的16.384 MHz 晶体，用来为ADE7978提供时钟源(参见图109)。 CP1 ADE7978 C1 TC XTALIN C2 XTALOUT TC 隔离寿命 所有的隔离结构在长时间的电压作用下，最终会被破坏。 隔离衰减率由施加在隔离层上的电压波形特性决定。除了 由监管机构进行测试，ADI公司也进行一系列广泛的评估 来确定ADE7933/ADE7932内部隔离架构的寿命。ADI公司 使用超过额定连续工作电压的电压执行加速寿命测试。确 定多种工作条件下的加速系数，利用这些系数可以计算实 际工作电压下的失效时间。 表12中显示的值总结了双极性交流工作条件下50年工作寿 命的峰值电压以及CSA/VDE认可的最大工作电压。许多情 况下，认可工作电压高于50年工作寿命电压。某些情况 下，在这些高工作电压下工作会导致隔离寿命缩短。 11116-024 CP2 ADE7933/ADE7932与ADE7978一起使用时不需要晶体，因 为ADE7978可产生ADE7933/ADE7932所用的4.096 MHz时钟。 然而，如果ADE7933/ADE7932用作独立芯片，则XTAL1和 XTAL2上可连接一个典型驱动功率为0.5 mW、ESR为20 Ω的 4.096 MHz晶体，以便提供时钟源。陶瓷电容值(C1和C2)的 计算方法与ADE7978的时钟电路相同。 图109. ADE7978晶振电路 XTALIN和XTALOUT引脚的总电容(TC)为： TC = C1 + CP1 = C2 + CP2 其中： C1和C2是XTALIN和GND引脚之间以及XTALOUT和GND 引脚之间的陶瓷电容(C1 = C2)。CP1和CP2是将晶体连接到 ADE7978的导线的寄生电容(CP1 = CP2)。 ADE7933/ADE7932的隔离寿命由施加在隔离栅上的电压波 形决定。iCoupler结构的隔离度以不同速率衰减，这由波 形是否为双极性交流、单极性交流或直流决定。图110、 图111和图112显示这些不同隔离电压的波形。 RATED PEAK VOLTAGE LC = C1 + CP1 2 = C2 + CP2 2 = TC 0V 11116-102 晶体的负载电容(LC)等于总电容TC的一半，因为它是由C1 + CP1和C2 + CP2组成的串联电路的电容。 图110. 双极性交流波形 2 RATED PEAK VOLTAGE 因此，电容C1和C2的值与晶体的负载电容相关： 对于ADE7978，XTALIN和XTALOUT引脚的总电容TC典型 值为40 pF(参见表2)。 11116-103 C1 = C2 = 2 × LC − CP1 = 2 × LC − CP2 0V 图111. 单极性交流波形 选择一个具有如下负载电容的晶体： RATED PEAK VOLTAGE 例如，若寄生电容CP1和CP2等于20 pF，则应选择20 pF的 电容C1和C2。 Rev. 0 | Page 87 of 120 11116-104 LC = TC/2 = 20 pF 0V 图112. 直流波形 ADE7978/ADE7933/ADE7932 双极性交流电压是最苛刻的环境。双极性交流条件下50年 工作寿命的目标决定ADI公司推荐的最大工作电压。在单 极性交流或者直流电压的情况下，隔离应力显然低得多。 此工作模式在能够获得50年工作时间的前提下，允许更高 的工作电压。表12中列出的工作电压在维持50年最低工作 寿命的前提下，提供了符合单极性交流或者直流电压情况 的工作电压。任何与图111或图112不一致的交叉隔离电压 波形都应被认为是双极性交流波形，其峰值电压应限制在 表12中列出的50年工作寿命电压以下。 图111所示的正弦电压波形仅作为示例提供，它代表任何 在0 V与某一限值之间变化的电压波形。该限值可以为正值 或负值，但电压不能穿过0 V。 布局布线指南 图34显示了ADE7978/ADE7933/ADE7932芯片组的测试电 路。测试电路包含四个ADE7933器件和一个ADE7978，与 其它必要电路一起检测三相系统的相电流和电压。该芯片 组由一个微控制器通过SPI接口管理。(原理图中未显示微 控制器。)图34复制了ADE7978/ADE7933评估板的原理图 (参见ADE7978和ADE7933/ADE7932评估板部分)。 图113和图114显示了一个印刷电路板(PCB)的建议布局方 案，它包括两层，元件仅贴放在电路板顶层。遵守这些布 局布线指南有助于实现低噪声设计，并提高对EMC干扰的 抑制能力。注意，图113和图114所示布局图是从电路板图 截取的一部分，电路板还包括除ADE7978和ADE7933之外 的其他电路。 采用ADE7932的电表布局与采用ADE7933的设计非常类 似。唯一的区别是没有电压通道V2P及其相关的电路：电 阻分压器和保护二极管。 主电源电压在ADE7933的VDD(引脚19)处提供。VDD和 GND(引脚20)之间放置两个去耦电容：一个10 µF电容和一个 100 µF陶瓷电容。陶瓷电容必须尽可能靠近ADE7933/ADE7932 放置，因为它去耦高频噪声，而10 µF电容则须放在ADE7933/ ADE7932附近。 ADE7933 VDDISO引脚(引脚1)通过两个电容从GNDISO(引 脚2)去耦：一个10 µF电容和一个100 µF陶瓷电容。陶瓷电容 必须尽可能靠近ADE7933/ADE7932放置，而10 µF电容则须 ( 放在ADE7933/ADE7932附近。 ADE7933 LDO和REF引脚(引脚8和引脚9)各通过两个电容从 GNDISO(引脚10)去耦：一个4.7 µF电容和一个100 µF陶瓷 电容。陶瓷电容必须尽可能靠近ADE7933/ADE7932放置， 而4.7 µF电容则须放在ADE7933/ADE7932附近。 注意，ADE7933/ADE7932隔离接地点是分流电阻端点之 一。此点直接连到引脚10 (GNDISO)。无需将分流电阻接地 端连接到引脚2，两个GNDISO引脚(引脚2和引脚10)在内部 彼此相连。 注意，放在ADE7933隔离副边上的顶层元件被一个连接到 GNDISO的接地层包围。底层将原边地扩展到ADE7933和 相关电路下方，形成一个拼接电容。此电容非常重要，作 用是降低ADE7933/ADE7932 DC-DC转换器产生的辐射。 注意，电路板输入引脚与接地层之间的两边上至少应保持 8 mm的距离。 Rev. 0 | Page 88 of 120 ADE7978/ADE7933/ADE7932 11116-215 8mm 11116-216 图113. ADE7978和ADE7933电路板顶层 图114. ADE7978和ADE7933电路板底层 Rev. 0 | Page 89 of 120 ADE7978/ADE7933/ADE7932 若使用4层PCB，则还会形成其它拼接电容。顶层和底层保 持不变(参见图113和图114)。4层PCB的第2层复制底层，将 原边地扩展到ADE7933和相关电路下方。第3层复制顶层 的接地层。 图115显示了4层PCB所形成的拼接电容结构。顶层的隔离 接地层产生10 pF电容(C12)，原边接地层放在第2层上。类 似地，第2层和第3层之间产生400 pF电容(C23)。 这 些 电 容 非 常 重 要 ， 作 用 是 降 低 ADE7933/ADE7932 DC-DC转换器产生的辐射。 28MILS = 0.7112mm ADE7978芯片版本 用户可以通过版本寄存器来确定ADE7978芯片的版本。该 寄存器是8位只读寄存器，地址为0xE707。 PRIMARY SIDE GROUND PLANE ON TOP LAYER C12 C23 4MILS = 0.1016mm PRIMARY SIDE GROUND PLANE ON LAYER 2 1mm 8mm 图115. 4层PCB产生的拼接电容 Rev. 0 | Page 90 of 120 PRIMARY SIDE GROUND PLANE ON BOTTOM LAYER 11116-217 28MILS = 0.7112mm 我们提供基于ADE7978和ADE7933芯片组配置的评估板(参 见“订购指南”)。该板与系统演示平台(EVAL-SDP-CB1Z)一 起 使 用 。 欲 评 估 ADE7978和 ADE7933， 须 同 时 订 购 ADE7978/ADE7933评估板和系统演示平台。更多信息请参 见ADE7978产品页面。 ADE7932/ADE7933 ISOLATED SIDE GROUND PLANE ON TOP LAYER ISOLATED SIDE GROUND PLANE ON LAYER 3 ADE7978和ADE7933/ADE7932评估板 ADE7978/ADE7933/ADE7932 串行接口 ADE7978有三个串行端口接口：一个获得完整许可的I2C接 口 、 一 个 串 行 外 设 接 口 (SPI)和 一 个 高 速 数 据 采 集 端 口 (HSDC)。SPI引脚与I2C与HSDC端口使用的引脚复用，因 此ADE7978支持以下两种配置：一种仅使用SPI端口，而另 一种同时使用I2C端口与HSDC端口。 串行接口选择 ADE7978复位之后，HSDC端口始终禁用。上电或硬件复 位之后，可以通过操控SS/HSA引脚(引脚16)选择I2C或SPI 端口。 • 如果SS/HSA引脚设为高电平，那么ADE7978采用I2C端 口，直到再执行硬件复位为止。 • 如果SS/HSA引脚三次从高电平切换到低电平，那么 ADE7978采用SPI端口，直到再执行硬件复位为止。 通信验证 ADE7978包括三个用于对I2C或SPI通信进行验证的寄存器： LAST_OP(地 址 0xEA01)、 LAST_ADD(地 址 0xE9FE)和 LAST_RWDATA，它们分别记录上一次成功通信的性质、 地址和数据。LAST_RWDATA寄存器具有三个不同的地址， 具体地址要视成功通信的长度而定(参见表35)。 表35. LAST_RWDATA寄存器位置 通信类型 8位读/写 16位读/写 32位读/写 地址 0xE7FD 0xE9FF 0xE5FF 这种SS/HSA引脚操控可以通过两种方式实现。 每次与ADE7978成功进行通信后，所访问的最后一个寄存 器的地址就存储在16位LAST_ADD寄存器(地址0xE9FE)中。 它是一个只读寄存器，下一个成功的读操作或写操作完成 后，它会更新所存储的值。 • 将主机(即微控制器)的SS引脚用作常规I/O引脚并切换 三次。 • 对未分配给特定ADE7978寄存器的地址空间位置执行三 次SPI写操作(如0xEBFF，该处可以执行八位寄存器写操 作)。这些写操作使SS/HSA引脚切换三次。有关写操作 协议的更多信息，请参阅“SPI写操作”部分。 LAST_OP寄存器(地址0xEA01)存储操作的性质，即表示所 执行的是读操作还是写操作。如果上一个操作是写操作， 则LAST_OP寄存器存储值0xCA。如果上一个操作是读操 作，则LAST_OP寄存器存储值0x35。LAST_RWDATA寄存 器存储写入或读出寄存器的数据。这些寄存器不会存储任 何不成功的读写操作。 完成串行端口选择之后，必须锁定选择。这样，有效端口 将一直使能，直到执行硬件复位或关断操作为止。如果I2C 为有效串行端口，则CONFIG2寄存器(地址0xEA00)的位0 (I2C_LOCK)必须置1，以便将其锁定。对该位的写操作完 成后，ADE7978会忽略SS/HSA引脚的杂散切换，因而也就 无法切换为使用SPI端口。如果SPI为有效串行端口，则只 要对CONFIG2寄存器执行任意写操作即可锁定该端口。完 成写操作后，将无法切换至使用I2C端口。 读取LAST_OP、LAST_ADD和LAST_RWDATA寄存器时， 其值保持不变。 ADE7978的功能可以通过数个片内寄存器进行配置。这些 寄存器的内容可以通过I 2 C或SPI接口进行更新或读取。 HSDC端口可以提供最多16个寄存器的状态，这些寄存器 包含相电压和零线电流的瞬时值，以及有功/无功/视在功 率的瞬时值。 I2C接口 ADE7978支持全面授权的I2C接口。I2C接口配置为一个完 整的硬件从机。I2C接口支持的最大串行时钟频率为400 kHz。 SDA为数据I/O引脚，而SCL为串行时钟。这两个引脚都与 片内SPI接口的MOSI和SCLK引脚共享。SDA和SCL引脚配 置为“线与”格式，可以在多主机系统中进行仲裁。 I2C系统的传输过程为：当总线处于空闲状态时，主机通过 产生起始条件来启动传输；在起始地址发送期间，主机发 送从机地址和数据传输方向。如果从机应答了主机，则开 始数据传输。数据传输会持续到主机发送一个停止条件为 止，然后总线进入空闲状态。 Rev. 0 | Page 91 of 120 ADE7978/ADE7933/ADE7932 I2C写操作 如图117所示，当主机产生起始条件并以一个字节表示 ADE7978的从机地址，后跟目标寄存器的16位地址时，第 一阶段即开始。ADE7978会应答收到的每个字节。地址字 节与写操作的地址字节类似，并且等于0x70(参见“I2C写操 作”部分)。 当主机产生起始条件并以一个字节表示ADE7978的从机地 址，后跟目标寄存器的16位地址和该寄存器的值时，使用 ADE7978 I2C接口的写操作即会开始(参见图116)。地址和寄 存器内容以MSB优先方式发送。 地址字节的七个MSB包含ADE7978的地址，等于0111000。 地址字节的位0为读/写位。对于写操作，位0必须清0，因 而写操作的第一个字节为0x70。ADE7978会应答收到的每 个字节。寄存器可能为8、16或32位，在传输完寄存器的 最后一位且ADE7978应答传输之后，主机就会产生停止 条件。 I2C读操作 START 使用ADE7978 I2C接口的读操作是分两个阶段完成的。第一 阶段设置寄存器的地址指针。第二阶段读取寄存器的内容。 15 8 7 0 31 24 23 16 15 8 7 STOP 寄存器地址的最后一个字节传送完毕且ADE7978应答之 后，第二阶段即会开始，同时主机产生新的起始地址和地 址字节。地址字节的七个MSB包含ADE7978的地址，等于 0111000。地址字节的位0为读/写位。对于读操作，位0必 须置1，因而读操作的第一个字节为0x71。收到该字节之 后，ADE7978产生应答。然后，ADE7978发送该寄存器的 值，而收到每个字节之后，主机会产生应答。所有字节均 以MSB优先方式发送。寄存器可能为8、16或32位，在传输 完寄存器的最后一位之后，主机不会应答传输，而是产生 停止条件。 0 BYTE 1 OF REGISTER BYTE 0 (LEAST SIGNIFICANT) OF REGISTER 11116-091 ACK BYTE 2 OF REGISTER ACK BYTE 3 (MOST SIGNIFICANT) OF REGISTER ACK LEAST SIGNIFICANT 8 BITS OF REGISTER ADDRESS ACK ACK MOST SIGNIFICANT 8 BITS OF REGISTER ADDRESS ACK S SLAVE ADDRESS ACK S 0 1 1 1 0 0 0 0 ACK GENERATED BY ADE7978 START 图116. 32位寄存器的I 2C写操作 8 15 7 0 MOST SIGNIFICANT 8 BITS OF REGISTER ADDRESS LEAST SIGNIFICANT 8 BITS OF REGISTER ADDRESS ACK ACK SLAVE ADDRESS ACK S 0 1 1 1 0 0 0 0 1 0 0 0 1 SLAVE ADDRESS BYTE 3 (MOST SIGNIFICANT) OF REGISTER BYTE 2 OF REGISTER 7 8 0 BYTE 1 OF REGISTER STOP 15 16 S BYTE 0 (LEAST SIGNIFICANT) OF REGISTER 11116-092 1 23 ACK 1 24 ACK 0 ACK S 31 ACK START ACK GENERATED BY MASTER NO ACK ACK GENERATED BY ADE7978 ACK GENERATED BY ADE7978 图117. 32位寄存器的I 2C读操作 Rev. 0 | Page 92 of 120 ADE7978/ADE7933/ADE7932 I2C突发读操作 2. 收到该地址字节后，ADE7978应答该字节，发送位于指 针的第一个寄存器的值。寄存器从最高有效字节开始发 送，所有字节从最高有效位开始发送。 3. 每收到一个8位字节后，主机会产生应答。 4. 发送第一寄存器的字节后，如果主机应答最后一个字节， ADE7978会将指针递增一个位置，定位于下一个寄存器， 并开始逐字节发送，最高有效字节优先。 5. 如果主机应答第二寄存器的最后一个字节，ADE7978再 次递增指针，开始发送下一个寄存器的数据。 6. 程序持续至主机不应答寄存器的最后一个字节，然后产 生停止条件。 从地址0xE50C到地址0xE526的寄存器代表ADE7978每8 kHz 计算的量。这些寄存器包含以下信息： • 波形样本(IAWV、IBWV、ICWV、INWV、VAWV、 VBWV、 VCWV、 VA2WV、 VB2WV、 VC2WV、 VNWV和VN2WV) • 各种功率的瞬时值(AWATT、BWATT、CWATT、AVAR、 BVAR、CVAR、AVA、BVA和CVA) • 总 谐 波 失 真 (AVTHD、 AITHD、 BVTHD、 BITHD、 CVTHD和CITHD) 这些寄存器可以通过两种方式读取：每次读取一个寄存器 (参见“I2C读操作”部分)，或者以突发模式每次连续读取多 个寄存器。 地址0xE526是分配给突发读操作的存储器范围的最后位 置。请勿对地址大于0xE526的寄存器位置执行突发读操作。 ZX/DREADY引脚的高电平到低电平转换可用来启动突发 读操作。该引脚必须配置为DREADY功能(将位于地址 0xE618的CONFIG寄存器的位[1:0] (ZX_DREADY)设置为00)。 在STATUS0寄存器(地址0xE502)的位17 (DREADY)置1后约 70 ns，ZX/DREADY引脚变为低电平。该引脚保持低电平 10 µs，然后变回高电平。 突发模式分两阶段完成(见图118)。第一阶段设置指向突发 操作第一个寄存器地址的指针，与仅读取一个寄存器情况 中的第一阶段相同。从地址0xE50C到地址0xE526的任何寄 存器都可以是突发操作的第一个寄存器。 第二阶段读取寄存器的内容。第二阶段按如下步骤进行(参 见图118)： START 1. 主机产生一个新的起始条件开始，后跟地址字节，与读 取单个寄存器时使用的地址字节相同，也是0x71。 15 8 7 0 LEAST SIGNIFICANT 8 BITS OF REGISTER ADDRESS ACK MOST SIGNIFICANT 8 BITS OF REGISTER ADDRESS ACK SLAVE ADDRESS ACK S 0 1 1 1 0 0 0 0 BYTE 3 (MOST SIGNIFICANT) OF REGISTER 0 BYTE 0 (LEAST SIGNIFICANT) OF REGISTER 0 0 BYTE 3 (MOST SIGNIFICANT) OF REGISTER 1 STOP 7 ACK 24 S BYTE 0 (LEAST SIGNIFICANT) OF REGISTER n 11116-093 SLAVE ADDRESS 31 0 ACK S 0 1 1 1 0 0 0 1 7 24 ACK 31 ACK START ACK GENERATED BY MASTER NO ACK ACK GENERATED BY ADE7978 ACK GENERATED BY ADE7978 图118. 对地址0xE50C到地址0xE526的连续寄存器进行I 2C突发读操作 Rev. 0 | Page 93 of 120 ADE7978/ADE7933/ADE7932 SPI接口 ADE7978的SPI接口始终作为通信从机并包含以下四个引脚 (具有双重功能)：SCLK/SCL、MOSI/SDA、MISO/HSD和 SS/HSA。SPI接口中使用的功能为SCLK、MOSI、MISO和SS。 数据传输的串行时钟施加于SCLK逻辑输入端。所有数据传 输操作均与串行时钟同步。SPI接口支持的最大串行时钟频 率为2.5 MHz。 数据在SCLK的下降沿从MOSI逻辑输入端移入ADE7978， 而 ADE7978在SCLK的上升沿对数据进行采样。数据在 SCLK的下降沿从MISO逻辑输出端移出ADE7978，而主机 在SCLK的上升沿对数据进行采样。数据字的最高有效位优 先移入和移出。当ADE7978没有数据传出时，MISO保持高 阻抗状态。 图119显示了ADE7978 SPI接口与包含SPI接口的主机之间的 连接。 SPI DEVICE MOSI MOSI MISO MISO SCLK SCK SS 图119. 将ADE7978 SPI接口与SPI器件相连 SPI写操作 当主机将SS引脚设为低电平并开始在MOSI线路上发送一 个字节来表示ADE7978的从机地址时，使用ADE7978 SPI接 口的写操作即开始(参见图120)。主机以SCLK的第一个高 电 平 至 低 电 平 转 换 开 始 ， 在 MOSI线 路 上 发 送 数 据 。 ADE7978的SPI接口在SCLK的低电平至高电平转换期间对 数据进行采样。 地址字节的七个最高有效位可以为任意值，不过最好不是 0111000，即I2C协议中使用的七位地址。地址字节的位0为 读/写位。对于写操作，位0必须清0。接着，主机发送要写 入的寄存器的16位地址和该寄存器的32、16或8位值，中间 不丢失任何SCLK周期。发送完最后一位之后，主机会在该 SCLK周期结束时将SS和SCLK线路设为高电平，通信到此 结束。数据线路MOSI和MISO进入高阻抗状态。 SS SCLK 15 14 MOSI 0 0 0 0 0 0 0 0 1 0 31 30 REGISTER ADDRESS REGISTER VALUE 图120. 32位寄存器的SPI写操作 Rev. 0 | Page 94 of 120 1 0 11116-097 SS 11116-094 ADE7978 SS逻辑输入为片选输入。当多个器件共享串行总线时，即 会使用该输入。整个数据传输操作期间，SS输入会被驱动 至低电平。在数据传输操作期间，如果将SS拉高，则会中 止传输并将串行总线置于高阻抗状态。然后，通过使SS逻 辑输入回到低电平，即可开始新的传输。不过，如果在完 成之前中止数据传输，可能导致所访问的寄存器出现异常 状态。因此，每次写入寄存器时，都应通过回读来验证其 值。所用协议与I2C接口使用的协议类似。 ADE7978/ADE7933/ADE7932 SPI读操作 当主机将SS引脚设为低电平并开始在MOSI线路上发送一 个表示ADE7978地址的字节时，使用ADE7978 SPI接口的读 操作即开始(参见图121)。主机以SCLK的第一个高电平至 低电平转换开始，在MOSI线路上发送数据。ADE7978的 SPI接口在SCLK的低电平至高电平转换期间对数据进行 采样。 地址字节的七个最高有效位可以为任意值，不过最好不是 0111000，即I2C协议中使用的七位地址。地址字节的位0为 读/写位。对于读操作，位0必须置1。接着，主机发送要读 取的寄存器的16位地址。ADE7978在SCLK的低电平至高电 平转换期间收到寄存器地址的最后一位之后，就会在SCLK 的下一个高电平至低电平转换出现时开始在MISO线路上 发送寄存器内容；主机在SCLK的低电平至高电平转换期间 对数据进行采样。 收到最后一位之后，主机会将SS和SCLK线路设为高电平， 通信到此结束。数据线路MOSI和MISO进入高阻抗状态。 SPI突发读操作 从地址0xE50C到地址0xE526的寄存器代表ADE7978每8 kHz 计算的量(寄存器列表参见“I2C突发读操作”部分)。 这些寄存器可以通过两种方式读取：每次读取一个寄存器 (参见“SPI读操作”部分)，或者以突发模式每次连续读取多 个寄存器。 当主机将SS引脚设为低电平并开始在MOSI线路上发送一 个表示ADE7978地址的字节时，突发模式启动(参见图 122)。地址与仅读取一个寄存器时使用的地址字节相同。 主机以SCLK的第一个高电平至低电平转换开始，在MOSI 线路上发送数据。ADE7978的SPI接口在SCLK的低电平至 高电平转换期间对数据进行采样。 主机发送要突发读取的第一个寄存器的16位地址。从地址 0xE50C到地址0xE526的任何寄存器都可以是突发操作的第 一个寄存器。ADE7978在SCLK的低电平至高电平转换期间 收到寄存器地址的最后一位之后，就会在SCLK的下一个高 电平至低电平转换出现时开始在MISO线路上发送寄存器 内容；主机在SCLK的低电平至高电平转换期间对数据进行 采样。 主机收到第一个寄存器的最后一位后，ADE7978发送位于 下一位置的寄存器内容。该程序重复进行，直到主机将SS 和SCLK线设为高电平，通信到此结束。数据线路MOSI和 MISO进入高阻抗状态。 地址0xE526是分配给突发读操作的存储器范围的最后位 置。请勿对地址大于0xE526的寄存器位置执行突发读操 作。 ZX/DREADY引脚的高电平到低电平转换可用来启动突发 读操作。该引脚必须配置为DREADY功能(将位于地址 0xE618的CONFIG寄存器的位[1:0] (ZX_DREADY)设置为00)。 在STATUS0寄存器(地址0xE502)的位17 (DREADY)置1后约 70 ns，ZX/DREADY引脚变为低电平。该引脚保持低电平 10 µs，然后变回高电平。 SS SCLK 15 14 0 0 0 0 0 0 0 1 1 0 REGISTER ADDRESS 31 30 MISO 1 0 11116-095 MOSI REGISTER VALUE 图121. 32位寄存器的SPI读操作 SS SCLK 0 0 0 0 0 0 0 1 REGISTER ADDRESS 31 MISO 0 REGISTER 0 VALUE 31 0 REGISTER n VALUE 图122. 对地址0xE50C到地址0xE526的连续寄存器进行SPI突发读操作 Rev. 0 | Page 95 of 120 11116-096 MOSI ADE7978/ADE7933/ADE7932 HSDC接口 默认情况下禁用高速数据采集(HSDC)接口。只有ADE7978 配置为使用I2C接口时，才可使用该接口。ADE7978的SPI 接口无法与HSDC接口同时使用。 当CONFIG寄存器的位6 (HSDCEN)设为1时，HSDC接口使能。 如果HSDCEN位清0(默认值)，则HSDC接口禁用。使用SPI 接口时，此位置1不会产生任何效果。 HSDC接口用于向外部器件(通常为微处理器或DSP)发送最 多包含16个32位字的数据。这些字表示相电流和电压、零 线电流以及有功/无功/视在功率的瞬时值。发送的寄存器 包括IAWV、VAWV、IBWV、VBWV、ICWV、VCWV、 I N W V 、 AVA 、 B VA 、 C VA 、 AWAT T 、 B WAT T 、 CWATT、AVAR、BVAR和CVAR。这些寄存器都是24位寄 存器，并都通过符号扩展至32位(参见图45)。 HSDC可以与SPI或类似接口相连，HSDC始终是通信主 机。HSDC接口由三个引脚组成：HSA、HSD和HSCLK。 HSA表示选择信号。字传输期间，该引脚保持低电平或高 电平有效，通常连接到从机的选择引脚。HSD将数据发送 到从机，通常连接到从机的数据输入引脚。HSCLK是串行 时钟线路(由ADE7978产生)，通常连接到从机的串行时钟 输入。图123显示了ADE7978 HSDC接口和包含SPI接口的从 机之间的连接。 HSD HSCLK HSA SPI DEVICE MOSI SS 位2 (HGAP)设为1时，会在数据包之间引入7个HSCLK周期 的间隙。当HGAP位清0(默认值)时，数据包之间无间隙， 通信时间最短。当HGAP设为0时，HSIZE位对通信无影 响，数据位会在每个HSCLK高电平至低电平转换时被置于 HSD线路。 位[4:3] (HXFER[1:0])指定要发送的字数。当HXFER[1:0]设为 00(默认值)时，发送全部16个字。当HXFER[1:0]设为01 时，则仅按照下列顺序发送表示相电流、零线电流和相电 压三者瞬时值的字：IAWV、VAWV、IBWV、VBWV、 ICWV、VCWV和INWV。当HXFER[1:0]设为10时，则仅按照 下 列 顺 序 发 送 相 功 率 的 瞬 时 值 ： AVA、 BVA、 CVA、 AWATT、BWATT、CWATT、AVAR、BVAR和CVAR。值11是 HXFER[1:0]的保留值，写入该值即相当于写入00(默认值)。 位5 (HSAPOL)指定通信期间HSA引脚的HSA功能极性。当 HSAPOL位设为0(默认值)时，HSA引脚在通信期间为低电 平有效，无通信时保持高电平。执行通信时，当传输32位 或 8位 数 据 包 时 HSA为 低 电 平 ， 间 隙 中 为 高 电 平 。 当 HSAPOL位设为1时，HSA引脚在通信期间为高电平有效， 无通信时保持低电平。执行通信时，当传输32位或8位数 据包时HSA为高电平，间隙中为低电平。 HSDC_CFG寄存器的位[7:6]为保留位。无论向这些位中写 入何值，均不会对HSDC行为造成任何影响。 SCK 11116-098 ADE7978 字以32位数据包或8位数据包形式发送。当HSDC_CFG寄 存器的位1 (HSIZE)设为0(默认值)时，字以32位数据包形式 发送。当HSIZE位设为1时，寄存器以8位数据包形式发 送。HSDC接口以MSB优先方式发送字。 图123. 将ADE7978 HSDC接口与SPI从机相连 HSDC通信由HSDC_CFG寄存器进行管理(参见表58)。利用 CONFIG寄存器的位6 (HSDCEN)使能HSDC端口之前，建议 先将HSDC_CFG寄存器设为所需值。这样，HSDC端口各 个引脚的状态就会与要求的HSDC行为保持一致。硬件复 位或上电之后，HSD和/HSA引脚变为高电平。 HSDC_CFG寄存器的位0 (HCLK)决定HSDC通信的串行时钟 频率。当HCLK位设为0(默认值)时，时钟频率为8 MHz。当 HCLK位设为1时，时钟频率为4 MHz。每次HSCLK发生高 电平至低电平转换时，就会发送一位数据。从机从HSDC 接口接收数据，并在HSCLK的低电平至高电平转换期间对 HSD线路进行采样。 图124显示了HGAP = 0、HXFER[1:0] = 00且HSAPOL = 0时 的HSDC传输协议。请注意，每次HSCLK发生高电平至低 电平转换时，HSDC接口即会将一个数据位置于HSD线路 上，这与HSIZE位的值无关。 图125显示了HSIZE = 0、HGAP = 1、HXFER[1:0] = 00且 HSAPOL = 0时的HSDC传输协议。请注意，HSDC接口会在 每个32位字之间引入一个时间为七个HSCLK周期的间隙。 图126显示了HSIZE = 1、HGAP = 1、HXFER[1:0] = 00且 HSAPOL = 0时的HSDC传输协议。请注意，HSDC接口会在 每个8位字之间引入一个时间为七个HSCLK周期的间隙。 Rev. 0 | Page 96 of 120 ADE7978/ADE7933/ADE7932 样本寄存器的更新速率。当传输时间小于125 μs时，HSDC 端口每个采样周期都会发送数据。当传输时间大于125 μs时， HSDC端口仅在两个8 kHz连续采样周期的第一个周期内发 送数据，也就是说，该端口以4 kHz的有效速率发送寄存器 内容。 表58说明了HSDC_CFG寄存器中的HCLK、HSIZE、HGAP、 HXFER[1:0]和 HSAPOL位 的 功 能 。 表 36列 出 了 所 有 HSDC_CFG寄存器设置下执行HSDC数据传输所需的时 间。使用某些设置时，传输时间小于125 μs (8 kHz)，即波形 表36. 各种HSDC设置的通信时间 HXFER[1:0] 00 00 00 00 00 00 01 01 01 01 01 01 10 10 10 10 10 10 HSIZE1 N/A N/A 0 0 1 1 N/A N/A 0 0 1 1 N/A N/A 0 0 1 1 HCLK 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 通信时间(μs) 64 128 77.125 154.25 119.25 238.25 28 56 33.25 66.5 51.625 103.25 36 72 43 86 66.625 133.25 N/A表示不适用。 HSCLK 31 HSD 0 31 VAWV (32 BITS) 0 31 IBWV (32 BITS) 0 CFVAR (32 BITS) 11116-099 IAVW (32 BITS) 0 31 HSA 图124. HGAP = 0、HXFER[1:0] = 00且HSAPOL = 0时的HSDC通信；与HSIZE无关 HSCLK 31 0 IAVW (32 BITS) 31 7 HCLK CYCLES 0 VAWV (32 BITS) 31 7 HCLK CYCLES 0 IBWV (32 BITS) 31 0 CVAR (32 BITS) 11116-100 HSD HSA 图125. HSIZE = 0、HGAP =1、HXFER[1:0] = 00且HSAPOL = 0时的HSDC通信 HSCLK 31 HSD 24 IAVW (BYTE 3) 23 7 HCLK CYCLES 16 IAVW (BYTE 2) 15 7 HCLK CYCLES 8 IAVW (BYTE 1) 7 0 CVAR (BYTE 0) 11116-101 1 HGAP 0 0 1 1 1 1 0 0 1 1 1 1 0 0 1 1 1 1 HSA 图126. HSIZE = 1、HGAP =1、HXFER[1:0] = 00且HSAPOL = 0时的HSDC通信 Rev. 0 | Page 97 of 120 ADE7978/ADE7933/ADE7932 所有其它gi系数等于0。 校验和寄存器 ADE7978有一个32位校验和寄存器(地址0xE532)，用于确 保配置寄存器保持所需的值。校验和寄存器会验证 ADE7978的所有配置寄存器和保留的内部寄存器(始终保持 默认值)。 0 b0(j) = FB(j) AND g0 (59) bi(j) = FB(j) AND gi XOR bi − 1(j − 1), i = 1, 2, 3, ..., 31 (60) 每 次 写 入 ADE7978的 配 置 寄 存 器 或 意 外 更 改 数 值 时 ， STATUS1寄存器(地址0xE503)的位25 (CRC)就会置1，表示 校验和值已改变。如果MASK1寄存器中的位25 (CRC)置1， 则IRQ1中断引脚拉低，STATUS1寄存器中的状态标志CRC 置1。将1写入STATUS1寄存器的CRC状态位，便可将该状 态位清0并使IRQ1引脚回到高电平。 11116-087 LFSR GENERATOR ARRAY OF 2400 BITS (58) 公式58、公式59和公式60必须针对j = 1, 2, …, 2400重复。写 入校验和寄存器的值包含位bi(2400)，i = 0, 1, …, 31。 ADE7978根据IEEE 802.3标准计算循环冗余校验(CRC)结果。 从最低有效位开始，这些寄存器逐个进入线性反馈移位寄 存器(LFSR)发生器(参见图127)，32位结果写入校验和寄存 器。上电或硬件/软件复位之后，器件会根据寄存器的默认 值来计算CRC，结果等于0x6BF87803。 2399 FB(j) = aj − 1 XOR b31(j − 1) 图127. 校验和寄存器计算 当STATUS1寄存器中的CRC位置1且未写入任何寄存器 时，可以认为寄存器之一的值已改变，因此ADE7978的配 置已发生改变。建议的应对办法是启动硬件或软件复位， 将包括保留寄存器在内的所有寄存器设为默认值，然后重 新初始化配置寄存器。 图128显示了CRC计算如何使用LFSR发生器。配置寄存器 和 保 留 的 内 部 寄 存 器 构 成 LFSR发 生 器 所 用 的 位 (a 2 3 9 9 , a2398,…, a0)。位a0是最先进入LFSR发生器的寄存器的最低有 效位；位a 2399 是最后进入LFSR发生器的寄存器的最高有 效位。 更多信息参见“硬件复位”和“ADE7978/ADE7933/ADE7932 芯片组软件复位”部分。 控制LFSR发生器的公式如下： • bi(0) = 1(i = 0, 1, 2, …, 31)为CRC构成位的初始状态。位 b0为最低有效位，位b31为最高有效位。 • gi (i = 0, 1, 2, …, 31)为IEEE 802.3标准所定义的生成多项 式的系数，如下所示： G(x) = (56) x32 + x26 + x23 + x22 + x16 + x12 + x11 + x10 + x8 + x7 + x5 + x4 + x2 + x + 1 g0 = g1 = g2 = g4 = g5 = g7 = 1 g8 = g10 = g11 = g12 = g16 = g22 = g23 = g26 = 1 g0 (57) g1 g2 g3 g31 FB b0 b1 b2 b31 a2399, a2398, ..., a2, a1, a0 图128. 校验和寄存器计算中使用的LFSR发生器 Rev. 0 | Page 98 of 120 11116-088 LFSR ADE7978/ADE7933/ADE7932 寄存器列表 表37. DSP数据存储器RAM中的寄存器 地址 0x4380 0x4381 0x4382 0x4383 0x4384 0x4385 0x4386 0x4387 0x4388 0x4389 0x438A 0x438B 0x438C 0x438D 0x438E 0x438F 0x4390 0x4391 0x4392 0x4393 0x4394 0x4395 0x4396 0x4397 0x4398 寄存器名称 AIGAIN AVGAIN AV2GAIN BIGAIN BVGAIN BV2GAIN CIGAIN CVGAIN CV2GAIN NIGAIN NVGAIN NV2GAIN AIRMSOS AVRMSOS AV2RMSOS BIRMSOS BVRMSOS BV2RMSOS CIRMSOS CVRMSOS CV2RMSOS NIRMSOS NVRMSOS NV2RMSOS ISUMLVL R/W1 R/W R/W R/W R/W R/W R/W R/W R/W R/W R/W R/W R/W R/W R/W R/W R/W R/W R/W R/W R/W R/W R/W R/W R/W R/W 位长 24 24 24 24 24 24 24 24 24 24 24 24 24 24 24 24 24 24 24 24 24 24 24 24 24 通信期间的位长2 32 ZPSE 32 ZPSE 32 ZPSE 32 ZPSE 32 ZPSE 32 ZPSE 32 ZPSE 32 ZPSE 32 ZPSE 32 ZPSE 32 ZPSE 32 ZPSE 32 ZPSE 32 ZPSE 32 ZPSE 32 ZPSE 32 ZPSE 32 ZPSE 32 ZPSE 32 ZPSE 32 ZPSE 32 ZPSE 32 ZPSE 32 ZPSE 32 ZPSE 类型3 S S S S S S S S S S S S S S S S S S S S S S S S S 默认值 0x000000 0x000000 0x000000 0x000000 0x000000 0x000000 0x000000 0x000000 0x000000 0x000000 0x000000 0x000000 0x000000 0x000000 0x000000 0x000000 0x000000 0x000000 0x000000 0x000000 0x000000 0x000000 0x000000 0x000000 0x000000 0x4399 0x439A 0x439B 0x439C 0x439D 0x439E 0x439F 0x43A0 0x43A1 0x43A2 APGAIN BPGAIN CPGAIN AWATTOS BWATTOS CWATTOS AVAROS BVAROS CVAROS VLEVEL R/W R/W R/W R/W R/W R/W R/W R/W R/W R/W 24 24 24 24 24 24 24 24 24 24 32 ZPSE 32 ZPSE 32 ZPSE 32 ZPSE 32 ZPSE 32 ZPSE 32 ZPSE 32 ZPSE 32 ZPSE 32 ZPSE S S S S S S S S S S 0x000000 0x000000 0x000000 0x000000 0x000000 0x000000 0x000000 0x000000 0x000000 0x000000 0x43A3 0x43A4 0x43A5 0x43A6 0x43A7 0x43A8 AFWATTOS BFWATTOS CFWATTOS AFVAROS BFVAROS CFVAROS R/W R/W R/W R/W R/W R/W 24 24 24 24 24 24 32 ZPSE 32 ZPSE 32 ZPSE 32 ZPSE 32 ZPSE 32 ZPSE S S S S S S 0x000000 0x000000 0x000000 0x000000 0x000000 0x000000 Rev. 0 | Page 99 of 120 说明 A相电流增益调整。 A相电压增益调整。 A相V2P通道增益调整。 B相电流增益调整。 B相电压增益调整。 B相V2P通道增益调整。 C相电流增益调整。 C相电压增益调整。 C相V2P通道增益调整。 零线电流增益调整。 零线V1P通道增益调整。 零线V2P通道增益调整。 A相电流有效值失调。 A相电压有效值失调。 A相V2P电压有效值失调。 B相电流有效值失调。 B相电压有效值失调。 B相V2P电压有效值失调。 C相电流有效值失调。 C相电压有效值失调。 C相V2P电压有效值失调。 零线电流有效值偏移失调。 零线V1P电压有效值失调。 零线V2P电压有效值失调。 比较相电流之和绝对值与零线电流时使用 的阈值。 A相功率增益调整。 B相功率增益调整。 C相功率增益调整。 A相总有功功率失调调整。 B相总有功功率失调调整。 C相总有功功率失调调整。 A相总无功功率失调调整。 B相总无功功率失调调整。 C相总无功功率失调调整。 基波有功/无功功率算法中使用的寄存器。 参见公式28。 A相基波有功功率失调调整。 B相基波有功功率失调调整。 C相基波有功功率失调调整。 A相基波无功功率失调调整。 B相基波无功功率失调调整。 C相基波无功功率失调调整。 ADE7978/ADE7933/ADE7932 地址 0x43A9 0x43AA 0x43AB 0x43AC 0x43AD 0x43AE 0x43AF 0x43B0 0x43B1 0x43B2 0x43B3 0x43B4 0x43B5 0x43B6 0x43B7 0x43B8 to 0x43BF 0x43C0 0x43C1 0x43C2 0x43C3 0x43C4 0x43C5 0x43C6 0x43C7 0x43C8 0x43C9 0x43CA 0x43CB 0x43CC 0x43CD 0x43CE 0x43CF to 0x43FF 1 2 3 寄存器 名称 AFIRMSOS BFIRMSOS CFIRMSOS AFVRMSOS BFVRMSOS CFVRMSOS TEMPCO ATEMP0 BTEMP0 CTEMP0 NTEMP0 ATGAIN BTGAIN CTGAIN NTGAIN 保留 R/W1 R/W R/W R/W R/W R/W R/W R/W R/W R/W R/W R/W R/W R/W R/W R/W 无 位长 24 24 24 24 24 24 24 24 24 24 24 24 24 24 24 无 通信期间的位长2 32 ZPSE 32 ZPSE 32 ZPSE 32 ZPSE 32 ZPSE 32 ZPSE 32 ZPSE 32 ZPSE 32 ZPSE 32 ZPSE 32 ZPSE 32 ZPSE 32 ZPSE 32 ZPSE 32 ZPSE 无 类型3 S S S S S S S S S S S S S S S 无 默认值4 0x000000 0x000000 0x000000 0x000000 0x000000 0x000000 0x000000 0x000000 0x000000 0x000000 0x000000 0x000000 0x000000 0x000000 0x000000 0x000000 说明 A相基波电流有效值偏移失调。 B相基波电流有效值偏移失调。 C相基波电流有效值偏移失调。 A相基波电压有效值偏移失调。 B相基波电压有效值偏移失调。 C相基波电压有效值偏移失调。 分流电阻的温度系数。 校准时A相ADE7933/ADE7932环境温度。 校准时B相ADE7933/ADE7932环境温度。 校准时C相ADE7933/ADE7932环境温度。 校准时零线ADE7933/ADE7932环境温度。 A相温度增益调整。 B相温度增益调整。 C相温度增益调整。 零线温度增益调整。 这些存储器位置应该保持为0x000000，以确 保正常工作。 AIRMS AVRMS AV2RMS BIRMS BVRMS BV2RMS CIRMS CVRMS CV2RMS NIRMS ISUM ATEMP BTEMP CTEMP NTEMP 保留 R R R R R R R R R R R R R R R 无 24 24 24 24 24 24 24 24 24 24 28 24 24 24 24 无 32 ZP 32 ZP 32 ZP 32 ZP 32 ZP 32 ZP 32 ZP 32 ZP 32 ZP 32 ZP 32 ZP 32 ZP 32 ZP 32 ZP 32 ZP 无 S S S S S S S S S S S S S S S 无 无 无 无 无 无 无 无 无 无 无 无 无 无 无 无 0x000000 A相电流有效值。 A相电压有效值。 A相V2P电压有效值。 B相电流有效值。 B相电压有效值。 B相V2P电压有效值。 C相电流有效值。 C相电压有效值。 C相V2P电压有效值。 零线电流有效值。 IAWV、IBWV和ICWV寄存器之和。 A相ADE7933/ADE7932温度。 B相ADE7933/ADE7932温度。 C相ADE7933/ADE7932温度。 零线ADE7933/ADE7932温度。 这些存储器位置应该保持为0x000000，以确 保正常工作。 R = 只读；R/W = 读和写；N/A = 不适用。 32 ZPSE = 以32位字形式传输的24位带符号寄存器，其中四个MSB以0进行填充并通过符号扩展至28位。32 ZP = 以32位字形式传输的28或24位带符号或无符 号寄存器，其中分别有四个或八个MSB以0进行填充。 S = 二进制补码格式的带符号寄存器。 Rev. 0 | Page 100 of 120 ADE7978/ADE7933/ADE7932 表38. 内部DSP存储器RAM寄存器 地址 0xE203 0xE228 1 2 寄存器名称 保留 Run R/W1 R/W R/W 位长 16 16 类型2 U U 默认值 0x0000 0x0000 说明 为确保正常工作，此地址不应写入数据。 运行寄存器，用于启动和停止DSP(参见“数字信号 处理器”部分)。 R/W1 R R R R R R R R R R R R R R R 位长 32 32 32 32 32 32 32 32 32 32 32 32 32 32 32 类型2 S S S S S S S S S S S S S S S 默认值 0x00000000 0x00000000 0x00000000 0x00000000 0x00000000 0x00000000 0x00000000 0x00000000 0x00000000 0x00000000 0x00000000 0x00000000 0x00000000 0x00000000 0x00000000 说明 A相总有功电能累计。 B相总有功电能累计。 C相总有功电能累计。 A相基波有功电能累计。 B相基波有功电能累计。 C相基波有功电能累计。 A相总无功电能累计。 B相总无功电能累计。 C相总无功电能累计。 A相基波无功电能累计。 B相基波无功电能累计。 C相基波无功电能累计。 A相视在电能累计。 B相视在电能累计。 C相视在电能累计。 R/W = 读和写。 U = 无符号寄存器。 表39. 计费寄存器 地址 0xE400 0xE401 0xE402 0xE403 0xE404 0xE405 0xE406 0xE407 0xE408 0xE409 0xE40A 0xE40B 0xE40C 0xE40D 0xE40E 1 2 寄存器名称 AWATTHR BWATTHR CWATTHR AFWATTHR BFWATTHR CFWATTHR AVARHR BVARHR CVARHR AFVARHR BFVARHR CFVARHR AVAHR BVAHR CVAHR R = 只读。 S = 二进制补码格式的带符号寄存器。 Rev. 0 | Page 101 of 120 ADE7978/ADE7933/ADE7932 表40. Configuration and Power Quality寄存器 地址 0xE500 寄存器 名称 IPEAK R/W1 R 位长 32 通信期间的位长2 32 类型3 U 默认值4 无 0xE501 VPEAK R 32 32 U 无 0xE502 0xE503 0xE504 to 0xE506 0xE507 0xE508 0xE509 0xE50A 0xE50B 0xE50C 0xE50D 0xE50E 0xE50F 0xE510 0xE511 0xE512 0xE513 0xE514 0xE515 0xE516 0xE517 0xE518 0xE519 0xE51A 0xE51B 0xE51C 0xE51D 0xE51E 0xE51F 0xE520 0xE521 0xE522 0xE523 0xE524 0xE525 0xE526 STATUS0 STATUS1 保留 R/W R/W 32 32 32 32 U U 无 无 OILVL OVLVL SAGLVL MASK0 MASK1 IAWV IBWV ICWV INWV VAWV VBWV VCWV VA2WV VB2WV VC2WV VNWV VN2WV AWATT BWATT CWATT AVAR BVAR CVAR AVA BVA CVA AVTHD AITHD BVTHD BITHD CVTHD CITHD R/W R/W R/W R/W R/W R R R R R R R R R R R R R R R R R R R R R R R R R R R 24 24 24 32 32 24 24 24 24 24 24 24 24 24 24 24 24 24 24 24 24 24 24 24 24 24 24 24 24 24 24 24 32 ZP 32 ZP 32 ZP 32 32 32 SE 32 SE 32 SE 32 SE 32 SE 32 SE 32 SE 32 SE 32 SE 32 SE 32 SE 32 SE 32 SE 32 SE 32 SE 32 SE 32 SE 32 SE 32 SE 32 SE 32 SE 32 ZP 32 ZP 32 ZP 32 ZP 32 ZP 32 ZP U U U U U S S S S S S S S S S S S S S S S S S S S S S S S S S S 0xFFFFFF 0xFFFFFF 0x000000 0x00000000 0x00000000 无 无 无 无 无 无 无 无 无 无 无 无 无 无 无 无 无 无 无 无 无 无 无 无 无 无 无 Rev. 0 | Page 102 of 120 说明 电流峰值寄存器(更多信息参见图62和表 41)。 电压峰值寄存器(更多信息参见图62和表 42)。 中断状态寄存器0(参见表43)。 中断状态寄存器1(参见表44)。 为确保正常工作，这些地址不应写入数据。 过流阈值。 过压阈值。 电压骤降电平阈值。 中断使能寄存器0(参见表45)。 中断使能寄存器1(参见表46)。 A相电流的瞬时值。 B相电流的瞬时值。 C相电流的瞬时值。 零线电流瞬时值。 A相电压的瞬时值。 B相电压的瞬时值。 C相电压的瞬时值。 A相V2P电压的瞬时值。 B相V2P电压的瞬时值。 C相V2P电压的瞬时值。 零线V1P电压的瞬时值。 零线V2P电压的瞬时值。 A相总有功功率的瞬时值。 B相总有功功率的瞬时值。 C相总有功功率的瞬时值。 A相总无功功率的瞬时值。 B相总无功功率的瞬时值。 C相总无功功率的瞬时值。 A相视在功率的瞬时值。 B相视在功率的瞬时值。 C相视在功率的瞬时值。 A相电压的总谐波失真。 A相电流的总谐波失真。 B相电压的总谐波失真。 B相电流的总谐波失真。 C相电压的总谐波失真。 C相电流的总谐波失真。 ADE7978/ADE7933/ADE7932 寄存器 名称 保留 R/W1 位长 通信期间的位长2 类型3 默认值4 说明 为确保正常工作，这些地址不应写入 数据。 NVRMS NV2RMS CHECKSUM R R R 24 24 32 32 ZP 32 ZP 32 S S U 无 无 0x6BF87803 0xE533 VNOM R/W 24 32 ZP S 0x000000 0xE534 to 0xE536 0xE537 0xE538 0xE539 0xE53A 0xE53B 0xE53C 0xE53D to 0xE5FE 0xE5FF 保留 零线V1P电压有效值。 零线V2P电压有效值。 校验和验证(更多信息参见“校验和寄存器 ”部分)。 视在功率替代计算中使用的标称相电压 有效值。 为确保正常工作，这些地址不应写入 数据。 AFIRMS AFVRMS BFIRMS BFVRMS CFIRMS CFVRMS 保留 R R R R R R 24 24 24 24 24 24 32 ZP 32 ZP 32 ZP 32 ZP 32 ZP 32 ZP S S S S S S 无 无 无 无 无 无 A相基波电流有效值。 A相基波电压有效值。 B相基波电流有效值。 B相基波电压有效值。 C相基波电流有效值。 C相基波电压有效值。 为确保正常工作，这些地址不应写入 数据。 R 32 32 U 无 包含上一次32位寄存器成功通信的数据。 0xE600 0xE601 LAST_ RWDATA32 PHSTATUS ANGLE0 R R 16 16 16 16 U U 无 无 0xE602 ANGLE1 R 16 16 U 无 0xE603 ANGLE2 R 16 16 U 无 0xE604 to 0xE607 0xE608 0xE609 to 0xE60B 0xE60C 0xE60D 0xE60E 0xE60F 0xE610 0xE611 0xE612 0xE613 0xE614 0xE615 0xE616 0xE617 0xE618 0xE619 to 0xE6FF 保留 相位峰值寄存器(参见表47)。 时间延迟0(更多信息参见“相位时间间隔” 部分)。 时间延迟1(更多信息参见“相位时间间隔” 部分)。 时间延迟2(更多信息参见“相位时间间隔” 部分)。 为确保正常工作，这些地址不应写入 数据。 PHNOLOAD 保留 R 16 16 U 无 相位空载寄存器(参见表48)。 为确保正常工作，这些地址不应写入 数据。 LINECYC ZXTOUT COMPMODE 保留 CFMODE CF1DEN CF2DEN CF3DEN APHCAL BPHCAL CPHCAL PHSIGN CONFIG 保留 R/W R/W R/W 16 16 16 16 16 16 U U U 0xFFFF 0xFFFF 0x01FF R/W R/W R/W R/W R/W R/W R/W R R/W 16 16 16 16 10 10 10 16 16 16 16 16 16 16 ZP 16 ZP 16 ZP 16 16 U U U U U U U U U 0x0E88 0x0000 0x0000 0x0000 0x0000 0x0000 0x0000 无 0x0010 线路周期累计模式计数。 过零超时计数。 配置模式寄存器(参见表49)。 为确保正常工作，此地址不应写入数据。 CFx配置寄存器(参见表50)。 CF1分母。 CF2分母。 CF3分母。 A相相位校准(参见表51)。 B相相位校准(参见表51)。 C相相位校准(参见表51)。 功率符号寄存器(参见表52)。 ADE7978配置寄存器(参见表53)。 为确保正常工作，这些地址不应写入数 据。 地址 0xE527 to 0xE52F 0xE530 0xE531 0xE532 Rev. 0 | Page 103 of 120 ADE7978/ADE7933/ADE7932 地址 0xE700 0xE701 0xE702 0xE703 0xE704 0xE705 寄存器 名称 MMODE ACCMODE LCYCMODE PEAKCYC SAGCYC CFCYC R/W1 R/W R/W R/W R/W R/W R/W 位长 8 8 8 8 8 8 通信期间的位长2 8 8 8 8 8 8 类型3 U U U U U U 默认值4 0x1C 0x00 0x78 0x00 0x00 0x01 说明 测量模式寄存器(参见表54)。 累计模式寄存器(参见表55)。 线路累计模式行为寄存器(参见表57)。 峰值检测半波周期数。 骤降检测半波周期数。 连续两次电能锁存之间的CF脉冲数(参 见“使电能寄存器与CFx输出同步”部分)。 HSDC配置寄存器(参见表58)。 裸片版本。 ADE7933/ADE7932配置寄存器(参见表59)。 A相ADE7933/ADE7932温度传感器失调。 B相ADE7933/ADE7932温度传感器失调。 C相ADE7933/ADE7932温度传感器失调。 零线ADE7933/ADE7932温度传感器失调。 为确保正常工作，这些地址不应写入数 0xE706 0xE707 0xE708 0xE709 0xE70A 0xE70B 0xE70C 0xE70D to 0xE7E2 0xE7E3 HSDC_CFG Version CONFIG3 ATEMPOS BTEMPOS CTEMPOS NTEMPOS 保留 R/W R R/W R R R R 8 8 8 8 8 8 8 8 8 8 8 8 8 8 U U U S S S S 0x00 保留 R/W 8 8 U 无 0xE7E4 to 0xE7FC 0xE7FD 保留 与地址0xE7FE处的内部寄存器一起使用 的内部寄存器，用于使能/禁用DSP RAM 寄存器的保护(更多信息参见“数字信号处 理器”部分)。 为确保正常工作，这些地址不应写入数据。 R 8 8 U 无 包含上一次8位寄存器成功通信的数据。 R/W 8 8 U 无 与地址0xE7E3处的内部寄存器一起使用 的内部寄存器，用于使能/禁用DSP RAM 寄存器的保护(更多信息参见“数字信号处 理器”部分)。 为确保正常工作，这些地址不应写入数据。 R R R R R R R/W R/W R/W 16 16 16 16 16 16 16 16 16 16 16 16 16 16 16 16 16 16 U U U U U U U U U 无 无 无 无 无 无 0x0000 0x0000 0x0000 A相功率因数。 B相功率因数。 C相功率因数。 A相电压上的线路周期。 B相电压上的线路周期。 C相电压上的线路周期。 总/基波有功功率数据路径中的空载阈值。 总/基波无功功率数据路径中的空载阈值。 视在功率数据路径中的空载阈值。 0xE7FE 0xE7FF to 0xE901 0xE902 0xE903 0xE904 0xE905 0xE906 0xE907 0xE908 0xE909 0xE90A LAST_ RWDATA8 保留 0x0F 0x00 0x00 0x00 0x00 保留 APF BPF CPF APERIOD BPERIOD CPERIOD APNOLOAD VARNOLOAD VANOLOAD Rev. 0 | Page 104 of 120 ADE7978/ADE7933/ADE7932 寄存器 名称 保留 R/W 1 位长 通信期间的位长2 类型3 默认值4 说明 为确保正常工作，这些地址不应写入 数据。 LAST_ADD R 16 16 U 无 包含上一次成功读/写操作中访问的寄存 器地址。 R 16 16 U 无 包含上一次16位寄存器成功通信的数据。 0xEA00 0xEA01 LAST_ RWDATA16 CONFIG2 LAST_OP R/W R 8 8 8 8 U U 0x00 无 0xEA02 WTHR R/W 8 8 U 0x03 0xEA03 VARTHR R/W 8 8 U 0x03 0xEA04 0xEA05 to 0xEBFE 0xEBFF VATHR 保留 R/W 8 8 8 8 U 0x03 配置寄存器(参见表60)。 指示上一次成功读/写操作的类型(读取或 写入)。 相位总/基波有功电能数据路径中使用的 阈值。 相位总/基波无功电能数据路径中使用的 阈值。 相位视在电能数据路径中使用的阈值。 为确保正常工作，这些地址不应写入 数据。 8 8 地址 0xE90B to 0xE9FD 0xE9FE 0xE9FF 1 2 3 4 保留 选择SPI为有效端口时，可以使用此地址 来操控SS/HSA引脚。更多信息参见“串行 接口”部分。 R = 只读；R/W = 读和写。 32 ZP = 以32位字形式传输的24位带符号或无符号寄存器，其中八个MSB以0进行填充。32 SE = 以32位字形式传输的24位带符号寄存器，其通过符号扩展 至32位。16 ZP = 以16位字形式传输的10位无符号寄存器，其中六个MSB以0进行填充。 U = 无符号寄存器；S = 二进制补码格式的带符号寄存器。 N/A表示不适用。 表41. IPEAK寄存器(地址0xE500) 位 [23:0] 24 25 26 [31:27] 位名称 IPEAKVAL[23:0] IPPHASE[0] IPPHASE[1] IPPHASE[2] 默认值 0 0 0 0 00000 说明 这些位包含电流通道中确定的峰值。 该位置1时，A相电流产生IPEAKVAL[23:0]值。 该位置1时，B相电流产生IPEAKVAL[23:0]值。 该位置1时，C相电流产生IPEAKVAL[23:0]值。 这些位始终设为0。 表42. VPEAK寄存器(地址0xE501) 位 [23:0] 24 25 26 [31:27] 位名称 VPEAKVAL[23:0] VPPHASE[0] VPPHASE[1] VPPHASE[2] 默认值 0 0 0 0 00000 说明 这些位包含电压通道中确定的峰值。 该位置1时，A相电压产生VPEAKVAL[23:0]值。 该位置1时，B相电压产生VPEAKVAL[23:0]值。 该位置1时，C相电压产生VPEAKVAL[23:0]值。 这些位始终设为0。 Rev. 0 | Page 105 of 120 ADE7978/ADE7933/ADE7932 表43. STATUS0寄存器(地址0xE502) 位 0 位名称 AEHF 默认值 0 1 FAEHF 0 2 3 REHF FREHF 0 0 4 5 VAEHF LENERGY 0 0 6 REVAPA 0 7 REVAPB 0 8 REVAPC 0 9 REVPSUM1 0 10 REVRPA 0 11 REVRPB 0 12 REVRPC 0 13 REVPSUM2 0 14 CF1 0 15 CF2 0 16 CF3 0 17 18 DREADY REVPSUM3 0 0 [31:19] 保留 0 0000 0000 0000 说明 该位置1时，表示一个总有功电能寄存器(AWATTHR、BWATTHR或CWATTHR)的位30已经 改变。 该位置1时，表示一个基波有功电能寄存器(FWATTHR、BFWATTHR或CFWATTHR)的位30 已经改变。 该位置1时，表示一个总无功电能寄存器(AVARHR、BVARHR或CVARHR)的位30已经改变。 该位置1时，表示一个基波无功电能寄存器(AFVARHR、BFVARHR或CFVARHR)的位30已 经改变。 该位置1时，表示一个视在电能寄存器(AVAHR、BVAHR或CVAHR)的位30已经改变。 该位置1时，表示LINECYC寄存器所设置的整数个半波周期内的积分处理已结束(线路周 期电能累计模式)。 该位置1时，表示MMODE寄存器位0 (REVAPSEL)所确定的A相(总或基波)有功功率的符号 发生了变化。符号本身是由PHSIGN寄存器的位0 (AWSIGN)来指示(参见表52)。 该位置1时，表示MMODE寄存器位0 (REVAPSEL)所确定的B相(总或基波)有功功率的符号 发生了变化。符号本身是由PHSIGN寄存器的位1 (BWSIGN)来指示(参见表52)。 该位置1时，表示MMODE寄存器位0 (REVAPSEL)所确定的C相(总或基波)有功功率的符号 发生了变化。符号本身是由PHSIGN寄存器的位2 (CWSIGN)来指示(参见表52)。 该位置1时，表示CF1数据路径中所有相功率之和的符号发生了变化。符号本身是由 PHSIGN寄存器的位3 (SUM1SIGN)来指示(参见表52)。 该位置1时，表示MMODE寄存器位1 (REVRPSEL)所确定的A相(总或基波)无功功率的符号发 生了变化。符号本身是由PHSIGN寄存器的位4 (AVARSIGN)来指示(参见表52)。 该位置1时，表示MMODE寄存器位1 (REVRPSEL)所确定的B相(总或基波)无功功率的符号 发生了变化。符号本身是由PHSIGN寄存器的位5 (BVARSIGN)来指示(参见表52)。 该位置1时，表示MMODE寄存器位1 (REVRPSEL)所确定的C相(总或基波)无功功率的符号发 生了变化。符号本身是由PHSIGN寄存器的位6 (CVARSIGN)来指示(参见表52)。 该位置1时，表示CF2数据路径中所有相功率之和的符号发生了变化。符号本身是由 PHSIGN寄存器的位7 (SUM2SIGN)来指示(参见表52)。 该位置1时，表示CF1引脚发生了高电平至低电平转换；也就是说，产生了低电平有效 脉冲。即使通过将CFMODE寄存器的位9 (CF1DIS)置1来禁用CF1输出，也会设置该位。 CF1引脚处使用的功率类型由CFMODE寄存器的位[2:0] (CF1SEL[2:0])决定(参见表50)。 该位置1时，表示CF2引脚发生了高电平至低电平转换；也就是说，产生了低电平有效 脉冲。即使通过将CFMODE寄存器的位10 (CF2DIS)置1来禁用CF2输出，也会设置该位。 CF2引脚处使用的功率类型由CFMODE寄存器的位[5:3] (CF2SEL[2:0])决定(参见表50)。 该位置1时，表示CF3引脚发生了高电平至低电平转换；也就是说，产生了低电平有效 脉冲。即使通过将CFMODE寄存器的位11 (CF3DIS)置1来禁用CF3输出，也会设置该位。 CF3引脚处使用的功率类型由CFMODE寄存器的位[8:6] (CF3SEL[2:0])决定(参见表50)。 该位置1时，表示所有周期性(速率为8 kHz)DSP计算都已完成。 该位置1时，表示CF3数据路径中所有相功率之和的符号发生了变化。符号本身是由 PHSIGN寄存器的位8 (SUM3SIGN)来指示(参见表52)。 保留。这些位始终设为0。 Rev. 0 | Page 106 of 120 ADE7978/ADE7933/ADE7932 表44. STATUS1寄存器(地址0xE503) 位 0 位名称 NLOAD 默认值 0 说明 该位置1时，表示根据总有功/无功功率判断，至少有一相进入或退出了空载条件。具 体相位由PHNOLOAD寄存器的位[2:0] (NLPHASE[x])来指示(参见表48)。 该位置1时，表示根据基波有功/无功功率判断，至少有一相进入或退出了空载条件。 具体相位由PHNOLOAD寄存器的位[5:3] (FNLPHASE[x])来指示(参见表48)。 该位置1时，表示根据视在功率判断，至少有一相进入或退出了空载条件。具体相位 由PHNOLOAD寄存器的位[8:6] (VANLPHASE[x])来指示(参见表48)。 该位置1时，表示A相电压上的过零事件缺失。 该位置1时，表示B相电压上的过零事件缺失。 该位置1时，表示C相电压上的过零事件缺失。 该位置1时，表示A相电流上的过零事件缺失。 该位置1时，表示B相电流上的过零事件缺失。 该位置1时，表示C相电流上的过零事件缺失。 该位置1时，表示在A相电压上检测到了过零事件。 该位置1时，表示在B相电压上检测到了过零事件。 该位置1时，表示在C相电压上检测到了过零事件。 该位置1时，表示在A相电流上检测到了过零事件。 该位置1时，表示在B相电流上检测到了过零事件。 该位置1时，表示在C相电流上检测到了过零事件。 硬件或软件复位结束时，该位置1，IRQ1引脚变为低电平。要清除此中断并使IRQ1引脚 变回高电平，应向此位写入1。RSTDONE中断无法屏蔽，因此，为使IRQ1引脚变回高 电平，此位必须复位至0。 该位置1时，表示PHSTATUS寄存器的位[14:12] (VSPHASE[x])所指示的相位上发生了骤降 事件(参见表47)。 该位置1时，表示PHSTATUS寄存器的位[5:3] (OIPHASE[x])所指示的相位上发生了过流事件 (参见表47)。 该位置1时，表示PHSTATUS寄存器的位[11:9] (OVPHASE[x])所指示的相位上发生了过压事 件(参见表47)。 该位置1时，表示A相电压上的由负到正过零事件之后跟随的不是B相电压上的由负到 正过零事件，而是C相电压上的由负到正过零事件。 该位置1时，表示||ISUM| − |INWV|| > |ISUMLVL|，其中ISUMLVL是ISUMLVL寄存器(地址 0x4398)的值。更多信息参见“零线电流失配”部分。 1 FNLOAD 0 2 VANLOAD 0 3 4 5 6 7 8 9 10 11 12 13 14 15 ZXTOVA ZXTOVB ZXTOVC ZXTOIA ZXTOIB ZXTOIC ZXVA ZXVB ZXVC ZXIA ZXIB ZXIC RSTDONE 0 0 0 0 0 0 0 0 0 0 0 0 1 16 Sag 0 17 OI 0 18 OV 0 19 SEQERR 0 20 MISMTCH 0 21 22 23 保留 保留 PKI 1 0 0 保留。该位始终置1。 保留。该位始终置0。 该位置1时，表示用于检测电流通道中峰值的周期已经结束。IPEAK寄存器包含峰值及 检测到该峰值的相位(参见表41)。 24 PKV 0 该位置1时，表示用于检测电压通道中峰值的周期已经结束。VPEAK寄存器包含峰值及 检测到该峰值的相位(参见表42)。 25 [31:26] CRC 保留 0 00 0000 该位置1时，表示ADE7978计算的校验和值不同于运行寄存器置1时计算的校验和值。 保留。这些位始终设为0。 Rev. 0 | Page 107 of 120 ADE7978/ADE7933/ADE7932 表45. MASK0寄存器(地址0xE50A) 位 0 位名称 AEHF 默认值 0 1 FAEHF 0 2 REHF 0 3 FREHF 0 4 VAEHF 0 5 LENERGY 0 6 REVAPA 0 7 REVAPB 0 8 REVAPC 0 9 10 REVPSUM1 REVRPA 0 0 11 REVRPB 0 12 REVRPC 0 13 14 REVPSUM2 CF1 0 0 15 CF2 0 16 CF3 0 17 18 [31:19] DREADY REVPSUM3 保留 0 0 0 0000 0000 0000 说明 该位置1时，如果任意一个总有功电能寄存器(AWATTHR、BWATTHR或CWATTHR)的位30 发生了改变，则使能中断。 该位置1时，如果任意一个基波有功电能寄存器(AFWATTHR、BFWATTHR或CFWATTHR) 的位30发生了改变，则使能中断。 该位置1时，如果任意一个总无功电能寄存器(AVARHR、BVARHR或CVARHR)的位30发生 了改变，则使能中断。 该位置1时，如果任意一个基波无功电能寄存器(AFVARHR、BFVARHR或CFVARHR)的位 30发生了改变，则使能中断。 该位置1时，如果任意一个视在电能寄存器(AVAHR、BVAHR或CVAHR)的位30发生了改 变，则使能中断。 该位置1时，如果LINECYC寄存器所设置的整数个半波周期内的积分处理已结束(线路周 期电能累计模式)，则使能中断。 该位置1时，如果MMODE寄存器位0 (REVAPSEL)所确定的A相(总或基波)有功功率的符号 发生了变化，则使能中断。 该位置1时，如果MMODE寄存器位0 (REVAPSEL)所确定的B相(总或基波)有功功率的符号 发生了变化，则使能中断。 该位置1时，如果MMODE寄存器位0 (REVAPSEL)所确定的C相(总或基波)有功功率的符号 发生了变化，则使能中断。 该位置1时，如果CF1数据路径中所有相功率之和的符号发生了变化，则使能中断。 该位置1时，如果MMODE寄存器位1 (REVRPSEL)所确定的A相(总或基波)无功功率的符号 发生了变化，则使能中断。 该位置1时，如果MMODE寄存器位1 (REVRPSEL)所确定的B相(总或基波)无功功率的符号 发生了变化，则使能中断。 该位置1时，如果MMODE寄存器位1 (REVRPSEL)所确定的C相(总或基波)无功功率的符号发 生了变化，则使能中断。 该位置1时，如果CF2数据路径中所有相功率之和的符号发生了变化，则使能中断。 该位置1时，如果CF1引脚处发生了高电平至低电平转换，即产生了低电平有效脉冲， 则使能中断。即使通过将CFMODE寄存器的位9 (CF1DIS)置1禁用了CF1输出，也仍可使能 该中断。CF1引脚处使用的功率类型由CFMODE寄存器的位[2:0] (CF1SEL[2:0])决定(参见 表50)。 该位置1时，如果CF2引脚处发生了高电平至低电平转换，即产生了低电平有效脉冲， 则使能中断。即使通过将CFMODE寄存器的位10 (CF2DIS)置1禁用了CF2输出，也仍可使 能该中断。CF2引脚处使用的功率类型由CFMODE寄存器的位[5:3] (CF2SEL[2:0])决定(参 见表50)。 该位置1时，如果CF3引脚处发生了高电平至低电平转换，即产生了低电平有效脉冲， 则使能中断。即使通过将CFMODE寄存器的位11 (CF3DIS)置1禁用了CF3输出，也仍可使 能该中断。CF3引脚处使用的功率类型由CFMODE寄存器的位[8:6] (CF3SEL[2:0])决定(参见 表50)。 该位置1时，所有周期性(速率为8 kHz)DSP计算全部完成后即会使能中断。 该位置1时，如果CF3数据路径中所有相功率之和的符号发生了变化，则使能中断。 保留。这些位不管理任何功能。 Rev. 0 | Page 108 of 120 ADE7978/ADE7933/ADE7932 表46. MASK1寄存器(地址0xE50B) 位 0 位名称 NLOAD 默认值 0 1 FNLOAD 0 2 3 4 5 6 7 8 9 10 11 12 13 14 15 VANLOAD ZXTOVA ZXTOVB ZXTOVC ZXTOIA ZXTOIB ZXTOIC ZXVA ZXVB ZXVC ZXIA ZXIB ZXIC RSTDONE 0 0 0 0 0 0 0 0 0 0 0 0 0 0 16 Sag 0 17 OI 0 18 OV 0 19 SEQERR 0 20 MISMTCH 0 [22:21] 23 24 25 [31:26] 保留 PKI PKV CRC 保留 00 0 0 0 00 0000 说明 该位置1时，如果根据总有功/无功功率判断，至少有一相进入了空载条件，则使能中 断。 该位置1时，如果根据基波有功/无功功率判断，至少有一相进入了空载条件，则使能 中断。 该位置1时，如果根据视在功率判断，至少有一相进入了空载条件，则使能中断。 该位置1时，如果A相电压上的过零事件缺失，则使能中断。 该位置1时，如果B相电压上的过零事件缺失，则使能中断。 该位置1时，如果C相电压上的过零事件缺失，则使能中断。 该位置1时，如果A相电流上的过零事件缺失，则使能中断。 该位置1时，如果B相电流上的过零事件缺失，则使能中断。 该位置1时，如果C相电流上的过零事件缺失，则使能中断。 该位置1时，如果在A相电压上检测到了过零事件，则使能中断。 该位置1时，如果在B相电压上检测到了过零事件，则使能中断。 该位置1时，如果在C相电压上检测到了过零事件，则使能中断。 该位置1时，如果在A相电流上检测到了过零事件，则使能中断。 该位置1时，如果在B相电流上检测到了过零事件，则使能中断。 该位置1时，如果在C相电流上检测到了过零事件，则使能中断。 由于无法禁用RSTDONE中断，因此该引脚无任何功能。无论置1还是清0，均不会产生 任何效果。 该位置1时，如果PHSTATUS寄存器的位[14:12] (VSPHASE[x])所指示的相位上发生了骤降 事件，则使能中断(参见表47)。 该位置1时，如果PHSTATUS寄存器的位[5:3] (OIPHASE[x])所指示的相位上发生了过流事件， 则使能中断(参见表47)。 该位置1时，如果PHSTATUS寄存器的位[11:9] (OVPHASE[x])所指示的相位上发生了过压事 件，则使能中断(参见表47)。 该位置1时，如果A相电压上的由负到正过零事件之后跟随的不是B相电压上的由负到 正过零事件，而是C相电压上的由负到正过零事件，则使能中断。 该位置1时，如果||ISUM| − |INWV|| > |ISUMLVL|，其中ISUMLVL是ISUMLVL寄存器(地址 0x4398)的值，则使能中断。更多信息参见“零线电流失配”部分。 保留。这些位不管理任何功能。 该位置1时，如果用于检测电流通道中峰值的周期已经结束，则使能中断。 该位置1时，如果用于检测电压通道中峰值的周期已经结束，则使能中断。 该位置1时，如果最新校验和值与run寄存器置1时计算的校验和值不同，则使能中断。 保留。这些位不管理任何功能。 Rev. 0 | Page 109 of 120 ADE7978/ADE7933/ADE7932 表47. PHSTATUS寄存器(地址0xE600) 位 [2:0] 3 4 5 [8:6] 9 10 11 12 13 14 15 位名称 保留 OIPHASE[0] OIPHASE[1] OIPHASE[2] 保留 OVPHASE[0] OVPHASE[1] OVPHASE[2] VSPHASE[0] VSPHASE[1] VSPHASE[2] 保留 默认值 000 0 0 0 000 0 0 0 0 0 0 0 说明 保留。这些位始终设为0。 该位置1时，A相电流发生OI事件导致STATUS1寄存器的位17 (OI) 置位。 该位置1时，B相电流发生OI事件导致STATUS1寄存器的位17 (OI) 置位。 该位置1时，C相电流发生OI事件导致STATUS1寄存器的位17 (OI) 置位。 保留。这些位始终设为0。 该位置1时，A相电压发生OV事件导致STATUS1寄存器的位18 (OV) 置位。 该位置1时，B相电压发生OV事件导致STATUS1寄存器的位18 (OV) 置位。 该位置1时，C相电压发生OV事件导致STATUS1寄存器的位18 (OV) 置位。 该位置1时，A相电压发生骤降事件导致STATUS1寄存器的位16 (sag) 置位。 该位置1时，B相电压发生骤降事件导致STATUS1寄存器的位16 (sag) 置位。 该位置1时，C相电压发生骤降事件导致STATUS1寄存器的位16 (sag) 置位。 保留。该位始终置0。 表48. PHNOLOAD寄存器(地址0xE608) 位 0 位名称 NLPHASE[0] 默认值 0 说明 0: 根据总有功/无功功率判断，A相并未处于空载条件。 1: 根据总有功/无功功率判断，A相处于空载条件。该位与STATUS1寄存器的位0 (NLOAD) 一起置1。 0: 根据总有功/无功功率判断，B相并未处于空载条件。 1: 根据总有功/无功功率判断，B相处于空载条件。该位与STATUS1寄存器的位0 (NLOAD) 一起置1。 0: 根据总有功/无功功率判断，C相并未处于空载条件。 1: 根据总有功/无功功率判断，C相处于空载条件。该位与STATUS1寄存器的位0 (NLOAD) 一起置1。 0: 根据基波有功/无功功率判断，A相并未处于空载条件。 1: 根据基波有功/无功功率判断，A相处于空载条件。该位与STATUS1寄存器的位1 (FNLOAD) 一起置1。 1 NLPHASE[1] 0 2 NLPHASE[2] 0 3 FNLPHASE[0] 0 4 FNLPHASE[1] 0 0: 根据基波有功/无功功率判断，B相并未处于空载条件。 1: 根据基波有功/无功功率判断，B相处于空载条件。该位与STATUS1寄存器的位1 (FNLOAD) 一起置1。 5 FNLPHASE[2] 0 0: 根据基波有功/无功功率判断，C相并未处于空载条件。 1: 根据基波有功/无功功率判断，C相处于空载条件。该位与STATUS1寄存器的位1 (FNLOAD) 一起置1。 6 VANLPHASE[0] 0 7 VANLPHASE[1] 0 8 VANLPHASE[2] 0 [15:9] 保留 000 0000 0: 根据视在功率判断，A相并未处于空载条件。 1: 根据视在功率判断，A相处于空载条件。该位与STATUS1寄存器的位2 (VANLOAD)一起 置1。 0: 根据视在功率判断，B相并未处于空载条件。 1: 根据视在功率判断，B相处于空载条件。该位与STATUS1寄存器的位2 (VANLOAD)一起 置1。 0: 根据视在功率判断，C相并未处于空载条件。 1: 根据视在功率判断，C相处于空载条件。该位与STATUS1寄存器的位2 (VANLOAD)一起 置1。 保留。这些位始终设为0。 Rev. 0 | Page 110 of 120 ADE7978/ADE7933/ADE7932 表49. COMPMODE寄存器(地址0xE60E) 位 0 位名称 TERMSEL1[0] 默认值 1 1 TERMSEL1[1] 1 2 TERMSEL1[2] 1 3 TERMSEL2[0] 1 4 TERMSEL2[1] 1 5 TERMSEL2[2] 1 6 TERMSEL3[0] 1 7 TERMSEL3[1] 1 8 TERMSEL3[2] 1 [10:9] ANGLESEL[1:0] 00 11 VNOMAEN 0 12 VNOMBEN 0 13 VNOMCEN 0 14 SELFREQ 0 15 保留 0 说明 0: CF1输出计算中不包含A相。 1: CF1输出计算中包含A相。将TERMSEL1[2:0]位设为111时，表示CF1输出包含所有三相 之和。 0: CF1输出计算中不包含B相。 1: CF1输出计算中包含B相。将TERMSEL1[2:0]位设为111时，表示CF1输出包含所有三相 之和。 0: CF1输出计算中不包含C相。 1: CF1输出计算中包含C相。将TERMSEL1[2:0]位设为111时，表示CF1输出包含所有三相 之和。 0: CF2输出计算中不包含A相。 1: CF2输出计算中包含A相。将TERMSEL2[2:0]位设为111时，表示CF2输出包含所有三相 之和。 0: CF2输出计算中不包含B相。 1: CF2输出计算中包含B相。将TERMSEL2[2:0]位设为111时，表示CF2输出包含所有三相 之和。 0: CF2输出计算中不包含C相。 1: CF2输出计算中包含C相。将TERMSEL2[2:0]位设为111时，表示CF2输出包含所有三相 之和。 0: CF3输出计算中不包含A相。 1: CF3输出计算中包含A相。将TERMSEL3[2:0]位设为111时，表示CF3输出包含所有三相 之和。 0: CF3输出计算中不包含B相。 1: CF3输出计算中包含B相。将TERMSEL3[2:0]位设为111时，表示CF3输出包含所有三相 之和。 0: CF3输出计算中不包含C相。 1: CF3输出计算中包含C相。将TERMSEL3[2:0]位设为111时，表示CF3输出包含所有三相 之和。 00: 测量同一相的电压和电流之间的延迟。 01: 测量相电压之间的延迟。 10: 测量相电流之间的延迟。 11: 不测量任何延迟。 0: A相视在功率按一般方法计算，即电压有效值与电流有效值相乘。 1: A相视在功率按如下方法计算：相电流有效值乘以写入VNOM寄存器(地址0xE533)的 电压有效值。 0: B相视在功率按一般方法计算，即电压有效值与电流有效值相乘。 1: B相视在功率按如下方法计算：相电流有效值乘以写入VNOM寄存器(地址0xE533)的 电压有效值。 0: C相视在功率按一般方法计算，即电压有效值与电流有效值相乘。 1: C相视在功率按如下方法计算：相电流有效值乘以写入VNOM寄存器(地址0xE533)的 电压有效值。 0: ADE7978连接到50 Hz电网。 1: ADE7978连接到60 Hz电网。 该位默认设为0，不管理任何功能。 Rev. 0 | Page 111 of 120 ADE7978/ADE7933/ADE7932 表50. CFMODE寄存器(地址0xE610) 位 [2:0] 位名称 CF1SEL[2:0] 默认值 000 说明 000: CF1频率与COMPMODE寄存器的位[2:0] (TERMSEL1[x])所指示的各相总有功功率之 和成正比。 001: CF1频率与COMPMODE寄存器的位[2:0] (TERMSEL1[x])所指示的各相总无功功率之 和成正比。 010: CF1频率与COMPMODE寄存器的位[2:0] (TERMSEL1[x])所指示的各相视在功率之和 成正比。 011: CF1频率与COMPMODE寄存器的位[2:0] (TERMSEL1[x])所指示的各相基波有功功率 之和成正比。 100: CF1频率与COMPMODE寄存器的位[2:0] (TERMSEL1[x])所指示的各相基波无功功率 之和成正比。 101, 110, 111: 保留。不产生CF1信号。 [5:3] CF2SEL[2:0] 001 000: CF2频率与COMPMODE寄存器的位[5:3] (TERMSEL2[x])所指示的各相总有功功率之 和成正比。 001: CF2频率与COMPMODE寄存器的位[5:3] (TERMSEL2[x])所指示的各相总无功功率之 和成正比。 010: CF2频率与COMPMODE寄存器的位[5:3] (TERMSEL2[x])所指示的各相视在功率之和 成正比。 011: CF2频率与COMPMODE寄存器的位[5:3] (TERMSEL2[x])所指示的各相基波有功功率 之和成正比。 100: CF2频率与COMPMODE寄存器的位[5:3] (TERMSEL2[x])所指示的各相基波无功功率 之和成正比。 101, 110, 111: 保留。不产生CF2信号。 [8:6] CF3SEL[2:0] 010 000: CF3频率与COMPMODE寄存器的位[8:6] (TERMSEL3[x])所指示的各相总有功功率之 和成正比。 001: CF3频率与COMPMODE寄存器的位[8:6] (TERMSEL3[x])所指示的各相总无功功率之 和成正比。 010: CF3频率与COMPMODE寄存器的位[8:6] (TERMSEL3[x])所指示的各相视在功率之和 成正比。 011: CF3频率与COMPMODE寄存器的位[8:6] (TERMSEL3[x])所指示的各相基波有功功率 之和成正比。 100: CF3频率与COMPMODE寄存器的位[8:6] (TERMSEL3[x])所指示的各相基波无功功率 之和成正比。 101, 110, 111: 保留。不产生CF3信号。 9 CF1DIS 1 0: CF1输出使能。 1: CF1输出禁用。电能频率转换器保持使能。 10 CF2DIS 1 0: CF2输出使能。 1: CF2输出禁用。电能频率转换器保持使能。 11 CF3DIS 1 0: CF3输出使能。 1: CF3输出禁用。电能频率转换器保持使能。 12 CF1LATCH 0 13 CF2LATCH 0 14 CF3LATCH 0 15 保留 0 0: 产生CF1脉冲时，不锁存电能寄存器。 1: 产生CF1脉冲时，锁存相应电能寄存器的内容。参见“使电能寄存器与CFx输出同步” 部分。 0: 产生CF2脉冲时，不锁存电能寄存器。 1: 产生CF2脉冲时，锁存相应电能寄存器的内容。参见“使电能寄存器与CFx输出同步” 部分。 0: 产生CF3脉冲时，不锁存电能寄存器。 1: 产生CF3脉冲时，锁存相应电能寄存器的内容。参见“使电能寄存器与CFx输出同步” 部分。 保留。该位不管理任何功能。 Rev. 0 | Page 112 of 120 ADE7978/ADE7933/ADE7932 表51. APHCAL、BPHCAL和CPHCAL寄存器(地址0xE614、地址0xE615和地址0xE616) 位 [9:0] 位名称 PHCALVAL 默认值 0000000000 [15:10] 保留 000000 说明 如果需要电流通道补偿，这些位可设置为0到383范围内的值。如果需要电压通道补 偿，这些位可设置为512到895范围内的值。如果PHCALVAL位设置为384到511范围内 的值，则补偿行为与PHCALVAL位设置为0到127范围内的值相同。如果PHCALVAL位设 置为896到1023范围内的值，则补偿行为与PHCALVAL位设置为512到639范围内的值 相同。 保留。这些位不管理任何功能。 表52. PHSIGN寄存器(地址0xE617) 位 0 位名称 AWSIGN 默认值 0 说明 0: A相有功功率(总或基波，由MMODE寄存器的位0 (REVAPSEL)指定)为正值。 1: A相有功功率(总或基波，由MMODE寄存器的位0 (REVAPSEL)指定)为负值。 0: B相有功功率(总或基波，由MMODE寄存器的位0 (REVAPSEL)指定)为正值。 1: B相有功功率(总或基波，由MMODE寄存器的位0 (REVAPSEL)指定)为负值。 1 BWSIGN 0 2 CWSIGN 0 0: C相有功功率(总或基波，由MMODE寄存器的位0 (REVAPSEL)指定)为正值。 1: C相有功功率(总或基波，由MMODE寄存器的位0 (REVAPSEL)指定)为负值。 3 SUM1SIGN 0 0: CF1数据路径中所有相功率之和为正值。 1: CF1数据路径中所有相功率之和为负值。CF1数据路径中的相功率由COMPMODE寄存 器的位[2:0] (TERMSEL1[x])和CFMODE寄存器的位[2:0] (CF1SEL[2:0])确定。 4 AVARSIGN 0 5 BVARSIGN 0 6 CVARSIGN 0 7 SUM2SIGN 0 0: A相无功功率(总或基波，由MMODE寄存器的位1 (REVRPSEL)指定)为正值。 1: A相无功功率(总或基波，由MMODE寄存器的位1 (REVRPSEL)指定)为负值。 0: B相无功功率(总或基波，由MMODE寄存器的位1 (REVRPSEL)指定)为正值。 1: B相无功功率(总或基波，由MMODE寄存器的位1 (REVRPSEL)指定)为负值。 0: C相无功功率(总或基波，由MMODE寄存器的位1 (REVRPSEL)指定)为正值。 1: C相无功功率(总或基波，由MMODE寄存器的位1 (REVRPSEL)指定)为负值。 0: CF2数据路径中所有相功率之和为正值。 1: CF2数据路径中所有相功率之和为负值。CF2数据路径中的相功率由COMPMODE寄存 器的位[5:3] (TERMSEL2[x])和CFMODE寄存器的位[5:3] (CF2SEL[2:0])确定。 8 SUM3SIGN 0 [15:9] 保留 000 0000 0: CF3数据路径中所有相功率之和为正值。 1: CF3数据路径中所有相功率之和为负值。CF3数据路径中的相功率由COMPMODE寄存 器的位[8:6] (TERMSEL3[x])和CFMODE寄存器的位[8:6] (CF3SEL[2:0])确定。 保留。这些位始终设为0。 Rev. 0 | Page 113 of 120 ADE7978/ADE7933/ADE7932 表53. CONFIG寄存器(地址0xE618) 位 [1:0] 位名称 ZX_DREADY 默认值 00 2 3 保留 Swap 0 0 4 HPFEN 1 5 LPFSEL 0 6 HSDCEN 0 7 [9:8] SWRST VTOIA[1:0] 0 00 [11:10] VTOIB[1:0] 00 [13:12] VTOIC[1:0] 00 14 INSEL 0 15 保留 0 说明 该位管理ZX/DREADY引脚的输出信号。有关过零功能的更多信息，参见“过零检测”部分。 00: DREADY 功能使能(参见“数字信号处理器”部分)。 01: A相电压产生ZX功能。 10: B相电压产生ZX功能。 11: C相电压产生ZX功能。 保留。该位始终置0。 1: 电压通道输出VA、VB、VC和VN分别与电流通道输出IA、IB、IC和IN交换。因此，电流 通道信息位于相电压通道寄存器中，反之亦然。 0: 禁用电压和电流通道中的所有高通滤波器。 1: 使能电压和电流通道中的所有高通滤波器。 此位指定总有功功率数据路径中的低通滤波器引入的建立时间。 0: 建立时间 = 650 ms。 1: 建立时间 = 1300 ms。 0: HSDC串行端口禁用，CF3/HSCLK引脚配置为CF3功能。 1: HSDC串行端口使能，CF3/HSCLK引脚配置为HSCLK功能。 该位置1时，启动软件复位。 这些位选择功率路径中与A相电流一起考虑的相电压。 00: A相电压。 01: B相电压。 10: C相电压。 11: 保留(同VTOIA[1:0] = 00)。 这些位选择功率路径中与B相电流一起考虑的相电压。 00: B相电压。 01: C相电压。 10: A相电压。 11: 保留(同VTOIB[1:0] = 00)。 这些位选择功率路径中与C相电流一起考虑的相电压。 00: C相电压。 01: A相电压。 10: B相电压。 11: 保留(同VTOIC[1:0] = 00)。 0: NIRMS寄存器(地址0x43C9)包含零线电流的有效值。 1: NIRMS寄存器包含ISUM的有效值，即所有三个相电流IA、IB、IC之和的瞬时值。 保留。该位不管理任何功能。 Rev. 0 | Page 114 of 120 ADE7978/ADE7933/ADE7932 表54. MMODE寄存器(地址0xE700) 位 0 位名称 REVAPSEL 默认值 0 1 REVRPSEL 0 2 PEAKSEL[0] 1 3 PEAKSEL[1] 1 4 PEAKSEL[2] 1 [7:5] 保留 000 说明 此位指定是使用A相、B相或C相的总有功功率还是基波有功功率来触发STATUS0寄存 器的相关位。A相触发的是位6 (REVAPA)；B相触发的是位7 (REVAPB)；C相触发的是位8 (REVAPC)。 0: 使用总有功功率来触发STATUS0寄存器的相关位。 1: 使用基波有功功率来触发STATUS0寄存器的相关位。 此位指定是使用A相、B相或C相的总无功功率还是基波无功功率来触发STATUS0寄存 器的相关位。A相触发的是位10 (REVRPA)；B相触发的是位11 (REVRPB)；C相触发的是 位12 (REVRPC)。 0: 使用总无功功率来触发STATUS0寄存器的相关位。 1: 使用基波无功功率来触发STATUS0寄存器的相关位。 0: 电压和电流峰值检测不包括A相。 1: 电压和电流峰值检测包括A相。 0: 电压和电流峰值检测不包括B相。 1: 电压和电流峰值检测包括B相。 0: 电压和电流峰值检测不包括C相。 1: 电压和电流峰值检测包括C相。 保留。这些位不管理任何功能。 表55. ACCMODE寄存器(地址0xE701) 位 [1:0] 位名称 WATTACC[1:0] 默认值 00 [3:2] VARACC[1:0] 00 [5:4] CONSEL[1:0] 00 6 SAGCFG 0 7 保留 0 说明 这些位确定如何在瓦时寄存器中累计有功功率，以及如何根据总有功功率和基波有功 功率来产生CFx频率输出。 00: 总/基波有功功率的带符号累计模式。有功电能寄存器和CFx脉冲以相同方式产生。 01: 总/基波有功功率的仅正值累计模式。总/基波有功电能寄存器以仅正值模式进行累 计，但CFx脉冲以带符号累计模式产生。 10: 保留(同WATTACC[1:0] = 00)。 11: 总/基波有功功率的绝对值累计模式。总/基波有功电能寄存器和CFx脉冲以相同方 式产生。 这些位确定如何在var-hour寄存器中累计无功功率，以及如何根据总/基波有功和无功 功率来产生CFx频率输出。 00: 总/基波无功功率的带符号累计模式。无功电能寄存器和CFx脉冲以相同方式产生。 01: 保留(同VARACC[1:0] = 00)。 10: 根据总/基波有功功率的符号累计总/基波无功功率。如果有功功率为正值，则以原 样来累计无功功率；如果有功功率为负值，则以相反符号形式累计无功功率。总/基 波无功电能寄存器和CFx脉冲以相同方式产生。 11: 总/基波无功功率的绝对值累计模式。总/基波无功电能寄存器和CFx脉冲以相同方 式产生。 这些位选择电能累计寄存器的输入。IA’、IB’和IC’分别为偏移−90°的IA、IB和IC(参见表56)。 00: 三相四线且带有三个电压传感器。 01: 三相三线三角形连接。 10: 保留。 11: 三相四线三角形连接。 该位管理如何产生STATUS1寄存器中的骤降标志状态位。 0: 当任何相电压低于SAGLVL阈值时，标志置1。 1: 当任何相电压先低于再高于SAGLVL阈值时，标志置1。 保留。该位不管理任何功能。 Rev. 0 | Page 115 of 120 ADE7978/ADE7933/ADE7932 表56. 电能寄存器的位CONSEL[1:0]1 电能寄存器 AWATTHR, AFWATTHR BWATTHR, BFWATTHR CONSEL[1:0] = 00 VA × IA VB × IB CWATTHR, CFWATTHR AVARHR, AFVARHR BVARHR, BFVARHR VC × IC VA × IA’ VB × IB’ CVARHR, CFVARHR AVAHR BVAHR VC × IC’ VA rms × IA rms VB rms × IB rms CVAHR VC rms × IC rms CONSEL[1:0] = 01 VA × IA VB = VA − VC VB × IB1 VC × IC VA × IA’ VB = VA − VC VB × IB’1 VC × IC’ VA rms × IA rms VB rms × IB rms1 VB = VA − VC VC rms × IC rms CONSEL[1:0] = 11 VA × IA VB = −VA VB × IB VC × IC VA × IA’ VB = −VA VB × IB’ VC × IC’ VA rms × IA rms VB rms × IB rms VB = −VA VC rms × IC rms 1 在三相三线配置(CONSEL[1:0] = 01)中，ADE7978计算A相与C相之间的线路电压有效值，并将结果存储于BVRMS寄存器中(参见“三角形配置中的电压有效值” 部分)。在HPF之后提供的B相电流值为0，因此，与B相相关的功率为0。为避免B相相关功率引起频率输出引脚(CF1、CF2或CF3)内的任何误差，应将 COMPMODE寄存器中的TERMSEL1[1]、TERMSEL2[1]或TERMSEL3[1]设为0，以禁用B相对电能频率转换器的贡献。更多信息请参见“电能频率转换”部分。 表57. LCYCMODE寄存器(地址0xE702) 位 0 位名称 LWATT 默认值 0 1 LVAR 0 2 LVA 0 3 ZXSEL[0] 1 4 ZXSEL[1] 1 5 ZXSEL[2] 1 6 RSTREAD 1 7 PFMODE 0 说明 0: 瓦时累计寄存器(AWATTHR、BWATTHR、CWATTHR、AFWATTHR、BFWATTHR和CFWATTHR) 配置为普通累计模式。 1: 瓦时累计寄存器(AWATTHR、BWATTHR、CWATTHR、AFWATTHR、BFWATTHR和CFWATTHR) 配置为线路周期累计模式。 0: var-hour累计寄存器(AVARHR、BVARHR、CVARHR、AFVARHR、BFVARHR和CFVARHR) 配置为普通累计模式。 1: var-hour累计寄存器(AVARHR、BVARHR、CVARHR、AFVARHR、BFVARHR和CFVARHR) 配置为线路周期累计模式。 0: VA-hour累计寄存器(AVAHR、BVAHR和CVAHR)配置为普通累计模式。 1: VA-hour累计寄存器(AVAHR、BVAHR和CVAHR)配置为线路周期累计模式。 0: A相不计入线路周期累计模式下的过零计数。 1: A相计入线路周期累计模式下的过零计数。如果选择了多相来进行过零检测，则累计 时间会相应缩短。 0: B相不计入线路周期累计模式下的过零计数。 1: B相计入线路周期累计模式下的过零计数。如果选择了多相来进行过零检测，则累计 时间会相应缩短。 0: C相不计入线路周期累计模式下的过零计数。 1: C相计入线路周期累计模式下的过零计数。如果选择了多相来进行过零检测，则累计 时间会相应缩短。 0: 禁用所有xWATTHR、xVARHR、xVAHR、xFWATTHR和xFVARHR寄存器的“读取后复位” 操作。当位[2:0](LVA、LVAR和LWATT)置1时，应将该位清0。 1: 使能所有xWATTHR、xVARHR、xVAHR、xFWATTHR和xFVARHR寄存器的“读取后复位” 操作。当该位设为1时，读取这些寄存器会将其复位至0。 0: 功率因数计算使用表达式中所用各种相功率的瞬时值。 1: 功率因数计算使用通过线路周期累计模式计算的相电能值。LWATT和LVA位(位0和位 2)必须使能，以确保正确计算功率因数。功率因数测量的更新速率是写入LINECYC寄 存器的整数个半波周期。 Rev. 0 | Page 116 of 120 ADE7978/ADE7933/ADE7932 表58. HSDC_CFG寄存器(地址0xE706) 位 0 位名称 HCLK 默认值 0 1 HSIZE 0 2 HGAP 0 [4:3] HXFER[1:0] 00 5 HSAPOL 0 [7:6] 保留 00 说明 0: HSCLK为8 MHz。 1: HSCLK为4 MHz。 0: HSDC以32位数据包且MSB优先形式传输32位寄存器。 1: HSDC以32位数据包且MSB优先形式传输8位寄存器。 0: 数据包之间不引入间隙。 1: 数据包之间引入长达七个HCLK周期的间隙。 00: HSDC按照下列顺序传输十六个32位字：IAWV、VAWV、IBWV、VBWV、ICWV、VCWV、 INWV、AVA、BVA、CVA、AWATT、BWATT、CWATT、AVAR、BVAR和CVAR。 01: HSDC按照下列顺序传输电流和电压的七个瞬时值：IAWV、VAWV、IBWV、VBWV、 ICWV、VCWV和INWV。 10: HSDC按照下列顺序传输相功率的九个瞬时值：AVA、BVA、CVA、AWATT、BWATT、 CWATT、AVAR、BVAR和CVAR。 11: 保留(同HXFER[1:0] = 00)。 0: SS/HSA输出引脚低电平有效。 1: SS/HSA输出引脚高电平有效。 保留。这些位不管理任何功能。 表59. CONFIG3寄存器(地址0xE708) 位 0 位名称 VA2_EN 默认值 1 1 VB2_EN 1 2 VC2_EN 1 3 VN2_EN 1 [5:4] 6 保留 CLKOUT_DIS 00 0 7 ADE7933_ SWRST 0 说明 该位配置A相ADE7933/ADE7932的V2P或温度测量。 0: A相ADE7933/ADE7932的第二电压通道上测量温度传感器。对于ADE7932，温度传感 器始终由第二电压通道检测，但此位仍必须清0以使能温度测量。 1: A相ADE7933的第二电压通道上检测V2P输入。 该位配置B相ADE7933/ADE7932的V2P或温度测量。 0: B相ADE7933/ADE7932的第二电压通道上测量温度传感器。对于ADE7932，温度传感 器始终由第二电压通道检测，但此位仍必须清0以使能温度测量。 1: B相ADE7933的第二电压通道上检测V2P输入。 该位配置C相ADE7933/ADE7932的V2P或温度测量。 0: C相ADE7933/ADE7932的第二电压通道上测量温度传感器。对于ADE7932，温度传感 器始终由第二电压通道检测，但此位仍必须清0以使能温度测量。 1: C相ADE7933的第二电压通道上检测V2P输入。 该位配置零线ADE7933/ADE7932的V2P或温度测量。 0: 零线ADE7933/ADE7932的第二电压通道上测量温度传感器。对于ADE7932，温度传 感器始终由第二电压通道检测，但此位仍必须清0以使能温度测量。 1: 零线ADE7933的第二电压通道上检测V2P输入。 保留。这些位不管理任何功能。 0: ADE7933/ADE7932 CLKOUT引脚使能。 1: ADE7933/ADE7932 CLKOUT引脚设为高电平，不产生时钟。 该位置1时，ADE7933/ADE7932器件启动软件复位。更多信息参见“ADE7933/ADE7932 软件复位”部分。 表60. CONFIG2寄存器(地址0xEA00) 位 0 位名称 I2C_LOCK 默认值 0 [7:1] 保留 000 0000 说明 该位设为0时，可以切换SS/HSA引脚三次来激活SPI串行端口。若I2C是所选串行端口， 该位置1可锁定选择。向该位写入1后，ADE7978会忽略SS/HSA引脚的杂散切换。若SPI 是所选串行端口，则只要对CONFIG2寄存器执行任意写操作即可锁定选择。要更改通 信协议，必须执行关断或硬件复位操作。 保留。这些位不管理任何功能。 Rev. 0 | Page 117 of 120 ADE7978/ADE7933/ADE7932 外形尺寸 0.30 0.25 0.18 5.10 5.00 SQ 4.90 22 0.50 BSC 1 21 EXPOSED PAD 3.40 3.30 SQ 3.20 15 0.50 0.40 0.30 TOP VIEW 0.80 0.75 0.70 7 14 8 0.20 MIN BOTTOM VIEW 0.05 MAX 0.02 NOM COPLANARITY 0.08 0.203 REF SEATING PLANE PIN 1 INDICATOR 28 FOR PROPER CONNECTION OF THE EXPOSED PAD, REFER TO THE PIN CONFIGURATION AND FUNCTION DESCRIPTIONS SECTION OF THIS DATA SHEET. 05-23-2012-B PIN 1 INDICATOR COMPLIANT TO JEDEC STANDARDS MO-220-WHHD-3. 图129. 28引脚引线框芯片级封装[LFCSP_WQ] 5 mm x 5 mm超薄体 (CP-28-6) 图示尺寸单位：mm 15.40 15.30 15.20 1.93 REF 20 11 PIN 1 MARK 1 10 2.64 2.54 2.44 2.44 2.24 0.30 0.20 0.10 COPLANARITY 0.1 10.51 10.31 10.11 1.27 BSC 0.71 0.50 0.31 0.25 BSC GAGE PLANE SEATING PLANE 0.46 0.36 45° 1.01 0.76 0.51 COMPLIANT TO JEDEC STANDARDS MS-013 0.32 0.23 8° 0° 11-15-2011-A 7.60 7.50 7.40 图130. 20引脚标准小型封装，具有增强的爬电性能[SOIC_IC] 宽体 (RI-20-1) 图示尺寸单位：mm 订购指南 型号1, 2 ADE7978ACPZ ADE7978ACPZ-RL ADE7933ARIZ ADE7933ARIZ-RL ADE7932ARIZ ADE7932ARIZ-RL EVAL-ADE7978EBZ EVAL-SDP-CB1Z 1 2 温度范围 −40°C至+85°C −40°C至+85°C −40°C至+85°C −40°C至+85°C −40°C至+85°C −40°C至+85°C 封装描述 28引脚 LFCSP_WQ 28引脚 LFCSP_WQ，13"卷带和卷盘 20引脚 SOIC_IC 20引脚 SOIC_IC，13"卷带和卷盘 20引脚 SOIC_IC 20引脚 SOIC_IC，13"卷带和卷盘 评估板 评估系统控制板 Z = 符合RoHS标准的器件。 The EVAL-SDP-CB1Z是用于管理EVAL-ADE7978EBZ评估板的控制板。两种板必须一起订购。 Rev. 0 | Page 118 of 120 封装选项 CP-28-6 CP-28-6 RI-20-1 RI-20-1 RI-20-1 RI-20-1 ADE7978/ADE7933/ADE7932 注释 Rev. 0 | Page 119 of 120 ADE7978/ADE7933/ADE7932 注释 I2C指最初由Philips Semiconductors(现为NXP Semiconductors)开发的一种通信协议。 ©2013 Analog Devices, Inc. All rights reserved. Trademarks and registered trademarks are the property of their respective owners. D11116sc-0-11/13(0) Rev. 0 | Page 120 of 120