ADL5202-EVALZ

宽动态范围、高速、 数字控制VGA ADL5202 产品特性 功能框图 两个独立的数字控制VGA 增益范围：−11.5 dB至+20 dB 0.5 dB步长：± 0.1 dB 150 Ω差分输入和输出 噪声系数：7.5 dB(最大增益时) OIP3：>50 dBm (200 MHz) −3 dB较高频率带宽：700 MHz 多种控制接口选项 并行6位控制接口(集成锁存器) 串行外设接口(SPI)(集成快速启动功能) 增益升/降模式 宽输入动态范围 低功耗模式选项 关断控制 5 V单电源供电 40引脚6 mm × 6 mm LFCSP封装 SIDE A SPI WITH FA, PARALLEL WITH LATCH, UP/DN PWUPA VPOS LOGIC VINA+ 150Ω 0dB TO 31.5dB VOUTA+ +20dB 150Ω VOUTA– VINA– MODE0, MODE1 CONTROL CIRCUITRY PM VINB+ 150Ω 0dB TO 31.5dB VOUTB+ +20dB 150Ω VOUTB– VINB– LOGIC PWUPB SIDE B SPI WITH FA, PARALLEL WITH LATCH, UP/DN 应用 差分ADC驱动器 GND 09387-001 ADL5202 图1. 高中频采样接收机 高输出功率中频放大 仪器仪表 概述 ADL5202是一款数字控制、可变增益、宽带宽放大器，可 ADL5202电源由PWUPx引脚的逻辑电平提供，在低功耗模 以提供精密增益控制、高输出IP3和低噪声系数。出色的 式下，其静态电流典型值为160 mA。当针对要求较高的应 低失真性能和高信号带宽使之成为各种接收器应用的卓越 用配置为高性能模式时，静态电流为210 mA。在省电模式 增益控制器件。ADL5202还内置低功耗模式选项，可降低 下，其功耗小于14 mA，可以提供出色的输入-输出隔离。 电源电流。 增益设置在关断模式下保持不变。 对于宽输入动态范围应用，ADL5202能以0.5 dB的分辨率提 ADL5202采用ADI公司的高速SiGe工艺制造，提供精密增 供31.5 dB宽增益范围。增益可通过多种增益控制接口选项 益调整功能、良好的失真性能和低相位误差。它采用紧凑 进行调整：并行接口、串行外设接口或升/降接口。 的散热增强型40引脚6 mm × 6 mm LFCSP封装，工作温度范 ADL5202集成专有失真消除技术，对于大多数增益设置， 围为−40°C至+85°C。 它在接近200 MHz的频率时可实现优于50 dBm的输出IP3。 Rev. B Document Feedback Information furnished by Analog Devices is believed to be accurate and reliable. However, no responsibility is assumed by Analog Devices for its use, nor for any infringements of patents or other rights of third parties that may result from its use. Specifications subject to change without notice. No license is granted by implication or otherwise under any patent or patent rights of Analog Devices. Trademarks and registered trademarks are the property of their respective owners. One Technology Way, P.O. Box 9106, Norwood, MA 02062-9106, U.S.A. Tel: 781.329.4700 ©2011–2013 Analog Devices, Inc. All rights reserved. Technical Support www.analog.com ADI中文版数据手册是英文版数据手册的译文，敬请谅解翻译中可能存在的语言组织或翻译错误，ADI不对翻译中存在的差异或由此产生的错误负责。如需确认任何词语的准确性，请参考ADI提供 的最新英文版数据手册。 ADL5202 目录 产品特性 ............................................................................................. 1 增益升/降接口 ........................................................................... 16 应用...................................................................................................... 1 真值表 .......................................................................................... 17 功能框图 ............................................................................................. 1 逻辑时序...................................................................................... 17 概述...................................................................................................... 1 电路描述 ........................................................................................... 18 修订历史 ............................................................................................ 2 基本结构...................................................................................... 18 技术规格 ............................................................................................. 3 应用信息 ........................................................................................... 19 绝对最大额定值................................................................................ 5 基本连接...................................................................................... 19 ESD警告......................................................................................... 5 ADC驱动 ..................................................................................... 19 引脚配置和功能描述 ....................................................................... 6 布局考虑...................................................................................... 21 典型性能参数 .................................................................................... 8 评估板 ............................................................................................... 22 性能特性和测试电路 ..................................................................... 15 评估板控制软件......................................................................... 22 工作原理 ........................................................................................... 16 评估板原理图和PCB布局图 ................................................... 23 数字接口概述 ............................................................................. 16 评估板配置选项......................................................................... 27 并行数字接口 ............................................................................. 16 外形尺寸 ........................................................................................... 29 串行外设接口(SPI) .................................................................... 16 订购指南...................................................................................... 29 修订历史 2013年9月—修订版A至修订版B 逻辑引脚绝对最大额定值从3.6 V改为−0.3 V至+3.6 V(任何时 刻都不可超过|VPOS − 0.5 V|)........................................................ 5 2012年12月—修订版0至修订版A 更改“布局考虑因素”部分 ............................................................. 21 2011年10月—修订版0：初始版 Rev. B | Page 2 of 32 ADL5202 技术规格 除非另有说明，VS = 5 V，TA = 25°C，RS = RL = 150 Ω (100 MHz)，高性能模式，2 V p-p差分输出。 表1. 参数 动态性能 −3 dB带宽 压摆率 输入回损(S11) 输出回损(S22) 测试条件/注释 输入级 最大输入摆幅(差分) 差分输入电阻 共模输入电压 共模抑制比(CMRR) VINA+、VINB+以及VINA−、VINB−引脚 增益 最大电压增益 最小电压增益 增益步长 增益平坦度 增益温度灵敏度 增益步进响应 增益一致性误差 相位一致性误差 输出级 输出电压摆幅 差分输出电阻 噪声/谐波性能 46 MHz 二次谐波 三次谐波 输出IP3 70 MHz 二次谐波 三次谐波 输出IP3 140 MHz 噪声系数 二次谐波 三次谐波 输出IP3 输出1 dB压缩点 300 MHz 二次谐波 三次谐波 输出IP3 VOUT < 2 V p-p (5.2 dBm) 100 MHz 100 MHz 增益代码 = 111111 增益代码 = 000000 增益代码 = 000000 增益代码 = 111111 30 MHz < fC < 200 MHz 增益代码 = 000000 对于VIN = 0.2 V，增益代码 = 111111至000000 超过10 dB增益范围 超过10 dB增益范围 最小值 典型值 最大值 单位 700 5.5 −17.7 −16.5 MHz V/ns dB dB 10.8 150 1.5 40 V p-p Ω V dB 20 −11.5 0.5 0.285 0.012 15 ±0.03 1.0 dB dB dB dB dB/°C ns dB 度 10 150 V p-p Ω −92 −105 50 dBc dBc dBm −96 −105 50 dBc dBc dBm 7.5 −86 −105 50 19.5 dB dBc dBc dBm dBm −77 −91 47 dBc dBc dBm VOUTx+和VOUTx−引脚 P1dB时增益代码 = 000000 差分 增益代码 = 000000，高性能模式 VOUT = 2 V p-p VOUT = 2 V p-p VOUT = 2 V p-p复合 增益代码 = 000000，高性能模式 VOUT = 2 V p-p VOUT = 2 V p-p VOUT = 2 V p-p复合 增益代码 = 000000，高性能模式 VOUT = 2 V p-p VOUT = 2 V p-p VOUT = 2 V p-p复合 增益代码 = 000000，高性能模式 VOUT = 2 V p-p VOUT = 2 V p-p VOUT = 2 V p-p复合 Rev. B | Page 3 of 32 ADL5202 参数 上电接口 上电阈值 测试条件/注释 PWUPA、PWUPB引脚 使能器件的最低电压 使能器件的最高电压 PWUPx输入偏置电流 增益控制接口 VIH VIL 最大输入偏置电流 SPI时序 fSCLK tDH tDS tPW 电源接口 电源电压 静态电流，两个通道 最小值 典型值 最大值 单位 1.4 3.3 1 1.4 逻辑高电平的最小/最大电压值 逻辑低电平的最大电压值 3.3 0.8 LATCHA和LATCHB、SCLK、SDIO、数据引脚 1/tSCLK 数据保持时间 数据建立时间 SCLK高电平脉宽 关断电流，两个通道 V 1 µA 20 5 5 5 MHz ns ns ns 4.5 5.5 210 高性能模式 TA = 85°C 低功耗模式 TA = 85°C PWUPx低电平 V V µA 250 160 180 14 V mA mA mA mA mA 时序图 tPW tSCLK SCLK tDH tDS ___ ___ CSA, CSB DNC DNC DNC DNC DNC DNC R/W FA1 FA0 D5 D4 D3 图2. SPI接口读/写模式时序图 tDS tDS tPW UPDN_DAT UPDN_CLK UP DN tDS RESET tDH 图3. 升/降模式时序图 LATCHA, LATCHB A5 TO A0 B5 TO B0 tDH 图4. 并行模式时序图 Rev. B | Page 4 of 32 09387-104 DNC 09387-103 SDIO D2 D1 D0 09387-002 tDS tDH ADL5202 绝对最大额定值 表2. 参数 电源电压VPOS PWUPA，PWUPB，A0至A5，B0至B5， MODE0，MODE1，PM，LATCHA，LATCHB 输入电压VIN+、VIN− 内部功耗 θJA(裸露焊盘焊接到下方) θJC(裸露焊盘) 最高结温 工作温度范围 存储温度范围 引脚温度(焊接，60秒) 额定值 5.5 −0.3 V至+3.6 V (任何时刻都不可 超过|VPOS − 0.5 V|) +3.6 1.6 W 34.6°C/W 3.6°C/W 140°C −40°C至+85°C −65°C至+150°C 240°C 注意，超出上述绝对最大额定值可能会导致器件永久性损 坏。这只是额定最值，并不能以这些条件或者在任何其它 超出本技术规范操作章节中所示规格的条件下，推断器件 能否正常工作。长期在绝对最大额定值条件下工作会影响 器件的可靠性。 ESD警告 Rev. B | Page 5 of 32 ESD(静电放电)敏感器件。 带电器件和电路板可能会在没有察觉的情况下放电。 尽管本产品具有专利或专有保护电路，但在遇到高 能量ESD时，器件可能会损坏。因此，应当采取适当 的ESD防范措施，以避免器件性能下降或功能丧失。 ADL5202 40 39 38 37 36 35 34 33 32 31 FA_A/A2 UPDN_CLK_A/A1 UPDN_DAT_A/A0 LATCHA VINA– VINA+ PWUPA GND VOUTA– VOUTA+ 引脚配置和功能描述 PIN 1 INDICATOR ADL5202 TOP VIEW (Not to Scale) EXPOSED PADDLE 30 29 28 27 26 25 24 23 22 21 VOUTA– VOUTA+ VPOS VPOS VPOS VPOS VPOS VPOS VOUTB+ VOUTB– NOTES 1. NC = NO CONNECT. 2. THE EXPOSED PADDLE (EP) MUST BE CONNECTED TO A LOW IMPEDANCE GROUND PAD. 09387-003 GS0/FA_B/B2 UPDN_CLK_B/B1 UPDN_DAT_B/B0 LATCHB VINB– VINB+ PWUPB GND VOUTB– VOUTB+ 11 12 13 14 15 16 17 18 19 20 CSA/A3 1 A4 2 A5 3 MODE1 4 MODE0 5 PM 6 GND 7 SIDO/B5 8 SCLK/B4 9 GS1/CSB/B3 10 图5. 引脚配置 表3. 引脚功能描述 引脚编号 1 引脚名称 CSA/A3 2 3 4 5 6 A4 A5 MODE1 MODE0 PM 7, 18, 33, EP 8 GND SDIO/B5 9 SCLK/B4 10 GS1/CSB/B3 11 GS0/FA_B/B2 12 UPDN_CLK_B/B1 13 UPDN_DAT_B/B0 14 LATCHB 描述 通道A选择(CSA)。当串行模式使能时，逻辑低电平(0 V ≤ CSA ≤ 0.8 V)选择通道A。 第3位用于通道A并行增益控制接口(A3)。 第4位用于通道A并行增益控制接口。 第5位(MSB)用于通道A并行增益控制接口。 MSB用于模式控制。通过MODE0引脚设置并行、SPI或升/降接口模式。 LSB用于模式控制。通过MODE1引脚设置并行、SPI或升/降接口模式。 高性能模式。逻辑低电平(0 V ≤ PM ≤ 0.8 V)使能高性能模式。逻辑高电平 (1.4 V ≤ PM ≤ 3.3 V)使能低功耗模式。 地。裸露焊盘(EP)必须与低阻抗接地焊盘相连。 串行数据输入/输出(SDIO)。当拉低CSA或CSB时，SDIO用于SPI端口的读写操作。 第5位用于通道B并行增益控制接口(B5)。 SPI模式下的串行时钟输入(SCLK)。 第4位用于通道B并行增益控制接口(B4)。 MSB用于升/降模式下的增益步长控制(GS1)。 通道B选择(CSB)。当串行模式使能时，逻辑低电平(0 V ≤ CSB ≤ 0.8 V)选择通道B。 第3位用于通道B并行增益控制接口(B3)。 LSB用于升/降模式下的增益步长控制(GS0)。 快速启动(FA_B)。串行模式下，逻辑高电平(1.4 V ≤ FA_B ≤ 3.3 V)根据 SPI字的FA设置对通道B进行衰减。 第2位用于通道B并行增益控制接口(B2)。 通道B升/降功能的时钟接口(UPDN_CLK_B)。 第1位用于通道B并行增益控制接口(B1)。 通道B升/降功能的数据引脚(UPDN_DAT_B)。 第0位用于通道B并行增益控制接口(B0)。 通道B锁存。逻辑低电平(0 V ≤ LATCHB ≤ 0.8 V)支持通道B的增益变化。 逻辑高电平(1.4 V ≤ LATCHB ≤ 3.3 V)阻止通道B的增益变化。 Rev. B | Page 6 of 32 ADL5202 引脚编号 15 16 17 19, 21 20, 22 23, 24, 25, 26, 27, 28 29, 31 30, 32 34 35 36 37 引脚名称 VINB− VINB+ PWUPB VOUTB− VOUTB+ VPOS 描述 通道B负输入。 通道B正输入。 通道B上电。逻辑高电平(1.4 V ≤ PWUPB ≤ 3.3 V)使能通道B。 通道B负输出。 通道B正输出。 正电源。 VOUTA+ VOUTA− PWUPA VINA+ VINA− LATCHA 38 UPDN_DAT_A/A0 39 UPDN_CLK_A/A1 40 FA_A/A2 通道A正输出。 通道A负输出。 通道A上电。逻辑高电平(1.4 V ≤ PWUPA ≤ 3.3 V)使能通道A。 通道A正输入。 通道A负输入。 通道A锁存。逻辑低电平(0 V ≤ LATCHA ≤ 0.8 V)支持通道A的增益变化。 逻辑高电平(1.4 V ≤ LATCHA ≤ 3.3 V)阻止通道A的增益变化。 通道A升/降功能的数据引脚(UPDN_DAT_A)。 第0位用于通道A并行增益控制接口(A0)。 通道A升/降功能的时钟接口(UPDN_CLK_A)。 第1位用于通道A并行增益控制接口(A1)。 快速启动(FA_A)。串行模式下，逻辑高电平(1.4 V ≤ FA_A ≤ 3.3 V)根据 SPI字的FA设置对通道A进行衰减。 第2位用于通道A并行增益控制接口(A2)。 Rev. B | Page 7 of 32 ADL5202 典型性能参数 除非另有说明，VS = 5 V，TA = 25°C，RS = RL = 150 Ω (200 MHz)，高性能模式，2 V p-p差分输出。 25 25 46MHz 140MHz 300MHz 20 GAIN (dB) 6dB 5dB 8dB 7dB 5 0 –5 –10 –10 –15 20 30 40 50 60 70 GAIN CODE –20 10 –2dB –3dB –4dB –5dB –8dB –9dB –6dB –7dB –10dB –11dB 100 1000 FREQUENCY (MHz) 图6. 增益与增益代码的关系(46 MHz、140 MHz和300 MHz) 图9. 增益与频率响应的关系(每1 dB步进) 50 40 45 35 40 NOISE FIGURE (dB) 45 30 25 20 15 10 TA = –40°C TA = +25°C TA = +85°C MIN GAIN (–11.5dB) 35 30 MID GAIN (5dB) 25 20 15 MAX GAIN (20dB) 10 5 –10 –5 0 5 10 15 20 25 PROGRAMMED GAIN (dB) 0 20 20 OP1dB (dBm) 25 15 10 –10 –5 300 400 500 600 TA = –40°C TA = +25°C TA = +85°C 15 10 5 0 5 10 15 20 PROGRAMMED GAIN (dB) 25 0 09387-005 0 –15 200 图10. 噪声系数与频率的关系(最大、中等、最小增益输出) 25 INPUT MAX RATINGS BOUNDARY 100 FREQUENCY (MHz) 图7. 噪声系数与编程增益的关系(140 MHz) 5 0 09387-013 5 09387-010 0 –15 0dB –1dB 2dB 1dB 4dB 3dB 09387-007 10 09387-004 0 0 50 100 150 200 250 300 350 FREQUENCY (MHz) 图8. OP1dB与编程增益的关系(140 MHz) 图11. OP1dB与频率的关系(最大增益，三种温度) Rev. B | Page 8 of 32 400 09387-008 GAIN (dB) 5 –5 NOISE FIGURE (dB) 10dB 9dB 12dB 11dB 10 10 0 OP1dB (dBm) 14dB 13dB 15 15 –15 16dB 15dB 18dB 17dB 20dB 19dB 20 ADL5202 60 60 –11.5dB 0dB 10dB 20dB 55 55 –11.5dB 0dB 10dB 20dB 50 OIP3 (dBm) OIP3 (dBm) 50 45 45 40 INPUT MAX RATINGS BOUNDARY 35 40 30 35 50 100 150 200 250 300 350 400 FREQUENCY (MHz) 20 –4 60 55 1 2 3 4 5 6 TA = –40°C TA = +25°C TA = +85°C 45 40 40 35 35 50 100 150 200 250 300 350 400 30 –4 –70 –1 0 1 2 3 4 5 6 图16. 输出三阶交调截点与功率的关系 (频率 = 140 MHz，三种温度) –60 46MHz 140MHz 300MHz TA = –40°C TA = +25°C TA = +85°C –70 –80 IMD3 (dBc) –80 –90 –90 –100 –100 –110 –110 –10 –5 0 5 10 15 20 PROGRAMMED GAIN (dB) 25 –120 09387-018 –120 –15 –2 POUT (dBm) 图13. 输出三阶交调截点与频率的关系 (三种温度，2 V p-p复合) –60 –3 0 50 100 150 200 250 300 FREQUENCY (MHz) 图14. 双音输出IMD3与编程增益的关系 (46 MHz、140 MHz、300 MHz) 图17. 双音输出IMD3与频率的关系 (三种温度) Rev. B | Page 9 of 32 350 400 09387-021 0 09387-019 OIP3 (dBm) 45 FREQUENCY (MHz) IMD3 (dBc) 0 50 09387-016 OIP3 (dBm) 50 30 –1 图15. 输出三阶交调截点与功率的关系(四种增益代码， 频率 = 140 MHz，2 V p-p复合) TA = –40°C TA = +25°C TA = +85°C 55 –2 POUT (dBm) 图12. 输出三阶交调截点与频率的关系 (四种增益代码) 60 –3 09387-014 0 09387-011 30 25 ADL5202 –80 –50 –90 –60 –100 –70 –110 –80 –120 –90 –130 –100 –140 –110 100 150 200 250 –120 350 300 FREQUENCY (MHz) –60 –90 –70 –100 –80 –110 –90 –120 –100 –130 –110 –140 –6 –5 –4 –90 –70 –100 –80 –110 –90 –120 –100 –130 –110 0 50 100 150 200 250 –120 350 300 09387-028 –140 HARMONIC DISTORTION HD2 (dBc) –60 –80 HARMONIC DISTORTION HD3 (dBc) –50 –80 FREQUENCY (MHz) –90 4 5 6 –120 –60 –70 –90 –120 –100 –130 –110 –140 –6 –5 –4 –3 –2 –1 0 1 2 3 4 5 6 –120 POUT (dBm) 图22. 谐波失真与功率的关系(频率 = 140 MHz， 三种温度) OP1dB (dBm) 20 15 10 INPUT MAX RATINGS BOUNDARY TA = –40°C TA = +25°C TA = +85°C 15 10 5 0 5 10 15 20 25 PROGRAMMED GAIN (dB) 09387-006 –5 3 –110 20 –10 2 –80 25 0 –15 1 –100 25 5 0 TA = –40°C TA = +25°C TA = +85°C 图19. 谐波失真与频率的关系(三种温度) OP1dB (dBm) HARMONIC DISTORTION HD2 (dBc) –70 –1 图21. 谐波失真与功率的关系(四种增益， 频率 = 140 MHz) –40 TA = –40°C TA = +25°C TA = +85°C –2 POUT (dBm) 图18. 谐波失真与频率的关系(四种增益代码) –60 –3 HARMONIC DISTORTION HD3 (dBc) 50 –80 09387-031 0 –50 0 0 50 100 150 200 250 300 350 400 FREQUENCY (MHz) 图23. OP1dB与频率的关系(最大增益，三种温度， 低功耗模式) 图20. OP1dB与编程增益的关系(140 MHz，低功耗模式) Rev. B | Page 10 of 32 09387-009 –150 –70 HARMONIC DISTORTION HD3 (dBc) –40 –40 –11.5dB 0dB 10dB 20dB 09387-026 –30 HARMONIC DISTORTION HD2 (dBc) –70 –60 HARMONIC DISTORTION HD3 (dBc) –60 HARMONIC DISTORTION HD2 (dBc) –20 –11.5dB 0dB 10dB 20dB 09387-023 –50 ADL5202 60 60 –11.5dB 0dB 10dB 20dB 55 55 –11.5dB 0dB 10dB 20dB 50 OIP3 (dBm) 45 40 45 40 35 INPUT MAX RATINGS BOUNDRY 30 35 0 50 100 150 200 250 300 350 400 FREQUENCY (MHz) 20 –4 09387-012 30 25 –1 0 1 2 3 4 5 6 图27. 输出三阶交调截点与功率的关系(四种增益代码， 频率 = 140 MHz，低功耗模式) 60 TA = –40°C TA = +25°C TA = +85°C 55 –2 POUT (dBm) 图24. 输出三阶交调截点与频率的关系(四种增益代码， 低功耗模式，2 V p-p复合) 60 –3 09387-015 OIP3 (dBm) 50 55 TA = –40°C TA = +25°C TA = +85°C 50 OIP3 (dBm) OIP3 (dBm) 50 45 40 45 40 35 30 35 50 100 150 200 250 300 350 400 FREQUENCY (MHz) 20 –4 –60 0 1 2 3 4 5 6 TA = –40°C TA = +25°C TA = +85°C –70 –80 –90 –90 –100 –100 –110 –110 –120 –15 –10 –5 0 5 10 15 20 PROGRAMMED GAIN (dB) 25 图26. 双音输出IMD3与编程增益的关系(46 MHz、 140 MHz、300 MHz，低功耗模式) –120 0 50 100 150 200 250 300 FREQUENCY (MHz) 图29. 双音输出IMD3与频率的关系 (三种温度，低功耗模式) Rev. B | Page 11 of 32 350 400 09387-025 IMD3 (dBc) –80 09387-022 IMD3 (dBc) –1 图28. 输出三阶交调截点与功率的关系(三种温度， 低功耗模式，2 V p-p复合) 46MHz 140MHz 300MHz –70 –2 POUT (dBm) 图25. 输出三阶交调截点与频率的关系 (三种温度，低功耗模式) –60 –3 09387-020 0 09387-017 30 25 ADL5202 –80 –50 –90 –60 –100 –70 –110 –80 –120 –90 –130 –100 –140 –110 50 100 150 200 250 300 –120 350 FREQUENCY (MHz) –80 –60 –90 –70 –100 –80 –110 –90 –120 –100 –130 –110 –140 –6 –90 –60 –100 –70 –110 –80 –120 –90 –130 –100 –140 –110 50 100 150 200 250 300 –120 350 FREQUENCY (MHz) HARMONIC DISTORTION HD2 (dBc) –50 HARMONIC DISTORTION HD3 (dBc) –80 09387-029 –40 0 –70 –2 –1 0 1 2 3 4 5 6 –120 –50 TA = –40°C TA = +25°C TA = +85°C –30 –80 –60 –90 –70 –100 –80 –110 –90 –120 –100 –130 –6 –5 –4 –3 –2 –1 0 1 2 3 4 5 6 –110 POUT (dBm) 图34. 谐波失真与功率的关系 (频率 = 140 MHz，三种温度，低功耗模式) VOLTAGE 图31. 谐波失真与频率的关系 (三种温度，低功耗模式) 1 CH1 200mV/DIV CH4 1V/DIV CH1 200mV Ω CH4 1mV Ω M 10ns 10GS/s IT 4ps/pt A CH4 1.12V TIME (10ns/DIV) 图35. 禁用时域响应 图32. 使能时域响应 Rev. B | Page 12 of 32 09387-033 4 09387-036 HARMONIC DISTORTION HD2 (dBc) –20 –70 –150 –3 图33. 谐波失真与功率的关系 (四种增益代码，频率 = 140 MHz，低功耗模式) TA = –40°C TA = +25°C TA = +85°C –60 –4 POUT (dBm) 图30. 谐波失真与频率的关系 (四种增益代码，低功耗模式) –50 –5 HARMONIC DISTORTION HD3 (dBc) 0 –50 09387-032 –150 –70 HARMONIC DISTORTION HD3 (dBc) –40 –40 –11.5dB 0dB 10dB 20dB 09387-027 –30 HARMONIC DISTORTION HD2 (dBc) –70 –60 HARMONIC DISTORTION HD3 (dBc) –60 HARMONIC DISTORTION HD2 (dBc) –20 –11.5dB 0dB 10dB 20dB 09387-024 –50 ADL5202 CH2 500mV/DIV 0pf VOLTAGE TIME (10ns/DIV) TIME (1ns/DIV) 100 –30 50 –40 0 –50 –50 –60 –100 MAGNITUDE MAX GAIN MAGNITUDE MIN GAIN PHASE MAX GAIN PHASE MIN GAIN 300 250 –20 200 –30 150 –40 100 –50 50 –60 0 –70 –50 –80 –150 –90 –200 1000 100 0 –10 –100 10 FREQUENCY (MHz) –100 MAGNITUDE MAX GAIN MAGNITUDE MIN GAIN PHASE MAX GAIN PHASE MIN GAIN –150 –200 1000 100 FREQUENCY (MHz) 图37. S11幅度和相位与频率的关系 09387-038 –20 S22 MAGNITUDE (dB) 150 09387-035 S11 MAGNITUDE (dB) –10 S11 PHASE (Degrees) 200 S22 PHASE (Degrees) 图39. 大信号脉冲响应(0 pF和5.6 pF，2 V p-p复合) 0 –80 10 09387-034 200mV/DIV 图36. 增益步进时域响应 –70 INPUT 09387-030 VOLTAGE CH3 50mV/DIV 5.6pf DIFFERENTIAL 图40. S22幅度和相位与频率的关系 1.0 –60 0.8 –65 0.2 0 –0.2 –0.4 –0.6 CHANNEL A TO CHANNEL B CHANNEL A = MAX GAIN CHANNEL B = ALL GAINS –75 –80 –85 –90 CHANNEL B TO CHANNEL A CHANNEL B = MAX GAIN CHANNEL A = ALL GAINS –95 –0.8 –1.0 –15 –70 –10 –5 0 5 10 15 PROGRAMMED GAIN (dB) 20 25 图38. 增益步进误差(频率 = 140 MHz) –100 0 100 200 300 400 500 600 700 FREQUENCY (MHz) 图41. 通道隔离与频率的关系 Rev. B | Page 13 of 32 800 900 1000 09387-043 CHANNEL ISOLATION (dB) 0.4 09387-037 GAIN ERROR (dB) 0.6 0 0 –10 –10 REVERSE ISOLATION (dB) –20 –30 –40 –50 –20 –30 –40 100M 1G FREQUENCY (Hz) –60 10 09387-039 –60 10M COMMON-MODE REJECTION RATIO, CMRR (dB) GROUP DELAY (ns) 0.8 0.6 0.4 100 1000 FREQUENCY (MHz) 09387-040 0.2 4.0 3.0 350MHz 300MHz 250MHz 200MHz 150MHz 100MHz 50MHz 1.5 1.0 0.5 0 0 10 20 30 40 50 GAIN CODE 60 70 09387-041 PHASE VARIATION (Degrees) 3.5 2.0 60 50 40 30 20 10 0 10M 100M FREQUENCY (Hz) 图46. 共模抑制比与频率的关系 图43. 群延迟与频率的关系(最大、中等、最小增益输出) 2.5 1G 图45. 禁用状态反向隔离与频率的关系 MIN MID MAX 0 10 1000 FREQUENCY (MHz) 图42. 反向隔离与频率的关系 1.0 100 09387-042 –50 09387-044 REVERSE ISOLATION (dB) ADL5202 图44. 相位变化与增益代码的关系 Rev. B | Page 14 of 32 ADL5202 特性和测试电路 +5V L1 1µH L2 1µH 0.1µF 50Ω AC 0.1µF 1/2 ADL5202 50Ω TRACES 50Ω 50Ω AC 50Ω TRACES 0.1µF 50Ω 0.1µF 09387-060 6 A0 TO A5 图47. 专用50 Ω差分至差分电路板S参数测试电路 +5V AC ADL5202 C2 0.1µF 6 C3 0.1µF R1 62Ω R4 25Ω PAD LOSS = 11dB C4 0.1µF R2 62Ω ETC1-1-13 T2 R3 25Ω A0 TO A5 图48. 失真、增益和噪声测试电路 图49. 差分至差分特性板，电路侧布局 Rev. B | Page 15 of 32 50Ω 09387-062 50Ω 1/2 T1 L2 1µH 09387-063 TC3-1T L1 1µH C1 0.1µF ADL5202 工作原理 数字接口概述 若要读取SPI寄存器值，读/写位必须设为高电平、拉低 ADL5202 VGA具有三个数字增益控制选项：并行控制接口、 CSA或CSB并且器件必须进行时钟控制。寄存器在随后的 串行外设接口和增益升/降接口。通过两个控制引脚MODE0 16个时钟周期内被读取后，SPI自动置于写入模式。注意仅 和MODE1选择所需增益控制选项(模式控制引脚的真值表 有一个SDIO引脚。应单独执行寄存器回读操作。 见表4)。增益代码为6位二进制格式。设置逻辑高电平需要 1.4 V至3.3 V的电压。 快速启动 快速启动功能可通过SPI使用，支持以预置步长降低当前的 有三个引脚对所有增益控制选项有效：PM、PWUPA和 增益设置。提供4种不同的衰减步长。快速启动的真值表 PWUPB。PM可让用户选择以标称模式或高性能模式工 见表5。 作。PWUPA和PWUPB分别为通道A和通道B的上电引脚。 表5. SPI 2位衰减步长真值表 三个接口共享物理引脚，每一数字引脚具有三种不同功能 FA1 0 0 1 1 (见表3)。 表4. 数字控制接口选择真值表 MODE1 0 0 1 1 MODE0 0 1 0 1 接口 并行控制 串行外设(SPI) 升/降 升/降 FA0 0 1 0 1 步长(dB) 2 4 8 16 SPI快速启动模式受FA_A或FA_B引脚控制。FA_A或FA_B 引 脚 上 的 逻 辑 高 电 平 导 致 的 衰 减 由 SPI寄 存 器 内 的 位 [FA1:FA0]选定。 并行数字接口 并行数字接口使用6个二进制位(位[A5:A0]或位[B5:B0])和每 放大器1个闩锁引脚(LATCHA或LATCHB)。闩锁引脚控制输 入数据锁存器是透明还是锁存状态。在透明模式下，增益 随输入增益控制位的变化而改变。在锁存模式下，增益由 锁存增益设置决定，不随输入增益控制位的变化而改变。 增益升/降接口 GS1和GS0引脚控制升/降增益步进功能。当UPDN_DAT_A 或UPDN_DAT_B引脚为高电平时，UPDN_CLK_A引脚或 UPDN_CLK_B引脚上的时钟脉冲引起增益上升(上升沿和 下降沿)。当UPDN_DAT_A或UPDN_CLKB引脚为低电平 时，UPDN_CLK_A或UPDN_CLK B引脚上的时钟脉冲引起 串行外设接口(SPI) 增益下降。增益步进功能的真值表见表6。单极性上升沿 SPI使用三个引脚(SDIO、SCLK和CSA或CSB)。SPI数据寄存 锁存数据检测复位，下降沿锁存相反的极性。复位导致最 器由两个字节组成：6个增益控制位、2个衰减步长地址 小二进制增益代码为111111。 位、1个读/写位和7个无关位。SDIO是串行数据输入和输出 表6. 步长控制真值表 引脚。SCLK引脚是串行时钟，CSA或CSB是通道选择引脚。 DO NOT CARE (7 BITS) GS1 0 0 1 1 READ/WRITE 可通过GS1和GS0引脚选择步长。增益受限于最大和最小控 D1 D2 D3 D4 D5 FA0 FA1 R/W DNC DNC DNC DNC DNC DNC DNC FAST ATTACK ATTENUATION STEP SIZE ADDRESS GAIN CONTROL GS0 0 1 0 1 步长(dB) 0.5 1 2 4 制范围。 表50. 16位SPI寄存器 UPDN_DAT 若要写入SPI寄存器，CSA或CSB必须拉低，并且16时钟脉 UPDN_CLK 冲必须应用于SCLK。可通过拉低CSA或CSB选择独立通道 SPI寄存器。通过同时拉低CSA和CSB引脚，同样数据便可 同时写入SPI寄存器。 Rev. B | Page 16 of 32 UP DN 图51. 升/降时序 RESET 09387-045 D0 MSB LSB MSB 09387-046 DATA LSB ADL5202 真值表 逻辑时序 表7. 增益代码与电压增益关系查找表 若要写入ADL5202，参考图2中的时序(再现于本章图52)。 6位二进制 增益代码 000000 000001 000010 000011 000100 000101 000110 000111 001000 001001 001010 001011 001100 001101 001110 001111 010000 010001 010010 010011 010100 010101 010110 010111 011000 011001 011010 011011 011100 011101 011110 011111 电压增益 (dB) 20 19.5 19 18.5 18 17.5 17 16.5 16 15.5 15 14.5 14 13.5 13 12.5 12 11.5 11 10.5 10 9.5 9 8.5 8 7.5 7 6.5 6 5.5 5 4.5 6位二进制 增益代码 100000 100001 100010 100011 100100 100101 100110 100111 101000 101001 101010 101011 101100 101101 101110 101111 110000 110001 110010 110011 110100 110101 110110 110111 111000 111001 111010 111011 111100 111101 111110 111111 电压增益 (dB) 4 3.5 3 2.5 2 1.5 1 0.5 0 −0.5 −1 −1.5 −2 −2.5 −3 −3.5 −4 −4.5 −5 −5.5 −6 −6.5 −7 −7.5 −8 −8.5 −9 −9.5 −10 −10.5 −11 −11.5 写入模式使用SDIO引脚上的16位串行字。读/写字必须为 低电平以写入位[D0:D5]，它是衰减水平的二进制加权代码 (0 = 最小衰减，63 = 最大衰减)。FA0和FA1位控制快速启动 的步长。DNC是没有功能的无关位。读取ADL5202 SPI寄存 器需要以下两个步骤： 1. 使用一个16位的字和本章(以及图52)中描述的时序设置读/ 写位为高电平。当读/写位处于高电平时，其它位均忽略。 2. SDIO在下一个序列中用作输出。写入模式使用16个时 钟和本章(以及图52)中描述的时序通过SDIO串行输出。 读/写位在读取序列后自动返回低电平至写入级。 tPW tSCLK SCLK tDH tDS ___ ___ CSA, CSB SDIO DNC DNC DNC DNC DNC DNC DNC R/W FA1 FA0 图52. SPI接口读/写模式时序图 Rev. B | Page 17 of 32 D5 D4 D3 D2 D1 D0 09387-152 tDS tDH ADL5202 电路描述 基本结构 每个放大器输出端的直流电流由两个外部扼流圈提供。扼流 ADL5202是一款双通道、差分、可变增益放大器，每个放 圈电感和负载电阻与器件的输出电阻并联，为响应增加了低 大器由一个150 Ω数字控制式无源衰减器后接带反馈的高线 频极点。扼流圈的寄生电容加大了器件的输出电容。该总 性度跨导放大器组成。 电容与负载和输出电阻并联，共同设置器件的高频极点。 通常，扼流圈的电感越大，其寄生电容也越大。因此，选 1/2 OF ADL5202 VIN+ 择扼流圈的数值和种类时需作出权衡。当工作频率为15 MHz gm AMP ATTENUATOR VIN– LOGIC VOUT+ 至700 MHz、驱动150 Ω负载时，推荐使用自谐振频率(SRF)为 VOUT– 160 MHz或更高的1 μH扼流圈(例如Coilcraft 0805LS-102XJBB)。 若使用更高数值的扼流圈，由于存在内部交流耦合反馈， REF 4 MHz零电平会导致频率低于4 MHz时S21上升至6 dB。每个 放大器的电源电流由通过VPOS引脚的35 mA电流和通过两 09387-047 DIGITAL INPUTS PARALLEL, SPI, FAST ATTACK UP/DOWN 个扼流圈组合的50 mA电流组成。后者随温度每上升10°C而 升高大约2.5 mA。在高性能模式下，总扼流圈电流上升至 图53. 原理示意图 输入系统 75 mA。每个放大器针对每个极性都有两个输出引脚，它们 每个放大器输入端的直流电压电平由两个独立的内部基准电 的位置交叉相对。设计电路板时，相应的输出由于布线而 压源电路设置为约1.6 V。基准电压源无法访问、无法调整。 互相连接，因此需注意降低寄生电容。降低寄生电容的一 每个放大器可通过下拉相应的上电引脚至地(逻辑低电平) 个良好实践做法是避免该布线区域和扼流圈的任何接地或 而关断。当处于关断时，每个放大器的总电流降低至7 mA 与电源层相接。 (典型值)。输入端的直流电平保持在大约1.6 V，无论PWUPA 增益控制 或PWUPB引脚的状态如何。 每个放大器的增益可通过并行控制接口、串行外设接口或 输出放大器 增益升/降接口调整。通常，增益步长为0.5 dB，但可通过各 驱动150 Ω负载时，输出放大器的增益设为22 dB。匹配条件 下，该放大器的输入和输出电阻设为150 Ω。若负载或源电 种接口编程设置更大的步长，如“数字接口概述”部分所述。 每个放大器的最大增益为+20 dB(代码0)至−11.5 dB(代码63)。 阻不同于150 Ω，则可用下列等式决定最终增益和输入/输出 最大增益设置下，每个放大器的噪声系数约为7.5 dB，并会 电阻。 随着增益的下降而增加。噪声系数的增加量与增益的减少 量相等。在输出端测得的器件线性度是一阶的，且与增益 电压增益 = AV = 0.09 × (2000)//RL 设置无关。增益介于−4 dB至+20 dB之间时，200 MHz条件 RIN = (2000 + RL)/(1 + 0.09 × RL) 下150 Ω负载的OIP3约为50 dBm(每个信号音0 dBm)。增益 S21 (增益) = 2 × RIN/(RIN + RS) × AV 设置为-4 dB以下时，OIP3下降至约40 dBm。 ROUT = (2000 + RS)/(1 + 0.09 × RS) 注意设置为最大衰减时，输出放大器得到的RS是衰减器的 输出电阻，为150 Ω。然而，在最小衰减时，RS是连接至器 件输入端的源电阻。 Rev. B | Page 18 of 32 ADL5202 应用信息 若要使能ADL5202的各个通道，则PWUPA或PWUPB引脚必 基本连接 图54显示了ADL5202的基本连接。4.5 V至5.5 V电压可施加于 须上拉至高电平(1.4 V≤ PWUPA/PWUPB ≤ 3.3 V)。将PWUPA VPOS引脚。每个电源引脚应与至少一个0.1 μF的低电感、表 或PWUPB下拉至低电平则会让ADL5202的通道进入休眠模 面贴装陶瓷电容相连，以便去耦。电容应尽可能靠近器件。 式，环境温度下电流损耗降低至大约每通道7 mA。 ADL5202的输出必须通过1 μH RF扼流圈上拉至正电源。差分 ADC驱动 输出偏置为正电源，需要连接交流耦合电容，最好是0.1 μF的 ADL5202是一款高度线性、可变增益放大器，专为ADC接 电容。同样，输入引脚处于高于地约1.6 V的偏置电压下，也 口而优化。输出IMD和本底噪声在31.5 dB增益范围内保持恒 应进行交流耦合。交流耦合电容和RF扼流圈原则上是低频 定。对于接收机范围改变时需保持恒定瞬时动态范围的可变 工作时的限制因素。 增益接收机而言，这一特性很重要。输出噪声为18 nV/√Hz， 数字引脚(模式控制引脚、与SPI和并行增益控制相关的引 与14位或16位ADC兼容。以−1 dBm驱动150 Ω或2 V p-p输出 时，双音IMD通常大于−100 dB。150 Ω的输出阻抗使得针对 脚、PM、PWUPA和PWUPB)工作电压为3.3 V。 高输出阻抗ADC的滤波器设计更简便。 BALANCED SOURCE RS RS AC 2 2 CHANNEL A GAIN CONTROL INTERFACE 0.1µF 0.1µF 31 VOUTA+ 32 VOUTA– 33 GND 35 34 PWUPA VINA– VINA+ 36 37 39 38 UPDN_DAT_A/A0 LATCHA ADL5202 VPOS EXPOSED PADDLE VPOS PM GND VPOS SIDO/B5 VPOS SCLK/B4 GS1/CSB/ B3 VOUTB+ VOUTB– VOUTB+ 9 10 MODE0 VOUTB– 8 VPOS GND 7 MODE1 PWUPB 6 VPOS VINB+ 3.3V A5 VINB– 5 VOUTA– VOUTA+ LATCHB 4 UPDN_DAT_B/B0 3 GAIN MODE INTERFACE A4 UPDN_CLK_A/A1 2 CSA/A3 GS0/ FA_B/B2 UPDN_CLK_B/B1 1 FA_A/A2 40 3.3V 0.1µF 30 RL 29 0.1µF 28 27 26 25 0.1µF 1µH 22 21 1µH 0.1µF 0.1µF 0.1µF VPOS VPOS 24 23 BALANCED LOAD 0.1µF 0.1µF 0.1µF 0.1µF RL BALANCED LOAD 20 19 18 17 15 16 14 13 12 11 0.1µF 3.3V 0.1µF 1µH 0.1µF VPOS 0.1µF RS RS AC 2 2 BALANCED SOURCE 09387-048 CHANNEL B GAIN CONTROL INTERFACE 1µH 图54. 基本连接 Rev. B | Page 19 of 32 ADL5202 5V VREF 5V 1.0µH 0.1µF 1:3 0.1µF 75Ω 1/2 50Ω 56nH ADL5202 75Ω AC 0.1µF 33Ω VREF 33Ω 4pF AD9268 56nH 0.1µF 1.0µH 09387-049 DIGITAL INTERFACE 5V 图55. 宽带ADC接口示例，采用一半的ADL5202和AD9268 0 滤波器至AD9268。AD9268是一款16位、125 MSPS模数转 –15 换器，具有缓冲宽带输入，由此产生6 kΩ差分输入阻抗， –30 要求具有1 V至2 V之间的输入摆幅才能达到满量程。本示 例采用2 V p-p输入。为优化性能，ADL5202应采用阻抗变 压器或输入巴伦以差分方式驱动。 0 AMPLITUDE (dBFS) 图55表示一半的ADL5202驱动一个双极点、100 MHz低通 –45 –60 –75 –90 3 + 4 5 2 6 –105 –1 –2 –120 –3 –135 –4 –5 –150 –6 0 6 12 18 –7 24 30 36 42 48 54 60 FREQUENCY (MHz) –8 09387-051 INSERTION LOSS (dB) SNR = 69dB SFDR = 86dBc NOISE FLOOR = –108dB FUND = –1.035dBFS SECOND = –89.17dBc 图57. 图55所示电路在100 MHz输入信号时 测得的单音性能 –9 –10 –11 –12 20 40 60 80 100 120 140 160 180 FREQUENCY (MHz) 200 –15 图56. 图55所示宽带ADC接口的频率响应测量结果 图55使用1:3阻抗变压器以提供ADL5202匹配输入的150 Ω输 入阻抗。ADL5202输出通过两个1 μH电感偏置，输出端的两 个0.1 μf电容对来自AD9268输入共模电压的5 V电感电压去 –30 AMPLITUDE (dBFS) 0 09387-050 –15 FUNDAMENTAL1 = –7.127dBFS FUNDAMENTAL2 = –7.039dBFS 2F1 – F2 = –91.818dBc 2F2 – F1 = –87.083dBc NOISE FLOOR = –109.57dB 0 –14 耦。两个75 Ω电阻为增益与负载无关的ADL5202提供150 Ω –45 –60 –75 –90 –135 –150 益为20 dB(最大增益)、SNR为69 dB时，在100 MHz时的SFDR 性能高于86 dBc，如图57所示。 Rev. B | Page 20 of 32 F1 + F2 2F1 + F2 2F2 + F1 –120 器。两个33 Ω隔离电阻抑制来自ADC输入采样保持电路的 隔离、滤波和源阻抗匹配。利用该电路，当ADL5202的增 2F1 – F2 –105 负载。56 nH电感和4 pF电容构成(100 MHz – 1 dB)低通滤波 任何开关电流。图55所示电路可为AD9268提供可变增益、 + 2F2 – F1 F2 – F1 0 6 12 18 24 30 36 42 48 54 FREQUENCY (MHz) 图58. 图55所示电路在100 MHz输入信号时 测得的双音性能 60 09387-052 –13 ADL5202 图59提供了另一种窄带方法。通过在ADL5202与目标ADC 点引入传递函数。最终的整体频率响应呈现出带通特性， 之间设计一个窄带通抗混叠滤波器，目标奈奎斯特频率区 有助于抑制目标奈奎斯特频率区域外的噪声。表8提供了 域外的ADL5202输出噪声得以衰减，有助于保持ADC的 一些初步建议值供原型设计使用。可能还需要考虑一些经 SNR性能。一般而言，若用一个恰当阶数的抗混叠滤波器 验优化方法，帮助补偿实际的PCB寄生效应。 时，SNR性能会提高数个分贝(dB)。本例采用一个低损耗 布局布线考虑 1:3输入变压器，使ADL5202的150 Ω平衡输入与50 Ω不平衡 ADL5202针对每个极性都有两个输出引脚，它们的位置交 源端相匹配，从而使输入端的插入损耗最小。 叉相对。设计电路板时，相应的输出由于布线而互相连 图59针对驱动ADI公司一些颇受欢迎的无缓冲ADC进行了 接，因此需注意降低寄生电容。降低寄生电容的一个良好 优化，如AD9246、AD9640和AD6655等。表8列出了针对 实践做法是避免该布线区域和扼流圈的任何接地或与电源 常用的IF采样中心频率，相关抗混叠滤波器元件的推荐 层相接。 值。电感L5与片内ADC输入电容及C4所提供电容的一部分 如果包括走线电容在内的共模负载电容大于2 pF，则器件输 并联，构成一个谐振电路。该谐振电路有助于确保ADC输 出引脚应使用寄生抑制电阻。这些电阻应放置在紧接着交 入在目标中心频率条件下像个真实的电阻。 越连接的输出走线中。使用5 Ω串联电阻(0402尺寸)可以对 此外，在直流时电感L6会使ADC输入短路，从而将一个零 输出系统充分去Q，而增益不会明显降低。 点引入传递函数。交流耦合电容和偏置扼流圈会将更多零 5V 5V 1:3 1µH 1nF 1nF L1 1/2 50Ω ADL5202 AC 1nF 1nF L1 L3 L5 C2 4pF C4 4pF L3 L5 75Ω 75Ω CML AD9246 AD9640 AD6655 L6 1µH 09387-053 DIGITAL INTERFACE 5V 图59. 无缓冲ADC应用的窄带IF采样解决方案 表8：针对不同IF采样频率的接口滤波器建议值 中心频率 96 MHz 140 MHz 170 MHz 211 MHz 1 dB带宽 27 MHz 31 MHz 25 MHz 40 MHz L1 68 nH 47 nH 39 nH 30 nH C2 15 pF 11 pF 10 pF 7 pF Rev. B | Page 21 of 32 L3 220 nH 150 nH 120 nH 100 nH C4 15 pF 11 pF 10 pF 7.5 pF L5 68 nH 47 nH 47 nH 30 nH L6 150 nH 82 nH 51 nH 43 nH ADL5202 评估板 可利用软件来编程设置ADL5202评估板的可变增益控制。 评估板控制软件 评估板由4层组成，带有分离的接地层分别用于模拟和数 ADL5202评估板配置了一个USB接口，以编程设置ADL5202 字部分。注意：应将电源去耦电容放置于靠近器件引脚的 的增益。软件的图形用户界面(见图60)允许用户选择特定 位置。评估板可为各个通道提供简单的单端(通过Mini- 增益模式和增益水平，向器件内写入数据和从SDIO引脚 Circuits TC3-1T+ RF变压器)或差分配置。 (用于显示当前编程的滤波器设置)回读数据。用户可以从 09387-054 www.analog.com的ADL5202产品页面下载该软件的安装文件。 图60. 评估板控制软件 Rev. B | Page 22 of 32 ADL5202 评估板原理图和PCB布局图 09387-055 图61. 评估板原理图 Rev. B | Page 23 of 32 ADL5202 09387-056 图62. RF输出详细信息 Rev. B | Page 24 of 32 ADL5202 09387-057 图63.评估板USB部分的原理图 Rev. B | Page 25 of 32 09387-058 ADL5202 09387-059 图64. 评估板顶层 图65. 评估板底层 Rev. B | Page 26 of 32 ADL5202 评估板配置选项 主要元器件的配置选项 表9. 主要元器件的物料清单 元件 C24至C27、C51 功能 电源去耦。标称电源去耦：通过一个0.1 μF电容去耦至地。 VPOS, 3V3 GND DUT1 INA+, INA− INB+, INB− T1、T2、C18至C23、 R8、R9、R20至R29、 R88、R89 电源连接。 OUTA+, OUTA− OUTB+, INB− T3、T4、C36至C45, R63至R82、L1至L4 VXA、VXB 输出接口。OUTA+和OUTA−输出SMA连接器用于以单端方式加载 通道A巴伦。评估板默认采用单端驱动。OUTB+和OUTB−输出SMA 用于以单端方式加载通道B巴伦。评估板默认采用单端驱动。 T3和T4是阻抗比率为3:1的变压器，用于将50 Ω单端输出转换为 150 Ω平衡差分负载。 C40至C43用于交流耦合。C44和C45为巴伦去耦电容。 R69至R76用于匹配元件的普通布局。 通过移除R79和R80并在R81和R82处加入0 Ω， 输出便被转换为差分输出。L1至L4为输出级提供直流偏置。 R67和R68为5 V电源层提供连接。或者可移除R67和R68， 并且通过VXA和VXB引脚偏置输出级。 P1, P2, PWUPA, PWUPB, R30 上电接口。ADL5202通过采用外部电源对PWUPA和PWUPB施加逻辑 高电平来上电(1.4 V ≤ PWUPA/PWUPB ≤ 3.3 V)，或通过在P1和P2的Pin1 和Pin 2之间安装分流器实现上电。 评估器件。 输入接口。INA+和INA−输入SMA连接器用于以单端方式驱动 通道A巴伦。INB+和INB−输入SMA用于以单端方式驱动通道B 巴伦。评估板默认采用单端驱动。 T1和T2是阻抗比率为3:1的RF变压器，用于将50 Ω单端输入转换 为150 Ω平衡差分信号。 C18和C19为巴伦去耦电容。C20至C23用于隔直。 R20至R29用于匹配元件的普通布局。 R88和R89通常端接变压器初级侧的接地层，以建立50 Ω单端输入。 默认条件 C24至C27、C51 = 0.1 μF (尺寸：0603) VPOS、3V3(测试环路为红色)已安装 GND(测试环路为黑色)已安装 已安装 INA+(SMA连接器)已安装 INA−(SMA连接器)已安装 INB+(SMA连接器)已安装 INB−(SMA连接器)已安装 T1、T2 = TC3-1T+ (Mini-Circuits) C18至C23 = 0.1 μF(尺寸：0603) R8、R9、R26至R29 = 0 Ω (尺寸：0402) R20至R25、R88、R89 = 开路 OUTA+(SMA连接器)已安装 OUTA−(SMA连接器)已安装 OUTB+(SMA连接器)已安装 OUTB−(SMA连接器)已安装 T3、T4 = TC3-1T+ (mini-circuits) C36至C45 = 0.1 μF(尺寸：0603) R63至R72、R77至R80 = 0 Ω (尺寸：0402) R73至R76、R81、R82 = 开路 L1、L2、L3、L4 = 1 μH(尺寸：0805) VXA、VXB(测试环路)已安装 P1安装用于使能 P2安装用于使能 PWUPA(SMA连接器)已安装 PWUPB(SMA连接器)已安装 R30 = 开路 A0至A5、B0至B5、 增益控制接口。所有增益控制功能均可利用所提供的软件通过USB A0至A5(3引脚接头)已安装 B0至B5(3引脚接头)已安装 LATCHA、LATCHB、PM、 微控制器完全控制。若必要，三引脚接头可支持手动操作增益控制。 LATCHA(3引脚接头)已安装 MODE0、MODE1 R31至R34、R45、R46、R53、R54、R84至R87电阻，以及C28至C35、 LATCHB(3引脚接头)已安装 R10至R19、R31至R62、 C47至C50电容允许滤波器元器件的普通布局。 R84至R87、 R10至R19、R31至R62、R84至R87电阻将增益控制引脚与微控制器隔离， MODE0(3引脚接头)已安装 MODE1(3引脚接头)已安装 C28至C35、C47至C50 并提供限流功能。 PM(3引脚接头)已安装 R10至R19 = 1 kΩ(尺寸：0603) R35至R44 = 1 kΩ(尺寸：0603) R47至R52 1 kΩ(尺寸：0603) R55至R62 1 kΩ(尺寸：0603) R31至R34 = 开路 R45、R46 = 开路 R53、R54 = 开路 R84至R87 = 开路 C28至C35 = 开路 C47至C50 = 开路 Rev. B | Page 27 of 32 ADL5202 USB元器件的配置选项 表10. USB元器件的物料清单 元件 C7, C8 C13 C2, C3, C4, C6, C10, C11, C12, C14, C16, C46 C9, C15 C1, C5 CR1 P3 R1, R2, R5 R6, R7 R3, R4 R83 U2 U1 U3 Y1 默认条件 22 pF(尺寸：0603) 1000 pF(尺寸：0603) 0.1 μF(尺寸：0402) 1 μF(尺寸：0402) 10 pF(尺寸：0402) 绿色LED(Panasonic LNJ308G8TRA) USB SMT连接器(Hirose Electric UX60A-MB-5ST 240-0003-4) 2 kΩ(尺寸：0603) 78.7 kΩ(尺寸：0603) 140 kΩ(尺寸：0603) 100 kΩ(尺寸：0603) 0 Ω(尺寸：0603) USB微控制器(Cypress CY7C68013A-56LFXC) 64 kB EEPROM(Microchip 24LC64-I/SN) 低压差稳压器(Analog Devices ADP3334ACPZ ) 24 MHz晶振(AEL Crystals X24M000000S244) Rev. B | Page 28 of 32 ADL5202 外形尺寸 0.30 0.23 0.18 31 40 30 0.50 BSC 1 0.80 0.75 0.70 PKG-003438 SEATING PLANE 0.45 0.40 0.35 4.45 4.30 SQ 4.25 EXPOSED PAD 21 TOP VIEW 10 11 20 0.05 MAX 0.02 NOM COPLANARITY 0.08 0.20 REF PIN 1 INDICATOR BOTTOM VIEW 0.25 MIN FOR PROPER CONNECTION OF THE EXPOSED PAD, REFER TO THE PIN CONFIGURATION AND FUNCTION DESCRIPTIONS SECTION OF THIS DATA SHEET. COMPLIANT TO JEDEC STANDARDS MO-220-WJJD. 05-06-2011-A PIN 1 INDICATOR 6.10 6.00 SQ 5.90 图66. 40引脚引脚架构芯片级封装[LFCSP_WQ] 6 mm x 6 mm，超薄体 (CP-40-10) 尺寸单位：mm 订购指南 型号1 ADL5202ACPZ-R7 ADL5202-EVALZ 1 温度范围 −40°C至+85°C 封装描述 40引脚 LFCSP_WQ，7"卷带和卷盘 评估板 Z = 符合RoHS标准的器件。 Rev. B | Page 29 of 32 封装选项 CP-40-10 ADL5202 注释 Rev. B | Page 30 of 32 ADL5202 注释 Rev. B | Page 31 of 32 ADL5202 注释 ©2011–2013 Analog Devices, Inc. All rights reserved. Trademarks and registered trademarks are the property of their respective owners. D09387sc-0-9/13(B) Rev. B | Page 32 of 32