ADL5303ACPZ-RL

160 dB范围、100 pA至10 mA、 低成本对数转换器 ADL5303 产品特性 简化功能框图 针对光纤光电二极管接口进行了优化 VPS2 PWDN VPS1 10 16 12 8级整10倍范围 ADL5303 法则一致性：0.1 dB，1 nA至1 mA PDB 单电源供电：3.0 V至5.5 V 5 全面温度稳定性 2 精密激光调整 IPD 对数斜率：10 mV/dB(VLOG引脚) 3 基本对数截点：100 pA 4 BIAS VREF VREF 6 VPDB ~10kΩ 0.5V VSUM VLOG INPT 8 TEMPERATURE COMPENSATION BFIN 5kΩ VSUM 9 BFNG 13 可轻松调整斜率和截点 小型16引脚LFCSP封装 低功耗：静态电流约为4.5 mA(使能状态下) 15 7 14 11 GND ACOM GND VOUT 10661-001 输出带宽：10 MHz，压摆率：15 V/μs 图1. 应用 高精度光功率测量 宽范围基带对数压缩 针对APC环路的多功能检波器 概述 ADL5303是一款单芯片对数检波器，针对光纤系统中的低 频信号功率测量进行了优化，并提供多样、易用的极宽动 态范围。利用专有设计和精密激光调整，该器件还可实现 宽测量范围和高精度特性。它采用VPS 5 V正电源供电。使用 低电源电压时，可以更改对数斜率，以适应可用范围。低 静态电流和芯片禁用特性则有利于电池供电应用。 输入电流IPD流经比例优化NPN晶体管的集电极，于低失调 JFET放大器附近连入反馈路径。电流求和输入节点可在独 立于电流的恒定电压下工作，默认电压值为0.5V，并且可 在宽范围内对该电压进行调节。提供自适应偏置方案，能 够在极低的光输入水平下降低光电二极管的暗电流。 IPD=100 pA时，VPDB引脚对光电二极管施加约0.1 V的反向 偏置电压；当IPD = 10 mA时，反向偏置线性上升到2.0 V， Rev. 0 以便改善高功率水平下的响应时间。VSUM保护引脚位于 INPT输入引脚的侧面，在求和节点处跟踪电压变化。将器 件的裸露焊盘连接至VSUM引脚可提供一个持续的保护， 最大程度减少进入INPT引脚的漏电流。 VLOG输出端对数斜率的默认值可通过内部5 kΩ电阻设置。 外部分流电阻可降低对数斜率；缓冲器和一对外部反馈电 阻可升高对数斜率。VLOG引脚端的额外电容可用作简易的 低通滤波器。中间电压VLOG通过输出级缓冲，其摆幅可以 达到接地和正电源VPS的大约100 mV以内，并提供±20 mA的 峰值电流驱动能力。同时提供板载2 V基准电压源，以便对截 点进行重新定位。跨导线性对数放大器的增量带宽由于输入 电流变小而降低。IPD=1 nA时，ADL5303的带宽约为2kHz，它 随着IPD增大而提高，最大值为10 MHz。 Document Feedback Information furnished by Analog Devices is believed to be accurate and reliable. However, no responsibility is assumed by Analog Devices for its use, nor for any infringements of patents or other rights of third parties that may result from its use. Specifications subject to change without notice. No license is granted by implication or otherwise under any patent or patent rights of Analog Devices. Trademarks and registered trademarks are the property of their respective owners. One Technology Way, P.O. Box 9106, Norwood, MA 02062-9106, U.S.A. Tel: 781.329.4700 ©2013 Analog Devices, Inc. All rights reserved. Technical Support www.analog.com ADI中文版数据手册是英文版数据手册的译文，敬请谅解翻译中可能存在的语言组织或翻译错误，ADI不对翻译中存在的差异或由此产生的错误负责。如需确认任何词语的准确性，请参考ADI提 供的最新英文版数据手册。 ADL5303 目录 产品特性 ......................................................................................... 1 应用.................................................................................................. 1 简化功能框图 ................................................................................ 1 概述.................................................................................................. 1 修订历史 ......................................................................................... 2 技术规格 ......................................................................................... 3 绝对最大额定值............................................................................ 4 ESD警告..................................................................................... 4 引脚配置和功能描述 ................................................................... 5 典型工作特性 ................................................................................ 6 工作原理 ....................................................................................... 10 基本概念.................................................................................. 10 光学测量.................................................................................. 10 分贝比例.................................................................................. 10 带宽和噪声考虑..................................................................... 10 芯片使能.................................................................................. 11 使用ADL5303............................................................................... 12 斜率和截点调整..................................................................... 12 低电源斜率和截点调整 ....................................................... 15 改变求和节点的电压............................................................ 15 使用自适应偏置..................................................................... 16 应用信息 ....................................................................................... 17 重新调整.................................................................................. 17 斜率反转.................................................................................. 17 评估板 ...................................................................................... 18 屏蔽和防护 ............................................................................. 18 外形尺寸.................................................................................. 21 订购指南 ....................................................................................... 21 修订历史 2013年1月—修订版0：初始版 Rev. 0 | Page 2 of 24 ADL5303 技术规格 除非另有说明，VPS = 5 V，GND、ACOM = 0 V，TA = 25°C。 表1. 参数 输入接口 额定电流范围 输入节点电压 温度漂移 输入守护失调电压 光电二极管偏置2 最小值 跨阻 对数输出 斜率 截点 法则一致性误差 最大输出电压 最小输出电压 输出电阻 基准输出 电压WRT地 输出电阻 输出缓冲 输入失调电压 输入偏置电流 增量输入电阻 输出范围 输出电阻 宽带噪声3 小信号带宽3 压摆率 掉电输入 逻辑高电平状态 逻辑低电平状态 电源 电源电压 静态电流 禁用状态下 1 2 3 测试条件/注释 引脚3，INPT；引脚2和引脚4，VSUM 流向引脚3 最小值1 典型值 最大值1 单位 100 pA mA V mV/°C mV 0.46 内部预设；可以更改 −40°C < TA < +85°C VOFS = VIN – VSUM 建立在VPDB与INPT之间 IPD = 100 pA 0.5 0.04 −20 引脚8，VLOG 25°C激光调整 0°C < TA < 70°C 25°C激光调整 0°C < TA < 70°C 10 nA < IPD < 1 mA，峰值误差 1 nA < IPD < 1 mA，峰值误差 25°C激光调整 引脚6，VREF 25°C激光调整 −40°C < TA < +85°C +20 70 100 200 195 193 60 35 200 4.95 1.98 1.92 10 0.54 100 0.05 0.1 1.6 0.1 5 2 mV mV/mA 205 207 140 175 0.25 0.7 5.05 mV/dec mV/dec pA pA dB dB V V kΩ 2.02 2.08 V V Ω +20 mV μA MΩ V Ω μV/√Hz MHz V/μs 2 引脚9，BFIN；引脚13，BFNG；引脚11，VOUT −20 0.4 35 VPS − 0.1 0.5 1 10 15 从引脚9或引脚13流出 RL = 1 kΩ接地 IPD > 1 μA(参见典型工作特性部分) IPD > 1 μA(参见典型工作特性部分) 0.2 V至4.8 V输出摆幅 引脚16，PWDN −40°C < TA < +85°C，2.7 V < VPS < 5.5 V −40°C < TA < +85°C，2.7 V < VPS < 5.5 V 2 1 V V 引脚10和引脚12，VPS2和VPS1；引脚14和15，GND 3.0 参数的最小和最大额定限值为6σ值，保证有效但未经测试。 此偏置由内部安排以跟踪INPT的输入电压，它不是相对于地指定。 输出噪声和增量带宽是输入电流的函数，参见典型工作特性部分。 Rev. 0 | Page 3 of 24 5 4.5 60 5.5 5.6 V mA μA ADL5303 绝对最大额定值 注意，超出上述绝对最大额定值可能会导致器件永久性损 坏。这只是额定最值，并不能以这些条件或者在任何其它 超出本技术规范操作章节中所示规格的条件下，推断器件 能否正常工作。长期在绝对最大额定值条件下工作会影响 器件的可靠性。 表2. 参数 VPS 输入电流至INPT 热数据，2层JEDEC板， 无气流(裸露焊盘焊接至PCB) θJA θJC 最大功耗(裸露焊盘焊接至PCB) 最高结温 工作温度范围 存储温度范围 引脚温度(焊接60秒) 额定值 6V 20 mA 61.6°C/W 1.2°C/W 0.6 W 125°C −40°C至+85°C −65°C至+150°C 300°C ESD警告 Rev. 0 | Page 4 of 24 ESD(静电放电)敏感器件。 带电器件和电路板可能会在没有察觉的情况下放 电。尽管本产品具有专利或专有保护电路，但在遇 到高能量ESD时，器件可能会损坏。因此，应当采 取适当的ESD防范措施，以避免器件性能下降或功 能丧失。 ADL5303 12 VPS1 11 VOUT 10 VPS2 9 BFIN 14 GND NOTES 1. PINS LABELED NC CAN BE ALLOWED TO FLOAT, BUT IT IS BETTER TO CONNECT THESE PINS TO GROUND. AVOID ROUTING HIGH SPEED SIGNALS THROUGH THESE PINS BECAUSE NOISE COUPLING MAY RESULT. 2. EXPOSED PAD. CONNECT THE EXPOSED PAD TO THE VSUM PINS TO PROVIDE LOW LEAKAGE GUARD. 10661-002 VLOG 8 ACOM 7 TOP VIEW (Not to Scale) VPDB 5 VSUM 4 ADL5303 VREF 6 INPT 3 13 BFNG 16 PWDN PIN 1 INDICATOR NC 1 VSUM 2 15 GND 引脚配置和功能描述 图2. 引脚配置 表3. 引脚功能描述 引脚编号 1 引脚名称 NC 2, 4 3 5 VSUM INPT VPDB 6 7 8 9 10 11 12 13 14, 15 16 17 VREF ACOM VLOG BFIN VPS2 VOUT VPS1 BFNG GND PWDN EPAD 说明 带有NC标识的引脚可浮空，但最好将这些引脚接地。避免通过这些引脚路由高速信号， 因为可能产生噪声耦合。 防护引脚。VSUM用于屏蔽INPT电流线路。 光电二极管电流输入。此引脚连接到光电二极管阳极(光电流流向INPT)。 光电二极管偏执器输出。使用自适应偏置控制时，此引脚连接到光电二极管阴极； 其它情况下，此引脚悬空。 2 V基准电压输出。 模拟基准地。 对数前端处理器的输出。ROUT = 5 kΩ接地。 缓冲放大器同相输入端(高阻抗)。 正电源VPS(3.0 V至5.5 V)。 缓冲输出；低阻抗。 正电源VPS(3.0 V至5.5 V)。 缓冲放大器反相输入端。 电源地连接。 掉电控制输入。PWDN为低电平时，器件有效。 裸露焊盘。应将裸露焊盘连接到VSUM引脚以确保低漏电流。 Rev. 0 | Page 5 of 24 ADL5303 典型工作特性 1.6 1.4 0.510 –40°C +25°C +85°C TA = –40°C, +25°C, +85°C 0.508 1.2 VSUM (V) VLOG (V) 1.0 0.8 0.6 0.506 0.504 –40°C +25°C 0.4 +85°C 0.502 1n 10n 100n 1µ 10µ 100µ 1m 10m IPD (A) 0.500 100p 10661-003 0 100p 1n 10n 1µ 10µ 1m 100µ 10m IPD (A) 图3. VLOG 与IPD 的关系 图6. VSUM 与IPD 的关系 2.0 2.8 +85°C +25°C –40°C 2.6 1.5 2.4 1.0 2.2 0.5 2.0 +25°C VPDB (V) ERROR (dB) 10mV/dB SCALE 100n 10661-006 0.2 0 –0.5 1.8 1.6 1.4 +85°C 1.2 –1.0 –40°C 1.0 –1.5 100n 1µ 10µ 100µ 1m 10m IPD (A) 0.6 0 1 2 5 7 6 8 2.4 4.5V 5.0V 5.5V 2.2 1.25 TA = –40°C, +25°C, +85°C VP = 3.0V 1.00 0.75 2.0 0.5 VOUT (V) 1.8 0 100n 1µ IPD (A) 10µ 100µ 1m 10m 10661-005 10n –40°C 0.50 0.25 1.6 1.4 1.2 –0.5 1n 10 9 图7. VPDB 与IPD 的关系 1.0 ERROR(dB) 10mV/dB SCALE 4 IPD (mA) 图4. VLOG 的对数一致性(线性度) –1.0 100p 3 +25°C 0 +85°C –0.25 1.0 –0.50 0.8 –0.75 0.6 100p 1n 10n 100n 1µ 10µ 100µ 1m IPD (A) 图8. 3 V单电源的对数一致性(线性度) 图5. 多种电源电压下相对于VLOG 标称额定值的绝对偏差(25°C) Rev. 0 | Page 6 of 24 –1.00 10m ERROR ((dB) (10mV/dB)) 10n 10661-008 1n 10661-007 0.8 10661-004 –2.0 100p ADL5303 10nA 100nA 10 1µA 10µA 1mA –20 –30 –40 –50 –60 8 7 6 5 4 3 2 1 1k 10k 100k 1M 10M 100M FREQUENCY (Hz) 0 1n 10661-009 –70 100 10n 100n 1µ 10µ 100µ 1m 10m INPUT CURRENT (A) 10661-012 NORMALIZED RESPONSE (dB) 10mA 1nA A –10 9 100µA 0 WIDEBAND NOISE (mV rms) 10 图12. VLOG 下的总宽带噪声电压与IPD的关系 图9. 小信号交流响应，IPD 对VLOG (频率范围内IPD的5%正弦调制) 3 100 GAIN = 1×, 2×, 2.5×, 5× 10kHz 100Hz 0.1 1MHz 0.01 1n 10n 1kHz 100n 1µ 10µ 100µ 1m 10m IPD (A) 0 AV = 5 –3 AV = 2.5 –6 AV = 2 –9 –12 100 1k 100k 1M 10M 100M 图13. 缓冲器的小信号响应 10 100 1nA fC =1kHz NORMALIZED RESPONSE (dB) –10 10 10nA 1µA 100nA 10µA >100µA 0.1 0 –20 –30 –40 –50 0.01 100 1k 10k 100k 1M FREQUENCY (Hz) 10M 图11. VLOG 下的散粒噪声频谱密度与频率的关系 –70 10 100 1k 10k 100k FREQUENCY (Hz) 图14. 用作双极点滤波器的缓冲器的小信号响应 Rev. 0 | Page 7 of 24 10661-014 –60 10661-011 (µV rms/√Hz) 10k FREQUENCY (Hz) 图10. VLOG 下的散粒噪声频谱密度与IPD 的关系 1 AV = 1 10661-013 1 10661-010 (µV rms/√Hz) NORMALIZED RESPONSE (dB) 100kHz 10 ADL5303 20 2.0 TA = 25°C 15 1.5 MEAN + 3σ 5 VREF DRIFT (mV) ERROR (dB) ((10mV/dB)) 10 1.0 MEAN + 3σ 0.5 0 MEAN – 3σ –0.5 0 –5 –10 –15 –1.0 MEAN – 3σ –20 –1.5 1µ 10µ 100µ 1m 10m –30 –40 –30 –20 –10 INPUT (A) ERROR ((dB) (10mV/dB)) 3 2 MEAN + 3σ @ 70 °C 1 MEAN ± 3σ @ 0°C –1 MEAN – 3σ @ 70 °C –2 –3 –4 1n 10n 100n 1µ 10µ 100µ 1m 10m INPUT (A) 2 5 INTERCEPT CHANGE FROM 25°C (pA) 2 1 MEAN ± 3σ @ +85°C –1 –2 –3 MEAN – 3σ @ –40°C –4 100n 1µ 10µ 100µ 1m INPUT (A) 10m 90 90 90 MEAN + 3σ –1 –2 –3 MEAN – 3σ –4 0 10 20 30 40 50 60 70 80 30 MEAN + 3σ 20 10 0 –10 –20 –30 MEAN – 3σ –40 –50 –40 –30 –20 –10 10661-017 ERROR ((dB) (10mV/dB)) 80 40 MEAN + 3σ @ –40°C 10n 70 图19. 斜率漂移与温度的关系(均值任一侧3 σ) 3 1n 60 TEMPERATURE (°C) TA = –40°C, +85°C 4 –5 100p 50 0 图16. 对数一致性误差分布(均值任一侧3 σ) 0 40 1 –5 –40 –30 –20 –10 10661-016 –5 100p 30 3 TA = 0°C, 70°C 0 20 图18. VREF漂移与温度的关系(均值任一侧3 σ) SLOPE CHANGE FROM 25°C (mV/dec) 4 10 TEMPERATURE (°C) 图15. 对数一致性误差分布(均值任一侧3 σ) 5 0 10661-018 100n 10661-019 10n 10661-015 1n 10661-020 –25 –2.0 100p 0 10 20 30 40 50 60 70 TEMPERATURE (°C) 图20. 截点漂移与温度的关系(均值任一侧3 σ) 图17. 对数一致性误差分布(均值任一侧3 σ) Rev. 0 | Page 8 of 24 80 ADL5303 8 160 140 6 120 MEAN + 3σ 100 2 HITS 0 60 –2 40 MEAN – 3σ –6 –40 –30 –20 –10 0 10 20 30 40 50 60 70 80 90 TEMPERATURE (°C) 0 60 180 160 160 140 140 120 120 100 100 HITS 180 80 80 60 60 40 40 20 20 0 196 198 200 202 LOGARITHMIC SLOPE (mV/dec) 204 140 图23. 对数截点的分布 0 –20 10661-022 HITS 图21. 输出缓冲器失调电压与温度的关系(均值任一侧3 σ) 80 100 120 LOGARITHMIC INTERCEPT (pA) 10661-023 20 10661-021 –4 80 –10 0 10 INPUT GUARD OFFSET (mV) 图24. 输入防护失调电压VOFS 的分布(VINPT – VSUM ) 图22. 对数斜率的分布 Rev. 0 | Page 9 of 24 20 10661-024 Vos DRIFT (mV) 4 ADL5303 工作原理 因此，公式1可改写为： 基本概念 ADL5303采用先进的电路实现方案，利用了双极性晶体管 的基极-射极电压(VBE)与集电极电流(Ic)之间的对数关系。 借助这些原理，施加于INPT引脚的输入电流IPD与出现在中 间输出引脚VLOG的电压之间的关系如下： VLOG = VY log10(IPD/IZ) (1) 其中： VY为电压斜率(对于以10为底的对数，它也等于每10倍的电 压V值)。 IZ是对数公式中的固定电流，称为截点。 在下例中，选择的比例将VY调整到200 mV/10倍(10 mV/dB)。 截点定位于100 pA；当IPD为此值时，输出电压VLOG过零。然 而，实际的VLOG必须始终略高于地。利用公式2计算任意 IPD值对应的输出。因此，当输入电流为25 nA时， VLOG = 0.2 V log10(25 nA/100 pA) = 0.4796 V (2) VLOG = VY log10(POPT/PZ) (5) 对于以默认配置工作的ADL5303，如果二极管的响应度为 0.9 A/W，那么100 pA的IZ对应于110 pW的PZ。因此，3 mW 的光功率产生 VLOG = 0.2 V log10(3 mW/110 pW) = 1487 V (6) 注意，在光学应用中使用ADL5303时，VLOG输出被解读 为等效光功率，此输出的对数斜率仍然是10 mV/dB。这可 能会令人困惑，因为光学dB变化的意义不同于与电学dB变 化的意义。无论何种情况，对数斜率总是可以表示为 mV/10倍，这有助于消除混淆。 分贝比例 当功率水平用相对于某一参考水平的分贝值表示时(单位 dBm，即参考1 mW功率)，其实就已经执行了对数转换，上 述表达式中的对数比变为简单的差值。指定变量名称时应 小心，因为P常被用来表示实际的功率以及相同功率的分贝 值，但二者是完全不同的量。 带宽和噪声考虑 实际应用中，斜率和截点均可更改为较高或较低的值，校 准精度不会有明显损失，方法是利用一个或两个外部电 阻，常常还要结合VREF上经过调整的2 V基准电压。 跨导线性对数放大器的响应时间和宽带噪声与信号电流IPD 有关。IPD降低时，带宽逐渐降低，主要原因是跨导线性器 件的结电容效应。 光学测量 图9显示了ADL5303在1 nA到10 mA的8个代表性电流下的交 流响应，R1 = 750 Ω，C1 = 1000 pF。R1和C1的值确保电路 在全部160 dB动态范围内保持稳定。对于较小的子范围，可 以使用更优的值。为指定应用选择最佳输入网络元件值 时，可能需要进行一定量的试错实验。 解读光电检测器的IPD电流与入射光功率的关系时，需要清 楚反向偏置光电二极管的转换(光功率转电流)特性。这种 转换的单位表示为A/W，称为光电二极管的响应度ρ。典 型InGaAs PIN光电二极管的响应度约为0.9 A/W。 必须注意，在纯电性电路中，电流和功率之间并不是这种 比例关系。电流作用于阻性负载时，会产生与电流的平方 成比例的功率：P = I2R。光电二极管之所以具有不同的比 例关系，是因为反向偏置二极管中流动的IPD主要取决于PN 结的固定内在电压，对外部偏置电压相对不敏感。在检测 器二极管中，功耗与IPD电流成正比，IPD与光功率POPT的关 系得以保留。 IPD = ρPOPT (3) 截点电流IZ与等效截点功率PZ之间存在同样的关系： IPZ = ρPZ (4) IPD与Q1的VBE相关的电压噪声频谱密度SNSD之间存在如下关 系： 其中： SNSD = 14.7 I PD SNSD的单位为nV/Hz。 IPD的单位为μA。 TA = 25°C。 Rev. 0 | Page 10 of 24 (7) ADL5303 输入为1 nA时，SNSD计算结果约为0.5 μV/√Hz；假设此电流时 的带宽为20 kHz，则积分噪声电压为70 μV rms。但是，该 计算并不完整。VBE的基本比例为3mV/dB，转换到10mV/dB， 公式7预测的噪声必须乘以大约3.33。此外还必须包括参考晶 体管Q2和温度补偿电路相关的加性噪声效应。VLOG引脚上 的最终电压噪声频谱密度与IPD成反比，但不是简单的平方 根关系。图10显示了VLOG输出端的实测噪声频谱密度与频 率的关系，同样使用IPD的9级10倍间隔值。 芯片使能 PWDN引脚变为逻辑高电平时，ADL5303掉电。禁用模式 下的残余电源电流典型值为60 μA。 Rev. 0 | Page 11 of 24 ADL5303 使用ADL5303 在默认配置中(见图25)，围绕缓冲器的反馈路径中有一个2.5:1衰 减 器 ， 它 将 VLOG引 脚 处 的 10mV/dB斜 率 提 高 到 VOUT处的25 mV/dB。对于160 dB的全部动态范围(80 dB光 学)，输出摆幅为4.0 V。使用建议的5 V电源时，轨到轨输出 级可以支持该摆幅。 在VLOG与地之间添加一个分流电阻RS，可以无限制地降低 斜率。此引脚的电阻调整到5 kΩ，因此更改后的斜率精度取 决于外部电阻。其计算公式为： VY = VLOG与地之间的电容形成一个可选的单极点低通滤波器。 此引脚的电阻调整到5 kΩ，因此可以实现精确的时间常数。 例如，CFLT = 10 nF时，−3 dB转折频率为3.2 kHz。这种滤波 可用来将输出噪声降至最低，尤其是当IPD很小时。多极点 滤波器的降噪效果更好。VSUM与地之间的电容对降低此 节点的噪声至关重要。当不需要VPDB或VREF处的偏置电 压时，这些引脚应保持断开状态。 VY RS RS + 5 kΩ (8) 例如，使用RS = 3 kΩ时，斜率降至75 mV/10倍或3.75 mV/dB。 表4列出了合适的RS值选择及对应的斜率。 表4. 降低斜率示例 RS (kΩ) VY (mV/10倍) 3 5 15 斜率和截点调整 斜率和截点的选择取决于应用。凭借ADL5303的多功能性， 可以在两种常见情况下做出最佳选择。第一，它允许小于 完整160 dB的输入电流范围使用输出端可用的电压范围。第 二，它允许该输出电压范围实现最佳定位，以适应后续 ADC的输入能力。在特殊应用中，可以实现非常高的斜率， 如1 V/10倍等，从而以高灵敏度测量较小子范围的IPD。 75 100 150 除了用于滤波器和比较器功能以外，缓冲滤波器还能用于 调整斜率和截点，不过这需要数量极少的外部元件。BFIN 的高输入阻抗和该放大器的低输入失调电压、大输出摆幅、 宽带宽特性，允许通过标准运放电路做法来实现对基本VLOG 信号的各种转换。例如，为了提高缓冲器的增益，从而提 高斜率，VLOG与反相输入引脚BFNG之间应插入反馈电阻 RA和RB，如图25所示。 VP PWDN VPS2 VPS1 10 16 12 PDB BIAS VREF ADL5303 NC 5 2 3 C1 1nF 4 VPDB ~10kΩ VREF 0.5V VLOG TEMPERATURE COMPENSATION VSUM NC 200mV/DEC VSUM INPT 6 BFIN 5kΩ BFNG C7 (CFILT) 8 9 R18 (RB) 13 10kΩ C3 100nF R1 750 15 GND 7 ACOM 14 GND R15 (RA) 15kΩ 11 VOUT VOUT 500mV/DEC NC = NO CONNECT 图25. 基本连接(R15、R18、C7为可选元件；R1和C1为默认值) Rev. 0 | Page 12 of 24 10661-025 IPD ADL5303 可以使用范围广泛的增益，电阻幅度不重要，其并联总和 应与同相输入端的净源电阻大致相等。使用高增益时，输 出动态范围降低；对于4.8V的最大摆幅，它相当于4.8 V/VY 级10倍。因此，使用3倍比率以设置30 mV/dB (600 mV/10倍) 的 斜 率 时 ， 可 以 处 理 8级 10倍 ， 而 使 用 5倍 比 率 以 设 置 50mV/dB(1V/10倍)的斜率时，动态范围为4.8级10倍或96 dB。 使用较低电源电压时，计算方法相同，记住首先减去0.2 V 以为输出摆幅提供0.1 V的上裕量和下裕量。 样使用缓冲器周围的反馈衰减器来提高斜率。表5给出了结 合不同斜率来降低截点的一些例子。 表5. 降低截点示例 VY (mV/10倍) 200 200 200 300 300 300 400 400 400 500 500 500 对数截点的更改稍微复杂一点。首先应注意，很少需要将截 点降至100 pA以下，因为这只会使所有输出电压进一步高于 地。然而，确有需要时，第一步应提高电压VLOG，方法是 在VLOG与VREF(2V)之间连接一个电阻RZ，如图26所示。 其效果是提升小输入的VLOG，同时在一定程度上降低斜率， 因为RZ对5kΩ输出电阻有分流效应。必要时，可以像之前一 IZ (pA) 1 10 50 1 10 50 1 10 50 1 10 50 RA (kΩ) 20.0 10.0 3.01 10.0 8.06 6.65 11.5 9.76 8.66 16.5 14.3 13.0  I  RLOG  RZ × log10  PD  + VREF × VOUT = G VY ×  (9) RLOG + RZ  RZ + RLOG  IZ   其中，G = 1 + RA/RB，RLOG = 5 kΩ。 VP PWDN VPS1 16 10 12 ADL5303 PDB IPD NC 5 2 3 C1 1nF 4 VPDB BIAS VREF ~10kΩ VREF 6 R14 (RZ) 0.5V VSUM VLOG INPT TEMPERATURE COMPENSATION VSUM BFIN 5kΩ BFNG 8 9 13 R18 (RB) C3 100nF R1 750Ω 7 ACOM 14 GND 11 R15 (RA) VOUT VOUT 500mV/DEC NC = NO CONNECT 图26. 降低截点的方法 Rev. 0 | Page 13 of 24 10661-026 15 GND RZ (kΩ) 25 50 165 25 50 165 25 50 165 25 50 165 对表5使用以下公式： . VPS2 RB (kΩ) 100 100 100 12.4 12.4 12.4 8.2 8.2 8.2 8.2 8.2 8.2 ADL5303 表6. 提高截点示例 一般而言，提高截点是有用的。注意，这将会把图26中的 VLOG线向右移动，降低所有输出值。图27说明了如何提高 截点。缓冲器周围的反馈电阻RA和RB之外再增加一个电阻 RZ，置于BFNG与VREF引脚之间。添加第三个电阻可提高 BFNG的零信号电压，从而降低VOUT。注意，添加RZ电阻也 会更改反馈比。然而，反馈比的变化可通过网络设计轻松 补偿。表6列出了代表性截点的电阻值。 VY (mV/10倍) 300 300 400 400 400 500 500 500 IZ (nA) 10 100 10 100 500 10 100 500 RA (kΩ) 7.5 8.25 10 9.76 9.76 12.4 12.4 11.5 RB (kΩ) 37.4 130 16.5 25.5 36.5 12.4 16.5 20.0 RC (kΩ) 24.9 18.2 25.5 16.2 13.3 24.9 16.5 12.4 对表6使用以下公式：  I VOUT = G VY × log 10  PD  IZ  R A RB    = VREF ×   R A RB + RC   RA R × RB and R A RB = A . RB RC RA × RB where G = 1 + VP PWDN VPS2 VPS1 10 16 12 PDB BIAS VREF ADL5303 NC 5 2 3 C1 1nF 4 VPDB ~10kΩ VREF 0.5V VSUM VLOG INPT 6 TEMPERATURE COMPENSATION VSUM BFIN 5kΩ BFNG C3 100nF 8 R13 (RC) 9 13 R18 (RB) R1 750 15 GND 7 ACOM 14 GND 11 R15 (RA) VOUT VOUT 500mV/DEC NC = NO CONNECT 图27. 提高截点的方法 Rev. 0 | Page 14 of 24 10661-027 IPD (10) ADL5303 低电源斜率和截点调整 改变求和节点的电压 当器件的电源电压低于4V时，有必要降低VLOG引脚处的 VSUM的默认值通过使用VREF (2 V)的四分之一来确定。这 斜率和截点，以使器件在整个160 dB工作范围内都具有良好 可以通过如下方式改变：将一个独立电压源施加于VSUM， 的对数一致性。VLOG引脚的电压由内部电流源产生，其输 或者在VREF与VSUM之间增加一个外部阻性分压器。此网 出电流为40 μA/10倍，作用于内部激光调整的5 kΩ输出电阻。 络与内部分压器(40 kΩ和13.3 kΩ)并行工作，选择外部电阻 当VLOG引脚的电压超过VP − 2.3 V时，电流源停止对电流的 时应考虑这一点。实际应用中，增加电阻串的总电阻可能 对数增加做出线性响应。为了避免裕量问题，应降低VLOG 低至10 kΩ(从VREF消耗400 μA)。预期IPD值较大时，建议不 引脚处的对数斜率和截点，并在VLOG引脚与地之间连接一 要使用很小的VSUM值(因而VCE也很小)。 个外部电阻RS，它与截点降低电阻RZ一起使用。图28所示 的值为3.0 V正电源提供了一个很好的解决方案。在VLOG测 得的相应对数斜率为62.5 mV/10倍，新截点为57 fA。原对 数斜率200 mV/10倍可以利用内部缓冲放大器上的电压增益 恢复。 VP PWDN VPS2 VPS1 10 16 12 PDB BIAS VREF ADL5303 NC 5 2 3 C1 1nF 4 VPDB ~10kΩ VREF R14 (RZ) 15.4kΩ 0.5V VSUM VLOG INPT TEMPERATURE COMPENSATION VSUM BFIN 5kΩ BFNG C3 100nF R1 750Ω 15 GND 7 ACOM 6 14 GND 11 8 C7 (RS) 2.67kΩ 9 13 R18 (RB) 2.26kΩ R15 (RA) 4.98kΩ VOUT VOUT 500mV/DEC NC = NO CONNECT 图28. 低电源应用推荐电路 Rev. 0 | Page 15 of 24 10661-028 IPD ADL5303 使用自适应偏置 对于多数光电二极管应用，阳极略高于地是可接受的，只 要阴极的正向偏置足以支持特定二极管的峰值电流(主要受 串联电阻限制)。为解决这一问题，ADL5303提供一个随电 流线性提高的二极管偏置。此偏置电压出现在VPDB阴极， 变化范围为0.6 V(二极管反向偏置0.1 V、IPD = 100 pA)至 2.6V(二极管偏置2 V、IPD = 10 mA)。当光电二极管的串联电 阻为200 Ω时，这将产生0.1 V的恒定内部结偏置电压。对于 宽动态范围的光功率测量，自适应偏置功能非常有用，可 以最大程度地减少暗电流，同时防止光电二极管偏置在高 电流时发生损失。自适应偏置功能的使用参见图29。 VPDB引脚处的光电二极管阴极与地之间的电容CPB用于降 低此节点的阻抗，以便在ADL5303带宽较高时的电流水平 下提高高频精度。对光信号进行高频调制时，CPB还能确 保提供高频路径；如果没有CPB，可能无法精确地获得平 均值。CPB不是在所有情况下都需要；为确定最佳值，可 能需要进行实验。 VP PWDN VPS2 10 5 2 3 4 VPDB BIAS VREF ~10kΩ VREF VLOG TEMPERATURE COMPENSATION VSUM BFIN 5kΩ BFNG C3 100nF R1 750 15 GND 7 ACOM NC 0.5V VSUM INPT 6 14 GND 11 C7 (CFILT) 8 9 13 R18 (RB) 10kΩ R15 (RA) 15kΩ VOUT VOUT 500mV/DEC NC = NO CONNECT 图29. 使用自适应偏置 Rev. 0 | Page 16 of 24 10661-029 PDB LOCATION C1 1nF 12 ADL5303 CPB R25 IPD VPS1 16 ADL5303 应用信息 借助施加于VSUM上的小偏移调零电压，可以精确测量较 小的输入电压。可以精确测量的最小电压仅受ADL5303输 入失调漂移的限制。该规格反映了器件在整个温度和电源 电压范围内的最大失调。在有限温度范围内并使用稳压电 源，可以降低失调漂移，此时支持处理低至5 mV的输入。 定位为正值。这幅简单的插头并未说明实际应用的完整设 计，但讨论了如下几种情况。 例如，如果需要的斜率为−30 mV/dB，则增益应为3。由于VLOG 具有5 kΩ的源电阻，因此RA必须为15 kΩ。将一个正偏移 VOS施加于BFIN引脚，如图30所示。相应的输出电压可以表 示为： 重新调整 使用非常大的截点在某些情况下可能有用。本例中，截点 上移4级10倍，从100 pA的默认值提高到8级整10倍范围的中 心1 mA。使用上述电压输入，这相当于电压模式截点VZ发 生改变：对于RIN = 1 MΩ，它是1 V。为了充分利用更大的 输出摆幅，缓冲器的增益提高到4.53，使得调整比例变为 900 mV/10倍，满量程输出为±3.6 V。  R  I VOUT = − A  VY × log10  PD  5 kΩ   IZ   缓冲器本质上是一个非专用运算放大器，可用来以多种方 式支持ADL5303的操作。不需要时，可以将它与信号链完 全断开。图30显示它用作反相放大器，这会改变斜率的极 性。将VREF的一小部分施加于BFIN引脚，可以将输出重新 VP PWDN . VPS1 16 10 12 ADL5303 PDB IPD NC 5 2 3 C1 1nF 4 VPDB BIAS VREF ~10kΩ VREF 6 NC 0.5V VSUM VLOG INPT TEMPERATURE COMPENSATION VSUM BFIN 5kΩ BFNG 8 VOS 9 13 C3 100nF R1 750Ω 7 ACOM 14 GND 11 R15 (RA) VOUT VOUT NC = NO CONNECT 图30. 使用缓冲器反转斜率的极性 Rev. 0 | Page 17 of 24 10661-030 15 GND (11) 当增益设置为13 (RA = 5 kΩ)时，2 V VREF可以直接连到BFIN， 此时输出响应的起点为4 V。然而，这种情况下的斜率仅为 −0.2 V/10倍，因此全电流范围仅将输出降低1.6 V。显然需 要更高的斜率（或增益），此时将VOS设为较小的电压可避 免低电流时的轨到轨输出。如果VOS = 1.2 V且G = 33，VOUT 将从4.8 V开始，以−0.6 V/10倍的斜率降低至地，横跨IPD的全 部范围。 斜率反转 VPS2   + VOS   ADL5303 评估板 ADL5303提供评估板，其原理图如图31所示，电路板布局参 见图32和33。它可以针对各种试验进行配置。该板的工厂 设置为光导模式，具有单位缓冲增益，斜率为10 mV/dB，截 点为100 pA。通过替换电阻和电容值，可用于评估数据手册 中列出的所有应用电路。 加上最终的缓冲放大器便构成完整系统，它是一个非专用 运算放大器，具有轨到轨输出能力、10 MHz带宽和良好的负 载驱动能力。该缓冲器可用于实现多极点低通滤波器以便 降低噪声。它还有利于调整输出比例和截点(使用简单的电 阻分压器网络和VREF引脚提供的2V输出)。 屏蔽和防护 与典型高阻抗运放电路的电压检测输入不同，降低电流检 测电路中外部源的误差需要使用不同的方法。对于高度敏 感的对数放大器，泄漏可能是一个严重的误差源，特别是 在其范围的低端。例如，VSUM设为默认值0.5V时，从INPT 输入到地的1GΩ泄漏路径将产生0.5nA偏移。ADL5303评估 板大量使用防护来降低低输入电平时的泄漏效应。必须小 心搬运和清洁ADL5303评估板，防止搬运和PCB清洗不当造 成污染，导致漏电流。ADL5303的电路板设计必须将EPAD 连接到VSUM引脚，以便在敏感的INPT引脚周围提供连续 的防护，降低表面污染的影响。 不熟悉低电平电流检测的设计人员，常犯的一个错误是连 接一个高阻抗示波器探头或仪表来测量输入以进行调试。 这会引起显著的误差，因为这些探头的阻抗通常有1MΩ到 100 MΩ，导致较大的电流流入/流出输入端，具体取决于偏 置电压。 在需要测量1nA以下电流的仪器仪表应用中，常常使用三轴 电缆和连接器来降低通过绝缘电介质的漏电流，在中间导 体上形成从电流源到检测电路的连续防护。此类防护电路 不同于电压检测应用中使用的传统静电屏蔽。静电屏蔽依 赖低阻抗和电流自由流动的能力来降低屏蔽上感应产生的 电压，此电容可以容性耦合到高阻抗输入端。防护被有源 驱动到与载流中间导体相同的电压，从而消除通过中间导 体与地之间的电介质的漏电流。除了从防护到外部屏蔽的 漏电流之外，防护不会让其它电流流过。防护通常仅连接 到电缆的一端，因为任何流过防护的较大电流都可能感性 耦合到中心导体。使用ADL5303评估板，防护既可从外部电 流源的防护驱动，也可从ADL5303的内部VSUM偏置驱动。 ADL5303评估板可以利用开关S1将连接到INPT输入的同轴 电缆屏蔽偏置到标称VSUM电压，这需要仔细考虑电缆另一 侧的环境。例如，如果ADL5303评估板配置为V SUM =0.5 VINPT同轴电缆的另一端连接到一个具有接地基准的仪表， 则屏蔽将VSUM拉至地，并瓦解ADL5303的输入级。屏蔽的电 流源端悬空可提供低泄漏防护，但此时必须为信号电流提 供单独的返回路径。如果电缆电介质泄漏不是问题，INPT 可以直接连到同轴电缆，通过屏蔽提供信号地。 Rev. 0 | Page 18 of 24 图31. 原理图 Rev. 0 | Page 19 of 24 0Ω R4 AGND AGND AGND C3 0.1µF R7 DNI VPOS R6 DNI R25 OR (CPB) DNI 0Ω 0Ω AGND R24 AGND R2 0Ω 0Ω R3 1 S2 R5 DNI GND2 R23 C1 1000pF R1 750Ω 2 3 DNI = NOT INSTALLED IN DEFAULT CONFIGURATION AGND VPDB INPT 1 S1 AGND 2 3 AGND R9 DNI R8 DNI 4 3 2 1 R12 0Ω 16 15 14 13 7 ACOM VREF 6 5 VSUM INPT VSUM NC PAD R10 10kΩ GND VPDB GND ACOM 1000PF PWDN VREF 8 9 10 11 12 0Ω R26 DNI R14 (RZ) DNI R13 (RC) BFIN VPS2 VOUT U1 AGND GND1 VPS1 BFNG VLOG VPOS AGND GND2 R11 DNI 0Ω R16 R15 (RA) 15kΩ 0Ω R17 VPOS C5 0.1µF 10kΩ R18 (RB) 0.1µF C6 0Ω R22 0Ω C7 (CFILT OR RS) 0.1µF R20 0Ω R19 DNI R21 AGND AGND AGND AGND C8 0.1µF VLOG_OUT BUFFER_OUT AGND AGND 10661-031 C2 ADL5303 10661-033 10661-032 ADL5303 图33. 器件侧丝网图 图32. 器件侧布局图 表7. 评估板配置选项 元件 VPOS, AGND S1 R5, R6, R7, R8, R9 功能 正电源和接地引脚。 . 器件使能。S1在0位置时，PWDN引脚连接到地， ADL5303处于正常工作模式。 防护/屏蔽选项。用于输入和光电二极管偏置的SMA . 连接器的外壳可以设置为VSUM引脚上的电压，或者 接地。S2在0位置时，SMA外壳连接到VSUM。 截点调整。可将一个直流偏移电压施加于缓冲放大 . 器的输入端，以调整有效对数截点。 偏置调整。VSUM和INPT引脚上的电压可以利用适当的电阻值进行调整。 . R15 (RA), R18 (RB) 斜率调整。 C3 C6 R25 (CPB ) C5, C7 (CFILT or RS), C8, R11, R16, R17, R19, R20 R1, C1 VSUM去耦电容。 电源去耦电容。 . 光电二极管偏执器去耦。提供高频去耦。 . 输出滤波。允许实现多种滤波器配置， . 从简单的RC低通滤波器到三极点Sallen-Key滤波器。 R2, R3, R4, R23, R24, R21, R22, R12, R26 隔离跳线。 S2 R13 (RC), R14 (RZ) 输入滤波。在输入引脚INPT处提供重要的高频补偿。 Rev. 0 | Page 20 of 24 默认条件 S1 = 已安装 S2 = 已安装 R13 = 开路(尺寸0603) R14 = 开路(尺寸0603) R5、R6、R7 = 开路(尺寸0603) R8、R9 = 开路(尺寸0603) R15 = 15 kΩ(尺寸0603) R18 = 10 kΩ(尺寸0603) C3 = 0.1 μF(尺寸0603) C6 = 0.1 μF(尺寸0603) R25 = 开路(尺寸0603) R11、R19、C5 = 开路(尺寸0603) R16、R17、R20 = 0 Ω(尺寸0603) C7, C8 = 0.1 μF(尺寸0603) R1 = 750 Ω(尺寸0402) C1 = 1 nF(尺寸0603) 全部 = 0 Ω(尺寸0603) ADL5303 外形尺寸 0.30 0.25 0.20 0.50 BSC PIN 1 INDICATOR 16 13 1 12 1.65 1.50 SQ 1.45 EXPOSED PAD 9 TOP VIEW 0.80 0.75 0.70 0.50 0.40 0.30 4 8 BOTTOM VIEW 0.05 MAX 0.02 NOM COPLANARITY 0.08 0.20 REF SEATING PLANE 5 0.20 MIN FOR PROPER CONNECTION OF THE EXPOSED PAD, REFER TO THE PIN CONFIGURATION AND FUNCTION DESCRIPTIONS SECTION OF THIS DATA SHEET. 01-26-2012-A PIN 1 INDICATOR 3.10 3.00 SQ 2.90 COMPLIANT TO JEDEC STANDARDS MO-220-WEED-6. 图34. 16引脚引脚架构芯片级封装[LFCSP_WQ] 3 mm x 3 mm，超薄四方体 (CP-16-27) 尺寸单位：mm 订购指南 型号 1 温度范围 ADL5303ACPZ-R2 ADL5303ACPZ-R7 ADL5303ACPZ-RL ADL5303-EVALZ −40°C至+85°C −40°C至+85°C −40°C至+85°C 1 封装描述 16引脚 LFCSP_WQ 16引脚 LFCSP_WQ，7"卷带和卷盘 16引脚 LFCSP_WQ，13"卷带和卷盘 评估板 Z = 符合RoHS标准的器件。 Rev. 0 | Page 21 of 24 封装选项 标识 订购数量 CP-16-27 CP-16-27 CP-16-27 H38 H38 H38 250 1500 5000 ADL5303 注释 Rev. 0 | Page 22 of 24 ADL5303 注释 Rev. 0 | Page 23 of 24 ADL5303 注释 ©2013 Analog Devices, Inc. All rights reserved. Trademarks and registered trademarks are the property of their respective owners. D10661sc-0-1/13(0) Rev. 0 | Page 24 of 24