ADP5050ACPZ-R7

带四通道降压调节器和200 mA LDO调节器的5通道集成式电源解决方案 ADP5050 产品特性 典型应用电路 ADP5050 SYNC/MODE VREG VDD C1 INT VREG OSCILLATOR 100mA RT C0 FB1 PVIN1 4.5V TO 15V BST1 C2 COMP1 CHANNEL 1 BUCK REGULATOR (1.2A/2.5A/4A) SW1 EN1 DL2 RILIM1 RILIM2 Q2 CHANNEL 2 BUCK REGULATOR (1.2A/2.5A/4A) VREG EN3 C6 L2 C7 FB2 PVIN3 COMP3 VOUT2 SW2 BST2 EN2 C8 VOUT1 C4 PGND PVIN2 COMP2 L1 Q1 DL1 SS12 C5 C3 VREG BST3 CHANNEL 3 BUCK REGULATOR (1.2A) SW3 C9 L3 VOUT3 C10 FB3 PGND3 SS34 BST4 PVIN4 C11 COMP4 CHANNEL 4 BUCK REGULATOR (1.2A) EN4 1.7V TO 5.5V C14 PVIN5 EN5 VDDIO SCL SDA SW4 FB4 C12 L4 VOUT4 C13 PGND4 CHANNEL 5 200mA LDO REGULATOR I2C ALERT VOUT5 FB5 VOUT5 C15 PWRGD nINT 应用 小型蜂窝基站 FPGA和处理器应用 安防和监控 医疗应用 EXPOSED PAD 图1. 概述 ADP5050在一个48引脚LFCSP封装中集成了四个高性能降 压调节器和一个200 mA低压差(LDO)调节器，可满足严苛的 性能和电路板空间要求。器件可直接连接高达15 V的输入电 压，无需使用前置调节器。 通道1和通道2集成高端功率MOSFET和低端MOSFET驱动 器。外部NFET可用于低端功率器件，以优化解决方案的 效率并提供1.2 A、2.5 A或4 A的可编程输出电流。以并联配 置方式组合通道1和通道2可提供高达8 A的单路输出电流。 ADP5050的开关频率可编程或同步至外部时钟。ADP5050 的每个通道均集成一个精密使能引脚，可方便地设置上电 时序或改变可调节UVLO阈值。 ADP5050集成通用LDO调节器，具有低静态电流和低压差 特性，提供高达200 mA的输出电流。 可选I2C接口为用户提供灵活的配置选项，包括可调节和固 定输出电压选项、结温过热报警、低输入电压检测和动态 电压调节(DVS)。 通道3和通道4同时集成高端和低端MOSFET，以提供1.2 A输 出电流。 Rev. 0 Document Feedback Information furnished by Analog Devices is believed to be accurate and reliable. However, no responsibility is assumed by Analog Devices for its use, nor for any infringements of patents or other rights of third parties that may result from its use. Specifications subject to change without notice. No license is granted by implication or otherwise under any patent or patent rights of Analog Devices. Trademarks and registered trademarks are the property of their respective owners. One Technology Way, P.O. Box 9106, Norwood, MA 02062-9106, U.S.A. Tel: 781.329.4700 ©2013 Analog Devices, Inc. All rights reserved. Technical Support www.analog.com ADI中文版数据手册是英文版数据手册的译文，敬请谅解翻译中可能存在的语言组织或翻译错误，ADI不对翻译中存在的差异或由此产生的错误负责。如需确认任何词语的准确性，请参考ADI提供 的最新英文版数据手册。 10899-001 宽输入电压范围：4.5 V至15 V 输出精度：±1.5%(整个温度范围内) 可调开关频率范围：250 kHz至1.4 MHz 可调/固定输出选项，可通过工厂熔丝或I2C接口调节 I2C接口，支持故障条件中断 电源调节 通道1和通道2：带低端FET驱动器的可编程1.2 A/2.5 A/4 A 同步降压调节器 通道3和通道4：1.2 A同步降压调节器 通道5：200 mA低压差(LDO)调节器 8 A单通道输出(通道1和通道2并联工作) 通道1和通道4具有动态电压调整(DVS)功能 精密使能，0.8 V精确阈值 有源输出放电开关 步进90°的可编程错相 各通道均可选择FPWM或PSM模式 频率同步输入或输出 针对OVP/OCP故障提供可选的闩锁保护 所选通道的电源良好指示 低输入电压检测 结温过热检测 UVLO、OCP和TSD保护 48引脚7 mm × 7 mm LFCSP封装 结温范围：−40°C至+125°C ADP5050 目录 产品特性 ......................................................................................... 1 应用.................................................................................................. 1 典型应用电路 ................................................................................ 1 概述.................................................................................................. 1 修订历史 ......................................................................................... 3 详细功能框图 ................................................................................ 4 技术规格 ......................................................................................... 5 降压调节器规格....................................................................... 6 LDO调节器规格 ...................................................................... 8 I2C接口时序规格 ..................................................................... 9 绝对最大额定值.......................................................................... 10 热阻 .......................................................................................... 10 ESD警告................................................................................... 10 引脚配置和功能描述 ................................................................. 11 典型工作特性 .............................................................................. 13 工作原理 ....................................................................................... 19 降压调节器工作模式............................................................ 19 可调和固定输出电压............................................................ 20 动态电压调整(DVS).............................................................. 20 内部调节器(VREG和VDD) ................................................. 20 独立电源应用 ......................................................................... 20 低端器件选择 ......................................................................... 21 自举电路.................................................................................. 21 有源输出放电开关 ................................................................ 21 精密使能.................................................................................. 21 振荡器 ...................................................................................... 21 同步输入/输出 ....................................................................... 22 软启动 ...................................................................................... 23 并联操作.................................................................................. 23 带预充电输出的启动............................................................ 23 限流保护.................................................................................. 24 折频 .......................................................................................... 24 打嗝保护.................................................................................. 24 闩锁保护.................................................................................. 24 欠压闭锁(UVLO)................................................................... 25 电源良好功能 ......................................................................... 25 中断功能.................................................................................. 25 热关断 ...................................................................................... 26 过热检测.................................................................................. 26 低输入电压检测..................................................................... 26 LDO调节器 ............................................................................. 26 2 I C接口 .......................................................................................... 27 SDA和SCL引脚....................................................................... 27 I2C地址..................................................................................... 27 自清零寄存器位..................................................................... 27 I2C接口时序图........................................................................ 28 应用信息 ....................................................................................... 29 ADIsimPower设计工具......................................................... 29 可调输出电压编程 ................................................................ 29 电压转换限制 ......................................................................... 29 限流设置.................................................................................. 29 软启动设置 ............................................................................. 30 电感选择.................................................................................. 30 输出电容选择 ......................................................................... 30 输入电容选择 ......................................................................... 31 低端功率器件选择 ................................................................ 31 UVLO输入编程...................................................................... 31 补偿器件设计 ......................................................................... 32 功耗 .......................................................................................... 32 结温 .......................................................................................... 33 设计示例 ....................................................................................... 34 设置开关频率 ......................................................................... 34 设置输出电压 ......................................................................... 34 设置电流限值 ......................................................................... 34 选择电感.................................................................................. 34 选择输出电容 ......................................................................... 35 选择低端MOSFET................................................................. 35 设计补偿网络 ......................................................................... 35 选择软启动时间..................................................................... 35 选择输入电容 ......................................................................... 35 推荐外部器件 ......................................................................... 36 电路板布局建议.......................................................................... 37 典型应用电路 .............................................................................. 38 寄存器映射................................................................................... 41 Rev. 0 | Page 2 of 60 ADP5050 寄存器描述................................................................................... 42 寄存器1：PCTRL(通道使能控制)， 地址0x01 .................................................................................. 42 寄存器2：VID1(通道1的VID设置)， 地址0x02 .................................................................................. 42 寄存器3：VID23(通道2和通道3的VID设置)， 地址0x03 .................................................................................. 43 寄存器4：VID4(通道4的VID设置)， 地址0x04 .................................................................................. 43 寄存器5：DVS_CFG(通道1和通道4的DVS配置)， 地址0x05 .................................................................................. 44 寄存器6：OPT_CFG(FPWM/PSM模式和 输出放电功能配置)，地址0x06 ......................................... 45 寄存器7：LCH_CFG(短路闩锁和过压闩锁配置)， 地址0x07 .................................................................................. 46 寄存器8：SW_CFG(开关频率和相移配置)， 地址0x08 .................................................................................. 47 寄存器9：TH_CFG (温度警告和低VIN警告阈值配置)，地址0x09 ................ 48 寄存器10：HICCUP_CFG (打嗝配置)，地址0x0A ........................................................ 49 寄存器11：PWRGD_MASK (PWRGD引脚的通道屏蔽配置)，地址0x0B................... 50 寄存器12：LCH_STATUS(闩锁状态回读)， 地址0x0C ................................................................................. 51 寄存器13：STATUS_RD(状态回读)， 地址0x0D................................................................................. 51 寄存器14：INT_STATUS(中断状态回读)， 地址0x0E.................................................................................. 52 寄存器15：INT_MASK(中断屏蔽配置)， 地址0x0F...................................................................................53 寄存器17：DEFAULT_SET(默认复位)，地址0x11........ 53 工厂编程选项 .............................................................................. 54 工厂默认选项 ......................................................................... 56 外形尺寸 ....................................................................................... 57 订购指南.................................................................................. 57 修订历史 2013年5月—修订版0：初始版 Rev. 0 | Page 3 of 60 ADP5050 详细功能框图 CHANNEL 1 BUCK REGULATOR PVIN1 UVLO1 – 0.8V EN1 + + ACS1 – 1MΩ HICCUP AND LATCH-OFF + OCP CLK1 VREG – BST1 Q1 DRIVER + CMP1 – COMP1 0.8V FB1 + EA1 – CLK1 FREQUENCY FOLDBACK OVP LATCH-OFF + VID1 0.72V + 0.99V – PWRGD1 QDG1 CONTROL LOGIC AND MOSFET DRIVER WITH ANTICROSS PROTECTION VREG SW1 DISCHARGE SWITCH SLOPE COMP DL1 DRIVER PGND ZERO CROSS – CURRENT-LIMIT SELECTION CURRENT BALANCE EN2 PVIN2 CHANNEL 2 BUCK REGULATOR BST2 COMP2 DUPLICATE CHANNEL 1 DL2 SW2 FB2 RT INTERNAL REGULATOR SOFT START DECODER POWER-ON I2 C RESET INTERFACE AND REGISTERS SYNC/MODE SS12 SS34 VREG PVIN1 OSCILLATOR PWRGD HOUSEKEEPING LOGIC QPWRGD CHANNEL 3 BUCK REGULATOR UVLO3 EN3 + ACS3 – HICCUP AND LATCH-OFF + OCP – BST3 Q3 DRIVER + CMP3 – COMP3 0.8V + EA3 – CLK3 CONTROL LOGIC AND MOSFET DRIVER WITH ANTICROSS PROTECTION FREQUENCY FOLDBACK OVP LATCH-OFF + EN4 + 0.99V – PWRGD3 SW3 VREG Q4 DRIVER PGND3 ZERO CROSS – QDG3 DISCHARGE SWITCH SLOPE COMP 0.72V PVIN4 CHANNEL 4 BUCK REGULATOR BST4 DUPLICATE CHANNEL 3 COMP4 SW4 FB4 PGND4 CHANNEL 5 LDO REGULATOR 0.8V EN5 – + VOUT5 Q7 LDO CONTROL 1MΩ – EA5 + 0.5V FB5 10899-202 PVIN5 SCL SDA nINT VREG CLK3 VID3 VDDIO + 1M FB3 VDD PVIN3 – 0.8V VREG 图2. Rev. 0 | Page 4 of 60 ADP5050 技术规格 除非另有说明，对于最小值/最大值规格，VIN = 12 V，VVREG = 5.1 V，TJ = −40°C至+125°C；对于典型值规格，TA = 25°C。 表1. 参数 输入电源电压范围 静态电流 工作静态电流 欠压闭锁 上升阈值 下降阈值 迟滞 振荡器电路 开关频率 开关频率范围 SYNC输入 输入时钟范围 输入时钟脉冲宽度 最短导通时间 最短关断时间 输入时钟高电压 输入时钟低电压 SYNC输出 时钟频率 正脉冲占空比 上升或下降时间 高电平电压 精密使能 高电平阈值 低电平阈值 下拉电阻 电源良好 内部电源良好上升阈值 内部电源良好迟滞 内部电源良好下降延迟 PWRGD引脚的上升延迟 PWRGD引脚的漏电流 PWRGD引脚的输出低电压 逻辑输入(SCL和SDA引脚) 高电平阈值 低电平阈值 逻辑输出 低电平输出电压 SDA引脚 nINT引脚 内部调节器 VDD输出电压 VDD电流限值 VREG输出电压 VREG压差电压 VREG电流限值 符号 VIN IQ(4-BUCKS) ISHDN(4BUCKS+LDO) UVLO VUVLO-RISING VUVLO-FALLING VHYS 最小值 4.5 3.6 fSW 700 250 fSYNC 250 tSYNC_MIN_ON tSYNC_MIN_OFF VH(SYNC) VL(SYNC) 100 100 1.3 典型值 最大值 15.0 单位 测试条件/注释 V PVIN1、PVIN2、PVIN3、PVIN4引脚 4.8 25 6.25 65 mA µA 4.2 3.78 0.42 4.36 V V V 740 780 1400 kHz kHz 1400 kHz 0.4 ns ns V V PVIN1、PVIN2、PVIN3、PVIN4引脚 无切换，所有ENx引脚均为高电平 所有ENx引脚均为低电平 PVIN1、PVIN2、PVIN3、PVIN4引脚 RT = 25.5 kΩ fCLK tCLK_PULSE_DUTY tCLK_RISE_FALL VH(SYNC_OUT) fSW 50 10 VVREG kHz % ns V VTH_H(EN) VTH_L(EN) RPULL-DOWN(EN) 0.806 0.725 1.0 0.832 V V MΩ 90.5 3.3 50 1 0.1 50 95 1 100 % % µs ms µA mV 0.3 × VDDIO V V 0.4 0.4 V V VDDIO = 3.3 V, ISDA = 3 mA InINT = 3 mA 3.4 80 5.3 V mA V mV mA IVDD = 10 mA EN1、EN2、EN3、EN4、EN5输入 0.688 VPWRGD(RISE) VPWRGD(HYS) tPWRGD_FALL tPWRGD_PIN_RISE IPWRGD_LEAKAGE VPWRGD_LOW 86.3 VLOGIC_HIGH VLOGIC_LOW 0.7 × VDDIO VSDA_LOW VnINT_LOW VVDD ILIM_VDD VVREG VDROPOUT ILIM_VREG 3.2 20 4.9 50 3.305 51 5.1 225 95 140 Rev. 0 | Page 5 of 60 IPWRGD = 1 mA VDDIO = 3.3 V IVREG = 50 mA ADP5050 参数 低输入电压检测 低输入电压阈值 符号 最小值 典型值 最大值 单位 测试条件/注释 VLVIN-TH 4.236 10.25 低输入电压阈值范围 热关断 热关断阈值 热关断迟滞 4.07 10.05 4.2 4.39 10.4 11.2 V V V LVIN_TH[3:0] = 0000 LVIN_TH[3:0] = 1100 I2C可编程(4位值) TSHDN THYS 过热警告 过热阈值 过热范围 过热迟滞 150 15 THOT °C °C 115 105 125 THOT(HYS) 5 °C °C °C TEMP_TH[1:0] = 10 I2C可编程(2位值) 降压调节器规格 除非另有说明，对于最小值/最大值规格，VIN = 12 V，VVREG = 5.1 V，fSW = 600 kHz(所有通道)，TJ = −40°C至+125°C；对 于典型值规格，TA = 25°C。 表2. 参数 通道1同步降压调节器 FB1引脚 固定输出选项 可调反馈电压 反馈电压精度 符号 最小值 VOUT1 VFB1 VFB1(DEFAULT) 0.85 典型值 最短导通时间 最短关断时间 低端驱动器，DL1引脚 上升时间 下降时间 源电流电阻 吸电流电阻 误差放大器(EA)，COMP1引脚 EA跨导 软启动 软启动时间 可编程软启动范围 打嗝时间 COUT放电开关导通电阻 tMIN_ON1 tMIN_OFF1 100 4.4 2.63 6.44 117 1/9 × tSW tRISING1 tFALLING1 tSOURCING1 tSINKING1 20 3.4 10 0.95 3.50 1.91 4.95 310 tSS1 470 1.60 V V % % % µA 熔丝调整或I2C接口(5位值) mΩ A A A ns ns 引脚对引脚测量 RILIM1 = 悬空 RILIM1 = 47 kΩ RILIM1 = 22 kΩ fSW = 250 kHz至1.4 MHz fSW = 250 kHz至1.4 MHz ns ns Ω Ω CISS = 1.2 nF CISS = 1.2 nF 5.28 3.08 7.48 155 620 2.0 2.0 tHICCUP1 RDIS1 测试条件/注释 +0.55 +1.0 +1.5 0.1 IFB1 gm1 单位 0.800 −0.55 −1.25 −1.5 反馈偏置电流 SW1引脚 高端功率FET导通电阻 限流阈值 RDSON(1H) ITH(ILIM1) 最大值 8.0 7 × tSS1 250 Rev. 0 | Page 6 of 60 TJ = 25°C 0°C ≤ TJ ≤ 85°C −40°C ≤ TJ ≤ +125°C 可调电压 µS ms ms ms Ω SS12连接到VREG ADP5050 参数 通道2同步降压调节器 FB2引脚 固定输出选项 可调反馈电压 反馈电压精度 符号 最小值 VOUT2 VFB2 VFB2(DEFAULT) 3.3 典型值 最短导通时间 最短关断时间 低端驱动器，DL2引脚 上升时间 下降时间 源电流电阻 吸电流电阻 误差放大器(EA)，COMP2引脚 EA跨导 软启动 软启动时间 可编程软启动范围 打嗝时间 COUT放电开关导通电阻 tMIN_ON2 tMIN_OFF2 110 4.4 2.63 6.44 117 1/9 × tSW tRISING2 tFALLING2 tSOURCING2 tSINKING2 20 3.4 10 0.95 通道3同步降压调节器 FB3引脚 固定输出选项 可调反馈电压 反馈电压精度 反馈偏置电流 SW3引脚 高端功率FET导通电阻 低端功率FET导通电阻 限流阈值 最短导通时间 最短关断时间 误差放大器(EA)，COMP3引脚 EA跨导 软启动 软启动时间 可编程软启动范围 打嗝时间 COUT放电开关导通电阻 3.50 1.91 4.95 310 470 tSS2 V V % % % µA 熔丝调整或I2C接口(3位值) mΩ A A A ns ns 引脚对引脚测量 RILIM2 = 悬空 RILIM2 = 47 kΩ RILIM2 = 22 kΩ fSW = 250 kHz至1.4 MHz fSW = 250 kHz至1.4 MHz ns ns Ω Ω CISS = 1.2 nF CISS = 1.2 nF 5.28 3.08 7.48 155 620 8.0 tHICCUP2 RDIS2 7 × tSS2 250 1.20 1.80 0.800 −0.55 −1.25 −1.5 +0.55 +1.0 +1.5 0.1 IFB3 RDSON(3H) RDSON(3L) ITH(ILIM3) tMIN_ON3 tMIN_OFF3 1.7 gm3 310 tSS3 225 150 2.2 90 1/9 × tSW 470 2.55 120 620 2.0 2.0 tHICCUP3 RDIS3 5.0 2.0 2.0 VOUT3 VFB3 VFB3(DEFAULT) 测试条件/注释 +0.55 +1.0 +1.5 0.1 IFB2 gm2 单位 0.800 −0.55 −1.25 −1.5 反馈偏置电流 SW2引脚 高端功率FET导通电阻 限流阈值 RDSON(2H) ITH(ILIM2) 最大值 8.0 7 × tSS3 250 Rev. 0 | Page 7 of 60 TJ = 25°C 0°C ≤ TJ ≤ 85°C −40°C ≤ TJ ≤ +125°C 可调电压 µS ms ms ms Ω SS12连接到VREG V V % % % µA 熔丝调整或I2C接口(3位值) mΩ mΩ A ns ns 引脚对引脚测量 引脚对引脚测量 TJ = 25°C 0°C ≤ TJ ≤ 85°C −40°C ≤ TJ ≤ +125°C 可调电压 fSW = 250 kHz至1.4 MHz fSW = 250 kHz至1.4 MHz µS ms ms ms Ω SS34连接到VREG ADP5050 参数 通道4同步降压调节器 FB4引脚 固定输出选项 可调反馈电压 反馈电压精度 反馈偏置电流 SW4引脚 高端功率FET导通电阻 低端功率FET导通电阻 限流阈值 最短导通时间 最短关断时间 误差放大器(EA)，COMP4引脚 EA跨导 软启动 软启动时间 可编程软启动范围 打嗝时间 COUT放电开关导通电阻 符号 最小值 VOUT4 VFB4 VFB4(DEFAULT) 2.5 典型值 最大值 单位 测试条件/注释 5.5 V V % % % µA 熔丝调整或I2C接口(5位值) mΩ mΩ A ns ns 引脚对引脚测量 引脚对引脚测量 0.800 −0.55 −1.25 −1.5 +0.55 +1.0 +1.5 0.1 IFB4 RDSON(4H) RDSON(4L) ITH(ILIM4) tMIN_ON4 tMIN_OFF4 1.7 gm4 310 225 150 2.2 90 1/9 × tSW 470 tSS4 2.55 120 620 2.0 2.0 8.0 tHICCUP4 RDIS4 7 × tSS4 250 TJ = 25°C 0°C ≤ TJ ≤ 85°C −40°C ≤ TJ ≤ +125°C fSW = 250 kHz至1.4 MHz fSW = 250 kHz至1.4 MHz µS ms ms ms Ω SS34连接到VREG LDO调节器规格 除非另有说明，VIN5 = (VOUT5 + 0.5 V)或1.7 V(取较大值)至5.5 V；CIN = COUT = 1 µF；对于最小值/最大值规格，TJ = −40°C至 +125°C；对于典型值规格，TA = 25°C。 表3. 参数 输入电源电压范围 工作电源电流 LDO调节器的偏置电流 电压反馈(FB5引脚) 可调反馈电压 反馈电压精度 最小值 1.7 典型值 最大值 5.5 单位 V 测试条件/注释 PVIN5引脚 30 60 145 130 170 320 µA µA µA IOUT5 = 200 µA IOUT5 = 10 mA IOUT5 = 200 mA +1.0 +1.6 +2.0 V % % % 0.500 −1.0 −1.6 −2.0 压差 限流阈值 输出噪声 250 80 100 180 510 92 mV mV mV mA µV rms 77 66 dB dB 电源抑制比 Rev. 0 | Page 8 of 60 TJ = 25°C 0°C ≤ TJ ≤ 85°C −40°C ≤ TJ ≤ +125°C IOUT5 = 200 mA VOUT5 = 3.3 V VOUT5 = 2.5 V VOUT5 = 1.5 V 输出电压降至额定典型值的90% 10 Hz至100 kHz，VPVIN5 = 5 V， VOUT5 = 1.8 V VPVIN5 = 5 V, VOUT5 = 1.8 V, IOUT5 = 1 mA 10 kHz 100 kHz ADP5050 I2C接口时序规格 除非另有说明，TA = 25°C，VVDD = 3.3 V，VVDDIO = 3.3 V。 表4. 参数 fSCL tHIGH tLOW tSU,DAT tHD,DAT tSU,STA tHD,STA tBUF tSU,STO tR tF tSP CB 2 1 2 最小值 典型值 0.6 1.3 100 0 0.6 0.6 1.3 0.6 20 + 0.1CB2 20 + 0.1CB2 0 最大值 400 单位 kHz µs µs ns µs µs µs µs µs ns ns ns pF 0.9 300 300 50 400 测试条件/注释 SCL时钟频率 SCL高电平时间 SCL低电平时间 数据建立时间 数据保持时间1 重复起始条件的建立时间 起始或重复起始条件的保持时间 一个结束条件和起始条件之间的总线空闲时间 停止条件的建立时间 SCL和SDA的上升时间 SCL和SDA的下降时间 抑制尖峰的脉冲宽度 各条总线的容性负载 主器件必须为SDA信号(参考SCL信号的VIH最小值)提供至少300 ns的保持时间，以便桥接SCL下降沿的未定义区域。 CB是一条总线的总电容(单位：pF)。 时序图 SDA tLOW tR tF tF tHD,STA tSU,DAT tSP tBUF tR SCL tHD,DAT tHIGH tSU,STA Sr tSU,STO P S 10899-102 S S = START CONDITION Sr = REPEATED START CONDITION P = STOP CONDITION 图3. I 2C接口时序图 Rev. 0 | Page 9 of 60 ADP5050 绝对最大额定值 表5. 参数 PVIN1至PGND PVIN2至PGND PVIN3至PGND3 PVIN4至PGND4 PVIN5至GND SW1至PGND SW2至PGND SW3至PGND3 SW4至PGND4 PGND至GND PGND3至GND PGND4至GND BST1至SW1 BST2至SW2 BST3至SW3 BST4至SW4 DL1至PGND DL2至PG ND SS12, SS34至GND EN1, EN2, EN3, EN4, EN5至GND VREG至GND SYNC/MODE至GND VOUT5, FB5至GND RT至GND nINT, PWRGD至GND FB1, FB2, FB3, FB4至GND 1 FB2至GND 2 FB4至GND 2 COMP1, COMP2, COMP3, COMP4 至GND VDD, VDDIO至GND SCL, SDA 存储温度范围 工作结温范围 1 2 额定值 −0.3 V至+18 V −0.3 V至+18 V −0.3 V至+18 V −0.3 V至+18 V −0.3 V至+6.5 V −0.3 V至+18 V −0.3 V至+18 V −0.3 V至+18 V −0.3 V至+1 8 V −0.3 V至+0.3 V −0.3 V至+0.3 V −0.3 V至+0.3 V −0.3 V至+6.5 V −0.3 V至+6.5 V −0.3 V至+6.5 V −0.3 V至+6.5 V −0.3 V至+6.5 V −0.3 V至+6.5 V −0.3 V至+6.5 V −0.3 V至+6.5 V −0.3 V至+6.5 V −0.3 V至+6.5 V −0.3 V至+6.5 V −0.3 V至+3.6 V −0.3 V至+6.5 V −0.3 V至+3.6 V −0.3 V至+6.5 V −0.3 V至+7 V −0.3 V至+3.6 V 注意，超出上述绝对最大额定值可能会导致器件永久性 损坏。这只是额定最值，并不能以这些条件或者在任何其 它超出本技术规范操作章节中所示规格的条件下，推断器 件能否正常工作。长期在绝对最大额定值条件下工作会影 响器件的可靠性。 热阻 θJA针对最差条件，即焊接在电路板上的器件为表贴封装。 表6. 热阻 封装类型 48引脚 LFCSP θJA 27.87 θJC 2.99 单位 °C/W ESD警告 ESD(静电放电)敏感器件。 带电器件和电路板可能会在没有察觉的情况下放电。尽 管本产品具有专利或专有保护电路，但在遇到高能量 ESD时，器件可能会损坏。因此，应当采取适当的ESD 防范措施，以避免器件性能下降或功能丧失。 −0.3 V至+3.6 V −0.3 V至VDDIO + 0.3 V −65°C至+150°C −40°C至+125°C 此额定值适用于ADP5050的可调输出电压型号。 此额定值适用于ADP5050的固定输出电压型号。 Rev. 0 | Page 10 of 60 ADP5050 48 47 46 45 44 43 42 41 40 39 38 37 EN3 SS34 COMP3 FB3 VREG SYNC/MODE VDD RT FB1 COMP1 SS12 EN1 引脚配置和功能描述 ADP5050 TOP VIEW (Not to Scale) 36 35 34 33 32 31 30 29 28 27 26 25 PVIN1 PVIN1 SW1 SW1 BST1 DL1 PGND DL2 BST2 SW2 SW2 PVIN2 NOTES 1. THE EXPOSED PAD MUST BE CONNECTED AND SOLDERED TO AN EXTERNAL GROUND PLANE. 10899-002 nINT EN4 COMP4 FB4 VDDIO SDA SCL PWRGD FB2 COMP2 EN2 PVIN2 13 14 15 16 17 18 19 20 21 22 23 24 BST3 1 PGND3 2 SW3 3 PVIN3 4 EN5 5 FB5 6 VOUT5 7 PVIN5 8 PVIN4 9 SW4 10 PGND4 11 BST4 12 图4. 引脚配置 表7. 引脚功能描述 引脚编号 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 引脚名称 BST3 PGND3 SW3 PVIN3 EN5 FB5 VOUT5 PVIN5 PVIN4 SW4 PGND4 BST4 nINT EN4 COMP4 FB4 VDDIO SDA SCL PWRGD 21 22 23 24, 25 26, 27 28 29 FB2 COMP2 EN2 PVIN2 SW2 BST2 DL2 说明 通道3的高端FET驱动器电源。 通道3的电源地。 通道3的开关节点输出。 通道3的电源输入。在此引脚和地之间连接一个旁路电容。 通道5的使能输入引脚。可使用外部电阻分压器来设定启动阈值。 通道5的反馈检测输入引脚。 通道5的电源输出。 通道5的电源输入。在此引脚和地之间连接一个旁路电容。 通道4的电源输入。在此引脚和地之间连接一个旁路电容。 通道4的开关节点输出。 通道4的电源地。 通道4的高端FET驱动器电源。 故障条件的中断输出。开漏输出端口。 通道4的使能输入引脚。可使用外部电阻分压器来设定启动阈值。 通道4的误差放大器输出引脚。在此引脚与地之间连接一个RC网络。 通道4的反馈检测输入引脚。 I2C接口的电源。 I2C接口的数据输入/输出。开漏I/O端口。 I2C接口的时钟输入。 电源良好信号输出。此开漏输出是所选通道的电源良好信号。工厂可将此引脚编程为器件的I2C地址设置引脚； I2C地址设置功能会取代此引脚的电源良好功能。更多信息见I2C地址部分。 通道2的反馈检测输入引脚。 通道2的误差放大器输出引脚。在此引脚与地之间连接一个RC网络。 通道2的使能输入引脚。可使用外部电阻分压器来设定启动阈值。 通道2的电源输入。在此引脚和地之间连接一个旁路电容。 通道2的开关节点输出。 通道2的高端FET驱动器电源。 通道2的低端FET栅极驱动器。在此引脚与地之间连接一个电阻可设置通道2的限流阈值。 Rev. 0 | Page 11 of 60 ADP5050 引脚编号 30 31 32 33, 34 35, 36 37 38 引脚名称 PGND DL1 BST1 SW1 PVIN1 EN1 SS12 39 40 41 42 43 COMP1 FB1 RT VDD SYNC/MODE 44 45 46 47 48 VREG FB3 COMP3 SS34 EN3 EPAD 说明 通道1和通道2的电源地。 通道1的低端FET栅极驱动器。在此引脚与地之间连接一个电阻可设置通道1的限流阈值。 通道1的高端FET驱动器电源。 通道1的开关节点输出。 内部5.1 V VREG线性调节器和通道1降压调节器的电源输入。在此引脚和地之间连接一个旁路电容。 通道1的使能输入引脚。可使用外部电阻分压器来设定启动阈值。 在此引脚与VREG和地之间连接一个电阻分压器，用以配置通道1和通道2的软启动时间(参见“软启动”部分)。 此引脚还用来配置通道1和通道2的并联操作(参见“并联操作”部分)。 通道1的误差放大器输出引脚。在此引脚与地之间连接一个RC网络。 通道1的反馈检测输入引脚。 将一个电阻连接在RT和地之间，用以在250 kHz至1.4 MHz之间设置开关频率。更多信息参见“振荡器”部分。 内部3.3 V线性调节器的输出。在此引脚与地之间连接一个1 μF陶瓷电容。 同步输入/输出(SYNC)。要将器件的开关频率与外部时钟同步，可将该引脚连接至频率为250 kHz至1.4 MHz 的外部时钟。也可利用I2C接口或工厂熔丝将此引脚配置为同步输出。 强制PWM或自动PWM/PSM选择引脚(MODE)。此引脚为逻辑高电平时，各通道按照寄存器6 PSMx_ON位 的设置，工作在强制PWM或自动PWM/PSM模式。此引脚为逻辑低电平时，所有通道工作在自动 PWM/PSM模式，忽略寄存器6 PSMx_ON位的设置。 内部5.1 V线性调节器的输出。在此引脚与地之间连接一个1 μF陶瓷电容。 通道3的反馈检测输入引脚。 通道3的误差放大器输出引脚。在此引脚与地之间连接一个RC网络。 在此引脚与VREG和地之间连接一个电阻分压器，用以配置通道3和通道4的软启动时间(参见“软启动”部分)。 通道3的使能输入引脚。可使用外部电阻分压器来设定启动阈值。 裸露焊盘(模拟地)。裸露焊盘必须连接并焊接到外部接地层。 Rev. 0 | Page 12 of 60 ADP5050 100 100 90 90 80 80 70 70 60 50 VOUT = 1.2V VOUT = 1.5V VOUT = 1.8V VOUT = 2.5V VOUT = 3.3V VOUT = 5.0V 40 30 20 1 2 IOUT (A) 3 4 0 10899-003 0 90 90 80 80 70 70 50 VOUT = 1.2V VOUT = 1.5V VOUT = 1.8V VOUT = 2.5V VOUT = 3.3V 40 30 20 1 10 60 VOUT = 1.2V VOUT = 1.5V VOUT = 1.8V VOUT = 2.5V VOUT = 3.3V VOUT = 5.0V 50 40 30 20 2 IOUT (A) 3 4 0 图6. 通道1/通道2效率曲线，VIN = 5.0 V，fSW = 600 kHz，FPWM模式 90 90 80 80 EFFICIENCY (%) 40 40 30 20 10 10 3 4 0 10899-005 2 IOUT (A) 1.0 1.2 图7. 通道1/通道2效率曲线，VIN = 12 V，VOUT = 1.8 V，FPWM模式 VOUT = 1.2V VOUT = 1.5V VOUT = 1.8V VOUT = 2.5V VOUT = 3.3V 50 20 1 0.8 60 30 0 0.6 70 fSW = 300kHz fSW = 600kHz fSW = 1.0MHz 50 0.4 图9. 通道3/通道4效率曲线，VIN = 12 V，fSW = 600 kHz，FPWM模式 100 60 0.2 IOUT (A) 100 70 0 0 0.2 0.4 0.6 IOUT (A) 0.8 1.0 1.2 10899-008 1 10899-004 0 10899-007 10 10 0 0.1 图8. 通道1/通道2效率曲线，VIN = 12 V，fSW = 600 kHz， FPWM和自动PWM/PSM模式 100 60 0 IOUT (A) 100 0 VOUT = 1.2V, FPWM VOUT = 1.2V, AUTO PWM/PSM VOUT = 1.8V, FPWM VOUT = 1.8V, AUTO PWM/PSM VOUT = 3.3V, FPWM VOUT = 3.3V, AUTO PWM/PSM 10 EFFICIENCY (%) EFFICIENCY (%) 40 20 图5. 通道1/通道2效率曲线，VIN = 12 V，fSW = 600 kHz，FPWM模式 EFFICIENCY (%) 50 30 10 0 60 10899-006 EFFICIENCY (%) EFFICIENCY (%) 典型工作特性 图10. 通道3/通道4效率曲线，VIN = 5.0 V，fSW = 600 kHz，FPWM模式 Rev. 0 | Page 13 of 60 ADP5050 100 0.4 90 0.3 LINE REGULATION (%) 80 60 50 40 fSW = 300kHz fSW = 600kHz fSW = 1.0MHz 20 10 0 0.2 0.1 0 –0.1 –0.2 –0.3 0.4 0.6 0.8 1.0 1.2 IOUT (A) –0.4 4.5 12.0 13.5 15.0 0.3 LOAD REGULATION (%) 80 70 60 50 VOUT = 1.2V, FPWM VOUT = 1.2V, AUTO PWM/PSM VOUT = 1.8V, FPWM VOUT = 1.8V, AUTO PWM/PSM VOUT = 3.3V, FPWM VOUT = 3.3V, AUTO PWM/PSM 30 20 10 0 0.1 1 0.2 0.1 0 –0.1 –0.2 –0.3 2 IOUT (A) –0.4 0.3 0.3 0.2 0.2 LINE REGULATION (%) 0.4 0.1 0 –0.1 10899-011 –0.3 IOUT (A) 1.0 1.2 –0.1 –0.3 4 0.8 0 –0.2 3 0.6 0.1 –0.2 2 0.4 图15. 通道3负载调整率，VIN = 12 V，VOUT = 3.3 V， fSW = 600 kHz，FPWM模式 0.4 1 0.2 IOUT (A) 图12. 通道3/通道4效率曲线，VIN = 12 V，fSW = 600 kHz， FPWM和自动PWM/PSM模式 0 0 10899-013 40 10899-010 EFFICIENCY (%) 10.5 0.4 90 LOAD REGULATION (%) 9.0 图14. 通道1电压调整率，VOUT = 3.3 V，IOUT = 4 A， fSW = 600 kHz，FPWM模式 100 –0.4 7.5 INPUT VOLTAGE (V) 图11. 通道3/通道4效率曲线，VIN = 12 V，VOUT = 1.8 V，FPWM模式 0 6.0 图13. 通道1负载调整率，VIN = 12 V，VOUT = 3.3 V， fSW = 600 kHz，FPWM模式 –0.4 4.5 6.0 7.5 9.0 10.5 12.0 INPUT VOLTAGE (V) 13.5 图16. 通道3电压调整率，VOUT = 3.3 V，IOUT = 1 A， fSW = 600 kHz，FPWM模式 Rev. 0 | Page 14 of 60 15.0 10899-014 0 0.2 10899-012 30 10899-009 EFFICIENCY (%) 70 ADP5050 6.0 0.4 5.5 QUIESCENT CURRENT (mA) 0.3 0.2 0.1 0 –0.1 –0.2 –0.3 4.5 4.0 3.5 –20 10 40 70 100 130 TEMPERATURE (°C) 3.0 –50 图17. 0.8 V反馈电压精度与温度的关系(通道1，可调输出型号) 0 25 50 75 TEMPERATURE (°C) 100 125 150 图20. 静态电流与温度的关系(包括PVIN1、PVIN2、PVIN3和PVIN4) 2.0 75 1.5 65 SHUTDOWN CURRENT (µA) 1.0 0.5 0 –0.5 VID1 VID2 VID3 VID4 10 15 20 25 30 35 VIN = 4.5V VIN = 7.0V VIN = 12V VIN = 15V 35 VID CODE 15 –50 10899-016 5 45 25 –1.5 0 55 图18. 输出电压误差与VID码的关系(可调输出型号) –25 0 25 50 75 TEMPERATURE (°C) 100 125 150 10899-019 –1.0 –2.0 –25 10899-018 –0.5 –50 OUTPUT VOLTAGE ERROR (%) 5.0 –0.4 10899-015 FEEDBACK VOLTAGE ACCURACY (%) 0.5 图21. 关断电流与温度的关系(EN1、EN2、EN3、EN4和EN5均为低电平) 850 5.0 4.8 UVLO THRESHOLD (V) 4.6 750 700 650 4.4 RISING 4.2 4.0 3.8 FALLING 3.6 3.4 600 550 –50 –20 10 40 70 100 TEMPERATURE (°C) 130 图19. 频率与温度的关系，VIN = 12 V 3.0 –50 –20 10 40 70 100 TEMPERATURE (°C) 图22. 欠压闭锁(UVLO)阈值与温度的关系 Rev. 0 | Page 15 of 60 130 10899-020 3.2 10899-017 FREQUENCY (kHz) 800 ADP5050 100 7 RILIM = 22kΩ 10 5 RILIM = OPEN NOISE (µV/√Hz) CURRENT LIMIT (A) 6 4 3 RILIM = 47kΩ 2 1 VOUT = 1.2V VOUT = 1.8V VOUT = 2.5V VOUT = 3.3V 0.1 4 6 8 10 12 14 16 INPUT VOLTAGE (V) 0.01 10899-021 10 100 200 180 180 160 CH1/CH2 CH3/CH4 80 60 100 VOUT = 1.8V 80 60 VOUT = 1.2V 100 130 0 –20 2.4 –40 PSRR (dB) 2.5 IOUT = 1mA IOUT = 10mA IOUT = 50mA IOUT = 100mA IOUT = 150mA IOUT = 200mA 2.5 3.0 3.5 IOUT = 1mA IOUT = 10mA IOUT = 50mA IOUT = 100mA IOUT = 150mA IOUT = 200mA –60 –80 –100 4.0 4.5 5.0 5.5 6.0 INPUT VOLTAGE (V) 10899-023 2.1 100 图27. 通道5(LDO调节器)输出噪声与输出负载的关系， VIN = 5 V，COUT = 1 µF 0 2.2 10 IOUT (mA) 2.6 2.3 1 10899-025 10 40 70 TEMPERATURE (°C) 10899-022 –20 图24. 最短导通时间与温度的关系 OUTPUT VOLTAGE (V) VOUT = 2.5V 120 20 20 2.0 2.0 VOUT = 3.3V 40 40 0 –50 100k 140 140 RMS NOISE (µV) MINIMUM ON TIME (ns) 160 100 10k 图26. 通道5(LDO调节器)输出噪声频谱， VIN = 5 V，COUT = 1 µF，IOUT = 10 mA 图23. 通道1/通道2电流限值与输入电压的关系 120 1k FREQUENCY (Hz) 图25. 不同输出负载下的通道5(LDO调节器)电压调整率 –120 10 100 1k 10k 100k 1M 10M FREQUENCY (Hz) 图28. 不同输出负载下的通道5(LDO调节器)PSRR， VIN = 5 V，VOUT = 3.3 V，COUT = 1 µF Rev. 0 | Page 16 of 60 10899-026 0 10899-024 1 ADP5050 0 PVIN5 = PVIN5 = PVIN5 = PVIN5 = PVIN5 = PVIN5 = –10 –20 PSRR (dB) –30 4.0V; IOUT = 1mA 3.6V, IOUT = 1mA 4.0V, IOUT = 100mA 3.6V, IOUT = 100mA 4.0V, IOUT = 200mA 3.6V, IOUT = 200mA 1 VOUT –40 –50 –60 IOUT –70 –80 –90 10 100 1k 10k 100k 1M 10M FREQUENCY (Hz) CH1 50.0mV BW M100µs A CH1 –22.0mV CH4 2.00A Ω 10899-030 4 10899-027 –100 图32. 通道1/通道2负载瞬态响应，1 A至4 A，VIN = 12 V，VOUT = 3.3 V， fSW = 600 kHz，L = 2.2 µH，COUT = 47 µF × 2 图29. 不同负载和压差电压下的通道5(LDO调节器)PSRR， VOUT = 3.3 V，COUT = 1 µF VOUT 2 VOUT 2 SW IOUT2 IOUT1 1 M1.00µs A CH1 7.40V CH2 100mV BW M100µs A CH2 CH3 2.00A Ω BW CH4 2.00A Ω B W 图30. 重负载下的稳态波形，VIN = 12 V，VOUT = 3.3 V，IOUT = 3 A， fSW = 600 kHz，L = 4.7 µH，COUT = 47 µF × 2，FPWM模式 –56.0mV 10899-031 CH1 5.00V CH2 10.0mV BW 10899-028 4 图33. 负载瞬态响应，通道1/通道2并联输出，0 A至6 A，VIN = 12 V， VOUT = 3.3 V，fSW = 600 kHz，L = 4.7 µH，COUT = 47 µF × 4 VOUT 1 VOUT 2 IOUT 4 SW 2 10899-029 CH1 5.00V CH2 50.0mV BW M100µs A CH1 PWRGD 3 CH1 500mV BW CH3 5.00V BW 11.0mV 图31. 轻负载下的稳态波形，VIN = 12 V，VOUT = 3.3 V，IOUT = 30 mA， fSW = 600 kHz，L = 4.7 µH，COUT = 47 µF × 2，自动PWM/PSM模式 Rev. 0 | Page 17 of 60 M1.00ms CH2 5.00V CH4 2.00A Ω A CH1 650mV 图34. 通道1/通道2软启动，4 A阻性负载，VIN = 12 V， VOUT = 1.2 V，fSW = 600 kHz，L = 1 µH，COUT = 47 µF × 2 10899-032 1 EN ADP5050 VIN 1 VOUT VOUT 1 SW EN 2 2 IOUT IOUT 4 M400µs CH2 5.00V BW CH4 1.00A Ω BW CH1 10.0V BW CH3 1.00V BW A CH2 2.80V 10899-033 4 CH1 500mV BW 图35. 带预充电输出的软启动，VIN = 12 V，VOUT = 3.3 V M10.0ms A CH1 CH2 10.0V BW CH4 5.00A Ω BW 970mV 10899-136 3 图38. 短路保护恢复，VIN = 12 V，VOUT = 1.2 V， fSW = 600 kHz，L = 1 µH，COUT = 47 µF × 2 VOUT VOUT 1 4 IOUT EN 2 M10.0ms A CH1 CH2 5.00V BW CH4 5.00A Ω BW 650mV 2 10899-034 CH1 500mV BW CH3 5.00V BW CH2 200mV BW 图36. 通道1/通道2关断，有源输出放电， VIN = 12 V，VOUT = 1.2 V，fSW = 600 kHz，L = 1 µH，COUT = 47 µF × 2 M200µs A CH2 1.21V 10899-137 PWRGD 3 图39. 通道1动态电压调整(DVS)，1.1 V至1.3 V，62.5 µs间隔， VIN = 12 V，IOUT = 4 A，fSW = 600 kHz，L = 1 µH，COUT = 47 µF × 2 1 VOUT VOUT SW 2 IOUT CH2 10.00V BW CH4 5.00A Ω M10.0ms A CH1 970mV 图37. 短路保护进入，VIN = 12 V，VOUT = 1.2 V， fSW = 600 kHz，L = 1 µH，COUT = 47 µF × 2 2 10899-135 CH1 500mV BW CH2 200mV BW M200µs A CH2 1.18V 10899-138 4 图40. 通道1动态电压调整(DVS)，1.3 V至1.1 V，62.5 µs间隔， VIN = 12 V，IOUT = 4 A，fSW = 600 kHz，L = 1 µH，COUT = 47 µF × 2 Rev. 0 | Page 18 of 60 ADP5050 工作原理 ADP5050是 一 款 微 功 耗 电 源 管 理 单 元 ， 在 一 个 48引 脚 LFCSP封装中集成了四个高性能降压调节器和一个200 mA低 压差(LDO)调节器，可满足严苛的性能和电路板空间要 求。器件可直接连接高达15 V的输入电压，无需使用前置调 节器，因此应用更简单、效率更高。 降压调节器工作模式 PWM模式 在脉宽调制(PWM)模式下，ADP5050中的降压调节器以固 定频率工作，此频率由内部振荡器设置，该振荡器通过RT 引脚编程。每个振荡器周期开始时，高端MOSFET开启， 给电感两端产生一个正电压。电感电流增加，直至电流检 测信号超过可关断高端MOSFET的峰值电感电流阈值。此 阈值由误差放大器的输出设定。 在高端MOSFET关断期间，电感电流流经低端MOSFET并 下降，直到下个振荡时钟脉冲开始另一个新的周期。 ADP5050中的降压调节器通过调节峰值电感电流阈值来调 节输出电压。 PSM模式 为了实现更高的效率，当输出负载低于PSM电流阈值时， ADP5050中的降压调节器平稳过渡到可变频率省电工作模 式(PSM)。当输出电压跌至规定值以下时，降压调节器进 入PWM模式，并停留数个振荡器周期，直至输出电压升 至规定值。在突发脉冲之间的空闲时间内，MOSFET关 断，由输出电容提供所有输出电流。 PSM比较器监测可提供峰值电感电流信息的内部补偿节 点。平均PSM电流阈值取决于输入电压(VIN)、输出电压 (VOUT)、电感和输出电容。由于输出电压会不定期地降到 规定值以下然后恢复，因此在轻负载调节下，PSM模式下 的输出电压纹波比强制PWM模式下的纹波要大。 强制PWM和自动PWM/PSM模式 利用SYNC/MODE引脚和I2C接口，可以将降压调节器配置 为始终以PWM模式工作。在强制PWM (FPWM)模式下，即 使输出电流小于PWM/PSM阈值，调节器仍然以固定频率 工作。在轻载条件下，PWM模式下的效率低于PSM模式。 当电感电流降至0 A以下时，低端MOSFET仍然接通，导致 ADP5050进入连续导通模式(CCM)。 利用SYNC/MODE引脚和I2C接口，可以将降压调节器配置 为自动PWM/PSM工作模式。在自动PWM/PSM模式下，降 压调节器以PWM模式或PSM模式工作，具体取决于输出电 流。当平均输出电流降至PWM/PSM阈值以下时，降压调 节器进入PSM工作模式；在PSM模式下，为保持高效率， 调节器以降低的开关频率工作。当输出电流达到0 A时，低 端MOSFET开关断开，致使调节器以断续导通模式(DCM) 工作。 工作期间，用户可以交替使用强制PWM (FPWM)模式和自 动PWM/PSM模式。灵活的配置能力使得器件可以实现高 效率电源管理。 对SYNC/MODE引脚施加逻辑高电平时(或当SYNC/MODE 配置为时钟输入或输出时)，各通道的工作模式由寄存器6的 PSMx_ON位设置。PSMx_ON位的值为0时，相应的通道以 强制PWM模式工作；值为1时，以自动PWM/PSM模式工作。 对SYNC/MODE引脚施加逻辑低电平时，所有四个降压调 节器的工作模式均为自动PWM/PSM模式，忽略寄存器6的 PSMx_ON位的设置。 表8说明了SYNC/MODE引脚在设置器件工作模式时的功能。 表8. 使用SYNC/MODE引脚配置工作模式 SYNC/MODE引脚 高电平 时钟输入/输出 低电平 各通道的工作模式 由寄存器6的PSMx_ON位设置决定(0 = 强 制PWM模式；1 = 自动PWM/PSM模式) 由寄存器6的PSMx_ON位设置决定(0 = 强 制PWM模式；1 = 自动PWM/PSM模式) 自 动 PWM/PSM模 式 (忽 略 寄 存 器 6的 PSMx_ON位设置) 例如，当SYNC/MODE引脚为高电平时，写入1到寄存器6 的PSM4_ON位可将通道4配置为自动PWM/PSM工作模式；写 入0到PSM1_ON、PSM2_ON和PSM3_ON位可将通道1、通 道2和通道3配置为强制PWM模式。 Rev. 0 | Page 19 of 60 ADP5050 可调和固定输出电压 内部调节器(VREG和VDD) ADP5050通过I2C接口或工厂熔丝提供可调和固定输出电压 设置。对于可调输出设置，应利用外部电阻分压器，通过 反馈基准电压(通道1和通道4为0.8 V，通道5为0.5 V)设置所 需的输出电压。 ADP5050的内部VREG调节器提供稳定的5.1 V电源作为 MOSFET驱动器的偏置电压。ADP5050的内部VDD调节器 为内部控制电路提供稳定的3.3 V电源。VREG与地之间连接 一个1.0 µF陶瓷电容，VDD与地之间连接一个1.0 µF陶瓷电 容。只要PVIN1可用，内部VREG和VDD调节器即有效。 对于固定输出设置，反馈电阻分压器内置于ADP5050，必 须将反馈引脚(FBx)直接与输出相连。利用寄存器2至寄存 器4中的VIDx位，可在特定输出电压范围内设置各降压调 节器通道的输出电压。表9列出了VIDx位配置的固定输出 电压范围。 VDD调节器用于内部电路，建议不要用于其他目的。 表9. VIDx位设置的固定输出电压范围 通道 通道1 通道2 通道3 通道4 内部VREG调节器可提供总共95 mA的负载电流，包括 MOSFET驱动电流；对于较低的系统电流需求，它可用作 始终有效的5.1 V电源。VREG调节器内置限流电路，在重负 载下可保护电路。 VIDx位设置的固定输出电压范围 0.85 V至1.6 V，步进为25 mV 3.3 V至5.0 V，步进为300 mV或200 mV 1.2 V至1.8 V，步进为100 mV 2.5 V至5.5 V，步进为100 mV 独立电源应用 ADP5050的4个降压调节器可接受独立的输入电压。这意 味着，4个降压调节器的输入电压可连接至不同的电源电压。 输出范围也可通过工厂熔丝设置。如需其它输出电压范围， 请联系当地的ADI公司办事处或代理商。 动态电压调整(DVS) ADP5050为通道1和通道4提供了动态电压调整(DVS)功能，这 些输出可通过I 2 C接口(寄存器5，DVS_CFG)实时编程。 DVS_CFG寄存器用于使能DVS，以及在过渡期间设置步进 间隔(见表28)。 建议用户先使能DVS功能，再设置通道1或通道4的输出电 压。(通道1的输出电压利用寄存器2的VID1位设置；通道4 的输出电压利用寄存器4的VID4位设置。)如果在VID值设 置之后使能DVS，输出电压会迅速变化到下一目标电压， 导致PWRGD故障或OVP/OCP等问题。图41显示了动态电 压调整功能。 PVIN1电压为内部调节器和控制电路提供电源。因此，如 果用户打算为降压调节器提供不同的电源电压，PVIN1电 压必须高于UVLO阈值，然后其他通道才能开始工作。 可以利用精密使能来监测PVIN1电压，延迟输出的启动， 确保PVIN1足够高以便支持输出调节。更多信息，请参见 “精密使能”部分。 ADP5050的4个降压调节器支持级联电源操作。如图42所 示，PVIN2、PVIN3和PVIN4由通道1输出供电。这种配置 中，通道1输出电压必须高于PVIN2、PVIN3和PVIN4的 UVLO阈值。 25mV FOR CH1 (100mV FOR CH4) OUTPUT VIDx OLD VID NEW VID 10899-035 OLD VID CODE PVIN2 TO PVIN4 BUCK 1 BUCK 2 图42. 级联电源应用 NEW VID CODE VID FOR CH1 OR CH4 PVIN1 VOUT1 VOUT2 TO VOUT4 10899-036 DVSx_INTVAL SETTING VIN 图41. 动态电压调整 在DVS过渡期间，调节器进入强制PWM工作模式，OVP闩 锁、SCP闩锁和打嗝保护均被屏蔽。 Rev. 0 | Page 20 of 60 ADP5050 通道1和通道2中的降压调节器集成4 A高端功率MOSFET和 低端MOSFET驱动器。选择用于ADP5050的N沟道MOSFET 必须能配合同步降压调节器工作。一般而言，使用低RDSON N沟道MOSFET可实现更高的效率；建议使用单封装的双 MOSFET(用于通道1和通道2)以节省PCB空间。更多信息， 请参见“低端功率器件选择”部分。 自举电路 ADP5050的各降压调节器均集成一个自举调节器。自举调 节器要求在BSTx和SWx引脚之间放置一个0.1 µF陶瓷电容(X5R 或X7R)，以提供高端MOSFET的栅极驱动电压。 除ENx引脚以外，也可以利用I2C接口(寄存器1，PCTRL)来 使能和禁用各通道。一个通道的开/关状态由该通道的I2C 使能位(CHx_ON)和外部硬件使能引脚(逻辑“和”)控制。 I2C使能位的默认值(CHx_ON = 1)指定通道使能由外部硬件 使能引脚控制。拉低外部ENx引脚将复位通道并迫使对应 的CHx_ON位恢复默认值1，以支持下一次启动(外部ENx 引脚被再次拉高时)。 振荡器 将一个电阻连接在RT引脚与地之间，可将ADP5050的开关 频率(fSW)设置为250 kHz到1.4 MHz的值。RT电阻的值可通 过下式计算： 有源输出放电开关 ADP5050的每个降压调节器均集成一个放电开关，它连接 在开关节点与地之间。当其相关调节器禁用时，开关接通， 有助于使输出电容快速放电。通道1至通道4的放电开关的 典型值为250 Ω。 RRT (kΩ) = [14,822/fSW (kHz)]1.081 图44所示为开关频率(fSW)和RT电阻之间的典型关系。可调 频率特性允许用户在效率与解决方案尺寸之间权衡取舍， 做出适当选择。 各通道的放电开关功能可利用工厂熔丝或I2C接口(寄存器6， OPT_CFG)使能/禁用。 1.6M 精密使能 1.2M FREQUENCY (Hz) ADP5050的每个调节器都有一个使能控制引脚，包括LDO 调节器。使能控制引脚(ENx)具有一个0.8 V基准电压的精密 使能电路。当ENx引脚电压大于0.8 V时，调节器使能。当ENx 引脚电压低于0.725 V时，调节器禁用。内部1 MΩ下拉电阻 可以防止ENx引脚悬空时发生错误。 1.4M 0.8V ENx 1MΩ R1 R2 0 0 20 40 RT RESISTOR (kΩ) 60 80 图44. 开关频率与RT电阻的关系 通道1和通道3的频率可设置为RT引脚所设置的主开关频率 的一半。此设置利用寄存器8进行配置(位7用于通道3，位6 用于通道1)。如果主开关频率低于250 kHz，不建议将通道1 或通道3的频率设置为其一半。 INPUT/OUTPUT VOLTAGE DEGLITCH TIMER 600k 200k 10899-037 INTERNAL ENABLE 800k 400k 利用精密使能阈值电压，很容易控制器件内各通道以及 ADP5050与其它输入/输出电源的时序。借助电阻分压器， 也可以将ENx引脚用作可编程UVLO输入(参见图43)。更多 信息请参见“UVLO输入编程”部分。 ADP5050 1.0M 10899-044 低端器件选择 图43. 一个通道的精密使能图 Rev. 0 | Page 21 of 60 ADP5050 相移 默认情况下，通道1和通道2之间以及通道3和通道4之间的 相移为180°(见图45)。此值可提供反相操作的优势，降低 输入纹波电流和接地噪声。 0° REFERENCE CH1 (½ fSW OPTIONAL) 图47显示了两个配置为频率同步模式的ADP5050：一个 ADP5050器件配置为时钟输出以同步另一个ADP5050器 件。建议使用100 kΩ上拉电阻，防止SYNC/MODE引脚悬空 时发生逻辑错误。 CH2 0°, 90°,180°, OR 270° ADJUSTABLE CH3 (½ fSW OPTIONAL) 270° PHASE SHIFT 10899-040 90° PHASE SHIFT 利用工厂熔丝或I2C接口(寄存器10，HICCUP_CFG)，可将 SYNC/MODE引脚配置为同步时钟输出。当频率等于RT引 脚设置的内部开关频率时，SYNC/MODE引脚产生50%占 空比的正时钟脉冲。从产生同步时钟到通道1开关节点有 一个较短的延迟时间(约为tSW的15%)。 CH4 VREG 100kΩ 图45. 相移图(四个降压调节器) 通 道 2至 通 道 4相 对 于 通 道 1的 相 移 可 利 用 寄 存 器 8的 SW_CFG设置为0˚、90˚、180˚或270˚(参见图46)。通道1和 通道2配置为并联操作时，通道2的开关频率相对于通道1 锁定至180˚相移。 SYNC/MODE ADP5050 SYNC/MODE ADP5050 10899-039 SW 180° PHASE SHIFT 注意，为成功同步，必须将RT引脚所设置的内部开关频率 编程为接近于外部时钟值的值。对于典型应用，频率差建 议小于±15%。 图47. 两个配置为同步模式的ADP5050器件 在图47所示配置中，第一个ADP5050器件的通道1与第二个 ADP5050器件的通道1之间的相移为0˚(参见图48)。 SW1 1 SW2 2 SYNC-OUT AT FIRST ADP5050 SW3 1 3 SW4 CH2 10.0V BW CH4 10.0V BW M400ns A CH1 7.40V 2 SW1 AT SECOND ADP5050 图46. I 2C可配置的90˚相移波形(四个降压调节器) 3 同步输入/输出 ADP5050的开关频率可与250 kHz至1.4 MHz的外部时钟同 步。ADP5050自动检测SYNC/MODE引脚上有无施加外部时 钟，如有，开关频率将平稳过渡至外部时钟的频率。当外部 时钟信号停止时，器件自动切换到内部时钟并继续工作。 Rev. 0 | Page 22 of 60 CH1 2.00V BW CH3 5.00V BW CH2 5.00V BW M400ns A CH1 560mV 图48. 两个以同步模式工作的ADP5050器件的波形 10899-148 CH1 10.0V BW CH3 10.0V BW SW1 AT FIRST ADP5050 10899-146 4 ADP5050 软启动 ADP5050的降压调节器内置软启动电路，启动时输出电压 以可控方式缓升，从而限制浪涌电流。当SS12和SS34引脚 连接至VREG时，各降压调节器的软启动时间为典型值2 ms。 VIN PVIN1 PVIN2 VREG SS12 要将软启动时间设置为2 ms、4 ms或8 ms的值，应在SS12或 SS34引脚与VREG引脚和地之间连接一个电阻分压器(参见 图49)。为了支持特定启动序列或具有大输出电容的值，可 能需要这种配置。 SW1 CHANNEL 1 BUCK REGULATOR (4A) FB1 COMP1 COMP2 EN1 ADP5050 SW2 CHANNEL 2 BUCK REGULATOR (4A) VOUT (UP TO 8A) L1 L2 FB2 10899-042 EN2 VREG 图50. 通道1和通道2并联操作 TOP RESISTOR SS12 OR SS34 当通道1和通道2以并联配置工作时，应按如下方式配置 通道： LEVEL DETECTOR AND DECODER 10899-041 BOTTOM RESISTOR 图49. 用于软启动的电平检测电路 SS12引脚可用来设置通道1和通道2的软启动时间和并联操 作。SS34引脚可用来设置通道3和通道4的软启动时间。表10 给出了设置软启动时间所需的电阻值。 • 通道1和通道2的输入电压和限流设置应设置为相同的值。 • 两个通道均以强制PWM模式工作。 不能使用配置寄存器中与通道2相关的位。这些位包括： 寄存器1的CH2_ON、寄存器3的VID2、寄存器7的OVP2_ ON和SCP2_ON、寄存器8的PHASE2、寄存器13的PWRG2。 并联配置下的电流平衡由内部控制环路进行调节。图51显 示了并联输出配置下的典型电流平衡匹配。 表10. SS12和SS34引脚设置的软启动时间 软启动时间 通道1 通道2 2 ms 2 ms 2 ms 并联 2 ms 8 ms 4 ms 2 ms 4 ms 4 ms 8 ms 2 ms 8 ms 并联 8 ms 8 ms 6 软启动时间 通道3 通道4 2 ms 2 ms 2 ms 4 ms 2 ms 8 ms 4 ms 2 ms 4 ms 4 ms 4 ms 8 ms 8 ms 2 ms 8 ms 8 ms 5 ADP5050支持通道1和通道2两相并联并联操作，以提供高 达8 A的单路输出电流。要将通道1和通道2配置为两相单路 输出的并联操作，请执行以下步骤(参见图50)： 按照表10的规定，使用SS12引脚选择并联操作。 COMP2引脚保持开路。 使用FB1引脚设置输出电压。 将FB2引脚连接到地(忽略FB2)。 将EN2引脚连接到地(忽略EN2)。 3 2 CH1 CH2 IDEAL 1 并联操作 • • • • • 4 0 0 2 4 6 TOTAL OUTPUT LOAD (A) 8 10 10899-151 RBOT (kΩ) N/A 600 500 400 300 200 100 0 CHANNEL CURRENT (A) RTOP (kΩ) 0 100 200 300 400 500 600 N/A 图51. 并联输出配置下的电流平衡，VIN = 12 V，VOUT = 1.2 V， fSW = 600 kHz，FPWM模式 带预充电输出的启动 ADP5050的降压调节器具有预充电启动特性，可防止启动 期间低端FET受损。如果输出电压在调节器开启前已预充 电，则调节器可在内部软启动基准电压超过反馈(FBx)引脚 电压之前防止反向电感电流(该电流会导致输出电容放电)。 Rev. 0 | Page 23 of 60 ADP5050 限流保护 打嗝保护 ADP5050的降压调节器内置峰值电流限制保护电路，可限 制流过高端MOSFET的正电流。功率开关的峰值电流限值 限制可从输入端流向输出端的电流量。可编程限流阈值特 性允许低电流应用使用小尺寸电感。 ADP5050的降压调节器利用打嗝模式实现过流保护(OCP)。 当电感峰值电流达到限流阈值时，高端MOSFET关断，低 端MOSFET开启，直到进入下一个周期。 要配置通道1的限流阈值，应将一个电阻连接在DL1引脚与 地之间；要配置通道2的限流阈值，应将一个电阻连接在 DL2引脚与地之间。表11列出了通道1和通道2的峰值电流 限制阈值设置。 表11. 通道1和通道2的峰值电流限制阈值设置 RILIM1或RILIM2 悬空 47 kΩ 22 kΩ 典型峰值电流限制阈值 4.4 A 2.63 A 6.44 A ADP5050的降压调节器内置负电流限制保护电路，可限制 一定量的负电流流过低端MOSFET。 折频 ADP5050的降压调节器具有折频特性，当输出发生硬短路 时，可防止输出电流失控。折频按如下方式实现： • 如果FBx引脚电压低于目标输出电压的一半，则开关频 率减半。 • 如果FBx引脚电压低于目标输出电压的四分之一，则开 关频率降至其当前值的一半，即fSW的四分之一。 打嗝模式有效时，过流故障计数器会递增。如果过流故 障 计 数 器 达 到 15并 溢 出 (表 示 短 路 状 况 )， 高 端 和 低 端 MOSFET将同时关断。降压调节器在打嗝模式下保持七个 软启动周期，然后尝试从软启动重启。如果短路故障已清 除，调节器将恢复正常工作；否则软启动后重新进入打嗝 模式。 在初始软启动周期中，打嗝保护被屏蔽，以便降压调节器 能在重负载下启动。注意，为确保降压调节器能在重负载 下从打嗝模式恢复，需要精心设计并选择适当的器件。寄 存器10的HICCUPx_OFF位可用来禁用各降压调节器的打 嗝保护。打嗝保护禁用时，折频特性仍可用来防止过流。 闩锁保护 ADP5050的降压调节器有一个可选的闩锁模式，用以保护 器件不受短路和过压等严重问题影响。闩锁模式可通过I2C 接口或工厂熔丝使能。 短路闩锁模式 降低开关频率可使电感电流有更多时间来减小，但也会提 高峰值电流调节期间的纹波电流。这导致平均电流下降， 以阻止输出电流失控。 通过工厂熔丝，或将1写入寄存器7 (LCH_CFG)的SCPx_ON 位，可使能短路闩锁模式。当短路闩锁模式使能且软启动 后保护电路检测到过流状态，降压调节器就会进入打嗝模 式并尝试重启。连续7次尝试重启后，如果调节器仍然处 于故障状况，调节器就会关断。此关断(闩锁)状况只能通 过重新使能通道或复位通道电源才能清除。 最大占空比下的跳脉冲模式 图52显示了短路闩锁保护功能。 在最大占空比条件下，折频使输出受到调节。如果达到最 大占空比(例如当输入电压降低时)，PWM调制器会跳开 1/2的PWM脉冲，导致开关频率折返到一半。如果占空比 进一步提高，PWM调制器将跳开2/3的PWM脉冲，导致开 关频率折返为1/3。折频可提高有效最大占空比，从而降低 输入与输出电压之间的压差。 OUTPUT VOLTAGE SHORT CIRCUIT DETECTED BY COUNTER OVERFLOW ATTEMPT TO RESTART SCP LATCH-OFF FUNCTION ENABLED AFTER 7 RESTART ATTEMPTS TIME 7 × tSS PWRGD WRITE 1 TO CHx_LCH BIT CHx_LCH 图52. 短路闩锁保护 Rev. 0 | Page 24 of 60 10899-045 LATCH OFF THIS REGULATOR LATCH-OFF ADP5050 短路闩锁状态可从寄存器12 LCH_STATUS读取。要清除该 状态位，应将1写入该位(前提是故障不再存在)。该状态位 保持锁存，直到将1写入该位，或者器件由内部VDD上电 复位信号复位。注意，如果打嗝模式禁用，短路闩锁模式 将不起作用。 电源良好功能 过压闩锁模式 各通道的电源良好状态(PWRGx位)可通过I2C接口(寄存器13， STATUS_RD)回读。PWRGx位的值为1时，表示降压调节 器的调节输出电压高于标称输出的90.5%(典型值)。当降压 调节器的调节输出电压低于标称输出的87.2%(典型值)且延 迟时间大于约50 µs时，PWRGx位设为0。 通过工厂熔丝，或将1写入寄存器7 (LCH_CFG)的OVPx_ON位， 可使能过压闩锁模式。过压闩锁阈值为标称输出电压的 124%。当输出电压超过此阈值时，保护电路即检测到过压 状态，调节器关断。此关断(闩锁)状况只能通过重新使能 通道或复位通道电源才能清除。 图53显示了过压闩锁保护功能。 OUTPUT VOLTAGE 124% NOMINAL OUTPUT ADP5050具有一个开漏电源良好输出(PWRGD引脚)，当所 选降压调节器正常工作时，它变为高电平有效。默认情况 下，PWRGD引脚监测通道1的输出电压。订购ADP5050时， 可要求配置其他通道来控制PWRGD引脚(参见表56)。 PWRGD引脚的输出是内部未屏蔽PWRGx信号的逻辑和。 内部PWRGx信号必须为高电平且持续1 ms的验证时间， PWRGD引脚才能变为高电平；如果一个PWRGx信号发生 故 障 ， 则 PWRGD引 脚 毫 无 延 迟 地 变 为 低 电 平 。 控 制 PWRGD引脚的通道(通道1至通道4)由工厂熔丝指定，或通 过I2C接口设置寄存器11 (PWRGD_MASK)的相应位来指定。 中断功能 100% NOMINAL OUTPUT ADP5050为故障状况提供中断输出(nINT引脚)。正常工作 期间，nINT引脚为高电平(应使用外部上拉电阻)。发生故 障状况时，ADP5050拉低nINT引脚，提醒I2C主机处理器 发生了故障状况。 TIME CHx ON WRITE 1 TO CHx_LCH BIT CHx_LCH 10899-046 LATCH-OFF LATCH OFF THIS REGULATOR 图53. 过压闩锁保护 共有6个中断源可触发nINT引脚。默认未配置中断源。要 选择一个或多个中断源来触发nINT引脚，请将寄存器15 INT_MASK中的相应位设为1(参见表48)。 过压闩锁状态可从寄存器12 LCH_STATUS读取。要清除该状 态位，应将1写入该位(前提是故障不再存在)。该状态位保 持锁存，直到将1写入该位，或者器件由内部VDD上电复 位信号复位。 触发nINT引脚时，寄存器14(位[5:0])中的一位或多位设为1。 触发nINT引脚的故障状况可从寄存器14 INT_STATUS读取 (参见表12)。 欠压闭锁(UVLO) 中断 TEMP_INT LVIN_INT PWRG4_INT PWRG3_INT PWRG2_INT PWRG1_INT 表12. 器件中断的故障状况(寄存器14) 欠压闭锁电路监测ADP5050中各降压调节器的输入电压。 若有任何输入电压(PVINx引脚)低于3.78 V(典型值)，相应的 通道就会关断。输入电压升到4.2 V(典型值)以上后，启动软 启动周期，并使能相应的通道(ENx引脚为高电平时)。 注意，通道1(PVIN1引脚)上的UVLO条件的优先级高于其 他通道上的UVLO条件，这意味着，PVIN1电源必须在其 他通道工作之前可用。 说明 结温超过所配置的阈值(通过寄存器9选择) PVIN1电压低于所配置的阈值(通过寄存器9选择) 通道4上检测到电源良好故障 通道3上检测到电源良好故障 通道2上检测到电源良好故障 通道1上检测到电源良好故障 要清除中断，应将1写入寄存器14 (INT_STATUS)的相应位， 将所有ENx引脚拉低，或利用内部VDD上电复位信号复位 器件。读取中断或写入0到该位不会清除中断。 Rev. 0 | Page 25 of 60 ADP5050 热关断 低输入电压检测 ADP5050的结温超过150°C时，热关断电路会关闭除内部线 性调节器以外的IC。极端的结温可能由工作电流高、电路 板设计欠佳或环境温度高等原因引起。热关断有15°C的迟 滞，因此片内温度必须低于135°C，ADP5050才会从热关断 中恢复。器件退出热关断时，各使能通道开始软启动过程。 除欠压闭锁(UVLO)外，ADP5050还提供低输入电压检测电 路来监控PVIN1，此电路比较输入电压与指定的电压阈值。 电压阈值可利用寄存器9 (TH_CFG)，在4.2 V至11.2 V的范围 内以0.5 V的步进设置。与UVLO关断不同的是，低输入电压 检测功能发送警告信号，而不关断器件。当PVIN1输入电 压低于阈值时，寄存器14的状态位LVIN_INT置1。该状态 位保持锁存，直到将1写入该位，所有ENx引脚拉低，或者 器件由内部VDD上电复位信号复位。 过热检测 除热关断保护外，ADP5050还提供过热警告功能，比较结 温与指定的过热阈值：105°、115°或125°。过热阈值在寄存 器9 TH_CFG中配置。与热关断不同的是，过热检测功能发 送警告信号，而不关断器件。当结温超过过热阈值时，寄 存器14的状态位TEMP_INT置1。该状态位保持锁存，直到 将1写入该位，所有ENx引脚拉低，或者器件由内部VDD 上电复位信号复位。 低输入电压检测功能可用来将警告信号发送到主机处理 器。主机检测到低输入电压警告信号后，处理器便可采取 措施来准备应对可能即将发生的UVLO关断。 图55显示了低输入电压警告功能。 INPUT VOLTAGE ON PVIN1 过热检测功能可用来将警告信号发送到主机处理器。主机 检测到过热警告信号后，处理器便可采取措施来准备应对 可能即将发生的热关断。 TIME LOW INPUT VOLTAGE CONDITION DETECTED LVIN_INT (LVIN STATUS) 图54显示了过热警告功能。 图55. 低输入电压警告功能(VIN = 12 V) LDO调节器 JUNCTION TEMPERATURE ADP5050集成通用LDO调节器，具有低静态电流和低压差 特性，提供高达200 mA的输出电流。 115°C (ADJUSTABLE) LDO调节器采用1.7 V至5.5 V的输入电压工作。宽电源范围 使得该调节器适合于LDO电源电压来自一个降压调节器的 级联配置。LDO输出电压通过外部电阻分压器设置(参见 图56)。 NORMAL TEMPERATURE 1.7V TO 5.5V PVIN5 C1 1µF 图54. 过热警告功能 VOUT5 RA LDO C2 1µF FB5 RB EN5 10899-049 OVERHEAT CONDITION DETECTED 10899-047 TIME TEMP_INT (HEAT STATUS) 10.7V (ADJUSTABLE) 12V INPUT VOLTAGE 10899-048 热关断状态可通过I2C接口(寄存器12 LCH_STATUS)读取。 检测到热关断时，TSD_LCH位(位4)置1。要清除该状态 位，应将1写入该位(前提是故障不再存在)。该状态位保持 锁存，直到将1写入该位，或者器件由内部VDD上电复位 信号复位。 图56. 200 mA LDO调节器 LDO调节器使用1 μF小陶瓷输入和输出电容，可提供高电源 抑制比(PSRR)、低输出噪声和出色的线路与负载瞬态响应。 Rev. 0 | Page 26 of 60 ADP5050 I2C接口 ADP5050具有一个I2C兼容串行接口，用于控制电源管理模 块和回读系统状态(参见图57)。I2C接口工作时钟频率最高 达400 kHz。 VDD VDDIO UVLO_VDDIO VDDIO VDD VDD VDD I2C REGISTER SCL VDDIO SDA LEVEL SHIFTER ADP5050的默认7位I2C芯片地址为0x48(二进制为1001000)。 利用可选的A0引脚可以配置不同的I2C地址，它可取代引 脚20的电源良好功能。(有关获得引脚20用作A0引脚的 ADP5050型号的信息，请联系当地的ADI公司办事处或代 理商)。 A0引脚允许两个ADP5050器件在同一I2C通信总线上使用。 图58显示了利用A0引脚配置为不同I2C地址的两个ADP5050 器件。 I2C INTERFACE TRIM DATA SCP/OVP 10899-051 VDDIO I2C地址 VDDIO VDDIO 图57. I C接口模块图 2 SCL 注意，ADP5050不响应广播。ADP5050支持多个主机，但 如果器件处于读取模式，则只有一个主机能够访问，直到 数据传输完成为止。 VREG I2C ADDRESS = 0x48 I2C ADDRESS = 0x49 10899-050 A0 A0 图58. 配置为不同I C地址的两个ADP5050器件 (A0功能取代引脚20的PWRGD功能) 2 SDA和SCL引脚 串行数据在SCL的上升沿传输。读取模式下，读取数据在 SDA引脚产生。 SDA SDA I 2 C串 行 接 口 可 用 来 访 问 ADP5050的 内 部 寄 存 器 。 有 关 ADP5050寄存器的详细信息，请参见“寄存器映射”部分。 ADP5050有两个专用I2C接口引脚：SDA和SCL。SDA是开 漏线，用于接收和传输数据。SCL是输入线，用于接收时 钟信号。利用外部电阻将这些引脚上拉至VDDIO电源。 SCL 自清零寄存器位 寄存器12和寄存器14是包含自清零寄存器位的状态寄存器。 将1写入状态位时，这些位自动清零。因此，无需将0写入 状态位以清除它。 Rev. 0 | Page 27 of 60 ADP5050 I2C接口时序图 子地址用于选择ADP5050中的一个用户寄存器。ADP5050 发送数据到子地址指定的寄存器，或读出指定寄存器的 数据。 图59显示了I C写操作的时序图。图60显示了I C读操作的 时序图。 2 2 SCL 0 0 0 A7 A6 A5 A4 A3 A2 A1 A0 CHIP ADDRESS D7 D6 D5 D4 D3 D2 D1 D0 0 SUBADDRESS WRITE DATA OUTPUT BY PROCESSOR ACK BY SLAVE 1 ACK BY SLAVE 0 WRITE ACK BY SLAVE 0 START 1 STOP A6 A5 A4 A3 A2 A1 A0 R/W SDA OUTPUT BY ADP5050 10899-052 NOTES 1. MAXIMUM SCL FREQUENCY IS 400kHz. 2. NO RESPONSE TO GENERAL CALLS. 图59. I 2C写入寄存器 SCL 0 CHIP ADDRESS 0 A6 A5 A4 A3 A2 A1 A0 R/W A7 A6 A5 A4 A3 A2 A1 A0 0 1 SUBADDRESS 0 0 1 0 0 CHIP ADDRESS OUTPUT BY PROCESSOR OUTPUT BY ADP5050 D7 D6 D5 D4 D3 D2 D1 D0 1 READ DATA 10899-053 NOTES 1. MAXIMUM SCL FREQUENCY IS 400kHz. 2. NO RESPONSE TO GENERAL CALLS. 0 STOP 0 NO ACK BY MASTER TO STOP READING 1 READ 0 ACK BY SLAVE 0 WRITE ACK BY SLAVE START 1 ACK BY SLAVE A6 A5 A4 A3 A2 A1 A0 R/W SDA 图60. I 2C读取寄存器 Rev. 0 | Page 28 of 60 ADP5050 应用信息 ADIsimPower设计工具 ADIsimPower™设计工具集支持ADP5050。ADIsimPower是 一个工具集合，可以根据特定设计目标产生完整的电源设 计。利用这些工具，用户只需几分钟就能生成完整原理图 和物料清单并计算性能。ADIsimPower可以考虑IC和所有 真实外部器件的工作条件与限制，并针对成本、面积、效 率 和 器 件 数 量 优 化 设 计 。 ADIsimPower工 具 可 通 过 www.analog.com/ADIsimPower网站获得，用户可以通过该 工具申请未填充的电路板。 可调输出电压编程 通过输出电压与FBx引脚之间的一个电阻分压器，可从外 部设置ADP5050的输出电压。为降低反馈偏置电流对输出 电压精度的影响，应确保分压器的底部电阻不能太大，建 议使用50 kΩ以下的值。 输出电压设置的方程式为： VOUT = VREF × (1 + (RTOP/RBOT)) 其中： VOUT为输出电压。 VREF为反馈基准电压：通道1至通道4为0.8 V，通道5为0.5 V。 RTOP为VOUT到FB之间的反馈电阻。 RBOT为FB到地之间的反馈电阻。 对于固定输出选项，无需电阻分压器。每个通道都有VIDx 位来设置特定范围的输出电压(见表9)。如需其它固定输出 电压(默认VID码)，请联系当地的ADI公司办事处或代理商。 电压转换限制 对于给定的输入电压，由于最小导通时间和最小关断时间 的原因，输出电压有上下限。 输入电压和开关频率给定时的最小输出电压受最短导通时 间的限制。通道1和通道2的最小导通时间为117 ns(典型值)； 通道3和通道4的最小导通时间为90 ns(典型值)。结温越高， 则最小导通时间越长。 注意，在强制PWM模式下，当超过最小导通时间限值 时，通道1和通道2可能会超过标称输出电压。避免此问题 需要精心选择开关频率。 在连续导通模式(CCM)下，给定输入电压和开关频率，则 最小输出电压的计算公式如下： VOUT_MIN = VIN × tMIN_ON × fSW − (RDSON1 − RDSON2) × IOUT_MIN × tMIN_ON × fSW − (RDSON2 + RL) × IOUT_MIN (1) 其中： VOUT_MIN为最小输出电压。 tMIN_ON为最小导通时间。 fSW为开关频率。 RDSON1为高端MOSFET的导通电阻。 RDSON2为低端MOSFET的导通电阻。 IOUT_MIN为最小输出电流。 RL为输出电感的电阻。 输入电压和开关频率给定时的最大输出电压受最短关断时 间和最大占空比的限制。注意，折频特性可通过降低开关 频率来提高有效最大占空比，从而降低输入与输出电压之 间的压差(参见“折频”部分)。 给定输入电压和开关频率，则最大输出电压的计算公式 如下： VOUT_MAX = VIN × (1 − tMIN_OFF × fSW) − (RDSON1 − RDSON2) × IOUT_MAX × (1 − tMIN_OFF × fSW) − (RDSON2 + RL) × IOUT_MAX (2) 其中： VOUT_MAX为最大输出电压。 tMIN_OFF为最小关断时间。 fSW为开关频率。 RDSON1为高端MOSFET的导通电阻。 RDSON2为低端MOSFET的导通电阻。 IOUT_MAX为最大输出电流。 RL为输出电感的电阻。 如公式1和公式2所示，降低开关频率可减少最小导通时间 和关断时间的限制。 限流设置 ADP5050的通道1和通道2有三种可选的限流阈值。确保选 定的限流值大于电感的峰值电流IPEAK。通道1和通道2的限 流配置参见表11。 Rev. 0 | Page 29 of 60 ADP5050 软启动设置 ADP5050的降压调节器内置软启动电路，启动时输出电压 以可控方式缓升，从而限制浪涌电流。要将软启动时间设 置为2 ms、4 ms或8 ms的值，应在SS12或SS34引脚与VREG 引脚和地之间连接一个电阻分压器(参见“软启动”部分)。 表13. 推荐电感 供应商 Coilcraft 电感选择 电感值取决于开关频率、输入电压、输出电压和电感纹波 电流。使用小电感值可产生较快的瞬态响应，但会因为电 感纹波电流较大而降低效率。使用大电感值则会实现较小 的纹波电流和较高的效率，但会导致瞬态响应变慢。因此， 需要在瞬态响应和效率之间进行权衡。原则上讲，电感纹 波电流ΔIL通常设置为最大负载电流的30%到40%。电感值 计算公式如下： TOKO L = [(VIN − VOUT) × D]/(ΔIL × fSW) 其中： VIN为输入电压。 VOUT为输出电压。 D为占空比(D = VOUT/VIN)。 ΔIL为电感纹波电流。 fSW为开关频率。 产品型号 XFL4020-102 XFL4020-222 XFL4020-332 XFL4020-472 XAL4030-682 XAL4040-103 XAL6030-102 XAL6030-222 XAL6030-332 XAL6060-472 XAL6060-682 FDV0530-1R0 FDV0530-2R2 FDV0530-3R3 FDV0530-4R7 ISAT (A) 5.4 3.7 2.9 2.7 3.6 2.8 23 15.9 12.2 10.5 9.2 11.2 7.1 5.5 4.6 IRMS (A) 11 8.0 5.2 5.0 3.9 2.8 18 10 8.0 11 9.0 9.1 7.0 5.3 4.2 DCR (mΩ) 10.8 21.35 34.8 52.2 67.4 84 5.62 12.7 19.92 14.4 18.9 9.4 17.3 29.6 46.6 尺寸 (mm) 4×4 4×4 4×4 4×4 4×4 4×4 6×6 6×6 6×6 6×6 6×6 6.2 × 5.8 6.2 × 5.8 6.2 × 5.8 6.2 × 5.8 输出电容选择 选择的输出电容会影响输出电压纹波和稳压器的环路动态 特性。例如，在输出端出现负载阶跃瞬态期间，当负载突 然增加时，输出电容向负载供电，直到控制环路可以提高 电感电流，此电流可造成输出电压欠冲。 ADP5050在电流环路中使用内部斜率补偿，以防止当占空 比大于50%时产生次谐波振荡。 可通过以下公式计算达到欠冲(压降)要求所需的输出电容： COUT _ UV = 电感峰值电流可通过以下公式计算： IPEAK = IOUT + (ΔIL/2) 电感的饱和电流必须大于峰值电感电流。对于具有快速饱 和特性的铁氧体磁芯电感，应确保电感饱和电流额定值大 于降压调节器的限流阈值，以防止电感饱和。 电感的RMS电流可通过以下公式计算： I RMS = I OUT 2 + 值 (µH) 1.0 2.2 3.3 4.7 6.8 10 1.0 2.2 3.3 4.7 6.8 1.0 2.2 3.3 4.7 ∆I L 2 12 K UV × ∆I STEP 2 × L 2 × (VIN − VOUT ) × ∆VOUT _ UV 其中： KUV为系数值(通常设置为2)。 ΔISTEP为负载阶跃。 ΔVOUT_UV为容许的输出电压欠冲。 再举一例说明输出电容对调节器环路动态特性的影响：从 输出端突然移除负载时，电感中存储的能量会涌入输出电 容，导致输出电压过冲。 可通过以下公式计算达到过冲要求所需的输出电容： 建议使用屏蔽铁氧体磁芯材料，以实现低铁损、低EMI。 表13列出了推荐电感。 COUT _ OV = (V OUT K OV × ∆I STEP 2 × L + ∆VOUT_OV )2 − VOUT 2 其中： KOV为系数值(通常设置为2)。 ΔISTEP为负载阶跃。 ΔVOUT_OV为容许的输出电压过冲。 Rev. 0 | Page 30 of 60 ADP5050 输出电压纹波由输出电容的ESR及其电容值决定。使用以 下公式选择能达到输出纹波要求的电容： COUT _ RIPPLE = RESR = ∆I L 8 × f SW × ∆VOUT _ RIPPLE PFET_LOW = IOUT2 × RDSON × (1 − D) ∆VOUT _ RIPPLE 其中： RDSON为低端MOSFET的导通电阻。 D为占空比(D = VOUT/VIN)。 ∆I L 其中： ΔIL为电感纹波电流。 fSW为开关频率。 ΔVOUT_RIPPLE为容许的输出电压纹波。 RESR是该输出电容的等效串联电阻。 表 14列 出 了 各 种 限 流 设 置 的 推 荐 双 MOSFET。 应 确 保 MOSFET能够处理功率损耗造成的散热问题。 表14. 推荐的双MOSFET 选择COUT_UV、COUT_OV和COUT_RIPPLE给定的最大输出电容，以 同时满足负载瞬态和输出纹波要求。 所选输出电容的电压额定值必须大于输出电压。输出电容 的最小电流有效值额定值可通过以下公式确定： I COUT _ rms = 当高端MOSFET关断时，低端MOSFET提供电感电流。对 于低占空比应用而言，多数时候是低端MOSFET提供该电 流。要实现较高的效率，必须选择低导通电阻MOSFET。 低端MOSFET的功率导通损耗可通过以下公式计算： ∆I L 12 供应商 IR Fairchild Vishay 输入电容选择 输入去耦电容可衰减输入端的高频噪声，并充当储能库。 使用陶瓷电容并将其靠近PVINx引脚放置。由输入电容、 高端NFET和低端NFET组成的环路必须尽可能小。输入电 容的电压额定值必须大于最大输入电压。确保输入电容的 RMS电流额定值大于下式计算值： AOS I CIN _ rms = I OUT × D × (1 − D ) 产品型号 IRFHM8363 IRLHS6276 FDMA1024 FDMB3900 FDMB3800 FDC6401 Si7228DN Si7232DN Si7904BDN Si5906DU Si5908DC SiA906EDJ AON7804 AON7826 AO6800 AON2800 VDS (V) 30 20 20 25 30 20 30 20 20 30 20 20 30 20 30 20 ID (A) 10 3.4 5.0 7.0 4.8 3.0 23 25 6 6 5.9 4.5 22 22 3.4 4.5 RDSON (mΩ) 20.4 45 54 33 51 70 25 16.4 30 40 40 46 26 26 70 47 Qg (nC) 6.7 3.1 5.2 11 4 3.3 4.1 12 9 8 5 3.5 7.5 6 4.7 4.1 尺寸 (mm) 3×3 2×2 2×2 3×2 3×2 3×3 3×3 3×3 3×3 3×2 3×2 2×2 3×3 3×3 3×3 2×2 其中，D为占空比(D = VOUT/VIN)。 UVLO输入编程 低端功率器件选择 精密使能输入可用于设置输入电压的欠压闭锁阈值，如图43 所示。为降低内部1 MΩ下拉电阻容差对输入电压精度的影 响，应确保分压器的底部电阻不能太大，建议使用50 kΩ以 下的值。 通道1和通道2集成了低端MOSFET驱动器，可用于驱动低 端N沟道MOSFET (NFET)。低端N沟道MOSFET的选择会影响 降压调节器的性能。 选择的MOSFET必须满足以下要求： • 漏源电压(VDS)必须高于1.2 × VIN。 • 漏极电流(ID)必须大于1.2 × ILIMIT_MAX，其中ILIMIT_MAX为选 定的最大限流阈值。 • VGS = 4.5 V时，所选MOSFET可以完全导通。 • 栅极电荷总量(Qg，VGS = 4.5 V)必须少于20 nC。较低的 Qg特性可提供较高的效率。 精密导通阈值为0.8 V。可编程VIN启动电压的电阻分压器计算 如下： VIN_STARTUP = (0.8 nA + (0.8 V/RBOT_EN)) × (RTOP_EN + RBOT_EN) 其中： RTOP_EN为VIN与EN之间的电阻。 RBOT_EN为EN引脚与地之间的电阻。 Rev. 0 | Page 31 of 60 ADP5050 补偿器件设计 对于峰值电流模式控制架构，可将功率级简化为向输出电 容和负载电阻供应电流的压控电流源。该简化环路包括一 个域极和输出电容ESR造成的零点。控制到输出传递函数 如下列公式所示：   s 1 +   2 × π × f z  V (s ) Gvd (s) = OUT = AVI × R ×    VCOMP (s) s 1 +    2 × π × f p   fz = fp = 1. 确定截止穿越频率(f C )。通常情况下，f C 介于f SW /12和 fSW/6之间。 2. RC的计算公式如下： RC = CC = 1 2 × π × RESR × COUT 2 × π × (R + R ESR ) × COUT CCP = VOUT AVI CCP – 降压调节器功耗 各降压调节器的功耗(PLOSS)包括功率开关导通损耗(PCOND)、 开关损耗(PSW)和转换损耗(PTRAN)。还存在其它功耗源，但 在涉及到散热限制的高输出负载电流应用中，这些损耗一 般不太重要。 PLOSS = PCOND + PSW + PTRAN 10899-054 RESR 图61. 简化的峰值电流模式控制小信号电路 功率开关导通损耗(PCOND) 功率开关导通损耗是由于输出电流流经具有内部导通电阻 (RDSON)的高端和低端功率开关而造成的。 使用以下公式估算功率开关导通损耗： PCOND = (RDSON_HS × D + RDSON_LS × (1 − D)) × IOUT2 补偿器件RC和CC形成零点，RC和可选的CCP形成可选极点。 闭环传递公式如下所示： TV (s) = RBOT RBOT + RTOP × −gm CC + CCP × RC 使用以下公式估算降压调节器的功耗： COUT R CC RESR × COUT PD = PBUCK1 + PBUCK2 + PBUCK3 + PBUCK4 + PLDO RTOP RC RC ADP5050的总功耗可简化为： VOUT + (R + RESR ) × COUT 功耗 ADP5050将跨导放大器用作误差放大器来补偿该系统。图61 显示了简化的峰值电流模式控制小信号电路。 VCOMP 0.8 V × g m × AVI 4. CCP是可选的。它可用于取消输出电容的ESR引起的零点。 CCP的计算公式如下： 1 – gm + 2 × π ×VOUT × COUT × f C 3. 将补偿零点放置在域极(fP)处。CC的计算公式如下： 其中： AVI = 10 A/V(通道1或通道2)、3.33 A/V(通道3或通道4)。 R为负载电阻。 RESR是该输出电容的等效串联电阻。 COUT为输出电容。 RBOT 以下准则说明对于陶瓷输出电容应用如何选择补偿器件RC、 CC和CCP。 1 + RC × CC × s  R ×C ×C  s × 1 + C C CP × s    CC + CCP   × Gvd(s) 其中： RDSON_HS为高端MOSFET的导通电阻。 RDSON_LS为低端MOSFET的导通电阻。 D为占空比(D = VOUT/VIN)。 Rev. 0 | Page 32 of 60 ADP5050 开关损耗(PSW) 开关损耗与驱动器消耗的电流有关，驱动器以开关频率开 通和关断功率器件。每次功率器件栅极开通或关断时，驱 动器就会将一定的电荷从输入电源传输到栅极，再从栅极 传输到地。使用以下公式估算开关损耗： PSW = (CGATE_HS + CGATE_LS) × VIN2 × fSW 其中： CGATE_HS为高端MOSFET的栅极电容。 CGATE_LS为低端MOSFET的栅极电容。 fSW为开关频率。 LDO调节器功耗 LDO调节器的功耗通过下式计算： PLDO = [(VIN − VOUT) × IOUT] + (VIN × IGND) 其中： VIN和VOUT分别为LDO调节器的输入和输出电压。 IOUT为LDO调节器的负载电流。 IGND为LDO调节器的地电流。 在ADP5050中，地电流引起的功耗相当小，可忽略不计。 结温 转换损耗(PTRAN) 转换损耗是由于高端MOSFET无法即时接通或断开造成的。 在 开 关 节 点 转 换 期 间 ， MOSFET提 供 所 有 电 感 电 流 。 MOSFET的源漏电压为输入电压的一半，由此便产生功率 损耗。转换损耗随负载和输入电压的提高而提高，每个开 关周期发生两次。使用以下公式估算转换损耗： PTRAN = 0.5 × VIN × IOUT × (tR + tF) × fSW 芯片的结温为环境温度与功耗引起的封装内温升之和，如 下式所示： TJ = TA + TR 其中： TJ为结温。 TA为环境温度。 TR为功耗引起的封装温度升幅。 封装的温升与封装功耗成正比。其比例常数就是芯片的结 到环境温度之间的热阻，如下式所示： 其中： tR为开关节点的上升时间。 tF为开关节点的下降时间。 TR = θJA × PD 热关断 通道1和通道2仅在内部高端MOSFET导通时存储电感电流 值，因此，ADP5050会消耗少量功率(以及少量输入均方根 电流)，从而降低热限制。 不过，当通道1和通道2在最大负载、高环境温度、高占空 比下工作时，输入均方根电流可能变得非常大，导致结温 超出125°C的最大结温。如果结温超过150°C，调节器就会 进入热关断状态，当结温低于135°C时才恢复工作。 其中： TR是封装的温度升幅。 θJA是从芯片结到封装环境温度的热阻(见表6)。 PD是封装内的功耗。 一个非常重要的考虑因素是热阻值基于4层4 inch × 3 inch、 2.5 oz铜PCB(符合JEDEC标准)，而实际应用所用PCB的尺寸 和层数可能不同。 必须尽可能多地使用铜，以利于器件散热。暴露于空气中 的铜的散热效果优于内层中使用的铜。使用多个过孔将裸 露焊盘连接到接地层。 Rev. 0 | Page 33 of 60 ADP5050 设计示例 本部分通过一个例子说明通道1的设计步骤和所需的外部 器件。表15列出了该例的设计要求。 表15. 通道1的设计要求示例 参数 输入电压 输出电压 输出电流 输出纹波 负载瞬变 技术规格 VPVIN1 = 12 V ± 5% VOUT1 = 1.2 V IOUT1 = 4 A ∆VOUT1_RIPPLE = 12 mV(CCM模式) ±5%，20%至80%负载瞬变，1 A/μs 设置电流限值 对于4 A输出工作电流而言，峰值限流典型值为6.44 A。本 例选择RILIM1 = 22 kΩ(见表11)。更多信息参见“限流保护”部分。 选择电感 将峰峰值电感纹波电流ΔIL设置为最大输出电流的35%。使 用以下公式估算电感值： L = [(VIN − VOUT) × D]/(ΔIL × fSW) 虽然本例显示的是通道1的逐步设计程序，但该程序适用 于所有其它降压调节器通道(通道2至通道4)。 设置开关频率 第一步是确定ADP5050设计的开关频率。一般而言，开关 频率越高，则所需的器件值越低，因而解决方案尺寸越小； 开关频率越低，则开关损耗越低，因而转换效率越高。 将一个电阻连接在RT引脚与地之间，可将ADP5050的开关 频率设置为250 kHz到1.4 MHz的值。所选电阻允许用户在 效率与解决方案尺寸之间权衡取舍，做出适当选择。(更多 信息参见“振荡器”部分。)然而，必须通过检查最小导通时 间和最小关断时间所施加的电压转换限制，来确定最高支 持的开关频率(参见“电压转换限制”部分)。 本设计示例使用600 kHz的开关频率来实现小尺寸解决方案 和高转换效率的良好组合。要将开关频率设置为600 kHz， 请使用以下公式来计算电阻值RRT： RRT (kΩ) = [14,822/fSW (kHz)]1.081 因此，选择标准电阻RRT = 31.6 kΩ。 设置输出电压 选择10 kΩ底部电阻(RBOT)，然后通过以下公式计算顶部反馈 电阻： RBOT = RTOP × (VREF/(VOUT − VREF)) 其中： VREF为0.8 V(对于通道1)。 VOUT为输出电压。 其中： VIN = 12 V。 VOUT = 1.2 V。 D为占空比(D = VOUT/VIN = 0.1)。 ΔIL = 35% × 4 A = 1.4 A. fSW = 600 kHz。 由此得到L值为1.28 µH。最接近的标准电感值为1.5 µH；因 此，电感纹波电流ΔIL为1.2 A。 电感峰值电流可通过以下公式计算： IPEAK = IOUT + (ΔIL/2) 针对该电感计算的峰值电流为4.6 A。 电感的RMS电流可通过以下公式计算： I RMS = I OUT 2 + ∆I L 2 12 该电感的RMS电流约为4.02 A。 因此，需要一个最小RMS电流额定值为4.02 A、最小饱和电 流额定值为4.6 A的电感。然而，为防止电感在限流条件下 达到饱和点，电感饱和电流宜高于最大峰值电流限值(典型 值7.48 A)，以实现可靠工作。 基于这些要求和建议，本设计选择DCR为13.5 mΩ的TOKO FDV0530-1R5。 要将输出电压设置为1.2 V，应选择以下电阻值：R TOP = 4.99 kΩ，RBOT = 10 kΩ。 Rev. 0 | Page 34 of 60 ADP5050 选择标准器件：RC = 15 kΩ，CC = 2.7 nF。CCP是可选的。 输出电容必须满足输出电压纹波和负载瞬态响应要求。要 满足输出电压纹波要求，可使用以下公式计算ESR和电容： 图62显示了1.2 V输出轨的波特图。穿越频率为62 kHz，相 位裕量为58°。图63显示负载瞬态响应波形。 100 120 80 90 ∆VOUT _ RIPPLE 60 60 ∆I L 40 30 20 0 计算的电容COUT_RIPPLE为20.8 µF，计算的RESR为10 mΩ。 要满足±5%的过冲和欠冲要求，可使用以下公式计算电容： COUT _ UV = K UV × ∆I STEP 2 × L 2 × (VIN − VOUT ) × ∆VOUT _ UV COUT _ OV = –30 –20 –60 –40 –90 –60 –120 –80 CROSS FREQUENCY: 62kHz PHASE MARGIN: 58° –100 1k 10k K OV × ∆I STEP 2 × L (V 0 2 2 OUT + ∆VOUT_OV ) − VOUT –150 100k 1M –180 FREQUENCY (Hz) 估算时，使用KOV = KUV = 2。因此，COUT_OV = 117 μF，COUT_UV = 13.3 μF。 10899-161 R ESR = MAGNITUDE (dB) ∆I L 8 × f SW × ∆VOUT _ RIPPLE COUT _ RIPPLE = PHASE (Degrees) 选择输出电容 图62. 1.2 V输出的波特图 输出电容ESR应小于13.3 mΩ，输出电容应大于117 μF。建议 使用三个陶瓷电容(47 µF、X5R、6.3 V)，例如ESR为2 mΩ的 Murata GRM21BR60J476ME15。 VOUT 1 选择低端MOSFET 对于高效率解决方案，必须选择低RDSON N沟道MOSFET。 MOSFET击穿电压(VDS)必须大于1.2 × VIN，漏极电流必须大 于1.2 × ILIMIT_MAX。 IOUT 通道1和通道2建议使用20 V、双N沟道MOSFET，例如Vishay Si7232DN。驱动器电压为4.5 V时，Si7232DN的R DSON 为 16.4 mΩ，栅极电荷总量为12 nC。 CH1 50.0mV BW M200µs CH4 2.00A Ω BW A CH4 2.32A 10899-162 4 图63. 1.2 V输出的0.8 A至3.2 A负载瞬态响应 设计补偿网络 为了获得更好的负载瞬态响应和稳定性能，应将穿越频率 fC设置为fSW/10。本例中，fSW设置为600 kHz；因此，将fC设 置为60 kHz。 选择软启动时间 对于1.2 V输出轨，47 μF陶瓷输出电容值降至40 μF。 SS12引脚可用来设置2 ms、4 ms或8 ms的软启动时间，并 且也可用来配置通道1和通道2的并联操作。更多信息参见 “软启动”部分和表10。 RC = 2 × π × 1.2 V × 3 × 40 µ F × 60 kHz CC = CCP = 0.8 V × 470 µS × 10 A/V (0.3 Ω + 0.001 Ω) × 3 × 40 µ F 14.4 k Ω 0.001 Ω × 3 × 40 µ F 14.4 k Ω = 14.4 k Ω 软启动特性允许输出电压以受控方式缓慢提高，从而避免 软启动期间出现输出电压过冲现象，同时限制浪涌电流。 选择输入电容 = 2.51 nF 输入电容应选择最小值为10 µF的陶瓷电容，并且靠近PVIN1 引脚放置。本例中，建议使用一个10 µF、X5R、25 V陶瓷 电容。 = 8.3 pF Rev. 0 | Page 35 of 60 ADP5050 推荐外部器件 表16列出了ADP5050通道1和通道2针对4 A应用的推荐外部器件。表17列出了通道3和通道4针对1.2 A应用的推荐外部器件。 表16. 通道1和通道2针对4 A典型应用的推荐外部器件 (±1%输出纹波、±7.5%容差、~60%阶跃瞬态) fSW (kHz) 300 IOUT (A) 4 600 4 1000 4 1 2 3 VIN (V) 12 (or 5) 12 (or 5) 12 (or 5) 12 (or 5) 12 (or 5) 12 12 (or 5) 12 (or 5) 12 (or 5) 12 (or 5) 12 (or 5) 12 5 5 12 (or 5) 12 (or 5) 12 (or 5) 12 VOUT (V) 1.2 1.5 1.8 2.5 3.3 5.0 1.2 1.5 1.8 2.5 3.3 5.0 1.2 1.5 1.8 2.5 3.3 5.0 L (µH) 3.3 3.3 3.3 4.7 6.8 6.8 1.5 1.5 2.2 2.2 3.3 3.3 1.0 1.0 1.0 1.5 1.5 2.2 COUT (µF) 2 × 1001 2 × 1001 3 × 472 3 × 472 3 × 472 473 2 × 472 2 × 472 2 × 472 2 × 472 2 × 472 473 2 × 472 2 × 472 472 472 472 473 RTOP (kΩ) 4.99 8.87 12.7 21.5 31.6 52.3 4.99 8.87 12.7 21.5 31.6 52.3 4.99 8.87 12.7 21.5 31.6 52.3 RBOT (kΩ) 10 10.2 10.2 10.2 10.2 10 10 10.2 10.2 10.2 10.2 10 10 10.2 10.2 10.2 10.2 10 RC (kΩ) 10 10 6.81 10 10 4.7 10 10 10 10 15 10 15 15 10 10 10 15 CC (pF) 4700 4700 4700 4700 4700 4700 2700 2700 2700 2700 2700 2700 1500 1500 1500 1500 1500 1500 Dual FET Si7232DN Si7232DN Si7232DN Si7232DN Si7232DN Si7232DN Si7232DN Si7232DN Si7232DN Si7232DN Si7232DN Si7232DN Si7232DN Si7232DN Si7232DN Si7232DN Si7232DN Si7232DN 100 µF电容：Murata GRM31CR60J107ME39(6.3 V、X5R、1206)。 47 µF电容：Murata GRM21BR60J476ME15(6.3 V、X5R、0805)。 47 µF电容：Murata GRM31CR61A476ME15(10 V、X5R、1206)。 表17. 通道3和通道4针对1.2A典型应用的推荐外部器件 (±1%输出纹波、±7.5%容差、~60%阶跃瞬态) fSW (kHz) 300 IOUT (A) 1.2 600 1.2 1000 1.2 1 2 VIN (V) 12 (or 5) 12 (or 5) 12 (or 5) 12 (or 5) 12 (or 5) 12 12 (or 5) 12 (or 5) 12 (or 5) 12 (or 5) 12 (or 5) 12 5 12 (or 5) 12 (or 5) 12 (or 5) 12 (or 5) 12 VOUT (V) 1.2 1.5 1.8 2.5 3.3 5.0 1.2 1.5 1.8 2.5 3.3 5.0 1.2 1.5 1.8 2.5 3.3 5.0 L (µH) 10 10 15 15 22 22 4.7 6.8 6.8 10 10 10 2.2 3.3 4.7 4.7 6.8 6.8 COUT (µF) 2 × 221 2 × 221 2 × 221 2 × 221 2 × 221 222 221 221 221 221 221 222 221 221 221 221 221 222 22 µF电容：Murata GRM188R60J226MEA0(6.3 V、X5R、0603)。 22 µF电容：Murata GRM219R61A226MEA0(10 V、X5R、0805)。 Rev. 0 | Page 36 of 60 RTOP (kΩ) 4.99 8.87 12.7 21.5 31.6 52.3 4.99 8.87 12.7 21.5 31.6 52.3 4.99 8.87 12.7 21.5 31.6 52.3 RBOT (kΩ) 10 10.2 10.2 10.2 10.2 10 10 10.2 10.2 10.2 10.2 10 10 10.2 10.2 10.2 10.2 10 RC (kΩ) 6.81 6.81 6.81 6.81 6.81 6.81 6.81 6.81 6.81 6.81 6.81 6.81 10 10 10 10 10 15 CC (pF) 4700 4700 4700 4700 4700 4700 2700 2700 2700 2700 2700 2700 1800 1800 1800 1800 1800 1800 ADP5050 电路板布局建议 • 将输入电容、电感、MOSFET、输出电容和自举电容靠 近IC放置。 • 使用短而粗的走线将输入电容连接到PVINx引脚，并使 用专用电源地连接输入和输出电容地，使连接长度最小。 • 需要时，使用多个大电流过孔将PVINx、PGNDx和SWx 连接到其他电源层。 • 使用短而粗的走线将电感连接到SWx引脚和输出电容。 • 确保高电流环路的走线尽可能短而宽。图64显示高电流 路径。 • 最大限度增加裸露焊盘的接地金属量，并在器件侧使用 尽可能多的过孔以加强散热。 • 地层通过多个过孔连接到器件侧的地上，以进一步减少 敏感电路节点上的噪声干扰。 • 去耦电容应靠近VREG和VDD引脚。 • 频率设置电阻应靠近RT引脚。 • 分开电阻分压器应靠近FBx引脚。此外，应使FBx走线 远离高电流走线和开关节点，以避免噪声影响。 • 在板面积受限的情况下，采用0402或0603尺寸的电阻和 电容可实现最小尺寸解决方案。 VIN PVINx BSTx VOUT SWx ADP5050 DLx ENx GND FBx 10899-055 要使ADP5050获得最佳性能，良好的线路板布局至关重要 (见图65)。不良的布局会影响器件的调节和稳定性，以及 电磁干扰(EMI)和电磁兼容(EMC)性能。良好的PCB布局应 参照以下原则： 10899-163 图64. 带高电流走线(显示为蓝色)的典型电路 图65. ADP5050典型PCB布局布线 Rev. 0 | Page 37 of 60 ADP5050 典型应用电路 ADP5050 SYNC/MODE VREG VDD C0 1.0µF C1 1.0µF INT VREG OSCILLATOR 100mA RT C2 10µF COMP1 2.7nF 6.81kΩ EN1 VREG CHANNEL 1 BUCK REGULATOR (1.2A/2.5A/4A) SW1 DL1 PGND VOUT1 2.2µH C4 47µF 1.1V TO 1.3V/2.5A (DVS) SiA906EDJ (46mΩ) VCORE PROCESSOR VDDIO DL2 6.81kΩ EN2 CHANNEL 2 BUCK REGULATOR (1.2A/2.5A/4A) COMP3 6.81kΩ EN3 5V REG L2 VOUT2 4.7µH C7 47µF SW2 BST2 C6 0.1µF FB2 PVIN3 VREG Q1 L1 Q2 COMP2 2.7nF C3 0.1µF 5V REG SS12 C5 10µF C8 10µF nINT BST1 PVIN2 2.7nF 31.6kΩ FB1 PVIN1 12V VREG 3.3V/2.5A OPTIONAL I2C INTERFACE I/O SCL SDA SCL SDA BST3 CHANNEL 3 BUCK REGULATOR (1.2A) SW3 C9 0.1µF L3 VOUT3 4.7µH FB3 1.5V/1.2A C10 22µF DDR TERM. LDO PGND3 DDR MEMORY SS34 BST4 PVIN4 C11 10µF COMP4 2.7nF 6.81kΩ EN4 CHANNEL 4 BUCK REGULATOR (1.2A) SW4 FB4 C12 0.1µF L4 VOUT4 10µH 4.0V TO 4.5V/1.2A (DVS) C13 22µF RFPA PGND4 PVIN5 OPTIONAL I2C INTERFACE VDDIO SCL SDA C14 1µF VOUT5 FB5 47kΩ 10kΩ I2C ALERT PWRGD VOUT5 2.85V/100mA RF TRANSCEIVER C15 1µF nINT 10899-056 EN5 CHANNEL 5 200mA LDO REGULATOR EXPOSED PAD 图66. 典型毫微微蜂窝应用，600 kHz开关频率，固定输出型号 Rev. 0 | Page 38 of 60 ADP5050 ADP5050 SYNC/MODE VREG VDD C0 1.0µF C1 1.0µF INT VREG OSCILLATOR 100mA RT 31.6kΩ C2 10µF COMP1 2.7nF 10kΩ EN1 VREG 4.99kΩ BST1 CHANNEL 1 BUCK REGULATOR (1.2A/2.5A/4A) SW1 C3 0.1µF 5V REG PGND PVIN2 DL2 L1 VOUT1 1.5µH C4 47µF Q1 DL1 SS12 C5 10µF COMP2 2.7nF 10kΩ EN2 10kΩ FB1 PVIN1 12V VREG 1.2V/4A C16 47µF Si7232DN (16.4mΩ) 22kΩ FPGA 22kΩ AUXILIARY VOLTAGE Q2 CHANNEL 2 BUCK REGULATOR (1.2A/2.5A/4A) 5V REG VCORE L2 VOUT2 2.2µH C7 47µF SW2 BST2 C6 0.1µF 2.5V/4A C17 47µF 21.5kΩ FB2 I/O BANK 0 I/O BANK 1 I/O BANK 2 10.2kΩ PVIN3 C8 10µF COMP3 2.7nF VREG 6.81kΩ EN3 BST3 CHANNEL 3 BUCK REGULATOR (1.2A) SW3 C9 0.1µF L3 VOUT3 6.8µH 8.87kΩ FB3 1.5V/1.2A C10 22µF 10.2kΩ PGND3 I/O BANK 3 DDR TERM. LDO DDR MEMORY 3.3V/1.2A FLASH MEMORY MGTs SS34 BST4 PVIN4 C11 10µF COMP4 2.7nF CHANNEL 4 BUCK REGULATOR (1.2A) 6.81kΩ EN4 SW4 FB4 PGND4 C12 0.1µF L4 VOUT4 10µH 31.6kΩ C13 22µF 10.2kΩ PVIN5 I 2C OPTIONAL INTERFACE VDDIO SCL SDA CHANNEL 5 200mA LDO REGULATOR C14 1µF VOUT5 FB5 14kΩ 10kΩ I 2C ALERT PWRGD VOUT5 1.2V/100mA C15 1µF nINT 10899-057 EN5 EXPOSED PAD 图67. 典型FPGA应用，600 kHz开关频率，可调输出型号 Rev. 0 | Page 39 of 60 ADP5050 ADP5050 VREG SYNC/MODE VREG VDD C1 1.0µF C0 1.0µF PVIN1 12V C2 10µF COMP1 2.7nF INT VREG OSCILLATOR 100mA CHANNEL 1 BUCK REGULATOR (1.2A/2.5A/4A) SW1 5V REG DL1 SS12 COMP2 PGND 2.7nF VREG 6.81kΩ EN3 5V REG C4 100µF 1.2V/8A C16 100µF 22kΩ 22kΩ L2 SW2 BST2 VOUT1 1.5µH C6 0.1µF FB2 PVIN3 COMP3 L1 1.5µH Q2 CHANNEL 2 BUCK REGULATOR (1.2A/2.5A/4A) EN2 C8 10µF C3 0.1µF Si7232DN (16.4mΩ) Q1 DL2 PVIN2 4.99kΩ BST1 600kΩ C5 10µF 10kΩ FB1 10kΩ EN1 VREG 100kΩ RT 31.6kΩ BST3 CHANNEL 3 BUCK REGULATOR (1.2A) SW3 C9 0.1µF L3 FB3 PGND3 VOUT3 6.8µH 10.2kΩ 1.5V/1.2A C10 22µF 8.87kΩ SS34 BST4 2.7nF COMP4 CHANNEL 4 BUCK REGULATOR (1.2A) 6.81kΩ EN4 SW4 C12 0.1µF L4 FB4 PGND4 VOUT4 10µH 10.2kΩ C13 22µF 31.6kΩ C14 1µF PVIN5 EN5 OPTIONAL I2C INTERFACE VDDIO SCL SDA CHANNEL 5 200mA LDO REGULATOR I2C ALERT 3.3V/1.2A VOUT5 FB5 10kΩ PWRGD 40.2kΩ C15 1µF VOUT5 2.5V/200mA nINT EXPOSED PAD 图68. 典型通道1/通道2并联输出应用，600 kHz开关频率，可调输出型号 Rev. 0 | Page 40 of 60 10899-165 PVIN4 C11 10µF ADP5050 寄存器映射 表18. 寄存器存储区分配 寄存器 0 1 2 3 4 5 6 7 8 9 10 寄存器 地址 0x00 0x01 0x02 0x03 0x04 0x05 0x06 0x07 0x08 0x09 0x0A 寄存器名称 保留 PCTRL VID1 VID23 VID4 DVS_CFG OPT_CFG LCH_CFG SW_CFG TH_CFG HICCUP_CFG 11 12 13 14 15 0x0B 0x0C 0x0D 0x0E 0x0F PWRGD_MASK LCH_STATUS STATUS_RD INT_STATUS INT_MASK 16 17 0x10 0x11 保留 DEFAULT_SET 位7 位6 位5 保留 保留 位4 位3 保留 CH5_ON CH4_ON VID3[2:0] 保留 保留 DSCG4_ON OVP4_ON FREQ3 保留 SYNC_OUT 保留 保留 位2 位1 位0 CH3_ON VID1[4:0] CH2_ON CH1_ON VID2[2:0] VID4[4:0] DVS4_INTVAL[1:0] 保留 DVS1_ON DVS1_INTVAL[1:0] DSCG2_ON DSCG1_ON PSM4_ON PSM3_ON PSM2_ON PSM1_ON OVP2_ON OVP1_ON SCP4_ON SCP3_ON SCP2_ON SCP1_ON PHASE4[1:0] PHASE3[1:0] PHASE2[1:0] TEMP_TH[1:0] LVIN_TH[3:0] 保留 HICCUP4_ HICCUP3_ HICCUP2_ HICCUP1_ OFF OFF OFF OFF 保留 MASK_CH4 MASK_CH3 MASK_CH2 MASK_CH1 保留 TSD_LCH CH4_LCH CH3_LCH CH2_LCH CH1_LCH 保留 PWRG4 PWRG3 PWRG2 PWRG1 TEMP_INT LVIN_INT PWRG4_INT PWRG3_INT PWRG2_INT PWRG1_INT MASK_TEMP MASK_LVIN MASK_ MASK_ MASK_ MASK_ PWRG4 PWRG3 PWRG2 PWRG1 保留 DEFAULT_SET[7:0] 保留 DVS4_ON DSCG3_ON OVP3_ON FREQ1 Rev. 0 | Page 41 of 60 保留 ADP5050 寄存器描述 本部分介绍ADP5050所用各寄存器的位功能。除非另有说 明，要复位一个寄存器，内部VDD上电复位信号必须为低 电平。 寄存器1：PCTRL(通道使能控制)，地址0x01 寄存器1用于使能和禁用各通道的操作。一个通道的开/关 状态由此寄存器的CHx_ON位和该通道的外部硬件使能引 脚控制(逻辑“和”)。CHx_ON位的默认值为1，意味着通道 使能由外部硬件使能引脚控制。仅当ENx引脚为高电平时， 通道才能由I2C接口禁用或使能。拉低ENx引脚将把对应的 CHx_ON位复位到默认值1，以支持下一次有效启动(ENx 引脚被再次拉高时)。 表19. 寄存器1位分配 位7 位6 保留 位5 位4 CH5_ON 位3 CH4_ON 位2 CH3_ON 位1 CH2_ON 位0 CH1_ON 位2 VID1[4:0] 位1 位0 表20. PCTRL寄存器的位功能描述 位 [7:5] 4 位 保留 CH5_ON 3 CH4_ON 2 CH3_ON 1 CH2_ON 0 CH1_ON 访问类型 说明 读/写 保留. 读/写 0 = 禁用通道5(EN5引脚必须为高电平)。 1 = 使能通道5(默认)。 读/写 0 = 禁用通道4(EN4引脚必须为高电平)。 1 = 使能通道4(默认)。 读/写 0 = 禁用通道3(EN3引脚必须为高电平)。 1 = 使能通道3(默认)。 读/写 0 = 禁用通道2(EN2引脚必须为高电平)。 1 = 使能通道2(默认)。 读/写 0 = 禁用通道1(EN1引脚必须为高电平)。 1 = 使能通道1(默认)。 寄存器2：VID1(通道1的VID设置)，地址0x02 寄存器2用于设置通道1的输出电压。 表21. 寄存器2位分配 位7 位6 保留 位5 位4 位3 表22. VID1寄存器的位功能描述 位 [7:5] [4:0] 位 保留 VID1[4:0] 访问类型 说明 读/写 保留. 读/写 这些位设置通道1的输出电压。默认值由工厂熔丝编程。 00000 = 0.8 V(可调)。 00001 = 0.85 V。 00010 = 0.875 V。 00011 = 0.9 V。 … 00111 = 1.0 V。 … 10011 = 1.3 V。 … 11011 = 1.5 V。 … 11110 = 1.575 V。 11111 = 1.6 V。 Rev. 0 | Page 42 of 60 ADP5050 寄存器3：VID23(通道2和通道3的VID设置)，地址0x03 寄存器3用于设置通道2和通道3的输出电压。 表23. 寄存器3位分配 位7 保留 位6 位5 VID3[2:0] 位4 位3 保留 位2 位1 VID2[2:0] 位0 位1 位0 表24. VID23寄存器的位功能描述 位 7 [6:4] 位的名称 保留 VID3[2:0] 3 [2:0] 保留 VID2[2:0] 访问类型 说明 读/写 保留。 读/写 这些位设置通道3的输出电压。默认值由工厂熔丝编程。 000 = 0.8 V(可调)。 001 = 1.2 V。 010 = 1.3 V。 011 = 1.4 V。 100 = 1.5 V。 101 = 1.6 V。 110 = 1.7 V。 111 = 1.8 V。 读/写 保留。 读/写 这些位设置通道2的输出电压。默认值由工厂熔丝编程。 000 = 0.8 V(可调)。 001 = 3.3 V。 010 = 3.6 V。 011 = 3.9 V。 100 = 4.2 V。 101 = 4.5 V。 110 = 4.8 V。 111 = 5.0 V。 寄存器4：VID4(通道4的VID设置)，地址0x04 寄存器4用于设置通道4的输出电压。 表25. 寄存器4位分配 位7 位6 保留 位5 位4 位3 位2 VID4[4:0] 表26. VID4寄存器的位功能描述 位 [7:5] [4:0] 位的名称 保留 VID4[4:0] 访问类型 说明 读/写 保留。 读/写 这些位设置通道4的输出电压。默认值由工厂熔丝编程。 00000 = 0.8 V(可调)。 00001 = 2.5 V。 00010 = 2.6 V。 … 00110 = 3.0 V。 … 10000 = 4.0 V。 … 11010 = 5.0 V。 … 11110 = 5.4 V。 11111 = 5.5 V。 Rev. 0 | Page 43 of 60 ADP5050 寄存器5：DVS_CFG(通道1和通道4的DVS配置)，地址0x05 寄存器5用于配置通道1和通道4的动态电压调整(DVS)(参见“动态电压调整(DVS)部分)。 表27. 寄存器5位分配 位7 保留 位6 DVS4_ON 位 5 位4 DVS4_INTVAL[1:0] 位3 保留 表28. DVS_CFG寄存器的位功能描述 位 7 6 位的名称 保留 DVS4_ON [5:4] DVS4_INTVAL[1:0] 3 2 保留 DVS1_ON [1:0] DVS1_INTVAL[1:0] 访问类型 说明 读/写 保留。 读/写 0 = 禁用通道4的DVS(默认值)。 1 = 使能通道4的DVS。 读/写 这些位配置通道4的DVS间隔。 00 = 62.5 µs(默认值)。 01 = 31.2 µs. 10 = 15.6 µs. 11 = 7.8 µs. 读/写 保留。 读/写 0 = 禁用通道1的DVS(默认值)。 1 = 使能通道1的DVS。 读/写 这些位配置通道1的DVS间隔。 00 = 62.5 µs(默认值)。 01 = 31.2 µs. 10 = 15.6 µs. 11 = 7.8 µs. Rev. 0 | Page 44 of 60 位2 DVS1_ON 位1 位0 DVS1_INTVAL[1:0] ADP5050 寄存器6：OPT_CFG(FPWM/PSM模式和输出放电功 能配置)，地址0x06 寄存器6用于配置通道1和通道4的工作模式和放电开关设 置。当SYNC/MODE引脚为高电平时(或当SYNC/MODE配 置为时钟输入或输出时)，各通道的PSMx_ON位设置生效。 当SYNC/MODE引脚为低电平时，所有通道强制工作在自 动PWM/PSM模式，忽略此寄存器的PSMx_ON设置。输出 放电功能的默认值可通过工厂熔丝编程(使能或禁用所有4 个降压调节器的输出放电功能)。 表29. 寄存器6位分配 位7 DSCG4_ON 位6 DSCG3_ON 位5 DSCG2_ON 位4 DSCG1_ON 位3 PSM4_ON 表30. OPT_CFG寄存器的位功能描述 位 7 位的名称 DSCG4_ON 6 DSCG3_ON 5 DSCG2_ON 4 DSCG1_ON 3 PSM4_ON 2 PSM3_ON 1 PSM2_ON 0 PSM1_ON 访问类型 说明 读/写 默认值由工厂熔丝编程。 0 = 禁用通道4的输出放电功能。 1 = 使能通道4的输出放电功能。 读/写 默认值由工厂熔丝编程。 0 = 禁用通道3的输出放电功能。 1 = 使能通道3的输出放电功能。 读/写 默认值由工厂熔丝编程。 0 = 禁用通道2的输出放电功能。 1 = 使能通道2的输出放电功能。 读/写 默认值由工厂熔丝编程。 0 = 禁用通道1的输出放电功能。 1 = 使能通道1的输出放电功能。 读/写 当SYNC/MODE引脚为低电平时，忽略此位。 0 = 使能通道4的强制PWM模式(默认)。 1 = 使能通道4的自动PWM/PSM模式。 读/写 当SYNC/MODE引脚为低电平时，忽略此位。 0 = 使能通道3的强制PWM模式(默认)。 1 = 使能通道3的自动PWM/PSM模式。 读/写 当SYNC/MODE引脚为低电平时，忽略此位。 0 = 使能通道2的强制PWM模式(默认)。 1 = 使能通道2的自动PWM/PSM模式。 读/写 当SYNC/MODE引脚为低电平时，忽略此位。 0 = 使能通道1的强制PWM模式(默认)。 1 = 使能通道1的自动PWM/PSM模式。 Rev. 0 | Page 45 of 60 位2 PSM3_ON 位1 PSM2_ON 位0 PSM1_ON ADP5050 使能SCP或OVP闩锁功能时，一旦发生错误，寄存器12的 CHx_LCH位就会置1(参见“闩锁保护”部分)。SCP闩锁和 OVP闩锁功能的默认值可通过工厂熔丝编程(使能或禁用所 有4个降压调节器的SCP或OVP闩锁功能)。 寄存器7：LCH_CFG(短路闩锁和过压闩锁配置)， 地址0x07 寄存器7用于使能和禁用短路保护(SCP)和过压保护(OVP) 的闩锁功能。 表31. 寄存器7位分配 位7 OVP4_ON 位6 OVP3_ON 位5 OVP2_ON 位4 OVP1_ON 位3 SCP4_ON 表32. LCH_CFG寄存器的位功能描述 位 7 位的名称 OVP4_ON 6 OVP3_ON 5 OVP2_ON 4 OVP1_ON 3 SCP4_ON 2 SCP3_ON 1 SCP2_ON 0 SCP1_ON 访问类型 说明 读/写 默认值由工厂熔丝编程。 0 = 禁用通道4的OVP闩锁功能。 1 = 使能通道4的OVP闩锁功能。 读/写 默认值由工厂熔丝编程。 0 = 禁用通道3的OVP闩锁功能。 1 = 使能通道3的OVP闩锁功能。 读/写 默认值由工厂熔丝编程。 0 = 禁用通道2的OVP闩锁功能。 1 = 使能通道2的OVP闩锁功能。 读/写 默认值由工厂熔丝编程。 0 = 禁用通道1的OVP闩锁功能。 1 = 使能通道1的OVP闩锁功能。 读/写 默认值由工厂熔丝编程。 0 = 禁用通道4的SCP闩锁功能。 1 = 使能通道4的SCP闩锁功能。 读/写 默认值由工厂熔丝编程。 0 = 禁用通道3的SCP闩锁功能。 1 = 使能通道3的SCP闩锁功能。 读/写 默认值由工厂熔丝编程。 0 = 禁用通道2的SCP闩锁功能。 1 = 使能通道2的SCP闩锁功能。 读/写 默认值由工厂熔丝编程。 0 = 禁用通道1的SCP闩锁功能。 1 = 使能通道1的SCP闩锁功能。 Rev. 0 | Page 46 of 60 位2 SCP3_ON 位1 SCP2_ON 位0 SCP1_ON ADP5050 寄存器8：SW_CFG(开关频率和相移配置)，地址0x08 寄存器8用于配置通道1和通道3的开关频率，以及通道2、通道3和通道4相对于通道1 (0˚)的相移。通道1和通道3开关频率的默 认值可通过工厂熔丝编程。 表33. 寄存器8位分配 位7 FREQ3 位6 FREQ1 位5 位4 PHASE4[1:0] 位3 位2 PHASE3[1:0] 表34. SW_CFG寄存器的位功能描述 位 7 位的名称 FREQ3 6 FREQ1 [5:4] PHASE4[1:0] [3:2] PHASE3[1:0] [1:0] PHASE2[1:0] 访问类型 说明 读/写 默认值可通过工厂熔丝编程。 0 = 通道3的开关频率与RT引脚设置的主频率相同。 1 = 通道3的开关频率为RT引脚设置的主频率的一半。 读/写 默认值可通过工厂熔丝编程。 0 = 通道1的开关频率与RT引脚设置的主频率相同。 1 = 通道1的开关频率为RT引脚设置的主频率的一半。 读/写 这些位配置通道4相对于通道1 (0°)的相移。 00 = 0°相移。 01 = 90°相移。 10 = 180°相移(默认值)。 11 = 270°相移。 读/写 这些位配置通道3相对于通道1 (0°)的相移。 00 = 0°相移(默认值)。 01 = 90°相移。 10 = 180°相移。 11 = 270°相移。 读/写 这些位配置通道2相对于通道1 (0°)的相移。 00 = 0°相移。 01 = 90°相移。 10 = 180°相移(默认值)。 11 = 270°相移。 Rev. 0 | Page 47 of 60 位1 位0 PHASE2[1:0] ADP5050 寄存器9：TH_CFG(温度警告和低VIN警告阈值配置)，地址0x09 寄存器9用于配置结温检测过热阈值和低输入电压检测阈值。使能这些阈值后，如果超过阈值，寄存器14的TEMP_INT和 LVIN_INT状态位就会置1。 表35. 寄存器9位分配 位7 位6 位5 保留 位4 TEMP_TH[1:0] 位3 表36. TH_CFG寄存器的位功能描述 位 [7:6] [5:4] 位的名称 保留 TEMP_TH[1:0] [3:0] LVIN_TH[3:0] 访问类型 说明 读/写 保留。 读/写 这些位设置结温过热阈值。 00 = 禁用温度警告功能(默认)。 01 = 105°C。 10 = 115°C。 11 = 125°C。 读/写 这些位设置低输入电压检测阈值。 0000 = 4.2 V(默认)。 0001 = 4.7 V。 0010 = 5.2 V。 0011 = 5.7 V。 0100 = 6.2 V。 0101 = 6.7 V。 0110 = 7.2 V。 0111 = 7.7 V。 1000 = 8.2 V。 1001 = 8.7 V。 1010 = 9.2 V。 1011 = 9.7 V。 1100 = 10.2 V。 1101 = 10.7 V。 1110 = 11.2 V。 1111 = 禁用低输入电压警告功能。 Rev. 0 | Page 48 of 60 位2 位1 LVIN_TH[3:0] 位0 ADP5050 寄存器10：HICCUP_CFG(打嗝配置)，地址0x0A 寄存器10用于将SYNC/MODE引脚配置为同步输入或输出，以及配置各通道的打嗝保护。打嗝保护的默认值可通过工厂熔丝 编程(使能或禁用所有4个降压调节器的打嗝功能)。 表37. 寄存器10位分配 位7 SYNC_OUT 位6 位5 保留 位4 位3 HICCUP4_OFF 位2 HICCUP3_OFF 位1 HICCUP2_OFF 表38. HICCUP_CFG寄存器的位功能描述 位 7 位的名称 SYNC_OUT [6:4] 3 保留 HICCUP4_OFF 2 HICCUP3_OFF 1 HICCUP2_OFF 0 HICCUP1_OFF 访问类型 说明 读/写 默认值可通过工厂熔丝编程。 0 = 如果连接了时钟，则将SYNC/MODE引脚配置为时钟同步输入(默认)。 1 = 将SYNC/MODE引脚配置为时钟同步输出。 读/写 保留。 读/写 默认值可通过工厂熔丝编程。 0 = 使能通道4的打嗝保护。 1 = 禁用通道4的打嗝保护(短路保护自动禁用)。 读/写 默认值可通过工厂熔丝编程。 0 = 使能通道3的打嗝保护。 1 = 禁用通道3的打嗝保护(短路保护自动禁用)。 读/写 默认值可通过工厂熔丝编程。 0 = 使能通道2的打嗝保护。 1 = 禁用通道2的打嗝保护(短路保护自动禁用)。 读/写 默认值可通过工厂熔丝编程。 0 = 使能通道1的打嗝保护。 1 = 禁用通道1的打嗝保护(短路保护自动禁用)。 Rev. 0 | Page 49 of 60 位0 HICCUP1_OFF ADP5050 寄存器11：PWRGD_MASK(PWRGD引脚的通道屏 蔽配置)，地址0x0B 寄存器11用于屏蔽或解除屏蔽通道1至通道4的电源良好状 态；解除屏蔽时，任一通道的电源故障都会触发PWRGD 引脚。PWRGD引脚的输出代表所有未屏蔽PWRGD信号的 逻辑“和”，即任一PWRGD信号故障都会拉低PWRGD信号。 PWRGD引脚变为高电平之前，存在1 ms的验证延迟时间。 电源良好屏蔽配置的默认值可通过工厂熔丝编程(使能或禁 用所有4个降压调节器的屏蔽功能)。 表39. 寄存器11位分配 位7 位6 位5 保留 位4 位3 MASK_CH4 位2 MASK_CH3 表40. PWRGD_MASK寄存器的位功能描述 位 [7:4] 3 位的名称 保留 MASK_CH4 2 MASK_CH3 1 MASK_CH2 0 MASK_CH1 访问类型 说明 读/写 保留。 读/写 默认值可通过工厂熔丝编程。 0 = 屏蔽通道4的电源良好状态。 1 = 将通道4的电源良好状态输出到PWRGD引脚。 读/写 默认值可通过工厂熔丝编程。 0 = 屏蔽通道3的电源良好状态。 1 = 将通道3的电源良好状态输出到PWRGD引脚。 读/写 默认值可通过工厂熔丝编程。 0 = 屏蔽通道2的电源良好状态。 1 = 将通道2的电源良好状态输出到PWRGD引脚。 读/写 默认值可通过工厂熔丝编程。 0 = 屏蔽通道1的电源良好状态。 1 = 将通道1的电源良好状态输出到PWRGD引脚。 Rev. 0 | Page 50 of 60 位1 MASK_CH2 位0 MASK_CH1 ADP5050 寄存器12：LCH_STATUS(闩锁状态回读)，地址0x0C 寄存器12包含热关断的锁存故障标志位和OVP/SCP条件引起的通道闩锁位。故障消失时，锁存故障不会复位，只能通过将1 写入相应的位来清除(前提是故障不再存在)。 表41. 寄存器12位分配 位7 位6 保留 位5 位4 TSD_LCH 位3 CH4_LCH 位2 CH3_LCH 位1 CH2_LCH 位0 CH1_LCH 位2 PWRG3 位1 PWRG2 位0 PWRG1 表42. LCH_STATUS寄存器的位功能描述 位 [7:5] 4 位的名称 保留 TSD_LCH 访问类型 读/写 读/自清零 3 CH4_LCH 读/自清零 2 CH3_LCH 读/自清零 1 CH2_LCH 读/自清零 0 CH1_LCH 读/自清零 说明 保留。 0 = 未发生热关断。 1 = 已发生热关断。 0 = 通道4未发生短路或过压闩锁。 1 = 通道4已发生短路或过压闩锁。 0 = 通道3未发生短路或过压闩锁。 1 = 通道3已发生短路或过压闩锁。 0 = 通道2未发生短路或过压闩锁。 1 = 通道2已发生短路或过压闩锁。 0 = 通道1未发生短路或过压闩锁。 1 = 通道1已发生短路或过压闩锁。 寄存器13：STATUS_RD(状态回读)，地址0x0D 只读寄存器13指示通道1至通道4的电源良好信号的实时状态。 表43. 寄存器13位分配 位7 位6 位5 位4 保留 位3 PWRG4 表44. STATUS_RD寄存器的位功能描述 位 [7:4] 3 位的名称 保留 PWRG4 访问类型 R R 2 PWRG3 R 1 PWRG2 R 0 PWRG1 R 说明 保留。 0 = 通道4电源良好状态为低电平(默认)。 1 = 通道4电源良好状态为高电平。 0 = 通道3电源良好状态为低电平(默认)。 1 = 通道3电源良好状态为高电平。 0 = 通道2电源良好状态为低电平(默认)。 1 = 通道2电源良好状态为高电平。 0 = 通道1电源良好状态为低电平(默认)。 1 = 通道1电源良好状态为高电平。 Rev. 0 | Page 51 of 60 ADP5050 寄 存 器 14： INT_STATUS(中 断 状 态 回 读 )， 地 址 0x0E 寄存器14包含下列事件的中断状态：结温过热警告、低输 入电压警告、通道1至通道4的电源良好信号故障。 发生上述任一未屏蔽事件时，nINT引脚就会变为低电平以 指示故障状况。(屏蔽这些事件可通过寄存器15配置。)要 确定故障的原因，需读取此寄存器。故障消失时，锁存故 障不会复位，只能通过将1写入相应的位或所有ENx引脚 = 0 来清除。 表45. 寄存器14位分配 位7 位6 保留 位5 TEMP_INT 位4 LVIN_INT 位3 PWRG4_INT 位2 PWRG3_INT 表46. INT_STATUS寄存器的位功能描述 位 [7:6] 5 位的名称 保留 TEMP_INT 4 LVIN_INT 3 PWRG4_INT 2 PWRG3_INT 1 PWRG2_INT 0 PWRG1_INT 访问类型 说明 读/写 保留。 读/自清零 此位指示结温是否超过阈值。 0 = 结温未超过阈值。 1 = 结温已超过阈值。 读/自清零 此位指示是否超过低电压输入阈值。 0 = 低电压输入未降到阈值以下。 1 = 低电压输入已降到阈值以下。 读/自清零 器件初始化以及在正常关断期间，电源良好中断被屏蔽。 0 = 通道4未检测到电源故障。 1 = 通道4已检测到电源故障。 读/自清零 器件初始化以及在正常关断期间，电源良好中断被屏蔽。 0 = 通道3未检测到电源故障。 1 = 通道3已检测到电源故障。 读/自清零 器件初始化以及在正常关断期间，电源良好中断被屏蔽。 0 = 通道2未检测到电源故障。 1 = 通道2已检测到电源故障。 读/自清零 器件初始化以及在正常关断期间，电源良好中断被屏蔽。 0 = 通道1未检测到电源故障。 1 = 通道1已检测到电源故障。 Rev. 0 | Page 52 of 60 位1 PWRG2_INT 位0 PWRG1_INT ADP5050 寄存器15：INT_MASK(中断屏蔽配置)，地址0x0F 寄存器15用于屏蔽或解除屏蔽中断(nINT)引脚所用的各种警告。屏蔽此寄存器的任何位时，相关事件就不会触发nINT引脚。 表47. 寄存器15位分配 位7 位6 保留 位5 MASK_TEMP 位4 MASK_LVIN 位3 MASK_PWRG4 位2 MASK_PWRG3 位1 MASK_PWRG2 位0 MASK_PWRG1 位1 位0 表48. INT_MASK寄存器的位功能描述 位 [7:6] 5 位的名称 保留 MASK_TEMP 4 MASK_LVIN 3 MASK_PWRG4 2 MASK_PWRG3 1 MASK_PWRG2 0 MASK_PWRG1 访问类型 说明 读/写 保留。 读/写 0 = 温度过热警告不触发中断引脚(默认)。 1 = 温度过热警告触发中断引脚。 读/写 0 = 低电压输入警告不触发中断引脚(默认)。 1 = 低电压输入警告触发中断引脚。 读/写 0 = 通道4的电源良好警告不触发中断引脚(默认)。 1 = 通道4的电源良好警告触发中断引脚。 读/写 0 = 通道3的电源良好警告不触发中断引脚(默认)。 1 = 通道3的电源良好警告触发中断引脚。 读/写 0 = 通道2的电源良好警告不触发中断引脚(默认)。 1 = 通道2的电源良好警告触发中断引脚。 读/写 0 = 通道1的电源良好警告不触发中断引脚(默认)。 1 = 通道1的电源良好警告触发中断引脚。 寄存器17：DEFAULT_SET(默认复位)，地址0x11 只写寄存器17用于将所有寄存器复位至默认值。 表49. 寄存器17位分配 位7 位6 位5 位4 位3 DEFAULT_SET[7:0] 位2 表50. DEFAULT_SET寄存器的位功能描述 位 [7:0] 位的名称 DEFAULT_SET[7:0] 访问类型 说明 W 要将所有寄存器复位至默认值，需将0x7F写入此寄存器。 Rev. 0 | Page 53 of 60 ADP5050 工厂编程选项 表51至表64列出了从ADI公司订购ADP5050时可写入器件的选项。默认选项列表参见表65。要订购非默认选项的器件，请联 系当地的ADI公司办事处或代理商。 表51. 通道1的输出电压选项(固定输出选项：0.85 V至1.6 V，25 mV增量) 选项 选项0 选项1 选项2 … 选项30 选项31 说明 0.8 V可调输出(默认值) 0.85 V固定输出 0.875 V固定输出 … 1.575 V固定输出 1.6 V 固定输出 表52. 通道2的输出电压选项(固定输出选项：3.3 V至5.0 V，300 mV/200 mV增量) 选项 选项0 选项1 选项2 选项3 选项4 选项5 选项6 选项7 说明 0.8 V可调输出(默认值) 3.3 V 固定输出 3.6 V 固定输出 3.9 V 固定输出 4.2 V 固定输出 4.5 V 固定输出 4.8 V 固定输出 5.0 V 固定输出 表53. 通道3的输出电压选项(固定输出选项：1.2 V至1.8 V，100 mV增量) 选项 选项0 选项1 选项2 选项3 选项4 选项5 选项6 选项7 说明 0.8 V可调输出(默认值) 1.2 V固定输出 1.3 V固定输出 1.4 V固定输出 1.5 V固定输出 1.6 V固定输出 1.7 V固定输出 1.8 V固定输出 表54. 通道4的输出电压选项(固定输出选项：2.5 V至5.5 V，100 mV增量) 选项 选项0 选项1 选项2 … 选项30 选项31 说明 0.8 V可调输出(默认值) 2.5 V固定输出 2.6 V固定输出 … 5.4 V固定输出 5.5 V固定输出 表55. 引脚20—PWRGD/A0引脚选项 选项 选项0 选项1 说明 PWRGD引脚，用作电源良好输出(默认) A0引脚，用于I2C地址设置 Rev. 0 | Page 54 of 60 ADP5050 表56. PWRGD输出选项 选项 选项0 选项1 选项2 选项3 选项4 选项5 选项6 选项7 选项8 选项9 选项10 选项11 选项12 选项13 选项14 选项15 说明 不监控任何通道 监控通道1输出(默认) 监控通道2输出 监控通道1和通道2输出 监控通道3输出 监控通道1和通道3输出 监控通道2和通道3输出 监控通道1、通道2和通道3输出 监控通道4输出 监控通道1和通道4输出 监控通道2和通道4输出 监控通道1、通道2和通道4输出 监控通道3和通道4输出 监控通道1、通道3和通道4输出 监控通道2、通道3和通道4输出 监控通道1、通道2、通道3和通道4输出 表57. 输出放电功能选项 选项 选项 0 选项 1 说明 禁用所有4个降压调节器的输出放电功能 使能所有4个降压调节器的输出放电功能(默认) 表58. 通道1的开关频率选项 选项 选项 0 选项 1 说明 1 × RT引脚设置的开关频率(默认) ½ × RT引脚设置的开关频率 表59. 通道3的开关频率选项 选项 选项 0 选项 1 说明 1 × RT引脚设置的开关频率(默认) ½ × RT引脚设置的开关频率 表60. 引脚43—SYNC/MODE引脚选项 选项 选项 0 选项 1 说明 强制PWM/自动PWM/PSM模式设置，并能与外部时钟同步(默认) 产生一个等于RT引脚设置的主频率的时钟信号 表61. 4个降压调节器的打嗝保护选项 选项 选项 0 选项 1 说明 使能过流事件的打嗝保护(默认) 禁用打嗝保护，针对过流事件仅提供折频保护 表62. 4个降压调节器的短路闩锁选项 选项 选项 0 选项 1 说明 禁用输出短路事件的闩锁功能(默认) 使能输出短路事件的闩锁功能 Rev. 0 | Page 55 of 60 ADP5050 表63. 4个降压调节器的过压闩锁选项 选项 选项0 选项1 说明 禁用输出过压事件的闩锁功能(默认) 使能输出过压事件的闩锁功能 表64. I2C地址选项 选项 选项0 选项1 选项2 选项3 说明 0x48(默认) 0x58 0x68 0x78 工厂默认选项 表65列出了订购ADP5050时写入器件的工厂默认选项(参见“订购指南”)。要订购非默认选项的器件，请联系当地的ADI公司办 事处或代理商。表51至表64列出了器件的所有可用选项。 表65. 工厂默认选项 选项 通道1输出电压 通道2输出电压 通道3输出电压 通道4输出电压 PWRGD引脚(引脚20)功能 PWRGD引脚(引脚20)输出 输出放电功能 通道1的开关频率 通道3的开关频率 SYNC/MODE引脚(引脚43)功能 打嗝保护 短路闩锁功能 过压闩锁功能 I2C地址 默认值 0.8 V可调输出 0.8 V可调输出 0.8 V可调输出 0.8 V可调输出 PWRGD引脚用作电源良好输出 监控通道1输出 所有4个降压调节器均使能 1 × RT引脚设置的开关频率 1 × RT引脚设置的开关频率 强制PWM/自动PWM/PSM模式设置，并能与外部时钟同步 针对过流事件使能 针对输出短路事件禁用 针对输出过压事件禁用 0x48 Rev. 0 | Page 56 of 60 ADP5050 外形尺寸 0.30 0.25 0.20 PIN 1 INDICATOR 37 36 48 1 0.50 BSC TOP VIEW 0.80 0.75 0.70 0.50 0.40 0.30 5.60 SQ 5.55 13 BOTTOM VIEW 0.05 MAX 0.02 NOM COPLANARITY 0.08 0.203 REF SEATING PLANE *5.65 EXPOSED PAD 24 PIN 1 INDICATOR 0.20 MIN FOR PROPER CONNECTION OF THE EXPOSED PAD, REFER TO THE PIN CONFIGURATION AND FUNCTION DESCRIPTIONS SECTION OF THIS DATA SHEET. *COMPLIANT TO JEDEC STANDARDS MO-220-WKKD-2 WITH THE EXCEPTION OF THE EXPOSED PAD DIMENSION. 04-26-2013-C 7.10 7.00 SQ 6.90 图69. 48引脚引脚架构芯片级封装[LFCSP_WQ] 7 mm x 7 mm，超薄体 (CP-48-13) 尺寸单位：mm 订购指南 型号1 ADP5050ACPZ-R7 ADP5050-EVALZ 1 2 温度范围 −40°C至+125°C 封装描述 48引脚引线框芯片级封装[LFCSP_WQ] 评估板 封装选项2 CP-48-13 Z = 符合RoHS标准的器件。 表65列出了器件的工厂默认选项。关于工厂可编程选项的列表，参见“工厂可编程选项”部分。要订购非默认选项的器件，请联系当地的ADI公司办事处或代 理商。 Rev. 0 | Page 57 of 60 ADP5050 注释 Rev. 0 | Page 58 of 60 ADP5050 注释 Rev. 0 | Page 59 of 60 ADP5050 注释 I2C指最初由Philips Semiconductors(现为NXP Semiconductors)开发的一种通信协议。 ©2013 Analog Devices, Inc. All rights reserved. Trademarks and registered trademarks are the property of their respective owners. D10899sc-0-5/13(0) Rev. 0 | Page 60 of 60