ADP5052ACPZ-R7

带四通道降压调节器和 200 mA LDO调节器的 5通道集成式电源解决方案 ADP5052 产品特性 典型应用电路 ADP5052 VDD 小型蜂窝基站 FPGA和处理器应用 安防和监控 医疗应用 RT FB1 PVIN1 4.5V TO 15V BST1 C2 COMP1 CHANNEL 1 BUCK REGULATOR (1.2A/2.5A/4A) SW1 EN1 VOUT1 C4 PGND DL2 RILIM1 RILIM2 Q2 PVIN2 COMP2 L1 Q1 DL1 SS12 C5 C3 VREG CHANNEL 2 BUCK REGULATOR (1.2A/2.5A/4A) VREG BST2 EN2 VOUT2 SW2 C6 L2 C7 FB2 PWRGD PVIN3 C8 COMP3 EN3 BST3 CHANNEL 3 BUCK REGULATOR (1.2A) SW3 C9 L3 VOUT3 C10 FB3 PGND3 SS34 BST4 PVIN4 C11 COMP4 CHANNEL 4 BUCK REGULATOR (1.2A) EN4 1.7V TO 5.5V PVIN5 EN5 SW4 FB4 C12 L4 VOUT4 C13 PGND4 CHANNEL 5 200mA LDO REGULATOR VOUT5 FB5 VOUT5 C15 EXPOSED PAD 图1. 概述 ADP5052在一个48引脚LFCSP封装中集成了四个高性能降 压调节器和一个200 mA低压差(LDO)调节器，可满足严苛的 性能和电路板空间要求。器件可直接连接高达15 V的输入电 压，无需使用前置调节器。 通道1和通道2集成高端功率MOSFET和低端MOSFET驱动 器。低端功率器件可使用外部NFET，以优化解决方案的 效率并提供1.2 A、2.5 A或4 A的可编程输出电流。以并联配 置方式组合通道1和通道2可提供高达8 A的单路输出电流。 Rev. 0 INT VREG OSCILLATOR 100mA C0 C14 应用 SYNC/MODE VREG C1 通道3和通道4同时集成高端和低端MOSFET，以提供1.2 A输 出电流。 ADP5052的开关频率可编程或同步至外部时钟。ADP5052 的每个通道均集成一个精密使能引脚，可方便地设置上电 时序或改变可调节UVLO阈值。 ADP5052集成通用LDO调节器，具有低静态电流和低压差 特性，提供高达200 mA的输出电流。 Document Feedback Information furnished by Analog Devices is believed to be accurate and reliable. However, no responsibility is assumed by Analog Devices for its use, nor for any infringements of patents or other rights of third parties that may result from its use. Specifications subject to change without notice. No license is granted by implication or otherwise under any patent or patent rights of Analog Devices. Trademarks and registered trademarks are the property of their respective owners. One Technology Way, P.O. Box 9106, Norwood, MA 02062-9106, U.S.A. Tel: 781.329.4700 ©2013 Analog Devices, Inc. All rights reserved. Technical Support www.analog.com ADI中文版数据手册是英文版数据手册的译文，敬请谅解翻译中可能存在的语言组织或翻译错误，ADI不对翻译中存在的差异或由此产生的错误负责。如需确认任何词语的准确性，请参考ADI提供 的最新英文版数据手册。 10900-001 宽输入电压范围：4.5 V至15 V 输出精度：±1.5%(整个温度范围内) 可调开关频率范围：250 kHz至1.4 MHz 可调/固定输出选项，可通过工厂熔丝调节 电源调节 通道1和通道2：带低端FET驱动器的可编程1.2 A/2.5 A/4 A 同步降压调节器 通道3和通道4：1.2 A同步降压调节器 通道5：200 mA低压差(LDO)调节器 针对小负载要求，5.1 V LDO电源始终处于激活状态 8 A单通道输出(通道1和通道2并联工作) 精密使能，0.8 V精确阈值 有源输出放电开关 FPWM或自动PWM/PSM模式选择 频率同步输入或输出 针对OVP/OCP故障提供可选的闩锁保护 所选通道的电源良好指示 UVLO、OCP和TSD保护 48引脚7 mm × 7 mm LFCSP封装 结温范围：−40°C至+125°C ADP5052 目录 特性.................................................................................................. 1 应用.................................................................................................. 1 应用电路 ......................................................................................... 1 概述.................................................................................................. 1 修订历史 ......................................................................................... 2 详细功能框图 ................................................................................ 3 技术规格 ......................................................................................... 4 降压调节器规格....................................................................... 5 LDO调节器规格 ...................................................................... 7 绝对最大额定值............................................................................ 8 热阻 ............................................................................................ 8 ESD警告..................................................................................... 8 引脚配置和功能描述 ................................................................... 9 典型性能参数 .............................................................................. 11 工作原理 ....................................................................................... 17 降压调节器工作模式............................................................ 17 可调和固定输出电压............................................................ 17 内部稳压器(VREG和VDD) ................................................. 17 独立电源应用 ......................................................................... 18 低端器件选择 ......................................................................... 18 自举电路.................................................................................. 18 有源输出放电开关 ................................................................ 18 精密使能.................................................................................. 18 振荡器 ...................................................................................... 18 同步输入/输出 ....................................................................... 19 软启动 ...................................................................................... 19 并行操作.................................................................................. 20 带预充电输出的启动............................................................ 20 限流保护.................................................................................. 20 折频 .......................................................................................... 21 打嗝保护.................................................................................. 21 闩锁保护.................................................................................. 21 欠压闭锁(UVLO)................................................................... 22 电源良好功能 ......................................................................... 22 热关断 ...................................................................................... 22 LDO调节器 ............................................................................. 22 应用信息 ....................................................................................... 23 ADIsimPower设计工具......................................................... 23 可调输出电压编程 ................................................................ 23 电压转换限制 ......................................................................... 23 限流设置.................................................................................. 23 软启动设置 ............................................................................. 24 电感选择.................................................................................. 24 输出电容选择 ......................................................................... 24 输入电容选择 ......................................................................... 25 低端功率器件选择 ................................................................ 25 UVLO输入编程...................................................................... 25 补偿器件设计 ......................................................................... 26 功耗 .......................................................................................... 26 结温 .......................................................................................... 27 设计示例 ....................................................................................... 28 设置开关频率 ......................................................................... 28 设置输出电压 ......................................................................... 28 设置电流限值 ......................................................................... 28 选择电感.................................................................................. 28 选择输出电容 ......................................................................... 29 选择低端MOSFET................................................................. 29 设计补偿网络 ......................................................................... 29 选择软启动时间..................................................................... 29 选择输入电容 ......................................................................... 29 推荐外部器件 ......................................................................... 30 电路板布局建议.......................................................................... 31 典型应用电路 .............................................................................. 32 工厂编程选项 .............................................................................. 35 工厂默认选项 ......................................................................... 37 外形尺寸 ....................................................................................... 38 订购指南.................................................................................. 38 修订历史 2013年5月—修订版0：初始版 Rev. 0 | Page 2 of 40 ADP5052 详细功能框图 CHANNEL 1 BUCK REGULATOR PVIN1 UVLO1 – 0.8V EN1 + + ACS1 – 1MΩ HICCUP AND LATCH-OFF + OCP CLK1 VREG – BST1 Q1 DRIVER + CMP1 – COMP1 0.8V FB1 + EA1 – CLK1 FREQUENCY FOLDBACK OVP LATCH-OFF + VID1 0.72V + 0.99V – PWRGD1 QDG1 CONTROL LOGIC AND MOSFET DRIVER WITH ANTICROSS PROTECTION VREG SW1 DISCHARGE SWITCH SLOPE COMP DL1 DRIVER PGND ZERO CROSS – CURRENT-LIMIT SELECTION CURRENT BALANCE EN2 PVIN2 CHANNEL 2 BUCK REGULATOR BST2 COMP2 DUPLICATE CHANNEL 1 DL2 SW2 FB2 RT OSCILLATOR SYNC/MODE SS12 SS34 VREG PVIN1 PWRGD VREG INTERNAL REGULATOR HOUSEKEEPING LOGIC SOFT START DECODER VDD QPWRGD CHANNEL 3 BUCK REGULATOR UVLO3 PVIN3 – 0.8V EN3 + + ACS3 – 1M VREG HICCUP AND LATCH-OFF + OCP CLK3 – BST3 Q3 DRIVER + CMP3 – COMP3 0.8V FB3 + EA3 – CLK3 CONTROL LOGIC AND MOSFET DRIVER WITH ANTICROSS PROTECTION FREQUENCY FOLDBACK OVP LATCH-OFF + VID3 0.72V EN4 + 0.99V – PWRGD3 SW3 VREG Q4 DRIVER PGND3 ZERO CROSS – QDG3 DISCHARGE SWITCH SLOPE COMP PVIN4 CHANNEL 4 BUCK REGULATOR BST4 DUPLICATE CHANNEL 3 COMP4 SW4 FB4 CHANNEL 5 LDO REGULATOR 0.8V EN5 – + VOUT5 Q7 LDO CONTROL 1M – EA5 + 0.5V FB5 10900-202 PVIN5 PGND4 图2. Rev. 0 | Page 3 of 40 ADP5052 技术规格 除非另有说明，对于最小值/最大值规格，VIN = 12 V，VVREG = 5.1 V，TJ = −40°C至+125°C；对于典型值规格，TA = 25°C。 表1. 参数 输入电源电压范围 符号 VIN 最小值 4.5 典型值 最大值 15.0 单位 V IQ(4-BUCKS) 4.8 6.25 mA ISHDN(4BUCKS+LDO) UVLO 25 65 µA 4.2 3.78 0.42 4.36 V V V 740 780 1400 kHz kHz 1400 kHz 0.4 ns ns V V 静态电流 工作静态电流 欠压闭锁 上升阈值 下降阈值 迟滞 振荡器电路 开关频率 开关频率范围 SYNC输入 输入时钟范围 输入时钟脉冲宽度 最短导通时间 最短关断时间 输入时钟高电压 输入时钟低电压 SYNC输出 时钟频率 正脉冲占空比 上升或下降时间 高电平电压 精密使能 VUVLO-RISING VUVLO-FALLING VHYS 高电平阈值 低电平阈值 下拉电阻 电源良好 内部电源良好上升阈值 内部电源良好迟滞 内部电源良好下降延迟 PWRGD引脚的上升延迟 PWRGD引脚的漏电流 PWRGD引脚的输出低电压 内部调节器 VDD输出电压 VDD电流限值 VREG输出电压 VREG压差电压 VREG电流限值 热关断 热关断阈值 热关断迟滞 VTH_H(EN) VTH_L(EN) RPULL-DOWN(EN) 3.6 fSW 700 250 fSYNC 250 tSYNC_MIN_ON tSYNC_MIN_OFF VH(SYNC) VL(SYNC) 100 100 1.3 fCLK tCLK_PULSE_DUTY tCLK_RISE_FALL VH(SYNC_OUT) fSW 50 10 VVREG 0.688 VPWRGD(RISE) VPWRGD(HYS) tPWRGD_FALL tPWRGD_PIN_RISE IPWRGD_LEAKAGE VPWRGD_LOW 86.3 VVDD ILIM_VDD VVREG VDROPOUT ILIM_VREG 3.2 20 4.9 TSHDN THYS 50 0.832 V V MΩ 90.5 3.3 50 1 0.1 50 95 % % µs ms µA mV 150 15 Rev. 0 | Page 4 of 40 RT = 25.5 kΩ kHz % ns V 0.806 0.725 1.0 3.305 51 5.1 225 95 测试条件/注释 PVIN1、PVIN2、PVIN3、 PVIN4引脚 PVIN1、PVIN2、PVIN3、 PVIN4引脚 无切换，所有ENx引脚均为 高电平 所有ENx引脚均为低电平 PVIN1、PVIN2、PVIN3、 PVIN4引脚 1 100 3.4 80 5.3 140 V mA V mV mA °C °C EN1、EN2、EN3、EN4、 EN5输入 IPWRGD = 1 mA IVDD = 10 mA IVREG = 50 mA ADP5052 降压调节器规格 除非另有说明，对于最小值/最大值规格，VIN = 12 V，VVREG = 5.1 V，fSW = 600 kHz(所有通道)，TJ = −40°C至+125°C；对于典 型值规格，TA = 25°C。 表2. 参数 通道1同步降压调节器 FB1引脚 固定输出选项 可调反馈电压 反馈电压精度 符号 最小值 VOUT1 VFB1 VFB1(DEFAULT) 0.85 典型值 −0.55 −1.25 −1.5 最短导通时间 最短关断时间 低端驱动器，DL1引脚 上升时间 下降时间 源电流电阻 吸电流电阻 误差放大器(EA)，COMP1引脚 EA跨导 软启动 软启动时间 可编程软启动范围 打嗝时间 COUT放电开关导通电阻 tMIN_ON1 tMIN_OFF1 4.4 2.63 6.44 117 1/9 × tSW tRISING1 tFALLING1 tSOURCING1 tSINKING1 20 3.4 10 0.95 通道2同步降压调节器 FB2引脚 固定输出选项 可调反馈电压 反馈电压精度 RDSON(1H) 3.50 1.91 4.95 310 470 V V % % % µA 熔丝调整 TJ = 25°C 0°C ≤ TJ ≤ 85°C −40°C ≤ TJ ≤ +125°C 可调电压 mΩ 引脚对引脚测量 A A A ns ns RILIM1 = 悬空 RILIM1 = 47 kΩ RILIM1 = 22 kΩ fSW = 250 kHz至1.4 MHz fSW = 250 kHz至1.4 MHz ns ns Ω Ω CISS = 1.2 nF CISS = 1.2 nF 5.28 3.08 7.48 155 620 2.0 2.0 8.0 tHICCUP1 RDIS1 7 × tSS1 250 3.3 5.0 0.800 −0.55 −1.25 −1.5 +0.55 +1.0 +1.5 0.1 反馈偏置电流 SW2引脚 高端功率FET 导通电阻 限流阈值 IFB2 最短导通时间 最短关断时间 低端驱动器，DL2引脚 上升时间 下降时间 源电流电阻 吸电流电阻 tMIN_ON2 tMIN_OFF2 4.4 2.63 6.44 117 1/9 × tSW tRISING2 tFALLING2 tSOURCING2 tSINKING2 20 3.4 10 0.95 RDSON(2H) ITH(ILIM2) 1.60 100 tSS1 VOUT2 VFB2 VFB2(DEFAULT) 测试条件/注释 +0.55 +1.0 +1.5 0.1 IFB1 gm1 单位 0.800 反馈偏置电流 SW1引脚 高端功率FET 导通电阻 限流阈值 ITH(ILIM1) 最大值 110 3.50 1.91 4.95 Rev. 0 | Page 5 of 40 5.28 3.08 7.48 155 µS ms ms ms Ω SS12连接到VREG V V % % % µA 熔丝调整 TJ = 25°C 0°C ≤ TJ ≤ 85°C −40°C ≤ TJ ≤ +125°C 可调电压 mΩ 引脚对引脚测量 A A A ns ns RILIM2 = 悬空 RILIM2 = 47 kΩ RILIM2 = 22 kΩ fSW = 250 kHz至1.4 MHz fSW = 250 kHz至1.4 MHz ns ns Ω Ω CISS = 1.2 nF CISS = 1.2 nF ADP5052 参数 误差放大器(EA)，COMP2引脚 EA跨导 软启动 软启动时间 可编程软启动范围 打嗝时间 COUT放电开关导通电阻 通道3同步降压调节器 FB3引脚 固定输出选项 可调反馈电压 反馈电压精度 反馈偏置电流 SW3引脚 高端功率FET 导通电阻 低端功率FET 导通电阻 限流阈值 最短导通时间 最短关断时间 误差放大器(EA)，COMP3引脚 EA跨导 软启动 软启动时间 可编程软启动范围 打嗝时间 COUT放电开关导通电阻 通道4同步降压调节器 FB4引脚 固定输出选项 可调反馈电压 反馈电压精度 反馈偏置电流 SW4引脚 高端功率FET 导通电阻 低端功率FET 导通电阻 限流阈值 最短导通时间 最短关断时间 误差放大器(EA)，COMP4引脚 EA跨导 软启动 软启动时间 可编程软启动范围 打嗝时间 COUT放电开关导通电阻 符号 最小值 典型值 最大值 单位 gm2 310 470 620 µS tSS2 2.0 2.0 8.0 tHICCUP2 RDIS2 VOUT3 VFB3 VFB3(DEFAULT) 7 × tSS2 250 1.20 1.80 0.800 −0.55 −1.25 −1.5 +0.55 +1.0 +1.5 0.1 IFB3 测试条件/注释 ms ms ms Ω SS12连接到VREG V V % % % µA 熔丝调整 TJ = 25°C 0°C ≤ TJ ≤ 85°C −40°C ≤ TJ ≤ +125°C 可调电压 RDSON(3H) 225 mΩ 引脚对引脚测量 RDSON(3L) 150 mΩ 引脚对引脚测量 fSW = 250 kHz至1.4 MHz fSW = 250 kHz至1.4 MHz ITH(ILIM3) tMIN_ON3 tMIN_OFF3 1.7 gm3 310 tSS3 2.2 90 1/9 × tSW 2.55 120 A ns ns 470 620 µS 2.0 2.0 8.0 tHICCUP3 RDIS3 VOUT4 VFB4 VFB4(DEFAULT) 7 × tSS3 250 2.5 5.5 0.800 −0.55 −1.25 −1.5 +0.55 +1.0 +1.5 0.1 IFB4 ms ms ms Ω SS34连接到VREG V V % % % µA 熔丝调整 TJ = 25°C 0°C ≤ TJ ≤ 85°C −40°C ≤ TJ ≤ +125°C RDSON(4H) 225 mΩ 引脚对引脚测量 RDSON(4L) 150 mΩ 引脚对引脚测量 fSW = 250 kHz至1.4 MHz fSW = 250 kHz至1.4 MHz ITH(ILIM4) tMIN_ON4 tMIN_OFF4 1.7 gm4 310 tSS4 2.2 90 1/9 × tSW 2.55 120 A ns ns 470 620 µS 2.0 2.0 tHICCUP4 RDIS4 8.0 7 × tSS4 250 Rev. 0 | Page 6 of 40 ms ms ms Ω SS34连接到VREG ADP5052 LDO调节器规格 除非另有说明，VIN5 = (VOUT5 + 0.5 V)或1.7 V(取较大值)至5.5 V；CIN = COUT = 1 µF；对于最小值/最大值规格，TJ = −40°C至 +125°C；对于典型值规格，TA = 25°C。 表3. 参数 输入电源电压范围 工作电源电流 LDO调节器的偏置电流 电压反馈(FB5引脚) 可调反馈电压 反馈电压精度 最小值 1.7 典型值 30 60 145 最大值 5.5 单位 V 测试条件/注释 PVIN5引脚 130 170 320 µA µA µA IOUT5 = 200 µA IOUT5 = 10 mA IOUT5 = 200 mA +1.0 +1.6 +2.0 V % % % 0.500 −1.0 −1.6 −2.0 压差 限流阈值 输出噪声 电源抑制比 250 80 100 180 510 92 mV mV mV mA µV rms 77 66 dB dB Rev. 0 | Page 7 of 40 TJ = 25°C 0°C ≤ TJ ≤ 85°C −40°C ≤ TJ ≤ +125°C IOUT5 = 200 mA VOUT5 = 3.3 V VOUT5 = 2.5 V VOUT5 = 1.5 V 输出电压降至额定典型值的90% 10 Hz至100 kHz, V PVIN5 = 5 V, VOUT5 = 1.8 V VPVIN5 = 5 V, VOUT5 = 1.8 V, IOUT5 = 1 mA 10 kHz 100 kHz ADP5052 绝对最大额定值 表4. 参数 PVIN1至PGND PVIN2至PGND PVIN3至PGND3 PVIN4至PGND4 PVIN5至GND SW1至PGND SW2至PGND SW3至PGND3 SW4至PGND4 PGND至GND PGND3至GND PGND4至GND BST1至SW1 BST2至SW2 BST3至SW3 BST4至SW4 DL1至PGND DL2至PG ND SS12, SS34至GND EN1, EN2, EN3, EN4, EN5至GND VREG至GND SYNC/MODE至GND VOUT5, FB5至GND RT至GND PWRGD至GND FB1, FB2, FB3, FB4至GND 1 FB2至GND 2 FB4至GND 2 COMP1, COMP2, COMP3, COMP4 至GND VDD至GND 存储温度范围 工作结温范围 1 2 额定值 −0.3 V至+18 V −0.3 V至+18 V −0.3 V至+18 V −0.3 V至+18 V −0.3 V至+6.5 V −0.3 V至+18 V −0.3 V至+18 V −0.3 V至+18 V −0.3 V至+18 V −0.3 V至+0.3 V −0.3 V至+0.3 V −0.3 V至+0.3 V −0.3 V至+6.5 V −0.3 V至+6.5 V −0.3 V至+6.5 V −0.3 V至+6.5 V −0.3 V至+6.5 V −0.3 V至+6.5 V −0.3 V至+6.5 V −0.3 V至+6.5 V −0.3 V至+6.5 V −0.3 V至+6.5 V −0.3 V至+6.5 V −0.3 V至+3.6 V −0.3 V至+6.5 V −0.3 V至+3.6 V −0.3 V至+6.5 V −0.3 V至+7 V −0.3 V至+3.6 V 注意，超出上述绝对最大额定值可能会导致器件永久性 损坏。这只是额定最值，并不能以这些条件或者在任何其 它超出本技术规范操作章节中所示规格的条件下，推断器 件能否正常工作。长期在绝对最大额定值条件下工作会影 响器件的可靠性。 热阻 θJA针对最差条件，即焊接在电路板上的器件为表贴封装。 表5. 热阻 封装类型 48引脚 LFCSP θJA 27.87 θJC 2.99 单位 °C/W ESD警告 ESD(静电放电)敏感器件。 带电器件和电路板可能会在没有察觉的情况下放电。尽 管本产品具有专利或专有保护电路，但在遇到高能量 ESD时，器件可能会损坏。因此，应当采取适当的ESD 防范措施，以避免器件性能下降或功能丧失。 −0.3 V至+3.6 V −65°C至+150°C −40°C至+125°C 此额定值适用于ADP5052的可调输出电压型号。 此额定值适用于ADP5052的固定输出电压型号。 Rev. 0 | Page 8 of 40 ADP5052 48 47 46 45 44 43 42 41 40 39 38 37 EN3 SS34 COMP3 FB3 VREG SYNC/MODE VDD RT FB1 COMP1 SS12 EN1 引脚配置和功能描述 ADP5052 TOP VIEW (Not to Scale) 36 35 34 33 32 31 30 29 28 27 26 25 PVIN1 PVIN1 SW1 SW1 BST1 DL1 PGND DL2 BST2 SW2 SW2 PVIN2 NOTES 1. THE EXPOSED PAD MUST BE CONNECTED AND SOLDERED TO AN EXTERNAL GROUND PLANE. 10900-002 GND EN4 COMP4 FB4 GND GND GND PWRGD FB2 COMP2 EN2 PVIN2 13 14 15 16 17 18 19 20 21 22 23 24 BST3 1 PGND3 2 SW3 3 PVIN3 4 EN5 5 FB5 6 VOUT5 7 PVIN5 8 PVIN4 9 SW4 10 PGND4 11 BST4 12 图3. 引脚配置 表6. 引脚功能描述 引脚编号 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17, 18, 19 20 21 22 23 24, 25 26, 27 28 29 30 31 32 引脚名称 BST3 PGND3 SW3 PVIN3 EN5 FB5 VOUT5 PVIN5 PVIN4 SW4 PGND4 BST4 GND EN4 COMP4 FB4 GND PWRGD FB2 COMP2 EN2 PVIN2 SW2 BST2 DL2 PGND DL1 BST1 说明 通道3的高端FET驱动器电源。 通道3的电源地。 通道3的开关节点输出。 通道3的电源输入。在此引脚和地之间连接一个旁路电容。 通道5的使能输入。可使用外部电阻分压器来设定启动阈值。 通道5的反馈检测输入引脚。 通道5的电源输出。 通道5的电源输入。在此引脚和地之间连接一个旁路电容。 通道4的电源输入。在此引脚和地之间连接一个旁路电容。 通道4的开关节点输出。 通道4的电源地。 通道4的高端FET驱动器电源。 此引脚仅用于内部测试。连接此引脚到地。 通道4的使能输入。可使用外部电阻分压器来设定启动阈值。 通道4的误差放大器输出引脚。在此引脚与地之间连接一个RC网络。 通道4的反馈检测输入引脚。 这些引脚仅用于内部测试。连接这些引脚到地。 电源良好信号输出。此开漏输出是所选通道的电源良好信号。 通道2的反馈检测输入引脚。 通道2的误差放大器输出引脚。在此引脚与地之间连接一个RC网络。 通道2的使能输入。可使用外部电阻分压器来设定启动阈值。 通道2的电源输入。在此引脚和地之间连接一个旁路电容。 通道2的开关节点输出。 通道2的高端FET驱动器电源。 通道2的低端FET栅极驱动器。在此引脚与地之间连接一个电阻可设置通道2的限流阈值。 通道1和通道2的电源地。 通道1的低端FET栅极驱动器。在此引脚与地之间连接一个电阻可设置通道1的限流阈值。 通道1的高端FET驱动器电源。 Rev. 0 | Page 9 of 40 ADP5052 引脚编号 33, 34 35, 36 37 38 引脚名称 SW1 PVIN1 EN1 SS12 39 40 41 42 43 COMP1 FB1 RT VDD SYNC/MODE 44 45 46 47 48 VREG FB3 COMP3 SS34 EN3 EPAD 说明 通道1的开关节点输出。 内部5.1 V VREG线性调节器和通道1降压调节器的电源输入。在此引脚和地之间连接一个旁路电容。 通道1的使能输入。可使用外部电阻分压器来设定启动阈值。 在此引脚与VREG和地之间连接一个电阻分压器，用以配置通道1和通道2的软启动时间(参见“软启动”部分)。 此引脚还用来配置通道1和通道2的并行操作(参见“并行操作”部分)。 通道1的误差放大器输出引脚。在此引脚与地之间连接一个RC网络。 通道1的反馈检测输入引脚。 将一个电阻连接在RT和地之间，用以在250 kHz至1.4 MHz之间设置开关频率。更多信息参见“振荡器”部分。 内部3.3 V线性调节器的输出。在此引脚与地之间连接一个1 µF陶瓷电容。 同步输入/输出(SYNC)。要将器件的开关频率与外部时钟同步，可将该引脚连接至频率为250 kHz至1.4 MHz 的外部时钟。也可利用工厂熔丝将此引脚配置为同步输出。 强制PWM或自动PWM/PSM选择引脚(MODE)。此引脚为逻辑高电平时，器件以强制PWM (FPWM)模式工作。 此引脚为逻辑低电平时，器件以自动PWM/PSM模式工作。 内部5.1 V线性调节器的输出。在此引脚与地之间连接一个1 µF陶瓷电容。 通道3的反馈检测输入引脚。 通道3的误差放大器输出引脚。在此引脚与地之间连接一个RC网络。 在此引脚与VREG和地之间连接一个电阻分压器，用以配置通道3和通道4的软启动时间(参见“软启动”部分)。 通道3的使能输入。可使用外部电阻分压器来设定启动阈值。 裸露焊盘(模拟地)。裸露焊盘必须连接并焊接到外部接地层。 Rev. 0 | Page 10 of 40 ADP5052 100 100 90 90 80 80 70 70 60 50 VOUT = 1.2V VOUT = 1.5V VOUT = 1.8V VOUT = 2.5V VOUT = 3.3V VOUT = 5.0V 40 30 20 1 2 IOUT (A) 3 4 0 10900-003 0 100 90 80 80 70 70 50 VOUT = 1.2V VOUT = 1.5V VOUT = 1.8V VOUT = 2.5V VOUT = 3.3V 40 30 20 1 10 60 VOUT = 1.2V VOUT = 1.5V VOUT = 1.8V VOUT = 2.5V VOUT = 3.3V VOUT = 5.0V 50 40 30 20 2 IOUT (A) 3 4 0 图5. 通道1/通道2效率曲线，VIN = 5.0 V，fSW = 600 kHz，FPWM模式 100 90 80 80 EFFICIENCY (%) 40 40 30 20 10 10 3 4 0 10900-005 2 IOUT (A) 1.0 1.2 图6. 通道1/通道2效率曲线，VIN = 12 V，VOUT = 1.8 V，FPWM模式 VOUT = 1.2V VOUT = 1.5V VOUT = 1.8V VOUT = 2.5V VOUT = 3.3V 50 20 1 0.8 60 30 0 0.6 70 fSW = 300kHz fSW = 600kHz fSW = 1.0MHz 50 0.4 图8. 通道3/通道4效率曲线，VIN = 12 V，fSW = 600 kHz，FPWM模式 90 60 0.2 IOUT (A) 100 70 0 0 0.2 0.4 0.6 IOUT (A) 0.8 1.0 1.2 10900-008 1 10900-004 0 10900-007 10 10 0 0.1 图7. 通道1/通道2效率曲线，VIN = 12 V，fSW = 600 kHz， FPWM和自动PWM/PSM模式 90 60 0 IOUT (A) 100 0 VOUT = 1.2V, FPWM VOUT = 1.2V, AUTO PWM/PSM VOUT = 1.8V, FPWM VOUT = 1.8V, AUTO PWM/PSM VOUT = 3.3V, FPWM VOUT = 3.3V, AUTO PWM/PSM 10 EFFICIENCY (%) EFFICIENCY (%) 40 20 图4. 通道1/通道2效率曲线，VIN = 12 V，fSW = 600 kHz，FPWM模式 EFFICIENCY (%) 50 30 10 0 60 10900-006 EFFICIENCY (%) EFFICIENCY (%) 典型工作特性 图9. 通道3/通道4效率曲线，VIN = 5.0 V，fSW = 600 kHz，FPWM模式 Rev. 0 | Page 11 of 40 ADP5052 100 0.4 90 0.3 LINE REGULATION (%) 80 60 50 40 fSW = 300kHz fSW = 600kHz fSW = 1.0MHz 20 0.2 0.4 0.6 0.8 1.0 1.2 IOUT (A) –0.4 9.0 10.5 12.0 13.5 15.0 0.3 LOAD REGULATION (%) 80 70 60 50 VOUT = 1.2V, FPWM VOUT = 1.2V, AUTO PWM/PSM VOUT = 1.8V, FPWM VOUT = 1.8V, AUTO PWM/PSM VOUT = 3.3V, FPWM VOUT = 3.3V, AUTO PWM/PSM 30 20 10 0 0.1 IOUT (A) 1 0.2 0.1 0 –0.1 –0.2 –0.3 2 –0.4 0.3 0.3 0.2 0.2 LINE REGULATION (%) 0.4 0.1 0 –0.1 10900-011 –0.3 IOUT (A) 1.0 1.2 –0.1 –0.3 4 0.8 0 –0.2 3 0.6 0.1 –0.2 2 0.4 图14. 通道3负载调整率，VIN = 12 V，VOUT = 3.3 V， fSW = 600 kHz，FPWM模式 0.4 1 0.2 IOUT (A) 图11. 通道3/通道4效率曲线，VIN = 12 V，fSW = 600 kHz， FPWM和自动PWM/PSM模式 0 0 10900-013 40 10900-010 EFFICIENCY (%) 7.5 0.4 90 LOAD REGULATION (%) 6.0 图13. 通道1电压调整率，VOUT = 3.3 V，IOUT = 4 A， fSW = 600 kHz，FPWM模式 100 –0.4 4.5 INPUT VOLTAGE (V) 图10. 通道3/通道4效率曲线，VIN = 12 V，VOUT = 1.8 V，FPWM模式 0 –0.1 –0.3 10900-009 0 0 –0.2 10 0 0.1 10900-012 30 0.2 图12. 通道1负载调整率，VIN = 12 V，VOUT = 3.3 V， fSW = 600 kHz，FPWM模式 –0.4 4.5 6.0 7.5 9.0 10.5 12.0 INPUT VOLTAGE (V) 13.5 图15. 通道3电压调整率，VOUT = 3.3 V，IOUT = 1 A， fSW = 600 kHz，FPWM模式 Rev. 0 | Page 12 of 40 15.0 10900-014 EFFICIENCY (%) 70 ADP5052 75 0.4 65 SHUTDOWN CURRENT (µA) 0.3 0.2 0.1 0 –0.1 –0.2 –0.3 55 45 VIN = 4.5V VIN = 7.0V VIN = 12V VIN = 15V 35 25 –0.5 –50 –20 10 40 70 100 130 15 –50 TEMPERATURE (°C) 图16. 0.8 V反馈电压精度与温度的关系(通道1，可调输出型号) –25 0 25 50 75 TEMPERATURE (°C) 100 125 150 10900-019 –0.4 10900-015 FEEDBACK VOLTAGE ACCURACY (%) 0.5 图19. 关断电流与温度的关系 (EN1、EN2、EN3、EN4和EN5均为低电平) 850 5.0 4.8 4.6 UVLO THRESHOLD (V) FREQUENCY (kHz) 800 750 700 650 4.4 RISING 4.2 4.0 FALLING 3.8 3.6 3.4 600 10 40 70 100 130 TEMPERATURE (°C) 3.0 –50 10900-017 –20 40 70 100 130 图20. 欠压闭锁(UVLO)阈值与温度的关系 6.0 7 RILIM = 22kΩ 6 CURRENT LIMIT (A) 5.5 5.0 4.5 4.0 3.5 5 RILIM = OPEN 4 3 RILIM = 47kΩ 2 –25 0 25 50 75 TEMPERATURE (°C) 100 125 150 10900-018 1 图18. 静态电流与温度的关系(包括PVIN1、PVIN2、PVIN3和PVIN4) Rev. 0 | Page 13 of 40 0 4 6 8 10 12 14 INPUT VOLTAGE (V) 图21. 通道1/通道2电流限值与输入电压的关系 16 10900-021 QUIESCENT CURRENT (mA) 10 TEMPERATURE (°C) 图17. 频率与温度的关系，VIN = 12 V 3.0 –50 –20 10900-020 3.2 550 –50 ADP5052 200 180 180 160 140 140 CH3/CH4 80 60 10 40 70 TEMPERATURE (°C) 100 130 60 0 10900-022 –20 VOUT = 1.2V 2.5 –20 2.4 –40 PSRR (dB) 0 IOUT = 1mA IOUT = 10mA IOUT = 50mA IOUT = 100mA IOUT = 150mA IOUT = 200mA 2.1 2.5 3.0 3.5 IOUT = 1mA IOUT = 10mA IOUT = 50mA IOUT = 100mA IOUT = 150mA IOUT = 200mA –60 –100 4.0 4.5 5.0 5.5 6.0 INPUT VOLTAGE (V) –120 10 1k 10k 100k 1M 10M 图26. 不同输出负载下的通道5(LDO调节器)PSRR， VIN = 5 V，VOUT = 3.3 V，COUT = 1 µF 100 0 PVIN5 = PVIN5 = PVIN5 = PVIN5 = PVIN5 = PVIN5 = –10 –20 10 PSRR (dB) –30 VOUT = 1.2V VOUT = 1.8V VOUT = 2.5V VOUT = 3.3V 4.0V; IOUT = 1mA 3.6V, IOUT = 1mA 4.0V, IOUT = 100mA 3.6V, IOUT = 100mA 4.0V, IOUT = 200mA 3.6V, IOUT = 200mA –40 –50 –60 –70 0.1 –80 0.01 10 100 1k 10k FREQUENCY (Hz) 100k –100 10 100 1k 10k 100k 1M 10M FREQUENCY (Hz) 图27. 不同负载和压差电压下的通道5(LDO调节器)PSRR， VOUT = 3.3 V，COUT = 1 µF 图24. 通道5(LDO调节器)输出噪声频谱， VIN = 5 V，COUT = 1 µF，IOUT = 10 mA Rev. 0 | Page 14 of 40 10900-027 –90 10900-024 NOISE (µV/√Hz) 100 FREQUENCY (Hz) 图23. 不同输出负载下的通道5(LDO调节器)电压调整率 1 100 –80 10900-023 2.2 10 图25. 通道5(LDO调节器)输出噪声与输出负载的关系， VIN = 5 V，COUT = 1 µF 2.6 2.3 1 IOUT (mA) 图22. 最短导通时间与温度的关系 2.0 2.0 VOUT = 1.8V 80 20 20 OUTPUT VOLTAGE (V) 100 40 40 0 –50 VOUT = 2.5V 120 10900-025 100 CH1/CH2 10900-026 120 RMS NOISE (µV) MINIMUM ON TIME (ns) 160 VOUT = 3.3V ADP5052 VOUT 2 VOUT 2 SW IOUT2 IOUT1 1 M1.00µs A CH1 7.40V CH2 100mV BW M100µs A CH2 CH3 2.00A Ω BW CH4 2.00A Ω B W 图28. 重负载下的稳态波形，VIN = 12 V，VOUT = 3.3 V，IOUT = 3 A， fSW = 600 kHz，L = 4.7 µH，COUT = 47 µF × 2，FPWM模式 –56.0mV 10900-031 CH1 5.00V CH2 10.0mV BW 10900-028 4 图31. 负载瞬态响应，通道1/通道2并行输出，0 A至6 A，VIN = 12 V， VOUT = 3.3 V，fSW = 600 kHz，L = 4.7 µH，COUT = 47 µF × 4 VOUT 1 VOUT 2 IOUT 4 SW 2 EN 1 A CH1 11.0mV CH1 500mV BW CH3 5.00V BW 图29. 轻负载下的稳态波形，VIN = 12 V，VOUT = 3.3 V，IOUT = 30 mA， fSW = 600 kHz，L = 4.7 µH，COUT = 47 µF × 2，自动PWM/PSM模式 M1.00ms CH2 5.00V CH4 2.00A Ω A CH1 650mV 10900-032 CH1 5.00V CH2 50.0mV BW M100µs 10900-029 PWRGD 3 图32. 通道1/通道2软启动，4 A阻性负载，VIN = 12 V，VOUT = 1.2 V， fSW = 600 kHz，L = 1 µH，COUT = 47 µF × 2 VIN 1 1 VOUT VOUT EN 3 IOUT 2 4 IOUT M100µs CH4 2.00A Ω A CH1 –22.0mV CH1 10.0V BW CH3 1.00V BW 图30. 通道1/通道2负载瞬态响应，1 A至4 A，VIN = 12 V，VOUT = 3.3 V， fSW = 600 kHz，L = 2.2 µH，COUT = 47 µF × 2 Rev. 0 | Page 15 of 40 M400µs CH2 5.00V BW CH4 1.00A Ω BW A CH2 2.80V 10900-033 CH1 50.0mV BW 10900-030 4 图33. 带预充电输出的软启动，VIN = 12 V，VOUT = 3.3 V ADP5052 VOUT VOUT 1 4 1 IOUT SW 2 EN 2 IOUT 4 PWRGD M10.0ms A CH1 CH2 5.00V BW CH4 5.00A Ω BW 650mV CH1 500mV BW 图34. 通道1/通道2关断，有源输出放电，VIN = 12 V， VOUT = 1.2 V，fSW = 600 kHz，L = 1 µH，COUT = 47 µF × 2 VOUT SW 2 IOUT M10.0ms A CH1 970mV 10900-135 4 CH2 10.00V BW CH4 5.00A Ω 970mV 图36. 短路保护恢复，VIN = 12 V，VOUT = 1.2 V， fSW = 600 kHz，L = 1 µH，COUT = 47 µF × 2 1 CH1 500mV BW M10.0ms A CH1 CH2 10.0V BW CH4 5.00A Ω BW 图35. 短路保护进入，VIN = 12 V，VOUT = 1.2 V， fSW = 600 kHz，L = 1 µH，COUT = 47 µF × 2 Rev. 0 | Page 16 of 40 10900-136 CH1 500mV BW CH3 5.00V BW 10900-034 3 ADP5052 工作原理 ADP5052是 一 款 微 功 耗 电 源 管 理 单 元 ， 在 一 个 48引 脚 LFCSP封装中集成了四个高性能降压调节器和一个200 mA低 压差(LDO)调节器，可满足严苛的性能和电路板空间要求。 器件可直接连接高达15 V的输入电压，无需使用前置调节器， 因此应用更简单、效率更高。 降压调节器工作模式 PWM模式 在脉宽调制(PWM)模式下，ADP5052中的降压调节器以固 定频率工作，此频率由内部振荡器设置，该振荡器通过RT 引脚编程。每个振荡器周期开始时，高端MOSFET开启， 给电感两端发送一个正电压。电感电流增加，直至电流检 测信号超过可关断高端MOSFET的峰值电感电流阈值。此 阈值由误差放大器的输出设定。 在高端MOSFET关断期间，电感电流流经低端MOSFET并 下降，直到下个振荡时钟脉冲开始另一个新的周期。 ADP5052中的降压调节器通过调节峰值电感电流阈值来调 节输出电压。 PSM模式 为了实现更高的效率，当输出负载低于PSM电流阈值时， ADP5052中的降压调节器平稳过渡到可变频率省电工作模 式(PSM)。当输出电压跌至规定值以下时，降压调节器进 入PWM模式，并停留数个振荡器周期，直至输出电压升 至规定值。在突发脉冲之间的空闲时间内，MOSFET关断， 由输出电容提供所有输出电流。 PSM比较器监测可提供峰值电感电流信息的内部补偿节 点。平均PSM电流阈值取决于输入电压(VIN)、输出电压 (VOUT)、电感和输出电容。由于输出电压会不定期地降到 规定值以下然后恢复，因此在轻负载调节下，PSM模式下 的输出电压纹波比强制PWM模式下的纹波要大。 强制PWM和自动PWM/PSM模式 利用SYNC/MODE引脚，可以将降压调节器配置为始终以 PWM模式工作。在强制PWM (FPWM)模式下，即使输出电 流小于PWM/PSM阈值，调节器仍然以固定频率工作。在 轻载条件下，PWM模式下的效率低于PSM模式。当电感电 流降至0 A以下时，低端MOSFET仍然接通，导致ADP5052 进入连续导通模式(CCM)。 利用SYNC/MODE引脚，可以将降压调节器配置为始终以 PWM模式工作。在自动PWM/PSM模式下，降压调节器以 PWM模式或PSM模式工作，具体取决于输出电流。当平均 输出电流降至PWM/PSM阈值以下时，降压调节器进入 PSM工作模式；在PSM模式下，为保持高效率，调节器以 降低的开关频率工作。当输出电流达到0 A时，低端MOSFET 开关断开，致使调节器以断续导通模式(DCM)工作。 SYNC/MODE引 脚 连 接 VREG时 ， 器 件 以 强 制 PWM (FPWM)模式工作。SYNC/MODE引脚接地时，器件以自 动PWM/PSM模式工作。 可调和固定输出电压 ADP5052通过工厂熔丝提供可调和固定输出电压设置。对 于可调输出设置，应利用外部电阻分压器，通过反馈基准 电压(通道1和通道4为0.8 V，通道5为0.5 V)设置所需的输出 电压。 对于固定输出设置，反馈电阻分压器内置于ADP5052，必 须将反馈引脚(FBx)直接与输出相连。表7列出了每个降压 调节器通道的可用固定输出电压范围。 表7. 固定输出电压范围 通道 通道1 通道2 通道3 通道4 固定输出电压范围 0.85 V至1.6 V，步进为25 mV 3.3 V至5.0 V，步进为300 mV或200 mV 1.2 V至1.8 V，步进为100 mV 2.5 V至5.5 V，步进为100 mV 输出范围也可通过工厂熔丝设置。如需其它输出电压范 围，请联系当地的ADI公司办事处或代理商。 内部调节器(VREG和VDD) ADP5052的内部VREG调节器提供稳定的5.1 V电源作为 MOSFET驱动器的偏置电压。ADP5052的内部VDD调节器 为内部控制电路提供稳定的3.3 V电源。VREG与地之间连接 一个1.0 µF陶瓷电容，VDD与地之间连接一个1.0 µF陶瓷电 容。只要PVIN1可用，内部VREG和VDD调节器即有效。 内部VREG调节器可提供总共95 mA的负载电流，包括 MOSFET驱动电流；对于较低的系统电流需求，它可用作 始终有效的5.1 V电源。VREG调节器内置限流电路，在重负 载下可保护电路。 VDD调节器用于内部电路，建议不要用于其他目的。 Rev. 0 | Page 17 of 40 ADP5052 独立电源应用 精密使能 ADP5052的4个降压调节器可接受独立的输入电压。这意 味着，4个降压调节器的输入电压可连接至不同的电源电压。 ADP5052的每个调节器都有一个使能控制引脚，包括LDO 调节器。使能控制引脚(ENx)具有一个0.8 V基准电压的精密 使能电路。当ENx引脚电压大于0.8 V时，调节器使能。当ENx 引脚电压低于0.725 V时，调节器禁用。内部1 MΩ下拉电阻 可以防止ENx引脚悬空时发生错误。 可以利用精密使能来监测PVIN1电压，延迟输出的启动， 确保PVIN1足够高以便支持输出调节。更多信息，请参见 “精密使能”部分。 ADP5052的4个降压调节器支持级联电源操作。如图37所 示，PVIN2、PVIN3和PVIN4由通道1输出供电。这种配置 中，通道1输出电压必须高于PVIN2、PVIN3和PVIN4的 UVLO阈值。 利用精密使能阈值电压，很容易控制器件内各通道以及 ADP5052与其它输入/输出电源的时序。借助电阻分压器， 也可以将ENx引脚用作可编程UVLO输入(参见图38)。更多 信息请参见“UVLO输入编程”部分。 ADP5052 INTERNAL ENABLE INPUT/OUTPUT VOLTAGE DEGLITCH TIMER 0.8V ENx 1MΩ VIN PVIN1 BUCK 1 PVIN2 TO PVIN4 R2 图38. 一个通道的精密使能图 振荡器 VOUT2 TO VOUT4 将一个电阻连接在RT引脚与地之间，可将ADP5052的开关 频率(fSW)设置为250 kHz到1.4 MHz的值。RT电阻的值可通 过下式计算： 10900-036 BUCK 2 VOUT1 R1 10900-037 PVIN1电压为内部调节器和控制电路提供电源。因此，如 果用户打算为降压调节器提供不同的电源电压，PVIN1电 压必须高于UVLO阈值，然后其他通道才能开始工作。 图37. 级联电源应用 RRT (kΩ) = [14,822/fSW (kHz)]1.081 低端器件选择 通道1和通道2中的降压调节器集成4 A高端功率MOSFET和 低端MOSFET驱动器。选择用于ADP5052的N沟道MOSFET 必须能配合同步降压调节器工作。一般而言，使用低 RDSON N沟道MOSFET可实现更高的效率；建议使用单封装 的双MOSFET(用于通道1和通道2)以节省PCB空间。更多信 息，请参见“低端功率器件选择”部分。 图39所示为开关频率(fSW)和RT电阻之间的典型关系。可调 频率特性允许用户在效率与解决方案尺寸之间权衡取舍， 做出适当选择。 1.6M 1.4M ADP5052的各降压调节器均集成一个自举调节器。自举调 节器要求在BSTx和SWx引脚之间放置一个0.1 µF陶瓷电容(X5R 或X7R)，以提供高端MOSFET的栅极驱动电压。 FREQUENCY (Hz) 1.2M 自举电路 1.0M 800k 600k 400k 有源输出放电开关 200k 0 0 20 40 RT RESISTOR (kΩ) 60 80 10900-044 ADP5052的每个降压调节器均集成一个放电开关，它连接 在开关节点与地之间。当其相关调节器禁用时，开关接通， 有助于使输出电容快速放电。通道1至通道4的放电开关的 典型值为250 Ω。可通过工厂熔丝使能或禁用全部四个降压 调节器的放电开关功能。 图39. 开关频率与RT电阻的关系 通道1和通道3的频率可设置为RT引脚所设置的主开关频率 的一半。可通过工厂熔丝选择设置。如果主开关频率低于 250 kHz，不建议将通道1或通道3的频率设置为其一半。 Rev. 0 | Page 18 of 40 ADP5052 相移 通道1和通道2之间以及通道3和通道4之间的相移为180°。 因此，通道3与通道1同相，通道4与通道2同相(见图40)。 此相移可最大化反相操作的优势，降低输入纹波电流和接 地噪声。 在图41所示配置中，第一个ADP5052器件的通道1与第二个 ADP5052器件的通道1之间的相移为0˚(参见图42)。 SYNC-OUT AT FIRST ADP5052 1 0° REFERENCE CH1 (½ fSW OPTIONAL) SW1 AT FIRST ADP5052 CH2 2 0° PHASE SHIFT SW1 AT SECOND ADP5052 CH3 (½ fSW OPTIONAL) CH4 3 CH1 2.00V BW CH3 5.00V BW 10900-040 180° PHASE SHIFT CH2 5.00V BW M400ns A CH1 560mV 10900-148 SW 180° PHASE SHIFT 图42. 两个以同步模式工作的ADP5052器件的波形 图40. 相移图(四个降压调节器) 同步输入/输出 软启动 ADP5052的开关频率可与250 kHz至1.4 MHz的外部时钟同 步。ADP5052自动检测SYNC/MODE引脚上有无施加外部 时钟，如有，开关频率将平稳过渡至外部时钟的频率。当 外部时钟信号停止时，器件自动切换到内部时钟并继续 工作。 ADP5052的降压调节器内置软启动电路，启动时输出电压 以可控方式缓升，从而限制浪涌电流。当SS12和SS34引脚 连接至VREG时，各降压调节器的软启动时间为典型值2 ms。 利用工厂熔丝，SYNC/MODE引脚可配置为同步时钟输 出。当频率等于RT引脚设置的内部开关频率时，SYNC/ MODE引脚产生50%占空比的正时钟脉冲。从产生同步时 钟到通道1开关节点有一个较短的延迟时间(约为tSW的15%)。 图41显示了两个配置为频率同步模式的ADP5052：一个 ADP5052器件配置为时钟输出以同步另一个ADP5052器 件。建议使用100 kΩ上拉电阻，防止SYNC/MODE引脚悬空 时发生逻辑错误。 ADP5052 VREG TOP RESISTOR SS12 OR SS34 LEVEL DETECTOR AND DECODER BOTTOM RESISTOR 10900-041 注意，为成功同步，必须将RT引脚所设置的内部开关频率 编程为接近于外部时钟值的值。对于典型应用，频率差建 议小于±15%。 要将软启动时间设置为2 ms、4 ms或8 ms的值，应在SS12或 SS34引脚与VREG引脚和地之间连接一个电阻分压器(参见 图43)。为了支持特定启动序列或具有大输出电容的值，可 能需要这种配置。 图43. 用于软启动的电平检测电路 VREG 100kΩ ADP5052 SYNC/MODE ADP5052 10900-039 SYNC/MODE 图41. 两个配置为同步模式的ADP5052器件 Rev. 0 | Page 19 of 40 ADP5052 SS12引脚可用来设置通道1和通道2的软启动时间和并行操 作。SS34引脚可用来设置通道3和通道4的软启动时间。表8 给出了设置软启动时间所需的电阻值。 并行配置下的电流平衡由内部控制环路进行调节。图45显 示了并行输出配置下的典型电流平衡匹配。 6 表8. SS12和SS34引脚设置的软启动时间 5 4 3 2 0 并行操作 ADP5052支持通道1和通道2两相并行操作，以提供高达8 A 的单路输出电流。要将通道1和通道2配置为两相单路输出 的并行操作，请执行以下步骤(参见图44)： • • • • • VREG SS12 EN1 CHANNEL 2 BUCK REGULATOR (4A) 6 8 10 图45. 并行输出配置下的电流平衡，VIN = 12 V，VOUT = 1.2 V， fSW = 600 kHz，FPWM模式 带预充电输出的启动 FB1 SW2 要配置通道1的限流阈值，应将一个电阻连接在DL1引脚与 地之间；要配置通道2的限流阈值，应将一个电阻连接在 DL2引脚与地之间。表9列出了通道1和通道2的峰值电流限 制阈值设置。 COMP1 COMP2 4 TOTAL OUTPUT LOAD (A) ADP5052的降压调节器内置峰值电流限制保护电路，可限 制流过高端MOSFET的正电流。功率开关的峰值电流限值 限制可从输入端流向输出端的电流量。可编程限流阈值特 性允许低电流应用使用小尺寸电感。 SW1 CHANNEL 1 BUCK REGULATOR (4A) 2 限流保护 PVIN1 PVIN2 0 ADP5052的降压调节器具有预充电启动特性，可防止启动 期间低端FET受损。如果输出电压在调节器开启前已预充 电，则调节器可在内部软启动基准电压超过反馈(FBx)引脚 电压之前防止反向电感电流(该电流会导致输出电容放电)。 按照表8的规定，使用SS12引脚选择并行操作。 COMP2引脚保持开路。 使用FB1引脚设置输出电压。 将FB2引脚连接到地(忽略FB2)。 将EN2引脚连接到地(忽略EN2)。 VIN CH1 CH2 IDEAL 1 10900-151 软启动时间 通道3 通道4 2 ms 2 ms 2 ms 4 ms 2 ms 8 ms 4 ms 2 ms 4 ms 4 ms 4 ms 8 ms 8 ms 2 ms 8 ms 8 ms CHANNEL CURRENT (A) 软启动时间 RTOP (kΩ) RBOT (kΩ) 通道1 通道2 0 N/A 2 ms 2 ms 100 600 2 ms 并行 200 500 2 ms 8 ms 300 400 4 ms 2 ms 400 300 4 ms 4 ms 500 200 8 ms 2 ms 600 100 8 ms 并行 N/A 0 8 ms 8 ms L1 VOUT (UP TO 8A) L2 FB2 表9. 通道1和通道2的峰值电流限制阈值设置 10900-042 EN2 图44. 通道1和通道2并行操作 当通道1和通道2以并行配置工作时，应按如下方式配置 通道： • 通道1和通道2的输入电压和限流设置应设置为相同的值。 • 两个通道均以强制PWM模式工作。 RILIM1 或 RILIM2 悬空 47 kΩ 22 kΩ 典型峰值电流限制阈值 4.4 A 2.63 A 6.44 A ADP5052的降压调节器内置负电流限制保护电路，可限制 一定量的负电流流过低端MOSFET。 Rev. 0 | Page 20 of 40 ADP5052 折频 闩锁保护 ADP5052的降压调节器具有折频特性，当输出发生硬短路 时，可防止输出电流失控。折频按如下方式实现： ADP5052的降压调节器有一个可选的闩锁模式，用以保护 器件不受短路和过压等严重问题影响。可通过工厂熔丝使 能闩锁模式。 降低开关频率可使电感电流有更多时间来减小，但也会提 高峰值电流调节期间的纹波电流。这导致平均电流下降， 以阻止输出电流失控。 最大占空比下的跳脉冲模式 在最大占空比条件下，折频使输出受到调节。如果达到最 大占空比(例如当输入电压降低时)，PWM调制器会跳开 1/2的PWM脉冲，导致开关频率折返到一半。如果占空比 进一步提高，PWM调制器将跳开2/3的PWM脉冲，导致开 关频率折返为1/3。折频可提高有效最大占空比，从而降低 输入与输出电压之间的压差。 短路闩锁模式 可通过工厂熔丝使能短路闩锁模式(针对所有4个降压调节 器使能或禁用)。当短路闩锁模式使能且软启动后保护电路 检测到过流状态，降压调节器就会进入打嗝模式并尝试重 启。连续7次尝试重启后，如果调节器仍然处于故障状况， 调节器就会关断。此关断(闩锁)状况只能通过重新使能通 道或复位通道电源才能清除。注意，如果打嗝模式禁用， 短路闩锁模式将不起作用。 图46显示了短路闩锁保护功能。 OUTPUT VOLTAGE SHORT CIRCUIT DETECTED BY COUNTER OVERFLOW ATTEMPT TO RESTART 打嗝保护 ADP5052的降压调节器利用打嗝模式实现过流保护(OCP)。 当电感峰值电流达到限流阈值时，高端MOSFET关断，低 端MOSFET开启，直到进入下一个周期。 打嗝模式有效时，过流故障计数器会递增。如果过流故障 计数器达到15并溢出(表示短路状况)，高端和低端MOSFET 将同时关断。降压调节器在打嗝模式下保持七个软启动周 期，然后尝试从软启动重启。如果短路故障已清除，调节 器将恢复正常工作；否则软启动后重新进入打嗝模式。 在初始软启动周期中，打嗝保护被屏蔽，以便降压调节器 能在重负载下启动。注意，为确保降压调节器能在重负载 下从打嗝模式恢复，需要精心设计并选择适当的器件。可 通过工厂熔丝使能或禁用所有4个降压调节器的打嗝保护 功能。打嗝保护禁用时，折频特性仍可用来防止过流。 SCP LATCH-OFF FUNCTION ENABLED AFTER 7 RESTART ATTEMPTS TIME 7 × tSS PWRGD LATCH OFF THIS REGULATOR LATCH-OFF 10900-045 • 如果FBx引脚电压低于目标输出电压的一半，则开关频 率减半。 • 如果FBx引脚电压低于目标输出电压的四分之一，则开 关频率降至其当前值的一半，即fSW的四分之一。 图46. 短路闩锁保护 过压闩锁模式 可通过工厂熔丝使能过压闩锁模式(针对所有4个降压调节 器使能或禁用)。过压闩锁阈值为标称输出电压的124%。 当输出电压超过此阈值时，保护电路即检测到过压状态， 调节器关断。此关断(闩锁)状况只能通过重新使能通道或 复位通道电源才能清除。 图47显示了过压闩锁保护功能。 OUTPUT VOLTAGE 124% NOMINAL OUTPUT 100% NOMINAL OUTPUT LATCH-OFF CHx ON 图47. 过压闩锁保护 Rev. 0 | Page 21 of 40 10900-046 TIME LATCH OFF THIS REGULATOR ADP5052 欠压闭锁(UVLO) 热关断 欠压闭锁电路监测ADP5052中各降压调节器的输入电压。 若有任何输入电压(PVINx引脚)低于3.78 V(典型值)，相应的 通道就会关断。输入电压升到4.2 V(典型值)以上后，启动软 启动周期，并使能相应的通道(ENx引脚为高电平时)。 ADP5052的结温超过150°C时，热关断电路会关闭除内部线 性调节器以外的IC。极端的结温可能由工作电流高、电路 板设计欠佳或环境温度高等原因引起。热关断有15°C的迟 滞，因此片内温度必须低于135°C，ADP5052才会从热关断 中恢复。器件退出热关断时，各使能通道开始软启动过程。 注意，通道1(PVIN1引脚)上的UVLO条件的优先级高于其 他通道上的UVLO条件，这意味着，PVIN1电源必须在其 他通道工作之前可用。 LDO调节器 电源良好功能 ADP5052集成通用LDO调节器，具有低静态电流和低压差 特性。LDO调节器提供高达200 mA的输出电流。 ADP5052具有一个开漏电源良好输出(PWRGD引脚)，当所 选降压调节器正常工作时，它变为高电平有效。默认情况 下，PWRGD引脚监测通道1的输出电压。订购ADP5052时， 可要求配置其他通道来控制PWRGD引脚(参见表19)。 LDO调节器采用1.7 V至5.5 V的输入电压工作。宽电源范围 使得该调节器适合于LDO电源电压来自一个降压调节器的 级联配置。LDO输出电压通过外部电阻分压器设置(参见 图48)。 PWRGD引脚上的逻辑高电平表示降压调节器的调节输出 电压高于标称输出的90.5%(典型值)。当降压调节器的调节 输出电压低于标称输出的87.2%(典型值)且延迟时间大于约 50 µs时，PWRGD引脚为低电平。 PVIN5 C1 1µF VOUT5 RA LDO C2 1µF FB5 RB EN5 10900-049 PWRGD引脚的输出是内部PWRGx信号的逻辑和。内部 PWRGx信号必须为高电平且持续1 ms的验证时间，PWRGD 引脚才能变为高电平；如果一个PWRGx信号发生故障，则 PWRGD引脚毫无延迟地变为低电平。控制PWRGD引脚的 通 道 (通 道 1至 通 道 4)由 工 厂 熔 丝 指 定 。 默 认 情 况 下 ， PWRGD设置监测通道1的输出。 1.7V TO 5.5V 图48. 200 mA LDO调节器 LDO调节器使用1 μF小陶瓷输入和输出电容，可提供高电源 抑制比(PSRR)、低输出噪声和出色的线路与负载瞬态响应。 Rev. 0 | Page 22 of 40 ADP5052 应用信息 ADIsimPower设计工具 ADIsimPower™设计工具集支持ADP5052。ADIsimPower是 一个工具集合，可以根据特定设计目标产生完整的电源设 计。利用这些工具，用户只需几分钟就能生成完整原理图 和物料清单并计算性能。ADIsimPower可以考虑IC和所有 真实外部元件的工作条件与限制，并针对成本、面积、效 率 和 器 件 数 量 优 化 设 计 。 ADIsimPower工 具 可 通 过 www.analog.com/ADIsimPower网站获得，用户可以通过该 工具申请未填充的电路板。 可调输出电压编程 通过输出电压与FBx引脚之间的一个电阻分压器，可从外 部设置ADP5052的输出电压。为降低反馈偏置电流对输出 电压精度的影响，应确保分压器的底部电阻不能太大，建 议使用50 kΩ以下的值。 输出电压设置的方程式为： VOUT = VREF × (1 + (RTOP/RBOT)) 其中： VOUT为输出电压。 VREF为反馈基准电压：通道1至通道4为0.8 V，通道5为0.5 V。 RTOP为VOUT到FB之间的反馈电阻。 RBOT为FB到地之间的反馈电阻。 对于固定输出选项，无需电阻分压器。如需其它固定输出 电压，请联系当地的ADI公司办事处或代理商。 电压转换限制 对于给定的输入电压，由于最小导通时间和最小关断时间 的原因，输出电压有上下限。 输入电压和开关频率给定时的最小输出电压受最短导通时 间的限制。通道1和通道2的最小导通时间为117 ns(典型值)； 通道3和通道4的最小导通时间为90 ns(典型值)。结温越高， 则最小导通时间越长。 注意，在强制PWM模式下，当超过最小导通时间限值 时，通道1和通道2可能会超过标称输出电压。避免此问题 需要精心选择开关频率。 在连续导通模式(CCM)下，给定输入电压和开关频率，则 最小输出电压的计算公式如下： VOUT_MIN = VIN × tMIN_ON × fSW − (RDSON1 − RDSON2) × IOUT_MIN × tMIN_ON × fSW − (RDSON2 + RL) × IOUT_MIN (1) 其中： VOUT_MIN为最小输出电压。 tMIN_ON为最小导通时间。 fSW为开关频率。 RDSON1为高端MOSFET的导通电阻。 RDSON2为低端MOSFET的导通电阻。 IOUT_MIN为最小输出电流。 RL为输出电感的电阻。 输入电压和开关频率给定时的最大输出电压受最短关断时 间和最大占空比的限制。注意，折频特性可通过降低开关 频率来提高有效最大占空比，从而降低输入与输出电压之 间的压差(参见“折频”部分)。 给定输入电压和开关频率，则最大输出电压的计算公式 如下： VOUT_MAX = VIN × (1 − tMIN_OFF × fSW) − (RDSON1 − RDSON2) × IOUT_MAX × (1 − tMIN_OFF × fSW) − (RDSON2 + RL) × IOUT_MAX (2) 其中： VOUT_MAX为最大输出电压。 tMIN_OFF为最小关断时间。 fSW为开关频率。 RDSON1为高端MOSFET的导通电阻。 RDSON2为低端MOSFET的导通电阻。 IOUT_MAX为最大输出电流。 RL为输出电感的电阻。 如公式1和公式2所示，降低开关频率可减少最小导通时间 和关断时间的限制。 限流设置 ADP5052的通道1和通道2有三种可选的限流阈值。确保选 定的限流值大于电感的峰值电流IPEAK。通道1和通道2的限 流配置参见表9。 Rev. 0 | Page 23 of 40 ADP5052 软启动设置 表10. 推荐电感 ADP5052的降压调节器内置软启动电路，启动时输出电压 以可控方式缓升，从而限制浪涌电流。要将软启动时间设 置为2 ms、4 ms或8 ms的值，应在SS12或SS34引脚与VREG 引脚和地之间连接一个电阻分压器(参见“软启动”部分)。 供应商 Coilcraft 电感选择 电感值取决于开关频率、输入电压、输出电压和电感纹波 电流。使用小电感值可产生较快的瞬态响应，但会因为电 感纹波电流较大而降低效率。使用大电感值则会实现较小 的纹波电流和较高的效率，但会导致瞬态响应变慢。因此， 需要在瞬态响应和效率之间进行权衡。原则上讲，电感纹 波电流ΔIL通常设置为最大负载电流的30%到40%。电感值 计算公式如下： TOKO L = [(VIN − VOUT) × D]/(ΔIL × fSW) 其中： VIN为输入电压。 VOUT为输出电压。 D为占空比(D = VOUT/VIN)。 ΔIL为电感纹波电流。 fSW为开关频率。 产品型号 XFL4020-102 XFL4020-222 XFL4020-332 XFL4020-472 XAL4030-682 XAL4040-103 XAL6030-102 XAL6030-222 XAL6030-332 XAL6060-472 XAL6060-682 FDV0530-1R0 FDV0530-2R2 FDV0530-3R3 FDV0530-4R7 ISAT (A) 5.4 3.7 2.9 2.7 3.6 2.8 23 15.9 12.2 10.5 9.2 11.2 7.1 5.5 4.6 IRMS (A) 11 8.0 5.2 5.0 3.9 2.8 18 10 8.0 11 9.0 9.1 7.0 5.3 4.2 DCR (mΩ) 10.8 21.35 34.8 52.2 67.4 84 5.62 12.7 19.92 14.4 18.9 9.4 17.3 29.6 46.6 尺寸 (mm) 4×4 4×4 4×4 4×4 4×4 4×4 6×6 6×6 6×6 6×6 6×6 6.2 × 5.8 6.2 × 5.8 6.2 × 5.8 6.2 × 5.8 输出电容选择 选择的输出电容会影响输出电压纹波和稳压器的环路动态 特性。例如，在输出端出现负载阶跃瞬态期间，当负载突 然增加时，输出电容向负载供电，直到控制环路可以提高 电感电流，此电流可造成输出电压欠冲。 ADP5052在电流环路中使用内部斜率补偿，以防止当占空 比大于50%时产生次谐波振荡。 可通过以下公式计算达到欠冲(压降)要求所需的输出电容： COUT _ UV = 电感峰值电流可通过以下公式计算： IPEAK = IOUT + (ΔIL/2) 电感的饱和电流必须大于峰值电感电流。对于具有快速饱 和特性的铁氧体磁芯电感，应确保电感饱和电流额定值大 于降压调节器的限流阈值，以防止电感饱和。 K UV × ∆I STEP 2 × L 2 × (VIN − VOUT ) × ∆VOUT _ UV 其中： KUV为系数值(通常设置为2)。 ΔISTEP为负载阶跃。 ΔVOUT_UV为容许的输出电压欠冲。 再举一例说明输出电容对调节器环路动态特性的影响：从 输出端突然移除负载时，电感中存储的能量会涌入输出电 容，导致输出电压过冲。 电感的RMS电流可通过以下公式计算： I RMS = I OUT 2 + 值 (µH) 1.0 2.2 3.3 4.7 6.8 10 1.0 2.2 3.3 4.7 6.8 1.0 2.2 3.3 4.7 ∆I L 2 12 可通过以下公式计算达到过冲要求所需的输出电容： 建议使用屏蔽铁氧体磁芯材料，以实现低铁损、低EMI。 表10列出了推荐电感。 COUT _ OV = (V OUT K OV × ∆I STEP 2 × L + ∆VOUT_OV )2 − VOUT 2 其中： KOV为系数值(通常设置为2)。 ΔISTEP为负载阶跃。 ΔVOUT_OV为容许的输出电压过冲。 Rev. 0 | Page 24 of 40 ADP5052 输出电压纹波由输出电容的ESR及其电容值决定。使用以 下公式选择能达到输出纹波要求的电容： COUT _ RIPPLE = RESR = ∆I L 8 × f SW × ∆VOUT _ RIPPLE 当高端MOSFET关断时，低端MOSFET提供电感电流。对 于低占空比应用而言，多数时候是低端MOSFET提供该电 流。要实现较高的效率，必须选择低导通电阻MOSFET。 低端MOSFET的功率导通损耗可通过以下公式计算： PFET_LOW = IOUT2 × RDSON × (1 − D) ∆VOUT _ RIPPLE 其中： RDSON为低端MOSFET的导通电阻。 D为占空比(D = VOUT/VIN)。 ∆I L 其中： ΔIL为电感纹波电流。 fSW为开关频率。 ΔVOUT_RIPPLE为容许的输出电压纹波。 表 11列 出 了 各 种 限 流 设 置 的 推 荐 双 MOSFET。 应 确 保 MOSFET能够处理功率损耗造成的散热问题。 RESR是该输出电容的等效串联电阻。 表11. 推荐的双MOSFET 选择COUT_UV、COUT_OV和COUT_RIPPLE给定的最大输出电容，以 同时满足负载瞬态和输出纹波要求。 供应商 IR 所选输出电容的电压额定值必须大于输出电压。输出电容 的最小电流有效值额定值可通过以下公式确定： Fairchild I COUT _ rms = ∆I L 12 Vishay 输入电容选择 输入去耦电容可衰减输入端的高频噪声，并充当储能库。 使用陶瓷电容并将其靠近PVINx引脚放置。由输入电容、 高端NFET和低端NFET组成的环路必须尽可能小。输入电 容的电压额定值必须大于最大输入电压。确保输入电容的 RMS电流额定值大于下式计算值： AOS I CIN _ rms = I OUT × D × (1 − D ) 产品型号 IRFHM8363 IRLHS6276 FDMA1024 FDMB3900 FDMB3800 FDC6401 Si7228DN Si7232DN Si7904BDN Si5906DU Si5908DC SiA906EDJ AON7804 AON7826 AO6800 AON2800 VDS (V) 30 20 20 25 30 20 30 20 20 30 20 20 30 20 30 20 ID (A) 10 3.4 5.0 7.0 4.8 3.0 23 25 6 6 5.9 4.5 22 22 3.4 4.5 RDSON (mΩ) 20.4 45 54 33 51 70 25 16.4 30 40 40 46 26 26 70 47 Qg (nC) 6.7 3.1 5.2 11 4 3.3 4.1 12 9 8 5 3.5 7.5 6 4.7 4.1 尺寸 (mm) 3×3 2×2 2×2 3×2 3×2 3×3 3×3 3×3 3×3 3×2 3×2 2×2 3×3 3×3 3×3 2×2 其中，D为占空比(D = VOUT/VIN)。 UVLO输入编程 低端功率器件选择 精密使能输入可用于编程输入电压的UVLO阈值，如图38 所示。为降低内部1 MΩ下拉电阻容差对输入电压精度的影 响，应确保分压器的底部电阻不能太大，建议使用50 kΩ以 下的值。 通道1和通道2集成了低端MOSFET驱动器，可用于驱动低 端N沟道MOSFET (NFET)。低端N沟道MOSFET的选择会影 响降压调节器的性能。 选择的MOSFET必须满足以下要求： • 漏源电压(VDS)必须高于1.2 × VIN。 • 漏极电流(ID)必须大于1.2 × ILIMIT_MAX，其中ILIMIT_MAX为选 定的最大限流阈值。 • VGS = 4.5 V时，所选MOSFET可以完全导通。 • 栅极电荷总量(Qg，VGS = 4.5 V)必须少于20 nC。较低的 Qg特性可提供较高的效率。 精密导通阈值为0.8 V。可编程VIN启动电压的电阻分压器计 算如下： VIN_STARTUP = (0.8 nA + (0.8 V/RBOT_EN)) × (RTOP_EN + RBOT_EN) 其中： RTOP_EN为VIN与EN之间的电阻。 RBOT_EN为EN引脚与地之间的电阻。 Rev. 0 | Page 25 of 40 ADP5052 补偿器件设计 对于峰值电流模式控制架构，可将功率级简化为向输出电 容和负载电阻供应电流的压控电流源。该简化环路包括一 个极点和输出电容ESR造成的零点。控制到输出传递函数 如下列公式所示： fp = 1. 确定交叉频率(fC)。通常情况下，fC介于fSW/12和fSW/6之间。 2. RC的计算公式如下： RC =   s 1 +    2 × π × f VOUT (s) z  Gvd (s) = = AVI × R ×    VCOMP (s) s 1 +   2 × π × f p   fz = 以下准则说明对于陶瓷输出电容应用如何选择补偿器件RC、 CC和CCP。 CC = 1 CCP = 2 × π × (R + R ESR ) × COUT VOUT 降压调节器功耗 各降压调节器的功耗(PLOSS)包括功率开关导通损耗(PCOND)、 开关损耗(PSW)和转换损耗(PTRAN)。还存在其它功耗源，但 在涉及到散热限制的高输出负载电流应用中，这些损耗一 般不太重要。 使用以下公式估算降压调节器的功耗： RTOP AVI PLOSS = PCOND + PSW + PTRAN COUT 功率开关导通损耗(PCOND) 功率开关导通损耗是由于输出电流流经具有内部导通电阻 (RDSON)的高端和低端功率开关而造成的。 R CCP – RESR 10900-054 CC 使用以下公式估算功率开关导通损耗： PCOND = (RDSON_HS × D + RDSON_LS × (1 − D)) × IOUT2 图49. 简化的峰值电流模式控制小信号电路 补偿器件RC和CC形成零点，RC和可选的CCP形成可选极点。 闭环传递公式如下所示： TV (s) = RBOT RBOT + RTOP × −gm CC + CCP × RC PD = PBUCK1 + PBUCK2 + PBUCK3 + PBUCK4 + PLDO VOUT + RESR × COUT ADP5052的总功耗可简化为： ADP5052将跨导放大器用作误差放大器来补偿该系统。图49 显示了简化的峰值电流模式控制小信号电路。 RC RC 功耗 其中： AVI = 10 A/V(通道1或通道2)、3.33 A/V(通道3或通道4)。 R为负载电阻。 RESR是该输出电容的等效串联电阻。 COUT为输出电容。 RBOT (R + RESR ) × COUT 4. CCP是可选的。它可用于取消输出电容的ESR引起的零点。 CCP的计算公式如下： 2 × π × RESR × COUT VCOMP 0.8 V × g m × AVI 3. 将补偿零点放置在域极(fP)处。CC的计算公式如下： 1 – gm + 2 × π ×VOUT × COUT × f C 1 + RC × CC × s  R ×C ×C  s × 1 + C C CP × s    CC + CCP   × Gvd(s) 其中： RDSON_HS为高端MOSFET的导通电阻。 RDSON_LS为低端MOSFET的导通电阻。 D为占空比(D = VOUT/VIN)。 Rev. 0 | Page 26 of 40 ADP5052 开关损耗(PSW) 开关损耗与驱动器消耗的电流有关，驱动器以开关频率打 开和关闭功率器件。每次功率器件栅极打开或关闭时，驱 动器就会将一定的电荷从输入电源传输到栅极，再从栅极 传输到地。使用以下公式估算开关损耗： PSW = (CGATE_HS + CGATE_LS) × VIN2 × fSW 其中： CGATE_HS为高端MOSFET的栅极电容。 CGATE_LS为低端MOSFET的栅极电容。 fSW为开关频率。 LDO调节器功耗 LDO调节器的功耗通过下式计算： PLDO = [(VIN − VOUT) × IOUT] + (VIN × IGND) 其中： VIN和VOUT分别为LDO调节器的输入和输出电压。 IOUT为LDO调节器的负载电流。 IGND为LDO调节器的地电流。 在ADP5052中，地电流引起的功耗相当小，可忽略不计。 结温 转换损耗(PTRAN) 转换损耗是由于高端MOSFET无法即时接通或断开造成的。 在 开 关 节 点 转 换 期 间 ， MOSFET提 供 所 有 电 感 电 流 。 MOSFET的源漏电压为输入电压的一半，由此便产生功率 损耗。转换损耗随负载和输入电压的提高而提高，每个开 关周期发生两次。使用以下公式估算转换损耗： PTRAN = 0.5 × VIN × IOUT × (tR + tF) × fSW 芯片的结温为环境温度与功耗引起的封装内温升之和，如 下式所示： TJ = TA + TR 其中： TJ为结温。 TA为环境温度。 TR为功耗引起的封装温度升幅。 封装的温升与封装功耗成正比。其比例常数就是芯片的结 到环境温度之间的热阻，如下式所示： 其中： tR为开关节点的上升时间。 tF为开关节点的下降时间。 TR = θJA × PD 热关断 通道1和通道2仅在内部高端MOSFET导通时存储电感电流 值，因此，ADP5052会消耗少量功率(以及少量输入均方根 电流)，从而降低热限制。 不过，当通道1和通道2在最大负载、高环境温度、高占空 比下工作时，输入均方根电流可能变得非常大，导致结温 超出125°C的最大结温。如果结温超过150°C，调节器就会 进入热关断状态，当结温低于135°C时才恢复工作。 其中： TR是封装的温度升幅。 θJA是从芯片结到封装环境温度的热阻(见表5)。 PD是封装内的功耗。 一个非常重要的考虑因素是热阻值基于4层4 inch × 3 inch、 2.5 oz铜PCB(符合JEDEC标准)，而实际应用所用PCB的尺寸 和层数可能不同。 必须尽可能多地使用铜，以利于器件散热。暴露于空气中 的铜的散热效果优于内层中使用的铜。使用多个过孔将裸 露焊盘连接到接地层。 Rev. 0 | Page 27 of 40 ADP5052 设计示例 本部分通过一个例子说明通道1的设计步骤和所需的外部 器件。表12列出了该例的设计要求。 表12. 通道1的设计要求示例 参数 输入电压 输出电压 输出电流 输出纹波 负载瞬变 设置电流限值 对于4 A输出工作电流而言，峰值限流典型值为6.44 A。本 例选择RILIM1 = 22 kΩ(见表9)。更多信息参见“限流保护”部分。 选择电感 技术规格 VPVIN1 = 12 V ± 5% VOUT1 = 1.2 V IOUT1 = 4 A ∆VOUT1_RIPPLE = 12 mV(CCM模式) ±5%，20%至80%负载瞬变，1 A/µs 将峰峰值电感纹波电流ΔIL设置为最大输出电流的35%。使 用以下公式估算电感值： L = [(VIN − VOUT) × D]/(ΔIL × fSW) 虽然本例显示的是通道1的逐步设计程序，但该程序适用 于所有其它降压调节器通道(通道2至通道4)。 设置开关频率 第一步是确定ADP5052设计的开关频率。一般而言，开关 频率越高，则所需的器件值越低，因而解决方案尺寸越小； 开关频率越低，则开关损耗越低，因而转换效率越高。 将一个电阻连接在RT引脚与地之间，可将ADP5052的开关 频率设置为250 kHz到1.4 MHz的值。所选电阻允许用户在 效率与解决方案尺寸之间权衡取舍，做出适当选择。(更多 信息参见“振荡器”部分。)然而，必须通过检查最小导通时 间和最小关断时间所施加的电压转换限制，来确定最高支 持的开关频率(参见“电压转换限制”部分)。 本设计示例使用600 kHz的开关频率来实现小尺寸解决方案 和高转换效率的良好组合。要将开关频率设置为600 kHz， 请使用以下公式来计算电阻值RRT： RRT (kΩ) = [14,822/fSW (kHz)]1.081 因此，选择标准电阻RRT = 31.6 kΩ。 设置输出电压 选择10 kΩ底部电阻(RBOT)，然后通过以下公式计算顶部反馈 电阻： RBOT = RTOP × (VREF/(VOUT − VREF)) 其中： VIN = 12 V。 VOUT = 1.2 V。 D为占空比(D = VOUT/VIN = 0.1)。 ΔIL = 35% × 4 A = 1.4 A。 fSW = 600 kHz。 由此得到L值为1.28 µH。最接近的标准电感值为1.5 µH；因 此，电感纹波电流ΔIL为1.2 A。 电感峰值电流可通过以下公式计算： IPEAK = IOUT + (ΔIL/2) 针对该电感计算的峰值电流为4.6 A。 电感的RMS电流可通过以下公式计算： I RMS = I OUT 2 + ∆I L 2 12 该电感的RMS电流约为4.02 A。 因此，需要一个最小RMS电流额定值为4.02 A、最小饱和电 流额定值为4.6 A的电感。然而，为防止电感在限流条件下达 到饱和点，电感饱和电流宜高于最大峰值电流限值(典型值 7.48 A)，以实现可靠工作。 基于这些要求和建议，本设计选择DCR为13.5 mΩ的TOKO FDV0530-1R5。 其中： VREF为0.8 V(对于通道1)。 VOUT为输出电压。 要将输出电压设置为1.2 V，应选择以下电阻值：R TOP = 4.99 kΩ，RBOT = 10 kΩ。 Rev. 0 | Page 28 of 40 ADP5052 选择标准器件：RC = 15 kΩ，CC = 2.7 nF。CCP是可选的。 输出电容必须满足输出电压纹波和负载瞬态响应要求。要 满足输出电压纹波要求，可使用以下公式计算ESR和电容： 图50显示了1.2 V输出轨的波特图。交叉频率为62 kHz，相位 裕量为58°。图51显示负载瞬态响应波形。 100 120 80 90 60 60 40 30 20 0 ∆VOUT _ RIPPLE ∆I L 计算的电容COUT_RIPPLE为20.8 µF，计算的RESR为10 mΩ。 要满足±5%的过冲和欠冲要求，可使用以下公式计算电容： COUT _ UV = K UV × ∆I STEP 2 × L 2 × (VIN − VOUT ) × ∆VOUT _ UV COUT _ OV = K OV × ∆I STEP 2 × L (V OUT + ∆VOUT_OV ) − VOUT 2 MAGNITUDE (dB) R ESR = 8 × f SW × ∆VOUT _ RIPPLE 0 –30 –20 –60 –40 –90 –60 –120 –80 2 –150 CROSS FREQUENCY: 62kHz PHASE MARGIN: 58° –100 1k 10k 100k 1M –180 FREQUENCY (Hz) 估算时，使用KOV = KUV = 2。因此，COUT_OV = 117 μF， COUT_UV = 13.3 μF。 10900-161 ∆I L COUT _ RIPPLE = PHASE (Degrees) 选择输出电容 图50. 1.2 V输出的波特图 输出电容ESR应小于13.3 mΩ，输出电容应大于117 μF。建议 使用三个陶瓷电容(47 µF、X5R、6.3 V)，例如ESR为2 mΩ 的Murata GRM21BR60J476ME15。 VOUT 选择低端MOSFET 1 对于高效率解决方案，必须选择低RDSON N沟道MOSFET。 MOSFET击穿电压(VDS)必须大于1.2 × VIN，漏极电流必须大 于1.2 × ILIMIT_MAX。 IOUT 通道1和通道2建议使用20 V、双N沟道MOSFET，例如Vishay Si7232DN。驱动器电压为4.5 V时，Si7232DN的R DSON 为 16.4 mΩ，栅极电荷总量为12 nC。 CH1 50.0mV BW 设计补偿网络 为了获得更好的负载瞬态响应和稳定性能，应将交叉频率 fC设置为fSW/10。本例中，fSW设置为600 kHz；因此，将fC设置 为60 kHz。 对于1.2 V输出轨，47 µF陶瓷输出电容值降至40 µF。 RC = 2 × π × 1.2 V × 3 × 40 µ F × 60 kHz CC = CCP = 0.8 V × 470 µS × 10 A/V (0.3 Ω + 0.001 Ω) × 3 × 40 µ F 14.4 k Ω 0.001 Ω × 3 × 40 µ F 14.4 k Ω = 8.3 pF = 14.4 k Ω = 2.51 nF M200µs CH4 2.00A Ω BW A CH4 2.32A 10900-162 4 图51. 1.2 V输出的0.8 A至3.2 A负载瞬态响应 选择软启动时间 软启动特性允许输出电压以受控方式缓慢提高，从而避免 软启动期间出现输出电压过冲现象，同时限制浪涌电流。 SS12引脚可用来设置2 ms、4 ms或8 ms的软启动时间，并且 也可用来配置通道1和通道2的并行操作。更多信息参见“软 启动”部分和表8。 选择输入电容 输入电容应选择最小值为10 µF的陶瓷电容，并且靠近PVIN1 引脚放置。本例中，建议使用一个10 µF、X5R、25 V陶瓷 电容。 Rev. 0 | Page 29 of 40 ADP5052 推荐外部器件 表13列出了ADP5052通道1和通道2针对4 A应用的推荐外部器件。表14列出了通道3和通道4针对1.2 A应用的推荐外部器件。 表13. 通道1和通道2针对4 A典型应用的推荐外部器件 (±1%输出纹波、±7.5%容差、~60%阶跃瞬态) fSW (kHz) 300 IOUT (A) 4 600 4 1000 4 1 1 2 3 VIN (V) 12 (或5) 12 (或5) 12 (或5) 12 (或5) 12 (或5) 12 12 (或5) 12 (或5) 12 (或5) 12 (或5) 12 (或5) 12 5 5 12 (或5) 12 (或5) 12 (或5) 12 VOUT (V) 1.2 1.5 1.8 2.5 3.3 5.0 1.2 1.5 1.8 2.5 3.3 5.0 1.2 1.5 1.8 2.5 3.3 5.0 L (µH) 3.3 3.3 3.3 4.7 6.8 6.8 1.5 1.5 2.2 2.2 3.3 3.3 1.0 1.0 1.0 1.5 1.5 2.2 COUT (µF) 2 × 1001 2 × 1001 3 × 472 3 × 472 3 × 472 473 2 × 472 2 × 472 2 × 472 2 × 472 2 × 472 473 2 × 472 2 × 472 472 472 472 473 RTOP (kΩ) 4.99 8.87 12.7 21.5 31.6 52.3 4.99 8.87 12.7 21.5 31.6 52.3 4.99 8.87 12.7 21.5 31.6 52.3 RBOT (kΩ) 10 10.2 10.2 10.2 10.2 10 10 10.2 10.2 10.2 10.2 10 10 10.2 10.2 10.2 10.2 10 RC (kΩ) 10 10 6.81 10 10 4.7 10 10 10 10 15 10 15 15 10 10 10 15 CC (pF) 4700 4700 4700 4700 4700 4700 2700 2700 2700 2700 2700 2700 1500 1500 1500 1500 1500 1500 Dual FET Si7232DN Si7232DN Si7232DN Si7232DN Si7232DN Si7232DN Si7232DN Si7232DN Si7232DN Si7232DN Si7232DN Si7232DN Si7232DN Si7232DN Si7232DN Si7232DN Si7232DN Si7232DN 100 µF电容：Murata GRM31CR60J107ME39(6.3 V、X5R、1206)。 47 µF电容：Murata GRM21BR60J476ME15(6.3 V、X5R、0805)。 47 µF电容：Murata GRM31CR61A476ME15(10 V、X5R、1206)。 表14. 通道3和通道4针对1.2 A典型应用的推荐外部器件 (±1%输出纹波、±7.5%容差、~60%阶跃瞬态) fSW (kHz) 300 IOUT (A) 1.2 600 1.2 1000 1.2 1 2 VIN (V) 12 (或5) 12 (或5) 12 (或5) 12 (或5) 12 (或5) 12 12 (或5) 12 (或5) 12 (或5) 12 (或5) 12 (或5) 12 5 12 (或5) 12 (或5) 12 (或5) 12 (或5) 12 VOUT (V) 1.2 1.5 1.8 2.5 3.3 5.0 1.2 1.5 1.8 2.5 3.3 5.0 1.2 1.5 1.8 2.5 3.3 5.0 L (µH) 10 10 15 15 22 22 4.7 6.8 6.8 10 10 10 2.2 3.3 4.7 4.7 6.8 6.8 COUT (µF) 2 × 221 2 × 221 2 × 221 2 × 221 2 × 221 222 221 221 221 221 221 222 221 221 221 221 221 222 22 µF电容：Murata GRM188R60J226MEA0(6.3 V、X5R、0603)。 22 µF电容：Murata GRM219R61A226MEA0(10 V、X5R、0805)。 Rev. 0 | Page 30 of 40 RTOP (kΩ) 4.99 8.87 12.7 21.5 31.6 52.3 4.99 8.87 12.7 21.5 31.6 52.3 4.99 8.87 12.7 21.5 31.6 52.3 RBOT (kΩ) 10 10.2 10.2 10.2 10.2 10 10 10.2 10.2 10.2 10.2 10 10 10.2 10.2 10.2 10.2 10 RC (kΩ) 6.81 6.81 6.81 6.81 6.81 6.81 6.81 6.81 6.81 6.81 6.81 6.81 10 10 10 10 10 15 CC (pF) 4700 4700 4700 4700 4700 4700 2700 2700 2700 2700 2700 2700 1800 1800 1800 1800 1800 1800 ADP5052 电路板布局建议 • 将输入电容、电感、MOSFET、输出电容和自举电容靠 近IC放置。 • 使用短而粗的走线将输入电容连接到PVINx引脚，并使 用专用电源地连接输入和输出电容地，使连接长度最小。 • 需要时，使用多个高电流过孔将PVINx、PGNDx和SWx 连接到其他电源层。 • 使用短而粗的走线将电感连接到SWx引脚和输出电容。 • 确保高电流环路的走线尽可能短而宽。图52显示高电流 路径。 • 最大限度增加裸露焊盘的接地金属量，并在器件侧使用 尽可能多的过孔以加强散热。 • 地层通过多个过孔连接到器件侧的地上，以进一步减少 敏感电路节点上的噪声干扰。 • 去耦电容应靠近VREG和VDD引脚。 • 频率设置电阻应靠近RT引脚。 • 分开电阻分压器应靠近FBx引脚。此外，应使FBx走线 远离高电流走线和开关节点，以避免噪声影响。 • 在板面积受限的情况下，采用0402或0603尺寸的电阻和 电容可实现最小尺寸解决方案。 VIN PVINx BSTx VOUT SWx ADP5052 DLx ENx GND FBx 10900-055 要使ADP5052获得最佳性能，良好的线路板布局至关重要(见 图53)。不良的布局会影响器件的调节和稳定性以及电磁干 扰(EMI)和电磁兼容(EMC)性能。良好的PCB布局应参照以 下原则： 10900-163 图52. 带高电流走线(显示为蓝色)的典型电路 图53. ADP5052典型PCB布局布线 Rev. 0 | Page 31 of 40 ADP5052 典型应用电路 ADP5052 SYNC/MODE VREG VDD C0 1.0µF C1 1.0µF INT VREG OSCILLATOR 100mA RT C2 10µF COMP1 2.7nF 6.81kΩ EN1 VREG BST1 CHANNEL 1 BUCK REGULATOR (1.2A/2.5A/4A) SW1 C3 0.1µF 5V REG DL1 SS12 Q1 PGND PVIN2 L1 VOUT1 2.2µH C4 47µF 1.2V/2A SiA906EDJ (46mΩ) VCORE PROCESSOR VDDIO DL2 Q2 C5 10µF COMP2 2.7nF 31.6kΩ FB1 PVIN1 12V VREG 6.81kΩ EN2 CHANNEL 2 BUCK REGULATOR (1.2A/2.5A/4A) 5V REG L2 VOUT2 4.7µH C7 47µF SW2 BST2 C6 0.1µF 3.3V/2.5A I/O FB2 PWRGD PVIN3 C8 10µF 2.7nF VREG COMP3 6.81kΩ EN3 BST3 CHANNEL 3 BUCK REGULATOR (1.2A) SW3 C9 0.1µF L3 VOUT3 4.7µH FB3 1.5V/1.2A C10 22µF DDR TERM. LDO PGND3 DDR MEMORY SS34 BST4 PVIN4 C11 10µF COMP4 2.7nF 6.81kΩ EN4 CHANNEL 4 BUCK REGULATOR (1.2A) SW4 FB4 C12 0.1µF L4 VOUT4 10µH 4.5V/1.2A C13 22µF RFPA PGND4 PVIN5 C14 1µF VOUT5 FB5 47kΩ 10kΩ VOUT5 2.85V/100mA RF TRANSCEIVER C15 1µF EXPOSED PAD 10900-056 EN5 CHANNEL 5 200mA LDO REGULATOR 图54. 典型毫微微蜂窝应用，600 kHz开关频率，固定输出型号 Rev. 0 | Page 32 of 40 ADP5052 ADP5052 SYNC/MODE VREG VDD C0 1.0µF C1 1.0µF INT VREG OSCILLATOR 100mA RT 31.6kΩ FB1 PVIN1 12V C2 10µF COMP1 2.7nF 10kΩ EN1 VREG 10kΩ 4.99kΩ BST1 CHANNEL 1 BUCK REGULATOR (1.2A/2.5A/4A) SW1 C3 0.1µF 5V REG PGND PVIN2 DL2 VREG 6.81kΩ EN3 C4 47µF 1.2V/4A C16 47µF Si7232DN (16.4m) 5V REG FPGA L2 VOUT2 2.2µH C7 47µF SW2 BST2 VCORE 22kΩ AUXILIARY VOLTAGE Q2 CHANNEL 2 BUCK REGULATOR (1.2A/2.5A/4A) C6 0.1µF 2.5V/4A C17 47µF 21.5kΩ FB2 I/O BANK 0 I/O BANK 1 I/O BANK 2 10.2kΩ PVIN3 2.7nF VOUT1 22kΩ PWRGD C8 10µF COMP3 L1 1.5µH Q1 DL1 SS12 C5 10µF COMP2 2.7nF 10kΩ EN2 VREG BST3 CHANNEL 3 BUCK REGULATOR (1.2A) SW3 C9 0.1µF L3 VOUT3 6.8µH 8.87kΩ FB3 1.5V/1.2A C10 22µF 10.2kΩ PGND3 I/O BANK 3 DDR TERM. LDO DDR MEMORY 3.3V/1.2A FLASH MEMORY MGTs SS34 BST4 PVIN4 C11 10µF COMP4 6.81kΩ EN4 SW4 FB4 PGND4 C12 0.1µF L4 VOUT4 10µH 31.6kΩ C13 22µF 10.2kΩ PVIN5 EN5 CHANNEL 5 200mA LDO REGULATOR C14 1µF VOUT5 FB5 14kΩ 10kΩ VOUT5 1.2V/100mA C15 1µF EXPOSED PAD 10900-057 2.7nF CHANNEL 4 BUCK REGULATOR (1.2A) 图55. 典型FPGA应用，600 kHz开关频率，可调输出型号 Rev. 0 | Page 33 of 40 ADP5052 ADP5052 VREG SYNC/MODE VREG VDD C1 1.0µF C0 1.0µF PVIN1 12V C2 10µF COMP1 2.7nF INT VREG OSCILLATOR 100mA 4.99kΩ BST1 CHANNEL 1 BUCK REGULATOR (1.2A/2.5A/4A) C3 0.1µF SW1 5V REG DL1 SS12 COMP2 EN2 5V REG C4 100µF 1.2V/8A C16 100µF 22kΩ Q2 CHANNEL 2 BUCK REGULATOR (1.2A/2.5A/4A) VOUT1 22kΩ DL2 PVIN2 L1 1.5µH Si7232DN (16.4mΩ) Q1 PGND 600kΩ C5 10µF 10kΩ FB1 10kΩ EN1 VREG 100kΩ RT 31.6kΩ L2 SW2 1.5µH C6 0.1µF BST2 FB2 PWRGD PVIN3 C8 10µF 2.7nF VREG COMP3 6.81kΩ EN3 BST3 CHANNEL 3 BUCK REGULATOR (1.2A) C9 0.1µF SW3 L3 VOUT3 6.8µH FB3 PGND3 10.2kΩ 1.5V/1.2A C10 22µF 8.87kΩ SS34 BST4 PVIN4 2.7nF COMP4 CHANNEL 4 BUCK REGULATOR (1.2A) 6.81kΩ EN4 C12 0.1µF SW4 L4 VOUT4 10µH FB4 PGND4 10.2kΩ C13 22µF 31.6kΩ C14 1µF PVIN5 EN5 CHANNEL 5 200mA LDO REGULATOR 3.3V/1.2A VOUT5 40.2kΩ FB5 10kΩ C15 1µF VOUT5 2.5V/200mA EXPOSED PAD 10900-165 C11 10µF 图56. 典型通道1/通道2并行输出应用，600 kHz开关频率，可调输出型号 Rev. 0 | Page 34 of 40 ADP5052 工厂编程选项 表15至表26列出了从ADI公司订购ADP5052时可写入器件的选项。默认选项列表参见表27。要订购非默认选项的器件，请联 系当地的ADI公司办事处或代理商。 表15. 通道1的输出电压选项(固定输出选项：0.85 V至1.6 V，25 mV增量) 选项 选项0 选项1 选项2 … 选项30 选项31 说明 0.8 V可调输出(默认值) 0.85 V 固定输出 0.875 V固定输出 … 1.575 V 固定输出 1.6 V 固定输出 表16. 通道2的输出电压选项(固定输出选项：3.3 V至5.0 V，300 mV/200 mV增量) 选项 选项0 选项1 选项2 选项3 选项4 选项5 选项6 选项7 说明 0.8 V可调输出(默认值) 3.3 V 固定输出 3.6 V 固定输出 3.9 V 固定输出 4.2 V 固定输出 4.5 V 固定输出 4.8 V 固定输出 5.0 V 固定输出 表17. 通道3的输出电压选项(固定输出选项：1.2 V至1.8 V，100 mV增量) 选项 选项0 选项1 选项2 选项3 选项4 选项5 选项6 选项7 说明 0.8 V可调输出(默认值) 1.2 V 固定输出 1.3 V 固定输出 1.4 V 固定输出 1.5 V 固定输出 1.6 V 固定输出 1.7 V 固定输出 1.8 V 固定输出 表18. 通道4的输出电压选项(固定输出选项：2.5 V至5.5 V，100 mV增量) 选项 选项0 选项1 选项2 … 选项30 选项31 说明 0.8 V可调输出(默认值) 2.5 V 固定输出 2.6 V 固定输出 … 5.4 V 固定输出 5.5 V 固定输出 Rev. 0 | Page 35 of 40 ADP5052 表19. PWRGD输出选项 选项 选项0 选项1 选项2 选项3 选项4 选项5 选项6 选项7 选项8 选项9 选项10 选项11 选项12 选项13 选项14 选项15 说明 不监控任何通道 监控通道1输出(默认) 监控通道2输出 监控通道1和通道2输出 监控通道3输出 监控通道1和通道3输出 监控通道2和通道3输出 监控通道1、通道2和通道3输出 监控通道4输出 监控通道1和通道4输出 监控通道2和通道4输出 监控通道1、通道2和通道4输出 监控通道3和通道4输出 监控通道1、通道3和通道4输出 监控通道2、通道3和通道4输出 监控通道1、通道2、通道3和通道4输出 表20. 输出放电功能选项 选项 选项0 选项1 说明 禁用所有4个降压调节器的输出放电功能 使能所有4个降压调节器的输出放电功能(默认) 表21. 通道1的开关频率选项 选项 选项0 选项1 说明 1 × RT引脚设置的开关频率(默认) ½ × RT引脚设置的开关频率 表22. 通道3的开关频率选项 选项 选项0 选项1 说明 1 × RT引脚设置的开关频率(默认) ½ × RT引脚设置的开关频率 表23. 引脚43—SYNC/MODE引脚选项 选项 选项0 选项1 说明 强制PWM/自动PWM/PSM模式设置，并能与外部时钟同步 产生一个等于RT引脚设置的主频率的时钟信号 表24. 4个降压调节器的打嗝保护选项 选项 选项0 选项1 说明 使能过流事件的打嗝保护(默认) 禁用打嗝保护，针对过流事件仅提供折频保护 表25. 4个降压调节器的短路闩锁选项 选项 选项0 选项1 说明 禁用输出短路事件的闩锁功能(默认) 使能输出短路事件的闩锁功能 表26. 4个降压调节器的过压闩锁选项 选项 选项0 选项1 说明 禁用输出过压事件的闩锁功能(默认) 使能输出过压事件的闩锁功能 Rev. 0 | Page 36 of 40 ADP5052 工厂默认选项 表27列出了订购ADP5052时写入器件的工厂默认选项(参见“订购指南”)。要订购非默认选项的器件，请联系当地的ADI公司办 事处或代理商。表15至表26列出了器件的所有可用选项。 表27. 工厂默认选项 选项 通道1输出电压 通道2输出电压 通道3输出电压 通道4输出电压 PWRGD引脚(引脚20)输出 输出放电功能 通道1的开关频率 通道3的开关频率 SYNC/MODE引脚(引脚43)功能 打嗝保护 短路闩锁功能 过压闩锁功能 默认值 0.8 V可调输出 0.8 V可调输出 0.8 V可调输出 0.8 V可调输出 监控通道1输出 所有4个降压调节器均使能 1 × RT引脚设置的开关频率 1 × RT引脚设置的开关频率 强制PWM/自动PWM/PSM模式设置，并能与外部时钟同步 针对过流事件使能 针对输出短路事件禁用 针对输出过压事件禁用 Rev. 0 | Page 37 of 40 ADP5052 外形尺寸 0.30 0.25 0.20 PIN 1 INDICATOR 37 36 48 1 0.50 BSC TOP VIEW 0.80 0.75 0.70 0.50 0.40 0.30 5.60 SQ 5.55 13 BOTTOM VIEW 0.05 MAX 0.02 NOM COPLANARITY 0.08 0.203 REF SEATING PLANE *5.65 EXPOSED PAD 24 PIN 1 INDICATOR 0.20 MIN FOR PROPER CONNECTION OF THE EXPOSED PAD, REFER TO THE PIN CONFIGURATION AND FUNCTION DESCRIPTIONS SECTION OF THIS DATA SHEET. *COMPLIANT TO JEDEC STANDARDS MO-220-WKKD-2 WITH THE EXCEPTION OF THE EXPOSED PAD DIMENSION. 04-26-2013-C 7.10 7.00 SQ 6.90 图57. 48引脚引脚架构芯片级封装[LFCSP_WQ] 7 mm x 7 mm，超薄体 (CP-48-13) 尺寸单位：mm 订购指南 型号1 ADP5052ACPZ-R7 ADP5052-EVALZ 1 2 温度范围 −40°C至+125°C 封装描述 48引脚引线框芯片级封装[LFCSP_WQ] 评估板 封装选项2 CP-48-13 Z = 符合RoHS标准的器件。 表27列出了器件的工厂默认选项。关于工厂可编程选项的列表，参见“工厂可编程选项”部分。要订购非默认选项的器件，请联系当地的ADI公司办事处或 代理商。 Rev. 0 | Page 38 of 40 ADP5052 注释 Rev. 0 | Page 39 of 40 ADP5052 注释 ©2013 Analog Devices, Inc. All rights reserved. Trademarks and registered trademarks are the property of their respective owners. D10900sc-0-5/13(0) Rev. 0 | Page 40 of 40