20 V、300 mA低噪声CMOS LDO
ADP7102
典型应用电路
特性
VIN = 8V
CIN +
1µF
VIN
VOUT
VOUT = 5V
+ COUT
1µF
SENSE
ON
OFF
R1
100kΩ
R2
100kΩ
RPG
100kΩ
EN/
UVLO
PG
PG
09506-001
GND
图1. 提供5 V固定输出电压的ADP7102
VIN = 8V
CIN +
1µF
VIN
VOUT
ADJ
ON
R3
100kΩ
OFF
R4
100kΩ
R1
40.2kΩ
VOUT = 5V
+ COUT
1µF
R2
13kΩ
RPG
100kΩ
EN/
UVLO
PG
GND
PG
09506-002
输入电压范围：3.3 V至20 V
最大输出电流：300 mA
低噪声：15 μV rms（固定输出型）
PSRR性能：60 dB (10 kHz，VOUT = 3.3 V)
反向电流保护
低压差：200 mV（300 mA负载）
初始精度： ±0.8%
在整个线路、负载与温度范围内的精度： −2%, +1%
低静态电流(VIN = 5 V)：IGND = 750 µA（300 mA负载）
低关断电流：40 µA（VIN = 12 V时）
利用1 μF小型陶瓷输出电容实现稳定工作
7种固定输出电压选项：1.5 V、1.8 V、2.5 V、3 V、3.3 V、
5 V和9 V
可调输出电压范围：1.22 V至VIN – VDO
返送电流限制和热过载保护
用户可编程的精密UVLO/使能功能
电源良好指示
8引脚LFCSP和8引脚SOIC封装
图2. 提供5 V可调输出电压的ADP7102
特性
适应噪声敏感应用：ADC、DAC电路、精密放大器、
高频振荡器、时钟和PLL
通信和基础设施
医疗和保健
工业与仪器仪表
概述
ADP7102是一款CMOS、低压差线性调节器，采用3.3 V至
ADP7102输出噪声电压为15 μV rms，并不受输出电压影
20 V电源供电，最大输出电流为300 mA。这款高输入电压
响。这些器件具有一个“电源良好”数字输出引脚，允许电
LDO适用于调节19 V至1.22 V供电的高性能模拟和混合信
源系统监控器检查输出电压是否正常。用户可编程精密欠
号电路。该器件采用先进的专有架构，提供高电源抑制、
压闭锁功能方便控制多个电源的时序。
低噪声特性，仅需一个1 μF小型陶瓷输出电容，便可实现
出色的线路与负载瞬态响应性能。
ADP7102提供8引脚3 mm × 3 mm LFCSP和8引脚SOIC两种
封装。LFCSP不仅提供一种超紧凑的解决方案，而且散热
ADP7102提供7个固定输出电压选项和可调输出型号，可通
性能出色，在小尺寸薄型电路板空间中满足高达300 mA输
过外置反馈分压器，将输出电压调节至1.22 V至VIN − VDO。
出电流的应用需求。
Information
furnished by Analog Devices is believed to be accurate and reliable. However, no
Rev.
A
responsibility is assumed by Analog Devices for its use, nor for any infringements of patents or other
rights of third parties that may result from its use. Specifications subject to change without notice. No
license is granted by implication or otherwise under any patent or patent rights of Analog Devices.
One Technology Way, P.O. Box 9106, Norwood, MA 02062-9106, U.S.A.
Tel: 781.329.4700
www.analog.com
ADI中文版数据手册是英文版数据手册的译文，敬请谅解翻译中可能存在的语言组织或翻译错误，ADI不对翻译中存在的差异或由此产生的错误负责。如需确认任何词语的准确性，请参考ADI提供
Fax: 781.461.3113
©2011 Analog Devices, Inc. All rights reserved.
的最新英文版数据手册。
Trademarks and registered trademarks are the property of their respective owners.
ADP7102
目录
特性.....................................................................................................1
工作原理 .......................................................................................... 17
应用.....................................................................................................1
应用信息..................................................................................... 18
典型应用电路 ...................................................................................1
电容选择..................................................................................... 18
概述.....................................................................................................1
可编程欠压闭锁(UVLO) ........................................................19
修订历史 ............................................................................................2
电源良好特性............................................................................ 20
技术规格 ............................................................................................3
ADP7102可调型号的降噪特性.............................................. 20
推荐规格：输入和输出电容....................................................4
限流和热过载保护 ................................................................... 21
绝对最大额定值...............................................................................5
散热考虑..................................................................................... 21
热数据 ...........................................................................................5
印刷电路板布局考量 .................................................................... 24
ESD警告........................................................................................5
外形尺寸 .......................................................................................... 25
引脚配置和功能描述 ......................................................................6
订购指南..................................................................................... 26
典型工作特性 ...................................................................................7
修订历史
2011年11月—修订版0至修订版A
更改图50 ......................................................................................... 14
2011年10月—修订版0：初始版
Rev. A | Page 2 of 28
ADP7102
技术规格
除非另有说明，VIN = (VOUT + 1 V)或3.3 V(取较大者)，EN = VIN，IOUT = 10 mA，CIN = COUT = 1 μF，TA = 25°C。
表1.
参数
输入电压范围
工作电源电流
符号
VIN
IGND
关断电流
IGND-SD
输入反向电流
IREV-INPUT
输出电压精度
固定输出电压精度
VOUT
可调输出电压精度
VADJ
线性调整率
负载调整率 1
∆VOUT/∆VIN
∆VOUT/∆IOUT
ADJ输入偏置电流
ADJI-BIAS
SENSE输入偏置电流
SENSEI-BIAS
压差 2
VDROPOUT
启动时间 3
限流阈值 4
PG输出逻辑电平
PG输出逻辑高电平
PG输出逻辑低电平
PG输出阈值
输出电压下降
输出电压上升
热关断
热关断阈值
热关断迟滞
tSTART-UP
ILIMIT
PGHIGH
PGLOW
条件
最小值
3.3
IOUT = 100 µA, VIN = 10 V
IOUT = 100 µA, VIN = 10 V, TJ = −40°C 至 +125°C
IOUT = 10 mA, VIN = 10 V
IOUT = 10 mA, VIN = 10 V, TJ = −40°C 至 +125°C
IOUT = 150 mA, VIN = 10 V
IOUT = 150 mA, VIN = 10 V, TJ = −40°C 至 +125°C
IOUT = 300 mA, VIN = 10 V
IOUT = 300 mA, VIN = 10 V, TJ = −40°C 至 +125°C
EN = GND, VIN = 12 V
EN = GND, VIN = 12 V, TJ = −40°C 至 +125°C
EN = GND, VIN = 0 V, VOUT = 20 V
EN = GND, VIN = 0 V, VOUT = 20 V, TJ = −40°C 至 +125°C
IOUT = 10 mA
1 mA < IOUT < 300 mA, VIN = (VOUT + 1 V) 至 20 V,
TJ = −40°C 至 +125°C
IOUT = 10 mA
–0.8
–2
1 mA < IOUT < 300 mA, VIN = (VOUT + 1 V) 至 20 V,
TJ = −40°C 至 +125°C
VIN = (VOUT + 1 V) 至 20 V, TJ = −40°C 至 +125°C
IOUT = 1 mA 至 300 mA
IOUT = 1 mA 至 300 mA, TJ = −40°C 至 +125°C
1 mA < IOUT < 300 mA, VIN = (VOUT + 1 V) 至 20 V,
ADJ connected to VOUT
1 mA < IOUT < 300 mA, VIN = (VOUT + 1 V) 至 20 V,
SENSE连接到VOUT, V OUT = 1.5 V
IOUT = 10 mA
IOUT = 10 mA, TJ = −40°C 至 +125°C
IOUT = 150 mA
IOUT = 150 mA, TJ = −40°C 至 +125°C
IOUT = 300 mA
IOUT = 300 mA, TJ = −40°C 至 +125°C
VOUT = 5 V
1.196
IOH < 1 µA
IOL < 2 mA
1.22
−0.015
%
%
1.23
V
1.232
V
+0.015
%/V
%/A
%/A
nA
1.0
10
1
20
750
mV
mV
mV
mV
mV
mV
µs
mA
0.4
V
V
40
100
175
200
325
800
575
1.0
TJ 上升
Rev. A | Page 3 of 28
单位
V
µA
µA
µA
µA
µA
µA
µA
µA
µA
µA
µA
µA
+0.8
+1
0.2
450
PGFALL
PGRISE
TSSD
TSSD-HYS
1.21
典型值 最大值
20
400
900
450
1050
650
1250
750
1400
40
75
0.3
5
−9.2
−6.5
%
%
150
15
°C
°C
ADP7102
参数
可编程EN/UVLO
UVLO阈值上升
UVLO阈值下降
UVLO迟滞电流
使能下拉电流
输入电压
启动阈值
关断阈值
迟滞
输出噪声
符号
条件
最小值
典型值 最大值
单位
UVLORISE
UVLOFALL
1.18
1.23
1.13
1.28
V
V
UVLOHYS
I EN-IN
3.3 V ≤ V IN ≤ 20 V, T J = −40°C 至 +125°C
3.3 V ≤ V IN ≤ 20 V, T J = −40°C 至 +125°C, 10 kΩ
电阻与使能引脚串联
VEN > 1.25 V, TJ = −40°C 至 +125°C
EN = VIN
7.5
9.8
500
12
µA
nA
VSTART
VSHUTDOWN
TJ = −40°C 至 +125°C
TJ = −40°C 至 +125°C
3.2
OUTNOISE
10 Hz 至 100 kHz, VIN = 5.5 V, VOUT = 1.8 V
10 Hz 至 100 kHz, VIN = 6.3 V, VOUT = 3.3 V
10 Hz 至 100 kHz, VIN = 8 V, VOUT = 5 V
10 Hz 至 100 kHz, VIN = 12 V, VOUT = 9 V
10 Hz 至 100 kHz, VIN = 5.5 V, VOUT = 1.5 V,
可调模式
10 Hz 至 100 kHz, VIN = 12 V, VOUT = 5 V,
可调模式
10 Hz 至 100 kHz, VIN = 18 V, VOUT = 15 V,
可调模式
100 kHz, VIN = 4.3 V, VOUT = 3.3 V
100 kHz, VIN = 6 V, VOUT = 5 V
10 kHz, VIN = 4.3 V, VOUT = 3.3 V
10 kHz, VIN = 6 V, VOUT = 5 V
100 kHz, VIN = 3.3 V, VOUT = 1.8 V, 可调模式
100 kHz, VIN = 6 V, VOUT = 5 V, 可调模式
100 kHz, VIN = 16 V, VOUT = 15 V, 可调模式
10 kHz, VIN = 3.3 V, VOUT = 1.8 V, 可调模式
10 kHz, VIN = 6 V, VOUT = 5 V, 可调模式
10 kHz, VIN = 16 V, VOUT = 15 V, 可调模式
250
15
15
15
15
18
V
V
mV
µV rms
µV rms
µV rms
µV rms
µV rms
30
µV rms
65
µV rms
50
50
60
60
50
60
60
60
80
80
dB
dB
dB
dB
dB
dB
dB
dB
dB
dB
PSRR
电源抑制比
2.45
基于使用1 mA 和300 mA负载的端点计算。1 mA以下负载的典型负载调整性能见图6。
压差定义为将输入电压设置为标称输出电压时的输入至输出电压差。仅适用于高于3.0 V的输出电压。
3
启动时间定义为EN的上升沿到VOUT达到其标称值90%的时间。
4
限流阈值定义为输出电压降至额定典型值90%时的电流。例如，5.0 V输出电压的电流限值定义为引起输出电压降至5.0 V的90%或4.5 V的电流。
1
2
推荐规格：输入和输出电容
表2.
参数
最小输入和输出电容
电容ESR
1
1
符号
CMIN
RESR
条件
TA = −40°C 至 +125°C
TA = −40°C 至 +125°C
最小值 典型值 最大值
0.7
0.001
0.2
单位
µF
Ω
在所有工作条件下，输入和输出电容至少应大于0.7 μF。选择器件时必须考虑应用的所有工作条件，确保达到最小电容要求。配合任何LDO使用时，建议使用
X7R型和X5R型电容，不建议使用Y5V和Z5U电容。
Rev. A | Page 4 of 28
ADP7102
绝对最大额定值
布局和环境条件不同而异。θJA的额定值基于4" × 3"的4层
表3.
参数
VIN 至 GND
VOUT 至 GND
EN/UVLO 至 GND
PG 至 GND
SENSE/ADJ 至 GND
存储温度范围
工作结温范围
工作环境温度范围
焊接条件
额定值
–0.3 V 至 +22 V
–0.3 V 至 +20 V
–0.3 V 至 VIN
–0.3 V 至 VIN
–0.3 V 至 VOUT
–65°C 至 +150°C
–40°C 至 +125°C
40°C 至 +85°C
JEDEC J-STD-020
注意，超出上述绝对最大额定值可能会导致器件永久性
电 路 板 。 有 关 板 结 构 的 详 细 信 息 ， 请 参 考 JESD51-7和
JESD51-9。更多信息请登录www.analog.com，查阅应用
笔记AN-617：“MicroCSP™晶圆级芯片规模封装”。
ΨJB是结至板热特性参数，单位为°C/W。封装的ΨJB基于使
用4层板的建模和计算方法。JESD51-12“报告和使用电子
封装热信息指南”中声明，热特性参数与热阻不是一回
事。ΨJB衡量沿多条热路径流动的器件功率，而θ JB只涉及
一条路径。因此，ΨJB热路径包括来自封装顶部的对流和
封装的辐射，这些因素使得ΨJB在现实应用中更有用。最
高结温(TJ)由板温度(TB)和功耗(PD)通过下式计算：
损坏。这只是额定最值，不表示在这些条件下或者在任
何其它超出本技术规范操作章节中所示规格的条件下，
TJ = TB + (PD × ΨJB)
器件能够正常工作。长期在绝对最大额定值条件下工作
有关ΨJB的更详细信息，请参考JESD51-8和JESD51-12。
会影响器件的可靠性。
热阻
热数据
θJA和ΨJB针对最差条件，即器件焊接在电路板上以实现表
绝对最大额定值仅适合单独应用，但不适合组合使用。
如果温度超过结温限值，ADP7102可能会受损。监控环
境 温 度 并 不 能 保 证 TJ不 会 超 出 额 定 温 度 限 值 。 在 功 耗
高、热阻差的应用中，可能必须降低最大环境温度。
在功耗适中、PCB热阻较低的应用中，只要结温处于额定
限值以内，最大环境温度可以超过最大限值。器件的结
温(T J)取决于环境温度(T A)、器件的功耗(P D)和封装的结
至环境热阻(θJA)。
贴封装。θ JC是带顶部安装散热器的表贴封装的参数，这
里提供的θJC仅供参考。
表4. 热阻
封装类型
8引脚 LFCSP
8引脚 SOIC
θJA
40.1
48.5
θJC
27.1
58.4
ΨJB
17.2
31.3
单位
°C/W
°C/W
ESD警告
最高结温(TJ)由环境温度(TA)和功耗(PD)通过下式计算：
TJ = TA + (PD × θJA)
封装的结至环境热阻(θ JA)基于使用4层板的建模和计算方
法，主要取决于应用和板布局。在最大功耗较高的应用
中，需要特别注意热板设计。θ JA 的值可能随PCB材料、
Rev. A | Page 5 of 28
ESD(静电放电)敏感器件。
带电器件和电路板可能会在没有察觉的情况下放电。尽
管本产品具有专利或专有保护电路，但在遇到高能量
ESD时，器件可能会损坏。因此，应当采取适当的ESD
防范措施，以避免器件性能下降或功能丧失。
ADP7102
引脚配置和功能描述
8 VIN
ADP7102
TOP VIEW
(Not to Scale)
GND 3
VOUT 1
7 PG
6 GND
5 EN/UVLO
VIN
7
NOTES
1. NC = NO CONNECT. DO NOT CONNECT TO
THIS PIN.
2. IT IS HIGHLY RECOMMENDED THAT THE
EXPOSED PAD ON THE BOTTOM OF THE
PACKAGE BE CONNECTED TO THE GROUND
PLANE ON THE BOARD.
09506-003
NC 4
NOTES
1. NC = NO CONNECT. DO NOT CONNECT TO
THIS PIN.
2. IT IS HIGHLY RECOMMENDED THAT THE
EXPOSED PAD ON THE BOTTOM OF THE
PACKAGE BE CONNECTED TO THE GROUND
PLANE ON THE BOARD.
8
ADP7102
PG
TOP VIEW
GND 3 (Not to Scale) 6 GND
5 EN/UVLO
NC 4
SENSE/ADJ 2
图3. LFCSP封装
09506-104
VOUT 1
SENSE/ADJ 2
图4. 窄体SOIC封装
表5. 引脚功能描述
引脚编号
1
2
引脚名称
VOUT
SENSE/ADJ
3
4
5
GND
NC
EN/UVLO
6
7
GND
PG
8
VIN
EPAD
描述
调节输出电压。VOUT至GND接1 μF或更大的旁路电容。
检测(SENSE)。测量负载上的实际输出电压，并将其馈入误差放大器。应使SENSE引脚尽可
能靠近负载，使得调节器输出与负载之间的IR压降的影响最小。此功能仅适用于固定电压
选项。
调整输入(ADJ)。外部电阻分压器设置输出电压。此功能仅适用于可调电压选项。
地。
请勿连接该引脚。
使能输入(EN)。将EN接到高电平，调节器启动；将EN接到低电平，调节器关闭。若要实现
自动启动，请将EN接VIN。
可编程欠压闭锁(UVLO)。使用可编程UVLO功能时，上下限由编程电阻决定。
地。
电源良好。此开漏输出需要一个外部上拉电阻连接至VIN或VOUT。如果器件处于关断模
式、限流模式、热关断模式，或者如果它降至标称输出电压的90%以下，PG引脚将立即变
为低电平。如果不用电源良好功能，可将此引脚悬空或连接到地。
调节器输入电源。VIN至GND接1 μF或更大的旁路电容。
裸露焊盘。封装底部的裸露焊盘。EPAD可增强散热性能，它与封装内部的GND形成电气连
接。强烈建议将EPAD连接到板上的接地层。
Rev. A | Page 6 of 28
ADP7102
典型工作特性
除非另有说明，VIN = 5 V，VOUT = 3.3 V，IOUT = 1 mA，CIN = COUT = 1 μF，TA = 25°C。
3.35
LOAD = 100µA
LOAD = 1mA
LOAD = 10mA
LOAD = 100mA
LOAD = 300mA
800
700
GROUND CURRENT (µA)
3.33
VOUT (V)
900
LOAD = 100µA
LOAD = 1mA
LOAD = 10mA
LOAD = 100mA
LOAD = 300mA
3.31
3.29
600
500
400
300
200
3.27
100
–5°C
25°C
85°C
125°C
0
TJ (°C)
–40°C
–5°C
25°C
85°C
125°C
09506-007
–40°C
09506-004
3.25
TJ (°C)
图5. 输出电压与结温的关系
图8. 接地电流与结温的关系
3.35
700
600
GROUND CURRENT (µA)
VOUT (V)
3.33
3.31
3.29
500
400
300
200
3.27
10
100
1000
ILOAD (mA)
0
0.1
1
900
20
LOAD = 100µA
LOAD = 1mA
LOAD = 10mA
LOAD = 100mA
LOAD = 300mA
800
GROUND CURRENT (µA)
700
3.31
3.29
600
500
400
300
200
3.27
100
3.25
4
6
8
10
12
14
16
VIN (V)
18
20
0
09506-006
VOUT (V)
1000
图9. 接地电流与负载电流的关系
LOAD = 100µA
LOAD = 1mA
LOAD = 10mA
LOAD = 100mA
LOAD = 300mA
3.33
100
ILOAD (mA)
图6. 输出电压与负载电流的关系
3.35
10
09506-008
1
09506-005
3.25
0.1
09506-009
100
4
6
8
10
12
14
16
VIN (V)
图10. 接地电流与输入电压的关系
图7. 输出电压与输入电压的关系
Rev. A | Page 7 of 28
18
ADP7102
80
60
40
800
600
400
200
20
–25
0
25
50
75
100
0
3.10
09506-010
0
–50
125
TEMPERATURE (°C)
5.04
140
5.02
120
5.01
VOUT (V)
5.03
100
80
40
4.97
20
4.96
10
100
1000
ILOAD (mA)
4.95
3.70
LOAD = 100µA
LOAD = 1mA
LOAD = 10mA
LOAD = 100mA
LOAD = 300mA
–40°C
–5°C
25°C
85°C
125°C
图15. 输出电压与结温的关系(VOUT = 5 V)
3.35
5.05
3.30
5.04
5.03
3.25
5.02
VOUT (V)
3.20
3.15
3.10
3.05
5.01
5.00
4.99
4.98
3.00
4.97
LOAD = 100µA
LOAD = 1mA
LOAD = 10mA
LOAD = 100mA
LOAD = 300mA
2.95
3.20
3.30
3.40
3.50
3.60
VIN (V)
3.70
4.96
09506-012
VOUT (V)
3.60
TJ (°C)
图12. 压差与负载电流的关系
2.90
3.10
3.50
4.99
4.98
1
3.40
5.00
60
09506-011
DROPOUT (mV)
5.05
160
0
3.30
图14. 低压差下接地电流与输入电压的关系
VOUT = 3.3V
TA = 25°C
180
3.20
VIN (V)
图11. 不同输入电压下关断电流与温度的关系
200
LOAD = 5mA
LOAD = 10mA
LOAD = 100mA
LOAD = 200mA
LOAD = 300mA
09506-013
100
1000
09506-014
120
1200
GROUND CURRENT (µA)
140
SHUTDOWN CURRENT (µA)
1400
3.3V
4.0V
6.0V
8.0V
12.0V
20.0V
4.95
0.1
1
10
100
ILOAD (mA)
图16. 输出电压与负载电流的关系(V OUT = 5 V)
图13. 低压差下输出电压与输入电压的关系
Rev. A | Page 8 of 28
1000
09506-015
160
ADP7102
900
5.04
700
GROUND CURRENT (µA)
5.03
VOUT (V)
5.02
5.01
5.00
4.99
4.98
600
500
400
300
4.97
200
4.96
100
6
8
10
12
14
16
18
20
VIN (V)
0
09506-016
4.95
LOAD = 100µA
LOAD = 1mA
LOAD = 10mA
LOAD = 100mA
LOAD = 300mA
800
6
900
180
LOAD = 100µA
LOAD = 1mA
LOAD = 10mA
LOAD = 100mA
LOAD = 300mA
16
18
20
140
600
500
400
300
120
100
80
60
40
200
20
100
–5°C
25°C
85°C
125°C
09506-118
0
–40°C
TJ (°C)
1
10
100
1000
ILOAD (mA)
图18. 接地电流与结温的关系(VOUT = 5 V)
图21. 压差与负载电流的关系(VOUT = 5 V)
700
5.05
600
5.00
4.95
500
4.90
VOUT (V)
400
300
4.85
4.80
4.75
100
0
0.1
LOAD = 5mA
LOAD = 10mA
LOAD = 100mA
LOAD = 200mA
LOAD = 300mA
4.70
1
10
100
ILOAD (mA)
1000
图19. 接地电流与负载电流的关系(VOUT = 5 V)
4.65
4.8
4.9
5.0
5.1
5.2
5.3
5.4
VIN (V)
图22. 低压差下输出电压与输入电压的关系(VOUT = 5 V)
Rev. A | Page 9 of 28
09506-018
200
09506-119
GROUND CURRENT (µA)
14
VOUT = 5V
TA = 25°C
160
700
0
12
图20. 接地电流与输入电压的关系(VOUT = 5 V)
DROPOUT (mV)
GROUND CURRENT (µA)
800
10
VIN (V)
图17. 输出电压与输入电压的关系(VOUT = 5 V)
1000
8
09506-120
LOAD = 100µA
LOAD = 1mA
LOAD = 10mA
LOAD = 100mA
LOAD = 300mA
09506-017
5.05
ADP7102
1.85
2500
1.83
VOUT (V)
1500
1000
1.81
1.79
500
–500
4.80
1.77
LOAD = 5mA
LOAD = 10mA
LOAD = 100mA
LOAD = 200mA
LOAD = 300mA
4.90
5.00
1.75
5.10
5.20
5.30
5.40
VIN (V)
2
8
10
12
14
16
18
20
图26. 输出电压与输入电压的关系(VOUT = 1.8 V)
900
LOAD = 100µA
LOAD = 1mA
LOAD = 10mA
LOAD = 100mA
LOAD = 300mA
800
700
GROUND CURRENT (µA)
VOUT (V)
1.83
6
VIN (V)
图23. 低压差下接地电流与输入电压的关系(VOUT = 5 V)
1.85
4
09506-022
0
09506-019
GROUND CURRENT (µA)
2000
LOAD = 100µA
LOAD = 1mA
LOAD = 10mA
LOAD = 100mA
LOAD = 300mA
1.81
1.79
LOAD = 100µA
LOAD = 1mA
LOAD = 10mA
LOAD = 100mA
LOAD = 300mA
600
500
400
300
200
1.77
0
–40°C
–5°C
25°C
85°C
125°C
09506-020
1.75
TJ (°C)
–40°C
–5°C
25°C
85°C
125°C
TJ (°C)
图24. 输出电压与结温的关系(VOUT = 1.8 V)
09506-023
100
图27. 接地电流与结温的关系(VOUT = 1.8 V)
700
1.85
600
GROUND CURRENT (µA)
1.81
1.79
500
400
300
200
1.77
1.75
0.1
1
10
100
ILOAD (mA)
1000
图25. 输出电压与负载电流的关系(VOUT = 1.8 V)
0
0.1
1
10
100
ILOAD (mA)
图28. 接地电流与负载电流的关系(VOUT = 1.8 V)
Rev. A | Page 10 of 28
1000
09506-128
100
09506-021
VOUT (V)
1.83
ADP7102
1200
1000
GROUND CURRENT (µA)
5.08
LOAD = 100µA
LOAD = 1mA
LOAD = 10mA
LOAD = 100mA
LOAD = 300mA
LOAD = 100µA
LOAD = 1mA
LOAD = 10mA
LOAD = 100mA
LOAD = 300mA
5.07
5.06
5.05
VOUT (V)
800
600
400
5.04
5.03
5.02
5.01
5.00
200
4.98
2
4
6
8
10
12
14
16
18
20
VIN (V)
09506-129
0
2.0
IOUT SHUTDOWN CURRENT (µA)
5.06
5.05
VOUT (V)
10
12
14
16
18
20
图32. 输出电压与输入电压的关系(VOUT = 5 V，可调)
LOAD = 100µA
LOAD = 1mA
LOAD = 10mA
LOAD = 100mA
LOAD = 300mA
5.07
8
VIN (V)
图29. 接地电流与输入电压的关系(VOUT = 1.8 V)
5.08
6
09506-026
4.99
5.04
5.03
5.02
5.01
5.00
1.5
3.3V
4V
5V
6V
8V
10V
12V
15V
18V
20V
1.0
0.5
–40°C
–5°C
25°C
85°C
125°C
TJ (°C)
0
20
40
60
80
100
120
140
TEMPERATURE (°C)
0
5.07
–10
5.06
–20
5.05
–30
5.04
–40
PSRR (dB)
5.08
5.03
5.02
5.01
LOAD = 300mA
LOAD = 100mA
LOAD = 10mA
LOAD = 1mA
–50
–60
–70
5.00
–80
4.99
1
10
100
1000
ILOAD (mA)
–100
10
100
1k
10k
100k
1M
10M
FREQUENCY (Hz)
图34. 电源抑制比与频率的关系(VOUT = 1.8 V，VIN = 3.3 V)
图31. 输出电压与负载电流的关系(VOUT = 5 V，可调)
Rev. A | Page 11 of 28
09506-027
–90
09506-025
4.98
0.1
–20
图33. 反相输入电流与温度的关系(VIN = 0 V，VOUT 为差分电压)
图30. 输出电压与结温的关系(VOUT = 5 V，可调)
VOUT (V)
0
–40
09506-024
4.98
09506-053
4.99
ADP7102
–20
–30
–40
–40
–50
–60
–80
–80
–90
–90
10
100
1k
10k
100k
1M
10M
–100
10
0
–10
–20
0
LOAD = 300mA
LOAD = 100mA
LOAD = 10mA
LOAD = 1mA
–10
–20
–40
–40
PSRR (dB)
–30
–50
–60
–80
–80
–90
–100
10
10k
100k
1M
10M
09506-029
–90
–100
FREQUENCY (Hz)
0
–20
0
LOAD = 300mA
LOAD = 100mA
LOAD = 10mA
LOAD = 1mA
–10
–20
–40
–40
PSRR (dB)
–30
–50
–60
–80
–90
–90
10k
100k
1M
10M
FREQUENCY (Hz)
09506-030
–80
1k
100
1k
10k
100k
1M
10M
LOAD = 1mA
LOAD = 10mA
LOAD = 100mA
LOAD = 300mA
–60
–70
100
LOAD = 1mA
LOAD = 10mA
LOAD = 100mA
LOAD = 300mA
–50
–70
10
10M
图39. 电源抑制比与频率的关系(VOUT = 5 V，VIN = 6 V)
–30
–100
1M
FREQUENCY (Hz)
图36. 电源抑制比与频率的关系(VOUT = 3.3 V，VIN = 4.3 V)
–10
100k
–60
–70
1k
10k
–50
–70
100
1k
图38. 电源抑制比与频率的关系(VOUT = 5 V，VIN = 6.5 V)
–30
10
100
FREQUENCY (Hz)
图35. 电源抑制比与频率的关系(VOUT = 3.3 V，VIN = 4.8 V)
PSRR (dB)
–60
–70
FREQUENCY (Hz)
PSRR (dB)
–50
–70
–100
LOAD = 1mA
LOAD = 10mA
LOAD = 100mA
LOAD = 300mA
09506-031
PSRR (dB)
–30
09506-028
PSRR (dB)
–20
–10
09506-032
–10
0
LOAD = 300mA
LOAD = 100mA
LOAD = 10mA
LOAD = 1mA
–100
10
100
1k
10k
100k
1M
10M
FREQUENCY (Hz)
图40. 电源抑制比与频率的关系(VOUT = 5 V，VIN = 5.5 V)
图37. 电源抑制比与频率的关系(VOUT = 3.3 V，VIN = 3.8 V)
Rev. A | Page 12 of 28
09506-033
0
ADP7102
–20
–30
–40
–40
–50
–60
–70
–80
–80
–90
–90
–100
10
–100
10
100
1k
10k
100k
1M
10M
0
–10
–20
0
LOAD = 1mA
LOAD = 10mA
LOAD = 100mA
LOAD = 300mA
–20
–40
PSRR (dB)
–40
–50
–60
–80
–80
–90
–90
1M
10M
FREQUENCY (Hz)
–100
09506-035
100k
0
–20
0
0
–20
–30
–40
–40
PSRR (dB)
–30
–50
–60
–70
–80
–90
–100
1M
10M
09506-036
–90
–100
10
100k
1.00
1.25
1.50
–60
–80
10k
0.75
–50
–70
FREQUENCY (Hz)
0.50
LOAD = 1mA
LOAD = 10mA
LOAD = 100mA
LOAD = 300mA
–10
1k
0.25
图45. 电源抑制比与裕量电压的关系(100 Hz，VOUT = 5 V)
LOAD = 1mA
LOAD = 10mA
LOAD = 100mA
LOAD = 300mA
100
10M
HEADROOM VOLTAGE (V)
图42. 电源抑制比与频率的关系(VOUT = 5 V，VIN = 5.2 V)
–10
1M
–60
–70
10k
100k
–50
–70
1k
10k
LOAD = 1mA
LOAD = 10mA
LOAD = 100mA
LOAD = 300mA
–10
–30
100
1k
图44. 电源抑制比与频率的关系(VOUT = 5 V，VIN = 6 V，
可调并带降噪电路)
–30
–100
10
100
FREQUENCY (Hz)
图41. 电源抑制比与频率的关系(VOUT = 5 V，VIN = 5.3 V)
PSRR (dB)
–60
–70
FREQUENCY (Hz)
PSRR (dB)
–50
09506-037
PSRR (dB)
–30
09506-034
PSRR (dB)
–20
LOAD = 1mA
LOAD = 10mA
LOAD = 100mA
LOAD = 300mA
–10
09506-038
–10
0
LOAD = 1mA
LOAD = 10mA
LOAD = 100mA
LOAD = 300mA
图43. 电源抑制比与频率的关系(VOUT = 5 V，VIN = 6 V，可调)
Rev. A | Page 13 of 28
0
0.25
0.50
0.75
1.00
1.25
1.50
HEADROOM VOLTAGE
图46. 电源抑制比与裕量电压的关系(1 kHz，VOUT = 5 V)
09506-039
0
ADP7102
0
10
LOAD = 1mA
LOAD = 10mA
LOAD = 100mA
LOAD = 300mA
–10
–20
1
–40
µV/√Hz
PSRR (dB)
–30
3.3V
5V
5V ADJ
5V ADJ NR
–50
–60
0.1
–70
–80
0.25
0.50
0.75
1.00
1.25
1.50
HEADROOM VOLTAGE (V)
0.01
10
09506-040
0
–20
10k
100k
图50. 输出噪声频谱密度(ILOAD = 10 mA，COUT = 1 μF)
LOAD = 1mA
LOAD = 10mA
LOAD = 100mA
LOAD = 300mA
–10
1k
FREQUENCY (Hz)
图47. 电源抑制比与裕量电压的关系(10 kHz，VOUT = 5 V)
0
100
09506-043
–90
–100
LOAD CURRENT
PSRR (dB)
–30
1
–40
–50
–60
OUTPUT VOLTAGE
2
–70
–80
0
0.25
0.50
0.75
1.00
1.25
1.50
HEADROOM VOLTAGE (V)
图48. 电源抑制比与裕量电压的关系(100 kHz，VOUT = 5 V)
CH1 200mA Ω BW CH2 50mV
B
W
M 20µs
T 10.4%
A CH1
76mA
09506-044
–100
09506-041
–90
图51. 负载瞬态响应(CIN 、COUT = 1 μF，ILOAD = 1 mA至300 mA，
VOUT = 1.8 V，VIN = 5 V)
30
LOAD CURRENT
25
20
15
OUTPUT VOLTAGE
2
3.3V
1.8V
5V
5VADJ
5VADJ NR
5
0
0.00001
0.0001
0.001
0.01
0.1
1
LOAD CURRENT (A)
图49. 输出噪声与负载电流和输出电压的关系(COUT = 1 μF)
CH1 200mA Ω
B
W
CH2 50mV
B
W
M 20µs
T 10.2%
A CH1
168mA
09506-045
10
09506-042
NOISE (µV rms)
1
图52. 负载瞬态响应(CIN 、COUT = 1 μF，ILOAD = 1 mA至300 mA，
VOUT = 3.3 V，VIN = 5 V)
Rev. A | Page 14 of 28
ADP7102
INPUT VOLTAGE
LOAD CURRENT
1
OUTPUT VOLTAGE
2
OUTPUT VOLTAGE
2
B
W
CH2 50mV
B
W
M 20µs
T 10.2%
A CH1
216mA
CH1 1V
B
W
B
W
M 4µs
T 9.8%
A CH4
1.56V
图55. 线路瞬态响应(CIN 、COUT = 1 μF，ILOAD = 300 mA，
VOUT = 3.3 V)
图53. 负载瞬态响应(CIN 、COUT = 1 μF，ILOAD = 1 mA至300 mA，
VOUT = 5 V，VIN = 7 V)
INPUT VOLTAGE
INPUT VOLTAGE
OUTPUT VOLTAGE
2
CH2 10mV
09506-048
CH1 200mA Ω
09506-046
1
OUTPUT VOLTAGE
2
B
W
CH2 10mV
B
W
M 4µs
T 9.8%
A CH4
1.56V
1
09506-047
CH1 1V
CH1 1V
图54.线路瞬态响应(CIN 、COUT = 1 μF，ILOAD = 300 mA，
VOUT = 1.8 V)
B
W
CH2 10mV
B
W
M 4µs
T 9.8%
A CH4
1.56V
09506-049
1
图56. 线路瞬态响应(CIN 、COUT = 1 μF，ILOAD = 300 mA，
VOUT = 5 V)
Rev. A | Page 15 of 28
ADP7102
INPUT VOLTAGE
INPUT VOLTAGE
OUTPUT VOLTAGE
2
OUTPUT VOLTAGE
2
B
W
CH2 10mV
B
W
M 4µs
T 9.8%
A CH4
1.56V
1
09506-050
CH1 1V
CH1 1V
图57. 线路瞬态响应(CIN 、COUT = 1 μF，ILOAD = 1 mA，VOUT = 1.8 V)
OUTPUT VOLTAGE
B
W
CH2 10mV
B
W
M 4µs
T 9.8%
A CH4
1.56V
09506-051
1
CH1 1V
W
CH2 10mV
B
W
M 4µs
T 9.8%
A CH4
1.56V
图59. 线路瞬态响应(CIN 、COUT = 1 μF，ILOAD = 1 mA，VOUT = 5 V)
INPUT VOLTAGE
2
B
09506-052
1
图58.线路瞬态响应(CIN 、COUT = 1 μF，ILOAD = 1 mA，VOUT = 3.3 V)
Rev. A | Page 16 of 28
ADP7102
工作原理
ADP7102是一款低静态电流、低压差线性调节器，采用
更多电流，提高输出电压。如果反馈电压高于基准电
3.3 V至20 V电源供电，最大输出电流为300 mA。满负载
压，PMOS器件的栅极将被拉高，以便通过较少电流，降
时静态电流典型值低至750 μA，因此ADP7102非常适合电
低输出电压。
池供电的便携式设备使用。室温时，关断模式下的功耗
ADP7102提供7个固定输出电压选项(范围从1.8 V到9 V)以
典型值为40 μA。
及可调输出型号，可通过外置分压器，将输出电压调节
ADP7102经过优化，利用1 μF陶瓷电容可实现出色的瞬态
至1.22 V至19 V。输出电压可根据下式设置：
VOUT = 1.22 V(1 + R1/R2)
VIN
EN/
UVLO
VREG
SHORT-CIRCUIT,
THERMAL
PROTECT
SHUTDOWN
10µA
PGOOD
R1
CIN +
1µF
VIN
OFF
SENSE
R3
ON 100kΩ
R4
100kΩ
R2
EN/
UVLO
GND
1.22V
REFERENCE
VOUT
R1
40.2kΩ
ADJ
PG
09506-055
GND
VIN = 8V
VOUT
R2
13kΩ
+ COUT
1µF
VOUT = 5V
RPG
100kΩ
PG
PG
09506-057
性能。
图62. 典型可调输出电压应用原理图
R2的阻值应低于200 kΩ，以便将ADJ引脚输入电流引起的
图60. 固定输出电压型号内部框图
输出电压误差降至最低。例如，当R1和R2都是200 kΩ时，
VIN
GND
EN/
UVLO
输出电压为2.44 V。假设25°C时ADJ引脚输入电流为10 nA
VOUT
VREG
10µA
SHORT-CIRCUIT,
THERMAL
PROTECT
(典型值)，则ADJ引脚输入电流引起的输出电压误差为2
PGOOD
PG
mV或0.08%。
在正常工作条件下，ADP7102利用EN/UVLO引脚使能和禁
SHUTDOWN
SENSE
用VOUT引脚。EN/UVLO为高电平时，VOUT开启；EN为
09506-056
低 电 平 时 ， VOUT关 闭 。 若 要 实 现 自 动 启 动 ， 可 将
1.22V
REFERENCE
EN/UVLO接至VIN。
ADP7102内置反向电流保护电路，当输出电压高于输入电
图61. 可选输出电压型号内部框图
ADP7102内置一个基准电压源、一个误差放大器、一个
反馈分压器和一个PMOS调整管。输出电流经由PMOS调
整管提供，其受误差放大器控制。误差放大器比较基准
电压与输出端的反馈电压，并放大该差值。如果反馈电
压时，它可防止电流通过调整元件回流。比较器检测输入
电压与输出电压之间的差值。当该差值超过55
mV时，
PFET的本体切换到VOUT并关闭或开路。换言之，栅极连
接到VOUT。
压低于基准电压，PMOS器件的栅极将被拉低，以便通过
Rev. A | Page 17 of 28
ADP7102
应用信息
电容选择
图64所示为0402、1 μF、10 V、X5R电容的电容与电压偏置
输出电容
特性关系图。电容的电压稳定性受电容尺寸和电压额定值
ADP7102设计采用节省空间的小型陶瓷电容，不过只要注
影响极大。一般来说，封装较大或电压额定值较高的电容
意等效串联电阻(ESR)值要求，也可以采用大多数常用电
具有更好的稳定性。X5R电介质的温度变化率在-40℃至
容。输出电容的ESR会影响LDO控制回路的稳定性。为了
+85°C温度范围内为±15%，与封装或电压额定值没有函数
确保ADP7102稳定工作，推荐使用至少1 μF、ESR为0.2 Ω
关系。
或更小的电容。输出电容还会影响负载电流变化的瞬态响
1.2
应。采用较大的输出电容值可以改善ADP7102对大负载电
1.0
流变化的瞬态响应。图63显示输出电容值为1 μF时的瞬态
CAPACITANCE (µF)
响应。
LOAD CURRENT
1
0.8
0.6
0.4
0
OUTPUT VOLTAGE
2
0
2
4
6
8
VOLTAGE (V)
10
09506-059
0.2
图64. 电容与电压关系特性
考虑电容随温度、元件容差和电压的变化，可以利用公式
B
W
M 20µs
T 10.4%
A CH1
76mA
1确定最差情况下的电容。
09506-058
CH1 200mA Ω BW CH2 50mV
CEFF = CBIAS × (1 − TEMPCO) × (1 − TOL)
图63. 输出瞬态响应(VOUT = 1.8 V，COUT = 1 µF)
其中：
输入旁路电容
在VIN与GND之间连接一个1 µF电容可降低电路对印刷电
路板(PCB)布局的敏感性，尤其是输入走线较长或源阻抗
较高的情况下。如果要求输出电容大于1 μF，应选用更高
的输入电容。
CBIAS为工作电压下的有效电容。
TEMPCO为最差的电容温度系数。
TOL为最差的元件容差。
本例中，假定X5R电介质在−40°C至+85°C范围内的最差条
件温度系数(TEMPCO)为15%。如图64所示，在1.8
输入和输出电容特性
只要符合最小电容和最大ESR要求，ADP7102可以采用任
何质量优良的电容。陶瓷电容可采用各种各样的电介质制
须具有足以在必要的温度范围和直流偏置条件下确保最小
电容的电介质。推荐使用额定电压为6.3 V至50 V的X5R或
X7R电介质。Y5V和Z5U电介质的温度和直流偏置特性不
V电压
下，假定电容容差(TOL)为10%，CBIAS=0.94 μF。
将这些值代入公式1中可得到：
造，温度和所施加的电压不同，其特性也不相同。电容必
佳，建议不要使用。
(1)
CEFF
因此，在选定输出电压条件下，本例中所选电容满足LDO
在温度和容差方面的最小电容要求。
为了保证ADP7102的性能，必须针对每一种应用来评估直
流偏置、温度和容差对电容性能的影响。
Rev. A | Page 18 of 28
ADP7102
可编程欠压闭锁(UVLO)
VIN = 8V
在正常工作条件下，ADP7102利用EN/UVLO引脚使能和禁
用VOUT引脚。如图65所示，当EN上的上升电压越过上阈
R1
ON 100kΩ
R2
100kΩ
时，VOUT关闭。EN/UVLO阈值的迟滞由EN/UVLO引脚
VIN
VOUT
SENSE
EN/
UVLO
VOUT = 5V
+ COUT
1µF
RPG
100kΩ
PG
PG
GND
09506-061
值时，VOUT开启。当EN/UVLO上的下降电压越过下阈值
OFF
CIN +
1µF
串联的戴维宁等效电阻决定。
2.0
图66. EN引脚的典型分压器
1.8
图65显示了EN/UVLO引脚的典型迟滞，这可以防止EN引
1.6
脚上的噪声在经过阈值点时引起开关振荡。
1.4
ADP7102利用内置软启动功能，在输出使能时限制浪涌电
1.2
流。当输入电压为3.3 V时，从通过EN有效阈值到输出达到
VOUT, EN RISE
VOUT, EN FALL
1.0
0.8
其最终值90%的启动时间约为580 μs。如图67所示，启动时
0.6
间取决于输出电压设置。
0.4
6
1.25
1.50
1.75
2.00
2.25
2.50
2.75
3.00
图65. 对EN引脚工作方式的典型VOUT 响应
EN/UVLO引脚电压低于1.22 V时，LDO禁用。当EN/UVLO
VOUT (V)
4
上下阈值是用户可编程的，可以利用两个电阻来设置。当
引脚电压跃迁至1.22
5V
5
V以上时，LDO使能，该引脚提供10
µA迟滞电流以提升电压，从而提供阈值迟滞。通常由两个
外部电阻设置LDO的最小工作电压。R1和R2电阻的值可通
过下式确定：
3.3V
3
1
0
R1 = VHYS/10 A
ENABLE
2
0
500
1000
TIME (µs)
R2 = 1.22 V × R1/(VIN − 1.22 V)
图67. 典型启动性能
其中：
VIN为所需的开启电压。
VHYS为所需的EN/UVLO迟滞电平。
迟滞也可以通过在EN/UVLO引脚上串联一个电阻来实现。
在图66所示的例子中，使能阈值为2.44 V，迟滞为1 V。
Rev. A | Page 19 of 28
1500
2000
09506-062
0
1.00
09506-060
0.2
ADP7102
电源良好特性
ADP7102可调型号的降噪特性
ADP7102提供一个电源良好引脚(PG)来指示输出的状态。
固定输出ADP7102的超低输出噪声特性是通过如下方法实
此开漏输出需要一个外部上拉电阻连接至VIN。如果器件
现的：LDO误差放大器保持单位增益，并设置基准电压等
处于关断模式、限流模式或热关断，或者如果它降至标称
于输出电压。这种架构不适用于可调输出电压LDO。可调
输出电压的90%以下，电源良好引脚(PG)将立即变为低电
输出ADP7102采用更为传统的架构，基准电压为固定值，
平。软启动期间，电源良好信号的上升阈值为标称输出电
误差放大器增益为输出电压的函数。传统LDO架构的缺点
压的93.5%。
是输出电压噪声与输出电压成比例。
当ADP7102有足够的输入电压来开启内部PG晶体管时，此
可以对可调LDO电路稍加修改，以将输出电压噪声降低到
开漏输出保持低电平。PG晶体管通过一个接VOUT或VIN
与固定输出ADP7102接近的水平。图70所示的电路在输出
的上拉电阻端接。
电压设置电阻分压器上增加了2个元件：CNR和RNR，它们与
当此电压上升时，电源良好精度为调节器标称输出电压的
RFB1并联，用以降低误差放大器的交流增益。选择的RNR等
如果VOUT降至90%以下，则表明调节器输入电压关断或受
于RFB2，从而把误差放大器的交流增益限制在大约6 dB。实
际增益为RNR和RFB1的并联组合除以RFB2，这可以确保误差
到干扰，从而触发电源不良信号。
放大器始终以大于1的增益工作。
当VOUT降至90%以下时，正常关断将导致电源良好信号变
选择的CNR应使得在频率为50 Hz至100 Hz时，CNR的电抗等
为低电平。
图68和图69显示整个温度范围内的典型电源良好上升和下
于RFB1 − RNR。由此设置的频率将使得误差放大器的交流增
益比直流增益低3 dB。
降阈值。
6
VIN = 8V
PG
PG
PG
PG
PG
5
–40°C
–5°C
+25°C
+85°C
+125°C
ON
OFF
100kΩ
100kΩ
VIN
3
VOUT
ADJ
RFB1
40.2kΩ
RFB2
13kΩ
EN/
UVLO
GND
4
PG (V)
CIN +
1µF
+ CNR
100nF
RNR
13kΩ
VOUT = 5V
+ COUT
1µF
100kΩ
PG
PG
图70. 更改可调输出LDO以降低噪声
2
该LDO的噪声约等于固定输出LDO的噪声(典型值为15 µV
rms)乘以RNR和RFB1并联组合除以RFB2的结果的平方根。基
1
4.3
4.4
4.5
4.6
4.7
4.8
4.9
5.0
VOUT (V)
09506-063
于图70所示的元件值，ADP7102具有下列特性：
0
4.2
图68. 典型电源良好阈值与温度的关系(VOUT 上升)
6
PG
PG
PG
PG
PG
5
–40°C
–5°C
+25°C
+85°C
+125°C
直流增益：4.09 (12.2 dB)
•
3 dB滚降频率：59 Hz
•
高频交流增益：1.82 (5.19 dB)
•
降噪系数：1.35 (2.59 dB)
•
无降噪功能的可调LDO的RMS噪声：27.8 µV rms
•
有降噪功能的可调LDO的RMS噪声(假设固定电压选项
为15 µV rms)：20.25 µV rms
3
2
1
0
4.2
4.3
4.4
4.5
4.6
4.7
4.8
4.9
VOUT (V)
5.0
09506-064
PG (V)
4
•
图69. 典型电源良好阈值与温度的关系(VOUT 下降)
Rev. A | Page 20 of 28
09506-065
93.5%；当此电压下降时，跳变点为标称输出电压的90%。
ADP7102
限流和热过载保护
表6给出了各种PCB覆铜尺寸时8引脚SOIC和8引脚LFCSP封
ADP7102内置限流和热过载保护电路，可防止功耗过大导
装的典型θJA值。表7给出了8引脚SOIC和8引脚LFCSP封装
致受损。当输出负载达到400 mA(典型值)时，限流电路就
的典型ΨJB值。
会起作用。当输出负载超过400 mA时，输出电压会被降
低，以保持恒定的电流限制。
热过载保护电路将结温限制在150°C(典型值)以下。在极端
条 件 下 (即 高 环 境 温 度 和 /或 高 功 耗 )， 当 结 温 开 始 升 至
150°C以上时，输出就会关闭，从而将输出电流降至0。当
结温降至135°C以下时，输出又会开启，输出电流恢复为
工作值。
考虑VOUT至地发生负载短路的情况。首先，ADP7102的
表6. 典型θJA值
覆铜面积 (mm 2)
251
100
500
1000
6400
1
表7. 典型ΨJB值
路。如果结的自发热量足够大，使其温度升至150°C以
型号
LFCSP
SOIC
结温冷却下来，降至135°C以下时，输出开启，将400 mA
电流传导至短路路径中，再次导致结温升至150°C以上。
结温在135°C至150°C范围内的热振荡导致电流在400 mA和
为保证器件稳定工作，必须从外部限制器件的功耗，使结
温不会超过125°C。
ΨJB (°C/W)
15.1
31.3
ADP7102的结温可通过下式计算：
TJ = TA + (PD × θJA)
0 mA之间振荡；只要输出端存在短路，振荡就会持续下去。
限流和热过载保护旨在保护器件免受偶然过载条件影响。
θJA (°C/W)
SOIC
167.8
111
65.9
56.1
45.8
器件焊接在最小尺寸引脚走线上。
限流功能起作用，因此，仅有400 mA电流传导至短路电
上，热关断功能就会激活，输出关闭，输出电流降至0。当
LFCSP
165.1
125.8
68.1
56.4
42.1
其中：
TA是环境温度。
PD为芯片的功耗，通过下式计算：
PD = [(VIN − VOUT) × ILOAD] + (VIN × IGND)
散热考量
在输入至输出电压差很小的应用中，ADP7102不会产生很
多热量。然而，在环境温度很高和/或输入电压很大的应用
中，封装发出的热量可能非常大，导致芯片结温超过最高
结温125°C。
当结温超过150°C时，转换器进入热关断模式。只有当结
温降至135°C及以下时，它才会恢复，以免永久性受损。
(2)
(3)
其中：
ILOAD为负载电流。
IGND为接地电流。
VIN和VOUT分别为输入和输出电压。
接地电流引起的功耗相当小，可忽略不计。因此，结温的
计算公式可简化为：
TJ = TA + {[(VIN − VOUT) × ILOAD] × θJA}
因此，为了保证器件在所有条件下具有可靠性能，必须对
(4)
具体应用进行热分析。芯片的结温为环境温度与功耗所引
如公式4所示，针对给定的环境温度、输入与输出电压差
起的封装温升之和，如公式2所示。
和连续负载电流，需满足PCB的最小覆铜尺寸要求，以确
为保证器件可靠工作，ADP7102的结温不得超过125°C。为
保结温不升至125°C以上。图71至图78显示不同环境温度、
确保结温低于此最高结温，用户需要注意会导致结温变化
功耗和PCB覆铜面积下的结温计算结果。
的参数。这些参数包括环境温度、功率器件的功耗、结与
周围空气之间的热阻(θJA)。θJA值取决于所用的封装填充物
和将封装GND引脚焊接到PCB所用的覆铜数量。
Rev. A | Page 21 of 28
145
135
135
125
125
115
105
95
85
75
65
55
6400mm 2
500mm 2
25mm 2
TJ MAX
45
35
0.2
0.4
0.6
0.8
1.0
1.2
1.4
1.6
1.8
2.0
2.2
2.4
TOTAL POWER DISSIPATION (W)
95
85
75
65
55
6400mm 2
500mm 2
25mm 2
TJ MAX
45
35
25
0
0.2
0.4
0.6
140
130
130
JUNCTION TEMPERATURE (°C)
140
120
110
100
90
80
70
6400mm 2
500mm 2
25mm 2
TJ MAX
60
0
0.2
0.4
0.6
0.8
1.0
1.2
1.4
1.6
1.8
TOTAL POWER DISSIPATION (W)
50
6400mm 2
500mm 2
25mm 2
TJ MAX
0
0.2
0.4
JUNCTION TEMPERATURE (°C)
95
85
6400mm 2
500mm 2
25mm 2
TJ MAX
75
0.7
TOTAL POWER DISSIPATION (W)
0.6
0.8
1.0
1.2
1.4
1.6
1.8
TOTAL POWER DISSIPATION (W)
0.8
0.9
125
115
105
95
85
6400mm 2
500mm 2
25mm 2
TJ MAX
75
1.0
09506-068
JUNCTION TEMPERATURE (°C)
105
0.6
2.4
图75. SOIC，TA = 50°C
115
0.5
2.2
70
60
125
0.4
2.0
80
135
0.3
1.8
90
135
0.2
1.6
110
145
0.1
1.4
100
145
0
1.2
120
图72. LFCSP，TA = 50°C
65
1.0
图74. SOIC，TA = 25°C
09506-067
JUNCTION TEMPERATURE (°C)
图71. LFCSP，TA = 25°C
50
0.8
TOTAL POWER DISSIPATION (W)
09506-070
0
105
图73. LFCSP，TA = 85°C
65
0
0.1
0.2
0.3
0.4
0.5
0.6
0.7
TOTAL POWER DISSIPATION (W)
图76. SOIC，TA = 85°C
Rev. A | Page 22 of 28
0.8
0.9
1.0
09506-071
25
115
09506-069
JUNCTION TEMPERATURE (°C)
145
09506-066
JUNCTION TEMPERATURE (°C)
ADP7102
ADP7102
140
在已知板温的情况下，可以利用热特性参数(ΨJB)来估算结
TJ = TB + (PD × ΨJB)
(5)
8引脚LFCSP封装的ΨJB典型值为15.1°C/W，8引脚SOIC封装
为31.3°C/W。
140
100
80
60
40
TB = 25°C
TB = 50°C
TB = 65°C
TB = 85°C
TJ MAX
20
0
100
0.5
1.0
1.5
2.0
图78. SOIC封装
80
60
40
TB = 25°C
TB = 50°C
TB = 65°C
TB = 85°C
TJ MAX
20
0
0
2.5
TOTAL POWER DISSIPATION (W)
0
0.5 1.0 1.5 2.0 2.5 3.0 3.5 4.0 4.5 5.0 5.5 6.0 6.5 7.0
TOTAL POWER DISSIPATION (W)
09506-072
JUNCTION TEMPERATURE (TJ)
120
图77. LFCSP封装
Rev. A | Page 23 of 28
3.0
3.5
09506-073
和功耗(PD)通过下式计算：
120
JUNCTION TEMPERATURE (TJ)
温上升情况(见图77和图78)。最高结温(TJ)可由板温度(TB)
ADP7102
印刷电路板布局考量
通过增加ADP7102引脚处的覆铜用量，可改善封装的散热
性能。但是，如表6所示，这种增加存在“效益递减”现象，
当覆铜量达到某一数量点后，再继续增加覆铜的用量并不
会带来明显的散热效益。
输入电容应尽可能靠近VIN和GND引脚放置。输出电容应
尽可能靠近VOUT和GND引脚放置。在板面积受限的情况
下，采用0805或0603尺寸的电容和电阻可实现最小尺寸解
09506-075
决方案。
09506-074
图80. SOIC PCB布局示例
图79. LFCSP PCB布局示例
Rev. A | Page 24 of 28
ADP7102
外形尺寸
2.48
2.38
2.23
3.00
BSC SQ
8
5
EXPOSED
PAD
INDEX
AREA
4
1
0.80 MAX
0.55 NOM
SEATING
PLANE
0.30
0.25
0.18
PIN 1
INDICATOR
(R 0.2)
BOTTOM VIEW
TOP VIEW
0.80
0.75
0.70
1.74
1.64
1.49
0.05 MAX
0.02 NOM
COPLANARITY
0.08
0.20 REF
0.50 BSC
FOR PROPER CONNECTION OF
THE EXPOSED PAD, REFER TO
THE PIN CONFIGURATION AND
FUNCTION DESCRIPTIONS
SECTION OF THIS DATA SHEET.
112008-A
0.50
0.40
0.30
COMPLIANT TO JEDEC STANDARDS MO-229-WEED-4
图81. 8引脚引脚架构芯片级封装[LFCSP_WD]
3 mm x 3 mm，超薄体，双排引脚
(CP-8-5)
图示尺寸单位：mm
5.00
4.90
4.80
3.098
0.356
4
1
6.20
6.00
5.80
4.00
3.90
3.80
2.41
0.457
FOR PROPER CONNECTION OF
THE EXPOSED PAD, REFER TO
THE PIN CONFIGURATION AND
FUNCTION DESCRIPTIONS
SECTION OF THIS DATA SHEET.
BOTTOM VIEW
1.27 BSC
3.81 REF
TOP VIEW
1.65
1.25
1.75
1.35
SEATING
PLANE
0.51
0.31
0.50
0.25
0.10 MAX
0.05 NOM
COPLANARITY
0.10
8°
0°
45°
0.25
0.17
1.04 REF
1.27
0.40
COMPLIANT TO JEDEC STANDARDS MS-012-A A
图82. 8引脚标准小型封装，带裸露焊盘[SOIC_N_EP]
窄体
(RD-8-2)
尺寸单位：mm
Rev. A | Page 25 of 28
06-03-2011-B
5
8
ADP7102
订购指南
型号 1
ADP7102ACPZ-R7
ADP7102ACPZ-1.5-R7
ADP7102ACPZ-1.8-R7
ADP7102ACPZ-2.5-R7
ADP7102ACPZ-3.0-R7
ADP7102ACPZ-3.3-R7
ADP7102ACPZ-5.0-R7
ADP7102ACPZ-9.0-R7
ADP7102ARDZ-R7
ADP7102ARDZ-1.5-R7
ADP7102ARDZ-1.8-R7
ADP7102ARDZ-2.5-R7
ADP7102ARDZ-3.0-R7
ADP7102ARDZ-3.3-R7
ADP7102ARDZ-5.0-R7
ADP7102ARDZ-9.0-R7
ADP7102CP-EVALZ
ADP7102RD-EVALZ
ADP7102CPZ-REDYKIT
ADP7102RDZ-REDYKIT
温度范围
−40°C 至 +125°C
−40°C 至 +125°C
−40°C 至 +125°C
−40°C 至 +125°C
−40°C 至 +125°C
−40°C 至 +125°C
−40°C 至 +125°C
−40°C 至 +125°C
−40°C 至 +125°C
−40°C 至 +125°C
−40°C 至 +125°C
−40°C 至 +125°C
−40°C 至 +125°C
−40°C 至 +125°C
−40°C 至 +125°C
−40°C 至 +125°C
输出电压 (V) 2, 3
可调
1.5
1.8
2.5
3.0
3.3
5
9
可调
1.5
1.8
2.5
3.0
3.3
5
9
3.3
3.3
封装描述
LFCSP_WD
LFCSP_WD
LFCSP_WD
LFCSP_WD
LFCSP_WD
LFCSP_WD
LFCSP_WD
LFCSP_WD
SOIC_N_EP
SOIC_N_EP
SOIC_N_EP
SOIC_N_EP
SOIC_N_EP
SOIC_N_EP
SOIC_N_EP
SOIC_N_EP
LFCSP 评估板
SOIC 评估板
LFCSP REDYKIT
SOIC REDYKIT
Z = 符合RoHS标准的器件。
如需其它电压选项，请联系当地的ADI公司办事处或代理商。
3
ADP7102CP-EVALZ和ADP7102RD-EVALZ评估板预配置有3.3 V ADP7102。
1
2
Rev. A | Page 26 of 28
封装选项
CP-8-5
CP-8-5
CP-8-5
CP-8-5
CP-8-5
CP-8-5
CP-8-5
CP-8-5
RD-8-2
RD-8-2
RD-8-2
RD-8-2
RD-8-2
RD-8-2
RD-8-2
RD-8-2
标识
LHO
LJV
LJW
LJZ
LKO
LK1
LK2
LLC
ADP7102
注释
Rev. A | Page 27 of 28
ADP7102
注释
©2011 Analog Devices, Inc. All rights reserved. Trademarks and
registered trademarks are the property of their respective owners.
D09506sc-0-11/11(A)
Rev. A | Page 28 of 28
