20 V、500 mA低噪声
CMOS LDO
ADP7104
典型应用电路
产品特性
输入电压范围：3.3 V至20 V
最大输出电流：500 mA
低噪声：15 μV rms（固定输出型）
PSRR性能：60 dB (10 kHz，VOUT = 3.3 V)
反向电流保护
低压差：350 mV（500 mA）
初始精度： ±0.8%
在整个线路、负载与温度范围内的精度： −2%/+1%
低静态电流(VIN = 5 V)：IGND = 900 µA（500 mA负载）
低关断电流： 1.25 V, TJ = −40°C至+125°C
EN = VIN
TJ = −40°C至+125°C
TJ = −40°C至+125°C
1.18
1.22
1.13
1.28
V
V
7.5
9.8
500
12
250
15
15
15
15
18
µA
nA
V
V
mV
µV rms
µV rms
µV rms
µV rms
µV rms
30
µV rms
65
µV rms
50
50
60
60
50
60
60
60
80
80
dB
dB
dB
dB
dB
dB
dB
dB
dB
dB
UVLOHYS
IEN-IN
VSTART
VSHUTDOWN
OUTNOISE
PSRR
3.2
2.45
10 Hz to 100 kHz, VIN = 5.5 V, VOUT = 1.8 V
10 Hz to 100 kHz, VIN = 6.3 V, VOUT = 3.3 V
10 Hz to 100 kHz, VIN = 8 V, VOUT = 5 V
10 Hz to 100 kHz, VIN = 12 V, VOUT = 9 V
10 Hz to 100 kHz, VIN = 5.5 V, VOUT = 1.5 V,
可调模式
10 Hz to 100 kHz, VIN = 12 V, VOUT = 5 V,
可调模式
10 Hz to 100 kHz, VIN = 20 V, VOUT = 15 V,
可调模式
100 kHz, VIN = 4.3 V, VOUT = 3.3 V
100 kHz, VIN = 6 V, VOUT = 5 V
10 kHz, VIN = 4.3 V, VOUT = 3.3 V
10 kHz, VIN = 6 V, VOUT = 5 V
100 kHz, VIN = 3.3 V, VOUT = 1.8 V, 可调模式
100 kHz, VIN = 6 V, VOUT = 5 V, 可调模式
100 kHz, VIN = 16 V, VOUT = 15 V, 可调模式
10 kHz, VIN = 3.3 V, VOUT = 1.8 V, 可调模式
10 kHz, VIN = 6 V, VOUT = 5 V, 可调模式
10 kHz, VIN = 16 V, VOUT = 15 V, 可调模式
基于使用1 mA 和300 mA负载的端点计算。1 mA以下负载的典型负载调整性能见图6。
压差定义为将输入电压设置为标称输出电压时的输入至输出电压差。仅适用于高于3.0 V的输出电压。
3
启动时间定义为EN的上升沿到VOUT达到其标称值90%的时间。
4
限流阈值定义为输出电压降至额定典型值90%时的电流。例如，5.0 V输出电压的电流限值定义为引起输出电压降至5.0 V的90%或4.5 V的电流。
1
2
推荐规格：输入和输出电容
表2 .
参数
最小输入和输出电容1
电容ESR
1
符号
CMIN
RESR
条件
TA = −40°C至+125°C
TA = −40°C至+125°C
最小值
0.7
0.001
典型值 最大值
0.2
单位
µF
Ω
在所有工作条件下，输入和输出电容至少应大于0.7 μF。选择器件时必须考虑应用的所有工作条件，确保达到最小电容要求。配合任何LDO使用时，建议使用X7R
型和X5R型电容，不建议使用Y5V和Z5U电容。
Rev. G | Page 4 of 28
ADP7104
绝对最大额定值
θJA的值可能随PCB材料、布局和环境条件不同而异。θJA的
表3.
参数
VIN至GND
VOUT至GND
EN/UVLO至GND
PG to GND
SENSE/ADJ至GND
存储温度范围
工作结温范围
焊接条件
额定值
−0.3 V至+22 V
−0.3 V至+20 V
−0.3 V至VIN
−0.3 V至VIN
−0.3 V至VOUT
−65°C至+150°C
−40°C至+125°C
JEDEC J-STD-020
注意，超出上述绝对最大额定值可能会导致器件永久性损
坏。这只是额定最值，不表示在这些条件下或者在任何其
它超出本技术规范操作章节中所示规格的条件下，器件能
额定值基于4" × 3"的4层电路板。有关板结构的详细信息，
请参考JESD51-7和JESD51-9。更多信息请登录www.analog.com，查阅应用笔记AN-617：“MicroCSP™晶圆级芯片
规模封装”。
ΨJB是结至板热特性参数，单位为°C/W。封装的ΨJB基于使
用4层板的建模和计算方法。JESD51-12报告和使用电子封
装热信息指南中声明，热特性参数与热阻不是一回事。ΨJB
衡量沿多条热路径流动的器件功率，而θJB只涉及一条路
径。因此，ΨJB热路径包括来自封装顶部的对流和封装的
辐射，这些因素使得ΨJB在现实应用中更有用。最高结温
(TJ)由板温度(TB)和功耗(PD)通过下式计算：
TJ = TB + (PD × ΨJB)
够正常工作。长期在绝对最大额定值条件下工作会影响器
件的可靠性。
有关ΨJB的更详细信息，请参考JESD51-8和JESD51-12。
热数据
热阻
绝对最大额定值仅适合单独应用，但不适合组合使用。如
θJA和ΨJB针对最差条件，即器件焊接在电路板上以实现表
果温度超过结温限值，ADP7104可能会受损。监控环境温
贴封装。θJC是带顶部安装散热器的表贴封装的参数，这
度并不能保证TJ不会超出额定温度限值。在功耗高、热阻
里提供的θJC仅供参考。
差的应用中，可能必须降低最大环境温度。
表4. 热阻
在功耗适中、PCB热阻较低的应用中，只要结温处于额定
限值以内，最大环境温度可以超过最大限值。器件的结温
(TJ)取决于环境温度(TA)、器件的功耗(PD)和封装的结至
封装类型
8引脚LFCSP
8引脚SOIC
θJA
40.1
48.5
θJC
27.1
58.4
ΨJB
17.2
31.3
Unit
°C/W
°C/W
环境热阻(θJA)。
ESD警告
最高结温(TJ)由环境温度(TA)和功耗(PD)通过下式计算：
ESD(静电放电)敏感器件。
TJ = TA + (PD × θJA)
封装的结至环境热阻(θJA)基于使用4层板的建模和计算方
法，主要取决于应用和板布局。在最大功耗较高的应用
中，需要特别注意热板设计。
Rev. G | Page 5 of 28
带电器件和电路板可能会在没有察觉的情况下放电。尽
管本产品具有专利或专有保护电路，但在遇到高能量
ESD时，器件可能会损坏。因此，应当采取适当的ESD
防范措施，以避免器件性能下降或功能丧失。
引脚配置和功能描述
8 VIN
GND 3
TOP VIEW
(Not to Scale)
NC 4
VOUT 1
7 PG
SENSE/ADJ 2
5 EN/UVLO
NOTES
1. NC = NO CONNECT. DO NOT CONNECT TO
THIS PIN.
2. IT IS HIGHLY RECOMMENDED THAT THE
EXPOSED PAD ON THE BOTTOM OF THE
PACKAGE BE CONNECTED TO THE GROUND
PLANE ON THE BOARD.
8
ADP7104
VIN
PG
TOP VIEW
GND 3 (Not to Scale) 6 GND
5 EN/UVLO
NC 4
6 GND
7
NOTES
1. NC = NO CONNECT. DO NOT CONNECT TO
THIS PIN.
2. IT IS HIGHLY RECOMMENDED THAT THE
EXPOSED PAD ON THE BOTTOM OF THE
PACKAGE BE CONNECTED TO THE GROUND
PLANE ON THE BOARD.
09507-003
ADP7104
图3. LFCSP封装
09507-004
VOUT 1
SENSE/ADJ 2
图4. 窄体SOIC封装
表5. 引脚功能描述
引脚编号
1
2
引脚名称
VOUT
SENSE/ADJ
3
4
5
GND
NC
EN/UVLO
6
7
GND
PG
8
VIN
EPAD
说明
调节输出电压。VOUT至GND接1 μF或更大的旁路电容。
检测(SENSE)。测量负载上的实际输出电压，并将其馈入误差放大器。应使SENSE引脚尽可
能靠近负载，使得调节器输出与负载之间的IR压降的影响最小。此功能仅适用于固定电压
选项。
调整输入(ADJ)。外部电阻分压器设置输出电压。此功能仅适用于可调电压选项。
地。
请勿连接该引脚。
使能输入(EN)。将EN接到高电平，调节器启动；将EN接到低电平，调节器关闭。若要实现
自动启动，请将EN接VIN。
可编程欠压闭锁(UVLO)。使用可编程UVLO功能时，上下限由编程电阻决定。
地。
电源良好。此开漏输出需要一个外部上拉电阻连接至VIN或VOUT。如果器件处于关断模
式、限流模式、热关断模式，或者如果它降至标称输出电压的90%以下，PG引脚将立即变
为低电平。如果不用电源良好功能，可将此引脚悬空或连接到地。
调节器输入电源。VIN至GND接1 μF或更大的旁路电容。
裸露焊盘。封装底部的裸露焊盘。EPAD可增强散热性能，它与封装内部的GND形成电气
连接。强烈建议将EPAD连接到板上的接地层。
Rev. G | Page 6 of 28
典型性能参数
除非另有说明，VIN = 7.5 V，VOUT = 5 V，IOUT = 10 mA，CIN = COUT = 1 μF，TA = 25°C。
3.35
LOAD = 100µA
LOAD = 1mA
LOAD = 10mA
LOAD = 100mA
LOAD = 300mA
LOAD = 500mA
1000
GROUND CURRENT (µA)
3.33
3.31
3.29
3.27
800
600
400
200
–40°C
–5°C
25°C
85°C
125°C
0
09507-005
3.25
TJ (°C)
–40°C
–5°C
25°C
85°C
125°C
09507-008
VOUT (V)
1200
LOAD = 100µA
LOAD = 1mA
LOAD = 10mA
LOAD = 100mA
LOAD = 300mA
LOAD = 500mA
TJ (°C)
图5. 输出电压与结温的关系
图8. 接地电流与结温的关系
3.35
800
700
GROUND CURRENT (µA)
VOUT (V)
3.33
3.31
3.29
600
500
400
300
200
3.27
1
10
100
1000
ILOAD (mA)
0
0.1
09507-006
3.25
0.1
GROUND CURRENT (µA)
3.29
3.27
800
600
400
4
6
8
10
12
14
16
VIN (V)
18
20
图7. 输出电压与输入电压的关系
0
4
6
8
10
12
14
16
VIN (V)
图10. 接地电流与输入电压的关系
Rev. G | Page 7 of 28
18
20
09507-010
200
09507-007
VOUT (V)
1000
LOAD = 100µA
LOAD = 1mA
LOAD = 10mA
LOAD = 100mA
LOAD = 300mA
LOAD = 500mA
1000
3.31
3.25
100
图9. 接地电流与负载电流的关系
1200
LOAD = 100µA
LOAD = 1mA
LOAD = 10mA
LOAD = 100mA
LOAD = 300mA
LOAD = 500mA
3.33
10
ILOAD (mA)
图6. 输出电压与负载电流的关系
3.35
1
09507-009
100
ADP7104
120
1200
GROUND CURRENT (µA)
140
SHUTDOWN CURRENT (µA)
1400
3.3V
4.0V
6.0V
8.0V
12.0V
20.0V
100
80
60
40
1000
800
600
400
200
20
–25
0
25
50
75
100
0
3.1
09507-011
0
–50
125
TEMPERATURE (°C)
3.3
3.4
3.5
3.6
3.7
图14. 低压差下接地电流与输入电压的关系
5.05
VOUT = 3.3V
TA = 25°C
LOAD = 100µA
LOAD = 1mA
LOAD = 10mA
LOAD = 100mA
LOAD = 300mA
LOAD = 500mA
5.04
300
5.03
250
5.02
200
VOUT (V)
DROPOUT (mV)
3.2
VIN (V)
图11. 不同输入电压下关断电流与温度的关系
350
LOAD = 5mA
LOAD = 10mA
LOAD = 100mA
LOAD = 200mA
LOAD = 300mA
LOAD = 500mA
09507-014
160
150
5.01
5.00
4.99
4.98
100
4.97
50
1
10
100
1000
ILOAD (mA)
4.95
–40°C
–5°C
25°C
85°C
125°C
TJ (°C)
09507-015
4.96
09507-012
0
图15. 输出电压与结温的关系(VOUT = 5 V)
图12. 压差与负载电流的关系
3.4
5.05
5.04
3.3
5.03
5.02
VOUT (V)
3.1
3.0
LOAD = 5mA
LOAD = 10mA
LOAD = 100mA
LOAD = 200mA
LOAD = 300mA
LOAD = 500mA
5.00
4.99
3.2
3.3
3.4
3.5
3.6
VIN (V)
3.7
4.97
4.96
4.95
0.1
1
10
100
ILOAD (mA)
图16. 输出电压与负载电流的关系(VOUT = 5 V)
图13. 低压差下输出电压与输入电压的关系
Rev. G | Page 8 of 28
1000
09507-016
2.8
2.7
3.1
5.01
4.98
2.9
09507-013
VOUT (V)
3.2
ADP7104
5.05
300
LOAD = 100µA
LOAD = 1mA
LOAD = 10mA
LOAD = 100mA
LOAD = 300mA
LOAD = 500mA
5.04
5.03
250
5.02
200
DROPOUT (mV)
VOUT (V)
VOUT = 5V
TA = 25°C
5.01
5.00
4.99
150
100
4.98
4.97
50
6
8
10
12
14
16
18
20
VIN (V)
0
09507-017
1
1000
图20. 压差与负载电流的关系(VOUT = 5 V)
5.05
1000
LOAD = 100µA
LOAD = 1mA
LOAD = 10mA
LOAD = 100mA
LOAD = 300mA
800
5.00
4.95
4.90
600
4.85
VOUT (V)
700
500
400
4.80
4.75
300
4.70
200
4.65
100
4.60
–40°C
–5°C
25°C
85°C
125°C
TJ (°C)
4.55
4.8
09507-118
0
600
2000
GROUND CURRENT (µA)
2500
500
400
300
200
ILOAD (mA)
1000
09507-119
100
100
5.1
5.2
5.3
5.4
5.40
1500
1000
500
0
10
5.0
图21. 低压差下输出电压与输入电压的关系
700
1
4.9
VIN (V)
图18. 接地电流与结温的关系(VOUT = 5 V)
0
0.1
LOAD = 5mA
LOAD = 10mA
LOAD = 100mA
LOAD = 200mA
LOAD = 300mA
LOAD = 500mA
09507-019
900
GROUND CURRENT (µA)
100
ILOAD (mA)
图17. 输出电压与输入电压的关系(VOUT = 5 V)
GROUND CURRENT (µA)
10
09507-020
4.95
09507-018
4.96
图19. 接地电流与负载电流的关系(VOUT = 5 V)
–500
4.80
LOAD = 5mA
LOAD = 10mA
LOAD = 100mA
LOAD = 200mA
LOAD = 300mA
LOAD = 500mA
4.90
5.00
5.10
5.20
5.30
VIN (V)
图22. 低压差下接地电流与输入电压的关系(VOUT = 5 V)
Rev. G | Page 9 of 28
ADP7104
1.85
LOAD = 100µA
LOAD = 1mA
LOAD = 10mA
LOAD = 100mA
LOAD = 300mA
800
700
GROUND CURRENT (µA)
1.83
VOUT (V)
900
LOAD = 100µA
LOAD = 1mA
LOAD = 10mA
LOAD = 100mA
LOAD = 300mA
LOAD = 500mA
1.81
1.79
600
500
400
300
200
1.77
100
–5°C
25°C
85°C
125°C
0
TJ (°C)
–5°C
25°C
85°C
125°C
TJ (°C)
图26. 接地电流与结温的关系(VOUT = 1.8 V)
图23. 输出电压与结温的关系(VOUT = 1.8 V)
1.85
700
600
GROUND CURRENT (µA)
1.83
VOUT (V)
–40°C
09507-126
–40°C
09507-021
1.75
1.81
1.79
500
400
300
200
1.77
1
10
100
1000
ILOAD (mA)
0
09507-022
1.75
0.1
0.1
1000
LOAD = 100µA
LOAD = 1mA
LOAD = 10mA
LOAD = 100mA
LOAD = 300mA
LOAD = 500mA
GROUND CURRENT (µA)
1000
1.79
1.77
800
600
400
2
4
6
8
10
12
14
16
18
VIN (V)
20
0
2
4
6
8
10
12
14
16
18
VIN (V)
图28. 接地电流与输入电压的关系（VOUT = 1.8 V）
图25. 输出电压与输入电压的关系(VOUT = 1.8 V)
Rev. G | Page 10 of 28
20
09507-024
200
09507-023
VOUT (V)
1200
1.81
1.75
100
图27. 接地电流与负载电流的关系(VOUT = 1.8 V)
LOAD = 100µA
LOAD = 1mA
LOAD = 10mA
LOAD = 100mA
LOAD = 300mA
LOAD = 500mA
1.83
10
ILOAD (mA)
图24. 输出电压与负载电流的关系(VOUT = 1.8 V)
1.85
1
09507-127
100
ADP7104
5.07
5.06
2.0
LOAD = 100µA
LOAD = 1mA
LOAD = 10mA
LOAD = 100mA
LOAD = 300mA
LOAD = 500mA
IOUT SHUTDOWN CURRENT (µA)
5.08
VOUT (V)
5.05
5.04
5.03
5.02
5.01
5.00
3.3V
4V
5V
6V
8V
10V
12V
15V
18V
20V
1.5
1.0
0.5
25°C
85°C
125°C
0
–40
TJ (°C)
5.06
–20
5.05
–30
5.04
–40
PSRR (dB)
–10
5.03
5.02
5.00
–80
4.99
–90
100
1000
ILOAD (mA)
80
100
120
140
10M
10M
LOAD = 500mA
LOAD = 300mA
LOAD = 100mA
LOAD = 10mA
LOAD = 1mA
–100
10
100
1k
10k
100k
1M
FREQUENCY (Hz)
图33. 电源抑制比与频率的关系(VOUT = 1.8 V，VIN = 3.3 V)
图30. 输出电压与负载电流的关系(VOUT = 5 V，可调)
5.08
0
5.07
–10
5.06
–20
5.05
–30
5.04
–40
PSRR (dB)
VOUT (V)
60
–60
–70
5.03
5.02
LOAD = 500mA
LOAD = 300mA
LOAD = 100mA
LOAD = 10mA
LOAD = 1mA
–50
–60
–70
5.01
LOAD = 100µA
LOAD = 1mA
LOAD = 10mA
LOAD = 100mA
LOAD = 300mA
LOAD = 500mA
4.99
6
8
10
–80
–90
12
14
16
18
VIN (V)
图31. 输出电压与输入电压的关系(VOUT = 5 V，可调)
20
–100
10
09507-027
5.00
4.98
40
–50
5.01
09507-026
VOUT (V)
0
5.07
10
20
图32. 反相输入电流与温度的关系(VIN = 0 V，
VOUT 为差分电压)
5.08
1
0
TEMPERATURE (°C)
图29. 输出电压与结温的关系(VOUT = 5 V，可调)
4.98
0.1
–20
09507-054
–5°C
09507-028
–40°C
09507-025
4.98
09507-029
4.99
100
1k
10k
100k
1M
FREQUENCY (Hz)
图34. 电源抑制比与频率的关系(VOUT = 3.3 V，VIN = 4.8 V)
Rev. G | Page 11 of 28
ADP7104
–20
–30
–40
–40
–50
–60
–80
–80
–90
–90
100
1k
10k
100k
1M
10M
–100
10
0
–10
–20
0
LOAD = 500mA
LOAD = 300mA
LOAD = 100mA
LOAD = 10mA
LOAD = 1mA
–10
–20
–40
PSRR (dB)
–30
–40
–50
–60
–80
–80
–90
–90
100k
1M
10M
FREQUENCY (Hz)
–100
09507-031
10k
–10
–20
10
0
–10
–20
–30
–40
–40
PSRR (dB)
–30
–50
–60
–70
–80
–90
–100
100k
1M
10M
09507-032
–90
–100
10
10k
100
1k
10k
100k
1M
10M
图37. 电源抑制比与频率的关系(VOUT = 5 V，VIN = 6.5 V)
LOAD = 500mA
LOAD = 300mA
LOAD = 100mA
LOAD = 10mA
LOAD = 1mA
–60
–80
FREQUENCY (Hz)
LOAD = 500mA
LOAD = 300mA
LOAD = 100mA
LOAD = 10mA
LOAD = 1mA
–50
–70
1k
10M
图39. 电源抑制比与频率的关系(VOUT = 5 V，VIN = 5.5 V)
LOAD = 500mA
LOAD = 300mA
LOAD = 100mA
LOAD = 10mA
LOAD = 1mA
100
1M
FREQUENCY (Hz)
图36. 电源抑制比与频率的关系(VOUT = 3.3 V，VIN = 3.8 V)
0
100k
–60
–70
1k
10k
–50
–70
100
1k
图38. 电源抑制比与频率的关系(VOUT = 5 V，VIN = 6 V)
–30
–100
10
100
FREQUENCY (Hz)
图35. 电源抑制比与频率的关系(VOUT = 3.3 V，VIN = 4.3 V)
PSRR (dB)
–60
–70
FREQUENCY (Hz)
PSRR (dB)
–50
–70
–100
10
LOAD = 500mA
LOAD = 300mA
LOAD = 100mA
LOAD = 10mA
LOAD = 1mA
09507-033
PSRR (dB)
–30
09507-030
PSRR (dB)
–20
–10
09507-034
–10
0
LOAD = 500mA
LOAD = 300mA
LOAD = 100mA
LOAD = 10mA
LOAD = 1mA
10
100
1k
10k
100k
1M
10M
FREQUENCY (Hz)
图40. 电源抑制比与频率的关系(VOUT = 5 V，VIN = 5.3 V)
Rev. G | Page 12 of 28
09507-035
0
0
0
–10
–10
–20
–20
–30
–30
–40
–40
PSRR (dB)
–50
–60
–70
10k
100k
1M
10M
0
–20
PSRR (dB)
–50
–60
–70
–80
–90
–90
100k
1M
10M
FREQUENCY (Hz)
0.50
0.75
1.00
–20
PSRR (dB)
–40
–50
–60
–70
–80
–90
–90
1M
10M
FREQUENCY (Hz)
图43. 电源抑制比与频率的关系(VOUT = 5 V，VIN = 6 V，
可调并带降噪电路)
–100
09507-038
100k
0
0.25
0.50
0.75
1.00
1.25
HEADROOM VOLTAGE (V)
图46. 电源抑制比与裕量电压的关系(10 kHz，VOUT = 5 V)
Rev. G | Page 13 of 28
,
–60
–80
10k
1.50
–50
–70
1k
1.25
LOAD = 500mA
LOAD = 300mA
LOAD = 100mA
LOAD = 10mA
LOAD = 1mA
–10
–30
100
0.25
0
LOAD = 500mA
LOAD = 300mA
LOAD = 100mA
LOAD = 10mA
LOAD = 1mA
–40
10
0
HEADROOM VOLTAGE (V)
–30
–100
LOAD = 500mA
LOAD = 300mA
LOAD = 100mA
LOAD = 10mA
LOAD = 1mA
图45. 电源抑制比与裕量电压的关系(1 kHz，VOUT = 5 V)
图42. 电源抑制比与频率的关系(VOUT = 5 V，VIN = 6 V，可调)
–20
–100
09507-037
10k
1.50
–60
–80
1k
1.25
–50
–70
0
1.00
–20
–40
–10
0.75
–10
–30
100
0.50
0
LOAD = 500mA
LOAD = 300mA
LOAD = 100mA
LOAD = 10mA
LOAD = 1mA
–40
10
0.25
HEADROOM VOLTAGE (V)
–30
–100
0
图44. 电源抑制比与裕量电压的关系(100 Hz，VOUT = 5 V)
图41. 电源抑制比与频率的关系(VOUT = 5 V，VIN = 5.2 V)
–10
–100
09507-039
1k
09507-040
100
09507-036
10
–90
FREQUENCY (Hz)
PSRR (dB)
–60
–80
LOAD = 500mA
LOAD = 300mA
LOAD = 100mA
LOAD = 10mA
LOAD = 1mA
–90
PSRR (dB)
–50
–70
–80
–100
LOAD = 500mA
LOAD = 300mA
LOAD = 100mA
LOAD = 10mA
LOAD = 1mA
1.50
09507-041
PSRR (dB)
ADP7104
ADP7104
0
LOAD = 500mA
LOAD = 300mA
LOAD = 100mA
LOAD = 10mA
LOAD = 1mA
–10
–20
–30
PSRR (dB)
–40
–50
–60
–70
–80
–100
0
0.25
0.50
0.75
1.00
1.25
1.50
HEADROOM VOLTAGE (V)
09507-042
–90
图50. 负载瞬态响应(CIN 、COUT = 1 μF，ILOAD = 1 mA至
500 mA，VOUT = 1.8 V，VIN = 5 V)
图47. 电源抑制比与裕量电压的关系(100 kHz，VOUT = 5 V)
30
20
15
10
3.3V
1.8V
5V
5VADJ
5VADJ NR
5
0
0.00001
0.0001
0.001
0.01
0.1
1
LOAD CURRENT (A)
09507-043
NOISE (µV rms)
25
图51. 负载瞬态响应(CIN 、COUT = 1 μF，ILOAD = 1 mA至
500 mA，VOUT = 3.3 V，VIN = 5 V)
图48. 输出噪声与负载电流和输出电压的关系(COUT = 1 μF)
3.3V
5V
5VADJ
5VADJ NR
1
0.1
0.01
10
100
1k
10k
FREQUENCY (Hz)
100k
09507-044
NOISE (µV/√Hz)
10
图52. 负载瞬态响应(CIN 、COUT = 1 μF，ILOAD = 1 mA至
500 mA，VOUT = 5 V，VIN = 7 V)
图49. 输出噪声频谱密度(ILOAD = 10 mA，COUT = 1 μF)
Rev. G | Page 14 of 28
ADP7104
INPUT VOLTAGE
INPUT VOLTAGE
OUTPUT VOLTAGE
2
OUTPUT VOLTAGE
2
B
W
CH2 10mV
B
W
M 4µs
T 9.8%
A CH4
1.56V
09507-048
CH1 1V
CH1 1V
图53.线路瞬态响应(CIN 、COUT = 1 μF，ILOAD = 500 mA，VOUT = 1.8 V)
B
W
B
W
M 4µs
T 9.8%
A CH4
1.56V
图56.线路瞬态响应(CIN 、COUT = 1 μF，ILOAD = 1 mA，VOUT = 1.8 V)
INPUT VOLTAGE
INPUT VOLTAGE
OUTPUT VOLTAGE
2
CH2 10mV
09507-051
1
1
OUTPUT VOLTAGE
2
CH2 10mV
B
W
M 4µs
T 9.8%
A CH4
1.56V
CH1 1V
图54.线路瞬态响应(CIN 、COUT = 1 μF，ILOAD = 500 mA，VOUT = 3.3 V)
B
W
B
W
M 4µs
T 9.8%
A CH4
1.56V
1.56V
1
09507-050
CH2 10mV
A CH4
OUTPUT VOLTAGE
2
1
B
W
M 4µs
T 9.8%
INPUT VOLTAGE
OUTPUT VOLTAGE
CH1 1V
B
W
图57.线路瞬态响应(CIN 、COUT = 1 μF，ILOAD = 1 mA，VOUT = 3.3 V)
INPUT VOLTAGE
2
CH2 10mV
CH1 1V
图55.线路瞬态响应(CIN 、COUT = 1 μF，ILOAD = 500 mA，VOUT = 5 V)
Rev. G | Page 15 of 28
B
W
CH2 10mV
B
W
M 4µs
T 9.8%
A CH4
1.56V
09507-053
B
W
09507-049
CH1 1V
09507-052
1
1
图58.线路瞬态响应(CIN 、COUT = 1 μF，ILOAD = 1 mA，VOUT = 5 V)
ADP7104
工作原理
ADP7104是一款低静态电流、低压差线性稳压器，采用3.3
如果反馈电压高于基准电压，PMOS器件的栅极将被拉
V至20 V电源供电，最大输出电流为500 mA。满负载时静
高，以便通过较少电流，降低输出电压。
态电流典型值低至1 mA，因此ADP7104非常适合电池供
电的便携式设备使用。室温时，关断模式下的功耗典型值
为40 μA。ADP7104经过优化，利用1 μF陶瓷电容可实现出
色的瞬态性能。
ADP7104提供7个固定输出电压选项(范围从1.5 V到9 V)以
及可调输出型号，可通过外置分压器，将输出电压调节至
1.22 V至19 V。输出电压可根据下式设置：
VOUT = 1.22 V(1 + R1/R2)
VIN
EN/
UVLO
10µA
SHORT-CIRCUIT,
THERMAL
PROTECT
SHUTDOWN
PGOOD
R1
PG
SENSE
R2
09507-055
GND
VOUT
VREG
1.22V
REFERENCE
R2的阻值应低于200 kΩ，以便将ADJ引脚输入电流引起的
图59. 固定输出电压型号内部框图
VIN
GND
EN/
UVLO
输出电压误差降至最低。例如，当R1和R2都是200 kΩ时，
VOUT
VREG
10µA
SHORT-CIRCUIT,
THERMAL
PROTECT
SHUTDOWN
PGOOD
图62. 典型可调输出电压应用原理图
输出电压为2.44 V。假设25°C时ADJ引脚输入电流为10 nA
(典型值)，则ADJ引脚输入电流引起的输出电压误差为2
PG
mV或0.08%。
R2
ADJ
在正常工作条件下，ADP7104利用EN/UVLO引脚使能和禁
1.22V
REFERENCE
09507-056
用VOUT引脚。EN/UVLO为高电平时，VOUT开启；EN为
图60. 可选输出电压型号内部框图
ADP7104内置一个基准电压源、一个误差放大器、一个
反馈分压器和一个PMOS调整管。输出电流经由PMOS调
整管提供，其受误差放大器控制。误差放大器比较基准
电压与输出端的反馈电压，并放大该差值。如果反馈电
压低于基准电压，PMOS器件的栅极将被拉低，以便通
低电平时，VOUT关闭。若要实现自动启动，可将EN/UVLO接至VIN。
ADP7104内置反向电流保护电路，当输出电压高于输入电
压时，它可防止电流通过调整元件回流。比较器检测输入
电压与输出电压之间的差值。当该差值超过55 mV时，
PFET的本体切换到VOUT并关闭或开路。换言之，栅极连接
到VOUT。
过更多电流，提高输出电压。
Rev. G | Page 16 of 28
ADP7104
应用信息
电容选择
图63所示为0402、1 μF、10 V、X5R电容的电容与电压偏置
输出电容
特性关系图。电容的电压稳定性受电容尺寸和电压额定值
ADP7104设计采用节省空间的小型陶瓷电容，不过只要注
影响极大。一般来说，封装较大或电压额定值较高的电容
意等效串联电阻(ESR)值要求，也可以采用大多数常用电
具有更好的稳定性。X5R电介质的温度变化率在-40℃至
容。输出电容的ESR会影响LDO控制回路的稳定性。为了
+85°C温度范围内为±15%，与封装或电压额定值没有函数
确保ADP7104稳定工作，推荐使用至少1 μF、ESR为1 Ω或
关系。
1.2
更小的电容。输出电容还会影响负载电流变化的瞬态响
应。采用较大的输出电容值可以改善ADP7104对大负载电
响应。
CAPACITANCE (µF)
流变化的瞬态响应。图62显示输出电容值为1 μF时的瞬态
1.0
0.8
0.6
0.4
0
0
2
4
6
8
VOLTAGE (V)
10
09507-058
0.2
图63. 电容与电压关系特性
考虑电容随温度、元件容差和电压的变化，可以利用公式1
确定最差情况下的电容。
CEFF = CBIAS × (1 − TEMPCO) × (1 − TOL)
图62. 输出瞬态响应(VOUT = 1.8 V，COUT = 1 µF)
(1)
其中：
输入旁路电容
在VIN与GND之间连接一个1 µF电容可降低电路对印刷
CBIAS为工作电压下的有效电容。
电路板(PCB)布局的敏感性，尤其是输入走线较长或源
TEMPCO为最差的电容温度系数。
阻抗较高的情况下。如果要求输出电容大于1 μF，应选
TOL为最差的元件容差。
用更高的输入电容。
本例中，假定X5R电介质在−40°C至+85°C范围内的最差条件
输入和输出电容特性
温度系数(TEMPCO)为15%。如图63所示，在1.8 V电压下，
只要符合最小电容和最大ESR要求，ADP7104可以采用任
假定电容容差(TOL)为10%，CBIAS=0.94 μF。
何质量优良的电容。陶瓷电容可采用各种各样的电介质制
将这些值代入公式1中可得到：
造，温度和所施加的电压不同，其特性也不相同。电容必
须具有足以在必要的温度范围和直流偏置条件下确保最小
电容的电介质。推荐使用额定电压为6.3 V至25 V的X5R或
CEFF = 0.94 μF × (1 − 0.15) × (1 − 0.1) = 0.719 μF
因此，在选定输出电压条件下，本例中所选电容满足LDO
X7R电介质。Y5V和Z5U电介质的温度和直流偏置特性不
在温度和容差方面的最小电容要求。
佳，建议不要使用。
为了保证ADP7104的性能，必须针对每一种应用来评估直流
偏置、温度和容差对电容性能的影响。
Rev. G | Page 17 of 28
ADP7104
可编程欠压闭锁(UVLO)
迟滞也可以通过在EN/UVLO引脚上串联一个电阻来实现。
在图65所示的例子中，使能阈值为2.44 V，迟滞为1 V。
在正常工作条件下，ADP7104利用EN/UVLO引脚使能和禁
用VOUT引脚。如图64所示，当EN上的上升电压越过上阈
值时，VOUT开启。当EN/UVLO上的下降电压越过下阈值
时，VOUT关闭。EN/UVLO阈值的迟滞由EN/UVLO引脚
串联的戴维宁等效电阻决定。
2.0
1.8
图65 EN引脚的典型分压器
1.6
图64显示了EN/UVLO引脚的典型迟滞，这可以防止EN引
1.4
脚上的噪声在经过阈值点时引起开关振荡。
1.2
VOUT, EN RISE
VOUT, EN FALL
1.0
ADP7104利用内置软启动功能，在输出使能时限制浪涌电
0.8
流。当输入电压为3.3 V时，从通过EN有效阈值到输出达
0.6
到其最终值90%的启动时间约为580 μs。如图66所示，启
0.4
动时间取决于输出电压设置。
0
1.00
1.25
1.50
1.75
2.00
2.25
2.50
2.75
3.00
09507-060
0.2
6
图64. 对EN引脚工作方式的典型VOUT响应
5V
5
上下阈值是用户可编程的，可以利用两个电阻来设置。当
4
引脚电压跃迁至1.22 V以上时，LDO使能，该引脚提供10
µA迟滞电流以提升电压，从而提供阈值迟滞。通常由两个
VOUT (V)
EN/UVLO引脚电压低于1.22 V时，LDO禁用。当EN/UVLO
外部电阻设置LDO的最小工作电压。R1和R2电阻的值可通
过下式确定：
3.3V
3
ENABLE
2
R2 = 1.22 V × R1/(VIN − 1.22 V)
0
其中：
0
500
1000
TIME (µs)
VIN为所需的开启电压。
图66. 典型启动性能
VHYS为所需的EN/UVLO迟滞电平。
Rev. G | Page 18 of 28
1500
2000
09507-061
1
R1 = VHYS/10 μA
ADP7104
电源良好特性
ADP7104可调型号的降噪特性
ADP7104提供一个电源良好引脚(PG)来指示输出的状态。
固定输出ADP7104的超低输出噪声特性是通过如下方法实
此开漏输出需要一个外部上拉电阻连接至VIN或VOUT。
现的：LDO误差放大器保持单位增益，并设置基准电压
如果器件处于关断模式、限流模式或热关断，或者如果它
等于输出电压。这种架构不适用于可调输出电压LDO。
降至标称输出电压的90%以下，电源良好引脚(PG)将立即
可调输出ADP7104采用更为传统的架构，基准电压为固定
变为低电平。软启动期间，电源良好信号的上升阈值为标
值，误差放大器增益为输出电压的函数。传统LDO架构
称输出电压的93.5%。当ADP7104有足够的输入电压来开
的缺点是输出电压噪声与输出电压成比例。
启内部PG晶体管时，此开漏输出保持低电平。PG晶体管
通过一个接VOUT或VIN的上拉电阻端接。
可以对可调LDO电路稍加修改，以将输出电压噪声降低
到与固定输出ADP7104接近的水平。图69所示的电路在输
当此电压上升时，电源良好精度为调节器标称输出电压的
出电压设置电阻分压器上增加了2个元件：CNR和RNR，它
93.5%；当此电压下降时，跳变点为标称输出电压的90%。
们与RFB1并联，用以降低误差放大器的交流增益。选择的
如果VOUT降至90%以下，则表明调节器输入电压关断或受
RNR等于RFB2，从而把误差放大器的交流增益限制在大约6
到干扰，从而触发电源不良信号。
dB。实际增益为RNR和RFB1的并联组合除以RFB2，这可以确
当VOUT降至90%以下时，正常关断将导致电源良好信号变
选择的CNR应使得在频率为50 Hz至100 Hz时，CNR的电抗
为低电平。
图67和图68显示整个温度范围内的典型电源良好上升和下
降阈值。
6
PG
PG
PG
PG
PG
5
保误差放大器始终以大于1的增益工作。
等于RFB1 − RNR。由此设置的频率将使得误差放大器的交流
增益比直流增益低3 dB。
–40°C
–5°C
+25°C
+85°C
+125°C
PG (V)
4
3
2
图69. 更改可调输出LDO以降低噪声
可调LDO的噪声可通过下式计算，计算时假定固定输出
1
4.3
4.4
4.5
4.6
4.7
4.8
4.9
5.0
VOUT (V)
09507-062
LDO的噪声约为15 μV。
0
4.2
1
/ 13 k Ω
15 μV × 1 +
1 / 13 k Ω + 1 / 40.2 k Ω
图67. 典型电源良好阈值与温度的关系(VOUT 上升)
6
5
PG
PG
PG
PG
PG
–40°C
–5°C
+25°C
+85°C
+125°C
基于图69所示的元件值，ADP7104具有下列特性：
• 直流增益：4.09 (12.2 dB)
• 3 dB滚降频率：59 Hz
• 高频交流增益：1.76 (4.89dB)
3
• 降噪系数：1.33 (2.59 dB)
• 无降噪功能的可调LDO的RMS噪声：27.8 µV rms
2
• 有降噪功能的可调LDO的RMS噪声(假设固定电压选
1
0
4.2
项为15 µV rms)：19.95 µV rms
4.3
4.4
4.5
4.6
4.7
4.8
4.9
VOUT (V)
5.0
09507-063
PG (V)
4
图68. 典型电源良好阈值与温度的关系(VOUT 下降)
Rev. G | Page 19 of 28
ADP7104
限流和热过载保护
为保证器件可靠工作，ADP7104的结温不得超过125°C。
ADP7104内置限流和热过载保护电路，可防止功耗过大导
为确保结温低于此最高结温，用户需要注意会导致结温
致受损。当输出负载达到600 mA(典型值)时，限流电路就
变化的参数。这些参数包括环境温度、功率器件的功
会起作用。当输出负载超过600
mA时，输出电压会被降
耗、结与周围空气之间的热阻(θJA)。θJA值取决于所用的
封装填充物和将封装GND引脚焊接到PCB所用的覆铜数
低，以保持恒定的电流限制。
热过载保护电路将结温限制在150°C(典型值)以下。在极端
量。
条件下(即高环境温度和/或高功耗)，当结温开始升至150°C
表6给出了各种PCB覆铜尺寸时8引脚SOIC和8引脚LFCSP
以上时，输出就会关闭，从而将输出电流降至0。当结温降
封装的典型θJA值。表7给出了8引脚SOIC和8引脚LFCSP封
至135°C以下时，输出又会开启，输出电流恢复为工作值。
装的典型ΨJB值。
考虑VOUT至地发生负载短路的情况。首先，ADP7104的限
表6. 典型θJA值
流功能起作用，因此，仅有600 mA电流传导至短路电路。
如果结的自发热量足够大，使其温度升至150°C以上，热关
断功能就会激活，输出关闭，输出电流降至0。当结温冷却
下来，降至135°C以下时，输出开启，将600 mA电流传导至
短路路径中，再次导致结温升至150°C以上。结温在135°C
至150°C范围内的热振荡导致电流在600 mA和0 mA之间振
荡；只要输出端存在短路，振荡就会持续下去。
限流和热过载保护旨在保护器件免受偶然过载条件影响。
覆铜面积(mm2)
251
100
500
1000
6400
1
LFCSP
165.1
125.8
68.1
56.4
42.1
器件焊接在最小尺寸引脚走线上。
表7. 典型ΨJB值
ΨJB (°C/W)
15.1
31.3
温不会超过125°C。
型号
LFCSP
SOIC
散热考虑
ADP7104的结温可通过下式计算：
为保证器件稳定工作，必须从外部限制器件的功耗，使结
在输入至输出电压差很小的应用中，ADP7104不会产生很
多热量。然而，在环境温度很高和/或输入电压很大的应用
中，封装发出的热量可能非常大，导致芯片结温超过最高
结温125°C。
当结温超过150°C时，转换器进入热关断模式。只有当结温
降至135°C及以下时，它才会恢复，以免永久性受损。因
此，为了保证器件在所有条件下具有可靠性能，必须对具
体应用进行热分析。芯片的结温为环境温度与功耗所引起
的封装温升之和，如公式2所示。
θJA (°C/W)
SOIC
167.8
111
65.9
56.1
45.8
TJ = TA + (PD × θJA)
(2)
其中：
TA是环境温度。
PD为芯片的功耗，通过下式计算：
PD = [(VIN − VOUT) × ILOAD] + (VIN × IGND)
(3)
其中：
ILOAD为负载电流。
IGND为接地电流。
VIN和VOUT分别为输入和输出电压。
接地电流引起的功耗相当小，可忽略不计。因此，结温的
计算公式可简化为：
TJ = TA + {[(VIN − VOUT) × ILOAD] × θJA}
(4)
如公式4所示，针对给定的环境温度、输入与输出电压差和
连续负载电流，需满足PCB的最小覆铜尺寸要求，以确保
结温不升至125°C以上。图70至图77显示不同环境温度、功
耗和PCB覆铜面积下的结温计算结果。
Rev. G | Page 20 of 28
145
135
135
125
125
115
105
95
85
75
65
55
6400mm 2
500mm 2
25mm 2
TJ MAX
45
35
0.2
0.4
0.6
0.8
1.0
1.2
1.4
1.6
1.8
2.0
2.2
2.4
TOTAL POWER DISSIPATION (W)
85
75
65
55
6400mm 2
500mm 2
25mm 2
TJ MAX
45
35
25
0
0.2
0.4
0.6
130
130
JUNCTION TEMPERATURE (°C)
140
120
110
100
90
80
70
6400mm 2
500mm 2
25mm 2
TJ MAX
60
0.2
0.4
0.6
0.8
1.0
1.2
1.4
1.6
1.8
TOTAL POWER DISSIPATION (W)
70
50
6400mm 2
500mm 2
25mm 2
TJ MAX
0
0.2
0.4
JUNCTION TEMPERATURE (°C)
105
95
85
6400mm 2
500mm 2
25mm 2
TJ MAX
75
0.6
0.7
TOTAL POWER DISSIPATION (W)
0.6
0.8
1.0
1.2
1.4
1.6
1.8
TOTAL POWER DISSIPATION (W)
0.8
0.9
125
115
105
95
85
6400mm 2
500mm 2
25mm 2
TJ MAX
75
1.0
09507-067
JUNCTION TEMPERATURE (°C)
115
0.5
2.4
图74 .SOIC，TA = 50°C
125
0.4
2.2
80
135
0.3
2.0
90
135
0.2
1.8
100
145
0.1
1.6
110
145
0
1.4
120
图71. LFCSP，TA = 50°C
65
1.2
60
09507-066
JUNCTION TEMPERATURE (°C)
140
0
1.0
图73. SOIC，TA = 25°C
图70. LFCSP，TA = 25°C
50
0.8
TOTAL POWER DISSIPATION (W)
09507-069
0
95
65
0
0.1
0.2
0.3
0.4
0.5
0.6
0.7
TOTAL POWER DISSIPATION (W)
图75. SOIC，TA = 85°C
图72. LFCSP，TA = 85°C
Rev. G | Page 21 of 28
0.8
0.9
1.0
09507-070
25
115
105
09507-068
JUNCTION TEMPERATURE (°C)
145
09507-065
JUNCTION TEMPERATURE (°C)
ADP7104
ADP7104
140
在已知板温的情况下，可以利用热特性参数(ΨJB)来估算结
TJ = TB + (PD × ΨJB)
(5)
8引脚LFCSP封装的ΨJB典型值为15.1°C/W，8引脚SOIC封装
为31.3°C/W。
140
100
80
60
40
TB = 25°C
TB = 50°C
TB = 65°C
TB = 85°C
TJ MAX
20
0
100
0.5
1.0
1.5
2.0
图77. SOIC封装
80
60
40
TB = 25°C
TB = 50°C
TB = 65°C
TB = 85°C
TJ MAX
20
0
0
2.5
TOTAL POWER DISSIPATION (W)
0
0.5 1.0 1.5 2.0 2.5 3.0 3.5 4.0 4.5 5.0 5.5 6.0 6.5 7.0
TOTAL POWER DISSIPATION (W)
09506-071
JUNCTION TEMPERATURE (TJ)
120
图76. LFCSP封装
Rev. G | Page 22 of 28
3.0
3.5
09507-072
和功耗(PD)通过下式计算：
120
JUNCTION TEMPERATURE (TJ)
温上升情况(见图76和图77)。最高结温(TJ)可由板温度(TB)
印刷电路板布局考量
通过增加ADP7104引脚处的覆铜用量，可改善封装的散热
性能。但是，如表6所示，这种增加存在效益递减现象，当
覆铜量达到某一数量点后，再继续增加覆铜的用量并不会
带来明显的散热效益。
输入电容应尽可能靠近VIN和GND引脚放置。输出电容应
尽可能靠近VOUT和GND引脚放置。在板面积受限的情况
下，采用0805或0603尺寸的电容和电阻可实现最小尺寸解
09507-074
决方案。
09507-073
图79. SOIC PCB布局示例
图78. LFCSP PCB布局示例
Rev. G | Page 23 of 28
ADP7104
外形尺寸
2.48
2.38
2.23
3.10
3.00 SQ
2.90
8
5
EXPOSED
PAD
INDEX
AREA
4
TOP VIEW
SEATING
PLANE
0.30
0.25
0.18
0.20 MIN
PIN 1
INDICATOR
(R 0.2)
1
BOTTOM VIEW
0.80 MAX
0.55 NOM
0.80
0.75
0.70
1.74
1.64
1.49
0.50 BSC
0.05 MAX
0.02 NOM
COPLANARITY
0.08
0.20 REF
FOR PROPER CONNECTION OF
THE EXPOSED PAD, REFER TO
THE PIN CONFIGURATION AND
FUNCTION DESCRIPTIONS
SECTION OF THIS DATA SHEET.
02-05-2013-B
0.50
0.40
0.30
COMPLIANT TO JEDEC STANDARDS MO-229-WEED-4
图80. 8引脚引脚架构芯片级封装[LFCSP_WD]
3 mm x 3 mm，超薄体，双排引脚
(CP-8-5)
图示尺寸单位：mm
5.00
4.90
4.80
3.098
0.356
5
1
4
6.20
6.00
5.80
4.00
3.90
3.80
2.41
0.457
FOR PROPER CONNECTION OF
THE EXPOSED PAD, REFER TO
THE PIN CONFIGURATION AND
FUNCTION DESCRIPTIONS
SECTION OF THIS DATA SHEET.
BOTTOM VIEW
1.27 BSC
3.81 REF
TOP VIEW
1.65
1.25
1.75
1.35
SEATING
PLANE
0.51
0.31
0.50
0.25
0.10 MAX
0.05 NOM
COPLANARITY
0.10
8°
0°
45°
0.25
0.17
1.04 REF
1.27
0.40
COMPLIANT TO JEDEC STANDARDS MS-012-A A
图81. 8引脚标准小型封装，带裸露焊盘[SOIC_N_EP]
窄体
(RD-8-2)
尺寸单位：mm
Rev. G | Page 24 of 28
06-03-2011-B
8
ADP7104
订购指南
型号1
ADP7104ACPZ-R7
ADP7104ACPZ-1.5-R7
ADP7104ACPZ-1.8-R7
ADP7104ACPZ-2.5-R7
ADP7104ACPZ-3.0-R7
ADP7104ACPZ-3.3-R7
ADP7104ACPZ-5.0-R7
ADP7104ACPZ-9.0-R7
ADP7104ARDZ-R7
ADP7104ARDZ-1.5-R7
ADP7104ARDZ-1.8-R7
ADP7104ARDZ-2.5-R7
ADP7104ARDZ-3.0-R7
ADP7104ARDZ-3.3-R7
ADP7104ARDZ-5.0-R7
ADP7104ARDZ-9.0-R7
ADP7104CP-EVALZ
ADP7104RD-EVALZ
ADP7104CPZ-REDYKIT
ADP7104RDZ-REDYKIT
温度范围
−40°C至+125°C
−40°C至+125°C
−40°C至+125°C
−40°C至+125°C
−40°C至+125°C
−40°C至+125°C
−40°C至+125°C
−40°C至+125°C
−40°C至+125°C
−40°C至+125°C
−40°C至+125°C
−40°C至+125°C
−40°C至+125°C
−40°C至+125°C
−40°C至+125°C
−40°C至+125°C
输出电压(V)2, 3
可调
1.5
1.8
2.5
3.0
3.3
5
9
可调
1.5
1.8
2.5
3.0
3.3
5
9
3.3
3.3
封装描述
8 引脚 LFCSP_WD
8 引脚 LFCSP_WD
8 引脚 LFCSP_WD
8 引脚 LFCSP_WD
8 引脚 LFCSP_WD
8 引脚 LFCSP_WD
8 引脚 LFCSP_WD
8 引脚 LFCSP_WD
8 引脚 SOIC_N_EP
8 引脚 SOIC_N_EP
8 引脚 SOIC_N_EP
8 引脚 SOIC_N_EP
8 引脚 SOIC_N_EP
8 引脚 SOIC_N_EP
8 引脚 SOIC_N_EP
8 引脚 SOIC_N_EP
LFCSP评估板
SOIC评估板
LFCSP REDYKIT
SOIC REDYKIT
Z = 符合RoHS标准的器件。
如需其它电压选项，请联系当地的ADI公司办事处或代理商。
3
ADP7104CP-EVALZ和ADP7104RD-EVALZ评估板预配置有3.3 V ADP7104。
1
2
Rev. G | Page 25 of 28
封装选项
CP-8-5
CP-8-5
CP-8-5
CP-8-5
CP-8-5
CP-8-5
CP-8-5
CP-8-5
RD-8-2
RD-8-2
RD-8-2
RD-8-2
RD-8-2
RD-8-2
RD-8-2
RD-8-2
标识
LH1
LK6
LK7
LKJ
LKK
LKL
LKM
LLD
ADP7104
注释
Rev. G | Page 26 of 28
ADP7104
注释
Rev. G | Page 27 of 28
ADP7104
注释
©2011–2014 Analog Devices, Inc. All rights reserved. Trademarks and
registered trademarks are the property of their respective owners.
D09507sc-0-5/14(G)
Rev. G | Page 28 of 28
