20 V、200 mA、低噪声、
CMOS LDO线性稳压器
ADP7118
典型应用电路
产品特性
ADP7118
VIN = 6V
VIN
VOUT = 5V
VOUT
CIN
2.2µF
COUT
2.2µF
SENSE/ADJ
ON
SS
GND
CSS
1nF
11849-001
EN
OFF
图1. 提供5 V固定输出电压的ADP7118
VIN = 7V
ADP7118
VIN
CIN
2.2µF
2kΩ
SENSE/ADJ
COUT
2.2µF
10kΩ
ON
EN
OFF
VOUT = 6V
VOUT
GND
SS
CSS
1nF
11849-002
低噪声：11 μV rms，与固定输出电压无关
电源抑制比(PSRR)：88 dB (10 kHz)、68 dB (100 kHz)、
50 dB (1 MHz)(VOUT ≤ 5 V，VIN = 7 V)
输入电压范围：2.7 V至20 V
最大输出电流：200 mA
初始精度： ±0.8%
线路、负载和温度范围内的精度
±1.1%(TJ = −40°C至+85°C)
±1.8%(TJ = −40°C至+125°C)
低压差：200 mV(典型值，200 mA负载，VOUT = 5 V)
用户可编程软启动(仅LFCSP和SOIC封装提供)
低静态电流，IGND = 50 μA(典型值，无负载)
低关断电流：1.8 μA(VIN = 5 V)，3.0 μA(VIN = 20 V)
使用小型2.2 μF陶瓷输出电容保持稳定
固定输出电压选项：1.8 V、2.5 V、3.3 V和5.0 V
提供1.2 V至5.0 V范围内的16种标准电压
可调输出电压范围：1.2 V至VIN – VDO(输出可调节至初始设定点
以上)
精密使能
2 mm × 2 mm 6引脚LFCSP、8引脚SOIC、5引脚TSOT
图2. 提供5 V输出的ADP7118，调节至6 V
应用
适应噪声敏感应用
ADC和DAC电路，精密放大器，适合为VCO VTUNE控制供电
通信和基础设施
医疗和保健
工业与仪器仪表
受ADIsimPower工具支持
概述
ADP7118是一款CMOS、低压差(LDO)线性稳压器，采用
2.7 V至20 V电源供电，最大输出电流为200 mA。这款高输
入电压LDO适用于调节20 V至1.2 V供电的高性能模拟和混合
信号电路。该器件采用先进的专有架构，提供高电源抑制、
低噪声特性，仅需一个2.2 μF小型陶瓷输出电容，便可实现
出色的线路与负载瞬态响应性能。ADP7118稳压器输出噪
声为11 μV rms，与5 V及以下的固定选项输出电压无关。
ADP7118提供16种固定输出电压选项。现有库存提供下列
电压版本：1.2 V(可调节)、1.8 V、2.5 V、3.3 V和5.0 V。根据
特殊要求，还可提供下列电压版本：1.5 V、1.85 V、2.0 V、
2.2 V、2.75 V、2.8 V、2.85 V、3.8 V、4.2 V和4.6 V。
Rev. 0
每个固定输出电压都可以通过外部反馈分压器在初始设定
点以上调整。这使ADP7118可提供1.2 V至VIN − VDO的输出
电压且具有高PSRR和低噪声。
LFCSP和SOIC封装支持通过外部电容进行用户可编程软
启动。
ADP7118提供6引脚、2 mm × 2 mm LFCSP封装，不仅非常
紧凑，而且具有出色的散热性能，适合要求最大200 mA输出
电流的薄型、小尺寸应用。ADP7118也提供5引脚TSOT封
装和8引脚SOIC封装。
Document Feedback
Information furnished by Analog Devices is believed to be accurate and reliable. However, no
responsibility is assumed by Analog Devices for its use, nor for any infringements of patents or other
rights of third parties that may result from its use. Specifications subject to change without notice. No
license is granted by implication or otherwise under any patent or patent rights of Analog Devices.
Trademarks and registered trademarks are the property of their respective owners.
One Technology Way, P.O. Box 9106, Norwood, MA 02062-9106, U.S.A.
Tel: 781.329.4700
©2014 Analog Devices, Inc. All rights reserved.
Technical Support
www.analog.com
ADI中文版数据手册是英文版数据手册的译文，敬请谅解翻译中可能存在的语言组织或翻译错误，ADI不对翻译中存在的差异或由此产生的错误负责。如需确认任何词语的准确性，请参考ADI提供
的最新英文版数据手册。
ADP7118
目录
产品特性 ......................................................................................... 1
应用.................................................................................................. 1
典型应用电路 ................................................................................ 1
概述.................................................................................................. 1
修订历史 ......................................................................................... 2
规格.................................................................................................. 3
推荐规格：输入和输出电容................................................. 4
绝对最大额定值............................................................................ 5
热数据 ........................................................................................ 5
热阻 ............................................................................................ 5
ESD警告..................................................................................... 5
引脚配置和功能描述 ................................................................... 6
典型性能参数 ................................................................................ 7
工作原理 ....................................................................................... 13
应用信息 ....................................................................................... 14
ADIsimPower设计工具......................................................... 14
电容选择.................................................................................. 14
可编程精密使能 .................................................................... 15
软启动 ...................................................................................... 15
ADP7118可调模式的降噪特性........................................... 16
限流和热过载保护 ................................................................ 16
散热考虑.................................................................................. 17
印刷电路板布局考量 ................................................................. 20
外形尺寸 ....................................................................................... 22
订购指南 ................................................................................. 23
修订历史
2014年9月—修订版0：初始版
Rev. 0 | Page 2 of 23
ADP7118
规格
除非另有说明，VIN = VOUT + 1 V或2.7 V(取较大者)，VOUT = 5 V，EN = VIN，IOUT = 10 mA，CIN = COUT = 2.2 µF，CSS = 0 pF，典型
值规格为TA = 25°C，最小值/最大值规格为TJ = −40°C至+125°C。
表1.
符号
VIN
IGND
关断电流
IGND-SD
输出电压精度
输出电压精度
VOUT
IOUT = 10 mA，TJ = 25°C
100 μA < IOUT < 200 mA，VIN = (VOUT + 1 V)至20 V，
TJ = −40°C至+85°C
100 μA < IOUT < 200 mA，VIN = (VOUT + 1 V)至20 V
–0.8
–1.2
+0.8
+1.5
%
%
–1.8
+1.8
%
电压调整率
∆VOUT/∆VIN
VIN= (VOUT+ 1 V)至20 V
–0.015
+0.015
%/V
负载调整率1
∆VOUT/∆IOUT
IOUT = 100 μA至200 mA
0.002
0.004
%/mA
SENSE输入偏置电流
压差2
SENSEI-BIAS
VDROPOUT
100 μA < IOUT < 200 mA，VIN = (VOUT + 1 V)至20 V
IOUT = 10 mA
IOUT = 200 mA
10
30
200
1000
60
420
nA
mV
mV
启动时间3
tSTART-UP
VOUT = 5 V
380
软启动源电流
SSI-SOURCE
SS = GND
限流阈值4
ILIMIT
热关断
热关断阈值
热关断迟滞
欠压阈值
输入电压上升
输入电压下降
迟滞
精密EN输入
逻辑高电平
逻辑低电平
逻辑迟滞
漏电流
延迟时间
TSSD
TSSD-HYS
测试条件/注释
最小值 典型值 最大值 单位
2.7
20
V
50
140
µA
80
190
µA
180
320
µA
µA
1.8
µA
3.0
µA
10
参数
输入电压范围
工作电源电流
IOUT = 0 µA
IOUT = 10 mA
IOUT = 200 mA
EN = GND
EN = GND，VIN = 20 V
EN = GND
ENHIGH
ENLOW
ENHYS
IEN-LKG
tEN-DLY
1.15
250
360
µA
460
150
15
TJ上升
UVLORISE
UVLOFALL
UVLOHYS
µs
°C
°C
2.69
V
V
mV
1.30
1.18
V
V
mV
µA
μs
2.2
230
2.7 V ≤ VIN ≤ 20 V
EN = VIN或GND
EN从0 V上升到VIN为0.1 × VOUT
1.22
1.12
100
0.04
80
1.15
1.06
mA
1
输出噪声
OUTNOISE
10 Hz至100 kHz，所有输出电压选项
11
µV rms
电源抑制比
PSRR
1 MHz，VIN = 7 V，VOUT = 5 V
100 kHz，VIN = 7 V，VOUT = 5 V
10 kHz，VIN = 7 V，VOUT = 5 V
50
68
88
dB
dB
dB
1
2
3
4
基于使用100 μA和200 mA负载的端点计算。1 mA以下负载的典型负载调整性能见图7。
压差定义为将输入电压设置为标称输出电压时的输入至输出电压差。压差仅适用于2.7 V以上的输出电压。
启动时间定义为EN的上升沿到OUT达到其标称值90%的时间。
限流阈值定义为输出电压降至额定典型值90%时的电流。例如，5.0 V输出电压的电流限值定义为引起输出电压降至5.0 V的90%或即4.5 V的电流。
ADP7118
推荐规格：输入和输出电容
表2.
参数
符号
测试条件/注释
最小值 典型值 最大值
单位
输入和输出电容
最小电容1
电容等效串联电阻(ESR)
CMIN
RESR
TA = −40°C至+125°C
TA = −40°C至+125°C
1.5
0.001
µF
Ω
1
0.3
在所有工作条件下，输入和输出电容至少须大于1.5 μF。选择器件时必须考虑应用的所有工作条件，确保达到最小电容要求。配合任何LDO使用时，建议使用
X7R型和X5R型电容，而不建议使用Y5V和Z5U电容。
ADP7118
绝对最大额定值
表3.
参数
额定值
VIN至GND
−0.3 V至+24 V
VOUT至GND
−0.3 V至VIN
EN至GND
−0.3 V至+24 V
SENSE/ADJ至GND
−0.3 V至+6 V
SS至GND
−0.3 V至VIN或+6 V
封装的θJA利用4层板建模计算得出。θJA主要取决于应用和
板布局。在最大功耗较高的应用中，需要特别注意热板设
计。θJA的值可能随PCB材料、布局和环境条件不同而异。
θJA额定值基于一个4层、4英寸× 3英寸电路板。有关板结构
的详细信息，请参考JESD51-7和JESD51-9。
ΨJB是结至板热特性参数，单位为°C/W。封装的ΨJB基于使
用4层板的建模和计算方法。JESD51-12“报告和使用电子封
装热信息指南”中声明，热特性参数与热阻不是一回事。ΨJB
衡量沿多条热路径流动的器件功率，而热阻θJB只涉及一条
路径。因此，ΨJB热路径包括来自封装顶部的对流和封装的
辐射，这些因素使得ΨJB在现实应用中更有用。最大TJ由板
温TB和PD计算得出，公式如下：
(取较小者)
存储温度范围
−65°C至+150°C
结温(TJ)
150°C
工作环境温度(TA)范围
−40°C至+125°C
焊接条件
JEDEC J-STD-020
注意，等于或超出上述绝对最大额定值可能会导致产品永
久性损坏。这只是额定最值，并不能以这些条件或者在任
何其它超出本技术规范操作章节中所示规格的条件下，推
断产品能否正常工作。长期在超出最大额定值条件下工作
会影响产品的可靠性。
热数据
绝对最大额定值仅适合单独应用，但不适合组合使用。超
过结温限值，可致ADP7118损坏。监控环境温度并不能保
证TJ不会超出额定温度限值。在功耗高、热阻差的应用中，
可能必须降低最大环境温度。
在功耗中等且印刷电路板(PCB)热阻较低的应用中，只要
结温在额定限值以内，则最高环境温度可以超过最大限
值。器件的结温取决于环境温度、器件的功耗(PD)和封装
的结至环境热阻(θJA)。
(2)
有关ΨJB的更详细信息，请参考JESD51-8和JESD51-12。
热阻
θJA、θJC和ΨJB针对最差条件，即器件焊接在电路板上以实
现表贴封装。
表4. 热阻
封装类型
θJA
72.1
52.7
170
6引脚 LFCSP
8引脚 SOIC
5引脚 TSOT
1
θJC
42.3
41.5
N/A1
ΨJB
47.1
32.7
43
单位
°C/W
°C/W
°C/W
N/A表示不适用。
ESD警告
ESD(静电放电)敏感器件。
带电器件和电路板可能会在没有察觉的情况下放电。
最大TJ由TA和PD计算得出，公式如下：
TJ = TA + (PD × θJA)
TJ = TB + (PD × ΨJB)
尽管本产品具有专利或专有保护电路，但在遇到高
(1)
能量ESD时，器件可能会损坏。因此，应当采取适当
的ESD防范措施，以避免器件性能下降或功能丧失。
ADP7118
引脚配置和功能描述
VOUT 1
GND 3
VOUT 1
TOP VIEW
(Not to Scale)
5 SS
EXPOSED PAD
4 EN
VOUT 2
SENSE/ADJ 3
GND 4
NOTES
1. THE EXPOSED PAD ON THE BOTTOM OF THE PACKAGE
ENHANCES THERMAL PERFORMANCE AND IS
ELECTRICALLY CONNECTED TO GND INSIDE THE
PACKAGE. IT IS RECOMMENDED THAT THE EXPOSED
PAD CONNECT TO THE GROUND PLANE ON THE BOARD.
图3. 6引脚LFCSP的引脚配置
GND 2
ADP7118
5
VOUT
4
SENSE/ADJ
TOP VIEW
(Not to Scale)
EN 3
ADP7118
TOP VIEW
(Not to Scale)
8
VIN
7
VIN
6
SS
5
EN
NOTES
1. THE EXPOSED PAD ON THE BOTTOM OF THE PACKAGE
ENHANCES THERMAL PERFORMANCE AND IS
ELECTRICALLY CONNECTED TO GND INSIDE THE
PACKAGE. IT IS RECOMMENDED THAT THE EXPOSED
PAD CONNECT TO THE GROUND PLANE ON THE BOARD.
图5. 8引脚SOIC的引脚配置
11849-104
VIN 1
11849-003
SENSE/ADJ 2
11849-105
6 VIN
ADP7118
图4. 5引脚TSOT引脚配置
表5. 引脚功能描述
引脚编号
6引脚
8引脚
LFCSP
SOIC
1
1, 2
2
3
5引脚
TSOT
5
4
引脚名称
VOUT
SENSE/ADJ
3
4
4
5
2
3
GND
EN
5
6
不适用
SS
6
7, 8
1
VIN
EP
说明
调节后输出电压。使用2.2 µF或更大的电容旁路VOUT至GND。
检测输入(SENSE)。连接到负载。还可使用外部电阻分压器将输出电压
设为高于固定输出电压(ADJ)。
地。
使能引脚控制LDO的工作。EN接到高电平时，稳压器启动。EN接到
低电平时，稳压器关断。若要实现自动启动，请将EN接VIN。
软启动。连接到此引脚的一个外部电容决定软启动时间。此引脚保持
开路可获得320 μs典型启动时间。请勿将此引脚接地。
稳压器输入电源。使用2.2 µF或更大的电容旁路VIN至GND。
裸露焊盘。封装底部的裸露焊盘可增强散热性能，它与封装内部的GND
之间存在电气连接。建议将裸露焊盘连接到板上的接地层。
ADP7118
典型性能参数
除非另有说明，VIN = VOUT + 1 V或2.7 V(取较大者)，VOUT = 5 V，IOUT = 10 mA，CIN = COUT = 2.2 µF，TA = 25°C。
5.05
5.03
5.02
LOAD = 100µA
LOAD = 1mA
LOAD = 10mA
LOAD = 50mA
LOAD = 100mA
LOAD = 200mA
250
GROUND CURRENT (µA)
5.04
VOUT (V)
300
LOAD = 100µA
LOAD = 1mA
LOAD = 10mA
LOAD = 50mA
LOAD = 100mA
LOAD = 200mA
5.01
5.00
4.99
4.98
4.97
200
150
100
50
4.96
25
85
125
0
JUNCTION TEMPERATURE (°C)
–40
5.04
180
5.03
160
GROUND CURRENT (µA)
200
5.01
5.00
4.99
4.98
140
120
100
80
60
4.97
40
4.96
20
1000
ILOAD (mA)
0
0.1
11849-005
100
1000
LOAD = 100µA
LOAD = 1mA
LOAD = 10mA
LOAD = 50mA
LOAD = 100mA
LOAD = 200mA
250
5.01
5.00
4.99
4.98
4.97
200
150
100
50
4.96
4.95
5
10
15
VIN (V)
图8. 输出电压(VOUT )与输入电压(VIN )的关系
20
11849-006
VOUT (V)
5.02
100
300
GROUND CURRENT (µA)
5.03
10
图10. 地电流与负载电流(ILOAD )的关系
LOAD = 100µA
LOAD = 1mA
LOAD = 10mA
LOAD = 50mA
LOAD = 100mA
LOAD = 200mA
5.04
1
ILOAD (mA)
图7. 输出电压(VOUT )与负载电流(ILOAD )的关系
5.05
125
0
5
10
15
VIN (V)
图11. 地电流与输入电压(VIN )的关系
20
11849-009
VOUT (V)
5.02
10
85
图9. 接地电流与结温的关系
5.05
1
25
JUNCTION TEMPERATURE (°C)
图6. 输出电压(VOUT )与结温的关系
4.95
0.1
–5
11849-007
–5
11849-008
–40
11849-004
4.95
ADP7118
2.5
LOAD = 5mA
LOAD = 10mA
LOAD = 50mA
LOAD = 100mA
LOAD = 150mA
LOAD = 200mA
900
800
GROUND CURRENT (µA)
2.0
SHUTDOWN CURRENT (µA)
1000
VIN = 2.7V
VIN = 3V
VIN = 5V
VIN = 6V
VIN = 10V
VIN = 20V
1.5
1.0
700
600
500
400
300
0.5
200
0
25
50
75
100
0
4.8
11849-010
–25
125
TEMPERATURE (°C)
5.2
5.4
5.6
VIN (V)
图15. 压差条件下接地电流与输入电压(VIN )的关系，VOUT = 5 V
图12. 不同输入电压下关断电流与温度的关系
250
3.35
200
3.33
150
3.31
VOUT (V)
100
50
LOAD = 100µA
LOAD = 1mA
LOAD = 10mA
LOAD = 50mA
LOAD = 100mA
LOAD = 200mA
3.29
3.27
1
10
100
1000
ILOAD (mA)
3.25
11849-011
0
–40
–5
25
85
11849-014
DROPOUT (mV)
5.0
11849-013
100
0
–50
125
JUNCTION TEMPERATURE (°C)
图13. 压差与负载电流(ILOAD )的关系，VOUT = 5 V
图16. 输出电压(VOUT )与结温的关系，VOUT = 3.3 V
3.35
5.05
5.00
3.33
4.95
VOUT (V)
4.85
4.80
LOAD = 5mA
LOAD = 10mA
LOAD = 50mA
LOAD = 100mA
LOAD = 150mA
LOAD = 200mA
4.70
4.65
4.60
4.8
5.0
5.2
VIN (V)
5.4
5.6
3.31
3.29
3.27
图14. 压差条件下输出电压(VOUT )与输入电压(VIN )的关系，VOUT = 5 V
3.25
0.1
1
10
100
1000
ILOAD (mA)
图17. 输出电压(VOUT )与负载电流(ILOAD )的关系，VOUT = 3.3 V
11849-015
4.75
11849-012
VOUT (V)
4.90
ADP7118
3.35
3.31
3.29
3.27
200
150
100
5
10
15
20
VIN (V)
0
11849-016
0
0
20
300
LOAD = 100µA
LOAD = 1mA
LOAD = 10mA
LOAD = 50mA
LOAD = 100mA
LOAD = 200mA
250
150
100
200
150
100
50
50
–40
–5
25
85
0
11849-017
0
125
JUNCTION TEMPERATURE (°C)
1
10
100
1000
ILOAD (mA)
图19. 接地电流与结温的关系(VOUT = 3.3 V)
11849-020
200
15
图21. 接地电流与输入电压(VIN )的关系，VOUT = 3.3 V
DROPOUT (mV)
250
10
VIN (V)
图18. 输出电压(VOUT )与输入电压(VIN )的关系，VOUT = 3.3 V
300
5
11849-019
50
3.25
GROUND CURRENT (µA)
LOAD = 100µA
LOAD = 1mA
LOAD = 10mA
LOAD = 50mA
LOAD = 100mA
LOAD = 200mA
250
GROUND CURRENT (µA)
3.33
VOUT (V)
300
LOAD = 100µA
LOAD = 1mA
LOAD = 10mA
LOAD = 50mA
LOAD = 100mA
LOAD = 200mA
图22. 压差与负载电流(ILOAD )的关系，VOUT = 3.3 V
3.4
200
180
3.3
140
3.2
100
80
3.1
3.0
60
40
LOAD = 5mA
LOAD = 10mA
LOAD = 50mA
LOAD = 100mA
LOAD = 150mA
LOAD = 200mA
2.9
20
0
0.1
1
10
100
1000
ILOAD (mA)
图20. 接地电流与负载电流(ILOAD )的关系，VOUT = 3.3 V
2.8
3.1
3.3
3.5
VIN (V)
3.7
3.9
11849-021
VOUT (V)
120
11849-018
GROUND CURRENT (µA)
160
图23. 压差条件下输出电压(VOUT )与输入电压(VIN )的关系，VOUT = 3.3 V
ADP7118
600
500
–10
–20
–30
PSRR (dB)
400
300
–40
–50
–60
–70
200
–80
100
–90
3.3
3.5
3.7
3.9
VIN (V)
图24. 压差条件下接地电流与输入电压(VIN )的关系，VOUT = 3.3 V
–100
–40
–5
25
85
125
TEMPERATURE (°C)
图25. 软启动(SS)电流与温度的关系，多个输入电压，VOUT = 5 V
100
1k
10k
100k
–20
PSRR (dB)
–30
–50
–60
–40
–50
–60
–70
–70
–80
–80
–90
–90
1k
10k
FREQUENCY (Hz)
100k
1M
10M
10M
10Hz
100Hz
1kHz
10kHz
100kHz
1MHz
10MHz
–10
100
1M
FREQUENCY (Hz)
0
3.0V
2.0V
1.6V
1.4V
1.2V
1.0V
800mV
700mV
600mV
10
3.0V
2.0V
1.6V
1.4V
1.2V
1.0V
800mV
700mV
600mV
500mV
图28. 不同裕量电压下电源抑制比(PSRR)与频率的关系，VOUT = 3.3 V
11849-024
PSRR (dB)
–120
10
11849-023
0
–100
1
3.0
–60
50
–40
2.6
–40
–80
–30
2.2
–20
100
–20
1.8
0
VIN = 2.7V
VIN = 5.0V
VIN = 10V
VIN = 20V
150
0
1.4
图27. 不同频率下电源抑制比(PSRR)与裕量电压的关系，VOUT = 1.8 V
200
–10
1.0
HEADROOM VOLTAGE (V)
PSRR (dB)
SS CURRENT (µA)
250
0.6
11849-026
300
–100
0.2
11849-022
0
3.1
10Hz
100Hz
1kHz
10kHz
100kHz
1MHz
10MHz
图26. 不同裕量电压下电源抑制比(PSRR)与频率的关系，VOUT = 1.8 V
–100
0.4 0.6 0.8 1.0 1.2 1.4 1.6 1.8 2.0 2.2 2.4 2.6 2.8 3.0
HEADROOM VOLTAGE (V)
11849-027
GROUND CURRENT (µA)
0
LOAD = 5mA
LOAD = 10mA
LOAD = 50mA
LOAD = 100mA
LOAD = 150mA
LOAD = 200mA
11849-025
700
图29. 不同频率下电源抑制比(PSRR)与裕量电压的关系，VOUT = 3.3 V
ADP7118
0
–20
–60
3.0V
2.0V
1.6V
1.4V
1.2V
1.0V
800mV
700mV
600mV
500mV
–80
–100
–120
10
100
1k
10k
100k
1M
10M
FREQUENCY (Hz)
11849-028
PSRR (dB)
–40
图30. 不同裕量电压下电源抑制比(PSRR)与频率的关系，VOUT = 5 V
0
10Hz
100Hz
1kHz
10kHz
100kHz
1MHz
10MHz
–10
–20
–30
PSRR (dB)
图33. 输出噪声谱密度与频率的关系，ILOAD = 10 mA
–40
–50
–60
–70
–80
HEADROOM VOLTAGE (V)
11849-029
–90
–100
0.4 0.6 0.8 1.0 1.2 1.4 1.6 1.8 2.0 2.2 2.4 2.6 2.8 3.0
图31. 不同频率下电源抑制比(PSRR)与裕量电压的关系，VOUT = 5 V
10Hz TO 100kHz
100Hz TO 100kHz
16
12
8
4
0
1
10
100
LOAD CURRENT (mA)
图32. RMS输出噪声与负载电流的关系
1000
11849-030
RMS OUTPUT NOISE (µV rms)
20
图34. 不同负载下输出噪声谱密度与频率的关系
图35. 不同输出电压下输出噪声谱密度与频率的关系
11849-034
11849-037
ADP7118
11849-038
图39. 线路瞬态响应，ILOAD = 200 mA，VOUT = 3.3 V，
CH1 VIN ，CH2 VOUT
11849-035
图36. 负载瞬态响应，ILOAD = 1 mA至200 mA，VOUT = 5 V，
VIN = 7 V，CH1负载电流，CH2 VOUT
图40. 负载瞬态响应，ILOAD = 1 mA至200 mA，VOUT = 1.8 V，
VIN = 3 V，CH1负载电流，CH2 VOUT
图38. 负载瞬态响应，ILOAD = 1 mA至200 mA，VOUT = 3.3 V，
VIN = 5 V，CH1负载电流，CH2 VOUT
11849-039
11849-036
图37. 线路瞬态响应，ILOAD = 200 mA，VOUT = 5 V，
CH1 VIN ，CH2 VOUT
图41. 线路瞬态响应，ILOAD = 200 mA，VOUT = 1.8 V，
CH1 VIN ，CH2 VOUT
ADP7118
工作原理
ADP7118是一款低静态电流、LDO线性稳压器，采用2.7 V至
20 V电源供电，最大输出电流为200 mA。满负载时静态电流
典型值低至180 μA，因此ADP7118非常适合便携式设备使用。
室温时，关断模式下的功耗典型值低于3 μA。
ADP7118经过优化，利用2.2 µF小型陶瓷电容可实现出色的
瞬态性能。
GND
VOUT = 5 V(1 + R1/R2)
(3)
其中，R1和R2是输出电阻分压器中的电阻，如图43所示。
若要设置可调节ADP7118的输出电压，可将公式3中的5 V
替换为1.2 V。
VOUT
VIN
ADP7118可提供1.2 V至5.0 V范围内的16种固定输出电压选项。
ADP7118的架构允许通过外部电阻分压器将任意固定输出
电压设为较高的电压。例如，根据下式，固定5 V输出可设
为6 V输出：
SENSE/
ADJ
SHORT-CIRCUIT,
THERMAL
PROTECTION
EN
SHUTDOWN
11849-040
REFERENCE
图42. 内部框图
ADP7118内置一个基准电压源、一个误差放大器、一个反
馈分压器和一个PMOS调整管。输出电流经由PMOS调整管
提供，其受误差放大器控制。误差放大器比较基准电压与
输出端的反馈电压，并放大该差值。如果反馈电压低于基
准电压，PMOS器件的栅极将被拉低，以便通过更多电流，
提高输出电压。如果反馈电压高于基准电压，PMOS器件
的栅极将被拉高，以便通过较少电流，降低输出电压。
图43. 典型可调输出电压应用原理图
建议R2的值低于200 kΩ，以便将SENSE/ADJ引脚输入电流
引起的输出电压误差降至最低。例如，当R1和R2都是200 kΩ
且默认输出电压为1.2 V时，可调节输出电压为2.4 V。假设
25°C时SENSE/ADJ引脚的典型输入电流为10 nA，则SENSE/
ADJ引脚输入电流引起的输出电压误差为1 mV或0.04%。
在 正 常 工 作 条 件 下 ， ADP7118利 用 EN引 脚 使 能 和 禁 用
VOUT引脚。EN为高电平时，VOUT开启；EN为低电平时，
VOUT关闭。若要实现自动启动，可将EN与VIN相连。
ADP7118
应用信息
ADIsimPower™设计工具支持ADP7118。ADIsimPower是一
个工具集合，可以根据特定设计目标产生完整的电源设计。
利用这些工具，用户只需几分钟就能生成完整原理图、物
料清单并计算性能。ADIsimPower可以考虑IC和所有真实
外部元件的工作条件与限制，并针对成本、面积、效率和
器件数量优化设计。欲了解更多信息并获得ADIsimPower
设计工具，请访问www.analog.com/ADIsimPower。
电容选择
输出电容
ADP7118设计采用节省空间的小型陶瓷电容，不过只要注
意等效串联电阻(ESR)值要求，也可以采用通用的电容。输
出电容的ESR会影响LDO控制回路的稳定性。为了确保
ADP7118稳定工作，推荐使用至少2.2 µF、ESR为0.3 Ω或更
小的电容。输出电容还会影响负载电流变化的瞬态响应。
采用较大的输出电容值可以改善ADP7118对大负载电流变
化的瞬态响应。图44显示输出电容值为2.2 µF时的瞬态响应。
质制造，温度和所施加的电压不同，其特性也不相同。电
容必须具有足以在必要的温度范围和直流偏置条件下确保
最小电容的电介质。推荐使用额定电压为6.3 V至100 V的X5R
或X7R电介质。Y5V和Z5U电介质的温度和直流偏置特性
不佳，建议不要使用。
图45所示为0805、2.2 μF、10 V、X5R电容的电容与电压偏置
特性关系图。电容的电压稳定性受电容尺寸和电压额定值
影响极大。一般而言，封装较大或电压额定值较高的电容
具有较好的稳定性。X5R电介质的温度变化率在−40°C至
+85°C温度范围内约为±15%，与封装或电压额定值没有函
数关系。
2.5
2.0
CAPACITANCE (µF)
ADIsimPOWER设计工具
1.5
1.0
0
0
2
4
6
8
10
DC BIAS VOLTAGE (V)
12
11849-043
0.5
图45. 电容与电压关系特性
考虑电容随温度、元件容差和电压的变化，可以利用公式1
确定最差情况下的电容。
11849-042
CEFF = CBIAS × (1 − TEMPCO) × (1 − TOL)
图44. 输出瞬态响应，VOUT = 5 V，COUT = 2.2 µF，
CH1 = 负载电流，CH2 = VOUT
输入旁路电容
(4)
其中：
CBIAS为工作电压下的有效电容。
TEMPCO是最差情况下的电容温度系数。
TOL是最差情况下的元件容差。
在VIN至GND之间连接一个2.2 µF 电容可以降低电路对PCB
布局布线的敏感性，特别是遇到长输入走线或高信号源阻抗
时。如果要求输出电容大于2.2 µF，可选用更高的输入电容。
本例中，假定X5R电介质在−40°C至+85°C范围内的最差条
件温度系数(TEMPCO)为15%。如图45所示，在5 V电压下，
假定电容容差(TOL)为10%，CBIAS=2.09 μF。
输入和输出电容特性
公式1中的这些值可得到：
只要符合最小电容和最大ESR要求，ADP7118可以采用任
何质量优良的陶瓷电容。陶瓷电容可采用各种各样的电介
CEFF = 2.09 μF × (1 − 0.15) × (1 − 0.1) = 1.59 μF
(5)
因此，在选定输出电压条件下，本例中所选电容满足LDO
在温度和容差方面的最小电容要求。
ADP7118
为了保证ADP7118的性能，必须针对每一种应用来评估直
流偏置、温度和容差对电容性能的影响。
可编程精密使能
6
3.5
3.0
VEN
VOUT = 1.8V
VOUT = 3.3V
VOUT = 5.0V
5
4
VOUT (V)
在 正 常 工 作 条 件 下 ， ADP7118利 用 EN引 脚 使 能 和 禁 用
VOUT引脚。如图46所示，当EN上的上升电压越过阈值上
限(标称值为1.2 V)时，VOUT开启。当EN上的下降电压越过
阈值下限(标称值为1.1 V)时，VOUT关闭。EN阈值的迟滞约
为100 mV。
ADP7118利用内置软启动功能(SS引脚开路)，在输出使能
时限制浪涌电流。对于3.3 V选项，从越过EN有效阈值到输出
达到其最终值90%的启动时间约为380 μs。如图48所示，启
动时间取决于输出电压设置。
3
2
0
1.5
0
0.1
0.2
0.3
0.4
0.5
0.6
0.7
0.8
0.9
11849-046
1
2.0
1.0
TIME (ms)
1.0
图48. 典型启动性能
1.10
1.15
1.20
1.25
VEN (V)
1.30
11849-044
0
1.05
软启动
–40°C
+25°C
+125°C
图46. 对EN引脚工作方式的典型VOUT 响应
阈值上限和下限是用户可编程的，可以利用两个电阻设为
高于标称阈值1.2 V。电阻值REN1和REN2可确定如下：
REN2 = 标称10 kΩ至100 kΩ
(6)
REN1 = REN2 × (VIN − 1.2 V)/1.2 V
(7)
其中：
VIN为所需的开启电压。
迟滞电压上升系数为(REN1 + REN2)/REN1。在图47所示的例子中，
使能阈值为3.6 V，迟滞为300 mV。
连接到SS引脚的一个外部电容决定软启动时间。SS引脚保
持开路可获得380 μs典型启动时间。请勿将此引脚接地。
使用外部软启动电容(CSS)时，软启动时间由下式确定：
SSTIME (μs) = 380 μs + 0.6 × CSS
(8)
其中，CSS的单位为法拉。
3.5
3.0
2.5
VOUT (V)
0.5
2.0
1.5
VEN
NO SS CAP
1nF
2nF
4.7nF
6.8nF
10nF
1.0
0.5
0
0
1
2
3
4
5
6
7
TIME (ms)
图49. 不同CSS 下的典型软启动性能
图47. EN引脚的典型分压器
图46显示了EN引脚的典型迟滞。这可以防止EN引脚上的
噪声在经过阈值点时引起开关振荡。
8
9
10
11849-047
VOUT (V)
2.5
ADP7118
ADP7118可调模式的降噪特性
基于图50所示的元件值，ADP7118具有下列特性：
ADP7118的超低输出噪声特性是通过如下方法实现的：
LDO误差放大器保持单位增益，并设置基准电压等于输出
电压。一般而言，这种架构不适用于可调输出电压LDO。
然而，ADP7118架构允许通过外部分压器将任意固定输出
电压设为较高的电压。例如，根据公式3，固定5 V输出可设
为10 V输出(见图50)：
•
•
•
•
•
•
•
可以对可调LDO电路进行修改，将输出电压噪声降低到与
固定输出ADP7118接近的水平。图50所示的电路在输出电
压设置电阻分压器上增加了两个元件：CNR和RNR，它们与
R1并联，用以降低误差放大器的交流增益。选择RNR，使
其相对R2而言较小。如果RNR为R2的1%至10%，则误差放
大器的最小交流增益约为0.1 dB至0.8 dB。实际增益取决于
RNR和R1的并联组合。该增益可确保误差放大器始终以略
为大于单位增益工作。
选择的CNR应使得在频率为1 Hz至50 Hz时，CNR的电抗等于
R1 − RNR。由此设置的频率将使得误差放大器的交流增益比
直流增益低3 dB。
注 意 ， 测 得 的 降 噪 低 于 理 论 降 噪 。 图 51显 示 可 调 型
ADP7118分别在有降噪网络和无降噪网络的情况下设为6 V
和12 V时的噪声频谱密度。两种电压下，带降噪网络的输
出噪声大致相等，尤其是高于100 Hz的情况下。6 V和12 V
输出时，不带降噪网络的噪声约相差2倍，最高可达大约
20 kHz。高于40 kHz，则误差放大器的闭环增益受限于其
开环增益特性。因此，如果误差放大器具有无限带宽，那
么20 kHz至100 kHz噪声贡献将小于此范围内应有的水平。
这也是为什么噪声低于仅仅根据直流增益而预期应有的水
平，即70 µV rms低于110 µV rms。
100k
12V NOISE REDUCTION
12V NO NOISE REDUCTION
6V NOISE REDUCTION
6V NO NOISE REDUCTION
10k
1k
100
10
1
1
10
100
图50. 降噪更改
可调LDO的噪声可通过下式计算，计算时假定固定输出
LDO的噪声约为11 μV：
噪声 = 11 μV × (RPAR + R2)/R2
其中，RPAR是R1和RNR的并联组合。
1k
10k
100k
1M
10M
FREQUENCY (Hz)
(9)
11849-100
以这种方式使用ADP7118的缺点是输出电压噪声与输出电
压成正比。因此，固定输出电压最好选择接近目标电压，
以便最大程度减少输出噪声的增加。
NO IS E S P E C T R A L DE NS IT Y (nV /√Hz )
VOUT = 5 V(1 + R1/R2)
直流增益：10 (20 dB)
3 dB滚降频率：1.75 Hz
高频交流增益：1.099 (0.82dB)
理论降噪系数：9.1 (19.2 dB)
无降噪功能的可调LDO的测量rms噪声：70 µV rms
带降噪功能的可调LDO的测量rms噪声：12 µV rms
测得的降噪约为15.3 dB
图51. 使用以及不使用降噪网络时的6 V和12 V输出电压
限流和热过载保护
ADP7118内置限流和热过载保护电路，可防止功耗过大导
致受损。当输出负载达到400 mA(典型值)时，限流电路就会
起作用。当输出负载超过400 mA时，输出电压会被降低，
以保持恒定的电流限制。
ADP7118
热过载保护电路将结温限制在150°C(典型值)以下。在极端
条 件 下 ( 即 高 环 境 温 度 和 /或 高 功 耗 ) ， 当 结 温 开 始 升 至
150°C以上时，输出就会关闭，从而将输出电流降至0。当
结温降至135°C以下时，输出又会开启，输出电流恢复为
工作值。
考虑VOUT至地发生负载短路的情况。首先，ADP7118的
限流功能起作用，因此，仅有400 mA电流传导至短路电路。
如果结的自发热量足够大，使其温度升至150°C以上，热
关断功能就会激活，输出关闭，输出电流降至0。当结温
冷却下来，降至135°C以下时，输出开启，将400 mA电流传
导至短路路径中，再次导致结温升至150°C以上。结温在
135°C至150°C范围内的热振荡导致电流在400 mA和0 mA之
间振荡；只要输出端存在短路，振荡就会持续下去。
表6给出了各种PCB覆铜尺寸时8引脚SOIC、6引脚LFCSP和
5引脚TSOT封装的典型θJA值。表7给出了8引脚SOIC、6引
脚LFCSP和5引脚TSOT封装的典型ΨJB值。
表6. 典型θJA值
覆铜面积(mm )
251
50
100
500
1000
6400
2
1
2
限流和热过载保护可保护器件免受偶然过载条件影响。为
保证器件稳定工作，必须从外部限制器件的功耗，使结温
不会超过125°C。
散热考虑
在输入至输出电压差很小的应用中，ADP7118不会产生很
多热量。然而，在环境温度很高和/或输入电压很大的应用
中，封装发出的热量可能非常大，导致芯片结温超过最高
结温125°C。
当结温超过150°C时，转换器进入热关断模式。只有当结
温降至135℃及以下时，它才会恢复，以免永久性受损。
因此，为了保证器件在所有条件下具有可靠性能，必须对
具体应用进行热分析。芯片的结温为环境温度与功耗所引
起的封装温升之和，如公式2所示。
为保证器件可靠工作，ADP7118的结温不得超过125°C。为
确保结温低于此最高结温，用户需要注意会导致结温变化
的参数。这些参数包括环境温度、功率器件的功耗、结与
周围空气之间的热阻(θJA)。θJA值取决于所用的封装填充物
和将封装GND引脚焊接到PCB所用的覆铜数量。
LFCSP
182.8
N/A2
142.6
83.9
71.7
57.4
θJA (°C/W)
SOIC
N/A2
181.4
145.4
89.3
77.5
63.2
TSOT
N/A2
152
146
131
N/A2
N/A2
器件焊接在最小尺寸引脚走线上。
N/A表示不适用。
表7. 典型ΨJB值
型号
6引脚 LFCSP
8引脚 SOIC
5引脚 TSOT
ΨJB (°C/W)
24
38.8
43
为了计算ADP7118的结温，我们使用公式1。
TJ = TA + (PD × θJA)
其中：
TA是环境温度。
PD为芯片的功耗，通过下式计算：
PD = [(VIN − VOUT) × ILOAD] + (VIN × IGND)
(10)
其中：
VIN和VOUT分别为输入和输出电压。
ILOAD为负载电流。
IGND为接地电流。
接地电流引起的功耗相当小，可忽略不计。因此，结温的
计算公式可简化为：
TJ = TA + {[(VIN − VOUT) × ILOAD] × θJA}
(11)
如公式4所示，针对给定的环境温度、输入与输出电压差
和连续负载电流，需满足PCB的最小覆铜尺寸要求，以确
保结温不升至125°C以上。图52至图60显示不同环境温度、
功耗和PCB覆铜面积下的结温计算结果。
ADP7118
140
145
120
115
105
95
85
75
65
6400mm 2
500mm 2
25mm 2
TJ MAX
35
25
0
60
40
TB = 25°C
TB = 50°C
TB = 65°C
TB = 85°C
TJ MAX
20
0.2 0.4 0.6 0.8 1.0 1.2 1.4 1.6 1.8 2.0 2.2 2.4
TOTAL POWER DISSIPATION (W)
0
0
0.5
1.0
1.5
2.0
2.5
3.0
3.5
TOTAL POWER DISSIPATION (W)
130
130
JUNCTION TEMPERATURE (°C)
140
120
110
100
90
80
70
6400mm 2
500mm 2
25mm 2
TJ MAX
60
50
0
0.2
0.4
0.6
0.8
1.0
1.2
1.4
1.6
1.8
TOTAL POWER DISSIPATION (W)
120
110
100
90
80
70
6400mm 2
500mm 2
50mm 2
TJ MAX
60
50
0
0.2
135
JUNCTION TEMPERATURE (°C)
130
120
110
100
90
80
6400mm 2
500mm 2
25mm 2
TJ MAX
0
0.2
0.4
0.6
0.8
1.0
1.2
1.4
TOTAL POWER DISSIPATION (W)
图54. LFCSP封装，TA = 85°C
0.8
1.0
1.2
1.6
1.8
125
115
105
95
85
6400mm 2
500mm 2
50mm 2
TJ MAX
75
11849-051
JUNCTION TEMPERATURE (°C)
145
50
0.6
图56. SOIC封装，TA = 50°C
140
60
0.4
TOTAL POWER DISSIPATION (W)
图53. LFCSP封装，TA = 50°C
70
4.5
图55. SOIC封装，TA = 25°C
140
11849-050
JUNCTION TEMPERATURE (°C)
图52. LFCSP封装，TA = 25°C
4.0
11849-155
45
80
65
0
0.1
0.2
0.3
0.4
0.5
0.6
TOTAL POWER DISSIPATION (W)
图57. SOIC封装，TA = 85°C
0.7
0.8
11849-156
55
100
11849-052
JUNCTION TEMPERATURE (°C)
125
11849-049
JUNCTION TEMPERATURE (°C)
135
ADP7118
145
在8引脚LFCSP封装、8引脚SOIC封装和5引脚TSOT封装中，
ΨJB典型值分别为24°C/W、38.8°C/W和43°C/W。
125
115
140
105
95
65
55
500mm 2
45
100mm 2
50mm 2
TJ MAX
35
25
0
0.1
0.2
0.3
0.4
0.5
0.6
0.7
0.8
0.9
1.0
TOTAL POWER DISSIPATION (W)
100
80
60
40
TB = 25°C
TB = 50°C
TB = 65°C
TB = 85°C
TJ MAX
20
图58. TSOT封装，TA = 25°C
0
140
0
0.5
1.0
1.5
2.0
2.5
3.0
3.5
TOTAL POWER DISSIPATION (W)
4.0
140
110
80
70
500mm 2
100mm 2
50mm 2
TJ MAX
0
0.1
0.2
0.3
0.4
0.5
0.6
0.7
TOTAL POWER DISSIPATION (W)
80
60
40
TB = 25°C
TB = 50°C
TB = 65°C
TB = 85°C
TJ MAX
20
图59. TSOT封装，TA = 50°C
0
145
0
135
1.0
1.5
2.0
TOTAL POWER DISSIPATION (W)
2.5
3.0
图62. 不同板温下SOIC结温的上升情况
125
140
115
95
85
0
0.05
0.10
0.15
0.20
0.25
0.30
TOTAL POWER DISSIPATION (W)
0.35
0.40
11849-159
500mm 2
100mm 2
50mm 2
TJ MAX
75
图60. TSOT封装，TA = 85°C
在已知板温的情况下，可以利用热特性参数(ΨJB)来估算结温
上升情况(见图61、图62和图63)。利用等式2计算最大结温。
TJ = TB + (PD × ΨJB)
JUNCTION TEMPERATURE (°C)
120
105
65
0.5
100
80
60
40
TB = 25°C
TB = 50°C
TB = 65°C
TB = 85°C
TJ MAX
20
0
0
0.5
1.0
1.5
2.0
TOTAL POWER DISSIPATION (W)
图63. 不同板温下TSOT结温的上升情况
2.5
11849-162
50
100
11849-161
90
JUNCTION TEMPERATURE (°C)
120
100
60
JUNCTION TEMPERATURE (°C)
4.5
图61. 不同板温下LFCSP结温的上升情况
120
11849-158
JUNCTION TEMPERATURE (°C)
130
11849-160
75
JUNCTION TEMPERATURE (°C)
120
85
11849-157
JUNCTION TEMPERATURE (°C)
135
ADP7118
印刷电路板布局考量
输入电容应尽可能靠近VIN和GND引脚放置。输出电容应
尽可能靠近VOUT和GND引脚放置。在板面积受限的情况
下，采用0805或1206尺寸的电容和电阻可实现最小尺寸解
决方案。
11849-263
通过增加ADP7118引脚处的覆铜用量，可改善封装的散热
性能。但是，如表6所示，这种增加存在效益递减现象，
当覆铜量达到某一数量点后，再继续增加覆铜的用量并不
会带来明显的散热效益。
11849-164
图64. LFCSP PCB布局示例
图65. SOIC PCB布局示例
Rev. 0 | Page 20 of 23
11849-165
ADP7118
图66. TSOT PCB布局示例
表8. 建议用于极低噪声工作条件的LDO
VOUT
调节值
(V)
IOUT
(mA)
IOUT时
的
IQ(µA)
器件编号
VIN范围
(V)
VOUT
固定值
(V)
ADP7102
3.3至20
1.5至9
1.22至19
300
750
ADP7104
3.3至20
1.5至9
1.22至19
500
ADP7105
3.3至20
1.8, 3.3, 5 1.22至19
ADP7118
2.7至20
1.2至5
ADP7142
2.7至40
1.2至5
ADP7182
−2.7至−28 −1.8至−5 −1.22
至−27
IGND-SD
最大值
(µA)
软启动 PGOOD
噪声(固定)
10 Hz至
PSRR
100 kHz
100 kHz PSRR
(µV rms) (dB)
1 MHz
75
否
是
15
60
40 dB
900
75
否
是
15
60
40 dB
500
900
75
是
是
15
60
40 dB
1.2至19
200
160
10
是
否
11
68
50 dB
1.2至39
200
160
10
是
否
11
68
50 dB
−200
−650
−8
否
否
18
45
45 dB
表9. 相关器件
型号
输入电压(V)
输出电流(mA)
封装
ADP7142CP
ADP7142RD
ADP7142UJ
ADP7112CB
2.7至20
2.7至20
2.7至20
2.7至20
200
200
200
200
6引脚
8引脚
5引脚
4引脚
LFCSP
SOIC
TSOT
WLCSP
封装
3 × 3mm
8引脚 LFCSP、
8引脚 SOIC
3 × 3mm
8引脚 LFCSP、
8引脚 SOIC
3 × 3mm
8引脚 LFCSP、
8引脚 SOIC
2 × 2mm
6引脚 LFCSP、
8引脚 SOIC、
5引脚 TSOT
2 × 2mm
6引脚 LFCSP、
8引脚 SOIC、
5引脚 TSOT
2 × 2mm
6引脚 LFCSP、
3 × 3mm
8引脚 LFCSP、
5引脚 TSOT
ADP7118
外形尺寸
1.70
1.60
1.50
2.10
2.00 SQ
1.90
0.65 BSC
6
PIN 1 INDEX
AREA
0.15 REF
1.10
1.00
0.90
EXPOSED
PAD
0.425
0.350
0.275
1
3
TOP VIEW
0.60
0.55
0.50
BOTTOM VIEW
FOR PROPER CONNECTION OF
THE EXPOSED PAD, REFER TO
THE PIN CONFIGURATION AND
FUNCTION DESCRIPTIONS
SECTION OF THIS DATA SHEET.
0.05 MAX
0.02 NOM
SEATING
PLANE
0.35
0.30
0.25
0.20 MIN
PIN 1
INDICATOR
(R 0.15)
0.20 REF
02-06-2013-D
4
图67. 6引脚引脚架构芯片级封装[LFCSP_UD]
2.00 mm × 2.00 mm超薄体双引脚
(CP-6-3)
图示尺寸单位：mm
5.00
4.90
4.80
2.29
0.356
4
1
6.20
6.00
5.80
4.00
3.90
3.80
2.29
0.457
FOR PROPER CONNECTION OF
THE EXPOSED PAD, REFER TO
THE PIN CONFIGURATION AND
FUNCTION DESCRIPTIONS
SECTION OF THIS DATA SHEET.
BOTTOM VIEW
1.27 BSC
3.81 REF
TOP VIEW
1.65
1.25
1.75
1.35
SEATING
PLANE
0.51
0.31
0.10 MAX
0.05 NOM
COPLANARITY
0.10
0.50
0.25
8°
0°
45°
0.25
0.17
1.04 REF
1.27
0.40
COMPLIANT TO JEDEC STANDARDS MS-012-AA
图68. 8引脚标准小型封装，带裸露焊盘[SOIC_N_EP]
窄体
(RD-8-1)
图示尺寸单位：mm
06-02-2011-B
5
8
ADP7118
2.90 BSC
5
4
2.80 BSC
1.60 BSC
1
2
3
0.95 BSC
1.90
BSC
*1.00 MAX
0.10 MAX
0.50
0.30
0.20
0.08
8°
4°
0°
SEATING
PLANE
*COMPLIANT TO JEDEC STANDARDS MO-193-AB WITH
THE EXCEPTION OF PACKAGE HEIGHT AND THICKNESS.
0.60
0.45
0.30
100708-A
*0.90 MAX
0.70 MIN
图69. 5引脚超薄小型晶体管封装[TSOT]
(UJ-5)
尺寸单位：mm
订购指南
型号1
温度范围
输出电压(V)2, 3
封装描述
封装选项
标识
ADP7118ACPZN-R7
ADP7118ACPZN-1.8-R7
ADP7118ACPZN-2.5-R7
ADP7118ACPZN-3.3-R7
ADP7118ACPZN-5.0-R7
ADP7118ARDZ
ADP7118ARDZ-R7
ADP7118ARDZ-1.8
ADP7118ARDZ-1.8-R7
ADP7118ARDZ-2.5
ADP7118ARDZ-2.5-R7
ADP7118ARDZ-3.3
ADP7118ARDZ-3.3-R7
ADP7118ARDZ-5.0
ADP7118ARDZ-5.0-R7
ADP7118AUJZ-R2
ADP7118AUJZ-R7
ADP7118AUJZ-1.8-R7
ADP7118AUJZ-2.5-R7
ADP7118AUJZ-3.3-R7
ADP7118AUJZ-5.0-R7
ADP7118UJ-EVALZ
ADP7118CP-EVALZ
ADP7118RD-EVALZ
−40°C至+125°C
−40°C至+125°C
−40°C至+125°C
−40°C至+125°C
−40°C至+125°C
−40°C至+125°C
−40°C至+125°C
−40°C至+125°C
−40°C至+125°C
−40°C至+125°C
−40°C至+125°C
−40°C至+125°C
−40°C至+125°C
−40°C至+125°C
−40°C至+125°C
−40°C至+125°C
−40°C至+125°C
−40°C至+125°C
−40°C至+125°C
−40°C至+125°C
−40°C至+125°C
可调(1.2 V )
1.8
2.5
3.3
5
可调(1.2 V )
可调(1.2 V )
1.8
1.8
2.5
2.5
3.3
3.3
5
5
可调(1.2 V )
可调(1.2 V )
1.8
2.5
3.3
5
3.3
3.3
3.3
6引脚 LFCSP_UD
6引脚 LFCSP_UD
6引脚 LFCSP_UD
6引脚 LFCSP_UD
6引脚 LFCSP_UD
8引脚 SOIC_N_EP
8引脚 SOIC_N_EP
8引脚 SOIC_N_EP
8引脚 SOIC_N_EP
8引脚 SOIC_N_EP
8引脚 SOIC_N_EP
8引脚 SOIC_N_EP
8引脚 SOIC_N_EP
8引脚 SOIC_N_EP
8引脚 SOIC_N_EP
5引脚 TSOT
5引脚 TSOT
5引脚 TSOT
5引脚 TSOT
5引脚 TSOT
5引脚 TSOT
TSOT评估板
LFCSP评估板
SOIC评估板
CP-6-3
CP-6-3
CP-6-3
CP-6-3
CP-6-3
RD-8-1
RD-8-1
RD-8-1
RD-8-1
RD-8-1
RD-8-1
RD-8-1
RD-8-1
RD-8-1
RD-8-1
UJ-5
UJ-5
UJ-5
UJ-5
UJ-5
UJ-5
LP9
LPA
LPB
LPC
LPD
1
2
3
Z = 符合RoHS标准的器件。
如需其它电压选项，请联系当地的ADI公司办事处或代理商。
评估板预配置有可调节ADP7118。
©2014 Analog Devices, Inc. All rights reserved. Trademarks and
registered trademarks are the property of their respective owners.
D11849sc -0-9/14(0)
Rev. 0 | Page 23 of 23
LP9
LP9
LPA
LPB
LPC
LPD
很抱歉，暂时无法提供与“ADP7118AUJZ-R7”相匹配的价格&库存，您可以联系我们找货
免费人工找货- 国内价格
- 1+14.78040
- 10+14.10240
工商网监
湘ICP备2023018690号
