0
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心
发布
  • 发文章

  • 发资料

  • 发帖

  • 提问

  • 发视频

创作活动
ADSC587WCBCZ4B10

ADSC587WCBCZ4B10

  • 厂商:

    AD(亚德诺)

  • 封装:

    BGA529

  • 描述:

    ARM 2XSHARC DUAL DDR

  • 详情介绍
  • 数据手册
  • 价格&库存
ADSC587WCBCZ4B10 数据手册
ADSC587WCBCZ4B10
物料型号:ADSP-SC582/SC583/SC584/SC587/SC589/ADSP-21583/21584/21587

器件简介:这些处理器属于SHARC+系列产品,基于SHARC+双核和Arm® Cortex®-A5核心。

这些32位/40位/64位浮点处理器针对高性能音频/浮点应用进行了优化,具有大型片上静态随机存取存储器(SRAM)、多个内部总线消除输入/输出(I/O)瓶颈,以及创新的数字音频接口(DAI)。


引脚分配:该处理器有349/529 BGA封装,0.8节距,19 mm × 19 mm,符合RoHS标准。


参数特性: - 低系统功耗,适用于汽车温度范围 - 大容量片上L2 SRAM,带ECC保护,最高可达256 kB - 片上L2 ROM,512 kB - 两个针对低系统功耗优化的三级(L3)接口,提供16位接口至DDR3(支持1.5 V兼容DDR3L设备)、DDR2或LPDDR1 SDRAM设备 - 双增强SHARC+高性能浮点核心,每个SHARC+核心最高500 MHz - 每个核心高达5 Mb(640 kB)的一级(L1)SRAM内存,带奇偶校验(可选配置为缓存) - 支持32位、40位和64位浮点 - 32位定点数 - ARM Cortex-A5核心,最高500 MHz/800 DMIPS,带NEON/VFPv4-D16/Jazelle - 32 kB L1指令缓存/32 kB L1数据缓存 - 256 kB二级(L2)缓存,带奇偶校验

功能详解: - SHARC+核心架构,包括指令缓存、数据缓存、L2缓存、系统内存映射等 - 系统基础设施,包括系统L2内存、系统交叉开关(SCBs)、直接存储器访问(DMA)等 - 处理器外设,包括动态存储器控制器(DMC)、数字音频接口(DAI)、串行端口(SPORTs)、异步样本率转换器(ASRC)、S/PDIF兼容数字音频接收/发送器、精确时钟生成器(PCG)、增强型并行外设接口(EPPI)、通用异步接收/发送器(UART)端口、串行外设接口(SPI)端口、CAN端口、触发路由单元(TRU)、系统事件控制器(SEC)、看门狗定时器(WDT)、通用计数器(CNT)、PCI Express(PCIe)、系统看门狗定时器(SWU)、调试访问端口(DAP)等

应用信息:适用于需要类似精简指令集计算(RISC)的可编程性、多媒体支持和尖端信号处理的应用,涵盖汽车、专业音频和基于工业的应用,这些应用需要高性能的浮点运算。


封装信息:19 mm × 19 mm的349/529 BGA封装,0.8节距,符合RoHS标准。
ADSC587WCBCZ4B10 价格&库存

很抱歉,暂时无法提供与“ADSC587WCBCZ4B10”相匹配的价格&库存,您可以联系我们找货

免费人工找货
ADSC587WCBCZ4B10
    •  国内价格
    • 1+907.82640
    • 200+351.32400
    • 500+338.97960
    • 1000+332.87760

    库存:0