ADUCM360BCPZ128

集成双通道Σ-Δ型ADC和ARM Cortex-M3的低功耗精密模拟微控制器 ADuCM360/ADuCM361 产品特性 模拟输入/输出 双通道、24位ADC (ADuCM360) 单通道、24位ADC (ADuCM361) 可编程ADC输出速率(3.5 Hz至3.906 kHz) 50 Hz/60 Hz同步噪声抑制 50 SPS连续转换模式 16.67 SPS单次转换模式 所有ADC均采用灵活的输入多路复用，输入通道可选 两个24位多通道ADC(ADC0和ADC1) 6路差分或11路单端输入通道 4路内部通道，用于监控DAC、温度传感器、IOVDD/4和 AVDD/4(仅ADC1) 可编程增益(1至128) 均方根(RMS)噪声：52 nV(3.53 Hz时)，200 nV(50 Hz时) 可编程传感器激励电流源 片内精密基准电压源 单12位电压输出DAC 用于4 mA至20 mA环路应用的NPN模式 微控制器 ARM Cortex-M3 32位处理器 串行线下载和调试 用于唤醒定时器的内部时钟晶体 具有8路可编程分频器的16 MHz振荡器 存储器 128 kB Flash/EE存储器，8 kB SRAM 通过串行线和UART在线调试/下载 Rev. C 电源电压范围：1.8 V至3.6 V(最大值) MCU主动模式时的功耗 内核功耗：290 μA/MHz 内核工作在500 kHz时的系统总电流消耗为1.0 mA(两个 ADC均打开、输入缓冲器关闭、PGA增益为4、一个SPI 端口打开、所有定时器均打开) 省电模式时的功耗：4 μA(唤醒定时器有效) 片内外设 UART、I2C和2 × SPI串行I/O 16位PWM控制器 19引脚多功能GPIO端口 2个通用定时器 唤醒定时器/看门狗定时器 多通道DMA和中断控制器 封装和温度范围 48引脚、7 mm × 7 mm LFCSP封装 额定工作温度范围：−40°C至+125°C 开发工具 低成本QuickStart开发系统 支持第三方编译器和仿真器工具 多功能安全特性提高诊断能力 应用 工业自动化和过程控制 智能精密检测系统 4 mA至20 mA环路供电智能传感器系统 医疗设备、病人监护 Document Feedback Information furnished by Analog Devices is believed to be accurate and reliable. However, no responsibility is assumed by Analog Devices for its use, nor for any infringements of patentsor other rights of third parties that may result from its use. Specifications subject to change without notice. No license is granted by implication or otherwise under any patent or patent rights of Analog Devices. Trademarks and registered trademarks are the property of their respective owners. One Technology Way, P.O. Box 9106, Norwood, MA 02062-9106, U.S.A. Tel: 781.329.4700 ©2012–2014 Analog Devices, Inc. All rights reserved. Technical Support www.analog.com ADI中文版数据手册是英文版数据手册的译文，敬请谅解翻译中可能存在的语言组织或翻译错误，ADI不对翻译中存在的差异或由此产生的错误负责。如需确认任何词语的准确性，请参考ADI提 供的最新英文版数据手册。 ADuCM360/ADuCM361 目录 特性....................................................................................................1 SPI时序规格............................................................................. 16 应用 ...................................................................................................1 绝对最大额定值 .......................................................................... 18 修订历史 ...........................................................................................2 热阻 ........................................................................................... 18 概述....................................................................................................3 ESD警告.................................................................................... 18 功能框图 ...........................................................................................4 引脚配置和功能描述 .................................................................. 19 技术规格 ......................................................................................... 6 典型性能参数 ............................................................................... 22 微控制器电气规格 ................................................................... 6 典型系统配置 ............................................................................... 23 ADC0和ADC1的均方根噪声分辨率.................................. 11 外形尺寸 ........................................................................................ 24 I2C时序规格 ............................................................................ 15 订购指南................................................................................... 24 修订历史 2014年10月 — 修订版B至修订版C 2012年11月—修订版0至修订版A 更改表1 ............................................................................................6 更改表16中的引脚35和引脚36 ................................................ 18 更改表3 ......................................................................................... 11 更改表5 ......................................................................................... 12 2012年9月—修订版0：初始版 更改表7 ......................................................................................... 13 更改表9 ......................................................................................... 14 更改表14 ....................................................................................... 18 更改表16中引脚35和引脚36的描述 ....................................... 20 更改图11 ....................................................................................... 22 2013年7月—修订版A至修订版B 更改“产品特性”和“概述”部分..........................................3 更改图1 ............................................................................................4 增加图2；重新排序 ......................................................................5 更改表1 ............................................................................................6 更改表2和表3 .............................................................................. 10 更改表4和表5 .............................................................................. 11 更改表6和表7 .............................................................................. 12 更改表8和表9 .............................................................................. 13 更改表16 ....................................................................................... 17 更改图14 ...................................................................................... 21 Rev. C | Page 2 of 24 ADuCM360/ADuCM361 概述 ADuCM360是完全集成的3.9 kSPS、24位数据采集系统，在 ADuCM360/ADuCM361集成了一系列片内外设，可以根据 单芯片上集成双核高性能多通道Σ-Δ型模数转换器(ADC)、 应用需要通过微控制器软件控制进行配置。这些外设包 32位ARM Cortex™-M3处理器和Flash/EE存储器。在有线和电 括：UART、I2C和双通道SPI串行I/O通信控制器、19引脚 池供电应用中，ADuCM360设计为与外部精密传感器直接 GPIO端口；两个通用定时器；唤醒定时器及系统看门狗定 连接。ADuCM361集成了ADuCM360的全部功能，不过它 时器。同时提供了一个带6个输出通道的16位PWM控制器。 仅有一个24位Σ-Δ ADC (ADC1)。 ADuCM360/ADuCM361专为要求低功耗工作的电池供电应 ADuCM360/ADuCM361自带一个片内32 kHz振荡器和一个 用而设计。微控制器内核可配置为普通工作模式，功耗 内部16 MHz高频振荡器。高频振荡器通过一个可编程时钟 290 μA/MHz(包括flash/ SRAM IDD)。在两个ADC均打开(输 分频器进行中继，在其中产生处理器内核时钟工作频率。 入缓冲器关闭)、PGA增益为4、一个SPI端口打开和所有定 最大内核时钟速度为16 MHz；该速度不局限于工作电压或 时器均打开时，系统总电流消耗可以达到1 mA。 温度。 ADuCM360/ADuCM361通过直接编程控制可配置为许多低 微控制器内核为低功耗ARM Cortex-M3处理器，它是一个32 功耗工作模式，包括休眠模式(内部唤醒定时器有效)，此 位RISC机器，峰值性能最高可达20 MIPS。Cortex-M3处理器 时能耗仅为4 µA。在休眠模式下，诸如外部中断或内部唤醒 集成了灵活的11通道DMA控制器，支持全部有线通信外设 定时器等外设可以唤醒该器件。该模式可让器件在功耗极 (SPI、UART和I C)。片内还集成128 kB非易失性Flash/EE存 低的情况下运行，同时仍然响应外部异步或周期事件。 储器和8 kB SRAM。 片内出厂固件支持通过串行线接口(2引脚JTAG系统)和 模拟子系统由双通道ADC组成，每个ADC均连接到一个灵 UART进行串行在线下载，还支持通过串行线接口进行非 活的输入多路复用器。两个ADC都可在全差分和单端模式 介入式仿真。这些特性都集成在一个支持精密模拟微控制 下工作。其他的片内ADC功能包括：双通道可编程激励电 器系列的低成本QuickStart™开发系统中。 流源、诊断电流源和偏置电压产生器AVDD_REG/2(900 mV)， 这些器件采用外部1.8 V至3.6 V电源供电，额定温度范围为 2 可设置输入通道的共模电压。低端内部接地开关可在两次 转换之间关断外部电路(例如桥电路)。 ADC包含两个并联的滤波器：一个sinc3或sinc4滤波器与 sinc2滤波器并联。Sinc3或Sinc4滤波器用于精密测量。 −40°C至+125°C工业温度范围。 有关 ADuCM360/ADuCM361的更多信息，参见 UG-367用 户指南。 sinc2滤波器用于快速测量和输入信号的步进变化检测。 该器件集成一个低噪声、低漂移内部带隙基准电压源，但 在采用比例式测量配置时可配置成接受一或两个外部基准 电压源。片内集成了可缓存外部基准电压输入的选项。片 内集成一个单通道缓冲电压输出DAC。 Rev. C | Page 3 of 24 ADuCM360/ADuCM361 功能框图 图1. ADuCM360功能框图 Rev. C | Page 4 of 24 ADuCM360/ADuCM361 图2. ADuCM361功能框图 Rev. C | Page 5 of 24 ADuCM360/ADuCM361 技术规格 微控制器电气规格 除非另有说明，AVDD/IOVDD = 1.8 V至3.6 V，AVDD和IOVDD之差必须小于或等于0.3 V，1.2 V内部基准电压，fCORE = 16 MHz， 所有规格在TA = −40°C至+125°C下测得。 表1. 参数 ADC技术规格 转换速率1 无失码1 均方根噪声与输出数据速率 积分非线性(INL)1 失调误差2, 3, 4, 6,7 失调误差漂移与温度的关系1, 4, 5 失调误差的时间稳定性5 满量程误差1, 4, 6,7,8 满量程误差的时间稳定性5 增益误差漂移与温度的关系1, 4, 6 PGA增益不匹配误差 电源抑制1 绝对输入电压范围 无缓冲模式 缓冲模式 差分输入电压范围1 共模电压VCM1 测试条件/注释 ADC0和ADC1 斩波关闭 斩波开启 斩波关闭，fADC ≤ 500 Hz 斩波开启，fADC ≤ 250 Hz 参见表2至表9 增益 = 1，输入缓冲关 增益 = 2、4、8或16 增益 = 32、64或128 斩波关闭，校准之后，失调误差与选 定的编程增益和更新速率所对应的噪 声相当。 斩波开启1 斩波关闭，增益 ≤ 4 斩波关闭，增益 ≥ 8 斩波开启 增益 = 128 最小值 典型值 3.5 3.5 24 24 最大值 单位 3906 1302 Hz Hz 位 位 ±10 ±15 ±20 ±100/增益 ppm of FSR ppm of FSR ppm of FSR ±1.0 1/增益 230 10 1 ±0.5/增 70 增益 = 128 外部基准电压源 增益 = 1、2、4、8或16 增益 = 32、64或128 /°C nV/°C nV/°C mV ±3 ±6 ±0.15 ppm/°C ppm/°C % 外部基准电压源 斩波开启，ADC输入 = 0.25 V，增益 = 4 95 斩波关闭，ADC输入 = 7.8 mV，增益 = 128 80 斩波关闭，ADC输入 = 1 V，增益 = 1 90 AGND dB dB dB AVDD V AVDD − 0.1 V ±VREF ±500 ±250 ±125 ±62.5 AVDD V mV mV mV mV V 不提供增益 = 1；有关硅片异常信 息，请参见ADuCM360/ADuCM361 产品页面 增益 ≥ 2 AGND + 0.1 对于增益 = 32、64和128时允许的输 入范围和噪声值，请参见表3和表7 增益 = 1 增益 = 2 增益 = 4 增益 = 8 增益 = 16 理想情况下，VCM = ((AIN+) + (AIN−))/2； AGND 增益 = 2至128；输入电流会随着VCM而 变化(见图9和图10) Rev. C | Page 6 of 24 ADuCM360/ADuCM361 参数 输入电流9 缓冲模式 无缓冲模式 平均输入电流漂移1 缓冲模式 无缓冲模式 共模抑制DC1 共模抑制50 Hz/60 Hz1 正常模式抑制50 Hz/60 Hz1 温度传感器1 25°C时电压输出 电压温度系数(TC) 精度 接地开关 RON 容许电流1 基准电压源 内部VREF 初始精度 基准电压源温度系数(TC)1, 10 电源抑制1 外部基准输入 输入范围 缓冲模式 无缓冲模式 输入电流 缓冲模式 无缓冲模式 串模干扰抑制1 共模抑制1 基准电压检测水平1 激励电流源 输出电流 初始容差(25°C)1 漂移1 25°C时初始电流匹配1 测试条件/注释 最小值 增益 > 1(AIN4、AIN5、AIN6和AIN7 引脚除外) 增益 > 1(AIN4、AIN5、AIN6和AIN7引脚) 输入电流随输入电压而变化 AIN0、AIN1、AIN2、AIN3 AIN4、AIN5、AIN6、AIN7 AIN8、AIN9、AIN10、AIN11 ADC输入 ADC增益 = 1，AVDD < 2 V ADC增益 = 1，AVDD > 2 V ADC增益 = 2至128 50 Hz/60 Hz ± 1 Hz；fADC = 16.7 Hz， 斩波开启：fADC = 50 Hz，斩波关闭 ADC增益 = 1 ADC增益 = 2至128 ADC输入 50 Hz/60 Hz ± 1 Hz；fADC = 16.7 Hz， 斩波开启：fADC = 50 Hz，斩波关闭 65 80 80 典型值 最大值 1 nA 2 500 nA nA/V ±5 ±16 ±9 ±250 pA/°C pA/°C pA/°C pA/V/°C 100 100 dB dB dB 97 90 60 用户校准后 测量前处理器关断或处于待机模式 3.7 dB dB 80 dB 82.1 250 6 mV µV/°C °C 10 20 kΩ电阻关闭，直接短路至接地 ADC内部基准电压 19 20 Ω mA +0.1 +15 V % ppm/°C 1.2 在TA = 25°C时测定 VREF+和VREF−引脚的最低差分电压 为400 mV −0.1 −15 ±5 82 90 AGND + 0.1 0 −20 85 各电流源可用；可编程数值范围为 10 µA至1 mA IOUT ≥ 50 µA 使用内部参考电阻 使用位于IREF引脚和AGND之间的外 部150 kΩ参考电阻；该电阻的漂移 规格必须为5 ppm/°C 在两个电流源之间匹配 Rev. C | Page 7 of 24 10 单位 dB AVDD − 0.1 AVDD V V +4 500 80 100 400 +27 nA nA/V dB dB mV 50 1000 ±5 100 75 400 400 ±0.5 % ppm/°C ppm/°C % ADuCM360/ADuCM361 参数 漂移匹配1 负载调整率AVDD1 输出电源电压1 DAC通道规格 电压范围 直流特性11 分辨率 相对精度 微分非线性 失调误差 增益误差 NPN模式1 分辨率 相对精度 微分非线性 失调误差 增益误差 输出电流范围 插值模式1 分辨率 相对精度 差分非线性 失调误差 增益误差 DAC交流特性1 输出电压建立时间 数模转换脉冲干扰 上电复位(POR) POR触发电平 POR复位超时1 看门狗定时器(WDT)1 超时时间 超时步幅 FLASH/EE存储器1 耐久性12 数据保留期13 数字输入 输入漏电流 逻辑1 逻辑0 测试条件/注释 最小值 AVDD = 3.3 V IOUT = 10 µA至210 µA AGND − 0.03 IOUT > 210 µA AGND − 0.03 RL = 5 kΩ, CL = 100 pF 内部基准电压源 外部基准电压源 0 0 典型值 50 0.2 AVDD − 0.45 AVDD − 0.55 最大值 AVDD − 0.85 单位 ppm/°C %/V V AVDD − 1.1 V VREF 1.8 V V ±1 ±10 ±0.5 位 LSB LSB mV % 23.6 位 LSB LSB mA mA mA 12 ±3 ±0.5 ±2 保证单调性 1.2 V内部基准电压 VREF范围(基准电压 = 1.2 V) 12 ±3 ±0.5 ±0.35 ±0.75 0.008 仅14位单调性 14位分辨率 单调性(14位) 1.2 V内部基准电压 VREF范围(基准电压 = 1.2 V) AVDD范围 主进位1 LSB变化(DAC0DAT寄存器 中同时变化的最大位数) DVDD引脚电压 上电电平 关断电平 14 ±4 ±0.5 ±2 ±1 ±1 位 LSB LSB mV % % 10 ±20 µs nV-sec 1.6 1.6 50 V V ms 0.00003 T3CON[3:2] = 10 8192 7.8125 TJ = 85°C 所有数字输入 除RESET、SWCLK和SWDIO引脚外的 数字输入 VINH = IOVDD或VINH = 1.8 V 内部上拉禁用 VINL = 0 V 内部上拉禁用 Rev. C | Page 8 of 24 10,000 10 秒 ms 周期 年 140 1 160 10 nA nA ADuCM360/ADuCM361 参数 输入漏电流 逻辑1 逻辑0 输入电容1 逻辑输入 输入低电压VINL 输入高电压VINH 逻辑输出 输出高电压VOH 输出低电压VOL 晶体振荡器1 逻辑输入，仅限XTALI14 输入低电压VINL 输入高电压VINH XTALI电容 XTALO电容 片内低功耗振荡器 振荡器频率 精度 片内高频振荡器 振荡器频率 精度 长期稳定性5 处理器时钟速率1 使用外部时钟 处理器启动时间1 上电时 复位事件后 从处理器进入省电模式开始 (模式1、模式2和模式3) 从整机进入挂起或休眠模式开始 (模式4或模式5) 电源要求 电源电压VDD 功耗 IDD(MCU激活模式)14, 15 IDD(MCU关断) 总IDD (ADC0)15,16 PGA 输入缓冲器 数字接口和调制器 测试条件/注释 除RESET、SWCLK和SWDIO引脚外的 数字输入 最小值 典型值 最大值 140 160 10 pF 0.2 × IOVDD 0.7 × IOVDD ISOURCE= 1 mA ISINK= 1 mA 单位 IOVDD − 0.4 0.4 V V V V 32.768 kHz晶振输入 0.8 1.7 6 6 −30 32.768 ±10 +30 16 −40°C至+125°C −1.8 在此规定范围内九个可编程内核时 钟选择 0.0625 0.032768 16 16 MHz 41 1.44 3 to 5 包括内核上电执行时间 包括内核上电执行时间 fCLK是Cortex-M3的内核时钟 kHz % MHz % %/1000 Hr MHz +1.4 0.8 0.5 V V pF pF ms ms fCLK 30.8 AVDD, IOVDD 1.8 处理器时钟速率 = 16 MHz；所有外 设开启(CLKSYSDIV = 0) 处理器时钟速率 = 8 MHz；所有外 设开启(CLKSYSDIV = 1) 处理器时钟速率 = 500 kHz；两个 ADC均开启(输入缓冲器关闭)， PGA增益 = 4，1 × SPI端口开启， 所有定时器开启 整个温度范围， 完全挂起模式(模式4) 缩小的温度范围，−40°C至+85°C PGA使能，增益 ≥ 32 增益 = 4、8或16，仅PGA 增益 = 32、64或128，仅PGA 2 × 输入缓冲器 = 70 μA Rev. C | Page 9 of 24 3.6 V 5.5 mA 3 mA 1 mA 4 4 320 130 180 70 70 ADuCM360/ADuCM361 参数 IDD (ADC1) 外部基准输入缓冲器 测试条件/注释 输入缓冲器关闭，增益仅 = 4、8或16 每个均为60 μA 1 最小值 典型值 200 120 最大值 这些参数未经过产品测试，但在产品发布时由设计和/或特性数据保证。 初始失调校准后在增益 = 4时测试。 3 利用内部短路测定。系统零电平校准消除此误差。 4 在任意温度下重新校准将消除这些误差。 5 长期稳定性规格为非累积性。 在后续1000小时周期内的漂移大幅低于第一个1000小时周期。 6 这些参数不包括内部基准电压温度漂移。 7 增益 = 1时工厂校准。 8 在具体增益下的系统校准可以消除此增益下的误差。 9 输入电流的测量条件为每通道使用一个ADC进行测量。若两个ADC均测量同一输入通道，则输入电流会增加(大约翻倍)。 10 利用盒子方法测定。 11 参考DAC的线性度是使用一个缩减的数据范围0x0AB到0xF30计算出来的。 12 耐久性是依据JEDEC标准22方法A117认定为10,000个周期，并分别在−40°C、+25°C和+125°C测得。在25°C时的典型耐久性为170,000个周期。 13 根据JEDEC 22标准方法A117，保持期限相当于85°C结温时的寿命。保持期限会随着结温递减。 14 电压输入水平仅当电压源驱动XTAL输入时才相关。若晶振直连，则共模电压由内部晶振接口决定。 15 在Flash/EE存储器编程和擦除周期期间的典型额外电源电流消耗为7 mA。 16 ADC的总IDD包括PGA ≥ 32、输入缓冲器、数字接口和Σ-Δ调制器的相关数字。 2 Rev. C | Page 10 of 24 单位 ADuCM360/ADuCM361 ADC0和ADC1的均方根噪声分辨率 1.2 V内部基准电压源 表2到表5提供采用内部基准电压源(1.2 V)时ADC0和ADC1的均方根噪声规格。表2和表3列出了针对两个ADC的不同增益和输出 更新速率时的均方根噪声值。表4和表5列出了两个ADC在正常模式下，不同增益和输出更新速率情况下的典型输出均方根噪声 有效位数(ENOB)。(括号中的数字表示p-p ENOB) 表2. 均方根噪声与增益和输出更新速率的关系，采用内部基准电压(1.2 V)，增益 = 1、2、4、8和16 均方根噪声(µV) 更新速率 (Hz) 3.53 30 50 100 488 976 1953 3906 斩波/Sinc 开启/Sinc3 关闭/Sinc3 关闭/Sinc3 关闭/Sinc3 关闭/Sinc4 关闭/Sinc4 关闭/Sinc4 关闭/Sinc4 ADCFLT 寄存器值 0x8D7C 0x007E 0x007D 0x004D 0x100F 0x1007 0x1003 0x1001 增益 = 1、±VREF、 ADCxMDE = 0x01 1.05 2.1 3.7 5.45 10 13.5 19.3 67.0 增益 = 2、±500 mV、 增益 = 4、±250 mV、 增益 = 8、±125 mV、 增益=16、±62.5mV、 ADCxMDE= 0x11 ADCxMDE = 0x21 ADCxMDE = 0x31 ADCxMDE = 0x41 0.45 0.23 0.135 0.072 1.37 0.63 0.37 0.22 1.6 0.83 0.47 0.29 2.41 1.13 0.63 0.38 4.7 2.2 1.3 0.79 6.5 3.3 1.7 1.1 10 4.7 2.6 1.55 36 16.6 8.8 4.9 表3. 均方根噪声与增益和输出更新速率的关系，采用内部基准电压(1.2 V)，增益 = 32、64和128 更新速率 (Hz) 3.53 30 50 100 488 976 1953 3906 斩波/Sinc 开启/Sinc3 关闭/Sinc3 关闭/Sinc3 关闭/Sinc3 关闭/Sinc4 关闭/Sinc4 关闭/Sinc4 关闭/Sinc4 ADCFLT 寄存器值 0x8D7C 0x007E 0x007D 0x004D 0x100F 0x1007 0x1003 0x1001 增益 = 321， ±37.5 mV， ADCxMDE = 0x49 0.067 0.202 0.24 0.35 0.7 0.99 1.78 6.44 增益 = 321, 2， ±22.18 mV， ADCxMDE = 0x51 0.064 0.2 0.24 0.32 0.67 0.91 1.3 2.68 均方根噪声(µV) 增益 = 643， 增益 = 643, 4， ±18.75 mV， ±10.3125 mV， ADCxMDE = ADCxMDE = 0x59 0x61 0.073 0.055 0.196 0.16 0.25 0.21 0.36 0.27 0.71 0.58 1.01 0.74 1.48 1.15 3.59 1.4 增益 = 1285， ±9.375 mV， ADCxMDE = 0x69 0.058 0.174 0.21 0.31 0.62 0.83 1.25 2.2 增益 = 1285, 6， ±3.98 mV， ADCxMDE = 0x71 0.052 0.155 0.2 0.25 0.57 0.7 1.0 1.4 ADCxMDE = 0x49设置PGA的增益为16、调制器增益为2。调制器增益为2则通过调节调制器内的采样电容实现。ADCxMDE = 0x51设置PGA的增益为32，调制器 增益关闭。ADCxMDE = 0x49具有稍高的噪声，但支持更宽的输入范围。 2 若AVDD < 2.0 V且ADCxMDE = 0x51，则输入范围为±17.5 mV。 3 ADCxMDE = 0x59设置PGA的增益为32、调制器增益为2。调制器增益为2则通过调节调制器内的采样电容实现。ADCxMDE = 0x61设置PGA的增益为64，调制器 增益关闭。ADCxMDE = 0x59具有稍高的噪声，但支持更宽的输入范围。 4 若AVDD < 2.0 V且ADCxMDE = 0x61，则输入范围为±8.715 mV。 5 ADCxMDE = 0x69设置PGA的增益为64、调制器增益为2。调制器增益为2则通过调节调制器内的采样电容实现。ADCxMDE = 0x71设置PGA的增益为128，调制器 增益关闭。ADCxMDE = 0x69具有稍高的噪声，但支持更宽的输入范围。 6 若AVDD < 2.0 V且ADCxMDE = 0x71，则输入范围为±3.828 mV。 1 Rev. C | Page 11 of 24 ADuCM360/ADuCM361 表4. 正常模式下的典型输出均方根噪声有效位数，采用内部基准电压(1.2 V)，增益 = 1、2、4、8和16 不同输入电压范围和增益的有效位数(ENOB)1 更新速率 (Hz) 3.53 斩波/Sinc 开启/Sinc3 30 关闭/Sinc3 50 关闭/Sinc3 100 关闭/Sinc3 488 关闭/Sinc4 976 关闭/Sinc4 1953 关闭/Sinc4 3906 关闭/Sinc4 1 增益 = 1、±VREF、 ADCxMDE = 0x01 21.1 (18.4 p-p) 20.1 (17.4 p-p) 19.3 (16.6 p-p) 18.7 (16.0 p-p) 17.9 (15.2 p-p) 17.4 (14.7 p-p) 16.9 (14.2 p-p) 15.1 (12.4 p-p) 增益 = 2、±500 mV、 ADCxMDE = 0x11 21.1 (18.4 p-p) 19.5 (16.8 p-p) 19.25 (16.5 p-p) 18.66 (15.9 p-p) 17.7 (15.0 p-p) 17.2 (14.5 p-p) 16.6 (13.9 p-p) 14.8 (12.0 p-p) 增益 = 4、±250 mV、 ADCxMDE = 0x21 21.1 (18.3 p-p) 19.6 (16.9 p-p) 19.2 (16.5 p-p) 18.75 (16.0 p-p) 17.8 (15.1 p-p) 17.2 (14.5 p-p) 16.7 (14.0 p-p) 14.9 (12.2 p-p) 增益 = 8、±125 mV、 ADCxMDE = 0x31 20.8 (18.1 p-p) 19.4 (16.6 p-p) 19.0 (16.3 p-p) 18.6 (15.9 p-p) 17.55 (14.8 p-p) 17.2 (14.4 p-p) 16.55 (13.8 p-p) 14.8 (12.1 p-p) 增益 = 16、±62.5 mV、 ADCxMDE = 0x41 20.7 (18.0 p-p) 19.1 (16.4 p-p) 18.7 (16.0 p-p) 18.3 (15.6 p-p) 17.3 (14.5 p-p) 16.8 (14.1 p-p) 16.3 (13.6 p-p) 14.6 (11.9 p-p) 均方根噪声位可通过下式算得：log2 ((2 × 输入范围)/均方根噪声)；p-p位可通过下式算得：log2 ((2 × 输入范围)/(6.6 × 均方根噪声))。 表5. 正常模式下的典型输出均方根噪声有效位数，采用内部基准电压(1.2 V)，增益 = 32、64和128 更新速率 (Hz) 3.53 斩波/Sinc 开启/Sinc3 30 关闭/Sinc3 50 关闭/Sinc3 100 关闭/Sinc3 488 关闭/Sinc4 976 关闭/Sinc4 1953 关闭/Sinc4 3906 关闭/Sinc4 1 增益 = 32、 ±37.5mV、 ADCxMDE= 0x49 19.8 (17.1 p-p) 18.2 (15.5 p-p) 18.0 (15.2 p-p) 17.4 (14.7 p-p) 16.4 (13.7 p-p) 15.9 (13.2 p-p) 15.1 (12.4 p-p) 13.2 (10.5 p-p) 不同输入电压范围和增益的有效位数(ENOB)1 增益 = 32、 增益 = 64、 增益 = 64、 增益 = 128、 ±22.18 mV、 ±18.75 mV、 ±10.3125 mV、 ±9.375 mV、 ADCxMDE = ADCxMDE = ADCxMDE = ADCxMDE = 0x51 0x59 0x61 0x69 19.4 18.7 18.5 18.0 (16.7 p-p) (16.0 p-p) (15.8 p-p) (15.3 p-p) 17.75 17.3 17.0 16.45 (15.0 p-p) (14.6 p-p) (14.25 p-p) (13.7 p-p) 17.5 16.93 16.6 16.2 (14.8 p-p) (14.2 p-p) (13.86 p-p) (13.5 p-p) 17.1 16.4 16.2 15.6 (14.35 p-p) (13.7 p-p) (13.5 p-p) (12.9 p-p) 16.0 15.4 15.1 14.6 (13.3 p-p) (12.7 p-p) (12.4 p-p) (11.9 p-p) 15.6 14.91 14.8 14.2 (12.85 p-p) (12.2 p-p) (12.0 p-p) (11.5 p-p) 15.05 14.4 14.1 13.6 (12.3 p-p) (11.6 p-p) (11.4 p-p) (10.9 p-p) 14.0 13.1 13.8 12.8 (11.3 p-p) (10.4 p-p) (11.1 p-p) (10.1 p-p) 均方根噪声位可通过下式算得：log2 ((2 × 输入范围)/均方根噪声)；p-p位可通过下式算得：log2 ((2 × 输入范围)/(6.6 × 均方根噪声))。 Rev. C | Page 12 of 24 增益 = 128、 ±3.98 mV、 ADCxMDE = 0x71 17.2 (14.5 p-p) 15.6 (12.9 p-p) 15.3 (12.55 p-p) 15.0 (12.2 p-p) 13.8 (11.0 p-p) 13.4 (10.75 p-p) 13.0 (10.2 p-p) 12.5 (9.75 p-p) ADuCM360/ADuCM361 外部基准电压(2.5 V) 表6到表9提供采用外部基准电压源(2.5 V)时ADC0和ADC1的均方根噪声规格。表6和表7列出了针对两个ADC的不同增益和输出 更新速率时的均方根噪声值。表8和表9列出了两个ADC在正常模式下，不同增益和输出更新速率情况下的典型输出均方根噪声 有效位数(ENOB)。(括号中的数字表示p-p ENOB) 表6. 均方根噪声与增益和输出更新速率的关系，采用外部基准电压(2.5 V)，增益 = 1、2、4、8和16 均方根噪声(µV) 更新速率 (Hz) 3.53 30 50 100 488 976 1953 3906 斩波/Sinc 开启/Sinc3 关闭/Sinc3 关闭/Sinc3 关闭/Sinc3 关闭/Sinc4 关闭/Sinc4 关闭/Sinc4 关闭/Sinc4 ADCFLT 寄存器值 0x8D7C 0x007E 0x007D 0x004D 0x100F 0x1007 0x1003 0x1001 增益 = 1、±VREF、 ADCxMDE = 0x01 1.1 3 3.9 5.2 9.3 12.5 20.0 140.0 增益 = 2、±500 mV、 增益 = 4、±250 mV、 增益 = 8、±125 mV、 增益=16、±62.5mV、 ADCxMDE = 0x11 ADCxMDE = 0x21 ADCxMDE = 0x31 ADCxMDE = 0x41 0.5 0.27 0.17 0.088 1.4 0.85 0.44 0.27 2.2 0.92 0.46 0.3 2.8 1.25 0.63 0.38 5.0 2.5 1.2 0.75 7 3.5 1.75 1.2 10 5.7 2.6 1.71 70.0 35.0 17.2 8.9 表7. 均方根噪声与增益和输出更新速率的关系，采用外部基准电压(2.5 V)，增益 = 32、64和128 更新速率 (Hz) 3.53 30 50 100 488 976 1953 3906 斩波/Sinc 开启/Sinc3 关闭/Sinc3 关闭/Sinc3 关闭/Sinc3 关闭/Sinc4 关闭/Sinc4 关闭/Sinc4 关闭/Sinc4 ADCFLT 寄存器值 0x8D7C 0x007E 0x007D 0x004D 0x100F 0x1007 0x1003 0x1001 增益 = 321， ±62.5 mV， ADCxMDE = 0x49 0.076 0.21 0.265 0.37 0.73 1.1 2.05 9.4 增益 = 321, 2， ±22.18 mV， ADCxMDE = 0x51 0.07 0.22 0.21 0.32 0.7 0.83 1.3 4.8 均方根噪声(µV) 增益 = 643, 4， 增益 = 643， ±22.18 mV， ±10.3125 mV， ADCxMDE = ADCxMDE = 0x59 0x61 0.088 0.06 0.21 0.19 0.27 0.2 0.366 0.28 0.73 0.57 1.01 0.77 1.6 1.24 5.1 2.65 增益 = 1285， ±10.3125 mV， ADCxMDE = 0x69 0.068 0.175 0.225 0.32 0.64 0.89 1.3 3.2 增益 = 1285, 6， ±3.98 mV， ADCxMDE = 0x71 0.058 0.17 0.19 0.26 0.5 0.75 1.1 1.88 ADCxMDE = 0x49设置PGA的增益为16、调制器增益为2。调制器增益为2则通过调节调制器内的采样电容实现。ADCxMDE = 0x51设置PGA的增益为32，调制器 增益关闭。ADCxMDE = 0x49具有稍高的噪声，但支持更宽的输入范围。 2 若AVDD < 2.0 V且ADCxMDE = 0x51，则输入范围为±17.5 mV。 3 ADCxMDE = 0x59设置PGA的增益为32、调制器增益为2。调制器增益为2则通过调节调制器内的采样电容实现。ADCxMDE = 0x61设置PGA的增益为64，调制器 增益关闭。ADCxMDE = 0x59具有稍高的噪声，但支持更宽的输入范围。 4 若AVDD < 2.0 V且ADCxMDE = 0x61，则输入范围为±8.715 mV。 5 ADCxMDE = 0x69设置PGA的增益为64、调制器增益为2。调制器增益为2则通过调节调制器内的采样电容实现。ADCxMDE = 0x71设置PGA的增益为128，调制器 增益关闭。ADCxMDE = 0x69具有稍高的噪声，但支持更宽的输入范围。 6 若AVDD < 2.0 V且ADCxMDE = 0x71，则输入范围为±3.828 mV。 1 Rev. C | Page 13 of 24 ADuCM360/ADuCM361 表8. 正常模式下的典型输出均方根噪声有效位数，采用外部基准电压(2.5 V)，增益 = 1、2、4、8和16 不同输入电压范围和增益的有效位数(ENOB)1 更新速率 (Hz) 3.53 斩波/Sinc 开启/Sinc3 30 关闭/Sinc3 50 关闭/Sinc3 100 关闭/Sinc3 488 关闭/Sinc4 976 关闭/Sinc4 1953 关闭/Sinc4 3906 关闭/Sinc4 1 增益 = 1、±VREF、 ADCxMDE = 0x01 22.1 (19.4 p-p) 20.7 (18.0 p-p) 20.3 (17.6 p-p) 19.9 (17.2 p-p) 19.0 (16.3 p-p) 18.6 (15.9 p-p) 17.9 (15.2 p-p) 15.1 (12.4 p-p) 增益 = 2、±500 mV、 ADCxMDE = 0x11 20.9 (18.2 p-p) 19.4 (16.7 p-p) 18.8 (16.1 p-p) 18.4 (15.7 p-p) 17.6 (14.9 p-p) 17.1 (14.4 p-p) 16.6 (13.9 p-p) 13.8 (11.1 p-p) 增益 = 4、±250 mV、 ADCxMDE = 0x21 20.8 (18.1 p-p) 19.2 (16.4 p-p) 19.05 (16.3 p-p) 18.6 (15.9 p-p) 17.6 (14.9 p-p) 17.1 (14.4 p-p) 16.4 (13.7 p-p) 13.8 (11.1 p-p) 增益 = 8、±125 mV、 ADCxMDE = 0x31 20.5 (17.7 p-p) 19.1 (16.4 p-p) 19.05 (16.3 p-p) 18.6 (15.9 p-p) 17.7 (14.9 p-p) 17.1 (14.4 p-p) 16.55 (13.8 p-p) 13.8 (11.1 p-p) 增益 = 16、±62.5 mV、 ADCxMDE = 0x41 20.43 (17.7 p-p) 18.82 (16.1 p-p) 18.66 (15.9 p-p) 18.32 (15.6 p-p) 17.34 (14.6 p-p) 16.66 (13.9 p-p) 16.15 (13.4 p-p) 13.77 (11.05 p-p) 均方根位可根据下式算得：log2 ((2 × 输入范围)/均方根噪声)；p-p位可通过下式算得：log2 ((2 × 输入范围)/(6.6 × 均方根噪声))。 表9. 正常模式下的典型输出均方根噪声有效位数，采用外部基准电压(2.5 V)，增益 = 32、64和128 更新速率 (Hz) 3.53 斩波/Sinc 开启/Sinc3 30 关闭/Sinc3 50 关闭/Sinc3 100 关闭/Sinc3 488 关闭/Sinc4 976 关闭/Sinc4 1953 关闭/Sinc4 3906 关闭/Sinc4 1 增益 = 32、 ±62.5 mV、 ADCxMDE = 0x49 19.6 (16.9 p-p) 18.2 (15.5 p-p) 17.8 (15.1 p-p) 17.4 (14.6 p-p) 16.4 (13.7 p-p) 15.8 (13.1 p-p) 14.9 (12.1 p-p) 12.7 (10.0 p-p) 不同输入电压范围和增益的有效位数(ENOB)1 增益 = 128、 增益 = 32、 增益 = 64、 增益 = 64、 ±10.3125mV、 ±22.18 mV、 ±22.18 mV、 ±10.3125 mV、 ADCxMDE ADCxMDE ADCxMDE ADCxMDE = 0x69 = 0x51 = 0x59 = 0x61 19.3 18.4 18.4 17.8 (16.55 p-p) (15.7 p-p) (15.7 p-p) (15.1 p-p) 17.6 17.2 16.7 16.4 (14.9 p-p) (14.5 p-p) (14.0 p-p) (13.7 p-p) 17.7 16.8 16.65 16.1 (15.0 p-p) (14.1 p-p) (13.9 p-p) (13.4 p-p) 17.1 16.4 16.2 15.6 (14.35 p-p) (13.7 p-p) (13.4 p-p) (12.85 p-p) 16.0 15.4 15.1 14.6 (13.2 p-p) (12.7 p-p) (12.4 p-p) (11.85 p-p) 15.7 14.9 14.7 14.1 (13.0 p-p) (12.2 p-p) (12.0 p-p) (11.4 p-p) 15.1 14.25 14.0 13.55 (12.3 p-p) (11.5 p-p) (11.3 p-p) (10.8 p-p) 13.2 12.6 12.9 12.25 (10.4 p-p) (9.9 p-p) (10.2 p-p) (9.5 p-p) 均方根噪声位可通过下式算得：log2 ((2 × 输入范围)/均方根噪声)；p-p位可通过下式算得：log2 ((2 × 输入范围)/(6.6 × 均方根噪声))。 Rev. C | Page 14 of 24 增益 = 128、 ±3.98 mV、 ADCxMDE = 0x71 17.1 (14.3 p-p) 15.5 (12.8 p-p) 15.35 (12.6 p-p) 14.9 (12.2 p-p) 14.0 (11.2 p-p) 13.4 (10.6 p-p) 12.8 (10.1 p-p) 12.0 (9.3 p-p) ADuCM360/ADuCM361 I2C时序规格 根据I2C总线规范，每条I2C总线线路上的容性负载(CB)最大为400 pF。通过设计保证I2C时序，但未经生产测试。 表10. 快速模式下I2C时序(400 kHz) 参数 tL tH tSHD tDSU tDHD tRSU tPSU tBUF tR tF tSUP 描述 串行时钟(SCL)低电平脉宽 SCL高电平脉宽 起始条件保持时间 数据建立时间 数据保持时间 重复起始建立时间 停止条件的建立时间 一个结束条件和起始条件之间的总线空闲时间 SCL和串行数据(SDA)的上升时间 SCL和SDA的下降时间 抑制尖峰的脉冲宽度 最小值 1300 600 600 100 0 600 600 最大值 20 + 0.1 CB 20 + 0.1 CB 0 300 300 50 最小值 4.7 4.0 4.7 250 0 4.0 4.0 4.7 最大值 单位 ns ns ns ns ns ns ns ns ns ns ns 表11. 标准模式下I2C时序(100 kHz) 参数 tL tH tSHD tDSU tDHD tRSU tPSU tBUF tR tF 描述 SCL低电平脉宽 SCL高电平脉宽 起始条件保持时间 数据建立时间 数据保持时间 重复起始建立时间 停止条件的建立时间 一个结束条件和起始条件之间的总线空闲时间 SCL和SDA的上升时间 SCL和SDA的下降时间 图3. I 2C兼容接口时序 Rev. C | Page 15 of 24 1 300 单位 μs ns μs ns μs μs μs μs μs ns ADuCM360/ADuCM361 SPI时序规格 表12. SPI主机模式时序 参数 tSL tSH tDAV tDOSU tDSU tDHD tDF tDR tSR tSF 1 描述 SCLK低电平脉宽1 SCLK高电平脉宽1 SCLK边沿之后数据输出有效时间 SCLK边沿之前数据输出建立时间1 SCLK边沿之前数据输入建立时间 SCLK边沿之后数据输入保持时间 数据输出下降时间 数据输出上升时间 SCLK上升时间 SCLK下降时间 最小值 典型值 (SPIDIV + 1) × tUCLK (SPIDIV + 1) × tUCLK 0 最大值 12 12 12 12 35.5 35.5 35.5 35.5 35.5 58.7 16 tUCLK = 62.5 ns。它对应位于时钟分频器之前的内部16 MHz时钟。 图4. SPI主机定时(相位模式 = 1) 图5. SPI主机定时(相位模式 = 0) Rev. C | Page 16 of 24 单位 ns ns ns ns ns ns ns ns ns ns ADuCM360/ADuCM361 表13. SPI从机模式时序 参数 tCS 描述 CS 至SCLK边沿 tSL tSH tDAV tDSU tDHD tDF tDR tSR tSF tDOCS tSFS SCLK低电平脉宽1 SCLK高电平脉宽1 SCLK边沿之后数据输出有效时间 SCLK边沿之前数据输入建立时间 SCLK边沿之后数据输入保持时间 数据输出下降时间 数据输出上升时间 SCLK上升时间 SCLK下降时间 CS边沿之后数据输出有效 CS 在SCLK沿后变高 1 最小值 62.5 62.5 典型值 最大值 (SPIDIV + 1) × tUCLK (SPIDIV + 1) × tUCLK 49.1 20.2 10.1 12 12 12 12 0 tUCLK = 62.5 ns。它对应位于时钟分频器之前的内部16 MHz时钟。 图6. SPI从机定时(相位模式 = 1) 图7. SPI从机定时(相位模式 = 0) Rev. C | Page 17 of 24 35.5 35.5 35.5 35.5 25 单位 ns ns ns ns ns ns ns ns ns ns ns ns ADuCM360/ADuCM361 绝对最大额定值 热阻 表14 参数 AVDD至AGND IOVDD至DGND AGND至DGND AVDD至DVDD 数字输入电压至DGND 数字输出电压至DGND 模拟输入至AGND 工作温度范围 存储温度范围 结温 ESD额定值，所有引脚 人体模型(HBM) 场感应充电器件模型(FICDM) ±2.5 kV ±1 kV 回流焊峰值温度 锡铅体系(10秒至30秒) 无铅组装(20秒至40秒) 240°C 260°C θJA针对最差条件；即器件焊接在电路板上以实现表贴封装。 额定值 −0.3 V至+3.96 V −0.3 V至+3.96 V −0.3 V至+0.3 V −0.3 V至+0.3 V −0.3 V至+3.96 V −0.3 V至+3.96 V −0.3 V至+3.96 V −40°C 至+125°C −65°C至+150°C 150°C 表15. 热阻 封装类型 48引脚 LFCSP_WQ θJA 27 单位 °C/W ESD警告 ESD(静电放电)敏感器件。 带电器件和电路板可能会在没有察觉的情况下放电。 尽管本产品具有专利或专有保护电路，但在遇到高能 量ESD时，器件可能会损坏。因此，应当采取适当的 ESD防范措施，以避免器件性能下降或功能丧失。 注意，超出上述绝对最大额定值可能会导致器件永久性损 坏。这只是额定最值，并不能以这些条件或者在任何其它 超出本技术规范操作章节中所示规格的条件下，推断器件 能否正常工作。长期在绝对最大额定值条件下工作会影响 器件的可靠性。 Rev. C | Page 18 of 24 ADuCM360/ADuCM361 48 47 46 45 44 43 42 41 40 39 38 37 SWDIO SWCLK P2.0/SCL/UARTCLK P1.7/IRQ7/PWM5/CS0 P1.6/IRQ6/PWM4/MOSI0 P1.5/IRQ5/PWM3/SCLK0 P1.4/PWM2/MISO0 P1.3/PWM1/DSR P1.2/PWM0/RI P1.1/IRQ4/PWMTRIP/DTR P1.0/IRQ3/PWMSYNC/EXTCLK IOVDD 引脚配置和功能描述 ADuCM360/ ADuCM361 TOP VIEW (Not to Scale) 36 35 34 33 32 31 30 29 28 27 26 25 P0.7/POR/SOUT P0.6/IRQ2/SIN P0.5/CTS/IRQ1 P0.4/RTS/ECLKO P0.3/IRQ0/CS1 P0.2/MOSI1/SDA/SOUT P0.1/SCLK1/SCL/SIN P0.0/MISO1 AIN11/VBIAS1 AIN10 AIN9/DACBUFF+ AIN8/EXTREF2IN– NOTES 1. THE LFCSP HAS AN EXPOSED PAD THAT MUST BE SOLDERED TO A METAL PLATE ON THE PCB FOR MECHANICAL REASONS AND TO DGND. 09743-007 GND_SW VREF+ VREF– AGND AVDD AVDD_REG DAC INT_REF IREF AIN5/IEXC AIN6/IEXC AIN7/VBIAS0/IEXC/EXTREF2IN+ 13 14 15 16 17 18 19 20 21 22 23 24 RESET 1 P2.1/SDA/UARTDCD 2 P2.2/BM 3 XTALO 4 XTALI 5 IOVDD 6 DVDD_REG 7 AIN0 8 AIN1 9 AIN2 10 AIN3 11 AIN4/IEXC 12 图8. 引脚配置 表16. 引脚功能描述 引脚编号 1 2 3 名称 RESET P2.1/SDA/UARTDCD P2.2/BM 4 5 6 7 8 9 10 11 12 XTALO XTALI IOVDD DVDD_REG AIN0 AIN1 AIN2 AIN3 AIN4/IEXC 13 GND_SW 描述 复位引脚，低电平输入有效。提供一个内部上拉电阻。 通用输入/输出P2.1/I2C串行数据引脚/UART数据载波检测引脚。 通用输入/输出P2.2/引导模式输入检测引脚。 当该引脚在任意复位序列中及其后的较 短时间内保持低电平时，该器件进入UART下载模式。 外部晶体振荡器输出引脚。针对实时时钟的可选32.768 kHz源。 外部晶体振荡器输入引脚。针对实时时钟的可选32.768 kHz源。 数字系统电源引脚。此引脚必须通过一个0.1 µF电容连接至DGND。 此引脚必须通过一个470 nF电容连接至DGND和引脚18、AVDD_REG。 ADC模拟输入0。该引脚能够以差分或单端模式配置为任意ADC的正或负输入。 ADC模拟输入1。该引脚能够以差分或单端模式配置为任意ADC的正或负输入。 ADC模拟输入2。该引脚能够以差分或单端模式配置为任意ADC的正或负输入。 ADC模拟输入3。该引脚能够以差分或单端模式配置为任意ADC的正或负输入。 ADC模拟输入4/激励电流源该引脚能够以差分或单端模式配置为任意ADC的正或 负输入(AIN4)。该引脚还可配置为激励电流源0或激励电流源1(IEXC)的输出引脚。 传感器电源切换至模拟地基准电压。 Rev. C | Page 19 of 24 ADuCM360/ADuCM361 引脚编号 14 15 16 17 18 名称 VREF+ VREF− AGND AVDD AVDD_REG 19 20 21 DAC INT_REF IREF 22 AIN5/IEXC 23 AIN6/IEXC 24 AIN7/VBIAS0/IEXC/EXTREF2IN+ 25 AIN8/EXTREF2IN− 26 AIN9/DACBUFF+ 27 28 AIN10 AIN11/VBIAS1 29 30 P0.0/MISO1 P0.1/SCLK1/SCL/SIN 31 P0.2/MOSI1/SDA/SOUT 32 33 34 35 P0.3/IRQ0/CS1 P0.4/RTS/ECLKO P0.5/CTS/IRQ1 P0.6/IRQ2/SIN 描述 外部基准电压正输入。外部基准电压可施加在VREF+和VREF−引脚之间。 外部基准电压负输入。外部基准电压可施加在VREF+和VREF−引脚之间。 模拟系统地基准引脚。 模拟系统电源引脚。此引脚必须通过一个0.1 µF电容连接至AGND。 内部模拟稳压器电源输出。此引脚必须通过一个470 nF电容连接至AGND和引脚7、 DVDD_REG。 DAC电压输出。 内部基准电压源。此引脚必须通过一个470 nF去耦电容连接至地。 针对激励电流源的可选基准电流电阻连接。用于激励电流源的基准电流通过一个 连接至该引脚的低漂移(5 ppm/°C)外部电阻设置。 ADC模拟输入5/激励电流源该引脚能够以差分或单端模式配置为任意ADC的正或 负输入(AIN5)。该引脚还可配置为激励电流源0或激励电流源1(IEXC)的输出引脚。 ADC模拟输入6/激励电流源该引脚能够以差分或单端模式配置为任意ADC的正或 负输入(AIN6)。该引脚还可配置为激励电流源0或激励电流源1(IEXC)的输出引脚。 ADC模拟输入7/偏置电压输出/激励电流源/外部基准电压2正输入。该引脚能够以 差分或单端模式配置为任意ADC的正或负输入(AIN7)。该引脚还可配置为：模拟 输出引脚，以产生偏置电压(AVDD_REG/2的VBIAS0，VBIAS0)；激励电流源0或 激励电流源1(IEXC)的输出引脚；或外部基准电压2的正输入(EXTREF2IN+)。 ADC模拟输入8/外部基准电压2负输入。该引脚能够以差分或单端模式配置为任意 ADC的正或负输入(AIN8)。该引脚还可配置为外部基准电压2的负输入(EXTREF2IN−)。 ADC模拟输入9/DAC输出缓冲器的同相输入。该引脚能够以差分或单端模式配置为 任意ADC的正或负输入(AIN9)。当DAC配置为NPN模式时，该引脚还可配置为DAC 输出缓冲器的同相输入(DACBUFF+)。 ADC模拟输入10。该引脚能够以差分或单端模式配置为任意ADC的正或负输入。 ADC模拟输入11/偏置电压输出。该引脚能够以差分或单端模式配置为任意ADC 的正或负输入(AIN11)。该引脚还可配置为模拟输出引脚，以生成偏置电压 (AVDD_REG/2的VBIAS1，VBIAS1)。 通用输入/输出P0.0/SPI1主机输入、从机输出引脚。 通用输入/输出P0.1/SPI1串行时钟引脚/I2C串行时钟引脚/UART串行输入(UART 下载器的数据输入) 通用输入/输出P0.2/SPI1主机输出、从机输入引脚/I2C串行数据引脚/UART串行 输出(UART下载器的数据输出)。 通用输入/输出P0.3/外部中断请求0/SPI1芯片选择引脚(低电平有效)。 通用输入/输出P0.4/UART请求发送信号/用于测试的外部时钟输出引脚。 通用输入/输出P0.5/UART清零发送信号/外部中断请求1。 通用输入/输出P0.6/外部中断请求2/UART串行输入。 UART下载器不使用。 36 37 38 39 40 41 42 P0.7/POR/SOUT IOVDD P1.0/IRQ3/PWMSYNC/EXTCLK P1.1/IRQ4/PWMTRIP/DTR P1.2/PWM0/RI P1.3/PWM1/DSR P1.4/PWM2/MISO0 通用输入/输出P0.7/上电复位引脚(高电平有效)/UART串行输出。 UART下载器不使用。 数字系统电源引脚。此引脚必须通过一个0.1 µF电容连接至DGND。 通用输入/输出P1.0/外部中断请求3/PWM外部同步输入/外部时钟输入引脚。 通用输入/输出P1.1/外部中断请求4/PWM外部触发输入/UART数据终端就绪引脚。 通用输入/输出P1.2/PWM0输出/UART响铃指示引脚。 通用输入/输出P1.3/PWM1输出/UART数据设置就绪引脚。 通用输入/输出P1.4/PWM2输出/SPI0主机输入、从机输出引脚。 Rev. C | Page 20 of 24 ADuCM360/ADuCM361 引脚编号 43 44 45 46 47 48 名称 P1.5/IRQ5/PWM3/SCLK0 P1.6/IRQ6/PWM4/MOSI0 P1.7/IRQ7/PWM5/CS0 P2.0/SCL/UARTCLK SWCLK SWDIO EP 描述 通用输入/输出P1.5/外部中断请求5/PWM3输出/SPI0串行时钟引脚。 通用输入/输出P1.6/外部中断请求6/PWM4输出/SPI0主机输出、从机输入引脚。 通用输入/输出P1.7/外部中断请求7/PWM5输出/SPI0芯片选择引脚(低电平有效)。 通用输入/输出P2.0/I2C串行时钟引脚/仅用于UART模块的输入时钟引脚。 串行线路调试时钟输入引脚。 串行线路调试数据输入/输出引脚。 裸露焊盘。LFCSP具有裸露焊盘，出于机械方面的考虑，必须将其焊接在PCB的 金属片及DGND上。 Rev. C | Page 21 of 24 ADuCM360/ADuCM361 典型性能参数 图9. 输入电流与共模电压(VCM )的关系，增益 = 4、 ADC输入 = 250 mV、AVDD = 3.6 V、TA = 25°C、 VCM = ((AIN+) + (AIN−))/2 图12. VBIAS输出设置时间与负载电容的关系， TA = 25°C、IOVDD和AVDD = 3.3 V 图10. 输入电流与共模电压(VCM )的关系，增益 = 128、 ADC输入 = 7.8125 mV、AVDD = 3.6 V、TA = 25°C、 VCM = ((AIN+) + (AIN−))/2 图13. 数字输入引脚上拉电阻值与施加在数字引脚上电压 的关系，TA = 25°C，IOVDD = 3.4 V 图11. ADC代码(十进制数值)与芯片温度的关系，测量仅 针对温度传感器 图14 数字输入引脚上拉电阻值与施加在数字引脚上电压的 关系，TA = 25°C，IOVDD = 1.8 V Rev. C | Page 22 of 24 ADuCM360/ADuCM361 典型系统配置 图15显示ADuCM360/ADuCM361的典型配置。该图展示了某些硬件考虑因素。LFCSP封装的底部具有裸露焊盘，出于机械方 面的考虑，必须将其焊接在PCB的金属片及DGND上。PCB上的金属片可以连接到地。AVDD_REG和DVDD_REG引脚上的0.47 µF 电容应尽可能靠近引脚放置。在高噪声环境下，可添加一个额外的1 nF电容至IOVDD和AVDD。 图15. 典型系统配置 Rev. C | Page 23 of 24 ADuCM360/ADuCM361 外形尺寸 图16. 48引脚引脚架构芯片级封装 [LFCSP_WQ] 7 mm x 7 mm，超薄体 (CP-48-4) 尺寸单位：mm 订购指南 型号1 ADuCM360BCPZ128 ADuCM360BCPZ128-R7 ADuCM361BCPZ128 ADuCM361BCPZ128-R7 EVAL-ADuCM360QSPZ 1 ADC 双路24 双路24 双路24 双路24 闪存/SRAM 128 128 128 128 温度范围 −40°C至+125°C −40°C至+125°C −40°C至+125°C −40°C至+125°C Z = 符合RoHS标准的器件。 I2C指最初由Philips Semiconductors(现为NXP Semiconductors)开发的一种通信协议。 ©2012–2014 Analog Devices, Inc. All rights reserved. Trademarks and registered trademarks are the property of their respective owners. D09743sc-0-10/14(C) Rev. C | Page 24 of 24 封装描述 48引脚 LFCSP_WQ 48引脚 LFCSP_WQ 48引脚 LFCSP_WQ 48引脚 LFCSP_WQ AduCM360 QuickStart Plus开发系统 封装选项 CP-48-4 CP-48-4 CP-48-4 CP-48-4 订购数量 750 750