ADUM1410BRWZ-RL

四通道数字隔离器 ADuM1410/ADuM1411/ADuM1412 产品特性 通用多通道隔离 SPI接口/数据转换器隔离 RS-232/RS-422/RS-485收发器 工业现场总线隔离 ADuM1410 16 VDD2 15 GND2 VIA 3 ENCODE DECODE 14 VOA VIB 4 ENCODE DECODE 13 VOB VIC 5 ENCODE DECODE 12 VOC VID 6 ENCODE DECODE 11 VOD DISABLE 7 10 CTRL2 GND1 8 9 GND2 VDD1 1 GND1 2 ADuM1411 16 VDD2 15 GND2 VIA 3 ENCODE DECODE 14 VOA VIB 4 ENCODE DECODE 13 VOB VIC 5 ENCODE DECODE 12 VOC VOD 6 DECODE ENCODE 11 VID CTRL1 7 10 CTRL2 GND1 8 9 GND2 06580-002 图1. ADuM1410 图2. ADuM1411 VDD1 1 GND1 2 ADuM1412 16 VDD2 15 GND2 VIA 3 ENCODE DECODE 14 VOA VIB 4 ENCODE DECODE 13 VOB VOC 5 DECODE ENCODE 12 VIC VOD 6 DECODE ENCODE 11 VID CTRL1 7 10 CTRL2 GND1 8 9 GND2 06580-003 应用 VDD1 1 GND1 2 06580-001 功能框图 低功耗工作 5 V电源 每个通道1.3 mA(最大值，0 Mbps至2 Mbps) 每个通道4.0 mA(最大值，10 Mbps) 3 V电源 每个通道0.8 mA(最大值，0 Mbps至2 Mbps) 每个通道1.8 mA(最大值，10 Mbps) 双向通信 3 V/5 V电平转换 工作温度最高可达：105°C 数据速率最高可达10 Mbps (NRZ) 可编程默认输出状态 高共模瞬变抗扰度：>25 kV/μs 16引脚宽体SOIC封装，符合RoHS标准 安全和法规认证 UL认证：依据UL 1577，1分钟2500 V rms CSA元件验收通知#5A VDE合格证书 DIN V VDE V 0884-10 (VDE V 0884-10): 2006-12 VIORM = 560 V峰值 TÜV认证：IEC/EN 60950-1 图3. ADuM1412 概述 ADuM141x1是采用ADI公司iCoupler®技术的四通道数字隔离 器。这些隔离器件将高速CMOS与单芯片空芯变压器技术 融为一体，具有优于光耦合器等替代器件的出色性能特征。 iCoupler器件不用LED和光电二极管，因而不存在一般与光 耦合器相关的设计困难。简单的iCoupler数字接口和稳定的 性能特征，可消除光耦合器通常具有的电流传输比不确定、 非线性传递函数以及温度和使用寿命影响等问题。这些 iCoupler产品不需要外部驱动器和其它分立器件。此外，在 信号数据速率相当的情况下，iCoupler器件的功耗只有光耦 合器的1/10至1/6。 1 ADuM141x隔离器提供四个独立的隔离通道，支持多种通 道配置和最高达10 Mbps的数据速率(请参考“订购指南”)。所 有型号均可采用2.7 V至5.5 V电源电压工作，与低压系统兼 容，并且能够跨越隔离栅实现电压转换功能。所有产品均 有默认输出控制引脚。利用该引脚，用户可以定义无输入 电源时输出所采取的逻辑状态。与其它光耦合器不同， ADuM141x隔离器具有已取得专利的刷新特性，可确保不 存在输入逻辑转换时及上电/关断条件下的直流正确性。 受美国专利5,952,849号、6,873,065号、6,903,578号和7,075,329号保护。 Rev. J Document Feedback Information furnished by Analog Devices is believed to be accurate and reliable. However, no responsibility is assumed by Analog Devices for its use, nor for any infringements of patents or other rights of third parties that may result from its use. Specifications subject to change without notice. No license is granted by implication or otherwise under any patent or patent rights of Analog Devices. Trademarks and registered trademarks are the property of their respective owners. One Technology Way, P.O. Box 9106, Norwood, MA 02062-9106, U.S.A. Tel: 781.329.4700 ©2005–2014 Analog Devices, Inc. All rights reserved. Technical Support www.analog.com ADI中文版数据手册是英文版数据手册的译文，敬请谅解翻译中可能存在的语言组织或翻译错误，ADI不对翻译中存在的差异或由此产生的错误负责。如需确认任何词语的准确性，请参考ADI提供 的最新英文版数据手册。 ADuM1410/ADuM1411/ADuM1412 目录 产品特性 ......................................................................................... 1 应用.................................................................................................. 1 功能框图 ......................................................................................... 1 概述.................................................................................................. 1 修订历史 ......................................................................................... 2 技术规格 ......................................................................................... 3 电气特性—5 V电源................................................................. 3 电气特性—3 V电源................................................................. 5 电气特性—5 V/3 V或3 V/5 V混合电源 .............................. 7 封装特性.................................................................................. 10 法规信息.................................................................................. 10 隔离和安全相关特性............................................................ 10 DIN V VDE V 0884-10 (VDE V 0884-10)： 2006-12隔离特性.................................................................... 11 建议工作条件 ......................................................................... 11 绝对最大额定值.......................................................................... 12 ESD警告................................................................................... 12 引脚配置和功能描述 ................................................................. 13 典型性能参数 .............................................................................. 17 应用信息 ....................................................................................... 19 印刷电路板布局..................................................................... 19 传播延迟相关参数 ................................................................ 19 直流正确性和磁场抗扰度 ................................................... 19 功耗 .......................................................................................... 20 隔离寿命.................................................................................. 20 外形尺寸 ....................................................................................... 22 订购指南.................................................................................. 22 修订历史 2014年4月—修订版I至修订版J 更改表5 ......................................................................................... 10 2012年3月—修订版H至修订版I 为特性部分的“安全和法规认证”创建超链接 ........................ 1 更改印刷电路板布局部分 ........................................................ 19 2010年11月—修订版G至修订版H 特性部分增加TÜV认证 .............................................................. 1 表5增加TÜV栏............................................................................ 10 2007年6月—修订版F至修订版G 全面更新VDE认证 ....................................................................... 1 更改特性和应用部分 ................................................................... 1 更改表1中的直流规格................................................................. 3 更改表2中的直流规格................................................................. 5 更改表3中的直流规格................................................................. 7 更改法规信息部分 ..................................................................... 10 增加表10 ....................................................................................... 12 增加隔离寿命部分 ..................................................................... 21 2007年2月—修订版E至修订版F 增加ADuM1410ARWZ ..........................................................通篇 引脚名称CTRL统一更新为CTRL2............................................ 1 更改订购指南 .............................................................................. 21 2006年10月—修订版D至修订版E 增加ADuM1411和ADuM1412 .............................................通篇 删除ADuM1310.......................................................................通篇 更改“特性”...................................................................................... 1 更改技术规格部分 ....................................................................... 3 更新外形尺寸 .............................................................................. 20 更改“订购指南”............................................................................20 2006年3月—修订版C至修订版D 增加注释1并更改图2 ................................................................... 1 更改绝对最大额定值 ................................................................. 11 2005年11月—修订版C：初始版 Rev. J | Page 2 of 24 ADuM1410/ADuM1411/ADuM1412 技术规格 电气特性——5 V电源 4.5 V ≤ VDD1 ≤ 5.5 V，4.5 V ≤ VDD2 ≤ 5.5 V；所有最大值/最小值适用于整个推荐的工作范围，除非另有说明；所有典型值相 对于TA = 25°C、VDD1 = VDD2 = 5 V而言。所有电压均参照其各自的地。 表1. 参数 直流规格 每个通道的输入电源电流，静态 每个通道的输出电源电流，静态 ADuM1410，总电源电流，四通道1 DC至2 Mbps VDD1电源电流 VDD2电源电流 10 Mbps(仅BRWZ版本) VDD1电源电流 VDD2电源电流 ADuM1411，总电源电流，四通道1 DC至2 Mbps VDD1电源电流 VDD2电源电流 10 Mbps(仅BRWZ版本) VDD1电源电流 VDD2电源电流 ADuM1412，总电源电流，四通道1 DC至2 Mbps VDD1或VDD2电源电流 10 Mbps(仅BRWZ版本) VDD1或VDD2电源电流 所有型号 输入电流 逻辑高电平输入阈值 逻辑低电平输入阈值 逻辑高电平输出电压 逻辑低电平输出电压 符号 最小值 典型值 最大值 单位 测试条件 IDDI (Q) IDDO (Q) 0.50 0.38 0.73 0.53 mA mA IDD1 (Q) IDD2 (Q) 2.4 1.2 3.2 1.6 mA mA DC至1 MHz逻辑信号频率 DC至1 MHz逻辑信号频率 IDD1 (10) IDD2 (10) 8.8 2.8 12 4.0 mA mA 5 MHz逻辑信号频率 5 MHz逻辑信号频率 IDD1 (Q) IDD2 (Q) 2.2 1.8 2.8 2.4 mA mA DC至1 MHz逻辑信号频率 DC至1 MHz逻辑信号频率 IDD1 (10) IDD2 (10) 5.4 3.8 7.6 5.3 mA mA 5 MHz逻辑信号频率 5 MHz逻辑信号频率 IDD1 (Q), IDD2 (Q) 2.0 2.6 mA DC至1 MHz逻辑信号频率 IDD1 (10), IDD2 (10) 4.6 6.5 mA 5 MHz逻辑信号频率 +0.01 +10 µA 0 V ≤ VIA, VIB, VIC, VID ≤ VDD1 or VDD2, 0 V ≤ VCTRL1, VCTRL2 ≤ VDD1 or VDD2, 0 V ≤ VDISABLE ≤ VDD1 IIA, IIB, IIC, IID, ICTRL1, ICTRL2, IDISABLE VIH VIL VOAH, VOBH, VOCH, VODH VOAL, VOBL, VOCL, VODL −10 2.0 0.8 (VDD1 or VDD2) − 0.1 5.0 (VDD1 or VDD2) − 0.4 4.8 0.0 0.04 0.2 Rev. J | Page 3 of 24 0.1 0.1 0.4 V V V V V V V IOx = −20 µA, VIx = VIxH IOx = −4 mA, VIx = VIxH IOx = 20 µA, VIx = VIxL IOx = 400 µA, VIx = VIxL IOx = 4 mA, VIx = VIxL ADuM1410/ADuM1411/ADuM1412 参数 开关规格 ADuM141xARWZ 最小脉冲宽度2 最大数据速率3 传播延迟4 脉冲宽度失真，|tPLH − tPHL|4 传播延迟偏斜5 通道间匹配6 ADuM141xBRWZ 最小脉冲宽度2 最大数据速率3 传播延迟4 脉冲宽度失真，|tPLH − tPHL|4 温度变化率 传播延迟偏斜5 通道间匹配，同向通道6 通道间匹配，反向通道6 所有型号 输出上升/下降时间(10%至90%) 逻辑高电平输出时的共模瞬变 抗扰度7 逻辑低电平输出时的共模瞬变 抗扰度7 刷新速率 输入使能时间8 输入禁用时间8 每个通道的输入动态电源电流9 每个通道的输出动态电源电流9 1 2 3 4 5 6 7 8 9 符号 最小值 典型值 最大值 PW tPHL, tPLH PWD tPSK tPSKCD/OD 1000 1 20 65 PW tPHL, tPLH PWD 100 40 50 50 100 10 20 30 50 5 5 tPSK tPSKCD tPSKOD 30 5 6 单位 测试条件 ns Mbps ns ns ns ns CL = 15 pF，CMOS信号电平 CL = 15 pF，CMOS信号电平 CL = 15 pF，CMOS信号电平 CL = 15 pF，CMOS信号电平 CL = 15 pF，CMOS信号电平 CL = 15 pF，CMOS信号电平 ns Mbps ns ns ps/°C ns ns ns CL = 15 pF，CMOS信号电平 CL = 15 pF，CMOS信号电平 CL = 15 pF，CMOS信号电平 CL = 15 pF，CMOS信号电平 CL = 15 pF，CMOS信号电平 CL = 15 pF，CMOS信号电平 CL = 15 pF，CMOS信号电平 CL = 15 pF，CMOS信号电平 CL = 15 pF，CMOS信号电平 VIx = VDD1或VDD2，VCM = 1000 V， 瞬变幅度 = 800 V VIx = 0 V, VCM = 1000 V, 瞬变幅度= 800 V tR/tF |CMH| 25 2.5 35 ns kV/µs |CML| 25 35 kV/µs fr tENABLE tDISABLE IDDI (D) 1.2 IDDO (D) 0.04 2.0 5.0 0.12 Mbps µs µs mA/ Mbps mA/ Mbps VIA、VIB、VIC、VID = 0 V或VDD1 VIA、VIB、VIC、VID = 0 V或VDD1 以相同数据速率工作时，所有四个通道的电源电流值合并。输出电源电流值是在无输出负载的条件下测得。以给定数据速率工作的各通道所消耗的电源 电 流 可 按 照 功 耗 部 分 所 述 进 行 计 算 。 关 于 无 负 载 和 有 负 载 条 件 下 每 通 道 电 源 电 流 与 数 据 速 率 的 关 系 ， 参 见 图 8至 图 10。 关 于 ADuM1410/ ADuM1411/ADuM1412通道配置下总VDD1和VDD2电源电流与数据速率的关系，参见图11至图15。 最小脉冲宽度是指保证额定脉冲宽度失真的最短脉冲宽度。 最大数据速率指保证额定脉冲宽度失真的最快数据速率。 tPHL传播延迟是从VIx信号下降沿的50％水平至VOx信号下降沿的50％水平的时间。tPLH传播延迟是从VIx信号上升沿的50％水平至VOx信号上升沿的50％水平 的时间。 tPSK指两个器件在建议工作条件范围内的相同工作温度、电源电压和输出负载下工作时测得的tPHL或tPLH的最差情况偏差。 同向通道间匹配指任意两个通道在输入位于隔离栅同一侧的条件下，其传播延迟之差的绝对值。反向通道间匹配指任意两个通道在输入位于隔离栅相反 侧的条件下，其传播延迟之差的绝对值。 |CMH|是在维持VO > 0.8 VDD2时能保持的最大共模电压压摆率。|CML|是在维持VO < 0.8 V时能保持的最大共模电压压摆率。共模电压压摆率适用于共模电压 的上升沿和下降沿。瞬变幅度是共模压摆的范围。 输入使能时间是指在没有任何输入数据逻辑转换的条件下，从VDISABLE设置为低电平到输出状态保证与输入状态匹配的时间。如果给定通道在此时间内发 生了输入数据逻辑转换，则该通道的输出将根据本数据手册的传播延迟规格，在规定的更短时间内达到正确状态。输入禁用时间是指从VDISABLE设置为高 电平到输出状态保证达到其编程输出电平(由CTRL2逻辑状态决定，见表14)的时间。 动态电源电流指信号数据速率提高1 Mbps所需的电源电流增量。关于无负载和有负载条件下每通道电源电流的信息，参见图8至图10。有关计算给定数据 速率下每通道电源电流的指导信息，请参见功耗部分。 Rev. J | Page 4 of 24 ADuM1410/ADuM1411/ADuM1412 电气特性——3 V电源 2.7 V ≤ VDD1 ≤ 3.6 V，2.7 V ≤ VDD2 ≤ 3.6 V；所有最大值/最小值适用于整个推荐的工作范围，除非另有说明；所有典型值相对于 TA = 25°C、VDD1 = VDD2 = 3.0 V而言。所有电压均参照其各自的地。 表2. 参数 直流规格 每个通道的输入电源电流，静态 每个通道的输出电源电流，静态 ADuM1410，总电源电流，四通道 DC至2 Mbps VDD1电源电流 VDD2电源电流 10 Mbps(仅BRWZ版本) VDD1电源电流 VDD2电源电流 ADuM1411，总电源电流，四通道1 DC至2 Mbps VDD1电源电流 VDD2电源电流 10 Mbps(仅BRWZ版本) VDD1电源电流 VDD2电源电流 ADuM1412，总电源电流，四通道1 DC至2 Mbps VDD1或VDD2电源电流 10 Mbps(仅BRWZ版本) VDD1或VDD2电源电流 所有型号 输入电流 逻辑高电平输入阈值 逻辑低电平输入阈值 逻辑高电平输出电压 逻辑低电平输出电压 符号 最小值 典型值 最大值 单位 测试条件 IDDI (Q) IDDO (Q) 0.25 0.19 0.38 0.33 mA mA IDD1 (Q) IDD2 (Q) 1.2 0.8 1.6 1.0 mA mA DC至1 MHz逻辑信号频率 DC至1 MHz逻辑信号频率 IDD1 (10) IDD2 (10) 4.5 1.4 6.5 1.8 mA mA 5 MHz逻辑信号频率 5 MHz逻辑信号频率 IDD1 (Q) IDD2 (Q) 1.0 0.9 1.9 1.7 mA mA DC至1 MHz逻辑信号频率 DC至1 MHz逻辑信号频率 IDD1 (10) IDD2 (10) 3.1 2.1 4.5 3.0 mA mA 5 MHz逻辑信号频率 5 MHz逻辑信号频率 IDD1 (Q), IDD2 (Q) 1.0 1.8 mA DC至1 MHz逻辑信号频率 IDD1 (10), IDD2 (10) 2.6 3.8 mA 5 MHz逻辑信号频率 µA 0 V ≤ VIA, VIB, VIC, VID ≤ VDD1 or VDD2, 0 V ≤ VCTRL1, VCTRL2 ≤ VDD1 or VDD2, 0 V ≤ VDISABLE ≤ VDD1 IIA, IIB, IIC, IID, ICTRL1, ICTRL2, IDISABLE VIH VIL VOAH, VOBH, VOCH, VODH −10 +0.01 +10 1.6 0.4 (VDD1 or VDD2) − 0.1 (VDD1 or VDD2) − 0.4 VOAL, VOBL, VOCL, VODL Rev. J | Page 5 of 24 3.0 2.8 0.0 0.04 0.2 0.1 0.1 0.4 V V V V V V V IOx = −20 µA, VIx = VIxH IOx = −4 mA, VIx = VIxH IOx = 20 µA, VIx = VIxL IOx = 400 µA, VIx = VIxL IOx = 4 mA, VIx = VIxL ADuM1410/ADuM1411/ADuM1412 参数 开关规格 ADuM141xARWZ 最小脉冲宽度2 最大数据速率3 传播延迟4 脉冲宽度失真，|tPLH − tPHL|4 传播延迟偏斜5 通道间匹配6 ADuM141xBRWZ 最小脉冲宽度2 最大数据速率3 传播延迟4 脉冲宽度失真，|tPLH − tPHL|4 温度变化率 传播延迟偏斜5 通道间匹配，同向通道6 通道间匹配，反向通道6 所有型号 输出上升/下降时间(10%至90%) 逻辑高电平输出时的共模瞬变抗扰度7 1 2 3 4 5 6 7 8 9 符号 最小值 典型值 最大值 单位 PW tPHL, tPLH PWD tPSK tPSKCD/OD 1000 1 20 75 PW tPHL, tPLH PWD 100 40 50 50 100 10 20 40 60 5 5 tPSK tPSKCD tPSKOD 30 5 6 ns Mbps ns ns ns ns CL = 15 pF，CMOS信号电平 CL = 15 pF，CMOS信号电平 CL = 15 pF，CMOS信号电平 CL = 15 pF，CMOS信号电平 CL = 15 pF，CMOS信号电平 CL = 15 pF，CMOS信号电平 ns Mbps ns ns ps/°C ns ns ns CL = 15 pF，CMOS信号电平 CL = 15 pF，CMOS信号电平 CL = 15 pF，CMOS信号电平 CL = 15 pF，CMOS信号电平 CL = 15 pF，CMOS信号电平 CL = 15 pF，CMOS信号电平 CL = 15 pF，CMOS信号电平 CL = 15 pF，CMOS信号电平 CL = 15 pF，CMOS信号电平 VIx = VDD1或VDD2，VCM = 1000 V， 瞬变幅度 = 800 V VIx = 0 V, VCM = 1000 V, 瞬变幅度= 800 V tR/tF |CMH| 25 2.5 35 ns kV/µs 逻辑低电平输出时的共模瞬变抗扰度7 |CML| 25 35 kV/µs Mbps µs µs mA/ Mbps mA/ Mbps 刷新速率 输入使能时间8 输入禁用时间8 每个通道的输入动态电源电流9 fr tENABLE tDISABLE IDDI (D) 1.1 2.0 5.0 0.07 每个通道的输出动态电源电流9 IDDO (D) 0.02 测试条件 VIA, VIB, VIC, VID = 0 V or VDD1 VIA, VIB, VIC, VID = 0 V or VDD1 以相同数据速率工作时，所有四个通道的电源电流值合并。输出电源电流值是在无输出负载的条件下测得。以给定数据速率工作的各通道所消耗的电源 电流可按照功耗部分所述进行计算。关于无负载和有负载条件下每通道电源电流与数据速率的关系，参见图8至图10。关于ADuM1410/ADuM1411/ ADuM1412通道配置下总VDD1和VDD2电源电流与数据速率的关系，参见图11至图15。 最小脉冲宽度是指保证额定脉冲宽度失真的最短脉冲宽度。 最大数据速率指保证额定脉冲宽度失真的最快数据速率。 tPHL传播延迟是从VIx信号下降沿的50％水平至VOx信号下降沿的50％水平的时间。tPLH传播延迟是从VIx信号上升沿的50％水平至VOx信号上升沿的50％水平 的时间。 tPSK指两个器件在建议工作条件范围内的相同工作温度、电源电压和输出负载下工作时测得的tPHL或tPLH的最差情况偏差。 同向通道间匹配指任意两个通道在输入位于隔离栅同一侧的条件下，其传播延迟之差的绝对值。反向通道间匹配指任意两个通道在输入位于隔离栅相反 侧的条件下，其传播延迟之差的绝对值。 |CMH|是在维持VO > 0.8 VDD2时能保持的最大共模电压压摆率。|CML|是在维持VO < 0.8 V时能保持的最大共模电压压摆率。共模电压压摆率适用于共模电压的 上升沿和下降沿。瞬变幅度是共模压摆的范围。 输入使能时间是指在没有任何输入数据逻辑转换的条件下，从VDISABLE设置为低电平到输出状态保证与输入状态匹配的时间。如果给定通道在此时间内发 生了输入数据逻辑转换，则该通道的输出将根据本数据手册的传播延迟规格，在规定的更短时间内达到正确状态。输入禁用时间是指从VDISABLE设置为高 电平到输出状态保证达到其编程输出电平(由CTRL2逻辑状态决定，见表14)的时间。 动态电源电流指信号数据速率提高1 Mbps所需的电源电流增量。关于无负载和有负载条件下每通道电源电流的信息，参见图8至图10。有关计算给定数据 速率下每通道电源电流的指导信息，请参见功耗部分。 Rev. J | Page 6 of 24 ADuM1410/ADuM1411/ADuM1412 电气特性—5 V/3 V或3 V/5 V混合电源 5 V/3 V电源：4.5 V ≤ VDD1 ≤ 5.5 V，2.7 V ≤ VDD2 ≤ 3.6 V；3 V/5 V电源：2.7 V ≤ VDD1 ≤ 3.6 V，4.5 V ≤ VDD2 ≤ 5.5 V；除非另有说明， 所有最大值/最小值适用于整个推荐的工作范围；所有典型值相对于TA = 25°C、VDD1 = 3.0 V / VDD2 = 5 V或VDD1 = 5 V / VDD2 = 3.0 V 而言。所有电压均参照其各自的地。 表3. 参数 直流规格 每个通道的输入电源电流，静态 5 V/3 V电源 3 V/5 V电源 每个通道的输出电源电流，静态 5 V/3 V电源 3 V/5 V电源 ADuM1410，总电源电流，四通道1 DC至2 Mbps VDD1电源电流 5 V/3 V电源 3 V/5 V电源 VDD2电源电流 5 V/3 V电源 3 V/5 V电源 10 Mbps(仅BRWZ版本) VDD1电源电流 5 V/3 V电源 3 V/5 V电源 VDD2电源电流 5 V/3 V电源 3 V/5 V电源 ADuM1411，总电源电流，四通道1 DC至2 Mbps VDD1电源电流 5 V/3 V电源 3 V/5 V电源 VDD2电源电流 5 V/3 V电源 3 V/5 V电源 10 Mbps(仅BRWZ版本) VDD1电源电流 5 V/3 V电源 3 V/5 V电源 VDD2电源电流 5 V/3 V电源 3 V/5 V电源 符号 最小值 典型值 最大值 单位 测试条件 0.50 0.25 0.73 0.38 mA mA 0.19 0.38 0.33 0.53 mA mA 2.4 1.2 3.2 1.6 mA mA DC至1 MHz逻辑信号频率 DC至1 MHz逻辑信号频率 0.8 1.2 1.0 1.6 mA mA DC至1 MHz逻辑信号频率 DC至1 MHz逻辑信号频率 8.6 3.4 11 6.5 mA mA 5 MHz逻辑信号频率 5 MHz逻辑信号频率 1.4 2.6 1.8 3.0 mA mA 5 MHz逻辑信号频率 5 MHz逻辑信号频率 2.2 1.0 2.8 1.9 mA mA DC至1 MHz逻辑信号频率 DC至1 MHz逻辑信号频率 0.9 1.7 1.7 2.4 mA mA DC至1 MHz逻辑信号频率 DC至1 MHz逻辑信号频率 5.4 3.1 7.6 4.5 mA mA 5 MHz逻辑信号频率 5 MHz逻辑信号频率 2.1 3.8 3.0 5.3 mA mA 5 MHz逻辑信号频率 5 MHz逻辑信号频率 IDDI (Q) IDDO (Q) IDD1 (Q) IDD2 (Q) IDD1 (10) IDD2 (10) IDD1 (Q) IDD2 (Q) IDD1 (10) IDD2 (10) Rev. J | Page 7 of 24 ADuM1410/ADuM1411/ADuM1412 参数 ADuM1412，总电源电流，四通道1 DC至2 Mbps VDD1电源电流 5 V/3 V电源 3 V/5 V电源 VDD2电源电流 5 V/3 V电源 3 V/5 V电源 10 Mbps(仅BRWZ版本) VDD1电源电流 5 V/3 V电源 3 V/5 V电源 VDD2电源电流 5 V/3 V电源 3 V/5 V电源 所有型号 输入电流 逻辑高电平输入阈值 5 V/3 V电源 3 V/5 V电源 逻辑低电平输入阈值 5 V/3 V电源 3 V/5 V电源 逻辑高电平输出电压 逻辑低电平输出电压 开关规格 ADuM141xARWZ 最小脉冲宽度2 最大数据速率3 传播延迟4 脉冲宽度失真，|tPLH − tPHL|4 传播延迟偏斜5 通道间匹配6 ADuM141xBRWZ 最小脉冲宽度2 最大数据速率3 传播延迟4 脉冲宽度失真，|tPLH − tPHL|4 温度变化率 传播延迟偏斜5 符号 最小值 典型值 最大值 单位 测试条件 IDD1 (Q) IDD2 (Q) 2.0 1.0 2.6 1.8 mA mA DC至1 MHz逻辑信号频率 DC至1 MHz逻辑信号频率 1.0 2.0 1.8 2.6 mA mA DC至1 MHz逻辑信号频率 DC至1 MHz逻辑信号频率 4.6 2.6 6.5 3.8 mA mA 5 MHz逻辑信号频率 5 MHz逻辑信号频率 2.6 4.6 3.8 6.5 mA mA 5 MHz逻辑信号频率 5 MHz逻辑信号频率 +0.01 +10 µA 0 V ≤ VIA, VIB, VIC, VID ≤ VDD1 or VDD2, 0 V ≤ VCTRL1, VCTRL2 ≤ VDD1 or VDD2, 0 V ≤ VDISABLE ≤ VDD1 IDD1 (10) IDD2 (10) IIA, IIB, IIC, IID, −10 ICTRL1, ICTRL2, IDISABLE VIH 2.0 1.6 VIL V V 0.8 0.4 VOAH, VOBH, VOCH, VODH VOAL, VOBL, VOCL, VODL (VDD1或VDD2) − 0.1 (V DD1或V DD2) (VDD1或VDD2) − 0.4 (VDD1或VDD2) − 0.2 0.0 0.1 0.04 0.1 0.2 0.4 PW tPHL, tPLH PWD tPSK tPSKCD/OD 1 25 70 PW tPHL, tPLH PWD 10 25 35 CL = 15 pF，CMOS信号电平 CL = 15 pF，CMOS信号电平 CL = 15 pF，CMOS信号电平 CL = 15 pF，CMOS信号电平 CL = 15 pF，CMOS信号电平 CL = 15 pF，CMOS信号电平 100 CL = 15 pF，CMOS信号电平 CL = 15 pF，CMOS信号电平 CL = 15 pF，CMOS信号电平 CL = 15 pF，CMOS信号电平 CL = 15 pF，CMOS信号电平 CL = 15 pF，CMOS信号电平 60 5 30 Rev. J | Page 8 of 24 IOx = −20 µA, VIx = VIxH IOx = −4 mA, VIx = VIxH IOx = 20 µA, VIx = VIxL IOx = 400 µA, VIx = VIxL IOx = 4 mA, VIx = VIxL 1000 ns Mbps 100 ns 40 ns 50 ns 50 ns 5 tPSK V V V V V V V ns Mbps ns ns ps/°C ns ADuM1410/ADuM1411/ADuM1412 参数 通道间匹配，同向通道6 通道间匹配，反向通道6 所有型号 输出上升/下降时间(10%至90%) 5 V/3 V电源 3 V/5 V电源 逻辑高电平输出时的共模瞬变 抗扰度7 逻辑低电平输出时的共模瞬变 抗扰度7 刷新速率 5 V/3 V电源 3 V/5 V电源 输入使能时间8 输入禁用时间8 每个通道的输入动态电源电流9 5 V电源 符号 tPSKCD tPSKOD 最小值 典型值 |CMH| 25 2.5 2.5 35 ns ns kV/µs |CML| 25 35 kV/µs 1.2 1.1 2.0 5.0 Mbps Mbps µs µs 0.12 mA/ Mbps mA/ Mbps tR/tF 3 V电源 1 2 3 4 5 6 7 8 9 测试条件 CL = 15 pF，CMOS信号电平 CL = 15 pF，CMOS信号电平 CL = 15 pF，CMOS信号电平 VIx = VDD1或VDD2，VCM = 1000 V，瞬变幅度 = 800 V VIx = 0 V, VCM = 1000 V, 瞬变幅度= 800 V fr tENABLE tDISABLE IDDI (D) 3 V电源 每个通道的输出动态电源电流9 5 V电源 最大值 单位 5 ns 6 ns 0.07 IDDO (D) 0.04 0.02 VIA, VIB, VIC, VID = 0 V或VDD1 VIA, VIB, VIC, VID = 0 V或VDD1 mA/ Mbps mA/ Mbps 以相同数据速率工作时，所有四个通道的电源电流值合并。输出电源电流值是在无输出负载的条件下测得。以给定数据速率工作的各通道所消耗的电源电 流可按照功耗部分所述进行计算。关于无负载和有负载条件下每通道电源电流与数据速率的关系，参见图8至图10。关于ADuM1410/ADuM1411/ADuM1412 通道配置下总VDD1和VDD2电源电流与数据速率的关系，参见图11至图15。 最小脉冲宽度是指保证额定脉冲宽度失真的最短脉冲宽度。 最大数据速率指保证额定脉冲宽度失真的最快数据速率。 tPHL传播延迟是从VIx信号下降沿的50％水平至VOx信号下降沿的50％水平的时间。tPLH传播延迟是从VIx信号上升沿的50％水平至VOx信号上升沿的50％水平的时 间。 tPSK指两个器件在建议工作条件范围内的相同工作温度、电源电压和输出负载下工作时测得的tPHL或tPLH的最差情况偏差。 同向通道间匹配指任意两个通道在输入位于隔离栅同一侧的条件下，其传播延迟之差的绝对值。反向通道间匹配指任意两个通道在输入位于隔离栅相反侧 的条件下，其传播延迟之差的绝对值。 |CMH|是在维持VO > 0.8 VDD2时能保持的最大共模电压压摆率。|CML|是在维持VO < 0.8 V时能保持的最大共模电压压摆率。共模电压压摆率适用于共模电压的上 升沿和下降沿。瞬变幅度是共模压摆的范围。 输入使能时间是指在没有任何输入数据逻辑转换的条件下，从VDISABLE设置为低电平到输出状态保证与输入状态匹配的时间。如果给定通道在此时间内发生 了输入数据逻辑转换，则该通道的输出将根据本数据手册的传播延迟规格，在规定的更短时间内达到正确状态。输入禁用时间是指从VDISABLE设置为高电平 到输出状态保证达到其编程输出电平(由CTRL2逻辑状态决定，见表14)的时间。 动态电源电流指信号数据速率提高1 Mbps所需的电源电流增量。关于无负载和有负载条件下每通道电源电流的信息，参见图8至图10。有关计算给定数据速率 下每通道电源电流的指导信息，请参见功耗部分。 Rev. J | Page 9 of 24 ADuM1410/ADuM1411/ADuM1412 封装特性 表4. 参数 电阻(输入至输出)1 电容(输入至输出)1 输入电容2 IC结至外壳热阻， 第1侧 第2侧 1 2 符号 RI-O CI-O CI 最小值典型值 最大值 1012 2.2 4.0 θJCI θJCO 33 28 单位 Ω pF pF 测试条件 °C/W °C/W 热电偶位于封装底部正中间 f = 1 MHz 假设器件为双端器件；引脚1至引脚8短接，引脚9至引脚16短接。 输入电容是从任意输入数据引脚到地的容值。 法规信息 ADuM141x已获得表5所列机构的认可。关于特定交叉隔离波形和绝缘水平下的推荐最大工作电压，请参阅表10和隔离 寿命部分。 表5. UL 1577器件认可程序认可1 单一保护， 2500 V rms隔离电压 VDE DIN V VDE V 0884-10(VDE V 0884-10) 认证： 2006-122 基本绝缘符合CSA 60950-1-03 加强绝缘，560 V峰值 和IEC 60950-1标准，800 V rms (1131 V峰值)最大工作电压 加强绝缘符合CSA 60950-1-03 和IEC 60950-1标准，400 V rms (566 V峰值)最大工作电压 TÜV IEC 60950-1:2005和 EN 60950-1:2006认证 400 V rms工作电压时提供3000 V rms 加强绝缘。600 V rms工作电压时提 供3000 V rms基本绝缘。 文件E214100 文件205078 证书B 10 03 56232 006 1 2 CSA CSA元件验收通知#5A批准 文件2471900-4880-0001 依据UL1577, 每个ADuM141x器件都经过1秒钟绝缘测试电压≥ 3,000 V rms的验证测试(漏电流检测限值为5 μA)。 依据DIN V VDE V 0884-10，每个ADuM141x器件都经过1秒钟绝缘测试电压≥1050 V峰值的验证测试(局部放电检测限值为5 pC)。器件上的星号(*)标志表示通过 DIN V VDE V 0884-10认证。 隔离和安全相关特性 表6. 参数 额定电介质隔离电压 最小外部气隙(间隙) 符号 L(I01) 值 2500 7.7 最小外部爬电距离 L(I02) 8.1 0.017 最小内部间隙 漏电阴抗(相对漏电指数) 隔离组 CTI >175 IIIa 单位 V rms mm， 最小值 mm， 最小值 mm， 最小值 V Rev. J | Page 10 of 24 条件 持续1分钟 测量输入端至输出端，空气最短距离 测量输入端至输出端，沿壳体最短距离 隔离距离 DIN IEC 112/VDE 0303第1部分 材料组(DIN VDE 0110，1/89，表1) ADuM1410/ADuM1411/ADuM1412 DIN V VDE V 0884-10 (VDE V 0884-10): 2006-12隔离特性 这些隔离器适合安全限制数据范围内的加强电气隔离。通过保护电路保持安全数据。封装上的星号(*)标志表示通过DIN V VDE V 0884-10认证。 表7. 描述 DIN VDE 0110装置分类 额定电源电压≤ 150 V rms 额定电源电压≤ 300 V rms 额定电源电压≤ 400 V rms 环境分类 污染度(DIN VDE 0110，表1) 最大工作绝缘电压 输入至输出测试电压，方法B1 输入至输出测试电压，方法A 跟随环境测试，子类1 跟随输入和/或安全测试，子类2和子类3 最高允许过压 安全限值 壳温 第1侧电流 第2侧电流 在TS的绝缘电阻 条件 VIORM × 1.875 = VPR, 100%生产测试, tm = 1秒, 局部放电< 5 pC VIORM × 1.6 = VPR, tm = 60 sec, 局部放电 < 5 pC VIORM × 1.2 = VPR, tm = 60 sec, 局部放电 < 5 pC 瞬变过压, tTR = 10 秒 出现故障时允许的最大值；见图4 VIO = 500 V 350 单位 VIORM VPR I至IV I至III I至II 40/105/21 2 560 1050 V峰值 V峰值 VTR 896 672 4000 V峰值 V峰值 V峰值 TS IS1 IS2 RS 150 265 335 >109 °C mA mA Ω VPR 表8. 参数 工作温度 电源电压1 输入信号上升和下降时间 250 SIDE #2 200 150 1 SIDE #1 100 50 0 50 100 150 CASE TEMPERATURE (°C) 200 符号 TA VDD1, VDD2 最小值 最大值 −40 +105 2.7 5.5 1.0 单位 °C V ms 所有电压均参照各自的地。有关外部磁场抗扰度的信息，参见直流正 确性和磁场抗扰度部分。 06580-007 SAFETY-LIMITING CURRENT (mA) 特性 建议工作条件 300 0 符号 图4. 热减额曲线，依据DIN V VDE V 0884-10获得的安全限值与 壳温的关系 Rev. J | Page 11 of 24 ADuM1410/ADuM1411/ADuM1412 绝对最大额定值 除非另有说明，TA = 25°C。 注意，超出上述绝对最大额定值可能会导致器件永久性 损坏。这只是额定最值，并不能以这些条件或者在任何其 它超出本技术规范操作章节中所示规格的条件下，推断器 件能否正常工作。长期在绝对最大额定值条件下工作会影 响器件的可靠性。 表9. 参数 存储温度(TST)范围 工作环境温度(TA)范围 电源电压(VDD1、VDD2)1 输入电压(VIA, VIB, VIC, VID, VCTRL1, VCTRL2, VDISABLE)1, 2 输出电压(VOA, VOB, VOC, VOD)1, 2 每个引脚的平均输出电流3 第1侧(IO1) 第2侧(IO2) 共模瞬变4 1 2 3 4 额定值 −65°C至+150°C −40°C至+105°C −0.5 V至+7.0 V −0.5 V至VDDI + 0.5 V ESD警告 −0.5 V至VDDO + 0.5 V ESD(静电放电)敏感器件。 −18 mA至+18 mA −22 mA至+22 mA −100 kV/ s至+100 kV/ 带电器件和电路板可能会在没有察觉的情况下放电。尽 管本产品具有专利或专有保护电路，但在遇到高能量 ESD时，器件可能会损坏。因此，应当采取适当的ESD 防范措施，以避免器件性能下降或功能丧失。 所有电压均参照各自的地。 V DDI和V DDO分别指给定通道的输入端和输出端的电源电压。参见PCB 布局部分。 不同温度下的最大额定电流值参见图4。 指隔离栅上的共模瞬变。超过绝对最大额定值的共模瞬变可能导致 闩锁或永久损坏。 表10. 最大连续工作电压1 参数 交流电压，双极性波形 交流电压，单极性波形 基本绝缘 增强绝缘 直流电压 基本绝缘 增强绝缘 1 最大值 单位 565 V峰值 约束条件 最少50年寿命 1131 560 V峰值 V峰值 IEC 60950-1最大认证工作电压 IEC 60950-1和VDE V 0884-10最大认证工作电压 1131 560 V峰值 V峰值 IEC 60950-1最大认证工作电压 IEC 60950-1和VDE V 0884-10最大认证工作电压 指隔离栅上的连续电压幅度。详情见隔离寿命部分。 Rev. J | Page 12 of 24 ADuM1410/ADuM1411/ADuM1412 引脚配置和功能描述 VDD1 1 16 VDD2 VIA 3 VIB 4 VIC 5 VID 6 DISABLE 7 GND1* 8 15 GND2* ADuM1410 TOP VIEW (Not to Scale) 14 VOA 13 VOB 12 VOC 11 VOD 10 CTRL2 9 GND2* *PIN 2 AND PIN 8 ARE INTERNALLY CONNECTED. CONNECTING BOTH TO GND1 IS RECOMMENDED. PIN 9 AND PIN 15 ARE INTERNALLY CONNECTED. CONNECTING BOTH TO GND2 IS RECOMMENDED. 06580-004 GND1* 2 图5. ADuM1410引脚配置 表11. ADuM1410引脚功能描述 引脚编号 1 2 3 4 5 6 7 8 9 10 引脚名称 VDD1 GND1 VIA VIB VIC VID 禁用 GND1 GND2 CTRL2 11 12 13 14 15 16 VOD VOC VOB VOA GND2 VDD2 描述 隔离器第1侧的电源电压(2.7 V至5.5 V)。 地1。隔离器第1侧的接地基准点。引脚2与引脚8内部互连，并且建议将二者均连至GND1。 逻辑输入A。 逻辑输入B。 逻辑输入C。 逻辑输入D。 输入禁用。禁用隔离器输入，暂停直流刷新电路。输出处于CTRL2所决定的逻辑状态。 地1。隔离器第1侧的接地基准点。引脚2与引脚8内部互连，并且建议将二者均连至GND1。 地2。隔离器第2侧的接地基准点。引脚9与引脚15内部互连，并且建议将二者均连至GND2。 默认输出控制。控制输入电源断开时输出所处的逻辑状态。当CTRL2为高电平或断开且VDD1关闭时，VOA、VOB、 VOC和VOD输出为高电平。当CTRL2为低电平且VDD1关闭时，VOA、VOB、VOC和VOD输出为低电平。当VDD1电源接通时， 此引脚不起作用。 逻辑输出D。 逻辑输出C。 逻辑输出B。 逻辑输出A。 地2。隔离器第2侧的接地基准点。引脚9与引脚15内部互连，并且建议将二者均连至GND2。 隔离器第2侧的电源电压(2.7 V至5.5 V)。 Rev. J | Page 13 of 24 ADuM1410/ADuM1411/ADuM1412 VDD1 1 16 VDD2 VIA 3 VIB 4 VIC 5 VOD 6 15 GND2* ADuM1411 TOP VIEW (Not to Scale) 14 VOA 13 VOB 12 VOC 11 VID CTRL1 7 10 CTRL2 GND1* 8 9 GND2* *PIN 2 AND PIN 8 ARE INTERNALLY CONNECTED. CONNECTING BOTH TO GND1 IS RECOMMENDED. PIN 9 AND PIN 15 ARE INTERNALLY CONNECTED. CONNECTING BOTH TO GND2 IS RECOMMENDED. 06580-005 GND1* 2 图6. ADuM1411引脚配置 表12. ADuM1411引脚功能描述 引脚编号 1 2 3 4 5 6 7 引脚名称 VDD1 GND1 VIA VIB VIC VOD CTRL1 8 9 10 GND1 GND2 CTRL2 11 12 13 14 15 16 VID VOC VOB VOA GND2 VDD2 描述 隔离器第1侧的电源电压(2.7 V至5.5 V)。 地1。隔离器第1侧的接地基准点。引脚2与引脚8内部互连，并且建议将二者均连至GND1。 逻辑输入A。 逻辑输入B。 逻辑输出C。 逻辑输出D。 默认输出控制。控制输入电源断开时输出所处的逻辑状态。当CTRL1为高电平或断开且VDD2关闭时，VOD输出为 高电平。当CTRL1为低电平且VDD2关闭时，VOD输出为低电平。当VDD2电源接通时，此引脚不起作用。 地1。隔离器第1侧的接地基准点。引脚2与引脚8内部互连，并且建议将二者均连至GND1。 地2。隔离器第2侧的接地基准点。引脚9与引脚15内部互连，并且建议将二者均连至GND2。 默认输出控制。控制输入电源断开时输出所处的逻辑状态。当CTRL2为高电平或断开且VDD1关闭时，VOA、VOB和 VOC输出为高电平。当CTRL2为低电平且VDD1关闭时，VOA、VOB和VOC输出为低电平。当VDD1电源接通时，此引脚 不起作用。 逻辑输入D。 逻辑输入C。 逻辑输出B。 逻辑输出A。 地2。隔离器第2侧的接地基准点。引脚9与引脚15内部互连，并且建议将二者均连至GND2。 隔离器第2侧的电源电压(2.7 V至5.5 V)。 Rev. J | Page 14 of 24 ADuM1410/ADuM1411/ADuM1412 VDD1 1 16 VDD2 VIA 3 VIB 4 VOC 5 VOD 6 15 GND2* ADuM1412 TOP VIEW (Not to Scale) 14 VOA 13 VOB 12 VIC 11 VID CTRL1 7 10 CTRL2 GND1* 8 9 GND2* *PIN 2 AND PIN 8 ARE INTERNALLY CONNECTED. CONNECTING BOTH TO GND1 IS RECOMMENDED. PIN 9 AND PIN 15 ARE INTERNALLY CONNECTED. CONNECTING BOTH TO GND2 IS RECOMMENDED. 06580-006 GND1* 2 图7. ADuM1412引脚配置 表13. AduM1412引脚功能描述 引脚编号 1 2 3 4 5 6 7 引脚名称 VDD1 GND1 VIA VIB VOC VOD CTRL1 8 9 10 GND1 GND2 CTRL2 11 12 13 14 15 16 VID VIC VOB VOA GND2 VDD2 描述 隔离器第1侧的电源电压(2.7 V至5.5 V)。 地1。隔离器第1侧的接地基准点。引脚2与引脚8内部互连，并且建议将二者均连至GND1。 逻辑输入A。 逻辑输入B。 逻辑输出C。 逻辑输出D。 默认输出控制。控制输入电源断开时输出所处的逻辑状态。当CTRL1为高电平或断开且VDD2关闭时，VOC和VOD 输出为高电平。当CTRL1为低电平且VDD2关闭时，VOC和VOD输出为低电平。当VDD2电源接通时，此引脚不起作用。 地1。隔离器第1侧的接地基准点。引脚2与引脚8内部互连，并且建议将二者均连至GND1。 地2。隔离器第2侧的接地基准点。引脚9与引脚15内部互连，并且建议将二者均连至GND2。 默认输出控制。控制输入电源断开时输出所处的逻辑状态。当CTRL2为高电平或断开且VDD1关闭时，VOA和VOB 输出为高电平。当CTRL2为低电平且VDD1关闭时，VOA和VOB输出为低电平。当VDD1电源接通时，此引脚不起作用。 逻辑输入D。 逻辑输入C。 逻辑输出B。 逻辑输出A。 地2。隔离器第2侧的接地基准点。引脚9与引脚15内部互连，并且建议将二者均连至GND2。 隔离器第2侧的电源电压(2.7 V至5.5 V)。 Rev. J | Page 15 of 24 ADuM1410/ADuM1411/ADuM1412 表14. 真值表(正逻辑) CTRLX VIx输入1 输入2 VDISABLE 状态3 H L X X X X X H或NC L H或NC X X 1 2 3 4 5 VDDO状态5 VOx输出1 描述 L或NC L或NC H H X VDDI状态4 有电 有电 X X 无电 有电 有电 有电 有电 有电 H L H L H L X 无电 有电 L X X 有电 无电 Z 正常工作，数据为高。 正常工作，数据为低。 输入禁用输出处于CTRLX所决定的默认状态。 输入禁用输出处于CTRLX所决定的默认状态。 输入无电。输出处于CTRLX所决定的默认状态。输出在VDDI电源 恢复后的1 μs内恢复到输入状态。详情见引脚功能描述(表11、 表12和表13)。 输入无电。输出处于CTRLX所决定的默认状态。输出在VDDI电源 恢复后的1 μs内恢复到输入状态。详情见引脚功能描述(表11、 表12和表13)。 输出无电。输出引脚处于高阻态。输出在VDDO电源恢复后的1 μs 内恢复到输入状态。详情见引脚功能描述(表11、表12和表13)。 VIx和VOx指给定通道(A、B、C或D)的输入和输出信号。 CTRLX指给定通道(A、B、C或D)输入侧的默认输出控制信号。 仅ADuM1410提供。 VDDI 指给定通道(A、B、C或D)输入侧的电源。 VDDO 指给定通道(A、B、C或D)输出侧的电源。 Rev. J | Page 16 of 24 ADuM1410/ADuM1411/ADuM1412 典型性能参数 10 8 5V 1.0 3V 0.5 0 6 5V 4 2 0 2 4 6 DATA RATE (Mbps) 8 10 0 图8. 5 V和3 V电源下每个输入通道的典型电源电流与 数据速率的关系 3V 0 2 4 6 DATA RATE (Mbps) 8 10 06580-011 CURRENT (mA) 1.5 06580-008 CURRENT/CHANNEL (mA) 2.0 图11. 5 V和3 V电源下ADuM1410典型VDD1 电源电流与 数据速率的关系 1.0 10 0.9 8 0.7 0.6 CURRENT (mA) 5V 0.5 0.4 0.3 3V 0.2 6 4 5V 2 0.1 3V 0 2 4 6 DATA RATE (Mbps) 8 10 0 06580-009 0 图9. 5 V和3 V电源下每个输出通道的典型电源电流与 数据速率的关系(无输出负载) 0 2 4 6 DATA RATE (Mbps) 8 10 06580-012 CURRENT/CHANNEL (mA) 0.8 图12. 5 V和3 V电源下ADuM1410典型VDD2 电源电流与 数据速率的关系 1.4 10 1.2 CURRENT (mA) 0.8 5V 0.6 6 4 5V 0.4 3V 2 0.2 0 2 4 6 DATA RATE (Mbps) 8 10 图10. 5 V和3 V电源下每个输出通道的典型电源电流与 数据速率的关系(15 pF输出负载) 0 0 2 4 6 DATA RATE (Mbps) 8 图13. 5 V和3 V电源下ADuM1411典型VDD1 电源电流与 数据速率的关系 Rev. J | Page 17 of 24 10 06580-013 0 3V 06580-010 CURRENT/CHANNEL (mA) 8 1.0 10 8 8 CURRENT (mA) 10 6 4 6 4 5V 5V 0 2 3V 0 2 4 6 DATA RATE (Mbps) 3V 8 10 图14. 5 V和3 V电源下ADuM1411典型VDD2 电源电流 与数据速率的关系 0 0 2 4 6 DATA RATE (Mbps) 8 10 图15. 5 V和3 V电源下ADuM1412典型VDD1 或VDD2 电源电流 与数据速率的关系 Rev. J | Page 18 of 24 06580-015 2 06580-014 CURRENT (mA) ADuM1410/ADuM1411/ADuM1412 ADuM1410/ADuM1411/ADuM1412 应用信息 PCB布局 ADuM141x数字隔离器的逻辑接口不需要外部接口电路。 强烈建议在输入和输出供电引脚上进行电源旁路(见图16)。 V DD1 的旁路电容可以方便地连接在引脚1和引脚2之间， VDD2的旁路电容可以方便地连接在引脚15和引脚16之间。 电容值应该在0.01 μF与0.1 μF之间。电容两端到输入电源引 脚的走线总长应该小于20 mm。还应考虑引脚1与引脚8及引 脚9与引脚16之间的旁路，除非各封装上的两个接地引脚 靠近封装相连。 VDD2 GND2 VOA VOB VOC VOD CTRL2 GND2 图16. 推荐的印刷电路板布局 在具有高共模瞬变的应用中，必须确保隔离栅两端的电路 板耦合最小。此外，用户所设计的电路板布局应使得所出 现的任何耦合对给定器件侧的所有引脚产生同等影响。如 果不满足设计要求，将会使引脚间的电压差异超过器件的 绝对最大额定值，造成器件闩锁或者永久损坏。关于PCB 布局原则，请参考AN-1109应用笔记。 传播延迟相关参数 传播延迟是衡量逻辑信号穿过器件所需时间的参数。高到 低转换的输入至输出传播延迟时间可能不同于低到高转换 的传播延迟时间。 INPUT (VIx) 变压器输出端的脉冲幅度大于1.0 V。解码器的检测阈值大约 是0.5 V,因此有一个0.5 V的噪声容限。接收线圈上的感应电 压由以下公式计算： V = (−dβ/dt) ∑ π rn2; n = 1, 2, … , N 其中： β是磁通量密度(高斯)。 rn是接收线圈第n圈的半径(cm)。 N是接收线圈匝数。 给定ADuM141x接收线圈的几何形状及感应电压，解码器 最多能够有0.5 V余量的50%，由此便可计算给定频率时允许 的最大磁场。结果如图18所示。 100 tPHL OUTPUT (VOx) 50% 06580-017 tPLH 图17. 传播延迟参数 脉冲宽度失真指这两个传播延迟值的最大差异，反映了输 入信号时序的保持精度。 通道间匹配指单个ADuM141x器件内各通道的传播延迟之 间的最大差异。 MAXIMUM ALLOWABLE MAGNETIC FLUX DENSITY (kgauss) 50% 传播延迟偏斜指在相同条件下工作的多个ADuM141x器件 的传播延迟之间的最大差异。 10 1 0.1 0.01 0.001 1k 10k 100k 1M 10M MAGNETIC FIELD FREQUENCY (Hz) 图18. 最大允许外部磁通密度 Rev. J | Page 19 of 24 100M 06580-018 ADuM1410 在隔离器输入端的正负逻辑电平转换会使一个很窄的(约1 ns) 脉冲通过变压器被送到解码器。解码器是双稳态的，因此， 可以被这个脉冲置位或复位，表示输入逻辑的转换。当输 入端没有超过约1 μs的逻辑转换时，会发送一组用以表示正 确输入状态的周期性刷新脉冲，以确保输出的直流正确性。 如果解码器在大约5 µs内没有接收到内部脉冲，输入侧则认 为没有供电或者无效，在这种情况下，隔离器的输出被看 门狗计时电路强制设置为默认状态(见表14)。 ADuM141x的磁场抗扰度由变化的磁场决定，它会在变压 器接收线圈中产生感应电压，电压足够大就会错误地置位 或复位解码器。下面的分析说明此情况发生的条件。检测 ADuM141x的3 V工作条件是因为这是最易受干扰的工作模式。 06580-016 VDD1 GND1 VIA VIB VIC VID DISABLE GND1 直流正确性和磁场抗扰度 ADuM1410/ADuM1411/ADuM1412 例如，在1MHz的磁场频率下，最大允许0.2K高斯的磁场 在接收线圈可以感应出0.25V的电压。这大约是检测阈值 的50%并且不会引起输出转换错误。同样，如果这样的情 况在发送脉冲时发生(最差的极性)，这会使接收到的脉冲 从大于1.0 V下降到0.75 V，仍然高于解码器检测阈值0.5 V。 先前的磁通密度值对应于与ADuM141x变压器给定距离的 额定电流幅度。图19显示这些允许的电流幅度与所选距离 条件下频率的函数关系。如图所示，ADuM141x只有在离 器件很近的高频大电流下才会受影响。例如在前述1 MHz时， 0.5 kA电流必须放置在距离ADuM141x 5 mm以外的时候才 不会影响器件的工作。 10 DISTANCE = 100mm 1 DISTANCE = 5mm 0.1 10k 100k 1M 10M MAGNETIC FIELD FREQUENCY (Hz) 100M 06580-019 MAXIMUM ALLOWABLE CURRENT (kA) DISTANCE = 1m 100 1k ADuM141x隔离器给定通道的电源电流是电源电压、通道 数据速率和通道输出负载的函数。 对于每个输入通道，电源电流按照如下方法计算： IDDI = IDDI (Q) f ≤ 0.5 fr IDDI = IDDI (D) × (2f − fr) + IDDI (Q) f > 0.5 fr 对于每个输出通道，电源电流按照如下方法计算： IDDO = IDDO (Q) f ≤ 0.5 fr IDDO = (IDDO (D) + (0.5 × 10 ) × CL × VDDO) × (2f − fr) + IDDO (Q) f > 0.5 fr −3 其中： IDDI (D)、IDDO (D)是每个通道的输入和输出动态电源电流(mA/Mbps)。 CL是输出负载电容(pF)。 VDDO是输出电源电压(V)。 f是输入逻辑信号频率(MHz)；它是输入数据速率的一半， 单位为Mbps。 fr是输入级刷新速率(Mbps)。 IDDI(Q)、IDDO(Q)是额定输入和输出静态电源电流(mA)。 1000 0.01 功耗 图19. 不同电流至ADuM141x距离下的最大允许电流 请注意,在强磁场和高频率的叠加作用下，印刷电路板走线 形成的任何回路都会感应出足够大的错误电压触发后续电 路的阈值。在布局的时候需要格外小心以避免发生这种 情况。 为了计算总VDD1和VDD2电源电流，必须计算与VDD1和VDD2相 对应的各输入和输出通道的电源电流并求和。图8和图9显 示无输出负载条件下每个通道的电源电流与数据速率的关 系。图10显示15 pF输出负载条件下每个通道的电源电流与 数据速率的关系。图11至图15显示ADuM1410/ADuM1411/ ADuM1412通道配置的总VDD1和VDD2电源电流与数据速率 的关系。 隔离寿命 所有的隔离结构在长时间的电压作用下，最终会被破坏。 隔离衰减率由施加在隔离上的电压波形的参数决定。除了 监管机构所执行的测试外，ADI公司还进行一系列广泛的 评估来确定ADuM141x内部隔离结构的寿命。 Rev. J | Page 20 of 24 ADuM1410/ADuM1411/ADuM1412 ADI公司使用超过额定连续工作电压的电压执行加速寿命 测试。确定多种工作条件下的加速系数，利用这些系数可 以计算实际工作电压下的失效时间。表10中显示的值总结 了双极性交流工作条件下50年工作寿命的峰值电压以及 CSA/VDE认可的最大工作电压。许多情况下，认可工作电 压高于50年工作寿命电压。某些情况下，在这些高工作电 压下工作会导致隔离寿命缩短。 请注意，图21所示的正弦电压波形仅作为示例提供，它代 表任何在0 V与某一限值之间变化的电压波形。该限值可以 为正值或负值，但电压不能穿过0 V。 ADuM141x的隔离寿命由施加在隔离栅上的电压波形决 定。iCoupler结构的隔离度以不同速率衰减，这由波形是 否为双极性交流、单极性交流或直流决定。图20、图21和 图22显示这些不同隔离电压的波形。 图20. 双极性交流波形 在单极性交流或者直流电压的情况下，隔离应力显然低得 多。此工作模式在能够获得50年工作时间的前提下，允许 更高的工作电压。表10中列出的工作电压在维持50年最低 工作寿命的前提下，提供了符合单极性交流或者直流电压 情况下的工作电压。任何与图21和图22中不一致的交叉隔 离电压波形都应被认为是双极性交流波形，其峰值电压应 限制在表10中列出的50年工作寿命电压以下。 Rev. J | Page 21 of 24 06580-020 0V 06580-021 RATED PEAK VOLTAGE 0V 图21. 单极性交流波形 RATED PEAK VOLTAGE 06580-022 双极性交流电压是最苛刻的环境。在交流双极性条件下工 作50年的目标决定ADI推荐的最大工作电压。 RATED PEAK VOLTAGE 0V 图22. 直流波形 ADuM1410/ADuM1411/ADuM1412 外形尺寸 10.50 (0.4134) 10.10 (0.3976) 9 16 7.60 (0.2992) 7.40 (0.2913) 10.65 (0.4193) 10.00 (0.3937) 8 1.27 (0.0500) BSC 0.30 (0.0118) 0.10 (0.0039) COPLANARITY 0.10 0.75 (0.0295) 45° 0.25 (0.0098) 2.65 (0.1043) 2.35 (0.0925) SEATING PLANE 0.51 (0.0201) 0.31 (0.0122) 8° 0° 0.33 (0.0130) 0.20 (0.0079) COMPLIANT TO JEDEC STANDARDS MS-013-AA CONTROLLING DIMENSIONS ARE IN MILLIMETERS; INCH DIMENSIONS (IN PARENTHESES) ARE ROUNDED-OFF MILLIMETER EQUIVALENTS FOR REFERENCE ONLY AND ARE NOT APPROPRIATE FOR USE IN DESIGN. 1.27 (0.0500) 0.40 (0.0157) 03-27-2007-B 1 图23. 16引脚标准小型封装[SOIC_W] 宽体(RW-16) 图示尺寸单位：mm和(inch) 订购指南 型号1 输入数， 输入数， 最大数据 最大传播 速率 延迟，5 V VDD1侧 VDD2侧 最大脉冲 宽度失真 温度范围 封装描述 封装选项 ADuM1410ARWZ ADuM1410ARWZ-RL ADuM1410BRWZ ADuM1410BRWZ-RL ADuM1411ARWZ ADuM1411ARWZ-RL ADuM1411BRWZ ADuM1411BRWZ-RL ADuM1412ARWZ ADuM1412ARWZ-RL ADuM1412BRWZ ADuM1412BRWZ-RL 4 4 4 4 3 3 3 3 2 2 2 2 40 ns 40 ns 5 ns 5 ns 40 ns 40 ns 5 ns 5 ns 40 ns 40 ns 5 ns 5 ns −40°C至+105°C −40°C至+105°C −40°C至+105°C −40°C至+105°C −40°C至+105°C −40°C至+105°C −40°C至+105°C −40°C至+105°C −40°C至+105°C −40°C至+105°C −40°C至+105°C −40°C至+105°C 16引脚 SOIC_W 16引脚 SOIC_W，13"卷带和卷盘 16引脚 SOIC_W 16引脚 SOIC_W，13"卷带和卷盘 16引脚 SOIC_W 16引脚 SOIC_W，13"卷带和卷盘 16引脚 SOIC_W 16引脚 SOIC_W，13"卷带和卷盘 16引脚 SOIC_W 16引脚 SOIC_W，13"卷带和卷盘 16引脚 SOIC_W 16引脚 SOIC_W，13"卷带和卷盘 RW-16 RW-16 RW-16 RW-16 RW-16 RW-16 RW-16 RW-16 RW-16 RW-16 RW-16 RW-16 1 0 0 0 0 1 1 1 1 2 2 2 2 1 Mbps 1 Mbps 10 Mbps 10 Mbps 1 Mbps 1 Mbps 10 Mbps 10 Mbps 1 Mbps 1 Mbps 10 Mbps 10 Mbps 100 ns 100 ns 50 ns 50 ns 100 ns 100 ns 50 ns 50 ns 100 ns 100 ns 50 ns 50 ns Z = 符合RoHS标准的器件。 Rev. J | Page 22 of 24 ADuM1410/ADuM1411/ADuM1412 注释 Rev. J | Page 23 of 24 ADuM1410/ADuM1411/ADuM1412 注释 ©2005–2014 Analog Devices, Inc. All rights reserved. Trademarks and registered trademarks are the property of their respective owners. D06580sc-0-4/14(J) Rev. J | Page 24 of 24