40通道、3 V/5 V、单电源、
14位denseDAC®
AD5380
产品特性
集成功能
保证单调性
积分非线性(INL)误差：最大值±4 LSB
1.25 V/2.5 V、10 ppm/℃片内基准电压源
温度范围：–40℃至+85℃
轨到轨输出放大器
省电模式
封装类型：100引脚LQFP封装(14 mm × 14 mm)
用户接口：
并行
串行(SPI®/QSPI™/MICROWIRE™/DSP兼容型接口，提供数
据回读)
2
I C®兼容型
鲁棒的HBM(额定值为6.5 kV)和FICDM ESD(额定值为2 kV)性能
通道监控
通过LDAC同时更新输出
清零至用户可编程代码功能
放大器升压模式可优化压摆率
用户可编程的失调和增益调整
Toggle模式支持方波生成
热监控
应用
可变光衰减器(VOA)
电平设置(ATE)
光微机电系统(MEMS)
控制系统
仪器仪表
功能框图
DVDD (×3)
DGND (×3)
AVDD (×5)
AGND (×5)
DAC_GND (×5)
REFGND
REFOUT/REFIN
SIGNAL_GND (×5)
PD
SER/PAR
AD5380
1.25V/2.5V
REFERENCE
FIFO EN
CS/(SYNC/AD0)
WR/(DCEN/AD1)
14
SDO
DB0
14
INTERFACE
CONTROL
LOGIC
FIFO
+
STATE
MACHINE
+
CONTROL
LOGIC
14
14
DAC 14
REG0
DAC 0
VOUT
m REG0
R
c REG0
R
14
INPUT 14
REG1
14
A5
A0
14
14
DAC 14
REG1
DAC 1
VOUT1
VOUT2
m REG1
R
c REG1
VOUT4
14
REG1
RESET
VOUT3
R
REG0
POWER-ON
RESET
INPUT 14
REG6
14
14
BUSY
14
DAC 14
REG6
VOUT5
DAC 6
VOUT6
m REG6
R
c REG6
R
CLR
14
VOUT0………VOUT38
INPUT 14
REG7
14
39-TO-1
MUX
14
14
DAC 14
REG7
DAC 7
VOUT7
VOUT8
m REG7
R
c REG7
R
×5
VOUT38
VOUT39/MON_OUT
LDAC
03731-001
DB13/(DIN/SDA)
DB12/(SCLK/SCL)
DB11/(SPI/I2C)
DB10
INPUT 14
REG0
图1
Rev. C
Information furnished by Analog Devices is believed to be accurate and reliable. However, no
responsibility is assumed by Analog Devices for its use, nor for any infringements of patents or other
rights of third parties that may result from its use. Specifications subject to change without notice. No
license is granted by implication or otherwise under any patent or patent rights of Analog Devices.
Trademarks and registered trademarks are the property of their respective owners.
One Technology Way, P.O. Box 9106, Norwood, MA 02062-9106, U.S.A.
Tel: 781.329.4700
www.analog.com
Fax: 781.461.3113 ©2004–2012 Analog Devices, Inc. All rights reserved.
ADI中文版数据手册是英文版数据手册的译文，敬请谅解翻译中可能存在的语言组织或翻译错误，ADI不对翻译中存在的差异或由此产生的错误负责。如需确认任何词语的准确性，请参考ADI提供
的最新英文版数据手册。
AD5380
目录
概述.................................................................................................... 3
异步清零功能 ........................................................................... 25
技术规格 ........................................................................................... 4
BUSY 和LDAC功能 ................................................................. 25
AD5380-5技术规格 ................................................................... 4
并行模式下的FIFO操作......................................................... 25
AD5380-3技术规格 ................................................................... 6
上电复位.................................................................................... 25
交流特性...................................................................................... 7
省电模式.................................................................................... 25
时序特性 ........................................................................................... 8
AD5380接口 ................................................................................... 26
串行接口...................................................................................... 8
DSP、SPI、Microwire兼容型串行接口.............................. 26
I C串行接口 .............................................................................. 10
I2C串行接口 .............................................................................. 28
2
并行接口.................................................................................... 11
并行接口.................................................................................... 30
绝对最大额定值............................................................................ 13
微处理器接口 ........................................................................... 31
ESD警告..................................................................................... 13
应用信息 ......................................................................................... 33
引脚配置和功能描述 ................................................................... 14
电源去耦.................................................................................... 33
术语.................................................................................................. 17
典型配置电路 ........................................................................... 33
典型性能参数 ................................................................................ 18
AD5380监控功能 ..................................................................... 34
功能描述 ......................................................................................... 21
Toggle模式功能 ........................................................................ 34
DAC架构—通用....................................................................... 21
热监控功能 ............................................................................... 35
数据解码.................................................................................... 21
MEMS光学开关中的AD5380................................................ 35
片内特殊功能寄存器.............................................................. 22
光衰减器.................................................................................... 36
SFR命令 ..................................................................................... 22
使用AD5380 FIFO ................................................................... 37
硬件功能 ......................................................................................... 25
外形尺寸 ......................................................................................... 38
Reset 功能 .................................................................................. 25
订购指南.................................................................................... 38
修订历史
更改图10、图11和图14 ............................................................... 18
2012年9月—修订版B至修订版C
更改产品名称 .................................................................................. 1
更改概述部分和表1 ....................................................................... 3
删除表2；重新排序 ....................................................................... 3
更改图16、图17、图18和图20 .................................................. 19
更新外形尺寸并更改订购指南 ................................................. 38
2005年6月—修订版0至修订版A
更改技术规格 .................................................................................. 3
2012年6月—修订版A至修订版B
更改“特性”部分............................................................................... 1
更改表3 ............................................................................................. 4
更改表4 ............................................................................................. 6
更改表5的输出电压建立时间和压摆率参数 ........................... 7
更改术语 ......................................................................................... 17
更改表18 ......................................................................................... 24
更改图43 ......................................................................................... 35
2004年5月—修订版0：初始版
更改表6的t14和t19参数 .................................................................... 8
更改表9 ........................................................................................... 13
Rev. C | Page 2 of 40
AD5380
概述
AD5380是一款完整的单电源、40通道、14位denseDAC®，
输入寄存器后置DAC寄存器可提供双缓冲，使各DAC输出
提供100引脚LQFP封装。所有40个通道均具有一个以轨到
既能独立更新，也能利用LDAC输入同时更新。
轨方式工作的片内输出放大器。该器件内置一个可编程的
各通道均具有可编程的增益与失调调整寄存器，可以让用
1.25 V/2.5 V、10 ppm/°C基准电压源；片内通道监控功能可
户对任何DAC通道进行全面校准。禁用升压模式时，每个
将模拟输出多路复用至一个共用MON_OUT引脚，以便进
通道的典型功耗为0.25 mA。
行外部监控；输出放大器升压模式则可以优化放大器压摆
率。AD5380含有一个WR脉冲宽度为20 ns的双缓冲并行接
口、一个接口速度超过30 MHz的SPI/QSPI/MICROWIRE/DSP
表1列出了该产品组合中的其它高通道数、低电压、单电
源、电压输出DAC。
兼容型串行接口和一个支持400 kHz数据传输速率的I2C兼容
型接口。
表1. 产品系列中的其它高通道数、低电压、单电源DAC
型号
AD5381BSTZ-5
AD5381BSTZ-3
AD5382BSTZ-5
AD5382BSTZ-3
AD5383BSTZ-5
AD5383BSTZ-3
AD5390BSTZ-5
AD5390BCPZ-5
AD5390BSTZ-3
AD5390BCPZ-3
AD5391BSTZ-5
AD5391BCPZ-5
AD5391BSTZ-3
AD5391BCPZ-3
AD5392BSTZ-5
AD5392BCPZ-5
AD5392BSTZ-3
AD5392BCPZ-3
分辨率
12位
12位
14位
14位
12位
12位
14位
14位
14位
14位
12位
12位
12位
12位
14位
14位
14位
14位
AVDD范围
4.5 V 至 5.5 V
2.7 V 至 3.6 V
4.5 V 至 5.5 V
2.7 V 至 3.6 V
4.5 V 至 5.5 V
2.7 V 至 3.6 V
4.5 V 至 5.5 V
4.5 V 至 5.5 V
2.7 V 至 3.6 V
2.7 V 至 3.6 V
4.5 V 至 5.5 V
4.5 V 至 5.5 V
2.7 V 至 3.6 V
2.7 V 至 3.6 V
4.5 V 至 5.5 V
4.5 V 至 5.5 V
2.7 V 至 3.6 V
2.7 V 至 3.6 V
输出通道数
40
40
32
32
32
32
16
16
16
16
16
16
16
16
8
8
8
8
线性误差(LSB)
±1
±1
±4
±4
±1
±1
±3
±3
±4
±4
±1
±1
±1
±1
±3
±3
±4
±4
Rev. C | Page 3 of 40
封装描述
100引脚LQFP
100引脚LQFP
100引脚LQFP
100引脚LQFP
100引脚LQFP
100引脚LQFP
52引脚LQFP
64引脚LFCSP
52引脚LQFP
64引脚LFCSP
52引脚LQFP
64引脚LFCSP
52引脚LQFP
64引脚LFCSP
52引脚LQFP
64引脚LFCSP
52引脚LQFP
64引脚LFCSP
封装选项
ST-100
ST-100
ST-100
ST-100
ST-100
ST-100
ST-52
CP-64
ST-52
CP-64
ST-52
CP-64
ST-52
CP-64
ST-52
CP-64
ST-52
CP-64
AD5380
技术规格
AD5380-5技术规格
除非另有说明，AVDD = 4.5 V至5.5 V、DVDD = 2.7 V至5.5 V、AGND = DGND = 0 V、外部REFIN = 2.5 V，
所有规格均相对于TMIN至TMAX而言。
表2.
参数
精度
分辨率
相对精度(INL)2
差分非线性(DNL)
零刻度误差
失调误差
失调误差TC
增益误差
增益温度系数3
直流串扰3
基准电压输入/输出
基准输入3
基准输入电压
直流输入阻抗
输入电流
基准电压范围
基准输出4
输出电压
基准电压TC3
输出阻抗
输出特性3
输出电压范围2
短路电流
负载电流
容性负载稳定性
RL = ∞
RL = 5 kΩ
直流输出阻抗
监控引脚
输出阻抗
三态漏电流
逻辑输入(SDA/SCL除外)3
输入高电压VIH
输入低电压VIL
DVDD > 3.6 V
DVDD ≤ 3.6 V
输入电流
引脚电容
AD5380-51 单位
14
±4
–1/+2
4
±4
±5
±0.05
±0.06
2
1
位
LSB(最大值)
LSB(最大值)
mV(最大值)
mV(最大值)
µV/°C(典型值)
% FSR(最大值)
% FSR(最大值)
ppm FSR/°C(典型值)
LSB(最大值)
2.5
1
±1
1至VDD/2
V
MΩ(最小值)
µA(最大值)
V(最小值/最大值)
2.495/2.505
1.22/1.28
±10
±15
800
V(最小值/最大值)
V(最小值/最大值)
ppm(最大值)
ppm(最大值)
Ω(典型值)
0/AVDD
40
±1
V(最小值/最大值)
mA(最大值)
mA(最大值)
200
1000
0.6
pF(最大值)
pF(最大值)
Ω(最大值)
1
100
kΩ(典型值)
nA(典型值)
测试条件/注释
±1 LSB(典型值)
通过设计保证工作温度范围内的单调性。
线性区内代码32处测得。
25°C时
TMIN至TMAX
±1%(额定性能)，AVDD = 2 x REFIN + 50 mV
100 MΩ(典型值)
±30 nA(典型值)
通过AD5380复位寄存器中的CR10使能；
CR12可选择基准电压。
环境温度下；CR12 = 1；针对2.5 V操作优化。
CR12 = 0
温度范围：+25°C至+85°C
温度范围：−40°C至+85°C
DVDD = 2.7 V至5.5 V
2
V(最小值)
0.8
0.6
±10
10
V(最大值)
V(最大值)
µA(最大值)
pF(最大值)
Rev. C | Page 4 of 40
所有引脚总和；TA= TMIN至TMAX
AD5380
参数
逻辑输入(仅限SDA、SCL)3
输入高电压VIH
输入低电压VIL
IIN，输入漏电流
VHYST，输入迟滞
输入电容CIN
毛刺抑制
逻辑输出(BUSY，SDO)3
输出低电压VOL
输出高电压VOH
输出低电压VOL
输出高电压VOH
高阻抗漏电流
高阻抗输出电容
逻辑输出(SDA)3
输出低电压VOL
三态漏电流
三态输出电容
电源要求
AVDD
DVDD
电源灵敏度3
∆Midscale/∆ΑVDD
AIDD
DIDD
AIDD(省电模式)
DIDD(省电模式)
功耗
AD5380-51
单位
测试条件/注释
0.7 × DVDD
0.3 × DVDD
±1
0.05 × DVDD
8
50
V(最小值)
V(最大值)
µA(最大值)
V(最小值)
pF(典型值)
ns(最大值)
当DVDD < 3.6 V时，此接口为SMBus兼容
当DVDD < 3.6 V时，此接口为SMBus兼容
0.4
DVDD – 1
0.4
DVDD – 0.5
±1
5
V(最大值)
V(最小值)
V(最大值)
V(最小值)
µA(最大值)
pF(典型值)
DVDD = 5 V ± 10%，200 µA吸电流
DVDD = 5 V ± 10%，200 µA源电流
DVDD = 2.7 V至3.6 V，200 µA吸电流
DVDD = 2.7 V至3.6 V，200 µA源电流
仅限SDO(串行数据输出)
仅限SDO(串行数据输出)
0.4
0.6
±1
8
V(最大值)
V(最大值)
µA(最大值)
pF(典型值)
ISINK = 3 mA
ISINK = 6 mA
4.5/5.5
2.7/5.5
V(最小值/最大值)
V(最小值/最大值)
–85
0.375
0.475
1
20
20
80
dB(典型值)
mA/通道(最大值)
mA/通道(最大值)
mA(最大值)
µA(最大值)
µA(最大值)
mW(最大值)
输入滤波可抑制小于50 ns的噪声尖峰。
输出端空载，且禁用升压模式。0.25 mA/通道(典型值)
输出端空载，且启用升压模式。0.325 mA/通道(典型值)
VIH= DVDD，VIL= DGND。
100 nA(典型值)
1 µA(典型值)
输出端空载，且禁用升压模式。AVDD = DVDD = 5 V
AD5380-5使用外部2.5 V基准电压源进行校准。所有型号产品的温度范围：–40℃至+85℃。
在VOUT = 10 mV至AVDD – 50 mV的范围内可保证精度。
3
通过特性保证，但未经生产测试。
4
AD5380-5上默认为2.5 V。可通过AD5380复位寄存器中的CR12编程为1.25 V；以1.25 V基准电压源操作AD5380-5时可导致精度下降。
1
2
Rev. C | Page 5 of 40
.
AD5380
AD5380-3技术规格
AVDD = 2.7 V至3.6 V；DVDD = 2.7 V至5.5 V，AGND = DGND = 0 V；外部REFIN = 1.25 V；
除非另有说明，所有规格均相对于TMIN至TMAX而言。
表3.
参数
精度
分辨率
相对精度2 (INL)
差分非线性(DNL)
零刻度误差
失调误差
失调误差TC
增益误差
增益温度系数3
直流串扰3
基准电压输入/输出
基准输入3
基准输入电压
直流输入阻抗
输入电流
基准电压范围
AD5380-51
单位
14
±4
–1/+2
4
±4
±5
±0.05
±0.1
2
1
位
LSB(最大值)
LSB(最大值)
mV(最大值)
mV(最大值)
µV/°C(典型值)
% FSR(最大值)
% FSR(最大值)
ppm FSR/°C(典型值)
LSB(最大值)
1.25
1
±1
1至AVDD/2
V
MΩ(最小值)
µA(最大值)
V(最小值/最大值)
基准输出4
输出电压
基准电压TC3
输出阻抗
输出特性3
输出电压范围2
短路电流
负载电流
容性负载稳定性
RL = ∞
RL = 5 kΩ
直流输出阻抗
监控引脚
输出阻抗
三态漏电流
逻辑输入(SDA/SCL除外)3
输入高电压VIH
输入低电压VIL
DVDD > 3.6 V
DVDD ≤ 3.6 V
输入电流
引脚电容
逻辑输入(仅限SDA、SCL)3
输入高电压VIH
输入低电压VIL
IIN，输入漏电流
VHYST，输入迟滞
输入电容CIN
毛刺抑制
1.245/1.255
2.47/2.53
±10
±15
800
V(最小值/最大值)
V(最小值/最大值)
ppm/°C(最大值)
ppm/°C(最大值)
Ω(典型值)
0/AVDD
40
±1
V(最小值/最大值)
mA(最大值)
mA(最大值)
200
1000
0.6
pF(最大值)
pF(最大值)
Ω(最大值)
1
100
kΩ(典型值)
nA(典型值)
2
V(最小值)
0.8
0.6
±10
10
V(最大值)
V(最大值)
µA(最大值)
pF(最大值)
0.7 × DVDD
0.3 × DVDD
±1
0.05 × DVDD
8
50
V(最小值)
V(最大值)
µA(最大值)
V(最小值)
pF(典型值)
ns(最大值)
测试条件/注释
在工作温度范围内保证单调性
线性区内代码64处测得
25°C时
TMIN至TMAX
±1%(额定性能)
100 MΩ(典型值)
±30 nA(典型值)
通过AD5380复位寄存器中的CR10使能；
CR12可选择基准电压。
环境温度下；CR12 = 0；针对1.25 V操作优化
CR12 = 1。
温度范围：+25°C至+85°C
温度范围：−40°C至+85°C
DVDD = 2.7 V至3.6 V
Rev. C | Page 6 of 40
所有引脚总和；TA= TMIN至TMAX
当DVDD < 3.6 V时，此接口为SMBus兼容
当DVDD < 3.6 V时，此接口为SMBus兼容
输入滤波可抑制小于50 ns的噪声尖峰
AD5380
参数
AD5380-51
单位
测试条件/注释
0.4
DVDD – 0.5
±1
5
V(最大值)
V(最小值)
µA(最大值)
pF(典型值)
吸电流200 µA
源电流200 µA
仅限SDO(串行数据输出)
仅限SDO(串行数据输出)
0.4
0.6
±1
8
V(最大值)
V(最大值)
µA(最大值)
pF(典型值)
ISINK = 3 mA
ISINK = 6 mA
2.7/3.6
2.7/5.5
V(最小值/最大值)
V(最小值/最大值)
–85
0.375
0.475
1
20
20
48
dB(典型值)
mA/通道(最大值)
mA/通道(最大值)
mA(最大值)
µA(最大值)
µA(最大值)
mW(最大值)
3
逻辑输出(BUSY，SDO)
输出低电压VOL
输出高电压VOH
高阻抗漏电流
高阻抗输出电容
逻辑输出(SDA)3
输出低电压VOL
三态漏电流
三态输出电容
电源要求
AVDD
DVDD
电源灵敏度3
∆Midscale/∆ΑVDD
AIDD
DIDD
AIDD(省电模式)
DIDD(省电模式)
功耗
输出端空载，且禁用升压模式。0.25 mA/通道(典型值)
输出端空载，且启用升压模式。0.325 mA/通道(典型值)
VIH = DVDD, VIL = DGND.
100 nA(典型值)
1 µA(典型值)
输出端空载，且禁用升压模式。AVDD = DVDD = 3 V
AD5380-3使用外部1.25 V基准电压源进行校准。温度范围：–40°C至+85°C。
在VOUT = 10 mV至AVDD – 50 mV的范围内可保证精度。
3
通过特性保证，但未经生产测试。
4
AD5380-3上默认为1.25 V。可通过AD5380复位寄存器中的CR12编程为2.5 V；以2.5 V基准电压源操作AD5380-3时可导致精度下降且输入代码范围受限。
1
2
交流特性1
AVDD = 2.7 V至3.6 V或4.5 V至5.5 V；DVDD = 2.7 V至5.5 V；AGND = DGND = 0 V。
表4.
参数
全部
单位
测试条件/注释
3
8
1.5
2.5
12
15
µs(典型值)
µs(最大值)
V/µs(典型值)
V/µs(典型值)
nV-s(典型值)
mV(典型值)
1
0.8
0.1
15
40
nV-s(典型值)
nV-s(典型值)
nV-s(典型值)
µV p-p(典型值)
µV p-p(典型值)
150
100
nV/√Hz(典型值)
nV/√Hz(典型值)
动态性能
输出电压建立时间2
压摆率2
数模转换脉冲干扰
毛刺脉冲峰值幅度
DAC间串扰
数字串扰
数字馈通
输出噪声(0.1 Hz至10 Hz)
输出噪声频谱密度
在1 kHz条件下
在10 kHz条件下
1
2
1/4至3/4满量程输入变化，精度达到 ±1 LSB。
禁用升压模式，且CR11 = 0
禁用升压模式，且CR11 = 0
禁用升压模式，且CR11 = 0
启用升压模式，且CR11 = 1
参见术语部分。
输入总线对受测DAC输出的影响
外部基准电压源，中间电平载入DAC
内部基准电压源，中间电平载入DAC
通过设计和特性保证，但未经生产测试。
压摆率可以通过AD5380复位寄存器中的电流升压控制位(CR11)进行编程。
Rev. C | Page 7 of 40
AD5380
时序特性
串行接口
DVDD = 2.7 V至5.5 V；AVDD= 4.5 V至5.5 V或2.7 V至3.6 V；AGND = DGND = 0 V；除非另有说明，
所有规格均相对于TMIN至TMAX而言。
表5.
参数1, 2, 3
t1
t2
t3
t4
t5 4
t6 4
t7
t7A
t8
t9
t104
t11
t124
t13
t14
t15
t16
t17
t18
t19
t20 5
t215
t225
t23
在TMIN、TMAX的限值
33
13
13
13
13
33
10
50
5
4.5
30
670
20
20
2
0
100
8
20
40
20
5
8
20
单位
ns(最小值)
ns(最小值)
ns(最小值)
ns(最小值)
ns(最小值)
ns(最小值)
ns(最小值)
ns(最小值)
ns(最小值)
ns(最小值)
ns(最大值)
ns(最大值)
ns(最小值)
ns(最小值)
µs(最大值)
ns(最小值)
ns(最小值)
µs(典型值)
ns(最小值)
µs(最大值)
ns(最大值)
ns(最小值)
ns(最小值)
ns(最小值)
描述
SCLK周期时间
SCLK高电平时间
SCLK低电平时间
SYNC 下降沿到SCLK下降沿建立时间
第24个SCLK下降沿到SYNC下降沿
SYNC最短低电平时间
最小SYNC高电平时间
回读模式下SYNC最短高电平时间
数据建立时间
数据保持时间
第24个SCLK下降沿到BUSY下降沿
BUSY 低电平脉宽(单通道更新)
第24个SCLK下降沿到LDAC下降沿
LDAC 低电平脉冲宽度
BUSY 上升沿到DAC输出响应时间
BUSY 上升沿到LDAC下降沿
LDAC 下降沿到DAC输出响应时间
DAC输出建立时间
CLR 低电平脉冲宽度
CLR 脉冲启动时间
SCLK上升沿到SDO有效
SCLK下降沿到SYNC上升沿
SYNC 上升沿到SCLK上升沿
SYNC 上升沿到LDAC下降沿
1
通过设计和特性保证，但未经生产测试。
所有输入信号均指定tr = tf = 5 ns(10%至90% VCC)并从1.2 V电平起开始计时。
3
参见图2、图3、图4和图5。
4
只限独立模式。
5
只限菊花链模式。
2
TO OUTPUT PIN
IOL
VOH (MIN) OR
VOL (MAX)
CL
50pF
200µA
IOH
图2. 用于确定数字输出时序的负载电路
Rev. C | Page 8 of 40
03731-002
200µA
,
AD5380
t1
24
SCLK
t3
t4
SYNC
t2
t6
t7
24
t5
t8 t9
DB0
DIN
DB23
t10
t11
BUSY
t13
t12
LDAC1
t17
t14
VOUT1
t15
t13
LDAC2
t17
t16
VOUT2
t18
CLR
t19
1LDAC
2LDAC
03731-003
VOUT
ACTIVE DURING BUSY.
ACTIVE AFTER BUSY.
图3. 串行接口时序图(独立模式)
SCLK
24
48
t7A
SYNC
DB23
DIN
DB0
DB23
DB0
INPUT WORD SPECIFIES
REGISTER TO BE READ
NOP CONDITION
UNDEFINED
DB0
03731-004
DB23
SDO
SELECTED REGISTER
DATA CLOCKED OUT
图4. 串行接口时序图(数据回读模式)
t1
SCLK
t7
t3
t2
24
t21
48
t22
t4
SYNC
t8 t9
DIN
DB23
DB0
DB23
INPUT WORD FOR DAC N
DB0
INPUT WORD FOR DAC N+1
t20
UNDEFINED
DB0
INPUT WORD FOR DAC N
t23
LDAC
图5. 串行接口时序图(菊花链模式)
Rev. C | Page 9 of 40
t13
03731-005
DB23
SDO
AD5380
I2C串行接口
DVDD = 2.7 V至5.5 V；AVDD= 4.5 V至5.5 V或2.7 V至3.6 V；AGND = DGND = 0 V；除非另有说明，所有规格均相对于
TMIN至TMAX而言。
表6.
参数1, 2
FSCL
t1
t2
t3
t4
t5
t6 3
在TMIN、TMAX的限值
t7
t8
t9
t10
t11
Cb
2
3
4
描述
SCL时钟频率
SCL周期时间
tHIGH，SCL高电平时间
tLOW，SCL低电平时间
tHD,STA，起始/重复起始条件保持时间
tSU,DAT，数据建立时间
tHD,DAT，数据保持时间
tHD,DAT，数据保持时间
tSU,STA，重复起始建立时间
tSU,STO，停止条件建立时间
tBUF，一个停止条件与一个起始条件之间的总线空闲时间
tR，接收时SCL和SDA的上升时间
tR，接收时(CMOS兼容)SCL和SDA的上升时间
tF，发射时SDA的下降时间
tF，接收时(CMOS兼容)SDA的下降时间
tF，接收时SCL和SDA的下降时间
tF，发射时SCL和SDA的下降时间
各条总线的容性负载
通过设计和特性保证，但未经生产测试。
参见图6。
主器件必须为SDA信号(参考SCL信号的VIH最小值)提供至少300 ns的保持时间，以便桥接SCL下降沿的未定义区域。
Cb是一条总线的总电容(单位为pF)。tR和tF是在0.3 DVDD至0.7 DVDD范围内测得的。
SDA
t9
t3
t10
t11
t4
SCL
t4
t6
t2
t1
t5
START
CONDITION
REPEATED
START
CONDITION
图6. I 2C兼容型串行接口时序图
Rev. C | Page 10 of 40
t8
t7
STOP
CONDITION
03731-006
1
单位
kHz(最大值)
µs(最小值)
µs(最小值)
µs(最小值)
µs(最小值)
ns(最小值)
µs(最大值)
µs(最小值)
µs(最小值)
µs(最小值)
µs(最小值)
ns(最大值)
ns(最小值)
ns(最大值)
ns(最小值)
ns(最大值)
ns(最小值)
pF(最大值)
400
2.5
0.6
1.3
0.6
100
0.9
0
0.6
0.6
1.3
300
0
300
0
300
20 + 0.1Cb 4
400
AD5380
并行接口
DVDD = 2.7 V至5.5 V；AVDD= 4.5 V至5.5 V或2.7 V至3.6 V；AGND = DGND = 0 V；除非另有说明，所有规格均相对于
TMIN至TMAX而言。
表7 .
参数1,2,3
t0
t1
t2
t3
t4
t5
t6
t7
t8
t9 4
t10
t114
t12
t13
t14
t15
t16
t17
t18
t19
t20
1
2
3
4
在TMIN、TMAX的限值
4.5
4.5
20
20
0
0
4.5
4.5
20
700
30
670
30
20
100
20
0
100
8
20
35
单位
ns(最小值)
ns(最小值)
ns(最小值)
ns(最小值)
ns(最小值)
ns(最小值)
ns(最小值)
ns(最小值)
ns(最小值)
ns(最小值)
ns(最大值)
ns(最大值)
ns(最小值)
ns(最小值)
ns(最大值)
ns(最小值)
ns(最小值)
ns(最小值)
µs(典型值)
ns(最小值)
µsmax
描述
REG0、REG1地址到WR上升沿建立时间
REG0、REG1地址到WR上升沿保持时间
CS 低电平脉冲宽度
WR 低电平脉冲宽度
CS 到WR下降沿建立时间
WR 到CS上升沿保持时间
数据到WR上升沿建立时间
数据到WR上升沿保持时间
WR 高电平脉宽
WR最小周期时间(单通道写入)
WR 上升沿到BUSY下降沿
BUSY 低电平脉宽(单通道更新)
WR 上升沿到LDAC下降沿
LDAC 低电平脉冲宽度
BUSY 上升沿到DAC输出响应时间
LDAC 上升沿到WR上升沿
BUSY 上升沿到LDAC下降沿
LDAC 下降沿到DAC输出响应时间
DAC输出建立时间
CLR 低电平脉冲宽度
CLR 脉冲启动时间
通过设计和特性保证，但未经生产测试。
所有输入信号均规定为tR = tR = 5 ns(10％至90％DVDD)并从1.2 V电平起开始计时。
参见图7。
参见图29。
Rev. C | Page 11 of 40
AD5380
t1
t0
REG0, REG1, A5...A0
t4
t5
t2
CS
t9
t8
t3
WR
t6
t15
t7
DB13...DB0
t10
t11
BUSY
t12
t13
t18
LDAC1
t14
VOUT1
t16
LDAC2
t13
t18
t17
VOUT2
CLR
t19
1LDAC
2LDAC
ACTIVE DURING BUSY.
ACTIVE AFTER BUSY.
图7. 并行接口时序图
Rev. C | Page 12 of 40
03731-007
t20
VOUT
AD5380
绝对最大额定值
除非另有说明，TA = 25°C1。
表8.
参数
AVDD至AGND
DVDD至DGND
数字输入至DGND
SDA/SCL至DGND
数字输出至DGND
REFIN/REFOUT至AGND
AGND至DGND
VOUTx至AGND
模拟输入至AGND
工作温度范围
商用(B级)
存储温度范围
结温(TJ MAX)
100引脚LQFP封装
θJA热阻
回流焊
峰值温度
ESD
HBM
FICDM
1
额定值
–0.3 V至+7 V
–0.3 V至+7 V
–0.3 V至DVDD + 0.3 V
–0.3 V至+ 7 V
–0.3 V至DVDD + 0.3 V
–0.3 V至AVDD + 0.3 V
–0.3 V至+0.3 V
–0.3 V至AVDD + 0.3 V
–0.3 V至AVDD + 0.3 V
注意，超出上述绝对最大额定值可能会导致器件永久性损
坏。这只是额定最值，并不能以这些条件或者在任何其它
超出本技术规范操作章节中所示规格的条件下，推断器件
能否正常工作。长期在绝对最大额定值条件下工作会影响
器件的可靠性。
–40°C至+85°C
–65°C至+150°C
150°C
44°C/W
230°C
6.5 kV
2 kV
100 mA以下的瞬态电流不会造成SCR闩锁。
ESD警告
ESD(静电放电)敏感器件。静电电荷很容易在人体和测试设备上累积，可高达4000 V，并可能在没
有察觉的情况下放电。尽管本产品具有专用ESD保护电路，但在遇到高能量静电放电时，可
能会发生永久性器件损坏。因此，建议采取适当的ESD防范措施，以避免器件性能下降或功
能丧失。
Rev. C | Page 13 of 40
AD5380
76 BUSY
75
PIN 1
IDENTIFIER
2
3
4
74
73
72
5
71
6
70
7
69
8
68
9
67
10
66
11
65
AD5380
12
13
64
TOP VIEW
(Not to Scale)
14
63
62
15
61
16
60
17
59
18
58
19
57
20
56
21
22
55
23
24
53
52
25
51
50
49
48
47
46
45
44
43
42
41
40
38
39
37
36
35
34
33
32
31
30
29
28
SIGNAL_GND5
DAC_GND5
AGND5
AVDD5
VOUT5
VOUT6
VOUT7
VOUT32
VOUT33
VOUT34
VOUT35
VOUT36
VOUT37
VOUT38
VOUT39/MON_OUT
VOUT8
VOUT9
VOUT10
VOUT11
VOUT12
DAC_GND2
SIGNAL_GND2
VOUT13
VOUT14
VOUT15
27
54
RESET
DB7
DB6
DB5
DB4
DB3
DB2
DB1
DB0
REG0
REG1
VOUT23
VOUT22
VOUT21
VOUT20
AVDD3
AGND3
DAC_GND3
SIGNAL_GND3
VOUT19
VOUT18
VOUT17
VOUT16
AVDD2
AGND2
03731-008
77 LDAC
78 WR (DCEN/AD1)
79 PD
81 DGND
80 SER/PAR
82 DVDD
84 A0
83 DVDD
86 A2
85 A1
87 A3
88 A4
90 DGND
89 A5
91 DGND
93 SDO(A/B)
92 DVDD
94 DB8
96 DB10
95 DB9
1
26
FIFO EN
CLR
VOUT24
VOUT25
VOUT26
VOUT27
SIGNAL_GND4
DAC_GND4
AGND4
AVDD4
VOUT28
VOUT29
VOUT30
VOUT31
REFGND
REFOUT/REFIN
SIGNAL_GND1
DAC_GND1
AVDD1
VOUT0
VOUT1
VOUT2
VOUT3
VOUT4
AGND1
98 DB12/(SCLK/SCL)
97 DB11/(SPI/I2C)
100 CS/(SYNC/AD0)
99 DB13/(DIN/SDA)
引脚配置和功能描述
图8. 100引脚LQFP的引脚配置
表9. 引脚功能描述
名称
VOUTx
SIGNAL_GND(1–5)
DAC_GND(1–5)
AGND(1–5)
AVDD(1–5)
DGND
DVDD
REFGND
REFOUT/REFIN
功能
通道x的缓冲模拟输出。各模拟输出均由增益设置为2的轨到轨输出放大器驱动。各输出均能够驱动5 kΩ的输出
负载到地。典型输出阻抗为0.5 Ω。
每个八输出通道组的模拟地基准点。所有SIGNAL_GND引脚均内部连接在一起，并应连接到尽可能靠近AD5380
的AGND平面。
每个八通道组均包含一个DAC_GND引脚。这是内部14-bit DAC的地基准点。这些引脚应连接到AGND平面。
模拟参考点。每个八通道组均包含一个AGND引脚。所有AGND引脚均应从外部连接到AGND平面。
模拟电源引脚。每个八通道组均有一个独立的AVDD引脚。这些引脚内部短接并应使用0.1 µF陶瓷电容和10 µF
钽电容去耦。AD5380-5的工作电压范围为4.5 V至5.5 V；AD5380-3的工作电压范围为2.7 V至3.6 V。
所有数字电路的地。
逻辑电源。保证工作电压范围为2.7 V至5.5 V。建议使用0.1 µF陶瓷电容和10 µF钽电容，将这些引脚去耦至DGND。
内部基准电压源的地基准点。
AD5380包含一个REFOUT/REFIN共用引脚。当选择内部基准电压源时，此引脚为基准输出。如果应用中要求使
用外部基准电压源，则可将其施加于此引脚，内部基准电压源可通过控制寄存器来禁用。此引脚默认使用基
准输入。
Rev. C | Page 14 of 40
AD5380
名称
VOUT39/MON_OUT
SER/PAR
CS/(SYNC/AD0)
WR/(DCEN/AD1)
DB13–DB0
A5–A0
REG1, REG0
SDO/(A/B)
BUSY
LDAC
CLR
RESET
PD
功能
双功能引脚。默认模式下，它用作通道39的缓冲输出。使能监控功能时，此引脚用作39至1通道多路复用器
的输出端，可通过编程将通道0至38中的一个通道多路复用至MON_OUT引脚。MON_OUT引脚的典型输出阻
抗为500 Ω，用于驱动SAR ADC输入端等的高输入阻抗。
接口选择输入。此引脚允许用户选择是使用串行接口还是并行接口。如果要连接高电平，则选择串行接口
模式，引脚97 (SPI/I2C)用于判断接口模式是SPI还是I2C。当SER/PAR为低电平时，则选择并行接口模式。
在并行接口模式下，此引脚用作片选输入(电平敏感、低电平有效)。低电平时选择AD5380。
串行接口模式。这是更新寻址寄存器之前串行时钟的帧同步输入信号。
I2C模式。此引脚用作硬件地址引脚，与AD1一起用来判断I2C总线上此器件的软件地址。
多功能引脚。在并行接口模式下，此引脚用作写入使能。在串行接口模式下，此引脚用作菊花链使能(SPI模
式)和硬件地址引脚(I2C模式)。
并行接口写输入(边沿敏感)。WR上升沿与CS低电平一起使用，并且地址总线输入写入所选器件寄存器。
串行接口。菊花链选择输入(电平敏感、高电平有效)。高电平时，此信号与SER/PAR高电平一起使用，以使
能SPI串行接口菊花链模式。
I2C模式。此引脚用作硬件地址引脚，与AD0一起用来判断I2C总线上此器件的软件地址。
并行数据总线。DB13为AD5380上输入数据字的MSB，而DB0则为LSB。
并行地址输入。A5至A0均经过解码来寻址AD5380的40个输入通道之一。与REG1和REG0引脚一起使用，来
判断输入数据的目标寄存器。
在并行接口模式下，REG1和REG0用于解码输入数据的目标寄存器。REG1和REG0均经过解码来寻址所选通
道的输入数据寄存器、偏移寄存器或增益寄存器，并且确定特殊功能寄存器。
串行接口模式中的串行数据输出。三态CMOS输出。SDO可用于以菊花链形式将多个器件连接在一起。数据
在SCLK上升沿通过SDO逐个输出，而且在SCLK的下降沿有效。
在并行接口模式下，当选择toggle模式并向AD5380数据寄存器写入数据时，此引脚用作A或B数据寄存器选
择(参见“Toggle模式功能”部分)。在toggle模式下，LDAC用于在A和B数据寄存器所含数据之间切换输出。所
有DAC通道均包含两个数据寄存器。在正常模式下，数据寄存器A是数据传输的默认寄存器。
CMOS数字输出。在对载入DAC数据寄存器的数据(x2)进行内部计算时，BUSY变为低电平。在此期间，用户
可以继续向x1、c和m寄存器写入新数据，但无法进一步更新DAC寄存器和DAC输出。如果LDAC处于低电平
时BUSY被拉低，则会存储此事件。此外，上电复位期间，以及BUSY引脚处于低电平时，BUSY同样会变为
低电平。在此期间会禁用该接口并会忽略LDAC上的所有事件。CLR操作也会让BUSY变为低电平。
加载DAC逻辑输入(低电平有效)。如果在LDAC无效(高电平)时BUSY被拉低，输入寄存器的内容会被送入DAC
寄存器，同时会更新DAC输出。如果在LDAC有效且正在进行内部计算时BUSY被拉低，则会在LDAC变为无效
时存储BUSY事件并更新DAC寄存器。不过，将忽略上电复位期间LDAC上的所有事件或RESET上的所有事件。
异步清零输入。CLR输入对下降沿敏感。当CLR被激活时，所有通道均会更新为CLR代码寄存器中所含的数
据。在所有通道更新为BUSY代码时，CLR会保持低电平35 µs。
异步数字复位输入(下降沿敏感)。此引脚的功能相当于上电复位发生器。当此引脚被拉低时，状态机将启动
复位时序，通过数字形式将x1、m、c和x2寄存器复位到其默认上电值。此序列通常耗时270 µs。RESET的下
降沿将启动RESET过程。在此期间，BUSY将变为低电平，并在RESET完成后返回高电平。当BUSY处于低电平
时，将禁用所有接口并忽略所有LDAC脉冲。当BUSY返回高电平时，器件恢复正常操作，并忽略RESET引脚
的状态，直至检测到下一下降沿。
省电模式(电平敏感、高电平有效)。PD用于将器件置于低功耗模式。在该模式下，AIDD降至2 µA，DIDD降至
20 µA。在省电模式下，所有内部模拟电路均处于低功耗模式，而模拟输出则被配置为高阻抗输出或提供100 kΩ
负载到地，具体取决于省电模式的配置方式。在省电期间，串行接口会保持活动状态。
Rev. C | Page 15 of 40
AD5380
名称
FIFO EN
DB11/(SPI/I2C)
DB12/(SCLK/SCL)
DB13/(DIN/SDA)
功能
FIFO使能(电平敏感、高电平有效)。连接到DVDD时，内部FIFO使能，从而允许用户全速写入器件。FIFO只
能在并行接口模式下使用。器件会在上电时和CLEAR或RESET之后对FIFO EN引脚的状态进行采样，从而判断
是否已使能FIFO。在串行或I2C接口模式下，FIFO EN引脚应连接低电平。
多功能输入引脚。在并行接口模式下，此引脚用作并行输入数据字的DB11。在串行接口模式下，此引脚用
作串行接口模式选择。当选择串行接口模式(SER/PAR = 1)且此输入处于低电平时，将选择SPI模式。在SPI模式
下，DB12为串行时钟(SCLK)输入，而DB13为串行数据(DIN)输入。
当选择串行接口模式(SER/PAR = 1)且此输入处于高电平时，将选择I2C模式。在此模式下，DB12为串行时钟
(SCL)输入，而DB13为串行数据(SDA)输入。
多功能输入引脚。在并行接口模式下，此引脚用作并行输入数据字的DB12。在串行接口模式下，此引脚用
作串行时钟输入。
串行接口模式。在串行接口模式下，数据在SCLK下降沿读入移位寄存器。工作时钟速率最高达30 MHz。
I2C模式。在I2C模式下，此引脚执行SCL功能，将数据读入器件。I2C模式下的数据传输速率与100 kHz和400 kHz
工作模式兼容。
多功能数据输入引脚。在并行接口模式下，此引脚用作并行输入数据字的DB13。
串行接口模式。在串行接口模式下，此引脚用作串行数据输入。数据必须在SCLK的下降沿有效。
I2C模式。在I2C模式下，此引脚为用作开漏输入/输出的串行数据引脚(SDA)。
Rev. C | Page 16 of 40
AD5380
术语
相对精度
相对精度或端点线性度是指DAC输出与通过DAC端点的传
递函数直线之间的最大偏差。在零刻度误差和满量程误差
调零后才可以进行相对精度测量，单位为LSB。
差分非线性
差分非线性是指任意两个相邻编码之间所测得变化值与理
想的1 LSB变化值之间的差异。最大1 LSB的额定差分非线
性可确保单调性。
零刻度误差
零刻度误差指DAC寄存器中加载全0时DAC输出电压的误
差。理想情况下，DAC全部载入0且m = 全1，c = 2n – 1
VOUT(零刻度) = 0 V
零刻度误差是指VOUT(实际)和VOUT(理想)之间的差值，
以mV为单位。该误差主要是由输出放大器中的失调造成的。
失调误差
失调误差是指传递函数线性区内VOUT(实际)和VOUT(理
想)之间的差值，以mV为单位。失调误差在AD5380-5上是
通过将代码32载入DAC寄存器测得的，而在AD5380-3上是
通过载入代码64测得的。
增益误差
增益误差针对的是VOUT= 10 mV和VOUT = AVDD – 50 mV
之间的输出范围的线性区。它是指DAC传递特性的斜率与
理想值之间的偏差，在DAC输出端空载时用满量程范围的
百分比(%FSR)表示。
直流串扰
直流串扰是指一个中间电平DAC的输出电平在响应满量程
码(全0至全1，或相反)和所有其他DAC的输出变化时发生
的直流变化，以LSB为单位。
电压建立时间
输出电压建立时间是指对于¼至¾满量程输入变化，DAC
输出达到并保持在额定电平所需的时间。它在BUSY上升
沿进行测量。
数模转换脉冲干扰
数模转换毛刺能量是指主编码跃迁时注入模拟输出端的能
量。它定义为毛刺的面积，并用nV-s表示。它的测量方法
是将DAC寄存器数据在0x1FFF和0x2000之间进行切换。
DAC间串扰
DAC间串扰是指一个DAC的输出端因数字变化和另一DAC
的后续模拟输出变化而出现的毛刺脉冲。受影响通道采用
中间电平载入。DAC间串扰单位为nV-s。
数字串扰
数字串扰是指一个转换器的输出端因另一转换器的DAC寄
存器代码发生变化而产生的毛刺脉冲，单位为nV-s。
数字馈通
当该器件未被选中时，器件数字输入端上的高频逻辑活动
可以贯穿整个器件进行容性耦合，表现为VOUT引脚上的
噪声。它也可以沿电源线和地线耦合。这种噪声就是数字
馈通。
输出噪声频谱密度
输出噪声频谱密度是衡量内部产生的随机噪音的一种指
标。随机噪声表示为频谱密度(每√Hz电压)。测量方法是
将所有DAC加载到中间电平，然后测量输出端的噪声。它
是在10 kHz下1 Hz带宽内测量的，单位为nV/√Hz。
直流输出阻抗
直流输出阻抗是指有效的输出源电阻，主要是封装引脚
电阻。
Rev. C | Page 17 of 40
AD5380
典型性能参数
2.0
2.0
AVDD = DVDD = 5.5V
VREF = 2.5V
TA = 25°C
1.5
0.5
0
–0.5
0.5
0
–0.5
–1.0
–1.0
–1.5
–1.5
0
4096
8192
INPUT CODE
12288
16384
–2.0
图9. AD5380-5典型INL曲线图
0
4096
8192
INPUT CODE
12288
16384
03731-012
INL ERROR (LSB)
1.0
03731-009
INL ERROR (LSB)
1.0
–2.0
AVDD = DVDD = 3V
VREF = 1.25V
TA = 25°C
1.5
图12. AD5380-3典型INL曲线图
40
2.510
35
30
FREQUENCY
2.500
25
20
15
10
2.995
2
4
6
8
10
12
TIME (µs)
0
–5.0 –4.0 –3.0 –2.0 –1.0
0
1.0 2.0 3.0 4.0 5.0
–4.5 –3.5 –2.5 –1.5 –0.5 0.5 1.5 2.5 3.5 4.5
REFERENCE DRIFT (ppm/°C)
图10. AD5380-5毛刺脉冲
图13. AD5380-REFOUT温度系数
LDAC
LDAC
VOUT
AVDD = DVDD = 5V
VREF = 2.5V
TA = 25°C
03731-013
0
VOUT
AVDD = DVDD = 5V
VREF = 2.5V
TA = 25°C
图11. 禁用升压模式时的压摆率
图14. 启用升压模式时的压摆率
Rev. C | Page 18 of 40
03731-106
2.990
03731-103
5
03731-105
VOLTAGE (V)
2.505
AD5380
AVDD = 5.5V
VREF = 2.5V
TA = 25°C
14
PERCENTAGE OF UNITS (%)
12
AVDD = DVDD = 5V
VREF = 2.5V
TA = 25°C
10
VDD
8
6
4
VOUT
9
10
AIDD (mA)
11
03731-102
8
03731-015
2
图18. AD5380上电瞬变
图15. 禁用升压模式时的AIDD 直方图
DVDD = 5.5V
VIH = DVDD
VIL = DGND
TA = 25°C
10
14
12
NUMBER OF UNITS
8
6
4
10
8
6
4
2
0.6
0.7
0.8
DIDD (mA)
0.9
1.0
0
–2
–1
0
1
INL ERROR DISTRIBUTION (LSB)
2
03731-019
0.5
图19. INL分布
图16. DIDD 直方图
PD
BUSY
VOUT
AVDD = DVDD = 5V
VREF = 2.5V
TA = 25°C
VOUT
AVDD = DVDD = 5V
VREF = 2.5V
TA = 25°C
图17. 退出软件省电模式
图20. 退出硬件省电模式
Rev. C | Page 19 of 40
03731-101
0
03731-107
2
03731-100
NUMBER OF UNITS
AVDD = 5.5V
REFIN = 2.5V
TA = 25°C
AD5380
6
6
AVDD = DVDD = 3V
VREF = 1.25V
TA = 25°C
FULL SCALE
5
3/4 SCALE
4
MIDSCALE
3
2
3
VOUT (V)
VOUT (V)
4
5
AVDD = DVDD = 5V
VREF = 2.5V
TA = 25°C
1/4 SCALE
3/4 SCALE
FULL SCALE
MIDSCALE
2
1
1
ZERO SCALE
0
ZERO SCALE
–20
–10
–5
–2
0
2
CURRENT (mA)
5
10
20
40
–1
–40
03731-021
–1
–40
图21. AD5380-5输出放大器的源电流和吸电流能力
0.20
–10
–5
1/4 SCALE
–2
0
2
CURRENT (mA)
5
10
20
–40
图24. AD5380-3输出放大器的源电流和吸电流能力
2.456
AVDD = 5V
VREF = 2.5V
TA = 25°C
0.15
–20
03731-024
0
AVDD = DVDD = 5V
VREF = 2.5V
TA = 25°C
14ns/SAMPLE NUMBER
2.455
2.454
ERROR AT ZERO SINKING CURRENT
0.05
AMPLITUDE (V)
0
–0.05
(VDD–VOUT) AT FULL-SCALE SOURCING CURRENT
–0.10
2.452
2.451
0.25
0.50
0.75
1.00
1.25
ISOURCE/ISINK (mA)
1.50
1.75
2.00
03731-022
0
2.449
图22. 电压轨裕量与源电流/吸电流的关系
600
100
150
200 250 300 350
SAMPLE NUMBER
400
450
500
550
AVDD = DVDD = 5V
TA = 25°C
DAC LOADED WITH MIDSCALE
EXTERNAL REFERENCE
Y AXIS = 5µV/DIV
X AXIS = 100ms/DIV
400
300
REFOUT = 2.5V
200
100
0
100
REFOUT = 1.25V
1k
10k
FREQUENCY (Hz)
100k
03731-023
OUTPUT NOISE (nV/ Hz)
50
图25. 邻道DAC间串扰
AVDD = 5V
TA = 25°C
REFOUT DECOUPLED
WITH 100nF CAPACITOR
500
0
AVDD = DVDD = 5V
VREF = 2.5V
TA = 25°C
EXITS SOFT PD
TO MIDSCALE
图26. 0.1 Hz至10 Hz噪声图
图23. REFOUT噪声频谱密度
Rev. C | Page 20 of 40
03731-025
2.450
–0.15
–0.20
2.453
03731-026
ERROR VOLTAGE (V)
0.10
AD5380
功能描述
DAC架构—通用
这些器件的完整传递函数可以表示为：
AD5380是一款完整的单电源、40通道电压输出DAC，提
供14位分辨率。该器件采用100引脚LQFP封装，配备并行
和串行接口。该产品内置一个可通过软件选择的1.25 V/2.5 V、
10 ppm/°C基准电压源，该电压源可用于驱动缓冲基准输入；
或者也可以使用外部基准电压源来驱动这些输入。内部/外
部基准电压源通过控制寄存器中的CR10位来选择；如果内
部基准电压源为轨到轨输出，能够驱动5 kΩ和200 pF的并联
负载，则CR12可选择参考幅度。
AVDD
VREF
×1 INPUT
REG
×2
DAC
REG
14-BIT
DAC
VOUT
c REG
R
图27. 单通道架构
DAC单通道架构由一个14-bit电阻串DAC和其后的一个增
益为2的输出缓冲放大器构成。这种电阻串架构可保证
DAC的单调性。载入DAC寄存器的14-bit二进制数字码决
定抽取电阻串上哪个节点的电压，以供给输出放大器。这
类器件上的每个通道均包含独立的失调和增益控制寄存
器，允许用户通过数字方式调整失调和增益。通过这些寄
存器，用户能够使用内部m和c寄存器(保存校正系数)通过
校准消除整个信号链(包括DAC)中的误差。
所有通道均采用双缓冲机制，因而利用LDAC引脚可以同
步更新所有通道。图27所示为AD5380上单个通道的框图。
各DAC的数字输入传递函数可以表示为：
x2 = [(m + 2)/ 2 × x1] + (c – 2
n
x2为载入电阻串DAC的数据字。VREF为内部基准电压，或
施加于DAC REFOUT/REFIN引脚的外部基准电压。为了保
证达到额定性能，建议AD5380-5采用2.5 V的外部基准电压，
AD5380-3采用1.25 V的外部基准电压。
数据解码
AD5380内含14位数据总线DB13至DB0。根据REG1和REG0
的值(参见表2)的不同，此数据将载入经过寻址的DAC输入
寄存器、失调(c)寄存器或增益(m)寄存器。格式数据、失
调(c)和增益(m)寄存器内容如表11或表13所示。
表10. 寄存器选择
R
03731-027
INPUT DATA m REG
VOUT = 2 × VREF × x2/2n
n–1
)
其中：
x2为载入电阻串DAC的数据字。
x1为写入DAC输入寄存器的14位数据字。
m为增益系数(AD5380上默认为0x3FFE)。
该增益系数写入13个最高有效位(DB13至DB1)，而LSB
(DB0)为零。
n = DAC分辨率(对于AD5380，n = 14)。
c为14位失调系数(默认为0x2000)。
REG1
1
1
0
0
REG0
1
0
1
0
所选寄存器
输入数据寄存器(x1)
失调寄存器(c)
增益寄存器(m)
特殊功能寄存器(SFR)
表11. DAC数据格式(REG1 = 1，REG0 = 1)
11
11
10
10
01
00
00
DB13至DB0
1111
1111
1111
1111
0000
0000
0000
0000
1111
1111
0000
0000
0000
0000
1111
1110
0001
0000
1111
0001
0000
DAC输出(V)
2 VREF × (16383/16384)
2 VREF × (16382/16384)
2 VREF × (8193/16384)
2 VREF × (8192/16384)
2 VREF × (8191/16384)
2 VREF × (1/16384)
0
表12. 失调数据格式(REG1 = 1，REG0 = 0)
11
11
10
10
01
00
00
1111
1111
0000
0000
1111
0000
0000
DB13至DB0
1111
1111
0000
0000
1111
0000
0000
失调(LSB)
+8191
+8190
+1
0
–1
–8191
–8192
1111
1110
0001
0000
1111
0001
0000
表13. 增益数据格式(REG1 = 0，REG0 = 1)
11
10
01
00
00
Rev. C | Page 21 of 40
1111
1111
1111
1111
0000
DB13至DB0
1111
1111
1111
1111
0000
1110
1110
1110
1110
0000
增益系数
1
0.75
0.5
0.25
0
AD5380
片内特殊功能寄存器(SFR)
AD5380包含数个特殊功能寄存器(SFR)，具体如表14所列。
SFR通过REG1 = REG0 = 0进行寻址并使用A5至A0地址位进
行解码。
表14. SFR寄存器功能(REG1 = 0，REG0 = 0)
R/W
A5
A4
A3
A2
A1
A0
功能
X
0
0
0
0
0
1
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
1
1
1
1
1
1
0
0
0
0
0
1
1
0
1
0
0
1
0
0
0
0
1
1
0
1
0
0
1
0
0
0
1
NOP(无操作)
写入清零代码
软清零
软省电模式
软上电
控制寄存器写入
控制寄存器读取
通道监控
软复位
软清零
REG1 = REG0 = 0，A5至A0 = 000010
DB13至DB0 = 无关位
执行此指令可以执行清零，其功能与外部CLR引脚的功能
相同。使用CLR代码寄存器中的数据加载DAC输出。完全
执行软清零需要35 µs，由BUSY低电平时间表示。
软省电模式
REG1 = REG0 = 0，A5至A0 = 001000
DB13至DB0 = 无关位
执行此指令可以执行全局省电功能，将所有通道置于低功
耗模式，从而将模拟电源电流降至2 µA(最大值)并将数字电
流降至20 µA(最大值)。在省电模式下，输出放大器可配置
为高阻抗输出或提供100 kΩ负载到地。省电模式下会保留
所有内部寄存器的内容。省电模式下无法对任何寄存器执
行写入。
SFR命令
NOP(无操作)
REG1 = REG0 = 0，A5至A0 = 000000
不执行任何操作，但在串行回读模式下非常有用，可以逐
个 输 出 D OUT 上 的 数 据 来 执 行 诊 断 。 在 NOP操 作 期 间 ，
BUSY脉冲为低电平。
写入清零代码
REG1 = REG0 = 0，A5至A0 = 000001
DB13至DB0 = 包含清零数据
通过将CLR线置为低电平或执行软清零功能，可以使用用
户可配置CLR寄存器中包含的数据加载DAC寄存器的内
容，并相应地设置VOUT0至VOUT39。这对于在清零状况
下设置特定输出电压非常有用。此外，这也有利于校准操
作；用户可以将满量程或零刻度载入清零代码寄存器，然
后调用硬件清零或软件清零功能将此代码载入所有DAC，
从而不必对各DAC逐个执行写入。上电时默认为全0。
软上电
REG1 = REG0 = 0，A5至A0 = 001001
DB13至DB0 = 无关位
此指令用于给输出放大器和内部基准电压源上电。退出省
电模式所需时间为8 µs。硬件省电和软件省电功能内置在OR
数字功能中。
软复位
REG1 = REG0 = 0，A5至A0 = 001111
DB13至DB0 = 无关位
此指令用于执行软件复位。所有内部寄存器均复位至其默
认值，即在满量程处对应于m，在零刻度处对应于c。DAC
寄存器的内容被清零，所有模拟输出置0。软复位激活时
间为135 µs。
Rev. C | Page 22 of 40
AD5380
表15. 控制寄存器内容
MSB
CR13
CR12
CR11
CR10
CR9
CR8
CR7
控制寄存器写入/读取
REG1 = REG0 = 0，A5至A0 = 001100，R/W状态决定操作是
写入(R/W= 0)还是读取(R/W= 1)。DB13至DB0包含复位寄
存器数据。
控制寄存器内容
CR13：省电状态。此位用于配置省电模式下的输出放大器
状态。
CR6
CR5
CR4
CR3
CR2
CR1
LSB
CR0
CR8：热监控功能。使能时，此功能用于监控AD5380的内
部芯片温度。当温度超过130°C时，热监控功能会关断输
出放大器。当多个输出通道同时短路可能引起功耗超限
时，可以使用此功能来保护器件。如果芯片温度降至
130°C以下，软上电会重新使能输出放大器。
CR8 = 1：使能热监控。
CR8 = 0：禁用热监控(上电时默认)。
CR13 = 1：放大器输出为高阻抗(上电时默认)。
CR7：无关位。
CR13 = 0：放大器输出为100 kΩ到地。
CR12：选择基准电压源(REF)。此位用于选择AD5380的内
部工作基准电压源。CR12编程如下：
CR12 = 1：内部基准电压源为2.5 V(AD5380-5默认)，是
建议AD5380-5使用的工作基准电压源。
CR12 = 0：内部基准电压源为1.25 V(AD5380-3默认)，是
建议AD5380-3使用的工作基准电压源。
CR11：电流升压控制。此位用于提升输出放大器中的电
流，从而更改其压摆率。此位配置如下：
CR11 = 1：启用升压模式。这样可以让输出放大器中的偏
置电流达到最大，从而优化其压摆率，不过会增加功耗。
CR11 = 0：禁用升压模式(上电时默认)。这样可以减小输
出放大器中的偏置电流，从而降低整体功耗。
CR10：内部/外部基准电压源。此位决定DAC是使用其内
部基准电压源，还是使用外部施加的基准电压源。
CR6至CR2：Toggle功能使能。此功能允许用户针对每个
DAC，在载入A和B寄存器的两个代码之间切换输出。复
位寄存器的CR6至CR2位用于使各个八通道组能够在toggle
模式下工作。对任意位写入逻辑1，可以使能一个通道
组；写入逻辑0则会禁用一个组。LDAC用于在两个寄存器
之间进行切换。表16显示了toggle模式操作的解码方式。
例如，CR6控制组w，该组包含通道32至通道39；CR6 = 1
可以使能这些通道。
CR1和CR0：无关位。
表16 .
CR Bit
CR6
CR5
CR4
CR3
CR2
组
4
3
2
1
0
通道
32–39
24–31
16–23
8–15
0–7
CR10 = 1：使能内部基准电压源。基准输出取决于载入
CR12的数据。
通道监控功能
REG1 = REG0 = 0，A5至A0 = 001010
CR10 = 0：选择外部基准电压源(上电时默认)。
DB13至DB8 = 包含用于寻址所监控通道的数据。
CR9：通道监控使能(参见“通道监控功能”)。
CR9 = 1：使能监控。这样可以使能通道监控功能。对SFR
寄存器中的监控通道执行写入后，所选通道输出会路由
至MON_OUT引脚。VOUT39用作MON_OUT引脚。
CR9 = 0：禁用监控(上电时默认)。禁用监控时，MON_OUT
用作正常DAC输出功能。
AD5380提供通道监控功能。此功能由一个通过接口寻址的
多路复用器实现，任意通道输出均可路由至MON_OUT引
脚，以便利用一个外部ADC进行监控。在通道监控模式下，
VOUT39成为MON_OUT引脚，所有受监控引脚均路由至
此引脚。任何通道要路由至MON_OUT，首先必须在控制
寄存器中使能该通道监控功能。对于AD5380，DB13至
DB8包含所监控通道的通道地址。选择通道地址63会使
MON_OUT进入三态。
Rev. C | Page 23 of 40
AD5380
表17. AD5380通道监控解码
REG1
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
•
REG0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
•
A5
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
•
A4
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
•
A3
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
•
A2
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
•
A1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
•
A0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
•
DB13
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
•
DB12
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
0
0
0
0
0
0
0
0
•
DB11
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
0
0
0
0
0
1
0
0
•
DB10
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
•
DB9
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
•
DB8
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
•
DB7–DB0
X
X
X
X
X
X
X
X
X
X
X
X
X
X
X
X
X
X
X
X
X
X
X
X
X
X
X
X
X
X
X
X
X
X
X
X
X
X
X
X
•
MON_OUT
VOUT0
VOUT1
VOUT2
VOUT3
VOUT4
VOUT5
VOUT6
VOUT7
VOUT8
VOUT9
VOUT10
VOUT11
VOUT12
VOUT13
VOUT14
VOUT15
VOUT16
VOUT17
VOUT18
VOUT19
VOUT20
VOUT21
VOUT22
VOUT23
VOUT24
VOUT25
VOUT26
VOUT27
VOUT28
VOUT29
VOUT30
VOUT31
VOUT32
VOUT33
VOUT34
VOUT35
VOUT36
VOUT37
VOUT38
未定义
•
•
0
0
•
0
0
•
0
0
•
0
0
•
1
1
•
0
0
•
1
1
•
0
0
•
1
1
•
1
1
•
1
1
•
1
1
•
1
1
•
0
1
•
X
X
•
未定义
三态
REG1 REG0 A5 A4 A3 A2 A1 A0
0
0
0
0
1
0
1
0
VOUT0
VOUT1
VOUT39/MON_OUT
CHANNEL ADDRESS
DB13–DB8
图28. 通道监控解码
Rev. C | Page 24 of 40
03731-028
VOUT37
VOUT38
AD5380
CHANNEL
MONITOR
DECODING
AD5380
硬件功能
RESET 功能
并行模式下的FIFO操作
通过将RESET线置为低电平，可以将所有内部寄存器的内
容复位到其上电复位状态。复位输入下降沿触发。默认设
置在满量程处对应于m，在零电平处对应于c。DAC寄存器
的内容清零，VOUT0至VOUT39设置为0 V。硬件复位激活
耗时270 µs。RESET的下降沿将启动复位过程。在此期间，
BUSY将变为低电平，并在RESET完成后返回高电平。当
BUSY处于低电平时，将禁用所有接口并忽略所有LDAC脉
冲。当BUSY返回高电平时，器件恢复正常操作，并忽略
RESET引脚的状态，直至检测到下一下降沿。
AD5380借助FIFO来优化并行接口模式下的操作。FIFO使
能引脚(电平敏感、高电平有效)用于使能内部FIFO。连接
到DVDD时，内部FIFO使能，从而允许用户全速写入器
件。FIFO只能在并行接口模式下使用。器件会在上电时、
CLR或RESET之后对FIFO EN引脚的状态进行采样，从而判
断是否已使能FIFO。在串行或I2C接口模式下，FIFO EN应
连接低电平。在并行模式下，器件能够以最大速度向FIFO
中写入最多128条连续指令。FIFO写满后，将忽略对器件
的进一步写入。图29所示为FIFO模式和非FIFO模式在通道
更新时间方面的比较。图29还显示了数字加载时间。
异步清零功能
通过将CLR线置为低电平，可以将DAC寄存器的内容清零
至用户可配置CLR寄存器中包含的数据，并相应地设置
VOUT0至VOUT9。此功能在系统校准中可用于将零电平
和满量程载入所有通道。CLR的执行时间为35 µs。
BUSY和LDAC功能
25
WITHOUT FIFO
(CHANNEL UPDATE TIME)
20
10
WITH FIFO
(CHANNEL UPDATE TIME)
5
0
WITH FIFO
(DIGITAL LOADING TIME)
1
4
7
10
13 16 19 22 25 28
NUMBER OF WRITES
31
34
37
40
03731-029
BUSY为CMOS数字输出，用于指示AD5380的状态。用户
每次将新数据写入对应的x1、c或m寄存器时，器件都会计
算x2的值，即载入DAC数据寄存器的内部数据。在计算x2
期间，BUSY输出会变为低电平。在BUSY处于低电平时，
用户可以继续将新数据写入x1、m或c寄存器，但DAC输出
不会发生更新。将LDAC输入拉低，即可更新DAC输出。
如果在LDAC有效时BUSY变为低电平，则将存储LDAC事
件，并在BUSY变为高电平后立即更新DAC输出。用户可
以将LDAC输入永久保持为低电平，这样DAC输出即会在
BUSY变为高电平后立即更新。此外，在上电复位期间或
在BUSY引脚上也检测到下降沿时，RESET也会变为低电
平。在此期间，所有接口都被禁用，LDAC上的所有事件
都被忽略。AD5380具有一项额外功能：自上一次LDAC被
拉低以后，除非对x2寄存器中执行了写入，否则不会更新
DAC寄存器。通常情况下，当LDAC被拉低时，器件会使
用x2寄存器的内容来填充DAC寄存器。不过，AD5380只
会在x2数据发生变化时更新DAC寄存器，因而消除了不必
要的数字串扰。
TIME (µs)
15
图29. 通道更新速率(FIFO与非FIFO)
上电复位
AD5380内置上电复位发生器和状态机。上电复位可以将所
有寄存器复位至预定义状态并将模拟输出配置为高阻抗。
在上电复位序列执行期间，BUSY引脚会变为低电平，从
而防止向器件中写入数据。
关断
AD5380带有全局省电功能，可将所有通道置于低功耗模
式，从而将模拟功耗降至2 µA(最大值)并将数字功耗降至
20 µA(最大值)。在省电模式下，输出放大器可配置为高阻抗
输出或提供100 kΩ负载到地。省电模式下会保留所有内部寄
存器的内容。退出省电模式时，先要经过放大器的建立时
间后，输出才能达到并保持在其正确值。
Rev. C | Page 25 of 40
AD5380
AD5380接口
AD5380内置并行接口和串行接口。串行接口还可以编程为
SPI、DSP、MICROWIRE或I2C兼容型接口。SER/PAR引脚
用于选择并行和串行接口模式。在串行模式下，SPI/I2C引
脚用于选择DSP、SPI、MICROWIRE或I2C接口模式。
该器件采用内部FIFO存储器，允许在并行接口模式下执行
高速连续写入。在执行写指令时，用户可以继续将新数据
写入器件中。BUSY信号指示器件的当前状态，在执行
FIFO中的指令时该信号变为低电平。在并行模式下，器件
能够以最大速度向FIFO中写入最多128条连续指令。FIFO
写满后，将忽略对器件的进一步写入。
为了尽可能降低器件功耗和片内数字噪声，只有在WR下
降沿或SYNC下降沿对器件执行写入时，活动接口才会完
全上电。
DSP、SPI、MICROWIRE兼容型串行接口
串行接口在独立模式下工作最少采用三线，在菊花链模式
下工作最少采用四线。菊花链方式允许将多个器件级联在
一起，从而增加系统通道数。SER/PAR引脚必须连接高电
平，而SPI/I 2 C引脚(引脚97)则应连接低电平，以便使能
DSP、SPI、MICROWIRE兼容型串行接口。在串行接口模
式下，用户无需驱动并行输入数据引脚。串行接口的控制
引脚如下：
图3和图5所示为独立和菊花链模式下AD5380串行写入操作
的时序图。串行接口的24位数据字格式如表18所示。
A/B：使能toggle模式时，此引脚用于选择将数据写入A寄
存器还是B寄存器。禁用toggle模式时，此位应置0，以选
择A数据寄存器。
R/W是读写控制位。
A5至A0用于寻址输入通道。
REG1和REG0用于选择要写入数据的寄存器，如表10所示。
DB13至DB0包含输入数据字。
X表示无关。
独立模式
通过将DCEN(菊花链使能)引脚连接到低电平，可以使能
独立模式。串行接口采用连续式和非连续式两种串行时钟
工作。SYNC的第一个下降沿启动写周期并复位用于计算
串行时钟数的计数器，以确保将正确的位数移入串行移位
寄存器。器件会忽略SYNC上除下降沿之外的所有其它边
沿，直到向寄存器读入了24个位。移入24个位后，器件会
忽略SCLK。为了进行其他串行传输，必须通过SYNC下降
沿来复位计数器。
SYNC、DIN、SCLK—标准三线式接口引脚。
DCEN—选择独立模式或菊花链模式。
SDO—菊花链模式的数据输出引脚。
表18. 40通道、14位DAC串行输入寄存器配置
MSB
A/B
R/W
A5
A4
A3
A2
A1
A0
REG1
REG0
DB13
DB12
DB11
DB10
Rev. C | Page 26 of 40
DB9
DB8
DB7
DB6
DB5
DB4
DB3
DB2
DB1
LSB
DB0
AD5380
菊花链模式
对于包含数个器件的系统，可利用SDO引脚通过菊花链方
式将多个器件连接起来。菊花链模式有助于系统诊断和减
少串行接口线的数量。
回读模式
回读模式通过在串行输入寄存器写操作时设置R/W bit = 1
来调用。利用R/W = 1、Bits A5至A0，以及Bits REG1和REG0，
可以选择要读取的寄存器。写序列中其余的数据位则与之
无关。在下一次SPI写操作时，SDO输出端的数据包含之前
寻址寄存器的数据。当读取单个寄存器时，可以使用NOP
命令通过SDO从选定的寄存器输出数据。
通过将DCEN(菊花链使能)引脚连接到高电平，可以使能
菊花链模式。SYNC的第一个下降沿启动写周期。当SYNC
为低电平时，SCLK不断施加到输入移位寄存器。如果施加
了24个以上的时钟脉冲，则数据从移位寄存器纹波输出并
出现在SDO线路上。此数据在SCLK上升沿逐个输出，并在
SCLK的下降沿有效。将第一个器件的SDO连接到菊花链中
下一个器件的DIN输入，可构建一个多器件接口。系统中
每个器件均需要24个时钟脉冲。因此，时钟周期的总数必
须为24N，其中N为链中AD538x的总数。
图30显示了回读顺序。例如，要回读AD5380上通道0的m
寄存器，应当实施如下操作序列：首先，将0x404XXX写入
AD5380输入寄存器。这会将AD5380配置为读取模式，同
时选中通道0的m寄存器。注意数据位DB13至DB0是无关
位。然后执行第二个写操作，写入NOP条件0x000000。在
此写入期间，来自m寄存器的数据在SDO线路上逐个输
出，即所输出数据在DB13至DB0位中包含来自m寄存器的
数据，而高10位包含之前写入的地址信息。在回读模式
下，SYNC信号必须使能数据帧。数据在SCLK上升沿逐个
输出，而且在SCLK信号的下降沿有效。如果SCLK在回读
操作的读写操作之间处于空闲高电平状态，数据的第一个
位会在SYNC下降沿输出。
当对所有器件的串行传输结束时，SYNC变为高电平，这
样可以锁存菊花链中各器件的输入数据，防止额外的数据
进入输入移位寄存器。
如果SYNC在24个时钟写入器件之前变为高电平，则这会
被视为坏帧，而数据会被丢弃。
串行时钟可以是连续时钟或选通时钟。只有当SYNC可以
在正确的时钟周期数内保持为低电平时，才能使用连续的
SCLK时钟源。在选通时钟模式下，必须采用包含确切时钟
周期数的突发时钟，在时钟周期结束后必须将SYNC置为
高电平来锁存数据。
SCLK
24
48
SYNC
DB23
DB0
DB23
INPUT WORD SPECIFIES REGISTER TO BE READ
SDO
DB23
DB0
UNDEFINED
DB0
NOP CONDITION
DB23
SELECTED REGISTER DATA CLOCKED OUT
图30. 串行回读操作
Rev. C | Page 27 of 40
DB0
03731-030
DIN
AD5380
I2C串行接口
AD5380具有一个I2C兼容型双线式接口，由一条串行数据
线(SDA)和一条串行时钟线(SCL)构成。SDA和SCL支持
AD5380和主机之间以最高400 kHz的速率进行通信。图6显
示了三种不同操作模式下的双线式接口时序图。在选择I2C
工作模式时，首先配置串行工作模式(SER/PAR = 1)，然后通
过将SPI/I2C引脚配置为逻辑1来选择I2C模式。器件以从机
形式连接到I2C总线(即AD5380不产生任何时钟)。AD5380
拥有一个7位从机地址，即1010 1(AD1)(AD0)。5位MSB采用
硬编码，而2位LSB则由AD1和AD0引脚的状态决定。AD1
和AD0的硬件配置功能允许在总线上配置其中四个器件。
I2C数据传输
每个SCL时钟周期内会传输一个数据位。在SCL时钟脉冲的
高电平期间，SDA上的数据必须保持稳定。SCL处于高电
平时SDA的变化成为控制信号，用于配置起始和停止条
件。当I2C总线空闲时，器件会通过外部上拉电阻将SDA和
SCL上拉至高电平。
起始条件和停止条件
主器件通过发出起始条件来发起通信。起始条件是指SCL
处于高电平时，SDA上发生的高电平至低电平跃迁。停止
条件是指SCL处于高电平时，SDA上发生的低电平至高电
平跃迁。主机发出起始条件表示开始向AD5380进行传输。
停止条件则会释放总线。如果生成的是重复起始条件
(Sr)，而非停止条件，则总线会保持活动状态。
重复起始条件
重复起始(Sr)条件可以指示总线上数据方向的变化。当总
线主机向数个I2C器件执行写入操作并希望保持总线控制
时，就可以使用Sr。
应答位(ACK)
应答位(ACK)是附加到任何8-bit数据字的第九个位。ACK
始终由接收器件生成。在第九个时钟周期内，AD5380器件
会在接收地址或数据时通过拉低SDA来生成ACK。通过监
控ACK，可以检测出失败的数据传输。如果接收器件处于
忙碌状态或发生了系统故障，数据传输就会失败。数据传
输失败时，总线主机应会重新尝试进行通信。
AD5380从机地址
总线主机通过发出一个起始条件以及7-bit从机地址来发起
与从机的通信。闲置时，AD5380会等待起始条件及其从机
地址。地址字的LSB部分是读/写(R/W)位。AD5380为只收
器件；与AD5380进行通信时，R/W = 0。收到正确地址1010 1
(AD1)(AD0)后，AD5380会在一个时钟周期内拉低SDA来
发出ACK。
AD5380拥有四种不同的用户可编程地址，具体由AD1和
AD0位决定。
写操作
数据可以通过三种特定模式写入AD5380 DAC。
4字节模式
写入AD5380 DAC时，用户必须先写入地址字节(R/W = 0)，
接着DAC通过拉低SDA做出应答，表示其已做好接收数据
准备。地址字节之后是指针字节；这会对DAC中要寻址的
特定通道进行寻址，并且也由DAC做出应答。然后向DAC
中写入两个字节的数据，如图31所示。接着是停止条件。
这允许用户随时更新AD5380中的单个通道并要求从主机传
输四个字节的数据。
3字节模式
在3字节模式下，用户可以更新写序列中的多个通道，而
无需每次都写入器件地址。器件地址字节只需要提供一
次；后续通道更新需要的是指针字节和数据字节。在3字
节模式下，用户首先写入地址字节(R/W = 0)，接着DAC通
过拉低SDA做出应答，表示其已做好数据接收准备。地址
字节之后是指针字节。这会对DAC中要寻址的特定通道进
行寻址，并且也由DAC做出应答。在此之后则是两个数据
字节。REG1和REG0决定要更新的寄存器。
如果数据字节之后未出现停止条件，那么将通过发送新的
指针字节后跟数据字节来更新另一通道。此模式只需要发
送三个寻址字节，从而减少了更新AD5380通道的软件开
销。无论何时，只要出现停止条件，即可退出此模式。图32
所示为典型配置。
Rev. C | Page 28 of 40
AD5380
SCL
1
SDA
0
1
START COND
BY MASTER
0
1
AD1
AD0
ADDRESS BYTE
R/W
0
ACK BY
AD538x
MSB
0
A5
A4
A3
A2
A1
A0
ACK BY
AD538x
POINTER BYTE
SCL
REG1
REG0
MSB
LSB
MSB
LSB
ACK BY
AD538x
MOST SIGNIFICANT BYTE
ACK BY
AD538x
LEAST SIGNIFICANT BYTE
STOP
COND
BY
MASTER
03731-031
SDA
图31. 4字节AD5380 I 2C写操作
SCL
SDA
1
0
1
START COND
BY MASTER
0
1
AD1
AD0
ADDRESS BYTE
R/W
0
ACK BY
AD538x
MSB
0
A5
A4
A3
A2
A1
A0
POINTER BYTE FOR CHANNEL "N"
ACK BY
AD538x
SCL
SDA
REG1
REG0
MSB
LSB
MSB
ACK BY
AD538x
MOST SIGNIFICANT DATA BYTE
LSB
ACK BY
AD538x
LEAST SIGNIFICANT DATA BYTE
DATA FOR CHANNEL "N"
SCL
SDA
0
0
A5
A4
A3
A2
A1
A0
MSB
ACK BY
AD538x
POINTER BYTE FOR CHANNEL "NEXT CHANNEL"
SCL
REG1
REG0
MSB
MOST SIGNIFICANT DATA BYTE
LSB
MSB
ACK BY
AD538x
DATA FOR CHANNEL "NEXT CHANNEL"
图32. 3字节AD5380 I 2C写操作
Rev. C | Page 29 of 40
LSB
LEAST SIGNIFICANT DATA BYTE
ACK BY
AD538x
STOP COND
BY MASTER
03731-032
SDA
AD5380
并行接口
2字节模式
初始化2字节模式之后，用户可以按顺序更新多个通道。
器件地址字节只需要提供一次，而地址指针配置为自动递
增或突发模式。
要使能并行接口并禁用串行接口，SER/PAR必须连接低电
平。图7给出了并行写入的时序图。并行接口由以下引脚
控制：
CS 引脚
低电平有效器件选择引脚。
用户必须先写入地址字节(R/W = 0)，接着DAC通过拉低SDA
做出应答，表示其已做好数据接收准备。地址字节之后是
特定指针字节(0xFF)，从而启动突发工作模式。地址指针
初始化为通道0，该指针后跟的数据会被载入通道0，而地
址指针会自动递增至下一地址。
WR 引脚
引脚A5至A0上的地址在WR处于低电平时在CS的上升沿锁
存；数据总线上的数据会被载入所选输入寄存器。
数据字节中的REG0和REG1 bits决定要更新的寄存器。在此
模式下，完成初始化后，只需两个数据字节即可更新一个
通道。通道地址会自动从通道0递增至通道39，然后返回
到正常的3字节工作模式。此模式允许将数据传输至一个
模块内的所有通道，从而减小了配置所有通道时的软件开
销。无论何时，只要出现停止条件，即可退出此模式。2字节
模式不支持Toggle模式。图33所示为典型配置。
REG0、REG1引脚
REG0和REG1引脚决定向AD5380中写入数据时的目标寄存
器。参见表10。
引脚A5至A0
40个DAC通道可以逐个分别进行寻址。
引脚DB13至DB0
AD5380在DB13至DB0上接受一个14位直接并行字，其中
DB13为MSB，而DB0则为LSB。
SCL
SDA
1
0
1
START COND
BY MASTER
0
1
AD1
ADDRESS BYTE
AD0
R/W
A7 = 1
ACK BY
CONVERTER
MSB
A6 = 1 A5 = 1
A4 = 1
A3 = 1 A2 = 1
A1 = 1 A0 = 1
POINTER BYTE
ACK BY
CONVERTER
SCL
SDA
REG1
REG0
MSB
LSB
MSB
LSB
ACK BY
AD538x
MOST SIGNIFICANT DATA BYTE
LEAST SIGNIFICANT DATA BYTE
ACK BY
AD538x
CHANNEL 0 DATA
SCL
SDA
REG1
REG0
MSB
LSB
MOST SIGNIFICANT DATA BYTE
MSB
LSB
ACK BY
CONVERTER
LEAST SIGNIFICANT DATA BYTE
ACK BY
CONVERTER
CHANNEL 1 DATA
SCL
REG1
REG0
MSB
MOST SIGNIFICANT DATA BYTE
LSB
MSB
ACK BY
CONVERTER
CHANNEL N DATA FOLLOWED BY STOP
图33. 2字节I 2C写操作
Rev. C | Page 30 of 40
LSB
LEAST SIGNIFICANT DATA BYTE
ACK BY
STOP
CONVERTER COND
BY
MASTER
03731-033
SDA
AD5380
微处理器接口
并行接口
AD5380可以与各种16位微控制器或DSP处理器接口。图35
所示为与通用16位微控制器/DSP处理器接口的AD5380系
列。处理器的低位地址线与AD5380上的A0至A5相连。而
高位地址线则经过解码，向AD5380提供CS、LDAC信号。
AD5380具有快速接口时序特性，可以与多种微控制器和
DSP直接接口，如图35所示。
SYNC信号由端口线(PC7)产生。
向AD5380发送数据时，SYNC线被拉低(PC7)。MOSI输出
端上的数据在SCK的下降沿有效。来自68HC11的串行数据
以8位字节传送，在传送周期中仅出现8个时钟下降沿。
DVDD
MC68HC11
AD5380
SER/PAR
AD5380至MC68HC11
MC68HC11上 的 串 行 外 设 接 口 (SPI)配 置 为 主 机 模 式
(MSTR = 1)，时钟极性位(CPOL)为0，而时钟相位位(CPHA)
为1。SPI则通过向SPI复位寄存器(SPCR)执行写入来进行
配 置—参见《68HC11用户手册》。68HC11的SCK驱动
AD5380的SCLK，MOSI输出驱动AD5380的串行数据线
(DIN)，而MISO输入则通过SDO驱动。
SDO
MOSI
DIN
SCK
SCLK
PC7
SYNC
SPI/I2C
图34. AD5380至MC68HC11接口
AD5380
µCONTROLLER/
DSP PROCESSOR1
D15
REG1
REG0
D13
DATA
BUS
D0
D0
UPPER BITS OF
ADDRESS BUS
ADDRESS
DECODE
CS
LDAC
A5
A5
A4
A4
A3
A3
A2
A2
A1
A1
A0
A0
1ADDITIONAL PINS OMITTED FOR CLARITY.
图35. AD5380至并行接口
Rev. C | Page 31 of 40
03731-035
WR
R/W
03731-034
RESET
MISO
AD5380
AD5380至PIC16C6x/7x
PIC16C6x/7x同步串行端口(SSP)配置为SPI主机，且时钟极
性位为0。这是通过向同步串行端口复位寄存器(SSPCON)
执行写入而实现的。参见《PIC16/17微控制器用户手册》。
在此示例中，I/O端口RA1用于通过脉冲激活SYNC并使能
AD5380的串行端口。在每个串行传输操作中，此微控制器
仅传输八个字节的数据；因此，根据具体模式的不同，可
能需要三个连续的读/写操作。图36给出了连接图。
DVDD
8XC51
AD5380
SER/PAR
RESET
RxD
SDO
SCLK
P1.1
SYNC
SPI/I2C
03731-037
DIN
TxD
图37. AD5380至8051接口
DVDD
PIC16C6X/7X
AD5380
SER/PAR
SDO
SDO/RC5
DIN
SCK/RC3
SCLK
RA1
SYNC
SPI/I2C
03731-036
RESET
SDI/RC4
AD5380至ADSP-2101/ADSP-2103
图38显示的是AD5380与ADSP-2101/ADSP-2103之间的串行
接口。ADSP-2101/ADSP-2103应该设置为SPORT交替帧传
输模式。ADSP-2101/ADSP-2103 SPORT通过SPORT复位寄
存器进行编程并应该按照如下方式进行配置：内部时钟工
作模式、低电平有效帧传输和16位字长。使能SPORT后，
可以通过对Tx寄存器进行写操作来启动传输。
图36. AD5380至PIC16C6x/7x接口
ADSP-2101/
ADSP-2103
Rev. C | Page 32 of 40
DVDD
AD5380
SER/PAR
RESET
DR
SDO
DT
DIN
SCK
TFS
RFS
SCLK
SYNC
SPI/I2C
图38. AD5380至ADSP-2101/ADSP-2103接口
03731-038
AD5380至8051
AD5380要求时钟与串行数据同步。因此，8051串行接口必
须在模式0下工作。在此模式下，串行数据会通过RxD进入
和退出，而移位时钟是TxD上的输出。图37给出了8051连
接到AD5380的方式。由于AD5380在移位时钟的上升沿移
出数据并在下降沿锁存数据，因此移位时钟必须反相。
AD5380要 求 其 数 据 以 MSB为 优 先 。 由 于 8051首 先 输 出
LSB，因此发送例程需要考虑这一情况。
AD5380
应用信息
在任何注重精度的电路中，精心考虑电源和接地回路布局
都有助于确保达到规定的性能。AD5380所在的印刷电路板
在设计时应将模拟部分与数字部分分离，并限制在电路板
的特定区域内。如果AD5380系统内有多个器件要求AGND
连到DGND，则应采用单点接地，这一星型接地点的位置
应尽量靠近该器件。
对于具有多个引脚(AVDD和DVDD)的电源，建议将这些
引脚连接在一起。AD5380应当具有足够大的10 μF电源旁路
电容，与每个电源上的0.1 μF电容并联，并且尽可能靠近封
装，最好是正对着该器件。10 µF电容应为钽珠型电容。0.1 µF
电 容 应 具 有 低 有 效 串 联 电 阻 (ESR)和 低 有 效 串 联 电 感
(ESI)，如高频时提供低阻抗接地路径的普通陶瓷型电容，
以便处理内部逻辑开关所引起的瞬态电流。
AD5380的电源线路应采用尽可能宽的走线，以提供低阻抗
路径，并减小电源线路上的毛刺效应。时钟等快速开关信
号应利用数字地屏蔽起来，以免向电路板上的其它器件辐
射噪声，并且绝不应靠近基准输入。DIN线路与SCLK线路
之间布设接地线路有助于降低二者之间的串扰(多层电路板
上有独立的接地层，因此不需要这样做，但分开不同线路
总有益处)。必须将REFOUT/REFIN线路上的噪声降至最低。
避免数字信号与模拟信号交叠。电路板相对两侧上的走线
应当彼此垂直，这样做有助于减小电路板上的馈通效应。
微带线技术是最佳方法，但这种技术对于双面电路板未必
总是可行。采用这种技术时，电路板的元件侧专用于接地
层，而信号走线则布设在焊接侧。
电压从2.5 V外部基准电压源ADR421或ADR431获得。适合
AD5380-3的外部基准电压源包括1.2 V基准电压源ADR280。
应使用0.1 µF电容在器件的REFOUT/REFIN引脚对基准电压
源去耦。
AVDD
DVDD
0.1µF
10µF
ADR431/
ADR421
0.1µF
AVDD
DVDD
VOUT0
REFOUT/REFIN
0.1µF
REFGND
AD5380-5
VOUT39
DAC_GND SIGNAL_GND
AGND
DGND
03731-039
电源去耦
图39. 采用外部基准电压源的典型配置
图40所示为采用内部基准电压源的典型配置。上电时，
AD5380默认采用外部基准电压源工作；因此，需要通过向
AD5380复位寄存器执行写入来配置并开启内部基准电压
源。复位寄存器位CR12允许用户选择基准电压值；位
CR10用于选择内部基准电压源。AVDD = 5 V时，建议使
用2.5 V基准电压源，而AVDD = 3 V时则建议使用1.25 V基
准电压源。
AVDD
DVDD
0.1µF
10µF
典型配置电路
图39所示为采用外部基准电压源的AD5380-5典型配置。在
所示电路中，所有AGND、SIGNAL_GND和DAC_GND引
脚均连在一起，并连接至一个公共的AGND。在AD5380器
件上，AGND与DGND连在一起。上电时，AD5380默认采
用外部基准电压源工作。所有AVDD线路均相连并采用相
同的5 V电源驱动。建议使用0.1 µF陶瓷电容和10 µF钽电容，
对靠近器件的电源进行去耦。本应用中，AD5380-5的基准
0.1µF
AVDD
DVDD
VOUT0
REFOUT/REFIN
0.1µF
REFGND
AD5380
VOUT39
AGND
DGND
03731-040
DAC_GND SIGNAL_GND
图40. 采用内部基准电压源的典型配置
为清楚起见，忽略了数字连接。AD5380内置省电模式时间
为10 ms的上电复位电路。如果电源斜坡率超过10 ms，用
户应当在初始化过程中复位AD5380，以确保正确地将校准
数据载入器件。
Rev. C | Page 33 of 40
AD5380
AD5380监控功能
AD5380通道监控功能由一个通过接口寻址的多路复用器
实现，任意通道输出均可路由至此引脚，以便利用一个外
部 ADC进 行 监 控 。 在 通 道 监 控 模 式 下 ， VOUT39成 为
MON_OUT引脚，所有受监控信号均路由至此引脚。任何
通道要路由至MON_OUT，首先必须在控制寄存器中使能
该 通 道 监 控 功 能 。 表 17包 含 要 将 任 意 通 道 路 由 至
MON_OUT所需的解码信息。选择通道地址63会使MON_
OUT进入三态。图41所示为采用6引脚SOT-23封装的12位
SAR ADC实现的典型监控电路。控制器输出端口用于选择
要监控的通道，而输入端口则用于读取ADC转换的数据。
Toggle模式功能
Toggle模式功能允许采用在两个DAC数据寄存器之间切换
的LDAC控制信号来生成输出信号。此功能是通过SFR控制
寄存器按照下述方式进行配置的。REG1 = REG0 = 0且A5至
A0 = 001100的写操作指定了控制寄存器的写入。Toggle模式
功能是采用复位寄存器中的位CR6至CR2在八通道组中使
能的。参见AD5380控制寄存器描述。图42所示为实现
toggle模式的框图。AD5380上共有40个DAC通道，每个通
道均包含A和B数据寄存器。请注意，只有在使能toggle模
式的情况下，才能加载B寄存器。将AD5380配置为toggle
模式时的事件顺序如下：
1. 通过控制寄存器为所需通道使能toggle模式。
2. 将数据载入A寄存器。
AVDD
3. 将数据载入B寄存器。
DIN
SYNC
SCLK
OUTPUT PORT
4. 施加LDAC。
VDD
AD5380
AD7476
VOUT39/MON_OUT
CS
SCLK
VIN
INPUT PORT
SDATA
GND
CONTROLLER
AGND
DAC_GND SIGNAL_GND
03731-041
VOUT38
图41. 典型通道监控电路
LDAC用于在A和B寄存器之间切换，从而决定模拟输出。
第一个LDAC配置输出来反映A寄存器中的数据。如果用户
希望在所有40个通道的输出端生成方波(如在驱动液晶可变
光衰减器时)，则此模式具有显著优势。本例中，用户对复
位寄存器执行写入并通过将CR6至CR2置为1使能toggle功
能，从而为八组中的五组使能toggle工作模式。然后，用
户必须将数据载入所有40个A和B寄存器。LDAC切换可将
输出值设置为反映A和B寄存器中的数据。LDAC的频率决
定方波输出的频率。
通过控制寄存器将Toggle模式禁用。禁用toggle模式后的第
一个LDAC使用A寄存器中包含的数据来更新输出。
DATA
REGISTER
A
DAC
REGISTER
INPUT
INPUT
DATA REGISTER
14-BIT DAC
VOUT
DATA
REGISTER
B
LDAC
CONTROL INPUT
A/B
图42. Toggle模式功能
Rev. C | Page 34 of 40
03731-042
VOUT0
AD5380
热监控功能
MEMS光学开关中的AD5380
AD5380具有热关断功能，可在多个输出端短接时保护芯
在正馈控制路径中，MEMS光学开关要求使用高分辨率
DAC，从而以14位单调特性提供高通道密度。而40通道、
片。各输出放大器的短路电流通常为40 mA。在5 V下使用
14位DAC AD5380正好满足这些要求。在图43所示电路中，
AD5380时，每个短路放大器的功耗为200 mW。五个通道短
AD5380的0 V至5 V输出经过放大，实现0 V至200 V的输出
接时，这样会造成额外的功耗。对于100引脚LQFP封装，θJA
范围，进而用于控制可确定光学开关中MEMS反射镜位置
典型值为44°C/W。
的执行器。各反射镜的精确位置均采用传感器来测得。传
用户可以通过复位寄存器中的CR8来使能热监控。如果芯
感器输出以多路复用方式载入高分辨率ADC，从而确定反
片温度超过约130°C，AD5380上的输出放大器会自动掉
射镜位置。控制环路由具有SPI兼容型SPORT接口的32位
电。发生热关断后，用户可以通过在温度降至130°C以下
SHARC® DSP ADSP-21065L闭合并驱动。ADSP-21065L通过
时执行软上电，或者通过控制寄存器关闭热监控功能来重
串行接口将数据写入DAC、控制多路复用器并从ADC读取
新使能器件。
数据。
+5V
OUTPUT RANGE
0V TO 200V
REFOUT/REFIN
14-BIT DAC
14-BIT DAC
AD5380
AVDD
VOUT1
G = 50
VOUT39
ACTUATORS
FOR MEMS
MIRROR
ARRAY
SENSOR
AND
MULTIPLEXER
8-CHANNEL ADC
(AD7856)
OR
SINGLE CHANNEL
ADC (AD7671)
G = 50
ADSP-21065L
图43. MEMS光学开关中的AD5380
Rev. C | Page 35 of 40
03731-043
0.01µF
AD5380
光衰减器
AD5380具有高通道数、高分辨率、行为单调和高集成度特
AD5380针对各个波长控制光衰减器，从而确保在多路复用
性，是动态增益均衡器、可变光衰减器(VOA)和光插分复
至光纤之前所有波长上的功率均经过了均衡。这样可以防
用器(OADM)等光学衰减应用的理想选择。在这类应用
止在光纤后续的放大阶段中发生信息丢失和饱和。
中，各个波长均是采用阵列波导分别获取的；其功率则是
通过闭环控制系统中的光电二极管跨导放大器和ADC进行
监控的。
ADD
PORTS
DROP
PORTS
OPTICAL
SWITCH
11
12
DWDM
OUT
ATTENUATOR
FIBRE AWG
AWG FIBRE
1n–1
1n
ATTENUATOR
ATTENUATOR
TIA/LOG AMP
(AD8304/AD8305)
AD5380,
N:1 MULTIPLEXER
ADG731
(40:1 MUX)
40-CHANNEL,
14-BIT DAC
CONTROLLER
16-BIT ADC
图44. 利用AD5380构建光衰减器的OADM
Rev. C | Page 36 of 40
AD7671
(0V TO 5V, 1MSPS)
03731-044
DWDM
IN
PHOTODIODES
ATTENUATOR
AD5380
AD5380 FIFO的使用
在需要更新大量通道的应用中，AD5380 FIFO模式可以优化
在这样的系统中，需要在40 µs内更新多达400个通道。400个
整个系统的更新速率。FIFO模式只能在并行接口模式下使
通道需要使用10个AD5380。使能FIFO模式时，数据写入
用。FIFO EN引脚用于使能FIFO。初始化序列期间会对FIFO
周期时间为40 ns。因此，包括40个通道的各组可以在1.6 µs
EN的状态进行采样。因此，只能通过复位器件来改变
内全部加载完毕。在FIFO模式下，更新完整的一组40个通
FIFO状态。例如，在具有大气失真消除功能的望远镜中，
道需要14.4 µs的时间。更新所有400个通道耗时14.4 µs + 9 x
就需要在短时间内更新大量通道。
1.6 µs = 28.8 µs。图45所示为FIFO操作方案。
GROUP B
CHNLS 40–79
FIFO DATA LOAD
GROUP A
1.6µs
1.6µs
14.4µs
GROUP C
CHNLS
80–119
GROUP D
CHNLS
120–159
GROUP E
CHNLS
160–199
GROUP F
CHNLS
200–239
GROUP G
CHNLS
240–279
GROUP H
CHNLS
280–319
FIFO DATA LOAD
GROUP B
FIFO DATA LOAD
GROUP J
OUTPUT UPDATE
TIME FOR GROUP A
14.4µs
GROUP I
CHNLS
320–359
OUTPUT UPDATE
TIME FOR GROUP J
OUTPUT UPDATE
TIME FOR GROUP B
TIME TO UPDATE 400 CHANNELS = 28.8µs
图45. 使用FIFO模式更新400个通道的时间小于30 µs
Rev. C | Page 37 of 40
GROUP J
CHNLS
360–399
1.6µs
14.4µs
03731-045
GROUP A
CHNLS 0–39
AD5380
外形尺寸
16.20
16.00 SQ
15.80
1.60 MAX
0.75
0.60
0.45
100
1
76
75
PIN 1
14.20
14.00 SQ
13.80
TOP VIEW
(PINS DOWN)
0.15
0.05
SEATING
PLANE
0.20
0.09
7°
3.5°
0°
0.08
COPLANARITY
25
51
50
26
VIEW A
0.50
BSC
LEAD PITCH
VIEW A
ROTATED 90° CCW
0.27
0.22
0.17
051706-A
1.45
1.40
1.35
COMPLIANT TO JEDEC STANDARDS MS-026-BED
图46. 100引脚薄型四方扁平封装[LQFP]
(ST-100-1)
尺寸单位：mm
订购指南
型号1
AD5380BSTZ-3
AD5380BSTZ-5
EVAL-AD5380EBZ
1
分辨率
14位
14位
温度范围
–40°C至+85°C
–40°C至+85°C
AVDD
范围
2.7 V至3.6 V
4.5 V至5.5 V
Z = 符合RoHS标准的器件。
Rev. C | Page 38 of 40
输出
通道数
40
40
线性误差
(LSB)
±4
±4
封装
描述
100引脚 LQFP
100引脚 LQFP
评估套件
封装
选项
ST-100-1
ST-100-1
AD5380
注释
Rev. C | Page 39 of 40
AD5380
注释
I2C指最初由Philips Semiconductors(现为NXP Semiconductors)开发的一种通信协议。
©2004–2012 Analog Devices, Inc. All rights reserved. Trademarks and
registered trademarks are the property of their respective owners.
D03731sc -0-9/12(C)
Rev. C | Page 40 of 40
很抱歉，暂时无法提供与“EVAL-AD5380EBZ”相匹配的价格&库存，您可以联系我们找货
免费人工找货
工商网监
湘ICP备2023018690号
