EVAL-AD7983CBZ

16位、1.33 MSPS PulSAR ADC 采用MSOP/QFN封装 AD7983 产品特性 应用框图 16位分辨率、无失码 2.9V TO 5V 2.5V 吞吐速率：1.33 MSPS 低功耗：典型值10.5 mW(1.33 MSPS时) 0 TO VREF 信纳比(SINAD)：91.6 dB(10 kHz) IN+ 总谐波失真(THD)：−115 dB(10 kHz) IN– REF VDD VIO SDI AD7983 SCK SDO GND 伪差分模拟输入范围 0 V至VREF(VREF在2.9 V至5.5 V之间) 1.8V TO 5V 3- OR 4-WIRE INTERFACE (SPI, DAISY CHAIN, CS) CNV 06974-001 积分非线性(INL)：典型值±0.6 LSB，最大值±1.0 LSB 图1. 任意输入范围，可利用ADA4841轻松驱动 概述 无流水线延迟 AD7983是一款16 bit、逐次逼近、模数转换器(ADC)，采用 采用2.5 V单电源供电，提供1.8 V/2.5 V/3 V/5 V逻辑接口 单电源(VDD)供电。它内置一个低功耗、高速、16位采样 串行接口：SPI/QSPI兼容 以菊花链形式连接多个ADC，并能提供繁忙指示 ADC和一个多功能串行接口端口。在CNV上升沿，该器件 10引脚MSOP(MSOP-8尺寸)和10引脚3 mm 3 mm QFN 对IN+与IN-之间的模拟输入电压差进行采样，范围从0 V (LFCSP)(SOT-23尺寸)封装 至REF。基准电压(REF)由外部提供，并且可以独立于电源 宽工作温度范围：−40°C至+85°C 电压(VDD)。功耗和吞吐速率呈线性变化关系。 SPI兼容串行接口还能够利用SDI输入，将几个ADC以菊花 应用 链形式连接到一条三线式总线上，并提供可选的繁忙指 电池供电设备 示。采用独立电源VIO时，它与1.8 V、2.5 V、3 V和5 V逻辑 通信 兼容。 自动测试设备 数据采集 AD7983采用10引脚MSOP封装或10引脚QFN (LFCSP)封装， 医疗仪器 工作温度范围为−40至+85。 表1. MSOP、QFN (LFCSP)14/16/18位PulSAR® ADC 类型 14位 16位 18位 1 100 kSPS AD7940 AD7680 AD7683 AD7684 250 kSPS AD79421 AD76851 AD76871 AD7694 AD7691 1 400 kSPS至500 kSPS AD79461 AD76861 AD76881 AD76931 AD76901 ≥1000 kSPS ADC驱动器 AD79801 AD79831 ADA4941 ADA4841 AD79821 AD79841 ADA4941 ADA4841 引脚兼容。 Rev. A Information furnished by Analog Devices is believed to be accurate and reliable. However, no responsibility is assumed by Analog Devices for its use, nor for any infringements of patents or other rights of third parties that may result from its use. Specifications subject to change without notice. No license is granted by implication or otherwise under any patent or patent rights of Analog Devices. Trademarks and registered trademarks are the property of their respective owners. One Technology Way, P.O. Box 9106, Norwood, MA 02062-9106, U.S.A. Tel: 781.329.4700 www.analog.com Fax: 781.461.3113 ©2007–2010 Analog Devices, Inc. All rights reserved. ADI中文版数据手册是英文版数据手册的译文，敬请谅解翻译中可能存在的语言组织或翻译错误，ADI不对翻译中存在的差异或由此产生的错误负责。如需确认任何词语的准确性，请参考ADI提供 的最新英文版数据手册。 AD7983 目录 特性....................................................................................................1 驱动放大器选择...................................................................... 14 应用....................................................................................................1 基准电压输入 .......................................................................... 15 应用框图 ...........................................................................................1 电源 ........................................................................................... 15 概述....................................................................................................1 数字接口................................................................................... 16 修订历史 ...........................................................................................2 CS 模式(三线式且无繁忙指示) ........................................... 17 技术规格 ...........................................................................................3 CS 模式(三线式且有繁忙指示) ........................................... 18 时序规格 ...........................................................................................5 CS模式(四线式且无繁忙指示) ............................................ 19 绝对最大额定值..............................................................................6 CS 模式(四线式且有繁忙指示) ........................................... 20 ESD警告.......................................................................................6 链模式(无繁忙指示) .............................................................. 21 引脚配置和功能描述 .....................................................................7 链模式(有繁忙指示) .............................................................. 22 典型性能参数 ..................................................................................8 应用须知 ........................................................................................ 23 术语................................................................................................. 11 布局 ........................................................................................... 23 工作原理 ........................................................................................ 12 评估AD7983性能 .................................................................... 23 电路信息................................................................................... 12 外形尺寸 ........................................................................................ 24 转换器操作 .............................................................................. 12 订购指南................................................................................... 24 典型连接图 .............................................................................. 13 模拟输入................................................................................... 14 修订历史 2010年3月—修订版0至修订版A 删除特性部分、概述部分 和表1中的尾注1 ..............................................................................1 更改表5 .............................................................................................6 删除图5标题中的尾注1.................................................................7 更改图21 ........................................................................................ 12 删除电路信息部分的尾注1 ....................................................... 12 更改图41标题 ............................................................................... 24 更改订购指南 ............................................................................... 24 2007年11月—修订版0：初始版 Rev. A | Page 2 of 24 AD7983 技术规格 除非另有说明，VDD = 2.5 V，VIO = 2.3 V至5.5 V，REF = 5 V，TA = –40至+85。 表2. 参数 分辨率 模拟输入 电压范围 绝对输入电压 模拟输入CMRR 25 时漏电流 输入阻抗 精度 无失码 差分线性误差 积分线性误差 跃迁噪声 增益误差(TMIN至TMAX)3 增益误差温漂 零电平误差(TMIN至TMAX)3 零温漂 电源灵敏度 吞吐速率 转换速率 瞬态响应 交流精度 动态范围 信噪比(SNR) 无杂散动态范围(SFDR) 总谐波失真(THD) 信纳比(SINAD) 条件 最小值 16 IN+ − IN− IN+ IN− fIN = 100 kHz 采集阶段 0 −0.1 −0.1 典型值 最大值 单位 位 VREF VREF + 0.1 +0.1 V V V dB 1 nA 60 1 参见模拟输入部分 16 −0.9 −1.0 −0.9 VDD = 2.5 V ± 5% ±0.4 ±0.6 0.52 ±2 ±0.41 ±0.44 0.54 ±0.1 0 90.5 所有以dB为单位的特性均参考满量程输入FSR。除非另有说明，测试条件为输入信号比满量程低0.5 dB。 LSB表示最低有效位。5 V输入范围时，1 LSB = 76.3 μV。 3 参见术语部分。这些规格包括整个温度范围内的波动，但不包括外部基准电压源的误差贡献。 1 2 Rev. A | Page 3 of 24 +0.9 1.33 290 满量程阶跃 fIN = 1 kHz fIN = 10 kHz fIN = 10 kHz fIN = 10 kHz +0.9 +1.0 93 92 114 −115 91.6 位 LSB 2 LSB2 LSB2 LSB2 ppm/°C mV ppm/°C LSB2 MSPS ns dB1 dB1 dB1 dB1 dB1 AD7983 除非另有说明，VDD = 2.5 V，VIO = 2.3 V至5.5 V，REF = 5 V，TA = –40至+85。 表3. 参数 基准电压源 电压范围 负载电流 采样动态性能 −3 dB输入带宽 孔径延迟 数字输入 逻辑电平 VIL VIH VIL VIH IIL IIH 数字输出 数据格式 流水线延迟 条件 VOL VOH 电源 VDD VIO VIO范围 待机电流1, 2 功耗 每次转换的能量 温度范围3 额定性能 ISINK = 500 µA ISOURCE = −500 µA 最小值 典型值 最大值 单位 5.1 500 V µA 10 2.0 MHz ns 2.9 1.33 MSPS VIO > 3V VIO > 3V VIO ≤ 3V VIO ≤ 3V –0.3 0.7 × VIO –0.3 0.9 × VIO −1 −1 0.3 × VIO VIO + 0.3 0.1 × VIO VIO + 0.3 +1 +1 V V V V µA µA 串行16位直接二进制 转换完成后立即提供转换结果 额定性能 2.375 2.3 1.8 VDD和VIO = 2.5 V 1.33 MSPS吞吐速率量 TMIN至TMAX 0.4 V V 2.625 5.5 5.5 V V V nA mW nJ/采样 VIO − 0.3 2.5 0.35 10.5 7.9 −40 1 根据需要，所有数字输入强制接VIO或GND。 在采集阶段。 3 扩展温度范围请咨询销售人员。 2 Rev. A | Page 4 of 24 12 +85 °C AD7983 时序规格 除非另有说明，TA = −40至+85，VDD = 2.37 V至2.63 V，VIO = 3.3 V至5.5 V。负载条件参见图2和图3。 表4. 参数 转换时间：CNV上升沿至数据可用 采集时间 转换间隔时间 CNV脉冲宽度(CS模式) SCK周期(CS模式) VIO高于4.5 V VIO高于3 V VIO高于2.7 V VIO高于2.3 V SCK周期(链模式) VIO高于4.5 V VIO高于3 V VIO高于2.7 V VIO高于2.3 V SCK低电平时间 SCK高电平时间 SCK下降沿至数据仍然有效 SCK下降沿至数据有效延迟时间 VIO高于4.5 V VIO高于3 V VIO高于2.7 V VIO高于2.3 V CNV或SDI低电平至SDO D15 MSB有效(CS模式) VIO高于3 V VIO高于2.3 V CNV或SDI高电平或最后一个SCK下降沿至SDO高阻态(CS模式) CNV上升沿至SDI有效建立时间 CNV上升沿至SDI有效保持时间(CS模式) CNV上升沿至SDI有效保持时间(链模式) CNV上升沿至SCK有效建立时间(链模式) CNV上升沿至SCK有效保持时间(链模式) SCK下降沿至SDI有效建立时间(链模式) SCK下降沿至SDI有效保持时间(链模式) SDI高电平至SDO高电平(链模式且有繁忙指示) IOL 最小值 典型值 最大值 300 500 250 750 10 单位 ns ns ns ns 10.5 12 13 15 ns ns ns ns 11.5 13 14 16 4.5 4.5 3 ns ns ns ns ns ns ns tSCK tSCKL tSCKH tHSDO tDSDO tDIS tSSDICNV tHSDICNV tHSDICNV tSSCKCNV tHSCKCNV tSSDISCK tHSDISCK tDSDOSDI IOH Y% VIO1 tDELAY VIH2 VIL2 1FOR VIO ≤3.0V, X = 90 AND Y = 10; FOR VIO > 3.0V X = 70, AND Y = 30. 2MINIMUM V AND MAXIMUM V USED. SEE DIGITAL INPUTS IH IL 06974-002 500µA ns ns ns ns ns ns ns ns ns ns ns 15 VIH2 VIL2 1.4V 10 15 20 5 2 0 5 5 2 3 X% VIO1 CL 20pF ns ns ns ns tEN tDELAY TO SDO 9.5 11 12 14 SPECIFICATIONS IN TABLE 3. 图2. 数字接口时序的负载电路 图3. 时序的电平 Rev. A | Page 5 of 24 06974-003 500µA 符号 tCONV tACQ tCYC tCNVH tSCK AD7983 绝对最大额定值 表5. 参数 模拟输入 IN+1、IN−1至GND 电源电压 REF、VIO至GND VDD至GND VDD至VIO 数字输入至GND 数字输出至GND 存储温度范围 结温 θJA热阻 10引脚MSOP 10引脚QFN (LFCSP) θJC热阻 10引脚MSOP 10引脚QFN (LFCSP) 引脚温度 气相(60秒) 红外(15秒) 1 注意，超出上述绝对最大额定值可能会导致器件永久性损 额定值 坏。这只是额定最值，并不能以这些条件或者在任何其它 −0.3 V至VREF + 0.3 V或±130 mA −0.3 V至+6 V −0.3 V至+3 V +3 V至−6 V −0.3 V至VIO + 0.3 V −0.3 V至VIO + 0.3 V −65°C至+150°C 150°C 超出本技术规范操作章节中所示规格的条件下，推断器件 能否正常工作。长期在绝对最大额定值条件下工作会影响 器件的可靠性。 ESD警告 ESD(静电放电)敏感器件。 带电器件和电路板可能会在没有察觉的情况下放电。 尽管本产品具有专利或专有保护电路，但在遇到高能 量ESD时，器件可能会损坏。因此，应当采取适当的 ESD防范措施，以避免器件性能下降或功能丧失。 200°C/W 48.7°C/W 44°C/W 2.96°C/W 215°C 220°C 参见模拟输入部分。 Rev. A | Page 6 of 24 AD7983 引脚配置和功能描述 9 SDI 8 SCK 7 SDO 6 CNV IN+ 3 IN– 4 AD7983 TOP VIEW (Not to Scale) GND 5 REF 1 VDD 2 IN+ 3 IN– 4 GND 5 10 VIO AD7983 TOP VIEW (Not to Scale) 9 SDI 8 SCK 7 SDO 6 CNV 06974-005 10 VIO 06974-004 REF 1 VDD 2 图5. 10引脚QFN (LFCSP)的引脚配置 图4. 10引脚MSOP的引脚配置 表6. 引脚功能描述 引脚编号 引脚名称 1 REF 类型1 AI 2 3 VDD IN+ P AI 4 5 6 IN− GND CNV AI P DI 7 8 9 SDO SCK SDI DO DI DI 10 VIO P 1 描述 基准输入电压。REF范围为2.9 V至5.1 V。此引脚参考GND引脚。 此引脚应通过与之靠近的10 μF电容去耦。 电源。 模拟输入。相对于IN−。 电压范围(例如，IN+与IN−的差值)为0 V至VREF。 模拟输入地检测 。应连接到模拟接地层或远端检测 地。 电源地。 转换输入。此输入具有多个功能。 在上升沿可启动转换并选择器件的接口模式：链模式或CS模式。 CS模式下，CNV为低电平时SDO引脚使能。链模式下，数据应在CNV为高电平时读取。 串行数据输出。转换结果通过此引脚输出。它与SCK同步。 串行数据时钟输入。器件被选择时，转换结果通过此时钟移出。 串行数据输入。此输入提供多个功能。如下选择ADC的接口模式： 如果SDI在CNV上升沿期间为低电平，则选择链模式。 此模式下，SDI用作数据输入，以将两个或更多ADC的转换结果 以菊花链方式传输到单一SDO线路上。 SDI上的数字数据电平通过SDO输出，延迟16个SCK周期。 如果SDI在CNV上升沿期间为高电平，则选择CS模式。 此模式下，SDI或CNV在低电平时均可使能串行输出信号。 当转换完成时，如果SDI或CNV为低电平，繁忙指示功能被使能。 输入/输出接口数字电源。 此引脚的标称电源与主机接口电源相同(1.8 V、2.5 V、3 V或5 V)。 AI = 模拟输入，DI = 数字输入，DO = 数字输出，而P = 电源。 Rev. A | Page 7 of 24 AD7983 典型性能参数 除非另有说明，VDD = 2.5 V，REF = 5 V，VIO = 3.3 V。 图6. 积分非线性与代码的关系 图9. 差分非线性与代码的关系 图7. 一个直流输入的直方图(码中心) 图10. 一个直流输入的直方图(码跃迁) 图8. FFT曲线图 图11. SNR与输入电平的关系 Rev. A | Page 8 of 24 –110 95 –112 93 –114 91 SNR (dB) –116 89 06974-038 –35 –15 5 25 45 65 85 105 85 –55 125 –35 –15 5 25 45 65 85 105 图12. THD与温度的关系 图15. SNR与温度的关系 –105 130 –110 125 16 100 115 15 SNR ENOB SNR, SINAD (dB) SFDR (dB) 120 THD –120 90 SFDR SINAD 85 14 13 110 –130 2.5 3.0 3.5 4.0 4.5 5.0 105 5.5 REFERENCE VOLTAGE (V) 80 2.5 06974-033 –125 3.0 3.5 4.0 4.5 5.0 12 5.5 REFERENCE VOLTAGE (V) 图13. THD、SFDR与基准电压的关系 图16. SNR、SINAD和ENOB与基准电压的关系 –70 100 –75 95 –80 90 –85 THD (dB) 85 80 –90 –95 –100 –105 75 65 1 10 100 06974-037 –110 70 06974-034 SINAD (dB) THD (dB) 95 –115 125 TEMPERATURE (°C) TEMPERATURE (°C) ENOB (Bits) –120 –55 06974-035 87 –118 06974-031 THD (dB) AD7983 –115 –120 1000 1 10 100 FREQUENCY (kHz) FREQUENCY (kHz) 图14. SINAD与频率的关系 图17. THD与频率的关系 Rev. A | Page 9 of 24 1000 AD7983 1.5 2.5 1.4 1.3 2.0 STANDBY CURRENTS (mA) 1.5 1.0 IREF 0 2.375 06974-036 IVIO 2.425 2.475 2.525 2.575 2.625 1.0 0.9 0.8 2.5 IVDD 2.0 1.5 1.0 IREF –15 5 25 06974-039 IVIO –35 45 0.5 –55 –35 –15 5 25 45 65 图20. 待机电流与温度的关系 图18. 工作电流与电源的关系 0.5 0.6 TEMPERATURE (°C) VDD VOLTAGE (V) OPERATING CURRENTS (mA) IVDD + IVIO 1.1 0.7 0.5 0 –55 1.2 06974-040 OPERATING CURRENTS (mA) IVDD 65 85 105 125 TEMPERATURE (°C) 图19. 工作电流与温度的关系 Rev. A | Page 10 of 24 85 105 125 AD7983 术语 积分非线性误差(INL) 有效分辨率 INL是指每个码与一条从负满量程画到正满量程的直线偏 有效分辨率的计算公式如下： 差。用作负满量程的该点出现在第一个码跃迁之前的½ LSB处。正满量程定义为超出最后一个码跃迁½ LSB的一个 电平。从各码的中心到该直线的距离即为偏差(见图22)。 有效分辨率 = log2(2 N/均方根输入噪声) 它用位表示。 总谐波失真(THD) 差分非线性误差(DNL) 在一个理想ADC中，码跃迁相距1 LSB。DNL是指实际值与 此理想值的最大偏差。经常用保证无失码的分辨率来描述 这一规格。 THD指前五个谐波成分的均方根和与满量程输入信号的均 方根值之比，用dB表示。 动态范围 动态范围指满量程的均方根值与输入短接在一起时测得的 失调误差 第一个码跃迁应对应于一个比模拟地高½ LSB的电平(对于0 V 总均方根噪声之比，用dB表示。它使用−60 dBF下的信号 至5 V范围，它等于38.1 μV)。失调误差是指实际跃迁与该 测得，因此包括所有噪声源和DNL伪像。 点的偏差。 信噪比(SNR) 增益误差 SNR指实际输入信号的均方根值与奈奎斯特频率以下除谐 当模拟电压低于标称满量程1时(对于0 V至5 V范围，应在 波和直流以外所有其它频谱成分的均方根和之比，用dB 4.999886 V)，发生最后一个码跃迁(从111 跃迁至111 )。增 表示。 益误差是指在消除失调误差之后，最后一个码跃迁的实际 信纳比(SINAD) 电平与理想电平的偏差。 SINAD指实际输入信号的均方根值与奈奎斯特频率以下包 括谐波但直流除外的所有其它频谱成分的均方根和之比， 无杂散动态范围(SFDR) SFDR指输入信号与峰值杂散信号的均方根幅值之差，用分 用dB表示。 贝(dB)表示。 孔径延迟 孔径延迟衡量采集性能，指从CNV输入的上升沿到输入信 有效位数(ENOB) ENOB指利用正弦波输入测得的分辨率。与SINAD的关系 号被保持后用于转换的时间。 如下： 瞬态响应 瞬态响应是指施加满量程阶跃信号之后，ADC对输入进行 ENOB = (SINADdB − 1.76)/6.02 精确采集所需的时间。 它用位表示。 无噪声代码分辨率 无噪声代码分辨率是指这样一个位数，如果超过该位数， 则无法明确无误地解析各个代码，其计算公式为： 无噪声代码分辨率 = log2(2 N/峰峰值噪声) 它用位表示。 Rev. A | Page 11 of 24 AD7983 工作原理 IN+ MSB LSB 32,768C 16,384C 4C 2C C SWITCHES CONTROL SW+ C BUSY REF COMP GND 32,768C 16,384C 4C 2C C CONTROL LOGIC OUTPUT CODE C LSB SW+ CNV 06974-006 MSB IN– 图21. ADC原理示意图 在采集阶段，与比较器输入端相连的阵列端子通过SW+和 电路信息 AD7983是一款快速、低功耗、单电源、精密16位ADC， SW−连接到GND。所有独立开关都连接到模拟输入端。因 使用逐次逼近型架构。 此，电容阵列用作采样电容，并采集IN+和IN−输入端的模 AD7983每秒能够转换1,000,000个样本(1 MSPS)，两次转换 之间器件关断。以10 kSPS速率工作时，典型功耗为70 μW， 非常适合电池供电的应用。 拟信号。当采集阶段完成且CNV输入变为高电平时，就会 启动转换阶段。当转换阶段开始时，SW+和SW−首先断 开。然后，两个电容阵列从输入端断开，并连接到GND输 入端。因此，采集阶段结束时捕获的输入(IN+和IN−)之间 AD7983为用户提供片内采样保持，没有任何流水线延迟， 的差分电压施加于比较器输入端，导致比较器不平衡。在 堪称多路复用多通道应用的理想之选。 GND和REF之间切换电容阵列的各元件，比较器输入将按 AD7983可与任何1.8 V至5 V数字逻辑系列接口，提供10引 照二进制加权电压步进(VREF/2、VREF/4 REF/65,536)变化。控 脚MSOP封装或小型10引脚QFN (LFCSP)封装，节省空间， 制逻辑从MSB开始切换这些开关，以便使比较器重新回到 配置灵活。 平衡状态。完成此过程后，器件返回采集阶段，而控制逻 辑将产生ADC输出码和繁忙信号指示。 它与18位AD7982引脚兼容。 AD7983具有一个片上转换时钟，因此转换过程不需要串行 转换器操作 时钟SCK。 AD7983是一款基于电荷再分配DAC的逐次逼近型ADC。 图21显示了该ADC的简化电路图。容性DAC包含两个完全 相同的16位二进制加权电容阵列，分别连接到比较器的两 个输入端。 Rev. A | Page 12 of 24 AD7983 传递函数 表7. 输出码和理想输入电压 AD7983的理想传递特性如图22和表7所示。 描述 FSR − 1 LSB 中间电平 + 1 LSB 中间电平 中间电平 − 1 LSB −FSR + 1 LSB −FSR 111 ... 101 1 2 模拟输入 数字输出码(十六进制) FFFF1 8001 8000 7FFF 0001 00002 这也是超量程模拟输入(VIN+ − VIN−大于VREF − VGND)对应的代码。 这也是欠量程模拟输入(VIN+ − VIN−低于VGND)对应的代码。 典型连接图 图23所示的例子为采用多个电源时AD7983的建议连接图。 000 ... 010 000 ... 001 –FSR –FSR + 1LSB –FSR + 0.5LSB +FSR – 1 LSB +FSR – 1.5 LSB ANALOG INPUT 图22. ADC理想传递函数 REF1 V+ 2.5V 10µF2 100nF V+ 1.8V TO 5V 100nF 20� REF 0 TO VREF 2.7nF V– VDD VIO IN+ SDI SCK AD7983 4 IN– GND 3- OR 4-WIRE INTERFACE SDO CNV 1SEE THE VOLTAGE REFERENCE INPUT SECTION FOR REFERENCE SELECTION. 2C REF IS USUALLY A 10µF CERAMIC CAPACITOR (X5R). 3SEE THE DRIVER AMPLIFIER CHOICE SECTION. 4OPTIONAL FILTER. SEE THE ANALOG INPUTS SECTION. 5SEE THE DIGITAL INTERFACE SECTION FOR THE MOST CONVENIENT INTERFACE MODE. 图23. 采用多个电源的典型应用电路 Rev. A | Page 13 of 24 06974-008 000 ... 000 06974-007 ADC CODE (STRAIGHT BINARY) 111 ... 111 111 ... 110 VREF = 5 V 4.999924 V 2.500076 V 2.5 V 2.499924 V 76.3 µV 0V AD7983 模拟输入 驱动放大器选择 图24显示了AD7983输入结构的等效电路。 虽然AD7983很容易驱动，但驱动放大器需要满足下列 两个二极管D1和D2为模拟输入IN+和IN−提供ESD保护。 要求： 切记，模拟输入信号不得超过供电轨0.3 V以上，否则会造 • 驱动器放大器所产生的噪声需尽可能低，以保持 成二极管正偏，并开始传导电流。这些二极管可以处理最 AD7983的SNR和转换噪声性能。来自驱动器的噪声由 高130 mA的正偏电流。例如，当输入缓冲器(U1)的电源与 RIN和CIN所构成的AD7983模拟输入电路单极低通滤波器 VDD不同时，最终可能会发生这种情况。此时，如果输入 进行滤波，或者由外部滤波器(如有)进行滤波。AD7983 缓冲器短路，限流功能可以保护器件。 的典型噪声为39.7 μV rms，因此放大器引起的SNR性能 降低为： REF D1 IN+ OR IN– CIN D2 06974-009 CPIN RIN GND 其中： f–3dB为AD7983的输入带宽(10 MHz)，单位为兆赫，或者是 图24. 等效模拟输入电路 模拟输入结构支持IN+和IN−之间真差分信号的采样。借助 输入滤波器(如有)的截止频率。 这些差分输入，可以抑制两个输入端的共模信号。 N为放大器的噪声增益(例如，缓冲器配置时为1)。 eN为运算放大器的等效输入噪声电压，单位为nV/√Hz。 在采集阶段，模拟输入(IN+和IN−)的阻抗可以看成是由RIN 和CIN串联构成的网络与电容CPIN的并联组合。CPIN主要包 • 对于交流应用，驱动器的THD性能应与AD7983相当。 括引脚电容。RIN典型值为400 Ω，是由一些串联电阻与开 • 对于多通道、多路复用应用，驱动放大器和AD7983模 关的导通电阻构成的集总元件。CIN典型值为30 pF，主要包 拟输入电路必须使电容阵列以16位水平(0.0015%，15 ppm) 括ADC采样电容。在转换阶段，开关断开，输入阻抗仅包 建立满量程阶跃。在放大器的数据手册中，更常见的是 括CPIN。RIN和CIN构成一个单极低通滤波器，可以降低不良 规定0.1%至0.01%的建立时间。这可能与16位水平的建 混叠效应并限制噪声。 立时间显著不同，因此选择之前应进行验证。 当驱动电路的源阻抗较低时，可以直接驱动AD7983。高源 阻抗会显著影响交流特性，特别是THD。直流特性对输入 阻抗的敏感度相对较低。最大的源阻抗取决于可容许的总 谐波失真(THD)。THD性能下降程度是源阻抗和最大输入 频率的函数。 表8. 推荐的驱动放大器 放大器 ADA4841-x AD8021 AD8022 OP184 AD8655 AD8605, AD8615 Rev. A | Page 14 of 24 典型应用 极低噪声、小尺寸、低功耗 极低噪声、高频 低噪声、高频 低功耗、低噪声、低频 5 V单电源、低噪声 5 V单电源、低功耗 AD7983 基准电压输入 电源 AD7983基准电压输入REF具有动态输入阻抗，因此应利用 AD7983使用两个电源引脚：内核电源(VDD)以及数字输入/ 低阻抗源驱动，REF与GND引脚之间应有效去耦，如“布局 输出接口电源(VIO)。VIO可以与1.8 V至5.0 V的任何逻辑直 布线”部分所述。 接接口。为减少所需的电源数，VIO和VDD引脚可以连在 利用极低阻抗源(例如使用AD8031或AD8605的基准电压缓 一起。AD7983中VIO和VDD的电源时序无关。此外，该器 件在很宽的频率范围内对电源变化非常不敏感，如图25 冲器)驱动REF时，陶瓷芯片电容可实现最佳性能。 所示。 如果使用无缓冲基准电压，去耦值取决于所使用的基准电 80 压源。例如，使用低温漂基准电压源ADR43x时，22 μF (X5R，1206尺寸)陶瓷芯片电容可实现最佳性能。 75 对性能(特别是DNL)的影响极小。 无论如何，REF与GND引脚之间不需要额外的低值陶瓷去 PSRR (dB) 如果需要，可以使用低至2.2 μF的基准电压去耦电容，它 70 65 耦电容(如100 nF)。 55 1 10 100 FREQUENCY (kHz) 1000 06974-010 60 图25. PSRR与频率的关系 为确保最佳性能，VDD应大致为基准输入电压REF的一 半。例如，如果REF为5.0 V，VDD应设置为2.5 V (±5%)。 Rev. A | Page 15 of 24 AD7983 数字接口 器件工作模式取决于CNV上升沿出现时的SDI电平。如果 尽管引脚数很少，AD7983在串行接口模式上仍具有灵 SDI为高电平，选择CS模式，而如果SDI为低电平，则选择 活性。 链模式。SDI保持时间是当SDI和CNV连接在一起时，始终 CS模式下，AD7983与SPI、QSPI和数字主机兼容。此接口 选择链模式。 可使用三线式或四线式接口。三线式接口使用CNV、SCK 任一模式下，AD7983均提供在数据位前强制加入起始位的 和SDO信号，可将线路连接减至最少，在隔离应用中非常 灵活性。此起始位可用作繁忙信号指示，以中断数字主机 有用。四线式接口使用SDI、CNV、SCK和SDO信号，用 并触发数据读取。如果无繁忙指示，用户必须在回读前等 于启动转换的CNV与回读时序(SDI)独立，这在低抖动采样 待最大转换时间。 或同步采样应用中很有用。 繁忙指示功能在下列情况下使能： 链模式下，AD7983提供菊花链特性，利用SDI输入可在类 • CS模式下，如果ADC转换结束时CNV或SDI为低电平 似移位寄存器的单条数据线上实现多个ADC的级联。 (参见图29和图33)。 • 链模式下，如果CNV上升沿期间SCK为高电平(参见图 37)。 Rev. A | Page 16 of 24 AD7983 CS 模式(三线式且无繁忙指示) CNV变为低电平时，MSB输出至SDO。剩余数据位则在随 在将单个AD7983连接到SPI兼容数字主机时，通常会使用 后的SCK下降沿逐个输出。数据在SCK的上升沿和下降沿 此模式。连接图如图26所示，相应的时序如图27所示。 均有效。虽然上升沿可以用于捕捉数据，但使用SCK下降 沿的数字主机能实现更快的读取速率，只要它具有合理的 将SDI连接到VIO时，CNV上的上升沿启动转换，选择CS 保持时间。在第16个SCK下降沿之后，或者当CNV变为高 模式，并强制SDO进入高阻态。启动转换后，无论CNV为 电平时(以最先出现者为准)，SDO返回高阻态。 何状态，转换都会执行到完成为止。这点非常有用，例如 可用于拉低CNV来选择其它SPI器件，如模拟多路复用 CONVERT 器；不过，在最小转换时间逝去前，CNV必须返回高电 平，接着在最大转换时间内保持高电平，以避免生成繁忙 DIGITAL HOST CNV VIO 信号指示。转换完成后，AD7983进入采集阶段并进入待机 SDI AD7983 SDO 模式。 DATA IN 06974-012 SCK CLK 图26. CS模式(三线式且无繁忙指示)连接图(SDI高电平) SDI = 1 tCYC tCNVH CNV ACQUISITION tCONV tACQ CONVERSION ACQUISITION tSCK tSCKL 2 3 14 tHSDO 16 tSCKH tEN SDO 15 tDSDO D15 D14 D13 tDIS D1 图27. CS模式(三线式且无繁忙指示)串行接口时序(SDI高电平) Rev. A | Page 17 of 24 D0 06974-013 1 SCK AD7983 CS 模式(三线式且有繁忙指示) 如果同时选择多个AD7983，SDO输出引脚可在不造成损坏 在将单个AD7983连接到具有中断输入的兼容SPI的数字控 或引起闩锁的情况下处理此竞争。同时，建议此连接尽可 制器主机时，通常会使用此模式。 能短暂，以限制额外功耗。 连接图如图28所示，相应的时序如图29所示。 CONVERT 将SDI连接到VIO时，CNV上的上升沿启动转换，选择CS VIO CNV VIO 都会保持高阻态，直至转换完成。最小转换时间之前， SDI CNV可用于选择其它SPI器件，如模拟多路复用器，但 AD7983 DIGITAL HOST 47kΩ SDO DATA IN SCK IRQ CNV必须在最小转换时间逝去前返回低电平，接着在最大 06974-014 模式，并强制SDO进入高阻态。无论CNV状态如何，SDO CLK 转换时间内保持低电平，以保证生成繁忙信号指示。转换 完成时，SDO从高阻态变为低阻态。结合SDO线路上的上 图28. CS模式(三线式且有繁忙指示)连接图(SDI高电平) 拉，此转换可用作中断信号，以启动由数字主机控制的数 据回读。AD7983接着进入采集阶段并待机。数据位则在随 后的SCK下降沿逐个输出，MSB优先。数据在SCK的上升 沿和下降沿均有效。虽然上升沿可以用于捕捉数据，但使 用SCK下降沿的数字主机能实现更快的读取速率，只要它 具有合理的保持时间。在可选的第17个SCK下降沿之后， 或者当CNV变为高电平时(以最先出现者为准)，SDO返回 高阻态。 SDI = 1 tCYC tCNVH CNV ACQUISITION tCONV tACQ CONVERSION ACQUISITION tSCK tSCKL 1 2 3 15 tHSDO 16 17 tSCKH tDIS tDSDO SDO D15 D14 D1 D0 图29. CS模式(三线式且有繁忙指示)串行接口时序(SDI高电平) Rev. A | Page 18 of 24 06974-015 SCK AD7983 CS 模式(四线式且无繁忙指示) 转换完成后，AD7983进入采集阶段并进入待机模式。每个 在将多个AD7983连接到SPI兼容数字主机时，通常会使用 ADC结果可通过将SDI输入拉低来读取，从而将MSB输出 此模式。 至SDO。剩余数据位则在随后的SCK下降沿逐个输出。数 据在SCK的上升沿和下降沿均有效。虽然上升沿可以用于 使用两个AD7983的连接图示例如图30所示，相应的时序如 捕捉数据，但使用SCK下降沿的数字主机能实现更快的读 图31所示。 取速率，只要它具有合理的保持时间。在第16个SCK下降 将SDI置为高电平时，CNV上的上升沿启动转换，选择CS 沿之后，或者当SDI变为高电平时(以最先出现者为准)， 模式，并强制SDO进入高阻态。此模式下，CNV在转换阶 SDO返回高阻态，可读取另一个AD7983。 段和随后的数据回读期间必须保持高电平。(如果SDI和 CNV为低电平，SDO变为低电平。)最小转换时间之前， SDI可用于选择其它SPI器件，如模拟多路复用器，但SDI 必须在最小转换时间逝去前返回高电平，接着在最大转换 时间内保持高电平，以避免生成繁忙信号指示。 CS2 CS1 CONVERT CNV SDI AD7983 DIGITAL HOST CNV SDO SDI AD7983 SCK SDO SCK 06974-016 DATA IN CLK 图30. CS模式(四线式且无繁忙指示)连接图 tCYC CNV ACQUISITION tCONV tACQ CONVERSION ACQUISITION tSSDICNV SDI(CS1) tHSDICNV SDI(CS2) tSCK tSCKL 1 SDO tEN 2 3 14 tHSDO tDSDO D15 D14 D13 15 16 17 18 30 31 32 tSCKH tDIS D1 D0 D15 D14 图31. CS模式(四线式且无繁忙指示)串行接口时序 Rev. A | Page 19 of 24 D1 D0 06974-017 SCK AD7983 CS 模式(四线式且有繁忙指示) 结合SDO线路上的上拉，此转换可用作中断信号，以启动 在将单个AD7983连接到具有中断输入的SPI兼容数字主机 由数字主机控制的数据回读。AD7983接着进入采集阶段并 时，以及用于采样模拟输入的CNV与用于选择数据读取的 待机。数据位则在随后的SCK下降沿逐个输出，MSB优 信号需要相互保持独立时，通常会使用此模式。该要求在 先。数据在SCK的上升沿和下降沿均有效。虽然上升沿可 需要CNV低抖动的应用中尤其重要。 以用于捕捉数据，但使用SCK下降沿的数字主机能实现更 快的读取速率，只要它具有合理的保持时间。在可选的第 连接图如图32所示，相应的时序如图33所示。 17个SCK下降沿之后，或者当SDI变为高电平时(以最先出 将SDI置为高电平时，CNV上的上升沿启动转换，选择CS 现者为准)，SDO返回高阻态。 模式，并强制SDO进入高阻态。此模式下，CNV在转换阶 段和随后的数据回读期间必须保持高电平。(如果SDI和 CS1 CNV为低电平，SDO变为低电平。)最小转换时间之前， CONVERT VIO CNV 必须在最小转换时间逝去前返回低电平，接着在最大转换 AD7983 SDI 时间内保持低电平，以保证生成繁忙信号指示。转换完成 SDO DATA IN SCK 时，SDO从高阻态变为低阻态。 DIGITAL HOST 47kΩ IRQ 06974-018 SDI可用于选择其它SPI器件，如模拟多路复用器，但SDI CLK 图32. CS模式(四线式且有繁忙指示)连接图 tCYC CNV ACQUISITION tCONV tACQ CONVERSION ACQUISITION tSSDICNV SDI tSCK tHSDICNV tSCKL 2 3 15 tHSDO 16 17 tSCKH tDIS tDSDO SDO tEN D15 D14 D1 图33. CS模式(四线式且有繁忙指示)串行接口时序 Rev. A | Page 20 of 24 D0 06974-019 1 SCK AD7983 链模式(无繁忙指示) SDI和CNV为低电平时，SDO变为低电平。将SCK置为低 此模式可用于在三线式串行接口上以菊花链形式连接多个 电平时，CNV上的上升沿启动转换，选择链模式，并禁用 AD7983。这一特性有助于减少器件数量和线路连接，例如 繁忙指示。此模式下，CNV在转换阶段和随后的数据回读 在隔离式多转换器应用或接口能力有限的系统中。数据回 期 间 保 持 高 电 平 。 转 换 完 成 后 ， MSB输 出 至 SDO， 而 读与读取移位寄存器相似。 AD7983进入采集阶段并待机。存储在内部移位寄存器中的 剩余数据位则在随后的SCK下降沿逐个输出。对于每个 使用两个AD7983的连接图示例如图34所示，相应的时序如 ADC，SDI为内部移位寄存器提供输入，并通过SCK下降 图35所示。 沿逐个输出。链内每个ADC首先输出数据MSB，回读N个 ADC需要16 个时钟。数据在SCK的上升沿和下降沿均有 效。虽然上升沿可以用于捕捉数据，但使用SCK下降沿的 数字主机能实现更快的读取速率，从而在链中容纳更多 AD7983，只要数字主机具有合理的保持时间。最大转换速 率可因总回读时间而降低。 CONVERT CNV SDI DIGITAL HOST CNV AD7983 SDO SDI AD7983 A SCK SDO DATA IN B SCK 06974-020 CLK 图34. 链模式(无繁忙指示)连接图 SDIA = 0 tCYC CNV ACQUISITION tCONV tACQ CONVERSION ACQUISITION tSCK tSCKL tSSCKCNV SCK 1 2 3 14 16 17 18 30 31 32 DA1 DA0 tSCKH tHSDISCK tEN SDOA = SDIB 15 tSSDISCK tHSCKCNV DA15 DA14 DA13 DA1 DA0 DB1 DB0 tHSDO SDOB DB14 DB13 DA15 图35. 链模式(无繁忙指示)串行接口时序 Rev. A | Page 21 of 24 DA14 06974-021 tDSDO DB15 AD7983 链模式(有繁忙指示) SDI和CNV为低电平时，SDO变为低电平。将SCK置为高 此模式也可用于在三线式串行接口上以菊花链形式连接多 电平时，CNV上的上升沿启动转换，选择链模式，并使能 个AD7983，同时提供繁忙指示。这一特性有助于减少器件 繁忙指示功能。此模式下，CNV在转换阶段和随后的数据 数量和线路连接，例如在隔离式多转换器应用或接口能力 回读期间保持高电平。链内所有ADC完成转换后，将最靠 有限的系统中。数据回读与读取移位寄存器相似。 近数字主机的ADC的SDO引脚(参见图36中标示为C的ADC 使用三个AD7983的连接图示例如图36所示，相应的时序如 AD7983)驱动为高电平。SDO上的这一转换可用作繁忙指 示，以触发由数字主机控制的数据回读。AD7983接着进入 图37所示。 采集阶段并待机。存储在内部移位寄存器中的剩余数据位 则在随后的SCK下降沿以MSB优先方式逐个输出。对于每 个ADC，SDI为内部移位寄存器提供输入，并通过SCK下 降沿逐个输出。链内每个ADC首先输出数据MSB，回读N 个ADC需要16 个时钟。虽然上升沿可以用于捕捉数据，但 使用SCK下降沿的数字主机能实现更快的读取速率，从而 在链中容纳更多AD7983，只要数字主机具有合理的保持 时间。 CONVERT SDI AD7983 CNV SDO SDI DIGITAL HOST CNV AD7983 SDO AD7983 SDI A B C SCK SCK SCK SDO DATA IN IRQ 06974-022 CNV CLK 图36. 链模式(有繁忙指示)连接图 tCYC CNV = SDIA ACQUISITION tCONV tACQ CONVERSION ACQUISITION tSCK tSCKH tSSCKCNV tHSCKCNV 1 2 3 15 16 DA15 DA14 tHSDO tDSDOSDI DA13 17 18 19 31 32 33 34 35 tSCKL tHSDISCK tEN SDOA = SDIB SDOB = SDIC 4 tSSDISCK DA1 DB14 DB13 48 DA0 tDSDOSDI DB1 DB0 DA15 DA14 DA1 DA0 tDSDOSDI SDOC 49 tDSDOSDI tDSDO DB15 47 tDSDODSI DC15 DC14 DC13 DC1 DC0 DB15 DB14 DB1 图37. 链模式(有繁忙指示)串行接口时序 Rev. A | Page 22 of 24 DB0 DA15 DA14 DA1 DA0 06974-023 SCK AD7983 应用须知 布局 AD7983所在的印刷电路板(PCB)应采用模拟部分与数字部 AD7983 分分离设计，并限制在电路板的一定区域内。AD7983的所 有模拟信号位于左侧，所有数字信号位于右侧，这种引脚 排列可以简化设计。 避免在器件下方布设数字线路，否则会将噪声耦合至芯片 管芯，除非在AD7983下方铺一个接地层用作屏蔽。诸如 CNV或时钟之类的快速开关信号不应靠近模拟信号路径。 应避免数字信号与模拟信号交叠。 使用接地层。对于后一种情况，接地层应在AD7983下方 连接。 06974-024 至少应使用一个接地层。数字和模拟部分可以共用或分割 图38. AD7983的示例布局(顶层) AD7983的基准电压输入REF具有动态输入阻抗，应进行去 耦，并使寄生电感最小。实现方法是将基准电压源的去耦 陶瓷电容靠近(理想情况是正对)REF和GND引脚放置，并 用较宽的低阻抗走线进行连接。 最后，AD7983的电源VDD和VIO应通过陶瓷电容去耦，其 值通常为100 nF，靠近AD7983放置，并用短而宽的走线连 接，以提供低阻抗路径并减小电源线路上的毛刺噪声影响。 图38和图39是遵循这些规则的布局布线示例。 AD7983评估板(EVAL-AD7983CBZ)的文档中给出了AD7983 的其它推荐布局布线。评估板套件包括装配完善且经过测 试的评估板、文档以及用于从PC通过EVAL-CONTROL BRD控制评估板的软件。 Rev. A | Page 23 of 24 06974-025 评估AD7983性能 图39. AD7983的示例布局(底层) AD7983 外形尺寸 3.10 3.00 2.90 6 10 3.10 3.00 2.90 1 5 5.15 4.90 4.65 PIN 1 0.50 BSC 0.95 0.85 0.75 0.15 0.05 1.10 MAX 0.33 0.17 SEATING PLANE 0.80 0.60 0.40 8° 0° 0.23 0.08 COPLANARITY 0.10 COMPLIANT TO JEDEC STANDARDS MO-187-BA 图40.10引脚超小型封装[MSOP] (RM-10) 图示尺寸单位：mm 0.30 0.23 0.18 0.50 BSC 10 6 PIN 1 INDEX AREA 0.50 0.40 0.30 *EXPOSED PAD (BOTTOM VIEW) 5 TOP VIEW 0.80 0.75 0.70 1 2.48 2.38 2.23 0.80 MAX 0.55 NOM 0.05 MAX 0.02 NOM SEATING PLANE 0.20 REF 1.74 1.64 1.49 PIN 1 INDICATOR (R 0.19) *PADDLE CONNECTED TO GND. THIS CONNECTION IS NOT REQUIRED TO MEET THE ELECTRICAL PERFORMANCES. 101207-B 3.00 BSC SQ 图41. 10引脚引脚架构芯片级封装[QFN (LFCSP_WD)] 3 mm 3 mm超薄体，双列引脚 (CP-10-9) 图示尺寸单位：mm 订购指南 型号1 AD7983BRMZ AD7983BRMZRL7 AD7983BCPZ-R2 AD7983BCPZ-RL AD7983BCPZ-RL7 EVAL-AD7983CBZ 2 EVAL-CONTROL BRD 3 温度范围 −40至+85°C −40至+85°C −40至+85°C −40至+85°C −40至+85°C 封装描述 10引脚 MSOP 10引脚 MSOP 10引脚 QFN (LFCSP_WD) 10引脚 QFN (LFCSP_WD) 10引脚 QFN (LFCSP_WD) 评估板 控制板 Z = 符合RoHS标准的器件。 此板可单独用作评估板，或与EVAL-CONTROL BRD3配合用于评估/演示。 3 此板允许PC对所有带CB标志后缀的ADI评估板进行控制并与之通信。 1 2 ©2007–2010 Analog Devices, Inc. All rights reserved. Trademarks and registered trademarks are the property of their respective owners. D06974sc-0-3/10(A) Rev. A | Page 24 of 24 封装选项 RM-10 RM-10 CP-10-9 CP-10-9 CP-10-9 订购数量 卷带，50 卷盘，1000 卷盘，250 卷盘，1000 卷盘，5000 标识 C5Y C5Y C5Y C5Y C5Y