EVAL-ADF7242DB1Z

低功耗IEEE 802.15.4/专有 GFSK/FSK零中频2.4 GHZ收发器IC ADF7242 片内低功耗处理器执行 无线电控制 数据包管理 数据包管理支持 前同步码/SWD/CRC/地址的插入和检测 IEEEE 802.15.4-2006帧滤波 IEEEE 802.15.4-2006 CSMA/CA非时隙模式 灵活的256字节发射/接收数据缓冲器 IEEEE 802.15.4-2006和GFSK/FSK SPORT模式 快速建立自动频率控制 灵活的多RF端口接口 外部PA/LNA支持硬件 支持开关天线分集 唤醒定时器 外部元件极少 集成PLL环路滤波器、接收/发射开关、电池监控器、温度 传感器、32 kHz RC和晶振 支持块读取/写入操作的灵活SPI控制接口 小尺寸封装：5 mm x 5 mm 32引脚LFCSP 特性 频率范围（全球ISM频段） 2400 MHz至2483.5 MHz 可编程数据速率和调制 兼容IEEE 802.15.4-2006 (250 kbps) GFSK/FSK/GMSK/MSK调制 数据速率：50 kbps至2000 kbps 低功耗 接收模式：19 mA（典型值） 发射模式：21.5 mA（典型值）(PO = 3 dBm) 32 kHz晶振唤醒模式：1.7 μA 高灵敏度(IEEE 802.15.4-2006) −95 dBm (250 kbps) 高灵敏度(0.1% BER) −96 dBm（62.5 kbps，GFSK） −93 dBm（500 kbps，GFSK） −90 dBm（1 Mbps，GFSK） −87.5 dBm（2 Mbps，GFSK） 可编程输出功率 −20 dBm至+4.8 dBm，2 dB步长 集成稳压器 输入电压范围：1.8 V至3.6 V 出色的接收机选择性和抗阻塞能力 零中频架构 符合EN300 440 Class 2、EN300 328、 FCC CFR47 Part 15、ARIB STD-T66标准 数字RSSI测量 快速自动VCO校准 自动RF频率合成器带宽优化 应用 无线传感器网络 自动抄表/智能计量 工业无线控制 医疗保健 无线音频/视频 消费类电子设备 ZigBee 功能框图 ADF7242 DAC LNA1 FSK DEMOD 8-BIT PROCESSOR DSSS DEMOD RADIO CONTROLLER AGC OCL AFC CDR PACKET MANAGER ADC LNA2 ADC DAC 4kB PROGRAM ROM 2kB PROGRAM RAM 256-BYTE PACKET RAM 64-BYTE BBRAM 256-BYTE MCR LDO × 4 BIAS BATTERY MONITOR GAUSSIAN FILTER PRE-EMPHASIS FILTER TEMPERATURE SENSOR 26MHz OSC WAKE-UP CTRL 32kHz RC OSC 32kHz XTAL OSC SPI GPIO SPORT IRQ 08912-001 FRACTIONAL-N RF SYNTHESIZER PA 图1 Rev. 0 Information furnished by Analog Devices is believed to be accurate and reliable. However, no responsibility is assumed by Analog Devices for its use, nor for any infringements of patents or other rights of third parties that may result from its use. Specifications subject to change without notice. No license is granted by implication or otherwise under any patent or patent rights of Analog Devices. Trademarks and registered trademarks are the property of their respective owners. One Technology Way, P.O. Box 9106, Norwood, MA 02062-9106, U.S.A. Tel: 781.329.4700 www.analog.com Fax: 781.461.3113 ©2010 Analog Devices, Inc. All rights reserved. ADI中文版数据手册是英文版数据手册的译文，敬请谅解翻译中可能存在的语言组织或翻译错误，ADI不对翻译中存在的差异或由此产生的错误负责。如需确认任何词语的准确性，请参考ADI提供 的最新英文版数据手册。 ADF7242 目录 特性.....................................................................................................1 IEEE 802.15.4-2006接收时序和控制 ......................................50 应用.....................................................................................................1 空闲信道评估(CCA) ................................................................51 功能框图 ............................................................................................1 链路质量指示(LQI) ..................................................................52 修订历史 ............................................................................................3 IEEE 802.15.4自动发射-接收周转模式..................................53 概述.....................................................................................................4 IEEE 802.15.4帧滤波、自动应答和自动 技术规格 ............................................................................................6 CSMA/CA ....................................................................................53 通用规格 ........................................................................................6 GFSK/FSK模式下的接收机......................................................56 RF频率合成器规格......................................................................6 接收机无线电模块 ....................................................................61 发射机规格....................................................................................7 SPORT接口 .....................................................................................63 接收机规格....................................................................................8 GFSK/FSK SPORT模式 .............................................................63 辅助规格 ......................................................................................11 IEEE 802.15.4-2006 SPORT模式 ..............................................65 功耗规格 ......................................................................................12 器件配置 ..........................................................................................66 时序和数字规格.........................................................................13 IEEE 802.15.4和GFSK/FSK模式共同的配置值 ....................67 时序图 ..........................................................................................15 GFSK/FSK数据包模式和SPORT模式的配置值 ..................67 IEEE 802.15.4 TX SPORT模式时序图 ....................................18 IEEE 802.15.4-2006数据包模式和SPORT模式 GFSK/FSK RX SPORT模式时序图..........................................18 的配置值 ......................................................................................68 绝对最大额定值.............................................................................22 RF端口配置/天线分集..................................................................69 ESD警告 .......................................................................................22 辅助功能 ..........................................................................................70 引脚配置和功能描述 ....................................................................23 温度传感器..................................................................................70 典型工作特性 .................................................................................25 电池监控器..................................................................................70 术语...................................................................................................34 唤醒控制器(WUC) ...................................................................70 无线电控制器 .................................................................................35 发射测试模式 .............................................................................71 休眠模式 ......................................................................................37 串行外设接口(SPI) .......................................................................72 RF频率合成器.................................................................................38 通用特性 ......................................................................................72 RF频率合成器校准....................................................................38 命令访问 ......................................................................................72 RF频率合成器带宽....................................................................38 状态字 ..........................................................................................72 RF通道频率编程 ........................................................................39 存储器映射......................................................................................74 参考晶振 ......................................................................................39 BBRAM.........................................................................................74 发射机 ..............................................................................................40 调制解调器配置RAM (MCR).................................................74 发射工作模式 .............................................................................40 程序ROM.....................................................................................74 IEEE 802.15.4-2006模式下的发射机 ......................................40 程序RAM .....................................................................................74 IEEE 802.15.4自动接收-发射周转模式..................................43 包RAM..........................................................................................74 GFSK/FSK模式下的发射机......................................................43 存储器访问......................................................................................76 功率放大器..................................................................................46 写入ADF7242..............................................................................77 接收机 ..............................................................................................48 读取ADF7242..............................................................................77 IEEE 802.15.4-2006模式下的接收机 ......................................48 可下载的固件模块 ........................................................................80 接收机校准..................................................................................49 中断控制器......................................................................................81 Rev. 0 | Page 2 of 108 ADF7242 配置...............................................................................................81 寄存器映射......................................................................................87 中断源描述..................................................................................82 外形尺寸 ........................................................................................105 应用电路 ..........................................................................................83 订购指南 ....................................................................................105 修订历史 2010年7月—修订版0：初始版 Rev. 0 | Page 3 of 108 ADF7242 ADF7242具有一个灵活的双端口RF接口，除了支持开关天 概述 ADF7242是一款高度集成的低功耗、高性能收发器，在全 线分集以外，该接口还能配合外部LNA和/或PA使用。 球通用的2.4 GHz ISM频段工作。其设计注重灵活性、鲁棒 ADF7242集成了一个功耗极低的定制8位处理器，可支持许 性、易用性和低功耗特性。在数据包和数据流两种模式 多收发器管理功能。这些功能由处理器的两个主要模块处 下，该IC均支持IEEE 802.15.4-2006 2.4 GHz PHY要求和专 理：无线电控制器和数据包管理器。 有GFSK/FSK/ 无线电控制器管理IC在各种工作模式和配置下的状态。主 GMSK/MSK调制方案。而且只需极少的外部元件，该器件 机MCU可以使用单字节命令与无线电控制器接口。数据包 就能达到下列标准：FCC CFR47 Part 15、ETSI EN 300 440 管理器高度灵活，支持各种包格式。在发射模式下，可以 （2类设备）、ETSI EN 300 328 (FHSS, DR > 250 kb/s)、 将数据包管理器配置为向片内包RAM中存储的有效载荷数 ARIB STD T-66。 据添加前同步码、同步字和CRC字。在接收模式下，数据 ADF7242符合IEEE 802.15.4-2006 2.4 GHz PHY要求，可提供 包管理器可以在接收到有效同步或CRC字时检测和产生一 250 kbps的固定数据速率和DSSS-OQPSK调制功能。该IC还 支持GFSK/FSK/GMSK/MSK调制方案，可在50 kbps到2 Mbps 的宽数据速率范围内工作，因此同样适合智能计量、工业 控制、家庭和楼宇自动化、消费电子等领域的专有应用。 此外，ADF7242的捷变频率合成器和较短的周转时间有利 个MCU中断，并将所接收的有效载荷数据存储在包RAM 中。发射和接收包RAM空间共有256字节，用于从主机 MCU处理速度中分离出无线数据速率。因此，ADF7242数 据包管理器可以减轻主机MCU的处理负担，并降低整体系 统功耗。 于FHSS系统的实现。 此外，对于要求数据流的应用，该器件通过同步双向串行 ADF7242的发射路径基于一个使用低噪声小数N分频RF频 端口(SPORT)提供Bit级的输入/输出数据，并且可以与多种 率合成器的直接闭环VCO调制方案。该VCO能够自动校 准，工作频率是基频的两倍，因而可减少杂散发射并避免 PA牵引效应。RF频率合成器的带宽自动针对发射和接收 DSP直接接口，如ADSP-21xx、SHARC®、TigerSHARC®、 Blackfin®等。SPORT接口可用于GFSK/FSK和IEEE 802.15.42006模式。 操作而优化，以实现最佳的相位噪声、调制质量和频率合 处理器还允许下载和执行一组固件模块，其中包括IEEE 成器建立时间性能。发射机输出功率可以在−20 dBm至+4 802.15.4自 动 模 式 （ 如 节 点 地 址 过 滤 等 ） 和 非 时 隙 dBm范围内进行编程，且自动PA斜坡能力可满足瞬时杂散 CSMA/CA。ADI公司提供这些固件模块的执行代码。 性能要求。该IC还集成一个偏置和控制电路，可大大简化 为了进一步优化系统功耗，ADF7242集成了一个低功耗32 与外部PA的接口。 kHz RC唤醒振荡器，后者在收发器活动时，依据26 MHz 接收路径基于零中频架构，提供非常高的抗阻塞和选择性 晶振进行校准。对于要求高度精确唤醒定时的应用，也可 能力，这对于2.4 GHz频段等存在严重干扰的环境至关重 以利用集成的32 kHz晶振作为唤醒定时器。该IC上有一个 要。此外，该架构不受镜像通道中阻塞器抑制性能下降的 带备用电池的RAM 影响，而这在低中频接收机中非常常见。在GFSK/FSK模 RAM可以保存IEEE 802.15.4-2006网络节点地址。 式下，接收机具有一个高速自动频率控制(AFC)环路，允 ADF7242还具有一个非常灵活的中断控制器，后者可以向 许频率合成器找到并校正接收包中的任何频率误差。 主机MCU提供MAC级和PHY级中断。该IC配有一个SPI接 该IC采用1.8 V至3.6 V的电源电压工作，接收和发射模式下 口，支持突发模式数据传输，可实现高数据吞吐效率。该 的功耗非常低，且RF性能极佳，特别适合电池供电系统。 IC还集成了一个带数字回读功能的温度传感器和一个电池 监控器。 Rev. 0 | Page 4 of 108 (BBRAM)，当IC处于休眠状态时，该 ADF7242 ADF7242 RFIO1P DAC LNA1 FSK DEMOD 8-BIT PROCESSOR ADC RFIO1N RFIO2P LNA2 DSSS DEMOD RADIO CONTROLLER AGC OCL AFC CDR PACKET MANAGER ADC RFIO2N DAC 4kB PROGRAM ROM 2kB PROGRAM RAM 256- BYTE PACKET RAM 64-BYTE BBRAM 256-BYTE MCR DIV2 SDM DIVIDER PRE-EMPHASIS FILTER FSK MOD DSSS MOD CS SPI PABIAOP_ATB4 PAVSUP_ATB3 EXT PA INTERFACE PA RAMP BATTERY MONITOR CHARGEPUMP LOOP FILTER TEMPERATURE SENSOR GAUSSIAN Tx FILTER PFD WAKE-UP CTRL LDO2 LDO3 LDO4 RXEN_GP6 TXEN_GP5 GPIO ANALOG TEST TRCLK_CKO_GP3 TIMER UNIT SPORT 26MHz OSC LDO1 EXT LNA/PA ENABLE MOSI SCLK MISO RC CAL BIAS CREGRF1, CREGVCO CREGSYNTH CREGDIG1, RBIAS XOSC26P CREGRF2, CREGDIG2 CREGRF3 XOSC26N 图2. 详细功能框图 Rev. 0 | Page 5 of 108 32kHz RC OSC 32kHz XTAL OSC IRQ XOSC32KN_ATB2 XOSC32KP_GP7_ATB1 DT_GP1 DR_GP0 IRQ1_GP4 IRQ2_TRFS_GP2 08912-011 PA ADF7242 技术规格 除非另有说明，VDD_BAT = 1.8 V至3.6 V，GND = 0 V，TA = TMIN至TMAX。典型规格在VDD_BAT = 3.6 V、TA = 25°C且fCHANNEL = 2450 MHz条件下测得。除非另有说明，所有测量都是采用ADF7242参考设计RFIO2端口进行的。 通用规格 表1 参数 通用参数 电源电压范围 VDD_BAT输入 频率范围 工作温度范围 数据速率 GFSK/FSK模式 IEEE 802.15.4-2006模式 分辨率 最小值 典型值 最大值 单位 1.8 2400 −40 3.6 2483.5 +85 V MHz °C 2000 kbps kbps bps 50 250 100 测试条件 仅适用于FSK模式 RF频率合成器规格 表2 参数 通道频率分辨率 相位误差 VCO校准时间 频率合成器建立时间 最小值 典型值 最大值 10 3 单位 kHz 度 测试条件 适用于GFSK/FSK模式 1.5 度 发射模式；IEEE 802.15.4-2006，2 Mbps到 290 kbps GFSK/FSK/GMSK/MSK模式； 积分带宽从10 kHz到 1800 kHz 2 度 发射模式；289.9 kbps到184 kbps GFSK/FSK/GMSK /MSK模式；积分带宽从10 kHz到 800 kHz 2.5 度 发射模式；183.9 kbps到50 kbps GFSK/FSK/GMSK /MSK模式；积分带宽从10 kHz到 500 kHz 52 µs 适用于所有模式 经过VCO校准之后，频率合成器在此时间内建立到 目标频率的±5 ppm以内 接收模式；任意数据速率，IEEE 802.15.4-2006或 GFSK/FSK模式 发射模式；IEEE 802.15.4-2006，2 Mbps到 289.6 kbps GFSK/FSK模式 53 µs 80 µs 39 µs 发射模式；289.7 kbps到184 kbps GFSK/FSK模式 35 µs 发射模式；183.9 kbps到50 kbps GFSK/FSK模式 相位噪声 参考和时钟相关杂散 接收模式；任意数据速率，IEEE 802.15.4-2006或 GFSK/FSK模式；积分带宽从10 kHz到400 kHz −135 −145 70 dBc/Hz dBc/Hz dBc Rev. 0 | Page 6 of 108 接收模式；任意数据速率，IEEE 802.15.4-2006或 GFSK/FSK模式 10 MHz频率偏移 ≥50 MHz频率偏移 接收模式；IEEE 802.15.4-2006或GFSK/FSK模式； fCHANNEL = 2405 MHz、2450 MHz和2480 MHz ADF7242 参数 整数边界杂散 晶振 晶振频率 最大并行负载电容 最小并行负载电容 最大晶振ESR 休眠到空闲唤醒时间 最小值 典型值 最大值 60 单位 dBc 测试条件 接收模式；IEEE 802.15.4-2006或GFSK/FSK模式；在 fCHANNEL =2405 MHz、2418 MHz、2431 MHz、 2444 MHz、2457 MHz、2470 MHz， 且偏移为400 kHz下测量 26 18 7 365.3 MHz pF pF Ω 并行负载谐振晶体 300 µs 保证0.2 ppm的最大晶振频率误差； XOSC26P和XOSC26N负载33 pF XOSC26N和XOSC26P负载15 pF 单位 测试条件 发射机规格 表3 参数 发射机通用规格 最大发射功率 最小发射功率 最大发射功率(高功率模式) 最小值 典型值 最大值 3 −25 4.8 dBm dBm dBm 最小发射功率(高功率模式) −22 dBm 发射功率波动 2 dB 发射功率控制分辨率 最佳PA匹配阻抗 2 43.7 + 35.2j dB Ω 谐波和杂散发射 符合ETSI EN 300 440标准 25 MHz至30 MHz 30 MHz至1 GHz 47 MHz至74 MHz、87.5 MHz至 118 MHz、174 MHz至230 MHz、 470 MHz至862 MHz 高于1 GHz 符合ETSI EN 300 328标准 1800 MHz至1900 MHz 5150 MHz至5300 MHz 符合FCC CFR47, Part15 4.5 GHz至5.15 GHz 7.25 GHz至7.75 GHz 发射路径IEEE 802.15.4-2006模式 发射EVM 发射EVM波动 发射PSD屏蔽 发射20 dB带宽 发射路径GFSK/FSK模式 频率偏差分辨率 高斯滤波器BT 有关如何使能此模式的详情， 请参见“功率放大器”部分 发射功率 = 3 dBm，fCHANNEL = 2400 MHz至 2483.5 MHz，TA = −40°C至+85°C， VDD_BAT = 1.8 V至3.6 V −36 −36 −54 dBm dBm dBm 未调制载波，10 kHz RBW1 未调制载波，100 kHz RBW1 未调制载波，100 kHz RBW1 −30 dBm 未调制载波，1 MHz RBW1 −47 −97 dBm dBm/Hz 未调制载波 −41 −41 dBm dBm 1 MHz RBW1 1 MHz RBW1 2 % 1 % −56 2252 dBm MHz 采用Rohde & Schwarz FSU矢量分析仪和Zigbee™ 选项测量 fCHANNEL = 2405 MHz至2480 MHz， TA= −40°C至+85°C，VDD_BAT = 1.8 V至3.6 V RBW = 100 kHz；|f – fCHANNEL| > 3.5 MH 10 0.5 kHz Rev. 0 | Page 7 of 108 高斯滤波器仅适用于2000 kbps、1000 kbps、 500 kbps、250 kbps、125 kbps和62.5 kbps ADF7242 参数 发射调制相位误差 发射调制误差率(MER) 发射20 dB带宽 2 Mbps GFSK SPORT模式 1 Mbps GFSK SPORT模式 500 kbps GFSK SPORT模式 250 kbps GFSK SPORT模式 125 kbps GFSK SPORT模式 62.5 kbps FSK SPORT模式 发射邻道功率 ±第一通道 ±第二通道 ±第一通道 ±第二通道 1 最小值 典型值 最大值 7 单位 Degrees 测试条件 2 Mbps (fDEV = ±500 kHz) GFSK SPORT模式， 发射机输出功率 = 3 dBm 1 Mbps (fDEV = ±250 kHz) GFSK SPORT模式， 发射机输出功率 = 3 dBm 500 kbps (fDEV = ±250 kHz) GFSK SPORT模式， 发射机输出功率 = 3 dBm 250 kbps (fDEV = ±130 kHz) GFSK SPORT模式， 发射机输出功率 = 3 dBm 125 kbps (fDEV = ±60 kHz) FSK SPORT模式， 发射机输出功率 = 3 dBm 2 Mbps GFSK SPORT模式，发射机输出功率 = 3dBm； 以与±500 kHz频率偏差的标准差来表示 6.5 Degrees 4.5 Degrees 6 Degrees 4 Degrees 24 dB 24 dB 1 Mbps GFSK SPORT模式，发射机输出功率 = 3 dBm； 以与±250 kHz频率偏差的标准差来表示 24 dB 500 kbps GFSK SPORT模式，发射机输出功率 = 3dBm； 以与±250 kHz频率偏差的标准差来表示 24 dB 250 kbps GFSK SPORT模式，发射机输出功率 = 3 dBm； 以与±130 kHz频率偏差的标准差来表示 22 dB 125 kbps FSK SPORT模式，发射机输出功率 = 3 dBm； 以与±60 kHz频率偏差的标准差来表示 2520 1250 985 520 302 226 kHz kHz kHz kHz kHz kHz 2 Mbps (fDEV = ±500 kHz) GFSK SPORT模式 1 Mbps (fDEV = ±250 kHz) GFSK SPORT模式 500 kbps (fDEV = ±250 kHz) GFSK SPORT模式 250 kbps (fDEV = ±130 kHz) GFSK SPORT模式 125 kbps (fDEV = ±60 kHz) FSK SPORT模式 62.5 kbps (fDEV = ±60 kHz) FSK SPORT模式 −53.5 −54.5 dBm dBm 2 Mbps GFSK SPORT模式，5 MHz通道间隔 2.2 MHz通道带宽，发射输出功率 = 3 dBm −27 −51.5 dBm dBm 250 kbps FSK SPORT模式，300 kHz通道间隔 250 kHz通道带宽，发射输出功率 = 3 dBm 单位 测试条件 −13.6 dBm 最大增益，fBLOCKER1 = 5 MHz， fBLOCKER2 = 10.1 MHz，PRF,IN = −35 dBm −12.6 dBm 最大增益，fBLOCKER1 = 20 MHz， fBLOCKER2 = 40.1 MHz，PRF,IN = −35 dBm −10.5 dBm 最大增益，fBLOCKER1 = 40 MHz， fBLOCKER2 = 80.1 MHz，PRF,IN = −35 dBm RBW = 分辨率带宽。 接收机规格 表4 参数 接收机通用规格 RF前端LNA和混频器IIP3 最小值 典型值 最大值 Rev. 0 | Page 8 of 108 ADF7242 参数 RF前端LNA和混频器IIP2 最小值 典型值 最大值 24.7 RF前端LNA和混频器1 dB压缩点 −20.5 dBm 测试条件 最大增益，fBLOCKER1 = 5 MHz， fBLOCKER2 = 5.5 MHz，PRF,IN = −50 dBm 最大增益 RFIO2端口的接收机LO电平 RFIO1端口的LNA输入阻抗 −100 50.2 − 52.2j 74.3 − 10.7j dBm Ω IEEE 802.15.4数据包模式 RX状态下测量 Ω RX状态下测量 RFIO2端口的LNA输入阻抗 接收杂散发射 符合EN 300 440标准 30 MHz至1000 MHz 1 GHz至12.75 GHz 接收路径IEEE 802.15.4-2006模式 灵敏度(Prf,in,min, 802154) −57 −47 单位 dBm dBm dBm −95 dBm −15 dBm 1% PER，PSDU长度为20字节， 依照IEEE 802.15.4-2006标准 1% PER，PSDU长度为20字节 55 60 63 64 dB dB dB dB PRF,IN = PRF,IN,MIN, 802154 + 3 dB PRF,IN = PRF,IN,MIN, 802154 + 3 dB PRF,IN = PRF,IN,MIN, 802154 + 3 dB PRF,IN = PRF,IN,MIN, 802154 + 3 dB 48 61 62.5 65 65 −6 dB dB dB dB dB dB PRF,IN = PRF,IN,MIN, 802154 + 3 dB PRF,IN = PRF,IN,MIN, 802154 + 3 dB PRF,IN = PRF,IN,MIN, 802154 + 3 dB PRF,IN = PRF,IN,MIN, 802154 + 3 dB PRF,IN = PRF,IN,MIN, 802154 + 3 dB Prf,IN = Prf,IN,MIN + 10 dB 调制阻塞器 −34.2 dBm −10 MHz −30.7 dBm −20 MHz −29.7 dBm −30 MHz −25.7 dBm −60 MHz −24.2 dBm +5 MHz −33.4 dBm +10 MHz −29.9 dBm +20 MHz −28.2 dBm +30 MHz −23.7 dBm +60 MHz −29.9 dBm PRF,IN = PRF,IN,MIN, 802154 + 3 dB， 测量条件：fCHANNEL = 2405 MHz PRF,IN = PRF,IN,MIN, 802154 + 3 dB， 测量条件：fCHANNEL = 2405 MHz PRF,IN = PRF,IN,MIN, 802154 + 3 dB， 测量条件：fCHANNEL = 2405 MHz PRF,IN = PRF,IN,MIN, 802154 + 3 dB， 测量条件：fCHANNEL = 2405 MHz PRF,IN = PRF,IN,MIN, 802154 + 3 dB， 测量条件：fCHANNEL = 2405 MHz PRF,IN = PRF,IN,MIN, 802154 + 3 dB， fCHANNEL = 2480 MHz时测得 PRF,IN = PRF,IN,MIN, 802154 + 3 dB， fCHANNEL = 2480 MHz时测得 PRF,IN = PRF,IN,MIN, 802154 + 3 dB， fCHANNEL = 2480 MHz时测得 PRF,IN = PRF,IN,MIN, 802154 + 3 dB， fCHANNEL = 2480 MHz时测得 PRF,IN = PRF,IN,MIN, 802154 + 3 dB， fCHANNEL = 2480 MHz时测得 2252 kHz 双边带宽；级联模拟和数字通道滤波 ppm PRF,IN = PRF,IN,MIN + 3 dB 饱和电平 CW阻塞器抑制 ±5 MHz ±10 MHz ±20 MHz ±30 MHz 调制阻塞器抑制 ±5 MHz ±10 MHz ±15 MHz ±20 MHz ±30 MHz 同道抑制 带外阻塞器抑制 −5 MHz 接收通道带宽 频率误差容差 −80 +80 Rev. 0 | Page 9 of 108 ADF7242 参数 RSSI 动态范围 精度 均值时间 最小灵敏度 接收路径GFSK模式 灵敏度1 % PER PRF,IN,MIN 2 Mbps PRF,IN,MIN 1 Mbps PRF,IN,MIN 500 kbps PRF,IN,MIN 250 kbps PRF,IN,MIN 125 kbps PRF,IN,MIN 100 kbps PRF,IN,MIN 62.5 kbps PRF,IN,MIN 50 kbps 灵敏度0.1% BER PRF,IN,MIN 2 Mbps PRF,IN,MIN 1 Mbps PRF,IN,MIN 500 kbps PRF,IN,MIN 250 kbps PRF,IN,MIN 125 kbps PRF,IN,MIN 62.5 kbps PRF,IN,MIN 50 kbps 最小前同步码长度 饱和电平 CW阻塞抑制(2000 kbps (fDEV = ±500 kHz) GFSK数据包模式) ±5 MHz ±10 MHz ±20 MHz ±30 MHz 调制阻塞抑制(2000 kbps(fDEV = ±500 kHz) GFSK数据包模式) ±5 MHz ±10 MHz ±20 MHz ±30 MHz CW阻塞器抑制(125 kbps (fDEV = ±60 kHz) FSK数据包模式) ±2 MHz ±5 MHz ±12 MHz ±20 MHz ±32 MHz 最小值 典型值 最大值 单位 测试条件 采用IEEE 802.15.4-2006数据包模式测量 85 ±3 128 −95 dB dB µs dBm −84.5 −87.5 −92 −92 −94 −95 −96 −96 dBm dBm dBm dBm dBm dBm dBm dBm 2000 kbps (fDEV = ±500 kHz) GFSK数据包模式 1000 kbps (fDEV = ±250 kHz) GFSK数据包模式 500 kbps (fDEV = ±250 kHz) GFSK数据包模式 250 kbps (fDEV = ±130 kHz) GFSK数据包模式 125 kbps (fDEV = ±60 kHz) FSK数据包模式 100 kbps (fDEV = ±30 kHz) FSK数据包模式 62.5 kbps (fDEV = ±60 kHz) FSK数据包模式 50 kbps (fDEV = ±30 kHz) FSK数据包模式 −87.5 −90 −93 −93 −93 −96 −96 11 9 7 7 7 7 6 6 dBm dBm dBm dBm dBm dBm dBm Bytes Bytes Bytes Bytes Bytes Bytes Bytes Bytes 2000 kbps (fDEV = ±500 kHz) GFSK SPORT模式 1000 kbps (fDEV = ±250 kHz) GFSK SPORT模式 500 kbps (fDEV = ±250 kHz) GFSK SPORT模式 250 kbps (fDEV = ±130 kHz) GFSK SPORT模式 125 kbps (fDEV = ±60 kHz) FSK SPORT模式 62.5 kbps (fDEV = ±60 kHz) FSK SPORT模式 50 kbps (fDEV = ±30 kHz) FSK SPORT模式 2000 kbps (fDEV = ±500 kHz) GFSK数据包模式 1000 kbps (fDEV = ±-250 kHz) GFSK数据包模式 500 kbps (fDEV = ±250 kHz) GFSK数据包模式 250 kbps (fDEV = ±-130 kHz) GFSK数据包模式 125 kbps (fDEV = ±60 kHz) FSK数据包模式 100 kbps (fDEV= ±-30 kHz) FSK数据包模式 62.5 kbps (fDEV = ±-60 kHz) FSK数据包模式 50 kbps (fDEV = ±30 kHz) FSK数据包模式 −15 dBm 所有GFSK/FSK模式、数据包和SPORT模式，1% PER 和0.1% BER PRF,IN = PRF,IN,MIN, 2 Mbps + 3 dB 51 56 56.5 60.5 dB dB dB dB PRF,IN = PRF,IN,MIN, 2 Mbps + 3 dB 48 53 58 60 dB dB dB dB PRF,IN = PRF,IN,MIN, 125 kbps + 3 dB 54.5 62 64 69 70.5 dB dB dB dB dB Rev. 0 | Page 10 of 108 ADF7242 参数 调制阻塞抑制（2000 kbps (fDEV = ±500 kHz) GFSK数据包模式） ±2 MHz ±5 MHz ±12 MHz ±20 MHz ±32 MHz 同道抑制 接收通道带宽 最小通道3 dB带宽 模拟滤波器 模拟和数字滤波器级联 最大通道3 dB带宽 频率误差容差，2000 kbps (fDEV = ±500 kHz) GFSK数据包模式 AFC关闭 AFC开启 频率误差容差，500 kbps (fDEV = ±250 kHz) FSK数据包模式 AFC关闭 AFC开启 RSSI，2000 kbps (fDEV = ±500 kHz) GFSK模式 精度 最小灵敏度，数据包模式 最小灵敏度，SPORT模式 RSSI，500 kbps (fDEV = ±250 kHz) GFSK模式 精度 最小灵敏度，数据包模式 最小灵敏度，SPORT模式 最小值 典型值 最大值 单位 测试条件 PRF,IN = PRF,IN,MIN, 125 kbps + 3 dB 52.5 60 64.5 68.5 71 −13 dB dB dB dB dB dB −9 dB 2000 kbps (fDEV = ±500 kHz) GFSK数据包模式， PRF,IN = PRF,IN,MIN, 2 Mbps + 10 dB，调制阻塞器 250 kbps (fDEV = ±130 kHz) GFSK数据包模式， PRF,IN = PRF,IN,MIN, 250 kbps + 10 dB，调制阻塞器 1110 520 2252 kHz kHz kHz 双边带宽 双边带宽 双边带宽 ±55 ±165 kHz kHz AFC捕捉范围 = ±80 kHz ±90 ±190 kHz kHz AFC捕捉范围 = ±80 kHz ±3 −84.5 −87.5 dBm dBm dBm 无前同步码或SWD检测的SPORT模式 ±3 −92 −93 dBm dBm dBm 无前同步码或SWD检测的SPORT模式 辅助规格 表5. 参数 32 kHz RC振荡器 频率 频率精度 频率漂移 温度系数 电压系数 校准时间 32 kHz晶振 频率 最大ESR 启动时间 唤醒定时器 预分频器节拍周期 唤醒周期 最小值 0.0305 61 × 10−6 典型值 最大值 单位 测试条件 32.768 1 kHz % 校准后 25°C时校准后 0.14 4 1 %/°C %/V ms 32.768 319.8 2000 kHz kΩ ms 20,000 1.31 × 105 Rev. 0 | Page 11 of 108 ms sec XOSC32KP和XOSC32KN上连接10 pF的电容 XOSC32KP和XOSC32KN上连接12.5 pF 的负载电容 ADF7242 参数 温度传感器 范围 分辨率 精度 电池监控器 触发电压 触发电压步长 启动时间 功耗 外部PA接口 RON，PAVSUP_ATB3至VDD_BAT ROFF，PAVSUP_ATB3至GND ROFF，PABIASOP_ATB4至GND PABIASOP_ATB4源电流，最大值 PABIASOP_ATB4吸电流，最小值 PABIASOP_ATB4电流控制分辨率 PABIASOP_ATB4顺从电压 PABIASOP_ATB4顺从电压 伺服环路偏置电流 伺服环路偏置电流控制步长 最小值 典型值 −40 最大值 单位 +85 °C °C °C 4.7 ±6.4 1.7 62 5 30 3.6 V mV µs µA 5 10 10 80 −80 6 150 3.45 22 0.349 Ω MΩ MΩ µA µA Bits mV V mA mA 测试条件 使用线性调整后的1000次ADC回读的 平均值，在已知温度下校准 extpa_bias_mode = 0、1、2、5、6 extpa_bias_mode = 3、4、掉电 extpa_bias_mode = 0、掉电 expta_bias_mode = 1、3 extpa_bias_mode = 2、4 extpa_bias_mode = 1、2、3、4、5 extpa_bias_mode = 2、4 extpa_bias_mode = 1、3 extpa_bias_mode = 5、6 extpa_bias_mode = 5、6 功耗规格 表6 参数 功耗 TX模式功耗 −20 dBm −10 dBm 0 dBm +3 dBm +4 dBm 空闲模式 PHY_RDY模式 RX模式功耗 MEAS状态 SLEEP_BBRAM SLEEP_BBRAM_RCO SLEEP_BBRAM_XTO 最小值 典型值 最大值 单位 测试条件 16.5 17.4 19.6 21.5 25 1.8 10 19 3 0.3 1 mA mA mA mA mA mA mA mA mA µA µA IEEE 802.15.4-2006连续包传输模式 IEEE 802.15.4-2006连续包传输模式 IEEE 802.15.4-2006连续包传输模式 IEEE 802.15.4-2006连续包传输模式 IEEE 802.15.4-2006连续包传输模式 XTO26M + 数字有效 1.7 µA Rev. 0 | Page 12 of 108 IEEE 802.15.4-2006数据包模式 保存BBRAM内容 32 kHz RC振荡器运行，保存一些BBRAM内容， 且已使能唤醒定时器 32 kHz晶振运行，保存一些BBRAM内容， 且已使能唤醒定时器 ADF7242 时序和数字规格 表7. 逻辑电平 参数 逻辑输入 输入高电压VINH 输入低电压VINL 输入电流IINH/IINL 输入电容CIN 最小值 典型值 最大值 单位 测试条件 0.7 × VDD_BAT × VDD 10 逻辑输出 输出高电压VOH 输出低电压VOL 输出上升/下降 输出负载 V pF VDD_BAT − 0.4 V 5 7 IOH = 500 µA OL = 500 µA ns pF 表8. GPIO 参数 GPIO输出 输出驱动电平 输出驱动电平 最小值 典型值 最大值 单位 5 5 测试条件 所有GPIO处于逻辑高电平状态 所有GPIO处于逻辑低电平状态 表9. SPI接口时序 参数 t1 t2 t3 t4 t5 t6 t7 t8 t9 t10 t11 t12 t13 t14 t15, t16 最小值 典型值 最大值 单位 15 ns 40 ns 40 10 270 300 2 400 ns ns ns µs ms 测试条件 CS下降沿到MISO建立时间（TRX有效） CS到SCLK建立时间 SCLK高电平时间 SCLK低电平时间 SCLK周期 SCLK下降沿到MISO延迟时间 MOSI到SCLK上升沿建立时间 MOSI到SCLK上升沿保持时间 SCLK到CS保持时间 CS高电平到SCLK等待时间 高电平时间 CS低电平到MISO高电平唤醒时间，带10 pF负载电容的26 MHz晶振，TA = 25°C SCLK上升时间 SCLK下降时间 执行RC_RESET或RC_SLEEP命令之后唤醒时的CS高电平时间（见图5和图70）， 带10 pF负载的26 MHz晶振 Rev. 0 | Page 13 of 108 ADF7242 表10. IEEE 802.15.4状态跃迁时序 参数 空闲到PHY_RDY状态 PHY_RDY到空闲状态 PHY_RDY或TX到RX状态(不同通道) PHY_RDY或RX到TX状态(不同通道) PHY_RDY或TX到RX状态(相同通道) RX或PHY_RDY到TX状态(相同通道) RX通道变化 TX通道变化 TX到PHY_RDY状态 PHY_RDY到CCA状态 CCA到PHY_RDY状态 RX到空闲状态 TX到空闲状态 空闲到MEAS状态 MEAS到空闲状态 CCA到空闲状态 RX到CCA状态 CCA到RX状态 最小值 典型值 142 13.5 192 192 140 140 192 192 23 192 14.5 5.5 30.5 19 6 14.5 18 205 最大值 单位 µs µs µs µs µs µs µs µs µs µs µs µs µs µs µs µs µs µs 测试条件 执行VCO校准 执行VCO校准 跳过VCO校准 跳过VCO校准 执行VCO校准 执行VCO校准 表11. GFSK/FSK状态跃迁时序 参数 最小值 空闲到PHY_RDY状态 PHY_RDY到空闲状态 PHY_RDY或TX到RX状态(不同通道) PHY_RDY或RX到TX状态(不同通道) PHY_RDY或RX到TX状态(不同通道) 664 192 664 单位 µs µs µs µs µs PHY_RDY或TX到RX状态(相同通道) RX或PHY_RDY到TX状态(相同通道) RX或PHY_RDY到TX状态(相同通道) 612 140 664 µs µs µs RX通道变化 TX通道变化 TX通道变化 664 192 664 µs µs µs TX到PHY_RDY状态 PHY_RDY到CCA状态 CCA到PHY_RDY状态 RX到空闲状态 TX到空闲状态 空闲到MEAS状态 MEAS到空闲状态 CCA到空闲状态 RX到CCA状态 CCA到RX状态 23 192 14.5 18.5 30.5 19 6 14.5 18 205 µs µs µs µs µs µs µs µs µs µs 1 典型值 180 13.5 最大值 mac_delay_ext设置适用于RX和TX状态。默认为0 μs。 Rev. 0 | Page 14 of 108 测试条件 执行VCO校准 执行VCO校准 执行VCO校准， mac_delay_ext1= 472 μs 跳过VCO校准 跳过VCO校准 执行VCO校准， mac_delay_ext1= 472 μs 执行VCO校准 执行VCO校准 执行VCO校准， mac_delay_ext1= 472 μs ADF7242 表12. IEEE 802.15.4-2006 SPORT模式时序 参数 t21 t22 t23 t24 最小值 18 典型值 最大值 单位 µs µs µs µs 最大值 150 单位 µs µs 150 µs 从接收到帧到rx_pkt_rcvd中断产生的时间 从发出RC_TX命令到更新寄存器 delaycfg2位mac_delay_ext (0x10B[7:0])的容许时间 从发出RC_TX命令到取消RC_TX命令的容许时间 µs µs 标准所定义的IEEE 802.15.4模式 状态跃迁时序所需的GFSK/FSK模式 2 0.51 16 测试条件/注释 SFD检测到TRCLK_CLKO_GP3（数据位时钟）有效延迟时间 TRCLK_CKO_GP3位周期 DR_GP0到TRCLK_CKO_GP3下降沿建立时间 TRCLK_CKO_GP3符号突发周期 表13. MAC时序 参数 t26 t27 最小值 典型值 38 t28 tRX_MAC_DELAY 192 664 测试条件/注释 表14. GFSK SPORT模式时序 参数 t29 t30 t31 t32 t33 t34 t35 t36 t37 t38 t39 t40 t41 t42 最小值 典型值 最大值 单位 µs ns ns 14 tSYM/2 − 30 tSYM/2 − 30 tSYM 20 20 1.3 ns ns µs µs µs ns µs µs us µs 6.2 14 10 tSYM/2 − 60 Sync_word_length × tSYM tSYM/2 5 × tSYM Sync_word_length × tSYM 105 测试条件/注释 RC_PHY_RDY到TRCLK_CKO_GP3（数据时钟）关闭 DR_GP0到TRCLK_CKO_GP3有效沿保持时间 DR_GP0到TRCLK_CKO_GP3有效沿建立时间 TRCLK_CLKO_GP3时钟周期 DT_GP1到TRCLK_CKO_GP3采样沿建立时间 DT_GP1到TRCLK_CKO_GP3采样沿保持时间 PA标称功率到TRCLK_CKO_GP3活动/进入TX状态 RC_PHY_RDY到TRCLK_CLKO_GP3关闭 RC_PHY_RDY到PA关断 IRQ2_TRFS_GP2上升沿到TRCLK_CKO_GP3有效沿延迟时间 DR_GP0活动到同步字结束的延迟时间 同步字检测到IRQ2_TRFS_GP2高电平 TRCLK_CKO_GP3有效到有效数据 RC_RX命令到TRCLK_CKO_GP3活动延迟时间（执行校准） 时序图 SPI接口时序图 CS t11 t2 t3 t4 t5 t9 t10 SCLK t1 t6 BIT 7 BIT 5 BIT 4 BIT 3 BIT 2 BIT 1 BIT 0 BIT 7 2 1 0 7 BIT 0 X BIT 7 t8 t7 MOSI BIT 6 7 6 5 4 3 图3. SPI接口时序 更多说明和时序图参见“串行外设接口”部分。 Rev. 0 | Page 15 of 108 7 08912-002 MISO ADF7242 休眠到空闲SPI时序 CS t9 7 t12 5 4 3 2 1 0 t6 t1 MISO 6 08912-003 SCLK X 图4. 休眠到空闲状态时序 t16 CS DEVICE STATUS RC_RESET OR RC_SLEEP IDLE, PHY_RDY, RX SLEEP IDLE 08912-064 SPI COMMAND TO ADF7242 图5. 执行RC_RESET或RC_SLEEP命令后唤醒 MAC延迟时序图 PACKET TRANSMITTED PACKET RECEIVED RC_STATUS FRAME IN TX_BUFFER VALID IEEE802.15.4-2006 FRAME RX TX PHY_RDY tx_mac_delay + mac_delay_ext REGISTER irq_src0, FIELD rc_ready t26 t27,t28 08912-016 REGISTER irq_src1, FIELD rx_pkt_rcvd REGISTER irq_src1, FIELD tx_pkt_sent 图6. IEEE 802.15.4 MAC时序 Rev. 0 | Page 16 of 108 ADF7242 IEEE 802.15.4 RX SPORT模式时序图 表15. IEEE 802.15.4 RX SPORT模式配置 寄存器rc_cfg、域rc_mode (0x13E[7:0]) 2 0 COMMAND RC_STATUS 寄存器gp_cfg、域gpio_config (0x32C[7:0]) 1 7 功能 位时钟和数据可用（见图7） 符号时钟和数据可用（见图8） RC_RX RC_PHY_RDY PREVIOUS STATE RX PHY_RDY t29 tRX_MAC_DELAY PREAMBLE SFD PHR PSDU t21 t21 TRCLK_CKO_GP3 t24 ..... DR_GP0 DATA INVALID DR_GP0 ..... ..... ..... t23 08912-004 TRCLK_CKO_GP3 ..... t22 图7. IEEE 802.15.4 RX SPORT模式：位时钟和数据可用 COMMAND RC_STATUS RC_RX RC_PHY_RDY PREVIOUS STATE RX PHY_RDY t29 tRX_MAC_DELAY PREAMBLE SFD PHR t21 PSDU t26 t21 TRCLK_CKO_GP3 GP6, GP5, GP1, GP01 SYMBOL [3:0] [3:0] [3:0] [3:0] [3:0] [3:0] [3:0] [3:0] 1GP6 08912-009 = RXEN_GP6 GP5 = TXEN_GP5 GP1 = DT_GP1 GP0 = DR_GP0 图8. IEEE 802.15.4 RX SPORT模式：符号时钟输出 Rev. 0 | Page 17 of 108 ADF7242 IEEE 802.15.4 TX SPORT模式时序图 表16. IEEE 802.15.4 TX SPORT模式配置 寄存器rc_cfg、域rc_mode (0x13E[7:0]) 3 寄存器gp_cfg、域gpio_config (0x32C[7:0]) 1或4 功能 PA斜升后传输开始（见图9） gpio_config = 1：数据在时钟的上升沿逐个输入 gpio_config = 4：数据在时钟的下降沿逐个输入 RC_TX RC STATE RC_PHY_RDY PHY_RDY TX PHY_RDY t37 PA POWER t35 PACKET COMPONENT PREAMBLE SFD PHR PSDU t36 TRCLK_CKO_GP3 ..... PACKET DATA DT_GP1 ..... REGISTER gp_cfg, FIELD gpio_config = 4 DATA CLOCKED IN ON FALLING EDGE REGISTER gp_cfg, FIELD gpio_config = 1 DATA CLOCKED IN ON RISING EDGE t32 TRCLK_CKO_GP3 TRCLK_CKO_GP3 DT_GP1 SAMPLE DT_GP1 SAMPLE DT_GP1 DT_GP1 t33 t34 t33 t34 08912-122 t32 图9. IEEE 802.15.4-2006 TX SPORT模式 详情参见“SPORT接口”部分。 GFSK/FSK RX SPORT模式时序图 表17. GFSK/FSK RX SPORT模式配置 寄存器rc_cfg、域 rc_mode (0x13E[7:0]) 3 寄存器gp_cfg、域 gpio_config (0x32C[7:0]) 1或4 3 2或5 TRCLK和数据引脚活动由前同步码检测选通（见图11） gpio_config = 2：数据在下降沿/上升沿逐个输出 gpio_config = 5：数据在上升沿/下降沿逐个输出 3 3或6 TRCLK和数据引脚活动由同步字检测选通（见图12） gpio_config = 3：数据在下降沿/上升沿逐个输出 gpio_config = 6：数据在上升沿/下降沿逐个输出 功能 TRCLK和数据引脚在RX下有效，不通过帧检测选通（见图10） gpio_config = 1：数据在下降沿/上升沿逐个输出 gpio_config = 4：数据在上升沿/下降沿逐个输出 Rev. 0 | Page 18 of 108 ADF7242 RC_RX COMMAND RC_STATUS RC_PHY_RDY PREVIOUS STATE RX PHY_RDY tRX_MAC_DELAY t29 t42 PACKET COMPONENT SYNC WORD PREAMBLE POSTAMBLE PAYLOAD IRQ2_TRFS_GP2 TRCLK_CKO_GP3 ..... PACKET DATA DR_GP0 ..... DATA INVALID REGISTER gp_cfg, FIELD gpio_config = 1 DATA CLOCKED OUT ON FALLING EDGE IRQ2_TRFS_GP2 REGISTER gp_cfg, FIELD gpio_config = 4 DATA CLOCKED OUT ON RISING EDGE IRQ2_TRFS_GP2 t32 TRCLK_CKO_GP3 t32 TRCLK_CKO_GP3 t31 t31 t30 t30 DR_GP0 08912-005 DR_GP0 图10. GFSK/FSK RX SPORT模式：CLK和数据引脚在RX下有效，不通过帧检测选通 RC_RX COMMAND RC_STATUS RC_PHY_RDY PREVIOUS STATE RX PHY_RDY tRX_MAC_DELAY t29 PACKET COMPONENT PREAMBLE SYNC WORD POSTAMBLE PAYLOAD t40 IRQ2_TRFS_GP2 t41 TRCLK_CKO_GP3 ..... t39 PACKET DATA DR_GP0 ..... DATA INVALID REGISTER gp_cfg, FIELD gpio_config = 2 DATA CLOCKED OUT ON FALLING EDGE IRQ2_TRFS_GP2 REGISTER gp_cfg, FIELD gpio_config = 5 DATA CLOCKED OUT ON RISING EDGE IRQ2_TRFS_GP2 t38 t32 t38 TRCLK_CKO_GP3 TRCLK_CKO_GP3 t31 t30 DR_GP0 图11. GFSK/FSK RX SPORT模式：SCLK和数据引脚活动由前同步码检测选通 Rev. 0 | Page 19 of 108 t30 08912-006 t31 DR_GP0 t32 ADF7242 COMMAND RC_STATUS RC_RX RC_PHY_RDY PREVIOUS STATE RX PHY_RDY tRX_MAC_DELAY t29 PACKET COMPONENT PREAMBLE SYNC WORD POSTAMBLE PAYLOAD IRQ2_TRFS_GP2 t40 TRCLK_CKO_GP3 ..... t39 PACKET DATA DR_GP0 ..... DATA INVALID REGISTER gp_cfg, FIELD gpio_config = 3 DATA CLOCKED OUT ON FALLING EDGE REGISTER gp_cfg, FIELD gpio_config = 6 DATA CLOCKED OUT ON RISING EDGE IRQ2_TRFS_GP2 IRQ2_TRFS_GP2 t38 t32 TRCLK_CKO_GP3 t32 TRCLK_CKO_GP3 t31 t31 t30 DR_GP0 DR_GP0 t30 图12. GFSK/FSK RX SPORT模式：SCLK和数据引脚活动由同步字检测选通 GFSK/FSK TX SPORT模式时序图 表18. GFSK/FSK TX SPORT模式配置 寄存器rc_cfg、域 rc_mode (0x13E[7:0]) 3 R寄存器gp_cfg、域 gpio_config (0x32C[7:0]) 1或4 功能 PA斜升后传输开始（见图13） gpio_config = 1：数据在时钟的上升沿逐个输入 gpio_config = 4：数据在时钟的下降沿逐个输入 Rev. 0 | Page 20 of 108 08912-007 t38 ADF7242 RC_TX RC STATE RC_PHY_RDY PHY_RDY TX PHY_RDY t37 PA POWER t35 PACKET COMPONENT PREAMBLE SYNC WORD POSTAMBLE PSDU t36 TRCLK_CKO_GP3 ..... PACKET DATA DT_GP1 ..... REGISTER gp_cfg, FIELD gpio_config = 4 DATA CLOCKED IN ON FALLING EDGE REGISTER gp_cfg, FIELD gpio_config = 1 DATA CLOCKED IN ON RISING EDGE t32 TRCLK_CKO_GP3 TRCLK_CKO_GP3 DT_GP1 SAMPLE DT_GP1 SAMPLE DT_GP1 DT_GP1 t33 t34 图13. GFSK/FSK TX SPORT模式 详情参见“SPORT接口”部分。 Rev. 0 | Page 21 of 108 t33 t34 08912-123 t32 ADF7242 绝对最大额定值 LFCSP封装的底部焊盘应连接到地。 除非另有说明，TA = 25°C。 表19 参数 VDD_BAT至GND 工作温度范围 工业级 存储温度范围 最高结温 LFCSP封装 θJA热阻 回流焊 峰值温度 峰值温度时间 本器件为高性能RF集成电路，ESD额定值小于2 额定值 −0.3 V至+3.9 V kV，对 ESD（静电放电）敏感。搬运和装配时应采取适当的防范 措施。 −40°C至+85°C −65°C至+125°C 150°C 26°C/W ESD警告 ESD（静电放电）敏感器件。 带电器件和电路板可能会在没有察觉的情况下放电。 尽管本产品具有专利或专有保护电路，但在遇到高能 量ESD时，器件可能会损坏。因此，应当采取适当的 ESD防范措施，以避免器件性能下降或功能丧失。 260°C 40秒 注意，超出上述绝对最大额定值可能会导致器件永久性损 坏。这只是额定最值，不表示在这些条件下或者在任何其 它超出本技术规范操作章节中所示规格的条件下，器件能 够正常工作。长期在绝对最大额定值条件下工作会影响器 件的可靠性。 Rev. 0 | Page 22 of 108 ADF7242 32 31 30 29 28 27 26 25 PABIAOP_ATB4 PAVSUP_ATB3 VDD_BAT XOSC32KN_ATB2 XOSC32KP_GP7_ATB1 CREGDIG1 RXEN_GP6 TXEN_GP5 引脚配置和功能描述 1 2 3 4 5 6 7 8 ADF7242 TOP VIEW (Not to Scale) 24 23 22 21 20 19 18 17 CS MOSI SCLK MISO IRQ1_GP4 TRCLK_CKO_GP3 IRQ2_TRFS_GP2 DT_GP1 NOTES 1. THE EXPOSED PADDLE MUST BE CONNECTED TO GROUND. 08912-010 CREGVCO VCOGUARD CREGSYNTH XOSC26P XOSC26N DGUARD CREGDIG2 DR_GP0 9 10 11 12 13 14 15 16 CREGRF1 RBIAS CREGRF2 RFIO1P RFIO1N RFIO2P RFIO2N CREGRF3 图14. 引脚配置 表20. 引脚功能描述 引脚编号 1 引脚名称 CREGRF1 2 3 4 5 6 7 8 9 10 11 12 RBIAS CREGRF2 RFIO1P RFIO1N RFIO2P RFIO2N CREGRF3 CREGVCO VCOGUARD CREGSYNTH XOSC26P 描述 RF部分的调节电源终端。 应将一个220 nF去耦电容连接在此引脚与GND之间。 27 kΩ偏置电阻到地。 RF部分的调节电源。应连接一个100 pF去耦电容到地。 差分RF输入端口1（正极）。需要一个10 nF去耦电容。 差分RF输入端口1（负极）。需要一个10 nF去耦电容。 差分RF输入/输出端口2（正极）。需要一个10 nF去耦电容。 差分RF输入/输出端口2（负极）。需要一个10 nF去耦电容。 RF部分的调节电源。应将一个100 pF去耦电容连接在此引脚与GND之间。 VCO部分的调节电源。应将一个220 nF去耦电容连接在此引脚与GND之间。 VCO部分的防护沟道。连接到引脚9 (CREGVCO)。 PLL部分的调节电源。应将一个220 nF去耦电容连接在此引脚与GND之间。 外部晶振和负载电容的终端1。使用外部振荡器时，此引脚不连接(NC)。 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 XOSC26N DGUARD CREGDIG2 DR_GP0 DT_GP1 IRQ2_TRFS_GP2 TRCLK_CKO_GP3 IRQ1_GP4 MISO SCLK MOSI CS TXEN_GP5 RXEN_GP6 CREGDIG1 XOSC32KP_GP7_ATB1 外部晶振和负载电容的终端2。外部振荡器的输入端。 数字部分的防护沟道。连接到引脚15 (CREGDIG2)。 数字部分的调节电源。应连接一个220 nF去耦电容到地。 SPORT接收数据输出/通用IO端口。 SPORT发射数据输入/通用IO端口。 中断请求输出2/符号时钟IEEE 802.15.4-2006模式/通用IO端口。 SPORT时钟输出/通用IO端口。 中断请求输出1/通用IO端口。 SPI接口串行数据输出。 SPI接口数据时钟输入。 SPI接口串行数据输入。 SPI接口片选输入（和唤醒信号）。 外部PA使能信号/通用IO端口。 外部LNA使能信号/通用IO端口。 数字部分的调节电源。应将一个1 nF去耦电容连接在此引脚与地之间。 32 kHz晶振的终端1/通用IO端口/模拟测试总线1。 Rev. 0 | Page 23 of 108 ADF7242 引脚编号 29 30 31 32 33 (EPAD) 引脚名称 XOSC32KN_ATB2 VDD_BAT PAVSUP_ATB3 PABIAOP_ATB4 GND 描述 32 kHz晶振的终端2/模拟测试总线2。 来自电池的未调节电源输入。 外部PA电源终端/模拟测试总线3。 外部PA偏置电压输出/模拟测试总线4。 公共地终端。底部焊盘必须连接到地。 Rev. 0 | Page 24 of 108 ADF7242 典型工作特性 80 2.0 2.405GHz, 1.8V, +25°C 2.48GHz, 1.8V, +25°C 2.405GHz, 3.6V, +25°C 2.48GHz, 3.6V, +25°C 2.405GHz, 1.8V, –40°C 2.48GHz, 1.8V, –40°C 2.405GHz, 3.6V, –40°C 2.48GHz, 3.6V, –40°C 2.405GHz, 1.8V, +85°C 2.48GHz, 1.8V, +85°C 2.405GHz, 3.6V, +85°C 2.48GHz, 3.6V, +85°C 1.2 1.0 0.8 60 0.6 –93 –80 –70 –60 –50 –40 RF INPUT POWER LEVEL (dBm) –30 –20 80 1.4 70 1.2 1.0 0.8 0.6 0.4 0.2 60 50 40 30 20 10 0 VDD_BAT = 3.6V TEMPERATURE = 25°C –10 –96.5 –95 –80 –70 –60 –50 –40 RF INPUT POWER LEVEL (dBm) –30 –20 –20 –110 –90 08912-046 –90 –70 –50 –30 –10 10 50 70 BLOCKER FREQUENCY OFFSET (MHz) 90 110 08912-049 PACKET ERROR RATE (%) 1.6 +25°C +25°C –40°C –40°C +85°C +85°C BLOCKER REJECTION LEVEL (dB) 3.6V, 1.8V, 3.6V, 1.8V, 3.6V, 1.8V, 1.8 图19. IEEE 802.15.4-2006数据包模式宽带阻塞器抑制， CW阻塞器，PWANTED = −95 dBm + 3 dB， fCHANNEL = 2.45 GHz，RFIO2 图16. IEEE 802.15.4-2006数据包模式PER与RF输入功率水平、温 度和VDD_BAT的关系，fCHANNEL = 2.45 GHz，RFIO2 80 2.0 1.4 1.2 1.0 0.8 0.6 0.4 0.2 –98 –96 –96 –94 –92 –90 –88 –86 –84 –82 –93 RF INPUT POWER LEVEL (dBm) 70 BLOCKER REJECTION LEVEL (dB) 1.6 1.8V, +25°C 1.8V, +25°C 1.8V, +25°C 3.6V, +25°C 3.6V, +25°C 3.6V, +25°C 1.8V, –40°C 1.8V, –40°C 1.8V, –40°C 3.6V, –40°C 3.6V, –40°C 3.6V, –40°C 1.8V, +85°C 1.8V, +85°C 1.8V, +85°C 3.6V, +85°C 3.6V, +85°C 3.6V, +85°C 60 50 40 30 20 10 0 VDD_BAT = 3.6V TEMPERATURE = 25°C –10 –80 08912-047 2.405GHz, 2.450GHz, 2.475GHz, 2.405GHz, 2.450GHz, 2.475GHz, 2.405GHz, 2.450GHz, 2.475GHz, 2.405GHz, 2.450GHz, 2.475GHz, 2.405GHz, 2.450GHz, 2.475GHz, 2.405GHz, 2.450GHz, 2.475GHz, 1.8 PACKET ERROR RATE (%) +25°C +25°C –40°C –40°C +85°C +85°C 图18. IEEE 802.15.4-2006数据包模式阻塞器抑制 与温度和VDD_BAT的关系，调制阻塞器， PWANTED = −85 dBm + 3 dB，fCHANNEL = 2.45 GHz，RFIO2 2.0 0 –100 1.8V, 3.6V, 1.8V, 3.6V, 1.8V, 3.6V, 20 –10 –45 –40 –35 –30 –25 –20 –15 –10 –5 0 5 10 15 20 25 30 BLOCKER FREQUENCY OFFSET (MHz) 08912-095 –90 图15. IEEE 802.15.4-2006数据包模式灵敏度与温度和VDD_BAT的关系， fCHANNEL = 2.405 GHz、2.45 GHz、2.48 GHz，RFIO2 0 –100 30 0 0.2 –96 40 10 0.4 0 –100 50 08912-048 1.4 图17. IEEE 802.15.4数据包模式灵敏度与温度和VDD_BAT的关系， fCHANNEL = 2.405 GHz、2.45 GHz、2.475 GHz，RFIO1 Rev. 0 | Page 25 of 108 –20 –20 –16 –12 –8 –4 0 4 8 12 BLOCKER FREQUENCY OFFSET (MHz) 16 图20. IEEE 802.15.4数据包模式窄带阻塞器抑制， CW阻塞器，PWANTED = −95 dBm + 3 dB， fCHANNEL = 2.45 GHz，RFIO2 20 08912-050 PACKET ERROR RATE (%) 1.6 70 REJECTION LEVEL (dB) 1.8 ADF7242 6 2 RSSI ERROR (dB) 3 50 40 30 20 1.8V, 3.6V, 1.8V, 3.6V, 1.8V, 3.6V, 10 0 +25°C +25°C –40°C –40°C +85°C +85°C 0 –1 –2 MAX 1.8V, +85°C MIN 1.8V, +85°C MAX 3.6V, +85°C MIN 3.6V, +85°C –5 –6 –95 –90 –85 –80 –75 –70 –65 –60 –55 –50 –45 –40 –35 –30 –25 –20 RF INPUT LEVEL (dBm) 图21. IEEE 802.15.4数据包模式宽带阻塞器抑制与温度和 VDD_BAT的关系，调制阻塞器， PWANTED = −95 dBm + 3 dB，fCHANNEL = 2.45 GHz，RFIO2 图24. IEEE 802.15.4数据包模式RSSI误差与RF输入功率水平、 温度和VDD_BAT的关系，fCHANNEL = 2.45 GHz，RFIO2 80 275 250 70 225 60 40 30 1.8V, +25°C 3.6V, +25°C 1.8V, –40°C 3.6V, –40°C 1.8V, +85°C 3.6V, +85°C 10 0 –10 –20 –16 –12 –8 –4 0 4 8 12 INTERFERER FREQUENCY OFFSET (MHz) 175 150 125 MAX 1.8V, MAX 3.6V, MAX 1.8V, MAX 3.6V, MAX 1.8V, MAX 3.6V, 100 75 50 +25°C +25°C –40°C –40°C +85°C +85°C MIN 1.8V, +25°C MIN 3.6V, +25°C MIN 1.8V, –40°C MIN 3.6V, –40°C MIN 1.8V, +85°C MIN 3.6V, +85°C 25 16 20 0 –100 –95 –90 –85 –80 –75 –70 –65 –60 –55 –50 –45 –40 –35 –30 –25 –20 RF INPUT LEVEL (dBm) 图25. IEEE 802.15.4数据包模式SQI与RF输入功率水平、 温度和VDD_BAT的关系，fCHANNEL = 2.45 GHz，RFIO2 图22. IEEE 802.15.4数据包模式窄带阻塞器抑制与温度 和VDD_BAT的关系，调制阻塞器， PWANTED = −95 dBm + 3 dB，fCHANNEL = 2.45 GHz，RFIO2 110 –20 CHANNEL 2.405GHz CHANNEL 2.48GHz THRESHOLD = 100 90 CCA DETECTION RATE (%) –24 –26 –28 –30 –32 08912-113 20 200 SQI READBACK VALUE 50 08912-100 –80 dBm –70 dBm –60 dBm –50 dBm –40 dBm –30 dBm –20 dBm 80 70 60 –90 dBm 50 40 30 20 –34 10 –70 –50 –30 –10 10 30 50 70 BLOCKER FREQUENCY OFFSET (MHz) 90 110 0 –90 –85 –80 –75 –70 –65 –60 –55 –50 –45 –40 –35 –30 –25 –20 –15 RF INPUT POWER LEVEL (dBm) 08912-101 –36 –110 –90 图23. IEEE 802.15.4数据包模式带外阻塞器抑制，CW阻塞器， PWANTED = −95 dBm + 3 dB，fCHANNEL = 2.405 GHz和2.48 GHz， RFIO2，VDD_BAT = 3.6 V，温度 = 25°C 08912-114 REJECTION LEVEL (dB) 1 –4 –10 –45 –40 –35 –30 –25 –20 –15 –10 –5 0 5 10 15 20 25 30 BLOCKER FREQUENCY OFFSET (MHz) BLOCKER REJECTION LEVEL (dBm) MAX 1.8V, –40°C MIN 1.8V, –40°C MAX 3.6V, –40°C MIN 3.6V, –40°C –3 08912-099 BLOCKER REJECTION LEVEL (dB) 4 60 –22 MAX 1.8V, +25°C MIN 1.8V, +25°C MAX 3.6V, +25°C MIN 3.6V, +25°C 5 70 08912-112 80 图26. IEEE 802.15.4-2006 CCA操作与RSSI阈值的关系， fCHANNEL = 2.45 GHz，VDD_BAT = 3.6 V，温度 = 25°C，RFIO2端口 Rev. 0 | Page 26 of 108 ADF7242 1.8 1.4 1.2 1.0 0.8 0.6 0.4 0 –90 –85 –80 –83 –70 –60 –50 –40 RF INPUT POWER LEVEL (dBm) –30 –20 08912-051 0.2 –78 –79 –80 –81 –82 –83 –84 –85 –86 –87 –88 –89 –90 –91 –92 –93 –94 –95 –96 –97 VDD_BAT = 3.6V TEMPERATURE = 25°C 2000 2.0 1.4 +25°C +25°C –40°C –40°C +85°C +85°C 62.5 1.8V, 3.6V, 1.8V, 3.6V, 1.8V, 3.6V, –1 –2 50 +25°C +25°C –40°C –40°C +85°C +85°C –3 1.2 1.0 0.8 –4 –5 0.6 –6 0.4 –30 –20 –8 –100 08912-052 0 –90 –80 –70 –60 –50 –40 –92.5 –90.5 RF INPUT POWER LEVEL (dBm) 图28. PER与RF输入功率水平、温度和VDD_BAT的关系，500 kbps GFSK (fDEV = ±250 kHz)模式，fCHANNEL = 2.45 GHz，RFIO2 1.6 1.4 –80 –70 –60 –50 –40 –86 RF INPUT POWER LEVEL (dBm) –30 –20 图31. BER与RF输入功率水平、温度和VDD_BAT的关系，2 Mbps GFSK (fDEV = ±500 kHz)模式，fCHANNEL = 2.45 GHz，RFIO2 2.0 1.8 –90 –87 08912-096 –7 0.2 0 1.8V, 3.6V, 1.8V, 3.6V, 1.8V, 3.6V, +25°C +25°C –40°C –40°C +85°C +85°C 1.8V, 3.6V, 1.8V, 3.6V, 1.8V, 3.6V, –1 –2 +25°C +25°C –40°C –40°C +85°C +85°C –3 1.2 Log BER PACKET ERROR RATE (%) 250 125 100 DATA RATE (kbps) 0 1.8V, 3.6V, 1.8V, 3.6V, 1.8V, 3.6V, Log BER PACKET ERROR RATE (%) 1.6 500 图30. 1% PER灵敏度与数据速率的关系， fCHANNEL = 2.45 GHz，RFIO2 图27. PER与RF输入功率水平、温度和VDD_BAT的关系，2 Mbps GFSK (fDEV = ±500 kHz)模式，fCHANNEL = 2.45 GHz，RFIO2 1.8 1000 1.0 0.8 –4 –5 0.6 –6 0.4 –7 0.2 –30 –20 –8 –100 08912-053 0 –100 –90 –80 –70 –60 –50 –40 –94.5 –92.5 RF INPUT POWER LEVEL (dBm) 图29. PER与RF输入功率水平、温度和VDD_BAT的关系，125 kbps FSK (fDEV = ±60 kHz)模式，fCHANNEL = 2.45 GHz，RFIO2 –90.5 –90 –89 –80 –70 –60 –50 –40 RF INPUT POWER LEVEL (dBm) –30 –20 08912-097 PACKET ERROR RATE (%) 1.6 +25°C +25°C –40°C –40°C +85°C +85°C 1% PER SENSITIVITY (dBm) 1.8V, 3.6V, 1.8V, 3.6V, 1.8V, 3.6V, 08912-054 2.0 图32. BER与RF输入功率水平、温度和VDD_BAT的关系，1 Mbps GFSK (fDEV = ±250 kHz)模式，fCHANNEL = 2.45 GHz，RFIO2 Rev. 0 | Page 27 of 108 ADF7242 70 0 –2 60 –4 –5 –6 –7 –90 –94.1 –92.8 –80 –70 –60 –50 –40 RF INPUT POWER LEVEL (dBm) –30 –20 VDD_BAT = 3.6V TEMPERATURE = 25°C –16 –12 –8 –4 0 4 8 12 BLOCKER FREQUENCY OFFSET (MHz) 16 20 60 BLOCKER REJECTION (dB) –86 –87 –88 –89 –90 –91 –92 –93 –94 –95 50 40 30 20 3.6V, +25°C 1.8V, +25°C 3.6V, +85°C 1.8V, +85°C 3.6V, –40°C 1.8V, –40°C 10 0 –10 –96 1000 500 250 125 62.5 –20 –100 08912-106 2000 50 DATA RATE (kbps) 70 60 60 50 50 BLOCKER REJECTION (dB) 70 40 30 20 3.6V, +25°C 1.8V, +25°C 3.6V, +85°C 1.8V, +85°C 3.6V, –40°C 1.8V, –40°C –10 –80 –60 –40 –20 0 20 40 60 BLOCKER FREQUENCY OFFSET (MHz) 80 100 80 100 40 30 20 3.6V, 1.8V, 3.6V, 1.8V, 3.6V, 1.8V, 10 0 –10 –20 –20 08912-055 0 –60 –40 –20 0 20 40 60 BLOCKER FREQUENCY OFFSET (MHz) 图37. 宽带阻塞器抑制与温度和VDD_BAT的关系，调制阻塞器， 2 Mbps GFSK (fDEV = ±500 kHz)数据包模式，PWANTED = −85 dBm + 3 dB， fCHANNEL = 2.45 GHz，RFIO2 图34. 0.1% BER灵敏度与数据速率的关系， fCHANNEL = 2.45 GHz，RFIO2 10 –80 08912-057 –85 0.1% BER SENSITIVITY (dBm) 0 +25°C +25°C +85°C +85°C –40°C –40°C 70 –84 –20 –100 3.6V, 1.8V, 3.6V, 1.8V, 3.6V, 1.8V, 10 图36. 窄带阻塞器抑制与温度和VDD_BAT的关系， CW阻塞器，2 Mbps GFSK (fDEV = ±500 kHz)数据包模式， PWANTED = −85 dBm + 3 dB，fCHANNEL = 2.45 GHz，RFIO2 –83 BLOCKER REJECTION (dB) 20 –20 –20 图33. BER与RF输入功率水平、温度和VDD_BAT的关系，500 kbps GFSK (fDEV = ±250 kHz)模式，fCHANNEL = 2.45 GHz，RFIO2 –97 30 –10 08912-098 –8 –100 40 图35. 宽带阻塞器抑制与温度和VDD_BAT的关系，CW阻塞器， 2 Mbps GFSK (fDEV = ±500 kHz)数据包模式，PWANTED = −85 dBm + 3 dB， fCHANNEL = 2.45 GHz，RFIO2 –16 –12 –8 –4 0 4 8 12 BLOCKER FREQUENCY OFFSET (MHz) +25°C +25°C +85°C +85°C –40°C –40°C 16 20 08912-058 Log BER –3 50 08912-056 –1 +25°C +25°C –40°C –40°C +85°C +85°C BLOCKER REJECTION (dB) 1.8V, 3.6V, 1.8V, 3.6V, 1.8V, 3.6V, 图38. 窄带阻塞器抑制与温度和VDD_BAT的关系，调制阻塞器， 2 Mbps GFSK (fDEV = ±500 kHz)数据包模式， PWANTED = −85 dBm + 3 dB，fCHANNEL = 2.45 GHz，RFIO2 Rev. 0 | Page 28 of 108 ADF7242 80 70 70 50 40 30 20 3.6V, +25°C 1.8V, +25°C 3.6V, +85°C 1.8V, +85°C 3.6V, –40°C 1.8V, –40°C 10 0 –10 –20 –60 –50 –40 –30 –20 –10 0 10 20 30 40 BLOCKER FREQUENCY OFFSET (MHz) 50 60 图39. 宽带阻塞器抑制与温度和VDD_BAT的关系，CW阻塞器，125 kbps FSK (fDEV = ±500 kHz)数据包模式，PWANTED = −94 dBm + 3 dB， fCHANNEL = 2.45 GHz，RFIO2 40 30 20 3.6V, 1.8V, 3.6V, 1.8V, 3.6V, 1.8V, 10 0 –16 –12 –8 –4 0 4 8 12 BLOCKER FREQUENCY OFFSET (MHz) +25°C +25°C +85°C +85°C –40°C –40°C 16 20 图42. 窄带阻塞器抑制与温度和VDD_BAT的关系，调制阻塞器， 125 kbps FSK (fDEV = ±60 kHz)数据包模式， PWANTED = −94 dBm + 3 dB，fCHANNEL = 2.45 GHz，RFIO2 70 70 BLOCKER REJECTION LEVEL (dB) 60 60 50 40 30 3.6V, 1.8V, 3.6V, 1.8V, 3.6V, 1.8V, 10 0 –10 –16 +25°C +25°C +85°C +85°C –40°C –40°C –12 –8 –4 0 4 8 12 BLOCKER FREQUENCY OFFSET (MHz) 16 50 40 1.8V, 3.6V, 1.8V, 3.6V, 1.8V, 3.6V, 30 20 10 +25°C +25°C –40°C –40°C +85°C +85°C 0 –10 20 –20 –110 –90 图40. 窄带阻塞器抑制与温度和VDD_BAT的关系，CW阻塞器，125 kbps FSK (fDEV = ±60 kHz)数据包模式， PWANTED = −94 dBm + 3 dB，fCHANNEL = 2.45 GHz，RFIO2 –70 –50 –30 –10 10 30 50 70 BLOCKER FREQUENCY OFFSET (MHz) 90 110 08912-107 20 08912-060 BLOCKER REJECTION (dB) 50 –20 –20 80 –20 –20 60 –10 08912-059 BLOCKER REJECTION (dB) 60 08912-077 BLOCKER REJECTION LEVEL (dB) 80 图43. 宽带阻塞器抑制与温度和VDD_BAT的关系，CW阻塞器， 2 Mbps GFSK (fDEV = ±500 kHz) SPORT模式， PWANTED = −87.5 dBm + 3 dB，fCHANNEL = 2.45 GHz，RFIO2 80 70 50 40 30 20 10 0 –10 3.6V, 1.8V, 3.6V, 1.8V, 3.6V, 1.8V, +25°C +25°C +85°C +85°C –40°C –40°C –20 –60 –50 –40 –30 –20 –10 0 10 20 30 40 BLOCKER FREQUENCY OFFSET (MHz) 50 60 08912-061 BLOCKER REJECTION (dB) 60 图41. 宽带阻塞器抑制与温度和VDD_BAT的关系，调制阻塞器， 125 kbps FSK (fDEV = ±60 kHz)数据包模式， PWANTED = −94 dBm + 3 dB，fCHANNEL = 2.45 GHz，RFIO2 Rev. 0 | Page 29 of 108 60 50 40 30 –20 –16 1.8V, 3.6V, 1.8V, 3.6V, 1.8V, 3.6V, +25°C +25°C –40°C –40°C +85°C +85°C –12 –8 –4 0 4 8 12 BLOCKER FREQUENCY OFFSET (MHz) 16 20 08912-108 BLOCKER REJECTION LEVEL (dB) 70 图44. 窄带阻塞器抑制与温度和VDD_BAT的关系，CW阻塞器， 2 Mbps GFSK (fDEV = ±500 kHz) SPORT模式， PWANTED = −87.5 dBm + 3 dB，fCHANNEL = 2.45 GHz，RFIO2 ADF7242 0 1.0 0.8 0.6 0.4 2 0 –2 –0.8 –40°C –40°C +85°C +85°C –1.0 –1.2 FREQUENCY ERROR (MHz) 图49. PER与频率误差和符号速率容差的关系，2 Mbps GFSK (fDEV = ±500 kHz)模式，fCHANNEL = 2.45 GHz， VDD_BAT = 3.6 V，温度 = 25°C，RFIO2 0 0 TRANSMITTER RF OUTPUT POWER (dBm) 2Mbps AFC ON 2Mbps AFC OFF –20 –30 –40 –50 –60 –70 FREQUENCY ERROR (kHz) 图47. AFC开启/关闭条件下PER与频率误差的关系， 2 Mbps GFSK (fDEV = ±500 kHz)模式， fCHANNEL = 2.45 GHz，RFIO2，VDD_BAT = 3.6 V，温度 = 25°C 1.8V, +25°C 3.6V, +25°C 1.8V, –40°C 3.6V, –40°C 1.8V, +85°C 3.6V, +85°C –10 –20 –30 –40 –50 –60 –70 –5 08912-102 –80 –230 –210 –190 –170 –150 –130 –110 –90 –70 –50 –30 –10 10 30 50 70 90 110 130 150 170 190 210 230 1% PER RECECIVE INPUT POWER (dBm) –1.4 0.02 0.04 0.06 0.08 0.10 0.12 0.14 0.16 0.18 0.20 0.22 MIN 1.8V, MIN 3.6V, MIN 1.8V, MIN 3.6V, 图46. 1000个包的最小和最大RSSI误差与RF输入功率水平、 温度和VDD_BAT的关系，500 kbps FSK (fDEV = ±250 kHz)数据包模式，fCHANNEL = 2.45 GHz，RFIO2 –90 –0.4 –0.6 –6 –95 –90 –85 –80 –75 –70 –65 –60 –55 –50 –45 –40 –35 –30 –25 –20 –15 RF INPUT POWER LEVEL (dBm) –10 –0.2 –0.22 –0.20 –0.18 –0.16 –0.14 –0.12 –0.10 –0.08 –0.06 –0.04 –0.02 0 –5 0 >1%