EVAL-ADRF6755SDZ

100 MHz至2400 MHz I/Q调制器， 集成小数N分频PLL和VCO ADRF6755 产品特性 概述 集成小数N分频PLL和VCO的I/Q调制器 增益控制范围：47 dB，步进为 1 dB 输出频率范围：100 MHz至2,400 MHz 1 dB 输出压缩：8 dBm(LO = 1800 MHz) 输出IP3：20.5 dBm(LO = 1800 MHz) 噪底：−161 dBm/Hz(LO = 1800 MHz) 基带调制带宽：600 MHz (3 dB) 输出频率分辨率：1 Hz SPI和I²C兼容型串行接口 电源：5 V/380 mA ADRF6755是一款高集成度正交调制器、频率合成器和可 编程衰减器。该器件工作在100 MHz至2400 MHz的频率范 围，适用于卫星、蜂窝和宽带通信。 VCC1 REGOUT VREG1 VREG2 VREG3 VREG4 VREG5 VREG6 VCC2 VCC3 ADRF6755调制器包括一个集成VCO的高模数、小数N分频 频率合成器，其频率分辨率低于1 Hz，以及一个47 dB数字 控制输出衰减器，其步进为1 dB。 所有片内寄存器均通过用户可选的SPI或I 2 C接口进行控 制。该器件采用4.75 V至5.25 V单电源供电。 VCC4 LOMON LOMON 3.3V REGULATOR IBB IBB CCOMP1 CCOMP2 CCOMP3 47dB GAINCONTROL RANGE 0°/90° RFOUT RFDIVIDER VCO CORE VTUNE TXDIS QBB QBB RSET REFERENCE REFIN ×2 DOUBLER 5-BIT DIVIDER ÷2 + PHASE FREQUENCY – DETECTOR REFIN N-COUNTER SDI/SDA CLK/SCL SDO CS SPI/I2C INTERFACE THIRD-ORDER FRACTIONAL INTERPOLATOR FRACTIONAL REGISTER MODULUS 225 CHARGE PUMP CURRENT SETTING CP NC NC LDET CR9[7:4] INTEGER REGISTER AGND 10465-001 ADRF6755 DGND 图1. Rev. B Document Feedback Information furnished by Analog Devices is believed to be accurate and reliable. However, no responsibility is assumed by Analog Devices for its use, nor for any infringements of patents or other rights of third parties that may result from its use. Specifications subject to change without notice. No license is granted by implication or otherwise under any patent or patent rights of Analog Devices. Trademarks and registered trademarks are the property of their respective owners. One Technology Way, P.O. Box 9106, Norwood, MA 02062-9106, U.S.A. Tel: 781.329.4700 ©2012–2013 Analog Devices, Inc. All rights reserved. Technical Support www.analog.com ADI中文版数据手册是英文版数据手册的译文，敬请谅解翻译中可能存在的语言组织或翻译错误，ADI不对翻译中存在的差异或由此产生的错误负责。如需确认任何词语的准确性，请参考ADI提供 的最新英文版数据手册。 ADRF6755 目录 特性.................................................................................................. 1 概述.................................................................................................. 1 修订历史 ......................................................................................... 2 技术规格 ......................................................................................... 3 时序特性.................................................................................... 8 绝对最大额定值.......................................................................... 10 ESD警告................................................................................... 10 引脚配置和功能描述 ................................................................. 11 典型性能参数 .............................................................................. 13 工作原理 ....................................................................................... 21 概述 .......................................................................................... 21 PLL频率合成器和VCO......................................................... 21 正交调制器 ............................................................................. 24 衰减器 ...................................................................................... 25 稳压器 ...................................................................................... 25 I2C接口..................................................................................... 25 SPI接口..................................................................................... 27 编程模式.................................................................................. 29 寄存器映射................................................................................... 31 寄存器映射汇总 .................................................................... 31 寄存器位功能描述 ................................................................ 32 建议上电时序 .............................................................................. 35 初始寄存器写序列 ................................................................ 35 评估板 ........................................................................................... 37 概述 .......................................................................................... 37 硬件描述.................................................................................. 37 PCB布局图 .............................................................................. 41 物料清单.................................................................................. 44 外形尺寸 ....................................................................................... 45 订购指南.................................................................................. 45 修订历史 2013年4月 — 修订版A至修订版B 更改“订购指南”........................................................................... 45 2012年11月—修订版0至修订版A 更改图1 ........................................................................................... 1 更改表1的输入频率参数............................................................. 6 更改表27的位7描述和表27的位6描述.................................. 34 步骤13中的0x00更改为0x60..................................................... 35 更新“外形尺寸”........................................................................... 45 更改“订购指南”........................................................................... 45 2012年7月—修订版0：初始版 Rev. B | Page 2 of 48 ADRF6755 技术规格 除非另有说明，VCC = 5 V ± 5%，工作温度范围 = −40°C至+85°C，I/Q输入 = 0.9 V p-p差分正弦波与500 mV直流偏置正交， REFIN = 80 MHz，PFD = 40 MHz，基带频率 = 1 MHz，LOMON关闭，环路带宽(LBW) = 100 kHz，ICP = 5 mA。 表1. 参数 工作频率范围 RF输出 = 100 MHz 标称输出功率 增益平坦度 输出P1dB 输出IP3 输出回损 LO载波馈通1 2× LO载波馈通 边带抑制 本底噪声 基带谐波 频率合成器杂散 相位噪声 积分相位噪声 RF输出 = 300 MHz 标称输出功率 增益平坦度 输出P1dB 输出IP3 输出回损 LO载波馈通1 2× LO载波馈通 边带抑制 本底噪声 基带谐波 频率合成器杂散 相位噪声 积分相位噪声 测试条件/注释 最小值 100 RFOUT引脚 VIQ = 0.9 V p-p差分 任意40 MHz f1BB = 3.5 MHz，f2BB = 4.5 MHz，POUT = −6 dBm/信号音 衰减器设置 = 0 dB 衰减器设置 = 0 dB至47 dB 衰减器设置 = 0 dB至47 dB I/Q输入 = 0 V p-p差分，衰减器设置 = 0 dB 整数边界 < 环路带宽 相对于载波的偏移大于10 MHz 100 Hz偏移 1 kHz偏移 10 kHz偏移 100 kHz偏移 1 MHz偏移 10 MHz偏移 积分带宽1 kHz到8 MHz RFOUT引脚 VIQ = 0.9 V p-p差分 任意40 MHz f1BB = 3.5 MHz，f2BB = 4.5 MHz，POUT = −6 dBm/信号音 衰减器设置 = 0 dB 衰减器设置 = 0 dB至47 dB 衰减器设置 = 0 dB至47 dB I/Q输入 = 0 V p-p差分，衰减器设置 = 0 dB 整数边界 < 环路带宽 相对于载波的偏移大于10 MHz 100 Hz偏移 1 kHz偏移 10 kHz偏移 100 kHz偏移 1 MHz偏移 10 MHz偏移 积分带宽1 kHz到8 MHz Rev. B | Page 3 of 48 典型值 最大值 2400 单位 MHz −0.2 ±2.0 9.0 21.0 −12 −55 −80 −70 −153 −60 −85 −90 −106 −116 −127 −131 −146 −152 0.02 dBm dB dBm dBm dB dBc dBm dBc dBm/Hz dBc dBc dBc dBc/Hz dBc/Hz dBc/Hz dBc/Hz dBc/Hz dBc/Hz ° rms 0.2 ±0.5 9.3 23.0 −20 −50 −75 −70 −158 −60 −85 −85 −105 −113 −117 −122 −145 −150 0.04 dBm dB dBm dBm dB dBc dBm dBc dBm/Hz dBc dBc dBc dBc/Hz dBc/Hz dBc/Hz dBc/Hz dBc/Hz dBc/Hz ° rms ADRF6755 参数 RF输出 = 700 MHz 标称输出功率 增益平坦度 输出P1dB 输出IP3 输出回损 LO载波馈通1 2× LO载波馈通 边带抑制 本底噪声 基带谐波 频率合成器杂散 相位噪声 积分相位噪声 RF输出 = 900 MHz 标称输出功率 增益平坦度 输出P1dB 输出IP3 输出回损 LO载波馈通1 2× LO载波馈通 边带抑制 本底噪声 基带谐波 频率合成器杂散 相位噪声 积分相位噪声 RF输出 = 1,800 MHz 标称输出功率 增益平坦度 输出P1dB 输出IP3 输出回损 LO载波馈通1 2× LO载波馈通 边带抑制 测试条件/注释 RFOUT引脚 VIQ = 0.9 V p-p差分 任意40 MHz 最小值 f1BB = 3.5 MHz，f2BB = 4.5 MHz，POUT = −6 dBm/信号音 衰减器设置 = 0 dB 衰减器设置 = 0 dB至47 dB 衰减器设置 = 0 dB至47 dB I/Q输入 = 0 V p-p差分，衰减器设置 = 0 dB 整数边界 < 环路带宽 相对于载波的偏移大于10 MHz 100 Hz偏移 1 kHz偏移 10 kHz偏移 100 kHz偏移 1 MHz偏移 10 MHz偏移 积分带宽1 kHz到8 MHz RFOUT引脚 VIQ = 0.9 V p-p差分 任意40 MHz f1BB = 3.5 MHz，f2BB = 4.5 MHz，POUT = −6 dBm/信号音 衰减器设置 = 0 dB 衰减器设置 = 0 dB至47 dB 衰减器设置 = 0 dB至47 dB I/Q输入 = 0 V p-p差分，衰减器设置 = 0 dB 衰减器设置 = 0 dB至21 dB，载波偏移 = 10 MHz 衰减器设置 = 21 dB至47 dB，载波偏移 = 10 MHz 整数边界 < 环路带宽 相对于载波的偏移大于10 MHz 100 Hz偏移 1 kHz偏移 10 kHz偏移 100 kHz偏移 1 MHz偏移 10 MHz偏移 积分带宽1 kHz到8 MHz RFOUT引脚 VIQ = 0.9 V p-p差分 任意40 MHz f1BB = 3.5 MHz，f2BB = 4.5 MHz，POUT = −6 dBm/信号音 衰减器设置 = 0 dB 衰减器设置 = 0 dB至47 dB 衰减器设置 = 0 dB至47 dB Rev. B | Page 4 of 48 典型值 最大值 单位 0.2 ±0.5 9.4 23.0 −16 −48 −70 −70 −158 −60 −60 −85 −97 −106 −112 −115 −139 −154 0.07 dBm dB dBm dBm dB dBc dBm dBc dBm/Hz dBc dBc dBc dBc/Hz dBc/Hz dBc/Hz dBc/Hz dBc/Hz dBc/Hz ° rms 0.0 ±0.5 9.2 22.8 −15 −48 −68 −60 −158.5 −152 −171 −60 −60 −80 −94 −104 −109 −114 −139 −154 0.11 dBm dB dBm dBm dB dBc dBm dBc dBm/Hz dBc/Hz dBm/Hz dBc dBc dBc dBc/Hz dBc/Hz dBc/Hz dBc/Hz dBc/Hz dBc/Hz ° rms −0.4 ±0.5 8.0 20.5 −13 −45 −53 −45 dBm dB dBm dBm dB dBc dBm dBc ADRF6755 参数 本底噪声 基带谐波 频率合成器杂散 相位噪声 积分相位噪声 RF输出 = 1,875 MHz 标称输出功率 增益平坦度 输出P1dB 输出IP3 输出回损 LO载波馈通1 2× LO载波馈通 边带抑制 本底噪声 基带谐波 频率合成器杂散 相位噪声 积分相位噪声 RF输出 = 2,100 MHz 标称输出功率 增益平坦度 输出P1dB 输出IP3 输出回损 LO载波馈通1 2× LO载波馈通 边带抑制 本底噪声 基带谐波 频率合成器杂散 测试条件/注释 I/Q输入 = 0 V p-p差分，衰减器设置 = 0 dB 衰减器设置 = 0 dB至21 dB，载波偏移 = 10 MHz 衰减器设置 = 21 dB至47 dB，载波偏移 = 10 MHz 整数边界 < 环路带宽 相对于载波的偏移大于10 MHz 100 Hz偏移 1 kHz偏移 10 kHz偏移 100 kHz偏移 1 MHz偏移 10 MHz偏移 积分带宽1 kHz到8 MHz RFOUT引脚 VIQ = 0.9 V p-p差分 任意40 MHz f1BB = 3.5 MHz，f2BB = 4.5 MHz，POUT = −6 dBm/信号音 衰减器设置 = 0 dB 衰减器设置 = 0 dB至47 dB 衰减器设置 = 0 dB至47 dB I/Q输入 = 0 V p-p差分，衰减器设置 = 0 dB 衰减器设置 = 0 dB至21 dB，载波偏移 = 10 MHz 衰减器设置 = 21 dB至47 dB，载波偏移 = 10 MHz 整数边界 < 环路带宽 相对于载波的偏移大于10 MHz 100 Hz偏移 1 kHz偏移 10 kHz偏移 100 kHz偏移 1 MHz偏移 10 MHz偏移 积分带宽1 kHz到8 MHz RFOUT引脚 VIQ = 0.9 V p-p差分 任意40 MHz f1BB = 3.5 MHz，f2BB = 4.5 MHz，POUT = −6 dBm/信号音 衰减器设置 = 0 dB 衰减器设置 = 0 dB至47 dB 衰减器设置 = 0 dB至47 dB I/Q输入 = 0 V p-p差分，衰减器设置 = 0 dB 衰减器设置 = 0 dB至21 dB，载波偏移 = 10 MHz 衰减器设置 = 21 dB至47 dB，载波偏移 = 10 MHz 整数边界 < 环路带宽 相对于载波的偏移大于10 MHz Rev. B | Page 5 of 48 最小值 典型值 −161 −150 −170 −58 −60 −75 −89 −99 −103 −108 −133 −152 0.17 最大值 单位 dBm/Hz dBc/Hz dBm/Hz dBc dBc dBc dBc/Hz dBc/Hz dBc/Hz dBc/Hz dBc/Hz dBc/Hz ° rms −0.6 ±0.5 7.8 20.2 −13 −45 −52 −50 −160 −150 −170 −60 −60 −73 −89 −97 −103 −108 −133 −152 0.18 dBm dB dBm dBm dB dBc dBm dBc dBm/Hz dBc/Hz dBm/Hz dBc dBc dBc dBc/Hz dBc/Hz dBc/Hz dBc/Hz dBc/Hz dBc/Hz ° rms −1.0 ±0.5 7.4 19.5 −12 −44 −51 −45 −161 −149 −170 −60 −60 −67 dBm dB dBm dBm dB dBc dBm dBc dBm/Hz dBc/Hz dBm/Hz dBc dBc dBc ADRF6755 参数 相位噪声 积分相位噪声 RF输出 = 2400 MHz 标称输出功率 增益平坦度 输出P1dB 输出IP3 输出回损 LO载波馈通1 2× LO载波馈通 边带抑制 本底噪声 基带谐波 频率合成器杂散 相位噪声 积分相位噪声 参考特性 输入频率 输入灵敏度 输入电容 输入电流 电荷泵 ICP吸/源电流 高值 低值 绝对精度 VCO 增益 频率合成器 频率分辨率 频率建立 无自动校准情况下的 最大频率步进 鉴相器频率 测试条件/注释 100 Hz偏移 1 kHz偏移 10 kHz偏移 100 kHz偏移 1 MHz偏移 10 MHz偏移 积分带宽1 kHz到8 MHz 最小值 RFOUT引脚 VIQ = 0.9 V p-p差分 任意40 MHz 最大值 −1.7 ±0.5 6.5 18.5 −11 −43 −60 −40 −160.5 −148 −170 −55 −55 −64 −85 −96 −100 −107 −132 −152 0.25 f1BB = 3.5 MHz，f2BB = 4.5 MHz，POUT = −6 dBm/信号音 衰减器设置 = 0 dB 衰减器设置 = 0 dB至47 dB 衰减器设置 = 0 dB至47 dB I/Q输入 = 0 V p-p差分，衰减器设置 = 0 dB 衰减器设置 = 0 dB至21 dB，载波偏移 = 10 MHz 衰减器设置 = 21 dB至47 dB，载波偏移 = 10 MHz 整数边界 < 环路带宽 相对于载波的偏移大于10 MHz 100 Hz偏移 1 kHz偏移 10 kHz偏移 100 kHz偏移 1 MHz偏移 10 MHz偏移 积分带宽1 kHz到8 MHz REFIN引脚 参考2分频使能 参考2分频禁用 参考倍频器使能 交流耦合 典型值 −88 −98 −101 −108 −134 −152 0.25 10 10 10 0.4 单位 dBc/Hz dBc/Hz dBc/Hz dBc/Hz dBc/Hz dBc/Hz ° rms dBm dB dBm dBm dB dBc dBm dBc dBm/Hz dBc/Hz dBm/Hz dBc dBc dBc dBc/Hz dBc/Hz dBc/Hz dBc/Hz dBc/Hz dBc/Hz ° rms 300 165 80 VREG 10 ±100 MHz MHz MHz V p-p pF µA 可编程，RSET = 4.7 kΩ 5 312.5 4.0 mA µA % KVCO LO = 100 MHz至2400 MHz 25 MHz/V 任意步长，最大频率误差 = 100 Hz 无自动校准程序情况下的频率步进； 寄存器CR24，Bit 0 = 1 0.17 1 10 Rev. B | Page 6 of 48 100/2RFDIV Hz ms kHz 40 MHz ADRF6755 参数 增益控制 增益范围 步长 相对步长精度 绝对步长精度4 输出建立时间 输出禁用 关断隔离 开启建立时间 关闭建立时间 监控输出 标称输出功率 基带输入 I和Q输入偏置电平 3 dB带宽 逻辑输入 输入高电压VINH 输入低电压VINL 输入高电压VINH 输入低电压VINL 输入电流IINH/IINL 输入电容CIN 逻辑输出 输出高电压VOH 输出低电压VOL 电源 电压范围 电源电流 掉电电流 测试条件/注释 最小值 固定频率，相邻步长，所有衰减步长， LO > 300 MHz2 全频率范围，相邻步长，所有衰减步长， LO > 300 MHz3 47 dB衰减步长，LO > 300 MHz5 任意步长；输出功率建立到±0.2 dB TXDIS引脚 RFOUT，衰减器设置 = 0 dB至47 dB，TXDIS高电平 LO，衰减器设置 = 0 dB至47 dB，TXDIS高电平 2× LO，衰减器设置 = 0 dB至47 dB，TXDIS高电平 TXDIS高至低：输出功率至包络的90% 频率建立到100 Hz TXDIS低至高(至−55 dBm) LOMON、LOMON引脚 2 3 4 5 最大值 单位 47 1 ±0.3 dB dB dB ±1.5 dB −2.0 15 dB µs −100 −75 −50 180 20 350 dBm dBm dBm ns µs ns −24 dBm 500 600 mV MHz IBB、IBB、QBB、QBB引脚 CS、TXDIS引脚 CS、TXDIS引脚 SDI/SDA、CLK/SCL引脚 SDI/SDA、CLK/SCL引脚 CS、TXDIS、SDI/SDA、CLK/SCL引脚 CS、TXDIS、SDI/SDA、CLK/SCL引脚 SDO、LDET引脚；IOH = 500 μA SDO、LDET引脚；IOL = 500 μA SDA (SDI/SDA)引脚；IOL = 3 mA VCC1、VCC2、VCC3、VCC4、VREG1、VREG2、VREG3、 VREG4、VREG5、VREG6和REGOUT引脚；REGOUT一般 连接到VREG1、 VREG2、VREG3、VREG4、 VREG5和 VREG6 VCC1、VCC2、VCC3和VCC4 REGOUT、VREG1、VREG2、VREG3、VREG4、VREG5和 VREG6 VCC1、 VCC2、 VCC3和 VCC4总 和 ； REGOUT连 接 到 VREG1、VREG2、VREG3、VREG4、VREG5和VREG6 CR29[0] = 0，关断调制器 CR12[2] = 1，关断PLL CR28[4] = 1，关断RFDIVIDER CR27[2] = 0，关断LOMON 工作温度 1 典型值 1.4 1.1 ±1 10 V V V V µA pF 0.4 0.4 V V V 0.6 2.1 2.8 4.75 5 3.3 5.25 V V 380 420 mA 7 −40 mA +85 °C LO载波馈通是指衰减器发生步进变化时，LO载波相对于RF输出功率的变化，用dBc表示。RF输出因I/Q输入幅度改变而变化时，LO载波馈通保持不变。 关于LO < 300 MHz时的相对步长精度，参见图37。 关于LO < 300 MHz时整个频率范围内的相对步长精度，参见图39。 所有其它衰减步长的绝对误差小于±2.0 dB。 关于LO < 300 MHz时的绝对步长精度，参见图40。 Rev. B | Page 7 of 48 ADRF6755 时序特性 I2C接口时序 表2. 参数1 SCL时钟频率 SCL高电平脉冲宽度 SCL低电平脉冲宽度 起始条件保持时间 起始条件建立时间 数据建立时间 数据保持时间 停止条件建立时间 数据有效时间 数据有效应答时间 总线空闲时间 限值 400 600 1300 600 600 100 300 600 900 900 1300 单位 kHz(最大值) ns(最小值) ns(最小值) ns(最小值) ns(最小值) ns(最小值) ns(最小值) ns(最小值) ns(最大值) ns(最大值) ns(最小值) 参见图2。 tVD;DAT AND tVD;ACK (ACK SIGNAL ONLY) tSU;DAT tBUF SDA tSU;STA tHD;STA tSU;STO tLOW SCL S START CONDITION 1/ fSCL tHD;DAT S tHIGH P STOP CONDITION 图2. I 2C端口时序图 Rev. B | Page 8 of 48 S 10465-002 1 符号 fSCL tHIGH tLOW tHD;STA tSU;STA tSU;DAT tHD;DAT tSU;STO tVD;DAT tVD;ACK tBUF ADRF6755 SPI接口时序 表3. 参数1 CLK频率 CLK高电平脉冲宽度 CLK低电平脉冲宽度 起始条件保持时间 数据建立时间 数据保持时间 停止条件建立时间 SDO访问时间 CS至SDO高阻态 限值 20 15 15 5 10 5 5 15 25 6 t7 8 单位 MHz(最大值) ns(最小值) ns(最小值) ns(最小值) ns(最小值) ns(最小值) ns(最小值) ns(最小值) ns(最大值) 参见图3。 t3 CS t1 CLK t6 t2 SDI t4 t5 SDO t7 图3. SPI端口时序图 Rev. B | Page 9 of 48 t8 10465-003 1 符号 fCLK t1 t2 t3 t4 t5 ADRF6755 绝对最大额定值 表4. 参数 VCC1、VCC2、VCC3和VCC4电源 VREG1、VREG2、VREG3、VREG4、VREG5和 VREG6电源电压 IBB、IBB、QBB、QBB 数字I/O 模拟I/O(除IBB、IBB、QBB和QBB以外) 最高结温 存储温度范围 额定值 −0.3 V至+6 V −0.3 V至+4 V 0 V至2.5 V −0.3 V至+4 V −0.3 V至+4 V 125°C −65°C至+150°C 注意，超出上述绝对最大额定值可能会导致器件永久性 损坏。这只是额定最值，并不能以这些条件或者在任何其 它超出本技术规范操作章节中所示规格的条件下，推断器 件能否正常工作。长期在绝对最大额定值条件下工作会影 响器件的可靠性。 ESD警告 ESD(静电放电)敏感器件。 带电器件和电路板可能会在没有察觉的情况下放电。 尽管本产品具有专利或专有保护电路，但在遇到高 能量ESD时，器件可能会损坏。因此，应当采取适当 的ESD防范措施，以避免器件性能下降或功能丧失。 Rev. B | Page 10 of 48 ADRF6755 56 55 54 53 52 51 50 49 48 47 46 45 44 43 VCC2 VCC2 AGND AGND AGND AGND AGND AGND RFOUT AGND AGND TXDIS LDET MUXOUT 引脚配置和功能描述 1 2 3 4 5 6 7 8 9 10 11 12 13 14 PIN 1 INDICATOR ADRF6755 TOP VIEW (Not to Scale) 42 41 40 39 38 37 36 35 34 33 32 31 30 29 VCC3 VCC3 AGND AGND VTUNE AGND VREG6 CCOMP3 CCOMP2 CCOMP1 DGND VREG5 CLK/SCL SDI/SDA NOTES 1. NC = NO CONNECT. DO NOT CONNECT TO THIS PIN. 2. CONNECT EXPOSED PAD TO GROUND PLANE VIA A LOW IMPEDANCE PATH. 10465-004 VREG3 VREG4 REFIN REFIN AGND AGND AGND AGND AGND AGND L O MO N L O MO N CS SDO 15 16 17 18 19 20 21 22 23 24 25 26 27 28 VCC4 IBB IBB QBB QBB AGND RSET NC CP NC VCC1 REGOUT VREG1 VREG2 图4. 引脚配置 表5. 引脚功能描述 引脚编号 11, 55, 56, 41, 42, 1 引脚名称 VCC1至VCC4 12 13, 14, 15, 16, 31, 36 6, 19, 20, 21, 22, 23, 24, 37, 39, 40, 46, 47, 49, 50, 51, 52, 53, 54 32 2, 3 REGOUT VREG1至 VREG6 AGND 4, 5 QBB, QBB 33, 34, 35 38 7 CCOMP1至 CCOMP3 VTUNE RSET 9 27 CP CS DGND IBB, IBB 描述 I/Q调制器的正电源。对VCC1施加5 V电源，该引脚应通过电源去耦电容去耦。VCC2、VCC3和 VCC4同样连接到该5 V电源。 3.3 V输出电源。驱动VREG1、VREG2、VREG3、VREG4、VREG5和VREG6。 PLL频率合成器、VCO和串行端口的正电源。将这些引脚连接到REGOUT (3.3 V)并分别去耦。 模拟地。连接至低阻抗接地层。 数字地。连接到与AGND引脚相同的低阻抗接地层。 差分同相基带输入。这些高阻抗输入必须直流偏置大约500 mV DC，并且应通过低阻抗源驱动。 各引脚的标称特征交流信号摆幅为450 mV p-p。这些输入不是自偏置，必须外部偏置。 差分正交基带输入。这些高阻抗输入必须直流偏置大约500 mV DC，并且应通过低阻抗源驱动。 各引脚的标称特征交流信号摆幅为450 mV p-p。这些输入不是自偏置，必须外部偏置。 内部补偿节点。这些引脚必须用一个100 nF电容去耦至地。 VCO的控制输入。此电压决定输出频率，从对CP输出电压的滤波而获得。 电荷泵电流设置。在此引脚与地之间连一个电阻可设置最大电荷泵输出电流。 ICP与RSET的关系如下： 23.5 ICPmax = RSET 其中，RSET = 4.7 kΩ，ICP max = 5 mA. 电荷泵输出。使能时，此输出提供±ICP到外部环路滤波器，后者又驱动内部VCO。 片选，CMOS输入。当CS为高电平时，存储在移位寄存器内的数据将载入31个锁存器中的一 个。在I2C模式下，当CS为高电平时，器件的从机地址为0x60；当CS为低电平时，从机地址为 0x40。 Rev. B | Page 11 of 48 ADRF6755 引脚编号 29 引脚名称 SDI/SDA 30 CLK/SCL 28 17 18 48 45 SDO REFIN REFIN RFOUT TXDIS 25, 26 LOMON, LOMON 8, 10 44 43 裸露焊盘 NC LDET MUXOUT EP 描述 SPI端口的串行数据输入，I2C端口的串行数据输入/输出。在SPI模式下，此输入为高阻抗CMOS 数据输入，数据以8位字载入。在I2C模式下，此引脚为双向端口。 SPI/I2C端口的串行时钟输入。此串行时钟用来将串行数据逐个输入寄存器。此输入为高阻抗 CMOS输入。 SPI端口的串行数据输出。寄存器状态可以通过SDO数据输出线回读。 基准电压输入。此高阻抗CMOS输入应交流耦合。 参考输入信号。此引脚应接地或交流耦合至地。 RF输出。单端50 Ω内部偏置RF输出。此引脚必须交流耦合到负载。 输出禁用。此引脚可用于禁用RF输出。连接到高逻辑电平将禁用输出。正常工作：连接到 低逻辑电平。 差分监控输出。这些引脚以四种不同的功率水平提供内部本振频率(1× LO)的副本：−6 dBm、 −12 dBm、−18 dBm、−24 dBm。这些开集输出必须利用外部电阻端接到REGOUT。这些输出可 以通过串行端口编程禁用，不用时应连接到REGOUT。 不连接。请勿连接到这些引脚。 锁定检测。此输出引脚表示PLL的状态：高电平表示已锁定，低电平表示失去锁定。 多路复用器输出。此引脚为测试输出，仅用于诊断。请勿连接该引脚。 裸露焊盘。通过低阻抗路径连接到接地层。 Rev. B | Page 12 of 48 ADRF6755 典型性能参数 除非另有说明，VCC = 5 V ± 5%，工作温度范围 = −40°C至+85°C，I/Q输入 = 0.9 V p-p差分正弦波与500 mV直流偏置正交， REFIN = 80 MHz，PFD = 40 MHz，基带频率 = 1 MHz，LOMON关闭，环路带宽(LBW) = 100 kHz，ICP = 5 mA。标称条件为： 25°C、5.00 V和1800 MHz的LO频率。最差条件为：最差温度、电源电压和LO频率。 2 60 50 OCCURRENCE (%) 0 –1 –2 –3 25°C; 5V 85°C; 4.75V 85°C; 5.25V –40°C; 4.75V –40°C; 5.25V 30 20 10 –5 100 300 500 700 900 1100 1300 1500 1700 1900 2100 2300 2500 LO FREQUENCY (MHz) 0 –60 10465-005 –4 40 –45 –40 –35 –30 图8. 边带抑制分布，标称条件和最差条件 –30 NOMINAL WORST CASE –35 CARRIER FEEDTHROUGH (dBc) 20 OCCURRENCE (%) –50 SIDEBAND SUPPRESSION (dBc) 图5. 输出功率与LO频率、电源和温度的关系 25 –55 10465-009 OUTPUT POWER (dBm) 1 NOMINAL WORST CASE 15 10 5 –40 –45 –50 –55 –60 –65 –70 10465-006 OUTPUT POWER (dBm) –80 100 300 500 700 900 1100 1300 1500 1700 1900 2100 2300 2500 LO FREQUENCY (MHz) 图9. LO载波馈通与LO频率、衰减、电源和温度的关系 图6. 输出功率分布，标称条件和最差条件 0 –20 80 +25°C, 5.00V +85°C, 4.75V +85°C, 5.25V –40°C, 4.75V –40°C, 5.25V 70 NOMINAL WORST CASE 60 OCCURRENCE (%) –30 –40 –50 –60 –70 50 40 30 20 –80 –100 100 300 500 700 900 1100 1300 1500 1700 1900 2100 2300 2500 LO FREQUENCY (MHz) 0 –60 –58 –56 –54 –52 –50 –48 –46 –44 –42 –40 –38 –36 –34 –32 –30 LO CARRIER FEEDTHROUGH (dBc) 图10. LO载波馈通分布，标称条件和最差条件，衰减设置 图7. 边带抑制与LO频率、电源和温度的关系 Rev. B | Page 13 of 48 10465-011 10 –90 10465-108 SIDEBAND SUPPRESSION (dBc) –10 10465-110 –75 0 –4.2 –3.8 –3.4 –3.0 –2.6 –2.2 –1.8 –1.4 –1.0 –0.6 –0.2 0.2 0.6 1.0 –40 45 –50 40 OCCURRENCE (%) –70 –80 –90 –100 20 15 5 0 3.5 –5 –0.5 –10 –1.0 –15 –1.5 –20 –2.0 1 –2.5 10 OUTPUT IP3 INTERCEPT POINT (dBm) 1dB 0 COMPRESSION POINT 0 5.5 6.0 6.5 7.0 7.5 8.0 8.5 9.0 30 IDEAL OUTPUT POWER – OUTPUT POWER (dBm) 0.5 5.0 图14. 输出P1dB压缩点分布，标称条件和最差条件 DIFFERENTIAL INPUT VOLTAGE (V p-p) 28 26 24 22 20 18 16 14 12 10 100 300 500 700 900 1100 1300 1500 1700 1900 2100 2300 2500 10465-013 5 LO FREQUENCY (MHz) 图15. 输出IP3与LO频率的关系，标称条件 图12. 最差LO频率时的输出P1dB压缩点与电源和温度的关系 10.5 50 10.0 45 9.5 40 OCCURRENCE (%) 9.0 8.5 8.0 7.5 7.0 NOMINAL WORST CASE 35 30 25 20 15 6.5 5 6.0 100 300 500 700 900 1100 1300 1500 1700 1900 2100 2300 2500 0 15 LO FREQUENCY (MHz) 图13. 输出P1dB压缩点与LO频率的关系，标称条件 16 17 18 19 20 21 OUTPUT IP3 (dBm) 图16. 输出IP3分布，标称条件和最差条件 Rev. B | Page 14 of 48 22 10465-016 10 10465-115 OUTPUT P1dB (dBm) OUTPUT POWER (dBm) 1.0 4.5 OUTPUT P1dB (dBm) 图11. 2× LO载波馈通与LO频率、衰减、电源和温度的关系 10 4.0 10465-014 LO FREQUENCY (MHz) 25 10465-117 –120 100 300 500 700 900 1100 1300 1500 1700 1900 2100 2300 2500 30 10 ATTENUATION = 0dB ATTENUATION = 12dB ATTENUATION = 21dB ATTENUATION = 33dB ATTENUATION = 47dB –110 –25 0.1 NOMINAL WORST CASE 35 –60 10465-112 2 × LO CARRIER FEEDTHROUGH (dBm) ADRF6755 ADRF6755 –145 –60 –149 ATTENUATION = 0dB NOISE FLOOR (dBm/Hz) LO OFF ISOLATION (dBm) –147 ATTENUATION = 21dB –70 –80 –90 –100 –110 –151 –153 –155 –157 –159 –161 –120 10465-118 80 –60 70 –70 –80 –90 –100 ATTENUATION = 47dB –110 –120 LO FREQUENCY (MHz) ATTENUATION = 0dB (dBc/Hz) 60 50 40 30 ATTENUATION = 21dB (dBm/Hz) 20 ATTENUATION = 47dB (dBm/Hz) NOISE FLOOR AT 10MHz OFFSET FREQUENCY (dBm/Hz) AND (dBc/Hz) 1.0 UPPER THIRD HARMONIC (fLO + 3 × fBB) NORMALIZED OUTPUT POWER (dB) 0.5 –60 UPPER SECOND HARMONIC (fLO + 2 × fBB) –80 –90 LOWER SECOND HARMONIC (fLO – 2 × fBB) LO FREQUENCY (MHz) –1.0 –1.5 –2.0 –2.5 –3.0 –4.0 1 10 100 I AND Q BASEBAND INPUT FREQUENCY (MHz) 图22. 归一化I和Q输入带宽 图19. 二阶和三阶谐波失真与LO频率、电源和温度的关系 Rev. B | Page 15 of 48 1000 10465-023 –120 100 300 500 700 900 1100 1300 1500 1700 1900 2100 2300 2500 0 –0.5 –3.5 LOWER THIRD HARMONIC (fLO – 3 × fBB) 10465-120 OUTPUT POWER (dBc) 10 0 –180 –176 –172 –168 –164 –160 –156 –152 –148 –144 –140 –40 –110 5 图21. 不同衰减设置下10 MHz偏移频率时的噪底分布，最差条件 图18. 2× LO关断隔离与LO频率、衰减、电源和温度的关系 –100 0 10 10465-119 ATTENUATION = 21dB –130 100 300 500 700 900 1100 1300 1500 1700 1900 2100 2300 2500 –5 ATTENUATION = 21dB (dBc/Hz) 90 ATTENUATION = 0dB OCCURRENCE (%) 2 x LO OFF ISOLATION (dBm) 100 –50 –70 –10 图20. 0 dB衰减时的噪底与输出功率的关系，标称条件 –30 –50 –15 OUTPUT POWER (dBm) 图17. LO关断隔离与LO频率、衰减、电源和温度的关系 –40 –20 10465-167 LO FREQUENCY (MHz) –165 –25 10465-022 –163 ATTENUATION = 47dB –130 100 300 500 700 900 1100 1300 1500 1700 1900 2100 2300 2500 ADRF6755 –10 0 –12 –10 RF OUTPUT (dBm) –18 ATTENUATION = 21dB AND 47dB –22 –40 –60 –70 –26 –80 –28 100 300 500 700 900 1100 1300 1500 1700 1900 2100 2300 2500 –90 10465-123 2 × LO HARMONIC –50 –24 OUTPUT FREQUENCY (MHz) 5 × LO HARMONIC 4 × LO HARMONIC –30 0 –60 –10 –70 PHASE NOISE (dBc/Hz) SUPPRESSED SIDEBAND THIRD HARMONIC –60 SECOND HARMONIC –70 8 9 10 FREQUENCY = 2400MHz FREQUENCY = 1200MHz FREQUENCY = 580MHz FREQUENCY = 290MHz FREQUENCY = 100MHz –100 –110 –120 –130 –90 1870 1871 1872 1873 1874 1875 1876 1877 1878 1879 1880 –160 100 FREQUENCY (MHz) 1k 10k 100k 1M 10M OFFSET FREQUENCY (Hz) 图24. 10 MHz范围内的RF输出频谱 图27. 相位噪声性能与LO频率的关系，标称条件 0 –60 LOWER SIDEBAND –70 –80 PHASE NOISE (dBc/Hz) –20 CARRIER FEEDTHROUGH –40 SUPPRESSED SIDEBAND THIRD HARMONIC –70 –100 –110 –120 –130 –140 –150 –90 1825 1835 1845 1855 1865 1875 1885 1895 1905 1915 1925 –160 100 FREQUENCY (MHz) 图25. 100 MHz范围内的RF输出频谱 LO FREQUENCY = 2500MHz –90 –80 10465-026 RF OUTPUT (dBm) 7 –90 –150 –60 6 LO LO LO LO LO –80 –50 5 –140 10465-025 RF OUTPUT (dBm) CARRIER FEEDTHROUGH –50 –30 4 –80 LOWER SIDEBAND –40 –10 3 图26. 宽范围内的RF输出频谱 0 –30 2 FREQUENCY (MHz) 图23. 不同衰减设置下的输出回损与输出频率、电源和温度的关系 –20 1 10465-160 S22 (dB) –16 –20 3 × LO HARMONIC –20 10465-027 ATTENUATION = 0dB LO FREQUENCY = 100MHz 1k 10k 100k 1M 10M OFFSET FREQUENCY (Hz) 图28. 相位噪声性能与LO频率、电源和温度的关系 Rev. B | Page 16 of 48 10465-128 –14 LOWER SIDEBAND –60 –70 –70 –80 –80 –90 –100 –110 –120 –130 –110 –120 –130 –150 –150 1k 10k 100k 1M 10M 图29. 相位噪声性能分布，最差条件 –160 100 1k 10k 100k 1M 10M OFFSET FREQUENCY (Hz) 图32. 相位噪声性能与LO频率的关系，标称条件，窄环路带宽 0.50 –50 0.40 0.35 0.30 0.25 0.20 0.15 0.10 0.05 LO FREQUENCY (MHz) –80 –85 50 40 30 20 0.25 0.30 0.35 0.40 RMS JITTER (Degrees) 10465-034 10 0.20 +25°C 5V MAX SPUR +85°C 4.75V MAX SPUR +85°C 5.25V MAX SPUR –40°C 4.75V MAX SPUR –40°C 5.25V MAX SPUR REFERENCE SPURS AT 80MHz OFFSET PFD SPURS AT 40MHz OFFSET –60 –70 –80 –90 –100 –110 100 300 500 700 900 1100 1300 1500 1700 1900 2100 2300 2500 LO FREQUENCY (MHz) 图34. 相对于载波偏移10 MHz以上的杂散与LO频率、 电源和温度的关系 图31. 1 kHz至8 MHz积分带宽内的积分相位噪声分布， 1875 MHz和2310 MHz Rev. B | Page 17 of 48 10465-132 60 0.15 –75 –50 1875MHz 2310MHz 70 0 0.10 –70 图33. 积分边界杂散性能与LO频率、电源和温度的关系 SPURS > 10MHz OFFSET FREQUENCY (dBc) 80 –65 LO FREQUENCY (MHz) 图30. 1 kHz至8 MHz积分带宽内的积分相位噪声与 LO频率的关系，标称条件 90 –60 –90 100 300 500 700 900 1100 1300 1500 1700 1900 2100 2300 2500 10465-133 0 100 300 500 700 900 1100 1300 1500 1700 1900 2100 2300 2500 –55 10465-166 INTEGER BOUNDARY SPURS (dBc) 0.45 RMS JITTER (Degrees) –100 –140 OFFSET FREQUENCY (Hz) OCCURRENCE (%) –90 –140 –160 100 900MHz PHASE NOISE (dBc/Hz) 1800MHz PHASE NOISE (dBc/Hz) 2100MHz PHASE NOISE (dBc/Hz) 10465-168 PHASE NOISE (dBc/Hz) –60 10465-129 PHASE NOISE (dBc/Hz) ADRF6755 ADRF6755 1G 60 NOMINAL WORST CASE 100M 50 OCCURRENCE (%) 1M 100k ACQUISITION TO 100Hz 1k START OF ACQUISITION 100 10 LDET 1 TIME (µs) 30 20 10 NUMBER OF PFD CYCLES TO DECLARE LDET = 4096 0.1 –50 –30 –10 10 30 50 70 90 110 130 150 170 190 210 230 250 40 0 –1.0 –0.6 –0.4 –0.2 0 0.2 0.4 0.6 0.8 1.0 ATTENUATOR RELATIVE STEP ACCURACY (dB) 图35. 最差LO频率时的PLL频率建立时间，显示锁定检测 图38. 衰减器相对步长精度分布，标称条件和最差条件， LO > 300 MHz，所有衰减器步长 5 14 0 NOMINAL WORST CASE 12 –5 –10 10 OCCURRENCE (%) OUTPUT POWER (dBm) –0.8 10465-136 10k 10465-134 FREQUENCY ERROR (Hz) 10M –15 –20 –25 –30 8 6 4 –35 –40 2 图39. 全输出频率范围内衰减器相对步长精度分布， 标称条件和最差条件， LO > 300 MHz，所有衰减器步长 ATTENUATOR ABSOLUTE STEP ACCURACY (dB) 1.0 0.5 0 –0.5 –1.0 –1.5 100 300 500 700 900 1100 1300 1500 1700 1900 2100 2300 2500 LO FREQUENCY (MHz) 10465-138 ATTENUATOR RELATIVE STEP ACCURACY (dB) 图36. 不同增益代码的衰减器增益与LO频率的关系， 所有衰减器代码阶跃 图37. 所有衰减器步长的衰减器相对步长精度与LO频率的关系， 标称条件 Rev. B | Page 18 of 48 2 0 –2 –4 –6 –8 –10 100 300 500 700 900 1100 1300 1500 1700 1900 2100 2300 2500 LO FREQUENCY (MHz) 图40. 所有衰减器步长的衰减器绝对步长精度与 LO频率的关系，标称条件 10465-141 LO FREQUENCY (MHz) 0 –3.25 –2.25 –1.25 –0.25 0.75 1.75 2.75 –2.75 –1.75 –0.75 0.25 1.25 2.25 3.25 ATTENUATOR RELATIVE STEP ACCURACY ACROSS FULL OUTPUT FREQUENCY RANGE (dB) 10465-131 –50 100 300 500 700 900 1100 1300 1500 1700 1900 2100 2300 2500 10465-137 –45 ADRF6755 30 10 NOMINAL WORST CASE 9 8 SETTLING TIME (µs) OCCURRENCE (%) 25 20 15 10 7 6 5 4 3 2 5 10465-139 ATTENUATOR ABSOLUTE STEP ACCURACY (dB) 5 10 15 20 25 30 35 40 45 50 STARTING ATTENUATOR STEP 2.0 20 1.5 18 16 SETTLING TIME (µs) 1.0 0.5 0 –0.5 –1.0 14 12 10 8 6 4 –1.5 LO FREQUENCY (MHz) 0 图42. 所有衰减器步长下任意40 MHz的增益平坦度与 LO频率的关系，标称条件 18 8 16 7 14 6 5 4 3 35 40 45 50 STARTING ATTENUATOR STEP 图43. 小步长(1 dB至6 dB)下衰减器0.2 dB建立时间，标称条件 0 10465-163 30 35 40 45 50 6 2 25 30 8 1 20 25 10 4 15 20 12 2 10 15 0 5 10 15 20 25 30 35 STARTING ATTENUATOR STEP 40 45 50 10465-164 SETTLING TIME (µs) 9 5 10 图45. 大步长(7 dB至47 dB)下衰减器0.2 dB建立时间，标称条件 20 0 5 STARTING ATTENUATOR STEP 10 0 0 10465-161 2 –2.0 100 300 500 700 900 1100 1300 1500 1700 1900 2100 2300 2500 10465-145 GAIN FLATNEES IN ANY 40MHz (dB) 0 图44. 小步长(1 dB至6 dB)下衰减器0.5 dB建立时间，标称条件 图41. 衰减器绝对步长精度分布，标称条件和最差条件， LO > 300 MHz，所有衰减器步长 SETTLING TIME (µs) 0 10465-162 1 0 –5.0 –4.6 –4.2 –3.8 –3.4 –3.0 –2.6 –2.2 –1.8 –1.4 –1.0 –0.6 –0.2 0.2 图46. 大步长(7 dB至47 dB)下衰减器0.5 dB建立时间，标称条件 Rev. B | Page 19 of 48 ADRF6755 80 40 OCCURRENCE (%) 70 60 50 40 30 35 30 25 20 15 20 10 10 5 0 0.5 1.0 1.5 2.0 2.5 3.0 3.5 4.0 4.5 5.0 ATTENUATOR SETTLING TIME (µs) 0 10465-146 0 6 9 12 15 18 21 24 27 30 33 8 0 –10 OUTPUT POWER (dBm) OCCURRENCE (%) 80 3 图50. 最差大步长(47 dB至0 dB)下衰减器0.2 dB和 0.5 dB建立时间分布，标称条件和最差条件 NOMINAL SETTLING TIME TO 0.2dB WORST CASE SETTLING TIME TO 0.2dB NOMINAL SETTLING TIME TO 0.5dB WORST CASE SETTLING TIME TO 0.5dB 90 0 ATTENUATOR SETTLING TIME (µs) 图47. 典型小步长下衰减器0.2 dB和0.5 dB建立时间分布， 标称条件和最差条件 100 NOMINAL SETTLING TIME TO 0.2dB WORST CASE SETTLING TIME TO 0.2dB NOMINAL SETTLING TIME TO 0.5dB WORST CASE SETTLING TIME TO 0.5dB 45 10465-149 90 OCCURRENCE (%) 50 NOMINAL SETTLING TIME TO 0.2dB WORST CASE SETTLING TIME TO 0.2dB NOMINAL SETTLING TIME TO 0.5dB WORST CASE SETTLING TIME TO 0.5dB 10465-144 100 70 60 50 40 30 –20 TURN-ON = 180ns –30 TURN-OFF= 350ns –40 –50 20 –60 10 TXDIS 0 3 6 9 12 15 18 21 24 ATTENUATOR SETTLING TIME (µs) 10465-147 0 图48. 最差小步长(36 dB至42 dB)下衰减器0.2 dB和 0.5 dB建立时间分布，标称条件和最差条件 100 70 60 50 40 30 20 10 0 0 3 6 9 12 15 18 21 ATTENUATOR SETTLING TIME (µs) 10465-148 OCCURRENCE (%) 80 0 1 2 3 4 5 6 7 TXDIS SETTLING TIME (µs) 图51. 最差电源和温度下的TXDIS建立时间 NOMINAL SETTLING TIME TO 0.2dB WORST CASE SETTLING TIME TO 0.2dB NOMINAL SETTLING TIME TO 0.5dB WORST CASE SETTLING TIME TO 0.5dB 90 –70 图49. 典型大步长下衰减器0.2 dB和0.5 dB建立时间分布， 标称条件和最差条件 Rev. B | Page 20 of 48 ADRF6755 概述 FROM REFIN PIN ADRF6755器件可以分为以下几个基本构建模块： • • • • • ×2 DOUBLER 5-BIT R-DIVIDER ÷2 TO PFD 10465-053 工作原理 图53. 参考输入路径 PLL频率合成器和VCO 正交调制器 衰减器 电压调节器 I2C/SPI接口 PFD频率公式如下 fPFD = fREFIN × [(1 + D)/(R × (1 + T))] (1) 其中： fREFIN为参考输入频率； D为倍频器位； R为二进制5位可编程参考分频器的编程分频比(1至32)； 以下部分将详细介绍各个模块。 PLL频率合成器和VCO T为R/2分频器设置位(CR10[6] = 0或1)。 概述 锁相环(PLL)包括一个25位固定模数的小数N分频频率合成 器，整个频率范围内的频率分辨率小于1 Hz。它还有一个集 成电压控制振荡器(VCO)，其基波输出频率范围为2310 MHz至 4800 MHz。一个RF分频器(由寄存器CR28的位[2:0]控制)将本 振(LO)频率范围的下限扩展到100 MHz。寄存器CR28的详 情参见表6。 如果不需要分频，建议设置CR5[4] = 0以禁用5位R分频器和 2分频。如果需要偶数分频，请设置CR5[4] = 1且CR10[6] = 1 以使能2分频，并在5位R分频器中实现剩下的分频。如果 需要奇数分频，请设置CR5[4] = 1，在5位R分频器中实现所 有分频。 参考输入部分 RF小数N分频器可以在PLL反馈路径中提供一个23至4095 的 分 频 比 。 小 数 N分 频 器 与 LO频 率 的 关 系 参 见 “INT与 FRAC的关系”部分所述。 参考输入级如图52所示。SW1和SW2为常闭开关。SW3常 开。启动关断程序后，SW3闭合，SW1和SW2断开，确保 关断期间REFIN引脚无负载。 100kΩ SW1 SW3 NC LO频率公式如下 TO R-DIVIDER LO = fPFD × (INT + (FRAC/225))/2RFDIV 图52. 参考输入级 参考输入路径 片内参考倍频器可以使输入参考信号频率加倍，这可用于 提高PFD比较频率。提高PFD频率可改善系统的噪声性能。 PFD频率加倍一般可使带内相位噪声性能改善最多3 dBc/Hz。 利用5位R分频器，可以细分输入参考频率(REFIN)以产生 PFD的参考时钟。分频比可以为1至32。 参考输入路径还有一个额外的2分频(÷2)功能，可进一步细 分频率。 (2) 其中： LO为本振频率； fPFD为PFD频率； INT为所需分频系数的整数部分，由CR6和CR7寄存器控制； FRAC为所需分频系数的小数部分，由CR0至CR3寄存器 控制； RFDIV为寄存器CR28位[2:0]的设置，控制位于PLL输出端 的分频器的设置。 RF N-DIVIDER FROM VCO OUTPUT DIVIDERS N = INT + FRAC/225 TO PFD N-COUNTER THIRD-ORDER FRACTIONAL INTERPOLATOR INT REG FRAC VALUE 图54. RF小数N分频器 Rev. B | Page 21 of 48 10465-054 BUFFER 10465-052 SW2 REFIN NC INT与FRAC的关系 利用整数(INT)和小数(FRAC)值，可以产生间隔为鉴频鉴 相器(PFD)频率的分数的输出频率。更多信息参见“示例 ——更改LO频率”部分。 POWER-DOWN CONTROL NC RF小数N分频器 ADRF6755 鉴频鉴相器(PFD)和电荷泵 2.5 PFD接受R分频器和N计数器的输入，产生与二者的相位和 频率差成比例的输出(简化原理图见图55)。PFD内置一个 固定延迟元件，用来设置反冲防回差脉冲宽度，确保PFD 传递函数无死区。 2.3 HI +IN D1 Q1 1.9 VTUNE (V) UP 2.1 1.7 1.5 1.3 U1 1.1 CLR1 0.9 U3 CHARGE PUMP CP 0.5 100 300 500 700 900 1100 1300 1500 1700 1900 2100 2300 2500 LO FREQUENCY (MHz) 10465-157 0.7 DELAY 图56. VTUNE 与LO频率的关系 CLR2 DOWN D2 Q2 10465-055 U2 –IN 图55. PFD简化原理图 锁定检测(LDET) LDET(引脚44)指示PLL是否实现了误差频率小于100 Hz的锁 定。写入寄存器CR0时，新的PLL采集周期开始，LDET信 号变为低电平。实现锁定时，此信号变为高电平。 VTUNE在频段内和频段间变化时，VCO的KVCO随之变化。 图57显 示 了 K VC O 在 整 个 频 率 范 围 内 的 变 化 情 况 。 利 用 ADISimPLL™计算环路滤波器带宽和个别环路滤波器元件 时，可以使用图57。ADISimPLL是ADI公司开发的一种仿 真器，用来辅助PLL设计，特别是环路滤波器的设计。根 据一组特定的输入条件，它能算出相位噪声、积分相位噪 声 、 采 集 时 间 等 参 数 。 欲 下 载 ADISimPLL， 请 访 问 ： www.analog.com/adisimpll。 电压控制振荡器(VCO) 图56所示为VTUNE与LO频率的扫描关系图，显示了100 MHz至 2,400 MHz的LO频率范围时三个VCO的重叠和各VCO内的多 个重叠频段。注意，图56包括利用RFDIV对VCO基频进一 步分频的情况；因此，在完整LO频率范围内，各VCO用于 多种种不同的情况。三个16频段VCO和一个RFDIV可以覆 盖很宽的频率范围，VCO灵敏度(KVCO)无需非常高，相位 噪声和杂散性能也不会变差。 40 30 KVCO (MHz/V) ADRF6755中的VCO内核由三个独立的VCO组成，各VCO 具有16个重叠频段，这种48频段配置使得VCO频率范围达 到2310 MHz至4800 MHz。三个VCO由一个可编程分频器 (RFDIV，受寄存器CR28的位[2:0]控制)分频。此分频器提供 1、2、4、8和16的分频比，从而提供144.375 MHz (2310 MHz/16) 至4800 MHz (4800 MHz/1)的频率范围。然后，至调制器的 路径中的2分频正交电路提供100 MHz至2400 MHz的完整LO 频率范围。 20 10 0 100 300 500 700 900 1100 1300 1500 1700 1900 2100 2300 2500 LO FREQUENCY (MHz) 10465-158 HI 图57. KVCO 与LO频率的关系 自动校准 寄存器CR0更新时，VCO和频段选择电路会自动选择正确 的VCO和频段，这称为自动校准。自动校准时间由寄存器 CR25设置。 自动校准时间 = (BSCDIV × 28)/PFD (3) 其中： BSCDIV = 寄存器CR25的位[7:0]； PFD = PFD频率； 当PFD频率为40 MHz且BSCDIV为100时，自动校准时间 为70 μs。 Rev. B | Page 22 of 48 ADRF6755 注意，PFD频率改变时，必须重新计算BSCDIV。建议自动 校准时间设置为70 μs。在此时间内，VCO VTUNE与环路滤波 器的输出断开，连接到内部基准电压。图58所示为典型的 频率采集曲线。 1G 100M FREQUENCY ERROR (Hz) 设置正确的LO频率包括两个步骤。用户必须根据所需的 LO频率和PFD频率计算RFDIV值和PLL所需的N分频比。 1. 根据下面的查找表(表6)计算用来设置寄存器CR28位 [2:0]和CR27位4的RFDIV值。 表6. RFDIV查找表 10M 1M AUTOCAL TIME (µs) 100k 10k ACQUISITION TO 100Hz 1k 100 10 LO频率(MHz) RFDIVIDER CR28[2:0] = RFDIV CR27[4] 1155 < LO < 2400 577.5 < LO ≤ 1155 288.75 < LO ≤ 577.5 144.375 < LO ≤ 288.75 100 < LO ≤ 144.375 1分频 2分频 4分频 8分频 8分频 000 001 010 011 100 1 0 0 0 0 2. 利用下式计算N分频器的值： 0 25 50 75 100 125 150 175 200 225 250 TIME (µs) 10465-156 1 0.1 设置正确的LO频率 图58. PLL采集 自动校准完成后，恢复正常PLL操作，一般在170 μs内采集 到频率误差在100 Hz内的正确频率。对于最大100 kHz/2RFDIV 的累积步进，可以通过设置寄存器CR24的位0为1来关闭自 动校准。这样就可以在无自动校准的情况下进行100 kHz或 以下(RFDIV = ÷1时为100 kHz，RFDIV = ÷2时为50 kHz，依 此类推)的累积PLL采集，显著缩短采集时间(参见图59)。 1M N = (2RFDIV × LO)/fPFD 其中： N为N分频值； RFDIV为寄存器CR28位[2:0]的设置； LO为本振频率； fPFD为PFD频率； 此公式是公式2的不同表达形式。 设置正确的LO频率示例 假设PFD频率为40 MHz，所需的LO频率为1875 MHz。 从表6得知，2RFDIV = 1 (RFDIV = 0) N = (1 × 1875 × 106)/(40 × 106) = 46.875 N分频值由整数(INT)部分和小数(FRAC)部分组成，如下式 所示： 10k N = INT + FRAC/225 1k 10 0 50 100 (5) INT = 46，FRAC = 29,360,128 ACQUISITION TO 100Hz 100 150 TIME (µs) 图59. 无自动校准的PLL采集(100 kHz步进) 200 10465-159 FREQUENCY ERROR (Hz) 100k 1 (4) 然后必须根据寄存器映射设置相应的寄存器。设置寄存器 的顺序很重要。写入CR0会启动一个PLL采集周期。如果 设置的LO频率要求改变CR27[4]的值(参见表6)，则CR27应 是最后设置的寄存器，之前是CR0。如果设置的LO频率不 要求改变CR27[4]的值，可以不写入CR27，此时CR0应是 最后设置的寄存器。 Rev. B | Page 23 of 48 ADRF6755 正交调制器 入基带信号看到的主要输入阻抗，从而确保输入电路看到 的输入阻抗在基带带宽内保持平坦。图62所示为典型配置。 图 60给 出 了 ADRF6755正 交 调 制 器 电 路 的 基 本 框 图 。 VCO/RFDIVIDER产生2× LO频率的信号，然后分频为LO频 率的信号。此信号然后分离成同相和正交分量，以提供驱 动混频器的LO信号。 CURRENT OUTPUT DAC (EXAMPLE: AD9779) ADRF6755 OUT1_P IBB 50Ω V-TO-I 50Ω IBB IBB LOWPASS FILTER 100Ω OUT1_N IBB OUT2_N QBB 50Ω RFOUT TO ATTENUATOR QUAD PHASE SPLITTER ÷2 RF DIVIDER VCO 50Ω 图60. 正交调制器框图 I和Q基带输入信号通过V-I级转换为电流，然后驱动两个 混频器。这些混频器的输出合并后送至单端输出，此单端 输出然后送至衰减器，最后送至外部RFOUT信号引脚。 基带输入 基带输入QBB、QBB、IBB和IBB必须通过差分源驱动。标 称驱动电平0.9 V p-p差分(每个引脚450 mV p-p)应偏置500 mV DC的共模电平。 要设置基带输入的直流偏置电平，请参阅图61。AD9779各 输出端的平均输出电流为10 mA。10 mA电流流经各50 Ω接 地电阻，从而在各基带输入端产生所需的500 mV直流偏置。 ADRF6755 50Ω IBB OUT2_N QBB 50Ω 10465-061 50Ω QBB 另一个考虑是，四路基带输入各自都会流出240 μA的电流。 设置500 mV的直流偏置时，必须考虑此电流。在基于图61 的初始例子中，240 μA电流流经50 Ω电阻会引起12 mV的 误差。ADI公司建议直流偏置的精度应在500 mV ± 25 mV。 另外，此240 μA电流应通过一个直流路径流至地，这点也很 重要。 优化 载波馈通消除 载波馈通源于各差分基带输入的P输入与N输入之间的直流 偏移。一般情况下，这些输入设置大约500 mV的直流偏置。 IBB OUT1_N AD9779输出电流的摆幅为0 mA至20 mA。连接50 Ω电阻时， 交流电压摆幅为1 V p-p(单端)或2 V p-p(差分)。基带输入端的 100 Ω差分终端电阻具有限制此摆幅的作用，但不会改变 500 mV的直流偏置条件。驱动调制器时，使用低通滤波器 对DAC输出进行滤波，以便消除镜像。 采用下列优化技术，可以改善ADRF6755的载波馈通和边 带抑制性能，使其超过表1所示的规格。 50Ω OUT2_P QBB 图62. 典型基带输入配置 10465-060 QBB QBB OUT1_P 100Ω OUT2_P V-TO-I CURRENT OUTPUT DAC (EXAMPLE: AD9779) LOWPASS FILTER 10465-062 概述 图61. 建立基带输入的直流偏置电平 差分基带输入(QBB、QBB、IBB、和IBB)由PNP晶体管的 基极构成，具有约30 kΩ的高阻抗和约2 pF的并联电容。该 阻抗在1 MHz以下时约为30 kΩ，在更高频率时开始滚降。 建议在基带输入端连接一个100 Ω差分终端电阻，它将是输 然而，如果在I输入和/或Q输入的P输入与N输入之间引入 一个直流偏移，就会对载波馈通产生正影响或负影响。注 意，直流偏置电平仍然是500 mV(P和N平均电平)。I通道偏 移常常保持不变，改变Q通道偏移，直至获得最小载波馈 通。然后，保持新的Q通道偏移不变，调整I通道偏移，直 至实现新的最小值。这通常是在某一频率下进行，因此并 未针对完整频率范围进行优化。必须在不同频率下进行多 次优化，确保整个频率范围内载波馈通性能最佳。 Rev. B | Page 24 of 48 ADRF6755 要控制总线上的器件，必须遵循下列规则：主机通过建立 起始条件而启动数据传输；起始条件要求SDA发生高低转 换，同时SCL保持高电平。这表示随后将出现地址/数据 流。所有外设都对起始条件做出响应，并对接下来的8个 位(7位地址加R/W位)移位。这些位以MSB到LSB的方式传 输。在第9个时钟脉冲期间，能够识别所发送地址的外设 通过将数据线拉低来做出响应。这就是所谓应答位。所有 其它器件从总线退出，保持空闲状态。在空闲条件下，器 件监控SDA和SCL线，等待起始条件和正确的传输地址。 R/W位决定数据的方向。如果第一个字节的LSB为逻辑0， 则表示主机将信息写入外设，如果为逻辑1，则表示主机 将从外设读取信息。 边带抑制消除 边带抑制源于I通道与Q通道之间的相对增益和相对相位偏 移，可以通过调整这两个参数予以优化。仅调整一个参数 只能将边带抑制性能提高到某一点。为获得最佳边带抑制， 需要迭代调整相位和幅度。 衰减器 数字衰减器由6个衰减模块组成：1 dB、2 dB、4 dB、8 dB 模块和两个16 dB模块，各模块均独立控制。各衰减模块由场 效应晶体管(FET)开关和电阻组成，形成ð形或T形衰减器。 通过控制线控制FET开关的状态，就能将各衰减模块设置 为通过状态(0 dB)或衰减状态(1 dB至47 dB)。6个衰减模块 的各种组合可提供从0 dB到47 dB的衰减状态，增量为1 dB。 ADRF6755在总线上用作标准从机器件。SDA引脚(引脚29) 上的数据为8位，支持7位地址加R/W位。ADRF6755具有34 个子地址以支持用户访问内部寄存器；因此，它将第一个 字节解释器件地址，将第二个字节解释为起始子地址。它 支持自动递增模式，数据可以读出或写入起始子地址及后 续各地址，而无需手动寻址后续子地址。数据传输总是由 停止条件终止。用户也可以逐个访问任一子地址寄存器， 而无需更新所有寄存器。 电压调节器 电压调节器由VCC1(引脚11)提供的5 V电源供电，在引脚12 上产生3.3 V标称调节输出电压REGOUT，此引脚必须在IC外 部连接到VREG1至VREG6封装引脚。 调节器输出(REGOUT)应通过10 pF和220 μF电容的并联组合 去耦。220 μF电容是实现最佳性能的推荐值，用于去耦宽带 噪声，进而提高相位噪声性能。各VREGx引脚应具有如下 去耦电容：100 nF多层陶瓷电容和10 pF并联电容，二者均应 尽可能靠近受测器件(DUT)电源引脚。推荐使用X7R或X5R 电容。更多信息参见“评估板”部分。 数据传输过程中的任何阶段都可以检测停止和起始条件。 如果这些条件的置位打破了正常的读写操作顺序，则将造 成器件立即跳出到空闲状态。如果用户发送的子地址无 效，ADRF6755不会发送应答，而是直接返回到空闲状 态。不应答条件是指在第9个时钟脉冲期间，SDA线未被拉 低。写入和读取数据传输示例参见图64和图65，时序方案 参见图66，更详细时序图参见图2。 I2C接口 ADRF6755支持双线I2C兼容型串行总线驱动多个外设。串 行数据(SDA)和串行时钟(SCL)输入承载任何连接到总线的 器件之间的信息。每个从机都通过一个唯一的地址识别。 对于读操作和写操作，ADRF6755均有两个可能的7位从机 地址。7位从机地址的MSB设为1。从机地址的位A5由CS引 脚(引脚27)设置。从机地址的位[4:0]设为全0。从机地址由 一个8位字的7位MSB组成。该字的LSB设置读或写操作(见 图63)。逻辑1对应于读操作，逻辑0对应于写操作。 R/W CTRL 1 A5 MSB = 1 SET BY PIN 27 (CS) 0 0 0 0 0 X 0 = WR 1 = RD 图63. 从机地址配置 Rev. B | Page 25 of 48 10465-063 SLAVE ADDRESS[6:0] ADRF6755 SLAVE ADDR, LSB = 0 (WR) A(S) SUBADDR S = START BIT A(S) = ACKNOWLEDGE BY SLAVE A(S) DATA A(S) DATA A(S) P 10465-064 S P = STOP BIT 图64. I 2C写数据传输 SLAVE ADDR, LSB = 0 (WR) A(S) SUBADDR S = START BIT A(S) = ACKNOWLEDGE BY SLAVE A(S) S SLAVE ADDR, LSB = 1 (RD) A(S) DATA A(M) DATA A(M) P P = STOP BIT A(M) = NO ACKNOWLEDGE BY MASTER A(M) = ACKNOWLEDGE BY MASTER 10465-065 S 图65. I 2C读数据传输 START BIT SDA SLAVE ADDRESS A6 SUBADDRESS A5 A7 STOP BIT DATA A0 D7 D0 S WR SLAVE ADDR[4:0] ACK ACK SUBADDR[6:1] 图66. I 2C数据传输时序 Rev. B | Page 26 of 48 ACK DATA[6:1] P 10465-066 SCL ADRF6755 SPI串行接口功能 ADRF6755也支持SPI协议。该器件上电进入I C模式，但未 锁定此模式。要保持I2C模式，建议用户将CS线连接到3.3 V 或GND，从而禁用SPI模式。无法锁定I2C模式，但可以选 择并锁定SPI模式。 2 要选择并锁定SPI模式，必须向CS引脚发送3个脉冲，如图 67所示。锁定SPI模式后，在器件保持上电期间无法解除锁 定。要复位串行接口，必须关断器件然后再次上电。 串行接口选择 CS引脚控制I2C或SPI接口的选择。图67显示了锁定SPI模式 所需的选择过程。要利用SPI协议与器件通信，必须向CS 引脚发送3个脉冲。在第三个上升沿，器件选择并锁定SPI 协议。与大部分SPI标准相同，CS引脚在与器件进行SPI通 信期间必须保持低电平，在所有其它时间保持高电平。 CS (STARTING HIGH) A ADRF6755的SPI串行接口由CS、SDI (SDI/SDA)、CLK (CLK/ SCL)和SDO引脚组成。当串行时钟和数据线连接有多个器 件时，CS用于选择其中一个器件。CLK用于将数据输入和 输出器件。SDI引脚用于写入寄存器。SDO引脚是读取模 式的专用输出。该器件采用从机模式工作，并需要在CLK 引脚施加外部串行时钟。利用该串行接口，器件可以与所 提供串行时钟与串行数据同步的系统进行接口。 图68显示了对ADRF6755执行写操作的示例。利用一个24 位写入命令，数据在CLK的上升沿输入寄存器。前8位表示 写入命令(0xD4)，其后8位是寄存器地址，最后8位是要写 入特定寄存器的数据。图69显示了读操作的一个例子。此 例中，首先使用一个缩短的16位写入命令来选择要执行读 操作的寄存器，前8位表示写入命令(0xD4)，后8位表示特 定寄存器。然后，CS线第二次变为低电平，以便利用一个 16位读取命令从选定的寄存器检索数据，前8位表示读取 命令(0xD5)，后8位表示要读取的寄存器的内容。图3给出 了SPI读操作和写操作的时序。 B C SPI LOCKED ON THIRD RISING EDGE CS (STARTING LOW) A B SPI FRAMING EDGE C SPI LOCKED ON THIRD RISING EDGE 图67. 选择SPI协议 Rev. B | Page 27 of 48 SPI FRAMING EDGE 10465-067 SPI接口 ADRF6755 ••• CS ••• CLK SDI D7 D6 D5 START D4 D3 D2 D1 D0 D7 D6 D5 D4 WRITE COMMAND [0xD4] D3 D2 D1 ••• D0 REGISTER ADDRESS CS (CONTINUED) CLK (CONTINUED) D7 D6 D5 D4 D3 D2 D1 D0 10465-068 SDI (CONTINUED) STOP DATA BYTE 图68. SPI字节写入示例 ••• CS ••• CLK SDI D7 D6 D5 START D4 D3 D2 D1 D0 D7 D6 D5 D4 WRITE COMMAND [0xD4] D3 D2 D1 D0 ••• REGISTER ADDRESS CS SDI D7 D6 D5 D4 D3 D2 D1 D0 X X X X X X X X SDO X X X X X X X X D7 D6 D5 D4 D3 D2 D1 D0 START READ COMMAND [0xD5] DATA BYTE 图69. SPI字节读取示例 Rev. B | Page 28 of 48 STOP 10465-069 CLK ADRF6755 编程模式 参考输入路径 ADRF6755具有34个8位寄存器，允许对许多功能进行编程 控制。SPI和I2C接口均可用来对寄存器编程。接口和时序 的详细信息参见图63至图69。寄存器说明见表8至表28。 参考输入路径由参考倍频器、5位参考分频器和2分频功能 组成(参见图53)。倍频器通过寄存器CR10的位5设置。5位 分频器和2分频通过寄存器CR5的位4使能，分频比通过寄 存器CR10的位[4:0]设置。R/2分频器通过寄存器CR10的位6 设置。注意，这些寄存器是双缓冲型。 ADRF6755有多个设置采用双缓冲，包括FRAC值、INT 值、5位R分频器值、参考倍频器、R/2分频器、RFDIV值 和电荷泵电流设置。这意味着，该器件要使用任何双缓冲 设置的新值，必须发生两个事件。首先，通过写入适当的 寄存器，将新值锁存至器件中。然后，必须对寄存器CR0 执行一次新的写操作。写入寄存器CR0后，就会发生新的 PLL采集。 例如，更新小数值涉及到写入寄存器CR3、CR2、CR1和 CR0。首先应写入寄存器CR3，然后写入寄存器CR2和寄存 器CR1，最后写入寄存器CR0。新采集开始于写入寄存器 CR0之后。双缓冲确保了写入的位不会在写入寄存器CR0 前生效。 12位整数值 寄存器CR7和CR6设置反馈分频系数(N)的整数值(INT)，详 情参见公式5。INT值是一个12位数，MSB通过寄存器CR7 的位[3:0]设置，LSB通过寄存器CR6的位[7:0]设置。LO频 率设置如公式2所示。公式4是此公式的另一种情形，说明 了如何设置N分频器值。注意，这些寄存器是双缓冲型。 25位小数值 寄存器CR3至CR0设置反馈分频系数(N)的小数值(FRAC)， 详情参见公式5。FRAC值是一个25位数，MSB通过寄存器 CR3的位0设置，LSB通过寄存器CR0的位0设置。LO频率设 置如公式2所示。公式4是此公式的另一种情形，说明了如 何设置N分频器值。注意，这些寄存器是双缓冲型。 RFDIV值 RFDIV值取决于LO频率的值。RFDIV值可以从表6选择。 将所选的RFDIV值以及LO频率、PFD频率代入公式4，计 算正确的N分频器值。 电荷泵电流 寄存器CR9的位[7:4]用于指定电荷泵的电流。当RSET值为 4.7 kΩ时，最大电荷泵电流为5 mA。计算公式如下： ICPmax = 23.5/RSET 电荷泵电流具有从312.5 μA到5 mA的16种设置。对于应用解 决方案中指定的环路滤波器，5 mA的电荷泵电流(寄存器CR9 [7:4] = 0xF)提供100 kHz的带宽，这是推荐的环路带宽设置。 发射禁用控制(TXDIS) 发射禁用控制(TXDIS)用于禁用RF输出。一般情况下， TXDIS为低电平。置位(变为高电平)时，禁用RF输出。 TXDIS置位时，寄存器CR14用于控制哪些电路模块关断。 为了同时满足关断隔离功率要求和开启/关闭建立时间要求， 应将值0x80载入寄存器CR14。这样可以有效确保衰减器在 TXDIS置位时始终使能，即使其它电路被禁用。 关断/上电控制位 4个可编程上电和关断控制位如下： • 寄存器CR12的位2，PLL(包括VCO)的主电源控制位。此 位一般设置为默认值0，以允许PLL上电。 • 寄存器CR28的位4，控制RFDIVIDER。此位一般设置为 默认值0，以允许RFDIVIDER上电。 • 寄 存 器 CR27的 位 2， 控 制 LO监 控 输 出 LOMON和 LOMON。默认值为0，监控输出关断。将此位设为1时， 监控输出上电至四个选项中的一个：−6 dBm、−12 dBm、 −18 dBm或−24 dBm，具体由寄存器CR27的位[1:0]控制。 • 寄存器CR29的位0，控制正交调制器的电源。默认值为0， 调制器关断。写入1可以使调制器上电。 Rev. B | Page 29 of 48 ADRF6755 锁定检测(LDET) 锁定检测是通过设置寄存器CR23的位4为1来使能。锁定检 测电路基于对PFD的升/降脉冲的监控。随着采集的进行， 这些脉冲的宽度会缩短，直至小于目标宽度(由CR23[2]设 置)。此时，对后续PFD周期数的计数启动，升/降脉冲的 宽 度 仍 然 小 于 目 标 宽 度 。 当 此 计 数 达 到 目 标 计 数 (由 CR13[6]和CR23[3]设置)时，LDET设置。表7是声明LDET 的真值表。 表7. 声明LDET LDCount1 CR13[6] 0 0 1 1 LDCount0 CR23[3] 0 1 0 1 声明LDET所需的PFD周期数 2048 3072 4096 16,384 合适的设置取决于PFD频率和声明LDET所需的精度。 LDET设置不影响PLL的采集时间，只影响LDET变为高电 平的时间。 VCO自动校准 VCO利用自动校准技术选择正确的VCO和频段，如“自动 校准”部分所述。寄存器CR24的位0控制是否使能自动校准。 正常工作时，必须使能自动校准。然而，如果使用100 kHz/ 2RFDIV或更小的累积频率步进，可以将此位设为1以禁用自 动校准，然后写入寄存器CR0以启动新的采集。 衰减器 衰减器可以在0 dB到47 dB范围内以1 dB的步长进行设置， 由寄存器CR30的位[5:0]控制。 版本回读 芯片版本可以通过寄存器CR33回读。 Rev. B | Page 30 of 48 ADRF6755 寄存器映射 寄存器映射汇总 表8. 寄存器映射汇总 寄存器地址(十六进制) 0x00 0x01 0x02 0x03 0x04 0x05 0x06 0x07 0x08 0x09 0x0A 0x0B 0x0C 0x0D 0x0E 0x0F 0x10 0x11 0x12 0x13 0x14 0x15 0x16 0x17 0x18 0x19 0x1A 0x1B 0x1C 0x1D 0x1E 0x1F 0x20 0x21 寄存器名称 CR0 CR1 CR2 CR3 CR4 CR5 CR6 CR7 CR8 CR9 CR10 CR11 CR12 CR13 CR14 CR15 CR16 CR17 CR18 CR19 CR20 CR21 CR22 CR23 CR24 CR25 CR26 CR27 CR28 CR29 CR30 CR31 CR32 CR33 类型 读/写 读/写 读/写 读/写 读/写 读/写 读/写 读/写 读/写 读/写 读/写 读/写 读/写 读/写 读/写 读/写 读/写 读/写 读/写 读/写 读/写 读/写 读/写 读/写 读/写 读/写 读/写 读/写 读/写 读/写 读/写 只读 只读 只读 Rev. B | Page 31 of 48 描述 小数字4 小数字3 小数字2 小数字1 保留 5位参考分频器使能 整数字2 整数字1和MUXOUT控制 保留 电荷泵电流设置 参考频率控制 保留 PLL上电 锁定检测控制2 TXDIS控制 保留 保留 保留 保留 保留 保留 保留 保留 锁定检测控制1 自动校准 自动校准定时器 保留 LO监控输出和LO选择 LO选择 调制器 衰减器 保留 保留 版本代码 ADRF6755 寄存器位功能描述 表9. 寄存器CR0(地址0x00)小数字4 位 7 6 5 4 3 2 1 0 1 1 描述 小数字F7 小数字F6 小数字F5 小数字F4 小数字F3 小数字F2 小数字F1 小数字F0 (LSB) 双缓冲。写入寄存器CR0时加载。 表10. 寄存器CR1(地址0x01)小数字3 位 7 6 5 4 3 2 1 0 1 描述 小数字F15 小数字F14 小数字F13 小数字F12 小数字F11 小数字F10 小数字F9 小数字F8 表11. 寄存器CR2(地址0x02)小数字2 1 描述 小数字F23 小数字F22 小数字F21 小数字F20 小数字F19 小数字F18 小数字F17 小数字F16 表12. 寄存器CR3(地址0x03)小数字1 1 3 2 1 0 1 描述 置0 置0 置0 5位R分频器和2分频使能1 0 = 禁用5位R分频器和2分频(默认) 1 = 使能5位R分频器和2分频 置0 置0 置0 置0 双缓冲。写入寄存器CR0时加载。 表14. 寄存器CR6(地址0x06)整数字2 位 7 6 5 4 3 2 1 0 1 描述1 整数字N7 整数字N6 整数字N5 整数字N4 整数字N3 整数字N2 整数字N1 整数字N0 双缓冲。写入寄存器CR0时加载。 1 双缓冲。写入寄存器CR0时加载。 位 7 6 5 4 3 2 1 0 位 7 6 5 4 1 双缓冲。写入寄存器CR0时加载。 位 7 6 5 4 3 2 1 0 表13. 寄存器CR5(地址0x05)5位参考分频器使能 描述 置0 置0 置0 置0 置0 置1 置0 小数字F24 (MSB)1 表15. 寄存器CR7(地址0x07)整数字1和MUXOUT控制 位 [7:4] 3 2 1 0 1 描述 MUXOUT控制 0000 = 三态 0001 = 逻辑高电平 0010 = 逻辑低电平 1101 = 参考时钟/2 1110 = RF小数N分频器时钟/2 整数字N111 整数字N101 整数字N91 整数字N81 双缓冲。写入寄存器CR0时加载。 双缓冲。写入寄存器CR0时加载。 Rev. B | Page 32 of 48 ADRF6755 表16. 寄存器CR9(地址0x09)，电荷泵电流设置 表18. 寄存器CR12(地址0x0C)，PLL上电 位 [7:4] 位 7 6 5 4 3 2 3 2 1 0 1 描述 电荷泵电流1 0000 = 0.3125 mA(默认) 0001 = 0.63 mA 0010 = 0.94 mA 0011 = 1.25 mA 0100 = 1.57 mA 0101 = 1.88 mA 0110 = 2.19 mA 0111 = 2.50 mA 1000 = 2.81 mA 1001 = 3.13 mA 1010 = 3.44 mA 1011 = 3.75 mA 1100 = 4.06 mA 1101 = 4.38 mA 1110 = 4.69 mA 1111 = 5.00 mA 置0 置0 置0 置0 1 0 描述 置0 置0 置0 置1 置1 关断PLL 0 = PLL上电(默认) 1 = PLL关断 置0 置0 表19. 寄存器CR13(地址0x0D)，锁定检测控制2 位 7 6 5 4 3 2 1 0 描述 置1 LDCount1(参见表7) 置1 置0 置1 置0 置0 置0 双缓冲。写入寄存器CR0时加载。 表20. 寄存器CR14(地址0x0E)，TXDIS控制 表17. 寄存器CR10(地址0x0A)，参考频率控制 位 7 6 5 [4:0] 1 描述 置01 R/2分频器设置1 0 = 旁路R/2分频器(默认) 1 = 选择R/2分频器 参考倍频器(R倍频器)使能1 0 = 禁用倍频器(默认) 1 = 使能倍频器 5位R分频器设置1 00000 = 32分频(默认) 00001 = 1分频 00010 = 2分频 … 11110 = 30分频 11111 = 31分频 双缓冲。写入寄存器CR0时加载。 位 7 6 5 4 3 2 1 0 描述 TXDIS_LOCLK 0 = LO时钟一直运行 1 = TXDIS为1时停止LO 置0 置0 置0 置0 置0 置0 置0 表21. 寄存器CR23(地址0x17)，锁定检测控制1 位 7 6 5 4 3 2 1 0 Rev. B | Page 33 of 48 描述 置0 置1 置1 锁定检测使能 0 = 锁定检测禁用(默认) 1 = 锁定检测使能 锁定检测升/降计数，LDCount0(参见表7) 锁定检测精度 0 = 低、粗(10 ns) 1 = 高、精(6 ns) 置0 置0 ADRF6755 表22. 寄存器CR24(地址0x18)，自动校准 表26. 寄存器CR29(地址0x1D)，调制器 位 7 6 5 4 3 2 1 0 位 7 6 5 4 3 2 1 0 描述 置0 置0 置0 置1 置1 置0 置0 禁用自动校准 0 = 使能自动校准(默认) 1 = 禁用自动校准 描述 置1 置0 置0 置0 置0 置0 置0 调制器上电 0 = 关断(默认) 1 = 上电 表23. 寄存器CR25(地址0x19)，自动校准定时器 表27. 寄存器CR30(地址0x1E)，衰减器 位 [7:0] 位 7 6 [5:0] 描述 自动校准定时器 表24. 寄存器CR27(地址0x1B)，LO监控输出和LO选择 位 7 6 5 4 3 2 [1:0] 描述 置0 置0 置0 频率范围；根据表6设置 置0 LO监控输出上电 0 = 关断(默认) 1 = 上电 驱动50 Ω的监控输出电源 00 = −24 dBm(默认) 01 = −18 dBm 10 = −12 dBm 11 = −6 dBm 表25. 寄存器CR28(地址0x1C)，LO选择 位 7 6 5 4 3 [2:0] 1 描述 置0 置0 置0 关断RFDIVIDER 0 = 上电(默认) 1 = 关断 置1 RFDIV1，根据表6设置 描述 置0 置0 衰减器A5至衰减器A0 000000 = 0 dB 000001 = 1 dB 000010 = 2 dB … 011111 = 31 dB 110000 = 32 dB 110001 = 33 dB … 111101 = 45 dB 111110 = 46 dB 111111 = 47 dB 表28. 寄存器CR33(地址0x21)，版本代码1 位 [7:0] 1 描述 版本代码 只读寄存器。 双缓冲。写入寄存器CR0时加载。 Rev. B | Page 34 of 48 ADRF6755 建议上电序列 初始寄存器写序列 器件通电后，应执行如下的初始寄存器写序列。注意，寄 存器CR33、CR32和CR31为只读寄存器。还应注意，所有 可写寄存器都应在上电时写入。有关所有寄存器的详细信 息，参见“寄存器映射”部分。 1. 2. 3. 4. 5. 6. 7. 8. 9. 10. 11. 12. 13. 14. 15. 16. 17. 18. 19. 20. 21. 将0x00写入寄存器CR30。衰减器增益设置为0 dB。 将0x80写入寄存器CR29。调制器关断。调制器默认 关断，确保PLL进行第一次采集时RF输出上没有杂散 信号。调制器只应在PLL锁定时上电。 将0x0X写入寄存器CR28。RFDIV取决于要使用的LO 频率值，应根据表6设置。注意，寄存器CR28的位3 设为1。 将0xX0写入寄存器CR27。位4取决于要使用的LO频率， 应根据表6设置。 将0x00写入寄存器CR26。保留寄存器。 将0x64写入寄存器CR25，自动校准定时器。此设置适 用于PFD = 40 MHz。对于其它PFD，参见“VCO自动校 准”部分中的公式3。 将0x18写入寄存器CR24。使能自动校准。 将0x70写入寄存器CR23。使能锁定检测器并选择推荐 的锁定检测时序。此设置适用于PFD = 40 MHz。对于 其它PFD，参见“编程模式”部分中的“锁定检测(LDET)”。 将0x80写入寄存器CR22。保留寄存器。 将0x00写入寄存器CR21。保留寄存器。 将0x00写入寄存器CR20。保留寄存器。 将0x80写入寄存器CR19。保留寄存器。 将0x60写入寄存器CR18。保留寄存器。 将0x00写入寄存器CR17。保留寄存器。 将0x00写入寄存器CR16。保留寄存器。 将0x00写入寄存器CR15。保留寄存器。 将0x80写入寄存器CR14。TXDIS = 1时停止LO。 将0xE8写入寄存器CR13。此设置适用于PFD = 40 MHz。 对于其它PFD，参见“编程模式”部分中的“锁定检测 (LDET)”。 将0x18写入寄存器CR12。PLL上电。 将0x00写入寄存器CR11。保留寄存器。 写入寄存器CR10。参见“参考输入路径”部分，特别是 公式1。 22. 将0xF0写入寄存器CR9。对于推荐的环路滤波器元件 值、RSET = 4.7 kΩ(如图70所示)和100 kHz的环路带宽， 电荷泵电流设为5 mA。 23. 将0x00写入寄存器CR8。保留寄存器。 24. 将0x0X写入寄存器CR7。根据“工作原理”部分的公式2 设置。此外应将MUXOUT引脚设置为三态。 25. 将0xXX写入寄存器CR6。根据“工作原理”部分的公式2 设置。 26. 写入寄存器CR5。参见“参考输入路径”部分，特别是公 式1。 27. 将0x01写入寄存器CR4。保留寄存器。 28. 将0000010X(二进制)写入寄存器CR3。根据“工作原理” 部分的公式2设置。 29. 将0xXX写入寄存器CR2。根据“工作原理”部分的公式2 设置。 30. 将0xXX写入寄存器CR1。根据“工作原理”部分的公式2 设置。 31. 将0xXX写入寄存器CR0。根据“工作原理”部分的公式2 设置。为使所有双缓冲位写操作生效，寄存器CR0必 须是最后写入的寄存器。 32. 写入寄存器CR27，根据表6设置位4。 33. 监控LDET输出或等待170 μs，确保PLL锁定。 34. 将0x81写入寄存器CR29。调制器上电。写入寄存器 CR29后不需要写入寄存器CR0，因为它不是双缓冲寄 存器。 示例—更改LO频率 下面是说明初始化序列后如何更改LO频率的一个例子。 PLL锁定到2000 MHz，条件如下： • fPFD = 40 MHz(假定) • 分频比N = 50；因此，INT = 50(十进制)，FRAC = 0 • RFDIVIDER = 1分频。参见表6。 寄存器CR28[2:0] = 000 寄存器CR27[4] = 1 INT寄存器包含下列值：寄存器CR7 = 0x00，寄存器CR6 = 0x32 FRAC寄存器包含下列值：寄存器CR3 = 0x04，寄存器CR2 = 0x00，寄存器CR1 = 0x00，寄存器CR0 = 0x00 Rev. B | Page 35 of 48 ADRF6755 要将LO频率更改为925 MHz， • fPFD = 40 MHz(假定) • 分频比N = 46.25；因此，INT = 46(十进制)，FRAC = 8,388,608 • RFDIVIDER = 2分频。参见表6。 FRAC寄存器包含下列值：寄存器CR3 = 0x04，寄存器CR2 = 0x80，寄存器CR1 = 0x00，寄存器CR0 = 0x00 注意，在此序列中，寄存器CR27应是最后写入的寄存器， 之前是CR0。写入寄存器CR0会导致所有双缓冲寄存器更 新，包括INT、FRAC和RFDIV寄存器，并开始新的PLL采集。 寄存器CR28[2:0] = 001 寄存器CR27[4] = 0 INT寄存器包含下列值：寄存器CR7 = 0x00，寄存器CR6 = 0x2E Rev. B | Page 36 of 48 ADRF6755 评估板 概述 SPI接口 EVAL-ADRF6755SDZ评 估 板 设 计 用 于 帮 助 用 户 评 估 ADRF6755的性能。它包含以下部分： SPI接口由附加SPD-S板提供。它必须与ADRF6755评估板 一同订购。系统演示平台(SDP)是一个硬件和软件平台， 提供PC与ADI产品以及需要数字控制和/或回读的系统之间 的通信途径(参见图71)。 • 集成小数N分频PLL和VCO的I/Q调制器 • 用 于 连 接 标 准 USB接 口 板 (SPD-S)的 连 接 器 ， 必 须 与 EVAL-ADRF6755SDZ板一同订购。 • 用于基带输入的直流偏置和滤波电路 • 低通环路滤波器电路 • 80 MHz参考时钟 • 监控LOMON输出的电路 • 用于电源和RF输出的SMA连接器 SDP-S控制板通过USB 2.0连接到PC，并通过一个小尺寸120 引脚连接器连接到ADRF6755评估板。SDP-S(仅串行接口) 是一款低成本、小尺寸SDP控制板。 基带输入 评估板附带相关的驱动软件，以便用户能够对ADRF6755 轻松编程。 I和Q基带输入对由SMA输入(J2至J5)服务，以便能直接通 过外部发生器或DAC板驱动，二者还可以提供所需的直流 偏置。还有一个对基带输入进行滤波的选项，不过滤波可 能不需要，具体取决于基带源的质量。 硬件说明 环路滤波器 欲了解更多信息，参见图70的电路图。 电荷泵输出端有一个四阶环路滤波器；为了充分滤除N分 频器所用Σ-Δ调制器的噪声，必须使用该滤波器。电荷泵 电流设置为5 mA值且使用片内VCO时，环路带宽约为100 kHz， 相位裕量为55°。环路滤波器中建议使用C0G电容，因为它 们的电介质吸收很低，而这是实现快速精确的建立时间所 必需的。使用非C0G电容可能导致建立时间瞬变中出现长 尾现象。 电源 一个外部5 V电源(DUT +5 V (J14))驱动片内3.3 V调节器和正 交调制器。 调节器向片内VREG1至VREG6引脚提供3.3 V电源。这些引 脚为PLL电路供电。 外部参考时钟发生器应通过3.3 V电源驱动。此电源应通过SMA 连接器(OSC +V (J15))连接。 建议电源去耦 外部DUT +5 V电源由一个10 μF电容初步去耦，然后由100 nF 和10 pF电容的并联组合进一步去耦，后两个电容应尽可能 靠近DUT放置，以便实现良好的本地去耦。调节器输出应 通过10 pF和220 μF电容的并联组合去耦。220 μF电容去耦宽 带噪声，进而提高相位噪声性能，有助于实现最佳性能。 使用尺寸C 220 μF电容以使面积最小。在每个VREGx引脚上 放置100 nF和10 pF电容的并联组合，应尽可能靠近这些引 脚。这些电容的阻抗应很低，并且在较宽频率范围内保持 稳定。表贴多层陶瓷芯片(MLCC) II类电容提供非常低的ESL 和ESR，有助于高效去耦电源噪声。此类电容还具有良好 的温度稳定性和老化特性。 参考输入 参考输入可以通过80 MHz Jauch时钟发生器提供，或通过连 接器REFIN (J7)所连的外部时钟提供。PFD输入的参考范围 为10 MHz至40 MHz；如果使用80 MHz时钟发生器，应使用 片内5位参考分频器或2分频器，将PFD频率设置为40 MHz， 从而优化相位噪声性能。 LOMON输出 这些引脚是差分LO监控输出，提供内部LO频率的副本(1× LO)。 50 Ω负载的单端功率可以设置为−24 dBm、−18 dBm、−12 dBm 或−6 dBm。这些开集输出必须端接到3.3 V。由于两路输出 都必须端接50 Ω，因此提供了两个选项来端接到3.3 V：利用 板上50 Ω电阻和通过串联电感(或铁氧体磁珠)；对于后一选 项，50 Ω端接电阻通过测量仪器确定。如果不使用，这些输 出应连接到REGOUT。 容值也会随着所施加的偏置电压而变化。外壳尺寸较大的 电容，其容值随所施加偏置电压的变化较小，ESR也较 低，但ESL较高。0603尺寸电容提供良好的折中。X5R和 X7R电容就是此类电容的例子，建议用于去耦。 Rev. B | Page 37 of 48 ADRF6755 CCOMPx引脚 锁定检测(LDET) CCOMPx是内部补偿节点，必须用一个100 nF电容去耦至地。 锁定检测是CMOS输出，表示PLL的状态。高电平表示已 锁定，低电平表示失去锁定。 MUXOUT MUXOUT是测试输出，可以监控不同的内部节点。它是一 个CMOS输出级，无需端接。 TXDIS 此输入禁用RF输出。它可以通过外部激励驱动，或者简单 地通过跳线J18接高电平或低电平。 RF输出(RFOUT) RFOUT (J12)是ADRF6755的RF输出。 Rev. B | Page 38 of 48 ADRF6755 10465-071 图70. 应用电路原理图 Rev. B | Page 39 of 48 10465-078 ADRF6755 图71. 应用电路原理图—SDP-S Rev. B | Page 40 of 48 ADRF6755 PCB布局图 10465-072 贴片 10465-073 图72. 评估板，顶端贴片 图73. 评估板，底端贴片 Rev. B | Page 41 of 48 ADRF6755 10465-074 PCB各层信息 10465-075 图74. 评估板，顶端—第一层 图75. 评估板，底端—第四层 Rev. B | Page 42 of 48 10465-076 ADRF6755 10465-077 图76. 评估板，接地—第二层 图77. 评估板，电源—第三层 Rev. B | Page 43 of 48 ADRF6755 物料清单 表29. 材料清单 数量 1 1 1 2 12 14 1 4 1 1 2 2 3 11 2 2 2 5 2 1 2 1 2 3 4 3 2 1 1 索引标识符 DUT Y2 CONN1 C1、C21 C4, C6, C8, C10, C12, C14, C16, C18, C19, C48, C53, C55 C5, C7, C9, C11, C13, C15, C17, C22, C47, C49至C52, C54 C20 C30至C33 C26 C24 C23、C25 C38、C39 C44、C46、C57 J2至J5, J7, J10至J12, J14, J15, TXDIS J18, J21 L1、L2 L3、L4 R6至R9、R36 R10、R11 R13 R12、R16 R15 R62 R35、R44、R45 R48至R51 R59至R61 R63、R64 D1 U1 描述 ADRF6755，56引脚8 mm × 8 mm LFCSP 晶振，80 MHz 连接器，FX8-120S-SV(21) 电容，10 μF，25 V，钽，TAJ-C 电容，10 pF，50 V，陶瓷，C0G，0402 制造厂商 ADI公司 Jauch Hirose AVX Murata 产品型号 ADRF6755ACPZ O 80.0-JO75-B-3.3-2-T1 FEC 1324660 FEC 197518 FEC 8819564 电容，100 nF，25 V，X7R，陶瓷，0603 AVX FEC 317287 电容，220 μF，6.3 V，钽，尺寸C 电容间隔，0402(不安装) 电容，1.2 nF，50 V，C0G，陶瓷，0603 电容，47 nF，50 V，C0G，陶瓷，1206 电容，560 pF，50 V，NP0，陶瓷，0603 电容，1 nF，50 V，C0G，陶瓷，0402 电容，100 pF，50 V，C0G，陶瓷，0402 SMA末端装接连接器 跳线，3引脚加分流 电感，20 nH，0402，5% 电感，10 μH，0805，LQM系列 电阻，0 Ω，1/16 W，1%，0402 电阻，0402，间隔(不安装) 电阻，4.7 kΩ，1/10 W，1%，0603 电阻，160 Ω，1/16 W，1%，0603 电阻，150 Ω，1/16 W，1%，0603 电阻，0603，间隔(不安装) 电阻，51 Ω，1/16 W，5%，0402 电阻，330 Ω，1/10 W，5%，0805 电阻，100 Ω，1/10 W，5%，0805 电阻，100 kΩ，1/16 W，1%，0603 LED，红色，0805，1.8 V，低电流 IC 24LC32A-I/MS EEPROM MSOP-8 AVX FEC 197087 Kemet Murata Murata Murata Murata Johnson/Emerson Harwin TE Connectivity Vishay Multicomp FEC 1813421 FEC 8820201 FEC 1828912 FEC 8819556 FEC 8819572 142-0701-851 FEC 148533和FEC 150411 FEC 1265424 FEC 1653752 FEC 1357983 Bourns Multicomp Multicomp FEC 2008358 FEC 9330658 FEC 9330593 Bourns Vishay Vishay Multicomp Rohm Microchip FEC 2008358 FEC 1739223 FEC 1652907 FEC 9330402 FEC 1685056 FEC 133-4660 Rev. B | Page 44 of 48 ADRF6755 外形尺寸 0.30 0.23 0.18 0.60 MAX 0.60 MAX 43 PIN 1 INDICATOR 7.85 7.75 SQ 7.65 1 0.50 BSC 6.65 6.50 SQ 6.35 EXPOSED PAD 29 TOP VIEW 1.00 0.85 0.80 0.80 MAX 0.65 TYP 12° MAX SEATING PLANE SIDE VIEW PIN 1 INDICATOR 56 42 0.50 0.40 0.30 14 28 15 BOTTOM VIEW 0.20 MIN 6.50 REF 0.05 MAX 0.02 NOM COPLANARITY 0.20 REF 0.08 COMPLIANT TO JEDEC STANDARDS MO-220-VLLD-2 FOR PROPER CONNECTION OF THE EXPOSED PAD, REFER TO THE PIN CONFIGURATION AND FUNCTION DESCRIPTIONS SECTION OF THIS DATA SHEET. 06-11-2012-A 8.10 8.00 SQ 7.90 图78. 56引脚引脚架构芯片级封装[LFCSP_VQ] 8 mm × 8 mm，超薄体 (CP-56-4) 图示尺寸单位：mm 订购指南 型号1,2 ADRF6755ACPZ ADRF6755ACPZ-R7 EVAL-ADRF6755SDZ EVAL-SDP-CS1Z EVAL-SDP-CB1Z 1 2 温度范围 −40°C至+85°C −40°C至+85°C 封装描述 56引脚引脚架构芯片级封装[LFCSP_VQ]，卷盘 56引脚引脚架构芯片级封装[LFCSP_VQ]，7″卷带和卷盘 评估板 SDP-S控制器板；与同样需要的EVAL-ADRF6755SDZ接口 EVAL-SDP-CB1Z SDP-B控制器板；与替代解决方案EVAL-ADRF6755SDZ接口 Z = 符合RoHS标准的器件。 选择EVAL-SDP-CS1Z或EVAL-SDP-CB1Z作为EVAL-ADRF6755SDZ的接口解决方案。 Rev. B | Page 45 of 48 封装选项 CP-56-4 CP-56-4 ADRF6755 注释 Rev. B | Page 46 of 48 ADRF6755 注释 Rev. B | Page 47 of 48 ADRF6755 注释 I2C指最初由Philips Semiconductors(现为NXP Semiconductors)开发的一种通信协议。 ©2012–2013 Analog Devices, Inc. All rights reserved. Trademarks and registered trademarks are the property of their respective owners. D10465sc -0-4/13(B) Rev. B | Page 48 of 48