AK4125VF

ASAHI KASEI [AK4125] AK4125 192kHz / 24Bit High Performance Asynchronous SRC 概 要 AK4125はステレオのディジタルサンプルレートコンバータ(SRC)です。入力された8kHz ∼ 216kHzの範 囲にあるサンプルレートのオーディオソースを8kHz ∼ 216kHzのサンプルレートに変換して出力しま す。また、PLLを内蔵しており、スレーブ動作時はマスタクロックを必要としませんので、非常にシン プルな構成がとれます。スタジオ機器やハイエンドのカーオーディオ/DVDレコーダ等、異なるサンプル レートを持つデータラインとの接続用途に最適です。 特 長 1. SRC 2. 3. 4. 5. • Asynchronous Sample Rate Converter • Input Sample Rate Range (fsi): 8kHz ∼ 216kHz • Output Sample Rate Range (fso): 8kHz ∼ 216kHz • Input to Output Sample Rate Ratio: 1/6 to 6 • THD+N: −130dB • Dynamic Range: 140dB (A-weighted) 2 • I/F format: MSB justified, LSB justified and I S compatible • PLL for Internal Operation Clock • Clock for Master mode: 128/192/256/384/512/768fsi, 128/192/256/384/512/768fso • SRC Bypass mode • Soft Mute Function Power Supply • AVDD, DVDD: 3.0 ∼ 3.6V (typ. 3.3V) Ta = −40 ∼ 85°C Package: 30pin VSOP AK4124 Pin-compatible IDIF2 IDIF1 IDIF0 AVDD AVSS DVDD DVSS ODIF1 ODIF0 OBIT1 OBIT0 IBICK ILRCK SDTI Serial Audio I/F SRC Serial Audio I/F OLRCK OBICK SDTO OMCLK PDN PLL2 PLL1 PLL0 SMUTE PLL UNLOCK DITHER IMCLK CMODE2 CMODE1 CMODE0 MS0379-J-01 2005/05 -1- ASAHI KASEI [AK4125] „ オーダリングガイド AK4125VF AKD4125 −40 ∼ +85°C AK4125評価用ボード 30pin VSOP (0.65mm pitch) „ ピン配置 FILT 1 30 AVDD AVSS 2 29 DVSS PDN 3 28 DVDD SMUTE 4 27 OMCLK DITHER 5 26 OLRCK PLL2 6 25 OBICK ILRCK 7 24 SDTO IBICK 8 23 ODIF1 SDTI 9 22 ODIF0 IDIF0 10 21 CMODE2 IDIF1 11 20 CMODE1 IDIF2 12 19 CMODE0 PLL0 13 18 IMCLK PLL1 14 17 OBIT1 UNLOCK 15 16 OBIT0 Top View MS0379-J-01 2005/05 -2- ASAHI KASEI [AK4125] „ AK4124との互換性 Digital Filter Passband 0.985 ≤ FSO/FSI ≤ 6.000 0.905 ≤ FSO/FSI < 0.985 0.714 ≤ FSO/FSI < 0.905 0.656 ≤ FSO/FSI < 0.714 0.536 ≤ FSO/FSI < 0.656 0.492 ≤ FSO/FSI < 0.536 0.452 ≤ FSO/FSI < 0.492 0.357 ≤ FSO/FSI < 0.452 0.324 ≤ FSO/FSI < 0.357 0.246 ≤ FSO/FSI < 0.324 0.226 ≤ FSO/FSI < 0.246 0.1667 ≤ FSO/FSI < 0.226 AK4124 0.4583FSI 0.4167FSI 0.3195FSI 0.2852FSI 0.2182FSI 0.1982FSI 0.1740FSI 0.1212FSI 0.1072FSI 0.0595FSI 0.0484FSI 0.0182FSI AK4125 ← ← ← ← ← 0.2177FSI 0.1948FSI 0.1458FSI 0.1302FSI 0.0917FSI 0.0826FSI 0.0583FSI 詳細は「フィルタ特性」の項を参照して下さい。 MS0379-J-01 2005/05 -3- ASAHI KASEI [AK4125] ピン／機能 No. Pin Name I/O 1 2 FILT AVSS O - 3 PDN I 4 SMUTE I 5 DITHER I 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 PLL2 ILRCK IBICK SDTI IDIF0 IDIF1 IDIF2 PLL0 PLL1 UNLOCK OBIT0 OBIT1 IMCLK CMODE0 CMODE1 CMODE2 ODIF0 ODIF1 SDTO OBICK OLRCK OMCLK DVDD DVSS AVDD I I/O I/O I I I I I I O I I I I I I I I O I/O I/O I - Function PLL Loop Filter Pin Analog Ground Pin Power-Down Mode Pin “H”: Power up, “L”: Power down reset and initializes the control register. Soft Mute Pin “H”: Soft Mute, “L”: Normal Operation Dither Enable Pin “H”: Dither ON, “L”: Dither OFF PLL Mode Select 2 Pin Input Channel Clock Pin Audio Serial Data Clock Pin Audio Serial Data Input Pin Audio Interface Format 0 Pin for Input PORT Audio Interface Format 1 Pin for Input PORT Audio Interface Format 2 Pin for Input PORT PLL Mode Select 0 Pin PLL Mode Select 1 Pin Unlock Status Pin Bit Length Select 0 Pin for Output Data Bit Length Select 1 Pin for Output Data Master Clock Input Pin for Input PORT Clock Mode Select 0 Pin Clock Mode Select 1 Pin Clock Mode Select 2 Pin Audio Interface Format 0 Pin for Output PORT Audio Interface Format 1 Pin for Output PORT Audio Serial Data Output Pin for Output PORT Audio Serial Data Clock Pin for Output PORT Output Channel Clock Pin for Output PORT Master Clock Input Pin for Output PORT Digital Power Supply Pin, 3.0 ∼ 3.6V Digital Ground Pin Analog Power Supply Pin, 3.0 ∼ 3.6V Note: All input pins should not be left floating. MS0379-J-01 2005/05 -4- ASAHI KASEI [AK4125] „ 使用しないピンの処理について 使用しないディジタル入出力ピンは下記の設定を行い、適切に処理して下さい。 区分 Analog Digital ピン名 FILT SMUTE, DITHER IMCLK, OMCLK UNLOCK 設定 オープン DVSSに接続 DVSSに接続@スレーブモード オープン 絶対最大定格 (AVSS, DVSS=0V; Note 1) Parameter Power Supplies: Analog Digital |AVSS − DVSS| (Note 2) Input Current, Any Pin Except Supplies Digital Input Voltage Ambient Temperature (Power applied) Storage Temperature Symbol min max Units AVDD DVDD ∆GND IIN VIND Ta Tstg −0.3 −0.3 −0.3 −40 −65 4.6 4.6 0.3 ±10 DVDD+0.3 85 150 V V V mA V °C °C Note 1. 電圧は全てグランドピンに対する値です。 Note 2. AVSS, DVSSは同じアナロググランドに接続して下さい。 注意 : この値を超えた条件で使用した場合、デバイスを破壊することがあります。 また通常の動作は保証されません。 推奨動作条件 (AVSS, DVSS=0V; Note 1) Parameter Power Supplies Analog (Note 3) Digital Symbol AVDD DVDD min 3.0 3.0 typ 3.3 3.3 max 3.6 AVDD Units V V Note 1. 電圧は全てグランドピンに対する値です。 Note 3. AVDDとDVDDの電源立ち上げシーケンスを考慮する必要はありません。 注意: 本データシートに記載されている条件以外のご使用に関しては、当社では責任負いかねますので 十分ご注意下さい。 MS0379-J-01 2005/05 -5- ASAHI KASEI [AK4125] SRC特性 (Ta=25°C; AVDD=DVDD=3.3V; AVSS=DVSS=0V; Signal Frequency=1kHz; data=24bit; measurement bandwidth=20Hz~FSO/2; unless otherwise specified.) Parameter Symbol min SRC Characteristics: Resolution Input Sample Rate FSI 8 Output Sample Rate FSO 8 THD+N (Input = 1kHz, 0dBFS, Note 4) FSO/FSI = 44.1kHz/48kHz FSO/FSI = 48kHz/44.1kHz FSO/FSI = 48kHz/192kHz FSO/FSI = 192kHz/48kHz Worst Case (FSO/FSI = 32kHz/176.4kHz) Dynamic Range (Input = 1kHz, −60dBFS, Note 4) FSO/FSI = 44.1kHz/48kHz FSO/FSI = 48kHz/44.1kHz FSO/FSI = 48kHz/192kHz FSO/FSI = 192kHz/48kHz 132 Worst Case (FSO/FSI = 48kHz/32kHz) Dynamic Range (Input = 1kHz, −60dBFS, A-weighted, Note 4) FSO/FSI = 44.1kHz/48kHz Ratio between Input and Output Sample Rate FSO/FSI 1/6 typ max Units 24 216 216 Bits kHz kHz −130 −124 −133 −124 - −91 dB dB dB dB dB 136 136 136 132 - - dB dB dB dB dB 140 6 dB - Note 4. Audio Precision System Two Cascade使用。 MS0379-J-01 2005/05 -6- ASAHI KASEI [AK4125] フィルタ特性 (Ta=25°C; AVDD, DVDD=3.0 ∼ 3.6V) Parameter Digital Filter Passband −0.01dB 0.985 ≤ FSO/FSI ≤ 6.000 0.905 ≤ FSO/FSI < 0.985 0.714 ≤ FSO/FSI < 0.905 0.656 ≤ FSO/FSI < 0.714 0.536 ≤ FSO/FSI < 0.656 0.492 ≤ FSO/FSI < 0.536 0.452 ≤ FSO/FSI < 0.492 0.357 ≤ FSO/FSI < 0.452 0.324 ≤ FSO/FSI < 0.357 0.246 ≤ FSO/FSI < 0.324 0.226 ≤ FSO/FSI < 0.246 0.1667 ≤ FSO/FSI < 0.226 Stopband 0.985 ≤ FSO/FSI ≤ 6.000 0.905 ≤ FSO/FSI < 0.985 0.714 ≤ FSO/FSI < 0.905 0.656 ≤ FSO/FSI < 0.714 0.536 ≤ FSO/FSI < 0.656 0.492 ≤ FSO/FSI < 0.536 0.452 ≤ FSO/FSI < 0.492 0.357 ≤ FSO/FSI < 0.452 0.324 ≤ FSO/FSI < 0.357 0.246 ≤ FSO/FSI < 0.324 0.226 ≤ FSO/FSI < 0.246 0.1667 ≤ FSO/FSI < 0.226 Passband Ripple Stopband Attenuation 0.985 ≤ FSO/FSI ≤ 6.000 0.905 ≤ FSO/FSI < 0.985 0.714 ≤ FSO/FSI < 0.905 0.656 ≤ FSO/FSI < 0.714 0.536 ≤ FSO/FSI < 0.656 0.492 ≤ FSO/FSI < 0.536 0.452 ≤ FSO/FSI < 0.492 0.357 ≤ FSO/FSI < 0.452 0.324 ≤ FSO/FSI < 0.357 0.246 ≤ FSO/FSI < 0.324 0.226 ≤ FSO/FSI < 0.246 0.1667 ≤ FSO/FSI < 0.226 Group Delay (Note 5) Symbol min PB PB PB PB PB PB PB PB PB PB PB PB SB SB SB SB SB SB SB SB SB SB SB SB PR SA SA SA SA SA SA SA SA SA SA SA SA GD 0 0 0 0 0 0 0 0 0 0 0 0 0.5417FSI 0.5021FSI 0.3965FSI 0.3643FSI 0.2974FSI 0.2813FSI 0.2604FSI 0.2116FSI 0.1969FSI 0.1573FSI 0.1471FSI 0.1020FSI typ max Units 0.4583FSI 0.4167FSI 0.3195FSI 0.2852FSI 0.2182FSI 0.2177FSI 0.1948FSI 0.1458FSI 0.1302FSI 0.0917FSI 0.0826FSI 0.0583FSI kHz kHz kHz kHz kHz kHz kHz kHz kHz kHz kHz kHz kHz kHz kHz kHz kHz kHz kHz kHz kHz kHz kHz kHz dB dB dB dB dB dB dB dB dB dB dB dB dB 1/fs ±0.01 121.2 121.4 115.3 116.9 114.6 100.2 103.3 102.0 103.6 104.0 103.3 73.2 - 56 - Note 5. 入力と出力の位相ずれがない時の、L, Rのデータが入力された後のLRCKの立ち上がりから、 L, Rデータを出力する前のLRCKの立ち上がりまでの期間です。 MS0379-J-01 2005/05 -7- ASAHI KASEI [AK4125] DC特性 (Ta=25°C; AVDD, DVDD=3.0 ∼ 3.6V) Parameter High-Level Input Voltage Low-Level Input Voltage High-Level Output Voltage (Iout=−400µA) Low-Level Output Voltage (Iout=400µA) Input Leakage Current Symbol VIH VIL VOH VOL Iin min 70%DVDD DVDD−0.4 - Power Supplies Power Supply Current Normal operation (PDN pin = “H”) FSI=FSO=48kHz at Slave Mode: AVDD=DVDD=3.3V FSI=FSO=192kHz at Master Mode: AVDD=DVDD=3.3V : AVDD=DVDD=3.6V Power down (PDN pin = “L”) (Note 6) AVDD+DVDD typ - max 30%DVDD 0.4 ±10 Units V V V V µA 85 mA mA mA 100 µA 13 55 10 Note 6. 全てのディジタル入力ピンをDVSSに固定した時の値です。 MS0379-J-01 2005/05 -8- ASAHI KASEI [AK4125] スイッチング特性 (Ta=25°C; AVDD, DVDD=3.0 ∼ 3.6V; CL=20pF) Parameter Master Clock Timing Frequency Pulse Width Low Pulse Width High LRCK for Input data (ILRCK) Frequency Duty Cycle Slave Mode Master Mode LRCK for Output data (OLRCK) Frequency Duty Cycle Slave Mode Master Mode Audio Interface Timing Input PORT (Slave mode) IBICK Period (8kHz ∼ 108kHz) (108kHz ∼ 216kHz) IBICK Pulse Width Low Pulse Width High ILRCK Edge to IBICK “↑” (Note 7) IBICK “↑” to ILRCK Edge (Note 7) SDTI Hold Time from IBICK “↑” SDTI Setup Time to IBICK “↑” Input PORT (Master mode) IBICK Frequency IBICK Duty IBICK “↓” to ILRCK SDTI Hold Time from IBICK “↑” SDTI Setup Time to IBICK “↑” Output PORT (Slave mode) OBICK Period (8kHz ∼ 108kHz) (108kHz ∼ 216kHz) OBICK Pulse Width Low Pulse Width High (Note 7) OLRCK Edge to OBICK “↑” (Note 7) OBICK “↑” to OLRCK Edge OLRCK to SDTO (MSB) (Except I2S mode) OBICK “↓” to SDTO Output PORT (Master mode) OBICK Frequency OBICK Duty OBICK “↓” to OLRCK OBICK “↓” to SDTO Symbol min fCLK tCLKL tCLKH 1.024 0.4/fCLK 0.4/fCLK fs Duty Duty 8 48 fs Duty Duty 8 48 tBCK tBCK tBCKL tBCKH tLRB tBLR tSDH tSDS 1/128fs 1/64fs 27 27 15 15 15 15 fBCK dBCK tMBLR tSDH tSDS tBCK tBCK tBCKL tBCKH tLRB tBLR tLRS tBSD fBCK dBCK tMBLR tBSD −20 15 15 typ 50 50 50 50 Units 41.472 MHz ns ns 216 52 kHz % % 216 52 kHz % % ns ns ns ns ns ns ns ns 64fs 50 20 20 20 20 20 Hz % ns ns 64fs 50 −20 −20 Hz % ns ns ns ns ns ns ns ns ns ns ns 1/128fs 1/64fs 27 27 20 20 Reset Timing PDN Pulse Width (Note 8) tPD 150 Note 7. この規格値はLRCKのエッジとBICKの“↑”が重ならないように規定しています。 Note 8. AK4125はPDN pin = “L”でリセットされます。 MS0379-J-01 max ns 2005/05 -9- ASAHI KASEI [AK4125] „ タイミング波形 1/fCLK VIH MCLK VIL tCLKH tCLKL 1/fs VIH LRCK VIL tBCK VIH BICK VIL tBCKH tBCKL Clock Timing VIH LRCK VIL tBLR tLRB VIH BICK VIL tLRS tBSD SDTO 50%DVDD tSDS tSDH VIH SDTI VIL Audio Interface Timing (Slave mode) Note : BICKはIBICK, OBICKを、LRCKはILRCK, OLRCKを表しています。 MS0379-J-01 2005/05 - 10 - ASAHI KASEI [AK4125] LRCK 50%DVDD tMBLR dBCK BICK 50%DVDD tBSD SDTO 50%DVDD tSDS tSDH VIH SDTI VIL Audio Interface Timing (Master mode) Note : BICKはIBICK, OBICKを、LRCKはILRCK, OLRCKを表しています。 tPD PDN VIL Power Down & Reset Timing MS0379-J-01 2005/05 - 11 - ASAHI KASEI [AK4125] 動作説明 „ 入力ポートのシステムクロックとオーディオインタフェースフォーマット 入力ポートはマスタモード及びスレーブモードで動作可能です。スレーブモードの場合、内部動作用のクロ ックはILRCKから内蔵PLLにより生成されるモード(Table 2のMode 0 ∼ 2)とIBICKから内蔵PLLにより生成さ れるモード(Table 2のMode 4 ∼ 7)があります。マスタモードの場合、内部動作用のクロックはIMCLKを使用し て生成されます(Table 2のMode 8 ∼ 15)。スレーブモードの場合はMCLKを入力する必要はありません。マス タ/スレーブ及びPLLモードの選択はIDIF2-0 pin及びPLL2-0 pinにより行います。各ピンはPDN pin = “L”中に設 定して下さい。 入力ポートのオーディオインタフェースフォーマットはIDIF2-0 pinで設定します。全モードともMSBファー スト、2’sコンプリメントのデータフォーマットで、SDTIはIBICKの立ち上がりでラッチされます。オーディ オインタフェースフォーマットの変更はPDN pin = “L”中に設定して下さい。バイパスモード時は、 IBICK=OBICK=64fs固定です。 Mode 0 1 2 3 4 5 6 7 Mode IDIF2 L L L L H H H H IDIF1 L L H H L L H H SDTI Format 16bit, LSB justified 20bit, LSB justified 24/20bit, MSB justified 24/16bit, I2S Compatible 24bit, LSB justified 24bit, MSB justified 24bit, I2S Compatible ILRCK IBICK Input Input Output Output IBICK Freq ≥ 32fsi ≥ 40fsi ≥ 48fsi ≥ 48fsi or 32fsi ≥ 48fsi 64fsi 64fsi Master / Slave PLL1 PLL0 ILRCK Freq IBICK Freq IMCLK 0 L L L 1 L L H Depending on IDIF2-0 L L H H H H L L L L H H H H 8k ∼ 96kHz 8k ∼ 216kHz 16k ∼ 216kHz (Note 1) Not needed. (Note 4) H L H H Reserved L L 32fsi (Note 3) Not 8k ∼ 216kHz L H 64fsi needed. 2) (Note H L 128fsi (Note 4) H H 64fsi L L 128fsi 8k ∼ 216kHz L H 256fsi 8k ∼ 108kHz H L 512fsi 8k ∼ 54kHz H H 128fsi 8k ∼ 216kHz 64fsi L L 192fsi 8k ∼ 216kHz L H 384fsi 8k ∼ 108kHz H L 768fsi 8k ∼ 54kHz H H 192fsi 8k ∼ 216kHz Table 2. PLL Setting (Input PORT) Slave IMCLK = DVSS IBICK = Input ILRCK = Input Master IMCLK = Input IBICK = Output ILRCK = Output Slave Master Reserved Table 1. Input Audio Interface Format (Input PORT) PLL2 2 3 4 5 6 7 8 9 10 11 12 13 14 15 Master / Slave IDIF0 L H L H L H L H SMUTE (Note 5) Manual Semi-Auto Manual Semi-Auto Manual Semi-Auto Manual Semi-Auto Note 1. FILT pinに接続されるRとCの値により、PLLのロックレンジが変わります。詳細は「PLL用ループ フィルタ」の項を参照して下さい。 Note 2. IBICKは、クロック切替時以外は常に連続して供給して下さい。 Note 3. IBICK = 32fsiは16bit LSB justifiedと16bit I2S Compatibleのみ対応します。 Note 4. DVSSに固定して下さい。 Note 5. SMUTEのManualモードとSemi-Autoモードについては「ソフトミュート機能」の項を参照して下さい。 MS0379-J-01 2005/05 - 12 - ASAHI KASEI [AK4125] ILRCK 0 1 2 3 9 10 11 12 13 14 15 0 1 2 3 9 10 11 12 13 14 15 0 1 IBICK(32fs) SDTI(i) 15 14 13 7 6 5 4 3 2 1 0 15 7 6 5 4 3 2 1 0 15 14 13 0 1 2 3 17 18 19 20 31 0 1 2 3 17 18 19 20 31 0 1 IBICK(64fs) SDTI(i) 15 14 13 12 Don't Care 1 0 Don't Care 15 14 13 12 2 1 0 15:MSB, 0:LSB Lch Data Rch Data Figure 1. Mode 0 Timing ILRCK 0 1 2 12 13 24 31 0 1 2 12 13 24 31 0 1 IBICK(64fs) SDTI(i) 19 Don't Care 8 1 0 Don't Care 19 8 1 0 19:MSB, 0:LSB Lch Data Rch Data Figure 2. Mode 1 Timing ILRCK 0 1 2 20 21 22 23 24 31 0 1 2 20 21 22 23 24 31 0 1 IBICK(64fs) SDTI(i) 23 22 4 3 2 1 0 Don't Care 23 22 4 3 2 1 0 Don't Care 23 23:MSB, 0:LSB Lch Data Rch Data Figure 3. Mode 2, 5 Timing (24bit MSB) ILRCK 0 1 2 3 21 22 23 24 25 0 1 2 21 22 23 24 25 0 1 IBICK(64fs) SDTI(i) 23 22 4 3 2 1 0 Don't Care 23 22 4 3 2 1 0 Don't Care 23:MSB, 0:LSB Lch Data Rch Data 2 Figure 4. Mode 3, 6 Timing (24bit I S) MS0379-J-01 2005/05 - 13 - ASAHI KASEI [AK4125] ILRCK 0 1 2 8 9 24 31 0 1 2 8 9 24 31 0 1 IBICK(64fs) SDTI(i) Don't Care 23 8 1 0 Don't Care 23 8 1 0 23:MSB, 0:LSB Lch Data Rch Data Figure 5. Mode 4 Timing „ 出力ポートのシステムクロックとオーディオインタフェースフォーマット 出力ポートはマスタモード及びスレーブモードで動作可能です。スレーブモードの場合はMCLKを入力する 必要はありません。マスタ/スレーブ及びSRCバイパスモードの選択はCMODE2-0 pinにより行います。各ピン はPDN pin = “L”中に設定して下さい。 出力ポートのオーディオインタフェースフォーマットはODIF1-0 pin、OBIT1-0 pinにて設定します。全モード ともMSBファースト、2’sコンプリメントのデータフォーマットで、SDTOはOBICKの立ち下がりで出力され ます。オーディオインタフェースフォーマットの変更はPDN pin = “L”中に設定して下さい。バイパスモード 時は、IBICK=OBICK=64fs固定です。 Mode 0 1 2 3 4 5 6 7 CMODE2 CMODE1 CMODE0 Master / Slave OMCLK L L L Master 256fso L L H Master 384fso L H L Master 512fso L H H Master 768fso H L L Slave Not used. Set to DVSS. H L H Master 128fso H H L Master 192fso H H H Master (Bypass) Not used. Set to DVSS. Table 3. Master/Slave Control (Output PORT) fso 8k ∼ 108kHz 8k ∼ 108kHz 8k ∼ 54kHz 8k ∼ 54kHz 8k ∼ 216kHz 8k ∼ 216kHz 8k ∼ 216kHz 8k ∼ 216kHz Mode ODIF1 ODIF0 SDTO Format 0 L L LSB justified 1 L H (Reserved) 2 H L MSB justified 3 H H I2S Compatible Table 4. Output Audio Interface Format 1 (Output PORT) Mode 0 1 2 3 4 5 6 7 Master / Slave Slave CMODE2-0 = “HLL” Master CMODE2-0 = “HLL”以外 OBIT1 L L H H L L H H OBIT0 SDTO OLRCK OBICK OBICK Frequency MSB justified, I2S LSB justified ≥ 32fso ≥ 36fso 64fso ≥ 40fso ≥ 48fso L 16bit H 18bit Input Input L 20bit H 24bit L 16bit H 18bit Output Output L 20bit H 24bit Table 5. Output Audio Interface Format 2 (Output PORT) MS0379-J-01 64fso 2005/05 - 14 - ASAHI KASEI [AK4125] OLRCK 0 1 8 9 10 11 12 13 14 15 16 17 20 21 22 23 29 30 31 0 1 8 9 10 11 12 13 14 15 16 17 20 21 22 23 29 30 31 0 1 2 OBICK(64fs) 15 14 11 10 9 8 2 1 0 15 14 11 10 9 8 2 1 0 17 16 15 14 11 10 9 8 2 1 0 17 16 15 14 11 10 9 8 2 1 0 19 18 17 16 15 14 11 10 9 8 2 1 0 19 18 17 16 15 14 11 10 9 8 2 1 0 23 22 21 20 19 18 17 16 15 14 11 10 9 8 2 1 0 23 22 21 20 19 18 17 16 15 14 11 10 9 8 2 1 0 SDTO(O) 15:MSB, 0:LSB SDTO(O) 17:MSB, 0:LSB SDTO(O) 19:MSB, 0:LSB SDTO(O) 23:MSB, 0:LSB Lch Data Rch Data Figure 6. LSB Timing OLRCK 0 1 2 3 4 13 14 15 16 17 18 19 20 21 22 23 24 31 0 1 2 3 4 13 14 15 16 17 18 19 20 21 22 23 24 31 0 1 2 OBICK(64fs) SDTO(O) 15 14 13 12 2 1 0 15 14 13 12 2 1 0 15 14 17 16 15 14 4 3 2 1 0 17 16 19 18 17 16 6 5 4 3 2 1 0 19 18 23 22 21 20 10 9 8 7 6 5 4 3 2 1 0 23 22 15:MSB, 0:LSB SDTO(O) 17 16 15 14 4 3 2 1 0 17:MSB, 0:LSB SDTO(O) 19 18 17 16 6 5 4 3 2 1 0 19:MSB, 0:LSB SDTO(O) 23 22 21 20 10 9 8 7 6 5 4 3 2 1 0 23:MSB, 0:LSB Lch Data Rch Data Figure 7. MSB Timing OLRCK 0 1 2 3 4 14 15 16 17 18 19 20 21 22 23 24 0 1 2 3 4 14 15 16 17 18 19 20 21 22 23 24 31 0 1 2 OBICK(64fs) SDTO(O) 15 14 13 12 2 1 0 15 14 13 12 2 1 0 15 17 16 15 14 4 3 2 1 0 17 19 18 17 16 6 5 4 3 2 1 0 19 23 22 21 20 10 9 8 7 6 5 4 3 2 1 0 23 15:MSB, 0:LSB SDTO(O) 17 16 15 14 4 3 2 1 0 17:MSB, 0:LSB SDTO(O) 19 18 17 16 6 5 4 3 2 1 0 19:MSB, 0:LSB SDTO(O) 23 22 21 20 10 9 8 7 6 5 4 3 2 1 0 23:MSB, 0:LSB Lch Data Rch Data 2 Figure 8. I S Compatible Timing MS0379-J-01 2005/05 - 15 - ASAHI KASEI [AK4125] „ ソフトミュート機能 1. Manualモード SRC出力のディジタル部にソフトミュート機能を内蔵します。ソフトミュートはSMUTE pinでコントロール できます。SMUTE pinを“H”にすると1024OLRCKサイクルでSRC出力のデータが−∞ (“0”)までアテネーション されます。SMUTE pinを“L”にすると−∞状態が解除され、−∞から1024OLRCKサイクルで0dBまで復帰します。 ソフトミュート開始後、1024OLRCKサイクル以内に解除されるとアテネーションが中断され、同じサイクル で0dBまで復帰します。ソフトミュート機能は信号を止めずに信号源を切り替える場合などに有効です。 SM U T E 102 4/fs o (1 ) 0dB (3 ) A tte nuation -∞ GD (2 ) GD SD T O Figure 9. Soft Mute Function (Manual Mode) (1) 1024OLRCKサイクル(1024/fso)で出力データが−∞ (“0”)までアテネーションされます。 (2) ディジタル入力に対するディジタル出力は群遅延(GD)をもちます。 (3) 1024OLRCKサイクル以内にソフトミュートが解除されるとアテネーションが中断され、同じサイクルで 0dBまで復帰します。 2. Semi-Autoモード PLL2-0 pinの設定(Table 2参照)により、パワーダウン解除(PDN pin = “L” → “H”)の立ち上がりエッジを検出し て、4410/fso=100ms@fso=44.1kHz間ミュートを継続した後、ソフトミュートを自動で解除します。パワーダ ウンピン解除後、SMUTE pinが“H”の場合にはソフトミュートがかかった状態になります。 P D N pin “L ” S M U T E p in D on’t care (1 ) 0d B A ttenuation “L ” 441 0/fs o -∞ (2 ) GD SD TO Figure 10. Soft Mute Function (Semi-Auto Mode) (1) 1024OLRCKサイクル(1024/fso)で出力データが0dBまで復帰します。 (2) ディジタル入力に対するディジタル出力は群遅延(GD)をもちます。 MS0379-J-01 2005/05 - 16 - ASAHI KASEI [AK4125] „ ディザ回路 AK4125はディザ回路を内蔵しています。ディザ回路はSRCモード、SRCバイパスモードに関係なく、DITHER pinを“H”にすることで、OBIT1-0 pinで設定された出力データの最下位ビットにディザを加えます。 „ システムリセット AK4125はPDN pinを“L”にすることでパワーダウンでき、この時、同時に各ディジタルフィルタがリセットさ れます。PDN pin = “L”時にはSDTO出力は“L”です。電源投入時にはPDN pinに一度“L”を入力してリセットし て下さい。クロック投入後のリセット解除よりデータ出力が可能となる時間は100msです。それまでの間、“L ” を出力します。 Case 1 External clocks (Input port) Don’t care Input Clocks 1 Input Clocks 2 Don’t care SDTI Don’t care Input Data 1 Input Data 2 Don’t care Output Clocks 1 Output Clocks 2 Don’t care External clocks Don’t care (Output port) PDN < 100ms < 100ms (Internal state) Power-down SDTO Normal operation PLL lock & fs detection “0” data PD Normal data PLL lock & fs detection “0” data Normal operation Power-down Normal data “0” data UNLOCK Figure 11. System Reset 1 Case 2 External clocks (Input port) (No Clock) SDTI External clocks (Output port) Input Clocks Don’t care (Don’t care) Input Data Don’t care (Don’t care) Output Clocks Don’t care PDN < 100ms (Internal state) Power-down SDTO PLL Unlock “0” data PLL lock & fs detection Normal operation Power-down Normal data “0” data UNLOCK Figure 12. System Reset 2 MS0379-J-01 2005/05 - 17 - ASAHI KASEI [AK4125] „ クロック切り替えの手順 AK4125へ供給するクロックの切り替え手順をFigure 13に示します。二つの周波数間で位相変化なしに徐々に 周波数が移り変わる場合、及びfso/fsi > 4を保った状態で出力側のクロックを切り替えると、自動リセットが 行われずクロック切り替えから正常なデータ出力まで100ms以上かかる可能性があります。100ms以内に収め たい場合はPDN pinでリセットして下さい(Figure 13参照)。 External clocks (Input port or Output port) Clocks 1 Clocks 2 Don’t care PDN pin < 100ms (Internal state) Normal operation Power-down PLL lock & fs detection SDTO Normal data SMUTE (Note2, recommended) Att.Level Note1 Normal operation Normal data 1024/fso 1024/fso 0dB -∞dB Figure 13. Sequence of changing clocks Note 1. この時出力データは異音となる可能性があります。PDN pinを“L”にするよりGD以上前から SDTIに“0”データが入力されていれば、この間も“0”データ出力となります。 Note 2. Note 1の異音をSMUTEで除去することができます。 „ アンロックピン AK4125の内部PLLがロックしている場合にはUNOCK pinは“L”を出力します。内部PLLがアンロックの場合 は、UNLOCK pinは“H”を出力します。パワーダウン状態(PDN pin = “L”)の時も“H”を出力します。 MS0379-J-01 2005/05 - 18 - ASAHI KASEI [AK4125] „ PLL用ループフィルタ FILT pinには、抵抗(R)とコンデンサ(C1)を直列に接続したものと、コンデンサ(C2)を並列にAVSSに対して接 続します(Figure 14, Table 6, 7参照)。FILT pinにはノイズがのらないよう注意してください。IBICKにロックを かけるモードでは、外付け素子の値はIBICK入力周波数には依存しません。 AK4125 FILT R C2 C1 AVSS Figure 14. PLL Loop Filter [入力ポートがスレーブモードの場合] 1. ILRCKにPLLのロックをかける場合 PLL2 L PLL1 L L L L H PLL0 L ILRCK R [Ω] C1 [µF] 8k ∼ 96kHz 1.8k ± 5% 0.68 ± 30% 8k ∼ 216kHz 1k ± 5% 1.0 ± 30% H 16k ∼ 216kHz 1.5k ± 5% 0.68 ± 30% 8k ∼ 216kHz 1k ± 5% 1.0 ± 30% L 16k ∼ 216kHz 1.5k ± 5% 0.68 ± 30% Table 6. PLL Loop Filter (ILRCK Mode) C2 [nF] 0.68 ± 30% 2.2 ± 30% 0.68 ± 30% 2.2 ± 30% 0.68 ± 30% - Note. 16kHz ∼ 216kHzのモードでは、コンデンサ(C1, C2)の容量を小さくすることができます。 2. IBICKにPLLのロックをかける場合 PLL2 H PLL1 * PLL0 ILRCK R [Ω] C1 [µF] * 8k ∼ 216kHz 470 ± 5% 0.22 ± 30% Table 7. PLL Loop Filter (IBICK Mode, *: Don’t care) C2 [nF] 1.0 ± 30% Note. IBICKは、クロック切替時以外は常に連続して供給して下さい。 Note. IBICK = 32fsiは16bit LSB justifiedと16bit I2S Compatibleのみ対応します。 [入力ポートがマスタモードの場合] 1. IMCLKを256fs, 384fs, 512fs, 768fsで使用する場合は、外付け素子は必要ありません。 2. IMCLKを128fsまたは192fsで使用する場合は、Table 7の外付け素子が必要になります。 MS0379-J-01 2005/05 - 19 - ASAHI KASEI [AK4125] システム設計 Figure 15, 16はシステム接続例です。具体的な回路と測定例については評価ボード(AKD4125)を参照して下さ い。 • Input PORT : Slave Mode, IBICK lock mode (64fsi), 24bit MSB justified • Output PORT : Slave mode, 24bit MSB justified • Dither = OFF 470 1.0n 0.22µ Reset fsi 64fsi DSP, uP 10µ 1 FILT AVDD 30 0.1µ 2 AVSS DVSS 29 3 PDN DVDD 28 0.1µ 4 SMUTE OMCLK 27 5 DITHER OLRCK 26 6 PLL2 OBICK 25 7 ILRCK AK4125 Supply 3.0 ~ 3.6V fso 64fso DSP SDTO 24 8 IBICK ODIF1 23 9 SDTI ODIF0 22 10 IDIF0 CMODE2 21 11 IDIF1 CMODE1 20 12 IDIF2 CMODE0 19 13 PLL0 IMCLK 18 14 PLL1 OBIT1 17 15 UNLOCK OBIT0 16 注: - AK4125のAVSS, DVSSと周辺コントローラ等のグランドは分けて配線して下さい。 - ディジタル入力ピンはオープンにしないで下さい。 Figure 15. Typical Connection Diagram (Slave mode) MS0379-J-01 2005/05 - 20 - ASAHI KASEI [AK4125] • Input PORT : Slave Mode, IBICK lock mode (64fsi), 24bit MSB justified • Output PORT : Master mode, 24bit MSB justified • Dither = OFF 470 1.0n 0.22µ Reset fsi 64fsi 10µ 1 FILT AVDD 30 0.1µ 2 AVSS DVSS 29 3 PDN DVDD 28 0.1µ 4 SMUTE OMCLK 27 5 DITHER OLRCK 26 6 PLL2 OBICK 25 7 ILRCK AK4125 Supply 3.0 ~ 3.6V 128fso fso 64fso DSP SDTO 24 8 IBICK ODIF1 23 9 SDTI ODIF0 22 10 IDIF0 CMODE2 21 11 IDIF1 CMODE1 20 12 IDIF2 CMODE0 19 13 PLL0 IMCLK 18 14 PLL1 OBIT1 17 15 UNLOCK OBIT0 16 DSP, uP 注: - AK4125のAVSS, DVSSと周辺コントローラ等のグランドは分けて配線して下さい。 - ディジタル入力ピンはオープンにしないで下さい。 Figure 16. Typical Connection Diagram (Master mode) 1. グランドと電源のデカップリング 電源とグランドの取り方には十分注意して下さい。AVDD, DVDDが別電源で供給される場合には、電源立ち 上げシーケンスを考える必要はありません。AVSSとDVSSは同じアナロググランドに接続して下さい。小容量 のデカップリングコンデンサはなるべく電源ピンの近くに接続して下さい。 MS0379-J-01 2005/05 - 21 - ASAHI KASEI [AK4125] 2. ジッタ耐量 AK4125のIBICK及びILRCKに対するジッタ耐量をFigure 17に示します。ジッタ量はFigure 17に示されるように ジッタ周波数とジッタ強度で定義され、0.01UIpp以下のジッタ強度であれば周波数に関わらず正常に動作しま す。 AK4125 Jitter Tolerance 10.00 Amplitude [UIpp] 1.00 (3) 0.10 (2) 0.01 (1) 0.00 1 10 100 1000 10000 Jitter Frequency [Hz] (1) 正常に動作可能 (2) 歪みが劣化する可能性あり(−50dB程度まで劣化する) (3) 出力データが欠落する可能性あり 注： - PLL2-0 = “L/L/L”, “L/L/H”, “L/H/L”の時には、ILRCK上のジッタが対象となり、1UI (Unit Interval)は ILRCKの1周期です。FSI = 48kHzの時には1UIは1/48kHz = 20.8µsになります。 - PLL2-0 = “H/*/*” (*はDon’t care)の時には、IBCK上のジッタが対象となり、1UIはIBICKの1周期です。 FSI = 48kHzの時には1UIは1/(64 x 48kHz) = 326nsになります。 Figure 17. Jitter Tolerance „ 入力サンプリング周波数変化への追従性 ILRCKが外部PLLで生成される場合、外部PLLの周波数変化への応答が遅いため、入力サンプリング周波数(FSI) 変更後の収束に時間がかかる場合があります。AK4125は23%/secのスピードまで正常に動作します。23%/sec のスピードを超えた場合には出力データが異常になります。 MS0379-J-01 2005/05 - 22 - ASAHI KASEI [AK4125] 3. ディジタルフィルタ特性例 AK4125で実現されるディジタルフィルタ特性の例をTable 8に示します。 Ratio FSO/FSI [kHz] 4.000 1.000 0.919 0.725 0.667 0.544 0.500 0.500 0.459 0.363 0.333 0.250 0.250 0.230 0.167 0.181 0.167 0.181 192/48.0 48.0/48.0 44.1/48.0 32.0/44.1 32.0/48.0 48.0/88.2 48.0/96.0 44.1/88.2 44.1/96.0 32.0/88.2 32.0/96.0 48.0/192.0 44.1/176.4 44.1/192.0 32.0/192.0 32.0/176.4 8/48.0 8/44.1 Stopband Attenuation [dB] 22.000 26.000 −121.2 22.000 26.000 −121.2 20.000 24.100 −121.4 14.088 17.487 −115.3 13.688 17.488 −116.9 19.250 26.232 −114.6 20.900 27.000 −100.2 19.202 24.806 −100.2 18.700 25.000 −103.3 12.863 18.665 −102.0 12.500 18.900 −103.6 17.600 30.200 −104.0 16.170 27.746 −104.0 15.860 28.240 −103.3 11.200 19.600 −73.2 10.278 17.987 −73.2 2.800 4.900 −73.2 2.5695 4.4968 −73.2 Table 8. Digital Filter Example Passband [kHz] Stopband [kHz] MS0379-J-01 Gain [dB] −0.01@ 20k −0.01@ 20k −0.01@ 20k −0.01@ 14.5k −0.19@ 14.5k −0.03@ 20k −0.01@ 20k −0.08@ 20k −0.23@ 20k −0.75@ 14.5k −1.07@ 14.5k −0.18@ 20k −1.34@ 20k −1.40@ 20k −2.97@ 14.5k −7.88@ 14.5k −2.97@ 3.625k −7.88@ 3.625k 2005/05 - 23 - ASAHI KASEI [AK4125] パッケージ 30pin VSO P (Unit: m m ) *9.7±0.1 1.5MAX 0.3 30 16 15 1 0.22 ± 0.1 7.6±0.2 5.6±0.1 A 0.15 +0.10 -0.0 5 0.65 0.12 M 0.45±0.2 +0.10 0.08 0.10 -0.05 1.2±0.10 Deta il A NO T E: Dimension "*" does not include mold flash. „ Material & Lead finish Package molding compound: Lead frame material: Lead frame surface treatment: Epoxy Cu Solder (Pb free) plate MS0379-J-01 2005/05 - 24 - ASAHI KASEI [AK4125] マーキング AKM AK4125VF XXXBYYYYC XXXBYYYYC Date code identifier XXXB :Lot number (X : Digit number, B : Alpha character) YYYYC : Assembly date (Y : Digit number, C : Alpha character) 改訂履歴 Date (YY/MM/DD) 05/01/05 05/05/10 Revision 00 01 Reason 初版 コメント追加 Page Contents 22 IBICKに関する注追加。 MS0379-J-01 2005/05 - 25 - ASAHI KASEI [AK4125] 重要な注意事項 • 本書に記載された製品、及び、製品の仕様につきましては、製品改善のために予告なく変更する ことがあります。従いまして、ご使用を検討の際には、本書に掲載した情報が最新のものであること を弊社営業担当、あるいは弊社特約店営業担当にご確認下さい。 • 本書に掲載された情報・図面の使用に起因した第三者の所有する特許権、工業所有権、その他の 権利に対する侵害につきましては、当社はその責任を負うものではありませんので、ご了承下さい。 • 本書記載製品が、外国為替及び、外国貿易管理法に定める戦略物資(役務を含む)に該当する場合、 輸出する際に同法に基づく輸出許可が必要です。 • 医療機器、安全装置、航空宇宙用機器、原子力制御用機器など、その装置・機器の故障や動作不 良が、直接または間接を問わず、生命、身体、財産等へ重大な損害を及ぼすことが通常予想される ような極めて高い信頼性を要求される用途に弊社製品を使用される場合は、必ず事前に弊社代表 取締役の書面による同意をお取り下さい。 • この同意書を得ずにこうした用途に弊社製品を使用された場合、弊社は、その使用から生ずる損害 等の責任を一切負うものではありませんのでご了承下さい。 • お客様の転売等によりこの注意事項の存在を知らずに上記用途に弊社製品が使用され、その使用 から損害等が生じた場合は全てお客様にてご負担または補償して頂きますのでご了承下さい。 MS0379-J-01 2005/05 - 26 -