CDCF5801DBQR

### 物料型号 - 型号：CDCF5801

### 器件简介 CDCF5801是一款时钟倍增器，具备延迟控制和相位对齐功能。它可以接受一个参考时钟（REFCLK）信号，并具有独特的能力，通过相位对齐器以1.3毫微秒（mUI）的步长延迟或提前CLKOUT/CLKOUTB信号。该设备适用于需要低抖动时钟倍增的应用，如视频图形、游戏产品、数据通信和电信等领域。

### 引脚分配 - CLKOUT/CLKOUTB：2018号引脚，输出CLK信号（低噪声CMOS），互补输出CLK信号（低噪声CMOS）。 - DLYCTRL：7号引脚，输入，每个上升沿延迟/提前CLKOUT/CLKOUTB信号1/768个CLKOUT/CLKOUTB周期（1.3 mUI）。 - LEADLAG：6号引脚，输入，控制输出CLK相对于REFCLK的延迟或提前。 - MULT[0:1]：15和14号引脚，输入，PLL乘法因子选择。 - P[0:2]：23、13号引脚，输入，后分频控制。 - PWRDNB：12号引脚，输入，低电平有效的电源down状态。 - REFCLK：2号引脚，参考输入时钟。 - STOPB：11号引脚，输入，低电平有效的输出禁用器。 - VDD系列：1, 3, 9, 10, 16, 22号引脚，不同功能的电源电压。

### 参数特性 - 输入频率范围：12.5 MHz至240 MHz。 - 输出频率范围：25 MHz至280 MHz。 - 低功耗消耗：在280 MHz/3.3 V时为190 mW。 - 无需外部组件：PLL展频时钟跟踪能力，减少电磁干扰（SSC）。

### 功能详解 CDCF5801提供时钟倍增和分频功能，优化以极低的抖动影响从输入到输出。通过预分频和后分频引脚选择频率倍增和分频比，生成的CLKOUT/CLKOUTB频率范围从25 MHz到280 MHz。CDCF5801还提供几种省电/高阻模式，可通过P0、STOPB和PWRDN引脚选择。

### 应用信息 CDCF5801可用于对齐输出时钟信号的上升沿与输入时钟上升沿、避免PLL不稳定、隔离抖动和数字开关噪声等应用。

### 封装信息 - CDCF5801DBQ：NRND状态，SSOP封装，DBQ 24引脚。 - CDCF5801DBQR：NRND状态，SSOP封装，DBQ 24引脚，2500个包装。